DE112019003465T5 - SiC-HALBLEITERVORRICHTUNG - Google Patents

SiC-HALBLEITERVORRICHTUNG Download PDF

Info

Publication number
DE112019003465T5
DE112019003465T5 DE112019003465.0T DE112019003465T DE112019003465T5 DE 112019003465 T5 DE112019003465 T5 DE 112019003465T5 DE 112019003465 T DE112019003465 T DE 112019003465T DE 112019003465 T5 DE112019003465 T5 DE 112019003465T5
Authority
DE
Germany
Prior art keywords
region
layer
trench
area
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019003465.0T
Other languages
English (en)
Inventor
Yuki Nakano
Masatoshi Aketa
Takui Sakaguchi
Yuichiro Nanen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112019003465T5 publication Critical patent/DE112019003465T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Abstract

Eine SiC-Halbleitervorrichtung beinhaltet eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite, einen Graben, der in der ersten Hauptoberfläche gebildet ist, eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist, eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist, ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in einem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist, und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1020 cm-3 aufweist und in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine SiC-Halbleitervorrichtung.
  • Stand der Technik
  • Patentliteratur 1 offenbart eine SiC-Halbleitervorrichtung, die eine n-Typ-SiC-Halbleiterschicht, einen Graben, eine Gate-Isolationsschicht, eine Gate-Elektrode, ein p-Typ-Körpergebiet, ein n+-Typ-Source-Gebiet und ein p+-Typ-Kontaktgebiet aufweist. Der Graben ist in der Hauptoberfläche der SiC-Halbleiterschicht gebildet. Die Gate-Elektrode ist in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet. Das Körpergebiet ist in einer Seite des Grabens in einem Oberflächenschichtteil der Hauptoberfläche gebildet. Das Source-Gebiet ist in der Seite des Grabens in dem Oberflächenschichtteil des Körpergebiets gebildet. Das Kontaktgebiet ist in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil des Körpergebiets gebildet. Das Kontaktgebiet weist eine p-Typ-Fremdstoffkonzentration auf, die die p-Typ-Fremdstoffkonzentration des Körpergebiets überschreitet.
  • Entgegenhaltungsliste
  • Patentliteratur
  • Patentliteratur 1: Japanische Patentanmeldung mit der Veröffentlichungs-Nr. 2008-235546
  • Kurzdarstellung der Erfindung
  • Technisches Problem
  • SiC-Halbleitervorrichtungen leiden unter einem Problem der Alterungsverschlechterung einer Gate-Schwellenspannung Vth aufgrund einer Langzeitverwendung. Die vorliegenden Erfinder haben die Fremdstoffkonzentration des Kontaktgebiets studiert und haben herausgefunden, dass Alterungskennlinien einer Gate-Schwellenspannung Vth gemäß der Fremdstoffkonzentration des Kontaktgebiets variieren.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt eine SiC-Halbleitervorrichtung bereit, die eine Alterungsverschlechterung einer Gate-Schwellenspannung Vth unterdrücken kann.
  • Lösung für das Problem
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt eine SiC-Halbleitervorrichtung bereit, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite, einen Graben, der in der ersten Hauptoberfläche gebildet ist, eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist, eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist, ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in einem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist, und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 x 1020 cm-3 aufweist und in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt eine SiC-Halbleitervorrichtung bereit, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite, einen Graben, der in der ersten Hauptoberfläche gebildet ist, eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist, eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist, ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in einem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist, und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in einem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist und das Fremdstoffe des ersten Leitfähigkeitstyps und Fremdstoffe des zweiten Leitfähigkeitstyps aufweist, wobei Teile der Fremdstoffe des zweiten Leitfähigkeitstyps durch die Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt eine SiC-Halbleitervorrichtung bereit, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite, einen Graben, der in der ersten Hauptoberfläche gebildet ist, eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist, eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist, ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in einem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist, ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist, und eine Elektrodenschicht, die auf der ersten Hauptoberfläche gebildet ist, um einen ohmschen Kontakt mit dem Source-Gebiet zu bilden und einen Schottky-Übergang mit dem Kontaktgebiet zu bilden.
  • Gemäß der SiC-Halbleitervorrichtungen oben kann eine Alterungsverschlechterung einer Gate-Schwellenspannung Vth unterdrückt werden.
  • Die zuvor genannten sowie andere Objekte, Merkmale und vorteilhafte Effekte der vorliegenden Erfindung werden durch die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen klar gemacht.
  • Figurenliste
    • [1] 1 zeigt eine Einheitszelle eines 4H-SiC-Einkristalls.
    • [2] 2 ist eine Draufsicht, die eine Siliciumebene der in 1 gezeigten Einheitszelle zeigt.
    • [3] 3 ist eine Draufsicht, die eine SiC-Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [4] 4 ist eine Draufsicht, wobei die Harzschicht aus 3 entfernt ist.
    • [5] 5 ist eine vergrößerte Ansicht eines Gebiets V, das in 4 gezeigt ist, zum Beschreiben einer Struktur einer ersten Hauptoberfläche einer SiC-Halbleiterschicht.
    • [6] 6 ist eine perspektivische Querschnittsansicht eines in 5 gezeigten Gebiets VI, wobei Strukturen auf der ersten Hauptoberfläche der SiC-Halbleiterschicht entfernt sind, zum Beschreiben einer Struktur eines Gate-Grabens.
    • [7] 7 ist eine Querschnittsansicht entlang einer Linie VII-VII in 5.
    • [8] 8 ist eine Querschnittsansicht entlang einer Linie VIII-VIII in 3.
    • [9A] 9A ist ein Graph zum Beschreiben eines ersten Beispiels einer p-Typ-Fremdstoffkonzentration eines in 7 gezeigten Kontaktgebiets.
    • [9B] 9B ist ein Graph zum Beschreiben einer p-Typ-Fremdstoffkonzentration eines Kontaktgebiets gemäß einem Referenzbeispiel.
    • [10] 10 ist ein Graph zum Beschreiben von Alterungskennlinien einer Gate-Schwellenspannung Vth.
    • [11] 11 ist ein Graph zum Beschreiben eines zweiten Beispiels einer p-Typ-Fremdstoffkonzentration des in 7 gezeigten Kontaktgebiets.
    • [12] 12 ist ein Graph zum Beschreiben von Alterungskennlinien einer Gate-Schwellenspannung Vth.
    • [13] 13 ist eine Draufsicht eines 5 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [14] 14 ist eine Draufsicht eines 5 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [15] 15 ist eine Querschnittsansicht entlang einer Linie XV-XV in 14.
    • [16] 16 ist eine Draufsicht eines 14 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [17] 17 ist eine Querschnittsansicht eines 15 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [18] 18 ist eine Draufsicht eines 14 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [19] 19 ist eine Querschnittsansicht entlang einer Linie XIX-XIX in 18.
    • [20] 20 ist eine Querschnittsansicht entlang einer Linie XX-XX in 18.
    • [21] 21 ist eine Querschnittsansicht eines 19 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [22] 22 ist eine Draufsicht, die eine SiC-Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [23] 23 ist eine Draufsicht, wobei eine Harzschicht aus 22 entfernt ist.
    • [24] 24 ist eine vergrößerte Ansicht des Gebiets XXIV, das in 23 gezeigt ist, zum Beschreiben von Strukturen einer ersten Hauptoberfläche einer SiC-Halbleiterschicht.
    • [25] 25 ist eine Querschnittsansicht entlang einer Linie XXV-XXV in 24.
    • [26] 26 ist eine Querschnittsansicht entlang einer Linie XXVI-XXVI in 24.
    • [27] 27 ist eine vergrößerte Ansicht des in 25 gezeigten Gebiets XXVII.
    • [28] 28 ist eine Querschnittsansicht entlang einer Linie XXVIII-XXVIII in 23.
    • [29] 29 ist eine vergrößerte Ansicht des in 28 gezeigten Gebiets XXIX.
    • [30] 30 ist ein Graph zum Beschreiben eines Flächenwiderstands.
    • [31] 31 ist eine vergrößerte Ansicht eines 24 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [32] 32 ist eine Querschnittsansicht entlang einer Linie XXXII-XXXII in 31.
    • [33] 33 ist eine vergrößerte Ansicht eines 27 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer zehnten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [34] 34 ist eine vergrößerte Ansicht eines 24 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung gemäß einer elften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Beschreibung von Ausführungsformen
  • 1 zeigt eine Einheitszelle eines 4H-SiC-Einkristalls (nachfolgend einfach als „Einheitszelle“ bezeichnet). 2 ist eine Draufsicht, die eine Siliciumebene der in 1 gezeigten Einheitszelle zeigt.
  • Bei den bevorzugten Ausführungsformen der vorliegenden Erfindung sollen Beispiele beschrieben werden, bei denen ein 4H-SiC-Einkristall als ein Beispiel für einen hexagonalen SiC-Einkristall angewandt wird. Der hexagonale SiC-Einkristall weist verschiedene Polytypen auf, einschließlich eines (hexagonalen) 2H-SiC-Einkristalls, eines 4H-SiC-Einkristalls und eines 6H-SiC-Einkristalls gemäß einer periodischen atomaren Anordnung. Die bevorzugten Ausführungsformen der vorliegenden Erfindung sollen Polytypen außer dem 4H-SiC-Einkristall nicht ausschließen.
  • Unter Bezugnahme auf 1 und 2 weist die Einheitszelle eine Tetraederstruktur auf, bei der vier C-Atome in einer tetraedrisch angeordneten Beziehung an ein Si-Atom gebunden sind. Die Einheitszelle weist eine atomare Anordnung auf, bei der die Tetraederstrukturen in einer Vierschichtperiode gestapelt sind. Die Einheitszelle weist eine hexagonale Prismastruktur mit einer hexagonalen Siliciumebene, einer hexagonalen Kohlenstoffebene und sechs Seitenebenen, die die Siliciumebene und die Kohlenstoffebene verbinden, auf.
  • Die Siliciumebene ist eine Abschlussebene, die durch Si-Atome abgeschlossen wird. In der Siliciumebene ist ein einziges Si-Atom bei jedem der sechs Eckpunkte des Hexagons positioniert und ist ein einziges Si-Atom in einem Zentrum des Hexagons positioniert. Die Kohlenstoffebene ist eine Abschlussebene, die durch C-Atome abgeschlossen wird. In der Kohlenstoffebene ist ein einziges C-Atom bei jedem der sechs Eckpunkte des Hexagons positioniert und ist ein einziges C-Atom in einem Zentrum des Hexagons positioniert.
  • Kristallebenen der Einheitszelle werden durch vier Koordinatenachsen (a1, a2, a3, c) einschließlich einer a1-Achse, a2-Achse, a3-Achse und c-Achse gebildet. Der Wert von a3 unter den vier Koordinatenachsen nimmt einen Wert von -(a1+a2) an. Die Struktur des 4H-SiC-Einkristalls wird nachfolgend basierend auf der Siliciumebene beschrieben.
  • Die a1-Achsen, die a2-Achsen und die a3-Achsen sind jeweils entlang Anordnungsrichtungen der nächsten benachbarten Si-Atome (nachfolgend einfach als „Richtungen nächster Atome“ bezeichnet) basierend auf dem Si-Atom, das in dem Zentrum in einer Draufsicht der Siliciumebene entlang der c-Achse positioniert ist, festgelegt. Die a1-Achsen, die a2-Achsen und die a3-Achsen sind so festgelegt, dass sie jeweils um 120° in Übereinstimmung mit der Anordnung der Si-Atome verschoben sind.
  • Die c-Achse ist in einer Normalenrichtung der Siliciumebene basierend auf dem Si-Atom festgelegt, das in dem Zentrum positioniert ist. Die Siliciumebene ist eine (0001)-Ebene. Die Kohlenstoffebene ist eine (000-1)-Ebene. Die Seitenebenen des hexagonalen Prismas weisen sechs Kristallebenen entlang der Richtungen der nächsten Atome in einer Draufsicht der Siliciumebene entlang der c-Achse auf. Insbesondere weisen die Seitenebenen des hexagonalen Prismas sechs Kristallebenen auf, die durch die nächsten Si-Atome gebildet werden.
  • Die Seitenebenen der Einheitszelle weisen im Uhrzeigersinn von einer Spitze der a1-Achse in einer Draufsicht der Siliciumebene entlang der c-Achse eine (1-100)-Ebene, eine (0-110)-Ebene, eine (-1010)-Ebene, eine (-1100)-Ebene, eine (01-10)-Ebene und eine (10-10)-Ebene auf.
  • Die diagonalen Ebenen der Einheitszelle, die nicht durch das Zentrum hindurchgehen, weisen sechs Kristallebenen entlang der Schnittrichtungen der Richtungen der nächsten Atome in einer Draufsicht der Silicumebene entlang der c-Achse auf. Die Schnittrichtungen der Richtungen der nächsten Atome sind bei Betrachtung basierend auf dem Si-Atom, das in dem Zentrum positioniert ist, orthogonale Richtungen der Richtungen der nächsten Atome. Insbesondere weisen die diagonalen Ebenen des hexagonalen Prismas, die nicht durch das Zentrum hindurchgehen, sechs Kristallebenen auf, die durch Si-Atome gebildet werden, die keine nächsten Nachbarn sind.
  • Die diagonalen Ebenen der Einheitszelle, die nicht durch das Zentrum hindurchgehen, weisen in einer Draufsicht der Siliciumebene entlang der c-Achse eine (11-20)-Ebene, eine (1-210)-Ebene, eine (-2110)-Ebene, eine (-1-120)-Ebene, eine (-12-10)-Ebene und eine (2-1-10)-Ebene auf.
  • Die Kristallrichtungen der Einheitszelle sind durch Normalenrichtungen der Kristallebenen definiert. Die Normalenrichtung der (1-100)-Ebene ist eine [1-100]-Richtung. Die Normalenrichtung der (0-110)-Ebene ist eine [0-110]-Richtung. Die Normalenrichtung der (-1010)-Ebene ist eine [-1010]-Richtung. Die Normalenrichtung der (-1100)-Ebene ist eine [-1100]-Richtung. Die Normalenrichtung der (01-10)-Ebene ist eine [01-10]-Richtung. Die Normalenrichtung der (10-10)-Ebene ist eine [10-10]-Richtung.
  • Die Normalenrichtung der (11-20)-Ebene ist eine [11-20]-Richtung. Die Normalenrichtung der (1-210)-Ebene ist eine [1-210]-Richtung. Die Normalenrichtung der (-2110)-Ebene ist eine [-2110]-Richtung. Die Normalenrichtung der (-1-120)-Ebene ist eine [-1-120]-Richtung. Die Normalenrichtung der (-12-10)-Ebene ist eine [-12-10]-Richtung. Die Normalenrichtung der (2-1-10)-Ebene ist eine [2-1-10]-Richtung.
  • Das hexagonale Prisma ist sechszählig symmetrisch und weist jede 60 Grad äquivalente Kristallebenen und äquivalente Kristallrichtungen auf. Zum Beispiel bilden die (1-100)-Ebene, die (0-110)-Ebene, die (-1010)-Ebene, die (-1100)-Ebene, die (01-10)-Ebene und die (10-10)-Ebene äquivalente Kristallebenen. Außerdem bilden die (11-20)-Ebene, die (1-210)-Ebene, die (-2110)-Ebene, die (-1-120)-Ebene, die (-12-10)-Ebene und die (2-1-10)-Ebene äquivalente Kristallebenen.
  • Außerdem bilden die [1-100]-Richtung, die [0-110]-Richtung, die [-1010]-Richtung, die [-1100]-Richtung, die [01-10]-Richtung und die [10-10]-Richtung äquivalente Kristallrichtungen. Außerdem bilden die [11-20]-Richtung, die [1-210]-Richtung, die [-2110]-Richtung, die [-1-120]-Richtung, die [-12-10]-Richtung und die [2-1-10]-Richtung äquivalente Kristallrichtungen.
  • Die [0001]-Richtung und die [000-1]-Richtung werden als c-Achsen bezeichnet. Die (0001)-Ebene und die (000-1)-Ebene werden als c-Ebenen bezeichnet. Die [11-20]-Richtung und die [-1-120]-Richtung werden als a-Achsen bezeichnet. Die (11-20)-Ebene und die (-1-120)-Ebene werden als a-Ebenen bezeichnet. Die [1-100]-Richtung und die [-1100]-Richtung werden als m-Achsen bezeichnet. Die (1-100)-Ebene und die (-1100)-Ebene werden als m-Ebenen bezeichnet.
  • 3 ist eine Draufsicht, die eine SiC-Halbleitervorrichtung 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. 4 ist eine Draufsicht, wobei eine Harzschicht 17 aus 3 entfernt ist.
  • Unter Bezugnahme auf 3 und 4 weist die SiC-Halbleitervorrichtung 1 eine SiC-Halbleiterschicht 2 auf. Die SiC-Halbleiterschicht 2 weist einen 4H-SiC-Einkristall als ein Beispiel für den hexagonalen SiC-Einkristall auf. Die SiC-Halbleiterschicht 2 ist in einer Chipform einer rechteckigen Parallelepipedform gebildet.
  • Die SiC-Halbleiterschicht 2 weist eine erste Hauptoberfläche 3 auf einer Seite, eine zweite Hauptoberfläche 4 auf der anderen Seite und Seitenoberflächen 5A, 5B, 5C, 5D, die die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 verbinden, auf. Bei dieser Ausführungsform sind die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 bei Betrachtung aus Normalenrichtungen Z davon (nachfolgend einfach als „Draufsicht bezeichnet) jeweils in einer viereckigen Form (insbesondere einer quadratischen Form) gebildet.
  • Die erste Hauptoberfläche 3 ist eine Elementbildungsoberfläche, in der ein Halbleiterelement gebildet wird. Die zweite Hauptoberfläche 4 kann aus einer Schleifoberfläche mit Schleifspuren bestehen. Bei dieser Ausführungsform sind die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 den c-Ebenen des SiC-Einkristalls zugewandt. Die erste Hauptoberfläche 3 ist der (0001)-Ebene (Siliciumebene) zugewandt. Die zweite Hauptoberfläche 4 ist der (000-1)-Ebene (Kohlenstoffebene) des SiC-Einkristalls zugewandt. Die erste Hauptoberfläche 3 weist einen Abweichungswinkel θ auf, der um einen Winkel von nicht mehr als 10 Grad in der [11-20]-Richtung mit Bezug auf die (0001)-Ebene des SiC-Einkristalls geneigt ist. Die Normalenrichtung Z ist um den Abweichungswinkel θ mit Bezug auf die c-Achse ([0001]-Richtung) des SiC-Einkristalls geneigt.
  • Der Abweichungswinkel θ beträgt möglicherweise nicht weniger als 0 Grad und nicht mehr als 5,0 Grad. Der Abweichungswinkel θ kann innerhalb eines Winkelbereichs von nicht weniger als 0 Grad und nicht mehr als 1,0 Grad, nicht weniger als 1,0 Grad und nicht mehr als 1,5 Grad, nicht weniger als 1,5 Grad und nicht mehr als 2,0 Grad, nicht weniger als 2,0 Grad und nicht mehr als 2,5 Grad, nicht weniger als 2,5 Grad und nicht mehr als 3,0 Grad, nicht weniger als 3,0 Grad und nicht mehr als 3,5 Grad, nicht weniger als 3,5 Grad und nicht mehr als 4,0 Grad, nicht weniger als 4,0 Grad und nicht mehr als 4,5 Grad oder nicht weniger als 4,5 Grad und nicht mehr als 5,0 Grad festgelegt werden. Der Abweichungswinkel θ kann möglicherweise 0 Grad überschreiten und kleiner als 4,0 Grad sein.
  • Der Abweichungswinkel θ kann innerhalb eines Winkelbereichs von nicht weniger als 3,0 Grad und nicht mehr als 4,5 Grad festgelegt werden. In diesem Fall wird der Abweichungswinkel θ bevorzugt innerhalb eines Winkelbereichs von nicht weniger als 3,0 Grad und nicht mehr als 3,5 Grad oder nicht weniger als 3,5 Grad und nicht mehr als 4,0 Grad festgelegt. Der Abweichungswinkel θ kann innerhalb eines Winkelbereichs von nicht weniger als 1,5 Grad und nicht mehr als 3,0 Grad festgelegt werden. In diesem Fall wird der Abweichungswinkel θ bevorzugt innerhalb eines Winkelbereichs von nicht weniger als 1,5 Grad und nicht mehr als 2,0 Grad oder nicht weniger als 2,0 Grad und nicht mehr als 2,5 Grad festgelegt.
  • Die Seitenoberflächen 5A bis 5D weisen insbesondere eine erste Seitenoberfläche 5A, eine zweite Seitenoberfläche 5B, eine dritte Seitenoberfläche 5C und eine vierte Seitenoberfläche 5D auf. Bei dieser Ausführungsform erstrecken sich die erste Seitenoberfläche 5A und die dritte Seitenoberfläche 5C in einer ersten Richtung X und liegen einander in einer zweiten Richtung Y, die die erste Richtung X schneidet, gegenüber. Bei dieser Ausführungsform erstrecken sich die zweite Seitenoberfläche 5B und die vierte Seitenoberfläche 5D in der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. Die zweite Richtung Y ist insbesondere eine Richtung, die orthogonal zu der ersten Richtung X ist. Die Länge der Seitenoberflächen 5A bis 5D beträgt möglicherweise nicht weniger als 1 mm und nicht mehr als 10 mm (z. B. nicht weniger als 2 mm und nicht mehr als 5 mm).
  • Die Seitenoberflächen 5A bis 5D können jeweils aus einer glatten Spaltungsoberfläche, die einer der Kristallebenen des SiC-Einkristalls zugewandt ist, gebildet sein. Die Seitenoberflächen 5A bis 5D können jeweils aus einer Schleifoberfläche mit Schleifspuren gebildet sein. Bei dieser Ausführungsform ist die erste Richtung X in der m-Achsenrichtung ([1-100]-Richtung) des SiC-Einkristalls festgelegt. Die zweite Richtung Y ist in der a-Achsenrichtung ([11-20]-Richtung) des SiC-Einkristalls festgelegt.
  • Das heißt, die erste Seitenoberfläche 5A und die dritte Seitenoberfläche 5C werden durch die a-Ebenen des SiC-Einkristalls gebildet und liegen einander in der a-Achsenrichtung gegenüber. Die erste Seitenoberfläche 5A ist durch die (-1-120)-Ebene des SiC-Einkristalls gebildet. Die dritte Seitenoberfläche 5C ist durch die (11-20)-Ebene des SiC-Einkristalls gebildet. Außerdem sind die zweite Seitenoberfläche 5B und die vierte Seitenoberfläche 5D durch die m-Ebenen des SiC-Einkristalls gebildet und liegen einander in der m-Achsenrichtung gegenüber. Die zweite Seitenoberfläche 5B ist durch die (-1100)-Ebene des SiC-Einkristalls gebildet. Die vierte Seitenoberfläche 5D ist durch die (1-100)-Ebene des SiC-Einkristalls gebildet.
  • Die Seitenoberfläche 5A und die Seitenoberfläche 5C können geneigte Oberflächen bilden, die, wenn eine Normale zu der ersten Hauptoberfläche 3 als eine Basis genommen wird, zu der c-Achsenrichtung ([0001]-Richtung) des SiC-Einkristalls mit Bezug auf die Normale geneigt sind. Das heißt, die Seitenoberfläche 5A und die Seitenoberfläche 5C können mit einem Winkel gemäß dem Abweichungswinkel θ mit Bezug auf die Normale zu der ersten Hauptoberfläche 3 geneigt sein, wenn die Normale zu der ersten Hauptoberfläche 3 0 Grad ist. Der Winkel gemäß dem Abweichungswinkel θ kann gleich dem Abweichungswinkel θ sein oder kann ein Winkel sein, der 0 Grad überschreitet und kleiner als der Abweichungswinkel θ ist.
  • Die SiC-Halbleiterschicht 2 weist ein aktives Gebiet 6 und ein Außengebiet 7 auf. Das aktive Gebiet 6 ist ein Gebiet, in dem ein vertikaler MISFET (Metal Insulator Semiconductor Field Effect Transistor - Metall-Isolator-Halbleiter-Feldeffekttransistor) gebildet ist. Das aktive Gebiet 6 ist in einer Draufsicht in einem zentralen Teil der SiC-Halbleiterschicht 2 in einem Intervall von den Seitenoberflächen 5A bis 5D zu einem Innengebiet gebildet. Das aktive Gebiet 6 ist in einer viereckigen Form mit vier Seiten parallel zu den Seitenoberflächen 5A bis 5D in einer Draufsicht gebildet.
  • Das Außengebiet 7 ist ein Gebiet bei einer Außenseite des aktiven Gebiets 6. Das Außengebiet 7 ist in einem Gebiet zwischen den Seitenoberflächen 5A bis 5D und dem aktiven Gebiet 6 gebildet. Das Außengebiet 7 ist in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 6 in einer Draufsicht umgibt.
  • Die SiC-Halbleitervorrichtung 1 weist eine Gate-Hauptoberflächenelektrodenschicht 8 als eine von ersten Hauptoberflächenelektrodenschichten auf, die auf der ersten Hauptoberfläche 3 gebildet ist. Eine Gate-Spannung wird an die Gate-Hauptoberflächenelektrodenschicht 8 angelegt. Die Gate-Spannung beträgt möglicherweise nicht weniger als 10 V und nicht mehr als 50 V (zum Beispiel näherungsweise 30 V). Die Gate-Hauptoberflächenelektrodenschicht 8 weist ein Gate-Pad 9 und einen Gate-Finger 10 auf. Das Gate-Pad 9 und der Gate-Finger 10 sind in dem aktiven Gebiet 6 angeordnet.
  • Das Gate-Pad 9 ist in einer Draufsicht in einem Gebiet entlang der ersten Seitenoberfläche 5A gebildet. Bei dieser Ausführungsform ist das Gate-Pad 9 in einer Draufsicht in einem Gebiet entlang eines zentralen Teils der ersten Seitenoberfläche 5A gebildet. Das Gate-Pad 9 kann in einer Draufsicht in einer viereckigen Form gebildet sein. Das Gate-Pad 9 kann in einem Gebiet entlang eines Eckteils gebildet sein, der zwei beliebige der Seitenoberflächen 5A bis 5D in einer Draufsicht verbindet.
  • Der Gate-Finger 10 wird von dem Gate-Pad 9 herausgeführt, so dass er sich streifenförmig entlang eines Peripherierandes des aktiven Gebiets 6 erstreckt. Bei dieser Ausführungsform ist der Gate-Finger 10 entlang der drei Seitenoberflächen 5A, 5B, 5D gebildet, so dass ein Innengebiet des aktiven Gebiets 6 aus drei Richtungen abgegrenzt wird. Der Gate-Finger 10 weist ein Paar offener Endteile 11, 12 auf. Das Paar offener Endteile 11, 12 ist in einem Gebiet gegenüber dem Gate-Pad 9 mit dem Innengebiet des aktiven Gebiets 6 dazwischen gebildet. Bei dieser Ausführungsform ist das Paar offener Endteile 11, 12 in einem Gebiet entlang der dritten Seitenoberfläche 5C gebildet.
  • Die SiC-Halbleitervorrichtung 1 weist eine Source-Hauptoberflächenelektrodenschicht 13 als eine der ersten Hauptoberflächenelektrodenschichten auf, die auf der ersten Hauptoberfläche 3 gebildet ist. Eine Source-Spannung wird an die Source-Hauptoberflächenelektrodenschicht 13 angelegt. Die Source-Spannung kann eine Referenzspannung (z. B. GND-Spannung) sein. Bei dieser Ausführungsform weist die Source-Hauptoberflächenelektrodenschicht 13 ein Source-Pad 14, eine Source-Leitungsführungsverdrahtung 15 und einen Source-Verbindungsteil 16 auf.
  • Das Source-Pad 14 ist in dem aktiven Gebiet 6 in einem Intervall von der Gate-Hauptoberflächenelektrodenschicht 8 gebildet. Das Source-Pad 14 bedeckt ein C-förmiges (invertierte C-Form in 3 und 4) Gebiet, das durch das Gate-Pad 9 und den Gate-Finger 10 abgegrenzt wird. Das Source-Pad 14 ist in einer Draufsicht in einer C-Form (invertierte C-Form in 3 und 4) gebildet.
  • Die Source-Leitungsführungsverdrahtung 15 ist in dem Außengebiet 7 gebildet. Die Source-Leitungsführungsverdrahtung 15 erstreckt sich in einer Bandform entlang des aktiven Gebiets 6. Bei dieser Ausführungsform ist die Source-Leitungsführungsverdrahtung 15 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 6 in einer Draufsicht umgibt. Die Source-Leitungsführungsverdrahtung 15 ist elektrisch mit der SiC-Halbleiterschicht 2 in dem Außengebiet 7 verbunden.
  • Der Source-Verbindungsteil 16 verbindet das Source-Pad 14 und die Source-Leitungsführungsverdrahtung 15. Der Source-Verbindungsteil 16 ist in einem Gebiet zwischen dem Paar offener Endteile 11, 12 und dem Gate-Finger 10 angeordnet. Der Source-Verbindungsteil 16 erstreckt sich von dem Source-Pad 14 über einen Grenzbereich zwischen dem aktiven Gebiet 6 und dem Außengebiet 7 hinweg und ist mit der Source-Leitungsführungsverdrahtung 15 verbunden.
  • Der in dem aktiven Gebiet 6 gebildete MISFET schließt strukturell einen parasitären npn-Typ-Bipolartransistor ein. Wenn ein Lawinenstrom, der in dem Außengebiet 7 erzeugt wird, in das aktive Gebiet 6 fließt, wird der parasitäre Bipolartransistor eingeschaltet. In diesem Fall kann eine Steuerung des MISFET zum Beispiel aufgrund von Latch-Up instabil werden.
  • Daher wird mit der SiC-Halbleitervorrichtung 1 die Struktur der Source-Hauptoberflächenelektrodenschicht 13 verwendet, um eine Lawinenstromabsorptionsstruktur zu bilden, die so angeordnet ist, dass sie den Lawinenstrom absorbiert, der in dem Außengebiet 7 erzeugt wird. Insbesondere wird der Lawinenstrom, der in dem Außengebiet 7 erzeugt wird, durch die Source-Leitungsführungsverdrahtung 15 absorbiert. Der durch die Source-Leitungsführungsverdrahtung 15 absorbierte Lawinenstrom erreicht das Source-Pad 14 durch den Source-Verbindungsteil 16.
  • Falls ein leitfähiger Draht (z. B. ein Bonddraht) für eine externe Verbindung mit dem Source-Pad 14 verbunden ist, wird der Lawinenstrom durch den leitfähigen Draht extrahiert. Das Schalten des parasitären Bipolartransistors in den Ein-Zustand durch einen nicht gewünschten Strom, der in dem Außengebiet 7 erzeugt wird, kann dadurch unterdrückt werden. Ein Latch-Up kann somit unterdrückt werden und daher kann die Stabilität einer Steuerung des MISFET verbessert werden.
  • Die SiC-Halbleitervorrichtung 1 weist eine Harzschicht 17 auf, die auf der ersten Hauptoberfläche 3 gebildet ist. In 3 ist die Harzschicht 17 durch eine Schraffur angegeben. Die Harzschicht 17 kann ein fotoempfindliches Harz vom Negativtyp oder Positivtyp aufweisen. Bei dieser Ausführungsform weist die Harzschicht 17 Polybenzoxazol als ein Beispiel für das fotoempfindliche Harz vom Positivtyp auf. Die Harzschicht 17 kann Polyimid als ein Beispiel für das fotoempfindliches Harz vom Negativtyp aufweisen.
  • Die Harzschicht 17 bedeckt selektiv die Gate-Hauptoberflächenelektrodenschicht 8 und die Source-Hauptoberflächenelektrodenschicht 13. Die Harzschicht 17 weist eine Gate-Padöffnung 18 und eine Source-Padöffnung 19 auf. Die Gate-Padöffnung 18 legt das Gate-Pad 9 frei. Die Source-Padöffnung 19 legt das Source-Pad 14 frei.
  • Ein Peripherierandteil 17a der Harzschicht 17 ist in einem Intervall von den Seitenoberflächen 5A bis 5D zu dem Innengebiet gebildet. Der Peripherierandteil 17a der Harzschicht 17 grenzt dadurch eine Sägestraße DS ab, die einen Peripherierandteil der SiC-Halbleiterschicht 2 mit den Seitenoberflächen 5A bis 5D in einer Draufsicht freilegt. Die Sägestraße DS beseitigt die Notwendigkeit, die Harzschicht 17 physisch zu schneiden. Es ist daher möglich, die SiC-Halbleitervorrichtung 1 problemlos aus einem einzigen SiC-Halbleiterwafer herauszuschneiden. Der Isolationsabstand von den Seitenoberflächen 5A bis 5D kann auch erhöht werden.
  • Die Sägestraße DS kann eine Breite von nicht weniger als 1 µm und nicht mehr als 25 µm aufweisen. Die Breite der Sägestraße DS weist eine Richtung orthogonal zu der Richtung auf, in der sich die Sägestraße DS erstreckt. Die Sägestraße DS kann eine Breite von nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht mehr als 15 µm und nicht mehr als 20 µm oder nicht weniger als 20 µm und nicht mehr als 25 µm aufweisen.
  • 5 ist eine vergrößerte Ansicht des Gebiets V, das in 4 gezeigt ist, zum Beschreiben einer Struktur der ersten Hauptoberfläche 3. 6 ist eine perspektivische Querschnittsansicht, wobei Strukturen auf der ersten Hauptoberfläche 3 entfernt sind, zum Beschreiben der Struktur eines Gate-Grabens 32. 7 ist eine Querschnittsansicht entlang einer Linie Vll-Vll in 5. 8 ist eine Querschnittsansicht entlang einer Linie VIII-VIII in 3.
  • Unter Bezugnahme auf 5 bis 8 weist die SiC-Halbleiterschicht 2 bei dieser Ausführungsform eine geschichtete Struktur einschließlich eines n+-Typ-SiC-Halbleitersubstrats 21 und einer n-Typ-SiC-Epitaxieschicht 22 auf. Das SiC-Halbleitersubstrat 21 ist als ein Drain-Gebiet 24 des MISFET gebildet. Die SiC-Epitaxieschicht 22 ist als ein Driftgebiet 25 des MISFET gebildet. Die zweite Hauptoberfläche 4 ist durch das SiC-Halbleitersubstrat 21 gebildet. Die erste Hauptoberfläche 3 ist durch die SiC-Epitaxieschicht 22 gebildet. Die Seitenoberflächen 5A bis 5D sind durch das SiC-Halbleitersubstrat 21 und die SiC-Epitaxieschicht 22 gebildet.
  • Die SiC-Epitaxieschicht 22 weist eine n-Typ-Fremdstoffkonzentration von nicht mehr als einer n-Typ-Fremdstoffkonzentration des SiC-Halbleitersubstrats 21 auf. Insbesondere weist die SiC-Epitaxieschicht 22 die n-Typ-Fremdstoffkonzentration kleiner als die n-Typ-Fremdstoffkonzentration des SiC-Halbleitersubstrats 21 auf. Das SiC-Halbleitersubstrat 21 kann die n-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1018 cm-3 und nicht mehr als 1,0 × 1021 cm-3 aufweisen. Die SiC-Epitaxieschicht 22 kann die n-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1015 cm-3 und nicht mehr als 1,0 × 1018 cm-3 aufweisen.
  • Das SiC-Halbleitersubstrat 21 kann eine Dicke von nicht weniger als 1 µm und weniger als 1000 µm aufweisen. Das SiC-Halbleitersubstrat 21 kann eine Dicke von nicht weniger als 1 µm und nicht mehr als 50 µm, nicht weniger als 50 µm und nicht mehr als 100 µm, nicht weniger als 100 µm und nicht mehr als 150 µm, nicht weniger als 150 µm und nicht mehr als 200 µm, nicht weniger als 200 µm und nicht mehr als 250 µm, nicht weniger als 250 µm und nicht mehr als 300 µm, nicht weniger als 300 µm und nicht mehr als 400 µm, nicht weniger als 400 µm und nicht mehr als 500 µm, nicht weniger als 500 µm und nicht mehr als 600 µm, nicht weniger als 600 µm und nicht mehr als 700 µm, nicht weniger als 700 µm und nicht mehr als 800 µm, nicht weniger als 800 µm und nicht mehr als 900 µm oder nicht weniger als 900 µm und nicht mehr als 1000 µm aufweisen. Das SiC-Halbleitersubstrat 21 weist bevorzugt eine Dicke von nicht weniger als 10 µm und nicht mehr als 150 µm auf. Durch Dünnen des SiC-Halbleitersubstrats 21 wird ein Strompfad verkürzt und kann dementsprechend eine Reduzierung des Widerstandswertes erreicht werden.
  • Die SiC-Epitaxieschicht 22 kann eine Dicke von nicht weniger als 1 µm und nicht mehr als 100 µm aufweisen. Die SiC-Epitaxieschicht 22 kann eine Dicke von nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm, nicht weniger als 25 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm, nicht weniger als 40 µm und nicht mehr als 50 µm, nicht weniger als 50 µm und nicht mehr als 60 µm, nicht weniger als 60 µm und nicht mehr als 70 µm, nicht weniger als 70 µm und nicht mehr als 80 µm, nicht weniger als 80 µm und nicht mehr als 90 µm oder nicht weniger als 90 µm und nicht mehr als 100 µm aufweisen. Die SiC-Epitaxieschicht 22 weist bevorzugt eine Dicke von weniger als die Dicke des SiC-Halbleitersubstrats 21 auf. Die SiC-Epitaxieschicht 22 weist bevorzugt eine Dicke von nicht weniger als 5 µm und nicht mehr als 15 µm auf.
  • Die SiC-Halbleitervorrichtung 1 weist eine Drain-Elektrodenschicht 23 als eine zweite Hauptoberflächenelektrodenschicht auf, die auf der zweiten Hauptoberfläche 4 gebildet ist. Die Drain-Elektrodenschicht 23 bildet einen ohmschen Kontakt mit der zweiten Hauptoberfläche 4. Eine Drain-Spannung wird an die Drain-Elektrodenschicht 23 angelegt. Die maximale Spannung, die zwischen der Source-Hauptoberflächenelektrodenschicht 13 und der Drain-Elektrodenschicht 23 in einem Aus-Zustand anlegbar ist, beträgt möglicherweise nicht weniger als 1000 V und nicht mehr als 10000 V.
  • Die Drain-Elektrodenschicht 23 kann eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht, eine Ag-Schicht und/oder eine AI-Schicht aufweisen. Die Drain-Elektrodenschicht 23 kann eine Einzelschichtstruktur einschließlich einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht, einer Ag-Schicht oder einer AI-Schicht aufweisen. Die Drain-Elektrodenschicht 23 kann eine geschichtete Struktur aufweisen, in der wenigstens zwei einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht, einer Ag-Schicht und einer AI-Schicht auf eine beliebige Weise geschichtet sind. Die Drain-Elektrodenschicht 23 kann eine geschichtete Struktur einschließlich einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht und einer Ag-Schicht, die in dieser Reihenfolge von der zweiten Hauptoberfläche 4 laminiert sind, aufweisen.
  • Die SiC-Halbleitervorrichtung 1 weist ein p-Typ-Körpergebiet 31 auf, das in einem Oberflächenschichtteil der ersten Hauptoberfläche 3 in dem aktiven Gebiet 6 gebildet ist. Bei dieser Ausführungsform ist das Körpergebiet 31 gänzlich über einem Gebiet gebildet, in dem das aktive Gebiet 6 in der ersten Hauptoberfläche 3 gebildet ist. Das heißt, das Körpergebiet 31 definiert das aktive Gebiet 6.
  • Das Körpergebiet 31 kann einen Spitzenwert einer p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1019 cm-3 aufweisen. Der Spitzenwert bedeutet den maximalen Wert eines Konzentrationsgradienten (das Gleiche gilt anschließend). Falls der Konzentrationsgradient mehrere lokale maximale Werte aufweist, bedeutet der Spitzenwert den höchsten der mehreren lokalen maximalen Werte. Eine untere Grenze des Spitzenwertes der p-Typ-Fremdstoffkonzentration des Körpergebiets 31 beträgt bevorzugt nicht weniger als 1,0 × 1018 cm-3.
  • Unter Bezugnahme auf 5 bis 7 weist die SiC-Halbleitervorrichtung 1 einen Gate-Graben 32 (Graben) auf, der in der ersten Hauptoberfläche 3 in dem aktiven Gebiet 6 gebildet ist. Bei dieser Ausführungsform ist der Gate-Graben 32 in einer Draufsicht in einer Gitterform gebildet. Der Gate-Graben 32 durchdringt das Körpergebiet 31 und erreicht das Driftgebiet 25.
  • Der Gate-Graben 32 weist Seitenwände und eine untere Wand auf. Die Seitenwände des Gate-Grabens 32 sind durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet. Das heißt, die Seitenwände des Gate-Grabens 32 sind durch die (11-20)-Ebene, de (1-100)-Ebene, die (-1-120)-Ebene und die (-1100)-Ebene gebildet.
  • Der Gate-Graben 32 weist insbesondere mehrere erste Gate-Gräben 33 und mehrere zweite Gate-Gräben 34 auf. Die mehreren ersten Gate-Gräben 33 sind jeweils in einer Bandform gebildet, die sich in der ersten Richtung X (der m-Achsenrichtung des SiC-Einkristalls) erstreckt, und in Intervallen in der zweiten Richtung Y (die a-Achsenrichtung des SiC-Einkristalls) gebildet. Die mehreren ersten Gate-Gräben 33 sind in einer Streifenform gebildet, die sich in einer Draufsicht in der ersten Richtung X erstreckt.
  • Die Seitenwände, die lange Seiten von jedem erstem Gate-Graben 33 bilden, sind durch die a-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die kurze Seiten von jedem erstem Gate-Graben 33 bilden, sind durch die m-Ebenen des SiC-Einkristalls gebildet.
  • Die mehreren zweiten Gate-Gräben 34 sind in Intervallen in der ersten Richtung X (der m-Achsenrichtung des SiC-Einkristalls) gebildet und sind jeweils in einer Bandform gebildet, die sich in der zweiten Richtung Y (die a-Achsenrichtung des SiC-Einkristalls) erstreckt. Die mehreren zweiten Gate-Gräben 34 sind in einer Streifenform gebildet, die sich in einer Draufsicht in der zweiten Richtung Y erstreckt.
  • Die Seitenwände, die lange Seiten von jedem zweiten Gate-Graben 34 bilden, sind durch die m-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die kurze Seiten von jedem zweiten Gate-Graben 34 bilden, sind durch die a-Ebenen des SiC-Einkristalls gebildet.
  • Die mehreren zweiten Gate-Gräben 34 schneiden sich mit den mehreren ersten Gate-Gräben 33. Dementsprechend ist in einer Draufsicht der einzige gitterförmige Gate-Graben 32 gebildet. Der Gate-Grabe 32 kann in einer Draufsicht in einer Wabenform als ein Aspekt der Gitterform gebildet sein.
  • Die Seitenwände des Gate-Grabens 32 können sich in der Normalenrichtung z erstrecken. Die Seitenwände des Gate-Grabens 32 können näherungsweise senkrecht zu der ersten Hauptoberfläche 3 gebildet sein. Der Winkel zwischen den Seitenwänden des Gate-Grabens 32 und der ersten Hauptoberfläche 3 innerhalb der SiC-Halbleiterschicht 2 beträgt möglicherweise nicht weniger als 90 Grad und nicht mehr als 95 Grad (z. B. nicht weniger als 91 Grad und nicht mehr als 93 Grad). Der Gate-Graben 32 kann in einer sich verjüngenden Form gebildet sein, wobei eine Unterseitenfläche kleiner als eine Öffnungsfläche ist.
  • Die untere Wand des Gate-Grabens 32 ist bei dem Driftgebiet 25 (SiC-Epitaxieschicht 22) positioniert. Die untere Wand des Gate-Grabens 32 ist der c-Ebene des SiC-Einkristalls zugewandt. Die untere Wand des Gate-Grabens 32 weist den Abweichungswinkel θ auf, der in der [11-20]-Richtung mit Bezug auf die (0001)-Ebene des SiC-Einkristalls geneigt ist. Die untere Wand des Gate-Grabens 32 kann parallel zu der ersten Hauptoberfläche 3 gebildet sein. Die untere Wand des Gate-Grabens 32 kann in einer konvexen gekrümmten Form zu der zweiten Hauptoberfläche 4 hin gebildet sein.
  • Unter Bezugnahme auf 5 und 6 weist ein Öffnungsrandteil 35 des Gate-Grabens 32 einen geneigten Teil 36 auf, der von der ersten Hauptoberfläche 3 abwärts zu dem Inneren des Gate-Grabens 32 hin geneigt ist. Der Öffnungsrandteil 35 des Gate-Grabens 32 ist ein Eckteil, der die erste Hauptoberfläche 3 und die Seitenwände des Gate-Grabens 32 verbindet. Bei dieser Ausführungsform ist der geneigte Teil 36 in einer konvexen gekrümmten Form zu dem Inneren des Gate-Grabens 32 hin gebildet. Der geneigte Teil 36 kann in einer konkaven gekrümmten Form zu dem Inneren der SiC-Halbleiterschicht 2 hin gebildet sein. Der geneigte Teil 36 ist dazu eingerichtet, eine Konzentration des elektrischen Feldes in dem Öffnungsrandteil 35 abzuschwächen.
  • Jeder Gate-Graben 32 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 3,0 µm in der Normalenrichtung Z aufweisen. Der Gate-Graben 32 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm, nicht weniger als 1,5 µm und nicht mehr als 2,0 µm, nicht mehr als 2,0 µm und nicht mehr als 2,5 µm oder nicht weniger als 2,5 µm und nicht mehr als 3,0 µm aufweisen.
  • Der Gate-Graben 32 kann eine Breite von nicht weniger als 0,1 µm und nicht mehr als 2 µm aufweisen. Der Gate-Graben 32 kann eine Breite von nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm oder nicht weniger als 1,5 µm und nicht mehr als 2 µm aufweisen.
  • Die SiC-Halbleitervorrichtung 1 weist eine Gate-Isolationsschicht 37 auf, die auf einer Innenwand des Gate-Grabens 32 gebildet ist. Die SiC-Halbleitervorrichtung 1 weist auch eine Gate-Elektrodenschicht 38 (Gate-Elektrode) auf, die in dem Gate-Graben 32 mit der Gate-Isolationsschicht 37 dazwischen angeordnet ist. In 5 sind die Gate-Isolationsschicht 37 und die Gate-Elektrodenschicht 38 durch Schraffur angegeben.
  • Die Gate-Isolationsschicht 37 ist in einem Film entlang der Innenwand des Gate-Grabens 32 gebildet und grenzt einen vertieften Raum innerhalb des Gate-Grabens 32 ab. Die Gate-Isolationsschicht 37 weist ein erstes Gebiet 37a, ein zweites Gebiet 37b und ein drittes Gebiet 37c auf. Das erste Gebiet 37a ist entlang den Seitenwänden des Gate-Grabens 32 gebildet. Das zweite Gebiet 37b ist entlang der unteren Wand des Gate-Grabens 32 gebildet. Das dritte Gebiet 37c ist entlang der ersten Hauptoberfläche 3 gebildet.
  • Die Dicke Ta des ersten Gebiets 37a ist geringer als die Dicke Tb des zweiten Gebiets 37b und die Dicke Tc des dritten Gebiets 37c. Das Verhältnis der Dicke Tb des zweiten Gebiets 37b zu der Dicke Ta des ersten Gebiets 37a (Tb/Ta) beträgt möglicherweise nicht weniger als 2 und nicht mehr als 5. Das Verhältnis der Dicke Tc des dritten Gebiets 37c zu der Dicke Ta des ersten Gebiets 37a (Tc/Ta) beträgt möglicherweise nicht weniger als 3 und nicht mehr als 5. Die Dicke Ta des ersten Gebiets 37a beträgt möglicherweise nicht weniger als 0,01 µm und nicht mehr als 0,2 µm . Die Dicke Tb des zweiten Gebiets 37b beträgt möglicherweise nicht weniger als 0,05 µm und nicht mehr als 0,5 µm . Die Dicke Tc des dritten Gebiets 37c beträgt möglicherweise nicht weniger als 0,05 µm und nicht mehr als 0,5 µm.
  • Indem das erste Gebiet 37a dünn gemacht wird, kann eine Zunahme der Ladungsträger, die in Gebieten des Körpergebiets 31 in der Nähe der Seitenwände des Gate-Grabens 32 induziert werden, unterdrückt werden. Dies ermöglicht, dass die Zunahme des Kanalwiderstands unterdrückt wird. Verdicken des zweiten Gebiets 37b ermöglicht, dass die Konzentration des elektrischen Feldes in der unteren Wand des Gate-Grabens 32 abgeschwächt wird.
  • Verdicken des dritten Gebiets 37c ermöglicht, dass die Stehspannung der Gate-Isolationsschicht 37 in der Nähe des Öffnungsrandteils 35 des Gate-Grabens 32 erhöht wird. Verdicken des dritten Gebiets 37c ermöglicht auch, dass das Verschwinden des dritten Gebiets 37c aufgrund eines Ätzverfahrens unterdrückt wird. Dies ermöglicht ferner auch, dass das Verschwinden des ersten Gebiets 37a aufgrund eines Ätzverfahrens unterdrückt wird. Es ist daher möglich zu bewirken, dass die Gate-Elektrodenschicht 38 der SiC-Halbleiterschicht 2 (dem Körpergebiet 31) mit der Gate-Isolationsschicht 37 dazwischen angemessen gegenüberliegt.
  • Die Gate-Isolationsschicht 37 weist ferner einen Ausbuchtungsteil 37d auf, der zu dem Inneren des Gate-Grabens 32 bei dem Öffnungsrandteil 35 hervorsteht. Der Ausbuchtungsteil 37d ist bei einem Eckteil gebildet, der das erste Gebiet 37a und das dritte Gebiet 37c verbindet. Der Ausbuchtungsteil 37d hängt in einer konvexen gekrümmten Form zu dem Inneren des Gate-Grabens 32 hin über.
  • Der Ausbuchtungsteil 37d verschmälert die Öffnung des Gate-Grabens 32 bei dem Öffnungsrandteil 35. Der Ausbuchtungsteil 37d erhöht die dielektrische Stehspannung der Gate-Isolationsschicht 37 an dem Öffnungsrandteil 35. Die Gate-Isolationsschicht 37, die den Ausbuchtungsteil 37d nicht aufweist, kann gebildet werden. Die Gate-Isolationsschicht 37, die eine gleichmäßige Dicke aufweist, kann ebenfalls gebildet werden.
  • Die Gate-Isolationsschicht 37 weist eine Siliciumoxid(SiO2)-Schicht, eine Siliciumnitrid(SiN)-Schicht, eine Aluminiumoxid(Al2O3)-Schicht, eine Zirconiumoxid(ZrO2)-Schicht und/oder eine Tantaloxid(Ta2O3)-Schicht auf. Die Gate-Isolationsschicht 37 kann eine geschichtete Struktur einschließlich einer SiN-Schicht und einer SiO2-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 laminiert sind, aufweisen.
  • Die Gate-Isolationsschicht 37 kann eine geschichtete Struktur einschließlich einer SiO2-Schicht und einer SiN-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 laminiert sind, aufweisen. Die Gate-Isolationsschicht 37 kann eine Einzelschichtstruktur aufweisen, die aus einer SiO2-Schicht oder einer SiN-Schicht besteht. Bei dieser Ausführungsform weist die Gate-Isolationsschicht 37 eine Einzelschichtstruktur auf, die aus einer SiO2-Schicht besteht.
  • Die Gate-Elektrodenschicht 38 ist in dem vertieften Raum eingebettet, der durch die Gate-Isolationsschicht 37 in dem Gate-Graben 32 abgegrenzt wird. Die Gate-Elektrodenschicht 38 ist dazu eingerichtet, unter einer Gate-Spannung gesteuert zu werden.
  • Die Gate-Elektrodenschicht 38 kann leitfähiges Polysilicium aufweisen. Die Gate-Elektrodenschicht 38 kann n-Typ-Polysilicium oder p-Typ-Polysilicium als ein Beispiel für das leitfähige Polysilicium aufweisen. Alternativ oder zusätzlich zu dem leitfähigen Polysilicium kann die Gate-Elektrodenschicht 38 Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung aufweisen.
  • Unter Bezugnahme auf 5 bis 7 weist die SiC-Halbleitervorrichtung 1 mehrere Zellengebiete 39 auf, die in Gebieten abgegrenzt sind, die durch den Gate-Graben 32 umgeben sind. Die mehreren Zellengebiete 39 sind in einer Draufsicht in einer Matrixform in Intervallen in der ersten Richtung X und der zweiten Richtung Y angeordnet. Die mehreren Zellengebiete 39 können in einer Draufsicht in einer viereckigen Form gebildet sein.
  • Falls der Gate-Graben 32 in einer Draufsicht in der Wabenform gebildet ist, können die mehreren Zellengebiete 39 in einer Draufsicht jeweils in einer hexagonalen Form gebildet sein. In diesem Fall können die mehreren Zellengebiete 39 in einer gestaffelten Gestaltung in Intervallen in der ersten Richtung X und der zweiten Richtung Y angeordnet sein.
  • In jedem Zellengebiet 39 ist das Körpergebiet 31 von den Seitenwänden des Gate-Grabens 32 freigelegt. In jedem Zellengebiet 39 ist das Körpergebiet 31 von den Seitenwänden des Gate-Grabens 32 freigelegt, der durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet ist.
  • Die SiC-Halbleitervorrichtung 1 weist ein n+-Typ-Source-Gebiet 41 auf, das in einem Oberflächenschichtteil des Körpergebiets 31 in jedem Zellengebiet 39 gebildet ist. Das Source-Gebiet 41 ist in einem Gebiet entlang den Seitenwänden des Gate-Grabens 32 in dem Oberflächenschichtteil des Körpergebiets 31 gebildet. Das Source-Gebiet 41 ist in einer Bandform gebildet, die sich in einer Draufsicht entlang den Seitenwänden des Gate-Grabens 32 erstreckt. Insbesondere ist das Source-Gebiet 41 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die ein Innengebiet jedes Zellengebiets 39 in einer Draufsicht umgibt.
  • Das Source-Gebiet 41 ist von den Seitenwänden des Gate-Grabens 32 freigelegt. Das Source-Gebiet 41 ist von den Seitenwänden des Gate-Grabens 32 freigelegt, der durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet ist. Das Source-Gebiet 41 kann einen Spitzenwert einer n-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1018 cm-3 und nicht mehr als 1,0 × 1021 cm-3 aufweisen. Eine untere Grenze des Spitzenwertes der n-Typ-Fremdstoffkonzentration des Source-Gebiets 41 beträgt bevorzugt nicht weniger als 1,0 × 1020 cm-3. Die n-Typ-Fremdstoffe des Source-Gebiets 41 können Phosphor (P) sein.
  • Das Source-Gebiet 41, das Körpergebiet 31 und das Driftgebiet 25 sind dementsprechend in dieser Reihenfolge von der ersten Hauptoberfläche 3 zu der zweiten Hauptoberfläche 4 hin in einem Gebiet entlang der Seitenwand des Gate-Grabens 32 in einem Oberflächenschichtteil der ersten Hauptoberfläche 3 gebildet. Ein Kanal des MISFET ist in einem Gebiet entlang den Seitenwänden des Gate-Grabens 32 in dem Körpergebiet 31 gebildet. Der Kanal ist entlang der Seitenwand des Gate-Grabens 32 gebildet, der durch die m-Ebene und die a-Ebene des SiC-Einkristalls in dem Körpergebiet 31 gebildet ist. Es ist so eingerichtet, dass das EIN/AUS des Kanals durch die Gate-Elektrodenschicht 38 gesteuert ist.
  • Die SiC-Halbleitervorrichtung 1 weist ein p+-Typ-Kontaktgebiet 42 auf, das in dem Oberflächenschichtteil des Körpergebiets 31 in jedem Zellengebiet 39 gebildet ist. Jedes Kontaktgebiet 42 ist in einem Gebiet auf einer gegenüberliegenden Seite des Gate-Grabens 32 mit Bezug auf das Source-Gebiet 41 in jedem Zellengebiet 39 gebildet. Mit anderen Worten ist jedes Kontaktgebiet 42 in einem Gebiet gebildet, das dem Gate-Graben 32 mit dem Source-Gebiet 41 dazwischen in jedem Zellengebiet 39 gegenüberliegt.
  • Jedes Kontaktgebiet 42 ist in einer Draufsicht in einem zentralen Teil jedes Zellengebiets 39 gebildet. Insbesondere ist jedes Kontaktgebiet 42 in einem Innengebiet gebildet, das durch das Source-Gebiet 41 in jedem Zellengebiet 39 umgeben ist. Jedes Kontaktgebiet 42 ist elektrisch mit dem Körpergebiet 31 und dem Source-Gebiet 41 verbunden.
  • Bei dieser Ausführungsform ist ein unterer Teil jedes Kontaktgebiets 42 in einem Gebiet zwischen einem unteren Teil des Körpergebiets 31 und einem unteren Teil des Source-Gebiets 41 gebildet. Der untere Teil jedes Kontaktgebiets 42 kann in einem Gebiet zwischen der ersten Hauptoberfläche 3 und dem unteren Teil des Source-Gebiets 41 gebildet sein. Nachfolgend wird die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 speziell unter Bezugnahme auf 9A beschrieben.
  • 9A ist ein Graph zum Beschreiben eines ersten Beispiels der p-Typ-Fremdstoffkonzentration des in 7 gezeigten Kontaktgebiets 42. In 9A repräsentiert eine vertikale Achse die p-Typ-Fremdstoffkonzentration, während eine horizontale Achse einen Abstand von der ersten Hauptoberfläche 3 repräsentiert.
  • 9A zeigt die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42, wenn p-Typ-Fremdstoffe in die SiC-Epitaxieschicht 22 (das Driftgebiet 25) eingeführt werden, um das Kontaktgebiet 42 zu bilden. Bei diesem Beispiel ist das Kontaktgebiet 42 durch Einführen der p-Typ-Fremdstoffe nur einmal in die SiC-Epitaxieschicht 22 (das Driftgebiet 25) gebildet. Die p-Typ-Fremdstoffe des Kontaktgebiets 42 können Aluminium (AI) sein.
  • Bei dieser Ausführungsform weist die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 einen Spitzenwert P in einem mittleren Teil in der Dickenrichtung der SiC-Halbleiterschicht 2 auf. Der Spitzenwert P beträgt nicht mehr als 1,0 × 1020 cm-3. Der Spitzenwert P beträgt bevorzugt weniger als 1,0 × 1020 cm-3. Der Spitzenwert P liegt bevorzugt innerhalb eines Bereichs von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1020 cm-3. Der Spitzenwert P liegt ferner bevorzugt innerhalb eines Bereichs von mehr als 1,0 × 1017 cm-3 und weniger als 1,0 × 1020 cm-3. Der Spitzenwert P weist bevorzugt eine untere Grenze von nicht weniger als 1,0 × 1018 cm-3 auf. Der Spitzenwert P weist ferner bevorzugt eine untere Grenze von nicht weniger als 1,0 × 1019 cm-3 auf.
  • Der Spitzenwert P beträgt möglicherweise nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 5,0 × 1017 cm-3, nicht weniger als 5,0 × 1017 cm-3 und nicht mehr als 1,0 × 1018 cm-3, nicht weniger als 1,0 × 1018 cm-3 und nicht mehr als 5,0 × 1018 cm-3, nicht weniger als 5,0 × 1018 cm-3und nicht mehr als 1,0 × 1019 cm-3, nicht weniger als 1,0 × 1019 cm-3und nicht mehr als 5,0 × 1019 cm-3 oder nicht weniger als 5,0 × 1019 cm-3 und nicht mehr als 1,0 × 1020 cm-3.
  • Bei dieser Ausführungsform liegt der Spitzenwert P innerhalb eines Bereichs von mehr als 1,0 × 1019 cm-3 und weniger als 3,0 × 1019 cm-3. Bei dieser Ausführungsform liegt der Spitzenwert P auch innerhalb eines Bereichs von mehr als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 31 und weniger als der Spitzenwert der n-Typ-Fremdstoffkonzentration des Source-Gebiets 41.
  • Die Anzahl an Einführungen der p-Typ-Fremdstoffe passt lediglich die Anzahl an lokalen Maximalwerten, den Tiefenbereich des Spitzenwertes P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 und/oder dergleichen an. Das Kontaktgebiet 42 kann durch Einführen der p-Typ-Fremdstoffe mehr als einmal in den Oberflächenschichtteil der SiC-Epitaxieschicht 22 (des Driftgebiets 25) gebildet werden. In diesem Fall können die p-Typ-Fremdstoffe in unterschiedliche Gebiete in der Dickenrichtung in dem Oberflächenschichtteil der SiC-Epitaxieschicht 22 (des Driftgebiets 25) eingeführt werden. Das heißt die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 kann mehrere (zwei oder mehr) der Spitzenwerte P in einem mittleren Teil in der Dickenrichtung der SiC-Halbleiterschicht 2 aufweisen.
  • Unter Bezugnahme auf 8 weist die SiC-Halbleitervorrichtung 1 ein p+-Typ-Diodengebiet 45 (Fremdstoffgebiet) auf, das in einem Oberflächenschichtteil der ersten Hauptoberfläche 3 in dem Außengebiet 7 gebildet ist. Das Diodengebiet 45 ist in einem Intervall von dem aktiven Gebiet 6 und den Seitenoberflächen 5A bis 5D gebildet. Das Diodengebiet 45 erstreckt sich in einer Draufsicht in einer Bandform entlang des aktiven Gebiets 6. Insbesondere ist das Diodengebiet 45 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 6 in einer Draufsicht umgibt.
  • Das Diodengebiet 45 bildet einen pn-Übergang mit der SiC-Halbleiterschicht 2. Insbesondere ist das Diodengebiet 45 auf der Sic-Epitaxieschicht 22 positioniert und bildet den pn-Übergang mit der SiC-Epitaxieschicht 22. Eine pn-Übergang-Diode D mit dem Diodengebiet 45 als eine Anode und der SiC-Halbleiterschicht 2 als eine Kathode ist dadurch gebildet.
  • Das Diodengebiet 45 überlappt in einer Draufsicht mit der Source-Leitungsführungsverdrahtung 15. Das Diodengebiet 45 ist elektrisch mit der Source-Leitungsführungsverdrahtung 15 verbunden. Das Diodengebiet 45 bildet einen Teil der Lawinenstromabsorptionsstruktur.
  • Das Diodengebiet 45 weist einen Spitzenwert einer p-Typ-Fremdstoffkonzentration von nicht mehr als 1,0 × 1020 cm-3 auf. Das Diodengebiet 45 weist bevorzugt den Spitzenwert der p-Typ-Fremdstoffkonzentration innerhalb eines Bereichs von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1020 cm-3 auf.
  • Die Dicke (Tiefe) des Diodengebiets 45 ist bevorzugt näherungsweise gleich der Dicke (Tiefe) des Kontaktgebiets 42. Das Diodengebiet 45 weist bevorzugt die p-Typ-Fremdstoffkonzentration auf, die gleich der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 ist. Diese Struktur ermöglicht, dass das Kontaktgebiet 42 und das Diodengebiet 45 unter Verwendung derselben Maske gebildet werden.
  • Das Diodengebiet 45 kann die p-Typ-Fremdstoffkonzentration aufweisen, die die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 überschreitet. Das Diodengebiet 45 kann die p-Typ-Fremdstoffkonzentration aufweisen, die nicht mehr als 1,0 × 1020 cm-3 beträgt und die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 überschreitet.
  • Das Diodengebiet 45 kann die p-Typ-Fremdstoffkonzentration mit dem Spitzenwert aufweisen, der 1,0 × 1020 cm-3 überschreitet. Das Diodengebiet 45 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration innerhalb eines Bereichs von mehr als 1,0 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 aufweisen. In diesem Fall kann, während das Kontaktgebiet 42 und das Diodengebiet 45 nicht gleichzeitig gebildet werden können, eine Gestaltung vorgenommen werden, die sich auf Charakteristiken der pn-Übergang-Diode D konzentriert.
  • In diesem Fall kann das Diodengebiet 45 die Dicke (Tiefe) aufweisen, die von der Dicke (Tiefe) des Kontaktgebiets 42 verschieden ist. Die Dicke (Tiefe) des Diodengebiets 45 ist möglicherweise nicht kleiner als die Dicke (Tiefe) des Kontaktgebiets 42 oder ist möglicherweise kleiner als die Dicke (Tiefe) des Kontaktgebiets 42.
  • Die SiC-Halbleitervorrichtung 1 weist ein p-Typ-Wannengebiet 46 auf, das in dem Oberflächenschichtteil der ersten Hauptoberfläche 3 in dem Außengebiet 7 gebildet ist. Das Wannengebiet 46 ist in einem Intervall von dem aktiven Gebiet 6 und den Seitenoberflächen 5A bis 5D gebildet. Bei dieser Ausführungsform ist das Wannengebiet 46 in einem Gebiet gebildet, das in einer Draufsicht mit dem Diodengebiet 45 überlappt. Das Wannengebiet 46 erstreckt sich in einer Draufsicht in einer Bandform entlang des aktiven Gebiets 6.
  • Insbesondere ist das Wannengebiet 46 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 6 in einer Draufsicht umgibt. Ein unterer Teil des Wannengebiets 46 ist auf der zweiten Hauptoberfläche 4 mit Bezug auf einen unteren Teil des Diodengebiets 45 positioniert. Bei dieser Ausführungsform bedeckt das Wannengebiet 46 das Diodengebiet 45 von der Seite der zweiten Hauptoberfläche 4.
  • Das Wannengebiet 46 ist über das Diodengebiet 45 elektrisch mit der Source-Leitungsführungsverdrahtung 15 verbunden. Das Wannengebiet 46 überlappt in einer Draufsicht mit der Source-Leitungsführungsverdrahtung 15. Das Wannengebiet 46 kann einen Teil der pn-Übergang-Diode D bilden. Das Wannengebiet 46 kann einen Teil der Lawinenstromabsorptionsstruktur bilden.
  • Das Wannengebiet 46 kann eine Breite von nicht weniger als einer Breite des Diodengebiets 45 aufweisen. Das Wannengebiet 46 weist bevorzugt die Breite auf, die die Breite des Diodengebiets 45 überschreitet. Das Wannengebiet 46 kann ferner eine Breite von nicht weniger als der Breite der Source-Leitungsführungsverdrahtung 15 aufweisen. Das Wannengebiet 46 weist bevorzugt die Breite auf, die die Breite der Source-Leitungsführungsverdrahtung 15 überschreitet.
  • Die Breite des Wannengebiets 46 ist eine Breite in einer Richtung orthogonal zu einer Richtung, in der sich das Wannengebiet 46 erstreckt. Die Breite des Diodengebiets 45 ist eine Breite in einer Richtung orthogonal zu einer Richtung, in der sich das Diodengebiet 45 erstreckt. Die Breite der Source-Leitungsführungsverdrahtung 15 ist eine Breite in einer Richtung orthogonal zu einer Richtung, in der sich die Source-Leitungsführungsverdrahtung 15 erstreckt.
  • Die Dicke (Tiefe) des Wannengebiets 46 ist näherungsweise gleich der Dicke (Tiefe) des Körpergebiets 31. Das Wannengebiet 46 weist einen Spitzenwert einer p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1019 cm-3 auf. Eine untere Grenze des Spitzenwertes der p-Typ-Fremdstoffkonzentration des Wannengebiets 46 beträgt bevorzugt nicht weniger als 1,0 × 1018 cm-3. Das Wannengebiet 46 kann die p-Typ-Fremdstoffkonzentration aufweisen, die gleich der p-Typ-Fremdstoffkonzentration des Körpergebiets 31 ist. Diese Struktur ermöglicht, dass das Körpergebiet 31 und das Wannengebiet 46 unter Verwendung derselben Maske gebildet werden.
  • Unter Bezugnahme auf 7 und 8 weist die SiC-Halbleitervorrichtung 1 eine Zwischenschichtisolationsschicht 51 auf, die auf der ersten Hauptoberfläche 3 gebildet ist. Die Zwischenschichtisolationsschicht 51 bedeckt das aktive Gebiet 6 und das Außengebiet 7 selektiv. Die Zwischenschichtisolationsschicht 51 ist in einem Film entlang der ersten Hauptoberfläche 3 gebildet. Der Peripherierandteil der Zwischenschichtisolationsschicht 51 kann auf eine Weise bündig mit den Seitenoberflächen 5A bis 5D gebildet sein.
  • Die Zwischenschichtisolationsschicht 51 kann Siliciumoxid oder Siliciumnitrid aufweisen. Die Zwischenschichtisolationsschicht 51 kann PSG (Phosphorsilicatglas) und/oder BPSG (Borphosphorsilicatglas) als ein Beispiel für das Siliciumoxid aufweisen. Die Zwischenschichtisolationsschicht 51 kann eine geschichtete Struktur einschließlich einer PSG-Schicht und einer BPSG-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 laminiert sind, aufweisen. Die Zwischenschichtisolationsschicht 51 kann eine geschichtete Struktur einschließlich einer BPSG-Schicht und einer PSG-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 laminiert sind, aufweisen.
  • Die Zwischenschichtisolationsschicht 51 weist mehrere Source-Kontaktlöcher 52 auf. Die mehreren Source-Kontaktlöcher 52 legen die mehreren Zellengebiete 39 in einer Eins-zu-Eins-Entsprechungsbeziehung frei. Jedes Source-Kontaktloch 52 legt das Source-Gebiet 41 und das Kontaktgebiet 42 in jedem Zellengebiet 39 selektiv frei. Der Öffnungsrandteil jedes Source-Kontaktlochs 52 ist in einer konvexen gekrümmten Form zu dem Inneren des Source-Kontaktlochs 52 hin gebildet.
  • Die Zwischenschichtisolationsschicht 51 weist ein Diodenkontaktloch 53 auf. Das Diodenkontaktloch 53 legt das Diodengebiet 45 in dem Außengebiet 7 frei. Das Diodenkontaktloch 53 kann in einer Draufsicht in einer Bandform (insbesondere einer Endlosform) gebildet sein, die sich entlang des Diodengebiets 45 erstreckt. Das Diodenkontaktloch 53 kann das Wannengebiet 46 freilegen. Der Öffnungsrandteil des Diodenkontaktlochs 53 ist in einer konvexen gekrümmten Form zu dem Inneren des Diodenkontaktlochs 53 hin gebildet.
  • Die Zwischenschichtisolationsschicht 51 weist ferner ein Gate-Kontaktloch auf, obwohl dieses nicht gezeigt ist. Das Gate-Kontaktloch legt die Gate-Elektrodenschicht 38 frei. Das Gate-Kontaktloch kann in einer Draufsicht in einer Bandform gebildet sein, die sich entlang des Gate-Fingers 10 erstreckt. Der Öffnungsrandteil des Gate-Kontaktlochs ist in einer konvexen gekrümmten Form zu dem Inneren des Gate-Kontaktlochs hin gebildet.
  • Die Gate-Hauptoberflächenelektrodenschicht 8 und die Source-Hauptoberflächenelektrodenschicht 13, die zuvor erwähnt wurden, sind auf dem Zwischenschichtisolationsfilm 51 gebildet. Die Gate-Hauptoberflächenelektrodenschicht 8 und die Source-Hauptoberflächenelektrodenschicht 13 weisen jeweils eine geschichtete Struktur einschließlich einer Barriereelektrodenschicht 54 und einer Hauptelektrodenschicht 55, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 laminiert sind, auf.
  • Die Barriereelektrodenschicht 54 kann eine Einzelschichtstruktur einschließlich einer Titanschicht oder einer Titannitridschicht aufweisen. Die Barriereelektrodenschicht 54 kann eine geschichtete Struktur einschließlich einer Titanschicht und einer Titannitridschicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 laminiert sind, aufweisen.
  • Die Hauptelektrodenschicht 55 weist eine Dicke auf, die die Dicke der Barriereelektrodenschicht 54 überschreitet. Die Hauptelektrodenschicht 55 weist ein leitfähiges Material mit einem Widerstandswert auf, der kleiner als ein Widerstandswert der Barriereelektrodenschicht 54 ist. Die Hauptelektrodenschicht 55 kann Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung aufweisen. Die Hauptelektrodenschicht 55 kann eine AISi-Legierung, eine AISiCu-Legierung und/oder eine AICu-Legierung aufweisen. Bei dieser Ausführungsform weist die Hauptelektrodenschicht 55 eine AlSiCu-Schicht auf.
  • Die Gate-Hauptoberflächenelektrodenschicht 8 (der Gate-Finger 10) tritt von auf der Zwischenschichtisolationsschicht 51 in das (nicht gezeigte) Gate-Kontaktloch ein. Die Gate-Hauptoberflächenelektrodenschicht 8 ist elektrisch mit der Gate-Elektrodenschicht 38 innerhalb des Gate-Kontaktlochs verbunden.
  • Die Source-Hauptoberflächenelektrodenschicht 13 (das Source-Pad 14) tritt von auf der Zwischenschichtisolationsschicht 51 in das Source-Kontaktloch 52 ein. Die Source-Hauptoberflächenelektrodenschicht 13 ist elektrisch mit dem Source-Gebiet 41 und dem Kontakt-Gebiet 42 innerhalb des Source-Kontaktlochs 52 verbunden. Insbesondere bildet die Source-Hauptoberflächenelektrodenschicht 13 einen ohmschen Kontakt mit dem Source-Gebiet 41. Bei dieser Ausführungsform bildet die Source-Hauptoberflächenelektrodenschicht 13 auch einen Schottky-Übergang mit dem Kontaktgebiet 42.
  • Die Source-Hauptoberflächenelektrodenschicht 13 (die Source-Leitungsführungsverdrahtung 15) tritt von auf der Zwischenschichtisolationsschicht 51 in das Diodenkontaktloch 53 ein. Die Source-Hauptoberflächenelektrodenschicht 13 ist elektrisch mit dem Diodengebiet 45 innerhalb des Diodenkontaktlochs 53 verbunden.
  • Die Source-Hauptoberflächenelektrodenschicht 13 kann einen Schottky-Übergang mit dem Diodengebiet 45 bilden. Das heißt, das Diodengebiet 45 kann die p-Typ-Fremdstoffkonzentration aufweisen, bei der der Schottky-Übergang mit der Source-Hauptoberflächenelektrodenschicht 13 gebildet wird. In diesem Fall kann das Diodengebiet 45 die p-Typ-Fremdstoffkonzentration mit dem Spitzenwert von nicht mehr als 1,0 × 1020 cm-3 aufweisen.
  • Die Source-Hauptoberflächenelektrodenschicht 13 kann einen ohmschen Kontakt mit dem Diodengebiet 45 bilden. Das heißt, das Diodengebiet 45 kann die p-Typ-Fremdstoffkonzentration aufweisen, bei der ein ohmscher Kontakt mit der Source-Hauptoberflächenelektrodenschicht 13 gebildet wird. In diesem Fall kann das Diodengebiet 45 die p-Typ-Fremdstoffkonzentration mit dem Spitzenwert aufweisen, der 1,0 × 1020 cm-3 überschreitet.
  • Unter Bezugnahme auf 8 weist die SiC-Halbleitervorrichtung 1 eine Passivierungsschicht 56 auf, die auf der Zwischenschichtisolationsschicht 51 gebildet ist. Die Passivierungsschicht 56 kann eine Einzelschichtstruktur aufweisen, die aus einer Siliciumoxidschicht oder einer Siliciumnitridschicht besteht. Die Passivierungsschicht 56 kann eine geschichtete Struktur aufweisen, die eine Siliciumoxidschicht und eine Siliciumnitridschicht aufweist. Die Siliciumoxidschicht kann auf der Siliciumnitridschicht gebildet sein. Die Siliciumnitridschicht kann auf der Siliciumoxidschicht gebildet sein. Die Passivierungsschicht 56 weist bevorzugt ein Isolationsmaterial auf, das von jenem der Zwischenschichtisolationsschicht 51 verschieden ist. Bei dieser Ausführungsform weist die Passivierungsschicht 56 eine Einzelschichtstruktur auf, die aus einer Siliciumnitridschicht besteht.
  • Die Passivierungsschicht 56 ist in einem Film entlang der Zwischenschichtisolationsschicht 51 gebildet. Die Passivierungsschicht 56 bedeckt das aktive Gebiet 6 und das Außengebiet 7 selektiv über die Zwischenschichtisolationsschicht 51. Die Passivierungsschicht 56 weist eine Gate-Subpadöffnung 57 und eine Source-Subpadöffnung 58 (siehe auch 3) auf. Die Gate-Subpadöffnung 57 legt das Gate-Pad 9 frei. Die Source-Subpadöffnung 58 legt das Source-Pad 14 frei.
  • Ein Peripherierandteil der Passivierungsschicht 56 kann auf eine Weise bündig mit den Seitenoberflächen 5A bis 5D gebildet sein. Der Peripherierandteil der Passivierungsschicht 56 kann in einem Intervall von den Seitenoberflächen 5A bis 5D zu dem Innengebiet gebildet sein. Der Peripherierandteil der Passivierungsschicht 56 kann in einer Draufsicht die erste Hauptoberfläche 3 (die Zwischenschichtisolationsschicht 51) freilegen. Der Peripherierandteil der Passivierungsschicht 56 kann sich bis zu dem Peripherierandteil 17a der Harzschicht 17 fortsetzen.
  • Der Peripherierandteil der Passivierungsschicht 56 kann einen Teil der Sägestraße DS abgrenzen. Die Passivierungsschicht 56 muss nicht physisch geschnitten werden, um die erste Hauptoberfläche 3 von dem Peripherierandteil der Passivierungsschicht 56 freizulegen. Es ist daher möglich, die SiC-Halbleitervorrichtung 1 problemlos aus einem einzigen SiC-Halbleiterwafer herauszuschneiden.
  • Die zuvor erwähnte Harzschicht 17 ist auf der Passivierungsschicht 56 gebildet. Die Harzschicht 17 ist in einem Film entlang der Passivierungsschicht 56 gebildet. Die Harzschicht 17 bedeckt das aktive Gebiet 6 und das Außengebiet 7 mit der Passivierungsschicht 56 und der Zwischenschichtisolationsschicht 51 dazwischen selektiv.
  • Die Gate-Padöffnung 18 befindet sich in Kommunikation mit der Gate-Subpadöffnung 57. Eine Innenwand der Gate-Padöffnung 18 kann außerhalb der Innenwand der Gate-Subpadöffnung 57 positioniert sein. Die Innenwand der Gate-Padöffnung 18 kann innerhalb der Innenwand der Gate-Subpadöffnung 57 positioniert sein. Das heißt, die Harzschicht 17 kann die Innenwand der Gate-Subpadöffnung 57 bedecken.
  • Die Source-Padöffnung 19 befindet sich in Kommunikation mit der Source-Subpadöffnung 58. Eine Innenwand der Source-Padöffnung 19 kann außerhalb der Innenwand der Source-Subpadöffnung 58 positioniert sein. Die Innenwand der Source-Padöffnung 19 kann innerhalb der Innenwand der Source-Subpadöffnung 58 positioniert sein. Das heißt, die Harzschicht 17 kann die Innenwand der Source-Subpadöffnung 58 bedecken.
  • 9B ist ein Graph zum Beschreiben einer p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 gemäß einem Referenzbeispiel. In 9B repräsentiert eine vertikale Achse eine p-Typ-Fremdstoffkonzentration, während eine horizontale Achse einen Abstand von der ersten Hauptoberfläche 3 repräsentiert.
  • 9B zeigt die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 gemäß dem Referenzbeispiel, wenn p-Typ-Fremdstoffe in die SiC-Epitaxieschicht 22 (das Driftgebiet 25) eingeführt werden, um das Kontaktgebiet 42 zu bilden. Das Kontaktgebiet 42 gemäß dem Referenzbeispiel weist einen Spitzenwert P der p-Typ-Fremdstoffkonzentration innerhalb eines Bereichs von mehr als 1,0 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 auf.
  • Das Kontaktgebiet 42 gemäß dem Referenzbeispiel ist durch Einführen der p-Typ-Fremdstoffe mehr als einmal (viermal oder mehr bei diesem Beispiel) in den Oberflächenschichtteil der SiC-Epitaxieschicht 22 (des Driftgebiets 25) gebildet. Die p-Typ-Fremdstoffe werden in unterschiedliche Gebiete in der Dickenrichtung in dem Oberflächenschichtteil der SiC-Epitaxieschicht 22 (des Driftgebiets 25) eingeführt.
  • Die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 gemäß dem Referenzbeispiel weist einen Spitzenwert P in einem mittleren Teil in der Dickenrichtung der SiC-Halbleiterschicht 2 auf. Die Anzahl an Einführungen der p-Typ-Fremdstoffe steuert zum Beispiel lediglich die Anzahl an lokalen Maximalwerten, den Tiefenbereich des Spitzenwertes P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 gemäß dem Referenzbeispiel und/oder dergleichen. Obwohl bei diesem Beispiel das Kontaktgebiet 42 gemäß dem Referenzbeispiel durch Einführen der p-Typ-Fremdstoffe mehr als einmal gebildet wird, kann die Anzahl an Einführungen der p-Typ-Fremdstoffe einmal sein.
  • 10 ist ein Graph zum Beschreiben von Alterungskennlinien einer Gate-Schwellenspannung Vth. In 10 repräsentiert eine vertikale Achse eine Gate-Schwellenspannung Vth [V], während die horizontale Achse die Zeit [h] repräsentiert. 10 ist ein Graph, der durch Simulieren und Untersuchen der Alterungskennlinien der Gate-Schwellenspannung Vth erhalten wird, wenn die SiC-Halbleitervorrichtung 1 für hunderte bis tausende Stunden betrieben wird.
  • 10 zeigt eine erste Kennlinie S1 (siehe gestrichelte Linie) und eine zweite Kennlinie S2 (siehe durchgezogene Linie). Die erste Kennlinie S1 zeigt die Alterungskennlinie der Gate-Schwellenspannung Vth, wenn das Kontaktgebiet 42 gemäß dem Referenzbeispiel mit dem Spitzenwert P, der 1,0 × 1020 cm-3 überschreitet, eingesetzt wird. Die zweite Kennlinie S2 zeigt die Alterungskennlinie der Gate-Schwellenspannung Vth, wenn das Kontaktgebiet 42 gemäß dieser bevorzugten Ausführungsform mit dem Spitzenwert P von nicht mehr als 1,0 × 1020 cm-3 eingesetzt wird.
  • Unter Bezugnahme auf die erste Kennlinie S1 nimmt die Gate-Schwellenspannung Vth mit der Zeit zu, wenn das Kontaktgebiet 42 gemäß dem Referenzbeispiel eingesetzt wird. Im Gegensatz dazu wird die Zunahme der Gate-Schwellenspannung Vth unter Bezugnahme auf die zweite Kennlinie S2 im Vergleich zu der ersten Kennlinie S1 unterdrückt, wenn das Kontaktgebiet 42 gemäß dieser bevorzugten Ausführungsform eingesetzt wird.
  • Eine Alterungsverschlechterung der Gate-Schwellenspannung Vth wird unterdrückt, wenn der Spitzenwert P reduziert wird. Die untere Grenze des Spitzenwertes P wird hinsichtlich der Signifikanz des Vorhandenseins des Kontaktgebiets 42 bevorzugt auf einen Wert festgelegt, der den Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 31 überschreitet.
  • Die Erfinder dieser Anmeldung haben auch für eine Si-Halbleitervorrichtung, die aus Si (Silicium) gebildet ist, sorgfältig untersucht, ob die Gate-Schwellenspannung Vth mit der Zeit gemäß der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 variiert. Jedoch haben sie bei der Si-Halbleitervorrichtung herausgefunden, dass die Alterungskennlinien der Gate-Schwellenspannung nicht aufgrund einer Zunahme/Abnahme der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 variieren, selbst wenn die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 geändert wird.
  • Das heißt, es wurde herausgefunden, dass ein Phänomen einer Variation der Alterungskennlinien der Gate-Schwellenspannung Vth aufgrund einer Zunahme/Abnahme der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 spezifisch für eine SiC-Halbleitervorrichtung ist. Es wurde mit dem Hintergrund einer Zunahme der Gate-Schwellenspannung Vth mit der Zeit auch herausgefunden, dass es ein spezifisches Problem der SiC-Halbleitervorrichtung einschließlich des Kontaktgebiets 42 ist.
  • Wie oben beschrieben, kann gemäß der SiC-Halbleitervorrichtung 1 die Alterungsverschlechterung der Gate-Schwellenspannung Vth unterdrückt werden.
  • 1 ist ein Graph zum Beschreiben eines zweiten Beispiels der p-Typ-Fremdstoffkonzentration des in 7 gezeigten Kontaktgebiets 42. In 11 repräsentiert eine vertikale Achse die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42, während eine horizontale Achse einen Abstand von der ersten Hauptoberfläche 3 repräsentiert.
  • 9A oben zeigt die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42, wenn die p-Typ-Fremdstoffe in die SiC-Epitaxieschicht 22 (das Driftgebiet 25) eingeführt werden, um das Kontaktgebiet 42 zu bilden.
  • Im Gegensatz dazu zeigt 11 die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42, in dem n-Typ-Fremdstoffe und p-Typ-Fremdstoffe enthalten sind und Teile der p-Typ-Fremdstoffe durch die n-Typ-Fremdstoffe aufgehoben/kompensiert sind. Nachfolgend wird das Kontaktgebiet 42 gemäß dem zweiten Beispiel als „Aufhebung/Kompensation-Typ-Kontaktgebiet 42“ bezeichnet. „Aufhebung/Kompensation“ wird auch als „Aufhebung“, „Kompensation“, „Ladungsträgeraufhebung“ oder „Ladungsträgerkompensation“ bezeichnet.
  • Zur einfachen Erklärung werden die n-Typ-Fremdstoffe und die p-Typ-Fremdstoffe vor der Aufhebung/Kompensation nachfolgend als „Donatoren“ bzw. „Akzeptoren“ bezeichnet. Die n-Typ-Fremdstoffe des gleichen Typs wie die n-Typ-Fremdstoffe, die die SiC-Epitaxieschicht 22 bilden, können als die Donatoren angewandt werden. Die n-Typ-Fremdstoffe eines von den n-Typ-Fremdstoffen, die die SiC-Epitaxieschicht 22 bilden, verschiedenen Typs können als die Donatoren angewandt werden.
  • Die Donatoren werden weiter in die SiC-Epitaxieschicht 22 (das Driftgebiet 25) eingeführt und sind unabhängig von den n-Typ-Fremdstoffen vorhanden, die den Leitfähigkeitstyp der SiC-Epitaxieschicht 22 definieren. Das Gebiet, in dem die Donatoren in der SiC-Epitaxieschicht 22 eingeführt werden, weist eine n-Typ-Fremdstoffkonzentration auf, die die n-Typ-Fremdstoffkonzentration der SiC-Epitaxieschicht 22 (des Driftgebiets 25) überschreitet.
  • 11 zeigt eine erste Linie L1 (siehe die gestrichelte Linie), eine zweite Linie L2 (siehe die dünne durchgezogene Linie) und eine dritte Linie L3 (siehe die dicke durchgezogene Linie). Die erste Linie L1 gibt eine Donatorkonzentration an. Die zweite Linie L2 gibt eine Akzeptorkonzentration an. Die dritte Linie L3 gibt eine p-Typ-Fremdstoffkonzentration des Aufhebung/Kompensation-Typ-Kontaktgebiets 42 an. Das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 ist durch Einführen von Donatoren über die gesamten Zellengebiete 39, um das Source-Gebiet 41 zu bilden, und dann Einführen von Akzeptoren in das Source-Gebiet 41 gebildet.
  • Unter Bezugnahme auf die erste Linie L1 weist die Donatorkonzentration bei diesem Beispiel einen Spitzenwert innerhalb eines Bereichs von nicht weniger als 1,0 × 1020 cm-3 und nicht mehr als 5,0 × 1020 cm-3 auf. Die Donatorkonzentration ist gleich der n-Typ-Fremdstoffkonzentration des Source-Gebiets 41. Das Source-Gebiet 41 kann einen Spitzenwert der n-Typ-Fremdstoffkonzentration innerhalb eines Bereichs von nicht weniger als 1,0 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 aufweisen.
  • Unter Bezugnahme auf die zweite Linie L2 überschreitet die Akzeptorkonzentration die Donatorkonzentration. Bei diesem Beispiel weist die Akzeptorkonzentration einen Spitzenwert innerhalb eines Bereichs von nicht weniger als 5,0 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 auf. Die Akzeptorkonzentration kann gleich der p-Typ-Fremdstoffkonzentration des Diodengebiets 45 sein. Das Diodengebiet 45 kann einen Spitzenwert der p-Typ-Fremdstoffkonzentration innerhalb eines Bereichs von mehr als 1,0 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 unter einer Bedingung aufweisen, dass er größer als der Spitzenwert der n-Typ-Fremdstoffkonzentration des Source-Gebiets 41 ist.
  • Unter Bezugnahme auf die dritte Linie L3 ist das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 bei diesem Beispiel durch Einführen der p-Typ-Fremdstoffe mehr als einmal (viermal bei diesem Beispiel) in einen Oberflächenschichtteil der SiC-Epitaxieschicht 22 (des Driftgebiets 25) gebildet. Die p-Typ-Fremdstoffe werden in unterschiedliche Gebiete in der Dickenrichtung in dem Oberflächenschichtteil der SiC-Epitaxieschicht 22 (des Driftgebiets 25) eingeführt. Die p-Typ-Fremdstoffkonzentration des Aufhebung/Kompensation-Typ-Kontaktgebiets 42 weist mehrere lokale Maximalwerte in einem mittleren Teil in der Dickenrichtung der SiC-Epitaxieschicht 22 auf.
  • Die Anzahl an Einführungen der p-Typ-Fremdstoffe steuert zum Beispiel lediglich die Anzahl an lokalen Maximalwerten, den Tiefenbereich des Spitzenwertes P der p-Typ-Fremdstoffkonzentration des Aufhebung/Kompensation-Typ-Kontaktgebiets 42 und/oder dergleichen. Die p-Typ-Fremdstoffe werden bei diesem Beispiel mehr als einmal eingeführt, aber die p-Typ-Fremdstoffe können nur einmal eingeführt werden, um das Aufhebung/Kompensation-Typ-Kontaktgebiet 42, wie in 9A gezeigt, zu bilden.
  • Bei diesem Beispiel weist die p-Typ-Fremdstoffkonzentration des Aufhebung/Kompensation-Typ-Kontaktgebiets 42 einen Spitzenwert P innerhalb eines Bereichs auf, der die Donatorkonzentration überschreitet und kleiner als die Akzeptorkonzentration ist. Die p-Typ-Fremdstoffkonzentration des Aufhebung/Kompensation-Typ-Kontaktgebiets 42 kann den Spitzenwert P innerhalb eines Bereichs aufweisen, der die n-Typ-Fremdstoffkonzentration des Source-Gebiets 41 überschreitet und kleiner als die p-Typ-Fremdstoffkonzentration des Diodengebiets 45 ist.
  • Bei diesem Beispiel liegt der Spitzenwert P innerhalb eines Bereichs von nicht weniger als 1,0 × 1020 cm-3 und nicht mehr als 5,0 × 1020 cm-3. Der Spitzenwert P kann innerhalb eines Bereichs von nicht weniger als 1,0 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 unter einer Bedingung liegen, dass er größer als der Spitzenwert der n-Typ-Fremdstoffkonzentration des Source-Gebiets 41 und kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 45 ist.
  • Der Spitzenwert P kann innerhalb eines Bereichs von nicht weniger als 1,0 × 1020 cm-3 und nicht mehr als 2,5 × 1020 cm-3, nicht weniger als 2,5 × 1020 cm-3 und nicht mehr als 5,0 × 1020 cm-3, nicht weniger als 5,0 × 1020 cm-3 und nicht mehr als 7,5 × 1020 cm-3 oder nicht weniger als 7,5 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 liegen.
  • Unter Bezugnahme auf die erste bis dritte Linie L1 bis L3 ist der untere Teil des Aufhebung/Kompensation-Typ-Kontaktgebiets 42 auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf den unteren Teil des Source-Gebiets 41 positioniert. Insbesondere ist der untere Teil des Aufhebung/Kompensation-Typ-Kontaktgebiets 42 bei diesem Beispiel in einem Gebiet zwischen dem unteren Teil des Körpergebiets 31 und dem unteren Teil des Source-Gebiets 41 gebildet.
  • Das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 weist ein Oberflächenschichtgebiet und ein Unterteilgebiet auf. Das Oberflächenschichtgebiet ist in einem Gebiet auf der Seite der ersten Hauptoberfläche 3 mit Bezug auf den unteren Teil des Source-Gebiets 41 positioniert. Das Unterteilgebiet ist in einem Gebiet auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf den unteren Teil des Source-Gebiets 41 positioniert.
  • In dem Oberflächenschichtgebiet sind Teile der Akzeptoren durch die Donatoren aufgehoben/kompensiert. In dem Oberflächenschichtgebiet ist die p-Typ-Fremdstoffkonzentration dadurch gegenüber der Akzeptorkonzentration abgesenkt. Andererseits wird in dem Unterteilgebiet, weil die Akzeptoren die Donatoren nicht kontaktieren, unterdrückt, dass die Akzeptoren durch die Donatoren aufgehoben/kompensiert werden. Das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 wird dementsprechend mit dem Oberflächenschichtgebiet, in dem Teile der Akzeptoren durch die Donatoren aufgehoben/kompensiert sind, und dem Unterteilgebiet, in dem die Akzeptoren nicht durch die Donatoren aufgehoben/kompensiert sind, gebildet.
  • Die zuvor genannte Source-Hauptoberflächenelektrodenschicht 13 (das Source-Pad 14) kann einen ohmschen Kontakt mit dem Source-Gebiet 41 bilden und kann auch einen ohmschen Kontakt mit dem Aufhebung/Kompensation-Typ-Kontaktgebiet 42 bilden. Die Source-Hauptoberflächenelektrodenschicht 13 (das Source-Pad 14) kann auch einen ohmschen Kontakt mit dem Diodengebiet bilden.
  • Das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 kann die p-Typ-Fremdstoffkonzentration von weniger als 1,0 × 1020 cm-3 unter einer Bedingung aufweisen, dass sie größer als der Spitzenwert der n-Typ-Fremdstoffkonzentration (Donatorkonzentration) des Source-Gebiets 41 und kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration (Akzeptorkonzentration) des Diodengebiets 45 ist. In diesem Fall kann die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 gemäß dem ersten Beispiel auf das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 (siehe auch 9A) angewandt werden.
  • In diesem Fall kann die zuvor genannte Source-Hauptoberflächenelektrodenschicht 13 (das Source-Pad 14) einen ohmschen Kontakt mit dem Source-Gebiet 41 bilden und kann einen Schottky-Übergang mit dem Aufhebung/Kompensation-Typ-Kontaktgebiet 42 bilden. Die Source-Hauptoberflächenelektrodenschicht 13 (das Source-Pad 14) kann auch einen ohmschen Kontakt oder einen Schottky-Übergang mit dem Diodengebiet bilden.
  • 12 ist ein Graph zum Beschreiben von Alterungskennlinien einer Gate-Schwellenspannung Vth, wenn das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 gemäß dem zweiten Beispiel eingesetzt wird. In 12 repräsentiert eine vertikale Achse eine Gate-Schwellenspannung Vth [V], während eine horizontale Achse die Zeit [h] repräsentiert.
  • 12 ist ein Graph, der durch Simulieren und Untersuchen der Alterungskennlinien der Gate-Schwellenspannung Vth erhalten wurde, wenn die SiC-Halbleitervorrichtung 1 für hunderte bis tausende Stunden betrieben wird. 12 zeigt eine dritte Kennlinie S3 (siehe die durchgezogene Linie) sowie die zuvor genannte erste Kennlinie S1 (siehe die gestrichelte Linie). Die dritte Kennlinie S3 zeigt die Alterungskennlinie der Gate-Schwellenspannung Vth, wenn das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 eingesetzt wird.
  • Unter Bezugnahme auf die dritte Kennlinie S3 wird bestätigt, dass, wenn das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 eingesetzt wird, die Zunahme der Gate-Schwellenspannung Vth mit der Zeit im Vergleich zu der ersten Kennlinie S1 unterdrückt wird. Die Alterungsverschlechterung der Gate-Schwellenspannung Vth wird unterdrückt, wenn der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 reduziert wird. Die untere Grenze des Spitzenwertes P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 wird hinsichtlich der Signifikanz des Vorhandenseins des Kontaktgebiets 42 bevorzugt auf einen Wert festgelegt, der den Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 31 überschreitet.
  • Obwohl das in 11 gezeigte Aufhebung/Kompensation-Typ-Kontaktgebiet 42 eine höhere p-Typ-Fremdstoffkonzentration (nicht weniger als 1,0 × 1020 cm-3) relativ zu dem in 9A gezeigten Nicht-Aufhebung/Kompensation-Typ-Kontaktgebiet 42 aufweist, wird die Alterungsverschlechterung der Gate-Schwellenspannung Vth unterdrückt.
  • In dem Aufhebung/Kompensation-Typ-Kontaktgebiet 42 werden aufgrund einer Aufhebung/Kompensation zwischen den Donatoren (n-Typ-Fremdstoffen) und den Akzeptoren (p-Typ-Fremdstoffen) Kristalldefekte gebildet. Es kann bedacht werden, dass die Kristalldefekte in dem Aufhebung/Kompensation-Typ-Kontaktgebiet 42 zusätzlich zu der Aufhebung/Kompensation auch zu der Unterdrückung der Alterungsverschlechterung der Gate-Schwellenspannung Vth beitragen.
  • Die SiC-Halbleitervorrichtung 1, die das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 einsetzt, kann dementsprechend auch die Alterungsverschlechterung der Gate-Schwellenspannung Vth unterdrücken. Außerdem kann, wenn das Aufhebung/Kompensation-Typ-Kontaktgebiet 42 eingesetzt wird, zur gleichen Zeit des Bildens des Kontaktgebiets 42 und des Diodengebiets 45 ein Gestaltungsschwerpunkt auf die Charakteristiken der pn-Übergang-Diode D gelegt werden. Dies ermöglicht, dass die Diodencharakteristiken in dem Außengebiet 7 verbessert werden, während die Alterungsverschlechterung der Gate-Schwellenspannung Vth unterdrückt wird.
  • 13 ist eine Draufsicht eines 5 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 61 gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 1 beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Unter Bezugnahme auf 13 weist die SiC-Halbleitervorrichtung 61 Gate-Gräben 32 auf, die in einer Draufsicht auf eine Streifenweise gebildet sind. Das heißt, die Gate-Gräben 32 weisen einen beliebigen der mehreren ersten Gate-Gräben 33 oder der mehreren zweiten Gate-Gräben 34 auf. Bei dieser Ausführungsform weisen die Gate-Gräben 32 nicht die zweiten Gate-Gräben 34 auf, sondern nur die mehreren ersten Gate-Gräben 33.
  • Bei dieser Ausführungsform erstreckt sich das Körpergebiet 31 in einer Bandform entlang der Gate-Gräben 32 in einem Gebiet zwischen zwei angrenzenden der Gate-Gräben 32. Das Source-Gebiet 41 ist in dem Oberflächenschichtteil des Körpergebiets 31 in dem Gebiet zwischen zwei angrenzenden der Gate-Gräben 32 gebildet. Das Source-Gebiet 41 erstreckt sich in einer Bandform entlang der Seitenwände des entsprechenden Gate-Grabens 32. Der Kanal des MISFET ist in einem Gebiet entlang der Seitenwände des Gate-Grabens 32 gebildet, die durch die a-Ebenen des SiC-Einkristalls in dem Körpergebiet 31 gebildet sind.
  • Das Kontaktgebiet 42 ist in dem Oberflächenschichtteil des Körpergebiets 31 in dem Gebiet zwischen zwei angrenzenden der Gate-Gräben 32 gebildet. Das in 9A gezeigte Kontaktgebiet 42 oder das in 11 gezeigte Aufhebung/Kompensation-Typ-Kontaktgebiet 42 können gebildet werden. Das Kontaktgebiet 42 ist in einer Draufsicht in einem zentralen Teil des Körpergebiets 31 in Intervallen von den Gate-Gräben 32 gebildet. Bei dieser Ausführungsform ist das Kontaktgebiet 42 in einer Bandform gebildet, die sich entlang der Gate-Gräben 32 erstreckt.
  • Mehrere der Kontaktgebiete 42 können in dem Gebiet zwischen zwei angrenzenden der Gate-Gräben 32 gebildet sein. In diesem Fall können die mehreren Kontaktgebiete 42 in Intervallen entlang der Gate-Gräben 32 gebildet sein. Das Source-Gebiet 41 kann in einem Gebiet zwischen den angrenzenden Kontaktgebieten 42 in dem Oberflächenschichtteil des Körpergebiets 31 liegen.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 61 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 1 beschriebenen aufzeigen.
  • 14 ist eine Draufsicht eines 5 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 62 gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. 15 ist eine Querschnittsansicht entlang einer Linie XV-XV in 14. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 1 beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Unter Bezugnahme auf 14 und 15 weist die SiC-Halbleitervorrichtung 62 einen Source-Graben 63 (zweiten Graben) auf, der in jedem Zellengebiet 39 gebildet ist. Jeder Source-Graben 63 ist in einer Draufsicht in einem zentralen Teil jedes Zellengebiets 39 gebildet. Jeder Source-Graben 63 ist in einem Muster gebildet, bei dem in einem Querschnitt entlang der ersten Richtung X jedes Zellengebiets 39 ein einziger Source-Graben 63 erscheint. Jeder Source-Graben 63 ist auch in einem Muster gebildet, bei dem in einem Querschnitt entlang der zweiten Richtung Y jedes Zellengebiets 39 ein einziger Source-Graben 63 erscheint.
  • Insbesondere ist jeder Source-Graben 63 in einer Draufsicht in einer viereckigen Form gebildet. Die planare Form jedes Source-Grabens 63 ist beliebig. Jeder Source-Graben 63 kann in einer Draufsicht in einer polygonalen Form, wie etwa einer dreieckigen Form, einer fünfeckigen Form und einer hexagonalen Form, oder einer kreisförmigen Form oder einer elliptischen Form gebildet werden.
  • Jeder Source-Graben 63 durchdringt das Körpergebiet 31 und erreicht das Driftgebiet 25 (die SiC-Epitaxieschicht 22). Jeder Source-Graben 63 weist Seitenwände und eine untere Wand auf. Die Seitenwände jedes Source-Grabens 63 sind durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet.
  • Die Seitenwände jedes Source-Grabens 63 können sich in der Normalenrichtung Z erstrecken. Die Seitenwände jedes Source-Grabens 63 können näherungsweise senkrecht zu der ersten Hauptoberfläche 3 gebildet sein. Der Winkel zwischen den Seitenwänden jedes Source-Grabens 63 und der ersten Hauptoberfläche 3 innerhalb der SiC-Halbleiterschicht 2 beträgt möglicherweise nicht weniger als 90 Grad und nicht mehr als 95 Grad (z. B. nicht weniger als 91 Grad und nicht mehr als 93 Grad). Das heißt, jeder Source-Graben 63 kann in einer sich verjüngenden Form gebildet sein, wobei eine Unterseitenfläche kleiner als eine Öffnungsfläche ist.
  • Die untere Wand jedes Source-Grabens 63 ist auf der Seite der SiC-Epitaxieschicht 22 mit Bezug auf die Grenze zwischen dem SiC-Halbleitersubstrat 21 und der SiC-Epitaxieschicht 22 gebildet. Die untere Wand jedes Source-Grabens 63 ist bei dem Driftgebiet 25 (der SiC-Epitaxieschicht 22) positioniert. Die untere Wand jedes Source-Grabens 63 ist der c-Ebene des SiC-Einkristalls zugewandt. Die untere Wand jedes Source-Grabens 63 weist den Abweichungswinkel θ auf, der in der [11-20]-Richtung mit Bezug auf die (0001)-Ebene des SiC-Einkristalls geneigt ist. Die untere Wand jedes Source-Grabens 63 kann parallel zu der ersten Hauptoberfläche 3 gebildet sein. Die untere Wand jedes Source-Grabens 63 kann in einer konvexen gekrümmten Form zu der zweiten Hauptoberfläche 4 hin gebildet sein.
  • Ein Öffnungsrandteil 64 jedes Source-Grabens 63 weist einen geneigten Teil 65 auf, der von der ersten Hauptoberfläche 3 abwärts zu dem Inneren jedes Source-Grabens 63 hin geneigt ist. Der Öffnungsrandteil 64 jedes Source-Grabens 63 ist ein Eckteil, der die erste Hauptoberfläche 3 und die Seitenwände jedes Source-Grabens 63 verbindet. Bei dieser Ausführungsform ist der geneigte Teil 65 in einer konvexen gekrümmten Form zu dem Inneren des Source-Grabens 63 hin gebildet. Der geneigte Teil 65 kann in einer konkaven gekrümmten Form zu dem Inneren der SiC-Halbleiterschicht 2 hin gebildet sein. Der geneigte Teil 65 ist dazu eingerichtet, die Konzentration des elektrischen Feldes in dem Öffnungsrandteil 64 abzuschwächen.
  • Jeder Source-Graben 63 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 3,0 µm in der Normalenrichtung Z aufweisen. Jeder Source-Graben 63 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm, nicht weniger als 1,5 µm und nicht mehr als 2,0 µm, nicht weniger als 2,0 µm und nicht mehr als 2,5 µm oder nicht weniger als 2,5 µm und nicht mehr als 3,0 µm aufweisen. Jeder Source-Graben 63 weist bevorzugt eine Tiefe von näherungsweise gleich der Tiefe der Gate-Gräben 32 auf. Gemäß dieser Struktur können die Gate-Gräben 32 und die jeweiligen Source-Gräben 63 gleichzeitig gebildet werden.
  • Jeder Source-Graben 63 kann eine Breite von nicht weniger als 0,1 µm und nicht mehr als 2 µm aufweisen. Jeder Source-Graben 63 kann eine Breite von nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm oder nicht weniger als 1,5 µm und nicht mehr als 2 µm aufweisen. Jeder Source-Graben 63 weist bevorzugt eine Breite gleich der Breite der Gate-Gräben 32 auf.
  • Die SiC-Halbleitervorrichtung 62 weist eine Source-Isolationsschicht 66 auf, die auf der Innenwand jedes Source-Grabens 63 gebildet ist. Die SiC-Halbleitervorrichtung 62 weist auch eine Source-Elektrodenschicht 67 auf, die in jedem Source-Graben 63 mit der Source-Isolationsschicht 66 dazwischen eingebettet ist. In 14 sind die Source-Isolationsschicht 66 und die Source-Elektrodenschicht 67 durch Schraffur angegeben.
  • Die Source-Isolationsschicht 66 ist in einem Film entlang einer Innenwand jedes Source-Grabens 63 gebildet und grenzt einen vertieften Raum innerhalb jedes Source-Grabens 63 ab. Die Source-Isolationsschicht 66 weist ein erstes Gebiet 66a und ein zweites Gebiet 66b auf. Das erste Gebiet 66a ist entlang der Seitenwände jedes Source-Grabens 63 gebildet. Das zweite Gebiet 66b ist entlang der unteren Wand jedes Source-Grabens 63 gebildet.
  • Die Dicke Tsa des ersten Gebiets 66a ist geringer als die Dicke Tsb des zweiten Gebiets 66b. Das Verhältnis der Dicke Tsb des zweiten Gebiets 66b zu der Dicke Tsa des ersten Gebiets 66a (Tsb/Tsa) beträgt möglicherweise nicht weniger als 2 und nicht mehr als 5. Die Dicke Tsa des ersten Gebiets 66a beträgt möglicherweise nicht weniger als 0,01 µm und nicht mehr als 0,2 µm. Die Dicke Tsb des zweiten Gebiets 66b beträgt möglicherweise nicht weniger als 0,05 µm und nicht mehr als 0,5 µm.
  • Die Dicke Tsa des ersten Gebiets 66a kann näherungsweise gleich der Dicke Ta des ersten Gebiets 37a der Gate-Isolationsschicht 37 sein. Die Dicke Tsb des zweiten Gebiets 66b kann näherungsweise gleich der Dicke Tb des zweiten Gebiets 37b der Gate-Isolationsschicht 37 sein. Die Source-Isolationsschicht 66 kann so gebildet sein, dass sie eine gleichmäßige Dicke aufweist.
  • Die Source-Isolationsschicht 66 weist eine Siliciumoxid(SiO2)-Schicht, eine Siliciumnitrid(SiN)-Schicht, eine Aluminiumoxid(Al2O3)-Schicht, eine Zirconiumoxid(ZrO2)-Schicht und/oder eine Tantaloxid(Ta2O3)-Schicht auf. Die Source-Isolationsschicht 66 kann eine geschichtete Struktur einschließlich einer SiN-Schicht und einer SiO2-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 laminiert sind, aufweisen.
  • Die Source-Isolationsschicht 66 kann eine geschichtete Struktur einschließlich einer SiO2-Schicht und einer SiN-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 laminiert sind, aufweisen. Die Source-Isolationsschicht 66 kann eine Einzelschichtstruktur aufweisen, die aus einer SiO2-Schicht oder einer SiN-Schicht besteht. Die Source-Isolationsschicht 66 kann das gleiche Isolationsmaterial wie die Gate-Isolationsschicht 37 aufweisen. Bei dieser Ausführungsform weist die Source-Isolationsschicht 66 eine Einzelschichtstruktur auf, die aus einer SiO2-Schicht besteht.
  • Die Source-Elektrodenschicht 67 ist insbesondere in einem vertieften Raum eingebettet, der durch die Source-Isolationsschicht 66 innerhalb jedes Source-Grabens 63 abgegrenzt wird. Die Source-Elektrodenschicht 67 ist dazu eingerichtet, unter der Source-Spannung gesteuert zu werden. Die Source-Elektrodenschicht 67 kann leitfähiges Polysilicium, Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung aufweisen.
  • Die Source-Elektrodenschicht 67 weist bevorzugt leitfähiges Polysilicium mit Eigenschaften ähnlich SiC hinsichtlich Materialeigenschaften auf. Dies ermöglicht, dass eine innerhalb der SiC-Halbleiterschicht 2 erzeugte mechanische Spannung reduziert wird. Die Source-Elektrodenschicht 67 kann n-Typ-Polysilicium oder p-Typ-Polysilicium als ein Beispiel für das leitfähige Polysilicium aufweisen. Die Source-Elektrodenschicht 67 kann das gleiche leitende Material wie die Gate-Elektrodenschicht 38 aufweisen.
  • In jedem Zellengebiet 39 ist das Kontaktgebiet 42 in einem Gebiet entlang der Innenwand jedes Source-Grabens 63 in dem Oberflächenschichtteil der SiC-Halbleiterschicht 2 gebildet. Das in 9A gezeigte Kontaktgebiet 42 oder das in 11 gezeigte Aufhebung/Kompensation-Typ-Kontaktgebiet 42 können gebildet werden.
  • Jedes Kontaktgebiet 42 bedeckt die Seitenwände jedes Source-Grabens 63. Insbesondere bedeckt jedes Kontaktgebiet 42 die Seitenwände und die untere Wand jedes Source-Grabens 63. Jedes Kontaktgebiet 42 weist einen unteren Teil auf, der auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf die untere Wand jedes Gate-Grabens 32 positioniert ist. Der untere Teil jedes Kontaktgebiets 42 kann parallel zu der unteren Wand jedes Source-Grabens 63 gebildet sein.
  • Jedes Kontaktgebiet 42 weist insbesondere integral ein Oberflächenschichtgebiet 68 und ein Innenwandgebiet 69 (Unterteilgebiet) auf. Das Oberflächenschichtgebiet 68 ist in einem Gebiet entlang der Seitenwände jedes Source-Grabens 63 in dem Oberflächenschichtteil des Körpergebiets 31 gebildet. Das Oberflächenschichtgebiet 68 ist elektrisch mit dem Körpergebiet 31 und dem Source-Gebiet 41 verbunden.
  • Das Oberflächenschichtgebiet 68 erstreckt sich in einer Draufsicht in einer Bandform entlang der Seitenwände jedes Source-Grabens 63. Insbesondere ist das Oberflächenschichtgebiet 68 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die die Seitenwände jedes Source-Grabens 63 in einer Draufsicht umgibt.
  • Bei dieser Ausführungsform weist das Oberflächenschichtgebiet 68 einen unteren Teil auf, der sich parallel zu der ersten Hauptoberfläche 3 erstreckt. Das Oberflächenschichtgebiet 68 ist in einem Gebiet auf der Seite der ersten Hauptoberfläche 3 mit Bezug auf den unteren Teil des Source-Gebiets 41 positioniert. Bei dieser Ausführungsform ist der untere Teil des Oberflächenschichtgebiets 68 in einem Gebiet zwischen der ersten Hauptoberfläche 3 und dem unteren Teil des Source-Gebiets 41 positioniert. Der untere Teil des Oberflächenschichtgebiets 68 kann in einem Gebiet zwischen dem unteren Teil des Körpergebiets 31 und dem unteren Teil des Source-Gebiets 41 positioniert sein.
  • Das Oberflächenschichtgebiet 68 wird von den Seitenwänden jedes Source-Grabens 63 zu dem Gate-Graben 32 hin herausgeführt. Das Oberflächenschichtgebiet 68 kann zu einem mittleren Gebiet zwischen jedem Source-Graben 63 und jedem Gate-Graben 32 herausgeführt werden. Der Endteil des Oberflächenschichtgebiets 68 ist in einem Gebiet zwischen dem Source-Graben 63 und dem Gate-Graben 32 positioniert.
  • Das Innenwandgebiet 69 ist in einem Gebiet entlang der Innenwand jedes Source-Grabens 63 in der SiC-Halbleiterschicht 2 gebildet. Das Innenwandgebiet 69 ist in einem Gebiet auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf das Oberflächenschichtgebiet 68 (den unteren Teil des Source-Gebiets 41) positioniert.
  • Das Innenwandgebiet 69 bedeckt die Seitenwände jedes Source-Grabens 63. Das Innenwandgebiet 69 bedeckt einen Eckteil, der die Seitenwände und die untere Wand jedes Source-Grabens 63 verbindet. Das Innenwandgebiet 69 bedeckt die Seitenwände jedes Source-Grabens 63 von dem Eckteil zu der unteren Wand jedes Source-Grabens 63. Der untere Teil jedes Kontaktgebiets 42 ist durch das Innenwandgebiet 69 gebildet.
  • Wenn ein Aufhebung/Kompensation-Typ-Kontaktgebiet 42 (siehe auch 11) eingesetzt wird, werden Teile der p-Typ-Fremdstoffe (Akzeptoren) des Oberflächenschichtgebiets 68 durch die n-Typ-Fremdstoffe (Donatoren) des Source-Gebiets 41 aufgehoben/kompensiert. Dies bewirkt, dass das Oberflächenschichtgebiet 68 jedes Kontaktgebiets 42 vom Aufhebung/Kompensation-Typ ist.
  • Andererseits werden, da sich das Innenwandgebiet 69 jedes Kontaktgebiets 42 nicht in Kontakt mit dem Source-Gebiet 41 befindet, die p-Typ-Fremdstoffe (Akzeptoren) des Innenwandgebiets 69 nicht durch die n-Typ-Fremdstoffe (Donatoren) des Source-Gebiets 41 aufgehoben/kompensiert. Jedes Kontaktgebiet 42 weist daher ein aufgehobenes/kompensiertes Gebiet (das Oberflächenschichtgebiet 68) in einem Gebiet auf der Oberflächenschichtteilseite und ein nicht aufgehobenes/kompensiertes Gebiet (das Innenwandgebiet 69) in einem Gebiet auf der Unterteilseite auf.
  • Die SiC-Halbleitervorrichtung 62 weist ferner ein tiefes p-Typ-Wannengebiet 70 auf, das in einem Gebiet entlang der Innenwand jedes Source-Grabens 63 in der SiC-Halbleiterschicht 2 gebildet ist. Jedes tiefe Wannengebiet 70 wird auch als ein Stehspannungsanpassungsgebiet (Stehspannungsbeibehaltungsgebiet) bezeichnet, das dazu eingerichtet ist, eine Stehspannung der SiC-Halbleiterschicht 2 in dem aktiven Gebiet 6 anzupassen.
  • Jedes tiefe Wannengebiet 70 ist entlang der Innenwand jedes Source-Grabens 63 gebildet, so dass es jedes Kontaktgebiet 42 bedeckt. Jedes tiefe Wannengebiet 70 ist elektrisch mit jedem Kontaktgebiet 42 verbunden.
  • Jedes tiefe Wannengebiet 70 bedeckt die Seitenwände jedes Source-Grabens 63. Jedes tiefe Wannengebiet 70 bedeckt den Eckteil, der die Seitenwände und die untere Wand jedes Source-Grabens 63 verbindet. Jedes tiefe Wannengebiet 70 bedeckt die Seitenwände jedes Source-Grabens 63 von dem Eckteil zu der unteren Wand jedes Source-Grabens 63. Jedes tiefe Wannengebiet 70 setzt sich zu dem Körpergebiet 31 auf den Seitenwänden jedes Source-Grabens 63 fort.
  • Jedes tiefe Wannengebiet 70 weist einen unteren Teil auf, der auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf die untere Wand des Gate-Grabens 32 positioniert ist. Der untere Teil jedes tiefen Wannengebiets 70 kann parallel zu der unteren Wand jedes Source-Grabens 63 gebildet sein. Der Abstand zwischen der unteren Wand des Source-Grabens 63 und dem unteren Teil des tiefen Wannengebiets 70 kann gleich einem Abstand zwischen der ersten Hauptoberfläche 3 und dem unteren Teil des Körpergebiets 31 sein.
  • Jedes tiefe Wannengebiet 70 kann einen Spitzenwert einer p-Typ-Fremdstoffkonzentration aufweisen, der näherungsweise gleich der p-Typ-Fremdstoffkonzentration des Körpergebiets 31 ist. Jedes tiefe Wannengebiet 70 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der den Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 31 überschreitet. Jedes tiefe Wannengebiet 70 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 31 ist.
  • Jedes tiefe Wannengebiet 70 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der nicht größer als der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 ist. Jedes tiefe Wannengebiet 70 weist bevorzugt den Spitzenwert der p-Typ-Fremdstoffkonzentration auf, der kleiner als der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 42 ist.
  • Jedes tiefe Wannengebiet 70 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1019 cm-3 aufweisen. Eine untere Grenze des Spitzenwertes der p-Typ-Fremdstoffkonzentration jedes tiefen Wannengebiets 70 beträgt bevorzugt nicht weniger als 1,0 × 1018 cm-3.
  • Jedes tiefe Wannengebiet 70 bildet einen pn-Übergang mit der SiC-Halbleiterschicht 2 (dem Driftgebiet 25). Eine Verarmungsschicht dehnt sich von dem pn-Übergang zu dem Gate-Graben 32 hin aus. Die Verarmungsschicht dehnt sich zu einem Gebiet auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf die untere Wand des Gate-Grabens 32 hin aus. Die Verarmungsschicht, die sich von jedem tiefen Wannengebiet 70 ausdehnt, kann mit der unteren Wand jedes Gate-Grabens 32 überlappen. Die Verarmungsschicht, die sich von dem unteren Teil jedes tiefen Wannengebiets 70 ausdehnt, kann mit der unteren Wand jedes Gate-Grabens 32 überlappen.
  • Mit einer SiC-Halbleitervorrichtung, die nur eine pn-Übergang-Diode aufweist, tritt ein Problem einer Konzentration eines elektrischen Feldes innerhalb der SiC-Halbleiterschicht 102 aufgrund dessen, dass die Struktur frei von Gräben ist, selten auf. Die jeweiligen tiefen Wannengebiete 70 bewirken, dass sich der MISFET vom Graben-Gate-Typ der Struktur einer pn-Übergang-Diode annähert. Dies ermöglicht, dass der MISFET vom Graben-Gate-Typ das elektrische Feld innerhalb der SiC-Halbleiterschicht 2 abschwächt.
  • Eine Verschmälerung des Rastermaßes zwischen den mehreren jeweils angrenzenden tiefen Wannengebieten 70 ist dementsprechend hinsichtlich des Abschwächens der Konzentration des elektrischen Feldes effektiv. Auch mit Bezug auf die jeweiligen tiefen Wannengebiete 70, die die unteren Teile auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf die untere Wand des Gate-Grabens 32 aufweisen, kann eine Konzentration eines elektrischen Feldes mit Bezug auf den Gate-Graben 32 durch die Verarmungsschicht angemessen abgeschwächt werden.
  • Bevorzugt sind Abstände zwischen den unteren Teilen der mehreren tiefen Wannengebiete 70 und der zweiten Hauptoberfläche 4 im Wesentlichen gleich. Ein Auftreten einer Variation der Abstände zwischen den unteren Teilen der mehreren tiefen Wannengebiete 70 und der zweiten Hauptoberfläche 4 kann dadurch unterdrückt werden. Dementsprechend kann unterdrückt werden, dass die Stehspannung (zum Beispiel eine Durchschlagfestigkeit) der SiC-Halbleiterschicht 2 durch eine Konfiguration der jeweiligen tiefen Wannengebiete 70 begrenzt wird, und daher kann eine Verbesserung der Stehspannung angemessen erzielt werden.
  • Die zuvor genannte Source-Hauptoberflächenelektrodenschicht 13 (das Source-Pad 14) ist elektrisch mit dem Source-Gebiet 41, dem Kontakt-Gebiet 42 und der Source-Elektrodenschicht 67 innerhalb jedes Source-Kontaktlochs 52 verbunden. Die Source-Hauptoberflächenelektrodenschicht 13 (das Source-Pad 14) bildet einen ohmschen Kontakt mit dem Source-Gebiet 41.
  • Wenn das in 9A gezeigte Kontaktgebiet 42 gebildet wird, kann die Source-Hauptoberflächenelektrodenschicht 13 einen Schottky-Übergang mit dem Kontaktgebiet 42 bilden. Wenn das in 11 gezeigte Kontaktgebiet 42 gebildet wird, kann die Source-Hauptoberflächenelektrodenschicht 13 einen ohmschen Kontakt oder einen Schottky-Übergang mit dem Kontaktgebiet 42 bilden.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 62 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 1 beschriebenen aufzeigen.
  • 16 ist eine Draufsicht eines 14 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 71 gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 62 gemäß der dritten bevorzugten Ausführungsform beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Unter Bezugnahme auf 16 weist die SiC-Halbleitervorrichtung 71 Gate-Gräben 32 auf, die in einer Draufsicht auf eine Streifenweise gebildet sind. Das heißt, die Gate-Gräben 32 weisen einen beliebigen der mehreren ersten Gate-Gräben 33 oder der mehreren zweiten Gate-Gräben 34 auf. Bei dieser Ausführungsform weisen die Gate-Gräben 32 nicht die zweiten Gate-Gräben 34 auf, sondern nur die mehreren ersten Gate-Gräben 33.
  • Bei dieser Ausführungsform erstreckt sich das Körpergebiet 31 in einer Bandform entlang der Gate-Gräben 32 in einem Gebiet zwischen zwei angrenzenden der Gate-Gräben 32. Bei dieser Ausführungsform ist jeder Source-Graben 63 in dem Gebiet zwischen zwei angrenzenden der Gate-Gräben 32 gebildet.
  • Bei dieser Ausführungsform ist jeder Source-Graben 63 in einer Bandform gebildet, die sich entlang der Gate-Gräben 32 erstreckt. Die mehreren Source-Gräben 63 sind auf eine Streifenweise gebildet, die sich in einer Draufsicht in der ersten Richtung X erstreckt.
  • Jedes Source-Gebiet 41 ist in einem Gebiet zwischen dem Gate-Grabens 32 und dem Source-Graben 63 in dem Oberflächenschichtteil des Körpergebiets 31 gebildet. Jedes Source-Gebiet 41 ist in einer Bandform gebildet, die sich entlang der Gate-Gräben 32 erstreckt. Die mehreren Source-Gebiete 41 sind auf eine Streifenweise gebildet, die sich in einer Draufsicht in der ersten Richtung X erstreckt.
  • Jedes Source-Gebiet 41 ist von den Seitenwänden des Gate-Grabens 32 und den Seitenwänden des Source-Grabens 63 freigelegt. Der Kanal des MISFET ist in einem Gebiet entlang der Seitenwände des Gate-Grabens 32 gebildet, der durch die a-Ebenen des SiC-Einkristalls in dem Körpergebiet 31 gebildet ist.
  • Bei dieser Ausführungsform ist jedes Kontaktgebiet 42 in einem Gebiet entlang der Seitenwände jedes Source-Grabens 63 in dem Oberflächenschichtteil des Körpergebiets 31 gebildet. Das in 9A gezeigte Kontaktgebiet 42 oder das in 11 gezeigte Aufhebung/Kompensation-Typ-Kontaktgebiet 42 können gebildet werden. Bei dieser Ausführungsform sind mehrere Kontaktgebiete 42 in Intervallen mit Bezug auf jeden Source-Graben 63 gebildet. Jedes Kontaktgebiet 42 weist integral ein Oberflächenschichtgebiet 68 und ein Innenwandgebiet 69 (Unterteilgebiet) auf, obwohl dies nicht speziell gezeigt ist.
  • Bei dieser Ausführungsform ist jedes tiefe Wannengebiet 70 in einem Gebiet entlang der Seitenwände jedes Source-Grabens 63 in dem Oberflächenschichtteil des Körpergebiets 31 gebildet. Bei dieser Ausführungsform sind die mehreren tiefen Wannengebiete 70 in einer Eins-zu-Eins-Entsprechungsbeziehung mit den mehreren Source-Gräben 63 gebildet. Das heißt, jedes der tiefen Wannengebiete 70 ist für jeden Source-Graben 63 gebildet.
  • Jedes tiefe Wannengebiet 70 ist in einer Bandform gebildet, die sich in einer Draufsicht entlang jedes Source-Grabens 63 erstreckt. Jedes tiefe Wannengebiet 70 kann von der ersten Hauptoberfläche 3 in einem Gebiet zwischen angrenzenden Kontaktgebieten 42 freigelegt sein.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 71 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 1 beschriebenen aufzeigen.
  • 17 ist eine Querschnittsansicht eines 15 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 72 gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 62 gemäß der dritten bevorzugten Ausführungsform beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Unter Bezugnahme auf 17 ist die Tiefe jedes Source-Grabens 63 der SiC-Halbleitervorrichtung 72 bei dieser Ausführungsform nicht kleiner als die Tiefe jedes Gate-Grabens 32. Insbesondere ist die Tiefe jedes Source-Grabens 63 größer als die Tiefe jedes Gate-Grabens 32. Die untere Wand jedes Source-Grabens 63 ist auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf die untere Wand des Gate-Grabens 32 positioniert. Die untere Wand jedes Source-Grabens 63 ist auf der Seite der SiC-Epitaxieschicht 22 mit Bezug auf die Grenze zwischen dem SiC-Halbleitersubstrat 21 und der SiC-Epitaxieschicht 22 gebildet.
  • Jeder Source-Graben 63 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 10 µm in der Normalenrichtung Z aufweisen. Das Verhältnis der Tiefe jedes Source-Grabens 63 zu der Tiefe des Gate-Grabens 32 beträgt möglicherweise nicht weniger als 1,5. Das Verhältnis der Tiefe jedes Source-Grabens 63 zu der Tiefe des Gate-Grabens 32 beträgt bevorzugt nicht weniger als 2.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 72 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 1 beschriebenen aufzeigen. Die Struktur des Source-Grabens 63 der SiC-Halbleitervorrichtung 72 kann auf die SiC-Halbleitervorrichtung 71 gemäß der vierten bevorzugten Ausführungsform (siehe 16) angewandt werden.
  • 18 ist eine Draufsicht eines 14 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 75 gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. 19 ist eine Querschnittsansicht entlang einer Linie XIX-XIX in 18. 20 ist eine Querschnittsansicht entlang einer Linie XX-XX in 18. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 71 beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Die SiC-Halbleitervorrichtung 62 gemäß der zuvor genannten dritten bevorzugten Ausführungsform weist die Source-Gräben 63 auf, die jeweils in einem Muster gebildet sind, bei dem die einzelnen Source-Gräben 63 in dem Querschnitt entlang der ersten Richtung X und der zweiten Richtung Y jedes Zellengebiets 39 erscheinen. Im Gegensatz dazu weist die SiC-Halbleitervorrichtung 75 unter Bezugnahme auf 18 bis 20 Source-Gräben 63 auf, die in einem Muster gebildet sind, bei dem zwei der Source-Gräben 63 in einem Querschnitt entlang der ersten Richtung X jedes Zellengebiets 39 erscheinen. Die Source-Gräben 63 sind ferner in einem Muster gebildet, bei dem in einem Querschnitt entlang der zweiten Richtung Y jedes Zellengebiets 39 zwei Source-Gräben 63 erscheinen.
  • Insbesondere ist jeder Source-Graben 63 in einer Endlosform (z. B. einer viereckigen Ringform) gebildet, die sich in der ersten Richtung X und der zweiten Richtung Y erstreckt, so dass in einer Draufsicht ein Innengebiet jedes Zellengebiets 39 abgegrenzt wird. Die Seitenwände, die Innenperipheriewände jedes Source-Grabens 63 bilden, sind durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die Außenperipheriewände jedes Source-Grabens 63 bilden, sind auch durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet.
  • Die planare Form jedes Source-Grabens 63 ist beliebig. Jeder Source-Graben 63 kann in einer Draufsicht in einer polygonalen Ringform, wie etwa einer dreieckigen Ringform, einer fünfeckigen Ringform und einer hexagonalen Ringform, oder einer kreisförmigen Ringform oder einer elliptischen Ringform gebildet werden.
  • Jedes Zellengebiet 39 weist einen Mesateil 76 und einen Ringteil 77, der durch jeden Gate-Graben 32 und jeden Source-Graben 63 abgegrenzt wird, auf. Der Mesateil 76 und der Ringteil 77 bilden jeweils die erste Hauptoberfläche 3. Jeder Mesateil 76 ist durch die Innenperipheriewände jedes Source-Grabens 63 abgegrenzt. Bei dieser Ausführungsform ist jeder Mesateil 76 in einer Draufsicht in einer viereckigen Form abgegrenzt. Jeder Mesateil 76 kann verschiedene planare Formen gemäß der planaren Form jedes Source-Grabens 63 aufweisen.
  • Jeder Ringteil 77 ist durch die Außenperipheriewände jedes Source-Grabens 63 und die Seitenwände des Gate-Grabens 32 abgegrenzt. Jeder Ringteil 77 ist in einer Draufsicht durch eine Endlosform (z. B. eine viereckige Ringform) abgegrenzt. Jeder Mesateil 76 kann verschiedene planare Formen gemäß der planaren Form des Gate-Grabens 32 und der planaren Form jedes Source-Grabens 63 aufweisen.
  • Das Körpergebiet 31 ist in einem Oberflächenschichtteil des Mesateils 76 und einem Oberflächenschichtteil des Ringteils 77 in jedem Zellengebiet 39 gebildet. Das Körpergebiet 31 ist von den Seitenwänden des Gate-Grabens 32 und den Innenperipheriewänden und den Außenperipheriewänden des Source-Grabens 63 in jedem Zellengebiet 39 freigelegt.
  • Jedes Source-Gebiet 41 ist in dem Oberflächenschichtteil des Ringteils 77 in jedem Zellengebiet 39 gebildet. Das Source-Gebiet 41 ist von den Seitenwänden des Gate-Grabens 32 und den Außenperipheriewänden des Source-Grabens 63 in jedem Zellengebiet 39 freigelegt.
  • Jedes Kontaktgebiet 42 in einem Gebiet entlang der Innenwände jedes Source-Grabens 63 in dem Oberflächenschichtteil der SiC-Halbleiterschicht 2 gebildet. Das in 9A gezeigte Kontaktgebiet 42 oder das in 11 gezeigte Aufhebung/Kompensation-Typ-Kontaktgebiet 42 können gebildet werden.
  • Jedes Kontaktgebiet 42 ist in dem Oberflächenschichtteil des Mesateils 76 in jedem Zellengebiet 39 gebildet. Jedes Kontaktgebiet 42 ist in dem Oberflächenschichtteil des Ringteils 77 in jedem Zellengebiet 39 gebildet. Jedes Kontaktgebiet 42 ist in einem Gebiet gebildet, das die Innenwand jedes Source-Grabens 63 in der SiC-Halbleiterschicht 2 bedeckt. Der untere Teil jedes Kontaktgebiets 42 kann parallel zu der unteren Wand jedes Source-Grabens 63 gebildet sein.
  • Jedes Kontaktgebiet 42 weist insbesondere integral ein Innenoberflächenschichtgebiet 78, ein Außenoberflächenschichtgebiet 79 und ein Innenwandgebiet 80 (Unterteilgebiet) auf. Das Innenoberflächenschichtgebiet 78 ist in dem Oberflächenschichtteil des Körperteils 31 in dem Mesateil 76 gebildet. Das Innenoberflächenschichtgebiet 78 ist in dem gesamten Oberflächenschichtteil des Körpergebiets 31 in dem Mesateil 76 gebildet. Das Innenoberflächenschichtgebiet 78 ist elektrisch mit dem Körpergebiet 31 verbunden.
  • Bei dieser Ausführungsform weist das Innenoberflächenschichtgebiet 78 einen unteren Teil auf, der sich parallel zu der ersten Hauptoberfläche 3 erstreckt. Das Innenoberflächenschichtgebiet 78 ist von den Innenperipheriewänden des Source-Grabens 63 freigelegt. Ein freigelegter Teil des Mesateils 76, der von der ersten Hauptoberfläche 3 freigelegt ist, ist vollständig durch das Kontaktgebiet 42 gebildet.
  • Das Innenoberflächenschichtgebiet 78 kann sich in einer Draufsicht in einer Bandform entlang der Innenperipheriewände des Source-Grabens 63 erstrecken und legt das Körpergebiet 31 von dem Mesateil 76 frei. Das Innenoberflächenschichtgebiet 78 kann in einer Draufsicht in einer Endlosform (z. B. einer viereckigen Ringform) entlang der Innenperipheriewände des Source-Grabens 63 gebildet sein. In diesem Fall kann das Innenoberflächenschichtgebiet 78 das Körpergebiet 31 von einem zentralen Teil des Mesateils 76 freilegen.
  • Das Außenoberflächenschichtgebiet 79 ist in dem Oberflächenschichtteil des Körperteils 31 in dem Ringteil 77 gebildet. Das Außenoberflächenschichtgebiet 79 ist elektrisch mit dem Körpergebiet 31 und dem Source-Gebiet 41 verbunden. Das Außenoberflächenschichtgebiet 79 ist selektiv in einem Gebiet entlang der Außenperipheriewände des Source-Grabens 63 in einem Oberflächenschichtteil des Körpergebiets 31 gebildet.
  • Bei dieser Ausführungsform weist das Außenoberflächenschichtgebiet 79 einen unteren Teil auf, der sich parallel zu der ersten Hauptoberfläche 3 erstreckt. Das Außenoberflächenschichtgebiet 79 weist eine Tiefe näherungsweise gleich der Tiefe des Innenoberflächenschichtgebiets 78 auf. Das Außenoberflächenschichtgebiet 79 ist in einem Gebiet auf der Seite der ersten Hauptoberfläche 3 mit Bezug auf den unteren Teil des Source-Gebiets 41 positioniert. Bei dieser Ausführungsform ist der untere Teil des Außenoberflächenschichtgebiets 79 in einem Gebiet zwischen der ersten Hauptoberfläche 3 und dem unteren Teil des Source-Gebiets 41 positioniert. Der untere Teil des Außenoberflächenschichtgebiets 79 kann in einem Gebiet zwischen dem unteren Teil des Körpergebiets 31 und dem unteren Teil des Source-Gebiets 41 positioniert sein.
  • Bei dieser Ausführungsform wird das Außenoberflächenschichtgebiet 79 von den Außenperipheriewänden des Source-Grabens 63 zu dem Gate-Graben 32 hin herausgeführt. Das Außenoberflächenschichtgebiet 79 ist in einem Intervall von dem Gate-Graben 32 zu der Seite des Source-Grabens 63 hin gebildet. Ein Endteil des Außenoberflächenschichtgebiets 79 ist in einem Gebiet zwischen dem Gate-Graben 32 und dem Source-Graben 63 positioniert.
  • Bei dieser Ausführungsform sind mehrere Außenoberflächenschichtgebiete 79 selektiv in Gebieten entlang der Außenperipheriewände des Source-Grabens 63 in dem Oberflächenschichtteil des Körpergebiets 31 gebildet. Die mehreren Außenoberflächenschichtgebiete 79 sind in Intervallen entlang der Außenperipheriewände des Source-Grabens 63 gebildet. Bei dieser Ausführungsform sind die Außenoberflächenschichtgebiete 79 jeweils für die zwei Außenperipheriewände, die sich in der ersten Richtung X erstrecken, und die zwei Außenperipheriewände, die sich in der zweiten Richtung Y erstrecken, in jedem Source-Graben 63 gebildet.
  • Die zwei Außenoberflächenschichtgebiete 79, die entlang der zwei Außenperipheriewände, die sich in der ersten Richtung X erstrecken, in dem Source-Graben 63 gebildet sind, sind orthogonal zu der zweiten Richtung Y. Die zwei Außenoberflächenschichtgebiete 79, die entlang der zwei Außenperipheriewände, die sich in der ersten Richtung X erstrecken, in dem Source-Graben 63 gebildet sind, können in der ersten Richtung X versetzt sein, so dass sie nicht orthogonal zu der zweiten Richtung Y sind.
  • Die zwei Außenoberflächenschichtgebiete 79, die entlang der zwei Außenperipheriewände, die sich in der zweiten Richtung Y erstrecken, in dem Source-Graben 63 gebildet sind, sind orthogonal zu der ersten Richtung X. Die zwei Außenoberflächenschichtgebiete 79, die entlang der zwei Außenperipheriewände, die sich in der zweiten Richtung Y erstrecken, in dem Source-Graben 63 gebildet sind, können in der zweiten Richtung Y versetzt sein, so dass sie nicht orthogonal zu der ersten Richtung X sind.
  • Die mehreren Außenoberflächenschichtgebiete 79 können jeweils in den Außenperipheriewänden des Source-Grabens 63 gebildet sein. Auch das Außenoberflächenschichtgebiet 79, das sich in einer Bandform entlang der Außenperipheriewände des Source-Grabens 63 erstreckt, kann gebildet werden. Außerdem kann das Außenoberflächenschichtgebiet 79 mit einer Endlosform (z. B. einer viereckigen Ringform), das die Außenperipheriewände des Source-Grabens 63 umgibt, gebildet werden.
  • Das Innenwandgebiet 80 ist in einem Gebiet auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf das Innenoberflächenschichtgebiet 78 und das Außenoberflächenschichtgebiet 79 (den unteren Teil des Source-Gebiets 41) positioniert. Das Innenwandgebiet 80 weist ein erstes Gebiet 81 und ein zweites Gebiet 82 auf. Das erste Gebiet 81 ist mit dem Innenoberflächenschichtgebiet 78 verbunden und bedeckt die Innenperipheriewand des Source-Grabens 63. Das zweite Gebiet 82 ist mit dem Außenoberflächenschichtgebiet 79 verbunden und bedeckt die Außenperipheriewand des Source-Grabens 63.
  • Das erste Gebiet 81 bedeckt einen Eckteil, der die Innenperipheriewand und die untere Wand des Source-Grabens 63 bedeckt. Das erste Gebiet 81 bedeckt die Innenperipheriewand des Source-Grabens 63 von dem Eckteil zu der unteren Wand des Source-Grabens 63. Das erste Gebiet 81 weist einen ersten Endteil auf, der bei der unteren Wand des Source-Grabens 63 positioniert ist.
  • Das zweite Gebiet 82 bedeckt einen Eckteil, der die Außenperipheriewand und die untere Wand des Source-Grabens 63 bedeckt. Das zweite Gebiet 82 bedeckt die Außenperipheriewand des Source-Grabens 63 von dem Eckteil zu der unteren Wand des Source-Grabens 63. Das zweite Gebiet 82 weist einen zweiten Endteil auf, der bei der unteren Wand jedes Source-Grabens 63 positioniert ist. Der zweite Endteil des zweiten Gebiets 82 setzt sich zu dem ersten Endteil des ersten Gebiets 81 in der unteren Wand des Source-Grabens 63 fort.
  • Wenn ein Aufhebung/Kompensation-Typ-Kontaktgebiet 42 (siehe auch 11) eingesetzt wird, werden, weil sich das Innenoberflächenschichtgebiet 78 nicht in Kontakt mit dem Source-Gebiet 41 befindet, die p-Typ-Fremdstoffe (Akzeptoren) des Innenoberflächenschichtgebiets 78 nicht durch die n-Typ-Fremdstoffe (Donatoren) des Source-Gebiets 41 aufgehoben/kompensiert. Außerdem werden, da sich das Innenwandgebiet 80 nicht in Kontakt mit dem Source-Gebiet 41 befindet, die p-Typ-Fremdstoffe (Akzeptoren) des Innenwandgebiets 80 nicht durch die n-Typ-Fremdstoffe (Donatoren) des Source-Gebiets 41 aufgehoben/kompensiert.
  • Andererseits werden Teile der p-Typ-Fremdstoffe (Akzeptoren) des Außenoberflächenschichtgebiets 79 durch die n-Typ-Fremdstoffe (Donatoren) des Source-Gebiets 41 aufgehoben/kompensiert. Dies bewirkt, dass das Außenoberflächenschichtgebiet 79 des Kontaktgebiets 42 ein Aufhebung/Kompensation-Typ ist. Jedes Kontaktgebiet 42 weist daher ein aufgehobenes/kompensiertes Gebiet (das Außenoberflächenschichtgebiet 79) in einem Gebiet auf der Oberflächenschichtteilseite und ein nicht aufgehobenes/kompensiertes Gebiet (das Innenwandgebiet 80) in einem Gebiet auf der Unterteilseite auf.
  • Jedes tiefe Wannengebiet 70 ist entlang der Innenwände jedes Source-Grabens 63 gebildet, so dass jedes Kontaktgebiet 42 bedeckt wird, wie in dem Fall der SiC-Halbleitervorrichtung 62 gemäß der dritten bevorzugten Ausführungsform.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 75 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 1 beschriebenen aufzeigen.
  • 21 ist eine Querschnittsansicht eines 19 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 85 gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 75 gemäß der sechsten bevorzugten Ausführungsform beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Unter Bezugnahme auf 21 ist die Tiefe jedes Source-Grabens 63 gemäß der SiC-Halbleitervorrichtung 85 bei dieser Ausführungsform nicht kleiner als die Tiefe des Gate-Grabens 32. Insbesondere ist die Tiefe jedes Source-Grabens 63 größer als die Tiefe des Gate-Grabens 32. Die untere Wand jedes Source-Grabens 63 ist auf der Seite der zweiten Hauptoberfläche 4 mit Bezug auf die untere Wand des Gate-Grabens 32 positioniert. Die untere Wand jedes Source-Grabens 63 ist auf der Seite der SiC-Epitaxieschicht 22 mit Bezug auf die Grenze zwischen dem SiC-Halbleitersubstrat 21 und der SiC-Epitaxieschicht 22 gebildet.
  • Jeder Source-Graben 63 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 10 µm in der Normalenrichtung Z aufweisen. Das Verhältnis der Tiefe jedes Source-Grabens 63 zu der Tiefe des Gate-Grabens 32 beträgt möglicherweise nicht weniger als 1,5. Das Verhältnis der Tiefe jedes Source-Grabens 63 zu der Tiefe des Gate-Grabens 32 beträgt bevorzugt nicht weniger als 2.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 85 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 1 beschriebenen aufzeigen.
  • 22 ist eine Draufsicht, die eine SiC-Halbleitervorrichtung 101 gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. 23 ist eine Draufsicht, wobei eine Harzschicht 118 aus 22 entfernt ist.
  • Unter Bezugnahme auf 22 und 23 weist die SiC-Halbleitervorrichtung 101 eine SiC-Halbleiterschicht 102 auf. Die SiC-Halbleiterschicht 102 weist einen 4H-SiC-Einkristall als ein Beispiel für den hexagonalen SiC-Einkristall auf. Die SiC-Halbleiterschicht 102 ist in einer Chipform von rechteckiger Parallelepipedform gebildet.
  • Die SiC-Halbleiterschicht 102 weist eine erste Hauptoberfläche 103 auf einer Seite, eine zweite Hauptoberfläche 104 auf der anderen Seite und Seitenoberflächen 105A, 105B, 105C, 105D, die die erste Hauptoberfläche 103 und die zweite Hauptoberfläche 104 verbinden auf. Die erste Hauptoberfläche 103 und die zweite Hauptoberfläche 104 sind bei Betrachtung in einer Draufsicht aus einer Normalenrichtung Z davon (nachfolgend einfach als „Draufsicht bezeichnet) jeweils in einer viereckigen Form (bei dieser Ausführungsform einer rechteckigen Form) gebildet.
  • Die erste Hauptoberfläche 103 ist eine Elementbildungsoberfläche, in der ein Halbleiterelement gebildet wird. Die zweite Hauptoberfläche 104 kann aus einer Schleifoberfläche mit Schleifspuren bestehen. Bei dieser Ausführungsform sind die erste Hauptoberfläche 103 und die zweite Hauptoberfläche 104 den c-Ebenen des SiC-Einkristalls zugewandt. Die erste Hauptoberfläche 103 ist der (0001)-Ebene (Siliciumebene) zugewandt. Die zweite Hauptoberfläche 104 ist der (000-1)-Ebene (Kohlenstoffebene) des SiC-Einkristalls zugewandt. Die erste Hauptoberfläche 103 weist einen Abweichungswinkel θ auf, der um einen Winkel von nicht mehr als 10 Grad in der [11-20]-Richtung mit Bezug auf die (0001)-Ebene des SiC-Einkristalls geneigt ist. Die Normalenrichtung Z ist um den Abweichungswinkel θ mit Bezug auf die c-Achse ([0001]-Richtung) des SiC-Einkristalls geneigt.
  • Der Abweichungswinkel θ beträgt möglicherweise nicht weniger als 0 Grad und nicht mehr als 5,0 Grad. Der Abweichungswinkel θ kann innerhalb eines Winkelbereichs von nicht weniger als 0 Grad und nicht mehr als 1,0 Grad, nicht weniger als 1,0 Grad und nicht mehr als 1,5 Grad, nicht weniger als 1,5 Grad und nicht mehr als 2,0 Grad, nicht weniger als 2,0 Grad und nicht mehr als 2,5 Grad, nicht weniger als 2,5 Grad und nicht mehr als 3,0 Grad, nicht weniger als 3,0 Grad und nicht mehr als 3,5 Grad, nicht weniger als 3,5 Grad und nicht mehr als 4,0 Grad, nicht weniger als 4,0 Grad und nicht mehr als 4,5 Grad oder nicht weniger als 4,5 Grad und nicht mehr als 5,0 Grad festgelegt werden. Der Abweichungswinkel θ überschreitet bevorzugt 0 Grad. Der Abweichungswinkel θ beträgt möglicherweise weniger als 4,0 Grad.
  • Der Abweichungswinkel θ kann innerhalb eines Winkelbereichs von nicht weniger als 3,0 Grad und nicht mehr als 4,5 Grad festgelegt werden. In diesem Fall wird der Abweichungswinkel θ bevorzugt innerhalb eines Winkelbereichs von nicht weniger als 3,0 Grad und nicht mehr als 3,5 Grad oder nicht weniger als 3,5 Grad und nicht mehr als 4,0 Grad festgelegt. Der Abweichungswinkel θ kann innerhalb eines Winkelbereichs von nicht weniger als 1,5 Grad und nicht mehr als 3,0 Grad festgelegt werden. In diesem Fall wird der Abweichungswinkel θ bevorzugt innerhalb eines Winkelbereichs von nicht weniger als 1,5 Grad und nicht mehr als 2,0 Grad oder nicht weniger als 2,0 Grad und nicht mehr als 2,5 Grad festgelegt.
  • Die Seitenoberflächen 105A bis 105D weisen insbesondere eine erste Seitenoberfläche 105A, eine dritte Seitenoberfläche 105C und eine vierte Seitenoberfläche 105D auf. Bei dieser Ausführungsform erstrecken sich die erste Seitenoberfläche 105A und die dritte Seitenoberfläche 105C in einer ersten Richtung X und liegen einander in einer zweiten Richtung Y, die die erste Richtung X schneidet, gegenüber. Die erste Seitenoberfläche 105A und die dritte Seitenoberfläche 105C bilden in einer Draufsicht kurze Seiten der SiC-Halbleiterschicht 102.
  • Bei dieser Ausführungsform erstrecken sich die zweite Seitenoberfläche 105B und die vierte Seitenoberfläche 105D in der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. Die zweite Seitenoberfläche 105B und die vierte Seitenoberfläche 105D bilden in einer Draufsicht lange Seiten der SiC-Halbleiterschicht 102. Die zweite Richtung Y ist insbesondere eine Richtung, die orthogonal zu der ersten Richtung X ist. Die Länge der Seitenoberflächen 105A bis 105D beträgt möglicherweise nicht weniger als 1 mm und nicht mehr als 10 mm (z. B. nicht weniger als 2 mm und nicht mehr als 5 mm).
  • Die Seitenoberflächen 105A bis 105D können jeweils aus einer glatten Spaltungsoberfläche, die einer der Kristallebenen des SiC-Einkristalls zugewandt ist, gebildet sein. Die Seitenoberflächen 105A bis 105D können jeweils aus einer Schleifoberfläche mit Schleifspuren gebildet sein. Bei dieser Ausführungsform ist die erste Richtung X in der m-Achsenrichtung ([1-100]-Richtung) des SiC-Einkristalls festgelegt. Außerdem ist die zweite Richtung Y in der a-Achsenrichtung ([11-20]-Richtung) des SiC-Einkristalls festgelegt.
  • Das heißt, die erste Seitenoberfläche 105A und die dritte Seitenoberfläche 105C sind durch die a-Ebenen des SiC-Einkristalls gebildet und liegen einander in der a-Achsenrichtung des SiC-Einkristalls gegenüber. Die erste Seitenoberfläche 105A ist durch die (-1-120)-Ebene des SiC-Einkristalls gebildet. Die dritte Seitenoberfläche 105C ist durch die (11-20)-Ebene des SiC-Einkristalls gebildet. Die zweite Seitenoberfläche 105B und die vierte Seitenoberfläche 105D sind durch die m-Ebenen des SiC-Einkristalls gebildet und liegen einander in der m-Achsenrichtung des SiC-Einkristalls gegenüber. Die zweite Seitenoberfläche 105B ist durch die (-1100)-Ebene des SiC-Einkristalls gebildet. Die vierte Seitenoberfläche 105D ist durch die (1-100)-Ebene des SiC-Einkristalls gebildet.
  • Die erste Seitenoberfläche 105A und die dritte Seitenoberfläche 105C können geneigte Oberflächen bilden, die, wenn eine Normale zu der ersten Hauptoberfläche 103 als eine Basis genommen wird, zu der c-Achsenrichtung ([0001]-Richtung) des SiC-Einkristalls mit Bezug auf die Normale geneigt sind. Die erste Seitenoberfläche 105A und die dritte Seitenoberfläche 105C können mit einem Winkel gemäß dem Abweichungswinkel θ mit Bezug auf die Normale der ersten Hauptoberfläche 103 geneigt sein, wenn die Normale zu der ersten Hauptoberfläche 103 0 Grad ist. Der Winkel gemäß dem Abweichungswinkel θ kann gleich dem Abweichungswinkel θ sein oder kann größer als 0 Grad und kleiner als der Abweichungswinkel θ sein.
  • Die SiC-Halbleiterschicht 102 weist ein aktives Gebiet 106 und ein Außengebiet 107 auf. In dem aktiven Gebiet 6 ist ein vertikaler MISFET gebildet. Das aktive Gebiet 106 ist in einer Draufsicht in einem zentralen Teil der SiC-Halbleiterschicht 102 in Intervallen von den Seitenoberflächen 105A bis 105D zu dem Innengebiet gebildet. Das aktive Gebiet 106 ist in einer viereckigen Form (bei dieser Ausführungsform einer rechteckigen Form) mit vier Seiten parallel zu den Seitenoberflächen 105A bis 105D in einer Draufsicht gebildet.
  • Das Außengebiet 107 ist außerhalb des aktiven Gebiets 106 gebildet. Das Außengebiet 107 ist zwischen den Seitenoberflächen 105A bis 105D und dem aktiven Gebiet 106 gebildet. Das Außengebiet 107 ist in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 106 in einer Draufsicht umgibt.
  • Die SiC-Halbleitervorrichtung 101 weist eine Gate-Hauptoberflächenelektrodenschicht 108 als eine von ersten Hauptoberflächenelektrodenschichten auf, die auf der ersten Hauptoberfläche 103 gebildet ist. Die Gate-Hauptoberflächenelektrodenschicht 108 ist dazu eingerichtet, dass eine Gate-Spannung an sie angelegt wird. Die Gate-Spannung beträgt möglicherweise nicht weniger als 10 V und nicht mehr als 50 V (z. B. etwa 30 V). Die Gate-Hauptoberflächenelektrodenschicht 108 weist ein Gate-Pad 109 und Gate-Finger 110, 111 auf. Das Gate-Pad 109 und die Gate-Finger 110, 111 sind in dem aktiven Gebiet 106 angeordnet.
  • Das Gate-Pad 109 ist in einer Draufsicht in einem Gebiet entlang der ersten Seitenoberfläche 105A gebildet. Bei dieser Ausführungsform ist das Gate-Pad 109 in einer Draufsicht in einem Gebiet entlang eines zentralen Teils der ersten Seitenoberfläche 105A gebildet. Das Gate-Pad 109 kann in einer Draufsicht in einer viereckigen Form gebildet sein. Das Gate-Pad 109 kann entlang eines Eckteils gebildet sein, der zwei beliebige der Seitenoberflächen 105A bis 105D in einer Draufsicht verbindet.
  • Die Gate-Finger 110, 111 weisen einen Außen-Gate-Finger 110 und einen Innen-Gate-Finger 111 auf. Der Außen-Gate-Finger 110 wird von dem Gate-Pad 109 herausgeführt und erstreckt sich in einer Bandform entlang eines Peripherierandes des aktiven Gebiets 106. Bei dieser Ausführungsform ist der Außen-Gate-Finger 110 entlang der drei Seitenoberflächen 105A, 105B, 105D gebildet und grenzt ein Innengebiet des aktiven Gebiets 106 aus drei Richtungen ab.
  • Der Außen-Gate-Finger 110 weist ein Paar offener Endteile 112, 113 auf. Das Paar offener Endteile 112, 113 ist in einem Gebiet gegenüber dem Gate-Pad 109 mit dem Innengebiet des aktiven Gebiets 106 dazwischen gebildet. Bei dieser Ausführungsform ist das Paar offener Endteile 112, 113 in einem Gebiet entlang der dritten Seitenoberfläche 105C gebildet.
  • Der Innen-Gate-Finger 111 wird von dem Gate-Pad 109 in das Innengebiet des aktiven Gebiets 106 herausgeführt. Der Innen-Gate-Finger 111 erstreckt sich in einer Bandform in dem Innengebiet des aktiven Gebiets 106. Der Innen-Gate-Finger 111 erstreckt sich von dem Gate-Pad 109 zu der dritten Seitenoberfläche 105C hin.
  • Die SiC-Halbleitervorrichtung 101 weist eine Source-Hauptoberflächenelektrodenschicht 114 als eine von ersten Hauptoberflächenelektrodenschichten auf, die auf der ersten Hauptoberfläche 103 gebildet ist. Die Source-Hauptoberflächenelektrodenschicht 114 ist dazu eingerichtet, dass eine Source-Spannung an sie angelegt wird. Die Source-Spannung kann eine Referenzspannung (z. B. GND-Spannung) sein. Bei dieser Ausführungsform weist die Source-Hauptoberflächenelektrodenschicht 114 ein Source-Pad 115, eine Source-Leitungsführungsverdrahtung 116 und einen Source-Verbindungsteil 117 auf.
  • Das Source-Pad 115 ist in dem aktiven Gebiet 106 in einem Intervall von der Gate-Hauptoberflächenelektrodenschicht 108 gebildet. Das Source-Pad 115 ist in einer Draufsicht in einer C-Form (invertierten C-Form in 22 und 23) gebildet, so dass es ein C-förmiges (invertiert C-förmiges in 22 und 23) Gebiet bedeckt, das durch das Gate-Pad 109 und die Gate-Finger 110, 111 abgedeckt wird.
  • Die Source-Leitungsführungsverdrahtung 116 ist in dem Außengebiet 107 gebildet. Die Source-Leitungsführungsverdrahtung 116 erstreckt sich in einer Bandform entlang des aktiven Gebiets 106. Bei dieser Ausführungsform ist die Source-Leitungsführungsverdrahtung 116 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 106 in einer Draufsicht umgibt. Die Source-Leitungsführungsverdrahtung 116 ist elektrisch mit der SiC-Halbleiterschicht 102 in dem Außengebiet 107 verbunden.
  • Der Source-Verbindungsteil 117 verbindet das Source-Pad 115 und die Source-Leitungsführungsverdrahtung 116. Der Source-Verbindungsteil 117 ist in einem Gebiet zwischen dem Paar offener Endteile 112, 113 des Außen-Gate-Fingers 110 angeordnet. Der Source-Verbindungsteil 117 kreuzt einen Grenzbereich zwischen dem aktiven Gebiet 106 und dem Außengebiet 107 und ist mit der Source-Leitungsführungsverdrahtung 116 verbunden.
  • Der in dem aktiven Gebiet 106 gebildete MISFET schließt aufgrund seiner Struktur einen parasitären npn-Typ-Bipolartransistor ein. Wenn ein Lawinenstrom, der in dem Außengebiet 107 erzeugt wird, in das aktive Gebiet 106 fließt, wird der parasitäre Bipolartransistor eingeschaltet. In diesem Fall kann die Steuerung des MISFET aufgrund zum Beispiel eines Latch-Up instabil gemacht werden.
  • Daher wird mit der SiC-Halbleitervorrichtung 101 die Struktur der Source-Hauptoberflächenelektrodenschicht 114 verwendet, um eine Lawinenstromabsorptionsstruktur zu bilden, die den Lawinenstrom absorbiert, der in dem Außengebiet 107 erzeugt wird. Insbesondere wird der Lawinenstrom, der in dem Außengebiet 107 erzeugt wird, durch die Source-Leitungsführungsverdrahtung 116 absorbiert. Der durch die Source-Leitungsführungsverdrahtung 116 absorbierte Lawinenstrom erreicht das Source-Pad 115 durch den Source-Verbindungsteil 117.
  • Falls ein leitfähiger Draht (z. B. ein Bonddraht) für eine externe Verbindung mit dem Source-Pad 115 verbunden ist, wird der Lawinenstrom durch den leitfähigen Draht extrahiert. Das Schalten des parasitären Bipolartransistors in den Ein-Zustand durch einen nicht gewünschten Strom, der in dem Außengebiet 107 erzeugt wird, kann dadurch unterdrückt werden. Ein Latch-Up kann somit unterdrückt werden und daher kann die Stabilität einer Steuerung des MISFET verbessert werden.
  • Die SiC-Halbleitervorrichtung 101 weist eine Harzschicht 118 auf, die auf der ersten Hauptoberfläche 103 gebildet ist. In 22 ist die Harzschicht 118 durch eine Schraffur angegeben. Die Harzschicht 118 kann ein fotoempfindliches Harz vom Negativtyp oder Positivtyp aufweisen. Bei dieser Ausführungsform weist die Harzschicht 118 Polybenzoxazol als ein Beispiel für das fotoempfindliche Harz vom Positivtyp auf. Die Harzschicht 118 kann Polyimid als ein Beispiel für das fotoempfindliche Harz vom Negativtyp aufweisen.
  • Die Harzschicht 118 bedeckt selektiv die Gate-Hauptoberflächenelektrodenschicht 108 und die Source-Hauptoberflächenelektrodenschicht 114. Die Harzschicht 118 weist eine Gate-Padöffnung 119 und eine Source-Padöffnung 120 auf. Die Gate-Padöffnung 119 legt das Gate-Pad 109 frei. Die Source-Padöffnung 120 legt das Source-Pad 115 frei.
  • Ein Peripherierandteil 118a der Harzschicht 118 ist in Intervallen von den Seitenoberflächen 105A bis 105D zu dem Innengebiet gebildet. Daher grenzt die Harzschicht 118 mit den Seitenoberflächen 105A bis 105D eine Sägestraße DS ab, die einen Peripherierandteil der SiC-Halbleiterschicht 102 in einer Draufsicht freilegt. Gemäß der Sägestraße DS wird es überflüssig gemacht, die Harzschicht 118 physisch zu schneiden. Es ist daher möglich, die SiC-Halbleitervorrichtung 101 problemlos aus einem einzigen SiC-Halbleiterwafer herauszuschneiden. Der Isolationsabstand von den Seitenoberflächen 105A bis 105D kann auch erhöht werden.
  • Die Sägestraße DS kann eine Breite von nicht weniger als 1 µm und nicht mehr als 25 µm aufweisen. Die Breite der Sägestraße DS weist eine Breite in einer Richtung orthogonal zu der Richtung auf, in der sich die Sägestraße DS erstreckt. Die Sägestraße DS kann eine Breite von nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm oder nicht weniger als 20 µm und nicht mehr als 25 µm aufweisen.
  • 24 ist eine vergrößerte Ansicht des Gebiets XXIV, das in 23 gezeigt ist, zum Beschreiben von Strukturen der ersten Hauptoberfläche 103. 25 ist eine Querschnittsansicht entlang einer Linie XXV-XXV in 24. 26 ist eine Querschnittsansicht entlang einer Linie XXVI-XXVI in 24. 27 ist eine vergrößerte Ansicht des in 25 gezeigten Gebiets XXVII. 28 ist eine Querschnittsansicht entlang einer Linie XXVIII-XXVIII in 23. 29 ist eine vergrößerte Ansicht des in 28 gezeigten Gebiets XXIX.
  • Unter Bezugnahme auf 24 bis 28 weist die SiC-Halbleiterschicht 102 bei dieser Ausführungsform eine geschichtete Struktur einschließlich eines n+-Typ-SiC-Halbleitersubstrats 121 und einer n-Typ-SiC-Epitaxieschicht 122 auf. Das SiC-Halbleitersubstrat 121 ist als ein Drain-Gebiet 126 des MISFET gebildet. Die SiC-Epitaxieschicht 122 ist als ein Driftgebiet 127 des MISFET gebildet. Die zweite Hauptoberfläche 104 ist durch das SiC-Halbleitersubstrat 121 gebildet. Die erste Hauptoberfläche 103 ist durch die SiC-Epitaxieschicht 122 gebildet. Die Seitenoberflächen 105A bis 105D sind durch das SiC-Halbleitersubstrat 121 und die SiC-Epitaxieschicht 122 gebildet.
  • Das SIC-Halbleitersubstrat 121 kann eine Dicke von nicht weniger als 1 µm und weniger als 1000 µm aufweisen. Das SiC-Halbleitersubstrat 121 kann eine Dicke von nicht weniger als 1 µm und nicht mehr als 50 µm, nicht weniger als 50 µm und nicht mehr als 100 µm, nicht weniger als 100 µm und nicht mehr als 150 µm, nicht weniger als 150 µm und nicht mehr als 200 µm, nicht weniger als 200 µm und nicht mehr als 250 µm, nicht weniger als 250 µm und nicht mehr als 300 µm, nicht weniger als 300 µm und nicht mehr als 400 µm, nicht weniger als 400 µm und nicht mehr als 500 µm, nicht weniger als 500 µm und nicht mehr als 600 µm, nicht weniger als 600 µm und nicht mehr als 700 µm, nicht weniger als 700 µm und nicht mehr als 800 µm, nicht weniger als 800 µm und nicht mehr als 900 µm oder nicht weniger als 900 µm und nicht mehr als 1000 µm aufweisen. Das SIC-Halbleitersubstrat 121 weist bevorzugt eine Dicke von nicht weniger als 10 µm und nicht mehr als 150 µm auf. Durch Dünnen des SiC-Halbleitersubstrats 121 wird ein Strompfad verkürzt und kann dementsprechend eine Reduzierung des Widerstandswertes erreicht werden.
  • Die SiC-Epitaxieschicht 122 weist eine n-Typ-Fremdstoffkonzentration von nicht mehr als einer n-Typ-Fremdstoffkonzentration des SiC-Halbleitersubstrats 121 auf. Insbesondere weist die SiC-Epitaxieschicht 122 die n-Typ-Fremdstoffkonzentration niedriger als die n-Typ-Fremdstoffkonzentration des SiC-Halbleitersubstrats 121 auf. Das SiC-Halbleitersubstrat 121 kann die n-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1018cm-3 und nicht mehr als 1,0 × 1021 cm-3 aufweisen. Die SiC-Epitaxieschicht 122 weist die n-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1015 cm-3 und nicht mehr als 1,0 × 1018 cm-3 auf.
  • Bei dieser Ausführungsform weist die SiC-Epitaxieschicht 122 mehrere Gebiete mit unterschiedlichen n-Typ-Fremdstoffkonzentrationen entlang der Normalenrichtung Z auf. Insbesondere weist die SiC-Epitaxieschicht 122 ein Hochkonzentrationsgebiet 123 mit einer vergleichsweise hohen n-Typ-Fremdstoffkonzentration und ein Niederkonzentrationsgebiet 124 mit einer n-Typ-Fremdstoffkonzentration, die niedriger als das Hochkonzentrationsgebiet 123 ist, auf.
  • Das Hochkonzentrationsgebiet 123 kann die n-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1016 cm-3 und nicht mehr als 1,0 × 1018 cm-3 aufweisen. Das Niederkonzentrationsgebiet 124 kann die n-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1015 cm-3 und nicht mehr als 1,0 × 1016 cm-3 aufweisen.
  • Das Hochkonzentrationsgebiet 123 ist in einem Gebiet auf der Seite der ersten Hauptoberfläche 103 gebildet. Das Niederkonzentrationsgebiet 124 ist in einem Gebiet auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf das Hochkonzentrationsgebiet 123 gebildet. Das Hochkonzentrationsgebiet 123 weist eine Dicke von nicht mehr als die Dicke des Niederkonzentrationsgebiets 124 auf. Insbesondere weist das Hochkonzentrationsgebiet 123 eine Dicke kleiner als die Dicke des Niederkonzentrationsgebiets 124 auf. Das Hochkonzentrationsgebiet 123 weist eine Dicke geringer als die Hälfte der Gesamtdicke der SiC-Epitaxieschicht 122 auf.
  • Die SiC-Epitaxieschicht 122 kann eine Dicke von nicht weniger als 1 µm und nicht mehr als 100 µm aufweisen. Die SiC-Epitaxieschicht 122 kann eine Dicke von nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm, nicht weniger als 25 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm, nicht weniger als 40 µm und nicht mehr als 50 µm, nicht weniger als 50 µm und nicht mehr als 60 µm, nicht weniger als 60 µm und nicht mehr als 70 µm, nicht weniger als 70 µm und nicht mehr als 80 µm, nicht weniger als 80 µm und nicht mehr als 90 µm oder nicht weniger als 90 µm und nicht mehr als 100 µm aufweisen. Die SiC-Epitaxieschicht 122 weist bevorzugt eine Dicke von weniger als die Dicke des SiC-Halbleitersubstrats 121 auf. Die SiC-Epitaxieschicht 122 weist bevorzugt eine Dicke von nicht weniger als 5 µm und nicht mehr als 15 µm auf.
  • Die SiC-Halbleitervorrichtung 101 weist eine Drain-Elektrodenschicht 125 als eine zweite Hauptoberflächenelektrodenschicht auf, die auf der zweiten Hauptoberfläche 104 gebildet ist. Die Drain-Elektrodenschicht 125 bildet einen ohmschen Kontakt mit der zweiten Hauptoberfläche 104. Die Drain-Elektrodenschicht 125 ist dazu eingerichtet, dass eine Drain-Spannung an sie angelegt wird. Die maximale Spannung, die zwischen der Source-Hauptoberflächenelektrodenschicht 114 und der Drain-Elektrodenschicht 125 in einem Aus-Zustand anlegbar ist, beträgt möglicherweise nicht weniger als 1000 V und nicht mehr als 10000 V.
  • Die Drain-Elektrodenschicht 125 kann eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht, eine Ag-Schicht und/oder eine AI-Schicht aufweisen. Die Drain-Elektrodenschicht 125 kann eine Einzelschichtstruktur einschließlich einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht, einer Ag-Schicht oder einer AI-Schicht aufweisen. Die Drain-Elektrodenschicht 125 kann eine geschichtete Struktur aufweisen, in der wenigstens zwei einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht, einer Ag-Schicht und einer AI-Schicht auf eine beliebige Weise geschichtet sind. Die Drain-Elektrodenschicht 125 kann eine geschichtete Struktur einschließlich einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht und einer Ag-Schicht, die in dieser Reihenfolge von der zweiten Hauptoberfläche 104 laminiert sind, aufweisen.
  • Die SiC-Halbleitervorrichtung 101 weist ein p-Typ-Körpergebiet 131 auf, das in einem Oberflächenschichtteil der ersten Hauptoberfläche 103 in dem aktiven Gebiet 106 gebildet ist. Bei dieser Ausführungsform ist das Körpergebiet 131 über einem gesamten Gebiet gebildet, das das aktive Gebiet 106 in der ersten Hauptoberfläche 103 bildet. Das heißt, das Körpergebiet 131 definiert das aktive Gebiet 106.
  • Das Körpergebiet 131 kann einen Spitzenwert einer p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1019 cm-3 aufweisen. Eine untere Grenze des Spitzenwertes der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 beträgt bevorzugt nicht weniger als 1,0 × 1018 cm-3.
  • Die SiC-Halbleitervorrichtung 101 weist mehrere Gate-Gräben 132 (Gräben) auf, die in einem Oberflächenschichtteil der ersten Hauptoberfläche 103 in dem aktiven Gebiet 106 gebildet sind. Die mehreren Gate-Gräben 132 sind jeweils in einer Bandform gebildet, die sich in der ersten Richtung X erstreckt, und sind in Intervallen in der zweiten Richtung Y gebildet. Die mehreren Gate-Gräben 132 sind auf eine Streifenweise gebildet, die sich in einer Draufsicht in der ersten Richtung X erstreckt.
  • Ein Endteil jedes Gate-Grabens 132 ist bei einem Peripherierandteil auf einer Seite des aktiven Gebiets 106 positioniert. Der andere Endteil jedes Gate-Grabens 132 ist bei einem Peripherierandteil auf der anderen Seite des aktiven Gebiets 106 positioniert. Bei dieser Ausführungsform erstreckt sich jeder Gate-Graben 132 in einer Bandform von dem Peripherierandteil auf einer Seite (der Seite der zweiten Seitenoberfläche 105B) zu dem Peripherierandteil auf der anderen Seite (der Seite der vierten Seitenoberfläche 105D) des aktiven Gebiets 106 hin. Jeder Gate-Graben 132 kreuzt einen mittleren Teil zwischen dem Peripherierandteil auf einer Seite und dem Peripherierandteil auf der anderen Seite des aktiven Gebiets 106.
  • Jeder Gate-Graben 132 kann eine Länge von nicht weniger als 0,5 µm aufweisen. Bei dem in 26 gezeigten Querschnitt weist jeder Gate-Graben 132 eine Länge auf, die sich von einem Endteil, bei dem der Gate-Graben 132 und die Gate-Finger 110, 111 verbunden sind, zu einem gegenüberliegenden Endteil erstreckt. Bei dieser Ausführungsform weist jeder Gate-Graben 132 eine Länge von nicht weniger als 1 mm und nicht mehr als 10 mm (z. B. nicht weniger als 2 mm und nicht mehr als 5 mm) auf. Die Gesamtausdehnung von einem oder mehreren der Gate-Gräben 132 pro Einheitsfläche beträgt möglicherweise nicht weniger als 0,5 µm/µm2 und nicht mehr als 0,75 µm/µm2.
  • Jeder Gate-Graben 132 weist integral einen aktiven Graben-Teil 133 und einen Kontaktgrabenteil 134 auf. Der aktive Grabenteil 133 ist ein Teil, in dem das aktive Gebiet 106 entlang eines Kanals des MISFET orientiert ist. Der Kontaktgrabenteil 134 ist ein Teil des Gate-Grabens 132, der hauptsächlich als ein Kontakt mit dem Außen-Gate-Finger 110 dient.
  • Der Kontaktgrabenteil 134 wird von dem aktiven Grabenteil 133 zu dem Peripherierandteil des aktiven Gebiets 106 herausgeführt. Der Kontaktgrabenteil 134 ist in einem Gebiet direkt unterhalb des Außen-Gate-Fingers 110 gebildet. Eine Herausführungsmenge des Kontaktgrabenteils 134 ist beliebig.
  • Jeder Gate-Graben 132 durchdringt das Körpergebiet 131 und erreicht das Driftgebiet 127 (die SiC-Epitaxieschicht 122). Jeder Gate-Graben 132 weist Seitenwände und eine untere Wand auf. Die Seitenwände, die lange Seiten von jedem Gate-Graben 132 bilden, sind durch die a-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die kurze Seiten von jedem Gate-Graben 132 bilden, sind durch die m-Ebenen des SiC-Einkristalls gebildet.
  • Die Seitenwände jedes Gate-Grabens 132 können sich in der Normalenrichtung Z erstrecken. Die Seitenwände jedes Gate-Grabens 132 können näherungsweise senkrecht zu der ersten Hauptoberfläche 103 gebildet sein. Der Winkel zwischen den Seitenwänden jedes Gate-Grabens 132 und der ersten Hauptoberfläche 103 innerhalb der SiC-Halbleiterschicht 102 beträgt möglicherweise nicht weniger als 90 Grad und nicht mehr als 95 Grad (z. B. nicht weniger als 91 Grad und nicht mehr als 93 Grad). Jeder Gate-Graben 132 kann in einer sich verjüngenden Form gebildet sein, wobei eine Unterseitenfläche kleiner als eine Öffnungsfläche ist.
  • Die untere Wand jedes Gate-Grabens 132 ist bei dem Driftgebiet 127 (der SiC-Epitaxieschicht 122) positioniert. Insbesondere ist die untere Wand jedes Gate-Grabens 132 bei dem Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122 positioniert. Die untere Wand jedes Gate-Grabens 132 ist der c-Ebene des SiC-Einkristalls zugewandt. Die untere Wand jedes Gate-Grabens 132 weist den Abweichungswinkel θ auf, der in der [11-20]-Richtung mit Bezug auf die (0001)-Ebene des SiC-Einkristalls geneigt ist. Die untere Wand jedes Gate-Grabens 132 kann parallel zu der ersten Hauptoberfläche 103 gebildet sein. Die untere Wand jedes Gate-Grabens 132 kann in einer konvexen gekrümmten Form zu der zweiten Hauptoberfläche 104 hin gebildet sein.
  • Jeder Gate-Graben 132 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 3,0 µm in der Normalenrichtung Z aufweisen. Jeder Gate-Graben 132 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm, nicht weniger als 1,5 µm und nicht mehr als 2,0 µm, nicht weniger als 2,0 µm und nicht mehr als 2,5 µm oder nicht weniger als 2,5 µm und nicht mehr als 3,0 µm aufweisen.
  • Jeder Gate-Graben 132 kann eine Breite in der zweiten Richtung Y von nicht weniger als 0,1 µm und nicht mehr als 2 µm aufweisen. Jeder Gate-Graben 132 kann eine Breite von nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm oder nicht weniger als 1,5 µm und nicht mehr als 2 µm aufweisen.
  • Unter Bezugnahme auf 27 weist ein Öffnungsrandteil 136 jedes Gate-Grabens 132 einen geneigten Teil 137 auf, der von der ersten Hauptoberfläche 103 abwärts zu dem Inneren jedes Gate-Grabens 132 hin geneigt ist. Der Öffnungsrandteil 136 jedes Gate-Grabens 132 ist ein Eckteil, der die erste Hauptoberfläche 103 und die Seitenwände des Gate-Grabens 132 verbindet.
  • Bei dieser Ausführungsform ist der geneigte Teil 137 in einer konkaven gekrümmten Form zu dem Inneren der SiC-Halbleiterschicht 102 hin gebildet. Der geneigte Teil 137 kann in einer konvexen gekrümmten Form zu dem Inneren jedes Gate-Grabens 132 hin gebildet sein. Der geneigte Teil 137 ist dazu eingerichtet, die Konzentration des elektrischen Feldes in dem Öffnungsrandteil 136 jedes Gate-Grabens 132 abzuschwächen.
  • Die SiC-Halbleitervorrichtung 101 weist eine Gate-Isolationsschicht 138 auf, die auf einer Innenwand jedes Gate-Grabens 132 gebildet ist. Die SiC-Halbleitervorrichtung 101 weist auch eine Gate-Elektrodenschicht 139 auf, die in jedem Gate-Graben 132 mit der Gate-Isolationsschicht 138 dazwischen eingebettet ist. In 24 sind die Gate-Isolationsschicht 138 und die Gate-Elektrodenschicht 139 durch Schraffur angegeben.
  • Die Gate-Isolationsschicht 138 ist in einem Film entlang der Innenwandoberfläche des Gate-Grabens 132 gebildet und grenzt einen vertieften Raum innerhalb des Gate-Grabens 132 ab. Die Gate-Isolationsschicht 138 weist ein erstes Gebiet 138a, ein zweites Gebiet 138b und ein drittes Gebiet 138c auf. Das erste Gebiet 138a ist entlang der Seitenwände des Gate-Grabens 132 gebildet. Das zweite Gebiet 138b ist entlang der unteren Wand des Gate-Grabens 132 gebildet. Das dritte Gebiet 138c ist entlang der ersten Hauptoberfläche 103 gebildet.
  • Die Dicke Ta des ersten Gebiets 138a ist geringer als die Dicke Tb des zweiten Gebiets 138b und die Dicke Tc des dritten Gebiets 138c. Das Verhältnis der Dicke Tb des zweiten Gebiets 138b zu der Dicke Ta des ersten Gebiets 138a (Tb/Ta) beträgt möglicherweise nicht weniger als 2 und nicht mehr als 5. Das Verhältnis der Dicke Tc des dritten Gebiets 138c zu der Dicke Ta des ersten Gebiets 138a (Tc/Ta) beträgt möglicherweise nicht weniger als 2 und nicht mehr als 5.
  • Die Dicke Ta des ersten Gebiets 138a beträgt möglicherweise nicht weniger als 0,01 µm und nicht mehr als 0,2 µm. Die Dicke Tb des zweiten Gebiets 138b beträgt möglicherweise nicht weniger als 0,05 µm und nicht mehr als 0,5 µm. Die Dicke Tc des dritten Gebiets 138c beträgt möglicherweise nicht weniger als 0,05 µm und nicht mehr als 0,5 µm.
  • Indem das erste Gebiet 138a dünn gemacht wird, kann eine Zunahme der Ladungsträger, die in Gebieten des Körpergebiets 131 in der Nähe der Seitenwände des Gate-Grabens 132 induziert werden, unterdrückt werden. Dies ermöglicht, dass die Zunahme des Kanalwiderstands unterdrückt wird. Verdicken des zweiten Gebiets 138b ermöglicht, dass die Konzentration des elektrischen Feldes in der unteren Wand jedes Gate-Grabens 132 reduziert wird.
  • Verdicken des dritten Gebiets 138c ermöglicht, dass die Stehspannung der Gate-Isolationsschicht 138 in der Nähe des Öffnungsrandteils 136 jedes Gate-Grabens 132 erhöht wird. Verdicken des dritten Gebiets 138c ermöglicht auch, dass das Verschwinden des dritten Gebiets 138c aufgrund eines Ätzverfahrens unterdrückt wird. Dies ermöglicht ferner auch, dass das Verschwinden des ersten Gebiets 138a aufgrund eines Ätzverfahrens unterdrückt wird. Es ist daher möglich zu bewirken, dass die Gate-Elektrodenschicht 139 der SiC-Halbleiterschicht 102 (dem Körpergebiet 131) mit der Gate-Isolationsschicht 138 dazwischen angemessen gegenüberliegt.
  • Die Gate-Isolationsschicht 138 weist ferner einen Ausbuchtungsteil 138d auf, der zu dem Inneren jedes Gate-Grabens 132 bei dem Öffnungsrandteil 136 des Gate-Grabens 132 hervorsteht. Der Ausbuchtungsteil 138d ist bei einem Eckteil gebildet, der das erste Gebiet 138a und das dritte Gebiet 138c der Gate-Isolationsschicht 138 verbindet. Der Ausbuchtungsteil 138d hängt in einer konvexen gekrümmten Form zu dem Inneren jedes Gate-Grabens 132 hin über.
  • Der Ausbuchtungsteil 138d verschmälert die Öffnung jedes Gate-Grabens 132 bei dem Öffnungsrandteil 136 jedes Gate-Grabens 132. Der Ausbuchtungsteil 138d erhöht die dielektrische Stehspannung der Gate-Isolationsschicht 138 an dem Öffnungsrandteil 136. Die Gate-Isolationsschicht 138, die einen Ausbuchtungsteil 138d aufweisen soll, kann gebildet werden. Außerdem kann die Gate-Isolationsschicht 138, die eine gleichmäßige Dicke aufweist, gebildet werden.
  • Die Gate-Isolationsschicht 138 weist eine Siliciumoxid(SiO2)-Schicht, eine Siliciumnitrid(SiN)-Schicht, eine Aluminiumoxid(Al2O3)-Schicht, eine Zirconiumoxid(ZrO2)-Schicht und/oder eine Tantaloxid(Ta2O3)-Schicht auf. Die Gate-Isolationsschicht 138 kann eine geschichtete Struktur einschließlich einer SiN-Schicht und einer SiO2-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 103 laminiert sind, aufweisen.
  • Die Gate-Isolationsschicht 138 kann eine geschichtete Struktur einschließlich einer SiO2-Schicht und einer SiN-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 103 laminiert sind, aufweisen. Die Gate-Isolationsschicht 138 kann eine Einzelschichtstruktur aufweisen, die aus einer SiO2-Schicht oder einer SiN-Schicht besteht. Bei dieser Ausführungsform weist die Gate-Isolationsschicht 138 eine Einzelschichtstruktur auf, die aus einer SiO2-Schicht besteht.
  • Die Gate-Elektrodenschicht 139 ist in einem vertieften Raum eingebettet, der durch die Gate-Isolationsschicht 138 innerhalb jede Gate-Grabens 132 abgegrenzt wird. Die Gate-Elektrodenschicht 139 ist dazu eingerichtet, mit einer Gate-Spannung gesteuert zu werden. Die Gate-Elektrodenschicht 139 weist einen oberen Endteil auf, der auf der Öffnungsseite jedes Gate-Grabens 132 positioniert ist. Der obere Endteil der Gate-Elektrodenschicht 139 ist in einer konkaven gekrümmten Form gebildet, die zu der unteren Wand jedes Gate-Grabens 132 hin zurückgesetzt ist. Der obere Endteil der Gate-Elektrodenschicht 139 weist einen begrenzten Teil auf, der entlang des Ausbuchtungsteils 138d der Gate-Isolationsschicht 138 begrenzt ist.
  • Die Gate-Elektrodenschicht 139 kann eine Querschnittsfläche (orthogonal zu der Richtung, in der sich jeder Gate-Graben 132 erstreckt) von nicht weniger als 0,05 µm2 und nicht mehr als 0,5 µm2 aufweisen. Die Querschnittsfläche der Gate-Elektrodenschicht 139 ist durch das Produkt der Tiefe der Gate-Elektrodenschicht 139 und der Breite der Gate-Elektrodenschicht 139 gebildet. Die Tiefe der Gate-Elektrodenschicht 139 ist der Abstand von dem oberen Endteil und dem unteren Endteil der Gate-Elektrodenschicht 139. Die Tiefe der Gate-Elektrodenschicht 139 ist die Breite des Gate-Grabens 132 bei der mittleren Position zwischen dem oberen Endteil zu dem unteren Endteil der Gate-Elektrodenschicht 139. Der obere Endteil der Gate-Elektrodenschicht 139 ist, falls (bei dieser Ausführungsform in einer konkaven gekrümmten Form) gekrümmt, bei der mittleren Position auf der oberen Oberfläche der Gate-Elektrodenschicht 139.
  • Die Gate-Elektrodenschicht 139 weist p-Typ-Polysilicium auf, das mit p-Typ-Fremdstoffen dotiert ist. Die Gate-Elektrodenschicht 139 weist eine p-Typ-Fremdstoffkonzentration von nicht weniger als die p-Typ-Fremdstoffkonzentration des Körpergebiets 131 auf. Insbesondere weist die Gate-Elektrodenschicht 139 die p-Typ-Fremdstoffkonzentration auf, die die p-Typ-Fremdstoffkonzentration des Körpergebiets 131 überschreitet.
  • Die Gate-Elektrodenschicht 139 kann die p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1018 cm-3 und nicht mehr als 1,0 × 1022 cm-3 aufweisen. Die p-Typ-Fremdstoffe der Gate-Elektrodenschicht 139 können Bor (B), Aluminium (AI), Indium (In) und/oder Gallium (Ga) aufweisen. Die Gate-Elektrodenschicht 139 kann einen Flächenwiderstand von nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (etwa 200 Q/□ bei dieser Ausführungsform) aufweisen.
  • Unter Bezugnahme auf 24 und 26 weist die SiC-Halbleitervorrichtung 101 eine Gate-Verdrahtungsschicht 140 auf, die auf der ersten Hauptoberfläche 103 in dem aktiven Gebiet 106 gebildet ist. Insbesondere ist die Gate-Verdrahtungsschicht 140 auf dem dritten Gebiet 138c der Gate-Isolationsschicht 138 gebildet. Die Gate-Verdrahtungsschicht 140 ist elektrisch mit der Gate-Elektrodenschicht 139, dem Gate-Pad 109 und den Gate-Fingern 110, 111 verbunden. In 26 ist die Gate-Verdrahtungsschicht 140 durch Schraffur angegeben.
  • Bei dieser Ausführungsform ist die Gate-Verdrahtungsschicht 140 entlang der drei Seitenoberflächen 105A, 105B, 105D der SiC-Halbleiterschicht 102 gebildet und grenzt das Innengebiet des aktiven Gebiets 106 aus drei Richtungen ab. Die Gate-Verdrahtungsschicht 140 ist entlang des Außen-Gate-Fingers 110 gebildet.
  • Die Gate-Verdrahtungsschicht 140 ist mit der Gate-Elektrodenschicht 139 verbunden, die von dem Kontaktgrabenteil 134 jedes Gate-Grabens 132 freigelegt ist. Bei dieser Ausführungsform ist die Gate-Verdrahtungsschicht 140 durch einen Herausführungsteil der Gate-Elektrodenschicht 139 gebildet, der von jedem Gate-Graben 132 auf die erste Hauptoberfläche 103 herausgeführt wird. Der obere Endteil der Gate-Verdrahtungsschicht 140 ist mit dem oberen Endteil der Gate-Elektrodenschicht 139 verbunden.
  • Unter Bezugnahme auf 24, 25 und 27 weist die SiC-Halbleitervorrichtung 101 mehrere Source-Gräben 145 (zweite Gräben) auf, die in der ersten Hauptoberfläche 103 in dem aktiven Gebiet 106 gebildet sind. Jeder Source-Graben 145 ist in einem Gebiet zwischen zwei angrenzenden der Gate-Gräben 132 gebildet. Die mehreren Source-Gräben 145 sind jeweils in einer Bandform gebildet, die sich in der ersten Richtung X (der m-Achsenrichtung des SiC-Einkristalls) erstreckt. Die mehreren Source-Gräben 145 sind auf eine Streifenweise gebildet, die sich in einer Draufsicht in der ersten Richtung X erstreckt. Ein Rastermaß in der zweiten Richtung Y zwischen zentralen Teilen der Source-Gräben 145, die jeweils angrenzend sind, beträgt möglicherweise nicht weniger als 1,5 µm und nicht mehr als 3 µm.
  • Jeder Source-Graben 145 durchdringt das Körpergebiet 131 und erreicht das Driftgebiet 127 (die SiC-Epitaxieschicht 122). Jeder Source-Graben 145 weist Seitenwände und eine untere Wand auf. Die Seitenwände, die lange Seiten von jedem Source-Graben 145 bilden, sind durch die a-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die kurze Seiten von jedem Source-Graben 145 bilden, sind durch die m-Ebenen des SiC-Einkristalls gebildet.
  • Die Seitenwände jedes Source-Grabens 145 können sich in der Normalenrichtung Z erstrecken. Die Seitenwände jedes Source-Grabens 145 können näherungsweise senkrecht zu der ersten Hauptoberfläche 103 gebildet sein. Der Winkel zwischen den Seitenwänden jedes Source-Grabens 145 und der ersten Hauptoberfläche 103 innerhalb der SiC-Halbleiterschicht 102 beträgt möglicherweise nicht weniger als 90 Grad und nicht mehr als 95 Grad (z. B. nicht weniger als 91 Grad und nicht mehr als 93 Grad). Jeder Source-Graben 145 kann in einer sich verjüngenden Form gebildet sein, wobei eine Unterseitenfläche kleiner als eine Öffnungsfläche ist.
  • Die untere Wand jedes Source-Grabens 145 ist bei dem Driftgebiet 127 (der SiC-Epitaxieschicht 122) positioniert. Insbesondere ist die untere Wand jedes Source-Grabens 145 bei dem Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122 positioniert. Die untere Wand jedes Source-Grabens 145 ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Gate-Grabens 132 positioniert. Die untere Wand jedes Source-Grabens 145 ist in einem Gebiet zwischen der unteren Wand jedes Gate-Grabens 132 und dem Niederkonzentrationsgebiet 124 gebildet.
  • Die untere Wand jedes Source-Grabens 145 ist der c-Ebene des SiC-Einkristalls zugewandt. Die untere Wand jedes Source-Grabens 145 weist den Abweichungswinkel θ auf, der in der [11-20]-Richtung mit Bezug auf die (0001)-Ebene des SiC-Einkristalls geneigt ist. Die untere Wand jedes Source-Grabens 145 kann parallel zu der ersten Hauptoberfläche 103 gebildet sein. Die untere Wand jedes Source-Grabens 145 kann in einer konvexen gekrümmten Form zu der zweiten Hauptoberfläche 104 hin gebildet sein.
  • Bei dieser Ausführungsform ist die Tiefe jedes Source-Grabens 145 nicht kleiner als die Tiefe jedes Gate-Grabens 132. Insbesondere ist die Tiefe jedes Source-Grabens 145 größer als die Tiefe jedes Gate-Grabens 132. Jeder Source-Graben 145 kann eine Tiefe von nicht weniger als 0,5 µm und nicht mehr als 10 µm (z. B. etwa 2 µm) in der Normalenrichtung Z aufweisen.
  • Das Verhältnis der Tiefe jedes Source-Grabens 145 zu der Tiefe jedes Gate-Grabens 132 beträgt möglicherweise nicht weniger als 1,5. Das Verhältnis der Tiefe jedes Source-Grabens 145 zu der Tiefe jedes Gate-Grabens 132 beträgt bevorzugt nicht weniger als 2. Jeder Source-Graben 145 kann so gebildet sein, dass er eine Tiefe gleich der Tiefe jedes Gate-Grabens 132 aufweist.
  • Die Breite jedes Source-Grabens 145 in der ersten Richtung beträgt möglicherweise nicht weniger als die Breite jedes Gate-Grabens 132 in der ersten Richtung. Die Breite jedes Source-Grabens 145 in der ersten Richtung kann näherungsweise gleich der Breite jedes Gate-Grabens 132 in der ersten Richtung sein. Die Breite jedes Source-Grabens 145 in der ersten Richtung beträgt möglicherweise nicht weniger als 0,1 µm und nicht mehr als 2 µm (z. B. etwa 0,5 µm).
  • Die SiC-Halbleitervorrichtung 101 weist eine Source-Isolationsschicht 146 auf, die auf einer Innenwand jedes Source-Grabens 145 gebildet ist. Die SiC-Halbleitervorrichtung 101 weist auch eine Source-Elektrodenschicht 147 auf, die in jedem Source-Graben 145 mit der Source-Isolationsschicht 146 dazwischen eingebettet ist. In 24 sind die Source-Isolationsschicht 146 und die Source-Elektrodenschicht 147 durch Schraffur angegeben.
  • Die Source-Isolationsschicht 146 ist in einem Film entlang der Innenwandoberfläche jedes Source-Grabens 145 gebildet und grenzt einen vertieften Raum innerhalb jedes Source-Grabens 145 ab. Die Source-Isolationsschicht 146 weist ein erstes Gebiet 146a und ein zweites Gebiet 146b auf. Das erste Gebiet 146a ist entlang der Seitenwände jedes Source-Grabens 145 gebildet. Das zweite Gebiet 146b ist entlang der unteren Wand jedes Source-Grabens 145 gebildet. Die Dicke Tsa des ersten Gebiets 146a ist geringer als die Dicke Tsb des zweiten Gebiets 146b.
  • Das Verhältnis der Dicke Tsb des zweiten Gebiets 146b zu der Dicke Tsa des ersten Gebiets 146a (Tsb/Tsa) beträgt möglicherweise nicht weniger als 2 und nicht mehr als 5. Die Dicke Tsa des ersten Gebiets 146a beträgt möglicherweise nicht weniger als 0,01 µm und nicht mehr als 0,2 µm. Die Dicke Tsb des zweiten Gebiets 146b beträgt möglicherweise nicht weniger als 0,05 µm und nicht mehr als 0,5 µm.
  • Die Dicke Tsa des ersten Gebiets 146a kann näherungsweise gleich der Dicke Ta des ersten Gebiets 146a der Gate-Isolationsschicht 138 sein. Die Dicke Tsb des zweiten Gebiets 146b kann näherungsweise gleich der Dicke Tb des zweiten Gebiets 146b der Gate-Isolationsschicht 138 sein. Die Source-Isolationsschicht 146 kann so gebildet sein, dass sie eine gleichmäßige Dicke aufweist.
  • Die Source-Isolationsschicht 146 weist eine Siliciumoxid(SiO2)-Schicht, eine Siliciumnitrid(SiN)-Schicht, eine Aluminiumoxid(Al2O3)-Schicht, eine Zirconiumoxid(ZrO2)-Schicht und/oder eine Tantaloxid(Ta2O3)-Schicht auf. Die Source-Isolationsschicht 146 kann eine geschichtete Struktur einschließlich einer SiN-Schicht und einer SiO2-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 103 laminiert sind, aufweisen.
  • Die Source-Isolationsschicht 146 kann eine geschichtete Struktur einschließlich einer SiO2-Schicht und einer SiN-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 103 laminiert sind, aufweisen. Die Source-Isolationsschicht 146 kann eine Einzelschichtstruktur aufweisen, die aus einer SiO2-Schicht oder einer SiN-Schicht besteht. Die Source-Isolationsschicht 146 kann das gleiche Isolationsmaterial wie die Gate-Isolationsschicht 138 aufweisen. Bei dieser Ausführungsform weist die Source-Isolationsschicht 146 eine Einzelschichtstruktur auf, die aus einer SiO2-Schicht besteht.
  • Die Source-Elektrodenschicht 147 ist in einem vertieften Raum eingebettet, der durch die Source-Isolationsschicht 146 innerhalb jedes Source-Grabens 145 abgegrenzt wird. Die Source-Elektrodenschicht 147 ist dazu eingerichtet, unter einer Source-Spannung gesteuert zu werden.
  • Die Source-Elektrodenschicht 147 weist einen oberen Endteil auf, der auf der Öffnungsseite jedes Source-Grabens 145 positioniert ist. Der obere Endteil der Source-Elektrodenschicht 147 ist in einer konkaven gekrümmten Form gebildet, die zu der unteren Wand jedes Source-Grabens 145 hin zurückgesetzt ist. Der obere Endteil der Source-Elektrodenschicht 147 kann parallel zu der ersten Hauptoberfläche 103 gebildet werden. Die Source-Elektrodenschicht 147 kann eine Dicke von nicht weniger als 0,5 µm und nicht mehr als 10 µm (z. B. etwa 1 µm) aufweisen.
  • Der obere Endteil der Source-Elektrodenschicht 147 ist in der unteren Wand auf der Seite jedes Source-Grabens 145 mit Bezug auf die erste Hauptoberfläche 103 gebildet. Der obere Endteil der Source-Elektrodenschicht 147 kann bei einer Position höher als jene der ersten Hauptoberfläche 103 sein. Der obere Endteil der Source-Elektrodenschicht 147 kann oberhalb des oberen Endteils der Source-Isolationsschicht 146 hervorstehen. Der obere Endteil der Source-Elektrodenschicht 147 kann bei einer Position niedriger als der obere Endteil der Source-Isolationsschicht 146 sein.
  • Die Source-Elektrodenschicht 147 kann leitfähiges Polysilicium, Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung aufweisen. Die Source-Elektrodenschicht 147 weist bevorzugt leitfähiges Polysilicium mit Eigenschaften ähnlich SiC hinsichtlich Materialeigenschaften auf. Dies ermöglicht, dass eine innerhalb der SiC-Halbleiterschicht 102 erzeugte mechanische Spannung reduziert wird. Bei dieser Ausführungsform weist die Source-Elektrodenschicht 147 p-Typ-Polysilicium auf, das mit p-Typ-Fremdstoffen dotiert ist. In diesem Fall kann die Source-Elektrodenschicht 147 gleichzeitig mit der Gate-Elektrodenschicht 139 gebildet werden.
  • Die Source-Elektrodenschicht 147 weist eine p-Typ-Fremdstoffkonzentration von nicht weniger als die p-Typ-Fremdstoffkonzentration des Körpergebiets 131 auf. Insbesondere weist die Source-Elektrodenschicht 147 die p-Typ-Fremdstoffkonzentration auf, die die p-Typ-Fremdstoffkonzentration des Körpergebiets 131 überschreitet. Die Source-Elektrodenschicht 147 kann die p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1018 cm-3 und nicht mehr als 1,0 × 1022 cm-3 aufweisen. Die Source-Elektrodenschicht 147 kann die p-Typ-Fremdstoffkonzentration aufweisen, die näherungsweise gleich der p-Typ-Fremdstoffkonzentration der Gate-Elektrodenschicht 139 ist. Die p-Typ-Fremdstoffe der Source-Elektrodenschicht 147 können Bor (B), Aluminium (AI), Indium (In) und/oder Gallium (Ga) aufweisen.
  • Die Source-Elektrodenschicht 147 kann einen Flächenwiderstand von nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (etwa 200 Q/□ bei dieser Ausführungsform) aufweisen. Die Source-Elektrodenschicht 147 kann den Flächenwiderstand aufweisen, der näherungsweise gleich dem Flächenwiderstand der Gate-Elektrodenschicht 139 ist. Die Source-Elektrodenschicht 147 kann alternativ oder zusätzlich zu dem p-Typ-Polysilicium ein n-Typ-Polysilicium aufweisen.
  • Die SiC-Halbleitervorrichtung 101 weist dementsprechend die mehreren Graben-Gate-Strukturen 151 und die mehreren Graben-Source-Strukturen 152 auf. Jede Graben-Gate-Struktur 151 weist den Gate-Graben 132, die Gate-Isolationsschicht 138 und die Gate-Elektrodenschicht 139 auf. Jede Graben-Source-Struktur 152 weist den Source-Graben 145, die Source-Isolationsschicht 146 und die Source-Elektrodenschicht 147 auf.
  • Die SiC-Halbleitervorrichtung 101 weist ein n+-Typ-Source-Gebiet 153 auf, das in einem Gebiet entlang der Seitenwände jedes Gate-Grabens 132 in einem Oberflächenschichtteil des Körpergebiets 131 gebildet ist. Das Source-Gebiet 153 kann einen Spitzenwert einer n-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1018 cm-3 und nicht mehr als 1,0 × 1021 cm-3 aufweisen. Eine untere Grenze des Spitzenwertes der n-Typ-Fremdstoffkonzentration des Source-Gebiets 153 beträgt bevorzugt nicht weniger als 1,0 × 1020 cm-3. Die n-Typ-Fremdstoffe des Source-Gebiets 153 können Phosphor (P) sein.
  • Bei dieser Ausführungsform sind mehrere Source-Gebiete 153 entlang der Seitenwände auf einer Seite und auf der anderen Seite jedes Gate-Grabens 132 gebildet. Die mehreren Source-Gebiete 153 sind jeweils in einer Bandform gebildet, die sich in der ersten Richtung X erstreckt. Die mehreren Source-Gebiete 153 sind auf eine Streifenweise gebildet, die sich in einer Draufsicht in der ersten Richtung X erstreckt. Jedes Source-Gebiet 153 ist von der Seitenwand jedes Gate-Grabens 132 und der Seitenwand jedes Source-Grabens 145 freigelegt.
  • Das Source-Gebiet 153, das Körpergebiet 131 und das Driftgebiet 127 sind dementsprechend in dieser Reihenfolge von der ersten Hauptoberfläche 103 zu der zweiten Hauptoberfläche 104 hin in einem Gebiet entlang der Seitenwände der Gate-Gräben 132 in dem Oberflächenschichtteil der ersten Hauptoberfläche 103 gebildet. Kanäle der MISFETs sind in Gebieten entlang der Seitenwände des Gate-Grabens 132 in dem Körpergebiet 131 gebildet. Die Kanäle sind entlang der Seitenwände der Gate-Gräben 132 gebildet, die durch die die a-Ebenen des SiC-Einkristalls in dem Körpergebiet 131 gebildet sind. Das EIN/AUS der Kanäle wird durch die Gate-Elektrodenschichten 139 gesteuert.
  • Die SiC-Halbleitervorrichtung 101 weist mehrere p+-Typ-Kontaktgebiete 154 auf, die in dem Oberflächenschichtteil der ersten Hauptoberfläche 103 in dem aktiven Gebiet 106 gebildet sind. Jedes Kontaktgebiet 154 kann den Spitzenwert P der p-Typ-Fremdstoffkonzentration aufweisen, der den Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 überschreitet. Die p-Typ-Fremdstoffe jedes Kontaktgebiets 154 können Aluminium (AI) sein.
  • Das in 9A gezeigte Kontaktgebiet 42 oder das in 11 gezeigte Aufhebung/Kompensation-Typ-Kontaktgebiet 42 können als das Kontaktgebiet 154 gebildet werden. Das heißt, jedes Kontaktgebiet 154 kann die in 9A gezeigte p-Typ-Fremdstoffkonzentration aufweisen oder kann die in 11 gezeigte p-Typ-Fremdstoffkonzentration aufweisen.
  • Jedes Kontaktgebiet 154 ist in einem Gebiet in einer Draufsicht zwischen zwei angrenzenden der Gate-Gräben 132 gebildet. Jedes Kontaktgebiet 154 ist in einem Gebiet auf einer gegenüberliegenden Seite des Gate-Grabens 132 mit Bezug auf jedes Source-Gebiet 153 gebildet. Jedes Kontaktgebiet 154 ist entlang der Innenwand jedes Source-Grabens 145 gebildet. Bei dieser Ausführungsform sind die mehreren Kontaktgebiete 154 in Intervallen entlang der Innenwand jedes Source-Grabens 145 gebildet. Jedes Kontaktgebiet 154 ist in einem Intervall von jedem Source-Graben 132 gebildet.
  • Jedes Kontaktgebiet 154 bedeckt die Seitenwand und die untere Wand jedes Source-Grabens 145. Der untere Teil jedes Kontaktgebiets 154 kann parallel zu der unteren Wand jedes Source-Grabens 145 gebildet sein. Jedes Kontaktgebiet 154 weist insbesondere integral ein erstes Oberflächenschichtgebiet 154a, ein zweites Oberflächenschichtgebiet 154b und ein Innenwandgebiet 154c (Unterteilgebiet) auf.
  • Das erste Oberflächenschichtgebiet 154a bedeckt die Seitenwand auf einer Seite des Source-Grabens 145 in dem Oberflächenschichtteil des Körpergebiets 131. Das erste Oberflächenschichtgebiet 154a ist elektrisch mit dem Körpergebiet 131 und dem Source-Gebiet 153 verbunden. Das erste Oberflächenschichtgebiet 154a ist in einem Gebiet auf der Seite der ersten Hauptoberfläche 103 mit Bezug auf den unteren Teil des Source-Gebiets 153 positioniert. Bei dieser Ausführungsform weist das erste Oberflächenschichtgebiet 154a einen unteren Teil auf, der sich parallel zu der ersten Hauptoberfläche 103 erstreckt.
  • Bei dieser Ausführungsform ist der untere Teil des ersten Oberflächenschichtgebiets 154a in einem Gebiet zwischen dem unteren Teil des Körpergebiets 131 und dem unteren Teil des Source-Gebiets 153 positioniert. Der untere Teil des ersten Oberflächenschichtgebiets 154a kann in einem Gebiet zwischen der ersten Hauptoberfläche 103 und dem unteren Teil des Körpergebiets 131 positioniert sein.
  • Bei dieser Ausführungsform ist das erste Oberflächenschichtgebiet 154a von dem Source-Graben 145 zu dem an diesen angrenzenden Gate-Graben 132 herausgeführt. Das erste Oberflächenschichtgebiet 154a kann sich zu einem mittleren Gebiet zwischen dem Gate-Graben 132 und dem Source-Graben 145 erstrecken. Ein Endteil des ersten Oberflächenschichtgebiets 154a ist in einem Gebiet zwischen dem Gate-Graben 132 und dem Source-Graben 145 positioniert.
  • Das zweite Oberflächenschichtgebiet 154b bedeckt die Seitenwand auf der anderen Seite des Source-Grabens 145 in dem Oberflächenschichtteil des Körpergebiets 131. Das zweite Oberflächenschichtgebiet 154b ist elektrisch mit dem Körpergebiet 131 und dem Source-Gebiet 153 verbunden. Das zweite Oberflächenschichtgebiet 154b ist in einem Gebiet auf der Seite der ersten Hauptoberfläche 103 mit Bezug auf den unteren Teil des Source-Gebiets 153 positioniert. Das zweite Oberflächenschichtgebiet 154b weist eine Tiefe näherungsweise gleich der Tiefe des ersten Oberflächenschichtgebiets 154a auf. Bei dieser Ausführungsform weist das zweite Oberflächenschichtgebiet 154b einen unteren Teil auf, der sich parallel zu der ersten Hauptoberfläche 103 erstreckt.
  • Bei dieser Ausführungsform ist der untere Teil des zweiten Oberflächenschichtgebiets 154b in einem Gebiet zwischen dem unteren Teil des Körpergebiets 131 und dem unteren Teil des Source-Gebiets 153 positioniert. Der untere Teil des zweiten Oberflächenschichtgebiets 154b kann in einem Gebiet zwischen der ersten Hauptoberfläche 103 und dem unteren Teil des Körpergebiets 131 positioniert sein.
  • Bei dieser Ausführungsform ist das zweite Oberflächenschichtgebiet 154b von der Seitenwand auf der anderen Seite des Source-Grabens 145 zu dem an diesen angrenzenden Gate-Graben 132 herausgeführt. Das zweite Oberflächenschichtgebiet 154b kann sich zu einem mittleren Gebiet zwischen dem Source-Graben 145 und dem Gate-Graben 132 erstrecken. Der Endteil des zweiten Oberflächenschichtgebiets 154b ist in einem Gebiet zwischen dem Gate-Graben 132 und dem Source-Graben 145 positioniert.
  • Das Innenwandgebiet 154c ist in einem Gebiet auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf das erste Oberflächenschichtgebiet 154a und das zweite Oberflächenschichtgebiet 154b (den unteren Teil des Source-Gebiets 153) positioniert. Das Innenwandgebiet 154c ist in einem Gebiet entlang der Innenwand des Source-Grabens 145 in der SiC-Halbleiterschicht 102 gebildet. Das Innenwandgebiet 154c bedeckt die Seitenwand des Source-Grabens 145.
  • Das Innenwandgebiet 154c bedeckt einen Eckteil, der die Seitenwand und die untere Wand des Source-Grabens 145 bedeckt. Das Innenwandgebiet 154c bedeckt die Seitenwand des Source-Grabens 145 von dem Eckteil zu der unteren Wand des Source-Grabens 145. Der untere Teil des Kontaktgebiets 154 ist durch das Innenwandgebiet 154c gebildet.
  • Wenn ein Aufhebung/Kompensation-Typ-Kontaktgebiet 154 (siehe auch 11) eingesetzt wird, werden Teile der p-Typ-Fremdstoffe (Akzeptoren) des ersten Oberflächenschichtgebiets 154a durch die n-Typ-Fremdstoffe (Donatoren) des Source-Gebiets 153 aufgehoben/kompensiert. Außerdem werden Teile der p-Typ-Fremdstoffe (Akzeptoren) des zweiten Oberflächenschichtgebiets 154b durch die n-Typ-Fremdstoffe (Donatoren) des Source-Gebiets 153 aufgehoben/kompensiert.
  • Dies bewirkt, dass das erste Oberflächenschichtgebiet 154a und das zweite Oberflächenschichtgebiet 154b jedes Kontaktgebiets 154 vom Aufhebung/Kompensation-Typ ist. Da sich das Innenwandgebiet 154c jedes Kontaktgebiets 154 nicht in Kontakt mit dem Source-Gebiet 153 befindet, werden die p-Typ-Fremdstoffe (Akzeptoren) des Innenwandgebiets 154c nicht durch die n-Typ-Fremdstoffe (Donatoren) des Source-Gebiets 153 aufgehoben/kompensiert.
  • Dies bewirkt, dass jedes Kontaktgebiet 154 ein aufgehobenes/kompensiertes Gebiet (das erste Oberflächenschichtgebiet 154a und das zweite Oberflächenschichtgebiet 154b) in einem Gebiet auf der Oberflächenschichtteilseite und ein nicht aufgehobenes/kompensiertes Gebiet (das Innenwandgebiet 154c) in einem Gebiet auf der Unterteilseite aufweist.
  • Die SiC-Halbleitervorrichtung 101 weist mehrere tiefe Wannengebiete 155 auf, die in dem Oberflächenschichtteil der ersten Hauptoberfläche 103 gebildet sind. Jedes tiefe Wannengebiet 155 wird auch als ein Stehspannungsanpassungsgebiet (Stehspannungsbeibehaltungsgebiet) bezeichnet, das dazu eingerichtet ist, die Stehspannung der SiC-Halbleiterschicht 102 in dem aktiven Gebiet 106 anzupassen. Jede tiefe Wannengebiet 155 ist in dem Driftgebiet 127 (der SiC-Epitaxieschicht 122) gebildet. Insbesondere ist jedes Tiefe Wannengebiet 155 in dem Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122 gebildet.
  • Jedes tiefe Wannengebiet 155 ist in einer Bandform gebildet, die sich in einer Draufsicht entlang jedes Source-Grabens 145 erstreckt. Jedes tiefe Wannengebiet 155 bedeckt die Seitenwände jedes Source-Grabens 145. Jedes tiefe Wannengebiet 155 bedeckt den Eckteil, der die Seitenwände und die untere Wand jedes Source-Grabens 145 verbindet.
  • Jedes tiefe Wannengebiet 155 bedeckt die Seitenwände jedes Source-Grabens 145 von dem Eckteil zu der unteren Wand jedes Source-Grabens 145. Der untere Teil jedes tiefen Wannengebiets 155 kann parallel zu der unteren Wand jedes Source-Grabens 145 gebildet sein. Jedes tiefe Wannengebiet 155 weist einen unteren Teil auf, der auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Gate-Grabens 132 positioniert ist.
  • Jedes tiefe Wannengebiet 155 ist entlang der Innenwand jedes Source-Grabens 145 gebildet und bedeckt jedes Kontaktgebiet 154. Jedes tiefe Wannengebiet 155 ist elektrisch mit jedem Kontaktgebiet 154 verbunden. Jedes tiefe Wannengebiet 155 setzt sich zu dem Körpergebiet 131 auf den Seitenwänden jedes Source-Grabens 145 fort.
  • Jedes tiefe Wannengebiet 155 kann einen Spitzenwert einer p-Typ-Fremdstoffkonzentration aufweisen, der näherungsweise gleich dem Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 ist. Jedes tiefe Wannengebiet 155 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der den Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 überschreitet. Jedes tiefe Wannengebiet 155 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 ist.
  • Jedes tiefe Wannengebiet 155 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der nicht größer als der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 ist. Jedes tiefe Wannengebiet 155 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 ist. Jedes tiefe Wannengebiet 155 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1019 cm-3 aufweisen. Eine untere Grenze des Spitzenwertes der p-Typ-Fremdstoffkonzentration jedes tiefen Wannengebiets 155 beträgt bevorzugt nicht weniger als 1,0 × 1018 cm-3.
  • Jedes tiefe Wannengebiet 155 bildet einen pn-Übergang mit der SiC-Halbleiterschicht 102 (dem Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122). Eine Verarmungsschicht dehnt sich von dem pn-Übergang zu einem Gebiet zwischen den mehreren Gate-Gräben 132 hin aus, die jeweils angrenzend sind. Die Verarmungsschicht dehnt sich zu einem Gebiet auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Gate-Grabens 132 hin aus. Die Verarmungsschicht, die sich von jedem tiefen Wannengebiet 155 ausdehnt, kann mit der unteren Wand jedes Gate-Grabens 132 überlappen. Die Verarmungsschicht, die sich von dem unteren Teil jedes tiefen Wannengebiets 155 ausdehnt, kann mit der unteren Wand jedes Gate-Grabens 132 überlappen.
  • Mit einer SiC-Halbleitervorrichtung, die nur eine pn-Übergang-Diode aufweist, tritt ein Problem einer Konzentration eines elektrischen Feldes innerhalb der SiC-Halbleiterschicht 102 aufgrund dessen, dass die Struktur frei von Gräben ist, selten auf. Jedes tiefe Wannengebiet 155 bewirkt, dass sich der MISFET vom Graben-Gate-Typ der Struktur einer pn-Übergang-Diode annähert. Dies ermöglicht, dass der MISFET vom Graben-Gate-Typ das elektrische Feld innerhalb der SiC-Halbleiterschicht 102 abschwächt.
  • Eine Verschmälerung des Rastermaßes zwischen den mehreren jeweils angrenzenden tiefen Wannengebieten 155 ist dementsprechend hinsichtlich des Abschwächens der Konzentration des elektrischen Feldes effektiv. Auch mit Bezug auf jedes tiefe Wannengebiet 155, das die unteren Teile auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Gate-Grabens 132 aufweist, kann eine Konzentration eines elektrischen Feldes mit Bezug auf jeden Gate-Graben 132 durch die Verarmungsschicht angemessen abgeschwächt werden.
  • Bevorzugt sind Abstände zwischen den unteren Teilen der mehreren tiefen Wannengebiete 155 und der zweiten Hauptoberfläche 104 im Wesentlichen gleich. Ein Auftreten einer Variation der Abstände zwischen den unteren Teilen der mehreren tiefen Wannengebiete 155 und der zweiten Hauptoberfläche 104 kann dadurch unterdrückt werden. Dementsprechend kann unterdrückt werden, dass die Stehspannung (zum Beispiel eine elektrostatische Durchschlagfestigkeit) der SiC-Halbleiterschicht 102 durch eine Konfiguration der jeweiligen tiefen Wannengebiete 155 begrenzt wird, und daher kann eine Verbesserung der Stehspannung angemessen erzielt werden.
  • Bei dieser Ausführungsform liegt das Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122 in Gebieten zwischen den mehreren jeweils angrenzenden tiefen Wannengebieten 155 dazwischen. Ein JFET(Junction Field Effect Transistor-Sperrschichtfeldeffekttransistor)-Widerstand kann dadurch in den Gebieten zwischen den mehreren jeweils angrenzenden tiefen Wannengebieten 155 reduziert werden.
  • Ferner sind bei dieser Ausführungsform die unteren Teile der jeweiligen tiefen Wannengebiete 155 innerhalb des Hochkonzentrationsgebiets 123 der SiC-Epitaxieschicht 122 positioniert. Strompfade können dadurch in lateraler Richtung parallel zu der ersten Hauptoberfläche 103 von den unteren Teilen der jeweiligen tiefen Wannengebiete 155 ausgedehnt werden. Ein Stromausbreitungswiderstand kann dadurch reduziert werden. Das Niederkonzentrationsgebiet 124 der SiC-Epitaxieschicht 122 erhöht die Stehspannung der SiC-Halbleiterschicht 102 in einer solchen Struktur.
  • Durch das Bilden der Source-Gräben 145 können die p-Typ-Fremdstoffe in die Innenwände der Source-Gräben 145 eingeführt werden. Die jeweiligen tiefen Wannengebiete 155 können dadurch den Source-Gräben 145 entsprechend gebildet werden und das Auftreten einer Variation der Tiefen der jeweiligen tiefen Wannengebiete 155 kann dementsprechend angemessen unterdrückt werden. Außerdem kann durch Verwenden der jeweiligen Source-Gräben 145 jedes tiefe Wannengebiet 155 angemessen in vergleichsweise tiefen Gebieten der SiC-Halbleiterschicht 102 gebildet werden.
  • Unter Bezugnahme auf 24 und 26 weist die SiC-Halbleitervorrichtung 101 ein tiefes p-Typ-Peripherierandwannengebiet 156 auf, das in einem Peripherierandteil des aktiven Gebiets 106 gebildet ist. Das tiefe Peripherierandwannengebiet 156 ist in dem Driftgebiet 127 (der SiC-Epitaxieschicht 122) gebildet. Insbesondere ist das tiefe Peripherierandwannengebiet 156 in dem Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122 gebildet.
  • Das tiefe Peripherierandwannengebiet 156 ist elektrisch mit jedem tiefen Wannengebiet 155 verbunden. Das tiefe Peripherierandwannengebiet 156 weist das gleiche Potential wie jedes tiefe Wannengebiet 155 auf. Bei dieser Ausführungsform ist das tiefe Peripherierandwannengebiet 156 integral mit jedem tiefen Wannengebiet 155 gebildet.
  • Das tiefe Peripherierandwannengebiet 156 ist in einem Gebiet entlang der Innenwand des Kontaktgrabenteils 134 jedes Gate-Grabens 132 in einem Peripherierandteil des aktiven Gebiets 106 gebildet. Das tiefe Peripherierandwannengebiet 156 bedeckt die Seitenwände jedes Kontaktgrabenteils 134. Das tiefe Peripherierandwannengebiet 156 bedeckt einen Eckteil, der die Seitenwände und die untere Wand jedes Kontaktgrabenteils 134 verbindet.
  • Das tiefe Peripherierandwannengebiet 156 bedeckt die Seitenwände jedes Kontaktgrabenteils 134 von dem Eckteil zu der unteren Wand jedes Kontaktgrabenteils 134. Jedes tiefe Wannengebiet 155 setzt sich zu dem Körpergebiet 131 auf den Seitenwänden jedes Kontaktgrabenteils 134 fort. Der untere Teil des Peripherierand-Source-Grabens 156 ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Kontaktgrabenteils 134 positioniert.
  • Das tiefe Peripherierandwannengebiet 156 überlappt in einer Draufsicht mit der Gate-Verdrahtungsschicht 140. Das tiefe Peripherierandwannengebiet 156 liegt der Gate-Verdrahtungsschicht 140 mit der Gate-Isolationsschicht 138 (dem dritten Gebiet 138c) dazwischen gegenüber.
  • Das tiefe Peripherierandwannengebiet 156 weist einen Herausführungsteil 156a auf, der von dem Kontaktgrabenteil 134 in jeden aktiven Grabenteil 133 herausgeführt ist. Der Herausführungsteil 156a ist in dem Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122 gebildet. Der Herausführungsteil 156a erstreckt sich entlang der Seitenwände jedes aktiven Grabenteils 133 von dem Eckteil, um die untere Wand des aktiven Grabenteils 133 zu bedecken. Der Herausführungsteil 156a setzt sich zu dem Körpergebiet 131 auf der Seitenwand jedes aktiven Grabenteils 133 fort. Der untere Teil des Herausführungsteils 156a ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes aktiven Grabenteils 133 positioniert.
  • Das tiefe Peripherierandwannengebiet 156 kann einen Spitzenwert einer p-Typ-Fremdstoffkonzentration aufweisen, der näherungsweise gleich der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 ist. Das tiefe Peripherierandwannengebiet 156 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der den Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 überschreitet. Das tiefe Peripherierandwannengebiet 156 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der geringer als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 ist.
  • Das tiefe Peripherierandwannengebiet 156 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der näherungsweise gleich der p-Typ-Fremdstoffkonzentration jedes tiefen Wannengebiets 155 ist. Das tiefe Peripherierandwannengebiet 156 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der den Spitzenwert der p-Typ-Fremdstoffkonzentration jedes tiefen Wannengebiets 155 überschreitet. Das tiefe Peripherierandwannengebiet 156 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration jedes tiefen Wannengebiets 155 ist.
  • Das tiefe Peripherierandwannengebiet 156 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der nicht größer als der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 ist. Das tiefe Peripherierandwannengebiet 156 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 ist. Das tiefe Peripherierandwannengebiet 156 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1019 cm-3 aufweisen. Eine untere Grenze des Spitzenwertes der p-Typ-Fremdstoffkonzentration des tiefen Peripherierandwannengebiets 156 beträgt bevorzugt nicht weniger als 1,0 × 1018 cm-3.
  • Unter Bezugnahme auf 27 weist die SiC-Halbleitervorrichtung 101 eine Elektrodenschicht 157 mit niedrigem Widerstand auf, die auf der Gate-Elektrodenschicht 139 gebildet ist. Die Elektrodenschicht 157 mit niedrigem Widerstand weist ein leitfähiges Material mit einem Flächenwiderstand auf, der kleiner als der Flächenwiderstand der Gate-Elektrodenschicht 139 ist. Die Elektrodenschicht 157 mit niedrigem Widerstand kann einen Flächenwiderstand von nicht weniger als 0,01 Ω/□ und nicht mehr als 10 Ω/□ aufweisen.
  • Die Elektrodenschicht 157 mit niedrigem Widerstand bedeckt den oberen Endteil der Gate-Elektrodenschicht 139 innerhalb jedes Gate-Grabens 132. Die Elektrodenschicht 157 mit niedrigem Widerstand ist in einem Film gebildet. Die Elektrodenschicht 157 mit niedrigem Widerstand weist einen Verbindungsteil 157a in Kontakt mit dem oberen Endteil der Gate-Elektrodenschicht 139 und einen Nichtverbindungsteil 157b diesem gegenüber auf. Der Verbindungsteil 157a und der Nichtverbindungsteil 157b können jeweils in einer konkaven gekrümmten Form entlang des oberen Endteils der Gate-Elektrodenschicht 139 gebildet sein. Der Verbindungsteil 157a und der Nichtverbindungsteil 157b können jeweils verschiedene Formen aufweisen.
  • Der gesamte Verbindungsteil 157a kann bei einer Position höher als jene der ersten Hauptoberfläche 103 sein. Der gesamte Verbindungsteil 157a kann bei einer Position niedriger als jene der ersten Hauptoberfläche 103 sein. Der Verbindungsteil 157a kann einen Teil aufweisen, der sich bei einer Position höher als jene der ersten Hauptoberfläche 103 befindet. Der Verbindungsteil 157a kann einen Teil aufweisen, der sich bei einer Position niedriger als jene der ersten Hauptoberfläche 103 befindet. Zum Beispiel kann sich ein zentraler Teil des Verbindungsteils 157a bei einer Position niedriger als jene der ersten Hauptoberfläche 103 befinden, während sich ein Peripherierandteil des Verbindungsteils 157a bei einer Position höher als jene der ersten Hauptoberfläche 103 befinden kann.
  • Der gesamte Nichtverbindungsteil 157b kann bei einer Position höher als jene der ersten Hauptoberfläche 103 sein. Der gesamte Nichtverbindungsteil 157b kann bei einer Position niedriger als jene der ersten Hauptoberfläche 103 sein. Der Nichtverbindungsteil 157b kann einen Teil aufweisen, der sich bei einer Position höher als jene der ersten Hauptoberfläche 103 befindet. Der Nichtverbindungsteil 157b kann einen Teil aufweisen, der sich bei einer Position niedriger als jene der ersten Hauptoberfläche 103 befindet. Zum Beispiel kann sich ein zentraler Teil des Nichtverbindungsteils 157b bei einer Position niedriger als jene der ersten Hauptoberfläche 103 befinden, während sich ein Peripherierandteil des Nichtverbindungsteils 157b bei einer Position höher als jene der ersten Hauptoberfläche 103 befinden kann.
  • Die Elektrodenschicht 157 mit niedrigem Widerstand weist einen Randteil 157c in Kontakt mit der Gate-Isolationsschicht 138 auf. Der Randteil 157c befindet sich in Kontakt mit dem Eckteil, der das erste Gebiet 138a und das zweite Gebiet 138b der Gate-Isolationsschicht 138 verbindet. Der Randteil 157c befindet sich in Kontakt mit dem dritten Gebiet 138c der Gate-Isolationsschicht 138. Insbesondere befindet sich der Randteil 157c in Kontakt mit dem Ausbuchtungsteil 138d der Gate-Isolationsschicht 138.
  • Der Randteil 157c ist in einem Gebiet auf der Seite der ersten Hauptoberfläche 103 mit Bezug auf den unteren Teil des Source-Gebiets 153 gebildet. Der Randteil 157c ist in einem Gebiet auf der Seite der ersten Hauptoberfläche 103 mit Bezug auf das Grenzgebiet zwischen dem Körpergebiet 131 und dem Source-Gebiet 153 gebildet. Der Randteil 157c liegt dadurch dem Source-Gebiet 153 mit der Gate-Isolationsschicht 138 dazwischen gegenüber. Der Randteil 157c liegt nicht dem Körpergebiet 131 mit der Gate-Isolationsschicht 138 dazwischen gegenüber.
  • Gemäß der Struktur oben kann das Bilden eines Strompfades in einem Gebiet der Gate-Isolationsschicht 138 zwischen der Elektrodenschicht 157 mit niedrigem Widerstand und dem Körpergebiet 131 unterdrückt werden. Der Strompfad kann durch ungewollte Diffusion eines Elektrodenmaterials der Elektrodenschicht 157 mit niedrigem Widerstand in die Gate-Isolationsschicht 138 gebildet werden. Insbesondere ist eine Gestaltung, bei der der Randteil 157c mit dem vergleichsweise dicken dritten Randgebiet 138c der Gate-Isolationsschicht 138 (dem Eckteil der Gate-Isolationsschicht 138) verbunden ist, effektiv zum Reduzieren des Risikos des Bildens des Strompfades.
  • Die Dicke TR der Elektrodenschicht 157 mit niedrigem Widerstand beträgt nicht mehr als die Dicke TG der Gate-Elektrodenschicht 139 (TR ≤ TG) in der Normalenrichtung Z. Die Dicke TR der Elektrodenschicht 157 mit niedrigem Widerstand beträgt bevorzugt weniger als die Dicke TG der Gate-Elektrodenschicht 139 (TR < TG). Insbesondere beträgt die Dicke TR der Elektrodenschicht 157 mit niedrigem Widerstand bevorzugt beträgt nicht mehr als die Hälfte der Dicke TG der Gate-Elektrodenschicht 139 (TR ≤ TG/2).
  • Das Verhältnis der Dicke TR der Elektrodenschicht 157 mit niedrigem Widerstand zu der Dicke TG der Gate-Elektrodenschicht 139 (TR/TG) beträgt nicht weniger als 0,01 und nicht mehr als 1. Die Dicke TG der Gate-Elektrodenschicht 139 beträgt möglicherweise nicht weniger als 0,5 µm und nicht mehr als 3 µm. Die Dicke TR der Elektrodenschicht 157 mit niedrigem Widerstand beträgt möglicherweise nicht weniger als 0,01 µm und nicht mehr als 3 µm.
  • Ein Strom, der in jeden Gate-Graben 132 geliefert wird, fließt durch die Elektrodenschicht 157 mit niedrigem Widerstand, die einen relativ niedrigen Flächenwiderstand aufweist, und wird zu der gesamten Gate-Elektrodenschicht 139 übertragen. Dies ermöglicht, dass die gesamte Gate-Elektrodenschicht 139 (das gesamte aktive Gebiet 106) unmittelbar von einem Aus-Zustand in den Ein-Zustand übergeht und daher kann eine Verzögerung der Schaltreaktion unterdrückt werden.
  • Insbesondere kann, obwohl eine Zeit zur Übertragung eines Stroms notwendig ist, falls die Gate-Gräben 132 jeweils eine Länge in der Millimetergrößenordnung (eine Länge nicht kleiner als 1 mm) aufweisen, die Verzögerung der Schaltreaktion durch die Elektrodenschicht 157 mit niedrigem Widerstand angemessen unterdrückt werden. Das heißt, die Elektrodenschicht 157 mit niedrigem Widerstand ist in einer Stromverteilungselektrodenschicht gebildet, die den Strom in jeden Gate-Graben 132 verteilt.
  • Außerdem nehmen die Breite, die Tiefe, die Querschnittsfläche usw. der Gate-Elektrodenschicht 139 mit fortschreitender Verfeinerung der Zellenstruktur ab und es gibt somit Bedenken für die Verzögerung der Schaltreaktion aufgrund der Zunahme des elektrischen Widerstands innerhalb jedes Gate-Grabens 132. In dieser Hinsicht kann bezüglich der Elektrodenschicht 157 mit niedrigem Widerstand bewirkt werden, dass die Gesamtheiten der Gate-Elektrodenschichten 149 schnell von dem Aus-Zustand in den Ein-Zustand übergehen, und daher kann die Verzögerung der Schaltreaktion aufgrund einer Verfeinerung angemessen unterdrückt werden.
  • Unter Bezugnahme auf 26 bedeckt bei dieser Ausführungsform die Elektrodenschicht 157 mit niedrigem Widerstand auch den oberen Endteil der Gate-Verdrahtungsschicht 140. Der Teil der Elektrodenschicht 157 mit niedrigem Widerstand, der den oberen Endteil der Gate-Verdrahtungsschicht 140 bedeckt, ist integral mit dem Teil der Elektrodenschicht 157 mit niedrigem Widerstand gebildet, der den oberen Endteil der Gate-Elektrodenschicht 139 bedeckt. Die Elektrodenschicht 157 mit niedrigem Widerstand 157 bedeckt dementsprechend die gesamte Gate-Elektrodenschicht 139 und die gesamte Gate-Verdrahtungsschicht 140.
  • Entsprechend wird der Strom, der von der Gate-Hauptoberflächenelektrodenschicht 108 an die Gate-Verdrahtungsschicht 140 geliefert wird, durch die Elektrodenschicht 157 mit niedrigem Widerstand, die den relativ niedrigen Flächenwiderstand aufweist, an die gesamte Gate-Elektrodenschicht 139 und die gesamte Gate-Verdrahtungsschicht 140 übertragen. Dies ermöglicht, dass die gesamte Gate-Elektrodenschicht 139 (das gesamte aktive Gebiet 106) mittels der Gate-Verdrahtungsschicht 140 unmittelbar von dem Aus-Zustand in den Ein-Zustand übergeht und daher kann eine Verzögerung der Schaltreaktion unterdrückt werden. Insbesondere falls die Gate-Gräben 132 jeweils eine Länge in der Größenordnung von Millimetern aufweisen, kann die Elektrodenschicht 157 mit niedrigem Widerstand, die den oberen Endteil der Gate-Verdrahtungsschicht 140 bedeckt, die Verzögerung der Schaltreaktion angemessen unterdrücken.
  • Die Elektrodenschicht 157 mit niedrigem Widerstand weist eine Polycidschicht auf. Die Polycidschicht wird durch Teile gebildet, die Oberflächenschichtteile der Gate-Elektrodenschichten 149 bilden, die durch ein Metallmaterial silicidiert werden. Insbesondere besteht die Polycidschicht aus einer p-Typ-Polycidschicht einschließlich p-Typ-Fremdstoffen, die in der Gate-Elektrodenschicht 139 dotiert sind (p-Typ-Polysilicium). Die Polycidschicht weist bevorzugt einen spezifischen Widerstand von nicht weniger als 10 µΩ·cm und nicht mehr als 110 µΩ·cm auf.
  • Der Flächenwiderstand innerhalb des Gate-Grabens 132, der mit der Gate-Elektrodenschicht 139 und der Elektrodenschicht 157 mit niedrigem Widerstand eingebettet ist, beträgt nicht mehr als der Flächenwiderstand von nur der Gate-Elektrodenschicht 139. Der Flächenwiderstand innerhalb des Gate-Grabens 132 beträgt bevorzugt nicht mehr als ein Flächenwiderstand eines n-Typ-Polysiliciums, das mit n-Typ-Fremdstoffen dotiert ist.
  • Der Flächenwiderstand innerhalb des Gate-Grabens 132 entspricht etwa dem Flächenwiderstand der Elektrodenschicht 157 mit niedrigem Widerstand. Das heißt, der Flächenwiderstand innerhalb des Gate-Grabens 132 beträgt möglicherweise nicht weniger als 0,01 Ω/□ und nicht mehr als 10Ω/□. Der Flächenwiderstand innerhalb des Gate-Grabens 132 beträgt bevorzugt weniger als 10 Ω/□.
  • Die Elektrodenschicht 157 mit niedrigem Widerstand kann TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und/oder WSi2 aufweisen. Unter diesen Typen weisen NiSi, CoSi2 und TiSi2 jeweils einen relativ niedrigen spezifischen Widerstand und eine relativ niedrige Temperaturabhängigkeit auf, wobei sie als eine Polycidschicht geeignet sind, die die Elektrodenschicht 157 mit niedrigem Widerstand bildet.
  • Die SiC-Halbleitervorrichtung 101 weist mehrere Source-Subgräben 158 auf, die in einem Gebiet der ersten Hauptoberfläche 103 entlang des oberen Endteils der Source-Elektrodenschicht 147 gebildet sind und sich in Kommunikation mit den jeweiligen Source-Gräben 145 befinden. Jeder Source-Subgraben 158 bildet einen Teil der Seitenwände jedes Source-Grabens 145. Bei dieser Ausführungsform ist jeder Source-Subgraben 158 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die den oberen Endteil der Source-Elektrodenschicht 147 in einer Draufsicht umgibt. Der Source-Subgraben 158 grenzt an den oberen Endteil der Source-Elektrodenschicht 147 an.
  • Der Source-Subgraben 158 wird durch Herabgraben in einen Teil der Source-Isolationsschicht 146 gebildet. Der Source-Subgraben 158 wird in einer sich verjüngenden Form gebildet, wobei eine Unterseitenfläche kleiner als eine Öffnungsfläche ist. Die untere Wand des Source-Subgrabens 158 kann in einer konvexen gekrümmten Form zu der zweiten Hauptoberfläche 104 hin gebildet sein. Insbesondere wird der Source-Subgraben 158 durch Herabgraben von der ersten Hauptoberfläche 103 in den oberen Endteil der Source-Isolationsschicht 146 und den oberen Endteil der Source-Elektroden-Schicht 147 gebildet.
  • Der obere Endteil der Source-Elektrodenschicht 147 weist eine Form auf, die von dem unteren Endteil der Source-Elektrodenschicht 147 nach innen begrenzt ist. Der untere Endteil der Source-Elektrodenschicht 147 ist ein Teil der Source-Elektrodenschicht 147, der auf der Seite der unteren Wand des entsprechenden Source-Grabens 145 positioniert ist. Eine Breite in der ersten Richtung des oberen Endteils der Source-Elektrodenschicht 147 kann kleiner als eine Breite in der ersten Richtung des unteren Endteils der Source-Elektrodenschicht 147 sein.
  • Eine Innenwand des Source-Subgrabens 158 legt das Source-Gebiet 153, das Kontaktgebiet 154, die Source-Isolationsschicht 146 und die Source-Elektrodenschicht 147 frei. Die Innenwand des Source-Subgrabens 158 legt das erste Oberflächenschichtgebiet 154a und das zweite Oberflächenschichtgebiet 154b des Kontaktgebiets 154 frei.
  • Die untere Wand des Source-Subgrabens 158 legt wenigstens das erste Gebiet 146a der Source-Isolationsschicht 146 frei. Dementsprechend befindet sich der obere Endteil des ersten Gebiets 146a der Source-Isolationsschicht 146 bei einer Position niedriger als jene der ersten Hauptoberfläche 103.
  • Ein Öffnungsrandteil 159 jedes Source-Grabens 145 weist einen geneigten Teil 160 auf, der von der ersten Hauptoberfläche 103 abwärts zu dem Inneren jedes Source-Grabens 145 hin geneigt ist. Der Öffnungsrandteil 159 jedes Source-Grabens 145 ist ein Eckteil, der die erste Hauptoberfläche 103 und die Seitenwände jedes Source-Grabens 145 verbindet. Der geneigte Teil 160 jedes Source-Grabens 145 ist durch den Source-Subgraben 158 gebildet.
  • Bei dieser Ausführungsform ist der geneigte Teil 160 in einer konkaven gekrümmten Form zu dem Inneren der SiC-Halbleiterschicht 102 hin gebildet. Der geneigte Teil 160 kann in einer konvexen gekrümmten Form zu dem Inneren des Source-Subgrabens 158 hin gebildet sein. Der geneigte Teil 160 ist dazu eingerichtet, die Konzentration des elektrischen Feldes in dem Öffnungsrandteil 159 jedes Source-Grabens 145 abzuschwächen.
  • Unter Bezugnahme auf 28 und 29 weist das aktive Gebiet 106 eine aktive Hauptoberfläche 161 auf, die einen Teil der ersten Hauptoberfläche 103 bildet. Das Außengebiet 107 weist eine Außenhauptoberfläche 162 auf, die einen Teil der ersten Hauptoberfläche 103 bildet. Bei dieser Ausführungsform ist die Außenhauptoberfläche 162 mit den Seitenoberflächen 105A bis 105D verbunden.
  • Die aktive Hauptoberfläche 161 und die Außenhauptoberfläche 162 sind jeweils der c-Ebene des SiC-Einkristalls zugewandt. Außerdem weisen die aktive Hauptoberfläche 161 und die Außenhauptoberfläche 162 jeweils den Abweichungswinkel θ auf, der in der [11-20]-Richtung mit Bezug auf die (0001)-Ebene des SiC-Einkristalls geneigt ist.
  • Die Außenhauptoberfläche 162 ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die aktive Hauptoberfläche 161 positioniert. Bei dieser Ausführungsform ist das Außengebiet 107 durch Herabgraben in die erste Hauptoberfläche 103 zu der Seite der zweiten Hauptoberfläche 104 hin gebildet. Die Außenhauptoberfläche 162 ist daher in einem Gebiet gebildet, das zu der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die aktive Hauptoberfläche 161 hin vertieft ist.
  • Die Außenhauptoberfläche 162 kann auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Gate-Grabens 132 positioniert sein. Bei dieser Ausführungsform ist die Außenhauptoberfläche 162 bei einer Tiefenposition gebildet, die näherungsweise gleich jener der unteren Wand jedes Source-Grabens 145 ist. Das heißt, die Außenhauptoberfläche 162 kann auf im Wesentlichen der gleichen Ebene wie die unteren Wände der jeweiligen Source-Gräben 145 positioniert sein. Der Abstand zwischen der Außenhauptoberfläche 162 und der zweiten Hauptoberfläche 104 kann ebenfalls näherungsweise gleich dem Abstand zwischen der unteren Wand jedes Source-Grabens 145 und der zweiten Hauptoberfläche 104 sein.
  • Die Außenhauptoberfläche 162 kann auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Source-Grabens 145 positioniert sein. Die Außenhauptoberfläche 162 kann auf der Seite der zweiten Hauptoberfläche 104 innerhalb eines Bereichs von nicht weniger als 0 µm und nicht mehr als 1 µm mit Bezug auf die untere Wand jedes Source-Grabens 145 positioniert sein.
  • Die Außenhauptoberfläche 162 legt die SiC-Epitaxieschicht 122 frei. Insbesondere legt die Außenhauptoberfläche 162 das Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122 frei. Die Außenhauptoberfläche 162 liegt dem Niederkonzentrationsgebiet 124 mit dem Hochkonzentrationsgebiet 123 dazwischen gegenüber.
  • Bei dieser Ausführungsform ist das aktive Gebiet 106 durch das Außengebiet 107 in einer Mesaform abgegrenzt. Das aktive Gebiet 106 ist dementsprechend als eine aktive Mesa 163 in einer Mesaform gebildet, die gegenüber dem Außengebiet 107 aufwärts hervorsteht. Die aktive Mesa 163 weist aktive Seitenwände 164 auf, die die aktive Hauptoberfläche 161 mit der Außenhauptoberfläche 162 verbinden. Die aktiven Seitenwände 164 grenzen das Grenzgebiet zwischen dem aktiven Gebiet 106 und dem Außengebiet 107 ab. Die erste Hauptoberfläche 103 ist durch die aktive Hauptoberfläche 161, die Außenhauptoberfläche 162 und die aktiven Seitenwände 164 gebildet.
  • Bei dieser Ausführungsform erstrecken sich die aktiven Seitenwände 164 in der Normalenrichtung Z der aktiven Hauptoberfläche 161 (der Außenhauptoberfläche 162). Die aktiven Seitenwände 164 sind durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet. Die aktiven Seitenwände 164 können geneigte Oberflächen aufweisen, die von der aktiven Hauptoberfläche 161 abwärts zu der Außenhauptoberfläche 162 hin geneigt sind. Ein Neigungswinkel der aktiven Seitenwand 164 ist der Winkel zwischen der aktiven Seitenwand 164 und der aktiven Hauptoberfläche 161 innerhalb der SiC-Halbleiterschicht 102.
  • In diesem Fall kann der Neigungswinkel der aktiven Seitenwand 164 mehr als 90 Grad und nicht mehr als 135 Grad betragen. Der Neigungswinkel der aktiven Seitenwand 164 kann mehr als 90 Grad und nicht mehr als 95 Grad, nicht weniger als 95 Grad und nicht mehr als 100 Grad, nicht weniger als 100 Grad und nicht mehr als 110 Grad, nicht weniger als 110 Grad und nicht mehr als 120 Grad oder nicht weniger als 120 Grad und nicht mehr als 135 Grad betragen. Der Neigungswinkel der aktiven Seitenwand 164 ist beträgt bevorzugt mehr als 90 Grad und nicht mehr als 95 Grad.
  • Die aktiven Seitenwände 164 legen die SiC-Epitaxieschicht 122 frei. Insbesondere legen die aktiven Seitenwände 164 das Hochkonzentrationsgebiet 123 der SiC-Epitaxieschicht 122 frei. Die aktiven Seitenwände 164 legen wenigstens das Körpergebiet 131 in einem Gebiet auf der Seite der aktiven Hauptoberfläche 161 frei. 28 und 29 zeigen einen beispielhaften Modus, bei dem die aktiven Seitenwände 164 das Körpergebiet 131 und das Source-Gebiet 153 freilegen.
  • Die SiC-Halbleitervorrichtung 101 weist ein p+-Typ-Diodengebiet 171 (Fremdstoffgebiet) auf, das in einem Oberflächenschichtteil der Außenhauptoberfläche 162 gebildet ist. Die SiC-Halbleitervorrichtung 101 weist auch ein tiefes p-Typ-Außenwannengebiet 172 auf, das in dem Oberflächenschichtteil der Außenhauptoberfläche 162 gebildet ist. Die SiC-Halbleitervorrichtung 101 weist auch eine p-Typ-Feldbegrenzungsstruktur 173 auf, die in dem Oberflächenschichtteil der Außenhauptoberfläche 162 gebildet ist.
  • Das Diodengebiet 171 ist in einem Gebiet zwischen den aktiven Seitenwänden 164 und den Seitenoberflächen 105A bis 105D in dem Außengebiet 107 gebildet. Das Diodengebiet 171 ist in Intervallen von den aktiven Seitenwänden 164 und den Seitenoberflächen 105A bis 105D gebildet. Das Diodengebiet 171 erstreckt sich in einer Draufsicht in einer Bandform entlang des aktiven Gebiets 106. Bei dieser Ausführungsform ist das Diodengebiet 171 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 106 in einer Draufsicht umgibt. Das Diodengebiet 171 überlappt in einer Draufsicht mit der Source-Leitungsführungsverdrahtung 116.
  • Das Diodengebiet 171 bildet einen pn-Übergang mit der SiC-Halbleiterschicht 102. Insbesondere ist das Diodengebiet 171 innerhalb der SiC-Epitaxieschicht 122 positioniert. Das Diodengebiet 171 bildet daher den pn-Übergang mit der SiC-Epitaxieschicht 122. Insbesondere ist das Diodengebiet 171 innerhalb des Hochkonzentrationsgebiets 123 der SiC-Epitaxieschicht 122 gebildet. Das Diodengebiet 171 bildet daher den pn-Übergang mit dem Hochkonzentrationsgebiet 123.
  • Eine pn-Übergang-Diode D mit dem Diodengebiet 171 als eine Anode und der SiC-Halbleiterschicht 102 als eine Kathode ist dadurch gebildet. Das Diodengebiet 171 ist elektrisch mit der Source-Leitungsführungsverdrahtung 116 verbunden. Das Diodengebiet 171 bildet einen Teil der Lawinenstromabsorptionsstruktur.
  • Das gesamte Diodengebiet 171 ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Gate-Grabens 132 positioniert. Ein unterer Teil des Diodengebiets 171 ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Source-Grabens 145 positioniert. Der untere Teil des Diodengebiets 171 kann bei einer Tiefenposition gebildet sein, die näherungsweise gleich jener des unteren Teils des Kontaktgebiets 154 ist. Der untere Teil des Diodengebiets 171 kann auf im Wesentlichen der gleichen Ebene wie die unteren Teile der Kontaktgebiete 154 positioniert sein.
  • Der Abstand zwischen dem unteren Teil des Diodengebiets 171 und der zweiten Hauptoberfläche 104 kann näherungsweise gleich dem Abstand zwischen dem unteren Teil des Kontaktgebiets 154 und der zweiten Hauptoberfläche 104 sein. Der untere Teil des Diodengebiets 171 kann auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf den unteren Teil des Kontaktgebiets 154 positioniert sein. Der untere Teil des Diodengebiets 171 kann auf der Seite der zweiten Hauptoberfläche 104 innerhalb eines Bereichs von nicht weniger als 0 µm und nicht mehr als 1 µm mit Bezug auf den unteren Teil des Kontaktgebiets 154 positioniert sein.
  • Wenn das in 9A gezeigte Kontaktgebiet 42 als das Kontaktgebiet 154 eingesetzt wird, kann das Diodengebiet 171 einen Spitzenwert einer p-Typ-Fremdstoffkonzentration aufweisen, der näherungsweise gleich dem Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 ist. Das Diodengebiet 171 weist den Spitzenwert der p-Typ-Fremdstoffkonzentration von nicht mehr als 1,0 × 1020 cm-3 auf. Der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 171 liegt bevorzugt innerhalb eines Bereichs von nicht weniger als 1,0 × 1017 cm-3 und nicht mehr als 1,0 × 1020 cm-3.
  • Die Dicke (Tiefe) des Diodengebiets 171 ist bevorzugt näherungsweise gleich der Dicke (Tiefe) des Kontaktgebiets 154. Außerdem weist das Diodengebiet 171 bevorzugt eine p-Typ-Fremdstoffkonzentration auf, die gleich der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 ist. Diese Struktur ermöglicht, dass das Kontaktgebiet 154 und das Diodengebiet 171 unter Verwendung derselben Maske gebildet werden.
  • Das Kontaktgebiet 154 und das Diodengebiet 171 können unter Verwendung unterschiedlicher Masken gebildet werden. In diesem Fall kann das Diodengebiet 171 die p-Typ-Fremdstoffkonzentration aufweisen, die die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 überschreitet. Das Diodengebiet 171 kann die p-Typ-Fremdstoffkonzentration aufweisen, die nicht mehr als 1,0 × 1020 cm-3 beträgt und die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 überschreitet.
  • Das Diodengebiet 171 kann die p-Typ-Fremdstoffkonzentration mit dem Spitzenwert aufweisen, der 1,0 × 1020 cm-3 überschreitet. Der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 171 kann innerhalb eines Bereichs von mehr als 1,0 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 liegen. In diesem Fall kann, während das Kontaktgebiet 154 und das Diodengebiet 171 nicht gleichzeitig gebildet werden können, eine Gestaltung vorgenommen werden, die sich auf die Charakteristiken der pn-Übergang-Diode D konzentriert.
  • In diesem Fall kann das Diodengebiet 171 eine Dicke (Tiefe) aufweisen, die von jener des Kontaktgebiets 154 verschieden ist. Die Dicke (Tiefe) des Diodengebiets 171 ist möglicherweise nicht geringer als die Dicke (Tiefe) des Kontaktgebiets 154. Die Dicke (Tiefe) des Diodengebiets 171 kann bevorzugt geringer als der Dicke (Tiefe) des Kontaktgebiets 154 sein.
  • Andererseits kann, wenn das in 11 gezeigte Aufhebung/Kompensation-Typ-Kontaktgebiet 42 als das Kontaktgebiet 154 eingesetzt wird, das Diodengebiet 171 den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der den Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 überschreitet. In diesem Fall kann der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 171 innerhalb eines Bereichs von mehr als 1,0 × 1020 cm-3 und nicht mehr als 1,0 × 1021 cm-3 unter einer Bedingung liegen, dass er größer als der Spitzenwert der n-Typ-Fremdstoffkonzentration des Source-Gebiets 153 ist.
  • In diesem Fall kann das Diodengebiet 171 eine Dicke (Tiefe) aufweisen, die gleich der Dicke (Tiefe) des Kontaktgebiets 154 ist. Das dementsprechend eingerichtete Diodengebiet 171 ermöglicht, dass das Kontaktgebiet 154 und das Diodengebiet 171 unter Verwendung derselben Maske gebildet werden. Außerdem kann, wenn das Aufhebung/Kompensation-Typ-Kontaktgebiet 154 eingesetzt wird, ein Gestaltungsschwerpunkt auf die Charakteristiken der pn-Übergang-Diode gelegt werden, während zur gleichen Zeit das Kontaktgebiet 154 und das Diodengebiet 171 gebildet werden.
  • Das tiefe Außenwannengebiet 172 ist in einer Draufsicht in einem Gebiet zwischen den aktiven Seitenwänden 164 und dem Diodengebiet 171 gebildet. Bei dieser Ausführungsfirm ist das tiefe Außenwannengebiet 172 in Intervallen von den aktiven Seitenwänden 164 zu der Seite des Diodengebiets 171 hin gebildet. Das tiefe Außenwannengebiet 172 wird auch als ein Stehspannungsanpassungsgebiet (Stehspannungsbeibehaltungsgebiet) bezeichnet, das dazu eingerichtet ist, die Stehspannung der SiC-Halbleiterschicht 102 in dem Außengebiet 107 anzupassen.
  • Das tiefe Außenwannengebiet 172 erstreckt sich in einer Draufsicht in einer Bandform entlang des aktiven Gebiets 106. Bei dieser Ausführungsform ist das tiefe Außenwannengebiet 172 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 106 in einer Draufsicht umgibt. Das tiefe Außenwannengebiet 172 ist über das Diodengebiet 171 elektrisch mit der Source-Leitungsführungsverdrahtung 116 verbunden. Das tiefe Außenwannengebiet 172 kann einen Teil der pn-Übergang-Diode D bilden. Das tiefe Außenwannengebiet 172 kann einen Teil der Lawinenstromabsorptionsstruktur bilden.
  • Das gesamte tiefe Außenwannengebiet 172 ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Gate-Grabens 132 positioniert. Der untere Teil des tiefen Außenwannengebiets 172 ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Source-Grabens 145 positioniert.
  • Ein Innenperipherierand des tiefen Außenwannengebiets 172 erstreckt sich zu der Nähe des Grenzgebiets zwischen dem aktiven Gebiet 106 und dem Außengebiet 107. Das tiefe Außenwannengebiet 172 kann das Grenzgebiet zwischen dem aktiven Gebiet 106 und dem Außengebiet 107 kreuzen. Der Innenperipherierand des tiefen Außenwannengebiets 172 kann einen Eckteil bedecken, der die aktiven Seitenwände 164 und die Außenhauptoberfläche 162 verbindet. Der Innenperipherierand des tiefen Außenwannengebiets 172 kann sich ferner entlang der aktiven Seitenwände 164 erstrecken und kann mit dem Körpergebiet 131 verbunden sein.
  • Bei dieser Ausführungsform bedeckt ein Außenperipherierand des tiefen Außenwannengebiets 172 das Diodengebiet 171 von der Seite der zweiten Hauptoberfläche 104. Das tiefe Außenwannengebiet 172 kann in einer Draufsicht mit der Source-Leitungsführungsverdrahtung 116 überlappen. Der Außenperipherierand des tiefen Außenwannengebiets 172 kann in einem Intervall von dem Diodengebiet 171 zu der Seite der aktiven Seitenwände 164 hin gebildet sein.
  • Der untere Teil des tiefen Außenwannengebiets 172 ist auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf den unteren Teil des Diodengebiets 171 positioniert. Der untere Teil des tiefen Außenwannengebiets 172 kann bei einer Tiefenposition gebildet sein, die näherungsweise gleich jener des unteren Teils jedes tiefen Wannengebiets 155 ist. Der untere Teil des tiefen Außenwannengebiets 172 kann auf im Wesentlichen der gleichen Ebene wie der untere Teil jedes tiefen Wannengebiets 155 positioniert sein.
  • Der Abstand zwischen dem unteren Teil des tiefen Außenwannengebiets 172 und der Außenhauptoberfläche 162 kann näherungsweise gleich dem Abstand zwischen dem unteren Teil jedes tiefen Wannengebiets 155 und der unteren Wand jedes Source-Grabens 145 sein. Der Abstand zwischen dem unteren Teil des tiefen Außenwannengebiets 172 und der zweiten Hauptoberfläche 104 kann näherungsweise gleich dem Abstand zwischen dem unteren Teil jedes tiefen Wannengebiets 155 und der zweiten Hauptoberfläche 104 sein.
  • Der untere Teil des tiefen Außenwannengebiets 172 kann auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf den unteren Teil jedes tiefen Wannengebiets 155 positioniert sein. Der untere Teil des tiefen Außenwannengebiets 172 kann auf der Seite der zweiten Hauptoberfläche 104 innerhalb eines Bereichs von nicht weniger als 0 µm und nicht mehr als 1 µm mit Bezug auf den unteren Teil jedes tiefen Wannengebiets 155 positioniert sein.
  • Das Auftreten einer Variation kann daher zwischen dem Abstand zwischen dem unteren Teil des tiefen Außenwannengebiets 172 und der zweiten Hauptoberfläche 104 und dem Abstand zwischen dem unteren Teil jedes tiefen Wannengebiets 155 und der zweiten Hauptoberfläche 104 unterdrückt werden. Dementsprechend kann unterdrückt werden, dass die Stehspannung (zum Beispiel die Durchschlagfestigkeit) der SiC-Halbleiterschicht 102 durch eine Konfiguration des tiefen Außenwannengebiets 172 und der jeweiligen tiefen Wannengebiete 155 begrenzt wird, und daher kann eine Verbesserung der Stehspannung angemessen erzielt werden.
  • Das tiefe Außenwannengebiet 172 kann einen Spitzenwert einer p-Typ-Fremdstoffkonzentration aufweisen, der nicht größer als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 171 ist. Das tiefe Außenwannengebiet 172 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 171 ist. Das tiefe Außenwannengebiet 172 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der näherungsweise gleich dem Spitzenwert der p-Typ-Fremdstoffkonzentration jedes tiefen Wannengebiets 155 ist. Das tiefe Außenwannengebiet 172 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der näherungsweise gleich dem Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 ist.
  • Das tiefe Außenwannengebiet 172 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der den Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 überschreitet. Das tiefe Außenwannengebiet 172 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Körpergebiets 131 ist. Das tiefe Außenwannengebiet 172 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der nicht größer als der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 ist. Das tiefe Außenwannengebiet 172 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert P der p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 ist.
  • Das tiefe Außenwannengebiet 172 kann den Spitzenwert der p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1017 CM-3 und nicht mehr als 1,0 × 1019 cm-3 aufweisen. Eine untere Grenze des Spitzenwertes der p-Typ-Fremdstoffkonzentration des tiefen Außenwannengebiets 172 beträgt bevorzugt nicht weniger als 1,0 × 1018 cm-3.
  • Die Feldbegrenzungsstruktur 173 ist in einer Draufsicht in einem Gebiet zwischen dem Diodengebiet 171 und den Seitenoberflächen 105A bis 105D gebildet. Bei dieser Ausführungsform ist die Feldbegrenzungsstruktur 173 in Intervallen von den Seitenoberflächen 105A bis 105D zu der Seite des Diodengebiets 171 hin gebildet.
  • Die Feldbegrenzungsstruktur 173 weist ein oder mehrere (z. B. zwei oder mehr, aber 20 oder weniger) Feldbegrenzungsgebiete 174 auf. Bei dieser Ausführungsform weist die Feldbegrenzungsstruktur 173 eine Feldbegrenzungsgebietsgruppe mit mehreren (fünf) Feldbegrenzungsgebieten 174A, 174B, 174C, 174D, 174E auf.
  • Die Feldbegrenzungsgebiete 174A bis 174E sind in dieser Reihenfolge in Intervallen in einer Richtung von dem Diodengebiet 171 weg gebildet. Die Feldbegrenzungsgebiete 174A bis 174E erstrecken sich in einer Draufsicht jeweils in einer Bandform entlang des Peripherierandes des aktiven Gebiets 106. Insbesondere sind die Feldbegrenzungsgebiete 174A bis 174E jeweils in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 106 in einer Draufsicht umgibt. Die Feldbegrenzungsgebiete 174A bis 174E werden auch als FLR(Field Limiting Ring - Feldbegrenzungsring)-Gebiete bezeichnet.
  • Bei dieser Ausführungsform sind die unteren Teile der Feldbegrenzungsgebiete 174A bis 174E auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf den unteren Teil des Diodengebiets 171 positioniert. Bei dieser Ausführungsform bedeckt das innerste Feldbegrenzungsgebiet 174A unter den Feldbegrenzungsgebieten 174A bis 174E das Diodengebiet 171 von der Seite der zweiten Hauptoberfläche 104. Das Feldbegrenzungsgebiet 174A kann in einer Draufsicht mit der zuvor genannten Source-Leitungsführungsverdrahtung 116 überlappen.
  • Das Feldbegrenzungsgebiet 174A ist über das Diodengebiet 171 elektrisch mit der Source-Leitungsführungsverdrahtung 116 verbunden. Das Feldbegrenzungsgebiet 174A kann einen Teil der pn-Übergang-Diode D bilden. Das Feldbegrenzungsgebiet 174A kann einen Teil der Lawinenstromabsorptionsstruktur bilden.
  • Die Feldbegrenzungsgebiete 174A bis 174E sind vollständig auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Gate-Grabens 132 positioniert. Die unteren Teile der Feldbegrenzungsgebiete 174A bis 174E sind auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die untere Wand jedes Source-Grabens 145 positioniert.
  • Die Feldbegrenzungsgebiete 174A bis 174E können bei einer Tiefenposition gebildet werden, die näherungsweise gleich jener jedes tiefen Wannengebiets 155 (des tiefen Außenwannengebiets 172) ist. Die unteren Teile der Feldbegrenzungsgebiete 174A bis 174E können auf im Wesentlichen der gleichen Ebene wie der untere Teil jedes tiefen Wannengebiets 155 (des tiefen Außenwannengebiets 172) positioniert sein.
  • Die unteren Teile der Feldbegrenzungsgebiete 174A bis 174E können auf der Seite der Außenhauptoberfläche 162 mit Bezug auf den unteren Teil jedes tiefen Wannengebiets 155 (des tiefen Außenwannengebiets 172) positioniert sein. Die unteren Teile der Feldbegrenzungsgebiete 174A bis 174E können auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf den unteren Teil jedes tiefen Wannengebiets 155 (des tiefen Außenwannengebiets 172) positioniert sein.
  • Die Breite zwischen angrenzenden der Feldbegrenzungsgebiete 174A bis 174E kann unterschiedlich sein. Die Breite zwischen angrenzenden der Feldbegrenzungsgebiete 174A bis 174E kann in einer Richtung von dem aktiven Gebiet 106 weg zunehmen. Die Breite zwischen angrenzenden der Feldbegrenzungsgebiete 174A bis 174E kann in einer Richtung von dem aktiven Gebiet 106 weg abnehmen.
  • Die Feldbegrenzungsgebiete 174A bis 174E können jeweils unterschiedliche Dicken (Tiefen) aufweisen. Die Dicke (Tiefe) der Feldbegrenzungsgebiete 174A bis 174E kann in einer Richtung von dem aktiven Gebiet 106 weg abnehmen. Die Dicke (Tiefe) der Feldbegrenzungsgebiete 174A bis 174E kann in einer Richtung von dem aktiven Gebiet 106 weg zunehmen.
  • Die Feldbegrenzungsgebiete 174A bis 174E können einen Spitzenwert einer p-Typ-Fremdstoffkonzentration aufweisen, der nicht größer als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 171 ist. Die Feldbegrenzungsgebiete 174A bis 174E können den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 171 ist.
  • Die Feldbegrenzungsgebiete 174A bis 174E können den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der nicht größer als der Spitzenwert der p-Typ-Fremdstoffkonzentration des tiefen Außenwannengebiets 172 ist. Die Feldbegrenzungsgebiete 174A bis 174E können den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration des tiefen Außenwannengebiets 172 ist.
  • Die Feldbegrenzungsgebiete 174A bis 174E können den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der kleiner als der Spitzenwert der p-Typ-Fremdstoffkonzentration des tiefen Außenwannengebiets 172 ist. Die Feldbegrenzungsgebiete 174A bis 174E können den Spitzenwert der p-Typ-Fremdstoffkonzentration aufweisen, der den Spitzenwert der p-Typ-Fremdstoffkonzentration des tiefen Außenwannengebiets 172 überschreitet.
  • Die Feldbegrenzungsgebiete 174A bis 174E können den Spitzenwert der p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1015 cm-3 und nicht mehr als 1,0 × 1018 cm-3 aufweisen. Die folgende Beziehung wird bevorzugt, so dass gilt: der Spitzenwert der p-Typ-Fremdstoffkonzentration des Diodengebiets 171 > der Spitzenwert der p-Typ-Fremdstoffkonzentration des tiefen Außenwannengebiets 172 > der Spitzenwert der p-Typ-Fremdstoffkonzentration der Feldbegrenzungsgebiete 174A bis 174E.
  • Die Feldbegrenzungsstruktur 173 ist dazu eingerichtet, die Konzentration des elektrischen Feldes in dem Außengebiet 107 abzuschwächen. Die Anzahl, Breite, Tiefe, p-Typ-Fremdstoffkonzentration usw. der Feldbegrenzungsgebiete 174 können einen von verschiedenen Werten gemäß dem abzuschwächenden elektrischen Feld aufweisen.
  • Bei dieser Ausführungsform ist die Feldbegrenzungsstruktur 173 als ein Beispiel für das Aufweisen eines oder mehrerer Feldbegrenzungsgebiete 174 beschrieben, die in einer Draufsicht in einem Gebiet zwischen dem Diodengebiet 171 und den Seitenoberflächen 105A bis 105D gebildet sind. Jedoch kann die Feldbegrenzungsstruktur 173 ein oder mehrere Feldbegrenzungsgebiete 174 aufweisen, die in einer Draufsicht in einem Gebiet zwischen den aktiven Seitenwänden 164 und dem Diodengebiet 171 anstelle des Gebietes zwischen dem Diodengebiet 171 und den Seitenoberflächen 105A bis 105D gebildet sind.
  • Die Feldbegrenzungsstruktur 173 kann auch ein oder mehrere Feldbegrenzungsgebiete 174, die in einer Draufsicht in einem Gebiet zwischen dem Diodengebiet 171 und den Seitenoberflächen 105A bis 105D gebildet sind, und ein oder mehrere Feldbegrenzungsgebiete 174, die in einer Draufsicht in einem Gebiet zwischen den aktiven Seitenwänden 164 und dem Diodengebiet 171 gebildet sind, aufweisen.
  • Die SiC-Halbleitervorrichtung 101 weist eine Außenisolationsschicht 181 auf, die auf der ersten Hauptoberfläche 103 in dem Außengebiet 107 gebildet ist. Die Außenisolationsschicht 181 kann Siliciumoxid aufweisen. Die Außenisolationsschicht 181 kann einen anderen Isolationsfilm, wie etwa Siliciumnitrid, aufweisen. Bei dieser Ausführungsform ist die Außenisolationsschicht 181 aus dem gleichen Isolationsmaterialtyp wie die Gate-Isolationsschicht 138 gebildet.
  • Die Außenisolationsschicht 181 bedeckt selektiv das Diodengebiet 171, das tiefe Außenwannengebiet 172 und die Feldbegrenzungsstruktur 173 in dem Außengebiet 107. Die Außenisolationsschicht 181 ist in einem Film entlang der aktiven Seitenwände 164 und der Außenhauptoberfläche 162 gebildet. Die Außenisolationsschicht 181 setzt sich zu der Gate-Isolationsschicht 138 (insbesondere dem dritten Gebiet 138c) auf der aktiven Hauptoberfläche 161 fort.
  • Die Außenisolationsschicht 181 weist ein erstes Gebiet 181a und ein zweites Gebiet 181b auf. Das erste Gebiet 181a bedeckt die aktiven Seitenwände 164. das zweite Gebiet 181b bedeckt die Außenhauptoberfläche 162. Die Dicke des zweiten Gebiets 181b ist möglicherweise nicht größer als die Dicke des ersten Gebiets 181a. Die Dicke des zweiten Gebiets 181b ist möglicherweise kleiner als die Dicke des ersten Gebiets 181a.
  • Die Dicke des ersten Gebiets 181a kann näherungsweise gleich der Dicke des ersten Gebiets 181a der Gate-Isolationsschicht 138 sein. Die Dicke des zweiten Gebiets 181b kann näherungsweise gleich der Dicke des dritten Gebiets 138c der Gate-Isolationsschicht 138 sein. Die Außenisolationsschicht 181 kann so gebildet sein, dass sie eine gleichmäßige Dicke aufweist.
  • Unter Bezugnahme auf 28 und 29 weist die SiC-Halbleitervorrichtung 101 ferner eine Seitenwandstruktur 182 auf, die die aktiven Seitenwände 164 bedeckt. Die Seitenwandstruktur 182 schützt und verstärkt die aktive Mesa 163 von der Seite des Außengebiets 107.
  • Die Seitenwandstruktur 182 bildet eine Höhenunterschiedsausgleichsstruktur, die dazu eingerichtet ist, den Höhenunterschied, der zwischen der aktiven Hauptoberfläche 161 und der Außenhauptoberfläche 162 gebildet ist, auszugleichen. Falls eine obere Schichtstruktur (Deckschicht) gebildet ist, um das Grenzgebiet zwischen dem aktiven Gebiet 106 und dem Außengebiet 107 zu bedecken, erhöht die Seitenwandstruktur 182 die Ebenheit der oberen Schichtstruktur.
  • Die Seitenwandstruktur 182 kann einen geneigten Teil 183 aufweisen, der von der aktiven Hauptoberfläche 161 abwärts zu der Außenhauptoberfläche 162 hin geneigt ist. Der geneigte Teil 183 kann den Höhenunterschied angemessen ausgleichen. Der geneigte Teil 183 kann in einer konkaven gekrümmten Form zu der Seite der SiC-Halbleiterschicht 102 hin gebildet sein. Der geneigte Teil 183 kann in einer konvexen gekrümmten Form zu der gegenüberliegenden Seite der SiC-Halbleiterschicht 102 hin gebildet sein.
  • Der geneigte Teil 183 kann sich auf eine planare Weise von der Seite der aktiven Hauptoberfläche 161 zu der Seite der Außenhauptoberfläche 162 hin erstrecken. Der geneigte Teil 183 kann sich auf eine gerade Weise von der Seite der aktiven Hauptoberfläche 161 zu der Seite der Außenhauptoberfläche 162 hin erstrecken. Der geneigte Teil 183 kann auf eine abwärts stufenweise Art von der aktiven Hauptoberfläche 161 zu der Außenhauptoberfläche 162 hin gebildet sein. Das heißt, der geneigte Teil 183 kann einen oder mehrere gestufte Teile aufweisen, die zu der Seite Außenhauptoberfläche 162 hin vertieft sind. Die mehreren gestuften Teile vergrößern die Oberfläche des geneigten Teils 183 und daher die Haftkraft an der oberen Schichtstruktur.
  • Der geneigte Teil 183 kann mehrere erhöhte Teile aufweisen, die von der Seitenwandstruktur 182 nach außen erhöht sind. Die mehreren erhöhten Teile vergrößern die Oberfläche des geneigten Teils 183 und daher die Haftkraft an der oberen Schichtstruktur. Der geneigte Teil 183 kann mehrere vertiefte Teile aufweisen, die von der Seitenwandstruktur 182 nach innen vertieft sind. Die mehreren Vertiefungen vergrößern die Oberfläche des geneigten Teils 183 und daher die Haftkraft an der oberen Schichtstruktur.
  • Die Seitenwandstruktur 182 ist auf eine selbstausgerichtete Weise mit Bezug auf die aktive Hauptoberfläche 161 gebildet. Insbesondere ist die Seitenwandstruktur 182 entlang der aktiven Seitenwände 164 gebildet. Bei dieser Ausführungsform ist die Seitenwandstruktur 182 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 106 in einer Draufsicht umgibt.
  • Die Seitenwandstruktur 182 kann leitfähiges Polysilicium, Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung aufweisen. Die Seitenwandstruktur 182 weist bevorzugt p-Typ-Polysilicium auf, das mit p-Typ-Fremdstoffen dotiert ist. In diesem Fall kann die Seitenwandstruktur 182 gleichzeitig mit der Gate-Elektrodenschicht 139 und/oder der Source-Elektrodenschicht 147 gebildet werden.
  • In diesem Fall weist die Seitenwandstruktur 182 eine p-Typ-Fremdstoffkonzentration von nicht weniger als die p-Typ-Fremdstoffkonzentration des Körpergebiets 131 auf. Insbesondere weist die Seitenwandstruktur 182 die p-Typ-Fremdstoffkonzentration auf, die die p-Typ-Fremdstoffkonzentration des Körpergebiets 131 überschreitet. Die Seitenwandstruktur 182 kann die p-Typ-Fremdstoffkonzentration von nicht weniger als 1,0 × 1018 cm-3 und nicht mehr als 1,0 × 1022 cm-3 aufweisen.
  • Die p-Typ-Fremdstoffe der Seitenwandstruktur 182 können Bor (B), Aluminium (AI), Indium (In) und/oder Gallium (Ga) aufweisen. Die Seitenwandstruktur 182 kann die p-Typ-Fremdstoffkonzentration aufweisen, die näherungsweise gleich der p-Typ-Fremdstoffkonzentration der Gate-Elektrodenschicht 139 ist.
  • Die Seitenwandstruktur 182 kann einen Flächenwiderstand von nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (etwa 200 Ω/□ bei dieser Ausführungsform) aufweisen. Die Seitenwandstruktur 182 kann den Flächenwiderstand aufweisen, der näherungsweise gleich dem Flächenwiderstand der Gate-Elektrodenschicht 139 ist.
  • Die Seitenwandstruktur 182 kann alternativ oder zusätzlich zu dem p-Typ-Polysilicium ein n-Typ-Polysilicium aufweisen. Die Seitenwandstruktur 182 kann ein Isolationsmaterial aufweisen. In diesem Fall kann die Seitenwandstruktur 182 eine Isolationseigenschaft des aktiven Gebiets 106 gegenüber dem Außengebiet 107 verbessern.
  • Unter Bezugnahme auf 25 bis 29 weist die SiC-Halbleitervorrichtung 101 eine Zwischenschichtisolationsschicht 191 auf, die auf der ersten Hauptoberfläche 103 gebildet ist. Die Zwischenschichtisolationsschicht 191 bedeckt das aktive Gebiet 106 und das Außengebiet 107 selektiv. Die Zwischenschichtisolationsschicht 191 ist in einem Film entlang der aktiven Hauptoberfläche 161 und der Außenhauptoberfläche 162 gebildet.
  • Die Zwischenschichtisolationsschicht 191 bedeckt selektiv die Graben-Gate-Struktur 151, die Gate-Verdrahtungsschicht 140 und die Graben-Source-Struktur 152 in dem aktiven Gebiet 106. Die Zwischenschichtisolationsschicht 191 bedeckt selektiv das Diodengebiet 171, das tiefe Außenwannengebiet 172 und die Feldbegrenzungsstruktur 173 in dem Außengebiet 107.
  • Die Zwischenschichtisolationsschicht 191 ist entlang der Außenoberfläche (geneigter Teil 183) der Seitenwandstruktur 182 in dem Grenzgebiet zwischen dem aktiven Gebiet 106 und dem Außengebiet 107 gebildet. Die Zwischenschichtisolationsschicht 191 bildet einen Teil der oberen Schichtstruktur, die die Seitenwandstruktur 182 bedeckt. Ein Peripherierandteil der Zwischenschichtisolationsschicht 191 kann auf eine Weise bündig mit den Seitenoberflächen 105A bis 105D gebildet sein.
  • Die Zwischenschichtisolationsschicht 191 kann Siliciumoxid oder Siliciumnitrid aufweisen. Die Zwischenschichtisolationsschicht 191 kann PSG (Phosphorsilicatglas) und/oder BPSG (Borphosphorsilicatglas) als ein Beispiel für das Siliciumoxid aufweisen. Die Zwischenschichtisolationsschicht 191 kann eine geschichtete Struktur einschließlich einer PSG-Schicht und einer BPSG-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 103 laminiert sind, aufweisen. Die Zwischenschichtisolationsschicht 191 kann eine geschichtete Struktur einschließlich einer BPSG-Schicht und einer PSG-Schicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 103 laminiert sind, aufweisen.
  • Die Zwischenschichtisolationsschicht 191 weist ein Gate-Kontaktloch 192, ein Source-Kontaktloch 193 und ein Diodenkontaktloch 194 auf. Die Zwischenschichtisolationsschicht 191 weist auch ein Ankerloch 195 auf.
  • Das Gate-Kontaktloch 192 legt die Gate-Verdrahtungsschicht 140 in dem aktiven Gebiet 106 frei. Das Gate-Kontaktloch 192 kann in einer Draufsicht in einer Bandform entlang der Gate-Verdrahtungsschicht 140 gebildet sein. Der Öffnungsrandteil des Gate-Kontaktlochs 192 ist in einer konvexen gekrümmten Form zu dem Inneren des Gate-Kontaktlochs 192 hin gebildet.
  • Das Source-Kontaktloch 193 legt das Source-Gebiet 153, das Kontaktgebiet 154 und die Graben-Source-Struktur 152 in dem aktiven Gebiet 106 frei. Das Source-Kontaktloch 193 kann in einer Bandform entlang zum Beispiel der Graben-Source-Struktur 152 gebildet sein. Der Öffnungsrandteil des Source-Kontaktlochs 193 ist in einer konvexen gekrümmten Form zu dem Inneren des Source-Kontaktlochs 193 hin gebildet.
  • Das Diodenkontaktloch 194 legt das Diodengebiet 171 in dem Außengebiet 107 frei. Das Diodenkontaktloch 194 kann in einer Bandform (insbesondere einer Endlosform) gebildet sein, die sich entlang des Diodengebiets 171 erstreckt.
  • Das Diodenkontaktloch 194 kann das tiefe Außenwannengebiet 172 und/oder die Feldbegrenzungsstruktur 173 freilegen. Der Öffnungsrandteil des Diodenkontaktlochs 194 ist in einer konvexen gekrümmten Form zu dem Inneren des Diodenkontaktlochs 194 hin gebildet.
  • Das Ankerloch 195 wird durch Herabgraben in die Zwischenschichtisolationsschicht 191 in dem Außengebiet 107 gebildet. Das Ankerloch 195 ist in einer Draufsicht in einem Gebiet zwischen dem Diodengebiet 171 und den Seitenoberflächen 105A bis 105D gebildet. Insbesondere ist das Ankerloch 195 in einer Draufsicht in einem Gebiet zwischen der Feldbegrenzungsstruktur 173 und den Seitenoberflächen 105A bis 105D gebildet. Das Ankerloch 195 legt die erste Hauptoberfläche 103 (die Außenhauptoberfläche 162) frei. Der Öffnungsrandteil des Ankerlochs 195 ist in einer konvexen gekrümmten Form zu dem Inneren des Ankerlochs 195 hin gebildet.
  • Unter Bezugnahme auf 23 erstreckt sich das Ankerloch 195 in einer Draufsicht in einer Bandform entlang des aktiven Gebiets 106. Bei dieser Ausführungsform ist das Ankerloch 195 in einer Endlosform (einer viereckigen Ringform bei dieser Ausführungsform) gebildet, die das aktive Gebiet 106 in einer Draufsicht umgibt. Bei dieser Ausführungsform ist ein Ankerloch 195 in einem Teil gebildet, der das Außengebiet 107 in der Zwischenschichtisolationsschicht 191 bedeckt. Jedoch können mehrere Ankerlöcher 195 in einem Teil gebildet sein, der das Außengebiet 107 in der Zwischenschichtisolationsschicht 191 bedeckt.
  • Die Gate-Hauptoberflächenelektrodenschicht 108 und die Source-Hauptoberflächenelektrodenschicht 114, die zuvor erwähnt wurden, sind auf dem Zwischenschichtisolationsfilm 191 gebildet. Die Gate-Hauptoberflächenelektrodenschicht 108 und die Source-Hauptoberflächenelektrodenschicht 114 weisen jeweils eine geschichtete Struktur einschließlich einer Barriereelektrodenschicht 196 und einer Hauptelektrodenschicht 197, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 103 laminiert sind, auf.
  • Die Barriereelektrodenschicht 196 kann eine Einzelschichtstruktur einschließlich einer Titanschicht oder einer Titannitridschicht aufweisen. Die Barriereelektrodenschicht 196 kann eine geschichtete Struktur einschließlich einer Titanschicht und einer Titannitridschicht, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 103 laminiert sind, aufweisen.
  • Die Hauptelektrodenschicht 197 weist eine Dicke auf, die die Dicke der Barriereelektrodenschicht 196 überschreitet. Die Hauptelektrodenschicht 197 weist ein leitfähiges Material mit einem Widerstandswert auf, der kleiner als der Widerstandswert der Barriereelektrodenschicht 196 ist. Die Hauptelektrodenschicht 197 kann Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung aufweisen. Die Hauptelektrodenschicht 197 kann eine AISi-Legierung, eine AlSiCu-Legierung und/oder eine AICu-Legierung aufweisen. Bei dieser Ausführungsform weist die Hauptelektrodenschicht 197 eine AlSiCu-Legierung auf.
  • Die Gate-Hauptoberflächenelektrodenschicht 108 (der Außen-Gate-Finger 110) tritt von auf der Zwischenschichtisolationsschicht 191 in das Gate-Kontaktloch 192 ein. Der Außen-Gate-Finger 110 ist elektrisch mit der Gate-Elektrodenschicht 140 innerhalb des Gate-Kontaktlochs 192 verbunden. Dies bewirkt, dass ein elektrisches Signal von dem Gate-Pad 109 über den Außen-Gate-Finger 110 an die Gate-Elektrodenschicht 139 geliefert wird.
  • Die Source-Hauptoberflächenelektrodenschicht 114 (das Source-Pad 115) tritt von auf der Zwischenschichtisolationsschicht 191 in das Source-Kontaktloch 193 und den Source-Subgraben 158 ein. Das Source-Pad 115 ist elektrisch mit dem Source-Gebiet 153, dem Kontakt-Gebiet 154 und der Source-Elektrodenschicht 147 innerhalb des Source-Kontaktlochs 193 und des Source-Subgrabens 158 verbunden.
  • Wenn das in 9A gezeigte Kontaktgebiet 42 als das Kontaktgebiet 154 gebildet wird, kann die Source-Hauptoberflächenelektrodenschicht 114 (das Source-Pad 115) einen Schottky-Übergang mit dem Kontaktgebiet 154 bilden.
  • Wenn das in 11 gezeigte Kontaktgebiet 42 als das Kontaktgebiet 154 gebildet wird, kann die Source-Hauptoberflächenelektrodenschicht 114 (das Source-Pad 115) einen ohmschen Kontakt oder einen Schottky-Übergang mit dem Kontaktgebiet 154 bilden.
  • Die Source-Elektrodenschicht 147 kann unter Verwendung eines Teils des Source-Pads 115 gebildet werden. Das heißt, die Source-Elektrodenschicht 147 kann durch einen Teil des Source-Pads 115 gebildet werden, der in jeden Source-Graben 145 eintritt.
  • Die Source-Hauptoberflächenelektrodenschicht 114 (die Source-Leitungsführungsverdrahtung 116) tritt von auf der Zwischenschichtisolationsschicht 191 in das Diodenkontaktloch 194 ein. Die Source-Leitungsführungsverdrahtung 116 ist elektrisch mit dem Diodengebiet 171 innerhalb des Diodenkontaktlochs 194 verbunden.
  • Die Source-Hauptoberflächenelektrodenschicht 114 (der Source-Verbindungsteil 117) wird von dem aktiven Gebiet 106 über die Seitenwandstruktur 182 hinweg in das Außengebiet 107 herausgeführt. Der Source-Verbindungsteil 117 bildet einen Teil der oberen Schichtstruktur, die die Seitenwandstruktur 182 bedeckt.
  • Die SiC-Halbleitervorrichtung 101 weist eine Passivierungsschicht 198 auf, die auf der Zwischenschichtisolationsschicht 191 gebildet ist. Die Passivierungsschicht 198 kann eine Einzelschichtstruktur aufweisen, die aus einer Siliciumoxidschicht oder einer Siliciumnitridschicht besteht. Die Passivierungsschicht 198 kann eine geschichtete Struktur aufweisen, die eine Siliciumoxidschicht und eine Siliciumnitridschicht aufweist. Die Siliciumoxidschicht kann auf der Siliciumnitridschicht gebildet sein. Die Siliciumnitridschicht kann auf der Siliciumoxidschicht gebildet sein. Die Passivierungsschicht 198 weist bevorzugt ein Isolationsmaterial auf, das von jenem der Zwischenschichtisolationsschicht 191 verschieden ist. Bei dieser Ausführungsform weist die Passivierungsschicht 198 eine Einzelschichtstruktur auf, die aus einer Siliciumnitridschicht besteht.
  • Die Passivierungsschicht 198 ist in einem Film entlang der Zwischenschichtisolationsschicht 191 gebildet. Die Passivierungsschicht 198 bedeckt das aktive Gebiet 106 und das Außengebiet 107 selektiv über die Zwischenschichtisolationsschicht 191. Die Passivierungsschicht 198 wird von dem aktiven Gebiet 106 über die Seitenwandstruktur 182 hinweg in das Außengebiet 107 herausgeführt. Die Passivierungsschicht 198 bildet einen Teil der oberen Schichtstruktur, die die Seitenwandstruktur 182 bedeckt.
  • Die Passivierungsschicht 198 weist eine Gate-Subpadöffnung 199 und eine Source-Subpadöffnung 200 (siehe auch 23) auf. Die Gate-Subpadöffnung 199 legt das Gate-Pad 109 frei. Die Source-Subpadöffnung 200 legt das Source-Pad 115 frei.
  • Unter Bezugnahme auf 28 tritt die Passivierungsschicht 198 von auf der Zwischenschichtisolationsschicht 191 in dem Außengebiet 107 in das Ankerloch 195 ein. Die Passivierungsschicht 198 ist mit der ersten Hauptoberfläche 103 (der Außenhauptoberfläche 162) innerhalb des Ankerlochs 195 verbunden. Eine Vertiefung 201, die entlang des Ankerlochs 195 vertieft ist, ist in einem Gebiet der Außenoberfläche der Passivierungsschicht 198 gebildet, das über dem Ankerloch 195 positioniert ist.
  • Ein Peripherierandteil der Passivierungsschicht 198 kann auf eine Weise bündig mit den Seitenoberflächen 105A bis 105D gebildet sein. Der Peripherierandteil der Passivierungsschicht 198 kann in Intervallen von den Seitenoberflächen 105A bis 105D zu dem Innengebiet gebildet sein. Der Peripherierandteil der Passivierungsschicht 198 kann in einer Draufsicht die erste Hauptoberfläche 103 (die Zwischenschichtisolationsschicht 191) freilegen.
  • Der Peripherierandteil der Passivierungsschicht 198 kann sich bis zu dem Peripherierandteil 118a der Harzschicht 118 fortsetzen. Das heißt, der Peripherierandteil der Passivierungsschicht 198 kann einen Teil der Sägestraße DS abgrenzen. Die Passivierungsschicht 198 muss nicht physisch geschnitten werden, um die erste Hauptoberfläche 103 von dem Peripherierandteil der Passivierungsschicht 198 freizulegen. Es ist daher möglich, die SiC-Halbleitervorrichtung 101 problemlos aus einem einzigen SiC-Halbleiterwafer herauszuschneiden.
  • Die zuvor genannte Harzschicht 118 ist auf der Passivierungsschicht 198 gebildet. Die Harzschicht 118 ist in einem Film entlang der Passivierungsschicht 198 gebildet. Die Harzschicht 118 bedeckt das aktive Gebiet 106 und das Außengebiet 107 mit der Passivierungsschicht 198 und der Zwischenschichtisolationsschicht 191 dazwischen selektiv. Die Harzschicht 118 wird von dem aktiven Gebiet 106 über die Seitenwandstruktur 182 hinweg in das Außengebiet 107 herausgeführt. Die Harzschicht 118 bildet einen Teil der oberen Schichtstruktur, die die Seitenwandstruktur 182 bedeckt.
  • Die Gate-Padöffnung 119 der Harzschicht 118 befindet sich in Kommunikation mit der Gate-Subpadöffnung 199 der Passivierungsschicht 198. Eine Innenwand der Gate-Padöffnung 119 kann außerhalb der Innenwand der Gate-Subpadöffnung 199 positioniert sein. Die Innenwand der Gate-Padöffnung 119 kann innerhalb der Innenwand der Gate-Subpadöffnung 199 positioniert sein. Das heißt, die Harzschicht 118 kann die Innenwand der Gate-Subpadöffnung 199 bedecken.
  • Die Source-Padöffnung 120 der Harzschicht 118 befindet sich in Kommunikation mit der Source-Subpadöffnung 200 der Passivierungsschicht 198. Eine Innenwand der Gate-Padöffnung 119 kann außerhalb der Innenwand der Source-Subpadöffnung 200 positioniert sein. Die Innenwand der Source-Padöffnung 120 kann innerhalb der Innenwand der Source-Subpadöffnung 200 positioniert sein. Das heißt, die Harzschicht 118 kann die Innenwand der Source-Subpadöffnung 200 bedecken.
  • Unter Bezugnahme auf 28 weist die Harzschicht 118 einen Ankerteil auf, der in die Vertiefung 201 der Passivierungsschicht 198 in dem Außengebiet 107 eintritt. Dies bewirkt, dass eine Ankerstruktur in dem Außengebiet 107 gebildet wird, um die Festigkeit einer Verbindung der Harzschicht 118 zu erhöhen.
  • Die Ankerstruktur weist eine unebene Struktur auf, die in der ersten Hauptoberfläche 103 in dem Außengebiet 107 gebildet wird. Insbesondere weist die Ankerstruktur (unebene Struktur) eine Unebenheit auf, die unter Verwendung der Zwischenschichtisolationsschicht 191 gebildet wird, die die Außenhauptoberfläche 162 bedeckt. Insbesondere weist die Ankerstruktur (unebene Struktur) das Ankerloch 195 auf, das in der Zwischenschichtisolationsschicht 191 gebildet ist.
  • Die Harzschicht 118 steht in Eingriff mit dem Ankerloch 195. Bei dieser Ausführungsform steht die Harzschicht über die Passivierungsschicht 198 mit dem Ankerloch 195 in Eingriff. Dies ermöglicht, die Festigkeit einer Verbindung der Harzschicht 118 an der ersten Hauptoberfläche 103 zu erhöhen und dadurch eine Delaminierung der Harzschicht 118 zu unterdrücken.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 101 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 1 beschriebenen aufzeigen. Außerdem können sich gemäß der SiC-Halbleitervorrichtung 101 Verarmungsschichten von Grenzgebieten (pn-Übergang-Teilen) zwischen der SiC-Halbleiterschicht 102 und den tiefen Wannengebieten 155 zu Gebieten auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf die Gate-Gräben 132 hin ausbreiten.
  • Dies ermöglicht, dass der Strompfad des Kurzschlussstroms, der zwischen der Source-Hauptoberflächenelektrodenschicht 114 und der Drain-Elektrodenschicht 125 fließt, verschmälert wird. Die Verarmungsschichten, die sich von den Grenzgebieten zwischen der SiC-Halbleiterschicht 102 und den tiefen Wannengebieten 155 ausbreiten, können auch die Rückkopplungskapazität Crss auf eine umgekehrt proportionale Weise reduzieren. Es ist daher möglich, die SiC-Halbleitervorrichtung 101 mit einer verbesserten Kurzschlusskapazität und daher einer reduzierten Rückkopplungskapazität Crss zu versehen. Die Rückkopplungskapazität Crss ist die Kapazität zwischen der Gate-Elektrodenschicht 139 und der Drain-Elektrodenschicht 125.
  • Die Verarmungsschichten, die sich von den Grenzgebieten (pn-Übergangen) zwischen der SiC-Halbleiterschicht 102 und den tiefen Wannengebieten 155 erstrecken, können mit den unteren Wänden der Gate-Gräben 132 überlappen. In diesem Fall können die Verarmungsschichten, die sich von den unteren Teilen der tiefen Wannengebiete 155 ausdehnen, mit den unteren Wänden der Gate-Gräben 132 überlappen.
  • Außerdem sind mit der SiC-Halbleitervorrichtung 101 die Abstände zwischen den unteren Teilen jedes tiefen Wannengebiets 155 und der zweiten Hauptoberfläche 104 im Wesentlichen gleich. Das Auftreten einer Variation der Abstände zwischen den unteren Teilen der tiefen Wannengebiete 155 und der zweiten Hauptoberfläche 104 kann dadurch unterdrückt werden. Dementsprechend kann unterdrückt werden, dass die Stehspannung (zum Beispiel eine Durchschlagfestigkeit) der SiC-Halbleiterschicht 102 durch eine Konfiguration der jeweiligen tiefen Wannengebiete 155 begrenzt wird, und daher kann eine Verbesserung der Stehspannung angemessen erzielt werden.
  • Ferner ist mit der SiC-Halbleitervorrichtung 101 das Diodengebiet 171 in dem Außengebiet 107 gebildet. Das Diodengebiet 171 ist elektrisch mit der Source-Hauptoberflächenelektrodenschicht 114 verbunden. Dies ermöglicht, dass der Lawinenstrom, der in dem Außengebiet 107 erzeugt wird, über das Diodengebiet 171 in die Source-Hauptoberflächenelektrodenschicht 114 fließt. Es ist daher möglich, die Stabilität des Betriebs des MISFET zu erhöhen.
  • Des Weiteren ist mit der SiC-Halbleitervorrichtung 101 das tiefe Außenwannengebiet 172 in dem Außengebiet 107 gebildet. Es ist daher möglich, die Stehspannung der SiC-Halbleiterschicht 102 in dem Außengebiet 107 anzupassen.
  • Das tiefe Außenwannengebiet 172 ist bei einer Tiefenposition gebildet, die näherungsweise gleich jener des tiefen Wannengebiets 155 ist. Insbesondere ist der untere Teil des tiefen Außenwannengebiets 172 auf im Wesentlichen der gleichen Ebene wie der untere Teil des tiefen Wannengebiets 155 positioniert. Das heißt, der Abstand zwischen dem unteren Teil des tiefen Außenwannengebiets 172 und der zweiten Hauptoberfläche 104 ist näherungsweise gleich dem Abstand zwischen dem unteren Teil des tiefen Wannengebiets 155 und der zweiten Hauptoberfläche 104.
  • Das Auftreten einer Variation kann daher zwischen dem Abstand zwischen dem unteren Teil des tiefen Außenwannengebiets 172 und der zweiten Hauptoberfläche 104 und dem Abstand zwischen dem unteren Teil des tiefen Wannengebiets 155 und der zweiten Hauptoberfläche 104 unterdrückt werden. Dementsprechend kann unterdrückt werden, dass die Stehspannung (zum Beispiel eine Durchschlagfestigkeit) der SiC-Halbleiterschicht 102 durch eine Konfiguration des tiefen Außenwannengebiets 172 und eine Konfiguration des tiefen Wannengebiets 155 begrenzt wird, und daher kann eine Verbesserung der Stehspannung angemessen erzielt werden.
  • Außerdem ist mit der SiC-Halbleitervorrichtung 101 das Außengebiet 107 in dem Gebiet auf der Seite der zweiten Hauptoberfläche 104 mit Bezug auf das aktive Gebiet 106 gebildet. Dies ermöglicht, dass die Position des unteren Teils des tiefen Außenwannengebiets 172 angemessen an die Position des unteren Teils des tiefen Wannengebiets 155 angenähert wird. Das heißt, es gibt keine Notwendigkeit, die p-Typ-Fremdstoffe bei einer relativ tiefen Position in dem Oberflächenschichtteil der ersten Hauptoberfläche 103 einzuführen, wenn zum Beispiel das tiefe Außenwannengebiet 172 gebildet wird. Es ist daher möglich, angemessen zu unterdrücken, dass die Position des unteren Teils des tiefen Außenwannengebiets 172 mit Bezug auf die Position des unteren Teils des tiefen Wannengebiets 155 erheblich versetzt wird.
  • Außerdem ist mit der SiC-Halbleitervorrichtung 101 die Außenhauptoberfläche 162 auf im Wesentlichen der gleichen Ebene wie die untere Wand des Source-Grabens 145 positioniert. Infolgedessen können, wenn die p-Typ-Fremdstoffe mit der gleichen Energie in die untere Wand des Source-Grabens 145 und die Außenhauptoberfläche 162 eingeführt werden, das tiefe Wannengebiet 155 und das tiefe Außenwannengebiet 172 bei näherungsweise der gleichen Tiefenposition gebildet werden. Es ist daher möglich, weiter angemessen zu unterdrücken, dass die Position des unteren Teils des tiefen Außenwannengebiets 172 mit Bezug auf die Position des unteren Teils des tiefen Wannengebiets 155 erheblich versetzt wird.
  • Außerdem ist mit der SiC-Halbleitervorrichtung 101 die Feldbegrenzungsstruktur 173 in dem Außengebiet 107 gebildet. Dies kann einen Abschwächungseffekt des elektrischen Feldes durch die Feldbegrenzungsstruktur 173 in dem Außengebiet 107 aufzeigen. Die Durchschlagfestigkeit der SiC-Halbleiterschicht 102 kann daher angemessen verbessert werden.
  • Ferner ist mit der SiC-Halbleitervorrichtung 101 das aktive Gebiet 106 als die aktive Mesa 163 in der Mesaform gebildet. Die aktive Mesa 163 weist aktive Seitenwände 164 auf, die die aktive Hauptoberfläche 161 des aktiven Gebiets 106 und die Außenhauptoberfläche 162 verbinden. Die Höhenunterschiedsausgleichsstruktur, die dazu eingerichtet ist, den Höhenunterschied zwischen der aktiven Hauptoberfläche 161 und der Außenhauptoberfläche 162 auszugleichen, ist in dem Gebiet zwischen der aktiven Hauptoberfläche 161 und der Außenhauptoberfläche 162 gebildet. Die Höhenunterschiedsausgleichsstruktur weist die Seitenwandstruktur 182 auf.
  • Dies ermöglicht, dass der Höhenunterschied zwischen der aktiven Hauptoberfläche 161 und der Außenhauptoberfläche 162 angemessen ausgeglichen wird. Es ist daher möglich, die Ebenheit der oberen Schichtstruktur, die auf der Seitenwandstruktur 182 gebildet ist, angemessen zu erhöhen. Bei der SiC-Halbleitervorrichtung 101 sind die Zwischenschichtisolationsschicht 191, die Source-Hauptoberflächenelektrodenschicht 114, die Passivierungsschicht 198 und die Harzschicht 118 als ein Beispiel für die obere Schichtstruktur gebildet.
  • Des Weiteren ist mit der SiC-Halbleitervorrichtung 101 die Ankerstruktur gebildet, um die Festigkeit einer Verbindung der Harzschicht 118 in dem Außengebiet 107 zu erhöhen. Die Ankerstruktur weist die unebene Struktur auf, die in der ersten Hauptoberfläche 103 in dem Außengebiet 107 gebildet wird. Insbesondere weist die Ankerstruktur (unebene Struktur) die Unebenheit auf, die unter Verwendung der Zwischenschichtisolationsschicht 191 gebildet wird, die auf der ersten Hauptoberfläche 103 in dem Außengebiet 107 gebildet ist. Insbesondere weist die Ankerstruktur (unebene Struktur) das Ankerloch 195 auf, das in der Zwischenschichtisolationsschicht 191 gebildet ist.
  • Die Harzschicht 118 steht in Eingriff mit dem Ankerloch 195. Bei dieser Ausführungsform steht die Harzschicht 118 über die Passivierungsschicht 198 mit dem Ankerloch 195 in Eingriff. Dies ermöglicht auch, die Festigkeit einer Verbindung der Harzschicht 118 an der ersten Hauptoberfläche 103 zu erhöhen und dadurch die Delaminierung der Harzschicht 118 angemessen zu unterdrücken.
  • Außerdem ist mit der SiC-Halbleitervorrichtung 101 die Graben-Gate-Struktur 151 gebildet, bei der die Gate-Elektrodenschicht 139 mit der Gate-Isolationsschicht 138 dazwischen in dem Gate-Graben 132 eingebettet ist. In der Graben-Gate-Struktur 151 ist die Gate-Elektrodenschicht 139 in einem beschränkten Raum innerhalb des Gate-Grabens 132 mit der Elektrodenschicht 157 mit niedrigem Widerstand bedeckt. Eine solche Anordnung kann die gleichen vorteilhaften Effekte wie jene mit 30 beschriebenen aufzeigen.
  • 30 ist ein Graph zum Beschreiben des Flächenwiderstands innerhalb des Gate-Grabens 132. In 30 repräsentiert die vertikale Achse den Flächenwiderstand [Ω/□], während die horizontale Achse Gegenstände repräsentiert. 30 zeigt ein erstes Balkendiagramm BL1, ein zweites Balkendiagramm BL2 und ein drittes Balkendiagramm BL3.
  • Das erste Balkendiagramm BL1 repräsentiert einen Flächenwiderstand innerhalb des Gate-Grabens 132, der mit dem n-Typ-Polysilicium eingebettet ist. Das zweite Balkendiagramm BL2 repräsentiert einen Flächenwiderstand innerhalb des Gate-Grabens 132, der mit einem p-Typ-Polysilicium eingebettet ist.
  • Das dritte Balkendiagramm BL3 repräsentiert den Flächenwiderstand innerhalb des Gate-Grabens 132, der mit der Gate-Elektrodenschicht 139 (p-Typ-Polysilicium) und der Elektrodenschicht 157 mit niedrigem Widerstand eingebettet ist. Hier wird ein Fall beschrieben, in dem die Elektrodenschicht 157 mit niedrigem Widerstand aus TiSi2 (p-Typ-Titansilicid) als ein Beispiel für das Polycid (Silicid) gebildet ist.
  • Unter Bezugnahme auf das erste Balkendiagramm BL1 betrug der Flächenwiderstand innerhalb des Gate-Grabens 132, der mit dem n-Typ-Polysilicium eingebettet ist, 10 Ω/□. Unter Bezugnahme auf das zweite Balkendiagramm BL2 betrug der Flächenwiderstand innerhalb des Gate-Grabens 132, der mit einem p-Typ-Polysilicium eingebettet ist, 200 Ω/□. Unter Bezugnahme auf das dritte Balkendiagramm BL3 betrug der Flächenwiderstand innerhalb des Gate-Grabens 132, der mit der Gate-Elektrodenschicht 139 (p-Typ-Polysilicium) und der Elektrodenschicht 157 mit niedrigem Widerstand eingebettet ist, 2 Ω/□.
  • Das p-Typ-Polysilicium weist eine Austrittarbeit auf, die von jener des n-Typ-Polysiliciums verschieden ist. Gemäß der Struktur, bei der der Gate-Graben 132 mit dem p-Typ-Polysilicium eingebettet ist, kann die Gate-Schwellenspannung Vth etwa 1 V erhöht werden. Jedoch weist das p-Typ-Polysilicium den Flächenwiderstand auf, der einige zehnmal (hier 20-mal) höher als der Flächenwiderstand des n-Typ-Polysiliciums ist. Falls das p-Typ-Polysilicium als das Material der Gate-Elektrodenschicht 139 eingesetzt wird, führt entsprechend eine Zunahme des parasitären Widerstands (nachfolgend einfach als „Gate-Widerstand“ bezeichnet) innerhalb des Gate-Grabens 132 zu einer erheblichen Zunahme des Energieverlusts.
  • Im Gegensatz dazu kann gemäß der Struktur mit der Elektrodenschicht 157 mit niedrigem Widerstand auf der Gate-Elektrodenschicht 139 (p-Typ-Polysilicium) der Flächenwiderstand auf ein Hundertstel oder weniger als in dem Fall, in dem die Elektrodenschicht 157 mit niedrigem Widerstand nicht gebildet ist, reduziert werden. Außerdem kann gemäß der Struktur mit der Elektrodenschicht 157 mit niedrigem Widerstand der Flächenwiderstand auf ein Fünftel oder weniger als in dem Fall der Gate-Elektrodenschicht 139 einschließlich des n-Typ-Polysiliciums reduziert werden.
  • Dementsprechend kann gemäß der Struktur mit der Elektrodenschicht 157 mit niedrigem Widerstand der Flächenwiderstand innerhalb des Gate-Grabens 132 reduziert werden, während die Gate-Schwellenspannung Vth (z. B. etwa 1 V) erhöht wird. Dies ermöglicht, dass der Gate-Widerstand reduziert wird und dadurch der Strom effizient entlang der Graben-Gate-Struktur 151 verteilt wird. Infolgedessen kann eine Schaltverzögerung verkürzt werden.
  • Ferner gibt es gemäß der Struktur mit der Elektrodenschicht 157 mit niedrigem Widerstand keine Notwendigkeit, die p-Typ-Fremdstoffkonzentration des Körpergebiets 131 zu erhöhen. Es ist daher möglich, die Gate-Schwellenspannung Vth angemessen zu erhöhen, während die Zunahme des Kanalwiderstands unterdrückt wird. Außerdem gibt es gemäß der Struktur mit der Elektrodenschicht 157 mit niedrigem Widerstand keine Notwendigkeit, die p-Typ-Fremdstoffkonzentration des Kontaktgebiets 154 zu erhöhen. Es ist daher möglich, die Gate-Schwellenspannung Vth angemessen zu erhöhen, während die Alterungsverschlechterung der Gate-Schwellenspannung Vth und die Zunahme des Kanalwiderstands unterdrückt werden.
  • Die Elektrodenschicht 157 mit niedrigem Widerstand kann TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und/oder WSi2 aufweisen. Unter diesen Typen weisen NiSi, CoSi2 und TiSi2 jeweils einen relativ niedrigen spezifischen Widerstand und eine relativ niedrige Temperaturabhängigkeit auf, wobei sie als die Polycidschicht geeignet sind, die die Elektrodenschicht 157 mit niedrigem Widerstand bildet.
  • Die Erfinder dieser Anmeldung haben weitere Untersuchungen ausgeführt, um schließlich herauszufinden, dass, wenn TiSi2 als das Material der Elektrodenschicht 157 mit niedrigem Widerstand eingesetzt wird, der Leckstrom zwischen dem Gate und der Source unter einem niedrigen elektrischen Feld zunimmt. Im Gegensatz dazu wurde, wenn CoSi2 eingesetzt wurde, keine Zunahme des Leckstroms zwischen dem Gate und der Source unter einem niedrigen elektrischen Feld beobachtet. In Anbetracht dessen kann CoSi2 zum Bilden der Elektrodenschicht 157 mit niedrigem Widerstand als die Polycidschicht am stärksten bevorzugt sein.
  • Zudem ist mit der SiC-Halbleitervorrichtung 101 die Gate-Verdrahtungsschicht 140 mit der Elektrodenschicht 157 mit niedrigem Widerstand bedeckt. Dies ermöglicht, dass der Gate-Widerstand in der Gate-Verdrahtungsschicht 140 reduziert wird. Insbesondere kann bei der Struktur, bei der die Gate-Elektrodenschicht 139 und die Gate-Verdrahtungsschicht 140 mit der Elektrodenschicht 157 mit niedrigem Widerstand bedeckt sind, der Strom effizient entlang der Graben-Gate-Struktur 151 verteilt werden. Infolgedessen kann eine Schaltverzögerung angemessen verkürzt werden.
  • 31 ist eine vergrößerte Ansicht eines 24 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 211 gemäß einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. 32 ist eine Querschnittsansicht entlang einer Linie XXXII-XXXII in 31. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 101 beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Unter Bezugnahme auf 31 und 32 weist die SiC-Halbleitervorrichtung 211 einen Außen-Gate-Graben 212 auf, der in der ersten Hauptoberfläche 103 in dem aktiven Gebiet 106 gebildet ist. Der Außen-Gate-Graben 212 erstreckt sich in einer Bandform entlang des Peripherierandteils des aktiven Gebiets 106. Der Außen-Gate-Graben 212 ist in einem Gebiet direkt unterhalb des Außen-Gate-Fingers 110 in der ersten Hauptoberfläche 103 gebildet. Der Außen-Gate-Graben 212 erstreckt sich entlang des Außen-Gate-Fingers 110.
  • Insbesondere ist der Außen-Gate-Graben 212 entlang der drei Seitenoberflächen 105A, 105B, 105D gebildet und grenzt das Innengebiet des aktiven Gebiets 106 aus drei Richtungen ab. Der Außen-Gate-Graben 212 kann in einer Endlosform (z. B. einer viereckigen Ringform) gebildet sein, die das Innengebiet des aktiven Gebiets 106 umgibt.
  • Der Außen-Gate-Graben 212 befindet sich in Kommunikation mit dem Kontaktgrabenteil 134 jedes Gate-Grabens 132. Der Außen-Gate-Graben 212 und der Gate-Graben 132 sind damit durch einen einzigen Graben gebildet.
  • Die Gate-Verdrahtungsschicht 140 ist in dem Außen-Gate-Graben 212 gebildet.
  • Die Gate-Verdrahtungsschicht 140 ist bei Kommunikationsteilen zwischen den Gate-Gräben 132 und dem Außen-Gate-Graben 212 mit der Gate-Elektrodenschicht 139 verbunden.
  • Die Elektrodenschicht 157 mit niedrigem Widerstand, die die Gate-Verdrahtungsschicht 140 bedeckt, ist in dem Außen-Gate-Graben 212 gebildet. In diesem Fall sind die Elektrodenschicht 157 mit niedrigem Widerstand, die die Gate-Elektrodenschicht 139 bedeckt, und die Elektrodenschicht 157 mit niedrigem Widerstand, die die Gate-Verdrahtungsschicht 140 bedeckt, innerhalb des einzigen Grabens positioniert.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 211 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 101 beschriebenen aufzeigen. Außerdem gibt es bei der SiC-Halbleitervorrichtung 211 keinen Bedarf, die Gate-Verdrahtungsschicht 140 auf die erste Hauptoberfläche 103 herauszuführen. Es kann daher unterdrückt werden, dass die Gate-Verdrahtungsschicht 140 der SiC-Hableiterschicht 102 über die Gate-Isolationsschicht 138 bei den Öffnungsrandteilen 136 der Gate-Gräben 132 (des Außen-Gate-Grabens 212) gegenüberliegt. Infolgedessen kann die Konzentration des elektrischen Feldes in dem Öffnungsrandteil 136 des Gate-Grabens 132 (Außen-Gate-Grabens 212) unterdrückt werden.
  • 33 ist eine vergrößerte Ansicht eines 27 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 221 gemäß einer zehnten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 101 beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Unter Bezugnahme auf 33 weist die SiC-Epitaxieschicht 122 bei dieser Ausführungsform das Hochkonzentrationsgebiet 123, das Niederkonzentrationsgebiet 124 und ein Konzentrationsgradientengebiet 222 auf, das zwischen dem Hochkonzentrationsgebiet 123 und dem Niederkonzentrationsgebiet 124 liegt. Das Konzentrationsgradientengebiet 222 ist nicht nur in dem aktiven Gebiet 106, sondern auch in dem Außengebiet 107 in der SiC-Epitaxieschicht 122 gebildet. Das Konzentrationsgradientengebiet 222 ist in der gesamten SiC-Epitaxieschicht 122 gebildet.
  • Das Konzentrationsgradientengebiet 222 weist einen Konzentrationsgradienten auf, bei dem die n-Typ-Fremdstoffkonzentration graduell von dem Hochkonzentrationsgebiet 123 zu dem Niederkonzentrationsgebiet 124 hin abnimmt. Das heißt, das Konzentrationsgradientengebiet 222 weist einen Konzentrationsgradienten auf, bei dem die n-Typ-Fremdstoffkonzentration graduell von dem Niederkonzentrationsgebiet 124 zu dem Hochkonzentrationsgebiet 123 hin zunimmt. Das Konzentrationsgradientengebiet 222 unterdrückt eine rasche Änderung der n-Typ-Fremdstoffkonzentration in einem Gebiet zwischen dem Hochkonzentrationsgebiet 123 und dem Niederkonzentrationsgebiet 124.
  • Wenn die SiC-Epitaxieschicht 122 das Konzentrationsgradientengebiet 222 aufweist, weist das Hochkonzentrationsgebiet 123 bevorzugt die n-Typ-Fremdstoffkonzentration von nicht weniger als 1,5-mal und nicht mehr als 5-mal die n-Typ-Fremdstoffkonzentration des Niederkonzentrationsprofils 124 auf. Das Hochkonzentrationsgebiet 123 kann die n-Typ-Fremdstoffkonzentration von nicht weniger als 3-mal und nicht mehr als 5-mal die n-Typ-Fremdstoffkonzentration des Niederkonzentrationsprofils 124 aufweisen.
  • Das Konzentrationsgradientengebiet 222 kann eine Dicke von nicht weniger als 0,5 µm und nicht mehr als 2,0 µm aufweisen. Das Konzentrationsgradientengebiet 222 kann eine Dicke von nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm oder nicht weniger als 1,5 µm und nicht mehr als 2,0 µm aufweisen.
  • Die Gate-Gräben 132, die Source-Gräben 145, die tiefen Wannengebiete 155, das tiefe Außenwannengebiet 172 und dergleichen, die zuvor genannt wurden, sind in dem Hochkonzentrationsgebiet 123 gebildet, obwohl dies nicht speziell beschrieben ist. Das heißt, die Gate-Gräben 132, die Source-Gräben 145, die tiefen Wannengebiete 155, das tiefe Außenwannengebiet 172 und dergleichen, die zuvor genannt wurden, sind in einem Gebiet auf der Seite der ersten Hauptoberfläche 103 mit Bezug auf das Grenzgebiet zwischen dem Hochkonzentrationsgebiet 123 und dem Konzentrationsgradientengebiet 222 in der SiC-Halbleiterschicht 102 gebildet.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 221 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 101 beschriebenen aufzeigen.
  • 34 ist eine vergrößerte Ansicht eines 24 entsprechenden Gebiets, die eine SiC-Halbleitervorrichtung 231 gemäß einer elften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Strukturen, die jenen für die SiC-Halbleitervorrichtung 101 beschriebenen entsprechen, werden nachfolgend durch die gleichen Bezugszeichen bezeichnet, sodass die Beschreibung von diesen ausgelassen wird.
  • Bei Unter Bezugnahme auf 34 ist bei dieser Ausführungsform der Gate-Graben 132 in einer Draufsicht in einer Gitterform gebildet. Der Gate-Graben 132 weist insbesondere mehrere erste Gate-Gräben 232 und mehrere zweite Gate-Gräben 233 auf. Die mehreren ersten Gate-Gräben 232 und die mehreren zweiten Gate-Gräben 233 bilden den aktiven Grabenteil 133.
  • Die mehreren ersten Gate-Gräben 232 sind jeweils in einer Bandform gebildet, die sich in der ersten Richtung X (der m-Achsenrichtung des SiC-Einkristalls) erstreckt, und in Intervallen in der zweiten Richtung Y (die a-Achsenrichtung des SiC-Einkristalls) gebildet. Die mehreren ersten Gate-Gräben 232 sind auf eine Streifenweise gebildet, die sich in einer Draufsicht in der ersten Richtung X erstreckt. Die Seitenwände, die lange Seiten von jedem ersten Gate-Graben 232 bilden, sind durch die a-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die kurze Seiten von jedem ersten Gate-Graben 232 bilden, sind durch die m-Ebenen des SiC-Einkristalls gebildet.
  • Die mehreren zweiten Gate-Gräben 233 sind jeweils in einer Bandform gebildet, die sich in der zweiten Richtung Y (der a-Achsenrichtung des SiC-Einkristalls) erstreckt, und in Intervallen in der ersten Richtung X (die m-Achsenrichtung des SiC-Einkristalls) gebildet. Die mehreren zweiten Gate-Gräben 233 sind auf eine Streifenweise gebildet, die sich in einer Draufsicht in der zweiten Richtung Y erstreckt. Die Seitenwände, die lange Seiten von jedem zweiten Gate-Graben 233 bilden, sind durch die m-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die kurze Seiten von jedem zweiten Gate-Graben 233 bilden, sind durch die a-Ebenen des SiC-Einkristalls gebildet.
  • Die mehreren zweiten Gate-Gräben 233 schneiden sich mit den mehreren ersten Gate-Gräben 232. Der einzige gitterförmige Gate-Graben 132 ist damit in einer Draufsicht gebildet. Mehrere Zellengebiete 234 sind in Gebieten abgegrenzt, die von dem Gate-Graben 132 umgeben sind.
  • Die mehreren Zellengebiete 234 sind in einer Draufsicht in einer Matrixform in Intervallen in der ersten Richtung X und der zweiten Richtung Y angeordnet. Die mehreren Zellengebiete 234 sind in einer Draufsicht jeweils in einer viereckigen Form gebildet. Der Gate-Grabe 132 kann in einer Draufsicht in einer Wabenform als ein Aspekt der Gitterform gebildet sein. In diesem Fall können die mehreren Zellengebiete 234 in einer Draufsicht jeweils in einer hexagonalen Form gebildet sein. In diesem Fall können die mehreren Zellengebiete 234 auch in einer gestaffelten Gestaltung in Intervallen in der ersten Richtung X und der zweiten Richtung Y angeordnet sein.
  • In jedem Zellengebiet 234 ist das Körpergebiet 131 von den Seitenwänden des Gate-Grabens 132 freigelegt. Das Körpergebiet 131 ist von den Seitenwänden des Gate-Grabens 132 freigelegt, der durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet ist.
  • Jeder Source-Graben 145 ist in einer Draufsicht in einem zentralen Teil jedes Zellengebiets 234 gebildet. Jeder Source-Graben 145 ist in einem Muster gebildet, bei dem in einem Querschnitt entlang der ersten Richtung X jedes Zellengebiets 234 ein einziger Source-Graben 145 erscheint. Jeder Source-Graben 145 ist auch in einem Muster gebildet, bei dem in einem Querschnitt entlang der zweiten Richtung Y jedes Zellengebiets 234 der einzige Source-Graben 145 erscheint. Die Seitenwände jedes Source-Grabens 145 sind durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet.
  • Insbesondere ist der Source-Graben 145 in einer Draufsicht in einer viereckigen Form gebildet. Die planare Form jedes Source-Grabens 145 ist beliebig. Jeder Source-Graben 145 kann in einer Draufsicht in einer polygonalen Form, wie etwa einer dreieckigen Form, einer fünfeckigen Form, einer hexagonalen Form, oder einer kreisförmigen Form oder einer elliptischen Form gebildet werden.
  • Die Querschnittsansicht entlang der Linie XXV-XXV in 34 entspricht der in 25 gezeigten Querschnittsansicht. Die Querschnittsansicht entlang der Linie XXVI-XXVI in 34 entspricht der in 26 gezeigten Querschnittsansicht.
  • Wie oben beschrieben, kann die SiC-Halbleitervorrichtung 231 die gleichen vorteilhaften Effekte wie jene für die SiC-Halbleitervorrichtung 101 beschriebenen aufzeigen.
  • Die bevorzugten Ausführungsformen der vorliegenden Erfindung können in noch anderen Ausführungsformen implementiert werden.
  • Mit jeder der oben beschriebenen bevorzugten Ausführungsformen sind die Beispiele, bei denen die SiC-Halbleiterschicht 2, 102 die geschichtete Struktur einschließlich des SiC-Halbleitersubstrats 21, 121 und der SiC-Epitaxieschicht 122 aufweisen, beschrieben. Jedoch kann die SiC-Halbleiterschicht 2, 102 eine Einzelschichtstruktur aufweisen, die aus dem SiC-Halbleitersubstrat 21, 121 besteht. Die SiC-Halbleiterschicht 2, 102 kann eine Einzelschichtstruktur aufweisen, die aus der SiC-Epitaxieschicht 22, 122 besteht.
  • Mit den oben beschriebenen bevorzugten Ausführungsformen sind die Beispiele beschrieben, dass die mehreren Gate-Gräben 32, 132 (die ersten Gate-Gräben 33, 232) sich in der m-Achsenrichtung ([1-100]-Richtung) des SiC-Einkristalls erstreckend gebildet sind. Jedoch können die mehreren Gate-Gräben 32, 132 (die ersten Gate-Gräben 33, 232) sich in der a-Achsenrichtung ([11-20]-Richtung) des SiC-Einkristalls erstreckend gebildet werden. In diesem Fall sind die mehreren Source-Gräben 63, 145 sich in der a-Achsenrichtung ([11-20]-Richtung) des SiC-Einkristalls erstreckend gebildet.
  • Mit jeder der oben beschriebenen bevorzugten Ausführungsformen sind die Beispiele beschrieben, dass die Source-Elektrodenschichten 67, 147 in den Source-Gräben 63, 145 mit der Source-Isolationsschicht 66, 146 dazwischen eingebettet sind. Jedoch kann die Source-Elektrodenschicht 67, 147 direkt ohne die Source-Isolationsschicht 66, 146 dazwischen in den Source-Gräben 63, 145 eingebettet sein.
  • Mit jeder der oben beschriebenen bevorzugten Ausführungsformen sind die Beispiele beschrieben, dass die Source-Isolationsschichten 66, 146 entlang der Seitenwände und der unteren Wand der Source-Gräben 63, 145 gebildet sind. Jedoch kann die Source-Isolationsschicht 66, 146 die untere Wand der Source-Gräben 63, 145 freilegen. In diesem Fall kann die Source-Isolationsschicht 66, 146 entlang der Seitenwände und der unteren Wand der Source-Gräben 63, 145 gebildet sein, so dass ein Teil der unteren Wand der Source-Gräben 63, 145 freigelegt wird.
  • Die Source-Isolationsschicht 66, 146 kann die Seitenwände der Source-Gräben 63, 145 freilegen. In diesem Fall kann die Source-Isolationsschicht 66, 146 entlang der Seitenwände und der unteren Wand der Source-Gräben 63, 145 gebildet sein, so dass Teile der Seitenwände der Source-Gräben 63, 145 freigelegt werden.
  • Mit jeder der achten bis elften bevorzugten Ausführungsform, die oben beschrieben sind, sind die Beispiele beschrieben, dass die Gate-Elektrodenschicht 139 und die Gate-Verdrahtungsschicht 140 jeweils einschließlich des p-Typ-Polysiliciums gebildet sind. Falls jedoch der Zunahme der Gate-Schwellenspannung Vth weniger Bedeutung gegeben wird, können die Gate-Elektrodenschicht 139 und die Gate-Verdrahtungsschicht 140 jeweils das mit n-Typ-Fremdstoffen dotierte n-Typ-Polysilicium alternativ oder zusätzlich zu dem p-Typ-Polysilicium aufweisen.
  • In diesem Fall kann die Elektrodenschicht 157 mit niedrigem Widerstand durch Silicidieren der Teile der Gate-Elektrodenschichten 139 (n-Typ-Polysilicium), die die Oberflächenschichtteile bilden, durch ein Metallmaterial gebildet werden. Das heißt, die Elektrodenschicht 157 mit niedrigem Widerstand kann ein n-Typ-Polycid aufweisen. Mit einer solchen Struktur kann eine Reduzierung des Gate-Widerstands erzielt werden.
  • Bei den oben beschriebenen bevorzugten Ausführungsformen kann eine Struktur angenommen werden, bei der die Leitfähigkeitstypen der jeweiligen Halbleiterteile umgekehrt sind. Das heißt, ein p-Typ-Teil kann zu einem n-Typ gemacht werden und ein n-Typ-Teil kann zu einem p-Typ gemacht werden.
  • Bei den oben beschriebenen bevorzugten Ausführungsformen kann ein p+-Typ-SiC-Halbleitersubstrat (21, 121) anstelle des n+-Typ-SiC-Halbleitersubstrats 21, 121 eingesetzt werden. Gemäß dieser Struktur kann ein IGBT (Insulated Gate Bipolar Transistor - Bipolartransistor mit isoliertem Gate) anstelle des MISFET bereitgestellt werden. In diesem Fall wird bei den oben beschriebenen bevorzugten Ausführungsformen die „Source“ des MISFET durch einen „Emitter“ des IGBT ersetzt und wird der „Drain“ des MISFET durch einen „Kollektor“ des IGBT ersetzt.
  • Die oben beschriebenen jeweiligen bevorzugten Ausführungsformen können auch auf eine Halbleitervorrichtung angewandt werden, die ein anderes Halbleitermaterial als SiC verwendet. Das andere Halbleitermaterial als SiC kann ein Verbindungshalbleitermaterial sein. Das Verbindungshalbleitermaterial kann Galliumnitrid (GaN) und/oder Galliumoxid (Ga2O3) sein.
  • Bei einem Verbindungshalbleiter-MISFET kann Magnesium als p-Typ-Fremdstoffe (Akzeptoren) eingesetzt werden. Außerdem können Germanium (Ge), Sauerstoff (O) oder Silicium (Si) als n-Typ-Fremdstoffe (Donatoren) eingesetzt werden.
  • Die Beschreibung schränkt keinerlei kombinierte Konfiguration der Merkmale ein, die in der ersten bis elften bevorzugten Ausführungsform veranschaulicht sind. Die erste bis elfte bevorzugte Ausführungsform können miteinander in einem beliebigen Aspekt oder einem beliebigen Modus kombiniert werden. Das heißt, SiC-Halbleitervorrichtungen können eingesetzt werden, bei denen die Merkmale, die in der ersten bis elften bevorzugten Ausführungsform veranschaulicht sind, in einem beliebigen Aspekt und einem beliebigen Modus kombiniert sind.
  • Beispielhafte Merkmale, die aus der Beschreibung und den begleitenden Zeichnungen extrahiert werden, werden nachfolgend bezeichnet. Die folgenden Beispiele bezeichnen jeweils eine SiC-Halbleitervorrichtung, bei der eine Alterungsverschlechterung einer Gate-Schwellenspannung Vth unterdrückt werden kann.
  • [A1] Eine SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite, und die ein aktives Gebiet und ein Außengebiet außerhalb des aktiven Gebiets aufweist; einen Graben, der in der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist und auf der Seite des Grabens positioniert ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist und in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet positioniert ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche bei dem aktiven Gebiet und dem Außengebiet gebildet ist und einen Teil aufweist, der in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet positioniert ist; ein Fremdstoffgebiet des zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberflächen in dem Außengebiet gebildet ist und eine pn-Übergang-Diode mit dem Driftgebiet bildet; und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist, in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet positioniert ist und eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1020 cm-3 aufweist.
  • [A2] Die SiC-Halbleitervorrichtung nach A1, wobei das Kontaktgebiet die Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht weniger als 1,0 × 1017 cm-3 aufweist.
  • [A3] Die SiC-Halbleitervorrichtung nach A1 oder A2, wobei das Kontaktgebiet die Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von weniger als 1,0 × 1020 cm-3 aufweist.
  • [A4] Die SiC-Halbleitervorrichtung nach einem von A1 bis A3, wobei das Fremdstoffgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1020 cm-3 aufweist.
  • [A5] Die SiC-Halbleitervorrichtung nach A4, wobei das Fremdstoffgebiet die Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht weniger als 1,0 × 1017 cm-3 aufweist.
  • [A6] Die SiC-Halbleitervorrichtung nach einem von A1 bis A3, wobei das Fremdstoffgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die 1,0 × 1020 cm-3 überschreitet.
  • [A7] Die SiC-Halbleitervorrichtung nach A6, wobei das Fremdstoffgebiet die Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1021 cm-3 aufweist.
  • [A8] Die SiC-Halbleitervorrichtung nach einem von A1 bis A3, wobei das Fremdstoffgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die gleich jener des Kontaktgebiets ist.
  • [A9] Die SiC-Halbleitervorrichtung nach einem von A1 bis A8, wobei das Fremdstoffgebiet eine Dicke gleich der Dicke des Kontaktgebiets aufweist.
  • [A10] Die SiC-Halbleitervorrichtung nach einem von A1 bis A9, wobei sich das Fremdstoffgebiet in einer Bandform entlang des aktiven Gebiets erstreckt.
  • [A11] Die SiC-Halbleitervorrichtung nach einem von A1 bis A10, wobei das Fremdstoffgebiet das aktive Gebiet umgibt.
  • [A12] Die SiC-Halbleitervorrichtung nach einem von A1 bis A11, die ferner Folgendes aufweist: eine Elektrodenschicht, die auf der ersten Hauptoberfläche gebildet ist, wobei ein ohmscher Kontakt mit dem Source-Gebiet gebildet wird und ein Schottky-Übergang mit dem Kontaktgebiet gebildet wird.
  • [A13] Die SiC-Halbleitervorrichtung nach A1, die ferner Folgendes aufweist: eine Elektrodenschicht, die auf der ersten Hauptoberfläche gebildet ist, wobei ein ohmscher Kontakt mit dem Source-Gebiet gebildet wird, ein Schottky-Übergang mit dem Kontaktgebiet gebildet wird und ein ohmscher Kontakt mit dem Fremdstoffgebiet gebildet wird.
  • [A14] Die SiC-Halbleitervorrichtung nach A1, die ferner Folgendes aufweist: eine Elektrodenschicht, die auf der ersten Hauptoberfläche gebildet ist, wobei ein ohmscher Kontakt mit dem Source-Gebiet gebildet wird, ein Schottky-Übergang mit dem Kontaktgebiet gebildet wird und ein Schottky-Übergang mit dem Fremdstoffgebiet gebildet wird.
  • [A15] Die SiC-Halbleitervorrichtung nach einem von A1 bis A14, wobei die SiC-Halbleiterschicht einen hexagonalen SiC-Einkristall aufweist.
  • [A16] Die SiC-Halbleitervorrichtung nach A15, wobei die SiC-Halbleiterschicht einen (hexagonalen) 2H-SiC-Einkristall, einen 4H-SiC-Einkristall oder einen 6H-SiC-Einkristall aufweist.
  • [A17] Die SiC-Halbleitervorrichtung nach A15 oder A16, wobei die erste Hauptoberfläche einer c-Ebene des SiC-Einkristalls zugewandt ist.
  • [A18] Die SiC-Halbleitervorrichtung nach einem von A15 bis A17, wobei der Graben eine Seitenwand, die einer m-Ebene des SiC-Einkristalls zugewandt ist, eine Seitenwand, die einer a-Ebene des SiC-Einkristalls zugewandt ist, und eine untere Wand, die einer c-Ebene des SiC-Einkristalls zugewandt ist, aufweist.
  • [A19] Die SiC-Halbleitervorrichtung nach A18, wobei das Source-Gebiet von der Seitenwand des Grabens, die der a-Ebene des SiC-Einkristalls zugewandt ist, freigelegt ist und das Körpergebiet von der Seitenwand des Grabens, die der a-Ebene des SiC-Einkristalls zugewandt ist, freigelegt ist.
  • [A20] Die SiC-Halbleitervorrichtung nach einem von A15 bis A19, wobei die erste Hauptoberfläche einen Abweichungswinkel aufweist, der um einen Winkel von nicht weniger als 0 Grad und nicht mehr als 10 Grad mit Bezug auf eine c-Ebene des SiC-Einkristalls geneigt ist.
  • [A21] Die SiC-Halbleitervorrichtung nach A20, wobei der Abweichungswinkel nicht mehr als 5 Grad beträgt.
  • [A22] Die SiC-Halbleitervorrichtung nach A20 oder A21, wobei der Abweichungswinkel mehr als 0 Grad und weniger als 4 Grad beträgt.
  • [A23] Die SiC-Halbleitervorrichtung nach einem von A1 bis A22, die ferner Folgendes aufweist: einen zweiten Graben, der in der ersten Hauptoberfläche in einem Intervall von dem Graben in dem aktiven Gebiet gebildet ist, wobei das Kontaktgebiet in einer Seite des zweiten Grabens gebildet ist.
  • [A24] Die SiC-Halbleitervorrichtung nach A23, die ferner Folgendes aufweist: eine Source-Elektrodenschicht, die in dem zweiten Graben eingebettet ist.
  • [A25] Die SiC-Halbleitervorrichtung nach A23 oder A24, wobei das Kontaktgebiet von einer Seitenwand des zweiten Grabens freigelegt ist.
  • [A26] Die SiC-Halbleitervorrichtung nach einem von A23 bis A25, wobei das Kontaktgebiet von einer Seitenwand und einer unteren Wand des zweiten Grabens freigelegt ist.
  • [A27] Die SiC-Halbleitervorrichtung nach einem von A23 bis A26, wobei der Graben in einer Draufsicht in einer Gitterform gebildet ist und der zweite Graben in einem Gebiet gebildet ist, das in einer Draufsicht von dem Graben umgeben ist.
  • [A28] Die SiC-Halbleitervorrichtung nach einem von A23 bis A27, wobei sich der Graben in einer Draufsicht in einer Bandform erstreckt und sich der zweite Graben in einer Draufsicht in einer Bandform entlang des Grabens erstreckt.
  • [A29] Die SiC-Halbleitervorrichtung nach einem von A23 bis A28, wobei der zweite Graben tiefer als der Graben ist.
  • [B1] Eine SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht, die eine erste Hauptoberfläche auf einer Seite und eine zweite Hauptoberfläche auf der anderen Seite aufweist und ein aktives Gebiet und ein Außengebiet außerhalb des aktiven Gebiets aufweist; einen Graben, der in der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist und auf einer Seite des Grabens positioniert ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist und in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet positioniert ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche bei dem aktiven Gebiet und dem Außengebiet gebildet ist und einen Teil aufweist, der in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet positioniert ist; ein Fremdstoffgebiet des zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem Außengebiet gebildet ist und eine pn-Übergang-Diode mit dem Driftgebiet bildet; und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist, in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet positioniert ist und Fremdstoffe des ersten Leitfähigkeitstyps und Fremdstoffe des zweiten Leitfähigkeitstyps aufweist, wobei Teile der Fremdstoffe des zweiten Leitfähigkeitstyps durch die Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden.
  • [B2] Die SiC-Halbleitervorrichtung nach B1, wobei das Kontaktgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die eine Fremdstoffkonzentration des ersten Leitfähigkeitstyps des Source-Gebiets überschreitet.
  • [B3] Die SiC-Halbleitervorrichtung nach B1 oder B2, wobei das Kontaktgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die kleiner als eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps des Fremdstoffgebiets ist.
  • [B4] Die SiC-Halbleitervorrichtung nach einem von B1 bis B3, wobei das Kontaktgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht weniger als 1,0 × 1020 cm-3 aufweist.
  • [B5] Die SiC-Halbleitervorrichtung nach B4, wobei das Kontaktgebiet die Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1021 cm-3 aufweist.
  • [B6] Die SiC-Halbleitervorrichtung nach einem von B1 bis B5, wobei das Fremdstoffgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht weniger als 1,0 × 1020 cm-3 aufweist.
  • [B7] Die SiC-Halbleitervorrichtung nach B6, wobei das Kontaktgebiet die Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1021 cm-3 aufweist.
  • [B8] Die SiC-Halbleitervorrichtung nach einem von B1 bis B7, wobei das Kontaktgebiet eine Dicke aufweist, die eine Dicke des Source-Gebiets überschreitet.
  • [B9] Die SiC-Halbleitervorrichtung nach B8, wobei das Kontaktgebiet Folgendes aufweist: ein Oberflächenschichtgebiet, das in einem Gebiet auf der Seite der ersten Hauptoberfläche mit Bezug auf einen unteren Teil des Source-Gebiets positioniert ist, wobei Teile der Fremdstoffe des zweiten Leitfähigkeitstyps durch die Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden, und ein Unterteilgebiet, das in einem Gebiet auf der Seite der zweiten Hauptoberfläche der SiC-Halbleiterschicht mit Bezug auf den unteren Teil des Source-Gebiets positioniert ist, wobei die Fremdstoffe des zweiten Leitfähigkeitstyps nicht durch die Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden.
  • [B10] Die SiC-Halbleitervorrichtung nach einem von B1 bis B9, wobei sich das Fremdstoffgebiet in einer Bandform entlang des aktiven Gebiets erstreckt.
  • [B11] Die SiC-Halbleitervorrichtung nach einem von B1 bis B10, wobei das Fremdstoffgebiet das aktive Gebiet umgibt.
  • [B12] Die SiC-Halbleitervorrichtung nach einem von B1 bis B11, wobei die SiC-Halbleiterschicht einen hexagonalen SiC-Einkristall aufweist.
  • [B13] Die SiC-Halbleitervorrichtung nach B12, wobei die SiC-Halbleiterschicht einen (hexagonalen) 2H-SiC-Einkristall, einen 4H-SiC-Einkristall oder einen 6H-SiC-Einkristall aufweist.
  • [B14] Die SiC-Halbleitervorrichtung nach B12 oder B13, wobei die erste Hauptoberfläche einer c-Ebene des SiC-Einkristalls zugewandt ist.
  • [B15] Die SiC-Halbleitervorrichtung nach einem von B12 bis B14, wobei der Graben eine Seitenwand, die einer m-Ebene des SiC-Einkristalls zugewandt ist, eine Seitenwand, die einer a-Ebene des SiC-Einkristalls zugewandt ist, und eine untere Wand, die einer c-Ebene des SiC-Einkristalls zugewandt ist, aufweist.
  • [B16] Die SiC-Halbleitervorrichtung nach B15, wobei das Source-Gebiet von der Seitenwand des Grabens, die der a-Ebene des SiC-Einkristalls zugewandt ist, freigelegt ist und das Körpergebiet von der Seitenwand des Grabens, die der a-Ebene des SiC-Einkristalls zugewandt ist, freigelegt ist.
  • [B17] Die SiC-Halbleitervorrichtung nach einem von B12 bis B16, wobei die erste Hauptoberfläche einen Abweichungswinkel aufweist, der um einen Winkel von nicht weniger als 0 Grad und nicht mehr als 10 Grad mit Bezug auf eine c-Ebene des SiC-Einkristalls geneigt ist.
  • [B18] Die SiC-Halbleitervorrichtung nach B17, wobei der Abweichungswinkel nicht mehr als 5 Grad beträgt.
  • [B19] Die SiC-Halbleitervorrichtung nach B17 oder B18, wobei der Abweichungswinkel mehr als 0 Grad und weniger als 4 Grad beträgt.
  • [B20] Die SiC-Halbleitervorrichtung nach einem von B1 bis B19, die ferner Folgendes aufweist: einen zweiten Graben, der in der ersten Hauptoberfläche in einem Intervall von dem Graben in dem aktiven Gebiet gebildet ist, wobei das Kontaktgebiet in einer Seite des zweiten Grabens gebildet ist.
  • [B21] Die SiC-Halbleitervorrichtung nach B20, die ferner Folgendes aufweist: eine Source-Elektrodenschicht, die in dem zweiten Graben eingebettet ist.
  • [B22] Die SiC-Halbleitervorrichtung nach B20 oder B21, wobei das Kontaktgebiet von einer Seitenwand des zweiten Grabens freigelegt ist.
  • [B23] Die SiC-Halbleitervorrichtung nach einem von B20 bis B22, wobei das Kontaktgebiet von einer Seitenwand und einer unteren Wand des zweiten Grabens freigelegt ist.
  • [B24] Die SiC-Halbleitervorrichtung nach einem von B20 bis B23, wobei der Graben in einer Draufsicht in einer Gitterform gebildet ist und der zweite Graben in einem Gebiet gebildet ist, das in einer Draufsicht von dem Graben umgeben ist.
  • [B25] Die SiC-Halbleitervorrichtung nach einem von B20 bis B24, wobei sich der Graben in einer Draufsicht in einer Bandform erstreckt und sich der zweite Graben in einer Draufsicht in einer Bandform entlang des Grabens erstreckt.
  • [B26] Die SiC-Halbleitervorrichtung nach einem von B20 bis B25, wobei der zweite Graben tiefer als der Graben ist.
  • [C1] Eine SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht, die eine erste Hauptoberfläche auf einer Seite und eine zweite Hauptoberfläche auf der anderen Seite aufweist und ein aktives Gebiet und ein Außengebiet außerhalb des aktiven Gebiets aufweist; einen Graben, der in der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist und auf einer Seite des Grabens positioniert ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist und in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet positioniert ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche bei dem aktiven Gebiet und dem Außengebiet gebildet ist und einen Teil aufweist, der in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet positioniert ist; ein Fremdstoffgebiet des zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem Außengebiet gebildet ist und eine pn-Übergang-Diode mit dem Driftgebiet bildet; ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem aktiven Gebiet gebildet ist und in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet positioniert ist; und eine Elektrodenschicht, die auf der ersten Hauptoberfläche gebildet ist, wobei ein ohmscher Kontakt mit dem Source-Gebiet gebildet wird und ein Schottky-Übergang mit dem Kontaktgebiet gebildet wird.
  • [C2] Die SiC-Halbleitervorrichtung nach C1, wobei die Elektrodenschicht einen Schottky-Übergang mit dem Fremdstoffgebiet bildet.
  • [C3] Die SiC-Halbleitervorrichtung nach C2, wobei das Fremdstoffgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1020 cm-3 aufweist.
  • [C4] Die SiC-Halbleitervorrichtung nach C3, wobei das Fremdstoffgebiet die Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht weniger als 1,0 × 1017 cm-3 aufweist.
  • [C5] Die SiC-Halbleitervorrichtung nach C1, wobei die Elektrodenschicht einen ohmschen Kontakt mit dem Fremdstoffgebiet bildet.
  • [C6] Die SiC-Halbleitervorrichtung nach C5, wobei das Fremdstoffgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die 1,0 × 1020 cm-3 überschreitet.
  • [C7] Die SiC-Halbleitervorrichtung nach C6, wobei das Fremdstoffgebiet die Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1021 cm-3 aufweist.
  • [C8] Die SiC-Halbleitervorrichtung nach einem von C1 bis C7, wobei sich das Fremdstoffgebiet in einer Bandform entlang des aktiven Gebiets erstreckt.
  • [C9] Die SiC-Halbleitervorrichtung nach einem von C1 bis C8, wobei das Fremdstoffgebiet das aktive Gebiet umgibt.
  • [C10] Die SiC-Halbleitervorrichtung nach einem von C1 bis C9, wobei die SiC-Halbleiterschicht einen hexagonalen SiC-Einkristall aufweist.
  • [C11] Die SiC-Halbleitervorrichtung nach C10, wobei die SiC-Halbleiterschicht einen (hexagonalen) 2H-SiC-Einkristall, einen 4H-SiC-Einkristall oder einen 6H-SiC-Einkristall aufweist.
  • [C12] Die SiC-Halbleitervorrichtung nach C10 oder C11, wobei die erste Hauptoberfläche einer c-Ebene des SiC-Einkristalls zugewandt ist.
  • [C13] Die SiC-Halbleitervorrichtung nach einem von C10 bis C12, wobei der Graben eine Seitenwand, die einer m-Ebene des SiC-Einkristalls zugewandt ist, eine Seitenwand, die einer a-Ebene des SiC-Einkristalls zugewandt ist, und eine untere Wand, die einer c-Ebene des SiC-Einkristalls zugewandt ist, aufweist.
  • [C14] Die SiC-Halbleitervorrichtung nach C13, wobei das Source-Gebiet von der Seitenwand des Grabens, die der a-Ebene des SiC-Einkristalls zugewandt ist, freigelegt ist und das Körpergebiet von der Seitenwand des Grabens, die der a-Ebene des SiC-Einkristalls zugewandt ist, freigelegt ist.
  • [C15] Die SiC-Halbleitervorrichtung nach einem von C10 bis C14, wobei die erste Hauptoberfläche einen Abweichungswinkel aufweist, der um einen Winkel von nicht weniger als 0 Grad und nicht mehr als 10 Grad mit Bezug auf eine c-Ebene des SiC-Einkristalls geneigt ist.
  • [C16] Die SiC-Halbleitervorrichtung nach C15, wobei der Abweichungswinkel nicht mehr als 5 Grad beträgt.
  • [C17] Die SiC-Halbleitervorrichtung nach C15 oder C16, wobei der Abweichungswinkel mehr als 0 Grad und weniger als 4 Grad beträgt.
  • [C18] Die SiC-Halbleitervorrichtung nach einem von C1 bis C17, die ferner einen zweiten Graben aufweist, der in der ersten Hauptoberfläche in einem Intervall von dem Graben in dem aktiven Gebiet gebildet ist, wobei das Kontaktgebiet in einer Seite des zweiten Grabens gebildet ist.
  • [C19] Die SiC-Halbleitervorrichtung nach C18, die ferner Folgendes aufweist: eine Source-Elektrodenschicht, die in dem zweiten Graben eingebettet ist.
  • [C20] Die SiC-Halbleitervorrichtung nach C18 oder C19, wobei das Kontaktgebiet von einer Seitenwand des zweiten Grabens freigelegt ist.
  • [C21] Die SiC-Halbleitervorrichtung nach einem von C18 bis C20, wobei das Kontaktgebiet von einer Seitenwand und einer unteren Wand des zweiten Grabens freigelegt ist.
  • [C22] Die SiC-Halbleitervorrichtung nach einem von C18 bis C21, wobei der Graben in einer Draufsicht in einer Gitterform gebildet ist und der zweite Graben in einem Gebiet gebildet ist, das in einer Draufsicht von dem Graben umgeben ist.
  • [C23] Die SiC-Halbleitervorrichtung nach einem von C18 bis C22, wobei sich der Graben in einer Draufsicht in einer Bandform erstreckt und sich der zweite Graben in einer Draufsicht in einer Bandform entlang des Grabens erstreckt.
  • [C24] Die SiC-Halbleitervorrichtung nach einem von C18 bis C23, wobei der zweite Graben tiefer als der Graben ist.
  • [D1] Eine SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite; einen Graben, der in der ersten Hauptoberfläche gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist; und ein Kontaktgebiet des zweiten Leitfähigkeitstyps mit einer Fremdstoffkonzentration des zweiten Leitfähigkeitstyps, die eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps des Körpergebiets überschreitet und kleiner als eine Fremdstoffkonzentration des ersten Leitfähigkeitstyps des Source-Gebiets ist.
  • [E1] Eine SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite; einen Graben, der in der ersten Hauptoberfläche gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist; und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist und eine Dicke aufweist, die eine Dicke des Source-Gebiets in einer Normalenrichtung der ersten Hauptoberfläche überschreitet; wobei das Kontaktgebiet Folgendes aufweist: ein Oberflächenschichtgebiet, das in einem Gebiet auf der Seite der ersten Hauptoberfläche mit Bezug auf einen unteren Teil des Source-Gebiets positioniert ist, wobei Teile von Fremdstoffen des zweiten Leitfähigkeitstyps durch Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden, und ein Unterteilgebiet, das in einem Gebiet auf der Seite der zweiten Hauptoberfläche der SiC-Halbleiterschicht mit Bezug auf den unteren Teil des Source-Gebiets positioniert ist, wobei die Fremdstoffe des zweiten Leitfähigkeitstyps nicht durch die Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden.
  • [F1] Eine SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite; einen Graben, der in der ersten Hauptoberfläche gebildet ist; einen zweiten Graben, der in der ersten Hauptoberfläche in einem Intervall von dem Graben gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist; und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das entlang des zweiten Grabens in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist und eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1020 cm-3 aufweist.
  • [F2] Die SiC-Halbleitervorrichtung nach F1, die ferner Folgendes aufweist: ein tiefes Wannengebiet des zweiten Leitfähigkeitstyps, das entlang des zweiten Grabens gebildet ist, so dass das Kontaktgebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche bedeckt wird.
  • [F3] Die SiC-Halbleitervorrichtung nach F2, wobei das tiefe Wannengebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die kleiner als die
  • Fremdstoffkonzentration des zweiten Leitfähigkeitstyps des Kontaktgebiets ist.
  • [F4] Die SiC-Halbleitervorrichtung nach einem von F1 bis F3, wobei der zweite Graben tiefer als der Graben ist.
  • [G1] Eine SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite; einen Graben, der in der ersten Hauptoberfläche gebildet ist; einen zweiten Graben, der in der ersten Hauptoberfläche in einem Intervall von dem Graben gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist; und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das entlang des zweiten Grabens in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist und das Fremdstoffe des ersten Leitfähigkeitstyps und Fremdstoffe des zweiten Leitfähigkeitstyps aufweist, wobei Teile der Fremdstoffe des zweiten Leitfähigkeitstyps durch die Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden.
  • [G2] Die SiC-Halbleitervorrichtung nach G1, wobei das Kontaktgebiet Folgendes aufweist: ein Oberflächenschichtgebiet, das in einem Gebiet auf der Seite der ersten Hauptoberfläche mit Bezug auf einen unteren Teil des Source-Gebiets positioniert ist, und ein Unterteilgebiet, das in einem Gebiet auf der Seite der zweiten Hauptoberfläche der SiC-Halbleiterschicht mit Bezug auf den unteren Teil des Source-Gebiets positioniert ist.
  • [G3] Die SiC-Halbleitervorrichtung nach G2, wobei das Oberflächenschichtgebiet des Kontaktgebiets so eingerichtet ist, dass die Teile der Fremdstoffe des zweiten Leitfähigkeitstyps durch die Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden.
  • [G4] Die SiC-Halbleitervorrichtung nach G2 oder G3, wobei das Unterteilgebiet des Kontaktgebiets frei von den Fremdstoffen des ersten Leitfähigkeitstyps ist.
  • [G5] Die SiC-Halbleitervorrichtung nach einem von G1 bis G4, die ferner Folgendes aufweist: ein tiefes Wannengebiet des zweiten Leitfähigkeitstyps, das entlang des zweiten Grabens gebildet ist, so dass das Kontaktgebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche bedeckt wird.
  • [G6] Die SiC-Halbleitervorrichtung nach G5, wobei das tiefe Wannengebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die kleiner als eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps des Kontaktgebiets ist.
  • [G7] Die SiC-Halbleitervorrichtung nach einem von G1 bis G6, wobei der zweite Graben tiefer als der Graben ist.
  • [H1] Eine SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite; einen Graben, der in der ersten Hauptoberfläche gebildet ist; einen zweiten Graben, der in der ersten Hauptoberfläche in einem Intervall von dem Graben gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist, eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist; ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das entlang des zweiten Grabens in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; und eine Elektrodenschicht, die auf der ersten Hauptoberfläche gebildet ist, wobei ein ohmscher Kontakt mit dem Source-Gebiet gebildet wird und ein Schottky-Übergang mit dem Kontaktgebiet gebildet wird.
  • [H2] Die SiC-Halbleitervorrichtung nach H1, die ferner Folgendes aufweist: ein tiefes Wannengebiet des zweiten Leitfähigkeitstyps, das entlang des zweiten Grabens gebildet ist, so dass das Kontaktgebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche bedeckt wird.
  • [H3] Die SiC-Halbleitervorrichtung nach H2, wobei das tiefe Wannengebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die kleiner als eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps des Kontaktgebiets ist.
  • [H4] Die SiC-Halbleitervorrichtung nach einem von H1 bis H3, wobei der zweite Graben tiefer als der Graben ist.
  • Die Anmeldung entspricht der japanischen Patentanmeldung mit der Nr. 2018-148646 , eingereicht beim japanischen Patentamt am 7. August 2018, deren Offenbarung hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen ist. Obwohl die bevorzugten Ausführungsformen der vorliegenden Erfindung bisher ausführlich beschrieben wurden, sind diese lediglich spezielle Beispiele, die zum Verdeutlichen der technischen Inhalte der vorliegenden Erfindung verwendet werden, und die vorliegende Erfindung sollte nicht als nur auf diese speziellen Beispiele beschränkt interpretiert werden. Der Schutzumfang der vorliegenden Erfindung soll nur durch die angehängten Ansprüche beschränkt werden.
  • Bezugszeichenliste
    • 1:
    SiC-Halbleitervorrichtung
    2:
    SiC-Halbleiterschicht
    3:
    Erste Hauptoberfläche
    4:
    Zweite Hauptoberfläche
    6:
    Aktives Gebiet
    7:
    Außengebiet
    25:
    Driftgebiet
    31:
    Körpergebiet
    32:
    Gate-Graben (Graben)
    38:
    Gate-Isolationsschicht
    39:
    Gate-Elektrodenschicht (Gate-Elektrode)
    41:
    Source-Gebiet
    42:
    Kontaktgebiet
    45:
    Diodengebiet
    61:
    SiC-Halbleitervorrichtung
    62:
    SiC-Halbleitervorrichtung
    67:
    Source-Elektrodenschicht
    63:
    Source-Graben (zweiter Graben)
    71:
    SiC-Halbleitervorrichtung
    72:
    SiC-Halbleitervorrichtung
    75:
    SiC-Halbleitervorrichtung
    85:
    SiC-Halbleitervorrichtung
    101:
    SiC-Halbleitervorrichtung
    102:
    SiC-Halbleiterschicht
    103:
    Erste Hauptoberfläche
    104:
    Zweite Hauptoberfläche
    106:
    Aktives Gebiet
    107:
    Außengebiet
    127:
    Driftgebiet
    131:
    Körpergebiet
    132:
    Gate-Graben (Graben)
    138:
    Gate-Isolationsschicht
    139:
    Gate-Elektrodenschicht (Gate-Elektrode)
    145:
    Source-Graben (zweiter Graben)
    147:
    Source-Elektrodenschicht
    153:
    Source-Gebiet
    154:
    Kontaktgebiet
    171:
    Diodengebiet
    211:
    SiC-Halbleitervorrichtung
    221:
    SiC-Halbleitervorrichtung
    231:
    SiC-Halbleitervorrichtung
    θ:
    Abweichungswinkel
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2018148646 [0681]

Claims (25)

  1. SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite; einen Graben, der in der ersten Hauptoberfläche gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in einem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist; und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps von nicht mehr als 1,0 × 1020 cm-3 aufweist und in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist.
  2. SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite; einen Graben, der in der ersten Hauptoberfläche gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in einem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist; und ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist und das Fremdstoffe des ersten Leitfähigkeitstyps und Fremdstoffe des zweiten Leitfähigkeitstyps aufweist, wobei Teile der Fremdstoffe des zweiten Leitfähigkeitstyps durch die Fremdstoffe des ersten Leitfähigkeitstyps aufgehoben/kompensiert werden.
  3. SiC-Halbleitervorrichtung, die Folgendes aufweist: eine SiC-Halbleiterschicht mit einer ersten Hauptoberfläche auf einer Seite und einer zweiten Hauptoberfläche auf der anderen Seite; einen Graben, der in der ersten Hauptoberfläche gebildet ist; eine Gate-Isolationsschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die in dem Graben mit der Gate-Isolationsschicht dazwischen eingebettet ist; ein Source-Gebiet eines ersten Leitfähigkeitstyps, das in einer Seite des Grabens in einem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Körpergebiet eines zweiten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; ein Driftgebiet des ersten Leitfähigkeitstyps, das in einem Gebiet auf der zweiten Hauptoberflächenseite mit Bezug auf das Körpergebiet in der SiC-Halbleiterschicht gebildet ist; ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das in einem Gebiet auf einer gegenüberliegenden Seite des Grabens mit Bezug auf das Source-Gebiet in dem Oberflächenschichtteil der ersten Hauptoberfläche gebildet ist; und eine Elektrodenschicht, die auf der ersten Hauptoberfläche gebildet ist, um einen ohmschen Kontakt mit dem Source-Gebiet zu bilden und einen Schottky-Übergang mit dem Kontaktgebiet zu bilden.
  4. SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die SiC-Halbleiterschicht einen hexagonalen SiC-Einkristall aufweist.
  5. SiC-Halbleitervorrichtung nach Anspruch 4, wobei die SiC-Halbleiterschicht einen (hexagonalen) 2H-SiC-Einkristall, einen 4H-SiC-Einkristall oder einen 6H-SiC-Einkristall aufweist.
  6. SiC-Halbleitervorrichtung nach Anspruch 4 oder 5, wobei die erste Hauptoberfläche einer c-Ebene des SiC-Einkristalls zugewandt ist.
  7. SiC-Halbleitervorrichtung nach einem der Ansprüche 4 bis 6, wobei der Graben eine Seitenwand, die einer m-Ebene des SiC-Einkristalls zugewandt ist, eine Seitenwand, die einer a-Ebene des SiC-Einkristalls zugewandt ist, und eine untere Wand, die einer c-Ebene des SiC-Einkristalls zugewandt ist, aufweist.
  8. SiC-Halbleitervorrichtung nach Anspruch 7, wobei das Source-Gebiet von der Seitenwand, die der a-Ebene des SiC-Einkristalls zugewandt ist, in dem Graben freigelegt ist, und das Körpergebiet von der Seitenwand, die der a-Ebene des SiC-Einkristalls zugewandt ist, in dem Graben freigelegt ist.
  9. SiC-Halbleitervorrichtung nach einem der Ansprüche 4 bis 8, wobei die erste Hauptoberfläche einen Abweichungswinkel aufweist, der um einen Winkel von nicht weniger als 0 Grad und nicht mehr als 10 Grad mit Bezug auf eine c-Ebene des SiC-Einkristalls geneigt ist.
  10. SiC-Halbleitervorrichtung nach Anspruch 9, wobei der Abweichungswinkel weniger als 5 Grad beträgt.
  11. SiC-Halbleitervorrichtung nach Anspruch 9 oder 10, wobei der Abweichungswinkel mehr als 0 Grad und weniger als 4 Grad beträgt.
  12. SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, die ferner Folgendes aufweist: einen zweiten Graben, der in der ersten Hauptoberfläche in einem Intervall von dem Graben gebildet ist; wobei das Kontaktgebiet in einer Seite des zweiten Grabens gebildet ist.
  13. SiC-Halbleitervorrichtung nach Anspruch 12, die ferner eine Source-Elektrodenschicht aufweist, die in dem zweiten Graben eingebettet ist.
  14. SiC-Halbleitervorrichtung nach Anspruch 12 oder 13, wobei das Kontaktgebiet von einer Seitenwand des zweiten Grabens freigelegt ist.
  15. SiC-Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei das Kontaktgebiet von einer Seitenwand und einer unteren Wand des zweiten Grabens freigelegt ist.
  16. SiC-Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, wobei der Graben in einer Draufsicht in einer Gitterform gebildet ist, und der zweite Graben in einem Gebiet gebildet ist, das in einer Draufsicht von dem Graben umgeben ist.
  17. SiC-Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, wobei sich der Graben in einer Draufsicht in einer Bandform erstreckt, und sich der zweite Graben in einer Draufsicht in einer Bandform entlang des Grabens erstreckt.
  18. SiC-Halbleitervorrichtung nach einem der Ansprüche 12 bis 17, wobei der zweite Graben tiefer als der Graben ist.
  19. SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, wobei die SiC-Halbleiterschicht ein aktives Gebiet und ein Außengebiet außerhalb des aktiven Gebiets aufweist, und der Graben, das Source-Gebiet, das Körpergebiet, das Driftgebiet und das Kontaktgebiet jeweils in dem aktiven Gebiet gebildet sind.
  20. SiC-Halbleitervorrichtung nach Anspruch 19, die ferner Folgendes aufweist: ein Fremdstoffgebiet des zweiten Leitfähigkeitstyps, das in dem Oberflächenschichtteil der ersten Hauptoberfläche in dem Außengebiet gebildet ist.
  21. SiC-Halbleitervorrichtung nach Anspruch 20, wobei das Driftgebiet in dem aktiven Gebiet und dem Außengebiet gebildet ist, und das Fremdstoffgebiet eine pn-Übergang-Diode mit dem Driftgebiet in dem Außengebiet bildet.
  22. SiC-Halbleitervorrichtung nach Anspruch 20 oder 21, wobei das Fremdstoffgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die gleich einer Fremdstoffkonzentration des zweiten Leitfähigkeitstyps des Kontaktgebiets ist.
  23. SiC-Halbleitervorrichtung nach Anspruch 20 oder 21, wobei das Fremdstoffgebiet eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps aufweist, die eine Fremdstoffkonzentration des zweiten Leitfähigkeitstyps des Kontaktgebiets überschreitet.
  24. SiC-Halbleitervorrichtung nach einem der Ansprüche 20 bis 23, wobei sich das Fremdstoffgebiet in einer Bandform entlang des aktiven Gebiets erstreckt.
  25. SiC-Halbleitervorrichtung nach einem der Ansprüche 20 bis 24, wobei das Fremdstoffgebiet das aktive Gebiet umgibt.
DE112019003465.0T 2018-08-07 2019-08-05 SiC-HALBLEITERVORRICHTUNG Pending DE112019003465T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018148646 2018-08-07
JP2018-148646 2018-08-07
PCT/JP2019/030759 WO2020031971A1 (ja) 2018-08-07 2019-08-05 ＳｉＣ半導体装置

Publications (1)

Publication Number Publication Date
DE112019003465T5 true DE112019003465T5 (de) 2021-03-25

Family

ID=69414987

Family Applications (2)

Application Number Title Priority Date Filing Date
DE212019000104.1U Active DE212019000104U1 (de) 2018-08-07 2019-08-05 SiC-Halbleitervorrichtung
DE112019003465.0T Pending DE112019003465T5 (de) 2018-08-07 2019-08-05 SiC-HALBLEITERVORRICHTUNG

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE212019000104.1U Active DE212019000104U1 (de) 2018-08-07 2019-08-05 SiC-Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20210305369A1 (de)
JP (2) JPWO2020031971A1 (de)
DE (2) DE212019000104U1 (de)
WO (1) WO2020031971A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020096838A1 (en) * 2018-11-06 2020-05-14 Cornell University High voltage group iii trioxide trench mos barrier schottky and methods of fabricating same
CN111446293A (zh) * 2020-03-25 2020-07-24 浙江大学 一种增强体二极管的碳化硅功率mosfet器件
TWI752512B (zh) * 2020-05-29 2022-01-11 國立陽明交通大學 溝槽式電晶體及其製造方法
JP2021197420A (ja) * 2020-06-11 2021-12-27 富士電機株式会社 炭化珪素半導体装置
US11646368B2 (en) * 2020-07-22 2023-05-09 Kabushiki Kaisha Toshiba Semiconductor device
KR102321229B1 (ko) * 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
EP4250370A1 (de) * 2022-03-24 2023-09-27 Infineon Technologies Austria AG Transistorvorrichtung
WO2023189058A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 ＳｉＣ半導体装置
WO2023189057A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 ＳｉＣ半導体装置
WO2023189054A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置
WO2023189060A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 ＳｉＣ半導体装置
WO2024053022A1 (ja) * 2022-09-07 2024-03-14 三菱電機株式会社 半導体装置およびその製造方法
JP2024046362A (ja) * 2022-09-22 2024-04-03 株式会社 日立パワーデバイス 半導体装置
CN115513297B (zh) * 2022-11-09 2023-09-22 中芯越州集成电路制造(绍兴)有限公司 碳化硅平面mosfet器件及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US20080116512A1 (en) * 2006-11-21 2008-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method of making the same
JP2011512677A (ja) * 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド 半導体素子構造及び関連プロセス
JP2011009387A (ja) * 2009-06-24 2011-01-13 Renesas Electronics Corp 半導体装置およびその製造方法ならびにそれを用いたｄｃ−ｄｃコンバータ
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
CN102870217B (zh) * 2010-04-06 2016-08-03 三菱电机株式会社 功率用半导体装置及其制造方法
JP5633992B2 (ja) * 2010-06-11 2014-12-03 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
WO2012105609A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体装置
JP5742657B2 (ja) * 2011-10-20 2015-07-01 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
WO2014057700A1 (ja) * 2012-10-11 2014-04-17 三菱電機株式会社 半導体装置およびその製造方法
US9209262B2 (en) * 2012-12-27 2015-12-08 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP5840308B2 (ja) * 2012-12-28 2016-01-06 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6291988B2 (ja) * 2014-04-15 2018-03-14 住友電気工業株式会社 炭化珪素半導体装置
WO2016002083A1 (ja) * 2014-07-04 2016-01-07 株式会社日立製作所 半導体装置、パワーモジュールおよび電力変換装置
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
US20180012974A1 (en) * 2014-11-18 2018-01-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE102014117780B4 (de) * 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
JP6740759B2 (ja) * 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696328B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6864288B2 (ja) * 2016-12-28 2021-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6828449B2 (ja) * 2017-01-17 2021-02-10 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE212019000104U1 (de) 2020-02-19
JP2023179690A (ja) 2023-12-19
JPWO2020031971A1 (ja) 2021-08-10
US20210305369A1 (en) 2021-09-30
WO2020031971A1 (ja) 2020-02-13

Similar Documents

Publication Publication Date Title
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014119465B3 (de) Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102017110969A1 (de) Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen
DE102015103072A1 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE202012013723U1 (de) Halbleiterbauteil
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112013002213T5 (de) Halbleitereinrichtung
DE102016101647A1 (de) Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
DE112016006380B4 (de) Halbleiterbauelement
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE212020000485U1 (de) SiC-Halbleiterbauteil
DE102016103384A1 (de) Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102012112332A1 (de) Halbleitervorrichtung mit einer Diode
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE212019000020U1 (de) SiC-Halbleitervorrichtungen
DE212018000096U1 (de) Halbleitervorrichtung
DE102020102412A1 (de) Halbleitervorrichtung mit isoliertem gate
DE212020000619U1 (de) Halbleiterbauteil
DE102014104061A1 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE212020000212U1 (de) SiC-Halbleiterbauteil
DE112019004031T5 (de) SiC-HALBLEITERBAUTEIL
DE202019005382U1 (de) SiC-Halbleitervorrichtung

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE