DE102015104988A1 - Halbleitervorrichtung mit Gate-Finnen - Google Patents

Halbleitervorrichtung mit Gate-Finnen Download PDF

Info

Publication number
DE102015104988A1
DE102015104988A1 DE102015104988.0A DE102015104988A DE102015104988A1 DE 102015104988 A1 DE102015104988 A1 DE 102015104988A1 DE 102015104988 A DE102015104988 A DE 102015104988A DE 102015104988 A1 DE102015104988 A1 DE 102015104988A1
Authority
DE
Germany
Prior art keywords
gate
element lines
semiconductor device
fins
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015104988.0A
Other languages
English (en)
Inventor
Ralf Siemieniec
David Laforet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102015104988.0A priority Critical patent/DE102015104988A1/de
Priority to US15/082,214 priority patent/US20160293751A1/en
Publication of DE102015104988A1 publication Critical patent/DE102015104988A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Abstract

Eine Halbleitervorrichtung umfasst Gate-Finnen (150), die sich von einer ersten Oberfläche (101) in einen Halbleiterteil (100) erstrecken. Die Gate-Finnen (150) umfassen Gateelektroden (155) und sind längs Elementlinien (190) angeordnet, wobei Längsachsen der Gate-Finnen (150) parallel zu den Elementlinien (190) sind. Säulenabschnitte (175) des Halbleiterteiles (100) trennen die Gate-Finnen (150) voneinander längs der Elementlinien (190).

Description

  • HINTERGRUND
  • Leistungshalbleitervorrichtungen, beispielsweise IGFETs (Feldeffekttransistoren mit isoliertem Gate) sind typischerweise Vorrichtungen mit einem vertikalen Laststromfluss zwischen ersten Oberfläche an einer Vorder- bzw. Frontseite einer Halbleiterdie bzw. eines Halbleiterchips und einer zweiten Oberfläche auf der Rückseite. In einen Sperrmodus verarmen Feldelektrodenstrukturen, die sich von der Vorderseite in die Halbleiterdie erstrecken, einen Driftteil der Halbleiterdie. Die Feldeffektstrukturen erlauben hohe Dotierstoffkonzentrationen in dem Driftteil, ohne nachteilhaft die Sperrfähigkeit zu beeinflussen. Höhere Dotierstoffkonzentrationen in dem Driftteil reduzieren den Einschaltwiderstand der Vorrichtung.
  • Es ist wünschenswert, zuverlässige Halbleitervorrichtungen mit geringen parasitären Kapazitäten vorzusehen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche beziehen sich auf weitere Ausführungsbeispiele.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung Gate-Finnen bzw. Gate-Rippen, die sich von einer ersten Oberfläche in einen Halbleiterteil erstrecken. Die Gate-Finnen umfassen Gateelektroden und sind längs Elementzeilen bzw. -linien angeordnet, wobei Längsachsen der Gate-Finnen parallel zu den Elementzeilen sind. Spalten- bzw. Säulenabschnitte des Halbleiterteiles trennen die Gate-Finnen voneinander längs der Elementzeilen.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung erste und zweite Gate-Finnen, die sich von einer ersten Oberfläche in einen Halbleiterteil erstrecken, wobei die ersten Gate-Finnen längs ersten Elementzeilen und die zweiten Gate-Finnen längs zweiten Elementteilen, die die ersten Elementzeilen kreuzen, angeordnet sind. Die ersten und zweiten Gate-Finnen umfassen Gateelektroden. Erste Spalten- bzw. Säulenabschnitte des Halbleiterteiles trennen erste Gate-Finnen von zweiten Gate-Finnen an Kreuzungen der ersten und zweiten Elementzeilen. Feldelektrodenstrukturen erstrecken sich von der ersten Oberfläche in den Halbleiterteil. Die Feldelektrodenstrukturen umfassen ein Felddielektrikum, das nadel- bzw. ährenförmige Feldelektroden von dem Halbleiterteil isoliert.
  • Gemäß einem anderen Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden von Gate-Finnen bzw. Gate-Rippen, die sich von einer Prozessoberfläche in eine Halbleiterschicht erstrecken. Die Gate-Finnen sind längs Elementzeilen bzw. -linien angeordnet, wobei die Gate-Finnen voneinander längs der Elementzeilen durch Spalten- bzw. Säulenabschnitte der Halbleiterschicht getrennt sind. Gatekontakte sind gebildet, die sich durch ein Vormetalldielektrikum auf der Prozessoberfläche zu in den Gate-Finnen gebildeten Gateelektroden erstrecken. Eine Gateverdrahtung, die die Gatekontakte verbindet, ist auf dem Vormetalldielektrikum gebildet.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die Gate-Finnen umfasst, die längs parallelen Elementzeilen bzw. -linien gemäß einem Ausführungsbeispiel angeordnet sind.
  • 1B ist eine schematische vertikale Schnittdarstellung des Halbleitervorrichtungsteiles von 1A längs einer Linie B-B.
  • 1C ist eine schematische vertikale Schnittdarstellung des Halbleitervorrichtungsteiles von 1A längs einer Linie C-C.
  • 2A ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf streifenförmige Feldelektrodenstrukturen und Gate-Finnen, die längs parallelen Elementzeilen bzw. -linien angeordnet sind, bezogen ist.
  • 2B ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf Feldelektrodenstrukturen mit nadel- bzw. ährenförmigen Feldelektroden und Gate-Finnen, die längs parallelen Elementzeilen bzw. -linien angeordnet sind, bezogen ist.
  • 3A ist ein schematisches Diagramm, das eine Übertragungs- bzw. Transferkennlinie einer herkömmlichen Vorrichtung zeigt, um Effekte der Ausführungsbeispiele zu diskutieren.
  • 3B ist eine schematische perspektivische Darstellung eines Teiles einer Halbleitervorrichtung, die die elektrische Feldstärkeverteilung in einer herkömmlichen Vorrichtung zeigt, um Effekte der Ausführungsbeispiele zu diskutieren.
  • 4A ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel, das nicht-kreuzende Gate-Finnen umfasst, die längs Elementzeilen bzw. -linien angeordnet sind, die ein Gitter mit sechs Gatespalten je Masche bilden.
  • 4B ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die nicht-kreuzende Gate-Finnen umfasst, die längs Elementzeilen angeordnet sind, die ein Gitter gemäß einem Ausführungsbeispiel mit acht Gatespalten je Masche bilden.
  • 4C ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die nicht-kreuzende Gate-Finnen umfasst, die längs Elementzeilen angeordnet sind, die ein Gitter gemäß einem Ausführungsbeispiel mit zehn Gatespalten je Masche bilden.
  • 4D ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die nicht-kreuzende Gate-Finnen umfasst, die längs Elementzeilen angeordnet sind, die ein Gitter gemäß einem Ausführungsbeispiel mit zwölf Gatespalten je Masche bilden.
  • 4E ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die nicht-kreuzende Gate-Finnen umfasst, die längs Elementzeilen angeordnet sind, die ein Gitter gemäß einem Ausführungsbeispiel mit Gatespalten an dem Knoten des Gitters bilden.
  • 4F ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die nicht-kreuzende Gate-Finnen umfasst, die längs Elementzeilen angeordnet sind, die ein Gitter gemäß einem Ausführungsbeispiel mit diskontinuierlichen zweiten Elementzeilen bzw. -linien bilden.
  • 4G ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die nicht-kreuzende Gate-Finnen gemäß einem Ausführungsbeispiel umfasst, das Gate-Finnen betrifft, die längs einem Gitter angeordnet sind, das durch erste Zickzack-Elementzeilen und diskontinuierliche zweite Elementzeilen gebildet ist.
  • 4H ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, das kreuzende Gate-Finnen gemäß einem Ausführungsbeispiel umfasst, das Gate-Finnen betrifft, die längs einem Gitter angeordnet sind, das durch erste Zickzack-Elementzeilen und diskontinuierliche zweite Elementzeilen gebildet ist.
  • 5A ist ein schematisches Diagramm, das Kleinsignal-Rückwärts-Transferkennlinien Crss und eine Kleinsignal-Ausgangskapazität Coss von Halbleitervorrichtungen mit und ohne Gatespalten zum Diskutieren von Effekten der Ausführungsbeispiele zeigt.
  • 5B ist ein schematisches Diagramm, das die Gatespannung als eine Funktion der Gateladung für Halbleitervorrichtungen mit und ohne Gatespalten zum Diskutieren von Effekten der Ausführungsbeispiele zeigt.
  • 6A ist eine schematische horizontale Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die Gate-Finnen umfasst, die längs Elementzeilen angeordnet sind, die ein Gitter gemäß einem weiteren Ausführungsbeispiel bilden.
  • 6B ist eine schematische vertikale Schnittdarstellung des Halbleitervorrichtungsteiles von 6A längs einer Linie B-B.
  • 6C ist eine schematische vertikale Schnittdarstellung des Halbleitervorrichtungsteiles von 6A längs einer Linie C-C.
  • 7A ist eine schematische Draufsicht eines Teiles eines Halbleitersubstrates, das nadel- bzw. ährenförmige Feldelektroden zeigt, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel zu veranschaulichen.
  • 7B ist eine schematische vertikale Schnittdarstellung des Halbleitersubstratteiles von 7A längs einer Linie B-B.
  • 8A ist eine schematische Draufsicht des Halbleitersubstratteiles von 7A nach Bilden von getrennten Gatetrenches bzw. -gräben.
  • 8B ist eine schematische vertikale Schnittdarstellung des Halbleitersubstratteiles von 8A längs einer Linie B-B.
  • 9A ist eine schematische Draufsicht des Halbleitersubstratteiles von 8A nach Bilden von Gatekontakten, die elektrisch mit Gateelektroden verbunden sind, die in den Gatetrenches gebildet sind.
  • 9A ist eine schematische vertikale Schnittdarstellung des Halbleitersubstratteiles von 9A längs einer Linie B-B.
  • 10A ist eine schematische Draufsicht des Halbleitersubstratteiles von 9A nach Bilden einer Gateverdrahtung.
  • 10B ist eine schematische vertikale Schnittdarstellung des Halbleitersubstratteiles von 10A längs einer Linie B-B.
  • 11A ist eine schematische Draufsicht des Halbleitersubstratteiles von 10A nach Bilden eines Inter- bzw. Zwischenmetalldielektrikums.
  • 11B ist eine schematische vertikale Schnittdarstellung des Halbleitersubstratteiles von 11A längs einer Linie B-B.
  • 12 ist ein schematisches Schaltungsdiagramm einer elektronischen Anordnung gemäß einem Ausführungsbeispiel, das auf Schaltnetzteile und Motorantriebe bezogen ist.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um noch zu einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elementen oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Ausdruck ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die 1A bis 1C beziehen sich auf eine Halbleitervorrichtung 500, die eine Vielzahl von identischen Transistorzellen TC umfasst. Die Halbleitervorrichtung 500 kann ein IGFET, beispielsweise ein MOSFET (Metall-Oxid-Halbleiter-FET) in der üblichen Bedeutung einschließlich FETs mit Metall-Gates sowie FETs mit Nicht-Metall-Gates sein oder solche umfassen. Gemäß einem anderen Ausführungsbeispiel kann die Halbleitervorrichtung 500 ein IGBT (Bipolartransistor mit isoliertem Gate) oder eine MCD (MOS gesteuerte Diode) sein.
  • Die Halbleitervorrichtung 500 beruht auf einem Halbleiterteil 100 aus einem einkristallinen Halbleitermaterial, wie Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder irgendeinem anderen AIIIBV-Halbleiter.
  • Der Halbleiterteil 100 hat eine erste Oberfläche 101, die angenährt planar sein kann oder die durch eine Ebene definiert sein kann, die durch koplanare Oberflächenabschnitte aufgespannt ist, sowie eine planare zweite Oberfläche 102 parallel zu der ersten Oberfläche 101. Ein Abstand zwischen den ersten und zweiten Oberflächen 101, 102 hängt von einer Spannungsperrfähigkeit ab, für die die Halbleitervorrichtung 500 spezifiziert ist, und kann wenigstens 20 μm sein. Gemäß anderen Ausführungsbeispielen kann der Abstand in dem Bereich von einigen hundert μm sein. Eine laterale Oberfläche, die zu den ersten und zweiten Oberflächen 101, 102 geneigt ist, verbindet die ersten und zweiten Oberflächen 101, 102.
  • In einer Ebene senkrecht zu der Querschnittsebene kann der Halbleiterteil 100 eine rechteckförmige Gestalt mit einer Randlänge von einigen Millimetern haben. Ein Normale zu der ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal bzw. senkrecht zu der vertikalen Richtung sind horizontale Richtungen.
  • Der Halbleiterteil 100 umfasst eine Driftstruktur 120 eines ersten Leitfähigkeitstyps sowie einen Kontaktteil 129 zwischen der Driftstruktur 120 und der zweiten Oberfläche 102. Die Driftstruktur 120 umfasst eine Driftzone 121, in welcher eine Dotierstoffkonzentration graduell oder in Stufen mit zunehmendem Abstand zu der ersten Oberfläche 101 wenigstens in Teilen ihrer vertikalen Ausdehnung bzw. Erstreckung zunehmen oder abnehmen kann. Gemäß anderen Ausführungsbeispielen kann die Dotierstoffkonzentration in der Driftzone 121 angenähert gleichmäßig sein. Eine mittlere Dotierstoffkonzentration in der Driftzone 121 kann zwischen 1E14 cm–3 und 1E18 cm–3, beispielsweise in einem Bereich 5E15 cm–3 bis 1E17 cm–3, sein. Für ein auf Silizium beruhendes Halbleiterteil 100 kann die mittlere Dotierstoffkonzentration in der Driftzone 121 zwischen 1E15 cm–3 und 1E17 cm–3, beispielsweise in einem Bereich von 5E15 cm–3 bis 5E16 cm–3, sein.
  • Der Kontaktteil 129 kann ein stark dotiertes Basissubstrat oder ein stark dotierte Schicht sein. Längs der zweiten Oberfläche 102 ist eine Dotierstoffkonzentration in dem Kontaktteil 129 ausreichend hoch, um einen ohmschen Kontakt mit einem Metall zu bilden, das direkt an die zweite Oberfläche 102 angrenzt. Falls der Halbleiterteil 100 aus Silizium beruht, kann in einem n-leitenden Kontaktteil 129 die Dotierstoffkonzentration längs der zweiten Oberfläche 102 wenigstens 1E18 cm–3, beispielsweise wenigstens 5E19 cm–3, sein. In einem p-leitenden Kontaktteil 129 kann die Dotierstoffkonzentration wenigstens 1E16 cm–3, beispielsweise wenigstens 5E17 cm–3, sein. Für IGFETs und Halbleiterdioden hat der Kontaktteil 129 die gleiche Leitfähigkeit wie die Driftzone 121. Für IGBTs können die Kontaktteile 129 den komplementären zweiten Leitfähigkeitstyp haben.
  • Die Driftstruktur 120 kann weitere dotierte Bereiche umfassen, beispielsweise eine Feldstoppschicht oder eine Pufferzone zwischen der Driftzone 121 und dem Kontaktteil 129, Barrierezonen oder gegendotierte Bereiche.
  • Feldelektrodenstrukturen 160 erstrecken sich von der ersten Oberfläche 101 in den Halbleiterteil 100. Teile der Feldelektrodenstrukturen 160 zwischen der ersten Oberfläche 101 und vergrabene Endteile können angenähert vertikale Seitenwände haben oder können geringfügig unter einem Winkel von beispielsweise 89° bezüglich der ersten Oberfläche 101 spitz zulaufen. Die Seitenwände können gerade oder leicht gewölbt sein.
  • Die Feldelektrodenstrukturen 160 können streifenförmig sein und können sich längs parallelen Elektrodenlinien bzw. -zeilen 195 erstrecken, die gleich beabstandet sein können. Gemäß einem Ausführungsbeispiel können die Feldelektrodenstrukturen 160 punkt- bzw. fleckförmig sein, und eine Vielzahl von Feldelektrodenstrukturen 160 mit dem gleichen horizontalen Querschnittsgebiet kann längs jeder Elektrodenzeile 195 angeordnet sein.
  • Jede Feldelektrodenstruktur 160 umfasst jeweils eine leitende Feldelektrode 165 und ein die Feldelektrode 165 umgebendes Felddielektrikum 169. Die Feldelektrode 165 umfasst eine stark dotierte Siliziumschicht und/oder eine Metall enthaltende Schicht oder besteht aus einer solchen. Das Felddielektrikum 169 trennt die Feldelektrode 165 von dem umgebenden Halbleitermaterial des Halbleiterteiles 100 und kann eine thermisch gewachsene Siliziumoxidschicht, eine aufgetragene Siliziumoxidschicht, beispielsweise ein auf TEOS (Tetraethylorthosilikat) beruhendes Siliziumoxid, oder beides umfassen oder aus einem solchen bestehen.
  • Eine vertikale Ausdehnung bzw. Erstreckung der Feldelektrodenstruktur 160 ist kleiner als ein Abstand zwischen der ersten Oberfläche 101 und dem Kontaktteil 129, so dass ein kontinuierlicher Driftzonenabschnitt 121b zwischen den Feldelektrodenstrukturen 160 und dem Kontaktteil 129 gebildet wird und säulenförmige Driftzonenabschnitte 121 zwischen benachbarten Feldelektrodenstrukturen 160 gebildet werden. Die vertikale Ausdehnung der Feldelektrodenstrukturen 160 kann in einem Bereich von 1 μm bis 50 μm, beispielsweise in einem Bereich von 2 μm bis 20 μm, sein. Eine erste horizontale Ausdehnung der Feldelektrodenstrukturen 160 orthogonal zu den Elektrodenlinien bzw. -zeilen 195 kann in einem Bereich von 0,1 μm bis 20 μm, beispielsweise in einem Bereich von 0,2 μm bis 5 μm, sein.
  • Für ähren- oder nadelförmige Feldelektroden 165 kann eine zweite horizontale Ausdehnung der Feldelektrode 165 orthogonal zu der ersten horizontalen Ausdehnung und parallel zu den Elektrodenzeilen bzw. -linien 195 höchstens dreimal oder höchstens zweimal so groß wie die erste horizontale Ausdehnung sein, wobei die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 jeweils Rechtecke oder regelmäßige oder verzerrte Polygone mit oder ohne gerundete und/oder abgeschrägte Ecken, Ellipsen oder Ovale sein können.
  • Gemäß einem Ausführungsbeispiel sind die ersten und zweiten horizontalen Ausdehnungen angenähert gleich, und die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 sind Kreise oder regelmäßige Polygone mit oder ohne gerundete oder abgeschrägte Ecken, wie Oktagone, Hexagone oder Quadrate.
  • Die Feldelektrodenstrukturen 160 erlauben hohe Dotierstoffkonzentrationen in der Driftzone 121, ohne nachteilhaft die Sperrfähigkeiten der Halbleitervorrichtung 500 zu beeinträchtigen. Nadelförmige Feldelektroden 165 steigern das verfügbare Querschnittsgebiet für die Driftzone 121 und reduzieren daher den Einschaltwiderstand RDSon verglichen mit streifenförmigen Feldelektroden.
  • Halbleitende Teile der Transistorzellen TC sind in Mesaabschnitten 170 des Halbleiterteiles 100 gebildet, wobei die Mesaabschnitte 170 Streifen, die sich parallel zu streifenförmigen Feldelektrodenstrukturen 160 erstrecken, sein können oder ein Gitter bilden können, das punkt- bzw. fleckförmige Feldelektrodenstrukturen 160 einbettet. Die Mesaabschnitte 170 stehen von einem zusammenhängenden Abschnitt des Halbleiterteiles 100 zwischen den Feldelektrodenstrukturen 160 und der zweiten Oberfläche 102 vor. Eine horizontale mittlere Breite der Mesaabschnitte 170 kann in einem Bereich von 0,2 μm bis 10 μm, beispielsweise in einem Bereich von 0,3 μm bis 1 μm, sein.
  • Jeder Mesaabschnitt 170 umfasst eine Bodyzone 115 des zweiten Leitfähigkeitstyps. Die Bodyzonen 115 bilden erste pn-Übergänge pn1 mit der Driftstruktur 120, beispielsweise den ersten Driftzonenabschnitten 121a, und zweite pn-Übergänge pn2 mit Sourcezonen 110, die zwischen den Bodyzonen 115 und der ersten Oberfläche 101 gebildet sind. Für punkt- bzw. fleckförmige Feldelektrodenstrukturen 160 umgeben die Bodyzonen 115 vollständig die Feldelektrodenstrukturen 160 in einer horizontalen Ebene.
  • Die Sourcezonen 110 können Wannen sein, die sich von der ersten Oberfläche 101 in den Halbleiterteil 100, beispielsweise in die Bodyzonen 115, erstrecken. Im Falle einer punkt- bzw. fleckförmigen Feldelektrodenstruktur 160 kann eine Sourcezone 110 die Feldelektrodenstruktur 160 in einer horizontalen Ebene umgeben. Die Sourcezone bzw. die Sourcezonen 110 können direkt an die Feldelektrodenstruktur 160 angrenzen oder können von der Feldelektrodenstruktur 160 beabstandet sein.
  • Die Sourcezonen 110 sowie die Bodyzonen 115 sind elektrisch mit einer ersten Lastelektrode 310 verbunden. Die erste Lastelektrode 310 kann mit einem ersten Lastanschluss L1, beispielsweise dem Sourceanschluss, falls die Halbleitervorrichtung 500 ein IGFET ist, einem Emitteranschluss, falls die Halbleitervorrichtung 500 ein IGBT ist, oder einem Anodenanschluss, falls die Halbleitervorrichtung 500 eine Halbleiterdiode ist, elektrisch gekoppelt oder verbunden sein.
  • Eine zweite Lastelektrode 320, die direkt an die zweite Oberfläche 102 und den Kontaktteil 129 angrenzt, kann elektrisch mit einem zweiten Lastanschluss L2, der der Drainanschluss sein kann, falls die Halbleitervorrichtung 500 ein IGFET ist, ein Kollektoranschluss, falls die Halbleitervorrichtung 500 ein IGBT ist, oder ein Kathodenanschluss, falls die Halbleitervorrichtung 500 eine Halbleiterdiode ist, verbunden sein.
  • Die Feldelektroden 165 können elektrisch mit der ersten Lastelektrode 310, mit einem anderen Anschluss der Halbleitervorrichtung 500, mit einem Ausgang einer internen oder externen Treiber- oder Ansteuerschaltung verbunden sein oder sie können floaten bzw. potentialfrei sein. Die Feldelektroden 165 können auch in verschiedene Unterelektroden geteilt sein, die isoliert voneinander sein können oder die mit identischen oder verschiedenen Potentialen gekoppelt sein können.
  • Gate-Finnen bzw. -Rippen 150 erstrecken sich von der ersten Oberfläche 101 in den Halbleiterteil 100. Die Gate-Finnen 150 sind längs Elementzeilen bzw. -linien angeordnet, wobei alle Elementzeilen 190 voneinander getrennt sein können. Beispielsweise können alle Elementlinien 190 parallel zueinander sein oder können geschlossene Schleifen, beispielsweise Kreise, bilden. Gemäß einem anderen Ausführungsbeispiel schneiden Elementzeilen bzw. -linien 190 einer ersten Gruppe Elementzeilen bzw. -linien 190 einer zweiten Gruppe. Längs- bzw. Longitudinalachsen der Gate-Finnen 150 sind parallel zu den Elementlinien 190 oder können mit den Elementlinien 190 zusammenfallen. Spalten- bzw. Säulenabschnitte 175 des Halbleiterteiles 100 trennen benachbarte Gate-Finnen 150 voneinander längs der Elementlinien 190.
  • Die Elementlinien 190 verlaufen parallel zu den Elektrodenlinien 195, längs denen streifenförmige Feldelektrodenstrukturen 160 sich erstrecken oder längs denen punkt- bzw. fleckförmige Feldelektrodenstrukturen 160 angeordnet sind.
  • Jede Gate-Finne 150 umfasst einen Teil einer leitenden Gateelektrode 155, die eine stark dotierte polykristalline Siliziumschicht und/oder eine Metall enthaltende Schicht umfasst oder aus einer solchen besteht. Die Gateelektrode 155 ist vollständig gegenüber dem Halbleiterteil 100 isoliert, wobei ein Gatedielektrikum 151 die Gateelektrode 155 wenigstens von den Bodyzonen 115 trennt. Das Gatedielektrikum 151 koppelt kapazitiv die Gateelektrode 155 mit Kanalteilen der Bodyzonen 115. Das Gatedielektrikum 151 kann ein Halbleiteroxid, beispielsweise thermisch gewachsenes oder aufgetragenes bzw. abgeschiedenes Siliziumoxid, ein Halbleiternitrid, beispielsweise abgeschiedenes oder thermisch aufgewachsenes Siliziumnitrid, ein Halbleiteroxinitrid, beispielsweise Silizuimoxinitrid, oder eine Kombination hiervon umfassen oder aus einem solchen bestehen. Die Gateelektrode 155 ist elektrisch mit einem Gateanschluss G der Halbleitervorrichtung 500 verbunden oder gekoppelt.
  • Eine vertikale Ausdehnung der Gate-Finnen 150 ist kleiner als eine vertikale Ausdehnung der Feldelektrodenstrukturen 160. Die vertikale Ausdehnung der Gatestrukturen 150 kann in einem Bereich von 100 nm bis 5000 nm, beispielsweise in einem Bereich von 300 nm bis 1000 nm, sein. Eine Gatelänge g1 der Gate-Finnen 150 längs der Elementlinien bzw. -zeilen 190 kann wenigstens 200 nm, beispielsweise wenigstens 250 nm, sein. Ein Verhältnis der Gatelänge g1 zu einem Mitte-zu-Mitte-Abstand (Teilung bzw. Pitch) der Transistorzellen TC kann höchstens 95%, beispielsweise höchstens 90 betragen. Eine Gatebreite gw der Gate-Finnen 150 orthogonal zu den Elementlinien bzw. -zeilen 190 kann wenigstens 150 nm, beispielsweise wenigstens 200 nm, sein.
  • Die Säulenabschnitte 175 definieren Gatespalten und können Sourcesäulenteile 110a der Sourcezonen 110 sowie Bodysäulenteile 115a der Bodyzonen 115 umfassen. Eine Breite gd der Säulenabschnitte 175 längs der Elementlinien bzw. -zeilen 190 kann in einem Bereich von 150 nm bis 400 nm, beispielsweise in einem Bereich von 200 nm bis 350 nm sein, so dass die Bodysäulenabschnitte 115a vollständig bei einer Gate-zu-erster-Lastanschlussspannung VGL1 = 0 V verarmen und eine DIBL (draininduzierte Barriereabsenkung) reduziert ist.
  • In den dargestellten Ausführungsbeispielen und für die folgende Beschreibung sind die Bodyzonen 115 vom p-Typ, während die Sourcezonen 110 und die Driftzone 121 vom n-Typ sind. Ähnliche Überlegungen, wie unten ausgeführt, gelten auch für Ausführungsbeispiele mit n-Typ-Bodyzonen 115 sowie p-Typ-Sourcezonen 110 und einer p-Typ-Driftzone 121.
  • Wenn eine Spannung, die an der Gateelektrode 150 liegt, eine voreingestellte Schwellenspannung überschreitet, sammeln sich Elektronen in den Kanalteilen der Bodyzonen 115 direkt angrenzend an das Gatedielektrikum 159 und bilden Inversionskanäle, die die zweiten pn-Übergänge pn2 für Elektronen in einem vorwärts vorgespannten Zustand der Halbleitervorrichtung 500 mit einer positiven Spannung überbrücken, die zwischen der Driftstruktur 120 und den Sourcezonen 110 anliegt. Als ein Ergebnis fließt ein Laststrom zwischen den ersten und zweiten Lastanschlüssen L1, L2 in vertikaler Richtung durch die Halbleitervorrichtung 500.
  • Eine parasitäre Gate-Drain-Kapazität Cgd ist proportional zu einem Überlappungsgebiet zwischen der Gateelektrode 155 und der Driftstruktur 120. Verglichen mit zusammenhängenden Gateelektroden 155 tragen die durch die Säulenabschnitte 175 definierten Gatespalten nicht zu der Gate-Drain-Kapazität Cgd bei. Die Gatespalten können signifikant das Überlappungsgebiet zwischen der Gateelektrode 155 und der Driftstruktur 120 reduzieren und verringern Cgd sowie die Kleinsignal-Rückwärts-Transferkennlinien Crss.
  • Die Verringerung in der Kanalbreite längs den longitudinalen Seiten der Gate-Finnen 150 kann wenigstens teilweise durch eine zusätzliche Kanalbreite längs der Endflächen der Gate-Finnen 140 längs des Säulenabschnitts 175 kompensiert werden. Abhängig von der horizontalen Querschnittsgestalt der Gate-Finnen 150 und der Gleichmäßigkeit des Gatedielektrikums 159 kann eine minimale Gatebreite gw in dem Bereich der Gatespaltbreite gd genügen, um den Verlust an Kanalbreite längs der Longitudinalrichtung zu kompensieren oder sogar zu überkompensieren.
  • 2A bezieht sich auf eine Halbleitervorrichtung 500 mit streifenförmigen Feldelektrodenstrukturen 160 sowie Gate-Finnen 150, die längs parallelen Elementlinien 190 angeordnet sind. Die Elementlinien 190 können gleich beabstandet zueinander wenigstens in einem Transistorzellfeld, in welchem steuerbare aktive Transistorzellen TC gebildet sind, durch die ein Laststrom in einem Einschaltzustand der Halbleitervorrichtung 500 fließt, sein. Verglichen mit kontinuierlichen Gateelektroden reduzieren die Säulenabschnitte 175 zwischen den Gate-Finnen 150 eine gesamte Gate-Drain-Kapazität Cgd. Eine zusätzliche Kanalbreite an den Endflächen der Gate-Finnen 150 auf entgegengesetzten Seiten der Zwischensäulenabschnitte 175 kompensiert wenigstens teilweise den Verlust an Kanalbreite längs den longitudinalen Seiten der Gate-Finnen 150.
  • In 2B kombiniert die Halbleitervorrichtung 500 Gate-Finnen 150 mit ähren- oder nadelförmigen Feldelektroden 165, die längs Elektrodenlinien 195 angeordnet sind, die parallel zu den Elementlinien 190 sind, um weiter parasitäre Kapazitäten zu reduzieren.
  • In herkömmlichen Layouts bzw. Gestaltungen mit einer punkt- bzw. fleckförmigen Feldelektrodenstrukturen 160 umgebenden kontinuierlichen Gateelektrode bildet die kontinuierliche Gateelektrode ein kontinuierliches Gitter mit Knoten, wo sich orthogonale Gateelektrodenteile kreuzen.
  • In Layouts bzw. Gestaltungen mit einer kontinuierlichen gitterförmigen Gateelektrode ohne Veränderung einer Breite der kontinuierlichen Gateelektrode bilden die kreuzenden Teile der Gateelektrode 155 scharfe Ecken. In und nächst zu den scharfen Ecken überlappen sich elektrische Felder der zwei orthogonalen Gateelektrodenteile und reduzieren lokal die Schwellenspannung in einem Teil der betreffenden Transistorzelle TC.
  • 3A ist ein Diagramm, das einen Laststrom IL in Abhängigkeit von einer Gate-zu-erster-Lastelektroden-Spannung VGL1, beispielsweise der Gate-Source-Spannung VGS im Falle von IGFETs, aufzeichnet und die Transferkennlinie 410 einer herkömmlichen Halbleitervorrichtung mit kreuzenden Gateelektroden zeigt. Ein erster Teil 411 der Transferkennlinie 410 hat ihren Ursprung in Transistorzellteilen nahe zu den Ecken, die sogar bei niedrigen Spannungen leitend sind, und ein zweiter Teil 412 geht auf Transistorzellteile entfernt zu den Ecken zurück, die einen Laststrom nur oberhalb der Zielschwellenspannung Vth leiten.
  • Um eine definierte Zielschwellenspannung Vth von beispielsweise 10 V sicherzustellen, wird die Schwellenspannung in der gesamten Transistorzelle TC zu höheren Werten verschoben. Als ein Seiteneffekt wird eine lokale Schwellenspannung in Teilen entfernt zu den Ecken über die Zielschwellenspannung verschoben, und als eine weitere Folge wird der Einschaltwiderstand RDSon erhöht.
  • Gerundete Ecken reduzieren den Effekt von überlappenden elektrischen Feldern, erweitern jedoch lokal die Gateelektroden bei und nächst zu den Knoten des Gitters. Die Breite der Gateelektroden ist typischerweise durch die Breite eines Gatetrenches bzw. -Grabens definiert, welcher im Lauf einer Herstellung in den Halbleiterteil geätzt wird und welcher später mit der Gateelektrode gefüllt wird. In typischen Ätzabläufen hängt für eine gegebene Ätzzeit eine Tiefe eines geätzten Trenches von der Breite des geätzten Trenches ab. Ein lokales Erweitern der Gateelektrode an den Knoten resultiert daher typischerweise in Gateelektroden mit einer lokal gesteigerten vertikalen Ausdehnung an und um die Knoten.
  • Weiterhin treten in gitterförmigen Gateelektroden hohe elektrische Feldstärken in den Mesaabschnitten längs des Bodens der Gateelektrode entlang des Randes entgegengesetzt zu der Feldelektrodenstruktur auf, wie dies in 3B veranschaulicht ist, wobei die elektrische Feldstärke E mit zunehmendem Abstand zwischen dem betreffenden Rand und der ersten Oberfläche 101 zunimmt. Dieser Effekt wird längs einer Linie betont, die zwei Feldelektrodenstrukturen auf entgegengesetzten Seiten eines Zwischenknotens verbindet, wo für gerundete Ecken die Gateelektrode ihre maximale vertikale Ausdehnung aufgrund der oben beschriebenen Prozesseigenschaften hat. Als eine Folge resultiert im Fall von gerundeten Maschen die erhöhte vertikale Ausdehnung der Gateelektroden an den Knoten in hohen elektrischen Feldstärken an dem Boden der Gateelektroden an den Knoten und beeinträchtigt stark eine Zuverlässigkeit des Gatedielektrikums.
  • Stattdessen beziehen sich die 4A bis 4F auf Halbleitervorrichtungen 500 einschließlich Gate-Finnen 151, die längs ersten Elementlinien 191 gebildet sind, und zweiten Gate-Finnen 152, die längs zweiten Elementlinien 192 gebildet sind, die die ersten Elementlinien 191 schneiden, beispielsweise unter einem Winkel von 90 oder 120 Grad, oder diese berühren bzw. tangential zu diesen sind. Die ersten Elementlinien 191 sind voneinander getrennt, und die zweiten Elementlinien 192 sind voneinander getrennt. Die ersten und zweiten Elementlinien 191, 192 können ein Gitter mit den Feldelektrodenstrukturen 160 bilden, die in der Mitte der Maschen 199 des Gitters gebildet sind.
  • Wenigstens die ersten Elementlinien 191 können kontinuierliche Linien, beispielsweise gerade Linien, Zickzacklinien oder gekrümmte Linien, sein und Seite an Seite längs der gleichen Richtung verlaufen. Benachbarte erste Elementlinien 191 können symmetrisch zueinander bezüglich einer mittleren Symmetrieachse sein, beispielsweise können sie parallel zueinander sein.
  • Die zweiten Elementlinien 192 können kontinuierliche Linien sein, beispielsweise kontinuierliche gerade, zickzackförmige oder gekrümmte Linien, oder sie können diskontinuierliche Linien mit jeweils Abschnitten der gleichen zweiten Elementlinie 192 tangential zu zwei benachbarten ersten Elementlinien 191 sein. Die zweiten Elementlinien 192 können zickzackförmige erste Elementlinien 191 an den Biegungen der ersten Elementlinien 191 schneiden oder tangential zu diesen sein. Maschen des Gitters können Rechtecke, beispielsweise Quadrate oder andere regelmäßige Polygone, wie Hexagone oder Oktagone, sein.
  • Erste Säulenabschnitte 175a trennen erste und zweite Gate-Finnen 151, 152 voneinander, so dass sich die ersten und zweiten Gate-Finnen 151, 152 nicht kreuzen. Die Säulenabschnitte 175a in den Halbleitervorrichtungen 500 der 4A bis 4F vermeiden eine lokale Schwellenverschiebung ohne die Gateelektroden zu erweitern und damit ohne nachteilhaft die Zuverlässigkeit des Gatedielektrikums 159 zu beeinträchtigen.
  • Zusätzlich vermeidet ein Vermeiden von Teilen der Gateelektrode 155 mit erhöhter vertikaler Ausdehnung auch eine zusätzliche Gebietsüberlappung zwischen der Gateelektrode 155 und der Driftstruktur 120 und hält eine parasitäre Gate-Drain-Kapazität Cgd niedrig.
  • In 4A trennen erste Säulenabschnitte 175a erste Finnen bzw. Rippen 151, deren Longitudinalachsen entlang parallelen geraden ersten Elementlinien 191 ausgerichtet sind, von zweiten Finnen bzw. Rippen 152, deren Longitudinalachsen längs parallelen geraden zweiten Elementlinien 192 orthogonal zu den ersten Elementlinien 191 ausgerichtet sind. Die ersten Säulenabschnitte 175a vermeiden ein lokales Absenken der Gateschwellenspannung Vth in den Ecken der Maschen 199 ohne lokale Modifikation der Breite der Gateelektrode 155 und ohne nachteilhaft die Zuverlässigkeit des Gatedielektrikums 159 zu beeinträchtigen.
  • Zusätzlich zu den ersten Säulenabschnitten 175a kann die Halbleitervorrichtung 500 zweite Säulenabschnitte 175b aufweisen, die benachbarte zweite Gate-Finnen 152 oder benachbarte erste Gate-Finnen 151 voneinander trennt. Durch Reduzieren des effektiven Überlappungsgebietes zwischen der Gateelektrode 155 und der Driftstruktur 120 reduzieren die ersten und zweiten Säulenabschnitte 175a, 175b weiter die Gate-Drain-Kapazität Cgd.
  • Wie in 4A veranschaulicht ist, kann die Gatelänge g11 der ersten Gate-Finnen 151 angenähert gleich zu der Gatelänge g12 der zweiten Gate-Finnen 152 sein. Gemäß einem anderen Ausführungsbeispiel kann eine Breite gd1 der ersten Säulenabschnitte 175a angenähert gleich zu einer Breite gd2 der zweiten Säulenabschnitte 175b sein. Maschen eines Gitters, das durch die ersten und zweiten Elementlinien 191, 192 gebildet ist, können Quadrate bilden.
  • Während in der Halbleitervorrichtung 500 von 4A jede Masche 199 insgesamt sechs erste und zweite Säulenabschnitte 175a, 175b aufweist, umfasst die in 4B veranschaulichte Halbleitervorrichtung 500 vier zweite Säulenabschnitte 175b zusätzlich zu den vier ersten Säulenabschnitten 175a. Die zweiten Säulenabschnitte 175b können exklusiv zwischen ersten Gate-Finnen 151, exklusiv zwischen zweiten Gate-Finnen 151 oder zwischen ersten Gate-Finnen 151 und zweiten Gate-Finnen 152, also beiden Finnen, gebildet sein. Die Breiten der zweiten Säulenabschnitte 175b können gleich sein oder können sich verändern bzw. variieren. Kanäle, die längs den Endflächen der Gate-Finnen 151, 152 gebildet sind, können wenigstens teilweise einen Verlust an Kanalbreite kompensieren, der aus den Gatespalten entlang den langen Seiten der ersten und zweiten Gate-Finnen 151, 152 resultiert.
  • 4C bezieht sich auf eine Halbleitervorrichtung 500 mit zweiten Säulenabschnitten 175b zwischen beiden ersten Gate-Finnen 151 und zweiten Gate-Finnen 152. Eine Breite gd1 der ersten Säulenabschnitte 175a kann angenähert gleich zu einer Breite gd2 der zweiten Säulenabschnitte 175b sein.
  • Die Halbleitervorrichtung 500 von 4D umfasst Maschen mit acht zweiten Säulenabschnitten 175b je Masche. Gemäß anderen Ausführungsbeispielen können die ersten und zweiten Gate-Finnen 151, 152 punkt- bzw. fleckförmig sein, so dass eine gesamte Kanalbreite je Transistorzelle groß ist, während gleichzeitig eine Gate-Drain-Überlappung verglichen mit einer kontinuierlichen, gitterähnlichen Gateelektrode gering ist.
  • In 4E umfassen erste Säulenabschnitte 175a das kreuzende Gebiet der ersten und zweiten Elementlinien 191, 192 und trennen auch benachbarte erste Gate-Finnen 151 und benachbarte zweite Gate-Finnen 152 voneinander. Zusätzlich zu den ersten Säulenabschnitten 175a kann die Halbleitervorrichtung 500 zweite Säulenabschnitte, die lediglich erste Gate-Finnen 151 oder lediglich zweite Gate-Finnen 152 voneinander trennen, umfassen oder nicht umfassen.
  • Die 4A bis 4E zeigen Layouts bzw. Gestaltungen mit den Feldelektrodenstrukturen 160, die in einer Matrix mit Reihen bzw. Spalten und Linien bzw. Zeilen angeordnet sind.
  • 4F bezieht sich auf ein Layout, wobei jede ungerade Linie bzw. Zeile von Maschen bezüglich den geraden Linien bzw. Zeilen von Maschen um einen halben Mitte-zu-Mitte-Abstand zwischen benachbarten Feldelektrodenstrukturen 160 längs der Linien von Maschen verschoben ist. Die ersten Elementzeilen 191 sind kontinuierliche gerade Linien, während die zweiten Elementzeilen 192 diskontinuierliche Linien sind, wobei Abschnitte von jeder zweiten Elementlinie 192 zueinander in der Longitudinalrichtung ausgerichtet sind und jeweils zwei benachbarte erste Elementlinien 191 verbinden. Erste Säulenabschnitte 175a umfassen kreuzende Gebiete der ersten und zweiten Elementlinien 191, 192. Jeder erste Säulenabschnitt 175a trennt zwei benachbarte erste Gate-Finnen 151 und eine zweite Gate-Finne 152 voneinander.
  • In 4G sind die ersten Elementlinien bzw. -zeilen 191 kontinuierliche Zickzacklinien, und die zweiten Elementlinien 192 sind diskontinuierliche gerade Linien tangential zu den ersten Elementlinien 191 an den Biegungen der ersten Elementlinien 191. Maschen des sich ergebenden Gitters der ersten und zweiten Elementlinien 191, 192 können regelmäßige Hexagone sein. Horizontale Schnitte der Feldelektrodenstrukturen 160 können Hexagone, Hexagone mit gerundeten Ecken oder Kreise sein. Erste Säulenabschnitte 175a umfassen die kreuzenden Gebiete der ersten und zweiten Elementlinien 191, 192, wobei jeder erste Säulenabschnitt 175a zwei benachbarte erste Gate-Finnen 151 und eine zweite Gate-Finne 152 voneinander trennt.
  • Die Halbleitervorrichtung 500 von 4H weicht von derjenigen in 4G durch zweite Säulenabschnitte 175b außerhalb der kreuzenden Gebiete der ersten und zweiten Elementlinien 191, 192 ab, wobei jeder zweite Säulenabschnitt 175b zwei benachbarte erste Gate-Finnen 151 oder zwei benachbarte zweite Gate-Finnen 152 voneinander trennt. Jede zweite Gate-Finne 152 kann strukturell mit zwei ersten Gate-Finnen 151 verbunden sein. Gemäß einem anderen Ausführungsbeispiel kann die Halbleitervorrichtung 500 die ersten Säulenabschnitte 175a von 4G und die zweiten Säulenabschnitte 175b von 4H beide umfassen.
  • 5A ist ein schematisches Diagramm, das Kleinsignal-Rückwärts-Transferkennlinien Crss 432, 431 und eine Kleinsignal-Ausgangskapazität Coss 422, 421 von Halbleitervorrichtungen mit und ohne Gatespalten als eine Funktion der Drain-Source-Spannung VDS zeigt, wobei die Halbleitervorrichtungen im Übrigen identisch sind. Während die Gatespalten kaum Coss beeinträchtigen, wird Crss 432 der Halbleitervorrichtung mit Gatespalten signifikant verglichen mit Crss 431 der Halbleitervorrichtung ohne Gatespalten reduziert.
  • 5B ist ein schematisches Diagramm, das die Gatespannung 442, 441 als eine Funktion der Gateladung für Halbleitervorrichtungen mit und ohne Gatespalten und im Übrigen identisch zeigt. Die Gatespalten verengen signifikant das Miller-Plateau.
  • Die Halbleitervorrichtung 500 in 6A bis 6C ist ein IGFET, der auf einen Halbleiterteil 100 beruht, der Transistorzellen TC mit Feldelektrodenstrukturen 160 und ersten und zweiten Gate-Finnen 151, 152 umfasst, wie dies in Einzelheiten anhand der vorangehenden Figuren beschrieben ist, wobei der erste Lastanschluss ein Sourceanschluss S ist und der zweite Lastanschluss ein Drainanschluss D ist.
  • In einer Entfernung zu der ersten Oberfläche 101 und außerhalb des Halbleiterteiles 100 umfasst eine Gateverdrahtung 330 kontinuierliche erste Verdrahtungsteile 331 parallel zu und in der vertikalen Projektion von den ersten Elementlinien 191 sowie kontinuierliche zweite Verdrahtungsteile 332 parallel zu und in der vertikalen Projektion von den zweiten Elementlinien 192. Die Gateverdrahtung 330 kann aus einer Metallschicht, beispielsweise einer Schicht aus Al oder W bestehen oder eine solche umfassen und weitere Haftungs- und/oder Diffusionsträgerschichten umfassen, beispielsweise Schichten, die Ti oder Ta enthalten. Die Gateverdrahtung 330 ist elektrisch mit dem Gateanschluss verbunden oder gekoppelt.
  • Ein Vormetalldielektrikum 211 trennt die Gateverdrahtung 330 von den Mesaabschnitten 170. Das Vormetalldielektrikum 211 kann eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertem oder undotiertem Silikatglas, beispielsweise BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas) als Beispiel umfassen.
  • Gatekontakte 335 erstrecken sich durch Öffnungen in dem Vormetalldielektrikum 211 und verbinden elektrisch die Gateverdrahtung 330 mit den Gateelektroden 155 in den Gate-Finnen 150. Die Gatekontakte 335 können aus den gleichen Materialien oder Materialkombinationen wie die Gateelektrode 155 bestehen oder können eine Zusammensetzung haben, die von derjenigen der Gateelektroden 155 verschieden ist. Beispielsweise können die Gatekontakte 335 aus einer Metallschicht, z. B. einem Wolframteil und, zwischen dem Wolframteil und dem Vormetalldielektrikum 211, aus weiteren Haftungs- und/oder Diffusionsbarriereschichten, beispielsweise Schichten, die Ti oder Ta enthalten, bestehen oder solche umfassen.
  • Die erste Lastelektrode 310 kann eine Metallplatte in einem Abstand zu der Gateverdrahtung 330 sein, wobei ein Zwischenmetalldielektrikum 212 die erste Lastelektrode 310 von der Gateverdrahtung 330 trennt. Das Zwischenmetalldielektrikum 212 kann eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertem oder undotiertem Silikatglas, beispielsweise BSG, PSG oder BPSG umfassen.
  • Lastkontaktstrukturen 315 erstrecken sich durch Öffnungen in einem Zwischenschichtdielektrikum 210, umfassend das Vormetalldielektrikum 211 und das Zwischenmetalldielektrikum 212, und verbinden elektrisch die erste Lastelektrode 310 mit den Sourcezonen 110, den Bodyzonen 115 und den Feldelektroden 165. Die Lastkontaktstrukturen 315 können eine oder mehrere leitendes Metall enthaltende Schichten beruhend beispielsweise auf Ti oder Ta, und einen Metallfüllteil, beispielsweise beruhend auf W, enthalten.
  • Jede der ersten und zweiten Lastelektroden 310, 320 kann als Hauptbestandteil bzw. Hauptbestandteile aus Aluminium (Al), Kupfer (Cu) oder Legierungen von Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder AlSiCu bestehen oder diese enthalten. Gemäß anderen Ausführungsbeispielen kann wenigstens eine der ersten und zweiten Lastelektroden 310, 320 als Hauptbestandteil bzw. Hauptbestandteile Nickel (Ni), Zinn (Sn), Titan (Ti), Wolfram (W), Tantal (Ta), Vanadium (V), Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium (Pd) enthalten. Beispielsweise kann wenigstens der ersten und zweiten Lastelektroden 310, 320 zwei oder mehr Unterschichten umfassen, wobei jede Unterschicht einen Stoff oder mehrere Stoffe aus Ni, Sn, Ti, V, Ag, Au, Pt, W und Pd als Hauptbestandteil bzw. Hauptbestandteile, beispielsweise ein Silizid, ein Nitrid und/oder eine Legierung, enthält.
  • Die Driftstruktur 120 kann weitere dotierte Zonen umfassen, beispielsweise eine Feldstoppschicht 128, die die Driftzone 121 von dem Kontaktteil 129 trennt, wobei eine mittlere Dotierstoffkonzentration in der Feldstoppschicht 128 wenigstens fünfmal so hoch wie eine mittlere Fremdstoffkonzentration in der Driftzone 121 und höchstens ein Fünftel einer maximalen Dotierstoffkonzentration in dem Kontaktteil 129 sein kann.
  • Die 7A bis 11B beziehen sich auf ein Verfahren zum Herstellen von Halbleitervorrichtungen mit Gate-Finnen 151, 152, die durch eine Gateverdrahtung 330 elektrisch verbunden sind, wie dies in 5A bis 5C veranschaulicht ist.
  • Die 7A und 7B zeigen ein Halbleitersubstrat 500a, das aus einer Halbleiterschicht 100a eines kristallinen Halbleitermaterials besteht oder eine solche umfasst. Das Halbleitersubstrat 500a kann ein Halbleiterwafer sein, aus dem eine Vielzahl von identischen Halbleiterdies bzw. -chips erhalten wird. Das einkristalline Halbleitermaterial der Halbleiterschicht 100a kann Si, SiC, Ge, SiGe, GaN, GaAs oder irgendein anderer AIIIBV-Halbleiter sein. Die Halbleiterschicht 100a kann intrinsisch oder schwach dotiert sein. Gemäß einem Ausführungsbeispiel ist die Halbleiterschicht 100a leicht n-dotiert. Beispielsweise enthält die Halbleiterschicht 100a Phosphor-(P-) und/oder Arsen-(As-)Atome. Eine planare Prozessoberfläche 101a der Halbleiterschicht 100a ist an einer Vorderseite freigelegt.
  • Feldelektrodenstrukturen 160 erstrecken sich von der Prozessoberfläche 101a in die Halbleiterschicht 100a. Jede Feldelektrodenstruktur 160 umfasst eine leitende streifenförmige oder ähren- bzw. nadelförmige Feldelektrode 165 sowie ein die Feldelektrode 165 umgebendes Felddielektrikum 169. Die Feldelektroden 165 umfassen eine stark dotierte polykristalline Siliziumschicht und/oder eine Metall enthaltende Schicht oder bestehen aus diesen. Die Felddielektrika 169 trennen die Feldelektroden 165 von dem umgebenden Halbleitermaterial der Halbleiterschicht 100a und können eine thermisch gewachsene Siliziumoxidschicht, eine aufgetragene bzw. abgeschiedene Siliziumoxidschicht, beispielsweise ein auf TEOS beruhendes Siliziumoxid, oder beides umfassen oder aus solchen bestehen.
  • Die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 können Streifen mit einer ersten horizontalen Ausdehnung sein, die wenigstens zehnmal eine zweite horizontale Ausdehnung senkrecht zu der ersten horizontalen Ausdehnung überschreitet. Gemäß dem dargestellten Ausführungsbeispiel sind die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 punkt- bzw. fleckförmig mit einer ersten horizontalen Ausdehnung, die die zweite horizontale Ausdehnung höchstens dreimal überschreitet. Beispielsweise können die Querschnittsgebiete regelmäßige oder verzerrte Polygone, wie Rechtecke, Hexagone oder Oktagone jeweils mit oder ohne gerundete und/oder abgeschrägte Ecken sein. Gemäß einem Ausführungsbeispiel sind die ersten und zweiten horizontalen Abmessungen bzw. Erstreckungen oder Ausdehnungen angenähert gleich, und die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 sind regelmäßige Polygone, wie Oktagone, Hexagone oder Quadrate, jeweils mit oder ohne gerundete und/oder abgeschrägte Ecken.
  • Gemäß anderen Ausführungsbeispielen können die Querschnittgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 Ellipsen oder Ovale oder, falls die ersten und zweiten horizontalen Ausdehnungen bzw. Abmessungen gleich sind, Kreise sein.
  • Eine minimale horizontale Ausdehnung bzw. Erstreckung der Feldelektroden 165 kann in einem Bereich von 0,1 μm bis 20 μm, beispielsweise in einem Bereich von 0,2 μm bis 5 μm, sein. Eine vertikale Ausdehnung bzw. Erstreckung der Feldelektrodenstrukturen 160 kann in einem Bereich von 1 μm bis 50 μm, beispielsweise in einem Bereich von 2 μm bis 20 μm sein.
  • Vergrabene Bodenabschnitte der Feldelektrodenstrukturen 160 können angenähert horizontal oder können gerundet sein. Vertikale Seitenwandabschnitte der Feldelektrodenstrukturen 160 zwischen der Prozessoberfläche 101a und dem Bodenabschnitt können strikt bzw. genau vertikal sein, können leicht spitz zulaufen und/oder können gewölbt sein.
  • Teile der Halbleiterschicht 100a zwischen benachbarten Feldelektrodenstrukturen 160 bilden Mesaabschnitte 170. Die Mesaabschnitte 170 können streifenförmig sein oder können, wie dargestellt, ein Gitter bilden, das ähren- bzw. nadelförmige Feldelektrodenstrukturen 160 einbettet. Eine minimale Mesabreite kann in einem Bereich von 300 nm bis 1 μm, beispielsweise in einem Bereich von 400 nm bis 800 nm, sein.
  • Die Mesaabschnitte 170 können Bodyzonen 115 umfassen, die erste pn-Übergänge pn1 mit einer Driftstruktur 120 und zweite pn-Übergänge pn2 mit Sourcezonen 110 bilden, die zwischen der Prozessoberfläche 101a und den Bodyzonen 115 gebildet sind.
  • Die Vormetalldielektrikumschicht wird auf der Prozessoberfläche 101 aufgetragen bzw. abgeschieden. Ein Lithographieprozess bildet isolierte Gateöffnungen 211a in der Vormetalldielektrikumschicht längs parallelen ersten Elementlinien 191 und längs parallelen zweiten Elementlinien 192 orthogonal zu den ersten Elementlinien 191. Ein Ätzprozess, beispielsweise RIE (reaktives Ionenätzen) verwendet die strukturierte Vormetalldielektrikumschicht als eine Ätzmaske und bildet erste und zweite Gatetrenches 151a, 152a in der Halbleiterschicht 100a in der vertikalen Projektion der Gateöffnungen 211a, wobei die ersten Gatetrenches 151a längs der ersten Elementlinien 191 und die zweiten Gatetrenches 152a längs der zweiten Elementlinien 192 gebildet werden.
  • Die 8A und 8B zeigen die strukturierte Vormetalldielektrikumschicht, die ein Vormetalldielektrikum 211 mit Gateöffnungen 211a und ersten und zweiten Gatetrenches 151a, 152a in der Halbleiterschicht 100a bildet.
  • Das Vormetalldielektrikum 211 kann eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoixnitrid, dotiertem oder undotiertem Silikatglas, beispielsweise BSG, PSG oder BPSG umfassen.
  • Verbleibende Teile der Mesaabschnitte 170 zwischen benachbarten ersten und zweiten Gatetrenches 151a, 152a bilden erste Säulenabschnitte 175a. Verbleibende Teile der Mesaabschnitte 170 zwischen benachbarten ersten Gatetrenches 151a sowie zwischen benachbarten zweiten Gatetrenches 152a können zweite Säulenabschnitte 175b bilden.
  • Ein Gatedielektrikum 159 wird durch Auftragen bzw. Abscheiden einer dielektrischen Auskleidung oder durch thermische Oxidation des Materials der Halbleiterschicht 100a gebildet. Ein oder mehrere leitende Materialien, beispielsweise eine Ti und/oder Ta enthaltende leitende Auskleidung und ein leitendes Füllmaterial, das W enthält, können aufgetragen bzw. abgeschieden werden, wobei die leitende Auskleidung die ersten und zweiten Gatetrenches 151a, 152a auskleidet und das leitende Füllmaterial die ersten und zweiten Gatetrenches 151a, 152a füllt. Material, das außerhalb der Gateöffnungen 211 aufgetragen bzw. abgeschieden wird, wird entfernt, beispielsweise durch CMP (chemisch-mechanisches Polieren).
  • Die 9A und 9B zeigen Gateelektroden 155 in ersten und zweiten Gate-Finnen bzw. -Rippen 151, 152, die aus den leitenden Materialien in den Gatetrenches 151a, 152a gebildet sind, sowie Gatekontakte 335, die aus dem gleichen Material in den Gateöffnungen 211a der 8A und 8B gebildet sind.
  • Eine weitere leitende Schicht aus einem leitenden Material, beispielsweise Al, Cu oder W, wird auf dem Vormetalldielektrikum 211 aufgetragen bzw. abgeschieden. Aus der weiteren leitenden Schicht bildet ein Fotolithographieprozess eine Gateverdrahtung 330 in der vertikalen Projektion der ersten und zweiten Gate-Finnen bzw. -Rippen 151, 152.
  • Die 10A und 10B zeigen die Gateverdrahtung 330, die ein Gitter mit ersten Verdrahtungsabschnitten 331 in der vertikalen Projektion der ersten Gate-Finnen 151 und zweiten Verdrahtungsabschnitten 132 in der vertikalen Projektion der zweiten Gate-Finnen 152 bildet. Die Gateverdrahtung 330 ist elektrisch mit Teilen der Gateelektrode 155 in beiden ersten und zweiten Gate-Finnen 151a, 152a verbunden. Eine Zwischenmetalldielektrikumschicht 212a ist auf die Prozessoberfläche 101 aufgetragen abgeschieden.
  • Die Zwischenmetalldielektrikumschicht 212a, wie in 11A und 11B veranschaulicht, kann eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertem oder undotiertem Silikatglas, beispielsweise BSG, PSG oder BPSG, umfassen.
  • Ein Lithographieprozess bildet Lastkontaktöffnungen, die sich durch die Zwischenmetalldielektrikumschicht 212a sowie durch das Vormetalldielektrikum 211 erstrecken. Kontaktgräben können in die Halbleiterschicht 100a in der vertikalen Projektion der Lastkontaktöffnungen geätzt werden, um Teile der Bodyzonen 115, der Sourcezonen 110 und der Feldelektroden 165 freizulegen. Lastkontaktstrukturen 315 werden gebildet, die die Kontaktgräben in der Halbleiterschicht 100a und die Lastkontaktöffnungen in dem Zwischenschichtdielektrikum 210, gebildet aus dem Vormetalldielektrikum 211 und dem strukturierten Zwischenmetalldielektrikum 212, füllen. Eine weitere Metallschicht wird auf dem Zwischenschichtdielektrikum 210 aufgetragen und kann strukturiert werden, um eine erste Lastelektrode 310 zu bilden, die elektrisch mit den Sourcezonen 110, den Bodyzonen 115 und den Feldelektroden 165 durch die Lastkontaktstrukturen 315 verbunden ist, wie dies in den 6A bis 6C veranschaulicht ist.
  • Aus der weiteren Metallschicht kann ein Gatepad bzw. -kissen Seite an Seite zu der ersten Lastelektrode 310 gebildet werden, und Zwischenmetallvias bzw. -durchführungen, die sich durch das Zwischenmetalldielektrikum 212 erstrecken, können elektrisch das Gatepad mit der Gateverdrahtung 330 verbinden.
  • 12 bezieht sich auf eine elektronische Anordnung 510, die ein Motorantrieb, ein Schaltnetzteil, eine Primärstufe eines Schaltnetzteiles, ein Synchrongleichrichter, eine Primärstufe eines Gleichstrom/Wechselstrom-Wandlers, eine Sekundärstufe eines Gleichstrom/Wechselstrom-Wandlers, eine Primärstufe eines Gleichstrom/Gleichstrom-Wandlers oder ein Teil eines Solarleistungswandlers als Beispiel sein kann.
  • Die elektronische Anordnung 510 kann zwei identische Halbleitervorrichtungen 500, wie oben beschrieben, umfassen. Die Halbleitervorrichtungen 500 können IGFETs sein, und die Lastpfade der zwei Halbleitervorrichtungen 500 sind elektrisch in Reihe zwischen einem ersten Versorgungsanschluss A und einem zweiten Versorgungsanschluss B angeordnet. Die Versorgungsanschlüsse A, B können eine DC-(Gleichstrom-)Spannung oder eine AC-(Wechselstrom-)Spannung speisen. Der Netzwerkknoten NN zwischen den zwei Halbleitervorrichtungen 500 kann elektrisch mit einer induktiven Last, die eine Wicklung eines Transformators oder eine Motorwicklung sein kann, oder mit einem Bezugspotential einer elektronischen Schaltung als Beispiel verbunden sein. Die elektronische Anordnung kann weiterhin eine Steuerschaltung 504, die gestaltet ist, um ein Steuersignal zum abwechselnden Ein- und Ausschalten der Halbleitervorrichtungen 500 zu liefern, und einen Gatetreiber 502, der durch die Steuerschaltung 504 gesteuert und elektrisch mit Gateanschlüssen der Halbleitervorrichtungen 500 verbunden ist, aufweisen.
  • Die elektronische Anordnung 510 kann ein Motorantrieb sein, wobei die Halbleitervorrichtungen 500 elektrisch in einer Halbbrückenkonfiguration angeordnet sind, der Netzwerkknoten NN elektrisch mit einer Motorwicklung verbunden ist und die Versorgungsanschlüsse A, B eine Gleichspannung liefern.
  • Gemäß einem anderen Ausführungsbeispiel kann die elektronische Anordnung 510 eine primärseitige Stufe eines Schaltnetzteiles sein, wobei die Versorgungsanschlüsse A, B eine Wechselspannung einer Eingangsfrequenz zu der elektronischen Schaltung 510 speisen. Der Netzwerkknoten NN ist elektrisch mit einer Primärwicklung eines Transformators verbunden.
  • Die elektronische Anordnung 510 kann ein Synchrongleichrichter eines Schaltnetzteiles sein, wobei die Versorgungsanschlüsse A, B mit einer Sekundärwicklung des Transformators verbunden sind und der Netzwerkknoten NN elektrisch mit einem Bezugspotential der elektronischen Schaltung an der Sekundärseite des Schaltnetzteiles verbunden ist.
  • Gemäß einem weiteren Ausführungsbeispiel kann die elektronische Anordnung 510 eine primärseitige Stufe eines Gleichstrom/Gleichstrom-Wandlers, beispielweise ein Leistungsoptimierer oder ein Mikroinverter für Anwendungen einschließlich photovoltaischen Zellen sein, wobei die Versorgungsanschlüsse A, B eine Gleichspannung zu der elektronischen Anordnung 510 liefern und der Netzwerkknoten NN elektrisch mit einem induktiven Speicherelement verbunden ist.
  • Gemäß einem anderen Ausführungsbeispiel kann die elektronische Anordnung eine sekundärseitige Stufe eines Gleichstrom/Gleichstrom-Wandlers sein, beispielsweise ein Leistungsoptimierer oder ein Mikroinverter für Anwendungen einschließlich photovoltaischen Zellen, wobei die elektronische Schaltung 510 eine Ausgangsspannung zu den Versorgungsanschlüssen A, B liefert und wobei der Netzwerkknoten NN elektrisch mit dem induktiven Speicherelement verbunden ist.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die spezifischen gezeigten und beschriebenen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (24)

  1. Halbleitervorrichtung, umfassend: Gate-Finnen bzw. -Rippen (150), die Gateelektroden (155) aufweisen und sich von einer ersten Oberfläche (101) in einen Halbleiterteil (100) erstrecken, wobei die Gate-Finnen (150) längs Elementlinien bzw. -zeilen (190) angeordnet sind, Längsachsen der Gate-Finnen (150) parallel zu den Elementzeilen (190) sind und Säulenabschnitte (175) des Halbleiterteiles (100) die Gate-Finnen (150) voneinander längs der Elementlinien (190) trennen.
  2. Halbleitervorrichtung nach Anspruch 1, bei der ein Abstand zwischen benachbarten Gate-Finnen (150) längs der Elementlinien (190) wenigstens 150 nm ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der der Halbleiterteil (100) eine oder mehrere Bodyzonen (115) aufweist, die einen oder mehrere erste pn-Übergänge mit einer Driftstruktur (120) und zweite pn-Übergänge mit Sourcezonen (110) bilden.
  4. Halbleitervorrichtung nach Anspruch 3, bei der jeder Säulenabschnitt (175) einen Bodysäulenteil (115a) der Bodyzonen (115) aufweist, wobei der Bodysäulenteil (115a) vollständig verarmbar ist, wenn eine Spannung von 0 V zwischen den Gateelektroden (155) und den Sourcezonen (110) angelegt wird.
  5. Halbleitervorrichtung nach den Ansprüchen 1 bis 4, weiterhin umfassend: Feldelektrodenstrukturen (160), die sich zwischen benachbarten ersten Elementlinien (191) von der ersten Oberfläche (101) in den Halbleiterteil (100) erstrecken und ein Felddielektrikum (169) aufweisen, das jeweils eine Feldelektrode (165) von dem Halbleiterteil (100) isoliert.
  6. Halbleitervorrichtung nach Anspruch 5, bei der die Feldelektrodenstrukturen (160) streifenförmig sind und parallel zu den Elementlinien (190) verlaufen.
  7. Halbleitervorrichtung nach Anspruch 5, bei der die Feldelektroden (160) nadel- bzw. ährenförmig sind und die Feldelektrodenstrukturen (160) längs Elementlinien (195) parallel zu den Elementlinien (190) angeordnet sind.
  8. Halbleitervorrichtung nach den Ansprüchen 1 bis 7, bei der die Elementlinien (190) parallele Linien sind.
  9. Halbleitervorrichtung nach den Ansprüchen 1 bis 8, bei der die Elementlinien (190) kontinuierliche Linien sind.
  10. Halbleitervorrichtung nach den Ansprüchen 1 bis 9, bei der die Elementlinien (190) gerade Linien sind.
  11. Halbleitervorrichtung nach den Ansprüchen 1 bis 10, bei der die Elementlinien (190) erste Elementlinien (191) und zweite Elementlinien (192) aufweisen, die die ersten Elementlinien (191) schneiden, wobei die ersten und zweiten Elementlinien (191, 192) ein Gitter bilden.
  12. Halbleitervorrichtung nach Anspruch 11, bei der das Gitter gerade erste Elementlinien (191) parallel zueinander und gerade, parallele zweite Elementlinien (192), die die ersten Elementlinien (191) schneiden, aufweist, und wobei die Gate-Finnen (150) erste Gate-Finnen (151), die längs der ersten Elementlinien (191) angeordnet sind, und zweite Gate-Finnen (152), die längs der zweiten Elementlinien (192) angeordnet sind, aufweisen.
  13. Halbleitervorrichtung nach Anspruch 11, bei der das Gitter kontinuierliche zickzackförmige erste Elementlinien (191) und diskontinuierliche parallele zweite Elementlinien (192), die die ersten Elementlinien (191) schneiden, aufweist und wobei die Gate-Finnen (150) erste Gate-Finnen (151), die längs der ersten Elementlinien (191) angeordnet sind, und zweite Gate-Finnen (152), die längs der zweiten Elementlinien (192) angeordnet sind, aufweisen.
  14. Halbleitervorrichtung nach den Ansprüchen 11 bis 13, bei der die Feldelektrodenstrukturen (160) in Maschen (199) des Gitters gebildet sind.
  15. Halbleitervorrichtung nach den Ansprüchen 11 bis 14, bei der die Säulenabschnitte (175) an den Kreuzungen der ersten und zweiten Elementlinien (191, 192) gebildet sind.
  16. Halbleitervorrichtung nach den Ansprüchen 11 bis 15, bei der wenigstens zwei erste Gate-Finnen (151) auf jeder ersten Elementlinie (191) je Masche (199) des Gitters gebildet sind.
  17. Halbleitervorrichtung nach den Ansprüchen 11 bis 16, bei der wenigstens zwei zweite Gate-Finnen (152) auf jeder zweiten Elementlinie (192) je Masche (199) des Gitters gebildet sind.
  18. Halbleitervorrichtung nach den Ansprüchen 1 bis 17, weiterhin umfassend: eine Gateverdrahtung (330) außerhalb des Halbleiterteiles (100) und umfassend Verdrahtungsabschnitte parallel zu den Elementlinien (190) und Gatekontakte (335), die sich durch ein Vormetalldielektrikum (211) erstrecken, das sandwichartig zwischen der Gateverdrahtung (330) und dem Halbleiterteil (100) vorgesehen ist, und die elektrisch die Gateverdrahtung (330) mit den Gateelektroden (155) verbindet.
  19. Halbleitervorrichtung nach Anspruch 18, weiterhin umfassend: eine erste Lastelektrode (310) außerhalb des Halbleiterteiles (100) und Lastkontaktstrukturen (315), die sich durch das Vormetalldielektrikum (211) und ein Zwischenmetalldielektrikum (212), das sandwichartig zwischen der ersten Lastelektrode (310) und der Gateverdrahtung (330) ist, erstrecken, wobei die Lastkontaktstrukturen (315) elektrisch die erste Lastelektrode (310) mit den Feldelektroden (165) verbinden.
  20. Halbleitervorrichtung, umfassend: erste und zweite Gate-Finnen (151, 152), die sich von einer ersten Oberfläche (101) in einen Halbleiterteil (100) erstrecken, wobei die ersten Gate-Finnen (151) längs erster Elementlinien (191) angeordnet sind und die zweiten Gate-Finnen (152) längs zweiter Elementlinien (192) angeordnet sind, die die ersten Elementlinien kreuzen, wobei die ersten und zweiten Gate-Finnen (151, 152) Gateelektroden (155) aufweisen und erste Säulenabschnitte (175a) des Halbleiterteiles (100) erste Gate-Finnen (151) von zweiten Gate-Finnen (152) an Kreuzungen der ersten und zweiten Elementlinien (191, 192) trennen, und Feldelektrodenstrukturen (160), die sich von der ersten Oberfläche (101) in den Halbleiterteil (100) erstrecken, wobei die Feldelektrodenstrukturen (160) ein Felddielektrikum (169) aufweisen, das nadel- bzw. ährenförmige Feldelektroden (165) von dem Halbleiterteil (100) trennt.
  21. Halbleitervorrichtung nach Anspruch 20, bei der die Feldelektrodenstrukturen (160) in Maschen eines Gitters gebildet sind, das durch die ersten und zweiten Elementlinien (191, 192) gebildet ist.
  22. Halbleitervorrichtung nach Anspruch 20 oder 21, weiterhin umfassend: eine Gateverdrahtung (330), die erste Verdrahtungsabschnitte (311) parallel zu den ersten Elementlinien (191) und zweite Verdrahtungsabschnitte (312) parallel zu den zweiten Elementlinien (192) aufweist, und Gatekontakte (335), die direkt die ersten Verdrahtungsabschnitte (311) mit Gateelektroden (155) in den ersten Gate-Finnen (151) und die zweiten Verdrahtungsabschnitte (312) mit Gateelektroden (155) in den zweiten Gate-Finnen (152) verbinden.
  23. Halbleitervorrichtung nach den Ansprüchen 20 bis 22, weiterhin umfassend: ein Vormetalldielektrikum (211), das sandwichartig zwischen der Gateverdrahtung (330) und dem Halbleiterteil (100) vorgesehen ist.
  24. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden von Gate-Finnen (150), die sich von einer Prozessoberfläche (101a) in eine Halbleiterschicht (100a) erstrecken und längs Elementlinien (190) angeordnet sind, wobei die Gate-Finnen (150) voneinander längs der Elementlinien (190) durch Säulenabschnitte (175) der Halbleiterschicht (100a) getrennt sind, Bilden von Gatekontakten (335), die sich durch ein auf der Prozessoberfläche (101a) gebildetes Vormetalldielektrikum (211) zu in den Gate-Finnen (150) gebildeten Gateelektroden (155) erstrecken, und Bilden einer Gateverdrahtung (330) auf dem Vormetalldielektrikum (211), wobei die Gateverdrahtung (330) die Gatekontakte (335) verbindet.
DE102015104988.0A 2015-03-31 2015-03-31 Halbleitervorrichtung mit Gate-Finnen Withdrawn DE102015104988A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015104988.0A DE102015104988A1 (de) 2015-03-31 2015-03-31 Halbleitervorrichtung mit Gate-Finnen
US15/082,214 US20160293751A1 (en) 2015-03-31 2016-03-28 Semiconductor Device with Gate Fins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015104988.0A DE102015104988A1 (de) 2015-03-31 2015-03-31 Halbleitervorrichtung mit Gate-Finnen

Publications (1)

Publication Number Publication Date
DE102015104988A1 true DE102015104988A1 (de) 2016-10-06

Family

ID=56937507

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015104988.0A Withdrawn DE102015104988A1 (de) 2015-03-31 2015-03-31 Halbleitervorrichtung mit Gate-Finnen

Country Status (2)

Country Link
US (1) US20160293751A1 (de)
DE (1) DE102015104988A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017114568A1 (de) 2017-06-29 2019-01-03 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
US11004945B2 (en) 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117558B4 (de) * 2014-11-28 2020-06-18 Infineon Technologies Dresden Gmbh Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
JP6971868B2 (ja) * 2018-01-26 2021-11-24 三菱電機株式会社 半導体装置
CN108493239A (zh) * 2018-03-28 2018-09-04 珠海格力电器股份有限公司 绝缘栅双极型晶体管器件及其制作方法、电力电子设备
US11404567B2 (en) * 2018-07-23 2022-08-02 Stmicroelectronics S.R.L. Trench-gate field effect transistor with improved electrical performances and corresponding manufacturing process
JP7459703B2 (ja) * 2020-07-15 2024-04-02 富士電機株式会社 半導体装置
US11342425B2 (en) * 2020-09-23 2022-05-24 Infineon Technologies Austria Ag Semiconductor device having needle-shape field plate trenches and needle-shaped gate trenches
US20220336594A1 (en) * 2021-04-14 2022-10-20 Infineon Technologies Austria Ag Transistor device having charge compensating field plates in-line with body contacts
US11908928B2 (en) * 2021-11-24 2024-02-20 Infineon Technologies Austria Ag Field plate anchoring structure for trench-based semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203438A1 (en) * 2006-08-30 2008-08-28 Kailash Gopalakrishnan Demultiplexers using transistors for accessing memory cell arrays
US20130181263A1 (en) * 2012-01-16 2013-07-18 Globalfoundries Inc. Methods of Forming a Dielectric Cap Layer on a Metal Gate Structure
US20130329499A1 (en) * 2012-06-09 2013-12-12 Seoul National University R&Db Foundation Memory cell string based on gated-diode cell and memory array using the same
US20140008736A1 (en) * 2012-07-05 2014-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with High Mobility and Strain Channel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097915B2 (en) * 2005-05-31 2012-01-17 Qimonda Ag Semiconductor memory device
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US8587059B2 (en) * 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
US9461164B2 (en) * 2013-09-16 2016-10-04 Infineon Technologies Ag Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203438A1 (en) * 2006-08-30 2008-08-28 Kailash Gopalakrishnan Demultiplexers using transistors for accessing memory cell arrays
US20130181263A1 (en) * 2012-01-16 2013-07-18 Globalfoundries Inc. Methods of Forming a Dielectric Cap Layer on a Metal Gate Structure
US20130329499A1 (en) * 2012-06-09 2013-12-12 Seoul National University R&Db Foundation Memory cell string based on gated-diode cell and memory array using the same
US20140008736A1 (en) * 2012-07-05 2014-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with High Mobility and Strain Channel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017114568A1 (de) 2017-06-29 2019-01-03 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
US10629595B2 (en) 2017-06-29 2020-04-21 Infineon Technologies Austria Ag Power semiconductor device having different gate crossings, and method for manufacturing thereof
DE102017114568B4 (de) 2017-06-29 2021-11-25 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
US11004945B2 (en) 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region
US11682703B2 (en) 2019-05-21 2023-06-20 Infineon Technologies Austria Ag Method of producing a semiconductor device having spicular-shaped field plate structures and a current spread region

Also Published As

Publication number Publication date
US20160293751A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102016103384B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102014113189B4 (de) Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102014112371B4 (de) Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016103581B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE102015108440B3 (de) Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE102015110737B4 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015107331A1 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102014109665B4 (de) Halbleitervorrichtung mit vergrabener Gateelektrode und Gatekontakten
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102014112379A1 (de) Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE102014113375A1 (de) Halbleitervorrichtung mit feldeffektstruktur
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee