DE102015105679B4 - Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung - Google Patents

Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung Download PDF

Info

Publication number
DE102015105679B4
DE102015105679B4 DE102015105679.8A DE102015105679A DE102015105679B4 DE 102015105679 B4 DE102015105679 B4 DE 102015105679B4 DE 102015105679 A DE102015105679 A DE 102015105679A DE 102015105679 B4 DE102015105679 B4 DE 102015105679B4
Authority
DE
Germany
Prior art keywords
main surface
semiconductor device
source
forming
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015105679.8A
Other languages
English (en)
Other versions
DE102015105679A1 (de
Inventor
Andreas Meiser
Till Schlösser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015105679.8A priority Critical patent/DE102015105679B4/de
Priority to US15/081,423 priority patent/US9614032B2/en
Priority to CN201610214998.4A priority patent/CN106057893A/zh
Publication of DE102015105679A1 publication Critical patent/DE102015105679A1/de
Application granted granted Critical
Publication of DE102015105679B4 publication Critical patent/DE102015105679B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Abstract

Halbleitervorrichtung (1) mit einem Transistor (10) in einem Halbleiterkörper (100), der eine erste Hauptoberfläche (110) und eine zweite Hauptoberfläche (120) hat, wobei die erste Hauptoberfläche (110) entgegengesetzt zu der zweiten Hauptoberfläche (120) ist, und der Transistor (10) aufweist: einen Sourcebereich (201) an der ersten Hauptoberfläche (110) und sich zu der zweiten Hauptoberfläche (120) erstreckend, einen Drainbereich (205), einen Bodybereich (220), eine Driftzone (260), eine Gateelektrode (210) an dem Bodybereich (220), wobei der Bodybereich (200) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist und die Gateelektrode (210) in Trenches angeordnet ist, die sich in der ersten Richtung erstrecken, und eine isolierende Schicht (280) benachbart zu der zweiten Hauptoberfläche (120) des Halbleiterkörpers (100).

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in Automobil- und Industrie-Elektroniken verwendet sind, sollten einen niedrigen Einschaltwiderstand (Ron·A) haben, während eine hohe Spannungssperrfähigkeit sichergestellt ist. Beispielsweise sollte ein MOS-(”Metall-Oxid-Halbleiter”-)Leistungstransistor in der Lage sein, abhängig von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hundert oder tausenden Volt zu sperren. MOS-Leistungstransitoren leiten typischerweise sehr große Ströme, die bis zu einigen hundert Ampere bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V betragen können.
  • Kompensationsvorrichtungen wurden in einem Spannungsbereich von 200 bis 800 V verwendet. In diesen Kompensationsvorrichtungen ist die Driftzone durch eine Vielzahl von Halbleiterschichten gestaltet, die verschiedene Leitfähigkeits- bzw. Leitungstypen haben. Im Allgemeinen werden neue Konzepte von vertikalen Leistungsvorrichtungen derzeit entwickelt.
  • US 20070108469 A1 beschreibt ein Halbleiterbauelement mit einer in einem Graben angeordneten Gate-Elektrode. US 20080261358 A1 beschreibt die Herstellung eines lateralen Halbleiterbauelements. US 20080164506 A1 beschreibt einen weiteren Leistungstransistor.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung anzugeben, die einen Transistor mit verbesserten Eigenschaften aufweist.
  • Gemäß der vorliegenden Erfindung wird die obige Aufgabe durch den Anmeldungsgegenstand gemäß den unabhängigen Patentansprüchen gelöst. Weitere Entwicklungen sind in den abhängigen Patentansprüchen definiert.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Transistor in einem Halbleiterkörper, der eine erste Hauptoberfläche und eine zweite Hauptoberfläche hat, wobei die erste Hauptoberfläche entgegengesetzt zu der zweiten Hauptoberfläche ist. Der Transistor umfasst einen Sourcebereich an der ersten Hauptoberfläche, der sich zu der zweiten Hauptoberfläche erstreckt, einen Drainbereich, einen Bodybereich, eine Driftzone und eine Gateelektrode an dem Bodybereich. Der Bodybereich und die Driftzone sind längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Die Gateelektrode ist in Trenches bzw. Gräben vorgesehen, die sich in der ersten Richtung erstrecken. Die Halbleitervorrichtung umfasst weiterhin eine isolierende Schicht benachbart zu der zweiten Hauptoberfläche des Halbleiterkörpers.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung, die einen Transistor in einem Halbleiterkörper aufweist, der eine erste Hauptoberfläche und eine zweite Hauptoberfläche hat, wobei die erste Hauptoberfläche entgegengesetzt zu der zweiten Hauptoberfläche ist, ein Bilden eines Sourcebereiches an der ersten Hauptoberfläche, wobei sich der Sourcebereich zu der zweiten Hauptoberfläche erstreckt, ein Bilden eines Drainbereiches, ein Bilden eines Bodybereiches, ein Bilden einer Driftzone und ein Bilden einer Gateelektrode an dem Bodybereich, wobei der Bodybereich und die Driftzone längs der ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet sind, und die erste Richtung parallel zu der ersten Hauptoberfläche ist. Ein Bilden der Gateelektrode umfasst ein Bilden von Trenches, die sich in der ersten Richtung erstrecken. Das Verfahren umfasst weiterhin ein Bilden einer isolierenden Schicht benachbart zu der zweiten Hauptoberfläche des Halbleiterkörpers.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigefügt, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung vorzusehen, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1A zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 1B zeigt eine horizontale Schnittdarstellung der Halbleitervorrichtung.
  • 1C zeigt eine weitere Schnittdarstellung der Halbleitervorrichtung.
  • 1D zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 2 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 3A bis 3I veranschaulichen Schnittdarstellungen eines Substrates, wenn das Verfahren gemäß einem Ausführungsbeispiel durchgeführt wird.
  • 4A bis 4C veranschaulichen verschiedene Darstellungen eines Substrates nach Durchführen eines bestimmten Verarbeitungsschrittes.
  • 5A bis 5D veranschaulichen ein Verfahren, wenn weitere Prozessschritte durchgeführt werden.
  • 6 fasst ein Verfahren gemäß einem Ausführungsbeispiel zusammen.
  • 7 veranschaulicht ein Beispiel einer integrierten Schaltung gemäß einem Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. In diesem Zusammenhang wird eine Richtungsterminologie wie ”Oberseite”, ”Boden”, ”Vorderseite”, ”Rückseite”, ”vorne”, ”hinten” usw. im Hinblick auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung benutzt und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die hier verwendeten Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale angeben, jedoch zusätzliche Elemente oder Merkmale nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die in dieser Beschreibung verwendeten Begriffe ”gekoppelt” und/oder ”elektrisch gekoppelt” sollen nicht bedeuten, dass die Elemente direkt zusammen gekoppelt sein müssen – dazwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein. Der Begriff ”elektrisch verbunden” soll eine niederohmige elektrische Verbindung zwischen elektrisch miteinander verbundenen Elementen beschreiben.
  • Die vorliegende Beschreibung bezieht sich auf einen ”ersten” und einen ”zweiten” Leitfähigkeitstyp von Dotierstoffen, mit denen Halbleiterteile dotiert sind. Der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche Feldeffekttransistoren mit isoliertem Gate (IGFETs), wie Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET der Source- und der Drainbereich mit n-Typ-Dotierstoffen dotiert. In einem p-Kanal-MOSFET sind der Source- und der Drainbereich mit p-Typ-Dotierstoffen dotiert. Wie klar zu verstehen ist, können innerhalb des Zusammenhanges der vorliegenden Beschreibung die Dotierungstypen umgekehrt sein. Wenn ein spezifischer Strompfad mittels einer Richtungssprache beschrieben ist, ist diese Beschreibung nur als Anzeige des Pfades und nicht der Polarität des Stromflusses zu verstehen, das heißt, ob der Strom von Source nach Drain oder umgekehrt fließt. Die Figuren können polaritätsempfindliche Komponenten, beispielsweise Dioden, umfassen. Wie klar zu verstehen ist, ist die spezifische Anordnung dieser polaritätsempfindlichen Komponenten als ein Beispiel gegeben und kann umgekehrt bzw. invertiert werden, um die beschriebene Funktionalität zu erzielen, abhängig davon, ob der erste Leitfähigkeitstyp einen n-Typ oder einen p-Typ bedeutet.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind für ein besseres Verständnis oft die dotierten Teile als ”p”- oder ”n”-dotiert bezeichnet. Wie klar zu verstehen ist, soll diese Bezeichnung in keiner Weise begrenzend sein. Der Dotierungstyp kann willkürlich sein, solange die beschriebene Funktionalität erzielt wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die Begriffe ”lateral” und ”horizontal”, wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.
  • Der Begriff ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrates oder Halbleiterkörpers angeordnet ist.
  • Die Begriffe ”Wafer”, ”Substrat” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet sind, können irgendeine auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind zu verstehen, so dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • 1A zeigt eine Schnittdarstellung zwischen I und I', wie dies auch in 1B veranschaulicht ist. Die Halbleitervorrichtung 1 umfasst einen Transistor 10 in einem Halbleiterkörper oder -substrat 100 mit einer ersten Hauptoberfläche 110 und einer zweiten Hauptoberfläche 120. Die erste Hauptoberfläche 110 ist entgegengesetzt zu der zweiten Hauptoberfläche 120. Der Transistor 10 umfasst einen Sourcebereich 201 an der ersten Hauptoberfläche 110, einen Drainbereich 205, einen Bodybereich 220 und eine Driftzone 260. Der Transistor 10 umfasst weiterhin eine Gateelektrode 210 an dem Bodybereich 220. Der Bodybereich 220 und die Driftzone 260 sind längs einer ersten Richtung (beispielsweise der x-Richtung) zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet. Die erste Richtung ist parallel zu der ersten Hauptoberfläche 110. Die Gateelektrode 210 ist in Trenches bzw. Gräben 212 angeordnet, die sich längs der ersten Richtung erstrecken. Der Transistor umfasst weiterhin eine isolierende Schicht 280 benachbart zu der zweiten Hauptoberfläche 120 des Halbleiterkörpers 100. Der Sourcebereich 201 erstreckt sich vertikal zu der isolierenden Schicht 280. Wie durch Strichlinien veranschaulicht ist, sind die Trenches 212 definiert, um hinter und vor der Zeichenebene angeordnet zu sein. Beispielsweise können die Trenches 212 in der ersten Hauptoberfläche 110 gebildet werden und können sich zu einer oberen Oberfläche der Oxidschicht oder zu der zweiten Hauptoberfläche 120 erstrecken. Alternativ können die Trenches 212 in der zweiten Hauptoberfläche 120 gebildet sein und können sich zu der ersten Hauptoberfläche 110 erstrecken. Der Bodybereich 220 kann sich von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 erstrecken.
  • Gemäß einem Ausführungsbeispiel kann die Halbleitervorrichtung weiterhin eine isolierende Schicht 265 umfassen, die benachbart zu der ersten Hauptoberfläche 110 vorgesehen ist. Die Halbleiterschicht, die sandwichartig zwischen den benachbarten isolierenden Schichten 265, 280 ist, kann eine Dicke von angenähert weniger als 100 μm, beispielsweise 40 bis 60 μm haben.
  • Die Gateelektrode 210 ist in den Trenches 212 angeordnet. Weiterhin kann die Gateelektrode 210 über der ersten Hauptoberfläche 110 angeordnet sein. Das heißt, die Gateelektrode 210 kann von dem benachbarten Halbleiterbereich 220 mittels der Gatedielektrikumschicht 211 isoliert sein. Wie näher in mehr Einzelheiten anhand von 1C erläutert werden wird, kann die Gateelektrode 210 über die erste Hauptoberfläche 110 geführt sein, um von dem Bodybereich 220 isoliert zu sein. Weiterhin sind Teile der Gateelektrode 210 in Trenches 212 angeordnet.
  • Gemäß einem Ausführungsbeispiel kann die Halbleitervorrichtung 1 weiterhin einen Sourcekontaktstöpsel 267 aufweisen, der elektrisch mit dem Sourcebereich 201 verbunden sein kann und der benachbart zu der ersten Hauptoberfläche 110 sein kann. Weiterhin kann die Halbleitervorrichtung einen Drainkontaktstöpsel 277 umfassen, der elektrisch mit dem Drainbereich verbunden ist und der benachbart zu der zweiten Hauptoberfläche 120 sein kann. Beispielsweise kann der Sourcekontaktstöpsel 267 elektrisch mit dem Sourcebereich 201 über einen Sourcekontakt 202 verbunden sein. Der Drainkontaktstöpsel 277 kann elektrisch mit dem Drainbereich 205 über einen Drainkontakt 207 verbunden sein. Der Drainbereich 205 kann weiterhin einen stark dotierten Teil 206 aufweisen, der zwischen dem Drainbereich 205 und dem Drainkontakt 207 angeordnet ist.
  • Beispielsweise kann eine Vorderseiten-Metallisierungsschicht 270 auf einer ersten Seite der ersten Hauptoberfläche 110 angeordnet sein und kann elektrisch mit dem Sourcekontakt 202 über den Sourcekontaktstöpsel 267 verbunden sein. Weiterhin kann die Halbleitervorrichtung eine Rückseiten-Metallisierungsschicht 275 aufweisen, die elektrisch mit dem Drainkontakt 207 über den Drainkontaktstöpsel 277 verbunden sein kann. Die Rückseiten-Metallisierungsschicht 275 kann elektrisch mit einem Drainanschluss 278 verbunden sein. Die Vorderseiten-Metallisierungsschicht 270 kann elektrisch mit einem Sourceanschluss 271 verbunden sein.
  • 1B zeigt eine horizontale Schnittdarstellung der Halbleitervorrichtung. Beispielsweise kann die Schnittdarstellung von 1B zwischen IV und IV' geführt sein, wie dies auch in 1A angezeigt ist. Wie in 1B veranschaulicht ist, erstrecken sich die Trenches 212 vertikal in den Halbleiterkörper 100 und verlaufen in der ersten Richtung. Die Trenches 212 sind auf entgegengesetzten Seiten des Bodybereiches 220 angeordnet und strukturieren den Bodybereich 220 in einer Form eines Grates. Gemäß einem Ausführungsbeispiel können die Gatetrenches 212 in der ersten Hauptoberfläche 110 des Halbleiterkörpers 100 gebildet sein. Ein Sourcebereich 201 ist auf der linken Seite von jeder der Gateelektroden 210 angeordnet. Die Sourcebereiche 201 können als isolierte Sourcebereiche gebildet sein, während der Drainbereich 205 als ein zusammenhängender Streifen eines entsprechend dotierten Halbleitermaterials gebildet ist. In ähnlicher Weise kann der Drainkontakt durch einen Kontakttrench ausgestaltet sein, der sich in der zweiten Richtung (beispielsweise der y-Richtung) erstreckt, die senkrecht zu der ersten Richtung (beispielsweise die x-Richtung) ist.
  • Die Sourcekontakte können als isolierte Kontakte gebildet sein, die voneinander durch Material des Bodybereiches 220 und der Bodykontaktteile 225 getrennt sind. Aufgrund dieser Anordnung kann der Bodybereich 220 mit einem Sourceanschluss 271 über die Bodykontaktteile 225 verbunden sein. Dadurch kann ein parasitärer Bipolartransistor, der sonst an diesem Teil gebildet sein könnte, unterdrückt werden. Der Abstand zwischen benachbarten Sourcebereichen 201 ist derart, dass eine elektrische Verbindung zwischen dem Bodybereich 220 und den Sourcekontakten 202 ausgeführt werden kann. Die Bodykontaktteile 225 können an der ersten Hauptoberfläche 110 angeordnet sein.
  • Beispielsweise können die Sourcebereiche 201 und der Drainbereich 205 von dem ersten Leitfähigkeitstyp sein. Weiterhin kann der Bodybereich 220 von dem zweiten Leitfähigkeitstyp sein. Die Driftzone 260 kann von dem ersten Leitfähigkeitstyp sein, jedoch bei einer geringeren Dotierungskonzentration als der Drainbereich 205. Die Bodykontaktteile 225 können von dem zweiten Leitfähigkeitstyp sein.
  • Die Driftzone 260 kann in irgendeiner geeigneten Weise ausgestaltet sein, um die Funktionalität einer Driftzone zu erzielen. Wenn der Transistor eingeschaltet wird, beispielsweise durch Anlegen einer geeigneten Spannung an die Gateelektrode 210, wird eine leitende Inversionsschicht 215 (leitender Kanal) an der Grenze zwischen dem Bodybereich 220 und dem Gatedielektrikum 211 gebildet. Demgemäß ist der Transistor in einem leitenden Zustand von dem Sourcebereich 201 zu dem Drainbereich 205 über die Driftzone 260. Im Falle eines Ausschaltens wird keine leitende Inversionsschicht gebildet, und der Transistor ist in einem nicht-leitenden Zustand. Beispielsweise kann der Transistor 10 weiterhin eine Feldplatte aufweisen, um Träger von der Driftzone zu verarmen, wenn eine Aus-Spannung an die Gateelektrode angelegt wird.
  • Aufgrund des Merkmales, dass der Sourcebereich, der an der ersten Hauptoberfläche 110 gebildet ist, sich zu der isolierenden Schicht erstreckt, die benachbart zu der zweiten Hauptoberfläche 120 des Bodybereiches 220 angeordnet ist, kann der gesamte Bodybereich 220 effektiv verwendet werden, um einen leitenden Kanal 215 zu bilden. Als ein Ergebnis kann ein Einschaltwiderstand reduziert werden. Weiterhin bildet aufgrund des zusätzlichen Merkmales, dass der Sourcekontaktstöpsel 267 benachbart zu der ersten Hauptoberfläche 110 ist und der Drainkontaktstöpsel 277 benachbart zu der zweiten Hauptoberfläche ist, die entgegengesetzt zu der ersten Hauptoberfläche ist, die Halbleitervorrichtung eine quasi-vertikale Halbleitervorrichtung aus.
  • Gemäß einer weiteren Interpretation bzw. Ausgestaltung umfasst die Halbleitervorrichtung eine Anordnung von Transistoren in einem Halbleiterkörper, der eine erste Hauptoberfläche und eine zweite Hauptoberfläche hat, wobei die erste Hauptoberfläche entgegengesetzt zu der zweiten Hauptoberfläche ist. Beispielsweise können die Transistoren parallel miteinander verbunden sein. Die Transistoren umfassen einen Sourcebereich 201 an der ersten Hauptoberfläche 110, einen Drainbereich 205, einen Bodybereich 220, eine Driftzone 260 und eine Gateelektrode 210 an dem Bodybereich 220. Der Bodybereich 220 und die Driftzone 260 sind längs einer ersten Richtung zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Die Gateelektrode 210 ist in Trenches 212 vorgesehen, die sich in der ersten Richtung erstrecken. Die Transistoren umfassen weiterhin einen Sourcekontakt 202 in dem Halbleiterkörper zum Kontaktieren des Sourcebereiches 201. Die Sourcekontakte von benachbarten Transistoren können räumlich voneinander getrennt sein. Gemäß einem Ausführungsbeispiel können die Transistoren weiterhin eine isolierende Schicht benachbart zu der zweiten Oberfläche 120 des Halbleiterkörpers 100 umfassen. Die Halbleitervorrichtung umfasst weiterhin einen Bodykontaktteil 225, der gestaltet ist, um elektrisch den Bodybereich 220 mit einem Sourceanschluss 271 zu verbinden. Der Bodykontaktteil 225 kann an der ersten Hauptoberfläche 110 angeordnet sein.
  • 1C zeigt eine Schnittdarstellung zwischen II und II', wie dies auch in 1B veranschaulicht ist. Die Schnittdarstellung von 1C ist so geführt, dass sie die Vielzahl von Gatetrenches 212 schneidet. Wie veranschaulicht ist, können getrennte Teile von Halbleitermaterial, das die einzelnen Grate oder Finnen bzw. Rippen bildet, über einem isolierenden Material 280 angeordnet sein. Die Grate umfassen eine obere Oberfläche 220a und Seitenwände 220b. Eine Gatedielektrikumschicht 211 ist benachbart zu den Seitenwänden 220b und der oberen Oberfläche 220a von jedem der Grate angeordnet. Weiterhin ist ein leitendes Material in die Trenches zwischen benachbarten Graten gefüllt, um die Gateelektrode 210 zu bilden. Wie erläutert wurde, hat der Bodybereich 220 die Gestalt eines Grates oder einer Finne bzw. einer Rippe, der sich in der ersten Richtung erstreckt. Insbesondere ist der Bodybereich in einen Grat durch benachbarte Trenches strukturiert, die sich in der ersten Richtung erstrecken. Die Gateelektrode 210 kann benachbart zu der oberen Oberfläche 220a von jedem der Grate angeordnet sein. Weiterhin kann die Gateelektrode 210 benachbart zu wenigstens einer Seitenwand 220b der Grate vorgesehen sein.
  • Die Seitenwände 220b können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich der ersten Hauptoberfläche 110 erstrecken. Die Gateelektrode 210 kann benachbart zu wenigstens zwei Seiten des Grates angeordnet sein.
  • Insbesondere verschmelzen bzw. vereinigen sich die leitenden Kanalteile 215, die an entgegengesetzten Seiten 220b eines Grates gebildet sind, nicht miteinander, so dass der Bodybereich 220 nicht vollständig verarmen kann und mit dem Sourcekontakt 202 verbunden sein kann. Beispielsweise kann die Breite der ersten Trenches angenähert 20 bis 130 nm, beispielsweise 40 bis 120 nm, längs der ersten Hauptoberfläche 110 des Halbleiterkörpers 100 sein. Weiterhin kann der Abstand zwischen benachbarten Trenches, der der Breite d1 der Grate entspricht, größer als 200 nm, beispielsweise größer als 0,5 μm, sein.
  • 1D zeigt ein Ausführungsbeispiel, gemäß welchem der Sourcekontaktstöpsel 267 benachbart zu der zweiten Hauptoberfläche 120 vorgesehen ist. Weiterhin ist der Drainkontaktstöpsel 277 benachbart zu der ersten Hauptoberfläche 110 vorgesehen. Beispielsweise kann der Sourcekontaktstöpsel 267 elektrisch mit dem Sourcebereich 201 über einen Sourcekontakt 202 verbunden sein. Der Drainkontaktstöpsel 277 kann elektrisch mit dem Drainbereich 205 über einen Drainkontakt 207 verbunden sein. Der Drainbereich 205 kann weiterhin einen stark dotierten Teil 206 aufweisen, der zwischen dem Drainbereich 205 und dem Drainkontakt 207 angeordnet ist. Beispielsweise kann eine Vorderseiten-Metallisierungsschicht 270 auf einer Seite der ersten Hauptoberfläche 110 angeordnet sein und kann elektrisch mit dem Drainkontakt 207 über den Drainkontaktstöpsel 277 verbunden sein. Weiterhin kann die Halbleitervorrichtung eine Rückseiten-Metallisierungsschicht 275 umfassen, die elektrisch mit dem Sourcekontakt 202 über den Sourcekontaktstöpsel 267 verbunden sein kann. Die Rückseiten-Metallisierungsschicht 275 kann elektrisch mit einem Sourceanschluss 271 verbunden sein. Die Vorderseiten-Metallisierungsschicht 270 kann elektrisch mit einem Drainanschluss 278 verbunden sein. Die Gateelektrode 210 kann über die erste Hauptoberfläche 110 geführt sein und kann von dem Bodybereich 220 isoliert sein. Weiterhin sind Teile der Gateelektrode 210 in Trenches 212 angeordnet.
  • 2 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel. In 2 bezeichnen die gleichen Bezugszeichen die gleichen Komponenten wie diejenigen, die in 1A veranschaulicht sind. Abweichend von dem Ausführungsbeispiel von 2 kann die Driftzone 260 einen Superjunction- bzw. Superübergangs-Schichtstapel umfassen. Beispielsweise kann der Superjunction-Schichtstapel n-dotierte und p-dotierte Schichten umfassen, die in einer Stapelrichtung (beispielsweise z-Richtung) in einer abwechselnden Weise gestapelt sind, wobei die Stapelrichtung senkrecht bezüglich der ersten Hauptoberfläche 110 ist. Das heißt, der Superjunction-Schichtstapel 261 kann eine Folge von dotierten einkristallinen Halbleiterunterschichten 261a, 261b umfassen, die eine umgekehrte Polarität haben. Beispielsweise kann eine p-dotierte Unterschicht 261a durch eine n-dotierte Unterschicht 261b gefolgt werden und umgekehrt. Beispielsweise kann der Superjunction-Schichtstapel 261 wenigstens zwei p-dotierte Unterschichten 261a oder wenigstens zwei n-dotierte Unterschichten 261b aufweisen. Die Dotierungskonzentration der Source- und Drainbereiche 201, 205 kann höher sein als eine Dotierungskonzentration der die Driftzone 260 bildenden Unterschichten 261a, 261b.
  • In sogenannten Kompensationsvorrichtungen, die einen Superjunction-Schichtstapel umfassen, kann, falls eine Aus-Spannung an den Transistoren liegt, ein Stromfluss wirksam gesperrt werden, da Ladungsträger von benachbarten Unterschichten, deren jede einen verschiedenen Dotierungstyp hat, einander kompensieren. Als eine Folge sind benachbarte p- und n-dotierte Bereiche veranlasst, in einem Aus-Zustand vollständig zu verarmen. Demgemäß kann zum Erzielen von ähnlichen Durchbrucheigenschaften wie eine herkömmliche Vorrichtung die Dotierungskonzentration der dotierten Schichten gesteigert werden, was in einem reduzierten spezifischen Widerstand in einem Ein- bzw. Einschaltzustand resultiert. In einem Superjunction-Schichtstapel kann die Dicke jeder der Unterschichten so gewählt werden, dass im Fall einer Aus-Spannung die Unterschichten vollständig verarmt sein können.
  • Gemäß einem Ausführungsbeispiel erstrecken sich die Unterschichten 261a, 261b in der ersten Richtung. Beispielsweise können die Unterschichten 261a, 261b in einer Stapelrichtung gestapelt sein, die senkrecht zu der ersten Hauptoberfläche 110 ist. Alternativ können die Unterschichten 261a, 261b in einer Stapelrichtung gestapelt sein, die parallel zu der ersten Hauptoberfläche 110 ist. Beispielsweise kann der Superjunction-Schichtstapel 261 eine Dicke von wenigstens 1 μm haben.
  • Wenn eine geeignete Spannung an die Gateelektrode 210 gelegt ist, wird die Leitfähigkeit eines leitenden Kanals 215, der in dem Bodybereich 220 gebildet ist, durch die Gatespannung gesteuert. Durch Steuern der Leitfähigkeit des leitenden Kanals 215, der in dem Bodybereich 220 gebildet ist, kann der Stromfluss von dem Sourcebereich 201 über den in dem Bodybereich 220 gebildeten Kanalbereich und die Driftzone 260 zu dem Drainbereich 205 gesteuert werden. Wenn eine Spannung entsprechend einem Ausschaltzustand an der Gateelektrode 210 liegt, wird kein leitender Kanal an der Grenze zwischen dem Bodybereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet, so dass kein Strom fließt. Weiterhin werden die Unterschichten des Superjunction-Schichtstapels 261 vollständig verarmt, so dass ein Stromfluss verhindert wird und die Vorrichtung eine hohe Spannungssperreigenschaft hat.
  • Im Folgenden wird ein Verfahren zum Bilden der Halbleitervorrichtung gemäß einem Ausführungsbeispiel in mehr Einzelheiten erläutert. Ausgangsmaterial kann ein SOI-Substrat 105 sein, wie in 3A veranschaulicht, umfassend ein Siliziumsubstrat 107, eine vergrabene Oxidschicht 280 und eine dünne monokristalline Siliziumsschicht 101 auf eine Oberseite der vergrabenen Oxidschicht 280. Optional können Implantationsschritte zum Dotieren des Siliziumsubstrates 107 durchgeführt werden. Danach kann ein Mehrschicht-Epitaxieverfahren vorgenommen werden, um einen Superjunction-Schichtstapel 261 über der vergrabenen Oxidschicht 280 zu bilden. 3B zeigt ein Beispiel einer sich ergebenden Struktur. Beispielsweise kann dies durch ein epitaktisches Verfahren vorgenommen werden, das den Dotierungstyp für jede neue Unterschicht ändert. Alternativ kann nach Auftragen einer gewissen Schicht ein Implantationsschritt durchgeführt werden, um die Unterschicht entsprechend zu dotieren.
  • Nach Bilden des Superjunction-Schichtstapels 261 kann eine Siliziumoxidschicht 263 über der oberen Oberfläche des Superjunction-Schichtstapels 261 gebildet werden, gefolgt durch einige Schichten von Materialien zum Bilden einer Hartmaske 310. Danach kann ein Lithographieschritt vorgenommen werden, um eine Öffnung in dem Hartmaskenschichtstapel zu definieren, der die Siliziumoxidschicht 263 umfasst.
  • 3C zeigt ein Beispiel einer Schnittdarstellung. Dann kann ein Ätzschritt vorgenommen werden, um die unbedeckten Teile des Superjunction-Schichtstapels 261 zu ätzen. Dieser Ätzschritt kann auf dem Boden der untersten Siliziumschicht 311, die p-dotiert sein kann, stoppen bzw. enden.
  • Die linke Seite von 3D zeigt eine Schnittdarstellung eines Beispiels eines Substrates nach Vornehmen des Schrittes. Die rechte Seite von 3D zeigt eine horizontale Schnittdarstellung des Substrates. Wie gezeigt ist, ist der Bodytrench 312 in dem epitaktischen Schichtstapel 261 definiert.
  • Danach wird Silizium epitaktisch in den Bereich des Bodytrenches 312 aufgewachsen. Beispielsweise kann dies durch Vornehmen eines selektiven epitaktischen Wachstums, in welchem beispielsweise ein Dotieren in-situ erfolgt, durchgeführt werden.
  • Beispielsweise kann das aufgewachsene Halbleitermaterial 320 p-dotiert sein. Optional kann ein CMP-Schritt vorgenommen werden, um eine glatte Oberfläche zu erhalten. Optional kann epitaktisches Material rückgebildet werden. Weiterhin wird aufgrund des CMP-Schrittes Halbleitermaterial daran gehindert, über der Siliziumoxidschicht 263 aufzuwachsen.
  • 3E zeigt ein Beispiel einer sich ergebenden Struktur. Die rechte Seite von 3E zeigt eine horizontale Schnittdarstellung. Wie gezeigt ist, wird ein Trench, der sich in der Y-Richtung (zweite Richtung) erstreckt, mit dem Material des Bodybereiches 320 gefüllt.
  • Der linke Teil von 3E zeigt eine vertikale Schnittdarstellung. Danach können eine weitere Siliziumoxidschicht und eine Hartmaskenschicht 330 auf einer Oberseite der sich ergebenden Oberfläche gebildet werden. Weiterhin kann eine Öffnung 335 zum Definieren der Gatetrenches in der Siliziumoxidschicht 263 und dem Hartmaskenschichtstapel 330 definiert werden.
  • 3F zeigt ein Beispiel einer sich ergebenden Struktur. Danach werden die Gatetrenches 336 in dem Material des Bodybereiches 320 definiert. Die Gatetrenches 336 können fotolithographisch definiert bzw. festgelegt werden. Ein Ätzschritt zum Ätzen der Trenches in dem Material des Bodybereiches 320 kann vorgenommen werden. Weiterhin kann ein Oxidationsschritt durchgeführt werden, um eine Gatedielektrikumschicht (nicht gezeigt) zu bilden.
  • 3G zeigt auf der linken Seite eine Schnittdarstellung zwischen I und I'. Wie dargestellt ist, ist ein Gatetrench 336 definiert, um sich zu der oberen Oberfläche der vergrabenen Oxidschicht 280 zu erstrecken. Der rechte Teil von 3G zeigt eine horizontale Schnittdarstellung. Wie dargestellt ist, ist eine Vielzahl von Gatetrenches 336 gebildet.
  • Nach Bilden der Gatedielektrikumschicht wird ein leitendes Material zum Bilden der Gateelektrode in die Trenches gefüllt. Dies kann beispielsweise durch Auftragen von Polysilizium vorgenommen werden. Beispielsweise kann das aufgetragene Polysilizium in-situ n-dotiert sein. Ein lithographisches Verfahren kann durchgeführt werden, um das aufgetragene leitende Material von ungewünschten Bereichen zu entfernen.
  • 3H zeigt eine Schnittdarstellung einer sich ergebenden Struktur. Die rechte Seite von 3H zeigt eine horizontale Schnittdarstellung. Wie dargestellt ist, wird eine Vielzahl von Gatetrenches 212 gebildet. Eine Gatedielektrikumschicht 211 wird an Seitenwänden von jedem der Trenches 336 vorgesehen. Die Trenches 336 werden mit einem Gateleitermaterial gefüllt, um die Gateelektrode 210 zu bilden.
  • Danach kann eine weitere Siliziumoxidschicht 265 über der Oberfläche der sich ergebenden Struktur gebildet werden. Optional kann ein CMP-(”chemisch-mechanischer Polier”-)Schritt vorgenommen werden, um eine glatte Oberfläche zu erhalten. Dann kann ein Drainkontakttrench 322 zum Bilden der Drainkontakte definiert werden. Weiterhin kann eine Vielzahl von Sourcekontaktöffnungen 321 auf einer linken Seite der Gateelektrode vorgesehen werden, um die Sourcekontakte zu bilden. Die Sourcekontaktöffnungen 321 können eine angenähert rechteckförmige Querschnittsgestalt haben. Insbesondere hat jede der Sourcekontaktöffnungen 321 eine Seitenwand auf einer Seite der Gateelektrode 210 und eine Seitenwand, die sich grob parallel zu der ersten Richtung erstreckt. Die Abmessung bzw. Größe der Sourcekontakttrenches 321 sollte derart sein, dass ein geneigter Implantationsschritt zum Dotieren in der ersten Richtung sowie in der zweiten Richtung vorgenommen werden kann.
  • 3I zeigt ein Beispiel einer sich ergebenden Struktur. Der linke Teil von 3I zeigt eine Schnittdarstellung zwischen III und III', um die Gateelektrode 210 zu schneiden. Wie dargestellt ist, erstrecken sich die Drainkontakttrenches 322 in einer oberen Oberfläche der vergrabenen Oxidschicht 280. In ähnlicher Weise erstrecken sich die Sourcekontaktöffnungen 321 zu der oberen Oberfläche 2801 der vergrabenen Oxidschicht 280. Wie weiter in der horizontalen Schnittdarstellung auf der rechten Seite von 3I gezeigt ist, ist jeweils jede der Sourcekontaktöffnungen 321 einer der Gateelektroden 210 zugeordnet bzw. zugewiesen.
  • Danach werden geneigte bzw. schräge Ionenimplantationsschritte vorgenommen, um dotierte Teile benachbart zu den Seitenwänden der Sourcekontaktöffnung 321 vorzusehen. Beispielsweise kann ein schräger Implantationsschritt durchgeführt werden, um die Sourcebereiche 201 vorzusehen. Die Sourcebereiche 201 können mit dem ersten Leitfähigkeitstyp dotiert sein. Dies kann beispielsweise durch Dotieren von n-Typ-Dotierstoffen durch die Seitenwände der Kontaktöffnungen 321 vorgenommen werden. Dieser Implantationsschritt kann als ein sogenannter ”Dualmodus”-Implantationsschritt durchgeführt werden, in welchem ein erster Implantationsschritt vorgenommen wird und danach das Substrat um 180° geneigt wird, um die entgegengesetzte Seite benachbart zu der Sourcekontaktöffnung 321 zu dotieren. Weiterhin kann das Substrat um 90° dotiert werden, um die Bodykontaktteile 225 zu dotieren, die längs der zweiten Richtung angeordnet sind. Die Bodykontaktteile können mit dem zweiten Leitfähigkeitstyp dotiert werden, beispielsweise durch Dotieren mit p-Typ-Dotierstoffen. Auch können die Bodykontaktteile 225 durch einen Dualmodus-Implantationsschritt dotiert werden.
  • Danach kann eine Metallfüllung in den Sourcekontaktöffnungen 321 gebildet werden, gefolgt durch einen Ätzschritt. Beispielsweise kann eine Kombination von Ti/TiN auf die Seitenwände der Öffnungen gefüllt werden, gefolgt durch Wolfram. 4A bis 4C zeigen verschiedene Darstellungen eines Beispiels einer sich ergebenden Struktur.
  • 4A zeigt eine horizontale Schnittdarstellung der Halbleitervorrichtung. Wie gezeigt ist, sind Sourcebereiche 201 längs der ersten Richtung bezüglich der Sourcekontaktöffnung angeordnet, während die Bodykontaktteile 225 längs der zweiten Richtung bezüglich Sourcekontaktöffnungen 321 vorgesehen sind. Weiterhin können die Bodykontaktteile 225 von benachbarten Transistorzellen voneinander getrennt sein. Die Sourcebereiche 201 sind zwischen der Sourcekontaktöffnung 321 und der Gateelektrode 210 angeordnet. Der Sourcebereich 201 ist von der Gateelektrode 210 mittels des Gatedielektrikums 211 isoliert. Ein Bodybereich 320 ist zwischen benachbarten Gateelektroden 210 vorgesehen. Die Driftzone, die eine epitaktische Schicht 261a umfasst, ist zwischen dem Bodybereich 320 und dem Drainbereich 205 vorgesehen. Der Drainbereich 205 ist als eine kontinuierliche Linie bzw. Leitung gebildet. In ähnlicher Weise kann der Drainkontakt 207 als eine kontinuierliche Linie bzw. Leitung gebildet sein. 4B zeigt eine vergrößerte Darstellung des Sourcekontaktes, des Bodykontaktteiles 225 und der Gateelektrode. Weiterhin ist der Bodybereich 220, in welchem ein leitender Kanal 215 nach Anlegen einer geeigneten Gatespannung an die Gateelektrode 210 gebildet wird, spezifisch veranschaulicht.
  • 4C zeigt ein Beispiel einer Schnittdarstellung zwischen III und III', wie dies in 4A gezeigt ist. Die Schnittdarstellung ist geführt, um die Gateelektrode 210 zu schneiden. Hinter und vor der angegebenen Zeichenebene ist der Bodybereich 320 vorgesehen. Wie gezeigt ist, erstreckt sich der Sourcekontakt 202 von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120. Weiterhin erstreckt sich der Sourcebereich 201 von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120. In ähnlicher Weise erstreckt sich der Drainbereich 205 von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120. Weiterhin erstreckt sich der Drainkontakt 207 von der ersten Hauptoberfläche zu der zweiten Hauptoberfläche.
  • Die 5A bis 5D veranschaulichen weitere Schritte zum Herstellen weiterer Komponenten der Halbleitervorrichtung. Optional kann eine weitere Siliziumoxidschicht aufgetragen bzw. abgeschieden werden, um den Drainbereich zu bedecken. Optional kann ein CMP-Schritt vorgenommen werden, um die Siliziumoxidschicht zu dünnen. Danach kann ein fotolithographischer Schritt durchgeführt werden, um eine Öffnungsform zu definieren, welche einen Sourcekontaktstöpsel 267 bildet. Dann kann ein Metall in die Öffnung gefüllt werden, gefolgt durch einen Ätzschritt zum Rückätzen der Metallfüllung. Beispielsweise kann die Metallfüllung Ti/TiN und Wolfram umfassen. Dann kann die Vorderseiten-Metallisierungsschicht 270 auf einer Oberseite der Oxidschicht 265 gebildet werden. Optional kann die Vorderseiten-Metallisierungsschicht 270 weiter strukturiert bzw. gemustert werden.
  • 5A zeigt ein Beispiel einer sich ergebenden Struktur. Wie gezeigt ist, ist ein Sourcekontaktstöpsel 267 gebildet, um elektrisch den Sourcekontakt 202 mit der Vorderseiten-Metallisierungsschicht 270 zu verbinden. Danach werden weitere Prozessschritte zum Prozessieren der Rückseite des Werkstückes durchgeführt. Das Werkstück kann auf einem Träger 500 montiert werden, so dass die Vorderseiten-Metallisierungsschicht 270 benachbart zu dem Träger 500 ist. Der Wafer wird von der Rückseite gedünnt, um das Siliziumsubstrat 107 zu entfernen. Das Dünnen wird so durchgeführt, um auf einer Oberseite der Oxidschicht 280 zu stoppen.
  • 5B zeigt ein Beispiel einer sich ergebenden Struktur. Wie nun dargestellt ist, ist die Rückseite der Oxidschicht 280 unbedeckt. Danach wird eine weitere Oxidschicht 280b auf der Oberfläche der Oxidschicht 280 gebildet. Kontaktöffnungen werden definiert, um einen Drainkontaktstöpsel 277 zu bilden. Ein Metall, beispielsweise Ti/TiN und Wolfram, kann in die Kontaktöffnung gefüllt werden, gefolgt durch einen Rückätzschritt. Danach wird eine Rückseiten-Metallisierungsschicht 275 über der Oxidschicht 280b gebildet. Danach wird der Träger 500 von der Vorderseiten-Metallisierungsschicht 270 entfernt. Als ein Ergebnis ist der Drainkontakt 207 über den Drainkontaktstöpsel 277 mit der Rückseiten-Metallisierungsschicht 275 verbunden.
  • 5C zeigt ein Beispiel einer sich ergebenden Struktur. Die Schnittdarstellung von 5C ist zwischen III und III' geführt, wie dies auch auf der rechten Seite von 5C veranschaulicht ist. Insbesondere ist diese Schnittdarstellung so geführt, dass die Gateelektrode 210 geschnitten wird.
  • Der linke Teil von 5D zeigt eine Schnittdarstellung, die zwischen I und I' geführt ist, um den Bodybereich 220 zu schneiden. Wie gezeigt ist, erstreckt sich der Bodybereich 220 von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 und kontaktiert den Sourcebereich 201 über die gesamte Ausdehnungstiefe t1. Die Position der Gatetrenches 212 ist durch Strichlinien angezeigt. In ähnlicher Weise erstreckt sich die Gateelektrode 212 längs der gesamten Tiefe t1 des Bodybereiches 220. Andererseits erstreckt sich der Drainbereich 205 von der ersten Hauptoberfläche zu der zweiten Haupt-Oberfläche, so dass die effektive Kanalbreite des Transistors hauptsächlich durch die Tiefe t1 des Halbleiterkörpers 100 bestimmt wird. Der Sourcekontaktstöpsel 267 ist an der ersten Hauptoberfläche vorgesehen, während der Drainkontaktstöpsel 277 an der zweiten Hauptoberfläche angeordnet ist. Wie klar zu verstehen ist, können der Sourcekontaktstöpsel 267 und der Drainkontaktstöpsel 277 beide an der ersten Hauptoberfläche 110 oder an der zweiten Hauptoberfläche 120 vorgesehen sein. In ähnlicher Weise kann der Sourcekontaktstöpsel 267 an der zweiten Hauptoberfläche 120 angeordnet sein, während der Drainkontaktstöpsel 277 an der ersten Hauptoberfläche 110 angeordnet ist. Die Halbleitervorrichtung 1 führt eine angenähert symmetrische Vorrichtung aus. Alle Komponenten mit Ausnahme der Gateelektrode 210 sind in einer symmetrischen Weise um die horizontale Achse des Transistors angeordnet.
  • Die Halbleitervorrichtung 1 umfasst eine Vielzahl von einzelnen Transistoren 10, die parallel verbunden sein können. Die Struktur bzw. das Muster der einzelnen Transistoren 110 kann wiederholt und längs der ersten und der zweiten Richtungen gespiegelt werden.
  • Gemäß einer Modifikation des oben beschriebenen Herstellungsverfahrens kann die Halbleitervorrichtung 1 ohne den Superjunction-Schichtstapel gebildet werden. Gemäß dieser Modifikation kann der Bodybereich 220 durch Durchführen eines Ionenimplantationsprozesses definiert werden.
  • 6 fasst ein Verfahren zum Herstellen einer Halbleitervorrichtung zusammen. Wie gezeigt ist, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Transistors in einem Halbleiterkörper, der eine erste Hauptoberfläche und eine zweite Hauptoberfläche hat, wobei die erste Hauptoberfläche entgegengesetzt zu der zweiten Hauptoberfläche ist. Ein Bilden des Transistors umfasst ein Bilden eines Sourcebereiches, ein Bilden eines Drainbereiches, ein Bilden eines Bodybereiches und ein Bilden einer Driftzone, ein Bilden einer Gateelektrode sowie ein Strukturieren des Bodybereiches in eine Gestalt eines Grates, der sich längs der ersten Richtung durch benachbarte Trenches erstreckt, die sich in der ersten Richtung erstrecken (S100). Das Verfahren umfasst weiterhin ein Bilden einer isolierenden Schicht (S120) benachbart zu der zweiten Hauptoberfläche des Bodybereiches, wobei sich der Sourcebereich vertikal zu der isolierenden Schicht erstreckt.
  • Wie oben erläutert wurde, kann aufgrund der Tatsache, dass die Kontakte auf entgegengesetzten Seiten der Vorrichtung angeordnet sind, die Halbleitervorrichtung in verschiedenen Anwendungen integriert werden.
  • Weiterhin fließt der Strom der Halbleitervorrichtung, der mittels einer an die Gateelektrode angelegten Spannung gesteuert wird, in einer lateralen Richtung, das heißt parallel zu der ersten Hauptoberfläche des Halbleiterkörpers. Da die Kontakte auf entgegengesetzten Oberflächen des Halbleiterkörpers angeordnet sind, fließt der sich ergebende Strom in einer vertikalen Richtung. Aufgrund dieser Konfiguration kann die Halbleitervorrichtung integriert werden, um eine integrierte Schaltung, wie einen Halbbrückenschalter, zu bilden. Weitere Beispiele umfassen eine Vollbrücke, einen Spannungsregler, einen Gleichrichter oder eine Strom- bzw. Spannungsversorgung.
  • 7 veranschaulicht ein Beispiel einer integrierten Schaltung, die einen ersten Transistor 701 und einen zweiten Transistor 702 umfasst. Der erste Transistor 701 und der zweite Transistor 702 umfassen die gleichen oder ähnliche Komponenten wie die in den 1A bis 1D dargestellten Transistoren. Der erste Transistor 701 kann einen ersten Sourcekontakt 767 aufweisen, der benachbart zu der zweiten Hauptoberfläche 120 des Halbleiterkörpers 100 ist. Weiterhin umfasst der erste Transistor 701 einen ersten Drainkontakt 777, der an der ersten Hauptoberfläche 110 angeordnet ist. Der erste Sourcekontakt 767 ist mit dem Sourcebereich 201 des ersten Transistors 701 verbunden, und der erste Drainkontakt 777 ist mit dem Drainbereich 205 des ersten Transistors 701 verbunden.
  • Ein zweiter Transistor 702 umfasst angenähert die gleichen Komponenten wie der erste Transistor 701. Der zweite Transistor 702 kann in dem gleichen Halbleiterkörper 100 wie der erste Transistor 701 gebildet sein. Der zweite Transistor 702 ist von dem ersten Transistor 701 mittels einer Isolationsstruktur 790 isoliert. Beispielsweise kann die Isolationsstruktur 790 ein isolierendes Material und optional eine leitende Füllung aufweisen, die von dem benachbarten Halbleitermaterial isoliert ist. Beispielsweise kann die Isolationsstruktur 790 gebildet werden durch Bilden eines Trenches in dem Halbleiterkörper und Bilden der jeweiligen isolierenden und leitenden Materialien in diesem Trench. Beispielsweise kann der die Isolationsstruktur 790 definierende Trench gleichzeitig mit Trenches bzw. Gräben gebildet werden, die die Gateelektrodentrenches 212 definieren.
  • Der zweite Sourcekontakt 667 ist elektrisch mit dem Sourcebereich 201 des zweiten Transistors 702 verbunden. Beispielsweise kann der zweite Sourcekontakt 667 an der ersten Hauptoberfläche 110 des Halbleiterkörpers 100 angeordnet sein. Weiterhin ist der zweite Drainkontakt 677 mit dem Drainbereich 205 des zweiten Transistors 702 verbunden. Der zweite Drainkontakt 677 kann an der zweiten Hauptoberfläche 120 des Halbleiterkörpers 100 angeordnet sein. Die in 7 gezeigte integrierte Schaltung umfasst weiterhin ein Vorderseiten-Dielektrikummaterial 765 und eine Vorderseitenmetallisierung. Beispielsweise kann die Vorderseitenmetallisierung eine Vorderseiten-Drainmetallisierung 711 und eine Vorderseiten-Sourcemetallisierung 712 umfassen. Weiterhin kann die integrierte Schaltung eine Rückseitenmetallisierung 713 umfassen, die mit dem Sourcebereich 201 des ersten Transistors 701 und dem Drainbereich 205 des zweiten Transistors 702 verbunden ist. Die Rückseitenmetallisierung 317 kann von der zweiten Hauptoberfläche des Halbleiterkörpers 100 mittels einer Rückseiten-Dielektrikumschicht 280 isoliert sein.
  • Beispielsweise kann die Vorderseiten-Metallisierungsschicht 711 mit einem Anschluss 778 verbunden sein, der auf einem VS-(”Versorgungsspannung”-)Potential gehalten sein kann. Weiterhin kann die Vorderseiten-Metallisierungsschicht 712 mit einem Anschluss 779 verbunden sein, der geerdet sein kann. Zusätzlich kann die Rückseitenmetallisierung 713 mit einem Phasenanschluss 771 verbunden sein. Beispielsweise kann eine bipolare Last (wie ein Motor) mit der Phase verbunden sein. In dieser Konfiguration kann der Motor mit Vorwärts- und Rückwärtsstrom versehen sein. Demgemäß bildet die in 7 gezeigte integrierte Schaltung einen integral gebildeten Halbbrückenschalter aus, der für beispielsweise Abwärtswandler verwendet werden kann.
  • Das spezifische Zwischenverbindungsschema von 7 ist als ein Beispiel gegeben. Gemäß weiteren Ausführungsbeispielen können der erste Sourcekontakt 767 und der zweite Sourcekontakt 667 benachbart zu der ersten Hauptoberfläche 110 des Halbleiterkörpers sein, und der erste Drainkontakt 777 sowie der zweite Drainkontakt 677 können benachbart zu der zweiten Hauptoberfläche 120 des Halbleiterkörpers sein oder umgekehrt. Der erste und der zweite Sourcekontakt 767, 667 können elektrisch mit einer gemeinsamen Metallisierung verbunden sein und können folglich miteinander verbunden sein. Der erste Drainkontakt 777 und der zweite Drainkontakt 677 können elektrisch mit verschiedenen Anschlüssen verbunden sein. Alternativ können der erste Drainkontakt 777 und der zweite Drainkontakt 677 elektrisch mit einer gemeinsamen Metallisierung verbunden sein und können folglich miteinander verbunden sein. In diesem Fall können der erste Sourcekontakt 767 und der zweite Sourcekontakt 667 elektrisch mit verschiedenen Anschlüssen verbunden sein. Gemäß diesen Ausführungsbeispielen kann die integrierte Schaltung einen rückwärts sperrenden Schalter ausbilden.

Claims (22)

  1. Halbleitervorrichtung (1) mit einem Transistor (10) in einem Halbleiterkörper (100), der eine erste Hauptoberfläche (110) und eine zweite Hauptoberfläche (120) hat, wobei die erste Hauptoberfläche (110) entgegengesetzt zu der zweiten Hauptoberfläche (120) ist, und der Transistor (10) aufweist: einen Sourcebereich (201) an der ersten Hauptoberfläche (110) und sich zu der zweiten Hauptoberfläche (120) erstreckend, einen Drainbereich (205), einen Bodybereich (220), eine Driftzone (260), eine Gateelektrode (210) an dem Bodybereich (220), wobei der Bodybereich (200) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist und die Gateelektrode (210) in Trenches angeordnet ist, die sich in der ersten Richtung erstrecken, und eine isolierende Schicht (280) benachbart zu der zweiten Hauptoberfläche (120) des Halbleiterkörpers (100).
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Driftzone (260) einen Superjunction-Schichtstapel umfasst.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, weiterhin umfassend einen Bodykontaktteil (225), der gestaltet ist, um elektrisch den Bodybereich (220) mit einem Sourceanschluss (271) zu verbinden, wobei der Bodykontaktteil (225) an der ersten Hauptoberfläche (110) angeordnet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der die Trenches (212) in der ersten Hauptoberfläche (110) gebildet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die Driftzone (260) sandwichartig zwischen der isolierenden Schicht (280) und einer weiteren isolierenden Schicht (265) benachbart zu der ersten Hauptoberfläche (110) ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, weiterhin umfassend: einen Sourcekontaktstöpsel (267), der elektrisch mit dem Sourcebereich (201) verbunden ist, wobei der Sourcekontaktstöpsel (267) benachbart zu der ersten Hauptoberfläche (110) ist, und einen Drainkontaktstöpsel (277), der elektrisch mit dem Drainbereich (205) verbunden ist, wobei der Drainkontaktstöpsel (277) benachbart zu der zweiten Hauptoberfläche (120) ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, weiterhin umfassend: einen Sourcekontaktstöpsel (267), der elektrisch mit dem Sourcebereich (201) verbunden ist, wobei der Sourcekontaktstöpsel (267) benachbart zu der zweiten Hauptoberfläche (120) ist, und einen Drainkontaktstöpsel (277), der elektrisch mit dem Drainbereich (205) verbunden ist, wobei der Drainkontaktstöpsel (277) benachbart zu der ersten Hauptoberfläche (110) ist.
  8. Halbleitervorrichtung nach Anspruch 7, weiterhin umfassend eine Rückseiten-Metallisierungsschicht (275) benachbart zu der zweiten Hauptoberfläche (120) und isoliert von der Gateelektrode (210) mittels der isolierenden Schicht, wobei die Rückseiten-Metallisierungsschicht (275) mit dem Drainkontaktstöpsel (277) verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, weiterhin umfassend eine Vorderseiten-Metallisierungsschicht (270) benachbart zu der ersten Hauptoberfläche (110) und isoliert von der Gateelektrode (210) mittels einer weiteren isolierenden Schicht (265), wobei die Vorderseiten-Metallisierungsschicht (270) mit dem Sourcekontaktstöpsel (267) verbunden ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei der ein Abstand zwischen der ersten Hauptoberfläche (110) und der zweiten Hauptoberfläche (120) weniger als 100 μm ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, bei der der Drainbereich (205) an der ersten Hauptoberfläche (110) angeordnet ist.
  12. Integrierte Schaltung mit der Halbleitervorrichtung nach einem der Ansprüche 1 bis 11.
  13. Integrierte Schaltung nach Anspruch 12, weiterhin umfassend einen ersten Sourcekontakt (767), der elektrisch mit dem Sourcebereich (201) verbunden ist, wobei der erste Sourcekontakt (267) benachbart zu der zweiten Hauptoberfläche (120) ist, einen ersten Drainkontakt (777), der elektrisch mit dem Drainbereich (205) verbunden ist, wobei der erste Drainkontakt (777) benachbart zu der ersten Hauptoberfläche (110) ist, und eine zweite Halbleitervorrichtung, wobei die zweite Halbleitervorrichtung einen zweiten Sourcebereich und einen zweiten Drainbereich umfasst, wobei ein zweiter Sourcekontakt (667) elektrisch mit dem zweiten Sourcebereich verbunden ist und der zweite Sourcekontakt (667) benachbart zu der ersten Hauptoberfläche (110) ist, und einen zweiten Drainkontakt (677), der elektrisch mit dem zweiten Drainbereich verbunden ist, wobei der zweite Drainkontakt (677) benachbart zu der zweiten Hauptoberfläche (120) ist.
  14. Integrierte Schaltung nach Anspruch 12, die ausgewählt ist aus der Gruppe eines Schalters, einer Vollbrücke, einer Halbbrücke, einer Steuerschaltung, eines Spannungsreglers und einer Strom- bzw. Spannungsversorgung.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Transistor in einem Halbleiterkörper, der eine erste Hauptoberfläche (110) und eine zweite Hauptoberfläche (120) hat, wobei die erste Hauptoberfläche (110) entgegengesetzt zu der zweiten Hauptoberfläche (120) ist, und das Verfahren aufweist: Bilden eines Sourcebereiches (201) an der ersten Hauptoberfläche (110), wobei sich der Sourcebereich (201) zu der zweiten Hauptoberfläche (120) erstreckt, Bilden eines Drainbereiches (205), Bilden eines Bodybereiches (220), Bilden einer Driftzone (260), Bilden einer Gateelektrode (210) an dem Bodybereich (220), wobei der Bodybereich (220) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind und die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist, wobei ein Bilden der Gateelektrode ein Bilden von Trenches (212) umfasst, die sich in der ersten Richtung erstrecken, und Bilden einer isolierenden Schicht (280) benachbart zu der zweiten Hauptoberfläche (120) des Halbleiterkörpers (100).
  16. Verfahren nach Anspruch 15, bei dem ein Bilden des Sourcebereiches (201) ein Bilden einer Öffnung in dem Halbleiterkörper (100) und ein Durchführen eines schrägen Ionenimplantionsschrittes über eine Seitenwand der Öffnung, um dadurch einen Halbleiterteil benachbart zu der Öffnung zu dotieren, umfasst.
  17. Verfahren nach Anspruch 15 oder 16, bei dem ein Bilden der Driftzone (260) ein Bilden eines Superjunction-Schichtstapels (261) umfasst.
  18. Verfahren nach Anspruch 17, bei dem der Bodybereich nach Bilden des Superjunction-Schichtstapels gebildet wird.
  19. Verfahren nach Anspruch 18, bei dem ein Bilden des Bodybereiches ein Entfernen eines Teiles des Superjunction-Schichtstapels und ein Durchführen eines selektiven Epitaxieverfahrens umfasst.
  20. Verfahren nach einem der Ansprüche 15 bis 19, weiterhin umfassend ein Bilden eines Bodykontaktteiles an der ersten Hauptoberfläche (110).
  21. Verfahren nach einem der Ansprüche 15 bis 19, weiterhin umfassend ein Bilden eines Bodykontaktteiles an der ersten Hauptoberfläche (110), wobei das Bilden des Bodykontaktteiles einen schrägen bzw. geneigten Ionenimplantationsprozess eines Dotierens über eine zweite Seitenwand der Öffnung umfasst und die zweite Seitenwand auf einer Seite der Öffnung in einer Richtung senkrecht bezüglich der ersten Richtung angeordnet ist.
  22. Verfahren nach einem der Ansprüche 15 bis 21, bei dem das Verfahren ein Verwenden eines SOI-Substrates mit einer vergrabenen Oxidschicht als ein Startmaterial umfasst, wobei die vergrabene Oxidschicht die isolierende Schicht ausgestaltet.
DE102015105679.8A 2015-04-14 2015-04-14 Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung Active DE102015105679B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015105679.8A DE102015105679B4 (de) 2015-04-14 2015-04-14 Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
US15/081,423 US9614032B2 (en) 2015-04-14 2016-03-25 Semiconductor device, integrated circuit and method for manufacturing the semiconductor device
CN201610214998.4A CN106057893A (zh) 2015-04-14 2016-04-08 半导体器件、集成电路以及用于制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015105679.8A DE102015105679B4 (de) 2015-04-14 2015-04-14 Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102015105679A1 DE102015105679A1 (de) 2016-10-20
DE102015105679B4 true DE102015105679B4 (de) 2017-11-30

Family

ID=57043622

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105679.8A Active DE102015105679B4 (de) 2015-04-14 2015-04-14 Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9614032B2 (de)
CN (1) CN106057893A (de)
DE (1) DE102015105679B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3504738A4 (de) 2016-08-26 2020-09-02 INTEL Corporation Integrierte schaltungsvorrichtungsstrukturen und doppelseitige herstellungstechniken
WO2018106233A1 (en) 2016-12-07 2018-06-14 Intel Corporation Integrated circuit device with crenellated metal trace layout
DE112017008080T5 (de) 2017-12-26 2020-07-09 Intel Corporation Gestapelte transistoren mit zuletzt ausgebildetem kontakt
DE102018103836B4 (de) * 2018-02-21 2020-07-30 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement und Verfahren zur Herstellung eines Siliziumcarbid-Halbleiterbauelements
US11430814B2 (en) 2018-03-05 2022-08-30 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
US11688780B2 (en) 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108469A1 (en) * 2005-11-14 2007-05-17 Denso Corporation Semiconductor device having separation region
US20080164506A1 (en) * 2007-01-04 2008-07-10 Steven Leibiger Pn junction and mos capacitor hybrid resurf transistor
US20080261358A1 (en) * 2005-02-07 2008-10-23 Nxp B.V. Manufacture of Lateral Semiconductor Devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309400B4 (de) * 2003-03-04 2009-07-30 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
US9799762B2 (en) * 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
KR101766561B1 (ko) * 2012-12-03 2017-08-08 인피니언 테크놀로지스 아게 반도체 디바이스, 집적 회로 및 반도체 디바이스 제조 방법
US8860136B2 (en) * 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080261358A1 (en) * 2005-02-07 2008-10-23 Nxp B.V. Manufacture of Lateral Semiconductor Devices
US20070108469A1 (en) * 2005-11-14 2007-05-17 Denso Corporation Semiconductor device having separation region
US20080164506A1 (en) * 2007-01-04 2008-07-10 Steven Leibiger Pn junction and mos capacitor hybrid resurf transistor

Also Published As

Publication number Publication date
CN106057893A (zh) 2016-10-26
US9614032B2 (en) 2017-04-04
DE102015105679A1 (de) 2016-10-20
US20160307996A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015103072A1 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114836B4 (de) Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014113946A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114832A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102015105632B4 (de) Halbleitervorrichtung mit einem transistor
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102017107327B4 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014117558A1 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative