DE102016101679B4 - Halbleitervorrichtung mit einem lateralen Transistor - Google Patents

Halbleitervorrichtung mit einem lateralen Transistor Download PDF

Info

Publication number
DE102016101679B4
DE102016101679B4 DE102016101679.9A DE102016101679A DE102016101679B4 DE 102016101679 B4 DE102016101679 B4 DE 102016101679B4 DE 102016101679 A DE102016101679 A DE 102016101679A DE 102016101679 B4 DE102016101679 B4 DE 102016101679B4
Authority
DE
Germany
Prior art keywords
region
semiconductor device
layer
drift
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016101679.9A
Other languages
English (en)
Other versions
DE102016101679A1 (de
Inventor
Franz Hirler
Anton Mauder
Till Schlösser
Andreas Meiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016101679.9A priority Critical patent/DE102016101679B4/de
Priority to US15/415,958 priority patent/US10170615B2/en
Priority to CN201710063176.5A priority patent/CN107026207B/zh
Publication of DE102016101679A1 publication Critical patent/DE102016101679A1/de
Application granted granted Critical
Publication of DE102016101679B4 publication Critical patent/DE102016101679B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung (1), umfassend:ein Driftkontaktgebiet (218);ein Draingebiet (204) eines ersten Leitfähigkeitstyps, wobei das Driftkontaktgebiet (218) und das Draingebiet (204) in einer ersten Richtung parallel zu einer ersten Hauptoberfläche (110) eines Halbleitersubstrats (100) angeordnet sind;einen Schichtstapel (241), der eine Driftschicht (211) des ersten Leitfähigkeitstyps und eine Kompensationsschicht (221) des zweiten Leitfähigkeitstyps umfasst, wobei das Draingebiet (204) ist mit der Driftschicht (211) elektrisch verbunden ist;ein Verbindungsgebiet (222) des zweiten Leitfähigkeitstyps, das sich im Halbleitersubstrat (100) erstreckt, wobei das Verbindungsgebiet (222) mit der Kompensationsschicht (221) elektrisch verbunden ist; undeinen vergrabenen Halbleiterbereich (253) unterhalb des Schichtstapels (241) und in elektrischem Kontakt mit dem Verbindungsgebiet (222),wobei der vergrabene Halbleiterbereich (253) mit der Driftschicht (211) nicht vollständig überlappt.

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in der Fahrzeug- und Industrieelektronik verwendet werden, sollten einen geringen Einschaltwiderstand (Ron·A) aufweisen, während ein hohes Spannungssperrvermögen sichergestellt wird. Beispielsweise sollte ein MOS- („Metall-Oxid-Halbleiter“-) Leistungstransistor in Abhängigkeit von Anwendungsanforderungen imstande sein, Drainzu-Source-Spannungen Vds von einigen zehn bis einigen hundert oder tausend Volt zu sperren. MOS-Leistungstransistoren leiten typischerweise sehr große Ströme, welche bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V bis zu einigen hundert Ampere betragen können.
  • Es werden weitere Arten von lateralen MOS-Transistoren entwickelt, welche ein Drainausdehnungsgebiet oder eine Driftzone umfassen.
  • US 8 431 988 B2 beschreibt einen lateralen Graben-Transistor. US 6 765 262 B2 beschreibt ein vertikales Hochspannungs-Halbleiterbauelement mit einem pnpn-Schichtstapel. US 2011/0127586 A1 beschreibt einen lateralen Superjunction-JFET. US 8 860 136 B2 beschreibt ein Halbleiterbauelement mit einer Driftzone, die einen Superjunction-Schichtstapel aufweist.
  • Insbesondere werden Entwicklungen an lateralen Transistoren mit einem Superjunction-Schichtstapel durchgeführt.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine verbesserte elektrische Vorrichtung bereitzustellen.
  • Gemäß der vorliegenden Erfindung wird die obige Aufgabe durch den beanspruchten Gegenstand gemäß den unabhängigen Ansprüchen gelöst. Weitere Entwicklungen sind in den abhängigen Ansprüchen definiert.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung ein Sourcegebiet und ein Draingebiet eines ersten Leitfähigkeitstyps. Das Sourcegebiet und das Draingebiet sind in einer ersten Richtung parallel zu einer ersten Hauptoberfläche des Halbleitersubstrats angeordnet. Die Halbleitervorrichtung umfasst ferner einen Schichtstapel, der eine Driftschicht des ersten Leitfähigkeitstyps und eine Kompensationsschicht des zweiten Leitfähigkeitstyps umfasst. Das Draingebiet ist mit der Driftschicht elektrisch verbunden. Die Halbleitervorrichtung umfasst ferner ein Verbindungsgebiet des zweiten Leitfähigkeitstyps, das sich in das Halbleitersubstrat erstreckt, wobei das Verbindungsgebiet mit der Kompensationsschicht elektrisch verbunden ist, wobei der vergrabene Halbleiterbereich mit der Driftschicht nicht vollständig überlappt.
  • Gemäß einer weiteren Ausführungsform umfasst eine Halbleitervorrichtung ein Driftkontaktgebiet, ein Draingebiet eines ersten Leitfähigkeitstyps, wobei das Driftkontaktgebiet und das Draingebiet in einer ersten Richtung parallel zu einer ersten Hauptoberfläche eines Halbleitersubstrats angeordnet sind. Die Halbleitervorrichtung umfasst ferner einen Schichtstapel, der eine Driftschicht des ersten Leitfähigkeitstyps und eine Kompensationsschicht des zweiten Leitfähigkeitstyps umfasst. Das Draingebiet ist mit der Driftschicht elektrisch verbunden. Die Halbleitervorrichtung umfasst ferner ein Verbindungsgebiet des zweiten Leitfähigkeitstyps, das sich in das Halbleitersubstrat erstreckt, wobei das Verbindungsgebiet mit der Kompensationsschicht elektrisch verbunden ist. Die Halbleitervorrichtung umfasst ferner einen vergrabenen Halbleiterbereich des ersten Leitfähigkeitstyps unterhalb des Schichtstapels und in elektrischem Kontakt mit dem Draingebiet, wobei der vergrabene Halbleiterbereich ein weiches bzw. sanftes Dotierungsprofil aufweist.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung ein Sourcegebiet, ein Draingebiet, ein dem Sourcegebiet benachbartes Bodygebiet und eine Gateelektrode, die dafür eingerichtet ist, eine Leitfähigkeit eines im Bodygebiet ausgebildeten Kanals zu steuern. Die Gateelektrode ist in einem Gategraben angeordnet, der im Halbleitersubstrat verläuft. Die Halbleitervorrichtung umfasst ferner eine Driftzone. Das Sourcegebiet, das Draingebiet, das Bodygebiet und die Driftzone sind in einer ersten Richtung parallel zu einer ersten Hauptoberfläche des Halbleitersubstrats angeordnet. Die Halbleitervorrichtung umfasst ferner einen vergrabenen Halbleiterbereich des zweiten Leitfähigkeitstyps unterhalb des Bodygebiets, wobei der vergrabene Halbleiterbereich ein sanftes Dotierungsprofil aufweist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in die Offenbarung dieser Erfindung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechende ähnliche Teile an.
    • 1A zeigt eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 1B und 1C zeigen Querschnittsansichten der Halbleitervorrichtung, die in 1A dargestellt ist.
    • 1D zeigt eine Querschnittsansicht eines Beispiels eines dotierten Halbleitersubstrats mit einem sanften Dotierungsprofil.
    • 2A zeigt eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform.
    • 2B und 2C zeigen Querschnittsansichten einer entsprechenden Halbleitervorrichtung.
    • 3A zeigt eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform.
    • 3B und 3C zeigen Querschnittsansichten weiterer Ausführungsformen der Halbleitervorrichtung.
    • 4A zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 4B zeigt eine horizontale Querschnittsansicht der in 4A dargestellten Halbleitervorrichtung.
    • 4C zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung gemäß einer Ausführungsform.
    • 4D zeigt eine weitere Querschnittsansicht eines Bereichs der Halbleitervorrichtung gemäß einer Ausführungsform.
    • 5A zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 5B zeigt eine Draufsicht einer elektrischen Vorrichtung gemäß einer Ausführungsform.
    • 6A zeigt eine horizontale Querschnittsansicht einer weiteren Halbleitervorrichtung gemäß einer Ausführungsform.
    • 6B zeigt ein Ersatzschaltdiagramm einer Halbleitervorrichtung.
    • 7A zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 7B zeigt eine horizontale Querschnittsansicht der in 7A dargestellten Halbleitervorrichtung.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „vorne“, „hinten“ usw. in Bezug auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Umfang abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • In dieser Beschreibung bedeuten die Ausdrücke „gekoppelt“ und/oder „elektrisch gekoppelt“ nicht notwendigerweise eine direkte Kopplung - zwischenliegende Elemente können zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorliegen. Der Ausdruck „elektrisch verbunden“ beabsichtigt die Beschreibung einer niederohmschen elektrischen Verbindung zwischen den elektrisch miteinander verbundenen Elementen.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung werden um des besseren Verständnisses willen die dotierten Bereiche häufig mit „p“ oder „n“-dotiert bezeichnet. Diese Bezeichnung ist jedoch nicht beschränkend zu verstehen. Der Dotierungstyp kann beliebig sein, solange die beschriebene Funktionalität erzielt wird. Auch können in allen Ausführungsformen die Dotierungstypen vertauscht sein.
  • Die vorliegende Beschreibung bezieht sich auf einen „ersten“ und einen „zweiten“ Leitfähigkeitstyp von Dotierstoffen, wobei Halbleiterbereiche damit dotiert sind. Der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Draingebiete Feldeffekttransistoren mit isoliertem Gate (IGFETs) wie etwa Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET das Source- und das Draingebiet mit n-Typ-Dotierstoffen dotiert. In einem p-Kanal-MOSFET sind das Source- und das Draingebiet mit p-Typ-Dotierstoffen dotiert. Wie klar zu verstehen ist, können in dem Zusammenhang der vorliegenden Beschreibung die Dotierungstypen umgekehrt werden. Falls ein spezifischer Strompfad mittels einer Richtungssprache beschrieben wird, soll diese Sprache nur verstanden werden als ein Beschreiben des Pfades und nicht der Polarität des Stromflusses, d.h., ob der Strom von der Source zum Drain oder umgekehrt fließt. Die Figuren können polaritätsempfindliche Komponenten umfassen, beispielsweise Dioden. Wie klar zu verstehen ist, ist die spezifische Anordnung von diesen polaritätsempfindlichen Komponenten als ein Beispiel gegeben und kann invertiert werden, um die beschriebene Funktionalität zu erhalten, abhängig davon, ob der erste Leitfähigkeitstyp einen n-Typ oder einen p-Typ bedeutet.
  • Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind zu verstehen, so dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden. Gemäß hierin im Folgenden beschriebenen Ausführungsbeispielen kann das Halbleitersubstrat mehrere Schichten der gleichen oder verschiedenen Leitfähigkeitstypen umfassen. Ferner können die mehreren Schichten mit verschiedenen Dotierungskonzentrationen dotiert sein. Beispielsweise kann das Halbleitersubstrat mehrere Schichten des gleichen Leitfähigkeitstyps umfassen, wobei die Schichten mit verschiedenen Dotierungskonzentrationen dotiert sind.
  • Der Begriff „vertikal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • Der Begriff „lateral“ und „horizontal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung im Wesentlichen parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die bzw. eines Chips sein.
  • 1A zeigt eine perspektivische Ansicht einer Halbleitervorrichtung 1 gemäß einer Ausführungsform. Die Halbleitervorrichtung 1 umfasst einen Transistor, der ein Sourcegebiet 201, ein Draingebiet 204, eine Gateelektrode 210 und eine Driftzone 240 umfasst. Das Draingebiet 204 kann von einem ersten Leitfähigkeitstyp sein und sich in eine Tiefenrichtung (zum Beispiel die z-Richtung) eines Halbleitersubstrats 100 erstrecken. Das Sourcegebiet 201 kann vom ersten Leitfähigkeitstyp sein. Im Folgenden wird die Halbleitervorrichtung 1 im Hinblick auf eine erste Komponente 238 und eine zweite Komponente 239 beschrieben. Die erste Komponente 238 umfasst grundlegende Transistorelemente wie etwa das Sourcegebiet 201, einen Transistorkontaktbereich 217 des gleichen Leitfähigkeitstyps wie das Sourcegebiet 201 und einen Bodybereich 250. Eine Gateelektrode 210 ist dafür eingerichtet, eine Leitfähigkeit eines Kanals (leitfähige Inversionsschicht) zu steuern, der im Bodygebiet 250 zwischen dem Sourcegebiet 201 und dem Transistorkontaktbereich ausgebildet wird. Die zweite Komponente umfasst ein Driftkontaktgebiet 218, die Driftzone 240 und das Draingebiet 204. Das Driftkontaktgebiet 218 kontaktiert den Transistorkontaktbereich 217. Die erste Komponente 238 kann in einer beliebigen Art und Weise ausgeführt sein, so dass deren detaillierte Beschreibung auf dieser Ebene weggelassen wird.
  • Das Driftkontaktgebiet 218 und das Draingebiet 204 sind in einer ersten Richtung parallel zu einer ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet. Die Halbleitervorrichtung umfasst ferner einen Schichtstapel 241, der eine Driftschicht 211 des ersten Leitfähigkeitstyps und eine Kompensationsschicht 221 des zweiten Leitfähigkeitstyps umfasst. Das Draingebiet 204 ist mit der Driftschicht 211 elektrisch verbunden. Die Halbleitervorrichtung umfasst ferner ein Verbindungsgebiet 222 des zweiten Leitfähigkeitstyps, das sich in die Tiefenrichtung des Halbleitersubstrats 100 erstreckt. Das Verbindungsgebiet 222 ist mit der Kompensationsschicht 221 elektrisch verbunden. Die Halbleitervorrichtung 1 umfasst ferner einen vergrabenen Halbleiterbereich 253. Gemäß einer Ausführungsform kann die vergrabene Halbleiterschicht 253 vom zweiten Leitfähigkeitstyp sein. Gemäß einer weiteren Ausführungsform kann die vergrabene Halbleiterschicht 253 vom ersten Leitfähigkeitstyp sein. Die vergrabene Halbleiterschicht 253 kann unterhalb des Schichtstapels und in elektrischem Kontakt mit dem Verbindungsgebiet 222 angeordnet sein. Der vergrabene Halbleiterbereich 253 überlappt nicht vollständig mit der Driftschicht 211.
  • Der in 1A dargestellte Transistor verwirklicht einen lateralen Transistor, d.h. einen Transistor, in welchem ein Stromfluss hauptsächlich in einer horizontalen Richtung bewerkstelligt wird. Der Transistor umfasst eine Driftzone 240, welche einen Superjunction-Schichtstapel 241 enthält. Der Superjunction-Schichtstapel 241 kann eine Sequenz dotierter einkristalliner Halbleiterteilschichten 211, 221 mit umgekehrter Polarität umfassen. Beispielsweise kann einer dotierten Schicht des ersten Leitfähigkeitstyps eine Schicht des zweiten Leitfähigkeitstyps und umgekehrt folgen. Die Schicht des ersten Leitfähigkeitstyps kann eine Driftschicht 211 realisieren, und die Schicht des zweiten Leitfähigkeitstyps kann eine Kompensationsschicht 221 realisieren. Gemäß einer Ausführungsform kann der Schichtstapel 241 zumindest zwei oder drei Driftschichten 211 und zumindest zwei oder drei Kompensationsschichten 221 umfassen.
  • In sogenannten Kompensationsvorrichtungen, die einen Superjunction-Schichtstapel 241 umfassen, kann, wenn eine Aus-Spannung an den Transistor angelegt wird, ein Stromfluss wirksam gesperrt werden, da Ladungsträger benachbarter Teilschichten, die jeweils einen verschiedenen Dotierungstyp aufweisen, einander kompensieren. Als Konsequenz wird bewirkt, dass benachbarte p- und n-dotierte Gebiete in einem Aus-Zustand vollständig verarmen. Als Folge kann, um ähnliche Durchbruchseigenschaften wie eine herkömmliche Vorrichtung zu erzielen, die Dotierungskonzentration der dotierten Schichten erhöht werden, was einen reduzierten Widerstand in einem An-Zustand zur Folge hat. In einem Superjunction-Schichtstapel kann die Dicke von jeder der Teilschichten 211, 221 so ausgewählt werden, dass im Fall einer Aus-Spannung die Schichten vollständig verarmt werden können. Beispielsweise kann der Schichtstapel 241 eine Dicke von 2 bis 200 µm oder mehr, zum Beispiel 10 bis 100 µm, aufweisen. Die Dicke der einzelnen Schichten 211, 221 kann 0,1 bis 5 µm betragen. Wie man ohne weiteres erkennt, sollten die Driftschichten 211 mittels einer niederohmigen Verbindung mit den aktiven Bereichen des Transistors, zum Beispiel dem Transistorkontakt 217, verbunden sein. Außerdem sollten die Kompensationsschichten mittels eines geeigneten Verbindungselements mit einem geeigneten Potential elektrisch verbunden sein. Die Driftschichten 211 und die Kompensationsschichten 221 sind als horizontale Schichten ausgebildet. Um genauer zu sein, kann eine Hauptoberfläche von jeder der Schichten zur ersten Hauptoberfläche 110 des Halbleitersubstrats 100 parallel sein.
  • Gemäß der in 1A dargestellten Ausführungsform ist das Verbindungsgebiet 222 vom zweiten Leitfähigkeitstyp und erstreckt sich in die Tiefenrichtung des Halbleitersubstrats. Beispielsweise erstreckt sich das Verbindungsgebiet 222 zu einem Bodenbereich des Schichtstapels 241. Das Verbindungsgebiet 222 kann eine dotierte Seitenwand eines Lochgrabens 234 bilden, welcher in der ersten Hauptoberfläche 110 des Halbleitersubstrats ausgebildet ist. Der innere Bereich des Lochgrabens 234 kann mit einem leitfähigen Material wie etwa dotiertem Polysilizium, dotiertem monokristallinem Silizium, einem Silizid oder einem Metall gefüllt sein, um den Verbindungskontakt 231 zu bilden. Der Verbindungskontakt 231 kann mit einem Verbindungsanschluss 232 elektrisch verbunden sein. Eine Vielzahl von Lochgräben 234, in welchen die Verbindungsgebiete 222 und die Verbindungskontakte 231 angeordnet sind, kann entlang einer zweiten Richtung senkrecht zur ersten Richtung (zum Beispiel der y-Richtung) angeordnet sein. Gemäß einer Ausführungsform ist der vergrabene Halbleiterbereich 253 unterhalb und in direktem Kontakt mit dem Verbindungsbereich 222 und dem Verbindungskontakt 231 angeordnet.
  • Die Driftschicht 211 kann zum Beispiel über eine Driftkontaktdotierung 219 mit einem Driftkontaktgebiet 218 elektrisch verbunden sein. Beispielsweise kann das Driftkontaktgebiet 218 in einer Kontaktvertiefung 220 angeordnet sein, die in einer zweiten Richtung, zum Beispiel der y-Richtung, parallel zur ersten Hauptoberfläche 110 verläuft. Eine Seitenwand der Driftkontaktvertiefung 220, die dem Schichtstapel 241 zugewandt ist, kann eine dotierte Seitenwand 219 aufweisen, um einen Kontakt mit der Driftschicht 211 zu ermöglichen. Eine gegenüberliegende Seitenwand der Driftkontaktvertiefung kann geeignet dotiert sein, um einen Transistorkontaktbereich 217 auszubilden. Der Transistorkontaktbereich 217 ist über das Driftkontaktgebiet 218 mit der Driftschicht 211 elektrisch verbunden.
  • Gemäß Ausführungsformen kann die Halbleitervorrichtung 1 ferner ein Bodygebiet 250 umfassen, welches zwischen dem Transistorkontaktbereich 217 und dem Sourcegebiet 201 angeordnet ist. Eine Gateelektrode 210 kann dem Bodygebiet 250 benachbart angeordnet sein. Die Gateelektrode 210 kann beispielsweise mittels einer Gatedielektrikumschicht 209 vom Bodygebiet 250 isoliert sein.
  • Wenn der Transistor eingeschaltet wird, zum Beispiel indem über den Gateanschluss 215 eine geeignete Spannung an die Gateelektrode 210 angelegt wird, wird eine leitfähige Inversionsschicht (Kanal) an der Grenze zwischen dem Bodygebiet 250 und der Gatedielektrikumschicht 209 ausgebildet. Dementsprechend ist der Transistor in einem leitenden Zustand von dem Sourcegebiet 201 über die Driftzone 240 zum Draingebiet 205.
  • Wenn eine einem Aus-Zustand entsprechende Spannung an die Gateelektrode 210 angelegt wird, wird an der Grenze zwischen dem Bodygebiet 250 und der Gatedielektrikumschicht 209 kein leitfähiger Kanal ausgebildet, so dass kein Strom fließt. Ferner können die Driftschichten 211 des Superjunction-Schichtstapels 241 vollständig verarmt sein, so dass ein Stromfluss verhindert wird und die Vorrichtung hohe Spannungseigenschaften aufweist. Das Sourcegebiet 201 kann mit einem Sourceanschluss 203 verbunden sein. Beispielsweise kann der Sourceanschluss 203 auf Massepotential gehalten werden. Das Verbindungsgebiet 222 kann ferner über den Verbindungskontakt 231 mit einem Verbindungsanschluss 232 elektrisch verbunden sein. Gemäß einer Ausführungsform kann der Verbindungskontakt 231 über den Sourcekontakt 202 mit dem Sourcegebiet 201 elektrisch verbunden sein. Die Verarmung der Driftschichten 211 des Superjunction-Schichtstapels 241 wird durch die Spannung am Verbindungsbereich 222 verursacht, welche bezüglich des Driftkontaktgebiets 218 negativ ist.
  • Die Halbleitervorrichtung umfasst ferner einen vergrabenen Halbleiterbereich 253. Der vergrabene Halbleiterbereich 253 kann zum Beispiel vom zweiten Leitfähigkeitstyp sein und kann unterhalb des Schichtstapels angeordnet und kann mit dem Verbindungsgebiet 222 elektrisch verbunden sein. Der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps kann einer Driftschicht 211 direkt benachbart sein. Beispielsweise kann die unterste Schicht des Schichtstapels 241 eine Driftschicht 211 sein. Der vergrabene Halbleiterbereich kann sich zum Beispiel lateral zu einem Bereich unterhalb des Sourcegebiets 201 erstrecken.
  • Gemäß Ausführungsformen überlappt der vergrabene Halbleiterbereich 253 nicht vollständig mit der Driftschicht 211. Dementsprechend überlappt der vergrabene Halbleiterbereich 253 in einer horizontalen Richtung nur teilweise mit der Driftschicht 211. Zum Beispiel kann es einen horizontalen Bereich der Driftschicht 211 geben, bei welchem der vergrabene Halbleiterbereich 253 nicht vorhanden ist. Ein Teil des vergrabenen Halbleiterbereichs 253 kann unterhalb des Bodygebiets 250 angeordnet sein. Gemäß einer Ausführungsform kann die Fläche des vergrabenen Halbleiterbereichs 253 annähernd gleich oder kleiner oder gar größer als die Fläche der Driftschicht 211 sein, wobei der vergrabene Halbleiterbereich 253 entlang der ersten Richtung bezüglich der Driftschicht 211 verschoben ist. Aufgrund des Vorhandenseins des vergrabenen Halbleiterbereichs 253 können die Stromsperreigenschaften weiter verbessert werden. Ferner können Spitzen eines elektrischen Feldes vermieden werden. Gemäß einer Ausführungsform kann ein Dotierungsprofil der vergrabenen Schicht oder des vergrabenen Bereichs ein sogenanntes „sanftes Dotierungsprofil“ sein, welches im Folgenden mit Verweis auf 1D erläutert wird.
  • 1B zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform. Es ist zu betonen, dass die Querschnittsansicht von 1B Merkmale zeigt, welche in 1A nicht dargestellt sind. Diese Merkmale können als optionale Merkmale verwirklicht sein. Grundsätzlich ist die Querschnittsansicht von 1B zwischen I und I genommen, wie in 1A angegeben ist, so dass die Lochgräben 234 geschnitten werden. Da die in 1B dargestellte Ausführungsform mehrere Elemente umfasst, welche schon diskutiert wurden, während auf 1A verwiesen wurde, wird deren ausführliche Beschreibung weggelassen. Wie sich klar versteht, zeigen die Elemente, welche mit Verweis auf 1A beschrieben wurden und welche in 1B vorhanden sind, die gleiche Funktionalität in der Vorrichtung von 1B, außer es ist anderweitig angegeben. Wie in 1B dargestellt ist, ist der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps mit dem Verbindungsgebiet 222 elektrisch verbunden. Der vergrabene Halbleiterbereich 253 ist in physikalischem Kontakt mit dem unteren Bereich des Schichtstapels 241 und dem Verbindungsgebiet 222 ausgebildet. Beispielsweise kann der vergrabene Halbleiterbereich 253 die Driftschicht 211 physikalisch kontaktieren. Gemäß der in 1B dargestellten Ausführungsform ist der vergrabene Halbleiterbereich 253 unter nur einem Teil des Bodybereichs 250 angeordnet und erstreckt sich nicht zum Sourcegebiet 201.
  • Das Verbindungsgebiet 222 ist über den Verbindungskontakt 231 mit einem Anschluss 232 elektrisch verbunden, welcher mit dem Sourcegebiet 201 verbunden ist. Der Drainkontakt 205 kann so ausgebildet sein, dass er sich zur zweiten Hauptoberfläche 120 des Halbleitersubstrats erstreckt. Zum Beispiel kann eine leitfähige Schicht zum Drain 207 auf einer zweiten Hauptoberfläche 120 des Halbleitersubstrats angeordnet sein, und der Drainkontakt 205 kann mit der leitfähigen Schicht 207 zum Drain elektrisch verbunden sein. Gemäß einer weiteren Ausführungsform kann die leitfähige Schicht 207zum Drain im Halbleitersubstrat 100 vergraben sein.
  • Das Halbleitersubstrat 100 kann mehrere Schichten oder Bereiche verschiedener Dotierungstypen umfassen. Gemäß der Ausführungsform von 1B kann das Halbleitersubstrat 100 vom ersten Leitfähigkeitstyp sein, um das Draingebiet von anderen Komponenten der Halbleitervorrichtung elektrisch zu isolieren. In dieser Ausführungsform isoliert die vergrabene Halbleiterschicht 253 den Drainkontakt 205 vom Driftkontaktgebiet 218. Gemäß weiteren Ausführungsformen können das Draingebiet 204 und der Drainkontakt 205 entlang der y-Richtung segmentiert sein. Beispielsweise kann eine Vielzahl von (nicht dargestellten) Drainkontaktvertiefungen mit einer Form ähnlich derjenigen der Lochgräben 234 im Halbleitersubstrat 100 angeordnet sein. Ein leitfähiges Material kann in die Drainkontaktvertiefungen gefüllt werden, um die Drainkontakte 205 auszubilden. Seitenwände der Drainkontaktvertiefungen können dotiert sein, um das Draingebiet zu bilden. Außerdem kann in entsprechender Art und Weise die Driftkontaktvertiefung 220 segmentiert sein, um eine Vielzahl getrennter Driftkontakte 218 auszubilden. Die Seitenwände der Driftkontaktvertiefungen 220 können dotiert sein, um den Transistorkontaktbereich 217 und die Kontaktdotierung 219 zu bilden. 1C zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform. Gemäß der Ausführungsform von 1C können das Sourcegebiet 201, das Bodygebiet 250 und der Transistorkontaktbereich 217 entlang der ersten Richtung angeordnet sein. Die Gateelektrode 210 kann beispielsweise als eine planare Gateelektrode verwirklicht sein, welche mit einem Gatedielektrikum 209 in Kontakt stehen kann, das eine horizontale Oberfläche 110 des Bodygebiets kontaktiert. Die Gateelektrode 210 kann über dem Halbleitersubstrat 100 angeordnet sein. Der Transistorkontaktbereich 217 kann über das Driftkontaktgebiet 218 mit der Driftschicht 211 verbunden sein. Gemäß der in 1C dargestellten Ausführungsform erstreckt sich der Sourcekontakt 202 zur zweiten Hauptoberfläche 120. Das Sourceanschluss 203 kann an einer Seite der zweiten Hauptoberfläche 120 angeordnet sein. Der Sourcekontakt 202 kann von Komponenten an der ersten Hauptoberfläche 110 getrennt sein.
  • Der Ausdruck „sanftes Dotierungsprofil“ wird im Folgenden mit Verweis auf 1D detaillierter erläutert werden. Die Erläuterung bezieht sich auf eine Dotierung mit dem ersten oder dem zweiten Leitfähigkeitstyp, unabhängig davon, ob das zu dotierende Halbleitermaterial vom ersten oder zweiten Leitfähigkeitstyp ist. Detaillierter dargestellt können pn-Übergänge sowie Homoübergänge ein sanftes Dotierungsprofil aufweisen. Allgemein wird nach Durchführung eines Dotierungsprozesses mittels Ionenimplantation der dotierte Bereich eine Pearsonartige Verteilung der Dotierstoffe aufweisen. Aufgrund der thermischen Bearbeitungsschritte können die Dotierstoffe ferner in das Halbleitermaterial diffundieren, was zu einer Gaußschen Dichteverteilung der Dotierstoffe führt. Ein Parameter zum Beschreiben eines sanften Dotierungsprofils bezieht sich auf die sogenannte charakteristische Länge, welche die Länge ist, entlang welcher die Dotierungskonzentration auf einen Wert von 1/e eines Referenzwertes der Dotierungskonzentration abnimmt. Beispielsweise kann in einem Bereich mit einem sanften Dotierungsprofil eine charakteristische Länge 0,5 µm bis 10 µm, zum Beispiel 4 bis 8 µm, betragen. 1D veranschaulicht ein Halbleitersubstrat 100 mit einem dotierten Bereich 252, 253 mit einem sanften Dotierungsprofil. Bezugsziffer 265 zeigt die Konturen eines gleichen Dotierungspegels an. Anders ausgedrückt ist der Dotierungspegel entlang einer beliebigen der Konturen 265 annähernd gleich. Nimmt zum Beispiel der Dotierungspegel von Kontur 2651 zu Kontur 2652 auf 1/e ab, entspricht die Distanz von Kontur 2651 zu Kontur 2652 der charakteristischen Länge cl des Dotierungsprofils.
  • Zum Implementieren eines sanften Dotierungsprofils kann eine maximale Dotierungskonzentration 1E15 cm-3 bis 1E17 cm-3 betragen. Eine typische Implantationsdosis kann 3E12 bis 6E13 cm-2 betragen, wenn ein Ionenimplantationsprozess durchgeführt wird. Eine Dotierungskonzentration des benachbarten Halbleitermaterials kann 1E14 cm-3 betragen. Als Folge kann ein pn-Übergang oder Homoübergang, der zwischen dem dotierten Bereich und dem benachbarten Halbleiterbereich ausgebildet wird, verbesserte Eigenschaften aufweisen. Beispielsweise kann das am Übergang erzeugte elektrische Feld sanft sein, und Spitzen oder Kanten des elektrischen Feldes können vermieden werden. Allgemein kann der Dotierungstyp des Halbleitersubstrats ein n-Typ oder ein p-Typ sein. Wenn beispielsweise die Halbleitervorrichtung 1 eine Source-Down-Vorrichtung ist, wie sie z.B. in 1C veranschaulicht ist, kann das Substrat ein Substrat vom p-Typ sein. Wenn die Halbleitervorrichtung 1 eine Drain-Down-Vorrichtung ist, wie sie z.B. in 1B veranschaulicht ist, kann das Substrat ein Substrat vom n-Typ sein.
  • Gemäß Beispielen kann solch ein sanftes Dotierungsprofil ausgebildet werden, indem ein maskierter Ionenimplantationsprozess zum Einführen von Dotierstoffen in die Halbleiterschicht durchgeführt wird. Danach wird ein Diffusionsschritt bei einer hohen Temperatur ausgeführt. Die Oberfläche des Halbleitersubstrats kann während dieses Bearbeitungsschritts zum Beispiel durch ein Oxid bedeckt sein. Danach kann der Schichtstapel 241 gebildet werden, indem zum Beispiel aufeinanderfolgend die verschieden dotierten Schichten abgeschieden oder indem entsprechende Ionenimplantationsschritte ausgeführt werden. Während dieser Prozesse ist die Halbleitervorrichtung niedrigen Temperaturen ausgesetzt, um so das Dotierungsprofil des vergrabenen Halbleiterbereichs und des Schichtstapels beizubehalten.
  • 2A zeigt eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform. Die in 2A dargestellte Halbleitervorrichtung umfasst ähnliche Komponenten, wie sie oben mit Verweis auf 1A bis 1C beschrieben wurden. Ferner umfasst die Halbleitervorrichtung 1 einen vergrabenen Halbleiterbereich 252 des ersten Leitfähigkeitstyps, welcher mit dem Draingebiet 204 elektrisch verbunden ist. Die weiteren Komponenten können ähnlich jenen sein, wie sie oben diskutiert wurden. Die in 2A dargestellte Halbleitervorrichtung umfasst ein Sourcegebiet 201 und ein Draingebiet 204 eines ersten Leitfähigkeitstyps. Das Draingebiet 204 erstreckt sich in einer Tiefenrichtung (zum Beispiel der z-Richtung) eines Halbleitersubstrats 100. Das Sourcegebiet 201 und das Draingebiet 204 sind in einer ersten Richtung (zum Beispiel der x-Richtung) parallel zu einer ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet. Die Halbleitervorrichtung umfasst ferner einen Schichtstapel 241, der eine Driftschicht 211 des ersten Leitfähigkeitstyps und eine Kompensationsschicht 221 des zweiten Leitfähigkeitstyps umfasst. Das Draingebiet 204 ist mit der Driftschicht 211 elektrisch verbunden.
  • Die Halbleitervorrichtung umfasst ferner ein Verbindungsgebiet 222 des zweiten Leitfähigkeitstyps, das sich in die Tiefenrichtung des Halbleitersubstrats erstreckt. Das Verbindungsgebiet 222 ist mit der Kompensationsschicht 221 elektrisch verbunden. Die Halbleitervorrichtung umfasst ferner einen vergrabenen Halbleiterbereich 252 des ersten Leitfähigkeitstyps, welcher unterhalb des Schichtstapels angeordnet ist und mit dem Draingebiet 204 in elektrischem Kontakt steht. Der vergrabene Halbleiterbereich des ersten Leitfähigkeitstyps weist ein sanftes Dotierungsprofil auf, wie oben mit Verweis auf 1D erläutert wurde. Aufgrund dieses Dotierungsprofils können Spitzen eines elektrischen Feldes vermieden werden, was zu verbesserten Eigenschaften der Halbleitervorrichtung führt. Beispielsweise kann der vergrabene Halbleiterbereich 252 des ersten Leitfähigkeitstyps einer Kompensationsschicht 221 des zweiten Leitfähigkeitstyps direkt benachbart sein. Mit anderen Worten kann die unterste Schicht des Schichtstapels durch eine Kompensationsschicht 221 verwirklicht sein. In einer anderen Ausführungsform ist sie als eine Driftschicht 211 verwirklicht. Beispielsweise können die Kompensationsschicht 221 und die Driftschicht 211 bei einer höheren Dotierungskonzentration als das benachbarte Halbleitersubstratmaterial dotiert sein. Die Driftschicht 211 und die Kompensationsschicht 221 können z.B. mit einer Konzentration in einem Bereich von 1015 cm-3 bis 5 · 1016 cm-3 dotiert sein.
  • Gemäß Ausführungsformen überlappt der vergrabene Halbleiterbereich 252 nicht vollständig mit der Kompensationsschicht 221. Dementsprechend kann der vergrabene Halbleiterbereich 252 nur teilweise mit der Kompensationsschicht 221 überlappen. Ein Teil des vergrabenen Halbleiterbereichs 252 kann unterhalb des Drainkontakts 205 angeordnet sein.
  • 2B zeigt eine Querschnittsansicht der Halbleitervorrichtung, welche zwischen I und I' genommen ist, wie in 2A angegeben ist. Die Querschnittsansicht von 2B ist so gelegt, dass sie den Lochgraben 234 schneidet, in welchem das Verbindungsgebiet 222 und der Verbindungskontakt 231 angeordnet sind. Zusätzlich zu den in 2A veranschaulichten Elementen kann die Halbleitervorrichtung von 2B einen vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps aufweisen, welcher mit dem Verbindungsgebiet 222 elektrisch verbunden sein kann. Das Dotierungsprofil des vergrabenen Halbleiterbereichs 253 des zweiten Leitfähigkeitstyps kann ein sanftes Dotierungsprofil sein, wie oben erläutert wurde. Gemäß weiteren Ausführungsformen muss das Dotierungsprofil kein sanftes Dotierungsprofil sein.
  • Die Halbleitervorrichtung kann ferner einen potentialfreien Halbleiterbereich 254 umfassen, welcher vom ersten oder zweiten Leitfähigkeitstyp sein kann. Der potentialfreie Halbleiterbereich kann unterhalb des Schichtstapels 241 angeordnet sein. Der potentialfreie Halbleiterbereich 254 kann von einem externen Anschluss getrennt sein.
  • 2C zeigt eine weitere Querschnittsansicht der Halbleitervorrichtung. Die Querschnittsansicht von 2C ist zwischen II und II' genommen, wie ebenfalls in 2A angegeben ist. Die in 2C dargestellte Halbleitervorrichtung umfasst einen vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps, welcher mit dem (in dieser Querschnittsansicht nicht dargestellten) Verbindungsgebiet 222 elektrisch verbunden ist. Die Halbleitervorrichtung umfasst ferner einen vergrabenen Halbleiterbereich 252 des ersten Leitfähigkeitstyps, welcher mit dem Draingebiet 204 elektrisch verbunden ist. Die Halbleitervorrichtung kann weiter eine erste Feldplatte 255 aufweisen. Die erste Feldplatte 255 kann an einer vom Draingebiet 204 entfernt gelegenen Seite angeordnet sein. Beispielsweise kann die erste Feldplatte 255 bei dem Driftkontaktgebiet 218 oder bei dem Verbindungsbereich 222 angeordnet sein. Die erste Feldplatte 255 kann mit dem Driftkontaktgebiet 218 elektrisch verbunden sein. Die erste Feldplatte 255 kann mit einem anderen geeigneten Anschluss, zum Beispiel dem Sourceanschluss, elektrisch verbunden sein. Die erste Feldplatte 255 kann mittels einer isolierenden Schicht von den Halbleiterschichten 211, 221 isoliert sein. Die Halbleitervorrichtung kann ferner eine zweite Feldplatte 256 umfassen. Die zweite Feldplatte 256 kann an einer Seite des Drainbereichs 204 angeordnet sein. Ferner kann die zweite Feldplatte 256 mit dem Drainkontakt 205 elektrisch verbunden sein. Alternativ dazu kann die zweite Feldplatte 256 mit einem anderen Anschluss elektrisch verbunden sein. Die zweite Feldplatte 256 kann mittels einer isolierenden Schicht von den Halbleiterschichten 211, 221 isoliert sein.
  • Wie klar zu verstehen ist, kann eine beliebige der ersten und zweiten Feldplatten 255, 256 ebenfalls in der Halbleitervorrichtung vorhanden sein, die oben mit Verweis auf 1A bis 1D erläutert wurde.
  • Gemäß Ausführungsformen sollten das Dotierungsprofil des vergrabenen Halbleiterbereichs 252 des ersten Leitfähigkeitstyps oder des vergrabenen Halbleiterbereichs 253 des zweiten Leitfähigkeitstyps und die Distanz der jeweiligen vergrabenen Bereiche 252, 253 zur zweiten Hauptoberfläche 120 so eingestellt sein, dass im Fall eines Durchbruchs der Durchbruch in einer vertikalen Richtung statt in einer lateralen Richtung, zum Beispiel an einem Rand der Halbleitervorrichtung, stattfindet. Als Folge kann die Robustheit gegen einen Lawinendurchbruch erhöht werden.
  • 3A zeigt eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform. Die grundlegende Vorrichtungsstruktur ist ähnlich der Vorrichtungsstruktur, welche oben mit Verweis auf 1A bis 2C erläutert wurde. 3A veranschaulicht ferner Elemente des aktiven Transistorbereichs, der die Gateelektrode 210 enthält. Wie in 3A veranschaulicht ist, kann die Gateelektrode 210 in einem Gategraben 212 angeordnet sein, der in der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet ist. Der Gategraben 212 kann sich in der Tiefenrichtung und in der zweiten Richtung, zum Beispiel der y-Richtung, erstrecken. Eine Gatedielektrikumschicht 209 kann an einer Seitenwand des Gategrabens 212 angeordnet sein. Ferner ist innerhalb des Gategrabens 212 eine Gateelektrode 210 angeordnet.
  • Das Sourcegebiet 201 ist an der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet. Ein Transistorkontaktbereich 217 ist in einer Distanz von der ersten Hauptoberfläche 110 in einer Richtung senkrecht zur ersten Hauptoberfläche 110 angeordnet. Der Transistorkontaktbereich 217 verläuft horizontal im Halbleitersubstrat. Genauer gesagt verwirklicht der Transistorkontaktbereich 217 einen vergrabenen Halbleiterbereich. Der Transistorkontaktbereich 217 kann vom ersten Leitfähigkeitstyp sein. Ein Bodygebiet 250 kann zwischen dem Sourcegebiet 201 und dem Transistorkontaktgebiet 217 angeordnet sein. Wenn der Transistor eingeschaltet wird, zum Beispiel indem eine geeignete Spannung an die Gateelektrode 210 angelegt wird, wird eine leitfähige Inversionsschicht (Kanal 213) an einer Grenzfläche zwischen dem Bodygebiet 250 und der Gatedielektrikumschicht 209 ausgebildet. Dementsprechend erstreckt sich der leitfähige Kanal 213 vertikal in der Tiefenrichtung des Halbleitersubstrats. Als Konsequenz wird ein Stromfluss zwischen dem Sourcegebiet 201 und dem Transistorkontaktbereich 217 über das Bodygebiet 250 eingerichtet, wobei der Stromfluss durch die Gateelektrode 210 gesteuert wird. Ein Stromfluss wird zwischen dem Transistorkontaktbereich 217 und dem Draingebiet 204 über das Driftkontaktgebiet 218 und die Driftzone 240 bewerkstelligt. Sourcekontakte 202 können an der Oberfläche 110 des Halbleitersubstrats angeordnet sein, um das Sourcegebiet 201 zu kontaktieren und um ferner das Bodygebiet 250 zu kontaktieren. Aufgrund des elektrischen Kontaktes des Sourcekontakts 202 mit dem Bodygebiet 250 kann ein parasitärer Bipolartransistor vermieden oder unterdrückt werden. Die Halbleitervorrichtung kann ferner einen vergrabenen Halbleiterbereich des ersten oder des zweiten Leitfähigkeitstyps umfassen, der unterhalb des Schichtstapels angeordnet ist. Der vergrabene Halbleiterbereich kann ein sanftes Dotierungsprofil aufweisen. Gemäß der Ausführungsform von 3A umfasst die Halbleitervorrichtung einen vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps, welcher mit dem Verbindungsgebiet 222 elektrisch verbunden ist.
  • Gemäß der Ausführungsform von 3B kann die Halbleitervorrichtung einen vergrabenen Halbleiterbereich 252 des ersten Leitfähigkeitstyps aufweisen, welcher mit dem Draingebiet 204 elektrisch verbunden ist. Die unterste Schicht des Schichtstapels kann eine Kompensationsschicht 221 des zweiten Leitfähigkeitstyps sein. Die weiteren Komponenten der Ausführungsform von 3B sind ähnlich der Ausführungsform von 3A, so dass deren detaillierte Beschreibung hier weggelassen wird. Die Querschnittsansicht von 3B ist zwischen I und I' genommen, wie auch in 3A angegeben ist.
  • 3C zeigt eine weitere Ausführungsform, gemäß welcher die Halbleitervorrichtung einen vergrabenen Halbleiterbereich 252 des ersten Leitfähigkeitstyps, welcher mit dem Draingebiet 204 elektrisch verbunden ist, aufweist. Die Halbleitervorrichtung umfasst ferner einen vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps, welcher mit dem Verbindungsgebiet 222 elektrisch verbunden ist. Gemäß einer Ausführungsform kann der vergrabene Halbleiterbereich 252 ein sanftes Dotierungsprofil oder ein beliebiges Dotierungsprofil aufweisen. Der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps kann ein sanftes Dotierungsprofil oder ein beliebiges Dotierungsprofil aufweisen. Die Halbleitervorrichtung kann ferner eine erste Feldplatte 255 aufweisen, welche dem Driftkontaktgebiet 218 benachbart angeordnet sein kann und welche mit dem Driftkontaktgebiet 218 elektrisch verbunden sein kann.
  • Die Halbleitervorrichtung kann ferner eine zweite Feldplatte 256 umfassen, welche mit dem Draingebiet 204 elektrisch verbunden ist. Die zweite Feldplatte 256 kann einem Draingebiet des Transistors benachbart angeordnet sein. Die ersten und zweiten Feldplatten 255, 256 können als leitfähige Schichten, zum Beispiel dotierte Polysiliziumschichten oder Metallschichten, verwirklicht sein. Wie in 3C weiter angegeben ist, können die ersten und zweiten Feldplatten 255, 256 so ausgeführt sein, dass sie eine stufenartige Form aufweisen. Beispielsweise können sie eine Basisschicht 255a, 256a und eine obere Schicht 255b, 256b umfassen, welche über der Basisschicht angeordnet sein kann. Die Basisschicht und die obere Schicht können verschiedene Materialien aufweisen oder können die gleichen Materialien aufweisen. Die oberen Schichten 255b, 256b können eine größere Fläche als die jeweiligen Basisschichten 255a, 256a aufweisen. Beispielsweise kann eine beliebige der oberen Schichten 255b, 256b aus einem Metall bestehen. Ferner kann eine beliebige der Basisschichten 255a, 256a aus Polysilizium bestehen. Eine isolierende Schicht 249, zum Beispiel eine Siliziumoxidschicht, kann zwischen der Basisschicht 255a, 256a und der oberen Schicht 255b, 256b angeordnet sein. Die spezifische Struktur der ersten oder zweiten Feldplatte kann auf eine beliebige der hierin beschriebenen Ausführungsformen angewendet werden.
  • 4A zeigt eine vertikale Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform. Die Querschnittsansicht von 4A ist zwischen II und II' genommen, wie auch in 4B angegeben ist. Im Unterschied zu hierin oben beschriebenen Ausführungsformen erstreckt sich das Bodygebiet 250 der Halbleitervorrichtung in der Tiefenrichtung zu annähernd einer unteren Seite des Schichtstapels 241. Der Schichtstapel 241 umfasst eine Driftschicht 211 des ersten Leitfähigkeitstyps und eine Kompensationsschicht 221 des zweiten Leitfähigkeitstyps. Das Draingebiet 204 ist mit der Driftschicht 211 elektrisch verbunden. Ein Teil des Bodygebiets 250 verwirklicht ein Verbindungsgebiet des zweiten Leitfähigkeitstyps, welches sich in die Tiefenrichtung des Halbleitersubstrats erstreckt. Der Teil des Bodygebiets, der das Verbindungsgebiet verwirklicht, ist mit der Kompensationsschicht 221 elektrisch verbunden. Als Folge kann das Bodygebiet 250 über die gesamte Tiefe des Schichtstapels 241 mit den Kompensationsschichten 221 elektrisch verbunden sein. Die Halbleitervorrichtung umfasst ferner einen vergrabenen Halbleiterbereich 252 des ersten Leitfähigkeitstyps unterhalb des Schichtstapels und in elektrischem Kontakt mit dem Draingebiet 204.
  • Wie in 4A ferner angegeben ist, ist die Gateelektrode 210 in Gräben 212 angeordnet. Die (durch gestrichelte Linien angegebenen) Gräben 212 sind vor und hinter der dargestellten Ebene der Zeichnung angeordnet. Eine Längsachse des Gategrabens 212 verläuft in der ersten Richtung, zum Beispiel der x-Richtung. Aufgrund dieser Form der Gateelektrode 210 kann die Gateelektrode mit dem Schichtstapel 241 vertikal überlappen. Als Konsequenz verläuft ein Bereich des Bodygebiets, dessen Leitfähigkeit durch die Gateelektrode steuerbar ist, vertikal entlang dem Schichtstapel 241.
  • Das Sourcegebiet 201 erstreckt sich in der Tiefenrichtung des Halbleitersubstrats. Das Sourcegebiet 201 kann mit einem Sourcekontakt 202 elektrisch verbunden sein. Wie klar zu verstehen ist, kann der Sourcekontakt 202 auf eine alternative Art und Weise verwirklicht sein. Ein Bereich der Gateelektrode 210 kann über der ersten Hauptoberfläche 110 angeordnet sein und entlang der zweiten Richtung, zum Beispiel der y-Richtung, verlaufen. Die in 4A dargestellte Halbleitervorrichtung kann in einem Halbleitersubstrat 100 des zweiten Leitfähigkeitstyps ausgebildet werden. Das Draingebiet 204 kann sich zu einem Bodengebiet des Schichtstapels 241 erstrecken. Die Halbleitervorrichtung kann einen vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps umfassen. Der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps kann unterhalb des Sourcegebiets 201 und unterhalb des Bodygebiets 250 angeordnet sein. Insbesondere kann der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps mit dem Bodygebiet 250 überlappen. Der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps kann ein sanftes Dotierungsprofil aufweisen.
  • Außerdem kann die Halbleitervorrichtung einen vergrabenen Halbleiterbereich 252 des ersten Leitfähigkeitstyps umfassen. Beispielsweise kann der vergrabene Halbleiterbereich 252 des ersten Leitfähigkeitstyps unterhalb des Draingebiets 204 angeordnet sein und kann mit dem Draingebiet 204 elektrisch verbunden sein. Der vergrabene Halbleiterbereich 252 des ersten Leitfähigkeitstyps kann ein sanftes Dotierungsprofil aufweisen. Der vergrabene Halbleiterbereich 252 des ersten Leitfähigkeitstyps kann mit dem Schichtstapel 241 horizontal überlappen. Als Folge können Spitzen des elektrischen Feldes am Übergang des vergrabenen Halbleiterbereichs 252, 253 zum Halbleitersubstrat vermieden werden.
  • Die Halbleitervorrichtung 1 kann ferner eine Feldplatte 255 umfassen, welche zum Beispiel mit dem Sourceanschluss verbunden sein kann. Eine Felddielektrikumschicht 257 kann zwischen der Feldplatte 255 und dem Schichtstapel 241 angeordnet sein.
  • 4B zeigt eine horizontale Querschnittsansicht der Halbleitervorrichtung, die in 4A dargestellt ist. Wie in 4B angegeben ist, umfasst der Transistor ein Sourcegebiet 201 und ein Draingebiet 204, welche in einer ersten Richtung parallel zur ersten Hauptoberfläche 110 angeordnet sind. Die Halbleitervorrichtung umfasst ferner ein dem Sourcegebiet 201 benachbartes Bodygebiet 250 und eine Gateelektrode 210, welche dafür eingerichtet ist, eine Leitfähigkeit eines im Bodygebiet 250 ausgebildeten leitfähigen Kanals zu steuern. Die Gateelektrode 210 ist in einem Gategraben angeordnet, der sich in der Tiefenrichtung des Halbleitersubstrats erstreckt. Desgleichen erstreckt sich das Draingebiet 204 in einer Tiefenrichtung des Halbleitersubstrats 100. Das Sourcegebiet 201 kann in einer in der zweiten Richtung verlaufenden Sourcevertiefung 235 angeordnet sein. Ferner kann das Draingebiet 204 in einer in der zweiten Richtung verlaufenden Drainvertiefung 236 angeordnet sein.
  • Die in 4B gezeigte Halbleitervorrichtung kann ferner einen Bodykontaktbereich 225 aufweisen, welcher das Bodygebiet 250 mit dem Sourcekontakt 202 elektrisch verbindet. Das Bodykontaktgebiet 225 kann ein dotierter Bereich des zweiten Leitfähigkeitstyps sein. Der Bodykontaktbereich 225 kann sich in der Tiefenrichtung des Substrats erstrecken. Der Bodykontaktbereich 225 und die Gateelektrode 210 können entlang der zweiten Richtung abwechselnd angeordnet sein. Der Bodykontaktbereich 225 kann mit dem vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps elektrisch verbunden sein. Aufgrund des Vorhandenseins des Bodykontaktbereichs 225 kann ein parasitärer Bipolartransistor vermieden oder unterdrückt werden.
  • 4C zeigt eine Querschnittsansicht einer Ausführungsform, welche zwischen III und III' gelegt sein kann, wie in 4B angegeben ist. Die Querschnittsansicht ist so gelegt, dass ein Gategraben 212 in Längsrichtung geschnitten wird. Es ist besonders zu erwähnen, dass es gewisse Unterschiede zwischen der Ausführungsform von 4C und derjenigen von 4B gibt. Beispielsweise kann sich der Sourcekontakt 202 weit in die Tiefenrichtung erstrecken. Ferner kann der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps ein sanftes Dotierungsprofil aufweisen und kann sich zum Sourcekontakt 202 erstrecken. In einer Ebene vor und hinter der dargestellten Ebene der Zeichnung kann der vergrabene Halbleiterbereich 253 einen Bodykontaktbereich 225 kontaktieren. Der Bodykontaktbereich 225 kann eine höhere Dotierungskonzentration als der vergrabene Halbleiterbereich 253 aufweisen.
  • 4D zeigt eine Querschnittsansicht von Komponenten der Halbleitervorrichtung. Die Querschnittsansicht von 4D ist zwischen IV und IV' gelegt, so dass eine Vielzahl von Gategräben 212 geschnitten wird. Wie veranschaulicht ist, können die Gategräben 212 das Bodygebiet 250 in die Form von Graten oder Rippen bzw. Finnen strukturieren. Jeder der Grate kann eine Oberseite 250a und Seitenwände 250b aufweisen. Wie man aus 4B entnehmen kann, entspricht eine Längsachse der Grate oder der Finnen der ersten Richtung.
  • Die Seitenwände 250b können senkrecht oder unter einem Winkel von mehr als 75° bezüglich der ersten Hauptoberfläche 110 verlaufen. Die Gateelektrode 210 kann zumindest zwei Seiten des Grates benachbart angeordnet sein.
  • Wenn der Transistor eingeschaltet wird, zum Beispiel indem eine geeignete Spannung an die Gateelektrode 210 angelegt wird, kann an der Grenze zwischen dem Bodygebiet 250 und der Gatedielektrikumschicht 209 eine leitfähige Inversionsschicht (leitfähiger Kanal 213) ausgebildet werden. Dementsprechend ist der Feldeffekttransistor in einem leitenden Zustand vom Sourcegebiet 201 zum Draingebiet 204. Im Fall eines Ausschaltens wird keine leitfähige Inversionsschicht gebildet, und der Transistor ist in einem nichtleitenden Zustand. Gemäß einer Ausführungsform verschmelzen die leitfähigen Kanalgebiete 213, die an gegenüberliegenden Seitenwänden 250b eines Grats gebildet werden, nicht miteinander, so dass das Bodygebiet 250 nicht vollständig verarmt werden kann und mit dem Sourcegebiet und mit dem Bodykontaktgebiet 225 verbunden sein kann.
  • Beispielsweise kann eine Distanz zwischen benachbarten Gategräben 212, die einer Breite d1 der Grate entspricht, größer als 200 nm sein, zum Beispiel 200 bis 2000 nm, beispielsweise 400 bis 600 nm. Der Transistor kann ferner eine Feldplatte umfassen. Wenn der Transistor ausgeschaltet wird, indem zum Beispiel eine entsprechende Spannung an die Gateelektrode angelegt wird, können Träger aus der Driftzone verarmt werden. Als Folge kann eine Dotierungskonzentration der Driftzone erhöht werden, während das Sperrvermögen des Transistors bewahrt wird. Folglich kann der Einschaltwiderstand weiter reduziert werden, während ein hohes Spannungssperrvermögen sichergestellt wird.
  • 5A zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform. Wie dargestellt ist, kann die Halbleitervorrichtung zusätzlich zu den Elementen, welche mit Verweis auf 1A bis 2C beschrieben wurden, einen vergrabenen Halbleiterbereich 252 des ersten Leitfähigkeitstyps umfassen, welcher mit dem Draingebiet 204 elektrisch verbunden ist. Außerdem umfasst die Halbleitervorrichtung einen vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps, welcher mit dem Verbindungskontakt 231 elektrisch verbunden ist. Gemäß einer Ausführungsform kann sich der vergrabene Halbleiterbereich 253 zu einem Substratbereich unterhalb des Sourcegebiets 201 erstrecken. Der vergrabene Halbleiterbereich 253 kann sich über einen Substratbereich unterhalb des Sourcegebiets hinaus erstrecken. Gemäß einer weiteren Ausführungsform kann der vergrabene Halbleiterbereich 253 ein sanftes Dotierungsprofil aufweisen. Die Halbleitervorrichtung umfasst ferner einen gegendotierten Bereich 251 des ersten Leitfähigkeitstyps, welcher im vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps eingebettet sein kann. Wie in 5A angegeben ist, kann die Grenze 251a des gegendotierten Bereichs 251, wie durch gestrichelte Linien angegeben ist, verlaufen. Wahlweise kann der gegendotierte Bereich 251 einen schwach dotierten Bereich 259 aufweisen, welcher sich unterhalb des Verbindungskontaktes 231 erstreckt und welcher zwischen dem vergrabenen Halbleiterbereich 253 des zweiten Leitfähigkeitstyps und dem Verbindungskontakt 231 angeordnet ist. Der schwach dotierte Bereich 259 kann mit einer vergleichsweise geringen Dotierungskonzentration dotiert sein. Gemäß einer weiteren Ausführungsform kann der Bereich 259 den gleichen Dotierungstyp und die gleiche Dotierungskonzentration wie der vergrabene Halbleiterbereich 253 aufweisen. Außerdem kann das Substrat 100 vom zweiten Leitfähigkeitstyp sein und mit einer geringen Dotierungskonzentration dotiert sein. Beispielsweise kann die Dotierungskonzentration des Substrats geringer als 1e14 cm-3 sein. Aufgrund dieser Struktur kann das Substrat bei einem Potential gehalten werden, welches nahe dem Sourcepotential liegt. Ferner kann es auf eine höhere Spannung als das Sourcepotential gesetzt werden. Als Folge kann ein höherer Bereich von Sourcespannungen angelegt werden. Daher kann die Halbleitervorrichtung ohne die Gefahr nachteiliger Effekte an dem gleichen Leadframe bzw. Leiterrahmen wie eine steuerungsintegrierte Schaltung montiert werden.
  • 5B zeigt ein Beispiel einer elektrischen Vorrichtung 10 gemäß einer Ausführungsform. Die elektrische Vorrichtung 10 umfasst eine in 5A veranschaulichte Halbleitervorrichtung 1 und eine Steuerschaltung 15 zum Steuern der Funktionalität der Halbleitervorrichtung. Die Steuerschaltung 15 kann eine integrierte Schaltung sein. Beispielsweise kann die Steuerschaltung 15 eine Treiberschaltung, Wandlerschaltungen, eine Sensorschaltung und andere umfassen, um die gewünschte Funktionalität der Halbleitervorrichtung bereitzustellen. Die Halbleitervorrichtung 1 und die Steuerschaltung 15 können auf dem gleichen Leiterrahmen 17 montiert sein. Beispiele der elektrischen Vorrichtung umfassen Sperrwandler, LED-Treiber, Leistungsregelungs-(PFC-)Stufen und Controller.
  • 6A zeigt eine horizontale Querschnittsansicht eines Bereichs der Halbleitervorrichtung gemäß einer weiteren Ausführungsform. Die Querschnittsansicht von 6A ist zwischen III und III' genommen, wie auch in 1A angezeigt ist. Wenn eine geeignete Potentialdifferenz zwischen dem Verbindungskontakt 231 und der Driftschicht 211 vorhanden ist, bildet sich eine entsprechende Verarmungszone 223 zwischen den entgegengesetzt dotierten Halbleiterbereichen. Eine Distanz d1 zwischen den Verbindungsgebieten 222 benachbarter Verbindungskontakte 231 kann derart sein, dass die Verarmungszonen 223 einander berühren, was ein Abschnüren (engl. pinch-off) der Verarmungsschicht zur Folge hat. Folglich können die Sperreigenschaften der Halbleitervorrichtung 1 weiter verbessert werden.
  • 6B zeigt ein Ersatzschaltdiagramm der Halbleitervorrichtung, welche mit Verweis auf 1A bis 1C, 2A bis 2C, 3A bis 3C und 6A beschrieben wurde. Die Halbleitervorrichtung 1 kann dahingehend interpretiert werden, dass sie einen ersten Transistor 11 und einen zweiten Transistor 12 umfasst, welche in Reihe geschaltet sind. Das Sourcegebiet 201 des ersten Transistors 11 bildet das Sourcegebiet der kompletten Vorrichtung 1. Das Draingebiet 204 des zweiten Transistors 12 bildet das Draingebiet der gesamten Vorrichtung 1. Der erste Transistor 11 umfasst ferner ein erstes Draingebiet 217. Die Gateelektrode 210 des ersten Transistors 11 steuert die Leitfähigkeit eines Kanals, der zwischen dem Sourcegebiet 201 und dem ersten Draingebiet 217 ausgebildet wird. Die Gateelektrode 210 kann mit einem Gateanschluss 215 elektrisch verbunden sein. Der erste Transistor 11 kann durch einen MOSFET verwirklicht sein. Der zweite Transistor 12 kann durch ein JFET verwirklicht sein. Der zweite Transistor 12 umfasst ein zweites Sourcegebiet 218. Der Verbindungskontakt 231 des zweiten Transistors 12 kann die Gateelektrode des entsprechenden JFET realisieren. Die Gateelektrode oder der Verbindungskontakt 231 des zweiten Transistors 12 ist mit dem Sourcegebiet 201 des ersten Transistors 11 elektrisch verbunden. Das Sourcegebiet 201 kann auf Masse gehalten werden. Außerdem kann das Draingebiet 206 mit einer Last 258 verbunden sein. Wenn der Transistor ausgeschaltet wird, können die Driftschichten 211 durch die benachbarte Kompensationsschicht 221 verarmt werden, so dass ein Stromfluss verhindert oder verschlechtert wird. Wahlweise kann ferner aufgrund der Distanz d1 der Verbindungskontakte 231 ein Abschnüren in den Driftschichten 211 herbeigeführt werden, was das Sperrvermögen der Halbleitervorrichtung 1 weiter erhöht.
  • 7A zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform. Die Querschnittsansicht von 7A ist zwischen I und I' genommen, wie auch in 7B angegeben. Die Halbleitervorrichtung umfasst einen Transistor, der ein Sourcegebiet 201, ein Draingebiet 204, ein Bodygebiet 250 und eine Gateelektrode 210 umfasst. Das Sourcegebiet 201, das Bodygebiet 250 und das Draingebiet 204 sind entlang der ersten Richtung, zum Beispiel der x-Richtung, parallel zur ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet. Die Gateelektrode 210 ist in einem Gategraben 212 angeordnet, der in der ersten Hauptoberfläche 110 ausgebildet ist. Die Gateelektrode 210 ist dem Bodygebiet 250 benachbart angeordnet. Eine Feldplatte 255 kann in dem Gategraben 212 oder in einem vom Gategraben 212 getrennten Feldplattengraben angeordnet sein. Eine Gatedielektrikumschicht 209 kann zwischen dem Bodygebiet 250 und der Gateelektrode 210 angeordnet sein. Eine Felddielektrikumschicht 257 kann zwischen der Feldplatte 255 und der Driftzone 240 angeordnet sein. Ein vergrabener Halbleiterbereich 253 des zweiten Leitfähigkeitstyps kann unter dem Bodygebiet 250 angeordnet sein. Der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps kann ein sanftes Dotierungsprofil aufweisen, wie oben erläutert worden ist. Der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps kann mit dem Sourcekontakt 202 elektrisch verbunden sein. Der vergrabene Halbleiterbereich 253 des zweiten Leitfähigkeitstyps kann mit dem Bodygebiet 250 horizontal überlappen. Dementsprechend kann es ein laterales Gebiet geben, in welchem der vergrabene Halbleiterbereich 253 und das Bodygebiet vorhanden sind.
  • 7B zeigt eine horizontale Querschnittsansicht der Halbleitervorrichtung 1. Wie veranschaulicht ist, können die Gateelektrode 210 und die Feldplatte 255 in einem Gategraben 212 angeordnet sein. Die Felddielektrikumschicht 257 kann eine größere Dicke als die Gatedielektrikumschicht 209 aufweisen. Die Felddielektrikumschicht 257 kann mit dem Bodygebiet 250 überlappen.

Claims (23)

  1. Halbleitervorrichtung (1), umfassend: ein Driftkontaktgebiet (218); ein Draingebiet (204) eines ersten Leitfähigkeitstyps, wobei das Driftkontaktgebiet (218) und das Draingebiet (204) in einer ersten Richtung parallel zu einer ersten Hauptoberfläche (110) eines Halbleitersubstrats (100) angeordnet sind; einen Schichtstapel (241), der eine Driftschicht (211) des ersten Leitfähigkeitstyps und eine Kompensationsschicht (221) des zweiten Leitfähigkeitstyps umfasst, wobei das Draingebiet (204) ist mit der Driftschicht (211) elektrisch verbunden ist; ein Verbindungsgebiet (222) des zweiten Leitfähigkeitstyps, das sich im Halbleitersubstrat (100) erstreckt, wobei das Verbindungsgebiet (222) mit der Kompensationsschicht (221) elektrisch verbunden ist; und einen vergrabenen Halbleiterbereich (253) unterhalb des Schichtstapels (241) und in elektrischem Kontakt mit dem Verbindungsgebiet (222), wobei der vergrabene Halbleiterbereich (253) mit der Driftschicht (211) nicht vollständig überlappt.
  2. Halbleitervorrichtung (1) nach Anspruch 1, wobei der Schichtstapel (241) ein horizontaler Schichtstapel ist und die Driftschicht (211) die unterste Schicht des Schichtstapels (241) ist.
  3. Halbleitervorrichtung (1) nach Anspruch 1 oder 2, ferner umfassend ein Sourcegebiet (201), ein Bodygebiet (250) und eine Gateelektrode (210), die dem Bodygebiet (250) benachbart ist.
  4. Halbleitervorrichtung (1) nach Anspruch 3, wobei die Gateelektrode (210) dafür eingerichtet ist, eine Leitfähigkeit eines im Bodygebiet (250) ausgebildeten Kanals (213) zu steuern, wobei der Kanal (213) über einen Transistorkontaktbereich (217) und das Driftkontaktgebiet (218) mit der Driftschicht (211) elektrisch verbunden ist.
  5. Halbleitervorrichtung (1) nach Anspruch 3, wobei die Gateelektrode (210) in einem Gategraben (212) in der ersten Hauptoberfläche (110) des Halbleitersubstrats (100) angeordnet ist, wobei die Gateelektrode (210) dafür eingerichtet ist, eine Leitfähigkeit eines im Bodygebiet (250) ausgebildeten Kanals (213) zu steuern, wobei der Kanal mit der Driftschicht (211) elektrisch verbunden ist.
  6. Halbleitervorrichtung (1) nach Anspruch 5, wobei der Gategraben (212) sich vom Sourcegebiet (201) lateral zum Schichtstapel (241) erstreckt.
  7. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend einen vergrabenen Halbleiterbereich (252) des ersten Leitfähigkeitstyps unterhalb des Schichtstapels (241) in elektrischem Kontakt mit dem Draingebiet (204).
  8. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend eine erste Feldplatte (255) über dem Schichtstapel (241), wobei die erste Feldplatte (255) auf einer vom Draingebiet (204) entfernt gelegenen Seite angeordnet ist.
  9. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend eine zweite Feldplatte (256) über dem Schichtstapel (241), wobei die zweite Feldplatte (256) auf einer Seite des Draingebiets (204) angeordnet ist.
  10. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend einen gegendotierten Bereich (251) des ersten Dotierungstyps, der in dem vergrabenen Halbleiterbereich (253) eingebettet und einem die Driftschicht (211) berührenden Driftkontaktgebiet (218) direkt benachbart ist.
  11. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der vergrabene Halbleiterbereich (253) unter und in direktem Kontakt mit dem Verbindungsbereich (222) angeordnet ist.
  12. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der Schichtstapel (241) drei Driftschichten (211) und drei Kompensationsschichten (221) umfasst.
  13. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der vergrabene Halbleiterbereich (253) ein weiches Dotierprofil aufweist, bei dem eine charakteristische Länge, in der eine Dotierstoffkonzentration auf einen Wert von 1/e eines Referenzwerts der Dotierstoffkonzentration abfällt, größer als 0,5 µm ist.
  14. Halbleitervorrichtung (1), umfassend: ein Driftkontaktgebiet (218); ein Draingebiet (204) eines ersten Leitfähigkeitstyps, wobei das Driftkontaktgebiet (218) und das Draingebiet (204) in einer ersten Richtung parallel zu einer ersten Hauptoberfläche (110) eines Halbleitersubstrats (100) angeordnet sind; einen Schichtstapel (241), der eine Driftschicht (211) des ersten Leitfähigkeitstyps und eine Kompensationsschicht (221) des zweiten Kompensationstyps umfasst, wobei das Draingebiet (204) mit der Driftschicht (211) elektrisch verbunden ist; ein Verbindungsgebiet (222) des zweiten Leitfähigkeitstyps, das sich in das Halbleitersubstrat (100) erstreckt, wobei das Verbindungsgebiet (222) mit der Kompensationsschicht (221) elektrisch verbunden ist; und einen vergrabenen Halbleiterbereich (252) des ersten Leitfähigkeitstyps unterhalb des Schichtstapels (241) und in elektrischem Kontakt mit dem Draingebiet (204), wobei der vergrabene Halbleiterbereich (252) ein weiches Dotierprofil aufweist, bei dem eine charakteristische Länge, in der eine Dotierstoffkonzentration auf einen Wert von 1/e eines Referenzwerts der Dotierstoffkonzentration abfällt, größer als 0,5 µm ist.
  15. Halbleitervorrichtung (1) nach Anspruch 14, ferner umfassend ein Sourcegebiet (201), ein Bodygebiet (250) und eine dem Bodygebiet (250) benachbarte Gateelektrode (210).
  16. Halbleitervorrichtung (1) nach Anspruch 15, wobei die Gateelektrode (210) dafür eingerichtet ist, eine Leitfähigkeit eines im Bodygebiet (250) ausgebildeten Kanals (213) zu steuern, wobei der Kanal (213) über einen Transistorkontaktbereich (217) und das Driftkontaktgebiet (218) mit der Driftschicht (211) elektrisch verbunden ist.
  17. Halbleitervorrichtung (1) nach Anspruch 15, wobei die Gateelektrode (210) in einem Gategraben (212) in der ersten Hauptoberfläche (110) des Halbleitersubstrats (100) angeordnet ist, wobei die Gateelektrode (210) dafür eingerichtet ist, eine Leitfähigkeit eines im Bodygebiet (250) ausgebildeten Kanals (213) zu steuern, wobei der Kanal (213) mit der Driftschicht (211) elektrisch verbunden ist.
  18. Halbleitervorrichtung (1) nach einem der Ansprüche 14 bis 17, ferner umfassend eine erste Feldplatte (255) über dem Schichtstapel (241), wobei die erste Feldplatte (255) auf einer vom Draingebiet (204) entfernt gelegenen Seite angeordnet ist.
  19. Halbleitervorrichtung (1) nach einem der Ansprüche 14 bis 18, ferner umfassend eine zweite Feldplatte (256) über dem Schichtstapel (241), wobei die zweite Feldplatte (256) auf einer Seite des Draingebiets (204) angeordnet ist.
  20. Halbleitervorrichtung (1), umfassend: ein Sourcegebiet (201); ein Draingebiet (204); ein Bodygebiet (250), das dem Sourcegebiet (201) benachbart ist; eine Gateelektrode (210), die dafür eingerichtet ist, eine Leitfähigkeit eines im Bodygebiet (250) ausgebildeten Kanals (213) zu steuern, wobei die Gateelektrode (210) in einem im Halbleitersubstrat (100) verlaufenden Gategraben (212) angeordnet ist; eine Driftzone (240), wobei das Sourcegebiet (201), das Draingebiet (204), das Bodygebiet (250) und die Driftzone (240) in einer ersten Richtung parallel zu einer ersten Hauptoberfläche (110) des Halbleitersubstrats (100) angeordnet sind; und einen vergrabenen Halbleiterbereich (253) des zweiten Leitfähigkeitstyps unterhalb des Bodygebiets (250), wobei der vergrabene Halbleiterbereich (253) ein weiches Dotierprofil aufweist, bei dem eine charakteristische Länge, in der eine Dotierstoffkonzentration auf einen Wert von 1/e eines Referenzwerts der Dotierstoffkonzentration abfällt, größer als 0,5 µm ist.
  21. Elektrische Vorrichtung (10), umfassend die Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche und eine Steuerschaltung (15).
  22. Elektrische Vorrichtung (10) nach Anspruch 21, wobei die Halbleitervorrichtung (1) und die Steuerschaltung (15) auf einem Leiterrahmen (11) montiert sind.
  23. Elektrische Vorrichtung (10) nach Anspruch 21 oder 22, wobei die elektrische Vorrichtung (10) aus der Gruppe von Sperrwandlern, LED-Treibern, Leistungsregelungs-Vorrichtungen und Controllern ausgewählt ist.
DE102016101679.9A 2016-01-29 2016-01-29 Halbleitervorrichtung mit einem lateralen Transistor Active DE102016101679B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016101679.9A DE102016101679B4 (de) 2016-01-29 2016-01-29 Halbleitervorrichtung mit einem lateralen Transistor
US15/415,958 US10170615B2 (en) 2016-01-29 2017-01-26 Semiconductor device including a lateral transistor
CN201710063176.5A CN107026207B (zh) 2016-01-29 2017-02-03 包括横向晶体管的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016101679.9A DE102016101679B4 (de) 2016-01-29 2016-01-29 Halbleitervorrichtung mit einem lateralen Transistor

Publications (2)

Publication Number Publication Date
DE102016101679A1 DE102016101679A1 (de) 2017-08-03
DE102016101679B4 true DE102016101679B4 (de) 2019-03-28

Family

ID=59327808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016101679.9A Active DE102016101679B4 (de) 2016-01-29 2016-01-29 Halbleitervorrichtung mit einem lateralen Transistor

Country Status (3)

Country Link
US (1) US10170615B2 (de)
CN (1) CN107026207B (de)
DE (1) DE102016101679B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017131274B3 (de) 2017-12-22 2019-05-09 Infineon Technologies Dresden Gmbh Transistoranordnung und verfahren zu deren herstellung
SE542311C2 (en) * 2018-03-16 2020-04-07 Klas Haakan Eklund Med Firma K Eklund Innovation A semiconductor device comprising a low voltage insulated gate field effect transistor connected in series with a high voltage field effect transistor
US11557647B2 (en) 2018-04-19 2023-01-17 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
DE102019123265A1 (de) * 2018-09-10 2020-03-12 pmdtechnologies ag Lichtlaufzeitpixel und Lichtlaufzeitsensor mit entsprechenden Pixel
EP3664150A1 (de) * 2018-12-06 2020-06-10 Infineon Technologies Austria AG Halbleiterbauelement
EP3916809A1 (de) 2020-05-28 2021-12-01 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement und verfahren zur herstellung davon
EP3916810A1 (de) 2020-05-28 2021-12-01 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement und verfahren zur herstellung davon
US11837658B1 (en) * 2022-06-21 2023-12-05 K. Eklund Innovation Semiconductor device comprising a lateral super junction field effect transistor
US20230411447A1 (en) * 2022-06-21 2023-12-21 K. Eklund Innovation Semiconductor device comprising a lateral super junction field effect transistor
CN117497599A (zh) * 2023-12-28 2024-02-02 深圳天狼芯半导体有限公司 一种mos管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765262B2 (en) 2000-03-15 2004-07-20 Infineon Technologies Ag Vertical high-voltage semiconductor component
US20110127586A1 (en) 2009-11-30 2011-06-02 Madhur Bobde Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US8431988B2 (en) 2004-10-29 2013-04-30 Infineon Technologies Ag Lateral trench transistor, as well as a method for its production
US8860136B2 (en) 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
DE102015116611A1 (de) * 2015-09-30 2017-03-30 Infineon Technologies Austria Ag Transistorbauelement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69522926T2 (de) * 1995-05-02 2002-03-28 St Microelectronics Srl Resurf-IC mit dünner Epitaxialschicht für HV-P-Kanal und N-Kanal-Anordnungen wobei Source und Drain nicht an Erdungspotential gelegt sind
US7999365B2 (en) * 2007-08-03 2011-08-16 International Rectifier Corporation Package for monolithic compound semiconductor (CSC) devices for DC to DC converters
US9799762B2 (en) * 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9312381B1 (en) * 2015-06-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral super-junction MOSFET device and termination structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765262B2 (en) 2000-03-15 2004-07-20 Infineon Technologies Ag Vertical high-voltage semiconductor component
US8431988B2 (en) 2004-10-29 2013-04-30 Infineon Technologies Ag Lateral trench transistor, as well as a method for its production
US20110127586A1 (en) 2009-11-30 2011-06-02 Madhur Bobde Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US8860136B2 (en) 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
DE102015116611A1 (de) * 2015-09-30 2017-03-30 Infineon Technologies Austria Ag Transistorbauelement

Also Published As

Publication number Publication date
CN107026207A (zh) 2017-08-08
US10170615B2 (en) 2019-01-01
DE102016101679A1 (de) 2017-08-03
CN107026207B (zh) 2021-02-09
US20170222043A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114836B4 (de) Halbleitervorrichtung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor
DE102016113393A1 (de) Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102015102115B3 (de) Halbleitervorrichtung mit einem transistorarray und einem abschlussbereich und verfahren zum herstellen einer solchen halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative