DE102015113493B4 - Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements - Google Patents

Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements Download PDF

Info

Publication number
DE102015113493B4
DE102015113493B4 DE102015113493.4A DE102015113493A DE102015113493B4 DE 102015113493 B4 DE102015113493 B4 DE 102015113493B4 DE 102015113493 A DE102015113493 A DE 102015113493A DE 102015113493 B4 DE102015113493 B4 DE 102015113493B4
Authority
DE
Germany
Prior art keywords
region
gate
effect transistor
field effect
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102015113493.4A
Other languages
English (en)
Other versions
DE102015113493A1 (de
Inventor
Thomas Aichinger
Bernd Zippelius
Rudolf Elpelt
Wolfgang Bergner
Ralf Siemieniec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015113493.4A priority Critical patent/DE102015113493B4/de
Publication of DE102015113493A1 publication Critical patent/DE102015113493A1/de
Application granted granted Critical
Publication of DE102015113493B4 publication Critical patent/DE102015113493B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

Eine Schaltung (700) zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements, die Schaltung umfassend:
ein Steuerungsmodul (731), das ausgebildet ist, um ein Gate-Steuerungssignal (732) zum Steuern von zumindest einem Gate der Feldeffekttransistorstruktur zu erzeugen,
wobei das Steuerungsmodul (731) ausgebildet ist, um das Gate-Steuerungssignal (732) mit einer ersten Gate-Spannung derart zu erzeugen, dass eine Abschirmungskanalregion zwischen zumindest einer Gate-Isolationsschicht und einer Drift-Region der Feldeffekttransistorstruktur in einem Aus-Zustand des Feldeffekttransistors erzeugt wird, wobei die Abschirmungskanalregion einen unterschiedlichen Leitfähigkeitstyp als den Leitfähigkeitstyp der Drift-Region aufweist, und
wobei das Steuerungsmodul (732) ausgebildet ist, um das Gate-Steuerungssignal (732) mit einer zweiten Gate-Spannung derart zu erzeugen, dass eine leitende Kanalregion an der Schnittstelle zwischen zumindest einer Gate-Isolationsschicht und der Body-Region in einem Ein-Zustand des Feldeffekttransistors gebildet wird, wobei die leitende Kanalregion denselben Leitfähigkeitstyp aufweist wie der Leitfähigkeitstyp der Drift-Region.

Description

  • TECHNISCHES GEBIET
  • Ausführungsbeispiele beziehen sich auf Halbleiterbauelementstrukturen und insbesondere auf Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements.
  • HINTERGRUND
  • Eine Herausforderung für Hochspannungs-Halbleiterbauelemente, wie z.B. Feldeffekttransistoren, ist der Schutz des Gate-Oxids gegen hohe Felder von der Drain-Seite in dem Aus-Zustand des Bauelements. Das Schützen kritischer Bereiche des Halbleiterbauelements kann sogar eine noch größere Herausforderung für Halbleiterbauelemente basierend auf Breitbandabstandshalbleitern sein, z.B. aufgrund größerer Durchbruchfelder und dünnerer oder kürzerer Driftzonen.
  • ZUSAMMENFASSUNG
  • Es besteht ein Bedarf zum Bereitstellen von Konzepten für Halbleiterbauelemente mit verbesserter Zuverlässigkeit und/oder verbesserter Robustheit.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements. Die Schaltung umfasst ein Steuerungsmodul, das ausgebildet ist, um ein Gate-Steuerungssignal zum Steuern von zumindest einem Gate der Feldeffekttransistorstruktur zu erzeugen. Das Steuerungsmodul ist ausgebildet, um das Gate-Steuerungssignal mit einer ersten Gate-Spannung derart zu erzeugen, dass eine Abschirmungskanalregion zwischen zumindest einer Gate-Isolationsschicht und einer Drift-Region der Feldeffekttransistorstruktur in einem Aus-Zustand des Feldeffekttransistors erzeugt wird. Die Abschirmungskanalregion hat einen unterschiedlichen Leitfähigkeitstyp zu einem Leitfähigkeitstyp der Drift-Region. Das Steuerungsmodul ist ferner ausgebildet, um das Gate-Steuerungssignal mit einer zweiten Gate-Spannung derart zu erzeugen, dass eine leitende Kanalregion an der Schnittstelle zwischen zumindest einer Gate-Isolationsschicht und der Body-Region in einem Ein-Zustand des Feldeffekttransistors gebildet wird. Die leitende Kanalregion hat denselben Leitfähigkeitstyp wie der Leitfähigkeitstyp der Drift-Region.
  • Figurenliste
  • Nachfolgend werden einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Zeichnungen beschrieben, in denen:
    • 1a eine schematische Darstellung eines Halbleiterbauelements zeigt;
    • 1b eine schematische Darstellung einer Abweichung eines elektrischen Feldes und einer Spannung im Hinblick auf die Distanz aufgrund einer Abschirmungsdotierungsregion zeigt;
    • 2a eine schematische Darstellung eines Halbleiterbauelements mit einer Graben-MOSFET-Struktur zeigt;
    • 2b eine schematische Darstellung einer Graben-MOSFET-Struktur in einem Aus-Zustand zeigt;
    • 2c eine schematische Darstellung einer Graben-MOSFET-Struktur in einem Ein-Zustand zeigt;
    • 3a eine schematische Darstellung einer Draufsicht eines Halbleiterbauelements mit einer Mehrzahl von Body-Kontakt-Dotierungsregionen zeigt;
    • 3b eine schematische Darstellung einer Querschnittansicht durch Kanalregionen des Halbleiterbauelements zeigt;
    • 3c eine schematische Darstellung einer Querschnittansicht durch Body-Kontakt-Dotierungsregionen des Halbleiterbauelements zeigt;
    • 4a eine schematische Darstellung eines Halbleiterbauelements mit einer Abschirmungsdotierungsregion zeigt, die sich von einem Abschnitt einer Drift-Region erstreckt;
    • 4b eine schematische Darstellung einer Graben-MOSFET-Struktur in einem Aus-Zustand zeigt;
    • 4c eine schematische Darstellung einer Graben-MOSFET-Struktur in einem Ein-Zustand zeigt;
    • 5a eine schematische Darstellung eines Halbleiterbauelements mit einer Abschirmungsdotierungsregion zeigt, die sich von einem Abschnitt einer Drift-Region zu einem weiteren Abschnitt einer Drift-Region erstreckt;
    • 5b eine schematische Darstellung einer Draufsicht des Halbleiterbauelements zeigt, das eine Mehrzahl von Body-Kontakt-Dotierungsregionen aufweist;
    • 5c eine schematische Darstellung einer Querschnittansicht durch Bodykontaktdotierungsregionen des Halbleiterbauelements zeigt;
    • 6 eine schematische Darstellung eines Halbleiterbauelements mit einer Abschirmungsdotierungsregion mit einer Dicke von weniger als 500 nm zeigt;
    • 7a eine schematische Darstellung einer Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements zeigt;
    • 7b eine schematische Darstellung eines Halbleiterbauelements mit einer Abschirmungskanalregion zeigt;
    • 7c eine schematische Darstellung eines Halbleiterbauelements mit einem Source-Kontaktgraben zeigt;
    • 8a eine schematische Darstellung eines Teils einer Gate-Elektrode mit unterschiedlichen Gate-Materialien mit unterschiedlichen Arbeitsfunktionen zeigt;
    • 8b eine schematische Darstellung eines Banddiagramms des Gateelektrodenoxid-Abschirmungskanalregion-Driftregion-Übergangs zeigt; und
    • 8c eine weitere schematische Darstellung eines Banddiagramm des Gateelektrodenoxid-Abschirmungskanalregion-Driftregion-Übergangs zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich dementsprechend weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, werden einige Beispiele derselben in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz Beispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Beispiele und soll nicht begrenzend für weitere Beispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, sofern sie hier nicht ausdrücklich anderweitig definiert sind.
  • 1a zeigt eine schematische Darstellung eines Halbleiterbauelements 100.
  • Das Halbleiterbauelement 100 umfasst eine Gate-Graben-Struktur 101 einer Feldeffekttransistorstruktur 102, die in einem Halbleitersubstrat 103 angeordnet ist.
  • Das Halbleiterbauelement 100 umfasst ferner eine Abschirmungsdotierungsregion 104, die benachbart zu der Gate-Graben-Struktur 101 angeordnet ist. Die Abschirmungsdotierungsregion 104 hat eine Nettodotierungskonzentration von weniger als 2*1017 Dotierstoffatomen pro cm3. Die Abschirmungsdotierungsregion 104 erstreckt sich von einer ersten Seitenwand 105 der Gate-Graben-Struktur 101 und entlang einem Boden 106 der Gate-Graben-Struktur 101 in Richtung einer zweiten Seitenwand 107 der Gate-Graben-Struktur 101.
  • Da sich die Abschirmungsdotierungsregion 104 von der ersten Seitenwand 105 der Gate-Graben-Struktur 101 und entlang dem Boden 106 der Gate-Graben-Struktur 101 in Richtung der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 erstreckt, können Feldeffekttransistorstrukturen (FET-Strukturen) bereitgestellt werden, die zuverlässiger und/oder robuster sind. Z.B. kann das Gate-Oxid einer FET-Struktur gegen hohe Drain-Spannungen in dem Aus-Zustand abgeschirmt werden.
  • Die Abschirmungsdotierungsregion 104 kann (direkt) benachbart zu der ersten Seitenwand 105 der Gate-Graben-Struktur 101, dem Boden 106 der Gate-Graben-Struktur 101 und der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet sein. Z.B. kann die Abschirmungsdotierungsregion 104 entlang der ersten Seitenwand 105 der Gate-Graben-Struktur 101, entlang dem Boden 106 der Gate-Graben-Struktur 101 und entlang der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet sein. Z.B. kann ein Abschnitt der Abschirmungsdotierungsregion 104 im Wesentlichen parallel zu der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet sein, ein (weiterer) Abschnitt der Abschirmungsdotierungsregion 104 kann im Wesentlichen parallel zu dem Boden 106 der Gate-Graben-Struktur 101 angeordnet sein und ein (weiterer) Abschnitt der Abschirmungsdotierungsregion 104 kann im Wesentlichen parallel zu der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet sein.
  • Die Abschirmungsdotierungsregion 104 weist eine Nettodotierungskonzentration von weniger als 2*1017 Dotierstoffatomen pro cm3 (oder z.B. weniger als 5*1016 Dotierstoffatomen pro cm3 oder z.B. zwischen 5*1015 Dotierstoffatomen pro cm3 und 2*1017 Dotierstoffatomen pro cm3) auf. Die Nettodotierungskonzentration kann eine maximale oder durchschnittliche Dotierungskonzentration der Abschirmungsdotierungsregion 104 sein. Z.B. kann die durchschnittliche Dotierungskonzentration eine gemessene Anzahl von Dotierstoffatomen pro Volumen gemittelt über die Abschirmungsdotierungsregion 104 der FET-Struktur 102 sein. Z.B. kann die maximale Dotierungskonzentration eine größte Anzahl von Dotierstoffatomen pro Volumen in der Abschirmungsdotierungsregion 104 sein.
  • Die Abschirmungsdotierungsregion 104 kann z.B. eine maximale Dicke von weniger als 500 nm (oder z.B. weniger als 400 nm oder z.B. weniger als 300 nm oder z.B. zwischen 50 nm und 100 nm) aufweisen. Z.B. kann eine maximale Dicke der Abschirmungsdotierungsregion 104 eine größte Dicke gemessen von einem Boden 106 der Gate-Graben-Struktur 101 zu einem p-n-Übergang sein, der zwischen der Abschirmungsdotierungsregion 104 und der Drift-Region der Feldeffekttransistorstruktur (FET-Struktur) 102 angeordnet ist.
  • Die Abschirmungsdotierungsregion 104 kann eine Dotierungsregion sein, die zwischen einer Drift-Region der Feldeffekttransistorstruktur (FET) 102 und der Gate-Graben-Struktur 101 angeordnet ist. Z.B. kann die Abschirmungsdotierungsregion 104 zumindest teilweise von der Drift-Region der FET-Struktur 102 umgeben sein. Z.B. kann ein Abschnitt der Drift-Region der FET-Struktur 102 um (oder kann direkt benachbart sein zu) zumindest einen Teil der Abschirmungsdotierungsregion 104 gebildet sein. Z.B. kann ein Abschnitt der Drift-Region der FET-Struktur 102 um die Abschirmungsdotierungsregion 104 an dem Boden der Gate-Graben-Struktur 101 und der ersten Seitenwand 105 der Gate-Graben-Struktur 101 und der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 gebildet sein.
  • Die Abschirmungsdotierungsregion 104 kann sich von einer Body-Region der Feldeffekttransistorstruktur 102, die an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 erstrecken. Z.B. kann zumindest ein Teil der Abschirmungsdotierungsregion 104 direkt benachbart zu der Body-Region (der FET-Struktur 102) angeordnet sein, die an (z.B. lateral benachbart zu) der ersten Seitenwand 104 der Gate-Graben-Struktur angeordnet ist. Zusätzlich oder optional kann sich die Abschirmungsdotierungsregion 104 von einem Abschnitt einer Body-Region einer Feldeffekttransistorstruktur 102, die benachbart zu der Gate-Graben-Struktur an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung eines (oder zu einem) Abschnitts einer Body-Region einer weiteren Feldeffekttransistorstruktur erstrecken, die benachbart zu der Gate-Graben-Struktur 101 an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist.
  • Alternativ kann sich die Abschirmungsdotierungsregion 104 von einem Abschnitt einer Drift-Region der Feldeffekttransistorstruktur 102, die an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 erstrecken. Z.B. kontaktiert die Abschirmungsdotierungsregion 104 die Body-Region der FET-Struktur 102 an der ersten Seitenwand 104 der Gate-Graben-Struktur nicht. Zusätzlich oder optional kann sich die Abschirmungsdotierungsregion 104 von einem Abschnitt einer Drift-Region einer Feldeffekttransistorstruktur 102, die benachbart zu der Gate-Graben-Struktur 101 an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung eines Abschnitts einer Drift-Region einer weiteren Feldeffekttransistorstruktur 102 erstrecken, die benachbart zu der Gate-Graben-Struktur 101 an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist.
  • Optional kann sich die Abschirmungsdotierungsregion 104 von einem Abschnitt (z.B. einem Stromausbreitungsabschnitt) einer Drift-Region der Feldeffekttransistorstruktur 102, der an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 erstrecken. Zumindest ein Teil des Stromausbreitungsabschnitts der Drift-Region kann zwischen der Abschirmungsdotierungsregion 104 und einem Abschnitt einer Body-Region der Feldeffekttransistorstruktur 102 angeordnet sein, der benachbart zu der Gate-Graben-Struktur 101 an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist.
  • Eine Nettodotierungskonzentration des Stromausbreitungsabschnitts der Drift-Region kann zwischen 2*1016 Dotierstoffatomen pro cm3 und 2*1017 Dotierstoffatomen pro cm3 (oder z.B. zwischen 5*1016 Dotierstoffatomen pro cm3 und 2*1017 Dotierstoffatomen pro cm3) liegen. Die Nettodotierungskonzentration kann eine maximale oder durchschnittliche Dotierungskonzentration des Stromausbreitungsabschnitts der Drift-Region sein. Z.B. kann die durchschnittliche Dotierungskonzentration eine gemessene Anzahl von Dotierstoffatomen pro Volumen gemittelt über die Stromausbreitungsabschnittsregion der Drift-Region sein. Z.B. kann die maximale Dotierungskonzentration eine größte Anzahl von Dotierstoffatomen pro Volumen in der Stromausbreitungsabschnittsregion der Drift-Region sein.
  • Andere Abschnitte der Drift-Region, die zwischen der zweiten Source/Drain-Region der FET-Struktur 102 und der Abschirmungsdotierungsregion 104 angeordnet sind, können eine niedrigere Netto- (z.B. maximale oder durchschnittliche) Dotierungskonzentration aufweisen als die Nettodotierungskonzentration des Stromausbreitungsabschnitts der Drift-Region. Z.B. kann die Nettodotierungskonzentration von anderen Abschnitten der Drift-Region zwischen 1*1015 Dotierstoffatomen pro cm3 und 2*1016 Dotierstoffatomen pro cm3 (oder z.B. 5*1015 Dotierstoffatomen pro cm3 und 1*1016 Dotierstoffatomen pro cm3) liegen. Die Nettodotierungskonzentration der Drift-Region kann basierend auf der Spannungsklasse des Halbleiterbauelements ausgewählt werden (z.B. 1*1015 cm-3 für ein 6500V Bauelement).
  • Die Abschirmungsdotierungsregion 104 kann eine Dotierung eines ersten Leitfähigkeitstyps aufweisen (z.B. p+-dotiert), wenn die FET-Struktur 102 z.B. eine n-Kanal-FET-Struktur ist. Z.B. kann der Leitfähigkeitstyp der Abschirmungsdotierungsregion 104 entgegengesetzt zu einem Leitfähigkeitstyp der Drift-Region der FET-Struktur 102 sein. Z.B. kann die Drift-Region der FET-Struktur 102 einen (unterschiedlichen) zweiten Leitfähigkeitstyp aufweisen (z.B. n-dotiert). In dem Aus-Zustand der FET-Struktur kann das elektrische Feld von einem Drain-Kontakt benachbart zu der Drift-Region nicht in das Gate-Oxid eindringen oder ist wesentlich reduziert, solange die Abschirmungsdotierungsregion 104 mit dem ersten Leitfähigkeitstyp um den Grabenboden 106, an der ersten Seitenwand 105 und an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 existiert.
  • Alternativ oder optional kann sich die Abschirmungsdotierungsregion 104 von der ersten Seitenwand 105 der Gate-Graben-Struktur 101 in Richtung (oder zu) einer Bodykontakt-Dotierungsregion erstrecken, die an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist. Z.B. kann ein Abschnitt der Abschirmungsdotierungsregion 104 direkt benachbart zu der Bodykontakt-Dotierungsregion angeordnet sein, die an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist. Die Bodykontakt-Dotierungsregion kann zwischen der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 und einer weiteren FET-Struktur angeordnet sein (z.B. einer Source-Drain-Region, einer Body-Region und einer Drift-Region einer weiteren FET-Struktur), steuerbar durch eine benachbarte Gate-Graben-Struktur 101 z.B. optional kann sich die Abschirmungsdotierungsregion 104 von der Body-Region der FET-Struktur 102 in Richtung (oder zu) einer Bodykontakt-Dotierungsregion erstrecken, die an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist. Optional oder alternativ kann sich die Abschirmungsdotierungsregion 104 von dem Stromausbreitungsabschnitt der Drift-Region der Feldeffekttransistorstruktur 102, die an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung (oder zu) der Bodykontakt-Dotierungsregion erstrecken, die an (oder benachbart zu) der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist.
  • Die Bodykontakt-Dotierungsregion kann eine hochdotierte Region des ersten Leitfähigkeitstyps sein (z.B. p++dotiert). Z.B. kann jede Bodykontakt-Dotierungsregion der FET-Struktur 102 eine durchschnittliche Dotierungskonzentration von mehr als 1×101 8 Dotierstoffatomen pro cm 3 (oder z.B. zwischen 1×1018 Dotierstoffatomen pro cm und 5×1019 Dotierstoffatomen pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann .B. eine gemessene Anzahl von Dotierstoffatomen pro Volumen gemittelt über eine Region von Interesse der Bodykontakt-Dotierungsregion der FET-Struktur 102 sein.
  • Die Bodykontakt-Dotierungsregion kann sich vertikal in das Halbleitersubstrat 103 von der ersten lateralen Seite (z.B. der Vorderseitenoberfläche) des Halbleitersubstrats erstrecken. Die Bodykontakt-Dotierungsregion kann ohmisch in Kontakt sein (oder verbunden sein) mit einer ersten Source/Drain-Kontaktstruktur der FET-Struktur 102. Die Bodykontakt-Dotierungsregion kann ferner z.B. mit der Abschirmungsdotierungsregion 104 der FET-Struktur 102 verbunden sein. Z.B. kann die Abschirmungsdotierungsregion 104 mit der ersten Source/Drain-Kontaktstruktur der Feldeffekttransistorstruktur 102 über die Bodykontakt-Dotierungsregion verbunden sein, die an der zweiten Seitenwand 107 (oder zumindest an einer Seitenwand 105, 107) der Gate-Graben-Struktur 110 angeordnet ist.
  • Das Halbleiterbauelement 100 kann eine Mehrzahl von Gate-Graben-Strukturen 101 umfassen, die lateral voneinander in einer ersten lateralen Richtung beabstandet sind. Alternativ oder optional kann das Halbleiterbauelement 100 eine Mehrzahl von Bodykontakt-Dotierungsregionen und eine Mehrzahl von Body-Regionen umfassen, die benachbart zu zumindest einer Seitenwand 105, 107 der Gate-Graben-Struktur 101 angeordnet sind. Die Mehrzahl der Bodykontaktregionen und die Mehrzahl der Body-Regionen kann abwechselnd entlang (oder in einer (zweiten) lateralen Richtung parallel zu) zumindest einer Seitenwand 105, 107 der Gate-Graben-Struktur 101 angeordnet sein. Optional kann sich jede Bodykontakt-Dotierungsregion lateral (in der ersten lateralen Richtung) von der Gate-Graben-Struktur 101 zu (oder in Richtung) einer benachbarten Gate-Graben-Struktur erstrecken. Optional oder zusätzlich kann eine Bodykontakt-Dotierungsregion, die an einer ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, eine kontinuierliche Dotierungsregion mit einer Bodykontakt-Dotierungsregion bilden, die an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist. Optional oder zusätzlich kann die kontinuierliche Bodykontakt-Dotierungsregion z.B. an den Seitenwänden 101, 107 und an dem Boden der Mehrzahl von Gate-Graben-Strukturen des Halbleiterbauelements gebildet sein.
  • Die Gate-Graben-Struktur 101 der FET-Struktur 102 kann eine Gate-Oxidschicht angeordnet an den Seitenwänden (z.B. an der ersten Seitenwand und der zweiten Seitenwand) und an dem Boden eines vertikalen Grabens umfassen. Die Gate-Oxidschicht der Gate-Graben-Struktur 101 kann eine maximale Dicke von weniger als 150 nm und eine minimale Dicke von mehr als 10 nm z.B. aufweisen. Die Gate-Graben-Struktur 101 der FET-Struktur 102 kann ferner ein elektrisch leitfähiges Gate-Material (z.B. Polysilizium) umfassen, das den Graben füllt.
  • Die Gate-Graben-Struktur 101 der FET-Struktur 102 kann sich von der ersten lateralen Seite (z.B. der Vorderseitenoberfläche) des Halbleitersubstrats 103 vertikal in das Halbleitersubstrat 103 erstrecken. Der Graben kann sich vertikal in das Halbleitersubstrat 103 von der ersten lateralen Seite (z.B. einer Vorderseitenoberfläche) des Halbleitersubstrats 103 durch eine erste Source/Drain-Region erstrecken und durch eine Body-Region benachbart zu der ersten Source/Drain-Region in Richtung (oder zu) einer Drift-Region der FET-Struktur 102.
  • Die FET-Struktur 102 des Halbleiterbauelements kann eine einer Mehrzahl von FET-Strukturen 102 des Halbleiterbauelements sein. Jede FET-Struktur 102 kann eine Metalloxidhalbleiter-Feldeffekttransistor-Zelle (MOSFET-Zelle; MOSFET = Metal Oxide Semiconductor Field Effect Transistor) oder eine Zelle eines Bipolartransistors mit isoliertem Gate (IGBT-Zelle; IGBT = Insulated Gate Bipolar Transistor) sein. Z.B. kann jede FET-Struktur 102 eine erste Source/Drain-Region mit einem zweiten Leitfähigkeitstyp (z.B. n++-dotiert), eine Body-Region mit einem ersten Leitfähigkeitstyp (z.B. p-dotiert) und eine Drift-Region (z.B. n-dotiert) umfassen, die benachbart zu der Gate-Graben-Struktur 101 an einer Seitenwand (z.B. der ersten Seitenwand 105) der Gate-Graben-Struktur 101 angeordnet sind. Z.B. kann eine erste Source/Drain-Region einer ersten FET-Struktur 102, eine Body-Region der ersten FET-Struktur und eine Drift-Region der ersten FET-Struktur benachbart zu der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet sein. Eine erste Source/Drain-Region einer zweiten (oder weiteren) FET-Struktur, eine Body-Region der zweiten FET-Struktur und eine Drift-Region der zweiten FET-Struktur können benachbart zu der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet sein. Das Halbleiterbauelement kann eine Mehrzahl von Gate-Graben-Strukturen zum Steuern der Mehrzahl von FET-Strukturen 102 umfassen.
  • Die erste Source/Drain-Region der FET-Struktur 102 kann eine durchschnittliche Dotierungskonzentration von mehr als 1×1018 Dotierstoffatomen pro cm3 (oder z.B. zwischen 1×1018 Dotierstoffatomen pro cm3 und 5×1019 Dotierstoffatomen pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann eine gemessene Anzahl von Dotierstoffatomen pro Volumen gemittelt über eine Region von Interesse der ersten Source/Drain-Region der FET-Struktur 102 sein.
  • Die Body-Region der FET-Struktur 102 kann eine durchschnittliche Dotierungskonzentration von zwischen 5*1016 Dotierstoffatomen pro cm3 und 1*1019 Dotierstoffatomen pro cm3 (oder z.B. 2*1017 Dotierstoffatomen pro cm3 und 1*1018 Dotierstoffatomen pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann z.B. eine gemessene Anzahl von Dotierstoffatomen pro Volumen gemittelt über eine Region von Interesse der Body-Region der FET-Struktur 102 sein.
  • Falls die FET-Struktur 102 eine MOSFET-Struktur ist, kann die Drift-Region der FET-Struktur zwischen der Body-Region der FET-Struktur 102 und einer zweiten Source/Drain-Region der FET-Struktur 102 angeordnet sein, die an einer zweiten lateralen Seite (z.B. einer Rückseitenoberfläche) des Halbleitersubstrats 103 angeordnet ist. Die zweite Source/Drain-Region der FET-Struktur kann z.B. einen zweiten Leitfähigkeitstyp aufweisen (z.B. n++-dotiert).
  • Falls die FET-Struktur 102 eine IGBT-Struktur ist, kann die Drift-Region der FET-Struktur zwischen der Body-Region der FET-Struktur 102 und einer Emitter/Kollektor-Region der FET-Struktur 102 angeordnet sein, die an einer zweiten lateralen Seite (z.B. einer Rückseitenoberfläche) des Halbleitersubstrats 103 angeordnet ist. Die Emitter/Kollektor-Region der FET-Struktur 102 kann einen ersten Leitfähigkeitstyp aufweisen (z.B. p+-dotiert). Optional kann eine hoch dotierte Feldstoppregion mit dem zweiten Leifähigkeitstyp (z.B. n+-dotiert) zwischen der Drift-Region und der Emitter/Kollektor-Region der FET-Struktur 102 angeordnet sein.
  • Eine Region, die den ersten Leitfähigkeitstyp aufweist, kann eine p-dotierte Region (z.B. verursacht durch Einlagern von Aluminium-Ionen oder Bor-Ionen) oder eine n-dotierte Region (z.B. verursacht durch Einlagern von Stickstoff-Ionen, Phosphor-Ionen oder Arsen-Ionen) sein. Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte n-dotierte Region oder p-dotierte Region an. Anders ausgedrückt kann der erste Leitfähigkeitstyp eine p-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine n-Dotierung anzeigen oder umgekehrt.
  • Wenn eine erste Gate-Spannung an die Gate-Graben-Struktur 101 angelegt wird, kann die Feldeffekttransistorstruktur 102 in einen Ein-Zustand geschaltet werden. Wenn die FET-Struktur 102 in einem Ein-Zustand ist, kann ein leitfähiger Kanal (z.B. ein n-Kanal) in der Body-Region zwischen der ersten Source/Drain-Region und der Drift-Region gebildet (oder induziert) werden. Der leitfähige Kanal kann in einem Teil der Body-Region benachbart zu der Gate-Graben-Struktur gebildet sein und ein Stromfluss kann zwischen der ersten Source/Drain-Region der FET-Struktur 102 und der Drift-Region auftreten.
  • Wenn eine zweite Gate-Spannung an die Gate-Graben-Struktur 101 angelegt wird, kann die Feldeffekttransistorstruktur 102 in einen Aus-Zustand geschaltet werden. Wenn die FET-Struktur 102 in einem Aus-Zustand ist, kann eine Verarmungsregion z.B. teilweise in der Abschirmungsdotierungsregion 104 und teilweise in der Drift-Region der Feldeffekttransistorstruktur 102 angeordnet sein. Die Verarmungsregion kann das Gate-Oxid von den hohen Feldstärken aus dem Drain abschirmen oder schützen.
  • Jedes Halbleiterbauelement 100 kann ein Leistungshalbleiterbauelement mit einer Durchbruchspannung oder Sperrspannung von mehr als 10V (z.B. einer Durchbruchspannung von 10V, 20V oder 50V), mehr als 100V (z.B. einer Durchbruchspannung von 200V, 300V, 400V oder 500V) mehr als 500V (z.B. einer Durchbruchspannung von 600V, 700V, 800V oder 1000V), mehr als 1000V (z.B. einer Durchbruchspannung von 1200V, 1500V, 1700V, 2000V, 3300V oder 6500V) sein.
  • Das Halbleitersubstrat 103 kann ein auf Silizium basierendes Halbleitersubstrat sein. Z.B. kann das Halbleitersubstrat ein Breitbandabstandhalbleitersubstrat mit einem Bandabstand größer als dem Bandabstand von Silizium (1,1 eV) sein. Z.B. kann das Halbleitersubstrat ein auf Siliziumcarbid (SiC) basierendes Halbleitersubstrat oder ein auf Galliumarsenid (GaAs) basierendes Halbleitersubstrat oder ein auf Galliumnitrid (GaN) basierendes Halbleitersubstrat sein.
  • Eine erste laterale Oberfläche oder Vorderseitenoberfläche des Halbleitersubstrats 103 kann eine Oberfläche des Halbleitersubstrats 103 in Richtung von Metallschichten, Isolierschichten und/oder Passivierungsschichten auf der Oberseite der Oberfläche des Substrats oder einer Oberfläche von einer dieser Schichten sein. Z.B. kann eine Vorderseite des Halbleitersubstrats 103 die Seite sein, an der aktive Elemente des Chips gebildet sind. Z.B. kann bei einem Leistungshalbleiterchip eine Chipvorderseite eine Seite des Chips sein, an der eine erste Source/Drain-Region und eine Gate-Region gebildet sind, und eine Chiprückseite kann eine Seite des Chips sein, an der eine zweite Source/Drain-Region gebildet ist. Z.B. können mehr komplexe Strukturen an der Chipvorderseite als an der Chiprückseite angeordnet sein.
  • Eine laterale Oberfläche des Halbleitersubstrats 103 kann eine im Wesentlichen ebene Ebene (z.B. unter Vernachlässigung von Unebenheiten der Halbleiterstruktur aufgrund des Herstellungsprozesses und der Gräben) sein. Z.B. kann die laterale Abmessung der lateralen Oberfläche des Halbleitersubstrats 103 mehr als 100-mal größer sein (oder mehr als 1000-mal oder mehr als 10000-mal) als eine maximale Höhe von Strukturen auf der Hauptoberfläche. Im Vergleich zu einem im Wesentlichen vertikalen Rand (der z.B. aus dem Trennen des Substrats des Chips von anderen resultiert) des Halbleitersubstrats 103 kann die laterale Oberfläche eine im Wesentlichen horizontale Oberfläche sein, die sich lateral erstreckt. Die laterale Abmessung der lateralen Oberfläche des Halbleitersubstrats 103 kann z.B. mehr als 100-mal größer sein (oder mehr als 1000-mal oder mehr als 10000-mal) als ein im Wesentlichen vertikaler Rand des Halbleitersubstrats 103.
  • Eine erste laterale Richtung kann z.B. eine Richtung im Wesentlichen parallel zu einer lateralen Oberfläche des Halbleitersubstrats sein. Eine zweite laterale Richtung kann z.B. eine Richtung im Wesentlichen parallel zu der lateralen Oberfläche des Halbleitersubstrats und orthogonal (oder senkrecht) zu der ersten lateralen Richtung sein. Eine vertikale Richtung kann z.B. eine Richtung orthogonal (oder senkrecht) zu der lateralen Oberfläche des Halbleitersubstrats sein.
  • Eine Herausforderung von Hochspannungs-MOSFETs ist der Schutz des Gate-Oxids gegen hohe Felder von der Drain-Seite in dem Aus-Zustand des Bauelements. Die Aufgabe wird sogar noch herausragender für MOSFETs basierend auf Breitbandabstandshalbleitern, wie z.B. GaN oder SiC, aufgrund ihrer viel größeren Durchbruchsfelder und ihrer viel dünneren/kürzeren Drift-Zonen. Das hohe Durchbruchsfeld (z.B. ≥ 2 MV/cm) von Breitbandabstandsmaterialien (wie z.B. SiC) kann verwendet werden, wenn das Gate-Oxid des MOSFET ordnungsgemäß geschützt ist. Das Feld in dem Gate-Oxid wird zumindest um einen Faktor 2,5 im Hinblick auf das Feld bei dem benachbarten SiC erhöht aufgrund der Differenz bei der relativen Permittivität zwischen Oxid und Siliziumcarbid. Somit kann der SiC-MOSFET auf eine Weise entworfen werden, sodass das elektrische Feld in dem Gate-Oxid bei allen Operationsbedingungen begrenzt ist.
  • Dies kann ausgeführt werden durch tiefe p-Typ-Implantationen, die eine JFET-artige Struktur unter dem Graben bilden können. Die JFET-artige Struktur kann als eine effiziente Abschirmung für das Gate-Oxid wirken. Sie kann jedoch zusätzlichen Widerstandswert zu dem Bauelement in dem Ein-Zustand addieren, was den Ein-Widerstandswert Ron beträchtlich begrenzt. Das Verwenden von tiefen p-Typ-Implantationen, die eine JFET-artige Struktur unter dem aktiven Zellbereich des MOSFET bilden kann aus Sicht der Herstellung schwierig und aufwendig sein, da entweder Implantationen hoher Energie oder mehrere EPI-Schichten benötigt werden. Ferner kann das „Öffnen“ des JFET, das sogenannte p-Loch, sehr kritisch sein und es kann nötig sein, dass dies sorgfältig eingestellt wird, um auf ein schmales Prozessfenster zu passen. Um einen niedrigen Ein-Widerstandswert (Ron × A) einerseits und eine gute Abschirmung des Gate-Oxids andererseits zu erreichen, kann der JFET-Widerstandswert der Abschirmungsstruktur reduziert oder beseitigt werden, während die Abschirmung des Gate-Oxids beibehalten wird.
  • Das Halbleiterbauelement 100 beschreibt ein Konzept zum Abschirmen des Gate-Oxids eines TMOSFET gegen hohe Drain-Spannungen in dem Aus-Zustand mithilfe eines leitenden Lochkanals. Das Halbleiterbauelement 100 schützt das Gate-Oxid vor dem Drain-Feld z.B. durch Abschirmen der aktiven Bauelementregion.
  • 1b zeigt eine schematische Darstellung 110 einer Variation des elektrischen Feldes (E) 141 im Hinblick auf die vertikale Distanz (z) 142 von der Abschirmungsdotierungsregion (p-dotiert) in Richtung der Drain-Region (n-dotiert), und eine Variation der Spannung (V) 143 im Hinblick auf die vertikale Distanz (z) 142.
  • Ein elektrisches Abschirmungsfeld Escreen wird durch die Abschirmungsdotierungsregion 104 zwischen dem Gate-Oxid (Ox) und der Drift-Region erzeugt. Folglich wird das Gate-Oxid zu einem bestimmten Grad vor dem elektrischen Feld von der Drain-Seite (Edrain) geschützt. Das elektrische Abschirmungsfeld, Escreen, das eine elektrische Feldrichtung entgegengesetzt zu dem Drain-Field, Edrain, aufweist, blockiert das elektrische Drain-Feld. Die Spannung in der Drift-Region fällt in Richtung Null z.B. an der Source-Region des Halbleiterbauelements.
  • Das Halbleiterbauelement 100 vermeidet, die p-Typ-Body-Regionen des MOSFET so nahe zueinander zu bringen, dass ihre Raumladungsregionen den Kanalbereich und das Gate-Oxid abschirmen. Das Halbleiterbauelement 100 vermeidet daher, dass die p-Typ-Bereiche einen parasitären JFET mit einem zusätzlichen Widerstandswert bilden. Z.B., je näher die p-Typ-Bereiche zueinander kommen, desto besser ist die Abschirmung aber desto höher der Beitrag des JFET-Widerstandswerts zu dem Ein-Widerstandswerts des Bauelements.
  • Das Halbleiterbauelement 100 vermeidet das Implementieren komplexer Strukturen innerhalb der Drift-Zone, was zu einer hohen Komplexität und relativ hohen Herstellungskosten führen kann. Z.B. kann ein komplexer Prozess zum Bilden von zwei epitaxialen Schichten oder sehr tiefen Implantationen mit hohen Dosen vermieden werden.
  • Das Halbleiterbauelement 100 vermeidet das Verbinden von p-Typ-Bereichen für eine Gate-Oxid-Abschirmung außerhalb des Zellenbereichs. Somit vermeidet das Halbleiterbauelement 100 sehr lange p-Bereiche mit hohem ohmschen Widerstandswert und langsamen Verbindungen. Das Halbleiterbauelement 100 vermeidet, dass die Stromverteilung bei Lawine inhomogen wird und vermeidet Risiken eines Latch-Up des parasitären Bipolarübergangstransistors.
  • Das Halbleiterbauelement 100 vermeidet die Verwendung komplexer Grabenkonzepte, um den Kontaktbereich der p-Typ-Regionen zu vergrößern.
  • Das Halbleiterbauelement 100 stellt daher z.B. ein robusteres Bauelement ohne zusätzliche Komplexitäten bereit.
  • 2a zeigt eine schematische Darstellung eines Halbleiterbauelements 200.
  • Das Halbleiterbauelement 200 kann ähnlich zu dem Halbleiterbauelement 100 sein, das z.B. in Verbindung mit 1a und 1b beschrieben ist. Z.B. zeigt 2a ein Bauelement (z.B. einen n-Kanal-Graben-MOSFET oder TMOSFET) mit einer flachen Schwellenanpassungs-(p-Typ) Dotierung um den Grabenboden.
  • Das Halbleiterbauelement 200 umfasst eine Gate-Graben-Struktur 101 einer Feldeffekttransistorstruktur, die in dem Halbleitersubstrat 103 angeordnet ist.
  • Das Halbleiterbauelement 200 umfasst ferner eine Abschirmungsdotierungsregion 104, die benachbart zu der Gate-Graben-Struktur 101 angeordnet ist. Die Abschirmungsdotierungsregion 104 weist eine Netto- (z.B. maximale oder durchschnittliche) Dotierungskonzentration von weniger als 2*1017 Dotierstoffatomen pro cm3 auf. Die Abschirmungsdotierungsregion 104 erstreckt sich von einer ersten Seitenwand 105 der Gate-Graben-Struktur 101 und entlang einem Boden 106 der Gate-Graben-Struktur 101 in Richtung einer zweiten Seitenwand 107 der Gate-Graben-Struktur 101.
  • Die Abschirmungsdotierungsregion 104 kann eine Schwellenanpassungs- (p-Typ) Implantationsregion sein. Z.B. kann sich die Abschirmungsdotierungsregion 104 von einem Abschnitt einer Body-Region 208a einer Feldeffekttransistorstruktur (FET-Struktur), die benachbart zu der Gate-Graben-Struktur 101 an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung (oder zu) einem Abschnitt einer Body-Region 208b einer weiteren Feldeffekttransistorstruktur erstrecken, die benachbart zu der Gate-Graben-Struktur 101 an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist.
  • Das Halbleiterbauelement 200 kann eine erste Source/Drain-Region (z.B. n++-dotiert) 209a umfassen, die in dem Halbleitersubstrat 103 an einer ersten lateralen Oberfläche 221 (z.B. einer Vorderseitenoberfläche) des Halbleitersubstrats 103 gebildet ist. Die Body-Region 208a der FET-Struktur kann zwischen der ersten Source/Drain-Region 209a der FET-Struktur und einem Abschnitt 211a einer Drift-Region 212 der FET-Struktur angeordnet sein. Der Abschnitt 211a der Drift-Region 212 kann eine (n-Typ) Stromausbreitungsregion (oder Schicht) der Drift-Region 212 sein. Ein niedrig dotierter Abschnitt 213 (z.B. eine n-Typ-Epitaxialregion) der Drift-Region 212 kann z.B. benachbart zu der Stromausbreitungsregion 211a der Drift-Region 212 angeordnet sein.
  • Die Stromausbreitungsregion 211A der Drift-Region 212 kann eine Netto- (maximale oder durchschnittliche) Dotierungskonzentration von weniger als 2×1017 Dotierstoffatomen pro cm 3 (oder z.B. weniger als 1×1017 Dotierstoffatomen pro cm3) aufweisen. Z.B. kann die Nettodotierungskonzentration der Stromausbreitungsregion 211A niedriger sein als die Nettodotierungskonzentration der Abschirmungsdotierungsregion 104.
  • Die Stromausbreitungsregion 211A der Drift-Region 212 kann eine höhere Netto- (minimale oder durchschnittliche) Dotierungskonzentration aufweisen der niedrig dotierte Abschnitt 213 der Drift-Region 212. Z.B. kann der niedrig dotierte Abschnitt 213 der Drift-Region 212 zwischen 1*1015 Dotierstoffatomen pro cm3 und 2*1016 Dotierstoffatomen pro cm3 liegen (oder z.B. zwischen 5*1015 Dotierstoffatomen pro cm3 und 1*1016 Dotierstoffatomen pro cm3). Z.B. kann die minimale Dotierungskonzentration eine kleinste Anzahl von Dotierstoffatomen pro Volumen in der Abschirmungsstromausbreitungsregion 211A der Drift-Region 212 sein.
  • Das Halbleiterbauelement 200 kann eine zweite Source/Drain-Region (z.B. n++-dotiert) 217 gebildet in dem Halbleitersubstrat 103 an einer zweiten (gegenüberliegenden) lateralen Seite 222 (z.B. einer Rückseitenoberfläche) des Halbleitersubstrats 103 umfassen. Die zweite Source/Drain-Region 217 kann benachbart zu der Drift-Region 212 angeordnet sein. Z.B. kann die Drift-Region 212 zwischen der zweiten Source/Drain-Region 217 und den Body-Regionen 208, 208B des Halbleiterbauelements 200 angeordnet sein. Die Drift-Region 212 kann eine kontinuierliche Dotierungsregion sein, die z.B. Drift-Regionen einer Mehrzahl von FET-Strukturen in dem Halbleiterbauelement 200 aufweist.
  • Die Gate-Graben-Struktur 101 der FET-Struktur 102 kann sich vertikal in das Halbleitersubstrat 103 von der ersten lateralen Seite 221 (z.B. der Vorderseitenoberfläche) des Halbleitersubstrats 103 erstrecken. Die Gate-Graben-Struktur 101 kann eine Gate-Oxidschicht 214 umfassen, die auf den Seitenwänden (z.B. auf der ersten Seitenwand 105 und der zweiten Seitenwand 107) und an dem Boden 106 eines vertikalen Grabens angeordnet ist. Die Gate-Graben-Struktur 101 der FET-Struktur 102 kann ferner eine Gate-Elektrode umfassen, die ein elektrisch leitfähiges Gate-Material 215 (z.B. Polysilizium) aufweist, das den Graben füllt.
  • Die erste Source/Drain-Region 209A einer ersten FET-Struktur, eine Body-Region 208A der ersten FET-Struktur und ein Abschnitt 211A einer Drift-Region 212 der ersten FET-Struktur können benachbart zu der Gate-Graben-Struktur 101 an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet sein. Eine erste Source/Drain-Region 209B einer zweiten (oder weiteren) FET-Struktur, eine Body-Region 208B der zweiten FET-Struktur und ein Abschnitt 211B einer Drift-Region 212 der zweiten FET-Struktur können benachbart zu der Gate-Graben-Struktur 101 an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet sein. Das Halbleiterbauelement 200 kann eine Mehrzahl von Gate-Graben-Strukturen zum Steuern der Mehrzahl von FET-Strukturen 102 des Halbleiterbauelements 200 umfassen.
  • Das Halbleiterbauelement 200 kann ferner eine erste Source/Drain-Kontaktstruktur 216 umfassen, die an der ersten lateralen Seite 221 des Halbleitersubstrats 103 angeordnet ist. Die erste Source/Drain-Kontaktstruktur 216 kann eine oder mehrere elektrisch leitfähige Schichten (z.B. Metallisierungsschichten und/oder Barriereschichten) umfassen, die ohmisch mit den ersten Source/Drain-Regionen (z.B. 209A, 209B) der Mehrzahl von FET-Strukturen des Halbleiterbauelements 200 verbunden sind. Die erste Source/Drain-Kontaktstruktur 216 kann elektrisch von der Gate-Graben-Struktur 101 durch eine elektrisch isolierende Zwischenschichtdielektrikum-Schicht (ILD-Schicht; ILD = Interlayer Dielectric) oder -Struktur 218 isoliert sein, die zwischen einem Abschnitt der Gate-Graben-Struktur 101 und der ersten Source/Drain-Kontaktstruktur 216 angeordnet ist.
  • Das Halbleiterbauelement 200 kann ferner ein oder mehrere Bodykontakt-Dotierungsregionen 219 umfassen. Jede Bodykontakt-Dotierungsregion 219 kann eine hoch dotierte Region des ersten Leitfähigkeitstyps sein (z.B. p++-dotiert). Die Bodykontakt-Dotierungsregion 219 kann sich vertikal in das Halbleitersubstrat 103 von der ersten lateralen Seite 221 (z.B. der Vorderseitenoberfläche) des Halbleitersubstrats 103 erstrecken.
  • Jede Bodykontakt-Dotierungsregion 219 kann ohmisch mit der ersten Source/Drain-Kontaktstruktur 216 in Kontakt (oder verbunden) sein. Jede Bodykontakt-Dotierungsregion 219 kann z.B. benachbart zu (oder lateral umgeben durch) zumindest einer Body-Region (z.B. 208B) einer FET-Struktur des Halbleiterbauelements 200 sein. Die Abschirmungsdotierungsregion 104 kann steuerbar sein durch (oder kurzgeschlossen sein mit der) die erste Source/Drain-Kontaktstruktur 216 über die zumindest eine Body-Region 208B und die Bodykontakt-Dotierungsregion 219. Jede Bodykontakt-Body-Region 219 kann zwischen benachbarten (oder aufeinanderfolgenden) Body-Regionen von FET-Strukturen des Halbleiterbauelements angeordnet sein. Die benachbarten Body-Regionen können z.B. zwischen benachbarten (oder aufeinanderfolgenden) Gate-Graben-Strukturen des Halbleiterbauelements angeordnet sein.
  • Mit einer Schwellenanpassungs-p-Dotierung (z.B. einer Abschirmungsdotierungsregion 104), die an dem Boden des Grabens angeordnet ist, kann ein Lochkanal z.B. bei einer Gate-Spannung VG = 0,0 V gebildet werden. Die Schwellenspannung für die Bildung des Lochstroms kann durch die Dotierungsdichte der flachen p-Region (z.B. der flachen Abschirmungsdotierungsregion 104) eingestellt werden. Die p-Dotierung der Abschirmungsdotierungsregion 104 kann nach dem Grabenätzen durch Bor-Eindiffusion, epitaxiales Wachstum oder geneigte Implantation eingebracht werden.
  • 2b und 2c zeigen schematische Darstellungen von Raumladungsregionen (SCRs; Space Charge Regions) (die auch als Verarmungsregionen bezeichnet werden) und leitfähigen p-Kanälen und n-Kanälen, die sich in einem Transistor-Aus-Zustand und/oder einem Transistor-Ein-Zustand bilden können.
  • 2b zeigt eine schematische Darstellung 210 des Halbleiterbauelements 200 (z.B. ein TMOSFET mit flacher p-Dotierung um den Grabenboden) in einem Aus-Zustand.
  • In dem Aus-Zustand (z.B. wenn die Gate-Spannung VG kleiner ist als 0,0 V) kann der vertikale Strompfad abgeschnürt werden (z.B. aufgrund der Bildung von Raumladungsregionen 223 zwischen der Abschirmungsdotierungsregion 104 und den Stromausbreitungsabschnitten 211 der Drift-Region des Halbleiterbauelements 200). Die n++-Source-Region (z.B. die ersten Source/Drain-Regionen 209a, 209b) können somit elektrisch isoliert werden. Die Struktur, die durch die p-Typ-Body-Region 208a an der ersten Seitenwand 105 der Gate-Graben-Struktur 101, dem Boden 106 der Gate-Graben-Struktur 101 und der p-Typ-Body-Region 208b an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 gebildet wird, kann ein selbstleitender, vergrabener p-Kanal-MOSFET sein.
  • 2c zeigt eine schematische Darstellung 220 des Halbleiterbauelements 200 (z.B. einen TMOSFET mit flacher p-Dotierung um den Grabenboden) in einem Ein-Zustand.
  • In dem Ein-Zustand (z.B. wenn die Gate-Spannung VG größer ist als eine Schwellenspannung) können die p-Typ-Body-Regionen 208a, 208b an der Metalloxidhalbleiterschnittstelle (MOS-Schnittstelle) invertiert werden und ein Elektronenstrom kann zwischen Source (z.B. der ersten Source/Drain-Region) und dem Drain (z.B. der zweiten Source/Drain-Region) fließen. Eine Richtung des Stroms (z.B. Source-Strom) ist durch den Pfeil 224 angezeigt. Die Raumladungsregion zwischen der Abschirmungsdotierungsregion 104 und den Stromausbreitungsabschnitten 211 der Drift-Region kann vernachlässigbar sein. Eine Raumladungsregion 225 kann z.B. zwischen den induzierten Kanalregionen und den Body-Regionen 208a, 208b und/oder zwischen den Body-Regionen 208a, 208b und dem Stromausbreitungsabschnitt 211 der Drift-Region angeordnet sein.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 2a-2c gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1a-1b) oder nachfolgend (3a-8c) beschriebenen Ausführungsbeispiele erwähnt wurden.
  • 3a-3c zeigen schematische Darstellungen eines Halbleiterbauelements 300.
  • Das Halbleiterbauelement 300 kann ähnlich zu dem Halbleiterbauelement 200 sein, das z.B. in Verbindung mit 2a-2c beschrieben wurde. Anstatt der Situation jedoch, dass jede Body-Kontakt-Body-Region zwischen benachbarten (oder aufeinanderfolgenden) Body-Regionen von FET-Strukturen des Halbleiterbauelements angeordnet ist und die benachbarten Body-Regionen zwischen benachbarten (oder aufeinanderfolgenden) Gate-Graben-Strukturen des Halbleiterbauelements angeordnet sind, kann das Halbleiterbauelement 300 eine Mehrzahl von Body-Kontakt-Dotierungsregionen 319 und eine Mehrzahl von Body-Regionen 208a umfassen, die abwechselnd entlang (oder in einer lateralen Richtung parallel zu) zumindest einer Seitenwand (z.B. 105, 107) der Gate-Graben-Struktur 101 angeordnet sind.
  • 3a zeigt eine schematische Darstellung einer Draufsicht des Halbleiterbauelements 300. Die Mehrzahl der Body-Kontakt-Dotierungsregionen 319a und eine Mehrzahl von ersten Source/Drain-Regionen 209a kann abwechselnd in einer lateralen Richtung (z.B. der zweiten lateralen Richtung) parallel zu zumindest einer Seitenwand (z.B. 105, 107) der Gate-Graben-Struktur 101 angeordnet sein. Zusätzlich dazu kann die Mehrzahl der Body-Kontakt-Dotierungsregionen 319a und eine Mehrzahl von Body-Regionen 209 abwechselnd in einer lateralen Richtung (z.B. der zweiten lateralen Richtung) parallel zu zumindest einer Seitenwand (z.B. 105, 107) der Gate-Graben-Struktur 101 angeordnet sein. Die Mehrzahl der ersten Source/Drain-Regionen 209a und die Mehrzahl der Body-Kontakt-Dotierungsregionen kann benachbart zu einer Seitenwand der Gate-Graben-Struktur 101 an beiden Seitenwänden (z.B. an der ersten Seitenwand 105 und an der zweiten Seitenwand 107) der Gate-Graben-Struktur 101 angeordnet sein. Das Halbleiterbauelement 300 kann eine Mehrzahl von Gate-Graben-Strukturen 101 (z.B. Grabenstreifen) umfassen, die sich z.B. lateral in der zweiten lateralen Richtung erstrecken.
  • 3b zeigt eine schematische Darstellung 310 eines Querschnitts A-A‘ des Halbleiterbauelements 300 durch die ersten Source/Drain-Regionen 209a, 209b und Body-Regionen 208a, 208b (z.B. einen Querschnitt durch die Kanalregion) und orthogonal zu einer lateralen Hauptoberfläche des Halbleitersubstrats 103. Jede Body-Region kann sich z.B. von einer Seitenwand der Gate-Graben-Struktur 101 zu (oder in Richtung) einer Seitenwand einer benachbarten Gate-Graben-Struktur erstrecken.
  • Jede erste Source/Drain-Region (z.B. n++-Regionen) kann sich von einer Seitenwand der Gate-Graben-Struktur 101 zu (oder in Richtung) einer Seitenwand einer benachbarten Gate-Graben-Struktur erstrecken. Die erste Source/Drain-Region (z.B. n++-Regionen) 209a, 209b kann z.B. vertikal benachbart zu den Body-Regionen 208a, 208b des Halbleiterbauelements 300 angeordnet sein.
  • 3c zeigt eine schematische Darstellung 320 eines Querschnitts B-B‘ des Halbleiterbauelements 300 durch die Body-Kontakt-Dotierungsregionen 319a, 319b (z.B. einen Querschnitt durch Body-Diodenregion) und orthogonal zu einer lateralen Hauptoberfläche des Halbleitersubstrats 103. Jede Body-Kontakt-Dotierungsregion 319a, 319b kann sich z.B. lateral von einer Seitenwand der Gate-Graben-Struktur 101 zu (oder in Richtung) einer Seitenwand einer benachbarten Gate-Graben-Struktur erstrecken. Die Gate-Graben-Struktur 101 kann sich z.B. vertikal tiefer in das Halbleitersubstrat 103 erstrecken als die vertikalen Erstreckungen der Body-Kontakt-Dotierungsregionen 319a, 319b.
  • Eine niederohmigere Verbindung des vergrabenen p-Kanals (Abschirmungsdotierungsregion 104) kann in der dritten Dimension erreicht werden über abwechselnde Source (n++) /Body- und tiefe Body-Kontakt- (p++) -Regionen. Das dreidimensionale Konzept kann eine niederohmige elektrische Verbindung zu dem Lochkanal (z.B. der Abschirmungsdotierungsregion 104) aufgrund einer kontinuierlichen p++-Body-Kontaktregion benachbart zu und verbunden mit der Abschirmungsdotierungsregion 104 ohne eine Body-Region dazwischen bereitstellen.
  • Ferner kann eine Abstands-Reduzierung bereitgestellt werden und ein größerer Bereich kann z.B. für die Body-Diode verfügbar sein.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 3a-3c gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1-2c) oder nachfolgend (4a-8c) beschriebenen Ausführungsbeispiele erwähnt wurden.
  • 4a-4c zeigen schematische Darstellungen eines Halbleiterbauelements 400.
  • Das Halbleiterbauelement 400 kann ähnlich zu dem Halbleiterbauelement 300 sein, das z.B. in Verbindung mit 3a-3c beschrieben wurde. Das Halbleiterbauelement 400 kann ein TMOSFET mit einer flachen p-Dotierung, die um den Grabenboden gebildet ist, und ein Lochkanal kann bei VS = 0,0 V gebildet werden, und einer Öffnung 426 auf einer Seite der Gate-Graben-Struktur 101 sein.
  • Anstatt der Situation, dass die Abschirmungsdotierungsregion 104 direkt benachbart zu der Body-Region der FET-Struktur angeordnet ist, kann sich die Abschirmungsdotierungsregion 104 von einem Abschnitt einer Drift-Region der Feldeffekt-Transistorstruktur 102, der an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 erstrecken. Z.B. kann sich die Abschirmungsdotierungsregion 104 von einem Stromausbreitungsabschnitt 411A einer Drift-Region 212 der Feldeffekttransistorstruktur, die an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 erstrecken. Z.B. kann zumindest ein Teil des Stromausbreitungsabschnitts 411A der Drift-Region 212 zwischen der Abschirmungsdotierungsregion 104 und einem Abschnitt einer Body-Region 208A der ersten Feldeffekttransistorstruktur angeordnet sein, der benachbart zu der Gate-Graben-Struktur 101 an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist.
  • Eine Netto- (minimale oder durchschnittliche) Dotierungskonzentration des Stromausbreitungsabschnitts 411A der Drift-Region 212 kann größer sein als eine Nettodotierungskonzentration der Abschirmungsdotierungsregion 104. Z.B. kann die Nettodotierungskonzentration des Stromausbreitungsabschnitts 411A der Drift-Region hoch genug sein, um die Abschirmungsdotierungsregion 104 zu überkompensieren. Z.B. kann die Nettodotierungskonzentration des Stromausbreitungsabschnitts 411A der Drift-Region zwischen 2*1016 Dotierstoffatomen pro cm 3 und 2*1017 Dotierstoffatomen pro cm3 liegen (oder z.B. zwischen 5*1016 Dotierstoffatomen pro cm3 und 2*1017 Dotierstoffatomen pro cm3).
  • Die Body-Kontakt-Dotierungsregion 419 kann an (oder benachbart zu) der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet sein. Z.B. kann sich die Body-Kontakt-Dotierungsregion 419 (vertikal) entlang der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 von der ersten lateralen Seite 211 des Halbleitersubstrats 103 zu (oder in Richtung) der Drift-Region 212 erstrecken. Z.B. kann sich die Body-Kontakt-Dotierungsregion 419 (vertikal) von der ersten lateralen Seite 211 des Halbleitersubstrats 103 zu (oder in Richtung) des niedrig dotierten 213 epitaxialen Abschnitts der Drift-Region 212 erstrecken. Die Body-Kontakt-Dotierungsregion 419 kann sich z.B. vertikal tiefer in das Halbleitersubstrat 103 erstrecken als die vertikale Erstreckung der Gate-Graben-Struktur 101. Die Body-Kontakt-Dotierungsregion 419 kann eine hoch dotierte Region des ersten Leitfähigkeitstyps sein (z.B. p++-dotiert).
  • Die Body-Kontakt-Dotierungsregion 419 kann ohmisch in Kontakt (oder verbunden mit) der ersten Source/Drain-Kontaktstruktur 216 an der ersten lateralen Seite 221 des Halbleitersubstrats 103 sein. Die Body-Kontakt-Dotierungsregion 416 kann z.B. ferner direkt benachbart zu einem Abschnitt der Abschirmungsdotierungsregion 104 an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 oder an dem Boden 106 der Gate-Graben-Struktur 101 angeordnet sein. Z.B. kann die Abschirmungsdotierungsregion 104 in Verbindung mit der ersten Source/Drain-Kontaktstruktur 216 der Feldeffekttransistorstruktur über die Body-Kontakt-Dotierungsregion 419 sein, die z.B. an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist.
  • Um zu verhindern, dass die Injektion der Elektronen (aus dem Kanal in die Drift-Zone des MOSFET) aufgrund der Raumladungsregion verhindert wird, die durch ionisierte Akzeptoren um den Graben gebildet wird, kann die Injektion von Elektronen durch Öffnen der Schwellenanpassungs-p-Implantation (z.B. der Abschirmungsdotierungsregion 104) auf einer Seite (z.B. der ersten Seitenwand 105) der Gate-Graben-Struktur 101 verbessert werden. Z.B. kann die Öffnung 426 der Schwellenanpassungs-p-Implantation (Abschirmungsdotierungsregion 104) mit einer schmalen Stromausbreitungsimplantation gebildet werden (die die Stromausbreitungsregion 411A der Driftregion 212 bildet), mit einer Dosis, die groß genug ist, um die vergrabene p-Implantation (z.B. die Abschirmungsdotierungsregion) direkt unter der Body-Region 208A der FET-Struktur zu überkompensieren.
  • Auf der anderen Seite (z.B. der zweiten Seitenwand 107) der Gate-Graben-Struktur 101 kann die hochdotierte tiefe p-Säule (z.B. die Body-Kontakt-Dotierungsregion 419) die erste Source/Drain-Kontaktstruktur 216 z.B. dauerhaft mit der vergrabenen p-Region (z.B. der Abschirmungsdotierungsregion 104) verbinden.
  • 4b und 4c zeigen schematische Darstellungen von Raumladungsregionen (SCRs) (auch bezeichnet als Verarmungsregionen), leitfähigen p-Kanälen und n-Kanälen, die sich in einem Transistor-Aus-Zustand und/oder einem Transistor-Ein-Zustand bilden können.
  • 4b zeigt eine schematische Darstellung 410 des Halbleiterbauelements 400 (z.B. einen TMOSFET mit einer flachen p-Dotierung und einer Öffnung auf einer Seite des Grabens) in einem Aus-Zustand.
  • In dem Aus-Zustand (z.B. wenn die Gate-Spannung kleiner ist als 0,0 V) kann das vergrabene p (Abschirmungsdotierungsregion 104) die Grabenecken der Gate-Graben-Struktur 101 und das Gate-Oxid der Gate-Graben-Struktur 101 vor dem Drain-Feld schützen. Z.B. kann eine Raumladungsregion 423 zwischen der Abschirmungsdotierungsregion 104 und den Stromausbreitungsabschnitten 211 der Drift-Region angeordnet sein. Ferner kann eine Raumladungsregion z.B. zwischen der Abschirmungsdotierungsregion 104 und der Gate-Graben-Struktur 101 angeordnet sein.
  • 4c zeigt eine schematische Darstellung 420 des Halbleiterbauelements 400 (z.B. ein TMOSFET mit flacher p-Dotierung und einer Öffnung auf einer Seite des Grabens) in einem Ein-Zustand.
  • In dem Ein-Zustand (z.B. wenn die Gate-Spannung größer ist als eine Schwellenspannung), kann die p-Typ-Body-Region 208A an der Metalloxidhalbleiter-Schnittstelle (MOS-Schnittstelle) invertiert werden, die einen Kanal mit Inversionsladung 427 bildet, und ein Elektronenstrom kann zwischen Source (z.B. der ersten Source/Drain-Region 209A) und dem Drain (z.B. der zweiten Source/Drain-Region) fließen. Eine Distanz zwischen der Body-Region und der Abschirmungsdotierungsregion ist durch den Pfeil 424 angezeigt. Bei dieser Struktur wird der Strom nicht durch eine Raumladungsregion 428 (aus ionisierten Akzeptoren) behindert, da die Schwellenanpassungs-p-Region direkt unter der Body-Region geöffnet ist 208A, wodurch z.B. ein vertikaler JFET (p-Loch) mit der p-Typ-Body-Region 208A gebildet wird.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 4a-4c gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1-3c) oder nachfolgend (5a-8c) beschriebenen Ausführungsbeispiele erwähnt wurden.
  • 5a-5c zeigen schematische Darstellungen eines Halbleiterbauelements.
  • Das Halbleiterbauelement 500 kann ähnlich zu dem Halbleiterbauelement 400 sein, das z.B. in 4a-4c beschrieben ist.
  • Anstatt der Situation jedoch, dass sich die Abschirmungsdotierungsregion 104 von einem Abschnitt der Drift-Region, der benachbart zu der Gate-Graben-Struktur 101 an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, zu einer Body-Kontakt-Dotierungsregion erstreckt, die an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist, kann sich die Abschirmungsdotierungsregion 104 von einem Abschnitt 411A (z.B. einer Stromausbreitungsregion) einer Drift-Region 212 der Feldeffekttransistorstruktur, der an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist, in Richtung eines Abschnitts 411B (z.B. einer Stromausbreitungsregion) der Driftregion 212 einer weiteren Feldeffekttransistorstruktur erstrecken, der benachbart zu der Gate-Graben-Struktur 101 an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist.
  • 5a zeigt eine schematische Darstellung eines Querschnitts A-A‘ des Halbleiterbauelements 500 durch die ersten Source/Drain-Regionen 209A, 209B (z.B. einen Querschnitt durch die Kanalregion) und orthogonal zu einer lateralen Hauptoberfläche (z.B. erste laterale Seite 221) des Halbleitersubstrats 103.
  • Zumindest ein Teil der Stromausbreitungsregion 411A der Drift-Region 212 kann zwischen der Abschirmungsdotierungsregion 104 und einem Abschnitt einer Body-Region 208A der ersten Feldeffekttransistorstruktur angeordnet sein, der benachbart zu der Gate-Graben-Struktur 101 an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 angeordnet ist. Zusätzlich dazu kann zumindest ein Teil der Stromausbreitungsregion 411B der Drift-Region 212 zwischen der Abschirmungsdotierungsregion 104 und einem Abschnitt einer Body-Region 208B einer weiteren (oder zweiten) Feldeffekttransistorstruktur angeordnet sein, der benachbart zu der Gate-Graben-Struktur 101 an der zweiten Seitenwand 107 der Gate-Graben-Struktur 101 angeordnet ist.
  • Z.B. können Öffnungen 426 der Schwellenanpassungs-p-Implantation (Abschirmungsdotierungsregion 104) mit Stromausbreitungsimplantationen gebildet sein (z.B. den Stromausbreitungsregionen 411A, 411B der Drift-Region 212), die an der ersten Seitenwand 105 der Gate-Graben-Struktur 101 und an der zweiten Seitenwand 107 zwischen den Body-Regionen 208A, 208B und der Abschirmungsdotierungsregion 104 angeordnet sind.
  • Ähnlich zu dem Halbleiterbauelement, das in Verbindung mit 3 beschrieben ist, kann das Halbleiterbauelement 500 eine Mehrzahl von Body-Kontakt-Dotierungsregionen 519A und eine Mehrzahl von Body-Regionen 208A umfassen, die abwechselnd entlang zumindest einer Seitenwand (z.B. 105, 107) der Gate-Graben-Struktur 101 angeordnet sind.
  • 5b zeigt eine schematische Darstellung 510 einer Draufsicht des Halbleiterbauelements 500. Das Halbleiterbauelement 500 kann z.B. ein TMOSFET mit einer flachen p-Dotierung um den Grabenboden, Öffnungen der Schwellenanpassungs-p-Implantationen unter dem Body und mit abwechselnden n++-Body- und p++-Regionen in der dritten Dimension sein. Die Mehrzahl der Body-Kontakt-Dotierungsregionen 519A und eine Mehrzahl von Body-Regionen 208A können abwechselnd entlang zumindest einer Seitenwand (z.B. 105, 107) der Gate-Graben-Struktur 101 angeordnet sein. Z.B. kann der vergrabene p-Kanal in der dritten Dimension über abwechselnde n++-Body und tiefe p++-Regionen verbunden sein.
  • 5c zeigt eine schematische Darstellung 520 eines Querschnitts B-B‘ des Halbleiterbauelements 500 durch die Body-Kontakt-Dotierungsregionen 519A, 519B (z.B. einen Querschnitt durch die Body-Dioden-Region) und orthogonal zu einer lateralen Hauptoberfläche des Halbleitersubstrats 103. Jede Body-Kontakt-Dotierungsregion 519A, 519B kann sich z.B. lateral von einer Seitenwand der Gate-Graben-Struktur 101 zu (oder in Richtung) einer Seitenwand einer benachbarten Gate-Graben-Struktur erstrecken. Die Body-Kontakt-Dotierungsregion 519A, 519B kann sich z.B. vertikal tiefer in das Halbleitersubstrat 103 erstrecken als die vertikalen Erstreckungen der Gate-Graben-Struktur 101. Z.B. können die Body-Kontakt-Dotierungsregionen 519A, 519B eine einzelne, kontinuierliche Body-Kontakt-Dotierungsregion bilden, wobei zumindest ein Teil der kontinuierlichen Body-Kontakt-Dotierungsregion benachbart zu den (oder um die) Böden 106 der Mehrzahl von Gate-Graben-Strukturen 101 angeordnet sein kann.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 5a-5c gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1-4c) oder nachfolgend (6-8c) beschriebenen Ausführungsbeispiele erwähnt wurden.
  • 6 zeigt eine schematische Darstellung eines Halbleiterbauelements 600.
  • Das Halbleiterbauelement 600 umfasst eine Gate-Graben-Struktur 101 einer Feldeffekttransistorstruktur 102, die in einem Halbleitersubstrat 103 angeordnet ist.
  • Das Halbleiterbauelement 600 umfasst ferner eine Abschirmungsdotierungsregion 104, die benachbart zu der Gate-Graben-Struktur 101 angeordnet ist. Die Abschirmungsdotierungsregion 104 weist eine Dicke von weniger als 500 nm auf. Die Abschirmungsdotierungsregion 104 erstreckt sich von einer ersten Seitenwand 105 der Gate-Graben-Struktur 101 und entlang einem Boden 106 der Gate-Graben-Struktur 101 in Richtung einer zweiten Seitenwand 107 der Gate-Graben-Struktur 101.
  • Da sich die Abschirmungsdotierungsregion 104 von einer ersten Seitenwand 105 der Gate-Graben-Struktur 101 und entlang einem Boden 106 der Gate-Graben-Struktur 101 in Richtung einer zweiten Seitenwand 107 der Gate-Graben-Struktur 101 erstreckt, können FET-Strukturen (Feldeffekttransistorstrukturen) bereitgestellt werden, die zuverlässiger und/oder robuster sind. Z.B. kann das Gate-Oxid einer FET-Struktur gegen hohe Drain-Spannungen in dem Aus-Zustand abgeschirmt sein.
  • Das Halbleiterbauelement 600 kann ähnlich zu den Halbleiterbauelementen sein, die in Verbindung mit 1-5c beschrieben sind. Z.B. kann das Halbleiterbauelement 600 ein oder mehrere oder alle der Merkmale der Halbleiterbauelemente umfassen, die im Hinblick auf 1-5c beschrieben sind.
  • Die Abschirmungsdotierungsregion 104 weist z.B. eine maximale Dicke von weniger als 500 nm (oder z.B. weniger als 400 nm oder z.B. weniger als 300 nm oder z.B. zwischen 50 nm und 100 nm) auf. Die Abschirmungsdotierungsregion 104 kann eine Nettodotierungskonzentration von weniger als 2*1017 Dotierstoffatomen pro cm3 (oder z.B. weniger als 5*1016 Dotierstoffatomen pro cm 3 oder z.B. zwischen 5*1015 Dotierstoffatomen pro cm3 und 2*1017 Dotierstoffatomen pro cm3) aufweisen.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 6 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1-5) oder nachfolgend (7a-8c) beschriebenen Ausführungsbeispiele erwähnt wurden.
  • 7a zeigt eine schematische Darstellung einer Schaltung 700 zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements.
  • Die Schaltung 700 umfasst ein Steuerungsmodul 731, das ausgebildet ist, um ein Gate-Steuerungssignal 732 zum Steuern von zumindest einem Gate der Feldeffekttransistorstruktur zu erzeugen.
  • Das Steuerungsmodul 731 ist ausgebildet, um das Gate-Steuerungssignal 732 mit einer ersten Gate-Spannung Vg1 zu erzeugen, derart, dass eine Abschirmungskanalregion zwischen zumindest einer Gate-Isolationsschicht und einer Drift-Region der Feldeffekttransistorstruktur in einem Aus-Zustand des Feldeffekttransistors erzeugt wird. Die Abschirmungskanalregion weist einen unterschiedlichen Leitfähigkeitstyp auf als ein Leitfähigkeitstyp der Drift-Region.
  • Das Steuerungsmodul 731 ist ferner ausgebildet, um das Gate-Steuerungssignal 732 mit einer zweiten Gate-Spannung Vg2 derart zu erzeugen, dass eine leitende Kanalregion an der Schnittstelle zwischen der zumindest einen Gate-Isolationsschicht und der Body-Region in einem Ein-Zustand des Feldeffekttransistors gebildet wird. Die leitende Kanalregion weist denselben Leitfähigkeitstyp auf wie der Leitfähigkeitstyp der Drift-Region.
  • Da das Steuerungsmodul 731 ausgebildet ist, um das Gate-Steuerungssignal 732 mit einer ersten Gate-Spannung Vg1 derart zu erzeugen, dass eine Abschirmungskanalregion zwischen der zumindest einen Gate- und einer Drift-Region der Feldeffekttransistorstruktur erzeugt wird, können Feldeffekttransistorstrukturen (FET-Strukturen) bereitgestellt werden, die zuverlässiger und robuster sind. Z.B. kann das Gate-Oxid einer FET-Struktur gegen hohe Drain-Spannungen in dem Aus-Zustand durch die Abschirmungskanalregion abgeschirmt werden.
  • In dem Aus-Zustand des Halbleiterbauelements (oder der FET-Struktur) kann eine hohe Blockier-Spannung an den Drain angelegt werden. Angenommen, die FET-Struktur ist eine n-Kanal-FET-Struktur, kann ein kontinuierlicher (Loch-) Kanal (z.B. eine Abschirmungskanalregion) um den Grabenboden und -ecken gebildet werden, wenn die Gate-Spannung Vg1 in dem Sperrzustand die Schwellenspannung der n-Typ-Drift-Zone um den Boden des Grabens überschreitet. Da dieser (Drift-) Bereich üblicherweise n-dotiert ist, um eine effiziente Stromausbreitung zu erlauben, kann ein Lochkanal (z.B. eine Abschirmungskanalregion) in dem Bauelement (oder der FET-Struktur) gebildet werden, wenn z.B. eine ausreichend hohe negative Spannung an das Gate angelegt ist. Die Abschirmungskanalregion, die basierend auf der ersten Gate-Spannung erzeugt wird, kann vorwiegend positive Ladungsträger umfassen. Z.B. kann die erste Gate-Spannung Vgl, die an das Gate zum Bilden der Abschirmungskanalregion angelegt ist, weniger sein als 0 V (oder z.B. weniger als -5 V, weniger als -10 V oder weniger als -20 V) für den n-Kanal-Feldeffekttransistor, an den eine Source-Spannung von 0 V bereitgestellt wird.
  • Für eine p-Kanal-FET-Struktur kann die erste Gate-Spannung Vgl, die an das Gate zum Bilden der Abschirmungskanalregion angelegt ist, mehr als 0 V (oder z.B. mehr als 5 V, mehr als 10 V oder mehr als 20 V) für den p-Kanal-Feldeffekttransistor sein, dem eine Source-Spannung von 0 V bereitgestellt wird. Die Abschirmungskanalregion, die basierend auf der ersten Gate-Spannung erzeugt wird, kann z.B. vorherrschend negative Ladungsträger umfassen.
  • In dem Ein-Zustand des Halbleiterbauelements (oder der FET-Struktur) (z.B. wenn die Gate-Spannung Vg2 größer ist als eine Schwellenspannung), kann die p-Typ-Body-Region an der Metalloxidhalbleiter-Schnittstelle (MOS-Schnittstelle) invertiert werden, wodurch ein Kanal mit Inversionsladung gebildet wird, und ein Elektronenstrom kann zwischen der ersten Source/Drain-Region und der zweiten Source/Drain-Region fließen.
  • 7b zeigt eine schematische Darstellung eines Halbleiterbauelements 710, das eine Mehrzahl von FET-Strukturen (z.B. Graben-MOSFETs) umfasst, die durch die Schaltung 700 steuerbar sein können.
  • Das Halbleiterbauelement 710 kann ähnliche (oder identische) Merkmale aufweisen wie das Halbleiterbauelement 200, das in Verbindung mit 2a beschrieben wurde, außer dass die Abschirmungskanalregion 704 des Halbleiterbauelements 710 basierend auf der ersten Gate-Spannung Vg1 und nicht durch Dotieren gebildet wird.
  • Z.B. kann das Halbleiterbauelement 710 die eine oder die mehreren Body-Kontakt-Dotierungsregionen 219 umfassen. Z.B. kann eine elektrische Verbindung zwischen dem Source-Metall 216 und dem Lochkanal 704 um den Grabenboden in dem Aus-Zustand über eine vollständig implantierte p-Ober-Säule 219 realisiert werden, die einen ohmschen Kontakt mit dem Source-Metall 216 herstellt und es mit der p-Typ-Body-Region 208A verbindet. Z.B. kann jede Body-Kontakt-Dotierungsregion 219 (z.B. eine vollständig implantierte p-Typ-Source) ohmsch mit der ersten Source/Drain-Kontaktstruktur 216 in Kontakt (oder verbunden) sein und kann z.B. benachbart zu (oder verbunden mit) zumindest einer Body-Region (z.B. 208A) einer FET-Struktur des Halbleiterbauelements 200 angeordnet sein. Die Abschirmungskanalregion 704 kann z.B. steuerbar sein durch (oder kurzgeschlossen sein mit der) die erste Source/Drain-Kontaktstruktur 216 über die zumindest eine Body-Region 208A und die Body-Kontakt-Dotierungsregion 219.
  • Die Abschirmungskanalregion 704 kann ähnliche Charakteristika zu der Abschirmungsdotierungsregion aufweisen, die in Verbindung mit 2a beschrieben ist (und/oder 1-5c). Z.B. kann sich die Abschirmungskanalregion 704 von einer ersten Seitenwand 105 der Gate-Graben-Struktur 101 und entlang einem Boden 106 der Gate-Graben-Struktur 101 in Richtung einer zweiten Seitenwand 107 der Gate-Graben-Struktur 101 erstrecken.
  • 7c zeigt eine schematische Darstellung eines weiteren Halbleiterbauelements 720, das eine Mehrzahl von FET-Strukturen umfasst, die durch die Schaltung 700 steuerbar sein können.
  • Das Halbleiterbauelement 720 kann ähnliche (oder identische) Merkmale aufweisen, wie das Halbleiterbauelement 710, das in Verbindung mit 7b beschrieben ist, außer dass zumindest ein Teil der ersten Source/Drain-Kontaktstruktur 216 in dem Source-Kontaktgraben 733 (oder Rille) gebildet sein kann, der an der ersten lateralen Seite 221 des Halbleitersubstrats 103 angeordnet ist. Z.B. kann eine elektrische Verbindung zwischen dem Source-Metall 216 und dem Lochkanal 704 um den Grabenboden in dem Aus-Zustand über geätzte Rillenkontakte und tiefe p++-Implantationen realisiert werden.
  • Jeder Source-Kontaktgraben 733 kann sich vertikal von der ersten Seitenoberfläche 221 des Halbleitersubstrats 103 in die erste Source/Drain-Region (z.B. 209A, 209C) und zumindest teilweise in eine Body-Kontakt-Dotierungsregion 219 erstrecken. Auf diese Weise kann ein Rillen- (oder Graben-) Kontakt zu der p-Typ-Quelle (z.B. der Body-Kontakt-Dotierungsregion 219) hergestellt werden (von der ersten Source/Drain-Kontaktstruktur 216).
  • Anstatt einer Abschirmung des Gate-Oxids basierend auf einer Feldreduktion über die Verarmung von tiefen JFET-artigen vergrabenen p-Regionen kann das Gate-Oxid vollständig abgeschirmt werden unter Verwendung eines leitfähigen p-Kanals (Abschirmungskanalregion 704) an der MOS-Schnittstelle. Z.B. kann die Abschirmung für kritische Bauelementbereiche verbessert werden (z.B. das Gate-Oxid einer SiC-Graben-MOSFET-Struktur). Der p-Kanal (Abschirmungskanalregion 704) kann eine niederohmige Verbindung der MOS-Schnittstelle zu dem Potenzial der Source (z.B. 0,0 V) bereitstellen. In dem Aus-Zustand der FET-Struktur kann das elektrische Feld von der Drain-Seite nicht in das Gate-Oxid eindringen, solange ein leitfähiger Lochkanal um den Grabenboden existiert (der z.B. einen Faraday-Käfig bildet).
  • Das Verwenden einer hohen negativen Gate-Spannung in dem Aus-Zustand, um die Abschirmungskanalregion 704 zu induzieren oder zu erzeugen, kann eine Herausforderung für den Gate-Treiber sein oder kann eine zusätzliche Komponente zu dem Oxid-Feld in dem Aus-Zustand addieren: EOX = VG/tOX. Das Erzeugen des Abschirmungslochkanals 704 an einer Gate-Spannung, die nahe 0,0 V ist, kann ausgeführt werden durch Einstellen der Schwellenspannung für die Bildung des Lochkanals aus hohen negativen Werten näher an 0,0 V. Z.B. kann ein Gate-Material mit einer geeigneten Arbeitsfunktion ausgewählt werden. Alternativ oder optional kann die Schnittstelle in der Nähe der Region um den Grabenboden leicht p-Typ-dotiert sein (z.B. bei einem selbstleitenden, vergrabenen p-Kanal-Bauelement). Dies kann die negative VTH des Lochkanals näher an 0,0 V bewegen, was vorteilhaft für den Gate-Treiber sein kann und effektiv das Oxid-Feld in dem Aus-Zustand reduzieren kann.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 7A bis 7C gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1-6) oder nachfolgend (8a-8c) beschriebenen Ausführungsbeispiele erwähnt wurden.
  • 8a zeigt eine schematische Darstellung eines Teils eines Hauptleiterbauelements 800 mit einer Gate-Graben-Struktur 801 mit einer Gate-Elektrode. Die Gate-Elektrode kann z.B. unterschiedliche Gate-Materialien mit unterschiedlichen Arbeitsfunktionen aufweisen.
  • Ein erster Abschnitt 815A der Gate-Elektrode der Gate-Graben-Struktur 801 kann ein Material umfassen (oder aufweisen), das eine erste WF-Energie aufweist (WF = Work Function = Arbeitsfunktion). Ein zweiter (unterschiedlicher) Abschnitt 815B der Gate-Elektrode der Gate-Graben-Struktur 801 kann ein (unterschiedliches) Material mit einer zweiten Arbeitsfunktion umfassen (oder aufweisen). Die zweite Arbeitsfunktion und die erste Arbeitsfunktion können z.B. unterschiedlich sein.
  • Der erste Abschnitt 815A der Gate-Elektrode der Gate-Graben-Struktur 801 kann ein Abschnitt der Gate-Elektrode sein, der zwischen der ersten Seitenwand 105 und der zweiten Seitenwand 107 der Gate-Graben-Struktur 801 an (oder in Richtung) dem Boden 106 der Gate-Graben-Struktur 801 angeordnet ist. Z.B. kann der erste Abschnitt 815A der Gate-Elektrode der Gate-Graben-Struktur 801 näher an dem Boden 106 der Gate-Graben-Struktur 801 sein als der zweite Abschnitt 815B der Gate-Elektrode der Gate-Graben-Struktur 801. Z.B. kann der erste Abschnitt 815 der Gate-Elektrode der Gate-Graben-Struktur 801 ein Abschnitt der Gate-Elektrode sein, der lateral benachbart zu der Drift-Region 212 des Halbleiterbauelements 800 angeordnet ist.
  • Der zweite Abschnitt 815B der Gate-Elektrode der Gate-Graben-Struktur 801 kann ein Abschnitt der Gate-Elektrode sein, der sich vertikal erstreckend von der ersten lateralen Seite 221 des Halbleitersubstrats in Richtung des ersten Abschnitts 815A der Gate-Elektrode der Gate-Graben-Struktur 801 angeordnet ist. Der zweite Abschnitt 815B der Gate-Elektrode der Gate-Graben-Struktur 801 kann ein Teil der Gate-Elektrode sein, der lateral benachbart zu den ersten Source/Drain-Regionen 209A, 209B und den Body-Regionen 208A, 208B (und somit den leitenden Kanalregionen) des Halbleiterbauelements 800 angeordnet ist. Der zweite Abschnitt 815B der Gate-Elektrode der Gate-Graben-Struktur 801 kann z.B. vertikal benachbart zu dem ersten Abschnitt 815A der Gate-Elektrode der Gate-Graben-Struktur 801 angeordnet sein. Der zweite Abschnitt 815B der Gate-Elektrode der Gate-Graben-Struktur 801 kann ein Abschnitt der Gate-Elektrode sein, der z.B. lateral benachbart zu den Body-Regionen 208A, 208B (oder leitenden Kanalregionen) des Halbleiterbauelements 800 angeordnet ist.
  • Die zweite Arbeitsfunktion kann höher oder größer sein als die erste Arbeitsfunktion. Anders ausgedrückt kann das Material des zweiten Abschnitts 815B der Gate-Elektrode eine höhere Arbeitsfunktion aufweisen als das Material des ersten Abschnitts 815A der Gate-Elektrode.
  • Die unterschiedlichen Gate-Materialien (z.B. unterschiedliche Metalle) mit unterschiedlichen Arbeitsfunktionsenergien können z.B. als die Gate-Elektrode der Gate-Graben-Struktur verwendet werden. Z.B. kann ein Gate-Material mit einer kleineren Arbeitsfunktion an dem Grabenboden der Gate-Elektrode verwendet werden und ein Gate-Material mit einer größeren Arbeitsfunktion kann als die Gate-Graben-Elektrode in dem Kanalbereich verwendet werden. Genauer gesagt kann in Kombination mit einer niedrig p-dotierten Region zur Abschirmung, die unter oder an dem Grabenboden angeordnet ist, z.B. die Abschirmung gegen das elektrische Feld der Drain-Seite erhöht werden. Die Kanalschwelle und die Verbesserung der Feldabschirmung kann unabhängig innerhalb bestimmter Grenzen oder Bereiche gesteuert oder definiert werden.
  • Materialien mit einer kleineren oder niedrigeren Arbeitsfunktion als Si können alkalische Metalle oder Erdmetalle umfassen (die ungeeignet für eine Halbleitertechnik sein können). Daher können Metalle mit höheren Arbeitsfunktionen in den Kanalbereichen verwendet werden, während Polysilizium (Poly-Si) in den Grabenbodenbereichen verwendet werden kann.
  • Das Material des ersten Abschnitts 815 der Gate-Elektrode kann ein Material niedrigerer Arbeitsfunktion (z.B. n-Typ Poly-Si) umfassen und das Material des zweiten Abschnitts 815B der Gate-Elektrode kann z.B. ein Material mit höherer Arbeitsfunktion umfassen (z.B. Platin, Pt, Gold, Au oder Wolfram, W).
  • Alternativ oder optional kann das Material des ersten Abschnitts 815A der Gate-Elektrode (an dem Grabenboden) ein Material niedrigerer Arbeitsfunktion umfassen (z.B. n-Typ Poly-Si) und das Material des zweiten Abschnitts 815B der Gate-Elektrode (in den Kanalbereichen) kann ein Material mit höherer Arbeitsfunktion umfassen (z.B. p-Typ Poly-Si).
  • 8b zeigt eine schematische Darstellung eines Banddiagramms 810 des Gateelektrodenoxid-Abschirmungskanalregion-Driftregion-Übergangs (z.B. ein n-Poly-Ox-p-n-Übergang) im Vergleich zu einem Banddiagramm 820 mit einem p-Poly-Ox-p-n-Übergang).
  • Z.B. kann das Material des ersten Abschnitts 815A der Gate-Elektrode ein n-Poly-Material mit niedrigerer Arbeitsfunktion umfassen und das Material des zweiten Abschnitts 815B der Gate-Elektrode (in den Kanalbereichen) kann z.B. ein Material mit höherer Arbeitsfunktion umfassen (z.B. p-Typ Poly-Si).
  • Da der erste Abschnitt 815A der Gate-Elektrode (an dem Grabenboden) ein Material niedrigerer Arbeitsfunktion aufweist, wird ein elektrisches Abschirmungsfeld Escreen (mit einer entgegengesetzten Richtung zu dem elektrischen Feld von dem Drain) zwischen dem Gate-Oxid (Ox) und der n-Typ-Drift-Region erzeugt. Das elektrische Abschirmungsfeld kann somit z.B. das elektrische Feld von dem Drain Edrain blockieren wodurch das Gate-Oxid geschützt wird.
  • Wenn das Material niedrigerer Arbeitsfunktion nicht in den Grabenboden der Gate-Elektrode eingebracht ist, ist ein p-Typ-Polymaterial in der Gate-Elektrode (z.B. an den n-Kanalregionen und/oder an dem Grabenboden der Gate-Elektrode) möglicherweise nicht in der Lage, das elektrische Abschirmungsfeld zum Blockieren des elektrischen Feldes von dem Drain zu erzeugen.
  • 8c zeigt eine schematische Darstellung eines Banddiagramms 830 des Gateelektrodenoxid-Abschirmungskanalregion-Driftregion-Übergangs (z.B. einen niedrig-WF-Metall-Ox-p-n-Übergang) im Vergleich zu einem Banddiagramm 820 mit einem hoch-WF-Ox-p-n-Übergang).
  • Z.B. kann das Material des ersten Abschnitts 815A der Gate-Elektrode ein Material mit niedrigerer Arbeitsfunktion umfassen (z.B. ein Niedrig-WF-Metall) und das Material des zweiten Abschnitts 815B der Gate-Elektrode (in den Kanalbereichen) kann ein Material höherer Arbeitsfunktion umfassen (z.B. ein Hoch-WF-Metall).
  • Da der erste Abschnitt 815A der Gate-Elektrode (an dem Grabenboden) ein Material mit niedrigerer Arbeitsfunktion aufweist, wird ein elektrisches Abschirmungsfeld Escreen (mit einer entgegengesetzten Richtung zu dem elektrischen Feld von dem Drain) zwischen dem Gate-Oxid (Ox) und der n-Typ-Drift-Region erzeugt. Das elektrische Abschirmungsfeld Escreen kann somit z.B. das elektrische Feld von dem Drain Edrain blockieren und das Gate-Oxid schützen.
  • Ohne das Material mit niedrigerer Arbeitsfunktion, das in den Grabenboden der Gate-Elektrode eingebracht ist, ist ein Hoch-WF-Material in der Gate-Elektrode (z.B. an den n-Kanal-Regionen und/oder an dem Grabenboden der Gate-Elektrode) möglicherweise nicht in der Lage, das elektrische Abschirmungsfeld zum Blockieren des elektrischen Feldes von dem Drain zu erzeugen.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 8A bis 8C gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1-7C) oder nachfolgend beschriebenen Ausführungsbeispiele erwähnt wurden.
  • Verschiedene Beispiele beziehen sich auf das Abschirmen des Gate-Oxids eines TMOSFET unter Verwendung eines leitfähigen Lochkanals. Verschiedene Beispiele beziehen sich auf TMOSFET-Streifen oder -Zellen mit einer vollständig implantierten p++-Quelle oder Rillenkontakten. Verschiedene Beispiele beziehen sich auf einen TMOSFET mit flachen Schwellenanpassungs-p-Implantationen, die den Grabenboden in 2D von einer ersten Body-Region zu einer weiteren Body-Region vollständig umgeben. Verschiedene Beispiele beziehen sich auf einen TMOSFET mit flachen Schwellenanpassungs-p-Implantationen um den Grabenboden und -Ecken, die eine Distanz unter der Body-Region entweder auf einer Seite oder auf beiden Seiten des Grabens enden können. Verschiedene Beispiele beziehen sich auf einen TMOSFET mit einem Abschirmungslochkanal an dem Grabenboden und den Grabenecken in dem Aus-Zustand des Bauelements bei VG = 0,0 V. Verschiedene Beispiele beziehen sich auf eine Stromausbreitungsimplantation unter dem Body der TMOSFET-Struktur. Verschiedene Beispiele beziehen sich auf abwechselnde n++/Body- und p++-Regionen entlang von TMOSFET-Streifen.
  • Aspekte und Merkmale (z.B. das Halbleiterbauelement, die Gate-Graben-Struktur, die Feldeffekttransistorstruktur, das Halbleitersubstrat, die Abschirmungsdotierungsregion, die erste Seitenwand der Gate-Graben-Struktur, der Boden der Gate-Graben-Struktur, die zweite Seitenwand der Gate-Graben-Struktur, die Drift-Region, die Body-Region, die Stromausbreitungsregion, die Body-Kontakt-Dotierungsregion, die Verarmungsregion, die Schaltung zum Steuern des Feldeffekttransistors eines Halbleiterbauelements, das Steuerungsmodul und die Abschirmungskanalregion), die in Verbindung mit einem oder mehreren spezifischen Beispielen erwähnt wurden, können mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Beispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-) programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-) programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion ausgebildet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel ausgebildet für oder geeignet für etwas“ verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (zu einem gegebenen Zeitpunkt).
  • Funktionen verschiedener, in den Figuren dargestellter Elemente einschließlich jeder als „Mittel“, „Mittel zur Bereitstellung eines Sensorsignals“, „Mittel zum Erzeugen eines Sendesignals“ usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel“ beschriebene Instanz als „ein oder mehrere Module“, „eine oder mehrere Vorrichtungen“, „eine oder mehrere Einheiten“, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen gemeinschaftlich verwendeten Prozessor oder durch eine Vielzahl einzelner Prozessoren bereitgestellt werden, von denen einige gemeinschaftlich verwendet werden können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor“ oder „Steuerung“ nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor- (DSP-) Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC = Application Specific Integrated Circuit), feldprogrammierbare Logikanordnung (FPGA = Field Programmable Gate Array), Nurlesespeicher (ROM = Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM = Random Access Memory) und nichtflüchtige Speichervorrichtung (storage) einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifische, eingeschlossen sein.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (4)

  1. Eine Schaltung (700) zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements, die Schaltung umfassend: ein Steuerungsmodul (731), das ausgebildet ist, um ein Gate-Steuerungssignal (732) zum Steuern von zumindest einem Gate der Feldeffekttransistorstruktur zu erzeugen, wobei das Steuerungsmodul (731) ausgebildet ist, um das Gate-Steuerungssignal (732) mit einer ersten Gate-Spannung derart zu erzeugen, dass eine Abschirmungskanalregion zwischen zumindest einer Gate-Isolationsschicht und einer Drift-Region der Feldeffekttransistorstruktur in einem Aus-Zustand des Feldeffekttransistors erzeugt wird, wobei die Abschirmungskanalregion einen unterschiedlichen Leitfähigkeitstyp als den Leitfähigkeitstyp der Drift-Region aufweist, und wobei das Steuerungsmodul (732) ausgebildet ist, um das Gate-Steuerungssignal (732) mit einer zweiten Gate-Spannung derart zu erzeugen, dass eine leitende Kanalregion an der Schnittstelle zwischen zumindest einer Gate-Isolationsschicht und der Body-Region in einem Ein-Zustand des Feldeffekttransistors gebildet wird, wobei die leitende Kanalregion denselben Leitfähigkeitstyp aufweist wie der Leitfähigkeitstyp der Drift-Region.
  2. Die Schaltung gemäß Anspruch1, wobei die Abschirmungskanalregion, die basierend auf der ersten Gate-Spannung erzeugt wird, überwiegend positive Ladungsträger aufweist.
  3. Die Schaltung gemäß einem der vorangehenden Ansprüche, wobei die erste Gate-Spannung kleiner ist als 0 V für einen n-Kanal-Feldeffekttransistor, dem eine Source-Spannung von 0 V bereitgestellt wird, und mehr als 0 V ist für einen p-Kanal-Feldeffekttransistor, dem eine Source-Spannung von 0 V bereitgestellt wird.
  4. Die Schaltung gemäß einem der vorangehenden Ansprüche, wobei die Feldeffekttransistorstruktur eine Metalloxidhalbleiterfeldeffekttransistorzelle oder eine Bipolartransistorzelle mit isoliertem Gate ist.
DE102015113493.4A 2015-08-14 2015-08-14 Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements Expired - Fee Related DE102015113493B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015113493.4A DE102015113493B4 (de) 2015-08-14 2015-08-14 Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015113493.4A DE102015113493B4 (de) 2015-08-14 2015-08-14 Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102015113493A1 DE102015113493A1 (de) 2017-02-16
DE102015113493B4 true DE102015113493B4 (de) 2018-07-12

Family

ID=57908118

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015113493.4A Expired - Fee Related DE102015113493B4 (de) 2015-08-14 2015-08-14 Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE102015113493B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113396482B (zh) * 2019-02-07 2023-12-19 罗姆股份有限公司 半导体装置
EP3930006A1 (de) 2020-06-24 2021-12-29 Infineon Technologies AG Halbleiterbauelement mit trench-gate-struktur und eingelassener abschirmungsregion und verfahren zur herstellung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5864159A (en) * 1994-12-13 1999-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device structure to prevent a reduction in breakdown voltage
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
US20130200451A1 (en) * 2012-02-02 2013-08-08 Hamza Yilmaz Nano mosfet with trench bottom oxide shielded and third dimensional p-body contact
US20140042525A1 (en) * 2012-02-13 2014-02-13 Maxpower Semiconductor, Inc. Lateral transistors and methods with low-voltage-drop shunt to body diode
US20140167151A1 (en) * 2012-12-19 2014-06-19 Industrial Technology Research Institute Stepped trench mosfet and method of fabricating the same
US8829607B1 (en) * 2013-07-25 2014-09-09 Fu-Yuan Hsieh Fast switching super-junction trench MOSFETs

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5864159A (en) * 1994-12-13 1999-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device structure to prevent a reduction in breakdown voltage
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
US20130200451A1 (en) * 2012-02-02 2013-08-08 Hamza Yilmaz Nano mosfet with trench bottom oxide shielded and third dimensional p-body contact
US20140042525A1 (en) * 2012-02-13 2014-02-13 Maxpower Semiconductor, Inc. Lateral transistors and methods with low-voltage-drop shunt to body diode
US20140167151A1 (en) * 2012-12-19 2014-06-19 Industrial Technology Research Institute Stepped trench mosfet and method of fabricating the same
US8829607B1 (en) * 2013-07-25 2014-09-09 Fu-Yuan Hsieh Fast switching super-junction trench MOSFETs

Also Published As

Publication number Publication date
DE102015113493A1 (de) 2017-02-16

Similar Documents

Publication Publication Date Title
DE102014119278B4 (de) Halbleiterbauelemente
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014019916B3 (de) Halbleitervorrichtung
DE102014108913B4 (de) Bipolartransistorvorrichtung mit isoliertem Gate und Halbleitervorrichtung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018103550B4 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102014104975A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102013105134B4 (de) Transistorvorrichtung, transistorstruktur, verfahren zur herstellung einer transistorstruktur und mosfet
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor
DE102014119384A1 (de) Ladungkompensationsvorrichtung
DE102015118616B3 (de) Latchup-fester Transistor
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102015110484B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102018106689B4 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE102016104757A1 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102019106087B3 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid und verfahren
DE102019212642A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee