DE102014019916B3 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102014019916B3
DE102014019916B3 DE102014019916.9A DE102014019916A DE102014019916B3 DE 102014019916 B3 DE102014019916 B3 DE 102014019916B3 DE 102014019916 A DE102014019916 A DE 102014019916A DE 102014019916 B3 DE102014019916 B3 DE 102014019916B3
Authority
DE
Germany
Prior art keywords
region
configuration
bipolar transistor
insulated gate
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019916.9A
Other languages
English (en)
Inventor
Roman Baburske
Johannes Laven
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE102014019916B3 publication Critical patent/DE102014019916B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung (100), umfassend eine Bipolartransistoranordnung mit isolierter Gateelektrode,wobei die Bipolartransistoranordnung mit isolierter Gateelektrode wenigstens eine erste Konfigurationsregion (112) von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode und eine zweite Konfigurationsregion (114) von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode umfasst, wobei jede der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion (112) einen Körper-Bereich, einen Source-Bereich und ein Gate umfasst, wobei jede der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion (114) einen Körper-Bereich, einen Source-Bereich und ein Gate umfasst, wobei die erste Konfigurationsregion (112) und die zweite Konfigurationsregion (114) an einer Hauptfläche (102) eines Halbleitersubstrats der Halbleitervorrichtung (100) angeordnet sind,wobei die erste und die zweite Konfigurationsregion unterschiedliche Ladungsträgereinstellungskonfigurationen aufweisen,wobei die Bipolartransistoranordnung mit isolierter Gateelektrode eine Kollektorschicht (130) und eine Driftschicht (120) umfasst, wobei die Kollektorschicht (130) an einer Rückseitenfläche (104) des Halbleitersubstrats der Halbleitervorrichtung (100) angeordnet ist, und die Driftschicht (120) zwischen der Kollektorschicht (130) und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion (112) und der zweiten Konfigurationsregion (114) angeordnet ist,wobei die Kollektorschicht (130) wenigstens eine erste Dotierungsregion (132) umfasst, die an eine zweite Dotierungsregion (134) lateral angrenzt, wobei die erste Dotierungsregion (132) und die zweite Dotierungsregion (134) unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen umfassen,wobei die erste Konfigurationsregion (112) mit wenigstens einer teilweisen lateralen Überlappung zur ersten Dotierungsregion (132) angeordnet ist, und die zweite Konfigurationsregion (114) mit wenigstens einer teilweisen lateralen Überlappung zur zweiten Dotierungsregion (134) angeordnet ist, wobei die erste Konfigurationsregion (112), die erste Dotierungsregion (132), die zweite Konfigurationsregion (114) und die zweite Dotierungsregion (134) jeweils eine laterale Abmessung von mehr als der Hälfte einer Diffusionslänge freier Ladungsträger innerhalb der Driftschicht (120) oder mehr als der Hälfte einer Dicke des Halbleitersubstrats der Halbleitervorrichtung (100) umfassen.

Description

  • Technisches Gebiet
  • Ausführungsformen beziehen sich auf Maßnahmen zur Erhöhung der Haltbarkeit oder der Lebensdauer von Halbleitervorrichtungen und insbesondere auf eine Halbleitervorrichtung
  • Hintergrund
  • Das Versagen elektronischer Vorrichtungen wird häufig durch eine Schädigung oder eine Unterbrechung einer Halbleitervorrichtung aufgrund hoher Ströme verursacht. Beispielsweise können während des Abschaltens oder Ausschaltens von Bipolartransistorvorrichtungen mit isolierter Gateelektrode (IGBT) erhöhte Löcherströme auftreten, die zu einer dynamischen Lawine und demgemäß zu einer Zerstörung der Vorrichtung führen können. Ferner kann in einem leitfähigen Zustand einer Vorrichtung die Temperatur aufgrund hoher Ströme innerhalb der Vorrichtung über die Vorrichtung variieren. Es ist zweckmäßig, das Risiko einer Zerstörung aufgrund hoher Ströme zu senken.
  • Dokument CN 105990406 A offenbart einen Bipolartransistor mit einer Vorderseitenstruktur und einer Rückseitenstruktur. Die Vorderseitenstruktur umfasst eine isolierte Gateelektrode und verschiedene Konfigurationsregionen mit Gateelektrode, welche einen Körper-Bereich, einen Source-Bereich und ein Gate umfassen. Die Rückseitenstruktur umfasst zwei unterschiedliche stark dotierte Regionen, wobei eine Region n-dotiert ist und eine Region p-dotiert ist.
  • Dokument CN 103117302 A zeigt eine Rückseitenstruktur eines Feldstop-IGBT umfasend eine Bufferschicht, welche mit einer Driftregion verbunden ist. Ferner ist ein Kollektor umfasst, welcher mit einer unteren Oberfläche der Bufferschicht verbunden ist. Die Bufferschicht und der Kollektor umfassen eine Mehrzahl an Regionen, welche eine unterschiedliche Dotierung aufweisen.
  • Dokument DE 10 2007 030 805 A1 offenbart eine Halbleitervorrichtung mit einem Halbleitersubstrat mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, die einander gegenüberliegen. Ferner offenbart ist ein Abschnitt eines Feldeffekttransistors mit isoliertem Gate eines Bipolartransistors mit isoliertem Gate, der auf einer Seite der ersten Hauptoberfläche des Halbleitersubstrates ausgebildet ist und eine Anodenregion eines ersten Leitungstyps einer Freilaufdiode, die in der ersten Hauptoberfläche des Halbleitersubstrates ausgebildet ist.
  • Zusammenfassung
  • Es besteht ein Bedarf, ein verbessertes Konzept für eine Halbleitervorrichtung vorzusehen.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Eine Ausführungsform bezieht sich auf eine Halbleitervorrichtung, die eine Bipolartransistoranordnung mit isolierter Gateelektrode umfasst. Die Bipolartransistoranordnung mit isolierter Gateelektrode umfasst wenigstens eine erste Konfigurationsregion von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode und eine zweite Konfigurationsregion von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode. Die erste Konfigurationsregion und die zweite Konfigurationsregion sind an einer Hauptfläche eines Halbleitersubstrats der Halbleitervorrichtung angeordnet. Ferner umfasst die Bipolartransistoranordnung mit isolierter Gateelektrode eine Kollektorschicht und eine Driftschicht. Die Kollektorschicht ist an einer Rückseitenfläche des Halbleitersubstrats der Halbleitervorrichtung angeordnet, und die Driftschicht ist zwischen der Kollektorschicht und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion und der zweiten Konfigurationsregion angeordnet. Zusätzlich umfasst die Kollektorschicht wenigstens eine erste Dotierungsregion, die an eine zweite Dotierungsregion lateral angrenzt. Die erste Dotierungsregion und die zweite Dotierungsregion umfassen unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen. Ferner ist die erste Konfigurationsregion mit wenigstens einer teilweisen lateralen Überlappung zur ersten Dotierungsregion angeordnet, und die zweite Konfigurationsregion ist mit wenigstens einer teilweisen Überlappung zur zweiten Dotierungsregion angeordnet. Die erste Konfigurationsregion, die erste Dotierungsregion, die zweite Konfigurationsregion und die zweite Dotierungsregion sind so konfiguriert, dass sich eine erste mittlere Dichte freier Ladungsträger innerhalb eines Teils der Driftschicht, welcher der ersten Dotierungsregion zugewandt ist, von einer zweiten mittleren Dichte freier Ladungsträger innerhalb eines Teils der Driftschicht, welcher der zweiten Dotierungsregion zugewandt ist, um weniger als 20 % der zweiten mittleren Dichte freier Ladungsträger in einem Ein-Zustand der Halbleitervorrichtung unterscheidet.
  • Einige Ausführungsformen beziehen sich auf eine Halbleitervorrichtung, die eine Bipolartransistoranordnung mit isolierter Gateelektrode umfasst. Die Bipolartransistoranordnung mit isolierter Gateelektrode umfasst eine Vielzahl von Konfigurationsregionen, die innerhalb einer Zellenregion der Halbleitervorrichtung an einer Hauptfläche des Halbleitersubstrats der Halbleitervorrichtung angeordnet sind. Jede Konfigurationsregion der Vielzahl von Konfigurationsregionen umfasst emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode. Ferner umfasst die Bipolartransistoranordnung mit isolierter Gateelektrode eine Kollektorschicht und eine Driftschicht. Die Kollektorschicht ist an einer Rückseitenfläche des Halbleitersubstrats der Halbleitervorrichtung angeordnet, und die Driftschicht ist zwischen der Kollektorschicht und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Vielzahl von Konfigurationsregionen angeordnet. Zusätzlich umfasst die Kollektorschicht eine Vielzahl von Dotierungsregionen innerhalb der Zellenregion an der Rückseitenfläche des Halbleitersubstrats der Halbleitervorrichtung. Die Dotierungsregionen der Vielzahl von Dotierungsregionen umfassen wenigstens teilweise unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen. Ferner sind die Konfigurationsregionen der Vielzahl von Konfigurationsregionen und die Dotierungsregionen der Vielzahl von Dotierungsregionen so konfiguriert, dass sich die mittleren Dichten freier Ladungsträger innerhalb von Teilen der Driftschicht, die den jeweiligen Dotierungsregionen der Vielzahl von Dotierungsregionen zugewandt sind, voneinander um weniger als 20 % einer mittleren Dichte freier Ladungsträger innerhalb der Zellenregion in einem Ein-Zustand der Halbleitervorrichtung unterscheiden.
  • Einige Ausführungsformen beziehen sich auf ein Verfahren zur Bildung einer Halbleitervorrichtung, die eine Bipolartransistoranordnung mit isolierter Gateelektrode umfasst. Das Verfahren umfasst: Bilden wenigstens einer ersten Konfigurationsregion von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Bipolartransistoranordnung mit isolierter Gateelektrode und einer zweiten Konfigurationsregion von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Bipolartransistoranordnung mit isolierter Gateelektrode, die an einer Hauptfläche eines Halbleitersubstrats der Halbleitervorrichtung angeordnet sind. Ferner umfasst das Verfahren: Bilden einer Kollektorschicht der Bipolartransistoranordnung mit isolierter Gateelektrode, die an einer Rückseitenfläche des Halbleitersubstrats der Halbleitervorrichtung angeordnet ist. Eine Driftschicht ist zwischen der Kollektorschicht und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion und der zweiten Konfigurationsregion angeordnet. Zusätzlich umfasst die Kollektorschicht wenigstens eine erste Dotierungsregion, die an eine zweite Dotierungsregion lateral angrenzt, wobei die erste Dotierungsregion und die zweite Dotierungsregion unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen umfassen. Die erste Konfigurationsregion ist mit wenigstens einer teilweisen lateralen Überlappung zur ersten Dotierungsregion angeordnet, und die zweite Konfigurationsregion ist mit wenigstens einer teilweisen Überlappung zur zweiten Dotierungsregion angeordnet. Ferner sind die erste Konfigurationsregion, die erste Dotierungsregion, die zweite Konfigurationsregion und die zweite Dotierungsregion so konfiguriert, dass sich eine erste mittlere Dichte freier Ladungsträger innerhalb eines Teils der Driftschicht, welcher der ersten Dotierungsregion zugewandt ist, von einer zweiten mittleren Dichte freier Ladungsträger innerhalb eines Teils der Driftschicht, welcher der zweiten Dotierungsregion zugewandt ist, um weniger als 20 % der zweiten mittleren Dichte freier Ladungsträger in einem Ein-Zustand der Halbleitervorrichtung unterscheidet.
  • Fachleute werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und bei der Betrachtung der beigeschlossenen Zeichnungen erkennen.
  • Figurenliste
  • Einige Ausführungsformen von Vorrichtungen und/oder Verfahren werden im Folgenden anhand bloßer Beispiele und mit Bezugnahme auf die beigeschlossenen Figuren beschrieben, in denen
    • 1A einen schematischen Querschnitt einer Halbleitervorrichtung zeigt;
    • 1B einen schematischen Querschnitt einer Halbleitervorrichtung zeigt;
    • 2A einen schematischen Querschnitt einer Halbleitervorrichtung zeigt;
    • 2B einen schematischen Querschnitt einer Halbleitervorrichtung zeigt;
    • 3 eine schematische Darstellung einer Bipolartransistorstruktur mit isolierter Gateelektrode zeigt;
    • 4 eine schematische Darstellung einer Bipolartransistorstruktur mit Mesa-isolierter Gateelektrode zeigt;
    • 5 eine schematische dreidimensionale Darstellung einer Bipolartransistorstruktur mit Mesa-isolierter Gateelektrode zeigt;
    • 6 einen schematischen Querschnitt einer Bipolartransistorstruktur mit Mesa-isolierter Gateelektrode zeigt;
    • 7 einen schematischen Querschnitt einer Bipolartransistorstruktur mit Mesa-isolierter Gateelektrode zeigt;
    • 8A einen schematischen Querschnitt einer Bipolartransistorstruktur mit Mesa-isolierter Gateelektrode zeigt;
    • 8B einen schematischen Querschnitt einer Bipolartransistorstruktur mit Mesa-isolierter Gateelektrode zeigt;
    • 9A bis 9C schematische Draufsichten von Halbleitervorrichtungen zeigen;
    • 10 einen schematischen Querschnitt einer Bipolartransistorstruktur mit Graben-isolierter Gateelektrode zeigt;
    • 11 eine schematische Draufsicht einer Bipolartransistorstruktur mit Graben-isolierter Gateelektrode zeigt;
    • 12 eine schematische Draufsicht einer Bipolartransistorstruktur mit Graben-isolierter Gateelektrode zeigt;
    • 13A eine schematische Draufsicht einer Halbleitervorrichtung mit angezeigten Mesa-leitenden Positionen zeigt;
    • 13B eine schematische Draufsicht einer Halbleitervorrichtung mit angezeigter Source-Implantation zeigt;
    • 13C eine schematische Draufsicht einer Halbleitervorrichtung durch eine Kombination der in 13A und 13B gezeigten Halbleitervorrichtung zeigt;
    • 14A eine schematische Draufsicht einer Halbleitervorrichtung mit angezeigten Source-Implantationsregionen zeigt;
    • 14B eine schematische Draufsicht der Rückseite der in 14A gezeigten Halbleitervorrichtung mit angezeigten ohmschen Kontaktregionen zeigt;
    • 15 einen schematischen Querschnitt einer Halbleitervorrichtung zeigt;
    • 16 eine schematische Draufsicht einer Rückseite einer Halbleitervorrichtung zeigt;
    • 17 eine Darstellung zeigt, die eine Stromdichte über eine Kollektor-Emitter-Spannung einer Halbleitervorrichtung mit homogenen Source-Implantationen zeigt;
    • 18 eine Darstellung zeigt, die eine Stromdichte über eine Kollektor-Emitter-Spannung einer Halbleitervorrichtung mit homogenen Source-Implantationen zeigt;
    • 19 einen schematischen Querschnitt der Halbleitervorrichtung zeigt; und
    • 20 ein Flussdiagramm eines Verfahrens zur Bildung einer Halbleitervorrichtung zeigt.
  • Detaillierte Beschreibung
  • Nun werden verschiedene beispielhafte Ausführungsformen mit Bezugnahme auf die beigeschlossenen Zeichnungen vollständiger beschrieben, in denen einige beispielhafte Ausführungsformen veranschaulicht sind. In den Figuren können die Dicken von Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Obwohl beispielhafte Ausführungsformen verschiedene Modifikationen und alternative Formen aufweisen können, werden demgemäß Ausführungsformen davon in den Figuren anhand von Beispielen gezeigt und werden hier detailliert beschrieben. Es ist jedoch klar, dass die beispielhaften Ausführungsformen nicht auf die geoffenbarten bestimmten Formen beschränkt sein sollen, sondern im Gegenteil beispielhafte Ausführungsformen alle Modifikationen, Äquivalente und Alternativen abdecken sollen, die in den Umfang der Offenbarung fallen. Gleiche Zahlen beziehen sich auf gleiche oder ähnliche Elemente in der gesamten Beschreibung der Figuren.
  • Es ist klar, dass, wenn ein Element als „verbunden“ oder „gekoppelt“ mit einem anderen Element bezeichnet wird, es mit dem anderen Element direkt verbunden oder gekoppelt sein kann, oder intervenierende Elemente vorliegen können. Wenn ein Element im Gegensatz dazu als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ bezeichnet wird, liegen keine intervenierenden Elemente vor. Andere Wörter, die zur Beschreibung der Beziehung zwischen Elementen verwendet werden, sollten in ähnlicher Weise interpretiert werden (z.B. „zwischen“ gegenüber „direkt zwischen“, „angrenzend“ gegenüber „direkt angrenzend“, etc.).
  • Die hier verwendete Terminologie dient nur dem Zweck der Beschreibung besonderer Ausführungsformen und soll beispielhafte Ausführungsformen nicht einschränken. Die hier verwendeten Singularformen „ein/e/r“ und „der/die/das“ sollen auch die Pluralformen umfassen, außer der Kontext gibt klar etwas anderes an. Ferner ist es klar, dass die hier verwendeten Ausdrücke „umfasst“, „umfassen“, „aufweist“ und/oder „aufweisen“ das Vorliegen angegebener Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente und/oder Komponenten spezifizieren, jedoch das Vorliegen oder das Hinzufügen eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon nicht ausschließen.
  • Wenn nichts anderes definiert ist, haben alle hier verwendeten Ausdrücke (einschließlich technischer und wissenschaftlicher Ausdrücke) dieselbe Bedeutung wie sie üblicherweise von gewöhnlichen Fachleuten des Gebiets verstanden wird, zu dem beispielhafte Ausführungsformen gehören. Ferner ist es klar, dass Ausdrücke, z.B. jene, die in üblicherweise verwendeten Nachschlagewerken definiert sind, dahingehend auszulegen sind, dass sie eine Bedeutung aufweisen, die mit ihrer Bedeutung im Kontext des relevanten Fachgebiets übereinstimmt, und sie sind nicht in einem idealisierten oder übermäßig formalen Sinn auszulegen, außer dies wird hier so definiert.
  • 1A zeigt einen schematischen Querschnitt einer Halbleitervorrichtung 100 gemäß einer Ausführungsform. Die Halbleitervorrichtung 100 umfasst eine Bipolartransistoranordnung mit isolierter Gateelektrode. Die Bipolartransistoranordnung mit isolierter Gateelektrode umfasst eine erste Konfigurationsregion 112 von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode und eine zweite Konfigurationsregion 114 von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode. Die erste Konfigurationsregion 112 und die zweite Konfigurationsregion 114 sind an einer Hauptfläche 102 eines Halbleitersubstrats der Halbleitervorrichtung 100 angeordnet. Ferner umfasst die Bipolartransistoranordnung mit isolierter Gateelektrode eine Kollektorschicht 130 und eine Driftschicht 120. Die Kollektorschicht 130 ist an einer Rückseitenfläche 104 des Halbleitersubstrats der Halbleitervorrichtung 100 angeordnet, und die Driftschicht 120 ist zwischen der Kollektorschicht 130 und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion 112 und der zweiten Konfigurationsregion 114 angeordnet. Die Kollektorschicht 130 umfasst wenigstens eine erste Dotierungsregion 132, die an eine zweite Dotierungsregion 134 lateral angrenzt. Die erste Dotierungsregion 132 und die zweite Dotierungsregion 134 umfassen unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen. Zusätzlich ist die erste Konfigurationsregion 112 mit wenigstens einer teilweisen lateralen Überlappung zur ersten Dotierungsregion 132 angeordnet, und die zweite Konfigurationsregion 114 ist mit wenigstens einer teilweisen lateralen Überlappung zur zweiten Dotierungsregion 134 angeordnet. Ferner sind die erste Konfigurationsregion 112, die erste Dotierungsregion 132, die zweite Konfigurationsregion 114 und die zweite Dotierungsregion 134 so konfiguriert, dass sich eine erste mittlere Dichte freier Ladungsträger innerhalb eines Teils 122 der Driftschicht 120, welcher der ersten Dotierungsregion 132 zugewandt ist, von einer zweiten mittleren Dichte freier Ladungsträger innerhalb eines Teils 124 der Driftschicht 120, welcher der zweiten Dotierungsregion 134 zugewandt ist, um weniger als 20 % der zweiten mittleren dichte in einem Ein-Zustand der Halbleitervorrichtung 100 unterscheidet.
  • Durch das Implementieren unterschiedlicher Auslegungen von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode an der Hauptfläche 102, die unterschiedlichen Dotierungsregionen an der Rückseite 104 entgegengesetzt ist, kann der variierende Einfluss der unterschiedlichen Dotierungsregionen auf die Dichte freier Ladungsträger wenigstens teilweise durch die unterschiedlichen Konfigurationen von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode so kompensiert werden, dass die Differenz zwischen den mittleren Dichten freier Ladungsträger gering gehalten werden kann. Auf diese Weise kann die Temperaturverteilung über wenigstens einen Teil des Halbleitersubstrats im Ein-Zustand sehr homogen gehalten werden. Daher kann die Lebensdauer oder Haltbarkeit der Vorrichtung erhöht werden.
  • Die Halbleitervorrichtung 100 kann durch eine beliebige Halbleiter-Verarbeitungstechnologie implementiert werden, die beispielsweise emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode bilden kann. Mit anderen Worten kann das Halbleitersubstrat der Halbleitervorrichtung 100 beispielsweise ein Halbleitersubstrat auf Silicium-Basis sein, ein Halbleitersubstrat auf Siliciumcarbid-Basis, ein Halbleitersubstrat auf Galliumarsenid-Basis oder ein Halbleitersubstrat auf Galliumnitrid-Basis. Eine Halbleitervorrichtung 100 kann hauptsächlich oder nur die Bipolartransistoranordnung mit isolierter Gateelektrode (und z.B. eine Randabschlussstruktur) umfassen oder kann weitere elektrische Elemente oder Schaltungen (z.B. eine Steuereinheit zum Steuern der Bipolartransistoranordnung mit isolierter Gateelektrode oder eine Energiezufuhreinheit) umfassen.
  • Die Bipolartransistoranordnung mit isolierter Gateelektrode umfasst eine Vielzahl von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode, die über das Halbleitersubstrat der Halbleitervorrichtung 100 verteilt sind. Die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode können ein Teil von Bipolartransistorstrukturen mit isolierter Gateelektrode sein, die an der Emitter-Seite eines Bipolartransistors mit isolierter Gateelektrode angeordnet sind. Beispielsweise können die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion 112 und der zweiten Konfigurationsregion 114 jeweils einen Körper-Bereich, einen Source-Bereich und ein Gate umfassen und können die Kollektorschicht 130 und/oder die Driftschicht 120 gemeinsam nutzen. Mit anderen Worten können die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode beispielsweise getrennte Körper-Bereiche, Source-Bereiche und Gates umfassen, jedoch eine gemeinsame Kollektorschicht 130 und eine gemeinsame Driftschicht.
  • Die Bipolartransistoranordnung mit isolierter Gateelektrode umfasst eine erste Konfigurationsregion 112 von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode mit einer ersten Ladungsträger-Einstellungsauslegung (z.B. lateral getrennt oder lateral daran angrenzend) und eine zweite Konfigurationsregion 114 von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode mit einer zweiten Ladungsträger-Einstellungsauslegung. Mit anderen Worten umfassen die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode, die innerhalb der erste Konfigurationsregion 112 angeordnet sind, und die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion 114 unterschiedliche Auslegungen oder Strukturen (z.B. hinsichtlich der Kanalbreite, der Kanallänge, des Source-Stroms, der Körper-Bereichsbreite, der Grabentiefe oder Grabenabstand), um beispielsweise lateral unterschiedliche Ladungsträgerströme oder unterschiedliche Trägerbeschränkungen vorzusehen. Verschiedene Parameter können eingestellt oder ausgewählt werden, um einen gewünschten Einfluss auf den Ladungsträgerstrom oder die Trägerbeschränkung der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion 112 und der zweiten Konfigurationsregion 114 zu erhalten. Die Bipolartransistoranordnung mit isolierter Gateelektrode kann beispielsweise auch mehr als zwei Konfigurationsregionen mit unterschiedlichen emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode umfassen.
  • Die erste Konfigurationsregion 112 und die zweite Konfigurationsregion 114 sind an einer Hauptfläche 102 des Halbleitersubstrats der Halbleitervorrichtung 100 angeordnet oder eingerichtet. Mit anderen Worten bauen wenigstens ein Teil der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion 112 und wenigstens ein Teil der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion 114 einen Abschnitt der Hauptfläche 102 auf (z.B. können die Körper-Region und/oder die Source-Region an der Hauptfläche angeordnet sein, wobei sie einen Teil der Hauptfläche aufbauen) oder sind an der Hauptfläche 102 angeordnet. Die erste Konfigurationsregion 112 und die zweite Konfigurationsregion 114 können lateral angrenzend aneinander an der Hauptfläche 102 angeordnet sein, oder eine weitere Konfigurationsregion (die z.B. emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode umfasst, welche von den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion und der zweiten Konfigurationsregion verschieden sind) kann die erste Konfigurationsregion 112 und die zweite Konfigurationsregion 114 beispielsweise lateral trennen.
  • Eine Hauptfläche 102 des Halbleitersubstrats kann eine Halbleiterfläche des Halbleitersubstrats, zu Metallschichten, Isolierschichten oder Passivierungsschichten hin, oben auf der Halbleiterfläche sein. Im Vergleich zu einem grundsätzlich vertikalen Rand (der z.B. aus der Trennung des Halbleitersubstrats von anderen resultiert) des Halbleitersubstrats kann die Hauptfläche 102 des Halbleitersubstrats eine grundsätzlich horizontale Fläche sein, die sich lateral erstreckt. Die Hauptfläche 102 des Halbleitersubstrats kann eine grundsätzliche ebene Ebene sein (wobei z.B. Unebenheiten der Halbleiterstruktur aufgrund des Herstellungsprozesses oder von Gräben vernachlässigt werden). Mit anderen Worten kann die Hauptfläche 102 des Halbleitersubstrats die Grenzfläche zwischen dem Halbleitermaterial und einer Isolierschicht, Metallschicht oder Passivierungsschicht oben auf dem Halbleitersubstrat sein.
  • Mit anderen Worten kann eine laterale Richtung oder laterale Ausdehnung grundsätzlich parallel zur Hauptfläche 102 orientiert sein, und eine vertikale Richtung oder vertikale Ausdehnung kann grundsätzlich orthogonal zur Hauptfläche 102 orientiert sein.
  • Die Kollektorschicht 130 kann eine laterale Schicht sein, welche die Rückseitenfläche des Halbleitersubstrats repräsentiert oder bildet. Die Kollektorschicht 130 kann einen Strom von Ladungsträgern eines ersten Typs (z.B. Elektronen oder Löcher) zur Driftschicht 120 vorsehen und empfängt einen Strom von Ladungsträgern eines zweiten Typs (z.B. Löcher oder Elektronen) von der Driftschicht 120 in einem Ein-Zustand der Halbleitervorrichtung 100. Beispielsweise kann die Kollektorschicht 130 wenigstens teilweise mit einer Metallschicht in Kontakt stehen, so dass die Kollektorschicht mit einer externen Vorrichtung verbunden werden kann.
  • Die Driftschicht 120 kann eine laterale Schicht sein, die vertikal zwischen der Kollektorschicht 130 und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion 112 und der zweiten Konfigurationsregion 114 angeordnet ist. Die Driftschicht 120 kann beispielsweise mit der Kollektorschicht 130 oder einer optionalen Feldstoppschicht (die z.B. den gleichen Leitfähigkeitstyp, jedoch eine höhere Dotierungskonzentration als die Driftschicht umfasst) in Kontakt stehen. Alternativ dazu kann die optionale Feldstoppschicht ein Teil der Driftschicht 120 sein.
  • Die Driftschicht 120 kann wenigstens hauptsächlich einen ersten Leitfähigkeitstyp (z.B. n oder p) umfassen, und die Kollektorschicht 130 kann wenigstens hauptsächlich einen zweiten Leitfähigkeitstyp (z.B. p oder n) umfassen. Die Kollektorschicht 130 kann hauptsächlich den zweiten Leitfähigkeitstyp umfassen, der eine p-Dotierung (die z.B. durch den Einschluss von Aluminiumionen oder Borionen bewirkt wird) oder eine n-Dotierung (die z.B. durch den Einschluss von Stickstoffionen, Phosphorionen oder Arsenionen bewirkt wird) sein kann. Demgemäß zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte n-Dotierung oder p-Dotierung an. Mit anderen Worten kann der erste Leitfähigkeitstyp eine n-Dotierung anzeigen, und der zweite Leitfähigkeitstyp kann eine p-Dotierung anzeigen, oder umgekehrt.
  • Die Kollektorschicht 130 und die Driftschicht 120 können hauptsächlich einen spezifischen Leitfähigkeitstyp umfassen, falls beispielsweise die Teile der Halbleiterstruktur, die von der Kollektorschicht 130 eingenommen werden, eine Dotierung des zweiten Leitfähigkeitstyps von über mehr als 50 % (oder mehr als 70 %, mehr als 80 % oder mehr als 90 %) des Volumens aufweisen, und die Teile der Halbleiterstruktur, die von der Driftschicht 120 eingenommen werden, umfassen eine Dotierung des ersten Leitfähigkeitstyps von über mehr als 50 % (oder mehr als 70 %, mehr als 80 % oder mehr als 90 %) des Volumens.
  • Die Kollektorschicht 130 umfasst zwei oder mehrere Dotierungsregionen mit wenigstens teilweise unterschiedlichen Leitfähigkeitstypen und/oder unterschiedlichen Dotierungskonzentrationen. Wenigstens die erste Dotierungsregion 132 und die zweite Dotierungsregion 134 umfassen unterschiedlichen Leitfähigkeitstypen oder wenigstens die erste Dotierungsregion 132 und die zweite Dotierungsregion 134 umfassen unterschiedliche Dotierungskonzentrationen (z.B. gemittelt über die jeweilige Dotierungsregion oder das Maximum der jeweiligen Dotierungsregion). Alternativ oder zusätzlich umfassen wenigstens die erste Dotierungsregion 132 und die zweite Dotierungsregion 134 unterschiedliche Ladungsträger-Lebensdauern. Regionen mit unterschiedlichen Ladungsträger-Lebensdauern können durch die Erhöhung der Defektdichte einer oder mehrerer Regionen verglichen mit angrenzenden Regionen (z.B. durch Heliumimplantation) implementiert werden.
  • Die erste Dotierungsregion 132 und die zweite Dotierungsregion 134 sind lateral angrenzend aneinander angeordnet. Mit anderen Worten ändert sich beispielsweise der Leitfähigkeitstyp an einer Grenze zwischen der ersten Dotierungsregion 132 und der zweiten Dotierungsregion 134 (wodurch z.B. ein pn-Übergang bewirkt wird), oder die Dotierungsverteilung umfasst eine mittlere Dotierungskonzentration (z.B. Mittelwert zwischen gemittelten Dotierungskonzentrationen über die jeweiligen Dotierungsregionen oder zwischen maximalen Dotierungskonzentrationen der jeweiligen Dotierungsregionen) an einer Grenze zwischen der ersten Dotierungsregion 132 und der zweiten Dotierungsregion 134.
  • Beispielsweise umfasst die Driftschicht 120 wenigstens eine Dotierungsregion mit dem ersten Leitfähigkeitstyp, die von der Rückseitenfläche 104 zur Driftschicht 120 angrenzend an wenigstens eine Dotierungsregion mit dem zweiten Leitfähigkeitstyp reicht, welche von der Rückseitenfläche 104 zur Driftschicht 120 reicht (wobei z.B. wenigstens eine in Sperrrichtung leitende Region implementiert wird). Gegebenenfalls, zusätzlich oder alternativ dazu kann die Driftschicht 120 eine Vielzahl von Dotierungsregionen umfassen, die in einer lateralen Sequenz angeordnet sind, so dass Dotierungsregionen mit unterschiedlichem Leitfähigkeitstyp lateral alternierend angeordnet sind (wobei z.B. eine Vielzahl von in Sperrrichtung leitenden Regionen implementiert wird). Gegebenenfalls, zusätzlich oder alternativ dazu umfasst die Driftschicht 120 wenigstens eine Dotierungsregion mit einer ersten Dotierungskonzentration, die von der Rückseitenfläche 104 zur Driftschicht 120 reicht, angrenzend an wenigstens eine Dotierungsregion mit einer zweiten Dotierungskonzentration, die von der Rückseitenfläche 104 zur Driftschicht 120 reicht (wobei z.B. eine Halbleitervorrichtung mit verbessertem Ausschaltverhalten implementiert wird).
  • Die erste Konfigurationsregion 112 ist mit wenigstens einer teilweisen lateralen Überlappung zur ersten Dotierungsregion 132 angeordnet. Mit anderen Worten sind die erste Konfigurationsregion 112 und die erste Dotierungsregion 132 an entgegengesetzten Fläche des Halbleitersubstrats angeordnet und vertikal voneinander durch wenigstens die Driftschicht getrennt, aber die erste Konfigurationsregion 112 überlappt lateral wenigstens teilweise die erste Dotierungsregion 132 in einer Draufsicht des Halbleitersubstrats. Daher beeinflusst die erste Konfigurationsregion 112 wenigstens teilweise den Teil der Driftschicht 120, welcher der erste Dotierungsregion 132 zugewandt ist. Dementsprechend sind die zweite Konfigurationsregion 114 und die zweite Dotierungsregion 134 an entgegengesetzten Flächen des Halbleitersubstrats angeordnet und vertikal voneinander wenigstens durch die Driftschicht getrennt, aber die zweite Konfigurationsregion 114 überlappt lateral wenigstens teilweise die zweite Dotierungsregion 134 in einer Draufsicht des Halbleitersubstrats. Daher beeinflusst die zweite Konfigurationsregion 114 wenigstens teilweise den Teil der Driftschicht 120, welcher der zweiten Dotierungsregion 134 zugewandt ist. Gegebenenfalls kann sich die erste Konfigurationsregion 112 lateral wenigstens über die gesamte erste Dotierungsregion 132 erstrecken, und/oder die zweite Konfigurationsregion 114 kann sich lateral wenigstens über die gesamte zweite Dotierungsregion 134 erstrecken, wie in 1A gezeigt. Ferner kann die erste Konfigurationsregion 112 gegebenenfalls eine größere oder kleinere laterale Abmessung umfassen als die erste Dotierungsregion 132, und/oder die zweite Konfigurationsregion 114 kann eine größere oder kleinere laterale Abmessung umfassen als die zweite Dotierungsregion 134.
  • Die erste Dotierungsregion 112 (z.B. hinsichtlich der Konfiguration der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode und Abmessung), die erste Dotierungsregion 132 (z.B. hinsichtlich des Leitfähigkeitstyps, der Dotierungskonzentration und Abmessung), die zweite Konfigurationsregion 114 (z.B. hinsichtlich der Konfiguration der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode und Abmessung) und die zweite Dotierungsregion 134 (z.B. hinsichtlich des Leitfähigkeitstyps, der Dotierungskonzentration und Abmessung) sind so konfiguriert, dass sich eine erste mittlere Dichte freier Ladungsträger innerhalb eines Teils der Driftschicht, welcher der ersten Dotierungsregion zugewandt ist, von einer zweiten mittleren Dichte freier Ladungsträger innerhalb eines Teils der Driftschicht, welcher der zweiten Dotierungsregion zugewandt ist, um weniger als 20 % (oder weniger als 15 % oder weniger als 10 %) der zweiten mittleren Dichte in einem Ein-Zustand der Halbleitervorrichtung unterscheidet.
  • Mit anderen Worten können die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode an der Hauptfläche 102 an die lokalen Bedingungen an der Rückseitenfläche 104 angepasst werden. Emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode, die niedrigere Ströme von Ladungsträgern vorsehen oder eine höhere Trägerbeschränkung bewirken, können entgegengesetzt zu einer Dotierungsregion implementiert werden, die höhere Ströme von Ladungsträgern vorsieht oder eine niedrigere Trägerbeschränkung bewirkt, als emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode, die entgegengesetzt zu einer Dotierungsregion angeordnet sind, welche niedrigere Ströme von Ladungsträgern vorsieht oder eine höhere Trägerbeschränkung bewirkt. Mit anderen Worten ermöglicht die Kombination der rückseitigen Kollektorstruktur und der entsprechend angepassten Konfiguration der vorderseitigen emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode, dass eine Differenz zwischen der ersten mittleren Dichte freier Ladungsträger und der zweiten mittleren Dichte freier Ladungsträger unter 20 % (oder unter 15 % oder unter 10 %) der zweiten mittleren Dichte in einem Ein-Zustand der Halbleitervorrichtung gehalten werden kann.
  • Der Ein-Zustand der Halbleitervorrichtung 100 kann ein Zustand sein, in dem die Bipolartransistoranordnung mit isolierter Gateelektrode (z.B. die Summe aller emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode, die von der Bipolartransistoranordnung mit isolierter Gateelektrode umfasst sind) einen maximalen Gesamtstrom unter normalen oder beabsichtigten Betriebsbedingungen der Halbleitervorrichtung 100 vorsieht oder einen Nennstrom (z.B. gemäß der Spezifikation der Vorrichtung) vorsieht. Ein Nennstrom kann ein Strom sein, den die Vorrichtung in einem Ein-Zustand beispielsweise für mehr als 50 % (oder mehr als 70 % oder mehr als 90 %) einer Lebensdauer vorsehen kann, die von der Vorrichtung zu erreichen ist.
  • Die mittlere Dichte freier Ladungsträger innerhalb einer spezifischen Region kann eine Anzahl freier Ladungsträger pro Volumen oder pro Chipbereich der Driftschicht sein (und z.B. gemittelt gegenüber der Zeit nach dem Erreichen konstanter Bedingungen im Ein-Zustand). Aufgrund struktureller Inhomogenitäten (z.B. Positionen von Gates, Sourcen und/oder Körper-Bereichen der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode oder unterschiedliche Leitfähigkeitstypen oder Dotierungsdichten der Dotierungsregionen) kann die Dichte freier Ladungsträger innerhalb der Driftschicht 120 variieren. Die (erste) mittlere Dichte freier Ladungsträger innerhalb des Teils 122 der Driftschicht, welcher der ersten Dotierungsregion 132 zugewandt ist, unterscheidet sich jedoch von der (zweiten) mittleren Dichte freier Ladungsträger innerhalb des Teils 124 der Driftschicht, welcher der zweiten Dotierungsregion 134 zugewandet ist, um weniger als 20 % der zweiten mittleren Dichte.
  • Der Teil 122 der Driftregion 120, welcher der ersten Dotierungsregion 132 zugewandt ist, kann das von der Driftschicht 120 eingenommene Volumen sein, das näher bei der ersten Dotierungsregion 132 angeordnet ist als bei anderen Teilen der Kollektorschicht 130. Dementsprechend kann der Teil 124 der Driftregion 120, welcher der zweiten Dotierungsregion 134 zugewandt ist, das von der Driftschicht 120 eingenommene Volumen sein, das näher bei der zweiten Dotierungsregion 134 angeordnet ist als bei anderen Teilen der Kollektorschicht 130. Mit anderen Worten kann der Teil 122 der Driftregion 120, welcher der ersten Dotierungsregion 132 zugewandt ist, der Bereich der Driftregion 120 sein, der über der ersten Dotierungsregion 132 angeordnet ist, und der Teil 124 der Driftregion 120, welcher der zweiten Dotierungsregion 134 zugewandt ist, kann der Bereich der Driftregion 120 sein, der über der zweiten Dotierungsregion 134 in einem Querschnitt des Halbleitersubstrats angeordnet ist, wie durch die gestrichelten Linien in 1A angezeigt.
  • Beispielsweise können die erste Dotierungsregion 132 und die zweite Dotierungsregion 134 so konfiguriert sein, dass die erste Dotierungsregion 132 eine höhere mittlere Dichte von Ladungsträgern (Strom von Elektronen oder Strom von Löchern) für die (oder von der) Driftschicht 120 in einem Ein-Zustand der Halbleitervorrichtung 100 vorsehen (oder empfangen) kann als die zweite Dotierungsregion 134. Ferner können die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion 122 und die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion 124 so konfiguriert sein, dass die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion 124 eine höhere mittlere Dichte von Ladungsträgern oder einem Strom von Ladungsträgern (Strom von Elektronen oder Strom von Löchern) für die (von der) Driftschicht 120 in einem Ein-Zustand der Halbleitervorrichtung 100 vorsehen (empfangen) können als die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion 122. Mit anderen Worten kann die erste Dotierungsregion 132 konfiguriert sein, eine höhere mittlere Dichte von Ladungsträgern oder einem Strom von Ladungsträgern für die Driftschicht 120 in einem Ein-Zustand der Halbleitervorrichtung 100 vorzusehen als die zweite Dotierungsregion 134, falls die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode an der Hauptfläche 102 eine homogene oder gleiche Auslegung umfassen. Dementsprechend können die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion 124 konfiguriert sein, eine höhere mittlere Dichte von Ladungsträgern oder einem Strom von Ladungsträgern für die Driftschicht 120 in einem Einzustand der Halbleitervorrichtung 100 vorzusehen als die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion 122, falls die Kollektorschicht 130 eine homogene Dotierungskonzentration und einen homogenen Leitfähigkeitstyp umfasst. Durch das Anordnen von Strukturen mit entgegengesetztem Effekt für die Dichte von Ladungsträgern oder einem Strom von Ladungsträgern, die wenigstens teilweise zueinander entgegengesetzt sind, kann beispielsweise die erhaltene Variation der mittleren Dichte freier Ladungsträger innerhalb der unterschiedlichen Regionen der Driftschicht 120 gering gehalten werden.
  • Die laterale Abmessung oder Ausdehnung der ersten Konfigurationsregion 112, der ersten Dotierungsregion 132, der zweiten Konfigurationsregion 114 und der zweiten Dotierungsregion 134 kann in einem breiten Bereich variieren. Eine laterale Bewegung freier Ladungsträger kann im Bereich der Diffusionslänge der freien Ladungsträger innerhalb des verwendeten Halbleitermaterials liegen. Alternativ dazu kann die Dicke des Halbleitersubstrats der Halbleitervorrichtung 100 die Diffusionslänge praktisch begrenzen, da die freien Ladungsträger die Rückseite des Halbleitersubstrats erreichen können, bevor sie einen signifikant größeren lateralen Abstand erreichen als die Dicke der Halbleitervorrichtung.
  • Die erste Konfigurationsregion 112, die erste Dotierungsregion 132, die zweite Konfigurationsregion 114 und die zweite Dotierungsregion 134 umfassen jeweils eine laterale Abmessung von mehr als der Hälfte (oder mehr als dem Einfachen oder mehr als dem Zweifachen) einer Diffusionslänge freier Ladungsträger innerhalb der Driftschicht 120 oder mehr als der Hälfte (oder mehr als dem Einfachen oder mehr als dem Zweifachen) einer Dicke des Halbleitersubstrats der Halbleitervorrichtung 100. Regionen, die größer sind als die Hälfte der Diffusionslänge freier Ladungsträger innerhalb der Driftschicht 120 oder die Hälfte einer Dicke des Halbleitersubstrats der Halbleitervorrichtung 100, können signifikante Variationen der lokalen Dichte freier Ladungsträger in dem Teil der Driftschicht 120 bewirken, welcher der jeweiligen Region zugewandt ist. Eine solche Variation kann beispielsweise durch das Implementieren einer entsprechenden Gegenregion auf der entgegengesetzten Seite des Halbleitersubstrats vermieden werden oder kann gering gehalten werden.
  • Die erste Konfigurationsregion 112, die erste Dotierungsregion 132, die zweite Konfigurationsregion 114 und die zweite Dotierungsregion 134 können an willkürlichen Orten auf dem Halbleitersubstrat angeordnet werden. Beispielsweise können die erste Konfigurationsregion 112 und die zweite Konfigurationsregion 114 innerhalb einer Zellenregion des Halbleitersubstrats angeordnet sein. Der Bereich der Zellenregion kann lateral durch eine Randregion umschlossen werden (die z.B. eine Randabschlussstruktur umfasst, um die elektrischen Felder zum Rand hin zu reduzieren), die das Halbleitersubstrat an einem Rand (der z.B. aus einer Trennung des Halbleitersubstrats von anderen Halbleiterchips auf einem Wafer resultiert) des Halbleitersubstrats umgibt. Die Randregion kann eine laterale Breite von weniger als einem Viertel (oder weniger als 20 % oder weniger als 10 %) einer lateralen Abmessung des Halbleitersubstrats (jedoch z.B. größer als 0,1 %, größer als 1 % oder größer als 5 % einer lateralen Abmessung des Halbleitersubstrats) umfassen. Mit anderen Worten können die Maßnahmen zum Homogenisieren der mittleren Dichte freier Ladungsträger in einem Bereich in der Nähe des Zentrums des Halbleitersubstrats implementiert werden.
  • Die Zellenregion des Halbleitersubstrats kann eine sich lateral über das Halbleitersubstrat ausdehnende Region sein, die mehr als 50 % (oder mehr als 70 %, mehr als 80 % oder mehr als 90 %) des Stromflusses durch die Bipolartransistoranordnung mit isolierter Gateelektrode der Halbleitervorrichtung 100 in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode umfasst oder vorsieht. Die Größe der Zellenregion kann beispielsweise von der absoluten Strombelastbarkeit des Chips (d.h. der Chip-Gesamtgröße) abhängig sein.
  • Gegebenenfalls, alternativ oder zusätzlich zu einem oder mehreren oben angegebenen Aspekten kann die Bipolartransistoranordnung mit isolierter Gateelektrode eine Vielzahl von Konfigurationsregionen umfassen, die innerhalb einer Zellenregion der Halbleitervorrichtung 100 an der Hauptfläche 102 des Halbleitersubstrats der Halbleitervorrichtung 100 angeordnet sind. Ferner kann die Kollektorschicht 130 eine Vielzahl von Dotierungsregionen innerhalb der Zellenregion an der Rückseitenfläche 104 des Halbleitersubstrats der Halbleitervorrichtung 100 umfassen. Die Konfigurationsregionen der Vielzahl von Konfigurationsregionen und die Dotierungsregionen der Vielzahl von Dotierungsregion können so konfiguriert sein, dass sich die mittleren Dichten freier Ladungsträger innerhalb von Teilen der Driftschicht 120, die den jeweiligen Dotierungsregionen der Vielzahl von Dotierungsregionen zugewandt sind, voneinander um weniger als 20 % einer mittleren Dichte freier Ladungsträger innerhalb der Zellenregion in einem Ein-Zustand der Halbleitervorrichtung 100 unterscheiden. Mit anderen Worten können die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode an der Hauptfläche 102 an die Verteilung von Dotierungsregionen innerhalb der Kollektorschicht 130 über die Zellenregion so angepasst werden, dass die Variation der mittleren Dichten freier Ladungsträger innerhalb des Teils der Driftschicht 120, der in der Zellenregion angeordnet ist, gering gehalten werden kann. Dies kann die Variation der Temperatur innerhalb der Zellenregion gering halten. Auf diese Weise kann beispielsweise der Gesamtstrom, der von der Halbleitervorrichtung 100 vorgesehen oder geschaltet werden kann, erhöht werden und/oder die Lebensdauer oder Haltbarkeit der Vorrichtung kann erhöhten werden.
  • 1B zeigt einen schematischen Querschnitt einer Halbleitervorrichtung 150 gemäß einer Ausführungsform. Die Implementierung der Halbleitervorrichtung 150 ist ähnlich der in 1A gezeigten Implementierung. Es ist jedoch eine alternierende Sequenz erster Konfigurationsregionen 112 und zweiter Konfigurationsregionen 114 an der Hauptfläche 102 entgegengesetzt zu einer alternierenden Sequenz erster Dotierungsregionen 132 und zweiter Dotierungsregionen 134 an der Rückseitenfläche 104 angeordnet. Mehr Details und Aspekte werden in Verbindung mit den obigen Ausführungsformen beschrieben (z.B. 1A).
  • 2A zeigt einen schematischen Querschnitt einer Halbleitervorrichtung 200 gemäß einer Ausführungsform. Die Implementierung der Halbleitervorrichtung 200 ist ähnlich der in 1A und 1B gezeigten Implementierung. Es ist jedoch eine alternierende Sequenz erster Konfigurationsregionen 112 und zweiter Konfigurationsregionen 114 an der Hauptfläche 102 entgegengesetzt zu einer alternierenden Sequenz erster Dotierungsregionen 132 und zweiter Dotierungsregionen 134 an der Rückseitenfläche 104 innerhalb einer Zellenregion des Halbleitersubstrats angeordnet. In diesem Fall umfassen die ersten Dotierungsregion 132 eine leichte p-Dotierung, und die zweiten Dotierungsregionen 134 umfassen eine hohe p-Dotierung. Ferner sind die Dotierungsregionen der Kollektorschicht von einer leicht p-dotierten Randregion 232 an einem Rand des Halbleitersubstrats umgeben, und die Konfigurationsregionen sind von einer Randabschlussregion 216 (die z.B. eine laterale Randabschlussstruktur oder Schutzringe umfasst) an einem Rand des Halbleitersubstrats umgeben. Die Konfigurationsregionen 114 entgegengesetzt zu den hoch p-dotierten Regionen 114 umfassen emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode, die eine niedrigere Dichte von Ladungsträgern oder einen niedrigeren Strom von Ladungsträgern vorsehen können als beispielsweise die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Konfigurationsregionen 112 entgegengesetzt zu den leicht p-dotierten Regionen 112. Die hoch p-dotierten Regionen 114 können Löcher für eine längere Zeit während des Ausschaltens vorsehen als die leicht p-dotierten Regionen 112, was beispielsweise zu einem verbesserten Ausschaltverhalten führt. Die Driftschicht 120 umfasst eine niedrige n-Dotierung, und eine n-dotierte Feldstoppschicht 226 ist zwischen der Driftschicht 120 und der Kollektorschicht angeordnet. Mehr Details und Aspekte werden in Verbindung mit den obigen Ausführungsformen beschrieben (z.B. 1A und 1B).
  • 2B zeigt einen schematischen Querschnitt eines Teils (z.B. zwischen einem Zentrum des Halbleitersubstrats links und einem Rand des Halbleitersubstrats rechts) einer Halbleitervorrichtung 250 gemäß einer Ausführungsform. Die Implementierung der Halbleitervorrichtung 250 ist ähnlich der in 1A gezeigten Implementierung. In diesem Fall umfasst die erste Dotierungsregion 132 eine n-Dotierung (wobei z.B. in Sperrrichtung leitende Regionen oder n-Kurzschlüsse vorgesehen werden), und die zweiten Dotierungsregionen 134 umfassen eine hohe p-Dotierung. Ferner sind die Dotierungsregionen der Kollektorschicht von einer mittel-bis-hoch p-dotierten Randregion 272 an einem Rand des Halbleitersubstrats umgeben. Die erste Konfigurationsregion 112 ist lateral von der zweiten Konfigurationsregion 114 durch eine Grenzkonfigurationsregion 262 getrennt, die entgegengesetzt zur Grenze der ersten Dotierungsregion 132 und der angrenzenden Dotierungsregionen angeordnet ist. Ferner sind die Konfigurationsregionen von einer Randabschlussregion 268 (die z.B. eine laterale Randabschlussstruktur oder Schutzringe umfasst) an einem Rand des Halbleitersubstrats umgeben, und eine Übergangskonfigurationsregion 266 ist lateral zwischen einer von den Grenzkonfigurationsregionen 266 und der Randabschlussregion 268 angeordnet. Zusätzlich ist eine zentrale Konfigurationsregion 264 angrenzend an die zweite Konfigurationsregion 114 angeordnet und erstreckt sich lateral zu einem Zentrum des Halbleitersubstrats.
  • Die erste Konfigurationsregion 112 ist konfiguriert, eine erste Dichte von Ladungsträgern oder einem Strom von Ladungsträgern vorsehen zu können (z.B. sehr niedriger Strom oder sogar Null-Strom, z.B. aufgrund einer sehr kleinen Kanalbreite «<y oder sogar keines Kanals, was beispielsweise durch keine Gate-Gräben oder keine SourceRegionen bewirkt wird, die einen Desaturierungskanal implementieren), die zweite Konfigurationsregion 114 ist konfiguriert, eine zweite Dichte von Ladungsträgern oder einem Strom von Ladungsträgern vorsehen zu können (z.B. mittlerer Strom, z.B. aufgrund einer mittleren Kanalbreite y), die Grenzkonfigurationsregion 262 ist konfiguriert, eine dritte Dichte von Ladungsträgern oder einen Strom von Ladungsträgern vorsehen zu können (z.B. sehr hoher Strom, z.B. aufgrund einer großen Kanalbreite »y), die zentrale Konfigurationsregion 262 ist konfiguriert, eine vierte Dichte von Ladungsträgern oder einen Strom von Ladungsträgern vorsehen zu können (z.B. sehr hoher Strom, z.B. aufgrund einer großen Kanalbreite »y), die Randabschlussregion 268 ist konfiguriert, eine fünfte Dichte von Ladungsträgern oder einen Strom von Ladungsträgern vorsehen zu können (z.B. sehr niedriger Strom oder sogar Null-Strom, z.B. aufgrund einer sehr kleinen Kanalbreite «<y oder sogar keines Kanals), und die Übergangskonfigurationsregion 266 ist konfiguriert, eine sechste Dichte von Ladungsträgern oder einem Strom von Ladungsträgern vorsehen zu können (z.B. niedriger Strom, z.B. aufgrund einer kleinen Kanalbreite <y oder sogar keines Kanals). Alternativ dazu können auch die Grenzkonfigurationsregion 262 oder die zentrale Konfigurationsregion 264 beispielsweise als zweite Konfigurationsregion angesehen werden. Mehr im Allgemeinen kann die Halbleitervorrichtung 250 eine Vielzahl unterschiedlicher Konfigurationsregionen und eine Vielzahl unterschiedlicher Dotierungsregionen umfassen. Mehr Details und Aspekte werden in Verbindung mit den obigen Ausführungsformen beschrieben (z.B. 1A und 1B).
  • Beispielsweise können emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode, die eine hohe Dichte von Ladungsträgern oder einen Strom von Ladungsträgern vorsehen können (z.B. durch eine erhöhte Kanalbreite), innerhalb wenigstens eines Teils einer p-Pilotregion implementiert werden (z.B. größte nicht-unterbrochene p-Region an der Rückseite des Halbleitersubstrats), um die Zündung der Bipolartransistoranordnung mit isolierter Gateelektrode zu erleichtern.
  • Eine emitterseitige Bipolartransistorstruktur mit isolierter Gateelektrode einer Vielzahl von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode, die in der Bipolartransistoranordnung mit isolierter Gateelektrode umfasst sind, kann auf verschiedene Weise implementiert werden.
  • 3 zeigt einen schematischen Querschnitt eines Teils einer Bipolartransistoranordnung 350 mit isolierter Gateelektrode gemäß einer Ausführungsform. Die Bipolartransistoranordnung 350 mit isolierter Gateelektrode umfasst eine Halbleiterstruktur (z.B. auf Silicium-Basis oder Siliciumcarbid-Basis), die eine Kollektorschicht 360, eine Driftschicht 370, eine Vielzahl von Körper-Bereichen 380, eine Vielzahl von Source-Bereichen 385 und ein Gate 390 einer Vielzahl von Gates 390 umfasst (z.B. mit ähnlichen oder gleichen Strukturen, die über die Bipolartransistoranordnung mit isolierter Gateelektrode verteilt sind). Die Vielzahl von Source-Bereichen 385 und die Driftschicht 370 umfassen wenigstens hauptsächlich einen ersten Leitfähigkeitstyp (z.B. n oder p), und die Vielzahl von Körper-Bereichen 380 und die Kollektorschicht 360 umfassen wenigstens hauptsächlich einen zweiten Leitfähigkeitstyp (z.B. p oder n). Die Vielzahl von Gates 390 ist so angeordnet, dass die Gates 390 einen leitfähigen Kanal 392 zwischen den Source-Bereichen 385 und der Driftschicht 370 durch die Körper-Bereiche 380 bewirken können. Die Gates 390 können wenigstens gegen die Körper-Bereiche 380 durch eine Isolierschicht 394 (z.B. Gateoxidschicht) elektrisch isoliert sein.
  • Mit anderen Worten umfassen die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten und der zweiten Konfigurationsregion jeweils eine Vielzahl von Körper-Bereichen 380, eine Vielzahl von Source-Bereichen 385 und eine Vielzahl von Gates 390. Die Vielzahl von Source-Bereichen 385 und die Driftschicht 370 umfassen wenigstens hauptsächlich einen ersten Leitfähigkeitstyp, und die Vielzahl von Körper-Bereichen 380 und die Kollektorschicht 360 umfassen wenigstens hauptsächlich einen zweiten Leitfähigkeitstyp. Ferner ist die Vielzahl von Gates 390 so angeordnet, dass die Gates 390 einen leitfähigen Kanal 392 zwischen den Source-Bereichen 385 und der Driftschicht 370 durch die Körper-Bereiche 380 bewirken können.
  • Die Kollektorschicht 360, die Driftschicht 370, die Vielzahl von Körper-Bereichen 380 und die Vielzahl von Source-Bereichen 385 können hauptsächlich einen spezifischen Leitfähigkeitstyp umfassen, falls der Teil der Halbleiterstruktur, der von der Kollektorschicht 360, der Driftschicht 370, der Vielzahl von Körper-Bereichen 380 oder der Vielzahl von Source-Bereichen 385 eingenommen wird, beispielsweise eine Dotierung des zweiten Leitfähigkeitstyps von über mehr als 50 % (oder mehr als 70 %, mehr als 80 % oder mehr als 90 %) des Volumens umfasst.
  • Die Vielzahl von Gates 390 kann so angeordnet sein, dass die Gates 390 einen leitfähigen Kanal 392 zwischen den Source-Bereichen 385 und der Driftschicht 370 durch die Körper-Bereiche 380 gemäß einem Feldeffekttransistor-Prinzip bewirken. Mit anderen Worten ist die Vielzahl von Gates 390 in der Nähe der Körper-Bereiche 380 angeordnet, jedoch elektrisch isoliert gegen den Körper-Bereich 380 durch eine Isolierschicht 390, so dass ein leitfähiger Kanal 392 zwischen den Source-Bereichen 385 und der Driftschicht 370 von einer Spannung gesteuert werden kann, die an die Gates 390 angelegt wird.
  • Die erste und die zweite Konfigurationsregion können jeweils eine Vielzahl von ähnlichen Strukturen umfassen, wie in 3 gezeigt. Die Gates 390 und die Source-Bereiche 385 der ersten und der zweiten Konfigurationsregion können mit getrennten Gate- und Source-Kontakten verbunden sein. Alternativ dazu können die Gates 390 und die Source-Bereiche 385 der ersten und der zweiten Konfigurationsregion mit gemeinsamen Source- und/oder Gatekontakten verbunden sein (so dass z.B. grundsätzlich dieselbe Spannung an die Sourcen und/oder die Gates der ersten und der zweiten Konfigurationsregion wenigstens in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode angelegt wird).
  • In einem Ein-Zustand der Bipolartransistoranordnung 350 mit isolierter Gateelektrode können die freien Ladungsträger hauptsächlich innerhalb der Driftschicht 370 angeordnet sein, so dass eine mittlere Dichte freier Ladungsträger durch die Dichte der freien Träger innerhalb der Driftschicht repräsentiert werden kann. Dies kann auch für andere strukturelle Implementierungen der Bipolartransistoranordnung mit isolierter Gateelektrode gelten (z.B. Bipolartransistoranordnung mit Graben-isolierter Gateelektrode oder Bipolartransistoranordnung mit Mesa-isolierter Gateelektrode).
  • Die Vielzahl von Körper-Bereichen 380 und die Vielzahl von Source-Bereichen 385 können innerhalb der Driftschicht 370 durch Ionenimplantation gebildet werden. Die Vielzahl von Körper-Bereichen 380 und die Vielzahl von Source-Bereichen 385 können jedoch nur einen kleinen Abschnitt der Driftschicht 370 einnehmen, so dass die Driftschicht 370 beispielsweise hauptsächlich den ersten Leitfähigkeitstyp umfasst. Alternativ dazu kann die Vielzahl von Körper-Bereichen 380 oben auf der Driftschicht 370 abgeschieden werden, so dass die Vielzahl von Körper-Bereichen 380 ein Teil einer Körper-Schicht sein kann. Ferner kann die Vielzahl von Source-Bereichen 385 innerhalb der Körper-Schicht durch Ionenimplantation implementiert werden.
  • Die Kollektorschicht 360, die Driftschicht 370, die Vielzahl von Körper-Bereichen 380, die Vielzahl von Zellenbereichen 385 und die Vielzahl von Gates 390 können auf verschiedene Weise angeordnet sein, um eine emitterseitige Bipolartransistorstruktur mit isolierter Gateelektrode zu implementieren. Beispielsweise sind die Vielzahl von Source-Bereichen 385 und die Vielzahl von Gates 390 sowie die elektrische Verbindung mit dieser Struktur an der Vorderseite (Hauptfläche) der Halbleitervorrichtung angeordnet, und die Kollektorschicht 360 sowie der elektrische Kontakt mit der Kollektorschicht 360 sind an der Rückseite der Halbleitervorrichtung angeordnet, wie in 3 gezeigt.
  • Mehr Details und Aspekte werden in Verbindung mit den obigen Ausführungsformen beschrieben (z.B. 1A bis 2B).
  • Die geringe Differenz zwischen den mittleren Dichten freier Ladungsträger innerhalb der Driftschicht 370 kann durch verschiedene Maßnahmen erhalten oder bewirkt werden, die im Folgenden erläutert werden und unabhängig voneinander oder durch eine Kombination von zwei oder mehreren dieser Maßnahmen verwendet werden können.
  • Beispielsweise kann der für die erste Konfigurationsregion 112 und die zweite Konfigurationsregion 114 vorgesehene Source-Strom so gesteuert werden, dass eine gewünschte Verteilung freier Ladungsträger in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode erhalten wird. Mit anderen Worten kann die Bipolartransistoranordnung mit isolierter Gateelektrode eine Source-Stromversorgungsschaltung umfassen. Diese Source-Stromversorgungsschaltung kann in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode einen ersten mittleren Source-Strom für die Source-Bereiche vorsehen, die in der ersten Konfigurationsregion angeordnet sind, und einen zweiten mittleren Source-Strom für die Source-Bereiche, die in der zweiten Konfigurationsregion angeordnet sind. Der erste mittlere Source-Strom ist vom zweiten mittleren Source-Strom verschieden.
  • Ein mittlerer Source-Strom kann ein Strom sein, der für die Source-Bereiche vorgesehen wird, gemittelt durch eine Region, oder ein Strom pro Source-Bereich, gemittelt durch eine Region (die erste Konfigurationsregion und die zweite Konfigurationsregion). Mit anderen Worten kann der Source-Strom innerhalb der unterschiedlichen Regionen so begrenzt sein, dass die Differenz der mittleren Dichten freier Ladungsträger innerhalb der Driftschicht 120 niedrig gehalten werden kann.
  • Alternativ oder zusätzlich zu einer unterschiedlichen Begrenzung des Source-Stroms kann der Abschnitt eines Bereichs, der von Source-Bereichen innerhalb der ersten Konfigurationsregion 112 und der zweiten Konfigurationsregion 114 eingenommen oder bedeckt wird, variiert werden. Mit anderen Worten können die in der ersten Konfigurationsregion 112 angeordneten Source-Bereiche einen größeren Abschnitt der ersten Konfigurationsregion 112 bedecken (Abschnitt eines Chipbereichs, der von den Source-Bereichen eingenommen wird) als einen Abschnitt der zweiten Konfigurationsregion 114, der von den in der zweiten Konfigurationsregion 114 angeordneten Source-Bereichen bedeckt wird. Durch das Verringern des Abschnitts von Bereichen, die von Source-Bereichen eingenommen oder bedeckt werden, kann der vorgesehene Source-Strom in der anderen Region so variiert werden, dass eine gewünschte Verteilung der mittleren Dichte freier Ladungsträger in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode erhalten werden kann.
  • Eine Variation des Abschnitts, der von den Source-Bereichen eingenommen oder bedeckt wird, kann erhalten werden, indem beispielsweise die Größe der maskierten oder unmaskierten Bereiche während der Source-Implantation variiert wird.
  • Alternativ oder zusätzlich zu einem oder mehreren oben beschriebenen Aspekten kann die Kanalbreite, die zur Steuerung des Stromflusses in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode verwendet wird, innerhalb der unterschiedlichen Konfigurationsregionen variiert werden. Mit anderen Worten kann eine mittlere Kanalbreite, die von den in der ersten Konfigurationsregion 112 angeordneten Gates steuerbar ist, größer sein als eine mittlere Kanalbreite, die von den in der zweiten Konfigurationsregion 114 angeordneten Gates steuerbar ist. Auf diese Weise kann ein signifikant niedrigerer Basisstrom innerhalb der zweiten Konfigurationsregion 114 verglichen mit der ersten Konfigurationsregion 112 generiert werden, so dass die Dichte der freien Ladungsträger an die Kollektorschichtimplementierung angepasst werden kann.
  • Zusätzlich, alternativ oder optional zu einem oder mehreren oben beschriebenen Aspekten kann die Kanallänge, die zur Steuerung des Stromflusses in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode verwendet wird, innerhalb der unterschiedlichen Konfigurationsregionen variiert werden. Mit anderen Worten kann eine mittlere Kanallänge, die von den in der ersten Konfigurationsregion 112 angeordneten Gates steuerbar ist, größer sein als eine mittlere Kanallänge, die von den in der zweiten Konfigurationsregion 114 angeordneten Gates steuerbar ist. Auf diese Weise kann ein signifikant niedrigerer Basisstrom innerhalb der zweiten Konfigurationsregion 114 verglichen mit der ersten Konfigurationsregion 112 generiert werden, so dass die Dichte der freien Ladungsträger an die Kollektorschichtimplementierung angepasst werden kann.
  • Zusätzlich, alternativ oder optional zu einem oder mehreren oben beschriebenen Aspekten können die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode eine Vielzahl von Gräben umfassen, die vertikal (orthogonal zu einer Hauptfläche) durch eine Körper-Schicht reichen, welche die Vielzahl von Körper-Regionen umfasst. Ferner sind die Gates in Gräben der Vielzahl von Gräben angeordnet. Durch die Implementierung der Gates in Gräben, die durch die Körper-Regionen in die Driftschicht reichen, können Graben-emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode und/oder Mesa-emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode vorgesehen werden.
  • 4 und 10 veranschaulichen eine Übersicht über zwei Beispiele unterschiedlicher Zellentypen.
  • 4 zeigt einen schematischen Querschnitt einer Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode. Die Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode umfasst eine Kollektorschicht 460 (z.B. Dotierungskonzentration von 1*1016 bis 1*1018 cm-3) und eine rückseitige Kollektormetallschicht 462 für einen elektrischen Kontakt 464 mit der Kollektorschicht 460 der Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode an einer Rückseite der Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode. Ferner umfasst die Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode eine Driftschicht 470 (z.B.n--Basis, Substrat) angrenzend an die Kollektorschicht 460 und eine Körper-Schicht (z.B. abgeschieden oder implantiert), die Körper-Bereiche 480 (z.B. Dotierungskonzentration von 1*1017 bis 1*1019 cm-3) angrenzend an die Driftschicht 470 (z.B. Dotierungskonzentration von 5*1012 bis 1*1014 cm-3) umfasst. Zusätzlich umfasst die Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode Source-Bereiche 485 in Kontakt mit einer Source-Metallschicht 486 für einen elektrischen Kontakt 487 angrenzend an die Körper-Bereiche 480. Zusätzlich können beispielsweise auch die Körper-Bereiche 480 mit einer Source-Metallschicht 486 in Kontakt stehen. Ferner sind Gräben, die Gates 490 (z.B. Polysilicium-Gates) umfassen, welche vertikal durch die Körper-Schicht reichen, mit einem vordefinierten lateralen Abstand zueinander angeordnet. Die Gates können durch eine Gateverdrahtung 492 (nicht gezeigt) elektrisch verbunden sein. Gegebenenfalls kann die Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode eine Feldstoppschicht zwischen der Driftschicht 470 und der Kollektorschicht 460 umfassen.
  • Die Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode umfasst Körper-Bereiche, die Mesastrukturen repräsentieren. Eine Mesastruktur umfasst eine signifikant größere (z.B. mehr als 5-mal größere oder mehr als 10-mal größere) Abmessung in einer lateralen Richtung als in einer anderen lateralen Richtung (z.B. orthogonalen lateralen Richtung). Eine lokale Trägerbegrenzungsschicht kann angepasst oder variiert werden, indem beispielsweise eine laterale Breite der Mesastruktur (z.B. laterale Breite eines Körper-Bereichs) variiert wird. Die Bipolartransistorstruktur 400 mit Mesa-isolierter Gateelektrode kann auch eine Bipolartransistorstruktur mit Streifen-isolierter Gateelektrode für Vorrichtungen mit Mesastrukturen mit einer großen lateralen Breite sein (z.B. mehr als 5 µm).
  • Gegebenenfalls, alternativ oder zusätzlich zu einem oder mehreren oben angegebenen Aspekten umfasst die Vielzahl von Gräben mehr Gräben als Gates, die von der Vielzahl von Gates umfasst sind. Die verbleibenden Gräben können mit Abstandshalterstrukturen gefüllt werden, so dass der Abstand zwischen Gates variiert werden kann, indem eine unterschiedliche Anzahl von Abstandshalterstrukturen zwischen zwei benachbarten Gates angeordnet wird. Mit anderen Worten können Gates in einem ersten Teil der Vielzahl von Gräben angeordnet sein, und die Vielzahl von Abstandshalterstrukturen kann innerhalb eines zweiten Teils der Vielzahl von Gräben angeordnet sein. Ferner kann die Halbleitervorrichtung konfiguriert sein, die Vielzahl von Abstandshalterstrukturen mit einem Source-Potenzial in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode zu verbinden (z.B. durch das elektrische Verbinden der Abstandshalterstrukturen mit den Source-Bereichen durch eine oder mehrere Metallschichten). Zusätzlich kann eine mittlere Anzahl von Abstandshalterstrukturen zwischen benachbarten Gates (z.B. nächste Nachbarn oder nächste Nachbarn in einer vorherbestimmten Richtung) in der ersten Konfigurationsregion 112 kleiner sein als eine mittlere Anzahl von Abstandshalterstrukturen zwischen benachbarten Gates in der zweiten Konfigurationsregion 114. Auf diese Weise kann der Kanalbereich pro Volumen, der von Gates gesteuert wird, variiert werden, um eine gewünschte Verteilung der Dichte freier Ladungsträger zu erhalten. Zusätzlich kann eine n-Barrierenschicht zwischen den Gräben unter der p-Körper-Region verwendet werden, um die Trägerbeschränkung zu erhöhen. Die n-Barriere könnte in der ersten Auslegung von IGBT-Strukturen implementiert werden, wohingegen die Nicht-n-Barriere in der zweiten Auslegung von IGBT-Strukturen implementiert wird. Alternativ dazu führen unterschiedliche n-Barrierendosen in der ersten und zweiten Auslegung auch zu unterschiedlichen Ladungsträgerdichten vor der Mesastruktur.
  • 5 zeigt eine schematische dreidimensionale Ansicht einer Bipolartransistorstruktur 500 mit Mesa-isolierter Gateelektrode. Die Bipolartransistorstruktur 500 mit Mesa-isolierter Gateelektrode ist ähnlich der in 4 gezeigten Bipolartransistorstruktur mit Mesa-isolierter Gateelektrode implementiert, umfasst jedoch Gräben, welche Abstandshalterstrukturen 570 umfassen, die mit dem Source-Potenzial verbunden sind. Das veranschaulichte Beispiel umfasst eine GS4-Kontaktierung, die anzeigt, dass ein Graben, der ein Gate enthält, lateral von vier Gräben gefolgt wird, die eine Abstandshalterstruktur 570 enthalten (z.B. dasselbe Material wie Gates, aber mit der Source verbunden).
  • 6 zeigt einen schematischen Querschnitt der in 5 gezeigten Bipolartransistorstruktur 500 mit Mesa-isolierter Gateelektrode entlang der angezeigten Linie A1-A2. Die Gates 490 sind mit einem Gatepotenzial oder einer Spannung Vg verbunden oder verbindbar, und die Abstandshalterstrukturen 570 sind mit einem Source-Potenzial oder einer Spannung Vs in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode verbunden oder verbindbar. Alternativ dazu können die Abstandshalterstrukturen auch mit dem Gatepotenzial oder der Spannung Vg verbunden werden oder verbindbar sein, falls der Abschnitt der Körper-Schicht angrenzend an die Abstandshalterstrukturen ohne Source-Bereiche 485 implementiert ist, so dass kein Kanal aufgebaut werden kann. Auf diese Weise kann eine homogener hohe Backlash-Kapazität für das hintere Ende (BE) vorgesehen werden. Die Gates 490 und die Abstandshalterstrukturen sind elektrisch gegen das angrenzende Halbleitermaterial durch eine Isolierschicht 610 (z.B. Siliciumoxid) isoliert. Ferner zeigt 6 beispielsweise eine Mesabreite W und eine Mesahöhe L sowie einen möglichen Maßstab an (der z.B. 1 µm anzeigt).
  • 7 zeigt einen schematischen Querschnitt einer Bipolartransistoranordnung 700 mit isolierter Gateelektrode gemäß einer Ausführungsform. Die Bipolartransistoranordnung 700 mit isolierter Gateelektrode umfasst eine Vielzahl von Bipolartransistorstrukturen mit Mesa-isolierter Gateelektrode wie oben beschrieben (z.B. 4 bis 6). In diesem Beispiel ist eine mittlere Anzahl von Abstandshalterstrukturen zwischen benachbarten Gates in der ersten Konfigurationsregion 710 (z.B. keine Abstandshalterstrukturen zwischen benachbarten Gates) kleiner als eine mittlere Anzahl von Abstandshalterstrukturen zwischen benachbarten Gates in der zweiten Konfigurationsregion 720 (z.B. eine bis vier Abstandshalterstrukturen zwischen benachbarten Gates). Auf diese Weise wird der Kanalbereich pro Volumen, gesteuert von den Gates, variiert, um eine gewünschte Verteilung der Dichte freier Ladungsträger zu erhalten.
  • Mit anderen Worten zeigt 7 ein Beispiel eines Querschnitts durch Emitter-Strukturen eines MPT-IGBT. Die Dichte der effektiv aktiven Zellen (Zellen mit Gräben, die mit einem Gatepotenzial verbunden sind) wird von links nach rechts reduziert, was zu einer Reduktion eines Source-Stroms von links nach rechts führt. Nur die Mesas nahe bei den Gategräben sind mit der Source in der Figur verbunden. Eine Kontaktierung aller Mesas ist auch möglich, durch welche die Trägerbeschränkung gemeinsam mit dem Source-Strom reduziert werden kann (z.B. durch eine Source-Stromversorgungsschaltung).
  • Gegebenenfalls, zusätzlich oder alternativ zu einem oder mehreren oben beschriebenen Aspekten kann der mittlere Abstand benachbarter Gräben variiert werden, um die mittlere Dichte freier Ladungsträger zu beeinflussen. Mit anderen Worten kann ein mittlerer Abstand benachbarter Gräben, die in der ersten Konfigurationsregion angeordnet sind, von einem mittleren Abstand benachbarter Gräben, die in der zweiten Konfigurationsregion angeordnet sind (die z.B. einen kontinuierlich oder schrittweise zunehmenden Abstand zur zweiten Konfigurationsregion hin umfassen) verschieden sein.
  • 8A zeigt einen schematischen Querschnitt einer Bipolartransistoranordnung 800 mit isolierter Gateelektrode gemäß einer Ausführungsform. Die Bipolartransistoranordnung 800 mit isolierter Gateelektrode umfasst eine Vielzahl von Mesa-emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode wie oben beschrieben (z.B. 4 bis 6). In diesem Beispiel ist eine Anzahl von Abstandshalterstrukturen zwischen benachbarten Gates konstant. Ferner kann ein mittlerer Abstand benachbarter Gräben, die in der ersten Konfigurationsregion 810 angeordnet sind (z.B. umfassend ein kleinster Abstand durch die gesamte Zellenregion), kleiner sein als ein mittlerer Abstand benachbarter Gräben, die in der zweiten Konfigurationsregion 820 angeordnet sind (z.B. umfassend ein kontinuierlich oder schrittweise zunehmender Abstand). Auf diese Weise werden der Kanalbereich pro Volumen, gesteuert durch Gates, und die Ladungsträgerdichte (gesteuert durch den Beschränkungseffekt) variiert, um eine gewünschte Verteilung der Dichte freier Ladungsträger zu erhalten.
  • Mit anderen Worten zeigt 8A ein Beispiel eines Querschnitts durch Emitter-Strukturen eines MPT-IGBT. Die Breite der Mesas in den Zellen wird von links nach rechts erhöht, was zu einer Abnahme der Trägerbeschränkung von links nach rechts führt.
  • 8B zeigt einen schematischen Querschnitt einer Bipolartransistoranordnung 890 mit isolierter Gateelektrode gemäß einer Ausführungsform. Die Bipolartransistoranordnung 890 mit isolierter Gateelektrode umfasst eine Vielzahl von Mesa-emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode wie oben beschrieben (z.B. 4 bis 6). In diesem Beispiel ist eine mittlere Tiefe der Gates 490 innerhalb von Gräben, die in der ersten Konfigurationsregion 840 angeordnet sind, größer als eine mittlere Tiefe der Gates 490 innerhalb von Gräben, die in der zweiten Konfigurationsregion 850 angeordnet sind. Eine variierende Tiefe der Gates 490 kann implementiert werden, indem die Tiefe der Gräben variiert wird und/oder indem eine Dicke der Isolierschicht 870 am Boden der Gräben variiert wird, wie in 8B gezeigt. Die Dicke der Isolierschicht 870 am Boden der Gräben kann erhöht werden (wobei die Tiefe der Gates innerhalb der Gräben verringert wird), kontinuierlich oder schrittweise zur zweiten Konfigurationsregion 850 hin, oder die Dicke der Isolierschicht 870 am Boden der Gräben kann zwischen zwei oder mehr vordefinierten oder festgelegten Dicken abgewechselt werden, so dass die mittlere Tiefe der Gates variiert wird, wie in 8B gezeigt. Ferner kann beispielsweise die Trägerbeschränkung reduziert werden, und die effektive Kanallänge kann durch eine dicke Dicke der Grabenboden-Isolierschicht in der Übergangsregion zum Rand hin erhöht werden.
  • Die Variation der Mesabreite kann in zwei lateralen Richtungen über die Hauptfläche einer Halbleitervorrichtung implementiert werden. 9A bis 9C zeigen mögliche laterale Geometrien von Gräben, welche Gates enthalten, die durch die Linien innerhalb der ersten Konfigurationsregion 910 im Zentrum der Halbleitervorrichtungen und der zweiten Konfigurationsregion 920 und einer Randregion 930 angezeigt sind. Mit anderen Worten zeigen 9A bis 9C Draufsichten unterschiedlicher Implementierungen von Gräben (schwarze Linien) in einem Streifen-IGBT oder Mesa-IGBT gemäß Ausführungsformen.
  • 10 zeigt einen schematischen Querschnitt einer Bipolartransistorstruktur 1000 mit Graben-isolierter Gateelektrode. Die Bipolartransistorstruktur 1000 mit Graben-isolierter Gateelektrode umfasst eine Kollektorschicht 1060 und eine rückseitige Kollektormetallschicht 1062 für einen elektrischen Kontakt 1064 mit der Kollektorschicht 1060 der Bipolartransistorstruktur 1000 mit Graben-isolierter Gateelektrode an einer Rückseite der Bipolartransistorstruktur 1000 mit Graben-isolierter Gateelektrode. Ferner umfasst die Bipolartransistorstruktur 1000 mit Graben-isolierter Gateelektrode eine Driftschicht 1070 (z.B. n-Basis, Substrat) angrenzend an die Kollektorschicht 1070 und Körper-Bereiche 1080, die in die Driftschicht 1070 implantiert sind. Zusätzlich umfasst die Bipolartransistorstruktur 1000 mit Graben-isolierter Gateelektrode Source-Bereiche 1085 in Kontakt mit einer Source-Metallschicht 1086 für einen elektrischen Kontakt 1087, der in den Körper-Bereichen 1080 implantiert ist. Zusätzlich können beispielsweise auch die Körper-Bereiche 1080 mit einer Source-Metallschicht 1086 in Kontakt stehen. Ferner sind Gates 1090 (z.B. Polysilicium-Gates) umfassende Gräben, die vertikal durch die Körper-Schicht reichen, mit einem vordefinierten lateralen Abstand zueinander angeordnet. Die Gates können durch eine Gateverdrahtung 1092 (nicht gezeigt) elektrisch verbunden sein. Die Struktur, welche die Gates bildet, kann sich über wenigstens einen Teil der Bipolartransistoranordnung mit isolierter Gateelektrode ausdehnen, der beispielsweise eine Vielzahl von in Gräben angeordneten Gates 1090 verbindet. Gegebenenfalls kann die Bipolartransistorstruktur 1000 mit Graben- isolierter Gateelektrode eine Feldstoppelektrode zwischen der Driftschicht 1070 und der Kollektorschicht 1060 umfassen.
  • Wie bereits angegeben, kann der Abschnitt des Bereichs, der von Source-Bereichen innerhalb der ersten und der zweiten Konfigurationsregion eingenommen oder bedeckt wird, variiert werden.
  • 11 zeigt eine schematische Draufsicht einer Bipolartransistorstruktur 1100 mit isolierter Gateelektrode gemäß einer Ausführungsform. Die Bipolartransistorstruktur 1100 mit isolierter Gateelektrode umfasst eine Vielzahl von Graben-emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode wie oben beschrieben (z.B. 10). Die Source-Bereiche 1085, die in der ersten Konfigurationsregion 1110 angeordnet sind, bedecken einen größeren Abschnitt der ersten Konfigurationsregion 1110 (Abschnitt des Chipbereichs, der von den Source-Bereichen eingenommen wird) als einen Abschnitt der zweiten Konfigurationsregion 1120, der von den Source-Bereichen 1085 bedeckt wird, die in der zweiten Konfigurationsregion 1120 angeordnet sind. Durch das Reduzieren des Abschnitts von Bereichen, der von Source-Bereichen 1085 eingenommen oder bedeckt wird, kann der vorgesehene Source-Strom in den unterschiedlichen Regionen variiert werden, so dass eine gewünschte Verteilung der mittleren Dichte freier Ladungsträger in einem Ein-Zustand der Bipolartransistoranordnung 1100 mit isolierter Gateelektrode erhalten werden kann.
  • Mit anderen Worten zeigt 11 ein Beispiel einer Ansicht auf die Emitter-Strukturen eines Graben-IGBT. Die Kanalbreite pro Zelle (1085 bezeichnen die n-SourceRegionen, d.h. der aktive Kanalbereich) wird von links nach rechts reduziert.
  • Gegebenenfalls, zusätzlich oder alternativ zu einem oder mehreren oben angegebenen Aspekten umgibt jeder Graben der Vielzahl von Gräben eine Körper-Region der Vielzahl von Körper-Regionen. Auf diese Weise kann eine Bipolartransistorstruktur mit Graben-isolierter Gateelektrode implementiert werden. In diesem Fall kann beispielsweise die Trägerbeschränkung durch eine Variation des mittleren Abstands benachbarter Körper-Regionen variiert werden, die von Gräben umgeben sind. Mit anderen Worten kann ein mittlerer Abstand (z.B. gemittelt durch die jeweilige Region) benachbarter Körper-Regionen (z.B. nächster Nachbar oder nächster Nachbar in einer vordefinierten Richtung), die von Gräben umgeben sind, welche in der ersten Konfigurationsregion angeordnet sind, von einem mittleren Abstand benachbarter Körper-Regionen verschieden sein, die von Gräben umgeben sind, welche in der zweiten Konfigurationsregion angeordnet sind. Durch das Variieren des Abstands möglicher Stromquellen zur zweiten Konfigurationsregion hin kann die gewünschte mittlere Dichte freier Ladungsträger erhalten werden.
  • 12 zeigt eine schematische Draufsicht einer Bipolartransistoranordnung 1200 mit isolierter Gateelektrode gemäß einer Ausführungsform. Die Bipolartransistoranordnung 1200 mit isolierter Gateelektrode umfasst eine Vielzahl von Graben-emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode wie oben beschrieben (z.B. 10). Ein mittlerer Abstand (z.B. gemittelt durch die jeweilige Region) benachbarter Körper-Regionen (z.B. nächster Nachbar oder nächster Nachbar in einer vordefinierten Richtung), die von Gräben 1090 umgeben sind, welche in der ersten Konfigurationsregion 1210 angeordnet sind, kann kleiner sein als ein mittlerer Abstand benachbarter Körper-Regionen, die von Gräben 1090 umgeben sind, welche in der zweiten Konfigurationsregion 1220 angeordnet sind. Durch das Erhöhen des Abstands möglicher Stromquellen 1085 zur zweiten Konfigurationsregion 1230 hin kann die mittlere Dichte freier Ladungsträger erhalten werden.
  • Mit anderen Worten zeigt 12 eine Ansicht auf die Emitter-Strukturen eines Graben-IGBT. Die Dichte der Zellen wird von links nach rechts reduziert.
  • Gegebenenfalls, zusätzlich oder alternativ zu einem oder mehreren oben angegebenen Aspekten kann die Tiefe der Gräben variiert werden, um die Trägerbeschränkung lateral zu beeinflussen. Mit anderen Worten kann eine mittlere Tiefe von Gräben, die in der ersten Konfigurationsregion angeordnet sind, von einer mittleren Tiefe von Gräben, die in der zweiten Konfigurationsregion angeordnet sind, verschieden sein. Gräben, die tief in die Driftschicht reichen, können eine größere Trägerbeschränkung oder Dichte freier Ladungsträger in einem Ein-Zustand bewirken als Gräben, die nur geringfügig durch die Körper-Bereiche reichen. Daher kann die gewünschte mittlere Dichte freier Ladungsträger erhalten werden, indem die Tiefe der Gräben variiert wird.
  • 13A zeigt eine Draufsicht einer möglichen Mesa-Kontaktierung. Die erste Konfigurationsregion 1310 umfasst eine niedrigere Kontaktlochdichte zum Kontaktieren von Mesas als die zweite Konfigurationsregion 1320 und die Randregion 1330. Die Streifen repräsentieren Öffnungen des Abdeckungsoxids zwischen Mesas und dem Emitter-Kontakt. Der Trägerbeschränkungseffekt kann durch die Erhöhung der Kontaktlochdichte zum Chiprand 1330 hin reduziert werden, was eine Reduktion der Speicherladungen innerhalb der Vorrichtung bewirkt, die im Ein-Zustand vorliegen. Alternativ dazu kann eine Reduktion oder Senkung der Kontaktlochdichte vom Zentrum des Chips zur Randregion implementiert werden, um die Kanalbreite zum Rand hin ohne eine n-Source-Schattenbildung zu reduzieren.
  • 13B zeigt eine Draufsicht einer möglichen Source-Implantation. Die erste Konfigurationsregion 1310 umfasst einen höheren mittleren Source-Implantationsbereich als die zweite Konfigurationsregion 1320 und die Randregion 1330. Die Streifen repräsentieren implantierte Source-Bereiche. Die vorliegenden Speicherladungen innerhalb der Vorrichtung können auch durch die Reduktion der MOS (Metalloxidhalbleiter)-Kanalbreite in der Richtung zum Chiprand 1330 hin verringert werden.
  • 13C zeigt eine Draufsicht einer möglichen Mesa-Kontaktierung und einer möglichen Source-Implantation gemäß einer Kombination der in 13A und 13B gezeigten Ausführungsformen.
  • 14A zeigt eine Draufsicht einer Vorderseite und 14B einer Rückseite eines in Sperrrichtung leitenden Bipolartransistors mit isolierter Gateelektrode (RC-IGBT) mit einer Strukturierung einer MOS-Kanalbreite gemäß einer Ausführungsform. Die in 14A gezeigten Streifen repräsentieren implantierte Sourceregionen. Die Quadrate 1440 in 14B repräsentieren n-leitende ohmsche Kontaktregionen zwischen der n-leitenden Driftregion der Vorrichtung und dem Kollektor oder Kathodenkontakt (Kurzschlüsse). Die Stromdichteverteilung in einem Ein-Betriebszustand der Vorrichtung kann durch die Erhöhung der MOS-Kanalbreite in der Region ohne Kurzschlüsse homogenisiert werden. In diesem Beispiel umfasst die erste Konfigurationsregion 1410 die kurzgeschlossenen Bereiche 1440, wohingegen die zweite Konfigurationsregion 1420 und die Randregion 1430 keine Kurzschlüsse umfassen.
  • Gegebenenfalls, alternativ oder zusätzlich zu einem oder mehreren oben angegebenen Aspekten kann die rückseitige Kollektorschicht so angepasst sein, dass der Stromfluss von den Source-Bereichen zur Kollektorschicht hauptsächlich in der Zellenregion auftreten kann. Mit anderen Worten kann die Kollektorschicht eine erste mittlere Dotierungsmitteldichte in der Zellenregion (ersten Dotierungsregion) und eine zweite mittlere Dotierungsmitteldichte in der Randregion (zweiten Dotierungsregion) umfassen. Die erste Dotierungsmitteldichte kann höher sein als die zweite Dotierungsmitteldichte.
  • 15 zeigt einen schematischen Querschnitt einer Halbleitervorrichtung 1500 gemäß einer Ausführungsform. Die Halbleitervorrichtung 1500 umfasst emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode (Bereich mit IGBT-Zellen) innerhalb der ersten Konfigurationsregion 1510 und der zweiten Konfigurationsregion 1520 gemäß einer oder mehreren oben beschriebenen Ausführungsformen. Ferner umfasst die Halbleitervorrichtung 1500 eine Randregion 1530 am Rand der Halbleitervorrichtung 1500, die eine Vielzahl von Randabschlussstrukturen 1532 zur Verringerung eines elektrischen Felds zum Rand hin umfasst. Ferner umfasst die rückseitige Kollektorschicht eine erste mittlere Dotierungsmitteldichte 1540 (z.B. p+) in der ersten Dotierungsregion 1510 und eine zweite mittlere Dotierungsmitteldichte 1542 (z.B. p) in der zweiten Dotierungsregion 1530 (schwach dotierte Emitter-Regionen). Die erste mittlere Dotierungsmitteldichte 1540 ist höher als die zweite Dotierungsmitteldichte 1542.
  • 15 veranschaulicht ein Beispiel eines Querschnitts durch einen Bipolartransistor mit isolierter Gatelelektrode und einen Rand und zeigt einen schematischen Randabschluss, der eine entgegengesetzte reduzierte p-Emitter-Dotierung aufweist. Dies kann beispielsweise die Trägerflutung niedrig halten.
  • In einigen Ausführungsformen kann die Kollektorschicht in Sperrrichtung leitende Regionen umfassen, die durch die Kollektorschicht zur Driftschicht reichen und den ersten Leitfähigkeitstyp umfassen. Auf diese Weise kann ein in Sperrrichtung leitender Bipolartransistor mit isolierter Gateleektrode (RC-IGBT) mit verbesserter Haltbarkeit vorgesehen werden.
  • 16 zeigt eine schematische Rückseitenansicht einer in Sperrrichtung leitenden Bipolartransistorstruktur 1600 mit isolierter Gateelektrode (RC-IGBT). Die Bipolartransistorstruktur 1600 mit isolierter Gateelektrode umfasst in Sperrrichtung leitende Regionen 1612, die durch die Kollektorschicht zur Driftschicht reichen, wobei sie erste Dotierungsregionen repräsentieren und denselben Leitfähigkeitstyp umfassen wie die Driftschicht innerhalb der Zellenregion 1610. Die Zellenregion ist von einer Pilotregion 1620 umgeben, die keine in Sperrrichtung leitenden Regionen umfasst. Die zweite Dotierungsregion kann zwischen den ersten leitenden Regionen und/oder der Pilotregion 1620 angeordnet sein. Die in Sperrrichtung leitende Bipolartransistorstruktur 1600 mit isolierter Gateelektrode ist von einer Randregion 1630 umgeben. Ferner ist eine Gatekontaktstelle 1640 in der Nähe einer Ecke der in Sperrrichtung leitenden Bipolartransistorstruktur 1600 mit isolierter Gateelektrode vorgesehen.
  • 16 zeigt einen Entwurf einer rückseitigen Maske, die n+-Streifen in der Mitte 1610 anzeigt. Eine extensive p-Pilotregion 1620 kann in der Nähe des Rands an der Rückseite angeordnet sein, was eine Rückschnapp-freie Charakteristik ermöglichen kann.
  • Beispielsweise kann die von der Implementierung der Hauptfläche getriebene Trägerbeschränkung die Emitter-Effizienz der entgegengesetzten Rückseite berücksichtigen. Die Emitter-Effizienz kann beispielsweise durch die Dichte und Abmessung von n-Kurschlüssen, p+-Regionen für eine Verbesserung der Weichheit und/oder Feldstoppvariationen beeinflusst werden.
  • 17 zeigt eine Stromdichte Jc gegenüber der Spannungs Vcc-Charakteristik einer Vorrichtung mit homogenen n+-Regionen, und 18 zeigt eine Stromdichte Jc gegenüber der Spannungs Vcc-Charakteristik einer Vorrichtung mit inhomogenen n+-Regionen. Eine Stromdichte eines mittleren Diodenbereichs 1710, eine mittlere p-Pilotregion 1730 und eine mittlere Gesamtstromdichte 1720 sind veranschaulicht.
  • Die Mittelwerte der Stromdichte innerhalb der Regionen (z.B. 17) zeigen, dass der p+-Streifen in der Region der Nennstromdichte gezündet hat. Die mittlere Stromdichte in der Region der Streifen (Diodenbereich) ist jedoch signifikant niedriger als in der p-Pilotregion. Die Source-seitige Emitter-Effizienz innerhalb der p-Pilotregion kann teilweise gesenkt oder reduziert werden, um die Stromdichte zu homogenisieren, und auf diese Weise die Erwärmung über den gesamten aktiven Bereich. Beispielsweise wurde für die Simulationsstruktur die n+-Implantation teilweise entfernt, verglichen mit der p-Pilotregion. Dies kann zu einer gleichen mittleren Stromdichte in der Diodenregion und in der p-Pilotregion führen (z.B. 18).
  • 19 zeigt einen schematischen Querschnitt eines Teils einer Halbleitervorrichtung 1900 gemäß einer Ausführungsform. Die Halbleitervorrichtung 1900 umfasst eine Bipolartransistoranordnung mit isolierter Gateelektrode. Die Bipolartransistoranordnung mit isolierter Gateelektrode umfasst eine Vielzahl von Konfigurationsregionen, die innerhalb einer Zellenregion der Halbleitervorrichtung an einer Hauptfläche 1902 des Halbleitersubstrats der Halbleitervorrichtung 1900 angeordnet sind. Jede Konfigurationsregion 1911 bis 1915 der Vielzahl von Konfigurationsregionen umfasst emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode. Ferner umfasst die Bipolartransistoranordnung mit isolierter Gateelektrode eine Kollektorschicht und eine Driftschicht 1920. Die Kollektorschicht ist an einer Rückseitenfläche 1904 des Halbleitersubstrats der Halbleitervorrichtung 1900 angeordnet, und die Driftschicht 1920 ist zwischen der Kollektorschicht und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Vielzahl von Konfigurationsregionen angeordnet. Zusätzlich umfasst die Kollektorschicht eine Vielzahl von Dotierungsregionen innerhalb der Zellenregion an der Rückseitenfläche 1904 des Halbleitersubstrats der Halbleitervorrichtung 1900. Die Dotierungsregionen 1931 bis 1935 der Vielzahl von Dotierungsregionen umfassen wenigstens teilweise unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen. Ferner sind die Konfigurationsregionen 1911 bis 1915 der Vielzahl von Konfigurationsregionen und die Dotierungsregionen 1931 bis 1935 der Vielzahl von Dotierungsregionen so konfiguriert, dass sich die mittleren Dichten freier Ladungsträger innerhalb von Teilen der Driftschicht, die den jeweiligen Dotierungsregionen der Vielzahl von Dotierungsregionen zugewandt sind, voneinander um weniger als 20 % einer mittleren Dichte freier Ladungsträger innerhalb der Zellenregion in einem Ein-Zustand der Halbleitervorrichtung unterscheiden.
  • Durch das Implementieren unterschiedlicher Auslegungen von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode an der Hauptfläche, die zu unterschiedlichen Dotierungsregionen an der Rückseite entgegengesetzt ist, kann der variierende Einfluss der Dichte freier Ladungsträger der unterschiedlichen Dotierungsregionen wenigstens teilweise durch die unterschiedlichen Auslegungen von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode kompensiert werden, so dass die Differenz zwischen den mittleren Dichten freier Ladungsträger niedrig gehalten werden kann. Auf diese Weise kann die Temperaturverteilung über wenigstens einen Teil des Halbleitersubstrats im Ein-Zustand sehr homogen gehalten werden. Daher kann die Lebensdauer oder Haltbarkeit der Vorrichtung erhöht werden.
  • Mehr Details und Aspekte werden in Verbindung mit den obigen Ausführungsformen beschrieben (z.B. 1A bis 2B).
  • Die Halbleitervorrichtung 1900 kann eines oder mehrere optionale, zusätzliche Merkmale umfassen, welche einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem beschriebenen Konzept oder einer oder mehreren oben beschriebenen Ausführungsformen angeführt werden.
  • 20 zeigt ein Flussdiagramm eines Verfahrens 2000 zur Bildung einer Halbleitervorrichtung, die eine Bipolartransistoranordnung mit isolierter Gateelektrode gemäß einer Ausführungsform umfasst. Das Verfahren 2000 umfasst ein Bilden 2010 wenigstens einer ersten Konfigurationsregion von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Bipolartransistoranordnung mit isolierter Gateelektrode und einer zweiten Konfigurationsregion von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Bipolartransistoranordnung mit isolierter Gateelektrode, die an einer Hauptfläche eines Halbleitersubstrats der Halbleitervorrichtung angeordnet sind. Ferner umfasst das Verfahren 2000 ein Bilden 2020 einer Kollektorschicht der Bipolartransistoranordnung mit isolierter Gateelektrode, die an einer Rückseitenfläche des Halbleitersubstrats der Halbleitervorrichtung angeordnet ist. Eine Driftschicht wird zwischen der Kollektorschicht und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion und der zweiten Konfigurationsregion angeordnet. Zusätzlich umfasst die Kollektorschicht wenigstens eine erste Dotierungsregion, die an eine zweite Dotierungsregion lateral angrenzt, wobei die erste Dotierungsregion und die zweite Dotierungsregion unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen umfassen. Die erste Konfigurationsregion ist mit wenigstens einer teilweisen lateralen Überlappung zur ersten Dotierungsregion angeordnet, und die zweite Konfigurationsregion ist mit wenigstens einer teilweisen lateralen Überlappung zur zweite Dotierungsregion angeordnet. Ferner sind die erste Konfigurationsregion, die erste Dotierungsregion, die zweite Konfigurationsregion und die zweite Dotierungsregion so konfiguriert, dass sich eine erste mittlere Dichte freier Ladungsträger innerhalb eines Teils der Driftschicht, welcher der ersten Dotierungsregion zugewandt ist, von einer zweiten mittleren Dichte freier Ladungsträger innerhalb eines Teils der Driftschicht, welcher der zweiten Dotierungsregion zugewandt ist, um weniger als 20 % der zweiten mittleren Dichte in einem Ein-Zustand der Halbleitervorrichtung unterscheidet.
  • Das Verfahren 2000 kann eine oder mehrere optionale zusätzliche Handlungen umfassen, welche einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem beschriebenen Konzept oder einer oder mehreren oben beschriebenen Ausführungsformen angeführt werden.
  • Einige Ausführungsformen beziehen sich auf eine Halbleitervorrichtung, die eine Bipolartransistorvorrichtung mit isolierter Gateelektrode implementiert, welche eine Blockierspannung im Bereich von 400 V bis 1700 V umfasst.
  • Einige Ausführungsformen beziehen sich auf eine Bipolartransistorvorrichtung mit isolierter Gateelektrode mit einer lateralen Variation der Emitter-Zone, um ein Mittel für eine laterale Optimierung oder Verbesserung der Strom- und Plasmadichte vorzusehen.
  • 8 zeigt beispielsweise einen Querschnitt durch eine Emitter-Struktur eines Mikromuster-Bipolartransistors mit isolierter Gateelektrode (MPT-IGBT). Die Breite der Mesas in den Zellen ist von links nach rechts erhöht. Die Form der Mesastrukturen kann verschiedene Geometrien umfassen (z.B. Streifen, Inseln, Kreise o.ä.). Alternativ dazu kann der Zellenabstand konstant gehalten werden (z.B. für eine kGkS4-Zelle, wobei keine kontaktierte Mesa bezeichnet, und G und S jeweils Gate- und Sourcegräben bezeichnen), mit einer zunehmenden Kontaktierung der Source-Mesas von links nach rechts (z.B. kGkSSSS-kGkSkSSS-kGkSkSkSS-kGkSkSkSkSkSkS). Ein Beispiel ist in 7 gezeigt.
  • Das vorgeschlagene Konzept oder Verfahren kann beispielsweise für eine Rückwärtsblockierung sowie für in Sperrrichtung leitende Bipolartransistoren mit isolierter Gateelektrode verwendet werden. Es können auch weitere vorgeschlagene Ausbildungsmaßnahmen zusätzlich oder alternativ dazu implementiert werden, um eine gewünschte oder abgezielte Flutung zu erhalten.
  • Beispielsweise ist es für in Sperrrichtung leitende Bipolartransistoren mit isolierter Gateelektrode (RC-IGBT) auch möglich, eine andere Mesa-Breite oder auch andere zusätzliche oder alternativ vorgeschlagene Ausbildungsmaßnahmen in der Region der sogenannten Zündstruktur (die über eine bestimmte Bereichsregion keine hoch n-dotierten Kurzschlüsse an der Rückseite umfasst, um eine ausreichende Zündexpansion vorzusehen) als in einer Region, welche die Kurzschlüsse umfasst, um eine Homogenisierung der Vorrichtungseigenschaften zu erhalten oder zu ermöglichen. Eine großflächtige dreidimensionale (3D) Struktur kann aufgebaut werden, um dies mittels einer Vorrichtungssimulation zu zeigen (z.B. 16). Die vorderseitige Grabenstruktur kann durch eine homogen dotierte n+-Region (für die Simulation) ersetzt werden. 16 zeigt einen Entwurf einer rückseitigen Maske, die n+-Streifen in der Mitte anzeigt. p+-Streifen sind zwischen den n+-Streifen angeordnet, und zwischen der Streifenregion und dem Rand ist eine p+-Pilotregion angeordnet. Eine extensive p-Pilotregion kann in der Nähe des Rands an der Rückseite angeordnet sein, die eine Rückschnapp-freie Charakteristik ermöglichen kann. Es gibt einen p+-Streifen in der rechten Hälfte (zum Zentrum der Vorrichtung hin), der Löcher im IGBT-Modus injiziert, und einen n+-Streifen, der Elektronen im Diodenmodus injiziert. Die Mittelwerte der Stromdichte innerhalb der Regionen (z.B. 17) zeigen, dass der p+-Streifen in der Region der Nennstromdichte gezündet hat. Die mittlere Stromdichte in der Region der Streifen (Diodenbereich) ist jedoch signifikant niedriger als in der p-Pilotregion. Die Source-seitige Emitter-Effizienz innerhalb der p-Pilotregion kann teilweise gesenkt oder reduziert werden, um die Stromdichte zu homogenisieren, und auf diese Weise die Erwärmung über den gesamten aktiven Bereich. Beispielsweise wurde für die Simulationsstruktur die n+-Implantation teilweise entfernt, verglichen mit der p-Pilotregion. Dies kann zu einer gleichen mittleren Stromdichte in der Diodenregion und in der p-Pilotregion führen (z.B. 18). Die Querzündung in die p-Streifen kann in dieser Auslegung gefördert werden, da die niedrige Stromdichte in der Zündregion größer ist. Vce,sat ist beispielsweise in dieser Auslegung größer, da der aktive Bereich im IGBT-Modus in dieser Konfiguration reduziert ist. Durch eine mäßige Senkung oder Reduktion der Source-seitigen Emitter-Effizienz (n+-Dotierung in der Simulationsstruktur) kann die Vkonfiguriertce,sat-Erhöhung innerhalb einer Grenze gehalten werden. Die ausgewählte Konfiguration kann beispielsweise vom Betrieb des RC-IGBT abhängig sein (z.B. Frequenz, Rückkopplungsmodus).
  • Die beschriebene Reduktion der Mesabreite kann auch mit einer lokalen Reduktion der rückseitigen Emitter-Effizienz in der Randregion der Vorrichtung kombiniert werden, um die Effektivität der vorgeschlagenen Maßnahme zu erhöhen. Dafür kann die Dotierungshöhe oder Dotierungskonzentration des rückseitigen Emitters reduziert werden, oder alternativ dazu oder zusätzlich kann eine Dotierung einer gegebenenfalls vorliegenden Feldstoppzone in der Region erhöht werden, oder alternativ dazu oder zusätzlich kann eine beabsichtigte Reduktion der Lebensdauer freier Ladungsträger durch Einstrahlungstechniken (z.B. leichte Ionen oder Elektronen) oder eine Diffusion eines Schwermetalls (Ionen) in das Halbleitermaterial implementiert werden.
  • Mit anderen Worten ist eine zusätzliche Maßnahme, den erhöhten Löcherströmen entgegenzuwirken, das Weglassen des rückseitigen Emitters in der Randregion. Auch die Rückwärtsblockierungsfähigkeit kann an diesen Strukturen beeinflusst werden.
  • Zusätzlich (oder alternativ dazu) kann eine beabsichtigte Reduktion der Source-Zonenbreite und/oder der Source-Zonenlänge oder auch ein Weglassen von Source-Zonenregionen in den unterschiedlichen Regionen implementiert werden, um die Injektion freier Ladungsträger in den unterschiedlichen Regionen zu variieren.
  • Ferner, zusätzlich oder alternativ dazu kann eine Variation des Zellenabstands (z.B. Abstand von Gräben) innerhalb der unterschiedlichen Regionen implementiert werden.
  • Es kann auch möglich sein, eine Homogenisierung der Temperaturverteilung innerhalb des IGBT-Chips durch die vorgeschlagenen Ausbildungsmaßnahmen zu erhalten, falls eine höhere Stromdichte in den besser gekühlten Regionen als in den weniger gekühlten Regionen erreicht oder beabsichtigt wird.
  • Ausführungsformen können ferner ein Computerprogramm mit einem Programmcode zum Vornehmen eines der obigen Verfahren vorsehen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Fachleute werden leicht erkennen, dass Schritte der verschiedenen oben beschriebenen Verfahren durch programmierte Computer vorgenommen werden können. Hier sollen einige Ausführungsformen auch Programmspeichervorrichtungen abdecken, z.B. digitale Datenspeichermedien, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Instruktionen codieren, wobei die Instruktionen einige oder alle Handlungen der oben beschriebenen Verfahren vornehmen. Die Programmspeichervorrichtungen können z.B. digitale Speicher sein, Magnetspeichermedien, wie Magnetplatten und Magnetbänder, Festplattenlaufwerke, oder optisch lesbare digitale Datenspeichermedien. Die Ausführungsformen sollen auch Computer abdecken, die programmiert werden, um die Handlungen der oben beschriebenen Verfahren vorzunehmen, oder (Feld-) programmierbare Logikanordnungen ((Field) Programmable Logic Arrays, (F)PLAs) oder (Feld-) programmierbare Gateanordnungen ((Field) Programmable Gate Arrays, (F)PGAs), die programmiert werden, um die Handlungen der oben beschriebenen Verfahren vorzunehmen.
  • Die Beschreibung und Zeichnungen veranschaulichen nur die Prinzipien der Offenbarung. Es ist somit klar, dass Fachleute verschiedene Anordnungen vorsehen können, die, obwohl hier nicht explizit beschrieben oder gezeigt, die Prinzipien der Offenbarung verkörpern und in ihrem Grundgedanken und Umfang umfasst sind. Ferner sollen alle hier angeführten Beispiele prinzipiell ausdrücklich nur pädagogischen Zwecken dienen, um den Leser beim Verständnis der Prinzipien der Offenbarung und der Konzepte zu unterstützen, die vom (von den) Erfinder(n) zur Förderung der Technik beigetragen wurden, und sie sind als ohne Einschränkung für solche spezifisch angeführten Beispiele und Bedingungen anzusehen. Außerdem sollen alle Angaben, die hier Prinzipien, Aspekte und Ausführungsformen der Offenbarung anführen, sowie spezifische Beispiele davon, Äquivalente davon umfassen.
  • Funktionale Blöcke, die als „Mittel zum ...“ (Vornehmen einer bestimmten Funktion) bezeichnet werden, sind als funktionale Blöcke zu verstehen, die Schaltungen umfassen, welche jeweils konfiguriert sind, eine bestimmte Funktion vorzunehmen. Hier kann ein „Mittel für etwas“ auch als „Mittel, das für etwas konfiguriert oder geeignet ist“ verstanden werden. Ein Mittel, das konfiguriert ist, eine bestimmte Funktion vorzunehmen, impliziert daher nicht, dass ein solches Mittel notwendig ist, um die Funktion (zu einem gegebenen Zeitmoment) vorzunehmen.
  • Funktionen verschiedener Elemente, die in den Figuren gezeigt sind, einschließlich beliebiger funktionaler Blöcke, die als „Mittel“, „Mittel zum Vorsehen eines Sensorsignals“, „Mittel zum Generieren eines Sendesignals“, etc., bezeichnet sind, können durch die Verwendung dedizierter Hardware vorgesehen werden, wie „ein Signalgeber“, „eine Signalverarbeitungseinheit“, „ein Prozessor“, „eine Steuereinheit“, etcf., sowie Hardware, die Software in Assoziation mit geeigneter Software ausführen kann. Außerdem kann jede Einheit, die hier als „Mittel“ beschrieben wird, „einem oder mehreren Modulen“, „einer oder mehreren Vorrichtungen“, „einer oder mehreren Einheiten“, etc., entsprechen oder als diese implementiert werden. Wenn sie von einem Prozessor vorgesehen werden, können die Funktionen durch einen einzelnen dedizierten Prozess, durch einen einzelnen gemeinsam genutzten Prozessor oder durch eine Vielzahl einzelner Prozessoren vorgesehen werden, die gemeinsam genutzt werden können. Außerdem ist die explizite Verwendung des Ausdrucks „Prozessor“ oder „Steuereinheit“ nicht so auszulegen, dass sie sich ausschließlich auf Hardware bezieht, die Software ausführt, und kann implizit ohne Einschränkung umfassen: digitale Signalprozessor (DSP)-Hardware, Netzprozessor, anwendungsspezifische Integrationsschaltung (ASIC), feldprogrammierbare Gateanordnung (FPGA), Nurlesespeicher (ROM) zum Speichern von Software, Speicher mit wahlfreiem Zugriff (RAM) und nichtflüchtige Speicher.
  • Für Fachleute ist es klar, dass beliebige Blockbilder hier Konzeptansichten veranschaulichender Schaltungen repräsentieren, welche die Prinzipien der Offenbarung verkörpern. Ähnlich ist es klar, dass beliebige Flussdiagramme, Flussdarstellungen, Zustandsübergangsdarstellungen, Pseudo-Codes und dgl. verschiedene Prozesse repräsentieren, die im Wesentlichen in einem computerlesbaren Medium repräsentiert und so von einem Computer oder Prozessor ausgeführt werden können, egal ob ein solcher Computer oder Prozessor explizit gezeigt ist oder nicht.
  • Ferner werden die folgenden Ansprüche hiermit in die detaillierte Beschreibung eingeschlossen, wobei jeder Anspruch als getrennte Ausführungsform unabhängig sein kann. Obwohl jeder Anspruch als getrennte Ausführungsform unabhängig sein kann, ist anzumerken, dass - trotzdem sich ein abhängiger Anspruch in den Ansprüchen auf eine spezifische Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Ausführungsformen auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hier vorgeschlagen, außer es wird angegeben, dass eine spezifische Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs in einem beliebigen anderen unabhängigen Anspruch eingeschlossen sein, auch wenn dieser Anspruch nicht direkt auf den unabhängigen Anspruch rückbezogen ist.
  • Ferner ist anzumerken, dass die in der Beschreibung oder in den Ansprüchen geoffenbarten Verfahren durch eine Vorrichtung implementiert werden können, die Mittel zum Vornehmen jeder der jeweiligen Handlungen dieser Verfahren aufweist.

Claims (18)

  1. Halbleitervorrichtung (100), umfassend eine Bipolartransistoranordnung mit isolierter Gateelektrode, wobei die Bipolartransistoranordnung mit isolierter Gateelektrode wenigstens eine erste Konfigurationsregion (112) von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode und eine zweite Konfigurationsregion (114) von emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode umfasst, wobei jede der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion (112) einen Körper-Bereich, einen Source-Bereich und ein Gate umfasst, wobei jede der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion (114) einen Körper-Bereich, einen Source-Bereich und ein Gate umfasst, wobei die erste Konfigurationsregion (112) und die zweite Konfigurationsregion (114) an einer Hauptfläche (102) eines Halbleitersubstrats der Halbleitervorrichtung (100) angeordnet sind, wobei die erste und die zweite Konfigurationsregion unterschiedliche Ladungsträgereinstellungskonfigurationen aufweisen, wobei die Bipolartransistoranordnung mit isolierter Gateelektrode eine Kollektorschicht (130) und eine Driftschicht (120) umfasst, wobei die Kollektorschicht (130) an einer Rückseitenfläche (104) des Halbleitersubstrats der Halbleitervorrichtung (100) angeordnet ist, und die Driftschicht (120) zwischen der Kollektorschicht (130) und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion (112) und der zweiten Konfigurationsregion (114) angeordnet ist, wobei die Kollektorschicht (130) wenigstens eine erste Dotierungsregion (132) umfasst, die an eine zweite Dotierungsregion (134) lateral angrenzt, wobei die erste Dotierungsregion (132) und die zweite Dotierungsregion (134) unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen umfassen, wobei die erste Konfigurationsregion (112) mit wenigstens einer teilweisen lateralen Überlappung zur ersten Dotierungsregion (132) angeordnet ist, und die zweite Konfigurationsregion (114) mit wenigstens einer teilweisen lateralen Überlappung zur zweiten Dotierungsregion (134) angeordnet ist, wobei die erste Konfigurationsregion (112), die erste Dotierungsregion (132), die zweite Konfigurationsregion (114) und die zweite Dotierungsregion (134) jeweils eine laterale Abmessung von mehr als der Hälfte einer Diffusionslänge freier Ladungsträger innerhalb der Driftschicht (120) oder mehr als der Hälfte einer Dicke des Halbleitersubstrats der Halbleitervorrichtung (100) umfassen.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei die erste Dotierungsregion (132) und die zweite Dotierungsregion (134) so konfiguriert sind, dass die erste Dotierungsregion (132) eine höhere mittlere Dichte von Ladungsträgern für die Driftschicht (120) in einem Ein-Zustand der Halbleitervorrichtung (100) vorsehen kann als die zweite Dotierungsregion (134), wobei die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion (112) und die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion (114) so konfiguriert sind, dass die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der zweiten Konfigurationsregion (114) eine höhere mittlere Dichte von Ladungsträgern für die Driftschicht (120) in einem Ein-Zustand der Halbleitervorrichtung (100) vorsehen können als die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion (112).
  3. Halbleitervorrichtung (100) nach einem der Ansprüche 1 oder 2, wobei die erste Konfigurationsregion (112) lateral angrenzend an die zweite Konfigurationsregion (114) angeordnet ist.
  4. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 3, wobei die Driftschicht (120) wenigstens hauptsächlich einen ersten Leitfähigkeitstyp umfasst, und die Kollektorschicht (130) wenigstens hauptsächlich einen zweiten Leitfähigkeitstyp umfasst.
  5. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 4, wobei die erste Konfigurationsregion (112) und die zweite Konfigurationsregion (114) innerhalb einer Zellenregion des Halbleitersubstrats angeordnet sind, wobei die Zellenregion lateral von einer Randregion umschlossen ist, die das Halbleitersubstrat an einem Rand des Halbleitersubstrats umgibt, wobei die Randregion eine Breite von weniger als einem Viertel einer lateralen Abmessung des Halbleitersubstrats umfasst.
  6. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 5, wobei die Bipolartransistoranordnung mit isolierter Gateelektrode eine Vielzahl von Konfigurationsregionen umfasst, die innerhalb einer Zellenregion der Halbleitervorrichtung (100) an der Hauptfläche (102) des Halbleitersubstrats der Halbleitervorrichtung (100) angeordnet sind, wobei die Kollektorschicht (130) eine Vielzahl von Dotierungsregionen umfasst, die innerhalb der Zellenregion an der Rückseitenfläche (104) des Halbleitersubstrats der Halbleitervorrichtung (100) angeordnet sind, wobei die Konfigurationsregionen der Vielzahl von Konfigurationsregionen und die Dotierungsregionen der Vielzahl von Dotierungsregionen so konfiguriert sind, dass sich die mittleren Dichten freier Ladungsträger innerhalb von Teilen der Driftschicht (120), die den jeweiligen Dotierungsregionen der Vielzahl von Dotierungsregionen zugewandt sind, voneinander um weniger als 20 % einer mittleren Dichte freier Ladungsträger innerhalb der Zellenregion in einem Ein-Zustand der Halbleitervorrichtung (100) unterscheiden.
  7. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 6, wobei die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion (112) und der zweiten Konfigurationsregion (114) jeweils eine Vielzahl von Körper-Bereichen, eine Vielzahl von Source-Bereichen und eine Vielzahl von Gates umfassen, wobei die Vielzahl von Source-Bereichen und die Driftschicht (120) wenigstens hauptsächlich einen ersten Leitfähigkeitstyp umfassen, wobei die Vielzahl von Körper-Bereichen und die Kollektorschicht (130) wenigstens hauptsächlich einen zweiten Leitfähigkeitstyp umfassen, wobei die Vielzahl von Gates so angeordnet ist, dass die Gates einen leitfähigen Kanal zwischen den Source-Bereichen und der Driftschicht (120) durch die Körper-Bereiche bewirken können.
  8. Halbleitervorrichtung (100) nach Anspruch 7, wobei die Bipolartransistoranordnung mit isolierter Gateelektrode eine Source-Stromversorgungsschaltung umfasst, die konfiguriert ist, in einem Ein-Zustand der Bipolartransistoranordnung mit isolierter Gateelektrode einen ersten mittleren Source-Strom an die Source-Bereiche, die in der ersten Konfigurationsregion (112) angeordnet sind, und einen zweiten mittleren Source-Strom an die Source-Bereiche, die in der zweiten Konfigurationsregion (114) angeordnet sind, zu liefern, wobei der erste mittlere Source-Strom vom zweiten mittleren Source-Strom verschieden ist.
  9. Halbleitervorrichtung (100) nach Anspruch 7 oder 8, wobei die Source-Bereiche, die in der ersten Konfigurationsregion (112) angeordnet sind, einen größeren Abschnitt der ersten Konfigurationsregion (112) bedecken als einen Abschnitt der zweiten Konfigurationsregion (114), der von den Source-Bereichen bedeckt ist, die in der zweiten Konfigurationsregion (114) angeordnet sind.
  10. Halbleitervorrichtung (100) nach einem der Ansprüche 7 bis 9, wobei eine mittlere Kanalbreite, die von den in der ersten Konfigurationsregion (112) angeordneten Gates steuerbar ist, größer ist als eine mittlere Kanalbreite, die von den in der zweiten Konfigurationsregion (114) angeordneten Gates steuerbar ist.
  11. Halbleitervorrichtung (100) nach einem der Ansprüche 7 bis 10, wobei die emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der ersten Konfigurationsregion (112) und der zweiten Konfigurationsregion (114) eine Vielzahl von Gräben umfassen, die vertikal durch eine die Vielzahl von Körper-Regionen umfassende Körper-Schicht reichen, wobei die Gates in Gräben der Vielzahl von Gräben angeordnet sind.
  12. Halbleitervorrichtung (100) nach Anspruch 11, wobei eine mittlere Tiefe von Gräben, die in der ersten Konfigurationsregion (112) angeordnet sind, von einer mittleren Tiefe von Gräben, die in der zweiten Konfigurationsregion (114) angeordnet sind, verschieden ist.
  13. Halbleitervorrichtung (100) nach Anspruch 11 oder 12, wobei eine mittlere Tiefe der Gates innerhalb von Gräben, die in der ersten Konfigurationsregion (112) angeordnet sind, von einer mittleren Tiefe der Gates innerhalb von Gräben, die in der zweiten Konfigurationsregion (114) angeordnet sind, verschieden ist.
  14. Halbleitervorrichtung (100) nach einem der Ansprüche 11 bis 13, wobei ein mittlerer Abstand benachbarter Gräben, die in der ersten Konfigurationsregion (112) angeordnet sind, von einem mittleren Abstand benachbarter Gräben, die in der zweiten Konfigurationsregion (114) angeordnet sind, verschieden ist.
  15. Halbleitervorrichtung (100) nach einem der Ansprüche 11 bis 14, wobei jeder Graben der Vielzahl von Gräben eine Körper-Region der Vielzahl von Körper-Regionen umgibt, wobei ein mittlerer Abstand benachbarter Körper-Regionen, die von in der ersten Konfigurationsregion (112) angeordneten Gräben umgeben sind, von einem mittleren Abstand benachbarter Körper-Regionen, die von in der zweiten Konfigurationsregion (114) angeordneten Gräben umgeben sind, verschieden ist.
  16. Halbleitervorrichtung (100) nach einem der Ansprüche 11 bis 15, wobei Gates in einem ersten Teil der Vielzahl von Gräben angeordnet sind, und eine Vielzahl von Abstandshalterstrukturen innerhalb eines zweiten Teils der Vielzahl von Gräben angeordnet sind, wobei eine mittlere Anzahl von Abstandshalterstrukturen zwischen benachbarten Gates in der ersten Konfigurationsregion (112) von einer mittleren Anzahl von Abstandshalterstrukturen zwischen benachbarten Gates in der zweiten Konfigurationsregion (114) verschieden ist.
  17. Halbleitervorrichtung (100) nach einem der Ansprüche 7 bis 16, wobei die zweiten Dotierungsregionen (134) in Sperrrichtung leitende Regionen sind, die durch die Kollektorschicht (130) zur Driftschicht (120) reichen und den ersten Leitfähigkeitstyp umfassen.
  18. Halbleitervorrichtung (100), umfassend eine Bipolartransistoranordnung mit isolierter Gateelektrode, wobei die Bipolartransistoranordnung mit isolierter Gateelektrode eine Vielzahl von Konfigurationsregionen umfasst, die innerhalb einer Zellenregion der Halbleitervorrichtung (100) an einer Hauptfläche (102) des Halbleitersubstrats der Halbleitervorrichtung (100) angeordnet sind, wobei jede Konfigurationsregion der Vielzahl von Konfigurationsregionen emitterseitige Bipolartransistorstrukturen mit isolierter Gateelektrode umfasst, wobei jede der emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Vielzahl von Konfigurationsregionen einen Körper-Bereich, einen Source-Bereich und ein Gate umfasst, wobei zumindest eine erste und eine zweite Konfigurationsregion der Vielzahl von Konfigurationsregionen unterschiedliche Ladungsträgereinstellungskonfigurationen aufweisen, wobei die Bipolartransistoranordnung mit isolierter Gateelektrode eine Kollektorschicht (130) und eine Driftschicht (120) umfasst, wobei die Kollektorschicht (130) an einer Rückseitenfläche (104) des Halbleitersubstrats der Halbleitervorrichtung (100) angeordnet ist, und die Driftschicht (120) zwischen der Kollektorschicht (130) und den emitterseitigen Bipolartransistorstrukturen mit isolierter Gateelektrode der Vielzahl von Konfigurationsregionen angeordnet ist, wobei die Kollektorschicht (130) eine Vielzahl von Dotierungsregionen innerhalb der Zellenregion an der Rückseitenfläche (104) des Halbleitersubstrats der Halbleitervorrichtung (100) umfasst, wobei die Dotierungsregionen der Vielzahl von Dotierungsregionen wenigstens teilweise unterschiedliche Ladungsträger-Lebensdauern, unterschiedliche Leitfähigkeitstypen oder unterschiedliche Dotierungskonzentrationen umfassen, wobei die erste Konfigurationsregion (112), eine erste Dotierungsregion (132), die zweite Konfigurationsregion (114) und eine zweite Dotierungsregion (134) jeweils eine laterale Abmessung von mehr als der Hälfte einer Diffusionslänge freier Ladungsträger innerhalb der Driftschicht (120) oder mehr als der Hälfte einer Dicke des Halbleitersubstrats der Halbleitervorrichtung (100) umfassen.
DE102014019916.9A 2013-09-30 2014-09-30 Halbleitervorrichtung Active DE102014019916B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/040,891 2013-09-30
US14/040,891 US9147727B2 (en) 2013-09-30 2013-09-30 Semiconductor device and method for forming a semiconductor device

Publications (1)

Publication Number Publication Date
DE102014019916B3 true DE102014019916B3 (de) 2021-05-06

Family

ID=52673327

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014019916.9A Active DE102014019916B3 (de) 2013-09-30 2014-09-30 Halbleitervorrichtung
DE102014114228.4A Active DE102014114228B4 (de) 2013-09-30 2014-09-30 Halbleitervorrichtung und Verfahren zur Bildung einer Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102014114228.4A Active DE102014114228B4 (de) 2013-09-30 2014-09-30 Halbleitervorrichtung und Verfahren zur Bildung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US9147727B2 (de)
CN (2) CN107863380B (de)
DE (2) DE102014019916B3 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
JP6275282B2 (ja) * 2015-01-13 2018-02-07 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
JP6696329B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696328B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102016113837B4 (de) * 2016-07-27 2022-01-13 Infineon Technologies Ag Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102018112344A1 (de) 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
CN107946243A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种rc‑igbt的背面设计
US11271100B2 (en) * 2019-10-15 2022-03-08 Infineon Technologies Austria Ag Narrow semiconductor mesa device
DE102020120679A1 (de) * 2020-08-05 2022-02-10 Infineon Technologies Ag Eine vielzahl von gräben enthaltende halbleitervorrichtung
JP2023115995A (ja) * 2022-02-09 2023-08-22 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
CN116314309B (zh) * 2023-05-23 2023-07-25 四川奥库科技有限公司 逆导型igbt器件的背面栅结构及其加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030805A1 (de) * 2006-10-27 2008-05-08 Mitsubishi Electric Corp. Halbleitervorrichtung und Herstellungsverfahren derselben
CN103117302A (zh) * 2013-03-06 2013-05-22 江苏物联网研究发展中心 Fs型igbt器件的背面结构
CN105990406A (zh) * 2015-01-28 2016-10-05 南京励盛半导体科技有限公司 一种制造在外延硅片上功率器件的背面结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774407B2 (en) * 1996-11-13 2004-08-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
US6303961B1 (en) 1998-04-29 2001-10-16 Aqere Systems Guardian Corp. Complementary semiconductor devices
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102006001252B4 (de) 2006-01-10 2012-01-26 Infineon Technologies Ag Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
US20090096027A1 (en) 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
EP2061084A1 (de) 2007-11-14 2009-05-20 ABB Technology AG Rückwärtsleitender bipolarer Transistor mit isoliertem Gate und entsprechendes Herstellungsverfahren
JP5074172B2 (ja) 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
US7932583B2 (en) * 2008-05-13 2011-04-26 Infineon Technologies Austria Ag Reduced free-charge carrier lifetime device
TWI396240B (zh) * 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法
US8564098B2 (en) * 2010-03-05 2013-10-22 Infineon Technologies Austria Ag Controlling the recombination rate in a bipolar semiconductor component
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5806535B2 (ja) * 2011-07-20 2015-11-10 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
US20130187195A1 (en) * 2012-01-24 2013-07-25 Infineon Technologies Austria Ag Power Transistor
US9337827B2 (en) * 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030805A1 (de) * 2006-10-27 2008-05-08 Mitsubishi Electric Corp. Halbleitervorrichtung und Herstellungsverfahren derselben
CN103117302A (zh) * 2013-03-06 2013-05-22 江苏物联网研究发展中心 Fs型igbt器件的背面结构
CN105990406A (zh) * 2015-01-28 2016-10-05 南京励盛半导体科技有限公司 一种制造在外延硅片上功率器件的背面结构

Also Published As

Publication number Publication date
US20150364588A1 (en) 2015-12-17
US9147727B2 (en) 2015-09-29
CN107863380B (zh) 2021-07-09
CN104518016A (zh) 2015-04-15
US10475910B2 (en) 2019-11-12
DE102014114228A1 (de) 2015-04-02
US20150091052A1 (en) 2015-04-02
DE102014114228B4 (de) 2018-06-14
CN104518016B (zh) 2018-01-19
CN107863380A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
DE102014019916B3 (de) Halbleitervorrichtung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE102014108913B4 (de) Bipolartransistorvorrichtung mit isoliertem Gate und Halbleitervorrichtung
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102014112338A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE112021002169T5 (de) Halbleitervorrichtung
DE102014109643B4 (de) Bipolartransistor und verfahren zum herstellen eines bipolartransistors
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102014116622B4 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102019216131A1 (de) Halbleitervorrichtung
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung

Legal Events

Date Code Title Description
R129 Divisional application from

Ref document number: 102014114228

Country of ref document: DE

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative