JP5806535B2 - 半導体装置及びそれを用いた電力変換装置 - Google Patents

半導体装置及びそれを用いた電力変換装置 Download PDF

Info

Publication number
JP5806535B2
JP5806535B2 JP2011158595A JP2011158595A JP5806535B2 JP 5806535 B2 JP5806535 B2 JP 5806535B2 JP 2011158595 A JP2011158595 A JP 2011158595A JP 2011158595 A JP2011158595 A JP 2011158595A JP 5806535 B2 JP5806535 B2 JP 5806535B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
igbt
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011158595A
Other languages
English (en)
Other versions
JP2013026365A (ja
Inventor
渡邉　聡
聡 渡邉
正樹 白石
正樹 白石
鈴木　弘
弘 鈴木
森　睦宏
森　　睦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2011158595A priority Critical patent/JP5806535B2/ja
Priority to CN201210247689.9A priority patent/CN102891172B/zh
Priority to US13/553,431 priority patent/US8653588B2/en
Priority to EP12177308A priority patent/EP2549539A1/en
Publication of JP2013026365A publication Critical patent/JP2013026365A/ja
Application granted granted Critical
Publication of JP5806535B2 publication Critical patent/JP5806535B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体装置及びそれを用いた電力変換装置に係り、特に、トレンチ絶縁ゲート構造を有する絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下、ＩＧＢＴと略す）に好適な半導体装置及びそれを用いた電力変換装置に関する。
ＩＧＢＴは、コレクタ電極とエミッタ電極間に流れる電流を、ゲート電極に印加する電圧によって制御するスイッチング素子である。ＩＧＢＴが制御できる電力は、数十ワットから数十万ワットにまで及び、またスイッチング周波数も数十ヘルツから百キロヘルツ超と幅広いため、家庭用のエアコンディショナーや電子レンジ等の小電力機器から、鉄道や製鉄所のインバータ等、大電力機器まで幅広く用いられている。
ＩＧＢＴには、これら電力機器の高効率化のために低損失化が求められており、導通損失やスイッチング損失の低減が要求されている。同時にＥＭＣノイズや誤動作、モーターの絶縁破壊等の問題を防ぐため、アプリケーションの仕様に応じて出力電圧の時間変化率であるｄｖ／ｄｔを制御できることが要求されている。
また、トレンチ絶縁ゲートを異間隔に配置し、トレンチ相互間隔の狭い方にチャネルを形成し、ｐ型ウェル層をトレンチ相互間隔の広い方に形成する構造とすることで、素子耐圧の低下を伴わず、ゲートの入力容量を低減し、スイッチング損失が小さく、低オン電圧で、飽和電流が低いＩＧＢＴの技術が特許文献１に開示されている。
また、フローティングウェル領域を存在させない構造とすることにより、ＧＣ（ゲート・コレクタ）間容量が小さく、ＧＥ（ゲート・エミッタ）間容量とＧＣ間容量の容量比が大きく、スイッチング速度が速く、スイッチング損失が小さく、オン状態の注入効率が高いＩＧＢＴの技術が特許文献２に開示されている。
特開２０００−３０７１１６号公報 特開２００５−３２７８０６号公報
しかしながら、特許文献１に記載されている従来のＩＧＢＴは、ＩＧＢＴのターンオン時に、ＩＧＢＴの出力電圧の時間変化率ｄＶ／ｄｔや、ＩＧＢＴを電力変換装置として用いたときに対アームのダイオードにおける電圧の時間変化率ｄＶ／ｄｔの制御性が低下する問題が発生する場合がある。
また、幅の広いトレンチを形成することによって高い段差が発生し、高い段差によって製造と設計が困難となる問題がある。
また、特許文献２に記載されている製造方法を用いた場合には、絶縁膜を被うエピタキシャル成長によって結晶欠陥が発生し、結晶欠陥によって高いリーク電流が発生する場合がある。さらに、基板形成工程が増えるため、基板コストが増大するという問題がある。
そこで、本発明はこのような問題点を解決するもので、その目的とするところは、低損失、高耐圧、出力電圧の時間変化率ｄＶ／ｄｔの制御の容易さを兼ね備え、更に、製造が容易なＩＧＢＴを提供することである。
前記の課題を解決するために、本発明を以下のように構成した。
すなわち、本発明の半導体装置は、第１導電型の第１半導体層と、該第１半導体層の一方の表面に形成された第２導電型の第２半導体層と、前記第１半導体層の前記第２半導体層とは逆側の表面に形成されたトレンチと、前記第１半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、該半導体凸部の表面に選択的に形成された第２導電型の第３半導体層と、該第３半導体層の表面に選択的に形成された前記第１半導体層に比べて不純物濃度の高い第１導電型の第４半導体層と、前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、前記トレンチの内壁の残りの領域に沿って設けられた第１層間絶縁層と、少なくとも一部が前記ゲート絶縁層を介して前記第４半導体層に対向する第１導電層と、前記第１層間絶縁層の表面に形成された第２導電層と、少なくとも一部が前記第２導電層の少なくとも一部の表面を覆う第２層間絶縁層と、少なくとも一部が前記第３半導体層と第４半導体層の表面に形成され、前記第４半導体層に電気的に接続される第３導電層と、前記第３導電層と前記第３半導体層を電気的に接続するコンタクト部と、前記第２半導体層の表面に形成された第４導電層と、を備え、前記半導体凸部の表面の一部が前記第１半導体層であり、前記第３半導体層が前記第１導電層の壁部の周囲を覆うことを特徴とする。
また、本発明の電力変換装置は、前記半導体装置を備えることを特徴とする。
以上、本発明によれば、低損失、高耐圧、出力電圧の時間変化率ｄＶ／ｄｔの制御の容易さを兼ね備え、更に、製造が容易なＩＧＢＴを提供することができる。
本発明の第１実施形態である半導体装置のＩＧＢＴ１の図２〜４のＡＡ’面における平面配置を示す図である。 図１、９、１１、１４におけるＢＢ’面の断面図である。 図１、９、１４におけるＣＣ’面の断面図である。 図１におけるＤＤ’面の断面図である。 本発明の第１実施形態である半導体装置のＩＧＢＴ１の製造工程を示す図である。 本発明の第１実施形態である半導体装置のＩＧＢＴ１の、オフ状態におけるコレクタ−エミッタ間の耐圧の計算結果を示す特性図である。 本発明の第２実施形態である半導体装置のＩＧＢＴ２の構成を示す断面図である。 本発明の第２実施形態である半導体装置の変形例であるＩＧＢＴ２Ｂの構成を示す断面図である。 本発明の第３実施形態である半導体装置のＩＧＢＴ３の、図１０のＡＡ’面における、平面配置を示す図である。 図９におけるＤＤ’面の断面図である。 本発明の第３実施形態である半導体装置の変形例であるＩＧＢＴ３Ｂの、図１２、図１３のＡＡ’面における、平面配置を示す図である。 図１１におけるＣＣ’面の断面図である。 図１１におけるＤＤ’面の断面図である。 本発明の第４実施形態である半導体装置のＩＧＢＴ４の、図１５、図１６のＡＡ’面における、平面配置を示す図である。 図１４におけるＤＤ’面の断面図である。 図１４におけるＥＥ’面の断面図である。 本発明の第４実施形態である半導体装置の変形例１であるＩＧＢＴ４ＢのＡＡ’面における平面配置を示す図である。 本発明の第４実施形態である半導体装置の変形例２であるＩＧＢＴ４ＣのＡＡ’面における平面配置を示す図である。 参考比較としての第１例のＩＧＢＴ１１の構造を示す断面の斜視図である。 参考比較としての第１例のＩＧＢＴ１１におけるターンオン時のコレクタ−エミッタ間電圧Ｖｃｅの計算波形を示す図である。 本発明の第１実施形態である半導体装置のＩＧＢＴ１におけるターンオン動作中における、コレクタ−エミッタ間電圧Ｖｃｅの計算波形の例を示す図である。 参考比較としての第２例のＩＧＢＴ１２の図２３〜２５のＡＡ’面における平面配置を示す図である。 図２２におけるＢＢ’面の断面図である。 図２２におけるＣＣ’面の断面図である。 図２２におけるＤＤ’面の断面図である。 参考比較としての第２例のＩＧＢＴ１２（図２３〜２５）において、想定される製造工程を示す図である。 参考比較としての第３例のＩＧＢＴ１３の構造を示す断面図である。 本発明の第５実施形態である電力変換装置の構成を示す回路図である。
以下、本発明の実施形態について説明する。
（第１実施形態・ＩＧＢＴ１）
本発明の第１実施形態である半導体装置のＩＧＢＴ１を、図１〜図４を参照して説明する。
図１は、第１実施形態であるＩＧＢＴ１の図２〜４のＡＡ’面における平面配置を示す図である。
図２は、図１におけるＢＢ’面の断面図を示す。
図３は、図１におけるＣＣ’面の断面図を示す。
図４は、図１におけるＤＤ’面の断面図を示す。
≪半導体装置ＩＧＢＴ１の構成≫
図１〜４において、第１実施形態のＩＧＢＴ１は、ｎ−ドリフト層（第１半導体層）１００、ｐベース層（第３半導体層）１０１、ｎ＋ソース（第４半導体層）１０２、トレンチ１０３、半導体凸部１０４、ゲート絶縁層１０５、ゲート電極（第１導電層）１０６、第１層間絶縁層１０７、フィールドプレート（第２導電層）１０８、第２層間絶縁層１０９、コンタクト部１１０、エミッタ電極（第３導電層）１１１、ｎバッファ層１１２、ｐコレクタ層（第２半導体層）１１３、コレクタ電極（第４導電層）１１４を有する。
また、エミッタ端子１１５、ゲート端子１１６、コレクタ端子１１７は、電気的な接続を表すための仮想的な端子である。
図２の断面図において、第２導電（ｐ）型の第２半導体層であるｐコレクタ層１１３は、第１導電（ｎ）型の第１半導体層であるｎ−ドリフト層１００の一方の表面に形成されている。第４導電層であるコレクタ電極１１４は、ｐコレクタ層１１３の表面上に形成されている。第１導電型の第５半導体層であるｎバッファ層１１２が、ｎ−ドリフト層１００とｐコレクタ層１１３の間に形成されている。
なお、ｎバッファ層１１２は、あれば好ましいが、必須要素ではない。
また、トレンチ１０３と半導体凸部１０４は、ｐコレクタ層１１３とは反対側のｎ−ドリフト層１００の表面に形成されている。半導体凸部１０４の側面は、トレンチ１０３によって挟まれている。
第２導電型の第３半導体層であるｐベース層１０１は、半導体凸部１０４の表面の一部に選択的に形成されている。ｎ＋ソース１０２は、ｐベース層１０１の表面の一部に選択的に形成されている。ｎ＋ソース１０２はトレンチ１０３の側面に接触している。
なお、半導体凸部１０４は、複数の半導体層を含んでいても良い。すなわち、半導体凸部１０４はｎ−ドリフト層１００、ｐベース層１０１、ｎ＋ソース１０２などの組み合わせによって構成され得る。
ゲート絶縁層１０５は、トレンチ１０３の内壁の一部に沿って形成されている。第１導電層であるゲート電極１０６は、ゲート絶縁層１０５の表面上に形成されている。ゲート絶縁層１０５の少なくとも一部は、ゲート電極１０６とｎ＋ソース１０２によって挟まれている。
第１層間絶縁層１０７は、トレンチ１０３の内壁の残りの領域に沿って形成されている。第２導電層であるフィールドプレート１０８は、第１層間絶縁層１０７の表面上に形成されている。第２層間絶縁層１０９は、ゲート電極１０６の残りの表面と、フィールドプレート１０８の残りの表面を覆っている。
なお、図２ではｐ型の導電層であるポリシリコンを用いる例を示しているが、ｎ型の導電層のポリシリコンを用いてもよい。
コンタクト部１１０は、ｐベース層１０１とエミッタ電極１１１を電気的に接続するための領域であり、ｐベース層１０１の表面上に形成されている。第３導電層であるエミッタ電極１１１は、コンタクト部１１０とｎ＋ソース１０２と第２層間絶縁層１０９の表面上に形成されている。エミッタ電極１１１は、ｎ＋ソース１０２の表面に接触することにより、ｎ＋ソース１０２と電気的に接続される。また、エミッタ電極１１１は、コンタクト部１１０においてもｎ＋ソース１０２に接触して電気的に接続される。
なお、第１実施形態のＩＧＢＴ１において、コンタクト部１１０は、エミッタ電極１１１と同種の導電性材料を用いて図示されているが、エミッタ電極１１１とは別の導電性材料、あるいは半導体、あるいはそれらの組み合わせで構成されていてもよい。
また、図１に示されるように、第１実施形態の平面配置において、ｎ＋ソース１０２は、コンタクト部１１０によって分割されているが、ｎ＋ソース１０２の一部はコンタクト部を貫通してつながっていてもよい。
この構成により、絶縁ゲート型バイポーラトランジスタとしての動作をする。つまり、ゲート電極１０６をゲート端子１１６によって制御することにより、ｐベース層１０１が導通する状態となり、ｎ＋ソース１０２に接続されたエミッタ端子１１５と、ｐコレクタ層１１３に接続されたコレクタ端子１１７との間に制御された電流が流れる。
なお、詳細な作用は後に追記する。
また、図１〜４におけるその他の要素は、ＩＧＢＴ１をデバイスとして具現化するための構成要素である。
＜第１実施形態（ＩＧＢＴ１）の各種の効果について＞
第１実施形態を前記の構成をとったことによって生ずる各種の効果について以下に述べる。
≪第１実施形態（ＩＧＢＴ１）の第一の効果≫
第１実施形態のＩＧＢＴ１の第一の効果は、低損失である。図１に示されるように、ＩＧＢＴ１の平面配置において、トレンチ１０３はストライプ状に配置されている。トレンチ１０３と半導体凸部１０４は、トレンチ１０３の長軸方向の延長線上に交互に配置され、その半導体凸部１０４の一部にｎ＋ソース１０２が配置されている。トレンチ１０３の長軸方向において、半導体凸部１０４の幅Ｌ１とトレンチ１０３の幅Ｌ２の関係は、Ｌ１＜Ｌ２である。その目的は、ＩＧＢＴ１のオン電圧を低減することである。その詳細は以下に記される。
図２に示される断面図において、ゲート電極１０６に印加されるゲート電圧が上昇すると、ＩＧＢＴ１が導通状態になる。
このとき、ｐベース層１０１のゲート絶縁層１０５付近に、電子のチャネルが形成され、ｎ＋ソース１０２からコレクタ電極１１４に向かって電子電流が流れる。同時にｐコレクタ層１１３からエミッタ電極１１１に向かって正孔電流が流れる。
正孔電流の一部はトレンチ１０３の下を流れ、電子のチャネル付近を通過し、エミッタ電極１１１に流れ込む。トレンチ１０３の下を通過する、この正孔電流は、チャネルから流れ出る電子電流を増加させる効果を持つ。これによりＩＧＢＴ１のオン電圧は低減される。
したがって、図１における、Ｌ２をＬ１より長くすることによって、トレンチ１０３の下を通過する正孔電流は増大するので、ＩＧＢＴ１のオン電圧を低減する効果は大きくなる。なお、Ｌ１とＬ２の典型的な比は１：２〜１：１０である。
≪第１実施形態（ＩＧＢＴ１）の第二の効果・その１≫
第１実施形態のＩＧＢＴ１の第二の効果は、作りやすいことである。
図１のＣＣ’とＤＤ’のそれぞれの断面である図３と図４に示すように、トレンチ１０３の短軸方向において、トレンチ１０３と半導体凸部１０４は交互に配置されている。
その目的は、ＩＧＢＴの構造上の段差を無くすことによって、製造と設計を容易にすることである。その詳細は以下に記される。
図５は、第１実施形態のＩＧＢＴ１の製造工程の一例の概要を示す図である。
第１実施形態のＩＧＢＴ１は、図５（ａ）に示されるように、シリコンのｎ−基板が用いられる。なお、図１〜図４におけるｎ−ドリフト層１００は、図５（ａ）におけるｎ−基板（１００）に相当する。
図５（ｂ）に示す工程において、レジストがパターニングされ、トレンチ１０３と半導体凸部１０４がシリコンのエッチングによって形成される。
図５（ｃ）に示す工程において、ゲート絶縁層１０５と第１層間絶縁層１０７が、熱酸化によって形成される。
図５（ｄ）に示す工程において、ポリシリコンが堆積される。
図５（ｅ）に示す工程において、ポリシリコンがエッチングによって分割され、ゲート電極１０６とフィールドプレート１０８が形成される。
図５（ｆ）に示す工程において、第２層間絶縁層１０９が、酸化膜の堆積によって形成される。
図５（ｇ）に示す工程において、第２層間絶縁層１０９の一部とゲート電極１０６の一部がエッチングされ、ｐベース層１０１とｎ＋ソース１０２が、それぞれ別のイオン注入とアニールによって形成される。
図５（ｈ）に示す工程において、酸化膜が堆積される。
このとき第２層間絶縁層１０９が、図５（ｇ）においてエッチングされた一部の領域に再び形成される。
図５（ｉ）に示す工程において、コンタクト部１１０が、第２層間絶縁層１０９の一部と半導体凸部１０４の一部のエッチングによって形成される。
図５（ｊ）に示す工程において、エミッタ電極１１１が堆積され、裏面にｎバッファ層１１２とｐコレクタ層１１３が、それぞれ別のイオン注入とアニールによって形成され、コレクタ電極１１４が堆積され、ＩＧＢＴ１が完成する。
図３に示されるように、第１実施形態のＩＧＢＴ１を示す図１のＣＣ’断面において、細い幅のトレンチ１０３と半導体凸部１０４が交互に配置されている。トレンチ１０３の短軸方向の幅Ｗ２はポリシリコンの堆積厚さの２倍以下になるように配置される。
これにより、図５（ｄ）の工程において、トレンチ１０３は、酸化膜とポリシリコンによってほほ完全に充填されるため、１μｍ以上の高い段差が発生しない。
したがって、前述の段差に起因する問題が発生しないため、製造と設計が容易になるという効果がある。限定はしないが、典型的なポリシリコンの堆積厚さは１〜２μｍであるから、トレンチ１０３の幅Ｗ２は４μm以下であることが望ましい。
以上のような構成を用いることによって、次に記されるような、参考比較としての第２例としてＩＧＢＴ１２における段差から派生するいくつかの問題は発生しなくなる。
（参考比較としてのＩＧＢＴ・その１）
図２２〜図２５は、参考比較としての第２例のＩＧＢＴ１２の構造を示す図である。なお、参考比較としての第１例については後記する。
図２２はＩＧＢＴ１２の図２３〜図２５のＡＡ’面における平面配置を示す図である。図２２において、符号１５１によって示した領域は段差によって発生する空間（領域）である。また、符号１５２に示すのはトレンチの領域である。
また、図２４は図２２におけるＣＣ’面の断面図である。図２５は図２２におけるＤＤ’面の断面図である。
また、図２３は、参考比較としての第２例としてＩＧＢＴ１２の、図２２におけるＢＢ’面の断面図である。
例えば、図２３に示されるように、ＩＧＢＴ１２において、幅の広いトレンチ１５２を配置した場合、トレンチ１５２の段差によって、エミッタ電極１１１の表面に段差１５３が生じる。エミッタ電極１１１の段差は、ワイヤボンディングなどによる外部端子との配線工程において、不良を発生させることがある。したがって、エミッタ電極１１１は平坦化されることが望ましい。
段差から派生する別の問題は、ＩＧＢＴの製造工程において、フォトリソグラフィに用いるレジストの加工に関する。
図２６は、参考比較としての第２例のＩＧＢＴ１２（図２２〜図２５）において、想定される製造工程を示す図である。
例えば、図２６（ｅ）に示されるゲート電極１０６とフィールドプレート１０８の形成工程おいて、段差が高くなるほどトレンチ１５２上のレジストは厚くなり、半導体凸部１０４上のレジストは薄くなりやすい。
したがって、図２２〜図２５に示されるＩＧＢＴにおいて、トレンチ１５２と半導体凸部１０４の間でレジストが断絶する場合がある。あるいは、トレンチ１５２上の厚いレジストの露光が不充分になり、レジストの残渣による不良が発生する場合がある。このような不良を防ぐためにレジストを厚くし、露光条件を強めると、加工寸法の精度が低下し、微細な設計が困難になる。以上より、ＩＧＢＴの製造工程において、段差が低いことが望ましい。典型的な許容される段差は１〜３μmである。
≪第１実施形態（ＩＧＢＴ１）の第二の効果・その２≫
以上のような参考比較としての第２例のＩＧＢＴ１２における段差によって生ずる、外部端子との配線工程においての不良や、製造工程におけるレジストの断絶やレジストの残渣による不良が、第１実施形態のＩＧＢＴ１においては、軽減される。
≪第１実施形態（ＩＧＢＴ１）の第三の効果・その１≫
第１実施形態のＩＧＢＴ１の第三の効果は、ターンオン動作中に、出力電圧の時間変化率ｄＶ／ｄｔを容易に制御できることである。
図２に示されるように、ゲート電極１０６の側面のうち、ｐベース層１０１とは反対側の面は、第２層間絶縁層１０９とフィールドプレート１０８に対向している。このような構成にすることによって、例えば参考比較としての第１例のＩＧＢＴ１１（図１９）に比べて、ゲート絶縁層１０５の寄生容量が低減される。
それにより、ゲート−コレクタ間の帰還容量が低減される。
更に、図１９に示される参考比較としての第１例のＩＧＢＴ１１（図１９）に用いられているフローティングｐ層１８０が無いため、ターンオン動作中のゲート電位の上昇が低減される。したがって、前述の第一の課題である電圧の時間変化率ｄＶ／ｄｔの制御が容易になる。
なお、参考比較としての第１例のＩＧＢＴ１１（図１９）の、より詳しい説明は、後述する。
更に、図３に示されるように、第１実施形態のＩＧＢＴ１のＣＣ’面の断面構造において、フィールドプレート１０８の間に挟まれている半導体凸部１０４は、ｎ−ドリフト層１００で構成されている。
したがって、フローティングｐ層を用いないため、ＩＧＢＴ１のターンオン動作中において、ゲート電位の過渡的な上昇を低減することができ、ＩＧＢＴ１とダイオード（５０３、図２８）の出力電圧の時間変化率ｄＶ／ｄｔの制御は容易になる。
図２１は第１実施形態である半導体装置のＩＧＢＴ１のターンオン動作中における、コレクタ−エミッタ間電圧Ｖｃｅの計算波形の例を示す。
図２１に示されるように、ゲート抵抗を変えることによって、コレクタ−エミッタ間電圧Ｖｃｅの時間変化率ｄＶｃｅ／ｄｔが制御されている。
（参考比較としてのＩＧＢＴ・その２）
図２０は、参考比較としての第１例のＩＧＢＴ１１（図１９）におけるターンオン時のコレクタ−エミッタ間電圧Ｖｃｅの計算波形を示す図である。
図２０に示されるようにゲート抵抗を変えてもｄＶｃｅ／ｄｔが変わらず制御できない期間がある。
なお、この現象についての詳細は、後述する。
≪第１実施形態（ＩＧＢＴ１）の第三の効果・その２≫
以上のように、第１実施形態のＩＧＢＴ１には、参考比較としての第１例のＩＧＢＴ１１（図１９）におけるフローティングｐ層１８０（図１９）が存在していないために、ゲート抵抗を変えることによって、ＩＧＢＴ１とダイオード（５０３、図２８）の電圧の時間変化率ｄＶ／ｄｔの制御は容易になり、電力変換装置としての信頼性を確保するという効果がある。
≪第１実施形態（ＩＧＢＴ１）の第四の効果≫
第１実施形態のＩＧＢＴ１の第四の効果は、高耐圧を有することである。
図６は、本発明の第１実施形態である半導体装置のＩＧＢＴ１の、オフ状態におけるコレクタ−エミッタ間の耐圧の計算結果を示す特性図であり、図３に示したＣＣ’面の半導体凸部１０４の幅Ｗ１に対する耐圧の計算結果の例を示している。
なお、図６において、横軸は半導体凸部１０４に相当するトレンチ間隔Ｗ１であり、単位はμｍである。また、縦軸は、トレンチ間隔が３５μｍを超えて耐圧が一定となったときの耐圧を基準の１として、規格化された耐圧を示しており、単位はａ．ｕ（Arbitrary Unit、任意単位）である。
図６に示すように、定格電圧６００Ｖ〜３３００ＶのＩＧＢＴにおいて、耐圧はＷ１＞３５μｍのときほとんど一定となる。Ｗ１≦３５μｍのとき、Ｗ１が小さいほど耐圧は高くなる。したがって、高耐圧を確保するために、Ｗ１は３５μｍ以下であることが望ましい。
以上より、第１実施形態のＩＧＢＴ１は、トレンチ間隔Ｗ１を３５μｍ以下に容易に設定できるため、高耐圧を確保できる。
なお、半導体凸部１０４に相当するトレンチ間隔Ｗ１が大きくなると耐圧が低下するのは、トレンチの下の角において等電位線が集中し、電界強度が高まるためである。
以上により、第１実施形態のＩＧＢＴ１は、低損失、高耐圧、出力電圧の時間変化率ｄＶ／ｄｔの制御の容易さを兼ね備え、更に、製造を容易にする効果を有する。
（第２実施形態・ＩＧＢＴ２）
次に、本発明の第２実施形態である半導体装置のＩＧＢＴ２を、図７を参照して説明する。
≪半導体装置ＩＧＢＴ２の構成≫
図７は、第２実施形態における半導体装置のＩＧＢＴ２の構成を示す断面図であり、図１のＢＢ’面に対応する断面構造の例を示している。
図７において、図２と異なるのは、ゲート電極２００（第１導電層）、第２層間絶縁層１０９、第３層間絶縁層２０１である。他の符号を付された要素は、図１〜図４と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
ＩＧＢＴ２において、ゲート電極２００の一部は、第２層間絶縁層１０９の少なくとも一部の表面を覆っている。ゲート電極２００の表面は第３層間絶縁層２０１によって覆われ、第３層間絶縁層２０１の表面はエミッタ電極１１１によって覆われている。
第２実施形態のＩＧＢＴ２の目的は、ターンオン、ターンオフ動作中の電圧、電流の発振を抑制することである。以下に詳細に説明する。
第２実施形態のＩＧＢＴ２は、ゲート電極２００が第２層間絶縁層１０９の上に形成されることによって、面積を広くすることができ、ゲート電極２００の配線抵抗を小さくすることができる。ゲート電極２００の配線抵抗を小さくすることによって、ゲート電圧信号が、ＩＧＢＴの面内における全てのゲート電極２００に到達するまでの遅延時間を低減することができる。
また、ゲート電圧の遅延時間の面内のばらつきは、ＩＧＢＴのターンオン、ターンオフ動作時に、電圧や電流の発振を発生させることがある。したがって、第２実施形態のＩＧＢＴ２は、ゲート電極２００の配線抵抗を小さくすることによって、発振を抑制することができる。
≪第２実施形態の変形例である半導体装置ＩＧＢＴ２Ｂの構成≫
図８は、本発明の第２実施形態である半導体装置の変形例であるＩＧＢＴ２Ｂの構成を示す断面図である。
変形例における半導体装置ＩＧＢＴ２Ｂ（図８）がＩＧＢＴ２（図７）と異なるのは、図８に示されるように、エミッタ電極１１１の一部がフィールドプレート１０８と接し、電気的に接続されていることである。
この結果、フィールドプレート１０８は、エミッタ電極１１１と同電位となるので、特性が安定する。
なお、図８において、図７と異なるのは、前記したように、エミッタ電極１１１とフィールドプレート１０８とに係る構造である。他の符号を付された要素は、図７と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
（第３実施形態・ＩＧＢＴ３）
本発明の第３実施形態である半導体装置のＩＧＢＴ３を、図９、図１０を参照して説明する。
図９は、本発明の第３実施形態である半導体装置のＩＧＢＴ３の図１０のＡＡ’面における平面配置を示す図である。
また、図１０は、図９におけるＤＤ’面の断面図である。
なお、図９におけるＢＢ’、ＣＣ’面の断面図は、それぞれ図２、図３の断面図と同様である。
図９において、ｐベース層３０１は、ゲート電極１０６の周囲を、ゲート絶縁層１０５を挟んで覆っている。
その目的は、ＩＧＢＴ３のオン状態において、トレンチ１０３の短軸方向に面するゲート側壁部３００に、複数の異なる閾値を持つチャネルが形成されることを防止し、破壊耐量を向上することである。その詳細は以下に記される。
ＩＧＢＴの閾値電圧は、ｐベース層の不純物濃度によって変化する。ｐベース層の不純物濃度は、深さ方向に（すなわち、図１、または、図９の紙面に対して垂直な方向に）一定でない分布を持つ場合がある。
したがって、図１に示される第１実施形態のＩＧＢＴ１のように、ゲート電極１０６とゲート絶縁層１０５の一部が、ｐベース層１０１によって覆われない場合、ゲート側壁部３００に、深さ方向に向かって、異なる閾値を持つ複数の横方向チャネル（すなわち、図１の紙面に対して平行な方向のチャネル）が形成されることがある。
複数の閾値を有するＩＧＢＴは、ターンオフ時に電流が集中し、破壊耐量が低下することがある。
第３実施形態のＩＧＢＴ３は、ｐベース層３０１がゲート側壁部３００を覆うことによって、ゲート側壁部３０１に横方向のチャネルが形成されることを防止する効果を有する。したがって、ＩＧＢＴ３は、複数の閾値電圧を持たないため、ターンオフ時の破壊耐量を向上する効果を有する。
なお、図９、図１０において、図１、図４と異なるのは、ｐベース層３０１とゲート側壁部３００とに係る構造である。他の符号を付された要素は、図１、図４と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
≪第３実施形態の変形例である半導体装置ＩＧＢＴ３Ｂの構成≫
第３実施形態の変形例における半導体装置のＩＧＢＴ３Ｂを、図１１〜１３を参照して説明する。
図１１は、第３実施形態であるＩＧＢＴ３Ｂの図１２、図１３のＡＡ’面における平面配置を示す図である。
また、図１２は、図１１におけるＣＣ’面の断面図である。
また、図１３は、図１１におけるＤＤ’面の断面図である。
なお、図１１におけるＢＢ’面の断面図は、図７の断面図と同様である。
ＩＧＢＴ３Ｂは、コンタクト部３０２がゲート側壁部３００を覆うことによって、横方向チャネルが形成されることを防止し、ターンオフ時の破壊耐量を向上する効果を有している。なお、この際、各トレンチ間のゲート電極２００が、ＢＢ’断面において分断される。そのため、各トレンチ間のゲート電極２００は、図１２に示されるように、フィールドプレート１０８の上部において接続される。また、ＢＢ’断面のゲート電極２００は、図１０におけるゲート電極１０６と形状を変えている。なお、図１３において、コンタクト部（３０２）にはエミッタ電極１１１が埋め込まれている。
なお、図１１、図１２、図１３において、それぞれ図９、図３、図１０と異なるのは、コンタクト部３０２とゲート電極２００とに係る構造である。他の符号を付された要素は、図９、図３、図１０と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
（第４実施形態・ＩＧＢＴ４）
本発明の第４実施形態である半導体装置のＩＧＢＴ４を、図１４〜図１６を参照して説明する。
図１４は、第４実施形態である半導体装置のＩＧＢＴ４の図１５、図１６のＡＡ’面における平面配置を示す図である。
また、図１５は、図１４におけるＤＤ’面の断面図である。
また、図１６は、図１４におけるＥＥ’面の断面図である。
なお、図１４におけるＢＢ’、ＣＣ’面の断面図は、それぞれ図２、図３の断面図と同様である。
第４実施形態のＩＧＢＴ４は、図１４に示されるように、平面配置において、トレンチ４００がループ状に形成されている。その目的は、高い定格電流の実現と、オン電圧の低減である。
ＩＧＢＴ４は、図１に示される第１実施形態のＩＧＢＴ１の平面配置において、隣り合う２つのトレンチ１０３の両端がつながれた構成と等価である。したがって、ＩＧＢＴ４は、ゲート絶縁層１０５を挟んでゲート電極１０６と対向するｎ＋ソース１０２を、第１実施形態のＩＧＢＴ１に比べて長くすることができる。
飽和電流は、図１４に示されるｎ＋ソース１０２の長さＷＳの総長に比例するため、第４実施形態のＩＧＢＴ４は、トレンチの配置以外の構造が同等に設計された第１実施形態のＩＧＢＴ１に比べて、飽和電流を高くすることができる。
したがって、ＩＧＢＴ４の電流の上限が増加するため、高い定格電流を実現することができる。さらに、チャネルからの電子の注入が増加するため、オン電圧も低減される。
なお、図１４〜図１６において、図１〜図４、図９〜図１３と異なるのは、トレンチ４００に係る構造である。他の符号を付された要素は、図１〜図４、図９〜図１３と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
≪第４実施形態の第１の変形例である半導体装置ＩＧＢＴ４Ｂの構成≫
図１７は、第４実施形態である半導体装置の変形例１であるＩＧＢＴ４Ｂの平面配置を示す図である。
図１７に示されるＩＧＢＴ４Ｂは、図１４に示したＩＧＢＴ４におけるループ状のトレンチ４００が更に連結されたことと等価となるトレンチ４０１が、梯子状に配置された構成となっている。
なお、図１７において、図１〜図４、図９〜図１６と異なるのは、トレンチ４０１に係る構造である。他の符号を付された要素は、図１〜図４、図９〜図１６と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
≪第４実施形態の第２の変形例である半導体装置ＩＧＢＴ４Ｃの構成≫
図１８は、第４実施形態である半導体装置の変形例２であるＩＧＢＴ４Ｃの平面配置を示す図である。
図１８に示されるＩＧＢＴ４Ｃは、トレンチ４０２が、蛇腹状に配置された構成となっている。
なお、図１８において、図１〜図４、図９〜図１７と異なるのは、トレンチ４０２に係る構造である。他の符号を付された要素は、図１〜図４、図９〜図１７と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
（第５実施形態・電力変換装置）
図２８は、本発明の第５実施形態である電力変換装置の構成を示す回路図であり、前述した各実施形態で説明したＩＧＢＴを採用した電力変換装置である。
図２８において、ＩＧＢＴ５０２は２個が直列接続され、直流電力を供給する入力端子５０４、５０５間に接続されている。
この２個のＩＧＢＴ５０２が直列接続された対が３対、備えられている。各３対の前記２個が直列接続されて構成されているＩＧＢＴ５０２の接続点から、それぞれ出力線が取り出され、それぞれ出力端子５０６、５０７、５０８に接続されている。
３対で各対は２個で構成された計６個のＩＧＢＴ５０２のゲート電極は、それぞれゲート駆動回路５０１に接続されている。また、前記６個のＩＧＢＴ５０２には、還流ダイオード５０３がそれぞれ接続されている。
前記６個のゲート駆動回路５０１によって統括的にパルス幅制御された前記６個のＩＧＢＴ５０２によって、入力端子５０４、５０５間の直流電力は、可変電圧、可変周波数の３相交流電力に変換されて出力端子５０６、５０７、５０８に出力される。
したがって、図２８の回路は直流電力を、可変電圧、可変周波数の３相交流電力に変換するインバータ回路、つまり電力変換装置を構成している。
図２８におけるＩＧＢＴ５０２には、第１〜第４実施形態の半導体装置であるＩＧＢＴが適用されている。それによって、電力変換装置の低損失化と高信頼化が実現できる。
なお、図２８に示した第５実施形態の電力変換装置は、インバータ回路について説明したが、コンバータやチョッパ等のその他の電力変換装置についても第１〜第４実施形態の半導体装置であるＩＧＢＴが適用できて、それに基づく同様の効果が得られる。
（その他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。前記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
例えば、第１実施形態において、前述した各要素の形状における寸法などは一例であり、これに限定されるものではない。
また、前記した各実施形態では、第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は、第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
また、前述した各実施形態では、ゲート電極とフィールドプレートの材料をポリシリコンとしたが、別の導電性材料であっても良い。
また、本発明は、ＩＧＢＴに限らず、トレンチゲート構造を有する半導体装置に適用することができる。
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、電気配線は説明上必要と考えられるものを示しており、製品上、必ずしも全ての電気配線を示しているとは限らない。
（参考比較としてのＩＧＢＴ・その３）
前述した（参考比較としてのＩＧＢＴ・その２）における説明を以下に補足する。
図１９は、参考比較としての第１例のＩＧＢＴ１１の構造を示す断面の斜視図である。
図１９においては、フローティングｐ層１８０がある。
この場合には、ＩＧＢＴのターンオンが開始すると、正孔電流がフローティングｐ層１８０に過渡的に流れ込み、フローティングｐ層１８０の電位が上昇する。このとき、変位電流が、ゲート絶縁層１０５の寄生容量を介してゲート電極１０６に流れるため、ゲート電位も上昇する。ゲート電位の上昇によって、コレクタ電流の時間変化率ｄＩｃ／ｄｔが増加し、ＩＧＢＴと、対アームのダイオードのスイッチング速度が加速する。フローティングｐ層１８０に過渡的に流れ込む正孔の量は、主として半導体内部の構造で決定され、外部のゲート抵抗で制御することは難しい。その結果、前記した図２０に示すように、ＩＧＢＴの出力電圧の時間変化率ｄＶ／ｄｔと、対アームのダイオードの出力電圧の時間変化率ｄＶ／ｄｔがゲート抵抗で制御できない期間が発生する。
図２２〜図２５は、参考比較としての第２例のＩＧＢＴ１２の構造を示すものである。この構造と問題点は、（参考比較としてのＩＧＢＴ・その１）で前述したとおりである。
図２７は、参考比較としての第３例のＩＧＢＴ１３の構造を示す断面図である。
図２７においては、絶縁領域２６４があり、この絶縁領域は、あらかじめ厚い絶縁膜が埋め込まれている半導体基板を用いることによって形成している。そして、絶縁領域２６４の表面を被うまでエピタキシャル成長させる工程がある。
この場合には、絶縁膜を被うエピタキシャル成長によって結晶欠陥が発生し、結晶欠陥によって高いリーク電流が発生する可能性がある。さらに、あらかじめ厚い絶縁膜が埋め込まれている半導体基板を形成するための新たな工程が増えるため、基板コストが増大する。
１００ ｎ−ドリフト層（第１半導体層）、シリコン基板
１０１、３０１ ｐベース層（第３半導体層）
１０２ ｎ＋ソース（第４半導体層）
１０３、１５２、４００、４０１、４０２ トレンチ
１０４ 半導体凸部
１０５ ゲート絶縁層
１０６、２００ ゲート電極（第１導電層）
１０７ 第１層間絶縁膜
１０８ フィールドプレート（第２導電層）
１０９ 第２層間絶縁層
１１０、３０２ コンタクト部
１１１ エミッタ電極（第３導電層）
１１２ ｎバッファ層
１１３ ｐコレクタ層（第２半導体層）
１１４ コレクタ電極（第４導電層）
１１５ エミッタ端子
１１６ ゲート端子
１１７ コレクタ端子
１５１ 段差によって発生する空間
１５３ 段差
１８０ フローティングｐ層
２０１ 第３層絶縁層
２６４ 絶縁領域
３００ ゲート側壁部
５０１ ゲート駆動回路
５０２ ＩＧＢＴ
５０３ ダイオード
５０４、５０５ 入力端子
５０６、５０７、５０８ 出力端子
ＩＧＢＴ１、ＩＧＢＴ２、ＩＧＢＴ２Ｂ、ＩＧＢＴ３、ＩＧＢＴ３Ｂ、ＩＧＢＴ４、ＩＧＢＴ４Ｂ、ＩＧＢＴ４Ｃ、ＩＧＢＴ１１、ＩＧＢＴ１２、ＩＧＢＴ１３ 半導体装置（ＩＧＢＴ）

Claims (6)

  1. 第１導電型の第１半導体層と、
    該第１半導体層の一方の表面に形成された第２導電型の第２半導体層と、
    前記第１半導体層の前記第２半導体層とは逆側の表面に形成されたトレンチと、
    前記第１半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、
    該半導体凸部の表面に選択的に形成された第２導電型の第３半導体層と、
    該第３半導体層の表面に選択的に形成され、前記第１半導体層に比べて不純物濃度の高い第１導電型の第４半導体層と、
    前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、
    前記トレンチの内壁の残りの領域に沿って設けられた第１層間絶縁層と、
    少なくとも一部が前記ゲート絶縁層を介して前記第４半導体層に対向する第１導電層と、
    前記第１層間絶縁層の表面に形成された第２導電層と、
    少なくとも一部が前記第２導電層の少なくとも一部の表面を覆う第２層間絶縁層と、
    少なくとも一部が前記第３半導体層と第４半導体層の表面に形成され、前記第４半導体層に電気的に接続される第３導電層と、
    前記第３導電層と前記第３半導体層を電気的に接続するコンタクト部と、
    前記第２半導体層の表面に形成された第４導電層と、
    を備え、
    前記半導体凸部の表面の一部が前記第１半導体層であり、
    前記第３半導体層が前記第１導電層の壁部の周囲を覆う
    ことを特徴とする半導体装置。
  2. 第１導電型の第１半導体層と、
    該第１半導体層の一方の表面に形成された第２導電型の第２半導体層と、
    前記第１半導体層の前記第２半導体層とは逆側の表面に形成されたトレンチと、
    前記第１半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、
    該半導体凸部の表面に選択的に形成された第２導電型の第３半導体層と、
    該第３半導体層の表面に選択的に形成され、前記第１半導体層に比べて不純物濃度の高い第１導電型の第４半導体層と、
    前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、
    前記トレンチの内壁の残りの領域に沿って設けられた第１層間絶縁層と、
    少なくとも一部が前記ゲート絶縁層を介して前記第４半導体層に対向する第１導電層と、
    前記第１層間絶縁層の表面に形成された第２導電層と、
    少なくとも一部が前記第２導電層の少なくとも一部の表面を覆う第２層間絶縁層と、
    少なくとも一部が前記第１導電層の少なくとも一部の表面を覆う第３層間絶縁層と、
    少なくとも一部が前記第３半導体層と前記第４半導体層の表面に形成された第３導電層と、
    前記第３導電層と前記第３半導体層を電気的に接続するコンタクト部と、
    前記第２半導体層の表面に形成された第４導電層と、
    を備え、
    前記第１導電層は少なくとも一部が前記第２層間絶縁層の少なくとも一部の表面を覆い、
    前記第３導電層は少なくとも一部が前記第３層間絶縁層の少なくとも一部の表面を覆い、
    前記半導体凸部の表面の一部が前記第１半導体層であり、
    前記第３半導体層が前記第１導電層の壁部の周囲を覆う
    ことを特徴とする半導体装置。
  3. 前記第３導電層の一部と前記第２導電層の一部とが接し、電気的に接続されることを特徴とする請求項２に記載の半導体装置。
  4. 前記トレンチと前記第４半導体層とが隣接する方向において、前記トレンチの幅が前記半導体凸部の幅よりも大きいことを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置。
  5. 前記コンタクト部が前記第１導電層の壁部を覆うことを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置。
  6. 請求項１乃至請求項５のいずれか一項に記載の半導体装置を備えることを特徴とする電力変換装置。
JP2011158595A 2011-07-20 2011-07-20 半導体装置及びそれを用いた電力変換装置 Expired - Fee Related JP5806535B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011158595A JP5806535B2 (ja) 2011-07-20 2011-07-20 半導体装置及びそれを用いた電力変換装置
CN201210247689.9A CN102891172B (zh) 2011-07-20 2012-07-17 半导体装置及使用其的电力转换装置
US13/553,431 US8653588B2 (en) 2011-07-20 2012-07-19 Semiconductor device and electric power conversion system using the same
EP12177308A EP2549539A1 (en) 2011-07-20 2012-07-20 Semiconductor device and electric power conversion system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011158595A JP5806535B2 (ja) 2011-07-20 2011-07-20 半導体装置及びそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
JP2013026365A JP2013026365A (ja) 2013-02-04
JP5806535B2 true JP5806535B2 (ja) 2015-11-10

Family

ID=46651390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011158595A Expired - Fee Related JP5806535B2 (ja) 2011-07-20 2011-07-20 半導体装置及びそれを用いた電力変換装置

Country Status (4)

Country Link
US (1) US8653588B2 (ja)
EP (1) EP2549539A1 (ja)
JP (1) JP5806535B2 (ja)
CN (1) CN102891172B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6072445B2 (ja) 2012-06-28 2017-02-01 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP6228542B2 (ja) * 2012-09-07 2017-11-08 株式会社日立製作所 電力変換用スイッチング素子および電力変換装置
WO2014192234A1 (ja) 2013-05-31 2014-12-04 富士電機株式会社 半導体装置の製造方法
JP6541862B2 (ja) * 2013-08-28 2019-07-10 ローム株式会社 半導体装置
JP6440989B2 (ja) 2013-08-28 2018-12-19 ローム株式会社 半導体装置
JP2016040820A (ja) * 2013-09-20 2016-03-24 サンケン電気株式会社 半導体装置
US9147727B2 (en) * 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
DE112015000140B4 (de) 2014-03-19 2024-10-02 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP2016063048A (ja) * 2014-09-17 2016-04-25 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法
CN106796951B (zh) 2014-10-13 2020-08-18 理想能量有限公司 双基极双向双极晶体管两个相对表面上的场板：器件、方法和系统
JP6576777B2 (ja) * 2015-10-01 2019-09-18 株式会社 日立パワーデバイス 半導体装置およびそれを用いる電力変換装置
JP2017174923A (ja) 2016-03-23 2017-09-28 ルネサスエレクトロニクス株式会社 半導体装置
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP6820811B2 (ja) * 2017-08-08 2021-01-27 三菱電機株式会社 半導体装置および電力変換装置
JP6627948B2 (ja) * 2018-10-31 2020-01-08 富士電機株式会社 半導体装置
GB2587645B (en) 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device having a gate electrode formed in a trench structure
KR102711771B1 (ko) * 2019-12-05 2024-10-02 현대자동차주식회사 스위칭 소자, 그의 제조 방법 및 그를 가지는 차량
CN114582965B (zh) * 2022-05-06 2022-07-19 南京微盟电子有限公司 一种低开关损耗功率器件结构及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310017B2 (ja) 1999-02-17 2009-08-05 株式会社日立製作所 半導体装置及び電力変換装置
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP2005327806A (ja) 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US7554153B2 (en) 2006-03-07 2009-06-30 International Rectifier Corporation Power semiconductor device
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
JP5338448B2 (ja) * 2009-04-21 2013-11-13 富士電機株式会社 半導体装置
JP5452195B2 (ja) 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置

Also Published As

Publication number Publication date
US8653588B2 (en) 2014-02-18
CN102891172A (zh) 2013-01-23
EP2549539A1 (en) 2013-01-23
US20130020634A1 (en) 2013-01-24
JP2013026365A (ja) 2013-02-04
CN102891172B (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
JP5806535B2 (ja) 半導体装置及びそれを用いた電力変換装置
US10892352B2 (en) Power semiconductor device
JP5452195B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP4644730B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP6407455B2 (ja) 半導体装置
JP6072445B2 (ja) 半導体装置およびそれを用いた電力変換装置
JP6820287B2 (ja) 半導体装置および電力変換装置
US9082814B2 (en) Semiconductor devices and power conversion systems
JP5492225B2 (ja) 半導体装置、及びそれを用いた電力変換装置
JP2008288386A (ja) 半導体装置
JP5932623B2 (ja) 半導体装置およびそれを用いた電力変換装置
WO2018135224A1 (ja) 半導体装置、及びそれを用いた電力変換装置
JP6302767B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP6820811B2 (ja) 半導体装置および電力変換装置
JP2016012582A (ja) 半導体装置及びそれを用いた電力変換装置
JP6806213B2 (ja) 半導体素子
JP5698302B2 (ja) 半導体装置
JP6038737B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP6576777B2 (ja) 半導体装置およびそれを用いる電力変換装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150904

R150 Certificate of patent or registration of utility model

Ref document number: 5806535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees