JP5698302B2

JP5698302B2 - 半導体装置

Info

Publication number: JP5698302B2
Application number: JP2013092791A
Authority: JP
Inventors: 森　睦宏; 森　　睦宏; 大夏新井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2013-04-25
Filing date: 2013-04-25
Publication date: 2015-04-08
Anticipated expiration: 2027-05-17
Also published as: JP2013168671A

Description

本発明は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の半導体装置に係り、特にその低損失化に関する。

絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、ゲート電極に加える電圧でコレクタ電極とエミッタ電極の間に流す電流を制御するスイッチング素子である。このＩＧＢＴは、比較的広範囲な電力に対応でき、またスイッチング周波数も幅広いという特長を備えており、近年、エアコンや電子レンジなど家庭用の小電力機器から、鉄道や製鉄所のインバータなど大電力機器に至るまで広く使われている。

こうしたＩＧＢＴの性能のうち、最も改善が求められている性能の一つとして損失の低減がある。近年低損失化が図られたＩＧＢＴが考えられている。

例えば図１１は、特許文献１に開示されているプレーナ型の高伝導なＩＧＢＴである。このＩＧＢＴでは、コレクタ電極Ｃにｐ層１００が接している。そしてこのｐ層１００にｐ層１００よりキャリア濃度が低いｎ層１１１が積層される。ｎ層１１１には、ほぼ均一なキャリア濃度を有しｎ層１１１よりキャリア濃度が低いｎ−層１１０が積層されている。このｎ−層１１０の他方の面側には、ｎ層１５０が拡散されている。ｎ層１５０内にはｐ層１２０が形成され、さらにこのｐ層１２０内にはｎ＋層１３０が形成されている。ｎ＋層１３０、ｐ層１２０、ｎ層１５０、ｎ−層１１０の表面には、絶縁膜３００と、絶縁膜４００と、これらの絶縁膜３００，４００で絶縁されたゲート電極Ｇと、を含んで形成されたＭＯＳゲートが設けられている。

一方、ｐ層１２０の表面にはｐ＋層１２１が形成され、ｐ＋層１２１とｎ＋層１３０はエミッタ電極Ｅに低抵抗接触している。各電極Ｅ，Ｃ，Ｇは、それぞれ対応する端子に電気的に導かれている。

このＩＧＢＴでは、ｐ層１２０の周辺にｎ層１５０が形成されていることが特徴的である。これが設けられていることで、ＭＯＳゲートにより、ｎ−層１１０中に流入した電子によってｐ層１００から注入したホールを、ｐ層１２０内へ流入しにくくし、ｎ−層１１０内のキャリア濃度を高くする。その結果、ｎ−層１１０が高伝導となり、低損失なＩＧＢＴを得ることができる。ｎ層を形成することにより、ノイズ誤動作の原因となるゲートの帰還容量が増えるが、ゲート絶縁膜３００を部分的に厚くして帰還容量を低減している。

さらに、図１２は、特許文献２に開示されているトレンチ型の高伝導なＩＧＢＴである。このＩＧＢＴでは、エミッタ電極Ｅ側に、ゲート絶縁膜３００で絶縁されたゲート電極Ｇを含んだ複数個のトレンチゲート構造Ｔが、２つの異なった間隔で交互に形成されている。トレンチゲート間の間隔のうち幅の狭い部分には、ｎ−層１１０に接したｎ層１５１が形成され、このｎ層１５１に隣接してｐ層１２０が形成されている。またｐ層１２０内には、エミッタ電極６００に低抵抗接触したｐ＋層１２１とｎ＋層１３０とが形成されている。

一方、トレンチゲート間の間隔のうち幅の広い部分には、ｐ層１２５が形成されており、エミッタ電極Ｅとは絶縁膜４０１，４０２で絶縁されている。ｎ層１５１は、ｐ層１００から注入したホールに対して障壁となり、ｎ−層１１０中に電荷を蓄える効果を有し、伝導度を高めている。また、ｐ層１２５は、ｐ層１００から注入したホールをｐ層１２５内に収集する作用をもつ。このホールはトレンチゲート近傍を流れ、ｎ層１５１、ｐ層１２０、及びｐ＋層１２１を経由して、エミッタ電極Ｅに流れ込む。ホールがトレンチ近傍を流れるときの電位差により、トレンチゲートの反転層からの電子注入を誘発し、さらにｎ−層１１０の伝導度変調を促進する結果、ＩＧＢＴは低損失になる。

特願平１０−１７８１７４号公報特開２０００−３０７１１６号公報

こうした上記従来のＩＧＢＴでは、エミッタ側のｐ層１２０と、電荷を蓄えるｎ−層１１０とに介在するｎ層１５０，１５１のキャリア濃度を高めることでオン電圧が低減し、低損失になる。しかしながら、このｎ層１５０，１５１のキャリア濃度を高めていくと、耐圧が低下してしまうという問題点があった。具体的な実験例として、図１３に示すように、ｎ層１５０または１５１のシートキャリア濃度（エミッタ側の面から深さ一定の面におけるキャリア濃度の面密度）を上昇させていくと、オン電圧は低減されるが、１ｘ１０^１２／ｃｍ^２を境に、それよりシートキャリア濃度では、降伏電圧が急激に低下して耐圧性が下がる。

従って実用上十分な降伏電圧を維持できるオン電圧は、このｎ層１５０または１５１のシートキャリア濃度の限界（１ｘ１０^１２／ｃｍ^２以下）によって制限されてしまう。

本発明は、上記実情に鑑みて為されたもので、耐圧を損なわずに、低損失化を図ることのできる半導体装置を提供することをその目的の一つとする。

上記従来例の問題点を解決するための本発明は、半導体装置であって、半導体基体の一面側に接してコレクタ電極を設け、当該一面側から第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、この第２半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３半導体領域とが積層された第１層部と、前記第３半導体領域の一部に積層された、前記第３半導体領域のキャリア濃度より高いキャリア濃度を有する第１導電形の第４半導体領域と、該第４半導体領域に積層された第２の導電形の第５半導体領域と、該第５半導体領域に積層された第１導電形の第６半導体領域と、該第６半導体領域の一部に積層され、前記第６半導体領域のキャリア濃度より高いキャリア濃度を有する第２の導電形の第７半導体領域と、を含む第２層部と、前記第２層部に含まれる半導体領域に接してゲート絶縁膜を設け、当該ゲート絶縁膜を介して前記第２層部に沿って配されるゲート電極と、前記第２層部の第６、及び第７の半導体領域に低抵抗接触するエミッタ電極と、を備えることとした。

また、前記第４の半導体領域では、エミッタ電極側の面からの距離が一定である面のキャリア濃度の面密度（シートキャリア濃度）が１ｘ１０^１２／ｃｍ^２以上であることとしてもよい。

さらに前記エミッタ電極が接触する前記第６と第７の半導体領域の面と、前記第３、第４、第５、第６及び第７の半導体領域が露出し前記ゲート酸化膜が形成された面とが、略同一平面にあってもよいし、前記ゲート酸化膜が、前記第２層部に含まれる各半導体領域に沿って、第１層部に向かって延びて前記第３の半導体領域に達しているトレンチの側面に形成されていてもよい。

このようにトレンチを設ける場合、当該トレンチは、その一方の側面において、前記第２層部に含まれる各半導体領域に接し、他方の側面においては、前記第３の半導体領域内にその一部が接して積層された、前記第３の半導体領域のキャリア濃度より高いキャリア濃度を有する第１導電形の第８の半導体領域が接していてもよい。さらに前記トレンチが複数設けられていてもよい。このように複数設ける場合は、第８の半導体領域を介して隣り合う前記トレンチの間隔が、前記第２層部を挟んで隣り合う前記トレンチの間隔より、広いようにトレンチを配してもよい。さらに、この第６の半導体領域内に第２導電形の第９の半導体領域が形成され、該第９の半導体領域が前記第７の半導体領域と前記トレンチ側面に形成されたゲート酸化膜との間に介在するようにしてもよい。

なお、前記第５の半導体領域ではエミッタ電極側の面からの距離が一定である面のキャリア濃度の密度が１ｘ１０^１７／ｃｍ^３以下であってもよい。

また、本発明の一態様に係る半導体装置は、第２導電形の半導体基部と、当該半導体基部の一面側に積層され、前記半導体基部の半導体よりも高いキャリア濃度を有する第２導電形の半導体を用いて形成した第１半導体層と、この第１半導体層にさらに積層され、第１導電形の半導体を用いて形成し、コレクタ電極に接する第２半導体層と、前記半導体基部の別の面側に積層され、ゲート電極とは絶縁膜を介して隣り合う半導体層部であって、エミッタ電極に接し、第１導電形の半導体を用いて形成した第３半導体層と、この第３半導体層のエミッタ電極に対する側に積層され、第３半導体層をなす半導体よりもキャリア濃度が低い第２導電形の半導体を用いて形成した第４半導体層と、前記第４半導体層にさらに積層され、第１導電形の半導体を用いて形成した第５半導体層と、を含む半導体層部と、前記半導体基部と、前記半導体層部とに挟まれて介在し、第１導電形の半導体を用いて形成した介在層部と、を有する。このとき、前記介在層部では、エミッタ電極側の面からの距離が一定である面のキャリア濃度の面密度が１ｘ１０^１２／ｃｍ^２以上であってもよい。

また、この半導体装置は、プレーナ型の構造であっても、トレンチ構造であってもよい。

本発明によると、耐圧を損なわずに、低損失化を図ることができる。

本発明の実施の形態に係る半導体装置の構造例を表す説明図である。本発明の実施の形態に係る半導体装置のキャリア濃度の例を表す説明図である。本発明の実施の形態に係る半導体装置にて、第４の半導体領域のシートキャリア濃度を変更したときの耐圧の実験結果を表す説明図である。本発明の実施の形態に係る半導体装置にて、第５の半導体領域のシートキャリア濃度を変更したときの耐圧の実験結果を表す説明図である。本発明の実施の形態に係る半導体装置のもう一つの構造例を表す説明図である。本発明の実施の形態に係る半導体装置のさらに別の構造例を表す説明図である。本発明の実施の形態に係る半導体装置のプレーナー型の構造例を表す説明図である。本発明の実施の形態に係る半導体装置の横型の構造例を表す説明図である。本発明の実施の形態に係る半導体装置が横型、プレーナ構造を持つ例を表す説明図である。本発明の実施の形態に係る半導体装置を利用した電力変換装置の例を表す説明図である。プレーナ構造の半導体装置の構造例を表す説明図である。トレンチゲート構造の半導体装置の例を表す説明図である。ｎ−層に接するｎ層のシートキャリア濃度と、降伏電圧及びオン電圧の関係の実験結果を表す説明図である。

本発明の実施の形態について図面を参照しながら説明する。本発明の実施の形態に係る半導体装置は、ＩＧＢＴデバイスであって、図１に例示する構造を備えている。すなわち、この半導体装置は、コレクタ電極Ｃ側より、コレクタ電極Ｃに電気的に接続される導電体のプレート５００の側から、第１導電形（図１ではｐ型）の半導体で形成した第１半導体領域１００と、第２導電形（図１ではｎ型）の半導体で形成した第２半導体領域１１１と、この第２半導体領域１１１をなす半導体のキャリア濃度より低いキャリア濃度を有する半導体を用いて形成した第２導電形の第３半導体領域１１０とを積層して、第１層部１０が形成されている。

また、ゲート絶縁膜（ゲート酸化膜）３００が、第３の半導体領域１１０に達してトレンチＴが少なくとも一つ形成されている。図１では、トレンチＴが４つ形成されている部分を図示している。トレンチＴは、間隔を交互に違えて配置されている。このうち比較的広い間隔をあけた領域には第１導電形の領域（第８の半導体領域）１２５を挟む。また、比較的狭い間隔をあけた領域には、複数の半導体領域を積層した第２層部２０が挟まれている。

この第２層部２０には、第３半導体領域１１０の一部に接触する第１導電形の第４半導体領域１２２と、この第４半導体領域１２２に積層され、第２の導電形の半導体を用いて形成した、ホールバリア層としての第５半導体領域１５１と、この第５半導体領域１５１に積層され、第１導電形の半導体を用いた第６半導体領域１２０とが含まれる。また、この第６半導体領域１２０の一部には、第６半導体領域１２０の半導体のキャリア濃度より高いキャリア濃度を有する第１の導電形の半導体を用いた第７半導体領域１２１が形成されている。この第７の半導体領域１２１は、絶縁膜３００，４０２に直接接触せず、間に第２導電形の半導体を用いた半導体領域１３０を介在させている。この半導体領域１３０のキャリア濃度は、第２、第５の半導体領域１１１，１５１よりも高められている。

なお、第４半導体領域１２２をなす半導体のキャリア濃度は、第３半導体領域１１０をなす半導体のキャリア濃度より高くなっている。さらに、図１の例では、第４半導体領域１２２が第３半導体領域１１０に接する面は、第８の半導体領域１２５が第３半導体領域１１０に接する面とほぼ同じ深さになっている。

ゲート絶縁膜４０２は、この第２層部２０に含まれる各半導体領域１２２，１５１，１２０に接して設けられる。そしてゲート電極Ｇに電気的に接続される導電体２００は、ゲート絶縁膜を介して第２層部２０に隣り合って配される。また、エミッタ電極Ｅが、第２層部２０の第７の半導体領域１２１に低抵抗接触（電気的に結合）している。

またここで、第１導電形の第８の半導体領域１２５をなす半導体は、第３の半導体領域１１０にその一部が接して積層され、第３の半導体領域１１０をなす半導体のキャリア濃度より高いキャリア濃度を有する。

さらにこの実施の形態では、第７の半導体領域１２１と絶縁膜３００，４０２との間に、第２導電形の半導体領域を介在させている。

この図１に示した半導体装置を、第２層部２０の中心部（第７の半導体領域１２１を含む部分）を通る断面Ａ−Ｂで破断したときの、断面Ａ−Ｂに沿ったキャリア濃度の変化は、図２に示すようになる。

この図２では、横軸にＡからＢに至る深さをとり、縦軸にはＡ−Ｂ断面に鉛直な面（エミッタ電極側からの距離（深さ）が一定の面）に沿ってキャリア濃度を積分（総和）し、当該面の面積で除した、シートキャリア濃度をとっている。図３は、第５半導体領域１５１におけるシートキャリア濃度を１ｘ１０^１２／ｃｍ^２以上とし、第４半導体領域１２２におけるシートキャリア濃度を変えたときの耐圧を測定した実験結果である。図３に示すように、第４半導体領域１２２をなす半導体のシートキャリア濃度を１ｘ１０^１２／ｃｍ^２以上とすると、第５半導体領域１５１をなす半導体のシートキャリア濃度を、１ｘ１０^１２／ｃｍ^２以上としても、耐圧性が維持される。

これはすなわち、例えば第５半導体領域１５１がｎ層であり、第４半導体領域１２２がｐ層であるとすると、第４半導体領域１２２が存在しない場合、特開２００３−３４７５４９号公報に掲げたように、第６半導体領域１２０と第５半導体領域１５１との間のｐｎ接合における電界強度が高く、このｐｎ接合間で破壊が生じる。これに対し、第４半導体領域１２２の存在により電界強度の高まりを抑制できるためである。

これのように本実施の形態では、第５半導体領域１５１と、第３半導体領域１１０との間に、第４半導体領域１２２（介在層）を介在させ、この介在層のシートキャリア濃度を１ｘ１０^１２／ｃｍ^２以上とした。これによって降伏電圧を低下させることなく第５半導体領域１５１のシートキャリア濃度を１ｘ１０^１２／ｃｍ^２以上とすることができるようになり、オン電圧を低減できる。

なお、第４半導体領域１２２や第５半導体領域１５１は、数ＭｅＶ以上の加速電圧でイオン注入する方法によって形成できる。これにより、所望の形状とキャリア濃度を実現でき、耐圧の確保と低オン電圧とを実現できる。

さらに、図４は、第５の半導体領域１５１のシートキャリア濃度を変え、耐圧との関係を解析した実験結果である。この結果によると、第５半導体領域１５１のキャリア濃度が１ｘ１０^１７／ｃｍ^３以上となると、耐圧が急激に低下する。従って、第５半導体領域１５１のキャリア濃度が１ｘ１０^１７／ｃｍ^３以下とすれば、耐圧をさらに安定に確保できる。

さらに、図５に本発明の実施の形態の別の例を示す。この例では、第８半導体領域１２５と絶縁膜４０２との間に、第８半導体領域１２５の半導体の導電形とは異なる第２導電形の半導体を用いて第９の半導体領域１３１を形成している。この第９の半導体領域１３１は、第２の半導体領域１１１よりもキャリア濃度を高めている（例えばｎ＋としている）。

この図５の例では、ゲートＧがオンとなると、ゲートＧ周りの反転層や蓄積層を介して、第７の半導体領域を取り囲む半導体領域１３０であるｎ＋層と第９の半導体領域１３１であるｎ＋層とが導通する。そして、第８半導体領域１２５であるｐ層をエミッタ電極６００に向かって流れるホール電流によって、第８半導体領域１２５内に電位差が発生し、第９の半導体領域１３１から第８半導体領域１２５、第３半導体領域１１０（この例の場合ｎ−層）へ電子が注入される。

これによって、第８半導体領域１２５に近接する第３半導体領域１１０の領域も伝導度変調が促進され、さらにオン電圧が低減し、低損失化が可能となる。なお、導電形を入れ替えても同様である。

なお、これまでの説明では、トレンチゲートを、広い間隔と狭い間隔とを交互において配していたが、第８半導体領域１２５（及び第９半導体領域１３１）は、必ずしも設けなくてもよい。この場合は、図６に例示するように、トレンチゲートと第２層部２０とが交互に配されたものとなる。

これにより、単位面積あたりのセル密度を高くでき、絶縁されたゲートのチャネル幅を広くできるので、オン電圧の低減だけでなく、その飽和電流密度を向上できる。この態様は、例えば、プラズマディスプレイのように、負荷の等価回路がコンデンサとして見え、大きな瞬時電流を流すサステイン素子などの場合の低損失化に有効である。

また、ここまでの例では、トレンチゲート構造の場合を例として説明したが、本実施の形態の半導体装置は、図７に例示するように、プレーナのゲート構造であっても構わない。さらに本実施の形態の半導体装置をパワーＩＣなどの集積回路に適用する場合、図８に例示するように横型の構造としてもよい。この図８に例示する構造では、支持体１４０上に絶縁層４１０を介して第３半導体領域であるｎ−層１１０を設ける。コレクタ電極Ｃに電気的に接続される電極５００は、エミッタ電極Ｅに電気的に結合する電極６００とほぼ同一の面上に形成される。このため、当該面上での他の半導体装置との結線等を容易にできる。さらに、この横型の構造であっても、図９に示すように、プレーナゲート構造としてもよい。

これらのすべての例において、第４半導体領域１２２のシートキャリア濃度は、１ｘ１０^１２／ｃｍ^２以上であることとし、第５の半導体領域１５０のキャリア濃度は、１ｘ１０^１７／ｃｍ^３以下としてもよい。

図１０は、本実施の形態の半導体装置を用いた電力変換装置の一例である。なお、ここでは本実施の形態の半導体装置をＩＧＢＴの記号で示しているが、実際には、ＩＧＢＴがｐｎｐｎ等の４層構造であるのに対し、本実施の形態の半導体装置はｐｎｐｎｐｎの６層構造を備えるものである点で異なる。ただし、現状では対応する記号が定義されていないので、ＩＧＢＴの記号で代用して示す。この電力変換装置は、一般的なインバータであり、その動作は広く知られているので、ここでの詳細な説明を省略する。ここではインバータに利用する例を示したが、インバータだけでなく、コンバータなど、ＩＧＢＴ等のトランジスタを用いる回路については、ＩＧＢＴ等に置き換えて本実施の形態の半導体装置を利用できる。ここでは８０１〜８０６はゲート回路である。

１０第１層部、２０第２層部、１００第１半導体領域、１１１第２半導体領域、１１０第３半導体領域、１２２第４半導体領域、１５１第５半導体領域、１２０第６半導体領域、１２１第７半導体領域、１３０半導体領域、１３１第９半導体領域、１２５第８半導体領域、４０１，４０２絶縁膜、５００，６００電極プレート、２００ゲート電極、１４０支持体、４１０絶縁層。

Claims

半導体基体の一面側に接してコレクタ電極を設け、
当該一面側から第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、この第２半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３半導体領域とが積層された第１層部と、
前記第３半導体領域の一部に積層された、前記第３半導体領域のキャリア濃度より高いキャリア濃度を有する第１導電形の第４半導体領域と、
該第４半導体領域に積層された第２の導電形の第５半導体領域と、
該第５半導体領域に積層された第１導電形の第６半導体領域と、
該第６半導体領域の一部に積層され、前記第６半導体領域のキャリア濃度より高いキャリア濃度を有する第２の導電形の第７半導体領域と、
を含む第２層部と、
前記第２層部に含まれる半導体領域に接してゲート絶縁膜を設け、当該ゲート絶縁膜を介して前記第２層部に沿って配されるゲート電極と、
前記第２層部の第７の半導体領域に低抵抗接触するエミッタ電極と、
を備え、
前記ゲート絶縁膜が、前記第２層部に含まれる各半導体領域に沿って、第１層部に向かって延びて前記第３の半導体領域に達しているトレンチの側面に形成され、
前記トレンチは、その一方の側面において、前記第２層部に含まれる各半導体領域に接し、他方の側面においては、前記第３の半導体領域内にその一部が接して積層された、前記第３の半導体領域のキャリア濃度より高いキャリア濃度を有する第１導電形の第８の半導体領域が接しており、
前記トレンチが複数設けられ、
前記第８の半導体領域を介して隣り合う前記トレンチの間隔が、前記第２層部を挟んで隣り合う前記トレンチの間隔より、広い、
ことを特徴とする半導体装置。
請求項１に記載の半導体装置であって、
前記第４の半導体領域内では、エミッタ電極側の面からの距離が一定である面のキャリア濃度の面密度が１ｘ１０^１２／ｃｍ^２以上であることを特徴とする半導体装置。
請求項１または請求項２記載の半導体装置であって、
前記エミッタ電極が接触する前記第６と第７の半導体領域の面と、前記第３、第４、第５、第６及び第７の半導体領域が露出する部分に前記ゲート絶縁膜がトレンチの側面から延伸して形成された面とが、略同一平面にあることを特徴とする半導体装置。
請求項１に記載の半導体装置であって、
前記第８の半導体領域内に第２導電形の第９の半導体領域が形成され、該第９の半導体領域が、前記トレンチ側面から前記第８の半導体領域に延伸する前記ゲート絶縁膜と、前記第８の半導体領域と、の間に介在することを特徴とする半導体装置。
請求項１から請求項４のいずれか一項に記載の半導体装置であって、
前記第５の半導体領域内では、エミッタ電極側の面からの距離が一定である面のキャリア濃度の密度が１ｘ１０^１７／ｃｍ^３以下であることを特徴とする半導体装置。
第２導電形の半導体基部と、
当該半導体基部の一面側に積層され、前記半導体基部の半導体よりも高いキャリア濃度を有する第２導電形の半導体を用いて形成した第１半導体層と、
この第１半導体層にさらに積層され、第１導電形の半導体を用いて形成し、コレクタ電極に接する第２半導体層と、
前記半導体基部の別の面側に積層され、又は、前記半導体基部の前記一面側に前記第１及び第２半導体層と離間して積層され、ゲート電極とは絶縁膜を介して隣り合う半導体層部であって、
エミッタ電極に接し、第１導電形の半導体を用いて形成した第３半導体層と、
この第３半導体層のエミッタ電極に接するとは反対側に積層され、第３半導体層をなす半導体よりもキャリア濃度が低い第１導電形の半導体を用いて形成した第４半導体層と、
前記第４半導体層にさらに積層され、第２導電形の半導体を用いて形成した第５半導体層と、
を含む半導体層部と、
前記半導体基部と、前記半導体層部とに挟まれて介在し、第１導電形の半導体を用いて形成した介在層部と、
を有することを特徴とする半導体装置。
請求項６に記載の半導体装置であって、
前記介在層部では、エミッタ電極側の面からの距離が一定である面のキャリア濃度の面密度が１ｘ１０ ^１２／ｃｍ ^２以上であることを特徴とする半導体装置。
請求項６または７に記載の半導体装置であって、
プレーナ型の構造としたことを特徴とする半導体装置。
請求項１または６または７のいずれか一項に記載の半導体装置であって、
前記ゲート電極は、トレンチ構造のゲート電極としたことを特徴とする半導体装置。