CN116314309B - 逆导型igbt器件的背面栅结构及其加工方法 - Google Patents

逆导型igbt器件的背面栅结构及其加工方法 Download PDF

Info

Publication number
CN116314309B
CN116314309B CN202310584234.4A CN202310584234A CN116314309B CN 116314309 B CN116314309 B CN 116314309B CN 202310584234 A CN202310584234 A CN 202310584234A CN 116314309 B CN116314309 B CN 116314309B
Authority
CN
China
Prior art keywords
substrate
gate
region
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310584234.4A
Other languages
English (en)
Other versions
CN116314309A (zh
Inventor
张镜华
郝知行
杨蜀湘
王宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Aoku Technology Co ltd
Original Assignee
Sichuan Aoku Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Aoku Technology Co ltd filed Critical Sichuan Aoku Technology Co ltd
Priority to CN202310584234.4A priority Critical patent/CN116314309B/zh
Publication of CN116314309A publication Critical patent/CN116314309A/zh
Application granted granted Critical
Publication of CN116314309B publication Critical patent/CN116314309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种逆导型IGBT器件的背面栅结构及其加工方法，涉及半导体芯片技术领域，所述的背面为IGBT器件的集电极所在的区域相对于衬底所在的方向，所述的背面栅结构包括衬底、集电极和互连材料，所述衬底内设有栅材料、背面P区和背面N区，所述衬底、集电极和互连材料两两之间均设有绝缘材料，且所述集电极通过设于绝缘材料上的第一接触孔分别与所述背面P区和背面N区连接，所述栅材料通过设于绝缘材料上的第二接触孔与互连材料连接，所述互连材料通过设于绝缘材料上的第三接触孔与衬底连接；本发明解决了普通逆导型IGBT正向导通时存在的折回问题。

Description

逆导型IGBT器件的背面栅结构及其加工方法
技术领域
本发明涉及半导体芯片技术领域，特别是一种逆导型IGBT器件的背面栅结构及其加工方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。在常规场截止型IGBT中，由于集电极短P+掺杂的存在，不具备反向导通的能力。
逆导型绝缘栅双极型晶体管（Reverse Conducting Insulated Gate BipolarTransistor，RC-IGBT）是一种兼备IGBT功能和反向（逆向）导通功能的器件。
逆导型绝缘栅双极型晶体管能够提高集成度、减小寄身电感、降低封装成本。传统的RC-IGBT在背面槽栅中采用重掺杂的p型多晶硅，利用p型多晶硅与n型漂移区的内建电势来耗尽两个背面槽栅之间的n型漂移区，从而达到消除折回现象的目的。但是构成隧道二极管的P++/N++区的掺杂浓度很高，达到了1E20cm-3～1E21cm-3，工艺难度非常大，IGBT导通时，还是很容易发生如图1所示的折回（snap-back）现象。
发明内容
为解决现有技术中存在的问题，本发明的目的是提供一种逆导型IGBT器件的背面栅结构及其加工方法，本发明解决了普通逆导型IGBT正向导通时存在的折回问题。
为实现上述目的，本发明采用的技术方案是：一种逆导型IGBT器件的背面栅结构，所述的背面为IGBT器件的集电极所在的区域相对于衬底所在的方向，所述的背面栅结构包括衬底、集电极和互连材料，所述衬底内设有栅材料、背面P区和背面N区，所述衬底、集电极和互连材料两两之间均设有绝缘材料，且所述集电极通过设于绝缘材料上的第一接触孔分别与所述背面P区和背面N区连接，所述栅材料通过设于绝缘材料上的第二接触孔与互连材料连接，所述互连材料通过设于绝缘材料上的第三接触孔与衬底连接。
作为本发明的进一步改进，所述栅材料的外部设有栅氧化层。
作为本发明的进一步改进，所述绝缘材料为SiO2材质的绝缘材料。
作为本发明的进一步改进，所述栅材料为沟槽型、平面型、斜面型或曲面型，方向为横向或纵向。
本发明还公开了一种如上所述的逆导型IGBT器件的背面栅结构的加工方法，包括以下步骤：
步骤1、在完成前期加工的衬底背面通过光刻和离子注入工艺，在背面形成背面P区和背面N区，通过光刻和离子注入工艺，形成背面接触区；
步骤2、在背面采用场氧工艺形成一层SiO2层,该SiO2层用于在刻蚀栅材料的填充空间时作为刻蚀的阻挡层；
步骤3、在背面通过光刻及刻蚀工艺把需要腐蚀的区域打开；
步骤4、在背面刻蚀完栅材料的填充空间后，在其表面生长一层氧化膜作为栅氧化层；
步骤5、在背面栅氧化层表面成长一层多晶硅层，将栅材料的填充空间充满，后续用于形成背面栅；
步骤6、在背面进行光刻胶涂布，曝光多晶硅图形，进行显影，进行衬底背面刻蚀，形成背面栅的内部多晶硅连接互连；
步骤7、晶圆背面再生长一层绝缘膜；
步骤8、进行光刻胶曝光及刻蚀工艺将背面衬底第二接触孔和第三接触孔的区域刻蚀窗口打开；
步骤9、绝缘膜刻蚀后，去除光刻胶，进一步进行第二接触孔和第三接触孔的刻蚀，并进行衬底背面刻蚀；
步骤10、进行互连材料的形成工艺，将衬底背面非集电极区的接触区和多晶硅连接；
步骤11、在晶圆背面再生长一层绝缘膜；
步骤12、进行光刻胶曝光及刻蚀工艺将背面衬底第一接触孔区域刻蚀窗口打开；
步骤13、绝缘膜刻蚀后，去除光刻胶，进一步进行第一接触孔刻蚀，并进行衬底背面刻蚀；
步骤14、进行互联金属的形成工艺，形成互联金属的金属膜层，即集电极。
作为本发明的进一步改进，在步骤2中，所述SiO2层的厚度为0.01um-10um。
作为本发明的进一步改进，在步骤4中，所述栅氧化层采用超过1000摄氏度的高温炉管工艺形成，其形成厚度为100Å-100000Å。
本发明的有益效果是：
本发明提出了一种全新的IGBT结构，采用该结构实现了逆向也可以导通的性能；解决了普通逆导型IGBT正向导通时存在snapback问题；解决了普通逆导型IGBT反向导通时电流在二极管区域内集中，导致芯片局部过热的问题；解决了逆导型IGBT制作中的工艺难点，便于制造和应用。
附图说明
图1为IGBT器件发生折回（snap-back）现象的Vc-Ic曲线图；
图2为本发明实施例中背面栅结构的结构示意图。
附图标记：
1、衬底，2、栅材料，3、背面P区，4、背面N区，5、绝缘材料，6、集电极，7、栅氧化层，8、第一接触孔，9、第二接触孔，10、第三接触孔，11、互连材料。
具体实施方式
下面结合附图对本发明的实施例进行详细说明。
实施例1：
如图2所示，一种逆导型IGBT器件的背面栅结构，所述的背面为IGBT器件的集电极6所在的区域相对于衬底1所在的方向，所述的背面栅结构包括经过正面加工及背面初步加工后的衬底1、沟槽结构内的栅材料2、背面P区3、背面N区4、绝缘材料5、集电极6，栅氧化层7、第一接触孔8、第二接触孔9、第三接触孔10和内部的互连材料11。集电极6通过第一接触孔8分别和背面P区3以及背面N区4连接，背面沟槽内的栅材料2通过第二接触孔9和互连材料11连接，互连材料11通过第三接触孔10与衬底1相连接，这样背部沟槽内部的电位和与它通过第二接触孔9、第三接触孔10和内部的互连材料11连接的衬底1处电位相等，当集电极6电压大于发射电压时，该结构的IGBT工作原理和普通的IGBT一样，IGBT的开通和截止受正面栅极电压的控制。当集电极6电压小于发射电压时，如果发射极和集电极6的电压差大于背面栅结构的导通电压Vth2，则图中背部P区3靠近沟槽的部分形成导电区域。此时IGBT工作电流从发射极流向集电极6，实现了IGBT的逆向导通。
本实施例的不同结构具有不同的参数效果，背面P区3的P型材料的浓度和宽度、深度，背面N区4的N型材料的浓度和深度、宽度等都会影响IGBT的关断特性和逆向导通特性。
下面对本实施例作进一步说明：
本实施例采用了背面沟槽栅技术，背面沟槽栅通过工艺和集电极6之外的衬底1背面相连，本实施例中的栅结构可以是沟槽型，也可以是平面型，可以是横向，可以是纵向，可以是斜面型的，也可以是曲面型的，但不限于这些形状。栅氧化层7的厚度对逆导导通的开启电压有影响。
当集电极6电位高于发射极电位时，CE之间的导电特性和普通IGBT一样，受栅极电压的控制，当栅极电压大于导通电压Vth时，IGBT导通；当栅极电压小于导通电压Vth时，IGBT截止。
当集电极6电压小于发射极电压时，由于背部栅极的电压通过工艺和衬底1相连，背部沟槽内部栅极的电压和背部衬底1中沟槽外侧电压相等。当此电压和图1中背面P区3的电压差超过该沟槽结构的导通电压Vth2时，背面P区3靠近沟槽的部分形成导电区域。此时IGBT工作电流从发射极流向集电极，实现了IGBT的逆向导通。
本实施了还提供一种如上所述的逆导型IGBT器件的背面栅结构的加工方法，包括以下步骤：
步骤1、在完成前期加工的衬底背面通过光刻和离子注入工艺，在背面形成背面P区和背面N区，通过光刻和离子注入工艺，形成背面接触区；
步骤2、在背面采用场氧工艺形成一层SiO2层,该SiO2层用于在刻蚀栅材料的填充空间时作为刻蚀的阻挡层；SiO2层的厚度为0.01um-10um；
步骤3、在背面通过光刻及刻蚀工艺把需要腐蚀的区域打开；
步骤4、在背面刻蚀完栅材料的填充空间后，在其表面生长一层氧化膜作为栅氧化层；所述栅氧化层采用超过1000摄氏度的高温炉管工艺形成，其形成厚度为100Å-100000Å；
步骤5、在背面栅氧化层表面成长一层多晶硅层，将栅材料的填充空间充满，后续用于形成背面栅；
步骤6、在背面进行光刻胶涂布，曝光多晶硅图形，进行显影，进行衬底背面刻蚀，形成背面栅的内部多晶硅连接互连；
步骤7、晶圆背面再生长一层绝缘膜；
步骤8、进行光刻胶曝光及刻蚀工艺将背面衬底第二接触孔和第三接触孔的区域刻蚀窗口打开；
步骤9、绝缘膜刻蚀后，去除光刻胶，进一步进行第二接触孔和第三接触孔的刻蚀，并进行衬底背面刻蚀；
步骤10、进行互连材料的形成工艺，将衬底背面非集电极区的接触区和多晶硅连接；
步骤11、在晶圆背面再生长一层绝缘膜；
步骤12、进行光刻胶曝光及刻蚀工艺将背面衬底第一接触孔区域刻蚀窗口打开；
步骤13、绝缘膜刻蚀后，去除光刻胶，进一步进行第一接触孔刻蚀，并进行衬底背面刻蚀；
步骤14、进行互联金属的形成工艺，形成互联金属的金属膜层，即集电极。
以上所述实施例仅表达了本发明的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (7)

1.一种逆导型IGBT器件的背面栅结构，其特征在于，所述的背面为IGBT器件的集电极所在的区域相对于衬底所在的方向，所述的背面栅结构包括衬底、集电极和互连材料，所述衬底内设有栅材料、背面P区和背面N区，所述衬底、集电极和互连材料两两之间均设有绝缘材料，且所述集电极通过设于绝缘材料上的第一接触孔分别与所述背面P区和背面N区连接，所述栅材料通过设于绝缘材料上的第二接触孔与互连材料连接，所述互连材料通过设于绝缘材料上的第三接触孔与衬底连接。
2.根据权利要求1所述的逆导型IGBT器件的背面栅结构，其特征在于，所述栅材料的外部设有栅氧化层。
3.根据权利要求1或2所述的逆导型IGBT器件的背面栅结构，其特征在于，所述绝缘材料为SiO2材质的绝缘材料。
4.根据权利要求1所述的逆导型IGBT器件的背面栅结构，其特征在于，所述栅材料为沟槽型、平面型、斜面型或曲面型，方向为横向或纵向。
5.一种如权利要求1-4任一项所述的逆导型IGBT器件的背面栅结构的加工方法，其特征在于，包括以下步骤：
步骤1、在完成前期加工的衬底背面通过光刻和离子注入工艺，在背面形成背面P区和背面N区，通过光刻和离子注入工艺，形成背面接触区；
步骤2、在背面采用场氧工艺形成一层SiO2层,该SiO2层用于在刻蚀栅材料的填充空间时作为刻蚀的阻挡层；
步骤3、在背面通过光刻及刻蚀工艺把需要腐蚀的区域打开；
步骤4、在背面刻蚀完栅材料的填充空间后，在其表面生长一层氧化膜作为栅氧化层；
步骤5、在背面栅氧化层表面成长一层多晶硅层，将栅材料的填充空间充满，后续用于形成背面栅；
步骤6、在背面进行光刻胶涂布，曝光多晶硅图形，进行显影，进行衬底背面刻蚀，形成背面栅的内部多晶硅连接互连；
步骤7、晶圆背面再生长一层绝缘膜；
步骤8、进行光刻胶曝光及刻蚀工艺将背面衬底第二接触孔和第三接触孔的区域刻蚀窗口打开；
步骤9、绝缘膜刻蚀后，去除光刻胶，进一步进行第二接触孔和第三接触孔的刻蚀，并进行衬底背面刻蚀；
步骤10、进行互连材料的形成工艺，将衬底背面非集电极区的接触区和多晶硅连接；
步骤11、在晶圆背面再生长一层绝缘膜；
步骤12、进行光刻胶曝光及刻蚀工艺将背面衬底第一接触孔区域刻蚀窗口打开；
步骤13、绝缘膜刻蚀后，去除光刻胶，进一步进行第一接触孔刻蚀，并进行衬底背面刻蚀；
步骤14、进行互联金属的形成工艺，形成互联金属的金属膜层，即集电极。
6.根据权利要求5所述的逆导型IGBT器件的背面栅结构的加工方法，其特征在于，在步骤2中，所述SiO2层的厚度为0.01um-10um。
7.根据权利要求5所述的逆导型IGBT器件的背面栅结构的加工方法，其特征在于，在步骤4中，所述栅氧化层采用超过1000摄氏度的高温炉管工艺形成，其形成厚度为100Å-100000Å。
CN202310584234.4A 2023-05-23 2023-05-23 逆导型igbt器件的背面栅结构及其加工方法 Active CN116314309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310584234.4A CN116314309B (zh) 2023-05-23 2023-05-23 逆导型igbt器件的背面栅结构及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310584234.4A CN116314309B (zh) 2023-05-23 2023-05-23 逆导型igbt器件的背面栅结构及其加工方法

Publications (2)

Publication Number Publication Date
CN116314309A CN116314309A (zh) 2023-06-23
CN116314309B true CN116314309B (zh) 2023-07-25

Family

ID=86800005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310584234.4A Active CN116314309B (zh) 2023-05-23 2023-05-23 逆导型igbt器件的背面栅结构及其加工方法

Country Status (1)

Country Link
CN (1) CN116314309B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015027920A1 (zh) * 2013-08-30 2015-03-05 无锡华润上华半导体有限公司 绝缘栅双极晶体管的制造方法
WO2016045373A1 (zh) * 2014-09-22 2016-03-31 北京大学深圳研究生院 一种逆导型绝缘栅双极型晶体管
CN106067481A (zh) * 2016-07-26 2016-11-02 电子科技大学 一种双通道rc‑igbt器件及其制备方法
CN107768429A (zh) * 2017-10-27 2018-03-06 电子科技大学 一种具有混合导电模式的超结igbt器件
CN108964499A (zh) * 2018-07-02 2018-12-07 湖南大学 适用于三相pwm逆变器的改进型重复控制方法
CN115360231A (zh) * 2022-08-29 2022-11-18 东南大学 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028029A (ja) * 2008-07-24 2010-02-04 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US9093286B2 (en) * 2010-12-23 2015-07-28 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quai-resonant converters
US9147727B2 (en) * 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
JP7068981B2 (ja) * 2018-09-25 2022-05-17 三菱電機株式会社 半導体装置
US11862561B2 (en) * 2020-05-28 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside routing and method of forming same
JP7546537B2 (ja) * 2021-10-26 2024-09-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015027920A1 (zh) * 2013-08-30 2015-03-05 无锡华润上华半导体有限公司 绝缘栅双极晶体管的制造方法
WO2016045373A1 (zh) * 2014-09-22 2016-03-31 北京大学深圳研究生院 一种逆导型绝缘栅双极型晶体管
CN106067481A (zh) * 2016-07-26 2016-11-02 电子科技大学 一种双通道rc‑igbt器件及其制备方法
CN107768429A (zh) * 2017-10-27 2018-03-06 电子科技大学 一种具有混合导电模式的超结igbt器件
CN108964499A (zh) * 2018-07-02 2018-12-07 湖南大学 适用于三相pwm逆变器的改进型重复控制方法
CN115360231A (zh) * 2022-08-29 2022-11-18 东南大学 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺

Also Published As

Publication number Publication date
CN116314309A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
KR100289420B1 (ko) Mis형 반도체장치
CN107248533B (zh) 一种碳化硅vdmos器件及其制作方法
JP4024503B2 (ja) 半導体装置及びその製造方法
TWI404205B (zh) 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
JP4490094B2 (ja) トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法
CN109065615B (zh) 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法
US8981421B2 (en) Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN111370479A (zh) 沟槽栅功率器件及其制造方法
CN219419037U (zh) 一种沟槽型碳化硅mosfet器件
CN116314309B (zh) 逆导型igbt器件的背面栅结构及其加工方法
CN215815877U (zh) 高维持高失效双向可控硅静电防护器件
CN116169166A (zh) 逆导型igbt器件的背面栅结构
CN115425079A (zh) 一种沟槽型双层栅功率器件及其制造方法
CN116936626A (zh) Igbt器件及其制造方法
WO2021109160A1 (zh) 半导体功率器件的制造方法
CN105140221A (zh) 半导体器件及其形成方法、静电放电保护方法
CN216871974U (zh) 一种多通道超结igbt器件
US20240047563A1 (en) Semiconductor device
CN101894866B (zh) 凹陷沟道的碰撞电离型场效应晶体管及其制造方法
WO2024017136A1 (zh) 一种半导体器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant