JP2010028029A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010028029A
JP2010028029A JP2008190971A JP2008190971A JP2010028029A JP 2010028029 A JP2010028029 A JP 2010028029A JP 2008190971 A JP2008190971 A JP 2008190971A JP 2008190971 A JP2008190971 A JP 2008190971A JP 2010028029 A JP2010028029 A JP 2010028029A
Authority
JP
Japan
Prior art keywords
gate
gate electrode
semiconductor device
main surface
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008190971A
Other languages
English (en)
Inventor
Takeshi Kachi
剛 可知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008190971A priority Critical patent/JP2010028029A/ja
Priority to US12/491,997 priority patent/US7977739B2/en
Publication of JP2010028029A publication Critical patent/JP2010028029A/ja
Priority to US13/076,833 priority patent/US20110177663A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

【課題】一般に、パワーＭＯＳ−ＦＥＴは、主に、内部領域の大部分を占めるアクティブ領域（ポリシリコン等のゲート電極が集積されている領域）と、その周辺部のゲート・コンタクト領域（ポリシリコン等のゲート電極をソース・メタル被覆領域外に引き出しゲート・メタルとコンタクトを取る領域）とで構成されている（比較例の図６５参照）。そして、この両領域間において、ポリシリコン等のゲート電極に段差が存在するため、ソース用コンタクト・ホールまたはゲート用コンタクト・ホールの形成のための露光等のリソグラフィ工程において、フォーカス余裕度が低下する等の問題がある。
【解決手段】本願発明は半導体基板上面から突出したゲート電極を有するトレンチ・ゲート型のパワーＭＩＳ ＦＥＴにおいて、アクティブ領域とゲート・コンタクト領域のゲート電極の各主要上面が実質的に同じ高さにされているものである。
【選択図】図２

Description

本発明は、パワーＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型またはＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置（または半導体集積回路装置）および半導体装置（または半導体集積回路装置）の製造方法に適用して有効な技術に関する。
日本特開２０００−２２３７０５号公報（特許文献１）には、トレンチ・ゲート（Ｔｒｅｎｃｈ Ｇａｔｅ）型のパワーＭＯＳ ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に関して、ポリシリコン等のゲート電極の上面が、半導体基板の上面と一致する構造を有し、ゲート引き出し部の微細化のために埋め込みコンタクト構造、すなわち、実質的にゲート引き出し部をなくした構造とする技術が開示されている。
日本特開２００４−０５５６５９号公報（特許文献２）には、トレンチ・ゲート型のパワーＭＯＳ ＦＥＴに関して、アクティブ領域とゲート・コンタクト領域のゲート電極間に段差を有し、トレンチ上側コーナ部での絶縁破壊を防止するために、同部分に付加的な絶縁膜を形成する技術が開示されている。
日本特開２００６−２０２９３１号公報（特許文献３）または米国特許公開２００６−１５７７７９号公報（特許文献４）には、トレンチ・ゲート構造を有するパワーＭＩＳＦＥＴにおいて、隣接するソース領域を相互に分離するために半導体基板の表面に比較的浅い溝を形成する技術が開示されている。
日本特開２００８−４２０５６号公報（特許文献５）または米国特許公開２００８−３５９９０号公報（特許文献６）には、トレンチ・ゲート構造を有するパワーＭＩＳＦＥＴにおいて、半導体基板表面から一部が突出したトレンチ・ゲート電極の周辺にサイド・ウォール・スペーサを形成する技術、および、トレンチ・ゲート電極、サイド・ウォール・スペーサ等の上面を含む半導体基板表面を窒化シリコン膜で多い、それをエッチング・ストッパとして使用する技術が開示されている。
日本特開２０００−２７７５３１号公報（特許文献６）または米国特許第６７０６６０４号公報（特許文献７）には、突出トレンチ・ゲート構造を有するパワーＭＩＳＦＥＴの構造及び製法が開示されている。
特開２０００−２２３７０５号公報 特開２００４−０５５６５９号公報 特開２００６−２０２９３１号公報 米国特許公開２００６−１５７７７９号公報 特開２００８−４２０５６号公報 米国特許公開２００８−３５９９０号公報 特開２０００−２７７５３１号公報 米国特許第６７０６６０４号公報
一般に、パワーＭＯＳ−ＦＥＴは、主に、内部領域の大部分を占めるアクティブ領域（ポリシリコン等のゲート電極が集積されている領域）と、その周辺部のゲート・コンタクト領域（ポリシリコン等のゲート電極をソース・メタル被覆領域外に引き出しゲート・メタルとコンタクトを取る領域）とで構成されている（比較例の図６７参照）。そして、この両領域間において、ポリシリコン等のゲート電極に段差が存在するため、ソース用コンタクト・ホールまたはゲート用コンタクト・ホールの形成のための露光等のリソグラフィ工程において、フォーカス余裕度が低下する等の問題がある。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、量産に適した半導体装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は半導体基板上面から突出したゲート電極を有するトレンチ・ゲート型のパワーＭＩＳ ＦＥＴにおいて、アクティブ領域とゲート・コンタクト領域のゲート電極の各主要上面が実質的に同じ高さにされているものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、半導体基板上面から突出したゲート電極を有するトレンチ・ゲート型のパワーＭＩＳ ＦＥＴにおいて、アクティブ領域とゲート・コンタクト領域のゲート電極の各主要上面が実質的に同じ高さにされていることにより、製造が容易となる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．パワーＭＩＳＦＥＴを有し、以下を含む半導体装置：
（ａ）デバイス主面を有する半導体基板；
（ｂ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのアクティブ領域；
（ｃ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
（ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
（ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
（ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極、
ここで、前記アクティブ領域および前記ゲート・コンタクト領域における前記ゲート電極の各最上面は、相互に、ほぼ同じ高さにある。
２．前記１項の半導体装置において、更に、以下を含む：
（ｇ）前記ゲート・コンタクト領域の一部の前記半導体基板の前記デバイス主面上に設けられたフィールド絶縁膜。
３．前記１項の半導体装置において、更に、以下を含む：
（ｈ）前記ゲート電極の周辺に設けられたサイド・ウォール・スペーサ。
４．前記２項の半導体装置において、更に、以下を含む：
（ｉ）前記フィールド絶縁膜上を覆う窒化シリコンを主要な成分とするエッチング・ストッパ膜。
５．前記１から４項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｆ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｆ２）前記複数の直線状ゲート電極主要部の隣接する各々の対を１箇所以上で相互に連結するゲート電極連結部。
６．前記１から５項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｆ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｆ３）前記複数の直線状ゲート電極主要部の隣接する各々の対の間に両側のソース領域を分離するように、前記半導体基板の前記デバイス主面に設けられたソース・コンタクト溝。
７．パワーＭＩＳＦＥＴを有し、以下を含む半導体装置：
（ａ）デバイス主面を有する半導体基板；
（ｂ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのアクティブ領域；
（ｃ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
（ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
（ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
（ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極；
（ｇ）前記ゲート・コンタクト領域の一部の前記半導体基板の前記デバイス主面上に設けられたフィールド絶縁膜、
ここで、前記ゲート電極の最上面は、前記フィールド絶縁膜の最上面と比較して、実質的に高くない。
８．前記７項の半導体装置において、更に、以下を含む：
（ｉ）前記フィールド絶縁膜上を覆う窒化シリコンを主要な成分とするエッチング・ストッパ膜。
９．前記７または８項の半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｆ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｆ２）前記複数の直線状ゲート電極主要部の隣接する各々の対を１箇所以上で相互に連結するゲート電極連結部。
１０．前記７から９項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｆ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｆ３）前記複数の直線状ゲート電極主要部の隣接する各々の対の間に両側のソース領域を分離するように、前記半導体基板の前記デバイス主面に設けられたソース・コンタクト溝。
１１．（ａ）デバイス主面を有する半導体基板；
（ｂ）前記デバイス主面上のパワーＭＩＳＦＥＴのアクティブ領域；
（ｃ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
（ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
（ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
（ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極、
を含み、且つ、前記アクティブ領域および前記ゲート・コンタクト領域における前記ゲート電極の各最上面は、相互に、ほぼ同じ高さにある半導体装置の製造方法であって、以下の工程を含む：
（Ｉ）前記デバイス主面上において、前記ゲート電極の周辺に第１の絶縁膜によりサイド・ウォール・スペーサを形成する工程；
（ＩＩ）前記工程（Ｉ）の後、前記デバイス主面上のほぼ全面に第２の絶縁膜を形成する工程；
（ＩＩＩ）前記工程（ＩＩ）の後、前記第２の絶縁膜に、前記ゲート・コンタクト領域内の前記ゲート電極の上面に達する第１の貫通孔を形成する工程。
１２．前記１１項の半導体装置の製造方法において、更に、以下の工程を含む：
（ＩＶ）前記工程（Ｉ）の後、前記工程（ＩＩ）の前に、前記ゲート電極および前記サイド・ウォール・スペーサの上面を含む前記デバイス主面上に、窒化シリコンを主要な成分とするエッチング・ストッパ膜を形成する工程。
１３．前記１１または１２項の半導体装置の製造方法において、更に、以下の工程を含む：
（Ｖ）前記工程（ＩＩＩ）と実質的に同時に、前記第２の絶縁膜に、前記アクティブ領域内の前記デバイス主面に達する第２の貫通孔を形成する工程。
１４．前記１３項の半導体装置の製造方法において、更に、以下の工程を含む：
（ＶＩ）前記工程（ＩＩＩ）の後、前記第１の貫通孔を前記ゲート電極内部に延長する工程。
１５．前記１４項の半導体装置の製造方法において、更に、以下の工程を含む：
（ＶＩＩ）前記工程（ＶＩ）と実質的に同時に、前記第２の貫通孔を前記デバイス主面を超えて延長する工程。
１６．（ａ）デバイス主面を有する半導体基板；
（ｂ）前記デバイス主面上のパワーＭＩＳＦＥＴのアクティブ領域；
（ｃ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
（ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
（ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
（ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極；
（ｇ）前記ゲート・コンタクト領域の一部の前記半導体基板の前記デバイス主面上に設けられたフィールド絶縁膜、
を含み、且つ、前記ゲート電極の最上面は、前記フィールド絶縁膜の最上面と比較して、実質的に高くない半導体装置の製造方法であって、以下の工程を含む：
（Ｉ）前記デバイス主面上のほぼ全面に第１の絶縁膜を形成する工程；
（ＩＩ）前記工程（Ｉ）の後、前記第１の絶縁膜に、前記ゲート・コンタクト領域内の前記ゲート電極の上面に達する第１の貫通孔を形成する工程。
１７．前記１１項の半導体装置の製造方法において、更に、以下の工程を含む：
（ＩＩＩ）前記工程（Ｉ）の前に、前記ゲート電極および前記フィールド絶縁膜の上面を含む前記デバイス主面上に、窒化シリコンを主要な成分とするエッチング・ストッパ膜を形成する工程。
１８．前記１６または１７項の半導体装置の製造方法において、更に、以下の工程を含む：
（ＩＶ）前記工程（ＩＩ）と実質的に同時に、前記第１の絶縁膜に、前記アクティブ領域内の前記デバイス主面に達する第２の貫通孔を形成する工程。
１９．前記１８項の半導体装置の製造方法において、更に、以下の工程を含む：
（Ｖ）前記工程（ＩＩ）の後、前記第１の貫通孔を前記ゲート電極内部に延長する工程。
２０．前記１９項の半導体装置の製造方法において、更に、以下の工程を含む：
（ＶＩ）前記工程（Ｖ）と実質的に同時に、前記第２の貫通孔を前記デバイス主面を超えて延長する工程。
２１．パワーＭＩＳＦＥＴを有し、以下を含む半導体装置：
（ａ）デバイス主面を有する半導体基板；
（ｂ）前記半導体基板の前記デバイス主面に形成された前記パワーＭＩＳＦＥＴのアクティブ領域；
（ｃ）前記半導体基板の前記デバイス主面に形成された前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
（ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
（ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
（ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極；
（ｇ）前記ゲート電極の前記上面を含む前記デバイス主面の上方に形成された層間絶縁膜；
（ｈ）前記層間絶縁膜に開口され、前記ゲート・コンタクト領域内において、前記ゲート電極の前記トレンチ内に埋め込まれた部分の上面に至る第１のコンタクト・ホール；
（ｉ）前記層間絶縁膜上に形成され、前記第１のコンタクト・ホールを介して、前記ゲート電極に接続されたメタル配線。
２２．前記２１項の半導体装置において、更に、以下を含む：
（ｊ）前記ゲート・コンタクト領域の一部の前記半導体基板の前記デバイス主面上に設けられたフィールド絶縁膜。
２３．前記２１項の半導体装置において、更に、以下を含む：
（ｋ）前記ゲート電極の周辺に設けられたサイド・ウォール・スペーサ。
２４．前記２２項の半導体装置において、更に、以下を含む：
（ｍ）前記フィールド絶縁膜上を覆う窒化シリコンを主要な成分とするエッチング・ストッパ膜。
２５．前記２１から２４項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｐ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｐ２）前記複数の直線状ゲート電極主要部の隣接する各々の対を１箇所以上で相互に連結するゲート電極連結部。
２６．前記２１から２５項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｐ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｐ３）前記複数の直線状ゲート電極主要部の隣接する各々の対の間に両側のソース領域を分離するように、前記半導体基板の前記デバイス主面に設けられたソース・コンタクト溝。
２７．前記２１から２４および２６項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｐ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｐ２）前記複数の直線状ゲート電極主要部の隣接する各々の対を２箇所以上で相互に連結するゲート電極連結部。
２８．前記２１から２４および２６項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｐ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｐ２）前記複数の直線状ゲート電極主要部の隣接する各々の対の両端部を含む２箇所以上で相互に連結するゲート電極連結部。
２９．前記２３項の半導体装置において、更に、以下を含む：
（ｑ）前記ゲート電極の前記上面および前記ソース・コンタクト溝の内面に形成されたシリサイド層。
３０．前記２１，２３、および２５から２９項のいずれか一つの半導体装置において、更に、以下を含む：
（ｒ）前記層間絶縁膜の直下に形成された窒化シリコンを主要な成分とするエッチング・ストッパ膜。
３１．パワーＭＩＳＦＥＴを有し、以下を含む半導体装置：
（ａ）デバイス主面を有する半導体基板；
（ｂ）前記半導体基板の前記デバイス主面に形成された前記パワーＭＩＳＦＥＴのトレンチ・ゲート領域；
（ｃ）前記トレンチ・ゲート領域内において、前記半導体基板の前記デバイス主面に設けられたトレンチ；
（ｄ）前記トレンチの内面に形成されたゲート絶縁膜；
（ｅ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極；
（ｆ）前記ゲート電極の前記上面を含む前記デバイス主面の上方に形成された層間絶縁膜；
（ｇ）前記層間絶縁膜に開口され、前記ゲート・コンタクト領域内において、前記ゲート電極の前記トレンチ内に埋め込まれた部分の上面に至る第１のコンタクト・ホール；
（ｈ）前記層間絶縁膜上に形成され、前記第１のコンタクト・ホールを介して、前記ゲート電極に接続されたメタル配線。
３２．前記３１項の半導体装置において、更に、以下を含む：
（ｊ）前記ゲート・コンタクト領域の一部の前記半導体基板の前記デバイス主面上に設けられたフィールド絶縁膜。
３３．前記３１項の半導体装置において、更に、以下を含む：
（ｋ）前記ゲート電極の周辺に設けられたサイド・ウォール・スペーサ。
３４．前記３２項の半導体装置において、更に、以下を含む：
（ｍ）前記フィールド絶縁膜上を覆う窒化シリコンを主要な成分とするエッチング・ストッパ膜。
３５．前記３１から３４項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｐ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｐ２）前記複数の直線状ゲート電極主要部の隣接する各々の対を１箇所以上で相互に連結するゲート電極連結部。
３６．前記３１から３５項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｐ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｐ３）前記複数の直線状ゲート電極主要部の隣接する各々の対の間に両側のソース領域を分離するように、前記半導体基板の前記デバイス主面に設けられたソース・コンタクト溝。
３７．前記３１から３４および３６項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｐ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｐ２）前記複数の直線状ゲート電極主要部の隣接する各々の対を２箇所以上で相互に連結するゲート電極連結部。
３８．前記３１から３４および３６項のいずれか一つの半導体装置において、前記ゲート電極は、以下の平面構造を含む：
（ｐ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
（ｐ２）前記複数の直線状ゲート電極主要部の隣接する各々の対の両端部を含む２箇所以上で相互に連結するゲート電極連結部。
３９．前記３３項の半導体装置において、更に、以下を含む：
（ｑ）前記ゲート電極の前記上面および前記ソース・コンタクト溝の内面に形成されたシリサイド層。
４０．前記３１，３３、および３５から３９項のいずれか一つの半導体装置において、更に、以下を含む：
（ｒ）前記層間絶縁膜の直下に形成された窒化シリコンを主要な成分とするエッチング・ストッパ膜。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。
具体的には、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等（ドーピング不純物を含む）を含む部材も含むものであることはいうまでもない。
また、金、銀またはアルミニウム等といっても、純粋なばかりでなく、金またはアルミニウムを主要な成分とする金属又は合金を意味するものとする。
同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」、「半導体チップ」、「チップ」、「半導体基板」、「基板」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハ（又はチップ、以下同じ）を指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
また、チップ等（ウエハを含む）に関して、「上」とは、デバイス面（デバイスの主要部を形成する面、すなわち、裏面の反対の面）側を指し、「下」とは、裏面側を指す。特に明記しないときは、重力の方向とは無関係である。
６．「アルミニウム配線」、「アルミニウム系メタル配線」、「アルミニウム電極」、「アルミニウム系メタル電極」は、一般にソース・パッドやゲート・パッド等を含み、ソース・コンタクト部やゲート・コンタクト部とそれらを繋ぐメタル配線又は電極である。材料的には「アルミニウム」といっても、一般にシリコンその他の添加物（合わせて数％程度）を含むので、正確にはアルミニウムを主要な成分とする金属である。また、通常、下層にＴｉＷ、ＴｉＮ等の下地メタル層（バリア層）を伴っているが、上層のアルミニウム系の主メタル層と一体であり、熱処理により、存在形態も変化するので、特に必要のある場合以外は、下地メタル層には言及しない。
７．「トレンチ・ゲート型のパワーＭＩＳ ＦＥＴ」とは、半導体基板の表面側から深い（幅よりも深さが深いことを表す）溝（トレンチ）を掘って、そこにゲート絶縁膜等を介してポリ・シリコン等からなるゲート電極（いわゆるトレンチ・ゲート）を埋め込んだものである。
８．パワーＭＩＳＦＥＴの「トレンチ・ゲート領域」とは、平面的に見てトレンチにゲート電極が埋め込まれている領域、すなわち、隣接トレンチ・ゲート間を含むトレンチ・ゲートがあるデバイス面上の凸領域（その内部の任意の２点を結ぶ直線分上の任意の点が当該図形の内部にある平面図形をいい、たとえば矩形領域）をいう。
９．パワーＭＩＳＦＥＴの「アクティブ領域」とは、トレンチ・ゲート領域の内、その近傍にｎ＋ソース領域（ｎ＋ソース領域への不純物導入用のレジスト膜開口に対応する領域）が存在する凸領域（たとえば矩形領域）をいう（図３又は図６０参照）。
１０．パワーＭＩＳＦＥＴの「ゲート・コンタクト領域」とは、隣接するゲート・コンタクト部の間を含むゲート・コンタクト部およびその近傍の領域であって、トレンチ・ゲート領域の内、アクティブ領域ではない領域を言う。
１１．パワーＭＩＳＦＥＴの「突出トレンチ・ゲート」とは、半導体基板（ｎ＋ソース領域）の上面からゲート電極が突出しているトレンチ・ゲート構造または、そのゲート電極（トレンチ・ゲート）をいう。
１２．裏面電極について「金または銀電極」等といっても、金又は銀を主要な成分とする金属膜のみから構成されるものに限らず、単結晶基板との間にバリア膜等の中間膜を介在させるものを排除するものではない。むしろ、通常はチタン、ニッケル、アルミニウム又はこれらのシリサイド膜等の中間膜を有するほうが普通である。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
１．本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置と比較例のパワーＭＩＳＦＥＴを有する半導体装置の説明（主に図６７）
図６７は本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置と比較するためのパワーＭＩＳＦＥＴを有する半導体装置（比較例）の要部断面を含む斜視図（図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。これに基づいて、本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置と比較例のパワーＭＩＳＦＥＴを有する半導体装置を説明する。
先ず、現在のパワーＭＯＳ・ＦＥＴの主流構造であるトレンチ・ゲート構造の内、突出ゲートの例（本願発明の各実施の形態も基本的に、この構造の主要部を踏襲している）を説明する。なお、以下に述べる例は、すべてｎ型ＭＯＳＦＥＴであるが、半導体部分（ポリシリコン部分を含む）の導電型を反転させることによりｐ型ＭＯＳＦＥＴとしてもよい。図６７に示すように、パワーＭＯＳ・ＦＥＴのドレインとして作用するｎ＋型シリコン単結晶基板１（製造工程初期はウエハ、ダイシング後はチップ）上にドリフト領域として作用するｎ型エピタキシャル・シリコン層２を堆積し、このｎ型エピタキシャル・シリコン層２に素子の主要部を形成している（なお、基板１の裏面又は下面にはドレイン電極として、金等の電極金属が成膜されている）。すなわち、ｎ型エピタキシャル・シリコン層２の上部にｐ型不純物をドープして、ｐ型チャネル領域３とし、その上部にｎ型不純物をドープして、ｎ＋型ソース領域６とする。チップの内部領域のほとんどを占めるアクティブ領域１６とその周辺領域にあるゲート・コンタクト領域１０の両方に渡り、相互に平行に直線状の複数のトレンチ（トレンチ・ゲート領域１９）が設けられている。これらの個々のトレンチの中には、ゲート絶縁膜４を介して、ポリ・シリコン等のゲート電極５が埋め込まれている。隣接する一対のゲート電極５の中間の半導体基板２０の表面２０ａには、ｎ＋型ソース領域６を分離するように、ゲート電極５と平行にソース・コンタクト溝８が形成されている。このソース・コンタクト溝８の周辺にはｐ＋型ボディ・コンタクト領域１７（不純物ドープ領域）が設けられており、ゲート・コンタクト領域１０の一部の半導体基板２０の表面２０ａ上には、フィールド絶縁膜２１が設けられており、その上にはゲート電極５が延長されて存在している。また、アクティブ領域１６においても、ゲート電極５の上面５ａは半導体基板２０の表面２０ａから上に突出する突出ゲート構造（「突出ゲート」）をしている。これはゲート電極５の上面５ａがシリコン系基板２０の上面２０ａと同じか、それよりも低い場合（ここでは「非突出ゲート」という）には、ゲート電極５の加工精度を考慮すると、ソース拡散層６等を浅くすることができないというデメリットがあるが、突出ゲート構造は、これを回避するためである。拡散層の厚さが増加すると、ソース・コンタクトからＭＯＳＦＥＴのチャネルまでの距離が増加し、その結果、オン抵抗の増大につながる。
このゲート電極５の上面５ａを含む半導体基板２０の表面２０ａ上方には、層間絶縁膜２４が形成されており、その中には、ソース・コンタクト溝８に連結するソース・コンタクト溝用絶縁膜開口８ａおよびゲート・コンタクト溝９に連結するゲート・コンタクト溝用絶縁膜開口９ｂが設けられている。この層間絶縁膜２４のアクティブ領域１６上方には、ソース・コンタクト溝用絶縁膜開口８ａを介して、ｐ＋型ボディ・コンタクト領域１７およびｎ＋型ソース領域６とコンタクトするアルミニウム系メタル・ソース配線またはメタル・ソース電極１２が設けられている。一方、この層間絶縁膜２４のゲート・コンタクト領域１０上方には、ゲート・コンタクト溝用絶縁膜開口９ｂを介してゲート・コンタクト溝９に連結するゲート・メタル配線１１が設けられている。
このように、一般的なトレンチ・ゲート構造では、トレンチ・ゲート領域１９の端部において、ゲート電極５を上方へ延長して、それをフィールド絶縁膜２１上に引き出す「ゲート引き出し構造」を用いて、フィールド絶縁膜２１上においてゲート電極５とゲート・メタル配線１１の間のコンタクトを形成している。これは、トレンチ・ゲート領域１９の直上でゲート・コンタクトをとると、トレンチ・ゲート５の幅が大きくなり、それに伴って、ＭＯＳＦＥＴのオン抵抗も増加するからである。
このようなゲート引き出し構造（ゲート・コンタクト領域１０）にすると、ゲート・コンタクト部９のパターンを大きくすることができるメリットがある。一方、リソグラフィの観点からすると、アクティブ領域１６とゲート・コンタクト領域１０との間で大きな高低差、すなわち、段差があることから、ソース・コンタクト・ホール８ａとゲート・コンタクト・ホール９ｂ（総称して「コンタクト・ホールという）の同時開口に制約がある等のデメリットがある。
そこで、本願の各実施の形態のＭＩＳＦＥＴでは、突出ゲート構造のメリットに着目し、ゲート引き出し構造を利用せず、コンタクト・ホール形成開始時点を基準時として、ゲート電極５の上面５ａ，５ｂをほぼ同一高さとして、トレンチ・ゲート領域の端部近傍でゲート・コンタクトを取るようにした。すなわち、非突出ゲート構造では、トレンチ・ゲートの直上でコンタクトを取ると、微細パターン上でコンタクトを取ることになり、微細なずれで、ゲート電極と基板とが短絡する等の致命的な不良に直結する恐れがある。しかし、突出ゲートでは、基板面とコンタクト面の高さが異なるため、微細なずれがあっても、突出部の高さの分だけコンタクトが基板に達するまでに余裕がある。なお、以下の例は、特にトレンチ・ゲートの最大寸法が０．４マイクロ・メートル以下のものに適用して、特に好適であるが、それ以上のものに適用しても効果があることは言うまでもない。また、以下の例は、比較的低耐圧（たとえばドレイン耐圧５０ボルト未満）のトレンチ・ゲート型パワーＭＩＳＦＥＴ（ＭＯＳＦＥＴ）に適用して、特に好適であるが、それ以上の耐圧のものに適用しても効果があることは言うまでもない。また、高速スイッチング用途に適用すると、更に好適である。
以下、ここの実施の形態について、具体的に説明する。
２．本願発明の第１の実施の形態（基本型）のパワーＭＩＳＦＥＴを有する半導体装置の説明（主に図１から図１８、図６５および図６６）
図１は本願発明の第１の実施の形態（基本型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に対応し、左側の断面が図３のＢ−Ｂ’断面に対応している。）である。図２は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に対応し、左側の断面が図３のＢ−Ｂ’断面に対応している。）である。図３は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の第１のチップ上面レイアウト図（周辺の詳細は図示の都合により一部省略している。レイアウトとしては、他の実施の形態にも共通である。）である。図４は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１：表面酸化工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。図５は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ２：表面酸化膜エッチング工程）に関するデバイス断面フロー図である。図６は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ３：トレンチ・エッチング工程）に関するデバイス断面フロー図である。図７は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ４：ゲート酸化工程）に関するデバイス断面フロー図である。図８は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ５：ポリシリコンＣＶＤ工程）に関するデバイス断面フロー図である。図９は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ６：ポリシリコン・エッチング工程）に関するデバイス断面フロー図である。図１０は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７：チャネル領域不純物イオン注入工程）に関するデバイス断面フロー図である。図１１は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である。図１２は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。図１３は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。図１４は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。図１５は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１２：ｐ＋型ボディ・コンタクト領域イオン注入工程）に関するデバイス断面フロー図である。図１６は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１３：アルミニウム系メタル層形成工程）に関するデバイス断面フロー図である。図１７は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１４：アルミニウム系メタル層エッチング工程）に関するデバイス断面フロー図である。図１８は本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１５：保護膜形成およびパッド・パターニング工程）に関するデバイス断面フロー図である。図６５は本願発明の第１から第６の実施の形態（第１の実施の形態に具体的に対応している。また、第２から６実施の形態にも、ストッパ膜の有無以外ほぼ具体的に対応している。更に、第７の実施の形態にも、ガードリング等のチップ周辺構造については、ほぼ対応している）のパワーＭＩＳＦＥＴを有する半導体装置のガードリング部及びチップ端部まで含めたチップ全体上面図である。図６６は図６５図のＤ−Ｄ’断面に対応する裏面電極まで含めたチップ端部模式断面図である。これらに基づいて、本願発明の第１の実施の形態（基本型）のパワーＭＩＳＦＥＴを有する半導体装置を説明する。
まず、図１、図２、図３、図６５、及び図６６を参照して、本願発明の第１の実施の形態（基本型）のパワーＭＩＳＦＥＴを有する半導体装置の構造の概要を説明する。図６５に示すように、チップ１８の上面１８ａ（デバイス面）の内部領域には、中央部のソース・パッド１４を含む、ほぼ矩形のソース・メタル電極１２があり、その周りにゲート・パッド１５を含む矩形環状のゲート・メタル配線１１がある。更にその外部のチップ端面１８ｐとの間には、矩形環状のガードリング３５がある。
次に、図６５のＤ−Ｄ’断面に関して、チップ周辺部の断面構造を説明する。図６６に示すように、ｎ＋型シリコン単結晶基板１（たとえば、砒素、燐などを高濃度でドープした低抵抗基板）の裏面１８ｂには、金等の裏面電極３６（ドレイン電極）が形成されている。裏面電極３６の構成は、たとえば、基板１側から、１００ｎｍ程度の厚さのチタン・バリア膜、２００ｎｍ程度の厚さのニッケル中間膜、および１００ｎｍ程度の厚さの金トップ・コート膜である。基板１の上面側には、基板１よりも低濃度のｎ型エピタキシャル・シリコン層２が設けられている。このエピタキシャル・シリコン層２を含む半導体基板全体１８（半導体チップ）の上面１８ａ側には、ゲート絶縁膜４を介して、トレンチ・ゲート５（たとえば燐等をドープしたｎ型ドープト・ポリシリコン）が設けられており、それに沿うようにｐ型チャネル領域３が設けられている。半導体チップ１８の上面１８ａには、たとえば７００ｎｍ程度の厚さのＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜が層間絶縁膜２４として形成されている。この層間絶縁膜２４には、ソース・メタル電極１２、ゲート・メタル配線１１、およびガードリング３５等が形成されている。これらは３０００から６０００ｎｍ程度の厚さのアルミニウム系の金属層をパターニングして形成されている。このアルミニウム系の金属層（金属層は、たとえば上側主要部は、１重量％程度のシリコンを添加したアルミニウム膜であり、下端部は一般にＴｉＷ，ＴｉＮ等のバリアメタル膜である）の上には、ファイナル・パッシベーション２８としてのポリイミド膜（たとえば、厚さは２マイクロ・メートル程度）が形成されている。このファイナル・パッシベーション２８には、図６５に示したように、開口が設けられており、ゲート・パッド１５およびソース・パッド１４となっている。ファイナル・パッシベーション２８としては、ポリイミド膜等の有機系樹脂膜の他、酸化シリコン膜や窒化シリコン膜等の無機系絶縁膜の単層膜、酸化シリコン膜と窒化シリコン膜等の複合膜、または無機系絶縁膜（下層）と有機系樹脂膜（上層）との複合膜であってもよい。
次に、図６５の内部領域（周辺部より内側の領域）の上面レイアウトを説明する。図３に示すように、内部領域のほとんどは、蛇行する（ｍｅａｎｄｅｒｉｎｇ）トレンチ・ゲート５でほぼ埋め尽くされている。このトレンチ・ゲート５の隣接するリニア・セクション間に、直線状のソース・コンタクト溝８が開口されている。このトレンチ・ゲート５が形成されている領域、すなわち、トレンチ・ゲート領域１９を包含するように、ｐ型チャネル領域３ｍ（チャネル拡散領域への不純物導入用のレジスト膜開口）が形成されている。ｐ型チャネル領域３ｍの内部には、ｎ＋ソース領域６ｍ（ｎ＋ソース領域への不純物導入用のレジスト膜開口）が形成されており、アクティブ領域１６に対応している。このアクティブ領域１６の外部のトレンチ・ゲート領域１９には、ゲート・コンタクト領域１０が形成されている。ゲート・コンタクト領域１０内のゲート・コンタクト溝９の部分で、ゲート・コンタクトがとられている。
次に、図１および図２により、図３の平面図のＡ’−Ａ断面およびＢ−Ｂ’断面を説明する。図１及び図２に示すように、トレンチ・ゲート領域１９の端部のトレンチ・ゲート５の上面５ｂ、すなわち、ポリシリコン・ゲート電極５の上面５ｂに設けられたゲート・コンタクト部９において、層間絶縁膜２４にあけられたゲート・コンタクト・ホール９ｂによって、上層のゲート・メタル配線１１と接続されている。これらからわかるように、ポリシリコン・ゲート電極５は、全域にわたってトレンチ内に埋め込まれているので、その上面５ａ，５ｂ（コンタクト溝９は除く）は全体がほぼ同一の高さとなっている。
続いて、図４から図１８に基づいて、本願発明の第１の実施の形態（基本型）のパワーＭＩＳＦＥＴを有する半導体装置の製造工程を説明する。まず、たとえば、２００ファイのｎ型エピタキシャル・シリコン層２を有するｎ＋型単結晶シリコン・ウエハ１（２０）を準備する。もちろん、ウエハの直径は３００φでも４５０ファイでも、それ以外でもよい。図４に示すように、ｎ型エピタキシャル・シリコン層２の表面を熱酸化して、熱酸化シリコン膜２１（フィールド絶縁膜）を形成する。次に図５に示すように、通常のリソグラフィにより、トレンチ形成のためのレジスト・パターン２２を形成する。このレジスト・パターン２２によって、下地の酸化膜２１をパターニングする。不要なレジスト・パターン２２を除去した後、図６に示すように、シリコン酸化膜パターン２１をマスクとして、異方性ドライ・エッチングにより（ハロゲン系のエッチングガスを含むガス、たとえばＣｌ２，ＨＢｒ，Ａｒ，Ｏ２等の混合ガスを使用）、トレンチ２３を形成する。次に、図７に示すように、トレンチ２３の内面を熱酸化して、ゲート酸化膜４を形成する。続いて、図８に示すように、ウエハ２０のデバイス面２０ａ上、すなわち、トレンチ２３内とフィールド絶縁膜２１上に、ｎ型ドープト・ポリ・シリコン膜５をＣＶＤ法により、形成する。次に、図９に示すように、ポリ・シリコン膜５をエッチバックして、トレンチ２３外のポリ・シリコン膜５を除去する。次に図１０に示すように、ｐ型チャネル領域３ｍ（図３）の外部をレジスト膜で被覆した状態で、イオン注入により、ｐ型不純物を導入して、ｐ型チャネル不純物ドープ層３を形成する。次に図１１に示すように、通常のリソグラフィにより、アクティブ領域１６以外のフィールド酸化膜２１上をレジスト膜で被覆した状態で、シリコン酸化膜エッチングにより、アクティブ領域１６のフィールド酸化膜２１を除去する。続いて、ｎ＋ソース領域６ｍとなるべき領域（図３）の外部をレジスト膜で被覆した状態で、イオン注入（たとえば砒素イオン。なお、燐イオン等でもよい。以下同じ）により、ソース不純物ドープ領域６をエピタキシャル層２の表面（ウエハ２０のデバイス面２０ａ）に形成する。次に図１２に示すように、ウエハ２０のデバイス面２０ａ上の全面に、たとえば７００ｎｍ程度の厚さの層間絶縁膜２４（たとえばＰＳＧ膜）をＣＶＤ法により、成膜する。次に、図１３に示すように、この層間絶縁膜２４上に、通常のリソグラフィにより、レジスト・パターン２５を形成し、それをマスクとして、異方性ドライ・エッチング（フルオロ・カーボン系のエッチング・ガスを含むガス、たとえばＡｒ，Ｃ４Ｆ８，Ｃ４Ｆ６，Ｏ２等の混合ガスを使用）により、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂをほぼ同時に（同一のエッチング工程で）開口する。このとき、トレンチ・ゲート５の上面は全域にわたって、ほぼ同一の高さであり、微細パターンのリソグラフィ、すなわち、レジスト・パターンのパターニングおよびその後の下地のエッチング精度の向上に有利である。次に、図１４に示すように、そのまま下地のシリコン基板およびポリ・シリコン部材をエッチングして（たとえばＣｌ２，ＨＢｒ，Ａｒ，Ｏ２等の混合ガスを使用して異方性ドライ・エッチングする）、両側のソース領域６を分離するように、ソース・コンタクト溝８およびゲート・コンタクト溝９を形成する。次に図１５に示すように、ソース・コンタクト溝８を通してｐ型不純物（たとえばＢ＋）をイオン注入することにより、ｐ＋型ボディ・コンタクト領域１７を形成する。次に図１６に示すように、ウエハ２０のデバイス面２０ａ上に、アルミニウム系電極層２６をスパッタリング等により成膜する。次に、アルミニウム系電極層２６上にレジスト・パターン２７を形成して、それをマスクとして、ウエット・エッチング（ここで用いるエッチング液は、例えば、酢酸、硝酸、水および、燐酸を混合した混酸薬液である。）することにより（ドライ・エッチングまたはウエット・エッチングとドライ・エッチングの組み合わせでもよい）、ソース電極１２、ゲート電極１１、ガードリング３５（図６５）を分離するように、パターニングする。不要なレジスト膜２７を除去する。次に、図１８に示すように、たとえば２マイクロ・メートル程度の厚さのポリイミド膜等のファイナル・パッシベーション膜２８を塗布等により成膜する。続いて、そのファイナル・パッシベーション膜２８に通常のリソグラフィにより、ソース・パッド１４およびゲート・パッド（図３）を開口する。
３．本願発明の第２の実施の形態（サイド・ウォール型）のパワーＭＩＳＦＥＴを有する半導体装置の説明（主に図１９から図２６）
図１９は本願発明の第２の実施の形態（サイド・ウォール型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。図２０は本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７：チャネル領域不純物イオン注入工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。図２１は本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である。図２２は本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−１：サイド・ウォール絶縁膜ＣＶＤ工程）に関するデバイス断面フロー図である。図２３は本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−２：サイド・ウォール形成工程）に関するデバイス断面フロー図である。図２４は本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。図２５は本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。図２６は本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。これらに基づいて、本願発明の第２の実施の形態（サイド・ウォール型）のパワーＭＩＳＦＥＴを有する半導体装置を説明する。
まず、図１９に基づいて、本願発明の第２の実施の形態（サイド・ウォール型）のパワーＭＩＳＦＥＴを有する半導体装置の構造を説明する。構造の基本的部分はセクション２で説明したところと基本的に同じであり、主に相違点について説明する。以下のセクションにおいても同じ。図１９に示すように、図１及び図２の例との相違は、フィールド絶縁膜２１の変わりに、トレンチ・ゲート５の両側にサイド・ウォール絶縁膜７があることである。これにより、ゲート・コンタクト・ホール９ｂ等の形成の際に、位置ずれがあっても、基板とのショート等を回避することができるメリットがある。
次に、セクション２に準じて、図２０から図２６に基づいて、製法を説明する。ここに説明しない事項はセクション２の説明と基本的に同じである。すなわち、異なる部分を説明し、できるだけ重複を避ける。この点は以下のセクションにおいても同じである。まず、図２０に示すように（セクション２の図１０に対応）、ｐ型チャネル領域３ｍ（図３）の外部をレジスト膜で被覆した状態で、イオン注入により、ｐ型不純物を導入して、ｐ型チャネル不純物ドープ層３を形成する。次に図２１に示すように、半導体基板２０の上面２０ａのフィールド酸化膜２１を全面除去する。続いて、ｎ＋ソース領域６ｍとなるべき領域（図３）の外部をレジスト膜で被覆した状態で、イオン注入（たとえば砒素イオン）により、ソース不純物ドープ領域６をエピタキシャル層２の表面（ウエハ２０のデバイス面２０ａ）に形成する。次に、図２２に示すように、ウエハ２０のデバイス面２０ａの全面にサイド・ウォール絶縁膜７となるべき酸化シリコン膜７をＣＶＤ法により成膜する。サイド・ウォール絶縁膜７の材料としては、窒化シリコン等を用いてもよい。続いて、図２３に示すように、この酸化シリコン膜７を異方性ドライ・エッチングにより（たとえばフルオロ・カーボン系のエッチング・ガスを含むガス系を使用）トレンチ・ゲート５の両側以外の部分を除去して、サイド・ウォール絶縁膜７を形成する。次に図２４に示すように、ウエハ２０のデバイス面２０ａ上に、層間絶縁膜２４（たとえばＰＳＧ膜）をＣＶＤ法により、成膜する。次に、図２５に示すように、この層間絶縁膜２４上に、通常のリソグラフィにより、レジスト・パターン２５を形成し、それをマスクとして、異方性ドライ・エッチングにより（たとえばフルオロ・カーボン系のエッチング・ガスを含むガス系を使用）、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂをほぼ同時に（同一のエッチング工程で）開口する。このとき、トレンチ・ゲート５の上面は全域にわたって、ほぼ同一の高さであり、微細パターンのリソグラフィ、すなわち、レジスト・パターンのパターニングおよびその後の下地のエッチング精度の向上に有利である。次に、図２６に示すように、そのまま下地のシリコン基板およびポリ・シリコン部材をエッチングして、両側のソース領域６を分離するように、ソース・コンタクト溝８およびゲート・コンタクト溝９を形成する。以下の工程は、セクション２の図１５以降とデバイス構造の若干の相違があるものの、プロセスとしては同じである。
４．本願発明の第３の実施の形態（部分エッチ・ストップ被覆型）のパワーＭＩＳＦＥＴを有する半導体装置の説明（主に図２７から図３４）
図２７は本願発明の第３の実施の形態（部分エッチ・ストップ被覆型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。図２８は本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７：チャネル領域不純物イオン注入工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。図２９は本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７−１：ＳｉＮ−ＣＶＤ工程）に関するデバイス断面フロー図である。図３０は本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である。図３１は本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。図３２は本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。図３３は本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０−１：ゲート・コンタクト溝用開口底部ＳｉＮエッチング工程）に関するデバイス断面フロー図である。図３４は本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。これらに基づいて、本願発明の第３の実施の形態（部分エッチ・ストップ被覆型）のパワーＭＩＳＦＥＴを有する半導体装置を説明する。
まず、図２７に基づいて、本願発明の第３の実施の形態（部分エッチ・ストップ被覆型）のパワーＭＩＳＦＥＴを有する半導体装置の構造を説明する。図２７に示すように、ゲート・コンタクト領域１０におけるフィールド酸化膜２１上に、フィールド酸化膜２１と比較して薄いエッチング・ストップ膜２９（たとえばＣＶＤシリコン・ナイトライド膜）が設けられている点が特徴となっている。このことにより、以下の製造プロセスで説明するように、コンタクト・エッチング・プロセスの信頼性及びプロセス余裕度が向上する。
次に、セクション２に準じて、図２８から図３４に基づいて、製法を説明する。先ず、図２８に示すように、ｐ型チャネル領域３ｍ（図３）の外部をレジスト膜で被覆した状態で、イオン注入により、ｐ型不純物を導入して、ｐ型チャネル不純物ドープ層３を形成する。このとき、ゲート・コンタクト領域１０におけるフィールド酸化膜２１の上面２１ｂと、同領域におけるトレンチ・ゲート５の上面５ｂは、セクション２の例と同様に、ほぼ同一平面を形成している。次に、図２９に示すように、ウエハ２０のデバイス面２０ａ上の全面に、エッチング・ストップ膜２９としてシリコン・ナイトライド膜をＣＶＤ法により、成膜する。続いて、次に図２９及び図３０に示すように、アクティブ領域１６のエッチング・ストップ膜２９およびフィールド酸化膜２１を除去する。ｎ＋ソース領域６ｍとなるべき領域（図３）の外部をレジスト膜で被覆した状態で、イオン注入（たとえば砒素イオン）により、ソース不純物ドープ領域６をエピタキシャル層２の表面（ウエハ２０のデバイス面２０ａ）に形成する。次に図３１に示すように、ウエハ２０のデバイス面２０ａ上の全面に、層間絶縁膜２４（たとえばＰＳＧ膜）をＣＶＤ法により、成膜する。次に、図３２に示すように、この層間絶縁膜２４上に、通常のリソグラフィにより、レジスト・パターン２５を形成し、それをマスクとして、異方性ドライ・エッチングにより（フルオロ・カーボン系のエッチング・ガスを含むガス系、たとえばＡｒ，Ｃ４Ｆ６，Ｏ２等の混合ガスを使用）、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂをほぼ同時に（同一のエッチング工程で）開口する。このとき、ゲート・コンタクト・ホール９ｂの底には、エッチング・ストップ膜２９があるので、エッチングは、ここで確実に停止する。次に、図３３に示すように、ゲート・コンタクト・ホール９ｂの底にあるシリコン・ナイトライド膜２９を選択的に除去する（フルオロ・カーボン系のエッチング・ガスを含むガス系、たとえばＣＦ４，ＣＨＦ３、Ｏ２等の混合ガスを使用）。次に、図３４に示すように、そのまま下地のシリコン基板およびポリ・シリコン部材をエッチングして、両側のソース領域６を分離するように、ソース・コンタクト溝８およびゲート・コンタクト溝９を形成する。以下の工程は、セクション２の図１５以降とデバイス構造の若干の相違があるものの、プロセスとしては同じである。
５．本願発明の第４の実施の形態（サイド・ウォール上エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置の説明（主に図３５から図４１）
図３５は本願発明の第４の実施の形態（サイド・ウォール上エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。図３６は本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−２：サイド・ウォール形成工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。図３７は本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−３：ＳｉＮ−ＣＶＤ工程）に関するデバイス断面フロー図である。図３８は本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。図３９は本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。図４０は本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０−１：ソース・コンタクト溝用開口底部ＳｉＮエッチング工程）に関するデバイス断面フロー図である。図４１は本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。これらに基づいて、本願発明の第４の実施の形態（サイド・ウォール上エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置を説明する。
先ず、図３５に基づいて、本願発明の第４の実施の形態（サイド・ウォール上エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置の構造を説明する。構造的には基本的にセクション２の構造に準じているが、セクション３のサイド・ウォール絶縁膜７とセクション４のエッチング・ストップ膜２９をほぼ全域に使用している点が異なる。このことにより、以下の製造プロセスで説明するように、コンタクト・エッチング・プロセスの信頼性及びプロセス余裕度が更に向上する。
次に、セクション３（セクション２およびセクション４）に準じて、図３６から図４１に基づいて、製法を説明する。まず、図３６に示すように、この酸化シリコン膜７を異方性ドライエッチングによりトレンチ・ゲート５の両側以外の部分を除去して、サイド・ウォール絶縁膜７を形成する。次に、図３７に示すように、ウエハ２０のデバイス面２０ａ上の全面に、エッチング・ストップ膜２９としてシリコン・ナイトライド膜をＣＶＤ法により、成膜する。続いて、図３８に示すように、このエッチング・ストップ膜２９上の全面に層間絶縁膜２４として、ＰＳＧ膜をＣＶＤ法により成膜する。次に、図３９に示すように、この層間絶縁膜２４上に、通常のリソグラフィにより、レジスト・パターン２５を形成し、それをマスクとして、異方性ドライ・エッチングにより、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂをほぼ同時に（同一のエッチング工程で）開口する。このとき、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂの両方の底には、エッチング・ストップ膜２９があるので、両方の層間絶縁膜２４に厚さの差があっても、エッチングは、ここで確実に停止する。次に、図４０に示すように、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂの両方の底にあるシリコン・ナイトライド膜２９を選択的に除去する。次に、図４１に示すように、そのまま下地のシリコン基板およびポリ・シリコン部材をエッチングして、両側のソース領域６を分離するように、ソース・コンタクト溝８およびゲート・コンタクト溝９を形成する。以下の工程は、セクション２の図１５以降とデバイス構造の若干の相違があるものの、プロセスとしては同じである。
６．本願発明の第５の実施の形態（全面エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置の説明（主に図４２から図４８）
図４２は本願発明の第５の実施の形態（全面エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。図４３は本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。図４４は本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−３：ＳｉＮ−ＣＶＤ工程）に関するデバイス断面フロー図である。図４５は本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。図４６は本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。図４７は本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０−１：ソース・コンタクト溝用開口底部ＳｉＮエッチング工程）に関するデバイス断面フロー図である。図４８は本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。これらに基づいて、本願発明の第５の実施の形態（全面エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置を説明する。
まず、図４２に基づいて、本願発明の第５の実施の形態（全面エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置の構造を説明する。この例では、セクション２の例の構造に基礎を置き、それに加えて、セクション５と同様に、全面にエッチング・ストップ膜２９と形成されていることを特徴としている。このことにより、以下の製造プロセスで説明するように、コンタクト・エッチング・プロセスの信頼性及びプロセス余裕度が更に向上する。
次に、セクション２（セクション２およびセクション５）に準じて、図４３から図４８に基づいて、製法を説明する。図４３に示すように、通常のリソグラフィにより、アクティブ領域１６以外のフィールド酸化膜２１上をレジスト膜で被覆した状態で、シリコン酸化膜エッチングにより、アクティブ領域１６のフィールド酸化膜２１を除去する。続いて、ｎ＋ソース領域６ｍとなるべき領域（図３）の外部をレジスト膜で被覆した状態で、イオン注入（たとえば砒素イオン）により、ソース不純物ドープ領域６をエピタキシャル層２の表面（ウエハ２０のデバイス面２０ａ）に形成する。次に、図４４に示すように、ウエハ２０のデバイス面２０ａ上の全面に、エッチング・ストップ膜２９としてシリコン・ナイトライド膜をＣＶＤ法により、成膜する。続いて、図４５に示すように、このエッチング・ストップ膜２９上の全面に層間絶縁膜２４として、ＰＳＧ膜をＣＶＤ法により成膜する。次に、図４６に示すように、この層間絶縁膜２４上に、通常のリソグラフィにより、レジスト・パターン２５を形成し、それをマスクとして、異方性ドライ・エッチングにより、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂをほぼ同時に（同一のエッチング工程で）開口する。このとき、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂの両方の底には、エッチング・ストップ膜２９があるので、両方の層間絶縁膜２４に厚さの差があっても、エッチングは、ここで確実に停止する。次に、図４７に示すように、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂの両方の底にあるシリコン・ナイトライド膜２９を選択的に除去する。次に、図４８に示すように、そのまま下地のシリコン基板およびポリ・シリコン部材をエッチングして、両側のソース領域６を分離するように、ソース・コンタクト溝８およびゲート・コンタクト溝９を形成する。以下の工程は、セクション２の図１５以降とデバイス構造の若干の相違があるものの、プロセスとしては同じである。
７．本願発明の第６の実施の形態（ＳＡＣ型：Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｔｙｐｅ）のパワーＭＩＳＦＥＴを有する半導体装置の説明（主に図４９から図５９、および図６８）
図６８は本願発明の第６の実施の形態（アクティブ側サイド・ウォール型自己整合コバルト・サリサイド方式）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。図４９は図６８に対応する本願発明の第６の実施の形態（ＳＡＣ型：Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｔｙｐｅ）のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７：チャネル領域不純物イオン注入工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。図５０は本願発明の第６の実施の形態（ＳＡＣ型：Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｔｙｐｅ）のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７−１：アクティブ領域のフィールド酸化膜選択除去工程）に関するデバイス断面フロー図である。図５１は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である。図５２は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−１：サイド・ウォール絶縁膜ＣＶＤ工程）に関するデバイス断面フロー図である。図５３は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−２：サイド・ウォール形成工程）に関するデバイス断面フロー図である。図５４は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−３：自己整合ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。図５５は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−４：ｐ＋型ボディ・コンタクト領域イオン注入工程）に関するデバイス断面フロー図である。図５６は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−５：コバルト膜スパッタリング工程）に関するデバイス断面フロー図である。図５７は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−６：不要コバルト膜除去工程）に関するデバイス断面フロー図である。図５８は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。図５９は本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。これらに基づいて、本願発明の第６の実施の形態（ＳＡＣ型：Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｔｙｐｅ）のパワーＭＩＳＦＥＴを有する半導体装置を説明する。
まず、図６８に基づいて、第６の実施の形態（ＳＡＣ型：Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｔｙｐｅ）のパワーＭＩＳＦＥＴを有する半導体装置の構造を説明する。このデバイス構造の特徴は、基本的にセクション３のサイド・ウォール・スペーサ７を利用しているところにあるが、この例では、更に、サイド・ウォール・スペーサ７に自己整合的にソース・コンタクト溝８が形成され（このとき同時にゲート電極の後退が起こる）、更に、ソース・コンタクト部８、ｐ＋型ボディ・コンタクト領域１７の上面とゲート電極上面５ａがシリサイド化され、コバルト・シリサイド膜３１と成っていることである。ここで、ゲート・コンタクト溝９が形成される際に、ボディ・コンタクト上面コバルト・シリサイド膜内のソース・コンタクト溝３８がほぼ同時に形成される。なお、シリサイドとしては、コバルト系の外、チタン系、ニッケル系、白金系その他の比較的低抵抗のシリサイドを形成する系統のシリサイド部材が適用できる。
次にセクション３に準じて、図４９から図５９に基づいて、製法を説明する。図４９に示すように、ｐ型チャネル領域となるべき部分３ｍ（図３）の外部をレジスト膜で被覆した状態で、イオン注入により、ｐ型不純物を導入して、ｐ型チャネル不純物ドープ層３を形成する。次に図５０に示すように、ゲート・コンタクト領域１０をレジスト膜３３で被覆した状態で、酸化膜エッチングを実行して、アクティブ領域１６のフィールド酸化膜２１を除去する。続いて、図５１に示すように、ｎ＋ソース領域６ｍとなるべき領域（図３）の外部をレジスト膜で被覆した状態で、イオン注入（たとえば砒素イオン）により、ソース不純物ドープ領域６をエピタキシャル層２の表面（ウエハ２０のデバイス面２０ａ）に形成する。次に、図５２に示すように、ウエハ２０のデバイス面２０ａの全面にサイド・ウォール絶縁膜７となるべき酸化シリコン膜７をＣＶＤ法により成膜する。続いて、図５３に示すように、この酸化シリコン膜７を異方性ドライエッチングによりトレンチ・ゲート５の両側以外の部分を除去して、サイド・ウォール絶縁膜７を形成する。この場合は、セクション３の場合と相違して、ゲート・コンタクト領域にはサイド・ウォール絶縁膜７は形成されない。
次に図５４に示すように、シリコンを選択的にエッチングすることにより、ソース・コンタクト溝８およびゲート電極上面のリセス部（ゲート電極の後退）３９が形成される。次に図５５に示すように、ソース・コンタクト溝８を通してｐ型不純物（たとえばＢ＋）をイオン注入することにより、ｐ＋型ボディ・コンタクト領域１７を形成する。次に図５６に示すように、ウエハ２０のデバイス面２０ａの全面にコバルト膜３１をスパッタリングにより成膜する。その後、熱処理して自己整合的にシリサイド化反応を進める。続いて、図５７に示すように、ウエット・エッチングにより不要なコバルト膜３１を除去して、ゲート電極５上とソース・コンタクト溝８部分にコバルト・シリサイド膜３２を残す。次に図５８に示すように、ウエハ２０のデバイス面２０ａ上の全面に、層間絶縁膜２４（たとえばＰＳＧ膜）をＣＶＤ法により、成膜する。次に、図５９に示すように、この層間絶縁膜２４上に、通常のリソグラフィにより、レジスト・パターン２５を形成し、それをマスクとして、異方性ドライ・エッチングにより、ソース・コンタクト・ホール８ａおよびゲート・コンタクト・ホール９ｂをほぼ同時に（同一のエッチング工程で）開口する。このとき、トレンチ・ゲート５の上面は全域にわたって、ほぼ同一の高さであり、微細パターンのリソグラフィ、すなわち、レジスト・パターンのパターニングおよびその後の下地のエッチング精度の向上に有利である。
８．本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の第２のチップ上面レイアウトの説明（主に図６０、図３を参照）
第１から第６の実施の形態においては、図３又は図６０の平面レイアウトのいずれを適用してもよい。以下の説明では、図３の平面レイアウトと対比して説明する。
図６０は本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の第２のチップ上面レイアウトを示すチップ平面図（周辺の詳細は図示の都合により一部省略している。）である。これに基づいて、本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の第２のチップ上面レイアウトを説明する。
図６０に示すように、トレンチ・ゲート電極５がネット状を呈しており、孤立終端を持っていない。すなわち、Ｔ字型結合（またはＴ字型頂点）、Ｌ字型屈曲部（またはＬ字型頂点）、および直線部（直線状ゲート電極主要部）のみでトレンチ・ゲート電極５が構成されている（Ｔ字型頂点、Ｌ字型頂点、Ｕ字型頂点等を「ゲート電極連結部」という）。また、近接するＴ字型結合は十字交差を形成しないように位置が重ならないように、若干、位置をずらしてレイアウトされている。これに対して、図３ではトレンチ・ゲート電極５は１本の蛇行または折り返しレイアウト（一対の隣接する直線部に関して１箇所以上で相互接続するゲート電極連結部を有する）であって、結合点がなく（結合型の頂点がなく、Ｌ字屈曲部、孤立終端および直線部のみでトレンチ・ゲート電極５が構成されている）、両端に孤立終端（孤立端部）を有する構造となっている。また、図６０ではネット状トレンチ・ゲート電極５（一対の隣接する直線部に関して２箇所以上で相互接続するゲート電極連結部を有する）を採用しているため、チャネル拡散領域３が分断されているので、周辺領域に周辺のチャネル・コンタクト溝８ｃおよび周辺のチャネル・コンタクト・ホール８ｄを設けて、ソース電極１２とコンタクトを取っている。更に、ｎ＋ソース領域への不純物導入用のレジスト膜開口に対応する領域６ｍの外部で、チャネル拡散領域への不純物導入用のレジスト膜開口に対応する領域３ｍの内部のトレンチ・ゲート５はソース領域６と周辺部でリーク・パスができるのを防止するための遮蔽トレンチ・ゲート５ｃとなっている。
９．本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性の説明（主に図６１から図６４）
図６１は本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性を説明するためのゲート電極等（線状パターン）の平面パターン部分拡大図である。図６２は本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性を説明するためのゲート電極等（Ｔ字パターン）の平面パターン部分拡大図である。図６３は本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性を説明するためのゲート電極等（Ｌ字パターン）の平面パターン部分拡大図である。図６４は本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性を説明するためのゲート電極等の平面パターンのコーナ部の部分拡大図である。
ここで図６１（ａ）は、トレンチ・ゲート（埋め込みで形成するため、工程的にはトレンチ形成工程）のマスク・パターンの一例（直線型）である。同図（ｂ）は、これに対応するフォトリソグラフィ工程でのレジスト・パターンである。同図（ｃ）は完成時のトレンチ・ゲートの平面形状である。同図（ｄ）は同図（ｃ）のＣ−Ｃ’断面のトレンチ・ゲートの断面形状である。図６２（ａ）は、トレンチ・ゲートのマスク・パターンの一例（Ｔ字型）である。同図（ｂ）は、これに対応するフォトリソグラフィ工程でのレジスト・パターンである。同図（ｃ）は完成時のトレンチ・ゲートの平面形状である。同図（ｄ）は同図（ｃ）のＣ−Ｃ’断面のトレンチ・ゲートの断面形状である。図６３（ａ）は、トレンチ・ゲートのマスク・パターンの一例（Ｌ字型）である。同図（ｂ）は、これに対応するフォトリソグラフィ工程でのレジスト・パターンである。同図（ｃ）は完成時のトレンチ・ゲートの平面形状である。同図（ｄ）は同図（ｃ）のＣ−Ｃ’断面のトレンチ・ゲートの断面形状である。図６４（ａ）には、トレンチのエッチング時のＴ字型連結部における異物発生の様子を示す。同図（ｂ）には、トレンチのエッチング時のＬ字型連結部における異物発生の様子を示す。これらに基づいて、本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性（主に平面レイアウトとしては図３及び図６０のトレンチ・ゲート・レイアウト）を説明する。
図６１に示すように、直線型トレンチ・ゲートのレジスト・パターン端部Ｒ１および直線型トレンチ・ゲート端部Ｒ２においては、光の干渉効果により、細く尖った形状となる。トレンチ・ゲート５のこの部分では、電界集中が起こり、ゲート絶縁膜４が破壊されやすくなる。一方、図６２に示すように、Ｔ字型トレンチ・ゲートのレジスト・パターン連結部内側Ｒ３、Ｒ４においては、光の干渉効果はコーナ部に丸みを付ける方向で作用するので、細く尖った形状となることがない。同様に、図６３に示すように、Ｌ字型トレンチ・ゲートのレジスト・パターン屈曲部外側Ｒ５およびＬ字型トレンチ・ゲートのレジスト・パターン屈曲部内側Ｒ６においても、光の干渉効果はコーナ部に丸みを付ける方向で作用するので、細く尖った形状となることがない。従って、トレンチ・ゲートの平面レイアウトは、できるだけ、Ｔ字型とＬ字型の組み合わせで構成する（孤立端部をできるだけ作らない）ことが、ゲート絶縁膜破壊を回避する上で有効である。言い換えれば、デバイスの信頼向上に有効である。
次に、図６４に基づいて、Ｔ字型とＬ字型のパターンをトレンチ２３の形成プロセス特性の観点から比較する。図６４の（ａ）に示すように、Ｔ字型のトレンチ２３の連結部Ｒ７の底には、針状のシリコン・エッチング残留物３４が発生しやすい。この不良を通常、「ブラック・シリコン（Ｂｌａｃｋ Ｓｉｌｉｃｏｎ）」という。一方、図６４の（ｂ）に示すように、Ｌ字型のトレンチ２３の連結部Ｒ８の底では、このような現象は起こりにくい。この種の異物は異物発生位置から一定距離Ｒ７，Ｒ８以内に存在するトレンチ２３の内側面の外周部４１，４２の長さが短いほど、発生しやすい。この場合、Ｌ字型の外周部４２の長さの方が、Ｔ字型の外周部４１の長さと比較して、明らかに長いことがわかる。従って、エッチング・プロセスの観点からは、Ｔ字型結合部をなるべく少なくすることが望ましい。なお、十字交差は二つのＴ字型の結合であるが、異物発生の観点からも、光の干渉効果の点からも不利な点が多く、できれば作らないようにすることが有用である。もちろん、プロセスを十分に最適化すれば、十字交差の導入も可能である。一方、Ｌ字型屈曲部を一対にするとＵ次型屈曲部となるが、こちらは露光特性上もエッチング異物の観点からも、あまり問題がないので、図３及び図６０に示すように、多用されている。
しかし、Ｔ字型を回避すると孤立端部の回避が困難になる等の問題もあるので、たとえば以下のようにすることが最も好適である。なお、前記の個々の指針に従う以下以外のレイアウトを排除するものではない。
（１）全トレンチ・ゲートを一体図形として、蛇行させ（Ｌ字型またはＵ次型屈曲部を使用して直線部を連結する）、一筆書き（Ｓｉｎｇｌｅ Ｓｔｒｏｋｅ）形状（図３の例）とするか、または
（２）全トレンチ・ゲートを一体図形として、孤立端部を皆無とし、Ｔ字型とＬ字型の組み合わせのみで構成（図６０の例）する。なお、十字交差はできるだけ避けるため、Ｔ字型連結部同士、Ｌ字型屈曲部同士、またはＴ字型連結部とＬ字型屈曲部の位置的な一致は回避する。
１０．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では種々のトレンチ・ゲート型パワーＭＩＳＦＥＴの内、トレンチ内に実ゲートのみを埋め込んだ基本的なものを例にとり、具体的に説明したが、本願発明は、それに限定されるものではなく、実ゲートの下部にダミー・ゲートを有するトレンチ・ゲート型パワーＭＩＳＦＥＴ等（以下のＩＧＢＴ等その他の素子を含む）にも適用できることは言うまでもない。
また、前記実施の形態では単体のトレンチ・ゲート型パワーＭＩＳＦＥＴを有する半導体装置について具体的に説明したが、本願発明は、それに限定されるものではなく、トレンチ・ゲート型パワーＭＩＳＦＥＴを集積した集積回路装置、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、および、それらを集積した集積回路装置等へも適用できることは言うまでもない。
また、前記実施の形態では、シリコン系ベースの半導体基板等に形成される例を具体的に説明したが、本願発明は、それに限定されるものではなく、シリコン系以外の化合物半導体基板等に形成されるものへも適用できることは言うまでもない。
本願発明の第１の実施の形態（基本型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に対応し、左側の断面が図３のＢ−Ｂ’断面に対応している。）である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に対応し、左側の断面が図３のＢ−Ｂ’断面に対応している。）である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の第１のチップ上面レイアウト図（周辺の詳細は図示の都合により一部省略している。レイアウトとしては、他の実施の形態にも共通である。）である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１：表面酸化工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ２：表面酸化膜エッチング工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ３：トレンチ・エッチング工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ４：ゲート酸化工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ５：ポリシリコンＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ６：ポリシリコン・エッチング工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７：チャネル領域不純物イオン注入工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１２：ｐ＋型ボディ・コンタクト領域イオン注入工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１３：アルミニウム系メタル層形成工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１４：アルミニウム系メタル層エッチング工程）に関するデバイス断面フロー図である。 本願発明の第１の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１５：保護膜形成およびパッド・パターニング工程）に関するデバイス断面フロー図である。 本願発明の第２の実施の形態（サイド・ウォール型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。 本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７：チャネル領域不純物イオン注入工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。 本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である。 本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−１：サイド・ウォール絶縁膜ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−２：サイド・ウォール形成工程）に関するデバイス断面フロー図である。 本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。 本願発明の第２の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。 本願発明の第３の実施の形態（部分エッチ・ストップ被覆型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。 本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７：チャネル領域不純物イオン注入工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。 本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７−１：ＳｉＮ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である。 本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。 本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０−１：ゲート・コンタクト溝用開口底部ＳｉＮエッチング工程）に関するデバイス断面フロー図である。 本願発明の第３の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。 本願発明の第４の実施の形態（サイド・ウォール上エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。 本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−２：サイド・ウォール形成工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。 本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−３：ＳｉＮ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。 本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０−１：ソース・コンタクト溝用開口底部ＳｉＮエッチング工程）に関するデバイス断面フロー図である。 本願発明の第４の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。 本願発明の第５の実施の形態（全面エッチ・ストップ型）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。 本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。 本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−３：ＳｉＮ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。 本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０−１：ソース・コンタクト溝用開口底部ＳｉＮエッチング工程）に関するデバイス断面フロー図である。 本願発明の第５の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１１：ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態（ＳＡＣ型：Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｔｙｐｅ）のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７：チャネル領域不純物イオン注入工程）に関するデバイス断面フロー図である（（ｂ）は図３のＡ−Ａ’断面に、（ａ）は図３のＢ−Ｂ’断面にほぼ対応している。以下同じ）。 本願発明の第６の実施の形態（ＳＡＣ型：Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｔｙｐｅ）のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ７−１：アクティブ領域のフィールド酸化膜選択除去工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８：ソース領域不純物導入工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−１：サイド・ウォール絶縁膜ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−２：サイド・ウォール形成工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−３：自己整合ソース・コンタクト溝形成工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−４：ｐ＋型ボディ・コンタクト領域イオン注入工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−５：コバルト膜スパッタリング工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ８−６：不要コバルト膜除去工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ９：ＰＳＧ−ＣＶＤ工程）に関するデバイス断面フロー図である。 本願発明の第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の製造方法に対応する製造プロセス（ステップ１０：ソース・コンタクト溝用開口形成工程）に関するデバイス断面フロー図である。 本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置の第２のチップ上面レイアウトを示すチップ平面図（周辺の詳細は図示の都合により一部省略している。）である。 本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性を説明するためのゲート電極等（線状パターン）の平面パターン部分拡大図である。 本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性を説明するためのゲート電極等（Ｔ字パターン）の平面パターン部分拡大図である。 本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性を説明するためのゲート電極等（Ｌ字パターン）の平面パターン部分拡大図である。 本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置に関するリソグラフィ特性を説明するためのゲート電極等の平面パターンのコーナ部の部分拡大図である。 本願発明の第１から第６の実施の形態（第１の実施の形態に具体的に対応している。また、第２から６実施の形態にも、ストッパ膜の有無以外ほぼ具体的に対応している。更に、第７の実施の形態にも、ガードリング等のチップ周辺構造については、ほぼ対応している）のパワーＭＩＳＦＥＴを有する半導体装置のガードリング部及びチップ端部まで含めたチップ全体上面図である。 図６５図のＤ−Ｄ’断面に対応する裏面電極まで含めたチップ端部模式断面図である。 本願発明の第１から第６の実施の形態のパワーＭＩＳＦＥＴを有する半導体装置と比較するためのパワーＭＩＳＦＥＴを有する半導体装置（比較例）の要部断面を含む斜視図（図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。 本願発明の第６の実施の形態（アクティブ側サイド・ウォール型自己整合コバルト・サリサイド方式）のパワーＭＩＳＦＥＴを有する半導体装置の要部断面を含む斜視図（理解を容易にするために、上層のアルミニウム系メタル層およびその下層のＰＳＧ層を除去している。図面に向かって右側の断面が図３のＡ−Ａ’断面に、左側の断面が図３のＢ−Ｂ’断面に、ほぼ対応している。）である。
符号の説明
１ ｎ＋型単結晶シリコン基板（チップまたはウエハの基板部分、製造工程においては上層絶縁膜及び導電膜構造を含めたウエハ又はチップ）
２ ｎ型エピタキシャル・シリコン層（ドリフト領域）
３ ｐ型チャネル領域（ｐ型ボディ領域またはｐ型チャネル不純物ドープ層）またはｐ型チャネル領域となるべき部分
３ｍ チャネル拡散領域への不純物導入用のレジスト膜開口
４ ゲート絶縁膜
５ ポリシリコン・ゲート電極（トレンチ・ゲート５）
５ａ （アクティブ領域の）ポリシリコン・ゲート電極の上面（最上面又は上面主要部）
５ｂ （ゲート・コンタクト領域の）ポリシリコン・ゲート電極の上面（最上面又は上面主要部）
５ｃ 遮蔽トレンチ・ゲート（または遮蔽トレンチ・ゲートが配置される領域）
６ ｎ＋ソース領域（ソース拡散層、ソース領域またはソース不純物ドープ領域）
６ｍ ｎ＋ソース領域への不純物導入用のレジスト膜開口
７ シリコン酸化膜スペーサ（スペーサ用ＣＶＤシリコン酸化膜）
８ （半導体基板内の）ソース・コンタクト溝（ソース・コンタクト部）
８ａ ソース・コンタクト溝用絶縁膜開口（ソース・コンタクト・ホール）
８ｃ 周辺のチャネル・コンタクト溝
８ｄ 周辺のチャネル・コンタクト・ホール
９ （ゲート電極上面内の）ゲート・コンタクト溝（ゲート・コンタクト部）
９ｂ ゲート・コンタクト溝用絶縁膜開口（ゲート・コンタクト・ホール）
１０ ゲート・コンタクト領域（ゲート電極上面とゲート・メタル配線のコンタクト部）
１１ ゲート・メタル配線（ゲート・パッドへのゲート電極引き出しのためのアルミニウム系配線層）
１２ ソース・メタル電極（ソース・パッドへのソース・コンタクト引き出しのためのアルミニウム系配線層又は電極）
１４ ソース・パッド
１５ ゲート・パッド
１６ アクティブ領域またはセル領域
１７ ｐ＋型ボディ・コンタクト領域
１８ 半導体チップ
１８ａ （半導体チップの）上面
１８ｂ （半導体チップの）裏面
１８ｐ 半導体チップ端部
１９ トレンチ・ゲート領域
２０ （ｎ＋型単結晶シリコン基板、ｎ型エピタキシャル・シリコン領域、ｐ型ボディ領域等全体）半導体基体又は半導体基板
２０ａ （半導体基体又は半導体基板の）上面またはデバイス主面
２１ フィールド熱酸化膜
２１ｂ フィールド熱酸化膜の上面
２２ （ゲート・コンタクト領域保護用）レジスト膜
２３ トレンチ
２４ ＰＳＧ膜（層間絶縁膜）
２５ （ボディ・コンタクト溝＆ゲート・コンタクト開口形成用）レジスト膜
２６ アルミニウム系配線層
２７ （ゲート・メタル配線＆ソース・メタル配線用）レジスト膜
２８ ファイナル・パッシベーション膜
２９ 窒化シリコン膜（エッチ・ストップ膜）
３１ コバルト膜
３２ コバルト・シリサイド膜（シリサイド層）
３３ （ゲート・コンタクト領域のフィールド熱酸化膜エッチ防止用）レジスト膜
３４ 異物（エッチング残留物）
３５ ガードリング
３６ 裏面ドレイン・メタル電極
３8 （ボディ・コンタクト上面コバルト・シリサイド膜内の）ソース・コンタクト溝（ソース・コンタクト部）
３９ ゲート電極上面のリセス部
４１ Ｔ字型トレンチ外周側面部
４２ Ｌ字型トレンチ外周側面部
Ｒ１ 直線型トレンチ・ゲートのレジスト・パターン端部
Ｒ２ 直線型トレンチ・ゲート端部
Ｒ３、Ｒ４ Ｔ字型トレンチ・ゲートのレジスト・パターン連結部内側
Ｒ５ Ｌ字型トレンチ・ゲートのレジスト・パターン屈曲部外側
Ｒ６ Ｌ字型トレンチ・ゲートのレジスト・パターン屈曲部内側
Ｒ７ Ｔ字型トレンチ・ゲートの連結部
Ｒ８ Ｌ字型トレンチ・ゲートの連結部

Claims (20)

  1. パワーＭＩＳＦＥＴを有し、以下を含む半導体装置：
    （ａ）デバイス主面を有する半導体基板；
    （ｂ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのアクティブ領域；
    （ｃ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
    （ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
    （ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
    （ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極、
    ここで、前記アクティブ領域および前記ゲート・コンタクト領域における前記ゲート電極の各最上面は、相互に、ほぼ同じ高さにある。
  2. 前記１項の半導体装置において、更に、以下を含む：
    （ｇ）前記ゲート・コンタクト領域の一部の前記半導体基板の前記デバイス主面上に設けられたフィールド絶縁膜。
  3. 前記１項の半導体装置において、更に、以下を含む：
    （ｈ）前記ゲート電極の周辺に設けられたサイド・ウォール・スペーサ。
  4. 前記２項の半導体装置において、更に、以下を含む：
    （ｉ）前記フィールド絶縁膜上を覆う窒化シリコンを主要な成分とするエッチング・ストッパ膜。
  5. 前記１項の半導体装置において、前記ゲート電極は、以下の平面構造を含む：
    （ｆ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
    （ｆ２）前記複数の直線状ゲート電極主要部の隣接する各々の対を１箇所以上で相互に連結するゲート電極連結部。
  6. 前記１項の半導体装置において、前記ゲート電極は、以下の平面構造を含む：
    （ｆ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
    （ｆ３）前記複数の直線状ゲート電極主要部の隣接する各々の対の間に両側のソース領域を分離するように、前記半導体基板の前記デバイス主面に設けられたソース・コンタクト溝。
  7. パワーＭＩＳＦＥＴを有し、以下を含む半導体装置：
    （ａ）デバイス主面を有する半導体基板；
    （ｂ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのアクティブ領域；
    （ｃ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
    （ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
    （ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
    （ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極；
    （ｇ）前記ゲート・コンタクト領域の一部の前記半導体基板の前記デバイス主面上に設けられたフィールド絶縁膜、
    ここで、前記ゲート電極の最上面は、前記フィールド絶縁膜の最上面と比較して、実質的に高くない。
  8. 前記７項の半導体装置において、更に、以下を含む：
    （ｉ）前記フィールド絶縁膜上を覆う窒化シリコンを主要な成分とするエッチング・ストッパ膜。
  9. 前記７項の半導体装置において、前記ゲート電極は、以下の平面構造を含む：
    （ｆ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
    （ｆ２）前記複数の直線状ゲート電極主要部の隣接する各々の対を１箇所以上で相互に連結するゲート電極連結部。
  10. 前記７項の半導体装置において、前記ゲート電極は、以下の平面構造を含む：
    （ｆ１）相互に、ほぼ平行に並んだ複数の直線状ゲート電極主要部；
    （ｆ３）前記複数の直線状ゲート電極主要部の隣接する各々の対の間に両側のソース領域を分離するように、前記半導体基板の前記デバイス主面に設けられたソース・コンタクト溝。
  11. （ａ）デバイス主面を有する半導体基板；
    （ｂ）前記デバイス主面上のパワーＭＩＳＦＥＴのアクティブ領域；
    （ｃ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
    （ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
    （ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
    （ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極、
    を含み、且つ、前記アクティブ領域および前記ゲート・コンタクト領域における前記ゲート電極の各最上面は、相互に、ほぼ同じ高さにある半導体装置の製造方法であって、以下の工程を含む：
    （Ｉ）前記デバイス主面上において、前記ゲート電極の周辺に第１の絶縁膜によりサイド・ウォール・スペーサを形成する工程；
    （ＩＩ）前記工程（Ｉ）の後、前記デバイス主面上のほぼ全面に第２の絶縁膜を形成する工程；
    （ＩＩＩ）前記工程（ＩＩ）の後、前記第２の絶縁膜に、前記ゲート・コンタクト領域内の前記ゲート電極の上面に達する第１の貫通孔を形成する工程。
  12. 前記１１項の半導体装置の製造方法において、更に、以下の工程を含む：
    （ＩＶ）前記工程（Ｉ）の後、前記工程（ＩＩ）の前に、前記ゲート電極および前記サイド・ウォール・スペーサの上面を含む前記デバイス主面上に、窒化シリコンを主要な成分とするエッチング・ストッパ膜を形成する工程。
  13. 前記１１項の半導体装置の製造方法において、更に、以下の工程を含む：
    （Ｖ）前記工程（ＩＩＩ）と実質的に同時に、前記第２の絶縁膜に、前記アクティブ領域内の前記デバイス主面に達する第２の貫通孔を形成する工程。
  14. 前記１３項の半導体装置の製造方法において、更に、以下の工程を含む：
    （ＶＩ）前記工程（ＩＩＩ）の後、前記第１の貫通孔を前記ゲート電極内部に延長する工程。
  15. 前記１４項の半導体装置の製造方法において、更に、以下の工程を含む：
    （ＶＩＩ）前記工程（ＶＩ）と実質的に同時に、前記第２の貫通孔を前記デバイス主面を超えて延長する工程。
  16. （ａ）デバイス主面を有する半導体基板；
    （ｂ）前記デバイス主面上のパワーＭＩＳＦＥＴのアクティブ領域；
    （ｃ）前記デバイス主面上の前記パワーＭＩＳＦＥＴのゲート・コンタクト領域；
    （ｄ）前記半導体基板の前記デバイス主面の前記アクティブ領域および前記ゲート・コンタクト領域に渡って設けられたトレンチ；
    （ｅ）前記トレンチの内面に形成されたゲート絶縁膜；
    （ｆ）前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれ、上面が前記デバイス主面より上方に突出したゲート電極；
    （ｇ）前記ゲート・コンタクト領域の一部の前記半導体基板の前記デバイス主面上に設けられたフィールド絶縁膜、
    を含み、且つ、前記ゲート電極の最上面は、前記フィールド絶縁膜の最上面と比較して、実質的に高くない半導体装置の製造方法であって、以下の工程を含む：
    （Ｉ）前記デバイス主面上のほぼ全面に第１の絶縁膜を形成する工程；
    （ＩＩ）前記工程（Ｉ）の後、前記第１の絶縁膜に、前記ゲート・コンタクト領域内の前記ゲート電極の上面に達する第１の貫通孔を形成する工程。
  17. 前記１１項の半導体装置の製造方法において、更に、以下の工程を含む：
    （ＩＩＩ）前記工程（Ｉ）の前に、前記ゲート電極および前記フィールド絶縁膜の上面を含む前記デバイス主面上に、窒化シリコンを主要な成分とするエッチング・ストッパ膜を形成する工程。
  18. 前記１６項の半導体装置の製造方法において、更に、以下の工程を含む：
    （ＩＶ）前記工程（ＩＩ）と実質的に同時に、前記第１の絶縁膜に、前記アクティブ領域内の前記デバイス主面に達する第２の貫通孔を形成する工程。
  19. 前記１８項の半導体装置の製造方法において、更に、以下の工程を含む：
    （Ｖ）前記工程（ＩＩ）の後、前記第１の貫通孔を前記ゲート電極内部に延長する工程。
  20. 前記１９項の半導体装置の製造方法において、更に、以下の工程を含む：
    （ＶＩ）前記工程（Ｖ）と実質的に同時に、前記第２の貫通孔を前記デバイス主面を超えて延長する工程。
JP2008190971A 2008-07-24 2008-07-24 半導体装置および半導体装置の製造方法 Pending JP2010028029A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008190971A JP2010028029A (ja) 2008-07-24 2008-07-24 半導体装置および半導体装置の製造方法
US12/491,997 US7977739B2 (en) 2008-07-24 2009-06-25 Semiconductor device and manufacturing method for semiconductor device
US13/076,833 US20110177663A1 (en) 2008-07-24 2011-03-31 Semiconductor device and manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008190971A JP2010028029A (ja) 2008-07-24 2008-07-24 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010028029A true JP2010028029A (ja) 2010-02-04

Family

ID=41567866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008190971A Pending JP2010028029A (ja) 2008-07-24 2008-07-24 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7977739B2 (ja)
JP (1) JP2010028029A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147299A (ja) * 2008-12-19 2010-07-01 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2014168171A1 (ja) * 2013-04-11 2014-10-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2014212358A (ja) * 2014-08-22 2014-11-13 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5503735B2 (ja) * 2010-03-30 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8319256B2 (en) * 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
JP6084357B2 (ja) * 2011-11-02 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置
KR101841445B1 (ko) 2011-12-06 2018-03-23 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법
JP5848142B2 (ja) * 2012-01-25 2016-01-27 ルネサスエレクトロニクス株式会社 縦型プレーナパワーｍｏｓｆｅｔの製造方法
US9257279B2 (en) * 2012-03-29 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mask treatment for double patterning design
CN103426916B (zh) 2012-05-14 2018-12-04 恩智浦美国有限公司 功率mosfet结构及方法
CN103489862B (zh) 2012-06-12 2018-05-22 恩智浦美国有限公司 功率mosfet电流传感结构和方法
US8951867B2 (en) 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US8809948B1 (en) * 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
US9136377B2 (en) * 2013-03-11 2015-09-15 Alpha & Omega Semiconductor, Inc. High density MOSFET array with self-aligned contacts delimited by nitride-capped trench gate stacks and method
CN105103245B (zh) * 2013-04-04 2019-02-19 罗姆股份有限公司 复合芯片构件、电路组件及电子设备
US8980714B2 (en) * 2013-07-03 2015-03-17 Infineon Technologies Dresden Gmbh Semiconductor device with buried gate electrode structures
US8987090B2 (en) * 2013-07-03 2015-03-24 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with device separation structures
CN104701169A (zh) * 2013-12-06 2015-06-10 上海华虹宏力半导体制造有限公司 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
US10529845B2 (en) 2018-03-09 2020-01-07 Infineon Technologies Austria Ag Semiconductor device
CN111599860B (zh) * 2019-02-20 2023-10-13 联华电子股份有限公司 金属氧化物半导体晶体管及其制造方法
US11217690B2 (en) 2019-09-16 2022-01-04 Infineon Technologies Austria Ag Trench field electrode termination structure for transistor devices
JP2022015781A (ja) * 2020-07-10 2022-01-21 三菱電機株式会社 半導体装置
US11393907B2 (en) 2020-08-12 2022-07-19 Infineon Technologies Austria Ag Transistor device with buried field electrode connection
US20230268421A1 (en) * 2022-02-21 2023-08-24 Stmicroelectronics S.R.L. Method for auto-aligned manufacturing of a trench-gate mos transistor, and shielded-gate mos transistor
CN116314309B (zh) * 2023-05-23 2023-07-25 四川奥库科技有限公司 逆导型igbt器件的背面栅结构及其加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007133426A2 (en) * 2006-04-29 2007-11-22 Alpha & Omega Semiconductor, Ltd. Enhancing schottky breakdown voltage (bv) without affecting an integrated mosfet-schottky device layout
JP2008042056A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223705A (ja) 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
JP3933811B2 (ja) 1999-03-25 2007-06-20 株式会社ルネサステクノロジ 半導体装置の製造方法
US6706604B2 (en) * 1999-03-25 2004-03-16 Hitachi, Ltd. Method of manufacturing a trench MOS gate device
JP4219630B2 (ja) 2002-07-17 2009-02-04 株式会社豊田中央研究所 トレンチゲート型半導体装置とその製造方法
JP2006202931A (ja) 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007133426A2 (en) * 2006-04-29 2007-11-22 Alpha & Omega Semiconductor, Ltd. Enhancing schottky breakdown voltage (bv) without affecting an integrated mosfet-schottky device layout
JP2009535849A (ja) * 2006-04-29 2009-10-01 アルファ アンド オメガ セミコンダクター，リミテッド 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める
JP2008042056A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147299A (ja) * 2008-12-19 2010-07-01 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2014168171A1 (ja) * 2013-04-11 2014-10-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6061023B2 (ja) * 2013-04-11 2017-01-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2014168171A1 (ja) * 2013-04-11 2017-02-16 富士電機株式会社 半導体装置および半導体装置の製造方法
US9673309B2 (en) 2013-04-11 2017-06-06 Fuji Electric Co., Ltd. Semiconductor device and method for fabricating semiconductor device
JP2014212358A (ja) * 2014-08-22 2014-11-13 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20110177663A1 (en) 2011-07-21
US20100019314A1 (en) 2010-01-28
US7977739B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
JP2010028029A (ja) 半導体装置および半導体装置の製造方法
JP6253885B2 (ja) 縦型パワーｍｏｓｆｅｔ
JP6008377B2 (ja) Ｐチャネル型パワーｍｏｓｆｅｔ
US9231082B2 (en) Power semiconductor device having gate electrode coupling portions for etchant control
US20160126345A1 (en) Semiconductor device and method for manufacturing the same
JP5202473B2 (ja) 半導体装置の製造方法
US9947762B2 (en) MOS devices with mask layers and methods for forming the same
TWI615981B (zh) 半導體器件
TW201539750A (zh) 半導體裝置
US7391083B2 (en) Semiconductor device and a method of manufacturing the same
JP2006013487A (ja) 半導体装置におけるセルフアラインドコンタクトを形成する製造方法
TWI599048B (zh) 半導體結構及其製造方法
JP2011199109A (ja) パワーｍｏｓｆｅｔ
EP3217434B1 (en) Semiconductor device capable of high-voltage operation
JP2011243859A (ja) 半導体装置および半導体装置の製造方法
JP2014175640A (ja) 縦型複合パワーｍｏｓｆｅｔ
JP5624816B2 (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US20100117157A1 (en) Semiconductor device
TWI588991B (zh) 溝槽式功率半導體元件
JP2019046874A (ja) 半導体装置の製造方法
JP2011029675A (ja) 半導体装置
JP6034354B2 (ja) 半導体装置の製造方法
JP2007067249A (ja) 半導体装置およびその製造方法
JP2012119559A (ja) 半導体装置及びその製造方法
JP2007116042A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131024