JP3933811B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3933811B2 JP3933811B2 JP08166799A JP8166799A JP3933811B2 JP 3933811 B2 JP3933811 B2 JP 3933811B2 JP 08166799 A JP08166799 A JP 08166799A JP 8166799 A JP8166799 A JP 8166799A JP 3933811 B2 JP3933811 B2 JP 3933811B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- gate
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 172
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 71
- 230000000694 effects Effects 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、トレンチゲート構造の半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電力増幅回路、電源回路、コンバータ或は電源保護回路等にはパワートランジスタが用いられているが、これらのパワートランジスタには大電力を扱うために高耐圧化及び大電流化が要求される。
【０００３】
ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の場合には、大電流化を達成する方法として、チャネル幅を増大させることによって容易に達成できる。そして、このようなチャネル幅の増大を行なうことによってチップ面積が増大するのを回避するために、例えばメッシュゲート構造が用いられている。
【０００４】
メッシュゲート構造では、ゲートが平面的に格子状に配置されており、このため単位チップ面積当りのチャネル幅を大きくすることができる。メッシュゲート構造のＦＥＴについてはオーム社刊「半導体ハンドブック」第４２９頁乃至第４３０頁に記載されている。
従来、このようなパワーＦＥＴには、工程が簡単でありゲート絶縁膜となる酸化膜の形成が容易なことからプレーナ構造のものが用いられてきた。
【０００５】
しかしながら、ＦＥＴではゲート長によってチャネル長が決まるために、プレーナ構造のＦＥＴでは、ゲートを細くした場合にはチャネル長が短くなり短チャネル効果が生じる、或はゲートが同時に配線の機能をもっているために、ゲートを細くした場合には許容電流が減少してしまう等の問題があり、微細化には限界がある。このため、更にセルの集積度を向上させることが可能であり、加えてオン抵抗を低減させることができる等の理由からトレンチゲート構造のＦＥＴが考えられた。
【０００６】
トレンチゲート構造とは、半導体基板主面に延設した溝に絶縁膜を介してゲートとなる導体層を設け、前記主面の深層部をドレイン領域とし、前記主面の表層部をソース領域とし、前記ドレイン領域及びソース領域間の半導体層をチャネル形成領域とするものである。
この種のトレンチゲート構造のＭＩＳＦＥＴは、例えば特開平８−２３０９２号公報に開示されている。
【０００７】
【発明が解決しようとする課題】
素子の微細化が進展することにより、ソース領域もよりシャロー化が進められる。シャロー化が進むことによって、ソース領域が薄くなり、この薄いソース領域に対して、トレンチゲートを正確に位置させることが困難となってくる。トレンチゲートの誤差によって、トレンチゲートがソース領域から外れてしまうソースオフセットが発生した場合には、このソースオフセットによってＦＥＴとして機能しなくなってしまう。
【０００８】
素子の微細化が進展することにより、ソース領域もよりシャロー化が進められる。シャロー化が進むことによって、ソース領域が薄くなり、この薄いソース領域に対して、トレンチゲートを正確に位置させることが困難となってくる。
【０００９】
また、ゲート絶縁膜の端部が、前記溝の角部に位置するために、トレンチゲート形成の過程にて損傷を受けることがあり、このようなゲート絶縁膜の不良によって、素子の動作不良が生じることがある。
【００１０】
本発明の課題は、このような問題を解決し、ソースオフセットの発生を防止することが可能な技術を提供することにある。
本発明の課題は、このような問題を解決し、ゲート絶縁膜の損傷を防止することが可能な技術を提供することにある。
本発明の課題は、シャロー化を図ったトレンチゲート構造のＦＥＴを提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のＦＥＴを有する半導体装置において、前記溝内及び溝周縁の半導体基板主面上にトレンチゲート導体層及びゲート絶縁膜を形成する。
【００１２】
また、その製造方法において、半導体層主面に絶縁膜を形成し、前記絶縁膜をトレンチゲートに対応したパターンにパターニングし、前記パターニングした絶縁膜をマスクとして半導体基板層にトレンチゲートの形成される溝を形成し、前記絶縁膜の側面を、等方性のエッチングによって、前記溝の上端から後退させ、前記溝内及び溝周縁の半導体基板主面上にゲート絶縁膜及びトレンチゲートとなる導体層を形成し、しかる後に前記溝内のゲート絶縁膜に接するチャネル領域及びソース領域を形成する。
【００１３】
【作用】
上述した手段によれば、トレンチゲート導体層の上面を、前記半導体基板主面よりも高く形成することにより、ソースオフセットを防止することが可能となる。また、前記溝周縁の半導体基板主面上にゲート絶縁膜及びトレンチゲートとなる導体層ゲート絶縁膜及びゲートの導体層が形成されているため、ゲート絶縁膜端部の損傷を防止することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
図１は、本発明の一実施の形態の半導体装置の要部となるトレンチゲート構造のパワーＭＩＳＦＥＴを示す平面図であり、図２は、図１に示すＭＩＳＦＥＴの等価回路図である。図３は、図１中ａ部を拡大して示す要部平面図であり、図４は、図３中のａ−ａ線に沿った縦断面図である。
【００１６】
本実施の形態のＭＩＳＦＥＴは、例えば単結晶珪素からなるｎ＋型半導体基体１に、例えばエピタキシャル成長によってエピタキシャル層２を形成した半導体基板に形成される。このＭＩＳＦＥＴは、半導体基板の外周に沿って矩形環状に設けられ、角部内側に矩形部分を有するプレート状のフィールド絶縁膜３（図３中にても二重斜線を付す）によって囲まれた領域内に形成されている。
【００１７】
前記領域内には、平面形状が六角形或いは扁平八角形となっているトレンチゲート構造のセルを規則的に複数配置し、各ゲートが平面的に格子状に配置され各セルを並列接続したメッシュゲート構造で構成される。
【００１８】
各セルでは、半導体基体１上に形成されたｎ−型の第１半導体層２ａがドレイン領域となり、第１半導体層２ａ上に形成されたｐ型の第２半導体層２ｂがチャネルの形成されるベース領域となり、第２半導体層２ｂ上に形成されたｎ＋型の第３半導体層２ｃがソース領域となる縦型ＦＥＴとなっている。
【００１９】
トレンチゲート４は、半導体基板主面からドレイン領域となるｎ−型第２半導体層２ａに達する溝にゲート絶縁膜５を介して形成される。トレンチゲート４としては、例えば不純物が導入された多結晶珪素を用い、ゲート絶縁膜５としては、例えば、２７ｎｍ程度の熱酸化膜と、５０ｎｍ程度の堆積膜とを順次形成した多層膜で構成されている。
【００２０】
後述する図１９乃至図２１に示すように、本実施の形態のトレンチゲート４の上面は、ソース領域となる第３半導体層２ｃの表面即ち半導体基板主面よりも高く形成されている。この構成によって、ソース領域がシャロー化しても、トレンチゲート４がソース領域からはずれるソースオフセットを防止することができる。また、トレンチゲート４の上面は、略平坦或いは凸状に形成されていることが望ましい。
【００２１】
また、トレンチゲート４及びゲート絶縁膜５が、前記溝周縁の半導体基板主面上にも形成されている。この構成によって、ゲート絶縁膜５の不良を防止することができる。
【００２２】
前述の如く、隣接するセルのトレンチゲート４は互いに接続されており、外周に位置するセルの各トレンチゲート４は半導体チップの外周部近傍にて、例えば多結晶珪素を用いたゲート配線６と接続されている。
【００２３】
ゲート配線６は、層間絶縁膜７を介して上層に形成され、例えばシリコンを含有させたアルミニウムを用いたゲートガードリング８（図３中では破線にて部分的に示す）と電気的に接続されている。ゲートガードリング８は、フィールド絶縁膜３の矩形部分に設けられた矩形形状のゲート電極９（図３中では破線にて部分的に示す）と一体に形成され、ゲート電極９にゲート４の接続領域（図１中破線にて示す）が設けられている。
【００２４】
ソースとなる第３半導体層２ｃには、半導体基板主面上に層間絶縁膜７を介して上層に形成され、例えばシリコンを含有させたアルミニウムを用いたソース配線１０（図３中では破線にて部分的に示す）が電気的に接続されている。ソース配線１０は、ソース配線１０にソースとなる第３半導体層２ｃの接続領域（図１中破線にて示す）が設けられている。このソース配線１０は、ソースとなる第３半導体層２ｃの他に、ベース電位を一定とするために、第２半導体層２ｂに設けられたｐ＋型のコンタクト層１１にも電気的に接続されている。
【００２５】
また、図２，図３或いは図４に示されているように、ゲートとソースとの間には、ソースからのサージに対して、ゲート絶縁膜５の破壊を防止するバックトゥバック構成の保護ダイオード１２が設けられている。図５は保護ダイオード１２を拡大して示す縦断面図であり、保護ダイオード１２はｎ＋型半導体領域１２ａとｐ型半導体領域１２ｂとが交互に同心環状に形成されており、両端のｎ＋型半導体領域１２ａに夫々ゲート電極９及びソース配線１０が電気的に接続されている。
【００２６】
また、フィールド絶縁膜３の外周には半導体基板主面に設けたｎ＋型の半導体領域１３ａに、例えばシリコンを含有させたアルミニウムを用いた配線１３ｂ（図３中では破線にて部分的に示す）を接続したソースガードリング１３が設けられており、ソースガードリング１３の配線１３ｂも、ソース配線１０と同様に、保護ダイオード１２のｎ＋型半導体領域１２ａに接続されている。
【００２７】
なお、ゲート配線６及びゲートガードリング８は、、矩形環状に設けられたフィールド絶縁膜３上に設けられ、ゲート電極９及び保護ダイオード１２は、フィールド絶縁膜３の角部に設けた矩形部分上に設けられている。
【００２８】
また、矩形環状のフィールド絶縁膜３に沿って、その下部にはｐ型ウエル１４が形成されており、このｐ型ウエル１４にゲート絶縁膜５を介してトレンチゲート４の終端部を接続することによって、フィールド絶縁膜３下に空乏層をなだらかに伸ばして空乏層の不連続を防止することができるので、トレンチゲート４終端部の電界を緩和する電界緩和部としてｐ型ウエル１４が機能する。
【００２９】
半導体基板主面の全面には、ゲートガードリング８，ゲート電極９，ソース配線１０，ソースガードリング１３を覆い、例えば、テトラエトキシシラン（ＴＥＯＳ）ガスをソースガスの主体とするプラズマＣＶＤ法による酸化珪素膜及びポリイミドを用いた保護絶縁膜１５が形成され、この保護絶縁膜１５に、ゲート電極９及びソース配線１０を部分的に露出させる開口を設け、この開口によって露出するゲート電極９及びソース配線１０が、ゲート及びソースの接続領域となり、この接続領域にワイヤボンディング等により電気的な接続が行なわれる。
【００３０】
ドレインの接続領域としては、半導体基板裏面の全面に、ｎ＋型半導体基板１と導通するドレイン電極１６が、例えばニッケル，チタン，ニッケル，銀を積層した積層膜として形成され、このドレイン電極１６を例えば導電性の接着材によってリードフレームに接続することによって電気的な接続が行なわれる。
【００３１】
続いて、前述した半導体装置の製造方法を図６乃至図２５を用いて説明する。
先ず、例えばヒ素（Ａｓ）が導入された単結晶珪素からなるｎ＋型半導体基体１上に、エピタキシャル成長によって半導体基体１よりも低濃度のｎ−型のエピタキシャル層２を５μｍ程度形成する。次に、この半導体基板の主面に６００ｎｍ程度の酸化珪素膜を、例えば熱酸化法で形成し、この酸化珪素膜上にホトリソグラフィによってマスクを形成し、このマスクを用いたエッチングによって、半導体基板の外周に沿って矩形環状に、角部内側に矩形部分を有するプレート状のフィールド絶縁膜３を形成する。この後、このフィールド絶縁膜３の内周に沿ってホトリソグラフィによってマスクを形成し、このマスクを用いた例えばボロン（Ｂ）のイオン打込みを行ない、導入した不純物を拡散させて、電界緩和部となるｐ型のウエル１４を形成する。この状態を図６に示す。なお、ｐ型のウエル１４の不純物濃度は、例えば第２半導体層２ｂと等しい又はそれより低く構成される。
【００３２】
次に、半導体基板主面に熱酸化により６００ｎｍ程度の比較的厚い絶縁膜１７を形成し、フィールド絶縁膜３によって囲まれたセル形成領域内の絶縁膜１７に、各ゲートが平面的に格子状に配置されたメッシュゲート構造のトレンチゲートのパターンのレジストマスク１８をホトリソグラフィによって形成し、このレジストマスク１８を用いたエッチングによって、前記パターンの半導体基板主面を露出させる開口を設ける。この状態のトレンチゲート部分を拡大して図７に示す。
【００３３】
次に、この絶縁膜１７をマスクとして、ドライエッチングによって、半導体基板主面に例えば深さ１．６μｍ程度の溝を形成する。この状態を図８に示す。
【００３４】
次に、前記ドライエッチングによって形成した溝に、等方性のウエットエッチング及びケミカルドライエッチングを行ない、前記溝の底面縁部の角部を緩和し、併せて、絶縁膜１７の側面を前記溝の上端から後退させる。この状態を図９に示す。
【００３５】
次に、２７ｎｍ程度の熱酸化膜に５０ｎｍ程度のＣＶＤ（Chemical Vapor Diposition）による酸化珪素膜を積層したゲート絶縁膜５を形成する。この状態を図１０及び図１１に示す。
【００３６】
次に、前記溝内を含む半導体基板主面全面にトレンチゲート４の導電膜となる多結晶珪素膜４´をＣＶＤにより形成する。この多結晶珪素膜４´には抵抗値を低減する不純物（例えばリン）がその堆積中又は堆積後に導入される。不純物濃度は１Ｅ１８／ｃｍ3乃至１Ｅ２１／ｃｍ3程度とする。この状態を図１２及び図１３に示す。
【００３７】
続いて、多結晶珪素膜４´をエッチング除去して、前記溝内にトレンチゲート４を形成する。このエッチング処理によって、同時に、フィールド絶縁膜３の矩形環状部分の上に、トレンチゲート４と接続されたゲート配線６及び矩形部分上にゲート電極９下地となる多結晶珪素膜９ａを形成する。この状態を図１４及び図１５に示す。
【００３８】
次に、半導体基板主面上に残存する余分の絶縁膜１７を除去し、半導体基板主面を露出させる。この状態を図１６及び図１７に示す。
【００３９】
この状態で、前述の等方性のエッチングによって絶縁膜１７が後退しているために、ゲート絶縁膜５及びトレンチゲート４の導体膜が、前記溝の周縁のソース領域となる第３半導体層２ｃの表面即ち半導体基板主面上にも形成されている。即ち、ゲート絶縁膜５及びトレンチゲート４の導体膜が前記溝の周縁を覆い、トレンチゲート４に恰もひさしが設けられたようになり、このひさしにより溝の角部にてゲート絶縁膜５が損傷を受けるのを防止することができる。また、絶縁膜１７の後退が自己整合的に行なわれるため、最小限の寸法にて溝の周縁を覆うことができる。
【００４０】
次に、酸化珪素からなる絶縁膜１２ｃを形成した後、絶縁膜１２ｃの上に多結晶珪素膜を堆積させ、この多結晶珪素膜にｐ型の不純物の導入を行ない、フィールド絶縁膜３の矩形部分上にゲート電極９の多結晶珪素膜９ａを囲む同心環状にパターニングする。絶縁膜１２ｃは、このパターニングの際、トレンチゲート４及びゲート配線６がパターニングされるのを防ぐエッチングストッパとして作用する。その後、ｎ＋型半導体領域１２ａを例えばイオン注入によって形成し、ｎ＋型半導体領域１２ａとｐ型半導体領域１２ｂとが交互に同心環状に形成された保護ダイオード１２を形成する。この状態を図１８に示す。
【００４１】
次に、エピタキシャル層２の全面にｐ型不純物（例えばボロン）のイオン打込みを行ない、１１００℃程度の１％Ｏ2を含む窒素ガス雰囲気中にて約１００分程度の拡散処理（第１の熱処理）を行い、チャネル形成領域となるｐ型の第２半導体層２ｂを形成する。続いて、ｎ型不純物（例えばヒ素）を選択的にイオン打込みして、９５０℃程度の１％Ｏ2を含む窒素ガス雰囲気中にて約３０分程度のアニール処理（第２の熱処理）を行ない、ソース領域となる第３半導体層２ｃを形成する。
【００４２】
ＦＥＴとして機能するためには、第２半導体層２ｂ及び第３半導体層２ｃがトレンチゲート４の前記ひさしの下に回り込み、前記溝内に設けられたゲート絶縁膜５に接することが重要である。本発明によればチャネルを制御するために、第１の熱処理と第２の熱処理とは、前述のように、夫々独立して行なう。
【００４３】
そして、これらの不純物導入が行なわれないエピタキシャル層２の深部、具体的には第２半導体層２ｂと半導体基体１との間に位置するエピタキシャル層２が、ドレイン領域として機能する第１半導体層２ａとなる。なお、ｎ＋型半導体領域１２ａは、第１半導体層２ａと同じイオン打込みのプロセスで行なうことにより、工程数を低減してもよい。この状態を図１９及び図２０に示す。
【００４４】
このように、トレンチゲート４の上面が半導体基板主面よりも上に位置した状態で、イオン打込みにより、チャネル形成領域となる第２半導体層２ｂとソース領域とになる第３半導体層２ｃとを形成しているので、半導体基板２内において深さ方向のプロファイル及び第２半導体層２ｂ，第３半導体層２ｃの深さを正確に制御できるので、第２半導体層２ｂ，第３半導体層２ｃを薄くするシャロー化を進めることができる。即ち、第２半導体層２ｂの深さを正確に制御できるので、チャネル長を正確に制御することができる。
【００４５】
次に、半導体基板主面上の全面に、例えばＢＰＳＧ膜を５００ｎｍ程度堆積させ、層間絶縁膜７を形成する。
次に、ＣＨＦ3ガスを用いた異方性ドライエッチング処理を施し、層間絶縁膜７に、ソース領域となる第３半導体層２ｃ，ゲート配線６，ソースガードリング半導体領域１３ａ，保護ダイオード１２の接続領域を露出させる開口ＣＨ（Contact Hole）を設け、この開口内を含む半導体基板主面上の全面に例えばシリコンを含むアルミニウムからなる導電膜（金属膜）を形成し、この金属膜をパターニングして、ゲートガードリング８，ゲート電極９，ソース配線１０，ソースガードリング１３を形成する。この状態を図２１に示す。
【００４６】
コンタクト層１１に関して、従来は、半導体基板主面表面から第２半導体層２ｂに達するコンタクト層１１を形成し、このコンタクト層１１及びその周囲の第３半導体層２ｃにソース配線１０を接続していた。これに対して本実施の形態では、先ず、図２２に示すように第２半導体層２ｂに達する開口ＣＨをエッチングによって形成し、図２３に示すようにこの開口ＣＨによって露出した第２半導体層２ｂに直接ボロン等のｐ型不純物を導入する。この構成によってｐ型のコンタクト層１１が深く形成されるため、アバランシェ耐量が向上する。ソース形成の際にコンタクト層１１を覆うマスクが不要となるため、ホトレジスト工程が削減される。一方、ＩＣ化により、他の開口ＣＨでコンタクト部にコンタクト層１１が不必要な場合には、そのコンタクトを覆う別マスクを用いることにより、容易にソース配線１０が電気的に接続される開口ＣＨにのみコンタクト層１１を有するデバイスを作成できる。
【００４７】
また、その後、図２４に示すように本実施の形態では、前記開口ＣＨからの不純物導入後に、層間絶縁膜７の酸化珪素を半導体基板主面の珪素に対して選択的に除去するエッチングを行ない、開口ＣＨに対して自己整合で第３半導体層２ｃ表面を露出させる。図２５に示すようにこの構成によって第３半導体層２ｃとソース配線１０との接触面積が拡大するため、接続抵抗を低減することができる。
【００４８】
次に、例えばソースガスの主体としてテトラエトキシシラン（ＴＥＯＳ）ガスを用いたプラズマＣＶＤによる酸化珪素膜にポリイミドを塗布積層し、半導体基板主面の全面を覆う保護絶縁膜１５を形成し、この保護絶縁膜１５にゲート電極９及びソース配線１０の前記接続領域を露出させる開口を形成し、ｎ＋型半導体基体１の裏面に研削処理を施し、この裏面に例えば蒸着によりニッケル，チタン，ニッケル，銀を順次積層したドレイン電極１４を形成して、図４に示す状態となる。
【００４９】
なお、本実施の形態では電界緩和部としてｐ型ウエル１４を矩形環状に設けたが、電界緩和部としては、例えばフィールド絶縁膜３に開口を設けて、この開口から不純物を導入して、フィールド絶縁膜下にｐ型ウエル１４が環状に点在する構成としてもよい。この構成ではゲート配線６の形成後に電界緩和部を形成することができる。
【００５０】
（実施の形態２）
図２６に、本発明の他の実施の形態を示す。
本実施の形態では、前記実施の形態とは異なり、フィールド絶縁膜３を形成する工程によって、絶縁膜１７を併せて形成する。
以下、本実施の形態の半導体装置の製造方法を図２６を用いて説明する。
【００５１】
先ず、例えばヒ素（Ａｓ）が導入された単結晶珪素からなるｎ＋型半導体基体１上に、エピタキシャル成長によって半導体基体１よりも低濃度のｎ−型のエピタキシャル層２を５μｍ程度形成する。次に、この半導体基板の主面に６００ｎｍ程度の酸化珪素膜を、例えば熱酸化法で形成する。
【００５２】
次に、この酸化珪素膜上にホトリソグラフィによってマスクを形成し、このマスクを用いたエッチングによって、半導体基板の外周に沿って矩形環状に、角部内側に矩形部分を有するフィールド絶縁膜３を形成する。併せて、フィールド絶縁膜３によって囲まれたセル形成領域内の絶縁膜に、各ゲートが平面的に格子状に配置されたメッシュゲート構造のトレンチゲートのパターンのレジストマスクをホトリソグラフィによって形成し、このレジストマスクを用いたエッチングによって、前記パターンの半導体基板主面を露出させる開口を設けた絶縁膜１７を形成する。
以降の工程は、図７乃至図２５に示す、前記実施の形態と実質的に同様なのでその説明は省略する。
【００５３】
本実施の形態によれば、フィールド絶縁膜３と絶縁膜１７とを同一工程によって形成することにより、工程数を削減することができる。なお、本実施の形態では電界緩和部となるｐ型ウエルを省略したが、必要に応じて、例えばフィールド絶縁膜３に開口を設けて、この開口から不純物を導入して、フィールド絶縁膜下にｐ型ウエル１４が環状に点在する構成として電界緩和部を形成することができる。
【００５４】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば本発明は、パワーＭＩＳＦＥＴ以外にも、ＩＧＢＴ（Integrated Gate Bipolar Transistor）等にも適用が可能である。
【００５５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００５６】
（１）本発明によれば、トレンチゲート導体層の上面を、前記半導体基板主面よりも高く形成することによってソースオフセットを防止することができるという効果がある。
【００５７】
（２）本発明によれば、上記効果（１）により、ソースのシャロー化を進めることができるという効果がある。
【００５８】
（３）本発明によれば、上記効果（２）により、セルの微細化を進めることができるという効果がある。
【００５９】
（４）本発明によれば、トレンチゲートの形成される溝周縁の半導体基板主面上にトレンチゲート導体層及びゲート絶縁膜を形成することができるという効果がある。
【００６０】
（５）本発明によれば、上記効果（４）により、ゲート絶縁膜の損傷を防止することができるという効果がある。
【００６１】
（６）本発明によれば、チャネル形成領域及びソース領域は、トレンチゲート形成後に独立した熱処理制御により形成されるため、それらの領域のシャロー化が実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を示す平面図である。
【図２】本発明の一実施の形態である半導体装置の等価回路図である。
【図３】本発明の一実施の形態である半導体装置の要部を示す平面図である。
【図４】図３中のａ−ａ線に沿った部分縦断面図である。
【図５】本発明の一実施の形態である半導体装置の保護ダイオードを示す部分縦断面図である。
【図６】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図７】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図８】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図９】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１２】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１３】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１４】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１５】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１６】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１７】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１８】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１９】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図２０】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２１】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図２２】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２３】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２４】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２５】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２６】本発明の他の実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【符号の説明】
１…半導体基体、２…エピタキシャル層、２ａ…第１半導体層（ドレイン領域）、２ｂ…第２半導体層（チャネル形成領域）、２ｃ…第３半導体層（ソース領域）、３…フィールド絶縁膜、４…トレンチゲート、５…ゲート絶縁膜、６…ゲート配線、７…層間絶縁膜、８…ゲートガードリング、９…ゲート電極、１０…ソース配線、１１…コンタクト層、１２…保護ダイオード、１３…ソースガードリング、１４…ウエル、１５…保護絶縁膜、１６…ドレイン電極、１７…絶縁膜、１８…レジストマスク。
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、トレンチゲート構造の半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電力増幅回路、電源回路、コンバータ或は電源保護回路等にはパワートランジスタが用いられているが、これらのパワートランジスタには大電力を扱うために高耐圧化及び大電流化が要求される。
【０００３】
ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の場合には、大電流化を達成する方法として、チャネル幅を増大させることによって容易に達成できる。そして、このようなチャネル幅の増大を行なうことによってチップ面積が増大するのを回避するために、例えばメッシュゲート構造が用いられている。
【０００４】
メッシュゲート構造では、ゲートが平面的に格子状に配置されており、このため単位チップ面積当りのチャネル幅を大きくすることができる。メッシュゲート構造のＦＥＴについてはオーム社刊「半導体ハンドブック」第４２９頁乃至第４３０頁に記載されている。
従来、このようなパワーＦＥＴには、工程が簡単でありゲート絶縁膜となる酸化膜の形成が容易なことからプレーナ構造のものが用いられてきた。
【０００５】
しかしながら、ＦＥＴではゲート長によってチャネル長が決まるために、プレーナ構造のＦＥＴでは、ゲートを細くした場合にはチャネル長が短くなり短チャネル効果が生じる、或はゲートが同時に配線の機能をもっているために、ゲートを細くした場合には許容電流が減少してしまう等の問題があり、微細化には限界がある。このため、更にセルの集積度を向上させることが可能であり、加えてオン抵抗を低減させることができる等の理由からトレンチゲート構造のＦＥＴが考えられた。
【０００６】
トレンチゲート構造とは、半導体基板主面に延設した溝に絶縁膜を介してゲートとなる導体層を設け、前記主面の深層部をドレイン領域とし、前記主面の表層部をソース領域とし、前記ドレイン領域及びソース領域間の半導体層をチャネル形成領域とするものである。
この種のトレンチゲート構造のＭＩＳＦＥＴは、例えば特開平８−２３０９２号公報に開示されている。
【０００７】
【発明が解決しようとする課題】
素子の微細化が進展することにより、ソース領域もよりシャロー化が進められる。シャロー化が進むことによって、ソース領域が薄くなり、この薄いソース領域に対して、トレンチゲートを正確に位置させることが困難となってくる。トレンチゲートの誤差によって、トレンチゲートがソース領域から外れてしまうソースオフセットが発生した場合には、このソースオフセットによってＦＥＴとして機能しなくなってしまう。
【０００８】
素子の微細化が進展することにより、ソース領域もよりシャロー化が進められる。シャロー化が進むことによって、ソース領域が薄くなり、この薄いソース領域に対して、トレンチゲートを正確に位置させることが困難となってくる。
【０００９】
また、ゲート絶縁膜の端部が、前記溝の角部に位置するために、トレンチゲート形成の過程にて損傷を受けることがあり、このようなゲート絶縁膜の不良によって、素子の動作不良が生じることがある。
【００１０】
本発明の課題は、このような問題を解決し、ソースオフセットの発生を防止することが可能な技術を提供することにある。
本発明の課題は、このような問題を解決し、ゲート絶縁膜の損傷を防止することが可能な技術を提供することにある。
本発明の課題は、シャロー化を図ったトレンチゲート構造のＦＥＴを提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のＦＥＴを有する半導体装置において、前記溝内及び溝周縁の半導体基板主面上にトレンチゲート導体層及びゲート絶縁膜を形成する。
【００１２】
また、その製造方法において、半導体層主面に絶縁膜を形成し、前記絶縁膜をトレンチゲートに対応したパターンにパターニングし、前記パターニングした絶縁膜をマスクとして半導体基板層にトレンチゲートの形成される溝を形成し、前記絶縁膜の側面を、等方性のエッチングによって、前記溝の上端から後退させ、前記溝内及び溝周縁の半導体基板主面上にゲート絶縁膜及びトレンチゲートとなる導体層を形成し、しかる後に前記溝内のゲート絶縁膜に接するチャネル領域及びソース領域を形成する。
【００１３】
【作用】
上述した手段によれば、トレンチゲート導体層の上面を、前記半導体基板主面よりも高く形成することにより、ソースオフセットを防止することが可能となる。また、前記溝周縁の半導体基板主面上にゲート絶縁膜及びトレンチゲートとなる導体層ゲート絶縁膜及びゲートの導体層が形成されているため、ゲート絶縁膜端部の損傷を防止することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
図１は、本発明の一実施の形態の半導体装置の要部となるトレンチゲート構造のパワーＭＩＳＦＥＴを示す平面図であり、図２は、図１に示すＭＩＳＦＥＴの等価回路図である。図３は、図１中ａ部を拡大して示す要部平面図であり、図４は、図３中のａ−ａ線に沿った縦断面図である。
【００１６】
本実施の形態のＭＩＳＦＥＴは、例えば単結晶珪素からなるｎ＋型半導体基体１に、例えばエピタキシャル成長によってエピタキシャル層２を形成した半導体基板に形成される。このＭＩＳＦＥＴは、半導体基板の外周に沿って矩形環状に設けられ、角部内側に矩形部分を有するプレート状のフィールド絶縁膜３（図３中にても二重斜線を付す）によって囲まれた領域内に形成されている。
【００１７】
前記領域内には、平面形状が六角形或いは扁平八角形となっているトレンチゲート構造のセルを規則的に複数配置し、各ゲートが平面的に格子状に配置され各セルを並列接続したメッシュゲート構造で構成される。
【００１８】
各セルでは、半導体基体１上に形成されたｎ−型の第１半導体層２ａがドレイン領域となり、第１半導体層２ａ上に形成されたｐ型の第２半導体層２ｂがチャネルの形成されるベース領域となり、第２半導体層２ｂ上に形成されたｎ＋型の第３半導体層２ｃがソース領域となる縦型ＦＥＴとなっている。
【００１９】
トレンチゲート４は、半導体基板主面からドレイン領域となるｎ−型第２半導体層２ａに達する溝にゲート絶縁膜５を介して形成される。トレンチゲート４としては、例えば不純物が導入された多結晶珪素を用い、ゲート絶縁膜５としては、例えば、２７ｎｍ程度の熱酸化膜と、５０ｎｍ程度の堆積膜とを順次形成した多層膜で構成されている。
【００２０】
後述する図１９乃至図２１に示すように、本実施の形態のトレンチゲート４の上面は、ソース領域となる第３半導体層２ｃの表面即ち半導体基板主面よりも高く形成されている。この構成によって、ソース領域がシャロー化しても、トレンチゲート４がソース領域からはずれるソースオフセットを防止することができる。また、トレンチゲート４の上面は、略平坦或いは凸状に形成されていることが望ましい。
【００２１】
また、トレンチゲート４及びゲート絶縁膜５が、前記溝周縁の半導体基板主面上にも形成されている。この構成によって、ゲート絶縁膜５の不良を防止することができる。
【００２２】
前述の如く、隣接するセルのトレンチゲート４は互いに接続されており、外周に位置するセルの各トレンチゲート４は半導体チップの外周部近傍にて、例えば多結晶珪素を用いたゲート配線６と接続されている。
【００２３】
ゲート配線６は、層間絶縁膜７を介して上層に形成され、例えばシリコンを含有させたアルミニウムを用いたゲートガードリング８（図３中では破線にて部分的に示す）と電気的に接続されている。ゲートガードリング８は、フィールド絶縁膜３の矩形部分に設けられた矩形形状のゲート電極９（図３中では破線にて部分的に示す）と一体に形成され、ゲート電極９にゲート４の接続領域（図１中破線にて示す）が設けられている。
【００２４】
ソースとなる第３半導体層２ｃには、半導体基板主面上に層間絶縁膜７を介して上層に形成され、例えばシリコンを含有させたアルミニウムを用いたソース配線１０（図３中では破線にて部分的に示す）が電気的に接続されている。ソース配線１０は、ソース配線１０にソースとなる第３半導体層２ｃの接続領域（図１中破線にて示す）が設けられている。このソース配線１０は、ソースとなる第３半導体層２ｃの他に、ベース電位を一定とするために、第２半導体層２ｂに設けられたｐ＋型のコンタクト層１１にも電気的に接続されている。
【００２５】
また、図２，図３或いは図４に示されているように、ゲートとソースとの間には、ソースからのサージに対して、ゲート絶縁膜５の破壊を防止するバックトゥバック構成の保護ダイオード１２が設けられている。図５は保護ダイオード１２を拡大して示す縦断面図であり、保護ダイオード１２はｎ＋型半導体領域１２ａとｐ型半導体領域１２ｂとが交互に同心環状に形成されており、両端のｎ＋型半導体領域１２ａに夫々ゲート電極９及びソース配線１０が電気的に接続されている。
【００２６】
また、フィールド絶縁膜３の外周には半導体基板主面に設けたｎ＋型の半導体領域１３ａに、例えばシリコンを含有させたアルミニウムを用いた配線１３ｂ（図３中では破線にて部分的に示す）を接続したソースガードリング１３が設けられており、ソースガードリング１３の配線１３ｂも、ソース配線１０と同様に、保護ダイオード１２のｎ＋型半導体領域１２ａに接続されている。
【００２７】
なお、ゲート配線６及びゲートガードリング８は、、矩形環状に設けられたフィールド絶縁膜３上に設けられ、ゲート電極９及び保護ダイオード１２は、フィールド絶縁膜３の角部に設けた矩形部分上に設けられている。
【００２８】
また、矩形環状のフィールド絶縁膜３に沿って、その下部にはｐ型ウエル１４が形成されており、このｐ型ウエル１４にゲート絶縁膜５を介してトレンチゲート４の終端部を接続することによって、フィールド絶縁膜３下に空乏層をなだらかに伸ばして空乏層の不連続を防止することができるので、トレンチゲート４終端部の電界を緩和する電界緩和部としてｐ型ウエル１４が機能する。
【００２９】
半導体基板主面の全面には、ゲートガードリング８，ゲート電極９，ソース配線１０，ソースガードリング１３を覆い、例えば、テトラエトキシシラン（ＴＥＯＳ）ガスをソースガスの主体とするプラズマＣＶＤ法による酸化珪素膜及びポリイミドを用いた保護絶縁膜１５が形成され、この保護絶縁膜１５に、ゲート電極９及びソース配線１０を部分的に露出させる開口を設け、この開口によって露出するゲート電極９及びソース配線１０が、ゲート及びソースの接続領域となり、この接続領域にワイヤボンディング等により電気的な接続が行なわれる。
【００３０】
ドレインの接続領域としては、半導体基板裏面の全面に、ｎ＋型半導体基板１と導通するドレイン電極１６が、例えばニッケル，チタン，ニッケル，銀を積層した積層膜として形成され、このドレイン電極１６を例えば導電性の接着材によってリードフレームに接続することによって電気的な接続が行なわれる。
【００３１】
続いて、前述した半導体装置の製造方法を図６乃至図２５を用いて説明する。
先ず、例えばヒ素（Ａｓ）が導入された単結晶珪素からなるｎ＋型半導体基体１上に、エピタキシャル成長によって半導体基体１よりも低濃度のｎ−型のエピタキシャル層２を５μｍ程度形成する。次に、この半導体基板の主面に６００ｎｍ程度の酸化珪素膜を、例えば熱酸化法で形成し、この酸化珪素膜上にホトリソグラフィによってマスクを形成し、このマスクを用いたエッチングによって、半導体基板の外周に沿って矩形環状に、角部内側に矩形部分を有するプレート状のフィールド絶縁膜３を形成する。この後、このフィールド絶縁膜３の内周に沿ってホトリソグラフィによってマスクを形成し、このマスクを用いた例えばボロン（Ｂ）のイオン打込みを行ない、導入した不純物を拡散させて、電界緩和部となるｐ型のウエル１４を形成する。この状態を図６に示す。なお、ｐ型のウエル１４の不純物濃度は、例えば第２半導体層２ｂと等しい又はそれより低く構成される。
【００３２】
次に、半導体基板主面に熱酸化により６００ｎｍ程度の比較的厚い絶縁膜１７を形成し、フィールド絶縁膜３によって囲まれたセル形成領域内の絶縁膜１７に、各ゲートが平面的に格子状に配置されたメッシュゲート構造のトレンチゲートのパターンのレジストマスク１８をホトリソグラフィによって形成し、このレジストマスク１８を用いたエッチングによって、前記パターンの半導体基板主面を露出させる開口を設ける。この状態のトレンチゲート部分を拡大して図７に示す。
【００３３】
次に、この絶縁膜１７をマスクとして、ドライエッチングによって、半導体基板主面に例えば深さ１．６μｍ程度の溝を形成する。この状態を図８に示す。
【００３４】
次に、前記ドライエッチングによって形成した溝に、等方性のウエットエッチング及びケミカルドライエッチングを行ない、前記溝の底面縁部の角部を緩和し、併せて、絶縁膜１７の側面を前記溝の上端から後退させる。この状態を図９に示す。
【００３５】
次に、２７ｎｍ程度の熱酸化膜に５０ｎｍ程度のＣＶＤ（Chemical Vapor Diposition）による酸化珪素膜を積層したゲート絶縁膜５を形成する。この状態を図１０及び図１１に示す。
【００３６】
次に、前記溝内を含む半導体基板主面全面にトレンチゲート４の導電膜となる多結晶珪素膜４´をＣＶＤにより形成する。この多結晶珪素膜４´には抵抗値を低減する不純物（例えばリン）がその堆積中又は堆積後に導入される。不純物濃度は１Ｅ１８／ｃｍ3乃至１Ｅ２１／ｃｍ3程度とする。この状態を図１２及び図１３に示す。
【００３７】
続いて、多結晶珪素膜４´をエッチング除去して、前記溝内にトレンチゲート４を形成する。このエッチング処理によって、同時に、フィールド絶縁膜３の矩形環状部分の上に、トレンチゲート４と接続されたゲート配線６及び矩形部分上にゲート電極９下地となる多結晶珪素膜９ａを形成する。この状態を図１４及び図１５に示す。
【００３８】
次に、半導体基板主面上に残存する余分の絶縁膜１７を除去し、半導体基板主面を露出させる。この状態を図１６及び図１７に示す。
【００３９】
この状態で、前述の等方性のエッチングによって絶縁膜１７が後退しているために、ゲート絶縁膜５及びトレンチゲート４の導体膜が、前記溝の周縁のソース領域となる第３半導体層２ｃの表面即ち半導体基板主面上にも形成されている。即ち、ゲート絶縁膜５及びトレンチゲート４の導体膜が前記溝の周縁を覆い、トレンチゲート４に恰もひさしが設けられたようになり、このひさしにより溝の角部にてゲート絶縁膜５が損傷を受けるのを防止することができる。また、絶縁膜１７の後退が自己整合的に行なわれるため、最小限の寸法にて溝の周縁を覆うことができる。
【００４０】
次に、酸化珪素からなる絶縁膜１２ｃを形成した後、絶縁膜１２ｃの上に多結晶珪素膜を堆積させ、この多結晶珪素膜にｐ型の不純物の導入を行ない、フィールド絶縁膜３の矩形部分上にゲート電極９の多結晶珪素膜９ａを囲む同心環状にパターニングする。絶縁膜１２ｃは、このパターニングの際、トレンチゲート４及びゲート配線６がパターニングされるのを防ぐエッチングストッパとして作用する。その後、ｎ＋型半導体領域１２ａを例えばイオン注入によって形成し、ｎ＋型半導体領域１２ａとｐ型半導体領域１２ｂとが交互に同心環状に形成された保護ダイオード１２を形成する。この状態を図１８に示す。
【００４１】
次に、エピタキシャル層２の全面にｐ型不純物（例えばボロン）のイオン打込みを行ない、１１００℃程度の１％Ｏ2を含む窒素ガス雰囲気中にて約１００分程度の拡散処理（第１の熱処理）を行い、チャネル形成領域となるｐ型の第２半導体層２ｂを形成する。続いて、ｎ型不純物（例えばヒ素）を選択的にイオン打込みして、９５０℃程度の１％Ｏ2を含む窒素ガス雰囲気中にて約３０分程度のアニール処理（第２の熱処理）を行ない、ソース領域となる第３半導体層２ｃを形成する。
【００４２】
ＦＥＴとして機能するためには、第２半導体層２ｂ及び第３半導体層２ｃがトレンチゲート４の前記ひさしの下に回り込み、前記溝内に設けられたゲート絶縁膜５に接することが重要である。本発明によればチャネルを制御するために、第１の熱処理と第２の熱処理とは、前述のように、夫々独立して行なう。
【００４３】
そして、これらの不純物導入が行なわれないエピタキシャル層２の深部、具体的には第２半導体層２ｂと半導体基体１との間に位置するエピタキシャル層２が、ドレイン領域として機能する第１半導体層２ａとなる。なお、ｎ＋型半導体領域１２ａは、第１半導体層２ａと同じイオン打込みのプロセスで行なうことにより、工程数を低減してもよい。この状態を図１９及び図２０に示す。
【００４４】
このように、トレンチゲート４の上面が半導体基板主面よりも上に位置した状態で、イオン打込みにより、チャネル形成領域となる第２半導体層２ｂとソース領域とになる第３半導体層２ｃとを形成しているので、半導体基板２内において深さ方向のプロファイル及び第２半導体層２ｂ，第３半導体層２ｃの深さを正確に制御できるので、第２半導体層２ｂ，第３半導体層２ｃを薄くするシャロー化を進めることができる。即ち、第２半導体層２ｂの深さを正確に制御できるので、チャネル長を正確に制御することができる。
【００４５】
次に、半導体基板主面上の全面に、例えばＢＰＳＧ膜を５００ｎｍ程度堆積させ、層間絶縁膜７を形成する。
次に、ＣＨＦ3ガスを用いた異方性ドライエッチング処理を施し、層間絶縁膜７に、ソース領域となる第３半導体層２ｃ，ゲート配線６，ソースガードリング半導体領域１３ａ，保護ダイオード１２の接続領域を露出させる開口ＣＨ（Contact Hole）を設け、この開口内を含む半導体基板主面上の全面に例えばシリコンを含むアルミニウムからなる導電膜（金属膜）を形成し、この金属膜をパターニングして、ゲートガードリング８，ゲート電極９，ソース配線１０，ソースガードリング１３を形成する。この状態を図２１に示す。
【００４６】
コンタクト層１１に関して、従来は、半導体基板主面表面から第２半導体層２ｂに達するコンタクト層１１を形成し、このコンタクト層１１及びその周囲の第３半導体層２ｃにソース配線１０を接続していた。これに対して本実施の形態では、先ず、図２２に示すように第２半導体層２ｂに達する開口ＣＨをエッチングによって形成し、図２３に示すようにこの開口ＣＨによって露出した第２半導体層２ｂに直接ボロン等のｐ型不純物を導入する。この構成によってｐ型のコンタクト層１１が深く形成されるため、アバランシェ耐量が向上する。ソース形成の際にコンタクト層１１を覆うマスクが不要となるため、ホトレジスト工程が削減される。一方、ＩＣ化により、他の開口ＣＨでコンタクト部にコンタクト層１１が不必要な場合には、そのコンタクトを覆う別マスクを用いることにより、容易にソース配線１０が電気的に接続される開口ＣＨにのみコンタクト層１１を有するデバイスを作成できる。
【００４７】
また、その後、図２４に示すように本実施の形態では、前記開口ＣＨからの不純物導入後に、層間絶縁膜７の酸化珪素を半導体基板主面の珪素に対して選択的に除去するエッチングを行ない、開口ＣＨに対して自己整合で第３半導体層２ｃ表面を露出させる。図２５に示すようにこの構成によって第３半導体層２ｃとソース配線１０との接触面積が拡大するため、接続抵抗を低減することができる。
【００４８】
次に、例えばソースガスの主体としてテトラエトキシシラン（ＴＥＯＳ）ガスを用いたプラズマＣＶＤによる酸化珪素膜にポリイミドを塗布積層し、半導体基板主面の全面を覆う保護絶縁膜１５を形成し、この保護絶縁膜１５にゲート電極９及びソース配線１０の前記接続領域を露出させる開口を形成し、ｎ＋型半導体基体１の裏面に研削処理を施し、この裏面に例えば蒸着によりニッケル，チタン，ニッケル，銀を順次積層したドレイン電極１４を形成して、図４に示す状態となる。
【００４９】
なお、本実施の形態では電界緩和部としてｐ型ウエル１４を矩形環状に設けたが、電界緩和部としては、例えばフィールド絶縁膜３に開口を設けて、この開口から不純物を導入して、フィールド絶縁膜下にｐ型ウエル１４が環状に点在する構成としてもよい。この構成ではゲート配線６の形成後に電界緩和部を形成することができる。
【００５０】
（実施の形態２）
図２６に、本発明の他の実施の形態を示す。
本実施の形態では、前記実施の形態とは異なり、フィールド絶縁膜３を形成する工程によって、絶縁膜１７を併せて形成する。
以下、本実施の形態の半導体装置の製造方法を図２６を用いて説明する。
【００５１】
先ず、例えばヒ素（Ａｓ）が導入された単結晶珪素からなるｎ＋型半導体基体１上に、エピタキシャル成長によって半導体基体１よりも低濃度のｎ−型のエピタキシャル層２を５μｍ程度形成する。次に、この半導体基板の主面に６００ｎｍ程度の酸化珪素膜を、例えば熱酸化法で形成する。
【００５２】
次に、この酸化珪素膜上にホトリソグラフィによってマスクを形成し、このマスクを用いたエッチングによって、半導体基板の外周に沿って矩形環状に、角部内側に矩形部分を有するフィールド絶縁膜３を形成する。併せて、フィールド絶縁膜３によって囲まれたセル形成領域内の絶縁膜に、各ゲートが平面的に格子状に配置されたメッシュゲート構造のトレンチゲートのパターンのレジストマスクをホトリソグラフィによって形成し、このレジストマスクを用いたエッチングによって、前記パターンの半導体基板主面を露出させる開口を設けた絶縁膜１７を形成する。
以降の工程は、図７乃至図２５に示す、前記実施の形態と実質的に同様なのでその説明は省略する。
【００５３】
本実施の形態によれば、フィールド絶縁膜３と絶縁膜１７とを同一工程によって形成することにより、工程数を削減することができる。なお、本実施の形態では電界緩和部となるｐ型ウエルを省略したが、必要に応じて、例えばフィールド絶縁膜３に開口を設けて、この開口から不純物を導入して、フィールド絶縁膜下にｐ型ウエル１４が環状に点在する構成として電界緩和部を形成することができる。
【００５４】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば本発明は、パワーＭＩＳＦＥＴ以外にも、ＩＧＢＴ（Integrated Gate Bipolar Transistor）等にも適用が可能である。
【００５５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００５６】
（１）本発明によれば、トレンチゲート導体層の上面を、前記半導体基板主面よりも高く形成することによってソースオフセットを防止することができるという効果がある。
【００５７】
（２）本発明によれば、上記効果（１）により、ソースのシャロー化を進めることができるという効果がある。
【００５８】
（３）本発明によれば、上記効果（２）により、セルの微細化を進めることができるという効果がある。
【００５９】
（４）本発明によれば、トレンチゲートの形成される溝周縁の半導体基板主面上にトレンチゲート導体層及びゲート絶縁膜を形成することができるという効果がある。
【００６０】
（５）本発明によれば、上記効果（４）により、ゲート絶縁膜の損傷を防止することができるという効果がある。
【００６１】
（６）本発明によれば、チャネル形成領域及びソース領域は、トレンチゲート形成後に独立した熱処理制御により形成されるため、それらの領域のシャロー化が実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を示す平面図である。
【図２】本発明の一実施の形態である半導体装置の等価回路図である。
【図３】本発明の一実施の形態である半導体装置の要部を示す平面図である。
【図４】図３中のａ−ａ線に沿った部分縦断面図である。
【図５】本発明の一実施の形態である半導体装置の保護ダイオードを示す部分縦断面図である。
【図６】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図７】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図８】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図９】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１２】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１３】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１４】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１５】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１６】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１７】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図１８】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１９】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図２０】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２１】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図２２】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２３】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２４】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２５】本発明の一実施の形態である半導体装置のトレンチゲートを製造工程毎に示す縦断面図である。
【図２６】本発明の他の実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【符号の説明】
１…半導体基体、２…エピタキシャル層、２ａ…第１半導体層（ドレイン領域）、２ｂ…第２半導体層（チャネル形成領域）、２ｃ…第３半導体層（ソース領域）、３…フィールド絶縁膜、４…トレンチゲート、５…ゲート絶縁膜、６…ゲート配線、７…層間絶縁膜、８…ゲートガードリング、９…ゲート電極、１０…ソース配線、１１…コンタクト層、１２…保護ダイオード、１３…ソースガードリング、１４…ウエル、１５…保護絶縁膜、１６…ドレイン電極、１７…絶縁膜、１８…レジストマスク。
Claims (10)
- トレンチゲート構造のＭＩＳＦＥＴを有する半導体装置の製造方法であって、
（ａ）主面を有する半導体基板を準備する工程と、
（ｂ）前記半導体基板の主面に絶縁膜を形成する工程と、
（ｃ）前記絶縁膜内に、前記トレンチゲートに対応した開口部を形成する工程と、
（ｄ）前記開口部を有する絶縁膜をマスクとして前記半導体基板主面をエッチングし、前記半導体基板に前記ＭＩＳＦＥＴのゲート用トレンチを形成する工程と、
（ｅ）前記絶縁膜に形成した前記開口部の側面をエッチングし前記開口部を拡大することにより、前記トレンチ周縁の前記半導体基板主面を露出させる工程と、
（ｆ）前記工程（ｅ）の後、前記絶縁膜を前記半導体基板上に残した状態で、前記ＭＩＳＦＥＴのゲート絶縁膜を前記トレンチの側壁およびトレンチ周縁部に形成する工程と、
（ｇ）前記工程（ｆ）の後、前記絶縁膜を前記半導体基板上に残した状態で、前記ＭＩＳＦＥＴのゲート電極を前記ゲート電極の上面が前記半導体基板主面よりも高くなるように、前記トレンチの側壁およびトレンチ周縁部に形成された前記ゲート絶縁膜上に形成する工程と、
（ｈ）前記工程（ｇ）の後、前記絶縁膜の一部を除去する工程
を有することを特徴とする前記半導体装置の製造方法。 - 前記請求項１の半導体装置の製造方法であって、前記工程（ｇ）は、さらに、
（ｇ１）前記絶縁膜上、および前記トレンチの側壁とトレンチ周縁部に形成された前記ゲート絶縁膜上に導電体を形成する工程と、
（ｇ２）前記導電体の一部を除去し、前記ゲート電極を形成する工程
とからなることを特徴とする半導体装置の製造方法。 - 前記請求項２の半導体装置の製造方法であって、前記工程（ｈ）の後、さらに、
（ｉ）前記半導体基板に第１不純物を導入し、前記ＭＩＳＦＥＴのチャネル形成領域を形成する工程と、
（ｊ）前記工程（ｉ）の後、前記半導体基板に対し第１の熱処理を行う工程と、
（ｋ）前記工程（ｊ）の後、前記半導体基板に第２不純物を導入し、前記ＭＩＳＦＥＴのソース領域を形成する工程と、
（ｌ）前記工程（ｋ）の後、前記半導体基板に対し第２の熱処理を行う工程
を有することを特徴とする前記半導体装置の製造方法。 - 前記請求項１の半導体装置の製造方法であって、前記ゲート絶縁膜は熱酸化膜およびＣＶＤにより形成されたシリコン酸化膜からなることを特徴とする半導体装置の製造方法。
- 前記請求項１の半導体装置の製造方法であって、前記ゲート電極は多結晶シリコンからなり、ゲート絶縁膜はシリコン酸化膜からなることを特徴とする半導体装置の製造方法。
- 前記請求項１の半導体装置の製造方法であって、前記絶縁膜は熱酸化法によって形成されることを特徴とする半導体装置の製造方法。
- 第１および第２領域を有し、トレンチゲート構造のＭＩＳＦＥＴを含む半導体装置の製造方法であって、
（ａ）主面を有する半導体基板を準備する工程と、
（ｂ）前記半導体基板の主面に絶縁膜を形成する工程と、
（ｃ）前記第１領域の前記絶縁膜に第１開口部を、前記第２領域の前記絶縁膜に第２開口部をそれぞれ形成する工程と、
（ｄ）前記第１および第２開口部を有する絶縁膜をマスクとして前記半導体基板主面をエッチングし、前記半導体基板に第１および第２トレンチを形成する工程と、
（ｅ）前記絶縁膜に形成された前記第１および第２開口部の側面をエッチングし前記第１および第２開口部を拡大することにより、前記トレンチ周縁の前記半導体基板主面を露出させる工程と、
（ｆ）前記工程（ｅ）の後、前記絶縁膜を前記半導体基板上に残した状態で、酸化膜を前記第１および第２トレンチの側壁およびトレンチ周縁部に形成する工程と、
（ｇ）前記工程（ｆ）の後、前記絶縁膜上、および前記第１、第２トレンチ内部および周縁部に導電体を形成する工程と、
（ｈ）前記絶縁膜を前記半導体基板上に残した状態で、前記第１、第２トレンチ外の前記導電体の一部を除去する工程と、
（ｉ）前記工程（ｈ）の後、前記第１領域内の前記絶縁膜の一部を除去する工程
を有し、
前記ＭＩＳＦＥＴのゲート電極は前記第１領域に形成され、前記ゲート電極の上面は前記半導体基板の主面より高く形成され、
前記第２領域にゲート配線が形成され、
前記ゲート電極と前記ゲート配線は接続され、
前記ゲート電極および前記ゲート配線は前記導電体からなり、
前記絶縁膜の一部は前記ゲート配線下に残存していることを特徴とする半導体装置の製造方法。 - 請求項７の半導体装置の製造方法であって、前記工程（ｉ）の後、さらに、
（ｊ）前記半導体基板に第１不純物を導入し、前記ＭＩＳＦＥＴのチャネル形成領域を形成する工程と、
（ｋ）前記工程（ｊ）の後、前記半導体基板に対し第１の熱処理を行う工程と、
（ｌ）前記工程（ｋ）の後、前記半導体基板に第２不純物を導入し、前記ＭＩＳＦＥＴのソース領域を形成する工程と、
（ｍ）前記工程（ｌ）の後、前記半導体基板に対し第２の熱処理を行う工程
を有することを特徴とする半導体装置の製造方法。 - 請求項８の半導体装置の製造方法であって、前記工程（ｍ）の後、さらに、
（ｎ）前記ゲート電極およびゲート配線上に層間絶縁膜を形成する工程と、
（ｏ）前記層間絶縁膜上に第１および第２配線を形成する工程
を有し、
前記第１および第２配線は、それぞれ前記ソース領域および前記ゲート配線に電気的に接続されることを特徴とする半導体装置の製造方法。 - 請求項９の半導体装置の製造方法であって、前記第１および第２配線は同一の材料からなることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08166799A JP3933811B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体装置の製造方法 |
| US10/104,012 US6706604B2 (en) | 1999-03-25 | 2002-03-25 | Method of manufacturing a trench MOS gate device |
| US10/750,819 US6818949B2 (en) | 1999-03-25 | 2004-01-05 | Semiconductor device and method for fabricating the same |
| US10/986,495 US7189621B2 (en) | 1999-03-25 | 2004-11-12 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08166799A JP3933811B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005277171A Division JP2006013556A (ja) | 2005-09-26 | 2005-09-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277531A JP2000277531A (ja) | 2000-10-06 |
| JP3933811B2 true JP3933811B2 (ja) | 2007-06-20 |
Family
ID=13752699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08166799A Expired - Fee Related JP3933811B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3933811B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4932088B2 (ja) | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| JP4854868B2 (ja) * | 2001-06-14 | 2012-01-18 | ローム株式会社 | 半導体装置 |
| GB0122122D0 (en) * | 2001-09-13 | 2001-10-31 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and their manufacture |
| JP3931138B2 (ja) * | 2002-12-25 | 2007-06-13 | 三菱電機株式会社 | 電力用半導体装置及び電力用半導体装置の製造方法 |
| JP2005286055A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5222466B2 (ja) | 2006-08-09 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2008071964A (ja) * | 2006-09-14 | 2008-03-27 | Nec Electronics Corp | 半導体装置 |
| JP2010028029A (ja) | 2008-07-24 | 2010-02-04 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP5601816B2 (ja) * | 2009-10-27 | 2014-10-08 | 株式会社 日立パワーデバイス | 半導体装置の製造方法 |
| JP5314104B2 (ja) * | 2011-09-30 | 2013-10-16 | ローム株式会社 | 半導体装置およびその製法 |
-
1999
- 1999-03-25 JP JP08166799A patent/JP3933811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000277531A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4932088B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| US7358141B2 (en) | Semiconductor device and method for fabricating the same | |
| US9614055B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3933811B2 (ja) | 半導体装置の製造方法 | |
| US7189621B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2001127072A (ja) | 半導体装置 | |
| JP2001127284A (ja) | 半導体装置の製造方法 | |
| JP2006013556A (ja) | 半導体装置 | |
| JP2007036299A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |