JP5314104B2 - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法Info
- Publication number
- JP5314104B2 JP5314104B2 JP2011217170A JP2011217170A JP5314104B2 JP 5314104 B2 JP5314104 B2 JP 5314104B2 JP 2011217170 A JP2011217170 A JP 2011217170A JP 2011217170 A JP2011217170 A JP 2011217170A JP 5314104 B2 JP5314104 B2 JP 5314104B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate pad
- region
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
さらに、前記ゲートパッドが形成される凹部は前記凹溝の幅より広く形成されると共に、前記ゲートパッドは前記凹部の側面側で底面側よりも高い形状にされている。
2 チャネル拡散領域
3 ソース領域
4 ゲート酸化膜
5 ゲート電極
5a ゲートパッド
7 ソース配線
7a 合金層
9 ゲート配線
11 凹溝
12 凹部
Claims (8)
- 半導体層に形成される凹溝内にゲート酸化膜を介してゲート電極が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域を有する半導体装置であって、金属膜からなるゲート配線とコンタクトするため、前記ゲート電極と連続して形成されるゲートパッド部が、前記凹溝と同時に設けられる凹部内に形成され、前記凹溝内のゲート電極および前記凹部内の前記ゲートパッドの表面は、前記半導体層の表面よりもエッチバックにより低くされ、かつ、前記ゲート電極および前記ゲートパッドの表面に設けられる絶縁膜により前記凹溝および凹部の角部が被覆され、
さらに、前記ゲートパッドが形成される凹部は前記凹溝の幅より広く形成されると共に、前記ゲートパッドは前記凹部の側面側で底面側よりも高い形状である半導体装置。 - 前記トレンチ構造のトランジスタセルのそれぞれが、前記ゲート電極周囲の前記半導体層表面側に、該半導体層と異なる導電形のチャネル拡散領域および該半導体層と同じ導電形のソース領域が順次縦方向に設けられ、該ソース領域の表面に金属膜からなるソース配線が直接設けられ、該ソース配線の金属が前記ソース領域およびチャネル拡散領域にスパイクすることによりオーミックコンタクトが得られる合金層が形成される構造である請求項1記載の半導体装置。
- 前記セル領域より外周側の絶縁膜上にリング状のp形層とn形層とが平面的に交互に設けられることにより双方向の保護ダイオードが形成され、かつ、前記p形層またはn形層の最内周および最外周の層にリング状にコンタクトする金属膜がそれぞれ設けられ、該リング状にコンタクトする金属膜のそれぞれが金属膜からなるソース配線およびゲート配線のいずれかと連続的に形成されてなる請求項1または2記載の半導体装置。
- 前記保護ダイオードの最外周の層とコンタクトしてゲート配線が設けられ、該ゲート配線が部分的に前記保護ダイオードを跨いで前記セル領域周囲の前記ゲートパッドと接続されるようにゲート接続部が形成され、該ゲート接続部と前記ソース配線の前記最内周の層とコンタクトするソース接続部とが、平面的に交互に形成されてなる請求項3記載の半導体装置。
- 前記セル領域の最外周に前記半導体層と異なる導電形の拡散領域が形成され、前記保護ダイオードの最内周の層にコンタクトされる前記ソース配線が、該拡散領域にもコンタクトされてなる請求項3または4記載の半導体装置。
- 前記セル領域の内部または外周に設けられるゲートパッドが、該ゲートパッドと隣接する前記セル領域の前記チャネル拡散領域と対向する部分には前記凹部および前記ゲートパッドが形成されないで、分断されてなる請求項1〜5のいずれか1項に記載の半導体装置。
- 前記セル領域の内部または外周に設けられるゲートパッドの下側に、前記トランジスタセルのチャネル拡散領域より深く、該チャネル拡散領域と同じ導電形からなる拡散領域が形成されてなる請求項1〜5のいずれか1項に記載の半導体装置。
- 半導体層に形成される凹溝内にゲート酸化膜を介してゲート電極が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域を有する半導体装置の製法であって、
(a)前記半導体層に前記凹溝および該凹溝よりも幅広の凹部を形成してその表面に酸化膜を形成し、
(b)ポリシリコン膜を全面に堆積して前記凹溝内および凹部内にポリシリコンを埋め込み、前記凹部の表面のみにマスクを設けてエッチバックを行い、
(c)前記マスクを除去してさらにエッチバックを行って前記凹溝および凹部が形成されない半導体層の表面のゲート酸化膜が完全に露出するまでエッチバックを行うことにより、前記凹溝内にゲート電極を、前記凹部内にゲートパッドを、それぞれの表面が前記半導体層の表面よりも低く、かつ、前記ゲートパッドの側面を底面より高く形成し、
(d)前記ゲート電極およびゲートパッドの表面を含む全面に前記凹溝および凹部の角部を被覆するように絶縁膜を形成し、
(e)前記半導体層の表面および前記ゲートパッドの表面にコンタクト孔を形成して金属膜を堆積することにより、前記半導体層表面と接続したソース配線、および前記ゲートパッドと接続したゲート配線を形成する
ことを特徴とする半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217170A JP5314104B2 (ja) | 2011-09-30 | 2011-09-30 | 半導体装置およびその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217170A JP5314104B2 (ja) | 2011-09-30 | 2011-09-30 | 半導体装置およびその製法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001180316A Division JP4854868B2 (ja) | 2001-06-14 | 2001-06-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039133A JP2012039133A (ja) | 2012-02-23 |
JP5314104B2 true JP5314104B2 (ja) | 2013-10-16 |
Family
ID=45850698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011217170A Expired - Lifetime JP5314104B2 (ja) | 2011-09-30 | 2011-09-30 | 半導体装置およびその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5314104B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014060336A (ja) | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
JP2015072944A (ja) | 2013-10-01 | 2015-04-16 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6914190B2 (ja) * | 2015-04-27 | 2021-08-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01202867A (ja) * | 1988-02-08 | 1989-08-15 | Nec Corp | 半導体装置 |
JP3082522B2 (ja) * | 1993-07-27 | 2000-08-28 | 日産自動車株式会社 | 絶縁電極およびその製造方法 |
JP3933811B2 (ja) * | 1999-03-25 | 2007-06-20 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2011
- 2011-09-30 JP JP2011217170A patent/JP5314104B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2012039133A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4854868B2 (ja) | 半導体装置 | |
JP5812029B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4892172B2 (ja) | 半導体装置およびその製造方法 | |
TWI411097B (zh) | 高電壓半導體裝置中的積體肖特基二極體 | |
JP6143490B2 (ja) | 半導体装置およびその製造方法 | |
JP6740759B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9825164B2 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
US6649973B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2015128180A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6914624B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009302091A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2005285913A (ja) | 半導体装置およびその製造方法 | |
US20160240608A1 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
JP6696329B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JPWO2020235629A1 (ja) | SiC半導体装置 | |
JP7155641B2 (ja) | 半導体装置 | |
JP3971670B2 (ja) | 半導体装置 | |
KR100958561B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법 | |
US8643093B2 (en) | Semiconductor device and method of manufacturing the same | |
JP7420485B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5314104B2 (ja) | 半導体装置およびその製法 | |
JP4791015B2 (ja) | 縦型mosfet | |
JP5134746B2 (ja) | 電界効果トランジスタの製造方法 | |
US7282764B2 (en) | Semiconductor device | |
US7365391B2 (en) | Semiconductor device and method for manufacturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130704 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5314104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |