JP4791015B2 - 縦型ｍｏｓｆｅｔ - Google Patents

縦型ｍｏｓｆｅｔ Download PDF

Info

Publication number
JP4791015B2
JP4791015B2 JP2004283489A JP2004283489A JP4791015B2 JP 4791015 B2 JP4791015 B2 JP 4791015B2 JP 2004283489 A JP2004283489 A JP 2004283489A JP 2004283489 A JP2004283489 A JP 2004283489A JP 4791015 B2 JP4791015 B2 JP 4791015B2
Authority
JP
Japan
Prior art keywords
gate
source electrode
vertical mosfet
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004283489A
Other languages
English (en)
Other versions
JP2006100494A (ja
Inventor
将剛 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004283489A priority Critical patent/JP4791015B2/ja
Priority to US11/234,245 priority patent/US20060065925A1/en
Publication of JP2006100494A publication Critical patent/JP2006100494A/ja
Application granted granted Critical
Publication of JP4791015B2 publication Critical patent/JP4791015B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）に関する。
溝の内部にゲート電極が形成された構造に加え、ソース電極を層間絶縁膜のコンタクトホールに充填した導電体プラグを介してソース領域に電気的接続させた構造の縦型ＭＯＳＦＥＴが使用されている。（例えば、特許文献１を参照。）。以下、特許文献１を参考にして、この種の従来の縦型ＭＯＳＦＥＴ１００について図６を参照して説明する。縦型ＭＯＳＦＥＴ１００は、Ｎ＋型シリコン基板１に複数個のユニットセルで構成されるが、図６では１個のユニットセルを示している。シリコン基板１表面にＮ− 型エピタキシャル層２が形成され、エピタキシャル層２表面に、Ｐ型ベース領域３、Ｎ＋型ソース領域４が形成されている。ソース領域４およびベース領域３を貫通してエピタキシャル層２に達する溝５内にはソース領域４上にまで延在するゲート酸化膜６が形成され、そのゲート酸化膜６を介してゲート電極７が埋め込まれている。ゲート電極７上には層間絶縁膜８が形成され、隣接する溝５間にはソース領域４を貫通してベース領域３に達するコンタクトホール９が形成されている。コンタクトホール９内には層間絶縁膜８上にまで延在するバリアメタル１０が堆積され、そのバリアメタル１０を介して導電体プラグ１１が埋め込まれ、さらにその表面上にはソース電極１２が形成されている。またシリコン基板１の裏面にはドレイン電極１３が形成されている。
次に、縦型ＭＯＳＦＥＴ１００の製造方法について説明する。まず、図７に示すように、Ｎ＋型シリコン基板１表面に、Ｎ−型エピタキシャル層２を成長させる。次に、図示しないが、熱酸化により酸化膜（ＳｉＯ2 ）を形成後、ＣＶＤにより窒化膜（Ｓｉ3 Ｎ4 ）及び酸化膜を堆積し、これら複合膜をフォトリソグラフィ技術によりパターニングする。その後それら複合膜をマスクにしてシリコンエッチングを行い、エピタキシャル層２に溝５を形成する。複合膜をエッチングにより除去した後、熱酸化によりゲート酸化膜６をエピタキシャル層２表面及び溝５内部に形成後、ＣＶＤによりポリシリコン１４を堆積する。
次に、図８に示すように、ポリシリコン１４をエッチバックして不要な部分を除去し、溝５内部にのみ選択的にポリシリコン１４をゲート電極７として残す。ただし、ＭＯＳＦＥＴチップ構造においては、ポリシリコン１４によるゲート電極７の引出しとしてのゲート配線（以下、ゲートポリシリ配線という）および保護ダイオードが必要であり、セル領域外の場所では図には表れないがフォトリソグラフィによるパターニングが必要である。続いて、Ｂ（ボロン）またはＢＦ2 （弗化ボロン）イオンの注入及び酸素雰囲気あるいは窒素雰囲気での熱処理を行い、溝５よりも浅い深さでＰ型ベース領域３を形成する。さらにベース領域３の表面には、Ａｓイオンの注入及び窒素雰囲気での熱処理を行い、Ｎ＋型ソース領域４を形成する。
次に、図９に示すように、ＣＶＤにより層間絶縁膜８を堆積する。その後、フォトリソグラフィーによりパターニングを行い、層間絶縁膜８のエッチングを行い、連続してソース領域４を貫通してベース領域３まで達する深さにシリコンをエッチングして、コンタクトホール９を形成する。次に、スパッタによりＴｉ（チタン）とＴｉＮ（窒化チタン）からなるバリアメタル１０を堆積した後、ＣＶＤによりＷ（タングステン）を堆積する。その後、Ｗをエッチバックしてコンタクトホール９内にプラグ状に残し、導電体プラグ１１を形成する。
次に、図６に示すように、スパッタによりＡｌＳｉ（アルミシリコン）またはＡｌＳｉＣｕ（アルミ銅シリコン）を堆積し、ソース電極１２を形成する。ＡｌＳｉまたはＡｌＳｉＣｕは、ＭＯＳＦＥＴチップ構造において、ソース電極１２以外に、ゲート電極７に接続するゲート配線（以下、ゲートアルミ配線）およびゲートボンディングパッドとしても使用されるため、セル領域外の場所でフォトリソグラフィーによるパターニング及び、エッチングが必要である（図示無し）。このとき、バリアメタル１０もエッチングされる。続いて、表面保護膜として、ＰＳＧや窒化膜などのカバー材を堆積して、ボンディング領域の形成などのためフォトリソグラフィーによるパターニング及び、エッチングを行う（図示無し）。最後にシリコン基板１の裏面を所望の厚さ分だけ研削し、数種のメタルを蒸着することでドレイン電極１３を形成する。
ところで、図６乃至図９に示される例では、セル領域の部分のみが示されているが、ＭＯＳＦＥＴでは、サージなどに対する保護のため、ゲート・ソース間に双方向のツェナーダイオードのような保護ダイオードが挿入されることが好ましい。以下、特許文献２を参考にして、溝の内部にゲート電極が形成された構造の縦型ＭＯＳＦＥＴにおいて、保護ダイオードを内蔵した従来の縦型ＭＯＳＦＥＴについて図を参照して説明する。図１０は縦型ＭＯＳＦＥＴの平面図で、１０７はソース電極（文献２ではソース配線）である。ソース電極１０７の周囲、および必要に応じてソース電極１０７内にゲートフィンガとしてゲートアルミ配線（文献２ではゲート配線）１０９が形成されている。ゲートアルミ配線１０９と連続してワイヤボンディング部１０９ａが形成されている。ゲートアルミ配線１０９は、部分的に内周側に食い込ませた接続部１０９ｂを有している。１０７ａはソース電極１０７のワイヤボンディング部である。１０７ｂはソース電極１０７の接続部で、ゲートアルミ配線１０９の接続部１０９ｂと交互に噛み合うように形成されている。この接続部１０９ｂと７ｂの噛み合いは、チップの全周に亘って形成されているが、図１０では、一部のみを示し、後は一点鎖線で省略してある。
図１１は、図１０におけるD−D断面の断面図である。図１１において、Ｎ＋型半導体基板１０１ａにＮ型エピタキシャル層（文献２では半導体層）１０１が形成され、その表面にＰ型ベース領域（文献２ではチャネル拡散領域）１０２が形成され、その表面にＮ＋型ソース領域１０３が形成されている。ソース領域１０３およびベース領域１０２を貫通してエピタキシャル層１０１に溝（文献２では凹溝）１１１が形成されている。その溝１１１内にゲート酸化膜１０４が形成され、そのゲート酸化膜１０４を介してポリシリコンからなるゲート電極１０５が設けられている。そして、溝１１１と同時に溝１１１と連続して凹部１１２が形成されている。その凹部１１２内にゲート酸化膜１０４と同時に形成された酸化膜１０４ａを介してゲート電極１０５と連続してゲートポリシリ配線（文献２ではゲートパッド）１０５ａが形成されている。ゲート電極１０５およびゲートポリシリ配線１０５ａが形成された表面には、絶縁膜１０６が設けられている。ソース電極１０７は絶縁膜１０６上に形成され、絶縁膜１０６をパターニングして形成されたコンタクト孔を介して、ソース領域１０３およびベース領域１０２表面と電気的接触している。また、ゲートアルミ配線１０９もソース電極１０７と同時に絶縁膜１０６上に形成され、絶縁膜１０６をパターニングして形成されたコンタクト孔を介して、ゲートポリシリ配線１０５ａ表面と電気的接触している。
図１２は、図１０におけるソース電極１０７の接続部１０７ｂと、ゲートアルミ配線１０９の接続部１０９ｂとの噛み合い部分の一部を拡大した平面図である。１１５（点線間）は、保護ダイオードで、ソース電極１０７の外周側に形成されている。図１３は、図１０および図１２におけるE−E断面の断面図である。図１３において、保護ダイオード１１５は、半導体チップの外周部の全周に設けられたフィールド部の絶縁膜１０６上に、ポリシリコン膜により環状に形成されている。このポリシリコン膜にＮ型層１１５ａとＰ型層１１５ｂとが交互に環状に配列され、ＰＮ接合部が横方向に複数組直列に形成されて、保護ダイオード１１５としての双方向のツェナーダイオードが構成されている。
保護ダイオード１１５が形成された表面には、絶縁膜１０６ａが設けられている。絶縁膜１０６ａをパターニングして形成されたコンタクト孔を介して、保護ダイオード１１５の最内周のＮ型層１５ｃにソース電極１０７が電気的接触し、最外周のＮ型層１５ｄにゲートアルミ配線１０９が電気的接触している。そのため、ゲートアルミ配線１０９は、ゲートポリシリ配線１０５ａより外周側にあり、ゲートアルミ配線１０９とゲートポリシリ配線１０５ａとを電気的接触させるために、図１２に示されるように、ソース電極１０７の保護ダイオード１１５との接続部１０７ｂと、ゲートアルミ配線１０９のゲートポリシリ配線１０５ａとの接続部１０９ｂとが交互に保護ダイオード１１５側に食い込んで形成され、クシ歯が噛み合うように形成されている。その結果、ゲートアルミ配線１０９が、保護ダイオード１１５の最外周のＮ型層１５ｄと電気的接触を取りながら、ゲートポリシリ配線１０５ａとも電気的接触されている。
次に、特許文献３を参考にして、溝の内部にゲート電極が形成された構造の縦型ＭＯＳＦＥＴに内蔵された従来の他例の保護ダイオードについて図１４および図１５を参照して説明する。図１４は、保護ダイオードの平面図である。又、図１５は、図１４におけるF−F断面の断面図である。尚、図１４では、図示の便宜上、図１５に示されているパシベーション膜１０ＰＰは描かれてはいない。保護ダイオードとしてのツエナーダイオード１１ＰＰは、Ｎ＋半導体基板９ＰＰに形成されたＮ−エピタキシャル層８ＰＰの表面上に絶縁膜７ＰＰを介して形成されている。ツエナーダイオード１１ＰＰは、Ｎ＋型層１ＰＰ１を中心として、その周囲をＰ型層とＮ型層とで順次に取り囲む様に、Ｐ型層３１ＰＰ、Ｎ＋型層３２ＰＰ、Ｐ型層３３ＰＰ、Ｎ＋型層１ＰＰ２を形成することにより、Ｎ＋／Ｐ／Ｎ＋／Ｐ／Ｎ＋構造としている。ツエナーダイオード１１ＰＰの表面上にはパシベーション膜１０ＰＰが形成されている。パシベーション膜１０ＰＰをパターニングして形成されたコンタクト孔を介して、ツエナーダイオード１１ＰＰの最外周のＮ＋型層１ＰＰ２にソース電極５ＰＰが電気的接触し、最内周のＮ＋型層１ＰＰ１にゲートボンディングパッド（文献３ではゲート電極）６ＰＰが電気的接触している。
特開２００３−３１８３９６号公報（図３−図６） 特開２００２−３７３９８８号公報（図１、図４、図５） 特開２００２−２０８７０２号公報（図２０、図２１）
ところで、溝の内部にゲート電極が形成された構造に加え、ソース電極を層間絶縁膜のコンタクトホールに充填した導電体プラグを介してソース領域に電気的接続させた構造の上述の縦型ＭＯＳＦＥＴ１００の保護ダイオードとして、図１２や図１３に示された保護ダイオード１１５を適用した場合、以下のような問題がある。縦型ＭＯＳＦＥＴ１００の製造方法において、上述したように、コンタクトホール９内に導電体プラグ１１を形成するとき、コンタクトホール９が形成された層間絶縁膜８上にＣＶＤによりＷを堆積し、その後、Ｗをエッチバックしてコンタクトホール９内にプラグ状に残す。このとき、層間絶縁膜８に段差があると、Ｗのエッチバックのとき、段差部にＷの残渣が発生する虞がある。保護ダイオード１１５は、上述したように、絶縁膜１０６上に形成され、その表面に絶縁膜１０６ａが設けられている。そのため、保護ダイオード１１５の周端上で絶縁膜１０６ａに段差が生じる。図１２に示されるように、ソース電極１０７の接続部１０７ｂと、ゲートアルミ配線１０９の接続部１０９ｂとが交互に保護ダイオード１１５側に食い込んで形成されており、層間絶縁膜１０６の段差部にもソース電極１０７の接続部１０７ｂと、ゲートアルミ配線１０９の接続部１０９ｂとが形成されることになる。従って、縦型ＭＯＳＦＥＴ１００に保護ダイオード１１５を適用した場合、Ｗのエッチバックのとき、この層間絶縁膜１０６の段差部にＷの残渣が発生する虞がある。Ｗの残渣が発生すると、ソース電極およびゲートアルミ配線を形成するときのＡｌＳｉまたはＡｌＳｉＣｕのフォトリソグラフィーによるパターニング＋エッチングでもＷはエッチングされない。その結果、その下のＴｉ（チタン）とＴｉＮ（窒化チタン）からなるバリアメタル１０も残ることになる。接続部１０７ｂおよび接続部１０９ｂ間の段差部にＷやＴｉ膜が残ると、ゲートとソース間が電気的にショートするという虞がある。図１４および図１５に示したツエナーダイオード１１ＰＰについても、最外周のＮ＋型層１ＰＰ２の外周端上で絶縁膜７ＰＰに段差が生じる。図１４に示されるように、絶縁膜７ＰＰの段差部にもソース電極５ＰＰとゲートボンディングパッド６ＰＰが引き出されるゲートアルミ配線とが形成されることになる。従って、縦型ＭＯＳＦＥＴ１００にツエナーダイオード１１ＰＰを適用した場合も同様の問題が発生する虞がある。
本発明は、上記問題を解決するためになされたもので、ＷおよびＴｉ膜の残渣が発生しない構造の縦型ＭＯＳＦＥＴを提供することを目的とする。
本発明の縦型ＭＯＳＦＥＴは、半導体層に形成される溝の内部にゲート電極が形成され、半導体層上に形成される層間絶縁膜上にソース電極が形成され、前記ソース電極が前記層間絶縁膜のコンタクトホールに充填した導電体プラグを介して半導体層に形成されるソース領域に電気的接続され、ポリシリコンからなり環状に形成された複数のＰＮ接合を有する保護ダイオードが一端部で前記ソース電極に電気的接続され、他端部でゲート金属配線を介して前記ゲート電極に電気的接続された縦型ＭＯＳＦＥＴにおいて、前記保護ダイオードが半導体層に形成される凹部内に形成されていることを特徴とする。
上記手段によれば、保護ダイオードの周端においてその上に形成される層間絶縁膜にＷおよびＴｉ膜の残渣が発生するレベルの段差が生じない。
本発明の縦型ＭＯＳＦＥＴによれば、保護ダイオードの周端において層間絶縁膜の段差にＷおよびＴｉ膜の残渣が発生することによるゲートとソース間の電気的ショートを防止できる。
以下に、本発明の一実施形態の縦型ＭＯＳＦＥＴ２００について説明する。図１は縦型ＭＯＳＦＥＴ２００の平面図で、２１０はソース電極部、２２０はソース電極部２１０直下に配置された複数のユニットセルからなるセル領域の一部を示す一部セル、２３０はゲート配線、２４０はゲートパッド部である。図２は図１に示す一部セル２２０を拡大した平面図で、複数の四角形セルを行列配置した場合の例を示しており、２２１は溝５によって便宜的に分離してユニットセルとして定義される。ユニットセル２２１の中央にはコンタクトホール９が配置されている。尚、図２では、複数の四角形セルを行列配置した場合の例を示しているが、同じ四角形セルの行方向の配列位置を相違させて行列配置、六角形セルを配置、または細長いセルを列方向に配置することもできる。コンタクトホール９の形状は四角形、六角形、八角形、円形など、どれであってもよい。
図３は、図１に示すゲートパッド部２４０を拡大した平面図で、２１はゲートポリシリ配線、２２はポリシリコンからなる四角形の保護ダイオード、２３はゲートポリシリ配線２１上に形成されたゲートアルミ配線、２４は保護ダイオード２２上にチップ内側の３辺の外周部を除いて形成された四角形のゲートボンディングパッドである。ゲートポリシリ配線２１とゲートアルミ配線２３とでゲート配線２３０を構成する。図示しないが、保護ダイオード２２は環状に形成された複数のＰＮ接合を有し、ゲートボンディングパッド２４とソース電極１２間で双方向のツェナーダイオードを構成している。保護ダイオード２２は、中央部を保護ダイオードの一端部、外周部を他端部として、中央部でゲートボンディングパッド２４に電気的接続され、外周部でゲートボンディングパッド２４のチップ内側の３辺から所定距離で近接して取り囲むようにして延在したソース電極１２に電気的接続されている。ゲートアルミ配線２３は、ゲートボンディングパッド２４に一体配置されるとともに、ソース電極１２から所定距離で近接配置されている。
図４は、図２に示した一部セル２２０のＡ−Ａ断面と、図３に示したゲートパッド部２４０のＢ−Ｂ断面の断面図である。一部セル２２０のＡ−Ａ断面の断面図は、図６に示す縦型ＭＯＳＦＥＴ１００の断面図に同じであり、その説明を省略する。図２は図４のゲート電極７、層間絶縁膜８、導電体プラグ１１およびソース電極１２を取り除いた状態で描かれている。図４のゲートパッド部２４０のＢ−Ｂ断面の断面図において、エピタキシャル層２に凹部２５，２６が形成されている。ゲートポリシリ配線２１は凹部２５内にゲート酸化膜６を介して埋め込まれ、保護ダイオード２２は凹部２６内にゲート酸化膜６を介して埋め込まれ、それらの表面上には層間絶縁膜８が形成されている。ゲートボンディングパッド２４は層間絶縁膜８上にバリアメタル１０を介して形成されている。尚、図示しないが、凹部２５は溝５に連続して形成され、ゲートポリシリ配線２１はゲート電極７に一体で形成されている。
図５は、図３に示したゲートパッド部２４０のＣ−Ｃ断面の断面図である。図５において、エピタキシャル層２に凹部２６が形成されている。保護ダイオード２２は凹部２６内にゲート酸化膜６を介して埋め込まれ、保護ダイオード２２上には層間絶縁膜８が形成されている。層間絶縁膜８を貫通して保護ダイオード２２に達するように、保護ダイオード２２上の中央部にコンタクトホール２９ａと、保護ダイオード２２上の外周部にコンタクトホール２９ｂとが形成されている。コンタクトホール２９ａ，２９ｂ内には層間絶縁膜８上にまで延在するバリアメタル１０が堆積され、そのバリアメタル１０を介して導電体プラグ３１ａ，３１ｂがそれぞれ埋め込まれている。ゲートボンディングパッド２４は導電体プラグ３１ａに電気的接続され、ソース電極１２は導電体プラグ３１ｂに電気的接続されている。
次に、縦型ＭＯＳＦＥＴ２００の製造方法について説明する。各ユニットセル２２１の製造方法は、縦型ＭＯＳＦＥＴ１００に同じであり、その説明を省略する。ゲートパッド部２４０において、凹部２５，２６は溝５と同時に形成される。ゲートポリシリ配線２１および保護ダイオード２２はゲート電極７と同時に、図７に示したポリシリコン１４をフォトリソグラフィによるパターニングをせずにエッチバックすることにより形成される。従って、フォトリソグラフィ工程を減らすことができる。ゲートアルミ配線２３およびゲートボンディングパッド２４はソース電極１２と同時に形成される。尚、凹部２５，２６または凹部２６を、工程が増えるが、溝５を形成するより前工程のＬＯＣＯＳ酸化膜によるフィールド酸化膜を形成する前に形成してもよい。そして、この凹部内にゲート酸化膜６の替わりにＬＯＣＯＳ酸化膜を形成してもよい。
以上述べたように、縦型ＭＯＳＦＥＴ２００では、ゲートポリシリ配線２１は凹部２５内に、保護ダイオード２２は凹部２６内に埋め込まれるので、ゲートポリシリ配線２１および保護ダイオード２２の周端において層間絶縁膜８にＷおよびＴｉ膜の残渣が発生するレベルの段差が形成されないので、コンタクトホール内に導電体プラグを形成するときのＷのエッチバックで、ゲートポリシリ配線２１および保護ダイオード２２の周端上の層間絶縁膜８にＷの残渣が生じることはない。その結果、ソース電極１２を形成するときのＡｌＳｉまたはＡｌＳｉＣｕのフォトリソグラフィーによるパターニング＋エッチングでＷおよびＴｉ膜の残渣が生じることはなく、ゲートとソース間が電気的にショートするのを防止できる。
尚、上記実施形態では、導電体プラグ１１を充填するコンタクトホール９を層間絶縁膜８表面からソース領域４を貫通してベース領域３に達する構造の縦型ＭＯＳＦＥＴ２００を例に説明しているが、導電体プラグを充填するコンタクトホールを層間絶縁膜にだけ形成し、エピタキシャル層表面でソース領域およびベース領域が導電体プラグと電気的接触する構造の縦型ＭＯＳＦＥＴであってもよい。また、上記実施形態では、保護ダイオード２２上にゲートボンディングパッド２４が形成された例で説明しているが、チップ外周を取り囲むように保護ダイオードが形成された場合についても、本発明を適用できる。また、上記実施形態では、Ｎ＋型シリコン基板１、Ｎ−型エピタキシャル層２、Ｐ型ベース領域３およびＮ＋型ソース領域４によりＮチャネル縦型ＭＯＳＦＥＴ２００を形成しているが、Ｐ＋型半導体基板、Ｐ−型エピタキシャル層、Ｎ型ベース領域およびＰ＋型ソース領域により形成したＰチャネル縦型ＭＯＳＦＥＴであってもよい。また、上記実施形態では、シリコン基板１上に形成されたエピタキシャル層２を使用しているが、エピタキシャル層２は必ずしも必要ではなく、半導体基板の表面に直接ベース領域を形成することも可能である。
本発明の一実施形態の縦型ＭＯＳＦＥＴ２００の要部概略平面図。 図１の縦型ＭＯＳＦＥＴ２００の一部セル２２０の要部概略平面図。 図１の縦型ＭＯＳＦＥＴ２００のゲートパッド部２４０の要部概略平面図。 図２に示した一部セル２２０のＡ−Ａ断面での要部概略断面図と、図３に示したゲートパッド部２４０のＢ−Ｂ断面での要部概略断面図。 図３に示したゲートパッド部２４０のＣ−Ｃ断面での要部概略断面図。 従来の縦型ＭＯＳＦＥＴのユニットセルを示す要部概略断面図。 図６の縦型ＭＯＳＦＥＴの製造工程を示す要部概略断面図。 図７に続く工程を示す要部概略断面図。 図８に続く工程を示す要部概略断面図。 従来の保護ダイオード内蔵の一例の縦型ＭＯＳＦＥＴの要部概略平面図。 図１０におけるD−D断面での要部概略断面図。 図１０の縦型ＭＯＳＦＥＴの外周部の要部概略平面図。 図１０および図１２におけるＥ−Ｅ断面での要部概略断面図 従来の保護ダイオード内蔵の他例の縦型ＭＯＳＦＥＴの要部概略平面図。 図１４におけるＦ−Ｆ断面での要部概略断面図。
符号の説明
１ Ｎ＋型半導体基板
２ Ｎ−型エピタキシャル層
３ Ｐ型ベース領域
４ Ｎ＋型ソース領域
５ 溝
６ ゲート酸化膜
７ ゲート電極
８ 層間絶縁膜
９，２９ａ，２９ｂ コンタクトホール
１０ バリアメタル
１１，３１ａ，３１ｂ 導電体プラグ
１２ ソース電極
１３ ドレイン電極
２１ ゲートポリシリ配線
２２ 保護ダイオード
２３ ゲートアルミ配線
２４ ゲートボンディングパッド
２５，２６ 凹部
２００ 縦型ＭＯＳＦＥＴ
２１０ ソース電極部
２２０ 一部セル
２２１ ユニットセル
２３０ ゲート配線
２４０ ゲートパッド部

Claims (4)

  1. 半導体層に形成される溝の内部にゲート電極が形成され、半導体層上に形成される層間絶縁膜上にソース電極が形成され、前記ソース電極が前記層間絶縁膜のコンタクトホールに充填した第１導電体プラグを介して半導体層に形成されるソース領域に電気的接続され、ポリシリコンからなり環状に形成された複数のＰＮ接合を有する保護ダイオードが一端部で前記ソース電極に電気的接続され、他端部でゲート金属配線を介して前記ゲート電極に電気的接続された縦型ＭＯＳＦＥＴにおいて、
    前記保護ダイオードは、半導体層に形成され平面視で四角形をなす凹部内に埋め込まれており、
    前記ゲート金属配線と前記保護ダイオードの前記他端部とは、前記保護ダイオードの中央部において、前記第１導電体プラグと同じ断面構造の第２導電体プラグを介して接続されており、
    前記ソース電極と前記保護ダイオードの一端部とは、前記四角形をなす前記保護ダイオードの４辺のうちチップ内側の３辺において前記第１及び第２導電体プラグと同じ断面構造の第３導電体プラグを介して接続されていることを特徴とする縦型ＭＯＳＦＥＴ。
  2. 前記ソース電極と前記ゲート金属配線とが所定距離で近接配置された状態で前記保護ダイオードの周端上を跨いでいることを特徴とする請求項１記載の縦型ＭＯＳＦＥＴ。
  3. 前記ゲート金属配線と前記ゲート電極とがゲートポリシリ配線を介して電気的接続され、前記ゲートポリシリ配線が半導体層に形成される凹部内に形成されていることを特徴とする請求項１または請求項２記載の縦型ＭＯＳＦＥＴ。
  4. 前記ソース電極と前記ゲート金属配線とが所定距離で近接配置された状態で前記ゲートポリシリ配線の周端上を跨いでいることを特徴とする請求項３記載の縦型ＭＯＳＦＥＴ。
JP2004283489A 2004-09-29 2004-09-29 縦型ｍｏｓｆｅｔ Expired - Fee Related JP4791015B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004283489A JP4791015B2 (ja) 2004-09-29 2004-09-29 縦型ｍｏｓｆｅｔ
US11/234,245 US20060065925A1 (en) 2004-09-29 2005-09-26 Vertical MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004283489A JP4791015B2 (ja) 2004-09-29 2004-09-29 縦型ｍｏｓｆｅｔ

Publications (2)

Publication Number Publication Date
JP2006100494A JP2006100494A (ja) 2006-04-13
JP4791015B2 true JP4791015B2 (ja) 2011-10-12

Family

ID=36098038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004283489A Expired - Fee Related JP4791015B2 (ja) 2004-09-29 2004-09-29 縦型ｍｏｓｆｅｔ

Country Status (2)

Country Link
US (1) US20060065925A1 (ja)
JP (1) JP4791015B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265458B (en) * 2005-06-02 2006-11-01 Avermedia Tech Inc Audio player
JP4492735B2 (ja) * 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
US8035112B1 (en) 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
JP2014225692A (ja) * 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
JP5775268B2 (ja) * 2010-06-09 2015-09-09 ローム株式会社 半導体装置およびその製造方法
JP5638340B2 (ja) * 2010-10-20 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5817823B2 (ja) * 2013-12-27 2015-11-18 富士電機株式会社 半導体装置およびその製造方法
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP6222706B2 (ja) * 2015-07-23 2017-11-01 ローム株式会社 半導体装置および半導体パッケージ
JP6430424B2 (ja) * 2016-03-08 2018-11-28 株式会社東芝 半導体装置
DE102017108047A1 (de) * 2017-04-13 2018-10-18 Infineon Technologies Ag Halbleitervorrichtung mit struktur zum schutz gegen elektrostatische entladung
JP2022007788A (ja) 2020-06-26 2022-01-13 富士電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3082522B2 (ja) * 1993-07-27 2000-08-28 日産自動車株式会社 絶縁電極およびその製造方法
US5477078A (en) * 1994-02-18 1995-12-19 Analog Devices, Incorporated Integrated circuit (IC) with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage
GB9803108D0 (en) * 1998-02-13 1998-04-08 Wynne Willson Gottelier Limite Beam steering apparatus
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法
JP3642466B2 (ja) * 1999-04-13 2005-04-27 関西日本電気株式会社 半導体装置の製造方法
JP2001257349A (ja) * 2000-03-09 2001-09-21 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの保護装置
GB0006092D0 (en) * 2000-03-15 2000-05-03 Koninkl Philips Electronics Nv Trench-gate semiconductor devices
JP2001352067A (ja) * 2000-06-06 2001-12-21 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの保護装置
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP2002270841A (ja) * 2001-03-13 2002-09-20 Denso Corp 半導体装置及びその製造方法
JP4608133B2 (ja) * 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
JP4854868B2 (ja) * 2001-06-14 2012-01-18 ローム株式会社 半導体装置
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2006100494A (ja) 2006-04-13
US20060065925A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
US8569780B2 (en) Semiconductor power device with embedded diodes and resistors using reduced mask processes
US8004009B2 (en) Trench MOSFETS with ESD Zener diode
US7825431B2 (en) Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
JP4913336B2 (ja) 半導体装置
US6798018B2 (en) Semiconductor device having MOSFET of trench structure and method for fabricating the same
US7271068B2 (en) Method of manufacture of semiconductor device
US20060065925A1 (en) Vertical MOSFET
TWI742249B (zh) 半導體裝置及其製造方法
US20060255407A1 (en) Semiconductor device and manufacturing method of the same
JP3930486B2 (ja) 半導体装置およびその製造方法
JP2008288499A (ja) 半導体装置及びその製造方法
JP2012244071A (ja) 絶縁ゲート型半導体装置
JP4824296B2 (ja) 半導体装置の製造方法
JP5314104B2 (ja) 半導体装置およびその製法
JP4848605B2 (ja) 半導体装置の製造方法
JP5502468B2 (ja) 半導体装置の製造方法および半導体装置
JP2018152514A (ja) 半導体装置の製造方法および半導体装置
JP2007287813A (ja) 半導体装置およびその製造方法
JP2021170625A (ja) 超接合半導体装置および超接合半導体装置の製造方法
TWI452692B (zh) 半導體裝置及其製造方法
JP2007036299A (ja) 半導体装置及びその製造方法
JP2009117412A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP3889843B2 (ja) 半導体装置及びその製造方法
JP2005203455A (ja) 半導体装置およびその製造方法
JP2000269497A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070813

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees