JP6430424B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6430424B2
JP6430424B2 JP2016044000A JP2016044000A JP6430424B2 JP 6430424 B2 JP6430424 B2 JP 6430424B2 JP 2016044000 A JP2016044000 A JP 2016044000A JP 2016044000 A JP2016044000 A JP 2016044000A JP 6430424 B2 JP6430424 B2 JP 6430424B2
Authority
JP
Japan
Prior art keywords
electrode
bidirectional diode
resistance
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016044000A
Other languages
English (en)
Other versions
JP2017162891A (ja
Inventor
隆太 新井
隆太 新井
英敏 浅原
英敏 浅原
都築　誠
誠 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2016044000A priority Critical patent/JP6430424B2/ja
Priority to US15/247,541 priority patent/US10325902B2/en
Publication of JP2017162891A publication Critical patent/JP2017162891A/ja
Application granted granted Critical
Publication of JP6430424B2 publication Critical patent/JP6430424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes

Description

本発明の実施形態は、半導体装置に関する。
メカニカルリレー等の駆動に用いられるパワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）においては、ドレインにメカニカルリレーのコイル等の誘導性負荷が直接接続される。そのため、サージ電圧やアバランシェ破壊からＭＯＳＦＥＴを保護することが好ましい。
ＭＯＳＦＥＴの保護のため、様々な回路がこれまでに用いられている。
特開２０１２−１０９５９０号公報
本発明が解決しようとする課題は、小型化された半導体装置を提供することにある。
実施形態の半導体装置は、リング状形状を有し、第１の接続部と、第１の接続部よりも内側に設けられた第２の接続部と、を有する第１の双方向ダイオードと、リング状形状の内側に設けられ、第１の半導体素子電極と、第２の半導体素子電極と、制御電極と、を有し、第１の半導体素子電極は第１の接続部と電気的に接続されており、第２の半導体素子電極は制御電極と電気的に接続された半導体素子と、リング状形状の内側に設けられ、第１の抵抗電極と、第２の抵抗電極と、を有し第１の抵抗電極は第２の接続部及び制御電極に電気的に接続された第１の抵抗素子と、リング状形状の内側に設けられ、一方の電極は第２の抵抗電極に電気的に接続され他方の電極は第２の半導体素子電極に電気的に接続された第２の双方向ダイオードと、リング状形状の内側に設けられ、第２の抵抗電極に電気的に接続された第２の抵抗素子と、を備え、前記半導体素子はＭＯＳＦＥＴ又はＩＧＢＴであり、第１の抵抗素子及び第２の抵抗素子は、第２の双方向ダイオードの周囲に設けられ、第１の双方向ダイオードの逆方向電圧は半導体素子の真性耐圧以上であり、第１の双方向ダイオードの逆方向電圧は第２の双方向ダイオードの逆方向電圧以上であり、第２の双方向ダイオードの逆方向電圧は半導体素子のゲート定格電圧より高く、半導体素子のゲート膜破壊電圧より低い半導体装置。
本実施形態の半導体装置が構成する電気回路の模式図である。 本実施形態の半導体装置の模式図である。 本実施形態の半導体装置の内部構造の模式図である。 本実施形態の比較形態となる半導体装置の模式図である。
以下、図面を用いて本発明の実施形態を説明する。
本明細書中、同一または類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（実施形態）
本実施形態の半導体装置は、リング状形状を有し、第１の接続部と、第１の接続部よりも内側に設けられた第２の接続部と、を有する第１の双方向ダイオードと、リング状形状の内側に設けられ、第１の半導体素子電極と、第２の半導体素子電極と、制御電極と、を有し、第１の半導体素子電極は第１の接続部と電気的に接続され、第２の半導体素子電極は制御電極と電気的に接続された半導体素子と、第１の抵抗電極と、第２の抵抗電極と、を有し第１の抵抗電極は第２の接続部及び制御電極に電気的に接続された第１の抵抗素子と、一方の電極は第２の抵抗電極に電気的に接続され他方の電極は第２の半導体素子電極に電気的に接続された第２の双方向ダイオードと、第２の抵抗電極に電気的に接続された第２の抵抗素子と、を備える。
図１は、本実施形態の半導体装置１００が構成する電気回路２００の模式図である。
電気回路２００は、半導体素子２０２と、第１の双方向ダイオード２０６と、第２の双方向ダイオード２１２と、第１の抵抗素子２０８と、第２の抵抗素子２１０と、を備える。
本実施形態の半導体素子２０２は、ＭＯＳＦＥＴである。以後、本実施形態においては、半導体素子２０２は、ｎ型の縦型ＭＯＳＦＥＴであるとして記載する。半導体素子２０２は、第１の半導体素子電極（ドレイン電極）２０２ａと、第２の半導体素子電極（ソース電極）２０２ｂと、制御電極（ゲート電極）２０２ｃを有する。第１の半導体素子電極２０２ａは、電気回路２００の外部に設けられた外部電気回路Ｌと接続される。ここで外部電気回路Ｌとは、例えばメカニカルリレーのコイル等の誘導性負荷である。第２の半導体素子電極２０２ｂは、グランドに接続されている。ボディダイオード２０４は、ＭＯＳＦＥＴのボディダイオードである。なお、半導体素子２０２は、ｐ型のＭＯＳＦＥＴであっても良い。また、半導体素子２０２は、第１の半導体素子電極２０２ａがコレクタ電極、第２の半導体素子電極２０２ｂがエミッタ電極、制御電極２０２ｃがゲート電極であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であっても良い。また、半導体素子２０２は、バイポーラトランジスタであっても良い。
第１の双方向ダイオード（ＧＤ間双方向ダイオード）２０６は、例えば複数のダイオードを並列かつ互いに極性が逆になるように接続させたダイオードである。第１の半導体素子電極２０２ａに接続された誘導性負荷がオフになることにより外部電気回路Ｌに逆起電力が生じた場合、第１の双方向ダイオード２０６が通電状態になることにより半導体素子２０２のゲート電圧が増加して半導体素子２０２がオンの状態になる。これによりドレイン−ソース間の電圧増加が抑制され、半導体素子２０２の破壊を防ぐことが出来る。なお、第１の双方向ダイオードは、一の方向にツェナーダイオード、上述の一の方向に反対の方向にＰＮ接合ダイオードであっても良い。
第１の双方向ダイオード２０６は、第１の接続部２０６ａと第２の接続部２０６ｂを有する。第１の接続部２０６ａは第１の半導体素子電極２０２ａと電気的に接続されている。第２の接続部２０６ｂは制御電極２０２ｃと電気的に接続されている。
第１の抵抗素子２０８は、ゲートシリーズ抵抗として用いられる。第１の抵抗素子２０８は、第１の抵抗電極２０８ａと、第２の抵抗電極２０８ｂと、を有する。第１の抵抗電極２０８ａは、第２の接続部２０６ｂ及び制御電極２０２ｃと電気的に接続されている。
第２の双方向ダイオード２１２（ＧＳ間双方向ダイオード）は、例えば複数のダイオードを並列かつ互いに極性が逆になるように接続させたダイオードである。第２の双方向ダイオード２１２は、ＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気）保護ダイオードである。第２の双方向ダイオード２１２の一方の電極は第２の半導体素子電極２０２ｂに電気的に接続されている。第２の双方向ダイオード２１２の他方の電極は、第１の抵抗素子２０８の、例えば第２の抵抗電極２０８ｂに電気的に接続されている。なお、第２の双方向ダイオード２１２の他方の電極は、第１の抵抗素子２０８の第１の抵抗電極２０８ａに電気的に接続されていても良い。
第２の抵抗素子２１０は、プルダウン抵抗として用いられる。第２の抵抗素子２１０は、第１の抵抗素子２０８及びグランドに接続される。
第１の双方向ダイオード２０６の逆方向電圧は、半導体素子２０２保護のため、半導体素子１０２の真性耐圧ＶＤＳＳと等しいか、またはＶＤＳＳより高い。第１の双方向ダイオード２０６の逆方向電圧は、例えば、第２の双方向ダイオード２１２の逆方向電圧と等しいか、または第２の双方向ダイオード２１２の逆方向電圧より高い。第２の双方向ダイオード２１２の逆方向電圧は、ＥＳＤが混入した際に半導体素子２０２の動作をクランプさせることが出来るように、半導体素子２０２のゲート定格電圧より高い。また、第２の双方向ダイオード２１２の逆方向電圧は、半導体素子２０２の破壊を防止するため、半導体素子１０２のゲート膜破壊電圧より低い。
第１の双方向ダイオード２０６がクランプした時には半導体素子２０２のゲート電圧が増加する。この時の制御電極２０２ｃに印加される電圧（ゲート電圧）は、第１の抵抗素子２０８と第２の抵抗素子２１０の分圧で決定される電圧に安定化される。そのため、半導体素子２０２のスイッチング速度等を考慮して適切な分圧を決めることに留意する。一般的には、第２の抵抗素子２１０の抵抗値が第１の抵抗素子２０８の抵抗値より大きくなるように、第１の抵抗素子２０８の抵抗値と第２の抵抗素子２１０の抵抗値を選択する。
図２は、本実施形態の半導体装置１００の模式図である。図３は、本実施形態の半導体装置１００の内部構造の要部の模式図である。図３（ａ）は、図２に示したＡ−Ａ’線で切断したときの、本実施形態の半導体装置１００の第１の双方向ダイオード１０６と半導体素子１０２の内部構造の模式図である。図３（ｂ）に、本実施形態の半導体装置１００の第１の抵抗素子１０８の内部構造の模式図を示す。
基板１１４は、ｎ型の不純物を含む、例えばＳｉ（シリコン）基板である。
第１の双方向ダイオード１０６は、基板１１４上に設けられた絶縁層１４０内に、リング状形状を有して設けられている。ここでリング状形状とは、例えば角形形状である。しかし例えば円形形状等であってもよい。第１の双方向ダイオード１０６は、第１の接続部１０６ａと、第１の接続部１０６ａよりも内側に設けられた第２の接続部１０６ｂと、を有する。第１の接続部１０６ａと第２の接続部１０６ｂの間には、ｎ型不純物を含む部分とｐ型不純物を含む部分が交互に設けられている。ｎ型不純物を有する部分とｐ型不純物を有する部分は、いずれもリング状形状を有している。第１の接続部１０６ａ及び第２の接続部１０６ｂには、それぞれ例えばＡｌで形成された、半導体素子１０２や第１の抵抗素子１０８等と電気的に接続をとるための配線１４４が電気的に接続されている。
半導体素子１０２は、リング状形状の内側に設けられている。半導体素子１０２は、基板１１４上に設けられｎ型不純物を含むドリフト層１４２と、基板１１４の、ドリフト層１４２と反対側に設けられた第１の半導体素子電極１３０と、ドリフト層１４２内に設けられｐ型不純物を含むウェル領域１３４と、ウェル領域１３４内に設けられｎ型不純物を含むソース領域１３６と、ドリフト層１４２上に設けられた制御電極１３８と、ドリフト層１４２上の制御電極１３８周囲に設けられた絶縁層１４０と、ソース領域１３６上に設けられた第２の半導体素子電極１３２と、を有する。
第２の双方向ダイオード１１２は、リング状形状の内側の、半導体素子１０２の周囲に設けられている。第２の双方向ダイオード１１２は、第１の双方向ダイオード１０６と同様に図３（ａ）に示されたような、ｎ型不純物を有する部分とｐ型不純物を有する部分のいずれもがリング状形状を有するような、リング状形状のダイオードであっても良い。またはｎ型不純物を有する半導体層とｐ型不純物を有する半導体層が基板１１４に垂直な方向に交互に積層されて設けられていても良い。なお、図示されていないが、ゲート制御用の信号が入力されるゲートパッドは、例えば第２の双方向ダイオード１１２上に設けられる。
第１の抵抗素子１０８及び第２の抵抗素子１１０は、絶縁層１４０上に設けられた不純物を含む半導体材料で形成されている。第１の抵抗素子１０８及び第２の抵抗素子１１０の両端には、例えばＡｌで形成された、双方向ダイオードや半導体素子１０２と電気的に接続をとるための配線１４４が設けられている。なお図３（ｂ）においては第１の抵抗素子１０８はｎ型不純物を含んでいるが、ｐ型不純物でもよい。
なお、半導体素子１０２、第１の双方向ダイオード１０６、第１の抵抗素子１０８、第２の抵抗素子１１０、及び第２の双方向ダイオード１１２間の電気的接続は、本明細書に記載の方法の他、公知の電気的接続方法により好ましく行うことが出来る。
第１の抵抗素子１０８または第２の抵抗素子１１０は、リング状形状の内側の、第２の双方向ダイオード１１２の周囲に設けられていることが好ましい。
第１の双方向ダイオード１０６、第２の双方向ダイオード１１２、第１の抵抗素子１０８、第２の抵抗素子１１０は、ポリシリコンを用いることにより形成が容易になるため、ポリシリコンを含むことが好ましい。なお、アモルファスシリコン、単結晶シリコン等の公知の半導体材料も好ましく用いることが出来る。
第１の抵抗素子１０８の第１のポリシリコンに含まれる不純物と第２の抵抗素子１１０の第２のポリシリコンに含まれる不純物は、種類が互いに同じであり、濃度が互いに等しいことが好ましい。ここで濃度が互いに等しいとは、第１のポリシリコンに含まれる不純物の濃度と第２のポリシリコンに含まれる不純物の濃度が、製造ばらつきの範囲内で互いに等しいことをいう。また、本実施形態の半導体装置１００における不純物の濃度は、例えばＳＩＭＳ（ＳＥＣＯＮＤＡＲＹ ＩＯＮ ＭＡＳＳ ＳＰＥＣＴＲＯＭＥＴＲＹ：二次イオン質量分析法）により評価することが出来る。
次に、本実施形態の作用効果を記載する。
図４は、本実施形態の比較形態となる半導体装置８００の模式図である。半導体装置８００は、半導体素子８０２と、第１の双方向ダイオード８０６と、第１の抵抗素子８０８と、第２の抵抗素子８１０と、第２の双方向ダイオード８１２と、を備える。第１の双方向ダイオード８０６は、半導体素子８０２の周囲に設けられている。
第１の双方向ダイオードの高アバランシェ耐量や高ドレイン−ソース間ＥＳＤ耐量を実現するためには、ダイオードのＰＮ接合部等の接合部における断面積を大きくすることが好ましい。
上述の条件を満たしかつ半導体装置１００を小型化するためには、第１の双方向ダイオード１０６をリング状形状とし、リング状形状の内側に半導体素子１０２及び第２の双方向ダイオード１１２を設けることが好ましい。リング状形状とすることにより、半導体装置１００を小型化しながらダイオードの周囲長を長くすることが出来るため、接合部における断面積を大きくすることが出来る。
一方で、ｎ型の縦型ＭＯＳＦＥＴにおいては、一般に基板１１４のドリフト層１４２と反対側すなわち基板１１４の裏面に第１の半導体素子電極１３０が設けられている。さらに、基板１１４の側方にまで第１の半導体素子電極１３０が延在して設けられていることがある。そこで、本実施形態の半導体装置１００においては、第１の接続部１０６ａと、第１の接続部１０６ａよりも内側に設けられた第２の接続部１０６ｂと、を設けている。これにより、小型化しながら、配線１４４を介して基板１１４の裏面及び側方と第１の接続部１０６ａとの電気的接続を容易に行い、さらに外部電気回路Ｌと第１の半導体素子電極１３０の電気的接続を容易に行うことが出来る。また、第２の接続部１０６ｂと制御電極１３８との電気的接続を容易に行うことが出来る。
第１の抵抗素子１０８または第２の抵抗素子１１０を、リング状形状の内側に設けることにより、さらに半導体装置１００の小型化を図ることが出来る。特にゲートパッドが第２の双方向ダイオード上に設けられている場合には、第１の抵抗素子１０８及び第２の抵抗素子１１０はゲート電圧の安定化を図るものであるため、半導体素子１０２に近い領域に設けられているよりも、第２の双方向ダイオード１１２周囲に設けられている方が、ゲートパッドとの電気的接続を容易に行うことが出来るため好ましい。また、半導体素子１０２を形成する領域と、ダイオードや抵抗等の保護素子を形成する領域は別個のものとして分けた方が、半導体装置１００の作製は容易になる。この観点からも、第１の抵抗素子１０８及び第２の抵抗素子１１０は、第２の双方向ダイオード１１２周囲に設けられている方が好ましい。
第１の双方向ダイオード１０６、第２の双方向ダイオード１１２、第１の抵抗素子１０８、第２の抵抗素子１１０は、いずれもポリシリコンで形成されてポリシリコンを含むことにより、容易に形成出来る。
ポリシリコンでダイオードを形成する場合には、ポリシリコンは基板上にあまり厚く形成することが出来ないため、断面積を大きくすることが難しくなる。この観点からも、第１の双方向ダイオード１０６及び第２の双方向ダイオード１１２は、リング状形状にして断面積を大きくすることが好ましい。
第１の抵抗素子１０８の第１のポリシリコンに含まれる不純物と第２の抵抗素子１１０の第２のポリシリコンに用いられる不純物が、種類が互いに同じであり濃度が互いに等しいことにより、イオン注入等のプロセス回数を減少させることが出来るため、半導体装置１００の作製を容易に行うことが出来る。
本実施形態の半導体装置によれば、小型化された半導体装置の提供が可能になる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００ 半導体装置
１０２ 半導体素子（ＭＯＳＦＥＴ）
１０６ 第１の双方向ダイオード（ＧＤ間双方向ダイオード）
１０６ａ 第１の接続部
１０６ｂ 第２の接続部
１０８ 第１の抵抗素子（ゲートシリーズ抵抗）
１１０ 第２の抵抗素子（プルダウン抵抗）
１１２ 第２の双方向ダイオード（ＧＳ間双方向ダイオード）
１１４ 基板
１３０ 第１の半導体素子電極（ドレイン電極）
１３２ 第２の半導体素子電極（ソース電極）
１３４ ウェル領域
１３６ ソース領域
１３８ 制御電極（ゲート電極）
１４０ 絶縁層
１４２ ドリフト層
１４４ 配線
２００ 電気回路（アクティブクランプ回路）
２０２ 半導体素子（ＭＯＳＦＥＴ）
２０２ａ 第１の半導体素子電極（ドレイン電極）
２０２ｂ 第２の半導体素子電極（ソース電極）
２０２ｃ 制御電極（ゲート電極）
２０４ ボディダイオード
２０６ 第１の双方向ダイオード（ＧＤ間双方向ダイオード）
２０６ａ 第１の接続部
２０６ｂ 第２の接続部
２０８ 第１の抵抗素子（ゲート抵抗）
２０８ａ 第１の抵抗電極
２０８ｂ 第２の抵抗電極
２１０ 第２の抵抗素子（プルダウン抵抗）
２１２ 第２の双方向ダイオード（ＧＳ間双方向ダイオード）
８００ 半導体装置
８０２ 半導体素子領域
８０６ 第１の双方向ダイオード領域
８０８ 第１の抵抗素子領域
８１０ 第２の抵抗素子領域
８１２ 第２の双方向ダイオード領域
Ｌ 外部電気回路

Claims (3)

  1. リング状形状を有し、第１の接続部と、前記第１の接続部よりも内側に設けられた第２の接続部と、を有する第１の双方向ダイオードと、
    前記リング状形状の内側に設けられ、第１の半導体素子電極と、第２の半導体素子電極と、制御電極と、を有し、前記第１の半導体素子電極は前記第１の接続部と電気的に接続されており、前記第２の半導体素子電極は前記制御電極と電気的に接続された半導体素子と、
    前記リング状形状の内側に設けられ、第１の抵抗電極と、第２の抵抗電極と、を有し前記第１の抵抗電極は前記第２の接続部及び前記制御電極に電気的に接続された第１の抵抗素子と、
    前記リング状形状の内側に設けられ、一方の電極は前記第２の抵抗電極に電気的に接続され他方の電極は前記第２の半導体素子電極に電気的に接続された第２の双方向ダイオードと、
    前記リング状形状の内側に設けられ、前記第２の抵抗電極に電気的に接続された第２の抵抗素子と、
    を備え、
    前記半導体素子はＭＯＳＦＥＴ又はＩＧＢＴであり、前記第１の抵抗素子及び前記第２の抵抗素子は、前記第２の双方向ダイオードの周囲に設けられ、前記第１の双方向ダイオードの逆方向電圧は前記半導体素子の真性耐圧以上であり、前記第１の双方向ダイオードの逆方向電圧は前記第２の双方向ダイオードの逆方向電圧以上であり、前記第２の双方向ダイオードの逆方向電圧は前記半導体素子のゲート定格電圧より高く、前記半導体素子のゲート膜破壊電圧より低い半導体装置。
  2. 前記第１の双方向ダイオードと前記第２の双方向ダイオードと前記第１の抵抗素子と前記第２の抵抗素子はポリシリコンを含む請求項１記載の半導体装置。
  3. 前記第１の抵抗素子の第１のポリシリコンに含まれる不純物と前記第２の抵抗素子の第２のポリシリコンに含まれる不純物は、種類が互いに同じであり濃度が互いに等しい請求項２記載の半導体装置。
JP2016044000A 2016-03-08 2016-03-08 半導体装置 Active JP6430424B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016044000A JP6430424B2 (ja) 2016-03-08 2016-03-08 半導体装置
US15/247,541 US10325902B2 (en) 2016-03-08 2016-08-25 Power transistor with a plurality of bi-directional diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016044000A JP6430424B2 (ja) 2016-03-08 2016-03-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2017162891A JP2017162891A (ja) 2017-09-14
JP6430424B2 true JP6430424B2 (ja) 2018-11-28

Family

ID=59788638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016044000A Active JP6430424B2 (ja) 2016-03-08 2016-03-08 半導体装置

Country Status (2)

Country Link
US (1) US10325902B2 (ja)
JP (1) JP6430424B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6988518B2 (ja) * 2018-01-26 2022-01-05 株式会社デンソー 整流装置及び回転電機
CN109192774A (zh) * 2018-09-06 2019-01-11 江苏中科君芯科技有限公司 栅极双箝位的igbt器件
JP7180359B2 (ja) * 2018-12-19 2022-11-30 富士電機株式会社 抵抗素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0218968A (ja) * 1988-07-06 1990-01-23 Nec Corp 縦型ｍｏｓ電界効果トランジスタ
JPH07147387A (ja) * 1993-11-24 1995-06-06 Hitachi Ltd パワートランジスタ装置
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
JP3189589B2 (ja) * 1994-09-20 2001-07-16 株式会社日立製作所 絶縁ゲート型半導体装置
JP5391261B2 (ja) 2000-03-06 2014-01-15 ローム株式会社 半導体装置
JP4917709B2 (ja) 2000-03-06 2012-04-18 ローム株式会社 半導体装置
JP2002141507A (ja) 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置とその製造方法
JP4791015B2 (ja) * 2004-09-29 2011-10-12 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔ
JP5331497B2 (ja) * 2008-11-27 2013-10-30 株式会社東芝 半導体装置およびその製造方法
GB2466643B (en) * 2008-12-30 2011-05-04 Wolfson Microelectronics Plc Semiconductor structures for biasing devices
US9142463B2 (en) 2010-01-29 2015-09-22 Fuji Electric Co., Ltd. Semiconductor device
JP6098041B2 (ja) 2012-04-02 2017-03-22 富士電機株式会社 半導体装置
JP2014013796A (ja) * 2012-07-03 2014-01-23 Fuji Electric Co Ltd ワンチップイグナイタ及び内燃機関点火装置

Also Published As

Publication number Publication date
US10325902B2 (en) 2019-06-18
JP2017162891A (ja) 2017-09-14
US20170263598A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
JP5070693B2 (ja) 半導体装置
US9142463B2 (en) Semiconductor device
KR101742447B1 (ko) 반도체 장치
JP2008509548A (ja) 半導体スイッチ装置と電子素子
JP6218462B2 (ja) ワイドギャップ半導体装置
JP5798024B2 (ja) 半導体装置
US10217861B2 (en) High voltage integrated circuit with high voltage junction termination region
US11605706B2 (en) Semiconductor device
JP6430424B2 (ja) 半導体装置
US11309415B2 (en) Wide gap semiconductor device
JPWO2019156215A1 (ja) 半導体装置
JP2015119521A (ja) 半導体装置及びスイッチング回路
JP6677672B2 (ja) 半導体装置
JP2011108684A (ja) 半導体装置
US9601481B2 (en) Semiconductor device
JP2008244487A (ja) 複合型ｍｏｓｆｅｔ
JP4858253B2 (ja) トランジスタの駆動回路
JP2011049424A (ja) 半導体デバイス
JP5990986B2 (ja) 保護ダイオード
JP6441191B2 (ja) 半導体装置
JP2013214597A (ja) 半導体デバイス
JP2023162778A (ja) 半導体装置
TW202038424A (zh) 靜電放電防護元件
JP2005243674A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181031

R150 Certificate of patent or registration of utility model

Ref document number: 6430424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150