JP5391261B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5391261B2 JP5391261B2 JP2011288038A JP2011288038A JP5391261B2 JP 5391261 B2 JP5391261 B2 JP 5391261B2 JP 2011288038 A JP2011288038 A JP 2011288038A JP 2011288038 A JP2011288038 A JP 2011288038A JP 5391261 B2 JP5391261 B2 JP 5391261B2
- Authority
- JP
- Japan
- Prior art keywords
- type layer
- gate
- layer
- source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
2 ゲート配線
3 ソース配線
4 半導体層
5 ボディ領域
Claims (5)
- 半導体層に並列接続された複数個のトランジスタセルが配列されることにより形成される絶縁ゲート電界効果トランジスタと、該トランジスタのゲートおよびソース間に接続され、該ゲートおよびソース間に印加される一定電圧以上の入力をブレークダウンさせる保護ダイオードとを有する半導体装置であって、前記保護ダイオードが、前記配列されるトランジスタセルのセル群より外周側の絶縁膜上にリング状のp形層とn形層とが平面的に交互に設けられることにより双方向ダイオードとして形成され、かつ、前記p形層またはn形層の最内周および最外周の層にリング状にコンタクトする金属膜がそれぞれ設けられ、該リング状にコンタクトする前記最外周の金属膜が、前記セル群上に設けられる金属膜からなるソース配線に、前記保護ダイオードが形成された領域を跨いで部分的に設けられるソース接続部により接続され、前記リング状にコンタクトする前記最内周の金属膜が、ゲート電極パッドと接続されると共に前記セル群の外周側のトランジスタセルの一部のゲート電極と接続されることにより、前記ソース接続部と前記ゲート電極との接続部とが、平面的に交互に形成されてなる半導体装置。
- 前記p形層およびn形層がポリシリコン、非晶質シリコン、絶縁膜上のシリコン単結晶、SiC、およびSiGeのいずれかからなる請求項1記載の半導体装置。
- 前記p形層およびn形層は、それぞれの同じ導電形層同士で幅および不純物濃度がほぼ一定になるように形成されてなる請求項1または2記載の半導体装置。
- 前記配列されるトランジスタセルの前記保護ダイオードに一番近い側に半導体基板と異なる導電形の拡散領域が形成され、該拡散領域にはトランジスタセルが形成されないで、前記ソース配線が、該拡散領域にもコンタクトされてなる請求項1ないし3のいずれか1項記載の半導体装置。
- 半導体層に並列接続された複数個のトランジスタセルが配列されることにより形成される絶縁ゲート電界効果トランジスタと、該トランジスタのゲートおよびソース間に接続され、該ゲートおよびソース間に印加される一定電圧以上の入力をブレークダウンさせる保護ダイオードとを有する半導体装置であって、前記保護ダイオードが、前記配列されるトランジスタセルのセル群より外周側の絶縁膜上にリング状のp形層とn形層とが高さ方向に交互に積層して設けられることにより双方向ダイオードとして形成され、かつ、前記p形層またはn形層の最上層にリング状にコンタクトするリング状金属膜が設けられると共に、該リング状金属膜が前記セル群上に設けられる金属膜からなるソース配線に、前記積層して設けられる保護ダイオードの側面に絶縁膜を介して部分的に設けられるソース接続部により接続され、前記p形層またはn形層の最下層にリング状にコンタクトするリング状下層金属膜が設けられると共に、該リング状下層金属膜と接続される複数のゲート接続部がゲート電極パッドおよび前記セル群の外周側の複数のトランジスタセルのゲート電極と接続されることにより、前記複数のソース接続部と前記複数のトランジスタセルのゲート電極と接続されるゲート接続部とが、平面的に交互に形成されてなる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011288038A JP5391261B2 (ja) | 2000-03-06 | 2011-12-28 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000059710 | 2000-03-06 | ||
JP2000059710 | 2000-03-06 | ||
JP2011288038A JP5391261B2 (ja) | 2000-03-06 | 2011-12-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001005627A Division JP4917709B2 (ja) | 2000-03-06 | 2001-01-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012109590A JP2012109590A (ja) | 2012-06-07 |
JP5391261B2 true JP5391261B2 (ja) | 2014-01-15 |
Family
ID=46494808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011288038A Expired - Lifetime JP5391261B2 (ja) | 2000-03-06 | 2011-12-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5391261B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10347620B2 (en) | 2017-08-04 | 2019-07-09 | Ablic Inc. | Semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2976785A4 (en) * | 2013-03-21 | 2017-01-18 | Bourns, Inc. | Transient voltage suppressor, design and process |
JP6430424B2 (ja) | 2016-03-08 | 2018-11-28 | 株式会社東芝 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH081956B2 (ja) * | 1987-11-06 | 1996-01-10 | 日産自動車株式会社 | 保護機能を備えた縦型mosfet |
JP2755619B2 (ja) * | 1988-10-19 | 1998-05-20 | 三洋電機株式会社 | 絶縁ゲート型半導体装置 |
JPH0365263U (ja) * | 1989-10-31 | 1991-06-25 | ||
JPH10144938A (ja) * | 1996-11-11 | 1998-05-29 | Nec Corp | 半導体装置 |
JP3191747B2 (ja) * | 1997-11-13 | 2001-07-23 | 富士電機株式会社 | Mos型半導体素子 |
JPH11251594A (ja) * | 1997-12-31 | 1999-09-17 | Siliconix Inc | 電圧クランプされたゲ―トを有するパワ―mosfet |
JP4854868B2 (ja) * | 2001-06-14 | 2012-01-18 | ローム株式会社 | 半導体装置 |
-
2011
- 2011-12-28 JP JP2011288038A patent/JP5391261B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10347620B2 (en) | 2017-08-04 | 2019-07-09 | Ablic Inc. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2012109590A (ja) | 2012-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4917709B2 (ja) | 半導体装置 | |
US10211332B2 (en) | Semiconductor device and manufacturing method of the same | |
US5723890A (en) | MOS type semiconductor device | |
US6864536B2 (en) | Electrostatic discharge protection circuit | |
JPH0427712B2 (ja) | ||
US7638816B2 (en) | Epitaxial surge protection device | |
US7943959B2 (en) | Low capacitance semiconductor device | |
JPH0832031A (ja) | 高電圧のプレーナ端部終端構造物とその製造方法 | |
WO2019123601A1 (ja) | 半導体装置 | |
JP5391261B2 (ja) | 半導体装置 | |
JP3869580B2 (ja) | 半導体装置 | |
JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
GB2084397A (en) | Semiconductor integrated circuit | |
JP4479041B2 (ja) | 半導体装置及びその製造方法 | |
JP3869581B2 (ja) | 半導体装置およびその製法 | |
JP3339455B2 (ja) | 半導体装置及びその製造方法 | |
JPH0417375A (ja) | 半導体装置 | |
JP2988047B2 (ja) | 半導体装置 | |
JP3846395B2 (ja) | Mos型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5391261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |