JP2988047B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2988047B2
JP2988047B2 JP3240312A JP24031291A JP2988047B2 JP 2988047 B2 JP2988047 B2 JP 2988047B2 JP 3240312 A JP3240312 A JP 3240312A JP 24031291 A JP24031291 A JP 24031291A JP 2988047 B2 JP2988047 B2 JP 2988047B2
Authority
JP
Japan
Prior art keywords
impurity diffusion
diffusion layer
type impurity
semiconductor substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3240312A
Other languages
English (en)
Other versions
JPH0555590A (ja
Inventor
泰芳 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3240312A priority Critical patent/JP2988047B2/ja
Publication of JPH0555590A publication Critical patent/JPH0555590A/ja
Application granted granted Critical
Publication of JP2988047B2 publication Critical patent/JP2988047B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は縦型ＭＯＳ型電界効果ト
ランジスタ（以下、ＭＯＳＦＥＴと称する）を有する半
導体装置に関し、特に誘導性負荷等による逆起電力から
ＭＯＳＦＥＴを保護した半導体装置に関する。
【０００２】
【従来の技術】従来の縦型ＭＯＳＦＥＴは図４に示すよ
うに構成されている。この例はＮチャネルＭＯＳＦＥＴ
であり、Ｎ型半導体基板１にはＰ型不純物をイオン注入
法等により導入したＰ型不純物拡散層２を有し、更にゲ
ート酸化膜４上に多結晶シリコンを成長し、かつ選択的
にエッチングしたゲート電極５を有する。又、このゲー
ト電極５をマスクとして形成したチャネル領域となるＰ
型不純物拡散層２′と、ソース領域となるＮ+ 型不純物
拡散層３を有する。尚、ゲート電極５上にはリンガラス
等の層間絶縁膜６を有し、これに開設したコンタクトホ
ールを通してアルミニウムからなるゲート引出電極７及
びソース引出電極８を有している。
【０００３】
【発明が解決しようとする課題】この従来の縦型ＭＯＳ
ＦＥＴにおいて、リレー等の誘導性負荷をスイッチング
動作するように構成した場合、ＭＯＳＦＥＴのターンオ
フ時に負荷の逆起電力によりＭＯＳＦＥＴのドレイン・
ソース間に定格を越える電圧が印加され、ブレークオー
バー状態となることがある。このＭＯＳＦＥＴのブレー
クオーバー状態が能動素子領域で生じた場合、誘導電流
はブレークオーバーした能動素子領域に流れ、縦型ＭＯ
ＳＦＥＴのＮ型半導体基板１、Ｐ型不純物拡散層２′、
及びＮ+ 型ソース不純物拡散層３で構成する寄生ＮＰＮ
バイポーラトランジスタをターンオンさせる。この寄生
バイポーラトランジスタのターンオンが生じると、誘導
電流はターンオン箇所に集中することとなり、この結
果、接合破壊によるショート不良となる。
【０００４】このようにして発生する誘導性負荷スイッ
チング動作時のＭＯＳＦＥＴ破壊に対しては、能動素子
領域がブレークオーバーする電圧よりＭＯＳＦＥＴチッ
プの外周部の耐圧構造部分のブレークオーバーする電圧
をより低くなる様に設定することが考えられる。このよ
うにすれば、誘導性負荷による誘導電流はチップ外周部
の耐圧構造部分を通して流れるようになり、能動素子領
域での寄生バイポーラトランジスタのターンオン、さら
にはＦＥＴの素子破壊を防ぐことができる。
【０００５】しかしながら、しかし、ＦＥＴチップの外
周部では、ＰＮ接合の面積はＦＥＴチップの周囲長によ
り決定されるため、微小なチップでは所望の面積を確保
することができない。このため、ブレークオーバー時の
動作抵抗が大きく、実使用回路等で大電流の誘導電流が
流れた場合、ドレイン・ソース間電圧が能動素子領域の
ブレークオーバー電圧まで上昇してしまうことがある。
この場合には、能動素子領域にも電流が流れる結果とな
り、寄生バイポーラトランジスタのターンオンから素子
破壊に至ってしまう。本発明の目的は、誘導電流による
素子破壊の防止を図った半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
ソースとしての一導電型の不純物拡散層を有する第１の
逆導電型の不純物拡散層を有する一導電型の半導体基板
に構成した縦型ＭＯＳＦＥＴのゲート取出電極直下に、
第２の逆導電型の不純物拡散層を格子状、ストライプ
状、モザイク状のいずれかの平面パターン形状に形成
し、かつ前記第２の逆導電型の不純物拡散層をソース取
出電極に接続する。さらに、前記第２の逆導電型の不純
物拡散層の間の半導体基板の表面に第２の一導電型の不
純物拡散層を形成する。
【０００７】
【作用】本発明によれば、ゲート取出電極の直下のスペ
ースを利用して形成した第２の逆導電型不純物拡散層と
一導電型半導体基板とで大面積のＰＮ接合を構成し、こ
のＰＮ接合により逆起電力を吸収して素子破壊を防止す
る。また、前記第２の逆導電型の不純物拡散層の間の半
導体基板に設けられた第２の一導電型の不純物拡散層に
より、ブレークオーバー電圧をコントロールすることが
可能となる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図２は本発明の基本構成の平面レイアウト図、図１
は図２のＡ−Ａ線に相当する断面図である。Ｎ型半導体
基板１にフォトリソグラフィ技術を用いたイオン注入法
により選択的にＰ型不純物を拡散し、Ｐ型不純物拡散層
２を形成する。このＰ型不純物拡散層２は後述するゲー
トアルミニウム電極を形成する領域において、格子状と
なるように形成している。この上にゲート絶縁膜として
ゲート酸化膜４を形成し、更に多結晶シリコンを成長
し、かつ選択エッチングしてゲート電極５を形成する。
そして、能動素子領域にはこのゲート電極５をマスクと
してチャネル領域となるＰ型不純物拡散層２′及びソー
スＮ型不純物拡散層３を形成する。又、層間絶縁膜６と
なるリンガラス等を成長させた後コンタクトホールを開
設し、その上面には蒸着によりアルミニウム層を形成
し、選択的にエッチングを行うことでアルミニウムから
なるゲート取出電極７及びソース取出電極８を形成す
る。
【０００９】したがって、Ｐ型不純物拡散層２は、格子
状に構成することでＮ型半導体基板１との接触面積、即
ちＰＮ接合を従来構造に比較して大きくすることができ
る。このＰ型不純物拡散層２は接続部９においてソース
取出電極８に接続される。ここで、前記Ｐ型不純物拡散
層２の格子間隔ｄを、Ｎ型半導体基板１とＰ型不純物拡
散層２を逆バイアスして広がる空乏領域の巾ｗに対し、
ｄ＞２×ｗと設計することで隣接する格子状Ｐ型不純物
拡散層２より広がる空乏領域は互いに接しない。このと
き、この格子状Ｐ型不純物拡散層２の領域がブレークオ
ーバーする電圧を、能動素子領域のブレークオーバー電
圧以下に抑えることができる。
【００１０】したがって、この構造によれば、従来は特
にＦＥＴの動作特性に関係しないＰ型不純物拡散層２を
形成していたゲート取出電極７の直下の領域を活用し、
この領域にＮ型半導体基板１とＰ型不純物拡散層２とで
ＰＮ接合を構成する。そして、Ｐ型不純物拡散層２を格
子状とすることでＰＮ接合の面積を大きく設定すること
ができる。これにより、誘導性負荷のスイッチング時に
発生する逆起電力を大面積のＰＮ接合によって吸収でき
る。この結果、誘導性負荷をスイッチング動作した場合
の逆起電力によるブレークオーバーは能動素子領域以外
で生ずることになるため、能動素子領域の寄生バイポー
ラトランジスタのターンは発生せず、素子破壊を防止す
る。
【００１１】ここで、図３に本発明の実施例を示すよう
にゲート取出電極７直下の格子状Ｐ型不純物拡散層２の
表面周囲にＮ型不純物を注入してＮ+ 型不純物拡散層１
０を形成することで、ブレークオーバー電圧をコントロ
ールすることが可能となる。特に、この構成は、高濃度
の半導体基板１を使用する30Ｖ程度のドレイン・ソース
間耐圧を有する製品、或いはドレイン・ソース間耐圧が
300Ｖ程度以上で半導体基板１とＰ型不純物拡散層２の
間の空乏領域が広がりやすく、単に格子状のＰ型不純物
拡散層２の格子間隔を広げると面積効率が悪くなるよう
な製品で有効である。
【００１２】更に、この実施例では、Ｎ+ 型不純物拡散
層１０の不純物濃度を調整することによりブレークオー
バー電圧が可変できる。したがって、ドレイン・ソース
間耐圧が60Ｖと80Ｖの製品などにおいては、マスクパタ
ーンを共用とし、Ｎ+ 型不純物拡散層１０の濃度及び使
用する半導体基板の抵抗率等を使いわけることで容易に
作製することが可能となる。尚、Ｐ型不純物拡散層２は
ストライプ状、或いはモザイク状に配置してもよい。
【００１３】
【発明の効果】以上説明したように本発明は、一導電型
の半導体基板に構成した縦型ＭＯＳＦＥＴのゲート取出
電極直下に設けた第２の逆導電型の不純物拡散層を格子
状、ストライプ状、モザイク状のいずれかの平面形状と
し、かつ前記第２の逆導電型の不純物拡散層の間の半導
体基板の表面に第２の一導電型の不純物拡散層を形成す
ることで、前記逆導電型の不純物拡散層と半導体基板と
で大面積のＰＮ接合が構成でき、しかも前記第２の一導
電型の不純物拡散層の不純物濃度を調整することによ
り、前記ＰＮ接合におけるブレークオーバー電圧を任意
に設計することができるようになり、逆起電力を有効に
吸収して素子破壊を防止することができる効果がある。
因みに、本発明をドレイン・ソース間耐圧が 150Ｖ程度
の縦型ＭＯＳＦＥＴに適用した場合には、チップ外周部
のＰＮ接合面積に対し、約４倍の接合面積を得ることが
でき、この結果、誘導性負荷のスイッチング時の逆起電
力による破壊耐量で２倍以上の改善が得られた。
【図面の簡単な説明】
【図１】本発明の基本構成を示し、図２のＡ−Ａ線に沿
う断面図である。
【図２】本発明の基本構成の平面レイアウト図である。
【図３】本発明の実施例の断面図である。
【図４】従来の半導体装置の断面図である。
【符号の説明】
１ Ｎ型半導体基板 ２ Ｐ型不純物拡散層 ２′ Ｐ型不純物拡散層（チャネル部） ３ ソースＮ+ 型不純物拡散層 ５ ゲート電極 ７ ゲート引出電極 ８ ソース引出電極１０ Ｎ + 型不純物拡散層（第２の不純物拡散層）

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 一導電型の半導体基板をドレインとし、
    前記半導体基板に第１の逆導電型の不純物拡散層を有
    し、前記第１の逆導電型の不純物拡散層にソースとして
    の第１の一導電型の不純物拡散層を有し、前記半導体基
    板上にゲート電極、ゲート取出電極、及びソース取出電
    極を設けてなる縦型ＭＯＳ電界効果トランジスタを有す
    る半導体装置において、前記ゲート取出電極直下の前記
    半導体基板に第２の逆導電型の不純物拡散層を格子状、
    ストライプ状、モザイク状のいずれかの平面パターン形
    状に形成し、かつ前記第２の逆導電型の不純物拡散層を
    前記ソース取出電極に接続し、さらに前記第２の逆導電
    型の不純物拡散層の間の前記半導体基板の表面に第２の
    一導電型の不純物拡散層を形成したことを特徴とする半
    導体装置。
JP3240312A 1991-08-28 1991-08-28 半導体装置 Expired - Fee Related JP2988047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3240312A JP2988047B2 (ja) 1991-08-28 1991-08-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3240312A JP2988047B2 (ja) 1991-08-28 1991-08-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH0555590A JPH0555590A (ja) 1993-03-05
JP2988047B2 true JP2988047B2 (ja) 1999-12-06

Family

ID=17057590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3240312A Expired - Fee Related JP2988047B2 (ja) 1991-08-28 1991-08-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2988047B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327896A (ja) 2004-05-14 2005-11-24 Orion Denki Kk 放熱効果を高めたプリント基板及び、放熱効果を高めたプリント基板を備えた電気機器及び、放熱効果を高めたプリント基板を備えたｃｒｔ表示装置及び、放熱効果を高めたプリント基板を備えた記録再生装置又は記録再生装置内蔵映像表示装置
DE112009004277T5 (de) * 2008-12-25 2012-10-04 Mitsubishi Electric Corp. Leistungs-halbleitervorrichtung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235780A (ja) * 1988-07-26 1990-02-06 Matsushita Electron Corp 縦型ｍｏｓ電界効果トランジスタ

Also Published As

Publication number Publication date
JPH0555590A (ja) 1993-03-05

Similar Documents

Publication Publication Date Title
JP3158738B2 (ja) 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
KR100423249B1 (ko) 횡형 반도체장치
US6246092B1 (en) High breakdown voltage MOS semiconductor apparatus
US7791135B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
JPH03270273A (ja) 半導体装置およびその製造方法
JPH07183500A (ja) 絶縁ゲート形電界効果トランジスタ
US6348716B1 (en) Horizontal MOS gate type semiconductor device including zener diode and manufacturing method thereof
JPH02275675A (ja) Ｍｏｓ型半導体装置
JPH0457111B2 (ja)
KR100256109B1 (ko) 전력 반도체 장치
JP2000164859A (ja) 半導体装置及びその製造方法
JPH0786580A (ja) 高耐圧半導体装置
JP4177229B2 (ja) 半導体装置とその製造方法
KR101875638B1 (ko) 반도체 소자 및 그 제조 방법
JP2988047B2 (ja) 半導体装置
US20230155021A1 (en) Silicon carbide semiconductor device
JPH0555594A (ja) 縦型電界効果トランジスタ
JP4175750B2 (ja) 絶縁ゲート型半導体装置
JPH09148566A (ja) Ｍｏｓ型半導体素子
JP2001185738A (ja) 半導体装置とその製造方法
US6780722B2 (en) Field effect transistor on insulating layer and manufacturing method
JP3230504B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
JPH01132167A (ja) 半導体装置
JPH04363068A (ja) 半導体装置
JP2001168321A (ja) 半導体保護装置とその保護方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees