JPH04363068A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04363068A
JPH04363068A JP3193388A JP19338891A JPH04363068A JP H04363068 A JPH04363068 A JP H04363068A JP 3193388 A JP3193388 A JP 3193388A JP 19338891 A JP19338891 A JP 19338891A JP H04363068 A JPH04363068 A JP H04363068A
Authority
JP
Japan
Prior art keywords
region
gate
semiconductor
source
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3193388A
Other languages
English (en)
Inventor
Nobumitsu Takahashi
高橋　信光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3193388A priority Critical patent/JPH04363068A/ja
Publication of JPH04363068A publication Critical patent/JPH04363068A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ゲートパッド及びゲートフィンガーを有する半導体装置
に関する。
【０００２】
【従来の技術】図２に従来の縦型電界効果トランジスタ
の一例を示す。図２Ａは平面図、図２Ｂは図２ＡのＹ−
Ｙに沿った断面図である。
【０００３】図２Ａにおいて、セル領域４には、縦型電
界効果トランジスタを形成している多数のセルが並列接
続されている。これらの並列接続されたセルは、ゲート
電極１１をゲートパッド１から、ソース電極をソースパ
ッド３から、それぞれ外部に取り出す様になっている。 ゲート電極１１はポリシリコンからなっており、比抵抗
が比較的高いためゲートパッド１から遠い位置のセルに
対してはゲート直列抵抗が増大してしまうので、アルミ
ニウムのゲートフィンガー２を延ばしてゲート直列抵抗
の低減をはかっている。この時、ゲートフィンガー２下
にはセルを形成できないため、セル間での空乏層の接続
を確保するためのＰ型拡散層（図２Ｂの９）が設けられ
ている。また、外周部５には、ソース・ドレイン間の過
電圧から素子を保護するとともにｄｖ／ｄｔ耐量を増す
保護ダイオードが形成されている。
【０００４】図２Ｂは図２ＡのＹ−Ｙに沿った断面図で
ある。図２Ｂにおいてセル領域１０３は、ソース電極１
５，層間絶縁膜１４，ゲート電極１１，ゲート酸化膜１
０，Ｎ＋　型ソース領域１３，Ｐ型ベース領域１２，Ｎ
−　型ドレイン領域７，Ｎ＋　型ドレイン領域６，ドレ
イン電極１８を有し、縦型電界効果トランジスタを形成
している。ゲート電極１１はポリシリコンで形成されて
おり、ゲートパッドの近傍まで延びている。ゲートフィ
ンガー１６はアルミニウムで形成されゲートパッドと連
続してゲート電極１１上に延在形成されている。これら
ゲートパッド及びゲートフィンガー１６の下には絶縁膜
８を介して、ドレイン領域７上にＰ型拡散層９が形成さ
れている。これはゲートフィンガー１６下にセル領域１
０３が形成できないため、この部分でセル領域間が広が
り、空乏層がセル領域間で分離してしまうのを防ぐため
にドレイン領域７とは反対の導電型で形成したものであ
る。従来の縦型電界効果トランジスタでは、このＰ型拡
散層９が外周部１０５で外周部に形成された保護ダイオ
ードとしてのＰ型拡散層と連続しており、この外周部で
ソース電極１７と電気的に接続されて接地電位が与えら
れていた。すなわちＰ型拡散層９が外周部１０５におけ
る保護ダイオードの部分まで連続的に形成されていた。
【０００５】
【発明が解決しようとする課題】この従来の縦型電界効
果トランジスタは、フル・ブリッジ回路によるＤＣサー
ボモータの駆動回路（図６）等においては、Ｐ型領域９
からの電荷の注入による寄生トランジスタ現象が生じて
破壊することがしばしばあった。
【０００６】すなわち、図６に示すトランジスタＱ１　
，Ｑ４　がオンし、トランジスタＱ２　，Ｑ４　がオフ
した時電流Ｉ１　，Ｉ２　が流れ、モータＭが作動する
。この時モーターＭの回転方向を逆にするためにはトラ
ンジスタＱ２　，Ｑ３　をオンしてトランジスタＱ１　
，Ｑ４　をオフするように切り換えれば良いが、例えば
、トランジスタＱ１　，Ｑ４　をオフした直後、インダ
クタンス負荷であるモーターがある期間電流を流しつづ
けようとするため逆起電圧が発生し、これによりトラン
ジスタＱ３　において、ソース・ドレイン間の保護ダイ
オードが順バイアスされダイオード電流Ｉ３が流れる。 この電流Ｉ３　は、切り換えスピード（ｄｉ／ｄｔ）が
速いとさらに大きくなる。 このソース・ドレイン間の保護ダイオードが順バイアス
されると、図２ＢにおけるＰ型拡散層９より小数キャリ
アがＮ−　型ドレイン領域７内に注入される。その後ド
レイン領域７に注入された少数キャリアが逆回復状態で
拡散層９に引きもどされる際にキャリアの移動が約２０
０Ａ／μＳを超えるような場合には、拡散層９の内部の
抵抗（２００ｍΩ／□程度）によりセル領域１０３に近
い部分では効率良く吸収されず、ゲートパッド１及びゲ
ートフィンガー２の近傍のセルに流れ込み、ソース１３
，ベース１２，ドレイン７よりなる寄生バイポーラトラ
ンジスタをターンオンさせセル破壊に至らしめるという
問題点があった。
【０００７】
【課題を解決するための手段】本発明によれば一導電型
の半導体基板上に形成された他の導電型のゲート領域と
、このゲート領域に隣接して形成された一導電型のソー
ス領域と、ゲート領域上に形成されたゲート電極と、こ
のゲート電極に電気的に接続された任意のゲートフィン
ガーと、ゲートフィンガーに電気的に接続されたゲート
電極取り出し用ゲートパッドと、ソース領域に電気的に
接続されたソース電極取り出し用ソースパッドと、半導
体基板上に形成され、半導体基板とともに保護ダイオー
ドを形成する他の導電型の第１の半導体領域と少くとも
ゲートフィンガー直下に形成された他の導電型の第２の
半導体領域とを有し、第２の半導体領域と第１の半導体
領域が離間していることを特徴とする半導体装置が得ら
れる。
【０００８】また、本発明によれば、前述の半導体基板
底面にドレイン電極を有し、縦型電界効果トランジスタ
を構成することを特徴とする半導体装置が得られる。
【０００９】寄生バイポーラトランジスタによる破壊を
防止するには、半導体基板中へのキャリアの注入を抑え
る様にすればよい。ゲートパッド及びゲートフィンガー
直下の拡散層が外周部の保護ダイオードと連続的に形成
されていると、少数キャリアは、ゲートパッド及びゲー
トフィンガーの下の拡散層からも注入される。しかし、
前述の拡散層と保護ダイオードを隔離すると、少数キャ
リアは保護ダイオード部の拡散層からしか注入しないの
で、キャリアの注入が低減する。その結果、スイッチン
グスピードを上げることも可能となる。
【００１０】従来は、ゲートパッド及びゲートフィンガ
ー直下の拡散層を保護ダイオードと連続的に形成して、
ソース電極に接続することにより、ゲートフィンガー下
でのセル領域間での空乏層の接続を確保していた。しか
しながら、外周部の保護ダイオードとゲートフィンガー
下の拡散層を分離しても、実際に動作する時にはこれら
の領域とドレインとの間には逆バイアス電圧がかかり、
これらの領域からドレイン領域に延びる空乏層につなが
り、これらの領域は同電位となる。したがって、空乏層
が連続的に形成される距離内で離間していれば、これら
の領域がドレイン領域と順バイアスされる時には空乏層
が延びないので自動的に離間し、ゲートフィンガー下の
拡散層から少数キャリアが注入されることがなくなる。 したがって、ゲートフィンガー直下の拡散層と外周部保
護ダイオードにおける拡散層とがこのような距離内で離
間していても、ゲートフィンガー下の拡散領域の本来の
目的を損うことはなく、セル領域近傍での少数キャリア
の注入もなくなる。
【００１１】更にまた前述の第１の半導体領域と第２の
半導体領域との間隔が１μｍ以上６０μｍ以下であるこ
とを特徴とする半導体装置が得られる。
【００１２】ゲートパッド及びゲートフィンガー直下の
拡散層と、外周部の保護ダイオードを隔離する際に、空
乏層が連続して形成される様な距離であれば耐圧を上げ
ることができる。なぜなら、空乏層が出来る際に、それ
ぞれの空乏層が独立していると、形成された空乏層の曲
率が高くなり、電界が集中し易いからである。空乏層が
近隣に生成した空乏層と互いにつながれば、空乏層の曲
率は低くなり、耐圧が上がる。
【００１３】生成する空乏層の幅は、片側階段接合で近
似すると、式（１）の様に表わされる。
【００１４】
【００１５】εＳは基板シリコンの誘電率であり、１．
０５×１０−１２　Ｆ／ｃｍである。ｑは電荷素量で、
１．６０２×１０−１９　Ｃである。ＮＤ　はＮ−　ド
レインの濃度、ＶＤＳはドレイン・ソース間の電圧で、
耐圧によって決定される。６００Ｖ耐圧の場合、空乏層
幅を計算すると、約６２．８μｍとなり、ゲートパッド
及びゲートフィンガー直下の拡散層と外周部の保護ダイ
オードとの間隔は、それより短かく、約６０μｍ以下に
設定するのが望ましい。前述の間隔は距離が短かい程好
ましく、製造限界の２μｍ程度から１０μｍ程度までに
設定するのが特に好ましい。
【００１６】
【実施例】次に本発明について図面を参照して説明する
。
【００１７】図１Ａは本発明の第１の実施例を示す縦型
電界効果トランジスタの平面図、図１Ｂは図１ＡのＸ−
Ｘに沿った断面図である。
【００１８】エピタキシャル基板としては６００Ｖ耐圧
の場合２×１０１８／ｃｍ３　程度にアンチモンをドー
プしたＮ＋　型シリコン６に２５Ωｃｍ（２×１０１４
／ｃｍ３　）程度にリンをドープさせた厚さ約６５μｍ
のＮ−　型ドレイン領域７をエピタキシャル成長させた
ものを用いる。
【００１９】拡散層９及び９′は、ドーズ量１×１０１
４／ｃｍ２　、打込みエネルギー７０ｋｅＶでボロンを
イオン注入し約１２００℃で約６０分押込みを行い形成
する。この場合表面濃度は約１．３×１０１８／ｃｍ３
　、接合深さは約３μｍである。
【００２０】この後表面保護用に熱酸化膜８が約８００
０オングストローム程度形成されゲート酸化膜１０を形
成する領域のみフォトレジスト工程で選択的に熱酸化膜
８が除去される。続いて約１２００オングストロームの
ゲート酸化膜１０を形成後約６０００オングストローム
のポリシリコンをＬｏｗ　　Ｐｒｅｓｓｕｒｅ　　Ｃｈ
ｅｍｉｃａｌ　　Ｖａｐｏｒ　　Ｄｅｐｏｓｉｔｉｏｎ
（ＬＰＣＶＤ）により堆積し、約１１Ω／□にリンを拡
散をし、フォトレジスト工程により選択的にゲート電極
１１を形成する。Ｐ型ベース領域にはゲート電極１１を
マスクにして、ドーズ量５×１０１３／ｃｍ２　、打込
みエネルギー７０ｋｅＶでボロンをイオン注入し約１２
００℃で約６０分押込みを行い形成する。この場合表面
濃度は約６．３×１０１７／ｃｍ３　、接合深さは約２
．８μｍで、ゲート電極１１下にも一部広がる。
【００２１】Ｎ＋　型ソース領域１３は、マスク材を用
いて、ドーズ量１×１０１６／ｃｍ２　、打込みエネル
ギー８０ｋｅＶでヒ素イオンを注入し約１０００℃で約
３０分押込みを行い形成する。この場合表面濃度は約１
×１０２０／ｃｍ３　、接合深さは約０．３μｍである
。
【００２２】約１００００オングストロームの層間絶縁
膜１４を気相成長法（ＣＶＤ）により成長させ、フォト
レジスト工程によりコンタクトホールを形成し、約３．
５μｍのアルミニウムが蒸着あるいはスパッタ法により
形成され、フォトレジスト工程によりアルミニウムをパ
ターニングし、ソース電極１５，外周部ソース電極１７
及びゲートフィンガー１６が形成される。
【００２３】Ｐ型拡散層９′はＮ−　型ドレイン領域７
とは接合分離され、ゲート電極１１及びソース電極１７
と電気的に接続されていないため浮遊電位となっている
。
【００２４】図３は本発明の第２の実施例を示す平面図
であり、そのＡ−Ａ線断面図を図４に、Ｂ−Ｂ線断面図
を図５にそれぞれ示す。
【００２５】図３において、Ｎ型シリコン基板１９上に
ゲートフィンガ２とゲートパッド３を一体的に形成して
いる。
【００２６】図４および図５において、Ｎ型シリコン基
板１９の中にはセル部ｐ型拡散領域１２とゲートフィン
ガ下ｐ型拡散領域９をそれぞれ独立して形成している。 また、セル部ｐ型拡散領域１２の中にはセル部ｎ型拡散
領域１３を形成している。さらに、Ｎ型シリコン基板１
９の上には、酸化膜８，ゲート電極１１，ソース電極１
５，および前記ゲートフィンガ２を形成してる。これに
より、Ｎチャネル電界効果トランジスタが構成される。 前記ゲートフィンガ２はゲートパッド３と一体に形成さ
れていることは図３に示した通りである。
【００２７】また、このゲートパッド３においては、Ｎ
型シリコン基板１９の中に、セル部ｐ型拡散領域１２，
ゲートパッド下ｐ型拡散領域９，ソースｐ型拡散領域９
′，反転層阻止ｐ型拡散領域２０が形成されている。 セル部ｐ型拡散領域１２の中にはセル部ｎ型拡散領域１
３が形成されている。前記ゲートパッド３にはボンディ
ングワイヤＷが接続される。
【００２８】この場合、前記ゲートフィンガ下ｐ型拡散
領域９とゲートパッド下ｐ型拡散領域９は連続した同一
の拡散層であり、両者は電気的に接続されている。
【００２９】また、この構成により、これらゲートフィ
ンガおよびゲートパッド下の各ｐ型拡散領域９はソース
ｐ型拡散領域９′とは電気的に分離された構成とされて
いる。
【００３０】次に動作について、図４および図５を用い
て説明する。
【００３１】ゲートフィンガおよびゲートパッド下ｐ型
拡散領域９は、ソース拡散領域９′と電気的に分離され
ているため、ｐｎ接合ダイオードとしての動作を行わな
くなり、キャリアの引き抜きを行う際にもＮ型シリコン
基板１９の領域へキャリアの注入を行わなくなる。この
ため、素子の逆回復時にゲートボンディングパッド近傍
のセル部へキャリアが集中することがなく、これにより
急激な電流の変化に対する破壊耐量が向上されることに
なる。
【００３２】なお、本発明はＰチャネル電界効果トラン
ジスタについても適用できる。この場合には、ｐ型シリ
コン基板にソースｎ型拡散領域，ゲートパッド下ｎ型拡
散領域，セル部ｎ型拡散領域，セル部ｐ型拡散領域をそ
れぞれ形成すればよい。
【００３３】Ｐチャネル電界効果トランジスタにおいて
も、Ｎチャネル電界効果トランジスタの場合と同様に急
激な電流の変化に対する耐量が向上できる。
【００３４】
【発明の効果】本発明はゲートパッド及びゲートフィン
ガーの下の拡散層がドレイン領域に対して順方向バイア
スされている時には浮遊電位となっているためダイオー
ドとして動作しない。このためＮ−　ドレインに対しソ
ースが正の電位をもつようなダイオードの順方向動作の
場合でも少数キャリアは注入されず、従って逆回復時に
於ても近傍のセル領域に少数キャリヤが流れ込むことが
ないためセル領域に寄生する寄生バイポーラトランジス
タの動作が抑えられ破壊耐量は大幅に向上する、という
効果を有する。チップサイズ約２．８ｍｍ□の６００Ｖ
耐圧の縦型電界効果トランジスタの例では従来の構造の
破壊耐量が２Ｖ／ｎＳ（順方向電流を４Ａ流した後の逆
回復時のドレイン・ソース間の電圧傾き）であったもの
が本構造では４Ｖ／ｎＳと２倍以上向上した。
【００３５】また寄生容量が低減されることにより、入
力容量，帰還容量，出力容量とも約３０％低減され、こ
れによりスイッチングスピードも約３０％高速化した。
【図面の簡単な説明】
【図１】図１Ａは本発明の第１の実施例を示す平面図で
あり、図１ＢはＸ−Ｘに沿った断面図である。
【図２】図２Ａは従来の縦型電界効果トランジスタの平
面図であり、図２Ｂは図２ＡのＹ−Ｙに沿った断面図で
ある。
【図３】図３は本発明の第２の実施例を示す平面図であ
る。
【図４】図４は図３におけるＡ−Ａに沿った断面図であ
る。
【図５】図５は図３におけるＢ−Ｂに沿った断面図であ
る。
【図６】フルブリッジ回路によるＤＣサーボモータの駆
動回路図である。
【符号の説明】
１，１０１　　　　ゲートパッド ２，１０２　　　　ゲートフィンガー ３，１０３，２０３，３０３　　　　ソースパッド４　
　　　セル領域 ５，１０５　　　　外周部 ６　　　　Ｎ＋　型ドレイン領域 ７　　　　Ｎ−　型ドレイン領域 ８　　　　熱酸化膜 ９，９′　　　　Ｐ型拡散層 １０　　　　ゲート酸化膜 １１　　　　ゲート電極（ポリシリコン）１２　　　　
Ｐ型ベース領域 １３　　　　Ｎ＋　型ソース領域 １４　　　　層間絶縁膜 １５　　　　ソース電極（アルミニウム）１６　　　　
ゲートフィンガー，ゲートパッド（アルミニウム） １７　　　　外周部ソース電極（アルミニウム）１８　
　　　ドレイン電極 １９　　　　Ｎ型シリコン基板 ２０　　　　反転層阻止Ｐ型拡散領域 Ｗ　　　　ボンディング・ワイヤ Ｑ１　，Ｑ２　，Ｑ３　，Ｑ４　　　　　トランジスタ
Ｍ　　　　モーター Ｉ１　，Ｉ２　，Ｉ３　　　　　電流 Ｓ　　　　ソース Ｄ　　　　ドレイン Ｇ　　　　ゲート

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　一導電型の半導体基板上に形成された
    他の導電型のゲート領域と、該ゲート領域に隣接する前
    記一導電型のソース領域と、前記ゲート領域上に形成さ
    れたゲート電極と、該ゲート電極と電気的に接続された
    任意のゲートフィンガー、前記ゲートフィンガーに電気
    的に接続されたゲート電極取り出し用ゲートパッドと、
    前記ソース領域に電気的に接続されたソース電極取り出
    し用ソースパッドと、前記半導体基板上に形成され前記
    半導体基板とともに保護ダイオードを形成する他の導電
    型の第１の半導体領域と、少くとも前記ゲートフィンガ
    ー直下に形成された前記他の導電型の第２の半導体領域
    とを有し、前記第２の半導体領域と前記第１の半導体領
    域とは離間していることを特徴とする半導体装置。
  2. 【請求項２】　　前記第１の半導体領域と前記第２の半
    導体領域との間隔が、前記第１の半導体領域と前記第２
    の半導体領域にそれぞれ生成する空乏層が接する距離よ
    りも短かいことを特徴とする請求項１記載の半導体装置
    。
  3. 【請求項３】　　前記第１の半導体領域と前記第２の半
    導体領域との間隔が１μｍ以上６０μｍ以下であること
    を特徴とする請求項１記載の半導体装置。
  4. 【請求項４】　　前記半導体基板底面にドレイン電極を
    有し、縦型電界効果トランジスタを構成することを特徴
    とする請求項１記載の半導体装置。
JP3193388A 1990-09-19 1991-08-02 半導体装置 Pending JPH04363068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3193388A JPH04363068A (ja) 1990-09-19 1991-08-02 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-249091 1990-09-19
JP24909190 1990-09-19
JP3193388A JPH04363068A (ja) 1990-09-19 1991-08-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH04363068A true JPH04363068A (ja) 1992-12-15

Family

ID=26507852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3193388A Pending JPH04363068A (ja) 1990-09-19 1991-08-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH04363068A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2002082553A1 (ja) * 2001-04-04 2004-07-29 三菱電機株式会社 半導体装置
JP2011187767A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置
DE112009005069T5 (de) 2009-07-15 2012-07-05 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
US8513735B2 (en) 2008-12-25 2013-08-20 Mitsubishi Electric Corporation Power semiconductor device
JP2017216297A (ja) * 2016-05-30 2017-12-07 株式会社東芝 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2002082553A1 (ja) * 2001-04-04 2004-07-29 三菱電機株式会社 半導体装置
JP4837236B2 (ja) * 2001-04-04 2011-12-14 三菱電機株式会社 半導体装置
US8183631B2 (en) 2001-04-04 2012-05-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US8692323B2 (en) 2001-04-04 2014-04-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with peripheral base region connected to main electrode
US8513735B2 (en) 2008-12-25 2013-08-20 Mitsubishi Electric Corporation Power semiconductor device
DE112009005069T5 (de) 2009-07-15 2012-07-05 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
US8629498B2 (en) 2009-07-15 2014-01-14 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing the power semiconductor device
JP2011187767A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置
US8362586B2 (en) 2010-03-10 2013-01-29 Kabushiki Kaisha Toshiba Semiconductor device
JP2017216297A (ja) * 2016-05-30 2017-12-07 株式会社東芝 半導体装置

Similar Documents

Publication Publication Date Title
US7982239B2 (en) Power switching transistors
US6091086A (en) Reverse blocking IGBT
JPH037149B2 (ja)
JP2689703B2 (ja) Ｍｏｓ型半導体装置
JP2004511910A (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
WO2003019623A2 (en) Trench dmos transistor with embedded trench schottky rectifier
JP2809253B2 (ja) 注入制御型ショットキーバリア整流素子
JPH07115193A (ja) 電力半導体素子及びその製造方法
JPH02275675A (ja) Ｍｏｓ型半導体装置
US5313088A (en) Vertical field effect transistor with diffused protection diode
JPH04283968A (ja) 絶縁ゲート型バイポーラトランジスタ
US11264451B2 (en) Semiconductor device exhibiting soft recovery characteristics
JPH0656881B2 (ja) 半導体装置
US5491357A (en) Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices
JP2718907B2 (ja) Ｐｉｃ構造体及びその製造方法
JP2002521823A (ja) 接合型ｆｅｔ半導体装置
JP2814079B2 (ja) 半導体集積回路とその製造方法
JPH0851197A (ja) 電流飽和特性を有するｍｏｓ制御サイリスタ
EP0253353B1 (en) Composite semiconductor device
JPH04363068A (ja) 半導体装置
JPS62291173A (ja) 遮断可能な高出力半導体素子
US5317182A (en) Termination of the power stage of a monolithic semiconductor device
JP3297087B2 (ja) 高耐圧半導体装置
JP3008480B2 (ja) 半導体装置
JPH09199721A (ja) 電界効果トランジスタ