JP4837236B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4837236B2 JP4837236B2 JP2002565148A JP2002565148A JP4837236B2 JP 4837236 B2 JP4837236 B2 JP 4837236B2 JP 2002565148 A JP2002565148 A JP 2002565148A JP 2002565148 A JP2002565148 A JP 2002565148A JP 4837236 B2 JP4837236 B2 JP 4837236B2
- Authority
- JP
- Japan
- Prior art keywords
- base region
- region
- main
- drain layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 311
- 230000002093 peripheral effect Effects 0.000 claims description 93
- 239000000758 substrate Substances 0.000 claims description 79
- 239000012535 impurity Substances 0.000 claims description 12
- 230000007423 decrease Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 33
- 230000002441 reversible effect Effects 0.000 description 33
- 239000000969 carrier Substances 0.000 description 32
- 238000011084 recovery Methods 0.000 description 22
- 230000001965 increasing effect Effects 0.000 description 15
- 238000007667 floating Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関する。
【０００２】
【従来の技術】
近年において、スイッチング素子、あるいはインバータ制御用素子として、ＭＯＳＦＥＴおよびＩＧＢＴが注目されている。図２５はＭＯＳＦＥＴとして構成された従来の代表的な半導体装置の平面図である。この半導体装置１５１は、半導体基板７１の上主面の上に絶縁層が形成されており、その上に、外部との電気的接続を行うためのゲートパッド８６およびソースパッド９９が形成されている。図２６は、図２５のゲートパッド８２の付近を拡大して示す部分拡大平面図である。ゲートパッド８２の周囲には、ソースパッド９９に接続されたソース電極８１が配設されている。ソース電極８１は、絶縁層を貫通するプラグ９２を通じて、半導体基板７１に接続されている。
【０００３】
図２７は、図２６のＣ−Ｃ切断線に沿った半導体装置１５１の断面図である。図２７が示すように、半導体装置１５１は、半導体基板７１、絶縁層７７、ゲート電極７９、導電層８０、ソース電極８１、ゲートパッド８２、およびドレイン電極８４を備えている。半導体基板７１は、Ｎ+型の高濃度ドレイン層７２、Ｎ-型のドレイン層７３、Ｐ型の主ベース領域７４、Ｐ型のパッド下ベース領域７５、およびＮ+型のソース領域７６を備えている。半導体基板７１は、上主面および下主面を有するシリコン基板である。
【０００４】
ドレイン層７３は、半導体基板７１の上主面に形成されている。主ベース領域７４は、ドレイン層７３よりも浅くなるようにドレイン層７３の中に選択的に形成され、かつ上主面に露出している。パッド下ベース領域７５は、ドレイン層７３よりも浅くなるようにドレイン層７３の中に選択的に形成され、かつ上主面に露出している。パッド下ベース領域７５は、主ベース領域７４に連結されず、主ベース領域７４から孤立している。
【０００５】
ソース領域７６は、主ベース領域７４よりも浅くなるように主ベース領域７４の中に選択的に形成され、上主面に露出している。主ベース領域７４は、複数の領域に分割されており、同様にソース領域７６は、主ベース領域７４の複数の領域に対応して、複数の領域に分割して配置されている。パッド下ベース領域７５の中には、ソース領域７６は形成されない。したがって、パッド下ベース領域７５にはチャネル領域は存在しない。高濃度ドレイン層７２は、ドレイン層７３の下主面側に連結し、半導体基板７１の下主面に露出している。
【０００６】
ソース電極８１は、金属で形成されており、主ベース領域７４とソース領域７６とに接続されるとともに、絶縁層７７を貫通するプラグ９２を通じてパッド下ベース領域７５に接続されている。ゲート電極７９は、ポリシリコンで形成されており、主ベース領域７４のうち、ドレイン層７３とソース領域７６とに挟まれた領域であるチャネル領域に、絶縁層７７の一部であるゲート絶縁膜７８を挟んで対向するように、絶縁層７７の中に埋設されている。
【０００７】
ゲートパッド８２は、金属で形成されており、半導体基板７１の上主面のうち、パッド下ベース領域７５の露出面に、絶縁層７７を挟んで対向するように、絶縁層７７の上に配設されている。ゲートパッド８２は、絶縁層７７に埋設されたプラグ８３を通じて導電層８０に接続されている。導電層８０は、図示しない経路を通じてゲート電極７９に接続されている。導電層８０は、ポリシリコンで形成されており、ゲートパッド８２よりも半導体基板７１の上主面に近い位置において、上主面に対向するように絶縁層７７に埋設されている。ドレイン電極８４は、金属で形成されており、半導体基板７１の下主面に接続されている。
【０００８】
図２８は、半導体基板７１のドレイン層７３および高濃度ドレイン層７２における、抵抗率のプロファイルである。図２８が示すように、抵抗率はドレイン層７３と高濃度ドレイン層７２との連結部分で階段状に変化し、ドレイン層７３と高濃度ドレイン層７２とのそれぞれの内部では、略均一である。このプロファイルは、図２９および図３０が示す工程図に沿って、半導体基板７１が形成されることに由来する。すなわち、半導体基板７１の形成工程では、はじめに高濃度ドレイン層７２に相当する基板が準備され、その後、エピタキシャル成長法により、ドレイン層７３が形成される。
【０００９】
半導体装置１５１は以上のように構成されるので、以下のように動作する。ソース電極８１に接地電位を印加し、ドレイン電極８４に正電位を印加した状態で、しきい値電圧以上のゲート電圧をゲート電極７９に印加すると、主ベース領域７４のチャネル領域に反転層が形成される。その結果、チャネル領域を通じて、電流が流れるので、ＭＯＳＦＥＴである半導体装置１５１がオン状態となる。ゲート電圧をしきい値電圧以下の値に戻すと、反転層は消滅するので、半導体装置１５１はオフ状態へ移行する。
【００１０】
半導体装置１５１では、主ベース領域７４とパッド下ベース領域７５とは、ソース電極８１によって電気的に接続されている。したがって、主ベース領域７４とドレイン層７３との間のＰＮ接合、および、パッド下ベース領域７５とドレイン層７３との間のＰＮ接合によって、ＭＯＳＦＥＴが内蔵するダイオードが形成されている。半導体装置１５１がオフ状態にあるときには、この内蔵ダイオードに逆バイアスが印加される。ソース電極８１とドレイン電極８４との間に印加される電圧、すなわちドレイン電圧は、半導体装置１５１がオフ状態にあるときには、内蔵ダイオードのＰＮ接合からドレイン層７３の内部へ拡がる空乏層によって保持される。
【００１１】
ソース電極８１とゲート電極７９とを短絡した状態で、ドレイン電極８４の電位を基準として正電圧を、ソース電極８１へ印加すると、ソース電極８１に接続されている主ベース領域７４およびパッド下ベース領域７５からドレイン層７３へ、ホールが注入される。同時に、ドレイン電極８４へ接続されている高濃度ドレイン層７２から、電子がドレイン層７３へ注入される。その結果、電流がソース電極８１からドレイン電極８４へと流れる。すなわち、内蔵ダイオードはオン状態となる。
【００１２】
つぎに、ドレイン電極８４の電位を基準として負電圧をソース電極８１へ印加すると、ドレイン層７２に残留するホールはソース電極８１へ、残留する電子はドレイン電極８４へ移動する。その結果、ドレイン電極８４からソース電極８１へ、過渡的な電流が流れる。ホールの移動度は電子の移動度に対して約１／２の大きさであるため、この過渡的な電流値が零になる時間は、ドレイン層７３に残留するホールが消滅するまでの時間となる。半導体装置１５１を過渡的に流れる電流がゼロへと減衰する動作は、内蔵ダイオードの逆回復動作（すなわちリカバリー動作）に相当する。
【００１３】
【発明が解決しようとする課題】
内蔵ダイオードを導通させたときに発生するホールは、主ベース領域７４およびパッド下ベース領域７５の面積と、それらの不純物濃度とに依存する。外部との電気的接続を実現するために設けられるゲートパッド８２の直下に設けられるパッド下ベース領域７５の面積は、主ベース領域７４が分割されてなる複数の領域の各々の面積よりも、当然ながら大きい。したがって、残留ホールは主ベース領域７４の近傍よりも、パッド下ベース領域７５の近傍において、多く発生する。したがって、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させるときには、パッド下ベース領域７５の近傍に残留するホールは、主ベース領域７４のうち、パッド下ベース領域７５に近い特定部分に集中的に流れ込み、この特定部分を通じてソース電極８１へと出てゆく。このときに、ソース領域７６、主ベース領域７４、およびドレイン層７３によって形成される寄生バイポーラトランジスタが導通する場合がある。すなわち、従来の半導体装置１５１では、逆回復動作の過程での電流の変化率ｄｉ／ｄｔに対する耐量、すなわちｄｉ／ｄｔ耐量が低いという問題点があった。
【００１４】
さらに、半導体装置１５１では、内蔵ダイオードを構成するベース領域７４、７５領域とドレイン層７３との間のＰＮ接合に高いｄＶ／ｄｔ（電圧の時間変化率）が印加された場合、例えばソース電極８１とゲート電極７９とを短絡させた状態で、ドレイン電極８４とソース電極８１との間に高い約１ｋＶ／μｓ以上のｄＶ／ｄｔが印加された場合に、ベース領域７４，７５とドレイン層７３との間のＰＮ接合では、空乏層が瞬時に広がる。このとき、ＰＮ接合の面積と空乏層が広がる速度とに依存してホールが発生するので、広い面積を占めるパッド下ベース領域７５の周囲には多数のホールが発生する。発生したホールによる電流は、主ベース領域７４のうち、パッド下ベース領域７５に近い特定部分へ集中的に流れ込む。その結果、寄生バイポーラが導通する場合があった。すなわち、従来の半導体装置１５１では、ｄｉ／ｄｔ耐量が低いだけでなく、電圧の変化率ｄＶ／ｄｔに対する耐量、すなわちｄＶ／ｄｔ耐量が低いという問題点もあった。
【００１５】
図２７が示す半導体装置１５１において、主ベース領域７４とパッド下ベース領域７５との間に、ソース領域７６を内部に有しない第３のベース領域を形成することによって、寄生バイポーラトランジスタの導通を抑制するという技術を想定することも可能である。しかしながら、ｄｉ／ｄｔが高くなるのにともなって、パッド下ベース領域７５の近傍に残留するホールは、第３のベース領域へ流れ込むだけでなく、主ベース領域７４のうちの第３のベース領域に近い特定部分へも集中的に流れ、この特定部分を通じてソース電極８１へ出て行くようになる。それにより、寄生バイポーラトランジスタが導通するという現象が発生し得る。同様に、ｄＶ／ｄｔを高くするのにともない、寄生バイポーラトランジスタが導通するという現象が発生し得る。
【００１６】
また、高いｄｉ／ｄｔ耐量、あるいは高いｄＶ／ｄｔ耐量を得るために、多数の第３のベース領域を形成すると、半導体装置１５１がオン状態にあるときに電流が流れる主ベース領域７４の面積が減少することとなる。すなわち、半導体装置１５１全体にわたるチャネル幅が狭くなる。その結果、オン抵抗が高くなるという別の問題を生起する。
【００１７】
本発明は、上記のような問題を解決し、オン抵抗を増大させることなく、ｄｉ／ｄｔ耐量およびｄＶ／ｄｔ耐量を向上させることのできる半導体装置を得ることを目的とする。
【００１８】
【課題を解決するための手段】
この目的を達成するために、本発明のうち第１の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成された第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結せず、前記主ベース領域の最深部よりも深い第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備え、前記ドレイン層が前記主ベース領域と前記パッド下ベース領域との間に設けられる。
【００１９】
本発明のうち第２の態様にかかるものでは、第１の態様にかかる半導体装置において、前記主ベース領域が、不純物濃度に関して、前記パッド下ベース領域より低い。
【００２０】
本発明のうち第３の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成された第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記下主面に向かって選択的に突出した突起部を底面に有する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結しない第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備え、前記ドレイン層に沿った前記主ベース領域と前記パッド下ベース領域との距離は前記主ベース領域の形成幅より長い。
【００２１】
本発明のうち第４の態様にかかるものでは、第１ないし第３のいずれかの態様にかかる半導体装置において、前記半導体基板が、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域と前記パッド下ベース領域との間に位置し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域に連結しない第２導電型の周辺ベース領域を、さらに備え、前記第１主電極が、前記周辺ベース領域にも接続されている。
【００２２】
本発明のうち第５の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成された第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、複数領域に分割された第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結しない第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出し、かつ前記主ベース領域の前記複数領域に対応して分割して配置された第１導電型のソース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域と前記パッド下ベース領域との間に位置する部分と前記主ベース領域の前記複数領域の各々の一端に連結する部分とを有し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域に連結しない第２導電型の周辺ベース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域と前記周辺ベース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備える。
【００２３】
本発明のうち第６の態様にかかるものでは、第５の態様にかかる半導体装置において、前記周辺ベース領域が、前記主ベース領域よりも深い。
【００２４】
本発明のうち第７の態様にかかるものでは、第６の態様にかかる半導体装置において、前記主ベース領域が、不純物濃度に関して、前記周辺ベース領域より低い。
【００２５】
本発明のうち第８の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成された第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、内部に第１導電型の半導体領域が設けられず、前記上主面に露出する第２導電型の周辺ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域と前記周辺ベース領域とに接続された第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち前記ドレイン層が露出する領域であって、前記主ベース領域と共同して前記周辺ベース領域を挟む領域であるパッド下ドレイン領域に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備え、前記主ベース領域は、複数領域に分割されており、前記ソース領域は、前記主ベース領域の前記複数領域に対応して分割して配置されており、前記周辺ベース領域は、前記主ベース領域と前記パッド下ドレイン領域との間に位置する部分と、前記主ベース領域の前記複数領域の各々の一端に連結する部分と、を有する。
【００２６】
本発明のうち第９の態様にかかるものでは、第４ないし第８のいずれかの態様にかかる半導体装置において、前記周辺ベース領域は、前記上主面のうち前記ゲートパッドの直下に相当する領域の外周に沿って連続するように形成された環状部分を含んでいる。
【００２７】
本発明のうち第１０の態様にかかるものでは、第１ないし第９のいずれかの態様にかかる半導体装置において、前記ドレイン層の抵抗率が、前記上主面から遠いほど低くなるように勾配を有している。
【００２８】
本発明のうち第１１の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成され、抵抗率が前記上主面から遠いほど低くなるように勾配を有している第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結しない第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備える。
【００２９】
本発明のうち第１２の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成され、抵抗率が前記上主面から遠いほど低くなるように勾配を有している第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結しない第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域と前記パッド下ベース領域との間に位置し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域に連結しない第２導電型の周辺ベース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域と前記周辺ベース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備える。
【００３０】
本発明のうち第１３の態様にかかるものは、第１ないし第１２のいずれかの態様にかかる半導体装置において、前記ゲートパッドよりも前記上主面に近い位置において前記上主面に対向するように前記絶縁層に埋設された導電層を、さらに備える。
【００３１】
本発明のうち第１４の態様にかかるものは、第４ないし第９、および第１２のいずれかの態様にかかる半導体装置において、前記ゲートパッドよりも前記上主面に近い位置において前記上主面に対向するように前記絶縁層に埋設された導電層を、さらに備え、前記導電層は、前記周辺ベース領域の上方に達するように延在している。
【００３２】
本発明のうち第１５の態様にかかるものでは、第１３または第１４の態様にかかる半導体装置において、前記導電層が、前記ゲートパッドに接続されている。
【００３３】
本発明のうち第１６の態様にかかるものでは、第１ないし第８のいずれかの態様にかかる半導体装置において、前記主ベース領域は、前記ゲートパッドの直下から外れた領域にのみ形成されている。
【００３４】
【発明の実施の形態】
実施の形態１．
図１はＭＯＳＦＥＴとして構成された本発明の実施の形態１による半導体装置の一部を示す部分平面図である。この半導体装置１０１の全体平面図は、例えば図２５と同様に描かれる。図１が示すように、ゲートパッド１２の周囲には、ソース電極１１が配設されている。図２は、図１のＡ−Ａ切断線に沿った半導体装置１０１の断面図である。図２が示すように、半導体装置１０１は、半導体基板１、絶縁層７、ゲート電極９、導電層１０、ソース電極１１、ゲートパッド１２、およびドレイン電極１４を備えている。半導体基板１は、Ｎ+型の高濃度ドレイン層２、Ｎ-型のドレイン層３、Ｐ型の主ベース領域４、Ｐ型のパッド下ベース領域５、およびＮ+型のソース領域６を備えている。半導体基板１は、上主面および下主面を有するシリコン基板である。
【００３５】
ドレイン層３は、半導体基板１の上主面に形成されている。主ベース領域４は、ドレイン層３よりも浅くなるようにドレイン層３の中に選択的に形成され、かつ上主面に露出している。パッド下ベース領域５は、ドレイン層３よりも浅くなるようにドレイン層３の中に選択的に形成され、かつ上主面に露出している。パッド下ベース領域５は、主ベース領域４に連結されず、主ベース領域４から孤立している。主ベース領域４は、パッド下ベース領域５よりも浅く形成される。
【００３６】
ソース領域６は、主ベース領域４よりも浅くなるように主ベース領域４の中に選択的に形成され、上主面に露出している。主ベース領域４は、複数の領域に分割されており、同様にソース領域６は、主ベース領域４の複数の領域に対応して、複数の領域に分割して配置されている。パッド下ベース領域５の中には、ソース領域６は形成されない。したがって、パッド下ベース領域５にはチャネル領域は存在しない。高濃度ドレイン層２は、ドレイン層３の下主面側に連結し、半導体基板１の下主面に露出している。
【００３７】
ソース電極１１は、金属で形成されており、主ベース領域４とソース領域６とに接続されている。しかしながら、従来の半導体装置１５１とは異なり、ソース電極１１はパッド下ベース領域５に接続されない。ゲート電極９は、ポリシリコンで形成されており、主ベース領域４のうち、ドレイン層３とソース領域６とに挟まれた領域であるチャネル領域に、絶縁層７の一部であるゲート絶縁膜を挟んで対向するように、絶縁層７の中に埋設されている。
【００３８】
ゲートパッド１２は、金属で形成されており、半導体基板１の上主面のうち、パッド下ベース領域５の露出面に、絶縁層７を挟んで対向するように、絶縁層７の上に配設されている。ゲートパッド１２は、絶縁層７に埋設されたプラグ１３を通じて導電層１０に接続されており、さらに導電層１０に連結するゲート電極９にも接続されている。導電層１０は、ポリシリコンで形成されており、ゲートパッド１２よりも半導体基板１の上主面に近い位置において、上主面に対向するように絶縁層７に埋設されている。また導電層１０は、主ベース領域４の上方にまで達するように延在している。ドレイン電極１４は、金属で形成されており、半導体基板１の下主面に接続されている。
【００３９】
半導体装置１０１は以上のように構成されるので、以下のように動作する。半導体装置１０１では、パッド下ベース領域５はソース電極１１に接続されず、ソース電極１１に接続される主ベース領域４にも連結されない。すなわち、パッド下ベース領域５はフローティング状態となっている。したがって、半導体装置１０１が内蔵するダイオードは、主ベース領域４とドレイン層３との間のＰＮ接合のみとなる。この内蔵ダイオードに順電圧が印加されたとき、すなわち内蔵ダイオードが導通するとき、ドレイン層３には主ベース領域４からホールが注入されるが、フローティングの状態にあるパッド下ベース領域５からはホールは注入されない。したがって、内蔵ダイオードが逆回復動作を行うとき、すなわち内蔵ダイオードに逆バイアスが印加されたときに、主ベース領域４のうち、パッド下ベース領域５に近い特定部分へ、残留するホールが集中的に流れ込む現象が抑制される。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、ソース領域６、主ベース領域４、およびドレイン層３によって形成される寄生バイポーラトランジスタが導通し難いので、半導体装置１０１のｄｉ／ｄｔ耐量が向上する。
【００４０】
また、パッド下ベース領域５がフローティング状態となっているので、内蔵ダイオードに逆バイアスが印加されたときに、図３が示すように、空乏層はソース電極１１に接続された主ベース領域４からドレイン層３の内部へと拡がってゆく。図３では、拡大する空乏層のフロントを点線で示しており、矢印はフロントが前進する方向を示している。拡大する空乏層がパッド下ベース領域５へ到達した後に、はじめてパッド下ベース領域５からもドレイン層３の内部へ向かって空乏層が拡がってゆく。逆バイアスがある程度以上に高くないと、主ベース領域４からパッド下ベース領域５にわたって空乏層がつながらない。図３において、ドレイン層３のうち、主ベース領域４とパッド下ベース領域５とに挟まれた領域（一点鎖線の円Ｘで囲まれた領域）を、右方向へ前進するフロントが、このことを示している。それにより、空乏層が拡がる速度も比較的遅くなる。
【００４１】
高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、パッド下ベース領域５とドレイン層４との間のＰＮ接合の付近では、空乏層の拡がる速度が遅くなるので、ドレイン層３に残留するキャリアは、主ベース領域４のうち、パッド下ベース領域５に近い特定部分へ集中的に流れ込むことがなく、比較的緩やかに主ベース領域４の全体へ均一に流れ込む。したがって、寄生バイポーラトランジスタの導通が抑制されるので、半導体装置１０１のｄｉ／ｄｔ耐量がさらに向上する。
【００４２】
さらに、内蔵ダイオードを構成する主ベース領域４とドレイン層３との間のＰＮ接合に、高いｄＶ／ｄｔ（電圧の時間変化率）が印加された場合、例えば、ゲート電極９とソース電極１１とを短絡した状態で、ドレイン電極１４とソース電極１１との間に約１ｋＶ／μｓ以上の高いｄＶ／ｄｔが印加された場合に、主ベース領域４とドレイン層３との間のＰＮ接合では、空乏層が瞬時に広がり、ＰＮ接合の面積と空乏層が広がる速度とに依存してホールが発生する。これに対して、パッド下ベース領域５とドレイン層３との間のＰＮ接合では、パッド下ベース領域５がフローティング状態にあるため、空乏層の広がる速度が遅くなるので、発生するホールも比較的少ない。その結果、ホールの発生に起因する電流が、主ベース領域４のうち、パッド下ベース領域５に近い特定部分へ集中的に流れ込むという現象が抑制される。それにより、ソース領域６と主ベース領域４とドレイン層３とで構成される寄生バイポーラトランジスタが、導通し難くなるので、半導体装置１０１のｄＶ／ｄｔ耐量が向上する。あるいは、ホールの発生に起因する電流が、パッド下ベース領域５の近傍に位置するゲート絶縁膜８を通じてゲート電極９へ集中的に流れ込むという現象が抑制されるので、パッド下ベース領域５の近傍のゲート絶縁膜８が電流による影響を受けにくくなり、半導体装置１０１のｄＶ／ｄｔ耐量が向上する。
【００４３】
ドレイン電極１４とソース電極１１との間に印加される電圧、すなわちドレイン電圧は、主ベース領域４のチャネル領域に反転層が形成されないとき、すなわち半導体装置１０１がオフ状態であるときには、主ベース領域４とドレイン層３との間のＰＮ接合からドレイン層３の内部へと拡がる空乏層によって保持される。保持される電圧の最大値が、半導体装置１０１の耐圧を規定する。半導体装置１０１では、主ベース領域４がパッド下ベース領域５よりも浅く形成されているので、図３が示すように、主ベース領域４とドレイン層３との間のＰＮ接合からドレイン層３の内部へ向かって空乏層が拡がる実効距離（一点鎖線の矢印Ｙ）が長くなる。このため、半導体装置１０１の耐圧が向上する。
【００４４】
また、ゲートパッド１２の下層の絶縁層７の中に、半導体基板１の上主面に対向するように導電層１０が埋設されている。このため、図３が示すように、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層３の内部へ拡がる空乏層は、ゲートパッド１２の直下の領域において、上主面に平行に近い形態を保ちつつ拡がる。すなわち、ドレイン層３の内部への空乏層の広がりは、ゲートパッド１２の直下の領域では、均一に近くなる。したがって、臨界電界強度に到達する部位が発生し難いので、耐圧がさらに向上する。
【００４５】
さらに、導電層１０は主ベース領域４の上方にまで延在しているので、フィールドプレートの効果が、ドレイン層３の露出面のうち、主ベース領域４とパッド下ベース領域５に挟まれた部分にも及ぶ。
【００４６】
好ましくは、主ベース領域４の不純物濃度は、パッド下ベース領域５の不純物濃度よりも低く設定される。それにより、半導体装置１０１がオフ状態にあるときに、ドレイン電圧を保持する空乏層が、主ベース領域４の内部へも拡がり易くなる。その結果、空乏層における電界強度が緩和され、中でも主ベース領域４の湾曲部（図３の一点鎖線の円Ｚ）の電界強度が緩和されるので、耐圧がさらに向上する。
【００４７】
図４が示す半導体装置１０２のように、パッド下ベース領域５と主ベース領域４との間の距離を大きく確保してもよい。それにより、半導体基板１の面積に対する電流の密度は低下するが、主ベース領域４の特定部分への電流の集中は、さらに抑制され、ｄｉ／ｄｔ耐量がさらに向上する。
【００４８】
実施の形態２．
図５は、本発明の実施の形態２による半導体装置の断面図である。この半導体装置１０４のゲートパッド１２の付近の平面図は、図１と同等に描かれる。図５は、図１のＡ−Ａ切断線に沿った半導体装置１０４の断面図に相当する。半導体装置１０４は、主ベース領域４が下主面に向かって選択的に突出した突起部２０を底面に有する点において、半導体装置１０１とは特徴的に異なっている。
【００４９】
半導体装置１０４が、誘導負荷へ接続された状態でターンオフすると、ドレイン電圧にサージ電圧が現れる。このサージ電圧が耐圧を超えると、半導体基板１にアバランシェ電流が流れる。アバランシェ電流は、ソース領域６、主ベース領域４、およびドレイン層３によって形成される寄生バイポーラトランジスタのベース電流として寄与する。このため、従来の半導体装置１５１では、アバランシェ電流が原因となって寄生バイポーラトランジスタが導通する場合があった。しかしながら、半導体装置１０４では、主ベース領域４に突起部２０が設けられるので、空乏層に発生する電界は突起部２０において選択的に高くなる。このため、アバランシェ電流は突起部２０を主要な経路とするので、主ベース領域４のうちソース領域６の直下の部分を流れるアバランシェ電流の成分が減少する。すなわち、寄生バイポーラトランジスタのベース電流として寄与する成分が低減される。その結果、寄生バイポーラトランジスタの導通が抑制される。このように、インダクタンスの大きい誘導負荷が接続された動作条件の下でも、安定した動作が実現する。
【００５０】
半導体装置１０４についても、半導体装置１０１と同様に、パッド下ベース領域５と主ベース領域４との間の距離を大きく確保した変形例（図６の半導体装置１０５）を実施することが可能である。
【００５１】
実施の形態３．
図７は、本発明の実施の形態３による半導体装置の一部を示す部分平面図である。この半導体装置１０７の平面図は、例えば図２５と同様に描かれる。図７が示すように、ゲートパッド１２の周囲には、ソース電極１１が配設されている。ソース電極１１は、絶縁層を貫通するプラグ２２を通じて、半導体基板に接続されている。図８は、図７のＢ−Ｂ切断線に沿った半導体装置１０７の断面図である。半導体装置１０７は、主ベース領域４とパッド下ベース領域５との間に、Ｐ型の周辺ベース領域２１が設けられている点において、半導体装置１０１とは特徴的に異なっている。
【００５２】
周辺ベース領域２１は、ドレイン層３よりも浅くなるようにドレイン層３の中に選択的に形成され、半導体基板１の上主面に露出している。周辺ベース領域２１は、主ベース領域４とパッド下ベース領域５との間に位置し、パッド下ベース領域５には連結しない。ソース電極１１は、主ベース領域４に接続されるとともに、絶縁層７を貫通するプラグ２２を通じて周辺ベース領域２１にも接続されている。しかしながら、ソース領域６のようなＮ型の半導体領域は、周辺ベース領域２１の内部には設けられない。したがって、周辺ベース領域２１にはチャネル領域は存在しない。
【００５３】
図９および図１０は、図７の部分１３０および１３１をそれぞれ拡大して示す部分拡大平面図である。図９および図１０が示すように、周辺ベース領域２１は、ゲートパッド１２の直下に位置するパッド下ベース領域５の周囲を連続して囲むように形成された環状部分を備えている。図８に描かれる周辺ベース領域２１は環状部分に相当しており、環状部分は上記したように主ベース領域４とパッド下ベース領域５との間に位置している。さらに、周辺ベース領域２１は、図９が示すように環状部分を通じて、また図１０が示すように環状部分以外の部分を通じて、主ベース領域４が分割配置されてなる複数の領域の各々の一端に連結している。図９および図１０の例では、主ベース領域４は多数の平行な帯状領域に分割され、それぞれの一端に周辺ベース領域２１が連結している。
【００５４】
半導体装置１０７は以上のように構成されるので、以下のように動作する。周辺ベース領域２１は、パッド下ベース領域５には連結されず、ソース電極１１に接続される点では、主ベース領域４と同様である。したがって、内蔵ダイオードは、主ベース領域４とドレイン層３との間のＰＮ接合と、周辺ベース領域２１とドレイン層３との間のＰＮ接合とによって、構成される。
【００５５】
内蔵ダイオードが導通するときに、仮にパッド下ベース領域５からドレイン層３へホールが注入されることがあっても、内蔵ダイオードが逆回復動作を行うときには、それらの残留ホールは、主要には主ベース領域４よりも周辺ベース領域２１を経由してソース電極１１へ出てゆく。さらに、主ベース領域４のうち、周辺ベース領域２１に近い部位から発生した残留ホールは、主ベース領域４だけでなく、周辺ベース領域２１をも通じてソース電極１１へ流れる。このように、内蔵ダイオードが逆回復動作を行うときに、主ベース領域４のうちのパッド下ベース領域５に近い特定部分へ、残留ホールが集中的に流れ込む現象が抑制され、残留ホールが効率よく消滅する。
【００５６】
周辺ベース領域２１は、主ベース領域４とは異なり、その内部にＮ型の半導体領域が形成されないので、寄生バイポーラトランジスタを構成しない。したがって、周辺ベース領域２１を通じて流れる残留ホールは、寄生バイポーラトランジスタのベース電流として寄与しない。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、寄生バイポーラトランジスタの導通が抑制されるので、ｄｉ／ｄｔ耐量がさらに向上する。
【００５７】
また、内蔵ダイオードを構成する主ベース領域４とドレイン層３との間のＰＮ接合に高いｄＶ／ｄｔが印加された場合、例えば、ゲート電極９とソース電極１１とを短絡した状態で、ドレイン電極１４とソース電極１１との間に約１ｋＶ／μｓ以上の高いｄＶ／ｄｔが印加された場合に、実施の形態１で述べたように、パッド下ベース領域５がフローティングであるために、発生するホールが少ないだけでなく、発生したホールによる電流は、パッド下ベース領域５の近傍に位置する周辺ベース領域２１を通じてソース電極１１へ流れる。
【００５８】
その結果、主ベース領域４のうち、パッド下ベース領域５に近い特定部分へ、電流が集中的に流れ込むという現象が、さらに抑制される。それにより、ソース領域６と主ベース領域４とドレイン層３とで構成される寄生バイポーラトランジスタが、導通し難くなるので、半導体装置１０７のｄＶ／ｄｔ耐量がさらに向上する。あるいは、ホールの発生に起因する電流が、パッド下ベース領域５の近傍に位置するゲート絶縁膜８を通じてゲート電極９へ集中的に流れ込むという現象が抑制されるので、パッド下ベース領域５の近傍のゲート絶縁膜８が電流による影響を受けにくくなり、半導体装置１０７のｄＶ／ｄｔ耐量が、さらに向上する。
【００５９】
内蔵ダイオードが導通するときには、主ベース領域４および周辺ベース領域２１からドレイン層３へホールが注入される。しかしながら、主ベース領域４を構成する複数の領域の各々の一端に、周辺ベース領域２１が連結しているので、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させたときにも、残留ホールが主ベース領域４の特定部分へ集中的に流れる現象が効果的に緩和され、残留ホールは主ベース領域４と周辺ベース領域２１との全体にわたって比較的均一に流れる。その結果、ｄｉ／ｄｔ耐量がさらに高められる。
【００６０】
周辺ベース領域２１は、ゲートパッド１２の直下に相当する領域の外周に沿った環状部分を有するので、内蔵ダイオードが導通するときに主ベース領域４から発生したホールは、内蔵ダイオードが逆回復動作を行うときには、周辺ベース領域２１へ効率よく流れる。したがって、高いｄｉ／ｄｔ耐量をもって内蔵ダイオードを逆回復動作させたときに、主ベース領域４のうちのゲートパッド１２の直下に相当する領域に近い特定部分へ、残留するホールが集中的に流れ込む現象が抑制されるので、ｄｉ／ｄｔ耐量がさらに向上する。
【００６１】
さらに、導電層１０に接続されるゲート電極９が、ドレイン層３の露出面のうち、主ベース領域４と周辺ベース領域２１とに挟まれた部分をも覆うので、フィールドプレートの効果が、ドレイン層３の露出面のうち、主ベース領域４と周辺ベース領域２１とに挟まれた部分にも及ぶ。また、ゲートパッド１２が、ドレイン層３の露出面のうち、パッド下ベース領域５と周辺ベース領域２１とに挟まれた部分をも覆うので、ゲートパッド１２によるフィールドプレートの効果が、ドレイン層３の露出面のうち、パッド下ベース領域５と周辺ベース領域２１に挟まれた部分にも及ぶ。
【００６２】
図１１に示す半導体装置１０８のように、パッド下ベース領域５と主ベース領域４との間の距離を狭く設定し、それにともない、パッド下ベース領域５と主ベース領域４とに挟まれる周辺ベース領域２１の幅を狭く設定しても良い。それにより、半導体基板１の面積に対する電流の密度が高められる。また、半導体装置１０８では、導電層１０が、ドレイン層３の露出面のうち、パッド下ベース領域５と周辺ベース領域２１とに挟まれた部分をも覆うので、導電層１０によるフィールドプレートの効果が、ドレイン層３の露出面のうち、パッド下ベース領域５と周辺ベース領域２１に挟まれた部分にも及ぶ。
【００６３】
実施の形態４．
図１２は、本発明の実施の形態４による半導体装置の断面図である。この半導体装置１１０のゲートパッド１２の付近の平面図は、図７と同等に描かれる。図１２は、図７のＢ−Ｂ切断線に沿った半導体装置１１０の断面図に相当する。半導体装置１１０は、パッド下ベース領域５が設けられない点において、半導体装置１０７とは特徴的に異なっている。すなわち、ゲートパッド１２は、半導体基板１の上主面のうち、ドレイン層３が露出する領域に対向している。半導体装置１１０においても、図９および図１０が示したように、周辺ベース領域２１は、ゲートパッド１２の直下に相当する領域の外周に沿って連続するように形成された環状部分を有している。
【００６４】
半導体装置１１０では、ゲートパッド１２がドレイン層３に対向するので、ドレイン−ソース間の容量ＣDSの大きさが、半導体装置１０７とは異なる。そのため、ドレイン電極１４とソース電極１１の間に高いｄＶ／ｄｔが印加された場合に過渡的に流れる電流（例えば、変位電流あるいはホール電流）の大きさに、半導体装置１０７と１１０との間で差異が現れる。この差異に由来して、半導体基板１１０では、半導体装置１０７に比べても、さらに高いｄＶ／ｄｔ耐量が得られる。
【００６５】
また、ゲートパッド１２の下層の絶縁層７の中に、半導体基板１の上主面に対向するように導電層１０が埋設されている。このため、図１３が示すように、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層３の内部へ拡がる空乏層は、ゲートパッド１２の直下の領域において、上主面に平行に近い形態を保ちつつ拡がる。すなわち、ドレイン層３の内部への空乏層の広がりは、ゲートパッド１２の直下の領域では、均一に近くなる。したがって、臨界電界強度に到達する部位が発生し難いので、耐圧がさらに向上する。
【００６６】
さらに、導電層１０がゲートパッド１２に接続されているので、ゲートパッド１２および導電層１０によるフィールドプレートの機能が一層強められる。それにより、ドレイン層３の内部への空乏層の広がりは、ゲートパッド１２の直下の領域では、より一層均一に近くなる。その結果、半導体装置の耐圧がさらに向上する。
【００６７】
さらに、図１２に示すように、導電層１０が周辺ベース領域２１の上方に達するように延在しているので、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層３の内部へ拡がる空乏層が周辺ベース領域２１の一端部に達したときには、その他端部へも速やかに到達する。すなわち、周辺ベース領域の周囲２１をも含めて、空乏層は上主面に平行に近い形態を保ちつつ拡がる。したがって、空乏層の広がりが、より効果的に均一に近くなるので、臨界電界強度に到達する部位の発生がさらに効果的に抑えられる。その結果、半導体装置の耐圧が一層効果的に高められる。
【００６８】
図１４が示す半導体装置１１１のように、導電層１０を、より広く形成しても良い。それにより、フィールドプレートとしての導電層１０の機能が、さらに強められるので、耐圧がさらに向上する。また、図１５に示す半導体装置１１２、あるいは図１６に示す半導体装置１１３のように、周辺ベース領域２１の幅を広く確保することも可能である。図１５の半導体装置１１２では、ドレイン層３の露出面のうち、パッド下ベース領域５に覆われた部分は、導電層１０には覆われないものの、パッド下ベース領域５によるフィールドプレートの効果が及ぶ。
【００６９】
実施の形態５．
以上に説明した半導体装置１０１〜１１３において、図１７の抵抗率プロファイルが示すように、ドレイン層３の抵抗率は、半導体基板１の上主面から遠いほど低くなるように勾配を有するのが望ましい。それにより、内蔵ダイオードが逆回復動作を行うときに、空乏層が拡がるのにしたがって、空乏層が拡がる速度が遅くなる。このため、図１８の波形図が示すように、内蔵ダイオードが逆回復動作を行うときの電圧変化率ｄＶ／ｄｔが低くなる。すなわち、ドレイン電極１４とソース電極１１との間に印加されるドレイン電圧の変化が緩やかになる。図１８において、実線はドレイン層３の抵抗率に勾配がない場合の波形を表し、点線は勾配がある場合の波形を表している。
【００７０】
したがって、ゲートパッド１２の直下の領域にホールが仮に残留した場合でも、それらの残留ホールが、主ベース領域４のうちのゲートパッド１２の直下の領域に近い特定部分へ集中的に流れる流れ込む現象が抑制される。その結果、残留ホールが時間をかけて主ベース領域の全体へ比較的均一に流れる。それにより、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作をさせても、寄生バイポーラトランジスタが導通し難くなるので、半導体装置のｄｉ／ｄｔ耐量が向上する。
【００７１】
さらに、内蔵ダイオードを高いｄｉ／ｄｔで逆回復動作させるときに、空乏層が拡がる速度が遅くなるので、電圧変化率ｄＶ／ｄｔも低くなる。したがって、ドレイン電圧の変化が緩やかになるので、逆回復動作がソフトリカバリーに近くなり（図１８に点線で示す電流Ｉの波形図）、主電極間にサージ電圧が発生する現象が緩和ないし抑制される。
【００７２】
さらに加えて、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるので、ドレイン層のバルク抵抗が低くなる。したがって、半導体装置のオン抵抗が低減されるという効果も得られる。
【００７３】
図１７の抵抗率プロファイルは、図１９〜図２１が示す工程図に沿って、半導体基板１が形成されることにより、容易に得ることができる。すなわち、半導体基板１の形成工程では、Ｎ-型の半導体基板６０が準備され（図１９）、その後、半導体基板６０の両主面に高濃度のＮ型不純物をデポジションさせ、さらに拡散させることにより、一組のＮ+型の高濃度ドレイン層２とそれらに挟まれたＮ-型の半導体層６１とが形成される（図２０）。つぎに、図２１に示すように、半導体層６１を破線部で切断加工することにより、高濃度ドレイン層２とドレイン層３とを有する半導体基板１が得られる。
【００７４】
変形例．
(1) 以上に述べた半導体装置１０１〜１１３において、半導体基板１にコレクタ層を付加することによって、ＩＧＢＴを構成することも可能である。図２２が示す半導体装置１１４は、半導体装置１０８に、Ｐ+型のコレクタ層３０を付加することによりＩＧＢＴを構成した例に相当する。コレクタ層３０は、半導体基板１の下主面に露出して、コレクタ電極１４（ＭＯＳＦＥＴのソース電極およびドレイン電極は、ＩＧＢＴでは、それぞれエミッタ電極およびコレクタ電極に対応する）に接続される。図２３に示す半導体装置１１５のように、高濃度ドレイン層２を除去したＩＧＢＴを構成することも可能である。このように構成されるＩＧＢＴにおいても、半導体基板１の上主面側には、半導体装置１０１〜１１３と同様の特徴を有するＭＯＳＦＥＴが含まれているので、ｄＶ／ｄｔ耐量および耐圧に関して、半導体装置１０１〜１１３と同様の効果が得られる。また、ＩＧＢＴでは、伝導度変調効果により、オン抵抗が効果的に低減されるという利点がさらに得られる。
【００７５】
(2) 図２４に示すように、本発明は、平面型だけでなくトレンチ型の半導体装置にも適用可能である。図２４は、トレンチ型のＭＯＳＦＥＴを例示している。半導体装置１０１〜１１５のうち、主ベース領域４が存在する領域を図２４の構造に置き換えることが可能である。図２４の例では、半導体基板１の上主面に開口するトレンチ４０が、ドレイン層３に達するように形成されている。トレンチ４０の内壁はゲート絶縁膜８で覆われ、ゲート絶縁膜８の内側にゲート電極９が埋設されている。ゲート電極９の上面は絶縁層７で覆われ、その上をソース電極１１が覆っている。
【００７６】
(3) 以上の説明では、Ｎチャネル型の半導体装置を取り上げたが、本発明はＰチャネル型の半導体装置にも適用可能である。以上に述べた各半導体装置において、各半導体層または各半導体領域の導電型を反転させることにより、Ｐチャネル型の半導体装置を構成することが可能である。
【００７７】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【００７８】
【発明の効果】
本発明のうち第１の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、半導体装置に内蔵されるダイオード（内蔵ダイオードと称される）は、主ベース領域とドレイン層との間のＰＮ接合のみとなる。この内蔵ダイオードに順電圧が印加されたとき、すなわち内蔵ダイオードが導通するとき、ドレイン層には主ベース領域からキャリアが注入されるが、フローティングの状態にあるパッド下ベース領域からはキャリアは注入されない。このため、内蔵ダイオードが逆回復動作を行うとき、すなわち内蔵ダイオードに逆電圧（すなわち逆バイアス）が印加されたときに、主ベース領域のうち、パッド下ベース領域に近い特定部分へ、残留するキャリアが集中的に流れ込む現象が抑制される。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、ソース領域、主ベース領域、およびドレイン層によって形成される寄生バイポーラトランジスタが導通し難いので、半導体装置のｄｉ／ｄｔ耐量が向上する。
【００７９】
パッド下ベース領域がフローティング状態となっているので、内蔵ダイオードに逆バイアスが印加されたときに、空乏層は第１主電極に接続された主ベース領域からドレイン層の内部へと拡がってゆく。拡大する空乏層がパッド下ベース領域へ到達した後に、はじめてパッド下ベース領域からもドレイン層の内部へ向かって空乏層が拡がってゆく。逆バイアスがある程度以上に高くないと、主ベース領域からパッド下ベース領域にわたって空乏層がつながらない。したがって、空乏層が拡がる速度も比較的遅くなる。
【００８０】
高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、パッド下ベース領域とドレイン層との間のＰＮ接合の付近では、空乏層の拡がる速度が遅くなるので、ドレイン層に残留するキャリアは、主ベース領域のうち、パッド下ベース領域に近い特定部分へ集中的に流れ込むことがなく、比較的緩やかに主ベース領域の全体へ均一に流れ込む。したがって、寄生バイポーラトランジスタの導通が抑制されるので、半導体装置のｄｉ／ｄｔ耐量がさらに向上する。
【００８１】
さらに、内蔵ダイオードを構成する主ベース領域とドレイン層との間のＰＮ接合に高いｄＶ／ｄｔ（電圧の時間変化率）が印加された場合、例えば、ゲート電極と第１主電極とを短絡した状態で、第２主電極と第１主電極との間に約１ｋＶ／μｓ以上の高いｄＶ／ｄｔが印加された場合に、主ベース領域とドレイン層との間のＰＮ接合では、空乏層が瞬時に広がり、ＰＮ接合の面積と空乏層が広がる速度とに依存してキャリアが発生する。これに対して、パッド下ベース領域とドレイン層との間のＰＮ接合では、パッド下ベース領域がフローティング状態にあるため、空乏層の広がる速度が遅くなるので、発生するキャリアも比較的少ない。その結果、キャリアの発生に起因する電流が、主ベース領域のうち、パッド下ベース領域に近い特定部分へ集中的に流れ込むという現象が抑制される。それにより、ソース領域と主ベース領域とドレイン層とで構成される寄生バイポーラトランジスタが、導通し難くなるので、半導体装置のｄＶ／ｄｔ耐量が向上する。あるいは、キャリアの発生に起因する電流が、パッド下ベース領域の近傍に位置するゲート絶縁膜を通じてゲート電極へ集中的に流れ込むという現象が抑制されるので、パッド下ベース領域の近傍のゲート絶縁膜が電流による影響を受けにくくなり、半導体装置のｄＶ／ｄｔ耐量が向上する。
【００８２】
第２および第１主電極の間に印加される電圧（すなわち主電極間電圧）は、主ベース領域のチャネル領域に反転層が形成されないとき、すなわち半導体装置がオフ状態であるときには、主ベース領域とドレイン層との間のＰＮ接合からドレイン層へと拡がる上記の空乏層によって保持される。保持される電圧の最大値が、半導体装置の耐圧を規定する。第１の態様にかかる半導体装置では、主ベース領域がパッド下ベース領域よりも浅く形成されているので、主ベース領域とドレイン層との間のＰＮ接合からドレイン層の内部へ向かって空乏層が拡がる実効距離が長くなる。このため、半導体装置の耐圧が向上する。
【００８３】
本発明のうち第２の態様にかかる半導体装置では、主ベース領域の不純物濃度がパッド下ベース領域の不純物濃度よりも低いので、半導体装置がオフ状態にあるときに、主電極間電圧を保持する空乏層は、主ベース領域の内部へも拡がり易くなる。その結果、空乏層における電界強度が緩和され、特に主ベース領域の湾曲部における電界強度が緩和されるので、耐圧が向上する。
【００８４】
本発明のうち第３の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、第１の態様にかかる半導体装置と同様に、高いｄｉ／ｄｔ耐量および高いｄＶ／ｄｔ耐量が実現する。誘導負荷が接続された半導体装置がターンオフすると、主電極間電圧にサージ電圧が現れる。このサージ電圧が耐圧を超えると、半導体基板にアバランシェ電流が流れる。アバランシェ電流は、ソース領域、主ベース領域、およびドレイン層によって形成される寄生バイポーラトランジスタのベース電流として寄与する。このため、従来の半導体装置では、アバランシェ電流が原因となって寄生バイポーラトランジスタが導通する場合があった。しかしながら、第３の態様にかかる半導体装置では、主ベース領域に突起部が設けられるので、空乏層に発生する電界は突起部において選択的に高くなる。このため、アバランシェ電流は主ベース領域の底部に設けられた突起部に集中することとなり、寄生バイポーラトランジスタのベース電流として寄与する成分が低減される。その結果、寄生バイポーラトランジスタの導通が抑制される。
【００８５】
本発明のうち第４の態様にかかる半導体装置では、主ベース領域とパッド下ベース領域との間に周辺ベース領域が設けられている。周辺ベース領域は、パッド下ベース領域には連結されず、第１主電極に接続される点では、主ベース領域と同様である。したがって、内蔵ダイオードは、主ベース領域とドレイン層との間のＰＮ接合と、周辺ベース領域とドレイン層との間のＰＮ接合とによって、構成される。
【００８６】
内蔵ダイオードが導通するときに、仮にパッド下ベース領域からドレイン層へキャリアが注入されることがあっても、内蔵ダイオードが逆回復動作を行うときには、それらの残留キャリアは、主要には主ベース領域よりも周辺ベース領域を通じて第１主電極へ流れる。さらに、主ベース領域のうち、周辺ベース領域に近い部位から発生した残留キャリアは、主ベース領域だけでなく、周辺ベース領域をも通じて第１主電極へ流れる。このように、内蔵ダイオードが逆回復動作を行うときに、主ベース領域のうちのパッド下ベース領域に近い特定部分へ、残留キャリアが集中的に流れ込む現象が抑制され、残留キャリアが効率よく消滅する。
【００８７】
周辺ベース領域は、主ベース領域とは異なり、その内部に第１導電型の半導体領域が形成されないので、寄生バイポーラトランジスタを構成しない。したがって、周辺ベース領域を通じて流れる残留キャリアは、寄生バイポーラトランジスタのベース電流として寄与しない。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、寄生バイポーラトランジスタの導通が抑制されるので、半導体装置のｄｉ／ｄｔ耐量がさらに向上する。
【００８８】
また、内蔵ダイオードを構成する主ベース領域とドレイン層との間のＰＮ接合に高いｄＶ／ｄｔが印加された場合、例えば、ゲート電極と第１主電極とを短絡した状態で、第２主電極と第１主電極との間に約１ｋＶ／μｓ以上の高いｄＶ／ｄｔが印加された場合に、パッド下ベース領域がフローティングであるために、発生するキャリアが少ないだけでなく、発生したキャリアによる電流は、パッド下ベース領域の近傍に位置する周辺ベース領域を通じて第１主電極へ流れる。
【００８９】
その結果、主ベース領域のうち、パッド下ベース領域に近い特定部分へ、電流が集中的に流れ込むという現象が、さらに抑制される。それにより、ソース領域と主ベース領域とドレイン層とで構成される寄生バイポーラトランジスタが、導通し難くなるので、半導体装置のｄＶ／ｄｔ耐量がさらに向上する。あるいは、キャリアの発生に起因する電流が、パッド下ベース領域の近傍に位置するゲート絶縁膜を通じてゲート電極へ集中的に流れ込むという現象が抑制されので、パッド下ベース領域の近傍のゲート絶縁膜が電流による影響を受けにくくなり、半導体装置のｄＶ／ｄｔ耐量が、さらに向上する。
【００９０】
本発明のうち第５の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、第１の態様にかかる半導体装置と同様に、高いｄｉ／ｄｔ耐量および高いｄＶ／ｄｔ耐量が実現する。また、主ベース領域とパッド下ベース領域との間に周辺ベース領域が設けられているので、第４の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量およびｄＶ／ｄｔ耐量がさらに高められる。
【００９１】
主ベース領域とドレイン層との間のＰＮ接合と、周辺ベース領域とドレイン層との間のＰＮ接合とによって構成される内蔵ダイオードが導通するときには、主ベース領域および周辺ベース領域からドレイン層へキャリアが注入される。周辺ベース領域が主ベース領域の複数領域の各々の一端に連結しているので、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させたときにも、残留キャリアが主ベース領域の特定部分へ集中的に流れる現象が効果的に緩和され、残留キャリアは主ベース領域と周辺ベース領域との全体にわたって比較的均一に流れる。その結果、ｄｉ／ｄｔ耐量がさらに高められる。
【００９２】
本発明のうち第６の態様にかかる半導体装置では、主ベース領域がパッド下ベース領域よりも浅く形成されているので、第１の態様にかかる半導体装置と同様に、半導体装置の耐圧が高められる。
【００９３】
本発明のうち第７の態様にかかる半導体装置では、主ベース領域の不純物濃度がパッド下ベース領域の不純物濃度よりも低いので、第２の態様にかかる半導体装置と同様に、半導体装置の耐圧が高められる。
【００９４】
本発明のうち第８の態様にかかる半導体装置では、主ベース領域とパッド下ドレイン領域との間に周辺ベース領域が設けられている。周辺ベース領域は、第１主電極に接続される点では、主ベース領域と同様である。したがって、内蔵ダイオードは、主ベース領域とドレイン層との間のＰＮ接合と、周辺ベース領域とドレイン層との間のＰＮ接合と、によって構成される。内蔵ダイオードが導通するときに、主ベース領域のうちの周辺ベース領域に近い部位で発生したキャリアは、内蔵ダイオードが逆回復動作を行うときに、主ベース領域だけでなく、周辺ベース領域をも通じて第１主電極へ流れる。
【００９５】
このように、内蔵ダイオードが逆回復動作を行うときに、主ベース領域のうちの周辺ベース領域に近い特定部分へ、残留キャリアが集中的に流れ込む現象が抑制される。周辺ベース領域は、主ベース領域とは異なり、その内部に第１導電型の半導体領域が形成されないので、寄生バイポーラトランジスタを構成しない。したがって、周辺ベース領域を通じて流れる残留キャリアは、寄生バイポーラトランジスタのベース電流として寄与しない。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作をさせても、寄生バイポーラトランジスタの導通が抑制されるので、半導体装置のｄｉ／ｄｔ耐量がさらに向上する。また、ゲートパッドがドレイン層に対向しており、このことはｄＶ／ｄｔ耐量の向上に寄与する。
【００９６】
さらに、本発明のうち第８の態様にかかる半導体装置では、周辺ベース領域が主ベース領域の複数領域の各々の一端に連結しているので、第５の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量がさらに高められる。
【００９７】
本発明のうち第９の態様にかかる半導体装置では、周辺ベース領域が、ゲートパッドの直下に相当する領域の外周に沿った環状部分を含んでいるので、内蔵ダイオードが導通するときに主ベース領域から発生したキャリアは、内蔵ダイオードが逆回復動作を行うときには、周辺ベース領域へ効率よく流れる。したがって、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させたときに、主ベース領域のうちのゲートパッドの直下に相当する領域に近い特定部分へ、残留するキャリアが集中的に流れ込む現象が抑制されるので、ｄｉ／ｄｔ耐量がさらに向上する。
【００９８】
本発明のうち第１０の態様にかかる半導体装置では、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるように、勾配を有しているので、内蔵ダイオードが逆回復動作を行うときに、空乏層が拡がるのにしたがって、空乏層が拡がる速度が遅くなる。このため、内蔵ダイオードが逆回復動作を行うときの電圧変化率ｄＶ／ｄｔが低くなる。すなわち、主電極間に印加される電圧の変化が緩やかになる。したがって、ゲートパッドの直下の領域にキャリアが仮に残留した場合でも、それらの残留キャリアが、主ベース領域のうちのゲートパッドの直下の領域に近い特定部分へ集中的に流れる流れ込む現象が抑制される。その結果、残留キャリアが時間をかけて主ベース領域の全体へ比較的均一に流れる。それにより、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作をさせても、寄生バイポーラトランジスタが導通し難くなるので、半導体装置のｄｉ／ｄｔ耐量が向上する。それに加えて、ドレイン層の内部へ向かって拡がる空乏層の速度が遅くなるので、半導体装置のｄＶ／ｄｔ耐量も向上する。
【００９９】
さらに、内蔵ダイオードを高いｄｉ／ｄｔで逆回復動作させるときに、空乏層が拡がる速度が遅くなるので、電圧変化率ｄＶ／ｄｔも低くなる。したがって、主電極間電圧の変化が緩やかになるので、逆回復動作がソフトリカバリーに近くなり、主電極間にサージ電圧が発生する現象が緩和ないし抑制される。
【０１００】
さらに加えて、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるので、ドレイン層のバルク抵抗が低くなる。したがって、半導体装置のオン抵抗が低減されるという効果も得られる。
【０１０１】
本発明のうち第１１の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、第１の態様にかかる半導体装置と同様に、高いｄｉ／ｄｔ耐量および高いｄＶ／ｄｔ耐量が実現する。また、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるように、勾配を有しているので、第１０の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量のさらなる向上、サージ電圧の発生の緩和、および、オン抵抗の低減が達成される。
【０１０２】
本発明のうち第１２の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、第１の態様にかかる半導体装置と同様に、高いｄｉ／ｄｔ耐量および高いｄＶ／ｄｔ耐量が実現する。また、主ベース領域とパッド下ベース領域との間に周辺ベース領域が設けられているので、第４の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量およびｄＶ／ｄｔ耐量が、さらに高められる。さらに、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるように、勾配を有しているので、第１０の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量のさらなる向上、サージ電圧の発生の緩和、および、オン抵抗の低減が達成される。
【０１０３】
本発明のうち第１３の態様にかかる半導体装置では、ゲートパッドの下層の絶縁層の中に、半導体基板の上主面に対向するように導電層が埋設されている。このため、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層の内部へ拡がる空乏層は、ゲートパッドの直下の領域において、上主面に平行に近い形態を保ちつつ拡がる。すなわち、ドレイン層の内部への空乏層の広がりは、ゲートパッドの直下の領域では、均一に近くなる。したがって、臨界電界強度に到達する部位が発生し難いので、半導体装置の耐圧が向上する。
【０１０４】
本発明のうち第１４の態様にかかる半導体装置では、ゲートパッドの下層の絶縁層の中に、半導体基板の上主面に対向するように導電層が埋設されており、しかも、導電層は周辺ベース領域の上方に達するように延在している。このため、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層の内部へ拡がる空乏層が周辺ベース領域の一端部に達したときには、その他端部へも速やかに到達する。すなわち、周辺ベース領域の周囲をも含めて、空乏層は上主面に平行に近い形態を保ちつつ拡がる。したがって、空乏層の広がりが効果的に均一に近くなるので、臨界電界強度に到達する部位の発生が効果的に抑えられる。その結果、半導体装置の耐圧が効果的に高められる。
【０１０５】
本発明のうち第１５の態様にかかる半導体装置では、導電層がゲートパッドに接続されているので、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層の内部へ拡がる空乏層が、ゲートパッドの直下の領域において上主面に平行な形態を保ちつつ拡がる効果が、さらに高められる。その結果、半導体装置の耐圧がさらに向上する。
【０１０６】
本発明のうち第１６の態様にかかる半導体装置では、第１主電極に接続され、かつ半導体基板の上主面に露出する第２導電型の半導体領域は、ゲートパッドの直下から外れた領域にのみ形成されている。このため、ゲートパッドの直下の領域にキャリアが仮に残留した場合でも、それらの残留キャリアが、主ベース領域のうちのゲートパッドの直下の領域に近い特定部分へ集中的に流れる流れ込む現象が効果的に抑制される。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、寄生バイポーラトランジスタが導通し難くなるので、半導体装置のｄｉ／ｄｔ耐量がより効果的に高められる。
【０１０７】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【図１】 実施の形態１による半導体装置の部分平面図である。
【図２】 実施の形態１による半導体装置の縦断面図である。
【図３】 実施の形態１による半導体装置の動作説明図である。
【図４】 実施の形態１の別の例による半導体装置の縦断面図である。
【図５】 実施の形態２による半導体装置の縦断面図である。
【図６】 実施の形態２の別の例による半導体装置の縦断面図である。
【図７】 実施の形態３による半導体装置の部分平面図である。
【図８】 実施の形態３による半導体装置の縦断面図である。
【図９】 実施の形態３による半導体装置の部分拡大平面図である。
【図１０】 実施の形態３による半導体装置の部分拡大平面図である。
【図１１】 実施の形態３の別の例による半導体装置の縦断面図である。
【図１２】 実施の形態４による半導体装置の縦断面図である。
【図１３】 実施の形態４による半導体装置の動作説明図である。
【図１４】 実施の形態４の別の例による半導体装置の縦断面図である。
【図１５】 実施の形態４のさらに別の例による半導体装置の縦断面図である。
【図１６】 実施の形態４のさらに別の例による半導体装置の縦断面図である。
【図１７】 実施の形態５による半導体装置の特徴を示すグラフである。
【図１８】 実施の形態５による半導体装置の動作を示す波形図である。
【図１９】 実施の形態５による半導体装置の製造工程図である。
【図２０】 実施の形態５による半導体装置の製造工程図である。
【図２１】 実施の形態５による半導体装置の製造工程図である。
【図２２】 変形例による半導体装置の縦断面図である。
【図２３】 別の変形例による半導体装置の縦断面図である。
【図２４】 さらに別の変形例による半導体装置の縦断面図である。
【図２５】 従来技術による半導体装置の平面図である。
【図２６】 従来技術による半導体装置の部分平面図である。
【図２７】 従来技術による半導体装置の縦断面図である。
【図２８】 従来技術による半導体装置の特徴を示すグラフである。
【図２９】 従来技術による半導体装置の製造工程図である。
【図３０】 従来技術による半導体装置の製造工程図である。
【発明の属する技術分野】
本発明は半導体装置に関する。
【０００２】
【従来の技術】
近年において、スイッチング素子、あるいはインバータ制御用素子として、ＭＯＳＦＥＴおよびＩＧＢＴが注目されている。図２５はＭＯＳＦＥＴとして構成された従来の代表的な半導体装置の平面図である。この半導体装置１５１は、半導体基板７１の上主面の上に絶縁層が形成されており、その上に、外部との電気的接続を行うためのゲートパッド８６およびソースパッド９９が形成されている。図２６は、図２５のゲートパッド８２の付近を拡大して示す部分拡大平面図である。ゲートパッド８２の周囲には、ソースパッド９９に接続されたソース電極８１が配設されている。ソース電極８１は、絶縁層を貫通するプラグ９２を通じて、半導体基板７１に接続されている。
【０００３】
図２７は、図２６のＣ−Ｃ切断線に沿った半導体装置１５１の断面図である。図２７が示すように、半導体装置１５１は、半導体基板７１、絶縁層７７、ゲート電極７９、導電層８０、ソース電極８１、ゲートパッド８２、およびドレイン電極８４を備えている。半導体基板７１は、Ｎ+型の高濃度ドレイン層７２、Ｎ-型のドレイン層７３、Ｐ型の主ベース領域７４、Ｐ型のパッド下ベース領域７５、およびＮ+型のソース領域７６を備えている。半導体基板７１は、上主面および下主面を有するシリコン基板である。
【０００４】
ドレイン層７３は、半導体基板７１の上主面に形成されている。主ベース領域７４は、ドレイン層７３よりも浅くなるようにドレイン層７３の中に選択的に形成され、かつ上主面に露出している。パッド下ベース領域７５は、ドレイン層７３よりも浅くなるようにドレイン層７３の中に選択的に形成され、かつ上主面に露出している。パッド下ベース領域７５は、主ベース領域７４に連結されず、主ベース領域７４から孤立している。
【０００５】
ソース領域７６は、主ベース領域７４よりも浅くなるように主ベース領域７４の中に選択的に形成され、上主面に露出している。主ベース領域７４は、複数の領域に分割されており、同様にソース領域７６は、主ベース領域７４の複数の領域に対応して、複数の領域に分割して配置されている。パッド下ベース領域７５の中には、ソース領域７６は形成されない。したがって、パッド下ベース領域７５にはチャネル領域は存在しない。高濃度ドレイン層７２は、ドレイン層７３の下主面側に連結し、半導体基板７１の下主面に露出している。
【０００６】
ソース電極８１は、金属で形成されており、主ベース領域７４とソース領域７６とに接続されるとともに、絶縁層７７を貫通するプラグ９２を通じてパッド下ベース領域７５に接続されている。ゲート電極７９は、ポリシリコンで形成されており、主ベース領域７４のうち、ドレイン層７３とソース領域７６とに挟まれた領域であるチャネル領域に、絶縁層７７の一部であるゲート絶縁膜７８を挟んで対向するように、絶縁層７７の中に埋設されている。
【０００７】
ゲートパッド８２は、金属で形成されており、半導体基板７１の上主面のうち、パッド下ベース領域７５の露出面に、絶縁層７７を挟んで対向するように、絶縁層７７の上に配設されている。ゲートパッド８２は、絶縁層７７に埋設されたプラグ８３を通じて導電層８０に接続されている。導電層８０は、図示しない経路を通じてゲート電極７９に接続されている。導電層８０は、ポリシリコンで形成されており、ゲートパッド８２よりも半導体基板７１の上主面に近い位置において、上主面に対向するように絶縁層７７に埋設されている。ドレイン電極８４は、金属で形成されており、半導体基板７１の下主面に接続されている。
【０００８】
図２８は、半導体基板７１のドレイン層７３および高濃度ドレイン層７２における、抵抗率のプロファイルである。図２８が示すように、抵抗率はドレイン層７３と高濃度ドレイン層７２との連結部分で階段状に変化し、ドレイン層７３と高濃度ドレイン層７２とのそれぞれの内部では、略均一である。このプロファイルは、図２９および図３０が示す工程図に沿って、半導体基板７１が形成されることに由来する。すなわち、半導体基板７１の形成工程では、はじめに高濃度ドレイン層７２に相当する基板が準備され、その後、エピタキシャル成長法により、ドレイン層７３が形成される。
【０００９】
半導体装置１５１は以上のように構成されるので、以下のように動作する。ソース電極８１に接地電位を印加し、ドレイン電極８４に正電位を印加した状態で、しきい値電圧以上のゲート電圧をゲート電極７９に印加すると、主ベース領域７４のチャネル領域に反転層が形成される。その結果、チャネル領域を通じて、電流が流れるので、ＭＯＳＦＥＴである半導体装置１５１がオン状態となる。ゲート電圧をしきい値電圧以下の値に戻すと、反転層は消滅するので、半導体装置１５１はオフ状態へ移行する。
【００１０】
半導体装置１５１では、主ベース領域７４とパッド下ベース領域７５とは、ソース電極８１によって電気的に接続されている。したがって、主ベース領域７４とドレイン層７３との間のＰＮ接合、および、パッド下ベース領域７５とドレイン層７３との間のＰＮ接合によって、ＭＯＳＦＥＴが内蔵するダイオードが形成されている。半導体装置１５１がオフ状態にあるときには、この内蔵ダイオードに逆バイアスが印加される。ソース電極８１とドレイン電極８４との間に印加される電圧、すなわちドレイン電圧は、半導体装置１５１がオフ状態にあるときには、内蔵ダイオードのＰＮ接合からドレイン層７３の内部へ拡がる空乏層によって保持される。
【００１１】
ソース電極８１とゲート電極７９とを短絡した状態で、ドレイン電極８４の電位を基準として正電圧を、ソース電極８１へ印加すると、ソース電極８１に接続されている主ベース領域７４およびパッド下ベース領域７５からドレイン層７３へ、ホールが注入される。同時に、ドレイン電極８４へ接続されている高濃度ドレイン層７２から、電子がドレイン層７３へ注入される。その結果、電流がソース電極８１からドレイン電極８４へと流れる。すなわち、内蔵ダイオードはオン状態となる。
【００１２】
つぎに、ドレイン電極８４の電位を基準として負電圧をソース電極８１へ印加すると、ドレイン層７２に残留するホールはソース電極８１へ、残留する電子はドレイン電極８４へ移動する。その結果、ドレイン電極８４からソース電極８１へ、過渡的な電流が流れる。ホールの移動度は電子の移動度に対して約１／２の大きさであるため、この過渡的な電流値が零になる時間は、ドレイン層７３に残留するホールが消滅するまでの時間となる。半導体装置１５１を過渡的に流れる電流がゼロへと減衰する動作は、内蔵ダイオードの逆回復動作（すなわちリカバリー動作）に相当する。
【００１３】
【発明が解決しようとする課題】
内蔵ダイオードを導通させたときに発生するホールは、主ベース領域７４およびパッド下ベース領域７５の面積と、それらの不純物濃度とに依存する。外部との電気的接続を実現するために設けられるゲートパッド８２の直下に設けられるパッド下ベース領域７５の面積は、主ベース領域７４が分割されてなる複数の領域の各々の面積よりも、当然ながら大きい。したがって、残留ホールは主ベース領域７４の近傍よりも、パッド下ベース領域７５の近傍において、多く発生する。したがって、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させるときには、パッド下ベース領域７５の近傍に残留するホールは、主ベース領域７４のうち、パッド下ベース領域７５に近い特定部分に集中的に流れ込み、この特定部分を通じてソース電極８１へと出てゆく。このときに、ソース領域７６、主ベース領域７４、およびドレイン層７３によって形成される寄生バイポーラトランジスタが導通する場合がある。すなわち、従来の半導体装置１５１では、逆回復動作の過程での電流の変化率ｄｉ／ｄｔに対する耐量、すなわちｄｉ／ｄｔ耐量が低いという問題点があった。
【００１４】
さらに、半導体装置１５１では、内蔵ダイオードを構成するベース領域７４、７５領域とドレイン層７３との間のＰＮ接合に高いｄＶ／ｄｔ（電圧の時間変化率）が印加された場合、例えばソース電極８１とゲート電極７９とを短絡させた状態で、ドレイン電極８４とソース電極８１との間に高い約１ｋＶ／μｓ以上のｄＶ／ｄｔが印加された場合に、ベース領域７４，７５とドレイン層７３との間のＰＮ接合では、空乏層が瞬時に広がる。このとき、ＰＮ接合の面積と空乏層が広がる速度とに依存してホールが発生するので、広い面積を占めるパッド下ベース領域７５の周囲には多数のホールが発生する。発生したホールによる電流は、主ベース領域７４のうち、パッド下ベース領域７５に近い特定部分へ集中的に流れ込む。その結果、寄生バイポーラが導通する場合があった。すなわち、従来の半導体装置１５１では、ｄｉ／ｄｔ耐量が低いだけでなく、電圧の変化率ｄＶ／ｄｔに対する耐量、すなわちｄＶ／ｄｔ耐量が低いという問題点もあった。
【００１５】
図２７が示す半導体装置１５１において、主ベース領域７４とパッド下ベース領域７５との間に、ソース領域７６を内部に有しない第３のベース領域を形成することによって、寄生バイポーラトランジスタの導通を抑制するという技術を想定することも可能である。しかしながら、ｄｉ／ｄｔが高くなるのにともなって、パッド下ベース領域７５の近傍に残留するホールは、第３のベース領域へ流れ込むだけでなく、主ベース領域７４のうちの第３のベース領域に近い特定部分へも集中的に流れ、この特定部分を通じてソース電極８１へ出て行くようになる。それにより、寄生バイポーラトランジスタが導通するという現象が発生し得る。同様に、ｄＶ／ｄｔを高くするのにともない、寄生バイポーラトランジスタが導通するという現象が発生し得る。
【００１６】
また、高いｄｉ／ｄｔ耐量、あるいは高いｄＶ／ｄｔ耐量を得るために、多数の第３のベース領域を形成すると、半導体装置１５１がオン状態にあるときに電流が流れる主ベース領域７４の面積が減少することとなる。すなわち、半導体装置１５１全体にわたるチャネル幅が狭くなる。その結果、オン抵抗が高くなるという別の問題を生起する。
【００１７】
本発明は、上記のような問題を解決し、オン抵抗を増大させることなく、ｄｉ／ｄｔ耐量およびｄＶ／ｄｔ耐量を向上させることのできる半導体装置を得ることを目的とする。
【００１８】
【課題を解決するための手段】
この目的を達成するために、本発明のうち第１の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成された第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結せず、前記主ベース領域の最深部よりも深い第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備え、前記ドレイン層が前記主ベース領域と前記パッド下ベース領域との間に設けられる。
【００１９】
本発明のうち第２の態様にかかるものでは、第１の態様にかかる半導体装置において、前記主ベース領域が、不純物濃度に関して、前記パッド下ベース領域より低い。
【００２０】
本発明のうち第３の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成された第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記下主面に向かって選択的に突出した突起部を底面に有する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結しない第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備え、前記ドレイン層に沿った前記主ベース領域と前記パッド下ベース領域との距離は前記主ベース領域の形成幅より長い。
【００２１】
本発明のうち第４の態様にかかるものでは、第１ないし第３のいずれかの態様にかかる半導体装置において、前記半導体基板が、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域と前記パッド下ベース領域との間に位置し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域に連結しない第２導電型の周辺ベース領域を、さらに備え、前記第１主電極が、前記周辺ベース領域にも接続されている。
【００２２】
本発明のうち第５の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成された第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、複数領域に分割された第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結しない第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出し、かつ前記主ベース領域の前記複数領域に対応して分割して配置された第１導電型のソース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域と前記パッド下ベース領域との間に位置する部分と前記主ベース領域の前記複数領域の各々の一端に連結する部分とを有し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域に連結しない第２導電型の周辺ベース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域と前記周辺ベース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備える。
【００２３】
本発明のうち第６の態様にかかるものでは、第５の態様にかかる半導体装置において、前記周辺ベース領域が、前記主ベース領域よりも深い。
【００２４】
本発明のうち第７の態様にかかるものでは、第６の態様にかかる半導体装置において、前記主ベース領域が、不純物濃度に関して、前記周辺ベース領域より低い。
【００２５】
本発明のうち第８の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成された第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、内部に第１導電型の半導体領域が設けられず、前記上主面に露出する第２導電型の周辺ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域と前記周辺ベース領域とに接続された第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち前記ドレイン層が露出する領域であって、前記主ベース領域と共同して前記周辺ベース領域を挟む領域であるパッド下ドレイン領域に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備え、前記主ベース領域は、複数領域に分割されており、前記ソース領域は、前記主ベース領域の前記複数領域に対応して分割して配置されており、前記周辺ベース領域は、前記主ベース領域と前記パッド下ドレイン領域との間に位置する部分と、前記主ベース領域の前記複数領域の各々の一端に連結する部分と、を有する。
【００２６】
本発明のうち第９の態様にかかるものでは、第４ないし第８のいずれかの態様にかかる半導体装置において、前記周辺ベース領域は、前記上主面のうち前記ゲートパッドの直下に相当する領域の外周に沿って連続するように形成された環状部分を含んでいる。
【００２７】
本発明のうち第１０の態様にかかるものでは、第１ないし第９のいずれかの態様にかかる半導体装置において、前記ドレイン層の抵抗率が、前記上主面から遠いほど低くなるように勾配を有している。
【００２８】
本発明のうち第１１の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成され、抵抗率が前記上主面から遠いほど低くなるように勾配を有している第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結しない第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備える。
【００２９】
本発明のうち第１２の態様にかかるものは、上主面および下主面を有する半導体基板を備える半導体装置であって、前記半導体基板が、前記上主面に形成され、抵抗率が前記上主面から遠いほど低くなるように勾配を有している第１導電型のドレイン層と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域に連結しない第２導電型のパッド下ベース領域と、前記主ベース領域よりも浅くなるように前記主ベース領域の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域と、前記ドレイン層よりも浅くなるように前記ドレイン層の中に選択的に形成され、前記上主面に露出し、前記主ベース領域と前記パッド下ベース領域との間に位置し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域に連結しない第２導電型の周辺ベース領域と、を備え、前記半導体装置が、前記主ベース領域と前記ソース領域と前記周辺ベース領域とに接続され、前記パッド下ベース領域には接続されない第１主電極と、前記主ベース領域のうち、前記ドレイン層と前記ソース領域とに挟まれた領域であるチャネル領域に、ゲート絶縁膜を挟んで対向するゲート電極と、前記上主面のうち、前記パッド下ベース領域の露出面に、絶縁層を挟んで対向し、前記ゲート電極に接続された導電性のゲートパッドと、前記下主面に接続された第２主電極と、をさらに備える。
【００３０】
本発明のうち第１３の態様にかかるものは、第１ないし第１２のいずれかの態様にかかる半導体装置において、前記ゲートパッドよりも前記上主面に近い位置において前記上主面に対向するように前記絶縁層に埋設された導電層を、さらに備える。
【００３１】
本発明のうち第１４の態様にかかるものは、第４ないし第９、および第１２のいずれかの態様にかかる半導体装置において、前記ゲートパッドよりも前記上主面に近い位置において前記上主面に対向するように前記絶縁層に埋設された導電層を、さらに備え、前記導電層は、前記周辺ベース領域の上方に達するように延在している。
【００３２】
本発明のうち第１５の態様にかかるものでは、第１３または第１４の態様にかかる半導体装置において、前記導電層が、前記ゲートパッドに接続されている。
【００３３】
本発明のうち第１６の態様にかかるものでは、第１ないし第８のいずれかの態様にかかる半導体装置において、前記主ベース領域は、前記ゲートパッドの直下から外れた領域にのみ形成されている。
【００３４】
【発明の実施の形態】
実施の形態１．
図１はＭＯＳＦＥＴとして構成された本発明の実施の形態１による半導体装置の一部を示す部分平面図である。この半導体装置１０１の全体平面図は、例えば図２５と同様に描かれる。図１が示すように、ゲートパッド１２の周囲には、ソース電極１１が配設されている。図２は、図１のＡ−Ａ切断線に沿った半導体装置１０１の断面図である。図２が示すように、半導体装置１０１は、半導体基板１、絶縁層７、ゲート電極９、導電層１０、ソース電極１１、ゲートパッド１２、およびドレイン電極１４を備えている。半導体基板１は、Ｎ+型の高濃度ドレイン層２、Ｎ-型のドレイン層３、Ｐ型の主ベース領域４、Ｐ型のパッド下ベース領域５、およびＮ+型のソース領域６を備えている。半導体基板１は、上主面および下主面を有するシリコン基板である。
【００３５】
ドレイン層３は、半導体基板１の上主面に形成されている。主ベース領域４は、ドレイン層３よりも浅くなるようにドレイン層３の中に選択的に形成され、かつ上主面に露出している。パッド下ベース領域５は、ドレイン層３よりも浅くなるようにドレイン層３の中に選択的に形成され、かつ上主面に露出している。パッド下ベース領域５は、主ベース領域４に連結されず、主ベース領域４から孤立している。主ベース領域４は、パッド下ベース領域５よりも浅く形成される。
【００３６】
ソース領域６は、主ベース領域４よりも浅くなるように主ベース領域４の中に選択的に形成され、上主面に露出している。主ベース領域４は、複数の領域に分割されており、同様にソース領域６は、主ベース領域４の複数の領域に対応して、複数の領域に分割して配置されている。パッド下ベース領域５の中には、ソース領域６は形成されない。したがって、パッド下ベース領域５にはチャネル領域は存在しない。高濃度ドレイン層２は、ドレイン層３の下主面側に連結し、半導体基板１の下主面に露出している。
【００３７】
ソース電極１１は、金属で形成されており、主ベース領域４とソース領域６とに接続されている。しかしながら、従来の半導体装置１５１とは異なり、ソース電極１１はパッド下ベース領域５に接続されない。ゲート電極９は、ポリシリコンで形成されており、主ベース領域４のうち、ドレイン層３とソース領域６とに挟まれた領域であるチャネル領域に、絶縁層７の一部であるゲート絶縁膜を挟んで対向するように、絶縁層７の中に埋設されている。
【００３８】
ゲートパッド１２は、金属で形成されており、半導体基板１の上主面のうち、パッド下ベース領域５の露出面に、絶縁層７を挟んで対向するように、絶縁層７の上に配設されている。ゲートパッド１２は、絶縁層７に埋設されたプラグ１３を通じて導電層１０に接続されており、さらに導電層１０に連結するゲート電極９にも接続されている。導電層１０は、ポリシリコンで形成されており、ゲートパッド１２よりも半導体基板１の上主面に近い位置において、上主面に対向するように絶縁層７に埋設されている。また導電層１０は、主ベース領域４の上方にまで達するように延在している。ドレイン電極１４は、金属で形成されており、半導体基板１の下主面に接続されている。
【００３９】
半導体装置１０１は以上のように構成されるので、以下のように動作する。半導体装置１０１では、パッド下ベース領域５はソース電極１１に接続されず、ソース電極１１に接続される主ベース領域４にも連結されない。すなわち、パッド下ベース領域５はフローティング状態となっている。したがって、半導体装置１０１が内蔵するダイオードは、主ベース領域４とドレイン層３との間のＰＮ接合のみとなる。この内蔵ダイオードに順電圧が印加されたとき、すなわち内蔵ダイオードが導通するとき、ドレイン層３には主ベース領域４からホールが注入されるが、フローティングの状態にあるパッド下ベース領域５からはホールは注入されない。したがって、内蔵ダイオードが逆回復動作を行うとき、すなわち内蔵ダイオードに逆バイアスが印加されたときに、主ベース領域４のうち、パッド下ベース領域５に近い特定部分へ、残留するホールが集中的に流れ込む現象が抑制される。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、ソース領域６、主ベース領域４、およびドレイン層３によって形成される寄生バイポーラトランジスタが導通し難いので、半導体装置１０１のｄｉ／ｄｔ耐量が向上する。
【００４０】
また、パッド下ベース領域５がフローティング状態となっているので、内蔵ダイオードに逆バイアスが印加されたときに、図３が示すように、空乏層はソース電極１１に接続された主ベース領域４からドレイン層３の内部へと拡がってゆく。図３では、拡大する空乏層のフロントを点線で示しており、矢印はフロントが前進する方向を示している。拡大する空乏層がパッド下ベース領域５へ到達した後に、はじめてパッド下ベース領域５からもドレイン層３の内部へ向かって空乏層が拡がってゆく。逆バイアスがある程度以上に高くないと、主ベース領域４からパッド下ベース領域５にわたって空乏層がつながらない。図３において、ドレイン層３のうち、主ベース領域４とパッド下ベース領域５とに挟まれた領域（一点鎖線の円Ｘで囲まれた領域）を、右方向へ前進するフロントが、このことを示している。それにより、空乏層が拡がる速度も比較的遅くなる。
【００４１】
高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、パッド下ベース領域５とドレイン層４との間のＰＮ接合の付近では、空乏層の拡がる速度が遅くなるので、ドレイン層３に残留するキャリアは、主ベース領域４のうち、パッド下ベース領域５に近い特定部分へ集中的に流れ込むことがなく、比較的緩やかに主ベース領域４の全体へ均一に流れ込む。したがって、寄生バイポーラトランジスタの導通が抑制されるので、半導体装置１０１のｄｉ／ｄｔ耐量がさらに向上する。
【００４２】
さらに、内蔵ダイオードを構成する主ベース領域４とドレイン層３との間のＰＮ接合に、高いｄＶ／ｄｔ（電圧の時間変化率）が印加された場合、例えば、ゲート電極９とソース電極１１とを短絡した状態で、ドレイン電極１４とソース電極１１との間に約１ｋＶ／μｓ以上の高いｄＶ／ｄｔが印加された場合に、主ベース領域４とドレイン層３との間のＰＮ接合では、空乏層が瞬時に広がり、ＰＮ接合の面積と空乏層が広がる速度とに依存してホールが発生する。これに対して、パッド下ベース領域５とドレイン層３との間のＰＮ接合では、パッド下ベース領域５がフローティング状態にあるため、空乏層の広がる速度が遅くなるので、発生するホールも比較的少ない。その結果、ホールの発生に起因する電流が、主ベース領域４のうち、パッド下ベース領域５に近い特定部分へ集中的に流れ込むという現象が抑制される。それにより、ソース領域６と主ベース領域４とドレイン層３とで構成される寄生バイポーラトランジスタが、導通し難くなるので、半導体装置１０１のｄＶ／ｄｔ耐量が向上する。あるいは、ホールの発生に起因する電流が、パッド下ベース領域５の近傍に位置するゲート絶縁膜８を通じてゲート電極９へ集中的に流れ込むという現象が抑制されるので、パッド下ベース領域５の近傍のゲート絶縁膜８が電流による影響を受けにくくなり、半導体装置１０１のｄＶ／ｄｔ耐量が向上する。
【００４３】
ドレイン電極１４とソース電極１１との間に印加される電圧、すなわちドレイン電圧は、主ベース領域４のチャネル領域に反転層が形成されないとき、すなわち半導体装置１０１がオフ状態であるときには、主ベース領域４とドレイン層３との間のＰＮ接合からドレイン層３の内部へと拡がる空乏層によって保持される。保持される電圧の最大値が、半導体装置１０１の耐圧を規定する。半導体装置１０１では、主ベース領域４がパッド下ベース領域５よりも浅く形成されているので、図３が示すように、主ベース領域４とドレイン層３との間のＰＮ接合からドレイン層３の内部へ向かって空乏層が拡がる実効距離（一点鎖線の矢印Ｙ）が長くなる。このため、半導体装置１０１の耐圧が向上する。
【００４４】
また、ゲートパッド１２の下層の絶縁層７の中に、半導体基板１の上主面に対向するように導電層１０が埋設されている。このため、図３が示すように、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層３の内部へ拡がる空乏層は、ゲートパッド１２の直下の領域において、上主面に平行に近い形態を保ちつつ拡がる。すなわち、ドレイン層３の内部への空乏層の広がりは、ゲートパッド１２の直下の領域では、均一に近くなる。したがって、臨界電界強度に到達する部位が発生し難いので、耐圧がさらに向上する。
【００４５】
さらに、導電層１０は主ベース領域４の上方にまで延在しているので、フィールドプレートの効果が、ドレイン層３の露出面のうち、主ベース領域４とパッド下ベース領域５に挟まれた部分にも及ぶ。
【００４６】
好ましくは、主ベース領域４の不純物濃度は、パッド下ベース領域５の不純物濃度よりも低く設定される。それにより、半導体装置１０１がオフ状態にあるときに、ドレイン電圧を保持する空乏層が、主ベース領域４の内部へも拡がり易くなる。その結果、空乏層における電界強度が緩和され、中でも主ベース領域４の湾曲部（図３の一点鎖線の円Ｚ）の電界強度が緩和されるので、耐圧がさらに向上する。
【００４７】
図４が示す半導体装置１０２のように、パッド下ベース領域５と主ベース領域４との間の距離を大きく確保してもよい。それにより、半導体基板１の面積に対する電流の密度は低下するが、主ベース領域４の特定部分への電流の集中は、さらに抑制され、ｄｉ／ｄｔ耐量がさらに向上する。
【００４８】
実施の形態２．
図５は、本発明の実施の形態２による半導体装置の断面図である。この半導体装置１０４のゲートパッド１２の付近の平面図は、図１と同等に描かれる。図５は、図１のＡ−Ａ切断線に沿った半導体装置１０４の断面図に相当する。半導体装置１０４は、主ベース領域４が下主面に向かって選択的に突出した突起部２０を底面に有する点において、半導体装置１０１とは特徴的に異なっている。
【００４９】
半導体装置１０４が、誘導負荷へ接続された状態でターンオフすると、ドレイン電圧にサージ電圧が現れる。このサージ電圧が耐圧を超えると、半導体基板１にアバランシェ電流が流れる。アバランシェ電流は、ソース領域６、主ベース領域４、およびドレイン層３によって形成される寄生バイポーラトランジスタのベース電流として寄与する。このため、従来の半導体装置１５１では、アバランシェ電流が原因となって寄生バイポーラトランジスタが導通する場合があった。しかしながら、半導体装置１０４では、主ベース領域４に突起部２０が設けられるので、空乏層に発生する電界は突起部２０において選択的に高くなる。このため、アバランシェ電流は突起部２０を主要な経路とするので、主ベース領域４のうちソース領域６の直下の部分を流れるアバランシェ電流の成分が減少する。すなわち、寄生バイポーラトランジスタのベース電流として寄与する成分が低減される。その結果、寄生バイポーラトランジスタの導通が抑制される。このように、インダクタンスの大きい誘導負荷が接続された動作条件の下でも、安定した動作が実現する。
【００５０】
半導体装置１０４についても、半導体装置１０１と同様に、パッド下ベース領域５と主ベース領域４との間の距離を大きく確保した変形例（図６の半導体装置１０５）を実施することが可能である。
【００５１】
実施の形態３．
図７は、本発明の実施の形態３による半導体装置の一部を示す部分平面図である。この半導体装置１０７の平面図は、例えば図２５と同様に描かれる。図７が示すように、ゲートパッド１２の周囲には、ソース電極１１が配設されている。ソース電極１１は、絶縁層を貫通するプラグ２２を通じて、半導体基板に接続されている。図８は、図７のＢ−Ｂ切断線に沿った半導体装置１０７の断面図である。半導体装置１０７は、主ベース領域４とパッド下ベース領域５との間に、Ｐ型の周辺ベース領域２１が設けられている点において、半導体装置１０１とは特徴的に異なっている。
【００５２】
周辺ベース領域２１は、ドレイン層３よりも浅くなるようにドレイン層３の中に選択的に形成され、半導体基板１の上主面に露出している。周辺ベース領域２１は、主ベース領域４とパッド下ベース領域５との間に位置し、パッド下ベース領域５には連結しない。ソース電極１１は、主ベース領域４に接続されるとともに、絶縁層７を貫通するプラグ２２を通じて周辺ベース領域２１にも接続されている。しかしながら、ソース領域６のようなＮ型の半導体領域は、周辺ベース領域２１の内部には設けられない。したがって、周辺ベース領域２１にはチャネル領域は存在しない。
【００５３】
図９および図１０は、図７の部分１３０および１３１をそれぞれ拡大して示す部分拡大平面図である。図９および図１０が示すように、周辺ベース領域２１は、ゲートパッド１２の直下に位置するパッド下ベース領域５の周囲を連続して囲むように形成された環状部分を備えている。図８に描かれる周辺ベース領域２１は環状部分に相当しており、環状部分は上記したように主ベース領域４とパッド下ベース領域５との間に位置している。さらに、周辺ベース領域２１は、図９が示すように環状部分を通じて、また図１０が示すように環状部分以外の部分を通じて、主ベース領域４が分割配置されてなる複数の領域の各々の一端に連結している。図９および図１０の例では、主ベース領域４は多数の平行な帯状領域に分割され、それぞれの一端に周辺ベース領域２１が連結している。
【００５４】
半導体装置１０７は以上のように構成されるので、以下のように動作する。周辺ベース領域２１は、パッド下ベース領域５には連結されず、ソース電極１１に接続される点では、主ベース領域４と同様である。したがって、内蔵ダイオードは、主ベース領域４とドレイン層３との間のＰＮ接合と、周辺ベース領域２１とドレイン層３との間のＰＮ接合とによって、構成される。
【００５５】
内蔵ダイオードが導通するときに、仮にパッド下ベース領域５からドレイン層３へホールが注入されることがあっても、内蔵ダイオードが逆回復動作を行うときには、それらの残留ホールは、主要には主ベース領域４よりも周辺ベース領域２１を経由してソース電極１１へ出てゆく。さらに、主ベース領域４のうち、周辺ベース領域２１に近い部位から発生した残留ホールは、主ベース領域４だけでなく、周辺ベース領域２１をも通じてソース電極１１へ流れる。このように、内蔵ダイオードが逆回復動作を行うときに、主ベース領域４のうちのパッド下ベース領域５に近い特定部分へ、残留ホールが集中的に流れ込む現象が抑制され、残留ホールが効率よく消滅する。
【００５６】
周辺ベース領域２１は、主ベース領域４とは異なり、その内部にＮ型の半導体領域が形成されないので、寄生バイポーラトランジスタを構成しない。したがって、周辺ベース領域２１を通じて流れる残留ホールは、寄生バイポーラトランジスタのベース電流として寄与しない。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、寄生バイポーラトランジスタの導通が抑制されるので、ｄｉ／ｄｔ耐量がさらに向上する。
【００５７】
また、内蔵ダイオードを構成する主ベース領域４とドレイン層３との間のＰＮ接合に高いｄＶ／ｄｔが印加された場合、例えば、ゲート電極９とソース電極１１とを短絡した状態で、ドレイン電極１４とソース電極１１との間に約１ｋＶ／μｓ以上の高いｄＶ／ｄｔが印加された場合に、実施の形態１で述べたように、パッド下ベース領域５がフローティングであるために、発生するホールが少ないだけでなく、発生したホールによる電流は、パッド下ベース領域５の近傍に位置する周辺ベース領域２１を通じてソース電極１１へ流れる。
【００５８】
その結果、主ベース領域４のうち、パッド下ベース領域５に近い特定部分へ、電流が集中的に流れ込むという現象が、さらに抑制される。それにより、ソース領域６と主ベース領域４とドレイン層３とで構成される寄生バイポーラトランジスタが、導通し難くなるので、半導体装置１０７のｄＶ／ｄｔ耐量がさらに向上する。あるいは、ホールの発生に起因する電流が、パッド下ベース領域５の近傍に位置するゲート絶縁膜８を通じてゲート電極９へ集中的に流れ込むという現象が抑制されるので、パッド下ベース領域５の近傍のゲート絶縁膜８が電流による影響を受けにくくなり、半導体装置１０７のｄＶ／ｄｔ耐量が、さらに向上する。
【００５９】
内蔵ダイオードが導通するときには、主ベース領域４および周辺ベース領域２１からドレイン層３へホールが注入される。しかしながら、主ベース領域４を構成する複数の領域の各々の一端に、周辺ベース領域２１が連結しているので、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させたときにも、残留ホールが主ベース領域４の特定部分へ集中的に流れる現象が効果的に緩和され、残留ホールは主ベース領域４と周辺ベース領域２１との全体にわたって比較的均一に流れる。その結果、ｄｉ／ｄｔ耐量がさらに高められる。
【００６０】
周辺ベース領域２１は、ゲートパッド１２の直下に相当する領域の外周に沿った環状部分を有するので、内蔵ダイオードが導通するときに主ベース領域４から発生したホールは、内蔵ダイオードが逆回復動作を行うときには、周辺ベース領域２１へ効率よく流れる。したがって、高いｄｉ／ｄｔ耐量をもって内蔵ダイオードを逆回復動作させたときに、主ベース領域４のうちのゲートパッド１２の直下に相当する領域に近い特定部分へ、残留するホールが集中的に流れ込む現象が抑制されるので、ｄｉ／ｄｔ耐量がさらに向上する。
【００６１】
さらに、導電層１０に接続されるゲート電極９が、ドレイン層３の露出面のうち、主ベース領域４と周辺ベース領域２１とに挟まれた部分をも覆うので、フィールドプレートの効果が、ドレイン層３の露出面のうち、主ベース領域４と周辺ベース領域２１とに挟まれた部分にも及ぶ。また、ゲートパッド１２が、ドレイン層３の露出面のうち、パッド下ベース領域５と周辺ベース領域２１とに挟まれた部分をも覆うので、ゲートパッド１２によるフィールドプレートの効果が、ドレイン層３の露出面のうち、パッド下ベース領域５と周辺ベース領域２１に挟まれた部分にも及ぶ。
【００６２】
図１１に示す半導体装置１０８のように、パッド下ベース領域５と主ベース領域４との間の距離を狭く設定し、それにともない、パッド下ベース領域５と主ベース領域４とに挟まれる周辺ベース領域２１の幅を狭く設定しても良い。それにより、半導体基板１の面積に対する電流の密度が高められる。また、半導体装置１０８では、導電層１０が、ドレイン層３の露出面のうち、パッド下ベース領域５と周辺ベース領域２１とに挟まれた部分をも覆うので、導電層１０によるフィールドプレートの効果が、ドレイン層３の露出面のうち、パッド下ベース領域５と周辺ベース領域２１に挟まれた部分にも及ぶ。
【００６３】
実施の形態４．
図１２は、本発明の実施の形態４による半導体装置の断面図である。この半導体装置１１０のゲートパッド１２の付近の平面図は、図７と同等に描かれる。図１２は、図７のＢ−Ｂ切断線に沿った半導体装置１１０の断面図に相当する。半導体装置１１０は、パッド下ベース領域５が設けられない点において、半導体装置１０７とは特徴的に異なっている。すなわち、ゲートパッド１２は、半導体基板１の上主面のうち、ドレイン層３が露出する領域に対向している。半導体装置１１０においても、図９および図１０が示したように、周辺ベース領域２１は、ゲートパッド１２の直下に相当する領域の外周に沿って連続するように形成された環状部分を有している。
【００６４】
半導体装置１１０では、ゲートパッド１２がドレイン層３に対向するので、ドレイン−ソース間の容量ＣDSの大きさが、半導体装置１０７とは異なる。そのため、ドレイン電極１４とソース電極１１の間に高いｄＶ／ｄｔが印加された場合に過渡的に流れる電流（例えば、変位電流あるいはホール電流）の大きさに、半導体装置１０７と１１０との間で差異が現れる。この差異に由来して、半導体基板１１０では、半導体装置１０７に比べても、さらに高いｄＶ／ｄｔ耐量が得られる。
【００６５】
また、ゲートパッド１２の下層の絶縁層７の中に、半導体基板１の上主面に対向するように導電層１０が埋設されている。このため、図１３が示すように、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層３の内部へ拡がる空乏層は、ゲートパッド１２の直下の領域において、上主面に平行に近い形態を保ちつつ拡がる。すなわち、ドレイン層３の内部への空乏層の広がりは、ゲートパッド１２の直下の領域では、均一に近くなる。したがって、臨界電界強度に到達する部位が発生し難いので、耐圧がさらに向上する。
【００６６】
さらに、導電層１０がゲートパッド１２に接続されているので、ゲートパッド１２および導電層１０によるフィールドプレートの機能が一層強められる。それにより、ドレイン層３の内部への空乏層の広がりは、ゲートパッド１２の直下の領域では、より一層均一に近くなる。その結果、半導体装置の耐圧がさらに向上する。
【００６７】
さらに、図１２に示すように、導電層１０が周辺ベース領域２１の上方に達するように延在しているので、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層３の内部へ拡がる空乏層が周辺ベース領域２１の一端部に達したときには、その他端部へも速やかに到達する。すなわち、周辺ベース領域の周囲２１をも含めて、空乏層は上主面に平行に近い形態を保ちつつ拡がる。したがって、空乏層の広がりが、より効果的に均一に近くなるので、臨界電界強度に到達する部位の発生がさらに効果的に抑えられる。その結果、半導体装置の耐圧が一層効果的に高められる。
【００６８】
図１４が示す半導体装置１１１のように、導電層１０を、より広く形成しても良い。それにより、フィールドプレートとしての導電層１０の機能が、さらに強められるので、耐圧がさらに向上する。また、図１５に示す半導体装置１１２、あるいは図１６に示す半導体装置１１３のように、周辺ベース領域２１の幅を広く確保することも可能である。図１５の半導体装置１１２では、ドレイン層３の露出面のうち、パッド下ベース領域５に覆われた部分は、導電層１０には覆われないものの、パッド下ベース領域５によるフィールドプレートの効果が及ぶ。
【００６９】
実施の形態５．
以上に説明した半導体装置１０１〜１１３において、図１７の抵抗率プロファイルが示すように、ドレイン層３の抵抗率は、半導体基板１の上主面から遠いほど低くなるように勾配を有するのが望ましい。それにより、内蔵ダイオードが逆回復動作を行うときに、空乏層が拡がるのにしたがって、空乏層が拡がる速度が遅くなる。このため、図１８の波形図が示すように、内蔵ダイオードが逆回復動作を行うときの電圧変化率ｄＶ／ｄｔが低くなる。すなわち、ドレイン電極１４とソース電極１１との間に印加されるドレイン電圧の変化が緩やかになる。図１８において、実線はドレイン層３の抵抗率に勾配がない場合の波形を表し、点線は勾配がある場合の波形を表している。
【００７０】
したがって、ゲートパッド１２の直下の領域にホールが仮に残留した場合でも、それらの残留ホールが、主ベース領域４のうちのゲートパッド１２の直下の領域に近い特定部分へ集中的に流れる流れ込む現象が抑制される。その結果、残留ホールが時間をかけて主ベース領域の全体へ比較的均一に流れる。それにより、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作をさせても、寄生バイポーラトランジスタが導通し難くなるので、半導体装置のｄｉ／ｄｔ耐量が向上する。
【００７１】
さらに、内蔵ダイオードを高いｄｉ／ｄｔで逆回復動作させるときに、空乏層が拡がる速度が遅くなるので、電圧変化率ｄＶ／ｄｔも低くなる。したがって、ドレイン電圧の変化が緩やかになるので、逆回復動作がソフトリカバリーに近くなり（図１８に点線で示す電流Ｉの波形図）、主電極間にサージ電圧が発生する現象が緩和ないし抑制される。
【００７２】
さらに加えて、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるので、ドレイン層のバルク抵抗が低くなる。したがって、半導体装置のオン抵抗が低減されるという効果も得られる。
【００７３】
図１７の抵抗率プロファイルは、図１９〜図２１が示す工程図に沿って、半導体基板１が形成されることにより、容易に得ることができる。すなわち、半導体基板１の形成工程では、Ｎ-型の半導体基板６０が準備され（図１９）、その後、半導体基板６０の両主面に高濃度のＮ型不純物をデポジションさせ、さらに拡散させることにより、一組のＮ+型の高濃度ドレイン層２とそれらに挟まれたＮ-型の半導体層６１とが形成される（図２０）。つぎに、図２１に示すように、半導体層６１を破線部で切断加工することにより、高濃度ドレイン層２とドレイン層３とを有する半導体基板１が得られる。
【００７４】
変形例．
(1) 以上に述べた半導体装置１０１〜１１３において、半導体基板１にコレクタ層を付加することによって、ＩＧＢＴを構成することも可能である。図２２が示す半導体装置１１４は、半導体装置１０８に、Ｐ+型のコレクタ層３０を付加することによりＩＧＢＴを構成した例に相当する。コレクタ層３０は、半導体基板１の下主面に露出して、コレクタ電極１４（ＭＯＳＦＥＴのソース電極およびドレイン電極は、ＩＧＢＴでは、それぞれエミッタ電極およびコレクタ電極に対応する）に接続される。図２３に示す半導体装置１１５のように、高濃度ドレイン層２を除去したＩＧＢＴを構成することも可能である。このように構成されるＩＧＢＴにおいても、半導体基板１の上主面側には、半導体装置１０１〜１１３と同様の特徴を有するＭＯＳＦＥＴが含まれているので、ｄＶ／ｄｔ耐量および耐圧に関して、半導体装置１０１〜１１３と同様の効果が得られる。また、ＩＧＢＴでは、伝導度変調効果により、オン抵抗が効果的に低減されるという利点がさらに得られる。
【００７５】
(2) 図２４に示すように、本発明は、平面型だけでなくトレンチ型の半導体装置にも適用可能である。図２４は、トレンチ型のＭＯＳＦＥＴを例示している。半導体装置１０１〜１１５のうち、主ベース領域４が存在する領域を図２４の構造に置き換えることが可能である。図２４の例では、半導体基板１の上主面に開口するトレンチ４０が、ドレイン層３に達するように形成されている。トレンチ４０の内壁はゲート絶縁膜８で覆われ、ゲート絶縁膜８の内側にゲート電極９が埋設されている。ゲート電極９の上面は絶縁層７で覆われ、その上をソース電極１１が覆っている。
【００７６】
(3) 以上の説明では、Ｎチャネル型の半導体装置を取り上げたが、本発明はＰチャネル型の半導体装置にも適用可能である。以上に述べた各半導体装置において、各半導体層または各半導体領域の導電型を反転させることにより、Ｐチャネル型の半導体装置を構成することが可能である。
【００７７】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【００７８】
【発明の効果】
本発明のうち第１の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、半導体装置に内蔵されるダイオード（内蔵ダイオードと称される）は、主ベース領域とドレイン層との間のＰＮ接合のみとなる。この内蔵ダイオードに順電圧が印加されたとき、すなわち内蔵ダイオードが導通するとき、ドレイン層には主ベース領域からキャリアが注入されるが、フローティングの状態にあるパッド下ベース領域からはキャリアは注入されない。このため、内蔵ダイオードが逆回復動作を行うとき、すなわち内蔵ダイオードに逆電圧（すなわち逆バイアス）が印加されたときに、主ベース領域のうち、パッド下ベース領域に近い特定部分へ、残留するキャリアが集中的に流れ込む現象が抑制される。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、ソース領域、主ベース領域、およびドレイン層によって形成される寄生バイポーラトランジスタが導通し難いので、半導体装置のｄｉ／ｄｔ耐量が向上する。
【００７９】
パッド下ベース領域がフローティング状態となっているので、内蔵ダイオードに逆バイアスが印加されたときに、空乏層は第１主電極に接続された主ベース領域からドレイン層の内部へと拡がってゆく。拡大する空乏層がパッド下ベース領域へ到達した後に、はじめてパッド下ベース領域からもドレイン層の内部へ向かって空乏層が拡がってゆく。逆バイアスがある程度以上に高くないと、主ベース領域からパッド下ベース領域にわたって空乏層がつながらない。したがって、空乏層が拡がる速度も比較的遅くなる。
【００８０】
高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、パッド下ベース領域とドレイン層との間のＰＮ接合の付近では、空乏層の拡がる速度が遅くなるので、ドレイン層に残留するキャリアは、主ベース領域のうち、パッド下ベース領域に近い特定部分へ集中的に流れ込むことがなく、比較的緩やかに主ベース領域の全体へ均一に流れ込む。したがって、寄生バイポーラトランジスタの導通が抑制されるので、半導体装置のｄｉ／ｄｔ耐量がさらに向上する。
【００８１】
さらに、内蔵ダイオードを構成する主ベース領域とドレイン層との間のＰＮ接合に高いｄＶ／ｄｔ（電圧の時間変化率）が印加された場合、例えば、ゲート電極と第１主電極とを短絡した状態で、第２主電極と第１主電極との間に約１ｋＶ／μｓ以上の高いｄＶ／ｄｔが印加された場合に、主ベース領域とドレイン層との間のＰＮ接合では、空乏層が瞬時に広がり、ＰＮ接合の面積と空乏層が広がる速度とに依存してキャリアが発生する。これに対して、パッド下ベース領域とドレイン層との間のＰＮ接合では、パッド下ベース領域がフローティング状態にあるため、空乏層の広がる速度が遅くなるので、発生するキャリアも比較的少ない。その結果、キャリアの発生に起因する電流が、主ベース領域のうち、パッド下ベース領域に近い特定部分へ集中的に流れ込むという現象が抑制される。それにより、ソース領域と主ベース領域とドレイン層とで構成される寄生バイポーラトランジスタが、導通し難くなるので、半導体装置のｄＶ／ｄｔ耐量が向上する。あるいは、キャリアの発生に起因する電流が、パッド下ベース領域の近傍に位置するゲート絶縁膜を通じてゲート電極へ集中的に流れ込むという現象が抑制されるので、パッド下ベース領域の近傍のゲート絶縁膜が電流による影響を受けにくくなり、半導体装置のｄＶ／ｄｔ耐量が向上する。
【００８２】
第２および第１主電極の間に印加される電圧（すなわち主電極間電圧）は、主ベース領域のチャネル領域に反転層が形成されないとき、すなわち半導体装置がオフ状態であるときには、主ベース領域とドレイン層との間のＰＮ接合からドレイン層へと拡がる上記の空乏層によって保持される。保持される電圧の最大値が、半導体装置の耐圧を規定する。第１の態様にかかる半導体装置では、主ベース領域がパッド下ベース領域よりも浅く形成されているので、主ベース領域とドレイン層との間のＰＮ接合からドレイン層の内部へ向かって空乏層が拡がる実効距離が長くなる。このため、半導体装置の耐圧が向上する。
【００８３】
本発明のうち第２の態様にかかる半導体装置では、主ベース領域の不純物濃度がパッド下ベース領域の不純物濃度よりも低いので、半導体装置がオフ状態にあるときに、主電極間電圧を保持する空乏層は、主ベース領域の内部へも拡がり易くなる。その結果、空乏層における電界強度が緩和され、特に主ベース領域の湾曲部における電界強度が緩和されるので、耐圧が向上する。
【００８４】
本発明のうち第３の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、第１の態様にかかる半導体装置と同様に、高いｄｉ／ｄｔ耐量および高いｄＶ／ｄｔ耐量が実現する。誘導負荷が接続された半導体装置がターンオフすると、主電極間電圧にサージ電圧が現れる。このサージ電圧が耐圧を超えると、半導体基板にアバランシェ電流が流れる。アバランシェ電流は、ソース領域、主ベース領域、およびドレイン層によって形成される寄生バイポーラトランジスタのベース電流として寄与する。このため、従来の半導体装置では、アバランシェ電流が原因となって寄生バイポーラトランジスタが導通する場合があった。しかしながら、第３の態様にかかる半導体装置では、主ベース領域に突起部が設けられるので、空乏層に発生する電界は突起部において選択的に高くなる。このため、アバランシェ電流は主ベース領域の底部に設けられた突起部に集中することとなり、寄生バイポーラトランジスタのベース電流として寄与する成分が低減される。その結果、寄生バイポーラトランジスタの導通が抑制される。
【００８５】
本発明のうち第４の態様にかかる半導体装置では、主ベース領域とパッド下ベース領域との間に周辺ベース領域が設けられている。周辺ベース領域は、パッド下ベース領域には連結されず、第１主電極に接続される点では、主ベース領域と同様である。したがって、内蔵ダイオードは、主ベース領域とドレイン層との間のＰＮ接合と、周辺ベース領域とドレイン層との間のＰＮ接合とによって、構成される。
【００８６】
内蔵ダイオードが導通するときに、仮にパッド下ベース領域からドレイン層へキャリアが注入されることがあっても、内蔵ダイオードが逆回復動作を行うときには、それらの残留キャリアは、主要には主ベース領域よりも周辺ベース領域を通じて第１主電極へ流れる。さらに、主ベース領域のうち、周辺ベース領域に近い部位から発生した残留キャリアは、主ベース領域だけでなく、周辺ベース領域をも通じて第１主電極へ流れる。このように、内蔵ダイオードが逆回復動作を行うときに、主ベース領域のうちのパッド下ベース領域に近い特定部分へ、残留キャリアが集中的に流れ込む現象が抑制され、残留キャリアが効率よく消滅する。
【００８７】
周辺ベース領域は、主ベース領域とは異なり、その内部に第１導電型の半導体領域が形成されないので、寄生バイポーラトランジスタを構成しない。したがって、周辺ベース領域を通じて流れる残留キャリアは、寄生バイポーラトランジスタのベース電流として寄与しない。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、寄生バイポーラトランジスタの導通が抑制されるので、半導体装置のｄｉ／ｄｔ耐量がさらに向上する。
【００８８】
また、内蔵ダイオードを構成する主ベース領域とドレイン層との間のＰＮ接合に高いｄＶ／ｄｔが印加された場合、例えば、ゲート電極と第１主電極とを短絡した状態で、第２主電極と第１主電極との間に約１ｋＶ／μｓ以上の高いｄＶ／ｄｔが印加された場合に、パッド下ベース領域がフローティングであるために、発生するキャリアが少ないだけでなく、発生したキャリアによる電流は、パッド下ベース領域の近傍に位置する周辺ベース領域を通じて第１主電極へ流れる。
【００８９】
その結果、主ベース領域のうち、パッド下ベース領域に近い特定部分へ、電流が集中的に流れ込むという現象が、さらに抑制される。それにより、ソース領域と主ベース領域とドレイン層とで構成される寄生バイポーラトランジスタが、導通し難くなるので、半導体装置のｄＶ／ｄｔ耐量がさらに向上する。あるいは、キャリアの発生に起因する電流が、パッド下ベース領域の近傍に位置するゲート絶縁膜を通じてゲート電極へ集中的に流れ込むという現象が抑制されので、パッド下ベース領域の近傍のゲート絶縁膜が電流による影響を受けにくくなり、半導体装置のｄＶ／ｄｔ耐量が、さらに向上する。
【００９０】
本発明のうち第５の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、第１の態様にかかる半導体装置と同様に、高いｄｉ／ｄｔ耐量および高いｄＶ／ｄｔ耐量が実現する。また、主ベース領域とパッド下ベース領域との間に周辺ベース領域が設けられているので、第４の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量およびｄＶ／ｄｔ耐量がさらに高められる。
【００９１】
主ベース領域とドレイン層との間のＰＮ接合と、周辺ベース領域とドレイン層との間のＰＮ接合とによって構成される内蔵ダイオードが導通するときには、主ベース領域および周辺ベース領域からドレイン層へキャリアが注入される。周辺ベース領域が主ベース領域の複数領域の各々の一端に連結しているので、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させたときにも、残留キャリアが主ベース領域の特定部分へ集中的に流れる現象が効果的に緩和され、残留キャリアは主ベース領域と周辺ベース領域との全体にわたって比較的均一に流れる。その結果、ｄｉ／ｄｔ耐量がさらに高められる。
【００９２】
本発明のうち第６の態様にかかる半導体装置では、主ベース領域がパッド下ベース領域よりも浅く形成されているので、第１の態様にかかる半導体装置と同様に、半導体装置の耐圧が高められる。
【００９３】
本発明のうち第７の態様にかかる半導体装置では、主ベース領域の不純物濃度がパッド下ベース領域の不純物濃度よりも低いので、第２の態様にかかる半導体装置と同様に、半導体装置の耐圧が高められる。
【００９４】
本発明のうち第８の態様にかかる半導体装置では、主ベース領域とパッド下ドレイン領域との間に周辺ベース領域が設けられている。周辺ベース領域は、第１主電極に接続される点では、主ベース領域と同様である。したがって、内蔵ダイオードは、主ベース領域とドレイン層との間のＰＮ接合と、周辺ベース領域とドレイン層との間のＰＮ接合と、によって構成される。内蔵ダイオードが導通するときに、主ベース領域のうちの周辺ベース領域に近い部位で発生したキャリアは、内蔵ダイオードが逆回復動作を行うときに、主ベース領域だけでなく、周辺ベース領域をも通じて第１主電極へ流れる。
【００９５】
このように、内蔵ダイオードが逆回復動作を行うときに、主ベース領域のうちの周辺ベース領域に近い特定部分へ、残留キャリアが集中的に流れ込む現象が抑制される。周辺ベース領域は、主ベース領域とは異なり、その内部に第１導電型の半導体領域が形成されないので、寄生バイポーラトランジスタを構成しない。したがって、周辺ベース領域を通じて流れる残留キャリアは、寄生バイポーラトランジスタのベース電流として寄与しない。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作をさせても、寄生バイポーラトランジスタの導通が抑制されるので、半導体装置のｄｉ／ｄｔ耐量がさらに向上する。また、ゲートパッドがドレイン層に対向しており、このことはｄＶ／ｄｔ耐量の向上に寄与する。
【００９６】
さらに、本発明のうち第８の態様にかかる半導体装置では、周辺ベース領域が主ベース領域の複数領域の各々の一端に連結しているので、第５の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量がさらに高められる。
【００９７】
本発明のうち第９の態様にかかる半導体装置では、周辺ベース領域が、ゲートパッドの直下に相当する領域の外周に沿った環状部分を含んでいるので、内蔵ダイオードが導通するときに主ベース領域から発生したキャリアは、内蔵ダイオードが逆回復動作を行うときには、周辺ベース領域へ効率よく流れる。したがって、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させたときに、主ベース領域のうちのゲートパッドの直下に相当する領域に近い特定部分へ、残留するキャリアが集中的に流れ込む現象が抑制されるので、ｄｉ／ｄｔ耐量がさらに向上する。
【００９８】
本発明のうち第１０の態様にかかる半導体装置では、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるように、勾配を有しているので、内蔵ダイオードが逆回復動作を行うときに、空乏層が拡がるのにしたがって、空乏層が拡がる速度が遅くなる。このため、内蔵ダイオードが逆回復動作を行うときの電圧変化率ｄＶ／ｄｔが低くなる。すなわち、主電極間に印加される電圧の変化が緩やかになる。したがって、ゲートパッドの直下の領域にキャリアが仮に残留した場合でも、それらの残留キャリアが、主ベース領域のうちのゲートパッドの直下の領域に近い特定部分へ集中的に流れる流れ込む現象が抑制される。その結果、残留キャリアが時間をかけて主ベース領域の全体へ比較的均一に流れる。それにより、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作をさせても、寄生バイポーラトランジスタが導通し難くなるので、半導体装置のｄｉ／ｄｔ耐量が向上する。それに加えて、ドレイン層の内部へ向かって拡がる空乏層の速度が遅くなるので、半導体装置のｄＶ／ｄｔ耐量も向上する。
【００９９】
さらに、内蔵ダイオードを高いｄｉ／ｄｔで逆回復動作させるときに、空乏層が拡がる速度が遅くなるので、電圧変化率ｄＶ／ｄｔも低くなる。したがって、主電極間電圧の変化が緩やかになるので、逆回復動作がソフトリカバリーに近くなり、主電極間にサージ電圧が発生する現象が緩和ないし抑制される。
【０１００】
さらに加えて、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるので、ドレイン層のバルク抵抗が低くなる。したがって、半導体装置のオン抵抗が低減されるという効果も得られる。
【０１０１】
本発明のうち第１１の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、第１の態様にかかる半導体装置と同様に、高いｄｉ／ｄｔ耐量および高いｄＶ／ｄｔ耐量が実現する。また、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるように、勾配を有しているので、第１０の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量のさらなる向上、サージ電圧の発生の緩和、および、オン抵抗の低減が達成される。
【０１０２】
本発明のうち第１２の態様にかかる半導体装置では、パッド下ベース領域は第１主電極に接続されず、第１主電極に接続される主ベース領域にも連結されない。すなわち、パッド下ベース領域はフローティング状態となっている。したがって、第１の態様にかかる半導体装置と同様に、高いｄｉ／ｄｔ耐量および高いｄＶ／ｄｔ耐量が実現する。また、主ベース領域とパッド下ベース領域との間に周辺ベース領域が設けられているので、第４の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量およびｄＶ／ｄｔ耐量が、さらに高められる。さらに、ドレイン層の抵抗率が、半導体基板の上主面から遠いほど低くなるように、勾配を有しているので、第１０の態様にかかる半導体装置と同様に、ｄｉ／ｄｔ耐量のさらなる向上、サージ電圧の発生の緩和、および、オン抵抗の低減が達成される。
【０１０３】
本発明のうち第１３の態様にかかる半導体装置では、ゲートパッドの下層の絶縁層の中に、半導体基板の上主面に対向するように導電層が埋設されている。このため、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層の内部へ拡がる空乏層は、ゲートパッドの直下の領域において、上主面に平行に近い形態を保ちつつ拡がる。すなわち、ドレイン層の内部への空乏層の広がりは、ゲートパッドの直下の領域では、均一に近くなる。したがって、臨界電界強度に到達する部位が発生し難いので、半導体装置の耐圧が向上する。
【０１０４】
本発明のうち第１４の態様にかかる半導体装置では、ゲートパッドの下層の絶縁層の中に、半導体基板の上主面に対向するように導電層が埋設されており、しかも、導電層は周辺ベース領域の上方に達するように延在している。このため、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層の内部へ拡がる空乏層が周辺ベース領域の一端部に達したときには、その他端部へも速やかに到達する。すなわち、周辺ベース領域の周囲をも含めて、空乏層は上主面に平行に近い形態を保ちつつ拡がる。したがって、空乏層の広がりが効果的に均一に近くなるので、臨界電界強度に到達する部位の発生が効果的に抑えられる。その結果、半導体装置の耐圧が効果的に高められる。
【０１０５】
本発明のうち第１５の態様にかかる半導体装置では、導電層がゲートパッドに接続されているので、内蔵ダイオードに逆バイアスが印加されたときに、ドレイン層の内部へ拡がる空乏層が、ゲートパッドの直下の領域において上主面に平行な形態を保ちつつ拡がる効果が、さらに高められる。その結果、半導体装置の耐圧がさらに向上する。
【０１０６】
本発明のうち第１６の態様にかかる半導体装置では、第１主電極に接続され、かつ半導体基板の上主面に露出する第２導電型の半導体領域は、ゲートパッドの直下から外れた領域にのみ形成されている。このため、ゲートパッドの直下の領域にキャリアが仮に残留した場合でも、それらの残留キャリアが、主ベース領域のうちのゲートパッドの直下の領域に近い特定部分へ集中的に流れる流れ込む現象が効果的に抑制される。その結果、高いｄｉ／ｄｔをもって内蔵ダイオードを逆回復動作させても、寄生バイポーラトランジスタが導通し難くなるので、半導体装置のｄｉ／ｄｔ耐量がより効果的に高められる。
【０１０７】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【図１】 実施の形態１による半導体装置の部分平面図である。
【図２】 実施の形態１による半導体装置の縦断面図である。
【図３】 実施の形態１による半導体装置の動作説明図である。
【図４】 実施の形態１の別の例による半導体装置の縦断面図である。
【図５】 実施の形態２による半導体装置の縦断面図である。
【図６】 実施の形態２の別の例による半導体装置の縦断面図である。
【図７】 実施の形態３による半導体装置の部分平面図である。
【図８】 実施の形態３による半導体装置の縦断面図である。
【図９】 実施の形態３による半導体装置の部分拡大平面図である。
【図１０】 実施の形態３による半導体装置の部分拡大平面図である。
【図１１】 実施の形態３の別の例による半導体装置の縦断面図である。
【図１２】 実施の形態４による半導体装置の縦断面図である。
【図１３】 実施の形態４による半導体装置の動作説明図である。
【図１４】 実施の形態４の別の例による半導体装置の縦断面図である。
【図１５】 実施の形態４のさらに別の例による半導体装置の縦断面図である。
【図１６】 実施の形態４のさらに別の例による半導体装置の縦断面図である。
【図１７】 実施の形態５による半導体装置の特徴を示すグラフである。
【図１８】 実施の形態５による半導体装置の動作を示す波形図である。
【図１９】 実施の形態５による半導体装置の製造工程図である。
【図２０】 実施の形態５による半導体装置の製造工程図である。
【図２１】 実施の形態５による半導体装置の製造工程図である。
【図２２】 変形例による半導体装置の縦断面図である。
【図２３】 別の変形例による半導体装置の縦断面図である。
【図２４】 さらに別の変形例による半導体装置の縦断面図である。
【図２５】 従来技術による半導体装置の平面図である。
【図２６】 従来技術による半導体装置の部分平面図である。
【図２７】 従来技術による半導体装置の縦断面図である。
【図２８】 従来技術による半導体装置の特徴を示すグラフである。
【図２９】 従来技術による半導体装置の製造工程図である。
【図３０】 従来技術による半導体装置の製造工程図である。
Claims (17)
- 上主面および下主面を有する半導体基板（１）を備える半導体装置であって、
前記半導体基板（１）が、
前記上主面に形成された第１導電型のドレイン層（３）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域（４）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）に連結せず、前記主ベース領域（４）の最深部よりも深い第２導電型のパッド下ベース領域（５）と、
前記主ベース領域（４）よりも浅くなるように前記主ベース領域（４）の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域（６）と、を備え、
前記半導体装置が、
前記主ベース領域（４）と前記ソース領域（６）とに接続され、前記パッド下ベース領域（５）には接続されない第１主電極（１１）と、
前記主ベース領域（４）のうち、前記ドレイン層（３）と前記ソース領域（６）とに挟まれた領域であるチャネル領域に、ゲート絶縁膜（８）を挟んで対向するゲート電極（９）と、
前記上主面のうち、前記パッド下ベース領域（５）の露出面に、絶縁層（７）を挟んで対向し、前記ゲート電極（９）に接続された導電性のゲートパッド（１２）と、
前記下主面に接続された第２主電極（１４）と、をさらに備え、
前記ドレイン層（３）が前記主ベース領域（４）と前記パッド下ベース領域（５）との間に設けられる半導体装置。 - 前記主ベース領域（４）は、不純物濃度に関して、前記パッド下ベース領域（５）より低い、請求項１に記載の半導体装置。
- 上主面および下主面を有する半導体基板（１）を備える半導体装置であって、
前記半導体基板（１）が、
前記上主面に形成された第１導電型のドレイン層（３）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記下主面に向かって選択的に突出した突起部（２０）を底面に有する第２導電型の主ベース領域（４）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）に連結しない第２導電型のパッド下ベース領域（５）と、
前記主ベース領域（４）よりも浅くなるように前記主ベース領域（４）の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域（６）と、を備え、
前記半導体装置が、
前記主ベース領域（４）と前記ソース領域（６）とに接続され、前記パッド下ベース領域（５）には接続されない第１主電極（１１）と、
前記主ベース領域（４）のうち、前記ドレイン層（３）と前記ソース領域（６）とに挟まれた領域であるチャネル領域に、ゲート絶縁膜（８）を挟んで対向するゲート電極（９）と、
前記上主面のうち、前記パッド下ベース領域（５）の露出面に、絶縁層（７）を挟んで対向し、前記ゲート電極（９）に接続された導電性のゲートパッド（１２）と、
前記下主面に接続された第２主電極（１４）と、をさらに備え、
前記ドレイン層（４）に沿った前記主ベース領域（２）と前記パッド下ベース領域（５）との距離は前記主ベース領域（４）の形成幅より長い、半導体装置。 - 前記半導体基板（１）が、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）と前記パッド下ベース領域（５）との間に位置し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域（５）に連結しない第２導電型の周辺ベース領域（２１）を、さらに備え、
前記第１主電極（１１）が、前記周辺ベース領域（２１）にも接続されている、請求項１に記載の半導体装置。 - 上主面および下主面を有する半導体基板（１）を備える半導体装置であって、
前記半導体基板（１）が、
前記上主面に形成された第１導電型のドレイン層（３）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、複数領域に分割された第２導電型の主ベース領域（４）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）に連結しない第２導電型のパッド下ベース領域（５）と、
前記主ベース領域（４）よりも浅くなるように前記主ベース領域（４）の中に選択的に形成され、前記上主面に露出し、かつ前記主ベース領域（４）の前記複数領域に対応して分割して配置された第１導電型のソース領域（６）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）と前記パッド下ベース領域（５）との間に位置する部分と前記主ベース領域（４）の前記複数領域の各々の一端に連結する部分とを有し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域（５）に連結しない第２導電型の周辺ベース領域（２１）と、を備え、
前記半導体装置が、
前記主ベース領域（４）と前記ソース領域（６）と前記周辺ベース領域（２１）とに接続され、前記パッド下ベース領域（５）には接続されない第１主電極（１１）と、
前記主ベース領域（４）のうち、前記ドレイン層（３）と前記ソース領域（６）とに挟まれた領域であるチャネル領域に、ゲート絶縁膜（８）を挟んで対向するゲート電極（９）と、
前記上主面のうち、前記パッド下ベース領域（５）の露出面に、絶縁層（７）を挟んで対向し、前記ゲート電極（９）に接続された導電性のゲートパッド（１２）と、
前記下主面に接続された第２主電極（１４）と、をさらに備える半導体装置。 - 前記周辺ベース領域（２１）は、前記主ベース領域（４）よりも深い、請求項５に記載の半導体装置。
- 前記主ベース領域（４）は、不純物濃度に関して、前記周辺ベース領域（２１）より低い、請求項６に記載の半導体装置。
- 上主面および下主面を有する半導体基板（１）を備える半導体装置であって、
前記半導体基板（１）が、
前記上主面に形成された第１導電型のドレイン層（３）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域（４）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、内部に第１導電型の半導体領域が設けられず、前記上主面に露出する第２導電型の周辺ベース領域（２１）と、
前記主ベース領域（４）よりも浅くなるように前記主ベース領域（４）の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域（６）と、を備え、
前記半導体装置が、
前記主ベース領域（４）と前記ソース領域（６）と前記周辺ベース領域（２１）とに接続された第１主電極（１１）と、
前記主ベース領域（４）のうち、前記ドレイン層（３）と前記ソース領域（６）とに挟まれた領域であるチャネル領域に、ゲート絶縁膜（８）を挟んで対向するゲート電極（９）と、
前記上主面のうち前記ドレイン層（３）が露出する領域であって、前記主ベース領域（４）と共同して前記周辺ベース領域（２１）を挟む領域であるパッド下ドレイン領域に、絶縁層（７）を挟んで対向し、前記ゲート電極（９）に接続された導電性のゲートパッド（１２）と、
前記下主面に接続された第２主電極（１４）と、をさらに備え、
前記主ベース領域（４）は、複数領域に分割されており、
前記ソース領域（６）は、前記主ベース領域（４）の前記複数領域に対応して分割して配置されており、
前記周辺ベース領域（２１）は、前記主ベース領域（４）と前記パッド下ドレイン領域との間に位置する部分と、前記主ベース領域（４）の前記複数領域の各々の一端に連結する部分と、を有する、半導体装置。 - 前記周辺ベース領域（２１）は、前記上主面のうち前記ゲートパッドの直下に相当する領域の外周に沿って連続するように形成された環状部分を含んでいる、請求項５に記載の半導体装置。
- 前記ドレイン層（３）の抵抗率が、前記上主面から遠いほど低くなるように勾配を有している、請求項１に記載の半導体装置。
- 上主面および下主面を有する半導体基板（１）を備える半導体装置であって、
前記半導体基板（１）が、
前記上主面に形成され、抵抗率が前記上主面から遠いほど低くなるように勾配を有している第１導電型のドレイン層（３）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域（４）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）に連結しない第２導電型のパッド下ベース領域（５）と、
前記主ベース領域（４）よりも浅くなるように前記主ベース領域（４）の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域（６）と、を備え、
前記半導体装置が、
前記主ベース領域（４）と前記ソース領域（６）とに接続され、前記パッド下ベース領域（５）には接続されない第１主電極（１１）と、
前記主ベース領域（４）のうち、前記ドレイン層（３）と前記ソース領域（６）とに挟まれた領域であるチャネル領域に、ゲート絶縁膜（８）を挟んで対向するゲート電極（９）と、
前記上主面のうち、前記パッド下ベース領域（５）の露出面に、絶縁層（７）を挟んで対向し、前記ゲート電極（９）に接続された導電性のゲートパッド（１２）と、
前記下主面に接続された第２主電極（１４）と、をさらに備える半導体装置。 - 上主面および下主面を有する半導体基板（１）を備える半導体装置であって、
前記半導体基板（１）が、
前記上主面に形成され、抵抗率が前記上主面から遠いほど低くなるように勾配を有している第１導電型のドレイン層（３）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出する第２導電型の主ベース領域（４）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）に連結しない第２導電型のパッド下ベース領域（５）と、
前記主ベース領域（４）よりも浅くなるように前記主ベース領域（４）の中に選択的に形成され、前記上主面に露出する第１導電型のソース領域（６）と、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）と前記パッド下ベース領域（５）との間に位置し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域（５）に連結しない第２導電型の周辺ベース領域（２１）と、を備え、
前記半導体装置が、
前記主ベース領域（４）と前記ソース領域（６）と前記周辺ベース領域（２１）とに接続され、前記パッド下ベース領域（５）には接続されない第１主電極（１１）と、
前記主ベース領域（４）のうち、前記ドレイン層（３）と前記ソース領域（６）とに挟まれた領域であるチャネル領域に、ゲート絶縁膜（８）を挟んで対向するゲート電極（９）と、
前記上主面のうち、前記パッド下ベース領域（５）の露出面に、絶縁層（７）を挟んで対向し、前記ゲート電極（９）に接続された導電性のゲートパッド（１２）と、
前記下主面に接続された第２主電極（１４）と、をさらに備える半導体装置。 - 前記ゲートパッド（１２）よりも前記上主面に近い位置において前記上主面に対向するように前記絶縁層（７）に埋設された導電層（１０）を、さらに備える、請求項１に記載の半導体装置。
- 前記ゲートパッド（１２）よりも前記上主面に近い位置において前記上主面に対向するように前記絶縁層（７）に埋設された導電層（１０）を、さらに備え、
前記導電層（１０）は、前記周辺ベース領域（２１）の上方に達するように延在している、請求項５に記載の半導体装置。 - 前記導電層（１０）が、前記ゲートパッド（１２）に接続されている、請求項１３に記載の半導体装置。
- 前記主ベース領域（４）は、前記ゲートパッド（１２）の直下から外れた領域にのみ形成されている、請求項１に記載の半導体装置。
- 前記半導体基板（１）が、
前記ドレイン層（３）よりも浅くなるように前記ドレイン層（３）の中に選択的に形成され、前記上主面に露出し、前記主ベース領域（４）と前記パッド下ベース領域（５）との間に位置し、内部に第１導電型の半導体領域が設けられず、前記パッド下ベース領域（５）に連結しない第２導電型の周辺ベース領域（２１）を、さらに備え、
前記第１主電極（１１）が、前記周辺ベース領域（２１）にも接続されている、請求項３に記載の半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2001/002933 WO2002082553A1 (fr) | 2001-04-04 | 2001-04-04 | Dispositif semi-conducteur |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011029419A Division JP6067957B2 (ja) | 2011-02-15 | 2011-02-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002082553A1 JPWO2002082553A1 (ja) | 2004-07-29 |
| JP4837236B2 true JP4837236B2 (ja) | 2011-12-14 |
Family
ID=11737226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002565148A Expired - Lifetime JP4837236B2 (ja) | 2001-04-04 | 2001-04-04 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7180106B2 (ja) |
| EP (6) | EP2383790B1 (ja) |
| JP (1) | JP4837236B2 (ja) |
| CN (3) | CN1265465C (ja) |
| TW (1) | TWI236134B (ja) |
| WO (1) | WO2002082553A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4865166B2 (ja) * | 2001-08-30 | 2012-02-01 | 新電元工業株式会社 | トランジスタの製造方法、ダイオードの製造方法 |
| US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
| US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| JP2011238771A (ja) * | 2010-05-11 | 2011-11-24 | Hitachi Ltd | 半導体装置 |
| JP5631752B2 (ja) * | 2011-01-12 | 2014-11-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| JP5793995B2 (ja) * | 2011-06-28 | 2015-10-14 | トヨタ自動車株式会社 | リードフレーム、及び、パワーモジュール |
| JP6271155B2 (ja) | 2013-05-21 | 2018-01-31 | 株式会社東芝 | 半導体装置 |
| JP2014112739A (ja) * | 2014-03-19 | 2014-06-19 | Toshiba Corp | 半導体装置 |
| CN104022146A (zh) * | 2014-06-06 | 2014-09-03 | 西南交通大学 | 一种半导体功率器件的终端结构 |
| WO2016039069A1 (ja) * | 2014-09-11 | 2016-03-17 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP6498363B2 (ja) * | 2017-02-24 | 2019-04-10 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| WO2018155566A1 (ja) * | 2017-02-24 | 2018-08-30 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| US10601413B2 (en) * | 2017-09-08 | 2020-03-24 | Cree, Inc. | Power switching devices with DV/DT capability and methods of making such devices |
| CN109244134A (zh) * | 2018-09-04 | 2019-01-18 | 深圳市南硕明泰科技有限公司 | 一种场效应晶体管及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173373A (ja) * | 1987-01-13 | 1988-07-16 | Nec Corp | 電界効果トランジスタ |
| JPS6422067A (en) * | 1987-07-17 | 1989-01-25 | Toshiba Corp | Double diffusion type insulated-gate field effect transistor |
| JPH01290265A (ja) * | 1988-05-18 | 1989-11-22 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JPH04363068A (ja) * | 1990-09-19 | 1992-12-15 | Nec Corp | 半導体装置 |
| JPH05198816A (ja) * | 1991-09-27 | 1993-08-06 | Nec Corp | 半導体装置 |
| JPH08274321A (ja) * | 1995-03-31 | 1996-10-18 | Rohm Co Ltd | 半導体装置 |
| JP2001007322A (ja) * | 1999-06-24 | 2001-01-12 | Shindengen Electric Mfg Co Ltd | 高破壊耐量電界効果型トランジスタ |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3523838A (en) * | 1967-05-09 | 1970-08-11 | Motorola Inc | Variable capacitance diode |
| US4789882A (en) | 1983-03-21 | 1988-12-06 | International Rectifier Corporation | High power MOSFET with direct connection from connection pads to underlying silicon |
| JPS6422067U (ja) | 1987-07-30 | 1989-02-03 | ||
| JPH0247874A (ja) | 1988-08-10 | 1990-02-16 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| US5208471A (en) * | 1989-06-12 | 1993-05-04 | Hitachi, Ltd. | Semiconductor device and manufacturing method therefor |
| JP2692350B2 (ja) * | 1990-04-02 | 1997-12-17 | 富士電機株式会社 | Ｍｏｓ型半導体素子 |
| US5099296A (en) | 1990-04-06 | 1992-03-24 | Xerox Corporation | Thin film transistor |
| US5313088A (en) * | 1990-09-19 | 1994-05-17 | Nec Corporation | Vertical field effect transistor with diffused protection diode |
| US5686750A (en) * | 1991-09-27 | 1997-11-11 | Koshiba & Partners | Power semiconductor device having improved reverse recovery voltage |
| JP3185292B2 (ja) * | 1991-12-12 | 2001-07-09 | 関西日本電気株式会社 | 半導体装置 |
| US5453390A (en) * | 1992-03-30 | 1995-09-26 | Nippondenso Co., Ltd. | Method of producing semiconductor device with current detecting function |
| JPH07211899A (ja) | 1994-01-24 | 1995-08-11 | Fuji Electric Co Ltd | Ｍｏｓ型半導体素子 |
| JPH08172183A (ja) * | 1994-12-16 | 1996-07-02 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP3080561B2 (ja) * | 1995-03-03 | 2000-08-28 | 株式会社三社電機製作所 | パワースイッチングデバイス |
| JP3994443B2 (ja) * | 1995-05-18 | 2007-10-17 | 三菱電機株式会社 | ダイオード及びその製造方法 |
| JPH09252118A (ja) | 1996-03-15 | 1997-09-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000077663A (ja) | 1998-09-02 | 2000-03-14 | Mitsubishi Electric Corp | 電界効果型半導体装置 |
| JP2000349288A (ja) | 1999-06-09 | 2000-12-15 | Fuji Electric Co Ltd | 縦型ｍｏｓｆｅｔ |
| JP2001077356A (ja) * | 1999-08-31 | 2001-03-23 | Miyazaki Oki Electric Co Ltd | 縦型ｍｏｓ半導体装置 |
| JP2001313392A (ja) | 2000-02-23 | 2001-11-09 | Denso Corp | パワーｍｏｓｆｅｔ |
-
2001
- 2001-04-04 EP EP11174242.5A patent/EP2383790B1/en not_active Expired - Lifetime
- 2001-04-04 CN CNB01810665XA patent/CN1265465C/zh not_active Expired - Lifetime
- 2001-04-04 US US10/296,220 patent/US7180106B2/en not_active Expired - Lifetime
- 2001-04-04 TW TW090108084A patent/TWI236134B/zh not_active IP Right Cessation
- 2001-04-04 CN CN200910006671.8A patent/CN101488500B/zh not_active Expired - Lifetime
- 2001-04-04 EP EP11174233.4A patent/EP2387077B1/en not_active Expired - Lifetime
- 2001-04-04 WO PCT/JP2001/002933 patent/WO2002082553A1/ja active Application Filing
- 2001-04-04 CN CNB2006100844956A patent/CN100477268C/zh not_active Expired - Lifetime
- 2001-04-04 EP EP11174237A patent/EP2381480A1/en not_active Withdrawn
- 2001-04-04 EP EP01919781.3A patent/EP1291925B1/en not_active Expired - Lifetime
- 2001-04-04 JP JP2002565148A patent/JP4837236B2/ja not_active Expired - Lifetime
- 2001-04-04 EP EP11174230.0A patent/EP2383788B1/en not_active Expired - Lifetime
- 2001-04-04 EP EP11174240A patent/EP2383789A1/en not_active Withdrawn
-
2006
- 2006-12-18 US US11/612,341 patent/US8183631B2/en not_active Expired - Lifetime
-
2011
- 2011-11-30 US US13/308,028 patent/US8692323B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173373A (ja) * | 1987-01-13 | 1988-07-16 | Nec Corp | 電界効果トランジスタ |
| JPS6422067A (en) * | 1987-07-17 | 1989-01-25 | Toshiba Corp | Double diffusion type insulated-gate field effect transistor |
| JPH01290265A (ja) * | 1988-05-18 | 1989-11-22 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JPH04363068A (ja) * | 1990-09-19 | 1992-12-15 | Nec Corp | 半導体装置 |
| JPH05198816A (ja) * | 1991-09-27 | 1993-08-06 | Nec Corp | 半導体装置 |
| JPH08274321A (ja) * | 1995-03-31 | 1996-10-18 | Rohm Co Ltd | 半導体装置 |
| JP2001007322A (ja) * | 1999-06-24 | 2001-01-12 | Shindengen Electric Mfg Co Ltd | 高破壊耐量電界効果型トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070096166A1 (en) | 2007-05-03 |
| US8183631B2 (en) | 2012-05-22 |
| WO2002082553A1 (fr) | 2002-10-17 |
| US20120080744A1 (en) | 2012-04-05 |
| CN1265465C (zh) | 2006-07-19 |
| EP2381480A1 (en) | 2011-10-26 |
| EP1291925A4 (en) | 2009-10-21 |
| CN101488500A (zh) | 2009-07-22 |
| US7180106B2 (en) | 2007-02-20 |
| TWI236134B (en) | 2005-07-11 |
| CN101488500B (zh) | 2016-01-27 |
| EP2383790A1 (en) | 2011-11-02 |
| US8692323B2 (en) | 2014-04-08 |
| CN1862833A (zh) | 2006-11-15 |
| EP1291925A1 (en) | 2003-03-12 |
| EP2383788A1 (en) | 2011-11-02 |
| EP2387077B1 (en) | 2019-07-31 |
| EP2383788B1 (en) | 2019-07-24 |
| US20030132499A1 (en) | 2003-07-17 |
| CN1432197A (zh) | 2003-07-23 |
| EP2387077A2 (en) | 2011-11-16 |
| EP1291925B1 (en) | 2019-07-31 |
| CN100477268C (zh) | 2009-04-08 |
| JPWO2002082553A1 (ja) | 2004-07-29 |
| EP2383790B1 (en) | 2019-07-24 |
| EP2383789A1 (en) | 2011-11-02 |
| EP2387077A3 (en) | 2013-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183631B2 (en) | Semiconductor device | |
| JP5987990B2 (ja) | 半導体装置 | |
| JP7190144B2 (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
| JP3581447B2 (ja) | 高耐圧半導体装置 | |
| EP2342753B1 (en) | Insulated gate bipolar transistor | |
| WO2018164817A1 (en) | Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands | |
| US20140209972A1 (en) | Semiconductor device | |
| JP2942732B2 (ja) | 短絡アノード水平型絶縁ゲートバイポーラトランジスタ | |
| JP2004134597A (ja) | 半導体素子 | |
| JP2020077800A (ja) | 半導体装置 | |
| CN109166923B (zh) | 一种屏蔽栅mosfet | |
| JP2000509916A (ja) | 電界効果により制御可能の半導体デバイス | |
| US9153678B2 (en) | Power semiconductor device and method of manufacturing the same | |
| JP6067957B2 (ja) | 半導体装置 | |
| KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| KR20150076716A (ko) | 전력 반도체 소자 | |
| WO2015107614A1 (ja) | 電力用半導体装置 | |
| JP7156425B2 (ja) | 半導体装置 | |
| WO2024038681A1 (ja) | 炭化珪素半導体装置 | |
| JP7119378B2 (ja) | 半導体装置 | |
| JPH05267674A (ja) | 半導体装置 | |
| JP2023003117A (ja) | 半導体装置 | |
| CN117936582A (zh) | 一种异质结沟道的SiC MOSFET器件 | |
| JP2019083354A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4837236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |