CN109244134A - 一种场效应晶体管及其制备方法 - Google Patents
一种场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109244134A CN109244134A CN201811024205.8A CN201811024205A CN109244134A CN 109244134 A CN109244134 A CN 109244134A CN 201811024205 A CN201811024205 A CN 201811024205A CN 109244134 A CN109244134 A CN 109244134A
- Authority
- CN
- China
- Prior art keywords
- injection region
- layer
- groove
- grid
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 238000002353 field-effect transistor method Methods 0.000 title description 3
- 238000002347 injection Methods 0.000 claims abstract description 164
- 239000007924 injection Substances 0.000 claims abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000005669 field effect Effects 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 7
- 210000002421 cell wall Anatomy 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000001012 protector Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种场效应晶体管，包括第一导电类型的衬底、形成在所述衬底的上表面的第一导电类型的外延层、形成在外延层的上表面的介质层、贯穿外延层且延伸至所述衬底的保护区、形成在外延层上第二导电类型的第一注入区和第二注入区、形成在第一注入区上第一导电类型的第三注入区和第四注入区、形成在第二注入区上第一导电类型的第五注入区、间隔形成在介质层上的第一栅极和源极，第一栅极和源极均与所述第二注入区以及第五注入区电连接，且第一栅极与第四注入区电连接,保护区与第三注入区电连接，漏极形成在衬底的下表面。其还公开了上述场效应晶体管的制备方法。其不会增加晶体管的面积和制造成本。
Description
技术领域
本发明涉及半导体芯片技术领域，尤其涉及一种场效应晶体管及其制备方法。
背景技术
垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。VDMOS的栅极控制器件沟道开启，栅极位置的氧化层耐高压能力差(通常<100V)，极易受到瞬态浪涌电压破坏，导致器件失效。
为了保护栅极被瞬态浪涌电压破坏，通常通过封装和连接保护器件的方法来避免栅极被浪涌电压破坏，但这样的方式往往会大大地增加器件的面积和制造成本。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种场效应晶体管，不会增加晶体管的面积和制造成本。
本发明的目的之二在于提供一种场效应晶体管的制备方法。
本发明的目的之一采用以下技术方案实现：
一种场效应晶体管，其包括第一导电类型的衬底、形成在所述衬底的上表面的第一导电类型的外延层、形成在所述外延层的上表面的介质层、贯穿所述外延层且延伸至所述衬底的保护区、形成在所述外延层上第二导电类型的第一注入区和第二注入区、形成在所述第一注入区上第一导电类型的第三注入区和第四注入区、形成在所述第二注入区上第一导电类型的第五注入区、间隔形成在所述介质层上的第一栅极和源极，所述第一栅极和所述源极均与所述第二注入区以及所述第五注入区电连接，且所述第一栅极与所述第四注入区电连接,所述保护区与所述第三注入区电连接，漏极形成在所述衬底的下表面。
优选的，所述保护区包括第一沟槽、形成在所述第一沟槽侧壁上的第一氧化硅层、填充在所述第一沟槽内的第一多晶硅层，所述第一多晶硅层的一端与所述衬底电连接，所述第一多晶硅层的另一端与所述第三注入区电连接。
优选的，所述保护区还包括第一金属层，所述第一金属层设置在所述介质层上，所述第一多晶硅层通过所述第一金属层与所述第三注入区电连接。
优选的，所述第一栅极包括第二氧化硅层、形成在所述第二氧化硅层上表面的第二多晶硅层，所述第二氧化硅层设置在所述第二注入区以及所述第五注入区的上表面，所述第二多晶硅层与所述第四注入区电连接。
优选的，所述第一栅极还包括第二金属层，所述第二金属层设置在所述介质层上，所述第二多晶硅层通过所述第二金属层与所述第四注入区电连接。
优选的，所述场效应晶体管还包括第二栅极和形成在所述第二注入区上第一导电类型的第六注入区，所述第二栅极包括第三氧化硅层、形成在所述第三氧化硅层上表面的第三多晶硅层，所述第三氧化硅层设置在所述第二注入区以及所述第六注入区的上表面。
优选的，所述源极还包括第三金属层，所述第三金属层设置在所述介质层的上表面。
优选的，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型。
本发明的目的之二采用以下技术方案实现：
一种上述场效应晶体管的制备方法，包括步骤：
步骤S1、先准备一个第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层，在所述外延层上制备氧化硅层；
步骤S2、在所述氧化硅层上刻蚀形成刻蚀窗口；
步骤S3、延所述刻蚀窗口刻蚀所述外延层至所述衬底，而形成第一沟槽，在所述第一沟槽的槽壁形成第一氧化硅层；
步骤S4、刻蚀掉所述第一沟槽底壁的第一氧化硅层和部分所述氧化硅层，形成两个注入窗口；
步骤S5、延两个注入窗口进行第二导电类型离子注入所述外延层，分别形成第一注入区和第二注入区；
步骤S6、在所述第一注入区和所述第二注入区上进行第一导电类型离子注入，分别形成第三注入区、第四注入区、第五注入区；
步骤S7、在所述第一注入区和所述第二注入区上制备氧化硅层，再在所述氧化硅层和所述第一沟槽内制备多晶硅层；
步骤S8、刻蚀去掉部分所述的多晶硅层和所述氧化硅层，而形成保护区、第一栅极；
步骤S9、在所述外延层、所述保护区、所述第一栅极上表面形成介质层；
步骤S10、刻蚀所述介质层形成第二沟槽、第三沟槽、第四沟槽、第五沟槽和第六沟槽，所述第二沟槽与所述保护区连接，所述第三沟槽与所述第三注入区连接，所述第四沟槽与所述第四注入区连接，所述第五沟槽与所述第一栅极连接，所述第六沟槽与所述第五注入区连接，再在所述衬底的下表面制备漏极。
进一步地，其还包括步骤S11、在所述第二沟槽内、所述第三沟槽内、所述第四沟槽内、所述第五沟槽内、所述第六沟槽内和所述介质层上表面制备金属层，而形成间隔设置的第一金属层、第二金属层和第三金属层。
进一步地，在所述步骤S3中，通过热氧化在所述第一沟槽的槽壁形成所述第一氧化硅层。
相比现有技术，本发明的有益效果在于：
本场效应晶体管设置有用于保护所述第一栅极的保护区，所述保护区分别与所述第三注入区和所述衬底电连接，当有瞬态浪涌电压通过时，产生的大电流就会经过所述保护区而击穿第三注入区和所述第四注入区之间的第一注入区，从而使电流变小无法损坏所述第一栅极，进而形成静电保护结构，保护了所述第一栅极；且该保护区贯穿所述外延层，而使本场效应晶体管无需再外接保护器件和加封装来保护所述第一栅极，从而不增加本场效应晶体管的面积和制造成本。
附图说明
图1为本发明场效应晶体管的结构示意图；
图2为本发明场效应晶体管的制备方法的流程图；
图3-图13为本发明场效应晶体管制备方法中的详细过程示意图。
图中：1、场效应晶体管；10、漏极；20、衬底；30、外延层；31、第一沟槽；32、第一注入区；321、第三注入区；322、第四注入区；33、第二注入区；331、第五注入区；332、第六注入区；34、保护区；341、第一多晶硅层；342、第一氧化硅层；343、第一金属层；40、介质层；41、第一栅极；411、第二多晶硅层；412、第二氧化硅层；413、第二金属层；42、第二栅极；421、第三多晶硅层；422、第三氧化硅层；43、第二沟槽；44、第三沟槽；45、第四沟槽；46、第五沟槽；47、第六沟槽；48、第二栅极；50、氧化硅层；51、刻蚀窗口；52、注入窗口；60、源极；61、第三金属层。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1-13所示，本发明公开的一种场效应晶体管1，其包括第一导电类型的衬底20、形成在所述衬底20的上表面的第一导电类型的外延层30、形成在所述外延层30上表面的介质层40、贯穿所述外延层30且延伸至所述衬底20的保护区34、形成在所述外延层30上第二导电类型的第一注入区32和第二注入区33、形成在所述第一注入区32上第一导电类型的第三注入区321和第四注入区322、形成在所述第二注入区33上第一导电类型的第五注入区331、间隔形成在所述介质层40上的第一栅极41和源极60，所述第一栅极41和所述源极60均与所述第二注入区33以及所述第五注入区331电连接，且所述第一栅极41与所述第四注入区322电连接,所述保护区34与所述第三注入区321电连接，漏极10形成在所述衬底20的下表面。
在上述实施方式中，本场效应晶体管1设置有用于保护所述第一栅极41的保护区34，所述保护区34用于保护所述第一栅极41，所述保护区34分别与所述第三注入区321和所述衬底20电连接，当有瞬态浪涌电压通过时，产生的大电流就会经过所述保护区34而击穿第三注入区324和所述第四注入区322之间的第一注入区32，从而使电流变小无法损坏所述第一栅极41，进而形成静电保护结构，保护了所述第一栅极41；且该保护区34贯穿所述外延层30，设置在本场效应晶体管1内部，而使本场效应晶体管1无需再外接保护器件和加封装来保护所述第一栅极41，从而不会增加本场效应晶体管1的面积和制造成本。其中，当所述第一栅极41和所述漏极10上加适当的正向电压时，电流从所述漏极10流向所述衬底20，再流向所述外延层30，所述第一栅极41使其下端的所述第二注入区33形成导电区，而使电流通过所述第一栅极41下端的所述第二注入区33进入所述第五注入区331，从而流入所述源极60。
在一种优选的实施方式中，所述场效应晶体管1还包括第二栅极48和形成在所述第二注入区33上第一导电类型的第六注入区332，所述第二栅极48包括第三氧化硅层422、形成在所述第三氧化硅层422上表面的第三多晶硅层421，所述第三氧化硅层422设置在所述第二注入区33以及所述第六注入区332的上表面。
在上述实施方式中，当所述第一栅极41和所述漏极10上加适当的正向电压时，电流从所述漏极10流向所述衬底20，再流向所述外延层30，因所述第三多晶硅层421与其下方的第二注入区33形成以所述第三氧化硅层422为介质的电容，因此所述第一栅极41和所述第二栅极42能分别使其下端的所述第二注入区33形成导电区，而使电流分别通过所述第一栅极41和所述第二栅极48下端的所述第二注入区33进入所述第五注入区331和所述第六注入区332，从而流入所述源极60。该结构使电流分成两支分别进入所述第五注入区331和所述第六注入区332，这样可防止所述第一栅极41被较大的电压击穿。
优选的，如图1所示，所述保护区34包括第一沟槽31、形成在所述第一沟槽31侧壁上的第一氧化硅层342、填充在所述第一沟槽内31的第一多晶硅层341，所述第一多晶硅层341的一端与所述衬底20电连接，所述第一多晶硅层341的另一端与所述第三注入区324电连接。所述第一金属层343设置在所述介质层40上，所述第一多晶硅层341通过所述第一金属层343与所述第三注入区321电连接。
其中，所述第一多晶硅层341的电阻小，便于电流通过；所述第一氧化硅层342可防止进入所述保护区34的电流进入所述外延层30造成短路；所述第一金属层343利于所述第一多晶硅层341与所述第三注入区324电连接。当所述漏极10与浪涌电压时，产生的大电流就会经过所述保护区34的第一多晶硅层341，再经过所述第三注入区324，而击穿所述第三注入区324和所述第四注入区322之间的第一注入区32，从而使电流变小无法损坏所述第一栅极41，进而保护了所述第一栅极41。
优选的，所述第一栅极41包括第二氧化硅层412、形成在所述第二氧化硅层412上表面的第二多晶硅层411，所述第二氧化硅层412设置在所述第二注入区33以及所述第五注入区331的上表面，所述第二多晶硅层411与所述第四注入区322电连接。所述第一栅极41还包括第二金属层413，所述第二金属层413设置在所述介质层40上，所述第二多晶硅层411通过所述第二金属层413与所述第四注入区322电连接。
其中，在所述第一栅极41接电压的情况下，所述第二氧化硅层412可与其下方的所述第二注入区33形成以所述第二氧化硅层412为介质的电容，而利于所述第一栅极41下方的所述第二注入区33形成导电区；所述第二金属层413利于所述第二多晶硅层411与所述第四注入区322电连接，而利于通过所述第四注入区322的电流流入所述第二多晶硅层411形成回路，所述第二金属层413也利于电连接外部电压。
优选的，为了便于所述源极60电连接外部电源，所述源极60还包括第三金属层61，所述第三金属层60设置在所述介质层40的上表面。
优选的，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型。此时，在所述第一栅极41、所述第二栅极42和所述漏极10上加适当的正向电压，电流从所述漏极10流向所述衬底20，再流向所述外延层30，因所述第一栅极41使其下端的所述第二注入区33形成导电区、所述第二栅极42使其下端的所述第二注入区33形成导电区，而使一路电流通过所述第一栅极41下端的所述第二注入区33进入所述第五注入区331，另一路电流通过所述第二栅极42下端的所述第二注入区33进入所述第六注入区332，最终两路电流均流入所述源极60而流出。
可以理解的，如图6所示，所述所述第一导电类型为P型导电类型，所述第二导电类型为N型导电类型。此时，在所述第一栅极41、所述第二栅极42和所述源极60上加适当的正向电压，电流从所述源60流入所述第五注入区331和第六注入区332，再从所述第五注入区331和第六注入区332流入所述第二注入区33，因所述第一栅极41和所述第二栅极42能使其下端的所述外延层30形成导电区，在所述第二注入区33上的电流就能流入所述外延层30，电流再依次流入所述衬底20和所述漏极10而流出。
如图2-图13所示，本发明还公开了一种上述场效应晶体管的制备方法，包括步骤：
步骤S1、先准备一个第一导电类型的衬底20，在所述衬底20上形成第一导电类型的外延层30，在所述外延层30上制备氧化硅层50；
在上述步骤中，可以使用气相外延、液相外延、固相外延、分子束外延或化学气相沉积的方式在所述衬底20上表面形成所述外延层30。在本实施方式中，使用气相外延工艺在所述衬底20上表面形成所述外延层30，可以提高硅材料的完美性，提高所述场效应晶体管1的集成度。
步骤S2、在所述氧化硅层50上刻蚀形成刻蚀窗口51；
在该步骤中，为了提高精度，可通过干法刻蚀形成所述刻蚀窗口51。
步骤S3、延所述刻蚀窗口51刻蚀所述外延层30至所述衬底20，而形成第一沟槽31，在所述第一沟槽31的槽壁形成第一氧化硅层342；
在所述步骤S3中，通过热氧化在所述第一沟槽31的槽壁形成所述第一氧化硅层342，该方法简单易行。
步骤S4、刻蚀掉所述第一沟槽31底壁的第一氧化硅层342和部分所述氧化硅层50，形成两个注入窗口52；
在上述步骤中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
步骤S5、延两个注入窗口52进行第二导电类型离子注入所述外延层30，分别形成第一注入区32和第二注入区33；
在上述步骤中，使用离子注入的方式形成所述第一注入区32和第二注入区33，能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等，同时可实现自对准技术，以减小电容效应。
步骤S6、在所述第一注入区32和所述第二注入区33上进行第一导电类型离子注入，分别形成第三注入区321、第四注入区322、第五注入区331；优选的，该离子注入还可以形成第六注入区332；
步骤S7、在所述第一注入区32和所述第二注入区33上制备氧化硅层50，再在所述氧化硅层50和所述第一沟槽31内制备多晶硅层；所述多晶硅层可为P型掺杂多晶硅层或N型掺杂多晶硅层。
步骤S8、刻蚀去掉部分所述的多晶硅层和所述氧化硅层50，而形成保护区34、第一栅极41；优选的，该刻蚀还可以形成第二栅极42；
步骤S9、在所述外延层30、所述保护区34、所述第一栅极41的上表面形成介质层40；优选的，该介质层40覆盖所述第二栅极42；
步骤S10、刻蚀所述介质层40形成第二沟槽43、第三沟槽44、第四沟槽45、第五沟槽46和第六沟槽47，所述第二沟槽43与所述保护区34连接，所述第三沟槽43与所述第三注入区321连接，所述第四沟槽45与所述第四注入区322连接，所述第五沟槽46与所述第一栅极41连接，所述第六沟槽47与所述第五注入区331连接；优选的，所述第六沟槽47还与所述第六注入区332连接，再在所述衬底20的下表面制备漏极10。
进一步地，其还包括步骤S11、在所述第二沟槽43内、所述第三沟槽44内、所述第四沟槽44内、所述第五沟槽46内、所述第六沟槽47内和所述介质层40上表面制备金属层，而形成间隔设置的第一金属层343、第二金属层413和第三金属层61。
在上述制备方法中，可通过刻蚀、注入和气相外延等常规工艺就能实现本场效应晶体管1的制备，且无需贵重的设备和装置，其方法简单易行。
综述，本场效应晶体管1避免了为了保护栅极而需要通过封装和连接保护器件的方法，其缩小了器件面积，减少了制备成本，提高了产品的可靠性。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中的描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (10)
1.一种场效应晶体管，其特征在于：其包括第一导电类型的衬底、形成在所述衬底的上表面的第一导电类型的外延层、形成在所述外延层的上表面的介质层、贯穿所述外延层且延伸至所述衬底的保护区、形成在所述外延层上第二导电类型的第一注入区和第二注入区、形成在所述第一注入区上第一导电类型的第三注入区和第四注入区、形成在所述第二注入区上第一导电类型的第五注入区、间隔形成在所述介质层上的第一栅极和源极，所述第一栅极和所述源极均与所述第二注入区以及所述第五注入区电连接，且所述第一栅极与所述第四注入区电连接,所述保护区与所述第三注入区电连接，漏极形成在所述衬底的下表面。
2.根据权利要求1所述的场效应晶体管，其特征在于：所述保护区包括第一沟槽、形成在所述第一沟槽侧壁上的第一氧化硅层、填充在所述第一沟槽内的第一多晶硅层，所述第一多晶硅层的一端与所述衬底电连接，所述第一多晶硅层的另一端与所述第三注入区电连接。
3.根据权利要求2所述的场效应晶体管，其特征在于：所述保护区还包括第一金属层，所述第一金属层设置在所述介质层上，所述第一多晶硅层通过所述第一金属层与所述第三注入区电连接。
4.根据权利要求1所述的场效应晶体管，其特征在于：所述第一栅极包括第二氧化硅层、形成在所述第二氧化硅层上表面的第二多晶硅层，所述第二氧化硅层设置在所述第二注入区以及所述第五注入区的上表面，所述第二多晶硅层与所述第四注入区电连接。
5.根据权利要求4所述的场效应晶体管，其特征在于：所述第一栅极还包括第二金属层，所述第二金属层设置在所述介质层上，所述第二多晶硅层通过所述第二金属层与所述第四注入区电连接。
6.根据权利要求1所述的场效应晶体管，其特征在于：所述场效应晶体管还包括第二栅极和形成在所述第二注入区上第一导电类型的第六注入区，所述第二栅极包括第三氧化硅层、形成在所述第三氧化硅层上表面的第三多晶硅层，所述第三氧化硅层设置在所述第二注入区以及所述第六注入区的上表面。
7.根据权利要求1所述的场效应晶体管，其特征在于：所述源极还包括第三金属层，所述第三金属层设置在所述介质层的上表面。
8.一种上述场效应晶体管的制备方法，其特征在于，包括步骤：步骤S1、先准备一个第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层，在所述外延层上制备氧化硅层；
步骤S2、在所述氧化硅层上刻蚀形成刻蚀窗口；
步骤S3、延所述刻蚀窗口刻蚀所述外延层至所述衬底，而形成第一沟槽，在所述第一沟槽的槽壁形成第一氧化硅层；
步骤S4、刻蚀掉所述第一沟槽底壁的第一氧化硅层和部分所述氧化硅层，形成两个注入窗口；
步骤S5、延两个注入窗口进行第二导电类型离子注入所述外延层，分别形成第一注入区和第二注入区；
步骤S6、在所述第一注入区和所述第二注入区上进行第一导电类型离子注入，分别形成第三注入区、第四注入区、第五注入区；
步骤S7、在所述第一注入区和所述第二注入区上制备氧化硅层，再在所述氧化硅层和所述第一沟槽内制备多晶硅层；
步骤S8、刻蚀去掉部分所述的多晶硅层和所述氧化硅层，而形成保护区、第一栅极；
步骤S9、在所述外延层、所述保护区、所述第一栅极上表面形成介质层；
步骤S10、刻蚀所述介质层形成第二沟槽、第三沟槽、第四沟槽、第五沟槽和第六沟槽，所述第二沟槽与所述保护区连接，所述第三沟槽与所述第三注入区连接，所述第四沟槽与所述第四注入区连接，所述第五沟槽与所述第一栅极连接，所述第六沟槽与所述第五注入区连接，再在所述衬底的下表面制备漏极。
9.如权利要求8所述的场效应晶体管的制备方法，其特征在于：其还包括步骤S11、在所述第二沟槽内、所述第三沟槽内、所述第四沟槽内、所述第五沟槽内、所述第六沟槽内和所述介质层上表面制备金属层，而形成间隔设置的第一金属层、第二金属层和第三金属层。
10.如权利要求8所述的场效应晶体管的制备方法，其特征在于：在所述步骤S3中，通过热氧化在所述第一沟槽的槽壁形成所述第一氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811024205.8A CN109244134A (zh) | 2018-09-04 | 2018-09-04 | 一种场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811024205.8A CN109244134A (zh) | 2018-09-04 | 2018-09-04 | 一种场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109244134A true CN109244134A (zh) | 2019-01-18 |
Family
ID=65060463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811024205.8A Withdrawn CN109244134A (zh) | 2018-09-04 | 2018-09-04 | 一种场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244134A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0778620A2 (en) * | 1995-12-07 | 1997-06-11 | Kabushiki Kaisha Toshiba | Vertical MOS type semiconductor device |
| US20070096166A1 (en) * | 2001-04-04 | 2007-05-03 | Mitsubishi Electric Corporation | Semiconductor device |
| CN202178259U (zh) * | 2011-08-06 | 2012-03-28 | 深圳市稳先微电子有限公司 | 一种保护栅源电极与栅漏电极的vdmos功率器件 |
| US20120202342A1 (en) * | 2008-10-16 | 2012-08-09 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| CN105103298A (zh) * | 2013-03-31 | 2015-11-25 | 新电元工业株式会社 | 半导体装置 |
| CN105470309A (zh) * | 2016-01-06 | 2016-04-06 | 无锡新洁能股份有限公司 | 具有防静电保护结构的低压mosfet器件及其制造方法 |
| US20170263698A1 (en) * | 2016-03-09 | 2017-09-14 | Bright Toward Industrial Co., Ltd. | Power metal-oxide-semiconductor device |
-
2018
- 2018-09-04 CN CN201811024205.8A patent/CN109244134A/zh not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0778620A2 (en) * | 1995-12-07 | 1997-06-11 | Kabushiki Kaisha Toshiba | Vertical MOS type semiconductor device |
| US20070096166A1 (en) * | 2001-04-04 | 2007-05-03 | Mitsubishi Electric Corporation | Semiconductor device |
| US20120202342A1 (en) * | 2008-10-16 | 2012-08-09 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| CN202178259U (zh) * | 2011-08-06 | 2012-03-28 | 深圳市稳先微电子有限公司 | 一种保护栅源电极与栅漏电极的vdmos功率器件 |
| CN105103298A (zh) * | 2013-03-31 | 2015-11-25 | 新电元工业株式会社 | 半导体装置 |
| CN105470309A (zh) * | 2016-01-06 | 2016-04-06 | 无锡新洁能股份有限公司 | 具有防静电保护结构的低压mosfet器件及其制造方法 |
| US20170263698A1 (en) * | 2016-03-09 | 2017-09-14 | Bright Toward Industrial Co., Ltd. | Power metal-oxide-semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101587912B (zh) | 半导体装置 | |
| CN102237279B (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| CN103035732B (zh) | 一种vdmos晶体管及其制备方法 | |
| CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN110164974A (zh) | 一种半导体器件及制造方法 | |
| CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| CN107342326A (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN104916637B (zh) | 半导体器件及其制造方法 | |
| CN103887331A (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN107403839A (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
| CN102569298A (zh) | 包括二极管的半导体器件 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN208028068U (zh) | 半导体器件 | |
| CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
| CN105762182B (zh) | 具有高抗闩锁能力的igbt器件 | |
| CN106252400B (zh) | 一种厚膜soi-ligbt器件及其抗闩锁能力的提高方法 | |
| CN109244134A (zh) | 一种场效应晶体管及其制备方法 | |
| CN106876439A (zh) | 超结器件及其制造方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN207896095U (zh) | 一种双通道变掺杂ldmos器件 | |
| CN106847923B (zh) | 超结器件及其制造方法 | |
| CN104600119A (zh) | 能实现电流双向流通的功率mosfet器件及其制造方法 | |
| CN206976352U (zh) | 一种降低导通电阻的功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190118 |
|
| WW01 | Invention patent application withdrawn after publication |