JP4865166B2 - トランジスタの製造方法、ダイオードの製造方法 - Google Patents

トランジスタの製造方法、ダイオードの製造方法 Download PDF

Info

Publication number
JP4865166B2
JP4865166B2 JP2001260869A JP2001260869A JP4865166B2 JP 4865166 B2 JP4865166 B2 JP 4865166B2 JP 2001260869 A JP2001260869 A JP 2001260869A JP 2001260869 A JP2001260869 A JP 2001260869A JP 4865166 B2 JP4865166 B2 JP 4865166B2
Authority
JP
Japan
Prior art keywords
layer
filling
drain
transistor
drain layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001260869A
Other languages
English (en)
Other versions
JP2003069017A (ja
Inventor
瑞枝 北田
大島　　宏介
徹 黒崎
伸治 九里
昭彦 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2001260869A priority Critical patent/JP4865166B2/ja
Priority to US10/197,565 priority patent/US7230298B2/en
Priority to EP02016509A priority patent/EP1289022A3/en
Publication of JP2003069017A publication Critical patent/JP2003069017A/ja
Priority to US11/785,808 priority patent/US7855413B2/en
Application granted granted Critical
Publication of JP4865166B2 publication Critical patent/JP4865166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はトランジスタとダイオードに係り、特に、細溝内に半導体結晶がエピタキシャル成長された構造を有するトランジスタとダイオードに関する。
【０００２】
【従来の技術】
図２０は、従来技術のトランジスタ１０２の断面図を示している。
このトランジスタ１０２は、トレンチ型パワーＭＯＳＦＥＴであり、Ｎ+型不純物がシリコン単結晶中に高濃度にドープされた半導体基板１１１と、該半導体基板１１１上にエピタキシャル成長法によって形成されたＮ-型のシリコンエピタキシャル層から成るドレイン層１１２とを有している。
【０００３】
符号１１０は、半導体基板１１１とドレイン層１１２とを有する処理基板を示しており、この処理基板１１０に半導体製造プロセスが施された結果、ドレイン層１１２内部の表面側に、Ｐ型のボディ層１１３が形成されており、該ボディ層１１３内部の表面近傍に、Ｐ+型のオーミック領域１１６と、Ｎ+型のソース領域１３０とが複数形成されている。
【０００４】
ソース領域１３０の間の位置では、処理基板１１０表面が帯状にエッチングされ、細溝１２０が形成されている。
【０００５】
細溝１２０の内周面には、ゲート絶縁膜１２４が形成されており、その細溝１２０の内部には、そのゲート絶縁膜１２４によって処理基板１１０とは非接触の状態で、ポリシリコンが充填され、そのポリシリコンによってゲート電極プラグ１２７が形成されている。
【０００６】
各細溝１２０内のゲート電極プラグ１２７は、金属薄膜から成る不図示のゲート電極膜によって互いに接続されている。
【０００７】
ソース領域１３０とオーミック領域１１６の表面には、金属薄膜から成るソース電極膜１３７が形成されている。細溝１２０上には層間絶縁膜１３１が形成されており、この層間絶縁膜１３１により、ソース電極膜１３７とゲート電極プラグ１２７とは電気的に絶縁されている。
【０００８】
処理基板１１０の裏面、即ち、半導体基板１１１の表面にはドレイン電極膜１３９が形成されている。
【０００９】
ソース電極膜１３７を接地電位に接続し、ドレイン電極膜１３９に正電圧を印加した状態で、ゲート電極膜に閾電圧以上の正電圧を印加すると、ゲート絶縁膜１２４とボディ層１１３の界面にＮ型の反転層が形成され、その反転層によって、ソース領域１３０とドレイン層１１２とが接続され、反転層を通って、ドレイン層１１２からソース領域１３０に向けて電流が流れる。この状態は、トランジスタ１０２が導通した状態であり、細溝１２０を用いないパワーＭＯＳＦＥＴに存在するＪＦＥＴ領域が存在しないため、通常のパワーＭＯＳＦＥＴに比べて導通抵抗が小さくなっている。
【００１０】
そして、導通した状態からゲート電極膜の電位がソース電極膜１３７と同じ電位に変わると、反転層は消滅し、電流は流れなくなる。
【００１１】
この状態では、ボディ層１１３とドレイン層１１２との間のＰＮ接合は逆バイアスされており、そのＰＮ接合のアバランシェ耐圧がトランジスタ１０２の耐圧と等しくなっている。
【００１２】
一般に、ＰＮ接合のアバランシェ耐圧は、逆バイアスされたときの空乏層の形状によって異なるが、上記のようなトランジスタ１０２では、ドレイン層１１２内に広がる空乏層内の電界強度が不均一であるため、電界強度が強くなる部分でアバランシェ耐圧が決定され、耐圧が低くなってしまっている。
【００１３】
そこで図２１のような構造の半導体装置１０３が提案されており、細溝１２０の下側にドレイン層１１２とは異なる導電型の埋込層１２２を形成し、ドレイン層１１２内に広がる空乏層の電界強度を緩和する試みが成されている。
【００１４】
埋込層１２２は、一旦細溝１２０を深く掘削し、細溝１２０の内部の底部と側壁に充填物を成長させることで形成しており、充填物としては半導体単結晶や半導体多結晶を用いることができる。
【００１５】
しかしながら、充填物としてシリコン単結晶を選択し、細溝１２０内にシリコンエピタキシャル層を成長させ、そのエピタキシャル層によって埋込層１２２を構成させた場合には、期待通りの耐圧が得られないという不都合が生じている。
【００１６】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、低抵抗高耐圧の半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、耐圧低下の原因が、細溝内にシリコンが均一にエピタキシャル成長せず、ボイドが生じてしまうことにあることを見出し、本発明を創作するに到ったものである。
【００１８】
そして、請求項１記載の発明は、第１導電型のドレイン層と、前記ドレイン層と接して配置された第２導電型のボディ層と、前記ボディ層内に配置され、前記ドレイン層とは離間した第１導電型のソース領域と、前記ボディ層と前記ドレイン層とに亘って形成され、底面が前記ドレイン層内に位置する有底の細溝の前記ボディ層内に形成された前記細溝の内周面に形成されたゲート絶縁膜と、前記細溝内の前記ゲート絶縁膜と接触して配置されたゲート電極プラグとを有し、前記ゲート電極プラグに印加された電圧により、前記ゲート絶縁膜と前記ボディ層との間の界面に反転層が形成され、前記ソース領域と前記ドレイン層とが前記反転層によって接続されるトランジスタを製造する製造方法であって、底面と四側面に｛１ ０ ０｝面が露出する複数の直方体の前記細溝に、エピタキシャル成長によって、第２導電型のシリコン単結晶を成長させ、前記ドレイン層内に前記シリコン単結晶から成り、上端部が前記ボディ層と前記ドレイン層の境界よりも低い充填物を形成するトランジスタ充填物形成工程を有し、前記トランジスタ充填物形成工程では、前記充填物間の距離と、前記充填物の幅と、前記充填物の濃度と、前記ドレイン層の濃度とを、前記ドレイン層と前記ソース領域との間に、前記充填物が完全に空乏化する電圧が印加されたときには、前記充填物間に位置する部分の前記ドレイン層が完全に空乏化するように設定するトランジスタの製造方法である。
請求項２記載の発明は、前記充填物は、浮遊電位に置く請求項１記載のトランジスタの製造方法である。
請求項３記載の発明は、前記充填物は、前記ソース領域に電気的に接続する請求項１記載のトランジスタの製造方法である。
請求項４記載の発明は、前記ドレイン層のうち、前記ボディ層が位置する面とは反対側の面には第１導電型の半導体基板を有し、前記半導体基板表面には、該半導体基板とオーミック接続されたドレイン電極を設ける請求項１乃至請求項３のいずれか１項記載のトランジスタの製造方法である。
請求項５記載の発明は、前記ドレイン層のうち、前記ボディ層が位置する面とは反対側の面には第２導電型のコレクタ層を設け、前記コレクタ層表面には、該コレクタ層とオーミック接続されたコレクタ電極を設ける請求項１乃至請求項３のいずれか１項記載のトランジスタの製造方法である。
請求項６記載の発明は、前記ドレイン層のうち、前記ボディ層が位置する面とは反対側の面に、該ドレイン層とショットキー接合を形成するショットキー電極を設ける請求項１乃至請求項３のいずれか１項記載のトランジスタの製造方法である。
請求項７記載の発明は、第１導電型の主半導体層に形成され、底面と四側面に｛１ ０ ０｝面が露出する直方体の細溝に、エピタキシャル成長によって第２導電型の不純物が添加された充填物を形成するダイオード充填物形成工程と、前記主半導体層の表面と前記充填物の表面の両方に接触し、前記主半導体層とはショットキー接合を形成するショットキー電極を形成する電極形成工程と、を有し、前記ダイオード充填物形成工程では、前記ショットキー接合と、前記充填物と前記主半導体層との間のＰＮ接合とに逆バイアスされる電圧が印加され、前記充填物の内部が完全に空乏化するときに、前記主半導体層の内部の空乏層の端部のうち、前記充填物と前記主半導体層とが形成するＰＮ接合から横方向に広がった部分同士が接触するように、充填物の幅及び間隔と、濃度と、前記主半導体層の濃度とを設定するダイオードの製造方法である。
請求項８記載の発明は、前記ショットキー電極は、前記充填物とはオーミック接続させる請求項７記載のダイオードの製造方法である。
【００１９】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
まず、図１(ａ)を参照し、符号１０は、下記製造工程を適用する処理基板であり、シリコン単結晶から成る半導体基板１１と、該半導体基板１１表面にシリコンがエピタキシャル成長されて成るドレイン層１２とを有している。本実施例では、第１導電型をＮ型、第２導電型をＰ型として説明する。
【００２０】
半導体基板１１は、Ｎ+型であり、抵抗率は０．００３Ω・cm程度である。ドレイン層１２はＮ-型で高抵抗である。ドレイン層１２の厚みは１８．２μｍ程度である。
【００２１】
次に、図１(ｂ)に示すように、ドレイン層１２の表面にボロンイオン(Ｂ+)を照射するとドレイン層１２の内部にボロンイオンが注入され、ドレイン層１２内部の表面近くにＰ型注入層４１が形成される。この状態では、ドレイン層１２は、Ｐ型注入層４１とシリコン基板１１とで挟まれた状態になる。
【００２２】
次いで、熱処理をし、Ｐ型注入層４１中のボロンをドレイン層１２内に拡散させると、図１(ｃ)に示すように、ドレイン層１２内部の表面側に、Ｐ型のボディ層１３が形成される。ボディ層１３は、最終的に底部がドレイン層１２の表面から１．２μｍの深さに位置するように設計されておりここでは、後述する熱処理よって拡散する分も考慮し、１．２μｍよりも浅く拡散されている。
【００２３】
そして、この状態では、ドレイン層１２は処理基板１０内に埋め込まれた状態になっており、処理基板１０の表面にはドレイン層１２は露出していない。
【００２４】
次いで、図２(ｄ)に示すように、ボディ層１３の表面に、複数の細長の開口１５が、所定間隔で互いに平行に形成されたレジスト膜１４を形成する。
【００２５】
次いで、レジスト膜１４が形成された面に、Ｐ型の不純物(ここではボロンイオン：Ｂ+)を照射すると、レジスト膜１４がマスクとなり、開口１５の底面に露出するボディ層１３表面にＰ型の不純物が注入され、図２(ｅ)に示すように、ボディ層１３内部の表面近傍に、開口１５のパターンに従ったパターンで、Ｐ+型注入層１９が形成される。
【００２６】
レジスト膜１４を除去した後、熱処理し、Ｐ+型注入層１９中のボロン不純物を拡散させると、図２(ｆ)に示すように、ボディ層１３内部の表面近傍に、Ｐ+型のオーミック領域１６が互いに平行に複数本形成される。ここではオーミック領域１６の拡散深さは１．０μｍ程度である。
【００２７】
次いで、図３(ｇ)に示すように、ボディ層１３とオーミック領域１６とが露出した状態で、その表面にＣＶＤ法によってシリコン酸化膜１７を形成した後、図３(ｈ)に示すように、該シリコン酸化膜１７表面にパターニングしたレジスト膜１８を形成する。
【００２８】
このレジスト膜１８は、オーミック領域１６の長手方向に沿い、オーミック領域１６の間に位置する細長の開口４２を有している。
【００２９】
その状態で、エッチングし、開口４２底面に位置するシリコン酸化膜１７を除去すると、シリコン酸化膜１７がレジスト膜１８と同じ形状にパターニングされる。パターニングにより、シリコン酸化膜１７には、図３(ｉ)に示すように、レジスト膜１８の開口４２と同じ形状の開口４３が形成される。
【００３０】
この状態では、シリコン酸化膜１７の開口４３の底面には、処理基板１０のうちのボディ層１３の部分が露出されており、レジスト膜１８を除去し、パターニングされたシリコン酸化膜１７をマスクとし、開口４３の底面に位置する部分の処理基板１０をエッチングし、図４(ｊ）に示すように、処理基板１０に、シリコン酸化膜１７の開口４３と同じパターンの細溝２０を形成する。
【００３１】
この細溝２０はボディ層１３を貫通しており、細溝２０の底面は、ボディ層１３の下層に位置するドレイン層１２の内部に達している。ここでは細溝２０の処理基板１０表面からの深さは１２μｍになっている。
【００３２】
細溝２０の開口部分の側面には、シリコン酸化膜１７が露出しており、それよりも下方の部分では、処理基板１０を構成するシリコンが露出している。
【００３３】
レジスト膜１８の開口４２の幅は、オーミック領域１６の間隔よりも狭く、且つ、開口４２はオーミック領域１６間の略中央に配置されている。従って、細溝２０もオーミック領域１６の間の位置であって、オーミック領域１６の端部とは離間した位置に形成されているため、細溝２０の側面には、処理基板１０中のオーミック領域１６は露出しておらず、ボディ層１３と、その下層のドレイン層１２とが露出している。細溝２０の底面には、ドレイン層１２が露出している。
【００３４】
細溝２０は上記のように形成されており、処理基板１０の表面側では、細溝２０の底面及び内周面にだけ処理基板１０が露出している。
【００３５】
この状態でＣＶＤ装置内に処理基板１０を搬入し、高温に加熱してシリコンの原料ガスとＰ型の不純物を含有する添加ガスとを導入すると、細溝２０の底面と内周面にシリコンと添加ガス中のＰ型の不純物とが析出し、Ｐ型のシリコン単結晶のエピタキシャル成長が開始される。
【００３６】
ここで、処理基板１０は、その表面の面方位が｛１ ０ ０｝であるものが用いられている。また、レジスト膜１８の開口４２の平面形状は長方形であり、開口４２を形成する際に、処理基板１０とレジスト膜１８をパターニングするマスクとを相対的に位置合わせし、開口４２の長辺又は短辺が、それぞれ処理基板１０の｛１ ０ ０｝面を決めるｘ軸又はｙ軸の方向に沿うように配置されている。
【００３７】
細溝２０の開口の形状は開口４２の平面形状と同じ形状であり、位置も同じであるから、細溝２０の長辺又は短辺がｘ軸又はｙ軸の方向に沿っている。
【００３８】
図１１は、同一形状の複数の細溝２０が互いに等間隔で平行に配置された状態を示す平面図であり、この図１１では、細溝２０の長辺ａ1、ａ2がｘ軸の方向に沿い、ｘ軸と平行になっている。従って、細溝２０の短辺ｂ1、ｂ2はｙ軸と平行になっている。
【００３９】
また、図１２は、細溝２０の内部を表す斜視図である。この図１２に示されているように、細溝２０の内部空間、即ち、細溝２０の内容積を構成する領域は直方体によって構成されている。即ち、細溝２０の四側面Ａ1、Ａ2、Ｂ1、Ｂ2は、処理基板１０の表面に対して垂直な平面であり、従って、隣り合う二側面は互いに直交している。また、細溝２０の底面Ｃは、処理基板１０の表面と平行であるから、四側面Ａ1、Ａ2、Ｂ1、Ｂ2に対して垂直になっている。
【００４０】
従って細溝２０の四側面Ａ1、Ａ2、Ｂ1、Ｂ2と底面Ｃの処理基板１０表面が露出する部分は、シリコン単結晶の｛１ ０ ０｝面になっている。
｛１ ０ ０｝は、下記面方位、
【００４１】
【数１】
Figure 0004865166
【００４２】
の全てを表す。
【００４３】
従って、処理基板１０の表面の面方位が(１ ０ ０)であり、細溝２０の長手方向の二側面Ａ1、Ａ2に(０ １ ０)面が露出している場合、短辺方向の側面Ｂ1、Ｂ2には、(０ ０ １)面又は、
【００４４】
【数２】
Figure 0004865166
【００４５】
が露出する(底面Ｃは、処理基板１０の表面と同じ面方位である。)。
【００４６】
従って、四側面Ａ1、Ａ2、Ｂ1、Ｂ2と底面Ｃに露出する処理基板１０の面は全て同じ面方位｛１ ０ ０｝になるから、細溝２０内には、処理基板１０の各面からシリコンが均等にエピタキシャル成長し、図４(ｋ)に示すように、細溝２０のシリコン酸化膜１７よりも下方の部分が、シリコンのエピタキシャル成長層から成る充填物２２によって充填される。シリコン酸化膜１７が露出する部分では、シリコンはエピタキシャル成長しないため、シリコン酸化膜１７の開口４３は残っている。
【００４７】
ところで、細溝２０内に｛１ １ ０｝面や｛１ １ １｝が露出していた場合には、四側面Ａ1、Ａ2、Ｂ1、Ｂ2と底面Ｃに露出する処理基板１０の表面が全てが同じ面方位になることはできないから、細溝２０内に露出する処理基板１０表面に、エピタキシャル成長速度が異なる部分が生じ、不均等にエピタキシャル成長したシリコンにより、細溝２０内にボイドが形成されてしまう。
【００４８】
図１３は、本発明方法によって細溝２０内をシリコンエピタキシャル成長層で充填した場合の、細溝２０の断面電子顕微鏡写真である。この図１３から分かるように、ボイドは生じていない。
【００４９】
図１４は、細溝の一側面Ａ1に、(１ １ ０)面を露出させ、シリコンエピタキシャル成長層によって充填した場合の細溝の断面電子顕微鏡写真である。この図１４では、紙面縦方向に長いボイドが観察される。
【００５０】
次いで、シリコン酸化膜１７をマスクとし充填物２２の上部をエッチングし、図４(ｌ)に示すように、細溝２０内部に、ボディ層１３の上端から下端までと、ドレイン層１２の上端から所定深さまでを露出させる。この状態では、充填物２２の表面は、ボディ層１３とドレイン層１２が形成するＰＮ接合よりも下方に位置している。ここでは、充填物２２の表面は、処理基板１０の表面から１．６μｍの深さに位置している。
【００５１】
次いで、この状態の処理基板１０を熱酸化すると、図５(ｍ)に示すように、細溝２０内に露出する処理基板１０表面に、シリコン酸化物薄膜から成るゲート絶縁膜２４が形成される。
【００５２】
この状態では、細溝２０の底面Ｃには、ゲート絶縁膜２４が配置されており、四側面Ａ1、Ａ2、Ｂ1、Ｂ2には、シリコン酸化膜１７とゲート絶縁膜２４とが配置されている。
【００５３】
次いで、処理基板１０の、細溝２０の開口が位置する側の面にポリシリコンを堆積させ、図５(ｎ)に示すように、ポリシリコン薄膜２６を形成すると、細溝２０内は、ポリシリコン薄膜２６によって充填される。
【００５４】
この状態では、ポリシリコン薄膜２６は、細溝２０内の他、シリコン酸化膜１７の表面にも形成されており、その状態から、ポリシリコン薄膜２６を所定量エッチングし、シリコン酸化膜１７上に位置するポリシリコン薄膜２６と、細溝２０内部の上端部分のポリシリコン薄膜２６を除去すると、各細溝２０内のポリシリコン薄膜２６は互いに分離され、図５(ｏ)に示すように、細溝２０の内部が、ポリシリコン薄膜２６の残存部分から成るゲート電極プラグによってそれぞれ充填される。このゲート電極プラグ２７は、細溝２０内のゲート絶縁膜２４で囲まれている。
【００５５】
次いで、図６(ｐ)に示すように、シリコン酸化膜１７を除去すると、処理基板１０のボディ層１３とオーミック領域１６とが露出される。この状態では、細溝２０内のゲート電極プラグ２７の表面や、ゲート絶縁膜２４の上端部も露出しており、ボディ層１３の表面と、オーミック領域１６の表面と、ゲート電極プラグ２７の上端部と、ゲート絶縁膜２４の上端部とで構成される処理基板１０の表面は平坦になっている。
【００５６】
オーミック領域１６の平面形状と、細溝２０の開口部分の形状、即ちゲート電極プラグ２７の平面形状とは細長の長方形であり、互いに平行に交互に配置されている。
【００５７】
次いで、図６(ｑ)に示すように、オーミック領域１６の幅方向中央位置に、オーミック領域１６の幅よりも狭く、細長にパターニングされたレジスト膜２８を形成する。このレジスト膜２８の両側には、オーミック領域１６が露出している。
【００５８】
符号４４はレジスト膜２８が配置されていない露出面を示している。この状態で、図６(ｒ)に示すように、レジスト膜２８が形成された面にＮ型の不純物(ここでは砒素イオン：Ａｓ+)を照射すると、露出面４４内にＮ型不純物が注入され、オーミック領域１６とボディ層１３内部の表面近傍にＮ+型注入層３９が形成される。このＮ+型注入層３９は、レジスト膜２８と細溝２０との間に亘って形成されており、レジスト膜２８で覆われていない部分のオーミック領域１６とボディ層１３の表面部分にＮ+型注入層３９が形成されている。
【００５９】
レジスト膜２８を除去した後、熱処理を行うと、Ｎ+型注入層３９中の不純物が拡散され、図７(ｓ)に示すように、ボディ層１３とオーミック領域１６の表面近傍部分にＮ型のソース領域３０が形成される。
【００６０】
このソース領域３０は、少なくとも細溝２０の長手方向に沿った方向に伸びており、従って、少なくとも細溝２０の長手方向の両側にはソース領域３０の表面が露出されている。
【００６１】
Ｎ+型注入層３９中の不純物は横方向拡散し、オーミック領域１６の表面を侵食するが、横方向拡散の量は少ないため、レジスト膜２８が位置していた部分の幅方向中央の表面にはオーミック領域１６が残り、その表面が露出している。
【００６２】
また、Ｎ+型注入層３９は、細溝２０の側面に形成されたゲート絶縁膜２４に接しており、Ｎ型の不純物はゲート絶縁膜２４の内部には拡散しないため、ソース領域３０は、ゲート絶縁膜２４の上端部からソース領域３０の拡散深さの分だけ、ゲート絶縁膜２４と接触している。従って、この状態では、ソース領域３０の底面とドレイン層１２の上端部との間のゲート絶縁膜２４は、ボディ層１３と接触しており、その部分のゲート絶縁膜２４とボディ層１３の界面が所謂チャネル領域になる。
【００６３】
次に、図７(ｔ)に示すように、ＣＶＤ法により、処理基板１０全面にシリコン酸化膜から成る層間絶縁膜３１を全面成膜し、図７(ｕ)に示すように、該層間絶縁膜３１の表面にパターニングしたレジスト膜３２を形成する。
【００６４】
このレジスト膜３２には、パターニングによって細溝２０の間の位置に細長の開口３５が形成されており、レジスト膜３２は、少なくとも細溝２０の上部に配置されている。
【００６５】
開口３５の底面には層間絶縁膜３１が露出しており、エッチングを行うと、図８（ｖ）に示すように、層間絶縁膜３１の開口３５の底面の部分が除去され、層間絶縁膜３１に、レジスト膜３２の開口３５と同じ平面パターンの開口３６が形成される。
【００６６】
層間絶縁膜３１の開口３５の底面には、幅方向の中央にオーミック領域１６が露出しており、その両側位置にソース領域３０が露出している。開口３５の底面には、ゲート電極プラグ２７の上端は露出していない。
【００６７】
次に、レジスト膜３２を除去した後、処理基板１０の開口３６を有する側の面に、蒸着法やスパッタリング法によってアルミニウム薄膜を形成し、パターニングし、ソース電極膜とゲート電極膜を形成する。ゲート電極膜とソース電極膜は、互いに分離されており、異なる電圧が印加できるようになっている。図８(ｗ)の符号３７はソース電極膜を示している。
【００６８】
ソース電極膜３７は、開口３６底面において、ソース領域３０とオーミック領域１６とに接続されている。ソース電極膜３７は、層間絶縁膜３１によってゲート電極プラグ２７から絶縁されている。
【００６９】
他方、ゲート電極膜は、各細溝２０内のゲート電極プラグ２７に接続されており、各細溝２０内のゲート電極プラグ２７には、ゲート電極膜に印加された電圧が印加されるようになっている。
【００７０】
次に、図８(ｘ)に示すように、ソース電極膜３７やゲート電極膜の表面にシリコン酸化物薄膜等から成る絶縁性保護膜３８を形成し、パターニングしてソース電極膜３７とゲート電極膜の一部を露出させた後、処理基板１０の裏面に金属薄膜を形成し、その金属薄膜でドレイン電極膜２５を構成させ、パワーＭＯＳＦＥＴ型のトランジスタ２を得る。このドレイン電極膜２５は、半導体基板１１とオーミック接合を形成している。
【００７１】
このようなトランジスタ２では、１枚の処理基板１０中に複数個形成されており、ダイシング工程により、トランジスタ２を１個ずつ切り離した後、ゲート電極膜、ソース電極膜３７、及びドレイン電極膜２５を金属端子に接続し、樹脂封止するとパッケージ化されたトランジスタ２が得られる。
【００７２】
金属端子を電源や電気回路に接続することにより、ソース電極膜３７を接地電位に接続し、ドレイン電極膜２５に正電圧を印加した状態で、ゲート電極膜に電圧を印加し、各細溝２０内のゲート電極プラグ２７に閾電圧以上の大きさの正電圧を印加すると、チャネル領域(ボディ層１３とゲート絶縁膜２４の界面)にＮ型の反転層が形成され、ソース領域３０とドレイン層１２とが反転層によって接続され、ドレイン層１２からソース領域３０に向けて電流が流れる。この状態では、トランジスタ２は導通状態にある。
【００７３】
その状態から、各ゲート電極プラグ２７をソース電位と同じ電位にすると、反転層は消滅し、電流は流れなくなる。この状態ではトランジスタ２は遮断状態にある。
【００７４】
トランジスタ２が遮断状態にあり、ドレイン電極膜２５とソース電極膜３７の間に大きな電圧が印加された状態では、ボディ層１３とドレイン層１２とで構成されるＰＮ接合が逆バイアスされ、ボディ層１３内とドレイン層１２内に空乏層が広がる。
【００７５】
細溝２０の底部に半導体エピタキシャル成長物から成る充填物２２が配置されており、その充填物２２の導電型はドレイン層１２の導電型とは逆になっている。充填物２２は、ドレイン層１２とは電気的に接続されていないから、ボディ層１３内に空乏層が広がるときには充填物２２内にも空乏層が広がるようになっている。
【００７６】
図９の符号４８は、Ｐ型のボディ層１３と充填物２２と、Ｎ型のドレイン層１２との間に形成されるＰＮ接合から、ドレイン層１２内に広がる空乏層の端部を示しており、符号４９は、充填物２２とドレイン層１２との間に形成されるＰＮ接合から充填物２２内に広がった空乏層の端部を示している。
【００７７】
この図９の状態から、ドレイン電極膜２５とソース電極膜３７の間の電圧が更に大きくなると、充填物２２は完全に空乏化する。
【００７８】
本発明のトランジスタ２では、充填物２２間の距離及び充填物２２の幅と、充填物２２の濃度及びドレイン層１２の濃度とが、最適値に設定されることで、ドレイン電極膜２５とソース電極膜３７の間に、充填物２２が完全に空乏化する電圧が印加されたときには、細溝２０及び充填物２２間に位置する部分のドレイン層１２も完全に空乏化するようになっている。
【００７９】
ドレイン層１２の、充填物２２間に位置する部分が完全に空乏化した状態では、ドレイン層１２内に広がった空乏層の内部の電界強度は深さ方向で一定値になっている。
【００８０】
この状態のトランジスタ２の内部の位置と電界強度の関係を図１０のグラフに示す。この図１０のグラフは、細溝２０の間の位置であって、ソース領域３０と、ボディ層１３と、ドレイン層１２とを通るＡ−Ａ線に沿った方向の電界強度である。
【００８１】
この場合、充填物２２内にボイドが存在すると、その部分で耐圧が低下するが、本発明のトランジスタ２では、｛１ ０ ０｝面から等速度でエピタキシャル成長した半導体結晶によって充填物２２が構成されており、ボイドが存在しないため耐圧の低下が生じない。
【００８２】
以上は、電界効果ＭＯＳトランジスタ型の実施例について説明したが、本発明はそれに限定されるものではない。
【００８３】
図１５の符号３は、本発明の他の例であるＰＮ接合型のＩＧＢＴを示している。この図１５では、図８(ｘ)に示したトランジスタ２と同じ部材には同じ符号を付してある。このトランジスタ３(及び後述する図１６のトランジスタ４)の細溝２０の側面及び底面は、｛１ ０ ０｝面であり、細溝２０内に充填された充填物２２は、｛１ ０ ０｝面からエピタキシャル成長した半導体単結晶であり、平面パターンは図１１のように、複数の細溝２０が平行に配置されており、各細溝２０の内容積は、図１２に示したように、直方体によって構成されている。
【００８４】
図１５のトランジスタ３が図８(ｘ)のトランジスタ２と異なる部分は、図８(ｘ)のトランジスタ２の処理基板１０は、エピタキシャル成長法により、Ｎ型(第１の導電型)のドレイン層１２がＮ型の半導体単結晶である半導体基板１１上に形成されていたが、図１５のトランジスタ３のＮ型(第１の導電型)の処理基板７１では、Ｎ型のドレイン層１２は、エピタキシャル成長法により、Ｐ型の半導体基板４５上に形成されている。
【００８５】
図１５の符号４６は、Ｐ型の半導体基板４５表面に形成された金属薄膜から成るコレクタ電極を示しており、このコレクタ電極４６は、Ｐ型の半導体基板４５とオーミック接合を形成している。
【００８６】
このようなトランジスタ３では、半導体基板４５からドレイン層１２内に少数キャリアが注入され、ドレイン層１２の伝導度が変調する結果、導通状態におけるドレイン層１２の抵抗値は、ＭＯＳＦＥＴ型のトランジスタ２よりも小さくなる。
【００８７】
次に、図１６のトランジスタ４を説明する。このトランジスタ４は、本発明の一例のショットキー接合型のＩＧＢＴであり、図１５のトランジスタ３の場合と同様に、図８(ｘ)と同じ部材には同じ符号を付して説明を省略する。
【００８８】
図１６のトランジスタ４の処理基板７２は、高抵抗のＮ型(第１の導電型)ドレイン層１２の表面に、金属薄膜から成るショットキー電極４７が形成されている。
【００８９】
このショットキー電極４７は、ドレイン層１２とショットキー接合を形成しており、ショットキー電極４７とドレイン層１２との間には、ショットキー電極４７がアノード電極となり、ドレイン層１２がカソード電極となるダイオードが形成されている。
【００９０】
このようなトランジスタ４では、ショットキー電極４７からドレイン層１２内に少数キャリアが注入され、ドレイン層１２の伝導度変調が生じ、動作状態におけるドレイン層１２の抵抗値が小さくなる。但し、その抵抗値は、図１５に示したＰＮ接合型のＩＧＢＴよりも大きい。
【００９１】
上記各トランジスタ２〜４では、細溝２０内の充填物２２はソース電極膜３７やゲート電極プラグ２７やドレイン電極膜２５、コレクタ電極４６又はショットキー電極４７には接続されておらず、浮遊電位に置かれていたが、各細溝２０内の充填物２２をソース電極膜３７に接続し、充填物２２にソース領域３０と同じ電圧が印加されるようにしてもよい。
【００９２】
但し、充填物２２を浮遊電位に置いたときとソース電極膜３７に接続したときとは、空乏層の拡がり方が少し異なる。
【００９３】
充填物２２を浮遊電位に置いたときには、ボディ層１３とドレイン層１２の界面のＰＮ接合からドレイン層１２内に広がった空乏層の端部が充填物２２に達したときに、充填物２２のうちの空乏層の端部と接する部分は、ドレイン電極膜２５の電位と同じ電位になる。
【００９４】
そして、ドレイン電極膜２５とソース電極膜３７の間の電位差がそれ以上大きくなると、空乏層は充填物２２の内部にも生じるようになる。
【００９５】
それに対し、充填物２２をソース電極膜３７に接続した場合には、充填物２２はソース電極膜３７と同じ電位であり、ドレイン電極膜２５とソース電極膜３７の間に電圧が印加され、充填物２２とドレイン層１２との間のＰＮ接合が逆バイアスされると、空乏層は充填物２２の内部に直ちに発生する。
【００９６】
いずれにしろ、充填物２２内が完全に空乏化すると共に、充填物２２間に位置する部分のドレイン層１２が空乏化するとき、ボディ層１３とドレイン層１２との界面のＰＮ接合から充填物２２の底面までの電界強度Ｅは、図１０に示すように一定になる。
【００９７】
このため、従来のように集中的に強度の強い電界が加わらず、従来構造のトランジスタと同じ電圧を印加した場合には、ボディ層１３とドレイン層１２との界面から充填物２２の底面までには、従来構造のトランジスタよりも小さい電界が加わるので、従来よりも耐圧が高くなる。
【００９８】
以上は、実施例としてトランジスタ２〜４を説明したが、本発明はトランジスタに限定されるものではなく、ダイオードも含まれる。
【００９９】
図１８(ｆ)の符号５は、本発明の一例のダイオードを示している。このダイオード５の製造工程を説明すると、先ず、図１７(ａ)に示すように、Ｎ+型の半導体基板５１と、該半導体基板５１上に配置されたＮ-型の主半導体層５２とを有する処理基板５０を用意し、主半導体層５２表面に細長の細溝５３を形成する。
【０１００】
この細溝５３の配置状態も、図１１に示した細溝２０と同様に、複数の細溝５３が互いに平行に配置されており、各細溝５３の内容積は、図１２の細溝２０と同様に、直方体によって構成されている。
【０１０１】
半導体基板５１はＮ型の不純物が高濃度にドープされたシリコン等の半導体単結晶から成り、主半導体層５２はＮ型の不純物が少量ドープされ、エピタキシャル成長法によって形成された半導体単結晶によって構成されている。
【０１０２】
細溝５３の開口の形状は長方形であり、細溝５３の四側面は主半導体層５２の表面に対して垂直になっている。また、細溝５３の底面は、主半導体層５２の表面と平行になっている。
【０１０３】
細溝５３の側面及び底面は、｛１ ０ ０｝面であり、処理基板５０の細溝５３が形成された面にシリコンがエピタキシャル成長すると、図１７(ｃ)に示すように、細溝５３内は、シリコンエピタキシャル層５５によって充填される。エピタキシャル成長の際にはＰ型の不純物が添加され、シリコンエピタキシャル層５５はＰ型になっている。
【０１０４】
この状態では、細溝５３間に露出する主半導体層５２の表面にも、シリコンエピタキシャル層５５は成長しており、図１８(ｄ)に示すように、主半導体層５２表面が露出するまでシリコンエピタキシャル層５５をエッチングすると、各細溝５３内部に、シリコンエピタキシャル層５５の残部によって構成された充填物５７が形成される。主半導体層５２表面が露出した状態では、各細溝５３内の充填物５７は、互いに分離されている。
【０１０５】
次に、処理基板５０の充填物５７及び主半導体層５２が露出する側の表面に金属薄膜を形成し、不要部分をエッチング除去し、その金属薄膜の残部で第１の電極５９を形成する。
【０１０６】
この第１の電極５９は、主半導体層５２とはショットキー接合を形成し、充填物５７とはオーミック接合を形成している。充填物５７の導電型と主半導体層５２の導電型とは互いに反対になっており、主半導体層５２と充填物５７との間にはＰＮ接合が形成されている。
【０１０７】
次に、図１８(ｆ)に示すように、半導体基板５１の表面に、半導体基板５１とオーミック接合する金属膜を形成し、その金属膜によって第２の電極６０を構成させる。
【０１０８】
このダイオード５では、第２の電極６０に負電圧、第１の電極５９に正電圧を印加すると、第１の電極５９と主半導体層５２との間のショットキー接合が順バイアスされ、第１の電極５９から第２の電極６０に向けて電流が流れる。
【０１０９】
このとき、充填物５７と主半導体層５２との間のＰＮ接合も順バイアスされるが、ＰＮ接合の障壁高さはショットキー接合の障壁高さよりも高いので、ＰＮ接合には電流は流れないか、流れても僅かである。
【０１１０】
それとは逆に、第２の電極６０に正電圧、第１の電極５９に負電圧を印加すると、第１の電極５９と主半導体層５２との間のショットキー接合と、充填物５７と主半導体層５２との間のＰＮ接合が逆バイアスされ、電流は流れなくなる。
【０１１１】
このとき、ショットキー接合とＰＮ接合の両方から主半導体層５２内に空乏層が広がる。図１９の符号６１は、ショットキー接合面及びＰＮ接合面から主半導体層５２内に広がる空乏層の端部を示しており、同図の符号６２は、ＰＮ接合面から充填物５７内に広がる空乏層の端部を示している。
【０１１２】
このダイオード５では、充填物５７の幅及び間隔と、その濃度と、主半導体層５２の濃度とが最適値に設定されることで、充填物５７の内部が完全に空乏化するときに、主半導体層５２内部の空乏層の端部の、ＰＮ接合から横方向に広がった部分同士が接触するようになっている。
【０１１３】
このように、本発明のダイオード５でも、主半導体層５２内に広がった空乏層の内部の電界強度は、深さ方向で一定値になっている。
【０１１４】
以上は、トランジスタとダイオードに属する本発明の実施例について説明したが、本発明の半導体装置は、溝内が半導体のエピタキシャル成長物で充填された半導体装置に広く用いることが可能である。
【０１１５】
なお、以上の例では、Ｎ型が第１導電型であり、Ｐ型が第２導電型であったが、Ｎ型とＰ型をそっくり入れ替え、Ｐ型を第１導電型とし、Ｎ型を第２導電型としたトランジスタ又はダイオードも本発明に含まれることは言うまでもない。
【０１１６】
【発明の効果】
導通抵抗が小さく、高耐圧のトランジスタとダイオードが得られる。
【図面の簡単な説明】
【図１】(ａ)〜(ｃ)：本発明の一実例のトランジスタの製造工程を説明するための図(１)
【図２】(ｄ)〜(ｆ)：本発明の一実例のトランジスタの製造工程を説明するための図(２)
【図３】(ｇ)〜(ｉ)：本発明の一実例のトランジスタの製造工程を説明するための図(３)
【図４】(ｊ)〜(ｌ)：本発明の一実例のトランジスタの製造工程を説明するための図(４)
【図５】(ｍ)〜(ｏ)：本発明の一実例のトランジスタの製造工程を説明するための図(５)
【図６】(ｐ)〜(ｒ)：本発明の一実例のトランジスタの製造工程を説明するための図(６)
【図７】(ｓ)〜(ｕ)：本発明の一実例のトランジスタの製造工程を説明するための図(７)
【図８】(ｖ)〜(ｘ)：本発明の一実例のトランジスタの製造工程を説明するための図(８)
【図９】本発明のトランジスタ内部の空乏層の状態を説明するための図
【図１０】本発明のトランジスタ内部の電界強度の分布を説明するための図
【図１１】本発明のトランジスタ及びダイオードの細溝の配置を説明するための平面図
【図１２】本発明のトランジスタ及びダイオードの細溝の立体形状を説明するための斜視図
【図１３】細溝の側面に｛１ ０ ０｝を露出させた本発明のトランジスタの充填物の断面顕微鏡写真
【図１４】細溝の側面に｛１ １ ０｝を露出させたトランジスタの充填物の断面顕微鏡写真
【図１５】ＰＮ接合型ＩＧＢＴである本発明のトランジスタの一例を示す図
【図１６】ショットキー接合型ＩＧＢＴである本発明のトランジスタの一例を示す図
【図１７】(ａ)〜(ｃ)：本発明のダイオードの製造工程を説明するための図(１)
【図１８】(ｄ)〜(ｆ)：本発明のダイオードの製造工程を説明するための図(２)
【図１９】本発明のダイオード内部の空乏層の状態を説明するための図
【図２０】従来技術のトランジスタを説明するための図
【図２１】充填物を有するトランジスタを説明するための図
【符号の説明】
２〜４……トランジスタ
５……ダイオード
１１、４５……半導体基板
１２……ドレイン層
１３……ボディ層
２０、５３……細溝
２２、５７……充填物
２４……ゲート絶縁膜
２７……ゲート電極プラグ
３０……ソース領域
４６……コレクタ電極
４７……ショットキー電極

Claims (8)

  1. 第１導電型のドレイン層と、
    前記ドレイン層と接して配置された第２導電型のボディ層と、
    前記ボディ層内に配置され、前記ドレイン層とは離間した第１導電型のソース領域と、
    前記ボディ層と前記ドレイン層とに亘って形成され、底面が前記ドレイン層内に位置する有底の細溝の前記ボディ層内に形成された前記細溝の内周面に形成されたゲート絶縁膜と、
    前記細溝内の前記ゲート絶縁膜と接触して配置されたゲート電極プラグとを有し、
    前記ゲート電極プラグに印加された電圧により、前記ゲート絶縁膜と前記ボディ層との間の界面に反転層が形成され、前記ソース領域と前記ドレイン層とが前記反転層によって接続されるトランジスタを製造する製造方法であって、
    底面と四側面に｛１ ０ ０｝面が露出する複数の直方体の前記細溝に、エピタキシャル成長によって、第２導電型のシリコン単結晶を成長させ、前記ドレイン層内に前記シリコン単結晶から成り、上端部が前記ボディ層と前記ドレイン層の境界よりも低い充填物を形成するトランジスタ充填物形成工程を有し、
    前記トランジスタ充填物形成工程では、前記充填物間の距離と、前記充填物の幅と、前記充填物の濃度と、前記ドレイン層の濃度とを、前記ドレイン層と前記ソース領域との間に、前記充填物が完全に空乏化する電圧が印加されたときには、前記充填物間に位置する部分の前記ドレイン層が完全に空乏化するように設定するトランジスタの製造方法。
  2. 前記充填物は、浮遊電位に置く請求項１記載のトランジスタの製造方法。
  3. 前記充填物は、前記ソース領域に電気的に接続する請求項１記載のトランジスタの製造方法。
  4. 前記ドレイン層のうち、前記ボディ層が位置する面とは反対側の面には第１導電型の半導体基板を有し、
    前記半導体基板表面には、該半導体基板とオーミック接続されたドレイン電極を設ける請求項１乃至請求項３のいずれか１項記載のトランジスタの製造方法。
  5. 前記ドレイン層のうち、前記ボディ層が位置する面とは反対側の面には第２導電型のコレクタ層を設け、
    前記コレクタ層表面には、該コレクタ層とオーミック接続されたコレクタ電極を設ける請求項１乃至請求項３のいずれか１項記載のトランジスタの製造方法。
  6. 前記ドレイン層のうち、前記ボディ層が位置する面とは反対側の面に、該ドレイン層とショットキー接合を形成するショットキー電極を設ける請求項１乃至請求項３のいずれか１項記載のトランジスタの製造方法。
  7. 第１導電型の主半導体層に形成され、底面と四側面に｛１ ０ ０｝面が露出する直方体の細溝に、エピタキシャル成長によって第２導電型の不純物が添加された充填物を形成するダイオード充填物形成工程と、
    前記主半導体層の表面と前記充填物の表面の両方に接触し、前記主半導体層とはショットキー接合を形成するショットキー電極を形成する電極形成工程と、を有し、
    前記ダイオード充填物形成工程では、前記ショットキー接合と、前記充填物と前記主半導体層との間のＰＮ接合とに逆バイアスされる電圧が印加され、前記充填物の内部が完全に空乏化するときに、前記主半導体層の内部の空乏層の端部のうち、前記充填物と前記主半導体層とが形成するＰＮ接合から横方向に広がった部分同士が接触するように、充填物の幅及び間隔と、濃度と、前記主半導体層の濃度とを設定するダイオードの製造方法。
  8. 前記ショットキー電極は、前記充填物とはオーミック接続させる請求項７記載のダイオードの製造方法。
JP2001260869A 2001-08-30 2001-08-30 トランジスタの製造方法、ダイオードの製造方法 Expired - Lifetime JP4865166B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001260869A JP4865166B2 (ja) 2001-08-30 2001-08-30 トランジスタの製造方法、ダイオードの製造方法
US10/197,565 US7230298B2 (en) 2001-08-30 2002-07-18 Transistor having narrow trench filled with epitaxially-grown filling material free of voids
EP02016509A EP1289022A3 (en) 2001-08-30 2002-07-23 Power MOSFET transistor and Schottky diode
US11/785,808 US7855413B2 (en) 2001-08-30 2007-04-20 Diode with low resistance and high breakdown voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001260869A JP4865166B2 (ja) 2001-08-30 2001-08-30 トランジスタの製造方法、ダイオードの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011227832A Division JP2012069960A (ja) 2011-10-17 2011-10-17 エピタキシャルシリコン成長方法

Publications (2)

Publication Number Publication Date
JP2003069017A JP2003069017A (ja) 2003-03-07
JP4865166B2 true JP4865166B2 (ja) 2012-02-01

Family

ID=19088004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001260869A Expired - Lifetime JP4865166B2 (ja) 2001-08-30 2001-08-30 トランジスタの製造方法、ダイオードの製造方法

Country Status (3)

Country Link
US (2) US7230298B2 (ja)
EP (1) EP1289022A3 (ja)
JP (1) JP4865166B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
JP3914785B2 (ja) 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
EP1341238B1 (en) 2002-02-20 2012-09-05 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP3971670B2 (ja) 2002-06-28 2007-09-05 新電元工業株式会社 半導体装置
KR100958561B1 (ko) 2002-10-04 2010-05-17 신덴겐코교 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법
JP5299373B2 (ja) * 2003-01-16 2013-09-25 富士電機株式会社 半導体素子
JP4133548B2 (ja) * 2003-04-25 2008-08-13 新電元工業株式会社 半導体装置
JP4498796B2 (ja) * 2004-03-29 2010-07-07 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3689419B1 (ja) * 2004-03-29 2005-08-31 新電元工業株式会社 半導体装置、半導体装置の製造方法
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
JP5178030B2 (ja) * 2007-03-16 2013-04-10 新電元工業株式会社 半導体装置の検査方法および検査装置
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8421148B2 (en) * 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
US8084813B2 (en) * 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
US9601328B2 (en) 2009-10-08 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Growing a III-V layer on silicon using aligned nano-scale patterns
DE102011003456A1 (de) * 2011-02-01 2012-08-02 Robert Bosch Gmbh Halbleiteranordnung mit reduziertem Einschaltwiderstand
JP5708550B2 (ja) * 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
JP2016025177A (ja) * 2014-07-18 2016-02-08 トヨタ自動車株式会社 スイッチング素子
CN105632931B (zh) 2014-11-04 2020-04-28 台湾积体电路制造股份有限公司 半导体器件的制造方法及半导体器件
US9640497B1 (en) * 2016-06-30 2017-05-02 Semiconductor Components Industries, Llc Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods
DE102017207848A1 (de) * 2017-05-10 2018-11-15 Robert Bosch Gmbh Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten
DE102017207846A1 (de) * 2017-05-10 2018-11-15 Robert Bosch Gmbh Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten
CN107919399A (zh) * 2017-12-13 2018-04-17 深圳市晶特智造科技有限公司 半超结器件及其制造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4219835A (en) * 1978-02-17 1980-08-26 Siliconix, Inc. VMOS Mesa structure and manufacturing process
US4231823A (en) * 1978-12-13 1980-11-04 H. C. Price Co. Method and apparatus for centering two concentric cylinders
US4219823A (en) * 1979-09-17 1980-08-26 International Business Machines Corporation Image inclination control for bi-directional ink jet printers
JPS598375A (ja) 1982-07-05 1984-01-17 Matsushita Electronics Corp 縦型構造電界効果トランジスタ
JPS61296760A (ja) * 1985-06-26 1986-12-27 Hitachi Ltd 半導体装置
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JPH0783118B2 (ja) * 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5166760A (en) * 1990-02-28 1992-11-24 Hitachi, Ltd. Semiconductor Schottky barrier device with pn junctions
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
EP0732734B1 (en) * 1995-03-13 2003-05-14 Raytheon Company Method of making a self-aligned static induction transistor
JPH098301A (ja) * 1995-04-20 1997-01-10 Toshiba Corp 電力用半導体装置
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
WO1998035390A1 (en) * 1997-02-07 1998-08-13 Cooper James Albert Jr Structure for increasing the maximum voltage of silicon carbide power transistors
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
JP3395603B2 (ja) * 1997-09-26 2003-04-14 株式会社豊田中央研究所 横型ｍｏｓ素子を含む半導体装置
JP3329707B2 (ja) * 1997-09-30 2002-09-30 株式会社東芝 半導体装置
DE19820734A1 (de) * 1998-05-11 1999-11-18 Dieter Silber Unipolarer Halbleitergleichrichter
GB9826041D0 (en) * 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
US6204097B1 (en) 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
JP2001085686A (ja) * 1999-09-13 2001-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
JP2001102576A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置
JP4164962B2 (ja) * 1999-10-08 2008-10-15 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP2001127289A (ja) * 1999-10-28 2001-05-11 Denso Corp 半導体装置および半導体装置の製造方法
JP4246334B2 (ja) * 1999-11-01 2009-04-02 新電元工業株式会社 電界効果トランジスタ
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP4363736B2 (ja) 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
KR100485855B1 (ko) * 2001-02-01 2005-04-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4837236B2 (ja) * 2001-04-04 2011-12-14 三菱電機株式会社 半導体装置
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法

Also Published As

Publication number Publication date
EP1289022A2 (en) 2003-03-05
US7855413B2 (en) 2010-12-21
US7230298B2 (en) 2007-06-12
EP1289022A3 (en) 2008-07-02
JP2003069017A (ja) 2003-03-07
US20030042555A1 (en) 2003-03-06
US20070194364A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4865166B2 (ja) トランジスタの製造方法、ダイオードの製造方法
US10403749B2 (en) Method of manufacturing semiconductor device
US5929481A (en) High density trench DMOS transistor with trench bottom implant
EP0580452B1 (en) Field effect trench transistor having lightly doped epitaxial region on the surface portion thereof
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
US6867456B2 (en) Semiconductor device having high breakdown voltage without increased on resistance
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
KR101437480B1 (ko) 기판에 대한 상면 콘택을 형성하기 위한 방법 및 구조물
US11437508B2 (en) Semiconductor device
KR20040053338A (ko) 다결정 실리콘 소스 접점 구조를 가진 트렌치ｍｏｓｆｅｔ 디바이스
JP7155641B2 (ja) 半導体装置
WO2019044922A1 (ja) 炭化珪素半導体装置およびその製造方法
US20220130998A1 (en) Power semiconductor devices including angled gate trenches
JP3998454B2 (ja) 電力用半導体装置
JP2003086800A (ja) 半導体装置及びその製造方法
JP7316746B2 (ja) 半導体装置および半導体装置の製造方法
US9508711B2 (en) Semiconductor device with bipolar junction transistor cells
US20110068390A1 (en) Semiconductor device and method for manufacturing same
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
US20240088215A1 (en) Trench mosfet device and manufacturing method therefor
JP2004200441A (ja) 半導体装置とその製造方法
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP4133565B2 (ja) トランジスタとその製造方法、及びダイオード
JP2013251467A (ja) 半導体装置および半導体装置の製造方法
JP2021150405A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111017

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4865166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term