JP6184352B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6184352B2
JP6184352B2 JP2014052704A JP2014052704A JP6184352B2 JP 6184352 B2 JP6184352 B2 JP 6184352B2 JP 2014052704 A JP2014052704 A JP 2014052704A JP 2014052704 A JP2014052704 A JP 2014052704A JP 6184352 B2 JP6184352 B2 JP 6184352B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
electrode
semiconductor region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014052704A
Other languages
English (en)
Other versions
JP2015177058A (ja
Inventor
常雄 小倉
常雄 小倉
知子 末代
知子 末代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014052704A priority Critical patent/JP6184352B2/ja
Priority to TW103121985A priority patent/TW201535721A/zh
Priority to KR1020140088234A priority patent/KR20150107560A/ko
Priority to CN201410447635.6A priority patent/CN104916663A/zh
Priority to US14/483,775 priority patent/US9224844B2/en
Publication of JP2015177058A publication Critical patent/JP2015177058A/ja
Application granted granted Critical
Publication of JP6184352B2 publication Critical patent/JP6184352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Description

本発明の実施形態は、半導体装置に関する。
近年、インバータなどの電力変換装置に用いられる半導体装置としてＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオード等が用いられている。ダイオードは、一般にＩＧＢＴと逆並列に接続され、還流用ダイオードとして用いられる。このため、ダイオードは、ＦＷＤ（Free Wheeling Diode）と呼ばれることもある。
インバータなどの電力変換装置の特性改善には、ＩＧＢＴの特性改善と並行してＦＷＤの特性改善が重要になっている。ＦＷＤの重要な特性としては、オン電圧（すなわち、導通状態での電圧降下）、リカバリー時間（すなわち、リカバリー時のリカバリー電流の消滅時間）およびリカバリー時の安全動作領域（すなわち、リカバリー電流が流れている状態で電圧が印加されても破壊しない領域）等がある。また、リカバリー時の電流・電圧振動は少ないほうがより望ましい。このなかでも、リカバリー時間を短縮しつつ、リカバリー時の安全動作領域を広くすることは重要である。
特許第４８９３６０９号公報 特開２０１０−０６７９０１号公報
リカバリー時間が短い半導体装置を提供することである。
実施形態の半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられ、前記第１電極に接する第１導電形の第１半導体層と、前記第１半導体層と前記第２電極との間に設けられ、一部が前記第２電極に接する第２導電形の第１半導体領域と、前記第１半導体領域と前記第２電極との間に設けられ、前記第２電極に接し、前記第１半導体領域の不純物濃度よりも不純物濃度が高い第２導電形の第２半導体領域と、一端が前記第２電極に接し、他端が前記第１半導体層に位置し、前記第２電極に沿って前記第１電極から前記第２電極に向かう第１方向に延在する絶縁層と、前記第２電極に接し、前記第２電極から前記第１半導体層にまで達し、前記第１方向に交差する第２方向に延在する領域と、を備える。前記第１半導体領域は、前記第２電極に接しない部分において、前記第１半導体層と前記第２半導体領域との間に設けられる。前記第１半導体領域及び前記第２半導体領域は、前記第２電極に接する部分において、前記第２方向に沿って交互に配置される。前記第１方向および前記第２方向に交差する第３方向において、前記絶縁層は、前記第２半導体領域と前記領域の間に設けられている。前記第２半導体領域の少なくとも一部は、前記絶縁層に接している。
図１は、第１実施形態に係る半導体装置の模式的立体図である。 図２（ａ）および図２（ｂ）は、第１実施形態に係る半導体装置の模式的断面図であり、図２（ｃ）は、その半導体装置の模式的平面図である。 図３（ａ）および図３（ｂ）は、第１実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。 図４（ａ）および図４（ｂ）は、第１実施形態に係る半導体装置のリカバリー状態の動作を表す模式的断面図である。 図５（ａ）および図５（ｂ）は、第１実施形態の第１変形例に係る半導体装置の模式的断面図であり、図５（ｃ）は、その半導体装置の模式的平面図であり、図５（ｄ）は、第１変形例のさらに別の半導体装置の模式的平面図である。 図６（ａ）および図６（ｂ）は、第１実施形態の第２変形例に係る半導体装置の模式的断面図である。 図７は、第１実施形態の第３変形例に係る半導体装置の模式的断面図である。 図８は、第２実施形態に係る半導体装置の模式的立体図である。 図９（ａ）は、第２実施形態に係る半導体装置の模式的断面図であり、図９（ｂ）は、第２実施形態に係る半導体装置の模式的平面図である。 図１０（ａ）および図１０（ｂ）は、第２実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。 図１１（ａ）は、第２実施形態に係る半導体領域の模式的断面図であり、図１１（ｂ）は、第２実施形態に係る半導体領域の不純物濃度プロファイルを表すグラフである。 図１２は、参考例に係る半導体装置のリカバリー状態の動作を表す模式的断面図である。 図１３（ａ）および図１３（ｂ）は、第２実施形態の第１変形例に係る半導体装置の模式的断面図であり、図１３（ｃ）は、その半導体装置の模式的平面図である。 図１４（ａ）および図１４（ｂ）は、第２実施形態の第２変形例に係る半導体装置の模式的断面図である。 図１５は、第２実施形態の第３変形例に係る半導体装置の模式的断面図である。 図１６（ａ）は、第３実施形態に係る半導体装置の模式的断面図であり、図１６（ｂ）は、第３実施形態に係る半導体装置の模式的平面図である。 図１７（ａ）は、第３実施形態の変形例に係る半導体装置の模式的断面図であり、図１７（ｂ）は、第３実施形態の変形例に係る半導体装置の模式的平面図である。 図１８は、第４実施形態に係る半導体装置の模式的平面図である。 図１９は、第５実施形態の第１例に係る半導体装置の模式的断面図である。 図２０は、第５実施形態の第２例に係る半導体装置の模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の模式的立体図である。
図２（ａ）および図２（ｂ）は、第１実施形態に係る半導体装置の模式的断面図であり、図２（ｃ）は、その半導体装置の模式的平面図である。
図２（ａ）には、図２（ｃ）のＡ−Ａ’断面が表され、図２（ｂ）には、図２（ｃ）のＢ−Ｂ’断面が表されている。図２（ａ）に示す範囲１ｕは、半導体装置１Ａの最小ユニットの範囲である。最小ユニットをもって、半導体装置１Ａは、後述する作用効果を奏する。
第１実施形態に係る半導体装置１Ａは、基本的には、ｐｉｎ（p-intrinsic-n）ダイオードの一種である。半導体装置１Ａは、例えば、インバータ回路などの還流用ダイオードとして用いられる。
半導体装置１Ａは、カソード電極１０（第１電極）と、アノード電極１１（第２電極）と、ｎ＋形の半導体層２０と、ｎ形の半導体層２１と、ｐ形の半導体領域３０（第１半導体領域）と、ｐ＋形の半導体領域３１（第２半導体領域）と、接続領域１１ａと、絶縁層１２と、を備える。なお、半導体層２０と半導体層２１とをあわせて第１半導体層とする。
半導体層２０は、カソード電極１０とアノード電極１１との間に設けられている。半導体層２０は、カソード電極１０に接している。半導体層２０は、カソード電極１０にオーミック接触をしている。半導体層２１は、半導体層２０とアノード電極１１との間に設けられている。半導体層２１は、半導体層２０に接している。
ここで、半導体層２１に含まれる不純物元素の濃度は、半導体層２０がカソード電極１０に接する面における半導体層２０に含まれる不純物元素の濃度よりも低く設定してもよい。また、半導体層２１と半導体層２０との間に、ｎ形のバッファ層を設けてもよい（不図示）。このバッファ層の不純物濃度は、半導体層２１に含まれる不純物元素濃度と半導体層２０に含まれる不純物元素濃度との間の値である。
半導体領域３０は、半導体層２１とアノード電極１１との間に設けられている。半導体領域３０は、アノード電極１１および半導体層２１に接している。半導体領域３０においては、その表面がアノード電極１１に接触している。半導体領域３０の不純物濃度は、半導体領域３１に比べて低ければよく、アノード電極１１にショットキー接触をしていても、していなくてもよい。半導体領域３０の膜厚は、例えば、０．５μｍ（マイクロメータ）〜１０μｍである。
半導体領域３１は、半導体領域３０とアノード電極１１との間に設けられている。半導体領域３１は、複数設けられ、それぞれがカソード電極１０からアノード電極１１に向かう方向（例えば、Ｚ方向）に対して交差する方向（例えば、Ｙ方向）に延在している。さらに、それぞれの半導体領域３１は、Ｚ方向およびＹ方向に交差する方向（例えば、Ｘ方向）に配列されている。つまり、高濃度の半導体領域３１は、複数の領域となってＸ方向に並んでいる。
また、半導体領域３１は、半導体領域３０、アノード電極１１、および絶縁層１２に接している。つまり、半導体領域３１がアノード電極１１および絶縁層１２に接する部分以外は、半導体領域３０に接している。半導体領域３１の不純物濃度は、半導体領域３０の不純物濃度よりも高い。半導体領域３１は、アノード電極１１にオーミック接触をしている。半導体領域３１の膜厚は、例えば、０．１μｍ〜５μｍである。
例えば、半導体領域３１がアノード電極１１に接する面における半導体領域３１に含まれる不純物元素の濃度は、半導体領域３０がアノード電極１１に接する面における半導体領域３０に含まれる不純物元素の濃度よりも高い。
接続領域１１ａは、アノード電極１１に電気的に接している。接続領域１１ａは、アノード電極１１からカソード電極１０に向かって延び、半導体層２１にまで達している。絶縁層１２は、接続領域１１ａと半導体層２１との間、および接続領域１１ａと半導体領域３０、３１との間に設けられている。なお、接続領域１１ａを絶縁層１２と同じ材料の絶縁層で置き換えてもよい（以下の実施形態において同じ）。ここで、この絶縁層は、その一端がアノード電極１１に接し、その他端が半導体層２１に位置している。また、この絶縁層は、アノード電極１１に沿ってアノード電極１１からカソード電極１０に向かう方向に延在している。
接続領域１１ａおよび絶縁層１２は、例えば、Ｘ方向に延在している。接続領域１１ａおよび絶縁層１２は、例えば、Ｙ方向に配列されている。つまり、半導体装置１Ａを上面視した場合、接続領域１１ａと半導体領域３１とは交差している。
上述したように、半導体領域３１は、Ｘ方向に延在せず、例えば、Ｘ方向に交差するＹ方向に延在している。Ｘ方向においては、半導体領域３１が設けられている領域と、設けられていない領域とがある。例えば、半導体装置１Ａでは、隣り合う接続領域１１ａよって挟まれた部分がＸ方向において、半導体領域３１が配置されていない領域と、半導体領域３１が配置された領域とが交互に配列された構造になっている。つまり、半導体領域３１は、Ｘ方向に間引きされて配置されている。なお、半導体領域３１は、絶縁層１２に接している。
半導体装置１Ａの動作について説明する。
図３（ａ）および図３（ｂ）は、第１実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。
最初に、図３（ａ）により、カソード側からアノード側に流れる電子電流について説明する。ここで、図３（ａ）には、Ｘ−Ｚ平面で切断した半導体装置１Ａの断面が表されている。
オン状態においては、カソード・アノード間に順バイアスの電圧が印加される。すなわち、カソード電極１０の電位よりも、アノード電極１１の電位の方が高くなるようにカソード・アノード間に電圧が印加される。例えば、アノード電極１１が正極、カソード電極１０が負極である。
ここで、半導体層２０はカソード電極１０にオーミック接触をしている。従って、電子（ｅ）は、半導体層２０から半導体層２１を経由して半導体領域３０に到達する。
半導体領域３０は、アノード電極１１に抵抗性接触あるいはショットキー接触をしている。すなわち、この接触は、ｐ形半導体と金属による抵抗性接触あるいはショットキー接触である。このため、半導体領域３０とアノード電極１１との間は、正孔（ｈ）にとってはエネルギー障壁となるが、電子（ｅ）にとってはエネルギー障壁とはならない。
従って、電子（ｅ）は、半導体層２０から半導体層２１、および半導体領域３０を経由してアノード電極１１に流れ込む。これにより、カソード・アノード間には、電子電流１６が形成される。
次に、図３（ｂ）によりアノード側からカソード側に流れる正孔電流について説明する。 半導体領域３０とアノード電極１１との間は、電子（ｅ）にとってはエネルギー障壁とはならない。しかし、電子（ｅ）にとっては、ｐ形高濃度層である半導体領域３１と、ｐ形の低濃度層である半導体領域３０との間がエネルギー障壁となる。従って、半導体領域３１の直下の半導体領域３０にまで流れた電子（ｅ）は、半導体領域３１には流れ込み難くなる。
これにより、電子（ｅ）は、カソード側からアノード側の方向に流れた後、半導体領域３１付近にまで到達すると、その後は半導体領域３１の下方において横方向、すなわち、Ｙ方向に対して略平行な方向に移動する。
この電子（ｅ）の移動により、アノード電極１１に接触した半導体領域３１は正極になり、半導体領域３１の下方に位置する部分３０ａは、半導体領域３１に対して負極になるようにバイアスされる。
部分３０ａとアノード電極１１との間に形成されたバイアスによって、半導体領域３１の下方においては、半導体領域３０と半導体領域３１との間の正孔に対するエネルギー障壁が低くなる。これにより、半導体領域３１から半導体領域３０に正孔（ｈ）が注入される。この注入された正孔（ｈ）により正孔電流１５が形成される。
正孔電流１５は、半導体領域３１のＹ方向における幅、もしくは半導体領域３１とアノード電極１１との接触面積が大きくなるほど増大する。換言すれば、その幅もしくはその接触面積によって、アノード側からの正孔の注入量が調整される。
なお、オン状態では、半導体領域３０と半導体層２１との間に順バイアスが印加されている。従って、正孔および電子は、ｐｎ接合間を流れることは自明である。
このように、オン状態では、アノード側からカソード側に正孔が流れ、カソード側からアノード側に電子が流れる。ここで、アノード側では、半導体領域３１から正孔が注入するのに対して、半導体領域３０からは正孔の注入量が少なく、半導体領域３０は、電子の排出に主として寄与する。これにより、半導体装置１Ａでは、そのリカバリー速度が高速化する。
特に、半導体装置１Ａでは、Ｘ方向においては、半導体領域３１が設けられている領域と、設けられていない領域とがある分、半導体領域３１とアノード電極１１との接触面積が減少する。これにより、半導体装置１Ａでは、アノード側からの正孔の注入量が抑制されて、そのリカバリー速度が高速になる。
本実施形態のトレンチ構造においては、Ｙ方向に半導体領域３１を間引いても、トレンチ間の距離が１〜６μｍ程度であるので、十分に正孔を低注入化できない。そのため、Ｘ方向に半導体領域３１を間引く構造が効果的であることを初めて見出した。
このような間引きを実現するために有効な寸法例として、半導体領域３１の幅は、例えば、０．５〜５μｍであり、隣り合う半導体領域３１の中心と、半導体領域３１の中心間のＸ方向における距離（１ピッチ）は、１〜２０μｍである。
また、接続領域１１ａの中心と、この接続領域１１ａに隣り合う接続領域１１ａの中心との間の距離（１ピッチ）は、上述のように、例えば、１〜６μｍである。
図４（ａ）および図４（ｂ）は、第１実施形態に係る半導体装置のリカバリー状態の動作を表す模式的断面図である。
図４（ａ）には、アノード・カソード間に順方向のバイアスを印加していた状態から、逆方向のバイアスを印加したリカバリー時の状態が表されている。ここでは、アノード電極１１が負極、カソード電極１０が正極となるように、カソード・アノード間に電圧が印加される。
アノード・カソード間に順方向のバイアスを印加していた状態から、アノード・カソード間に逆方向のバイアスを印加すると、半導体層２１に存在する正孔（ｈ）は、アノード電極１１の側に移動する。また、半導体層２１に存在する電子（ｅ）はカソード電極１０の側に移動する。
逆バイアス印加時には、電子（ｅ）は、半導体層２０を経由してカソード電極１０に流れ込む。一方、正孔（ｈ）は、逆バイアス印加時には、半導体領域３１を経由してアノード電極１１に流れ込む。
リカバリー時に、電子がカソード電極１０に流れ、正孔がアノード電極１１に流れている状態では、半導体領域３０と半導体層２１との接合部を起点にして、空乏層が半導体層２１および半導体領域３０に拡がる。これにより、半導体装置１Ａにおけるアノード電極１１とカソード電極１０との間の導通はしだいに遮断される。但し、ｐｉｎダイオードにおいては、一般的にリカバリー時にｐｎ接合部のいずれかの箇所で電界集中が起こり、アバランシェが引き起こされる場合がある。第１実施形態では、このアバランシェによって引き起こされる弊害を抑制し、リカバリー時の安全動作領域を拡大している。
図４（ｂ）に、半導体装置１Ａのリカバリー状態の動作を示す。
例えば、接続領域１１ａおよび絶縁層１２の組をトレンチ領域と呼称した場合、半導体装置１Ａは、このトレンチ領域の下端において、トレンチ領域と半導体層２１との接合部が急峻に曲がる角部１３を有している。この角部１３にはリカバリー時に電界が集中し易くなる。これにより、角部１３の付近でアバランシェが起き易くなる。アバランシェによって発生した正孔（ｈ）の流れをアバランシェ電流１７とする。
ここで、半導体領域３１は、絶縁層１２に接している。つまり、半導体領域３１は、角部１３の少なくとも直上近傍に位置しているため、アバランシェによって発生した正孔（ｈ）は、半導体領域３１を経由してアノード電極１１に排出される。
また、角部１３は、半導体装置１Ａに複数になって設けられている。半導体装置１Ａにおいては、複数の角部１３のそれぞれでアバランシェが起き易くなるため、アバランシェが起きる箇所が分散される。従って、アバランシェ電流も、複数の角部１３のそれぞれ付近で分散される。そして、アバランシェ電流は複数の半導体領域３１のそれぞれを経由してアノード電極１１に排出される。これにより、リカバリー時の半導体装置１Ａの破壊耐量は増加する。
また、半導体装置１Ａでは、アバランシェ電流が優先的に半導体領域３１を経由してアノード電極１１に排出される。このため、半導体領域３０の不純物濃度をさらに下げてアノード側からの正孔の注入をさらに抑制することも可能になる。
また、リカバリー時に接続領域１１ａには、アノード電極１１と同じ負の電位が印加されるので、半導体領域３０には絶縁層１２に沿って、正孔濃度が増加した層１８が誘起される。この層１８は、正孔（ｈ）にとっては、抵抗が低い層になる。つまり、低抵抗の層１８の形成によって、正孔（ｈ）がアノード電極１１に排出される効率がさらに上昇する。このように、半導体領域３１がない領域でもアバランシェ電流がアノード電極に排出されるため、リカバリー時の破壊耐量を増大させることができる。
また、半導体装置１Ａでは、アノード電極１１と半導体領域３０との間に、ｎ形（もしくはｎ＋形）の半導体領域（以下、付加ｎ形層と呼ぶ）が設けられていない。このため、半導体装置１Ａには、ｎｐｎトランジスタ領域が存在せず、ｎｐｎトランジスタが駆動することによる弊害が生じることはない。すなわち、リカバリー時にはアノード電極１１が、カソード電極１０に対して負バイアスされるので、付加ｎ形層から電子が注入され、リカバリー電流が増大し、リカバリー損失が増大するという弊害がある。また、静耐圧を印加した時に空乏層はｎ形の半導体層２１のほぼ全域に広がるため付加ｎ形層、ｐ形半導体領域３０、ｎ形半導体層２０からなるｎｐｎトランジスタの電流増幅率が大きくなるために漏れ電流が大きくなるという弊害もある。
以上述べたように、第１実施形態に係る半導体装置１Ａによれば、リカバリー速度の高速化およびリカバリー時の破壊耐量の増加、すなわち、安全動作領域の拡大を両立させることができる。このように、トレンチ領域を有し本実施形態特有のアノード構造を適用することによりアノードからの正孔注入量の低減による高速化とリカバリー時の破壊耐量の向上を同時に図れることは、本実施形態により初めて提示されたものである。
また、実施形態では、半導体層２０をｎ＋形カソード層、半導体層２１をｎ形ベース層、半導体領域３０、３１のそれぞれを、ｐ形アノード領域と読み替えてもよい。
半導体層２０、２１、半導体領域３０、３１のそれぞれの主成分は、例えば、ケイ素（Ｓｉ）である。ｎ＋形、ｎ形等の導電形（第１導電形）の不純物元素としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が適用される。ｐ＋形、ｐ形等の導電形（第２導電形）の不純物元素としては、例えば、ホウ素（Ｂ）等が適用される。また、半導体層２０、２１、半導体領域３０、３１のそれぞれの主成分は、ケイ素（Ｓｉ）のほか、シリコン炭化物（ＳｉＣ）、窒化ガリウム（ＧａＮ）等であってもよい。
また、電極に接する面における半導体に含まれる不純物元素の濃度を、表面不純物濃度とした場合、半導体層２０の表面不純物濃度は、３×１０１７ｃｍ−３（atoms/cm3）よりも大きく、例えば、１×１０１８ｃｍ−３以上である。半導体層２０の不純物濃度については、カソード電極１０に向かうにつれ、高く設定してもよい。半導体層２１の不純物濃度は、例えば、１×１０１５ｃｍ−３以下であり、素子の耐圧設計により任意の不純物濃度に設定できる。半導体領域３０の表面不純物濃度は、３×１０１７ｃｍ−３未満であることが望ましい。半導体領域３１の表面不純物濃度は、３×１０１７ｃｍ−３よりも高く、例えば、１×１０１９ｃｍ−３以上である。これらｐ形半導体領域の不純物濃度については、アノード電極１１に向かうにつれて、高く設定してもよい。特に、半導体領域３０の表面不純物濃度（又は最大濃度）を３×１０１７ｃｍ−３未満に設定し、半導体領域３１の表面不純物濃度（又は最大濃度）を３×１０１７ｃｍ−３以上に設定することが、本実施形態を効果的に実施することにおいて重要である。
また、上述した「不純物濃度」とは、半導体材料の導電性に寄与する不純物元素の実効的な濃度をいう。例えば、半導体材料にドナーとなる不純物元素とアクセプタとなる不純物元素とが含有されている場合には、活性化した不純物元素のうち、ドナーとアクセプタとの相殺分を除いた濃度を不純物濃度とする。
また、実施形態では、特に断らない限り、ｎ＋形、ｎ形の順でｎ形不純物元素の濃度が低くなることを表す。また、ｐ＋形、ｐ形の順でｐ形不純物元素の濃度が低くなることを表す。また、半導体装置１Ａにおいて、ｐ＋形、ｐ形をそれぞれｎ＋形、ｎ形にしても同様な効果が得られる。
また、特に断らない限り、ｎ＋形半導体領域の不純物濃度がｎ形半導体領域の不純物濃度よりも高いとは、ｎ＋形半導体領域のカソード電極１０に接する面におけるｎ＋形半導体領域の不純物濃度がｎ形半導体領域の不純物濃度よりも高い場合も実施形態に含まれる。また、ｐ＋形半導体領域の不純物濃度がｐ形半導体領域の不純物濃度よりも高いとは、ｐ＋形半導体領域のアノード電極１１に接する面におけるｐ＋形半導体領域の不純物濃度がｐ形半導体領域のアノード電極１１に接する面におけるｐ形半導体領域の不純物濃度よりも高い場合も実施形態に含まれる。
カソード電極１０の材料およびアノード電極１１の材料は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）等の群から選ばれる少なくとも１つを含む金属である。
接続領域１１ａは、例えば、ポリシリコンを含む。接続領域１１ａの材料は、ポリシリコンに限らず、アノード電極１１と同じ材料であってもよい。
＜第１実施形態の変形例＞
図５（ａ）および図５（ｂ）は、第１実施形態の第１変形例に係る半導体装置の模式的断面図であり、図５（ｃ）は、その半導体装置の模式的平面図であり、図５（ｄ）は、第１変形例のさらに別の半導体装置の模式的平面図である。
図５（ａ）には、図５（ｃ）のＡ−Ａ’断面が表され、図５（ｂ）には、図５（ｃ）のＢ−Ｂ’断面が表されている。
半導体装置１Ｂａにおいて、接続領域１１ａおよび絶縁層１２は、例えば、Ｘ方向に延在している。半導体領域３１は、複数の領域３１ｃに分割されている。複数の領域３１ｃのそれぞれは、例えば、Ｘ方向に並んでいる。複数の半導体領域３１のそれぞれは、絶縁層１２に接している。
半導体装置１Ｂａにおいても、半導体装置１Ａと同様の作用効果を奏する。さらに、半導体装置１Ｂａでは、半導体装置１Ａに比べて、半導体領域３１とアノード電極１１との接触面積が減少している。これにより、半導体装置１Ｂａでは、アノード側からの正孔の注入量がさらに抑制されて、そのリカバリー速度がさらに高速になる。
さらに、Ｘ方向に並べた半導体領域３１（領域３１ｃ）の周期については、その全てを同じ位相で配置する必要はなく、図５（ｄ）に表す半導体装置１Ｂｂのように、位相をずらしてもよい。
＜第１実施形態の第２変形例＞
図６（ａ）および図６（ｂ）は、第１実施形態の第２変形例に係る半導体装置の模式的断面図である。
図６（ａ）に示す半導体装置１Ｃにおいては、半導体領域３１が一対の接続領域１１ａによって挟まれ、隣り合う接続領域１１ａによって挟まれた領域３０’において、半導体領域３１が設けられている領域と、半導体領域３１が設けられていない領域と、に分けられている。
半導体装置１Ｃにおいても、半導体装置１Ａと同様の作用効果を奏する。さらに、半導体装置１Ｃでは、半導体領域３１が設けられていない領域があるので、半導体装置１Ａに比べて、半導体領域３１とアノード電極１１との接触面積が減少している。これにより、半導体装置１Ｃでは、アノード側からの正孔の注入量がさらに抑制されて、そのリカバリー速度がさらに高速になる。
また、図６（ｂ）に示す半導体装置１Ｄにおいては、半導体領域３１が設けられていない領域３０’の半導体領域３０が絶縁層１２の下端１２ｄの一部を覆っている。これにより、リカバリー時のアバランシェは、半導体領域３１が設けられた側の角部１３で優先的に起きる。そして、このアバランシェ電流は、角部１３の上方の半導体領域３１を経由してアノード電極１１に排出される。これにより、半導体装置１Ｄにおいては半導体装置１Ｄに比べて、破壊耐量が増加する。
＜第１実施形態の第３変形例＞
半導体領域３１が接続領域１１ａの両側の一方の側に設けられ、他方の側に設けられていない構造は、上記の構造に限られない。
図７は、第１実施形態の第３変形例に係る半導体装置の模式的断面図である。
半導体装置１Ｅにおいては、半導体領域３１が設けられている領域と、半導体領域３１が設けられていない領域がＹ方向において、交互に配列されている。さらに、双方の領域にアノード電極１１が配置されている。
このような構造であっても、正孔の注入量がさらに抑制される。これにより、半導体装置のリカバリー速度がさらに高速になる。
（第２実施形態）
図８は、第２実施形態に係る半導体装置の模式的立体図である。
図９（ａ）は、第２実施形態に係る半導体装置の模式的断面図であり、図９（ｂ）は、第２実施形態に係る半導体装置の模式的平面図である。
第２実施形態に係る半導体装置２Ａは、基本的には、ｐｉｎ（p-intrinsic-n）ダイオードの一種である。半導体装置２Ａは、例えば、インバータ回路などの還流用ダイオードとして用いられる。図９（ａ）、（ｂ）に示す範囲１ｕは、半導体装置２Ａの最小ユニットの範囲である。最小ユニットをもって、半導体装置２Ａは、後述する作用効果を奏する。以下、第１実施形態と同一または類似の箇所には同一符号を付し、第１実施形態と違う部分のみを説明する。
第１実施形態においては、Ｘ方向に半導体領域３１が間引かれて配置された構造が示されたが、第２実施形態においては、この間引き構造ではなく、半導体領域３１がＸ方向に延在している。但し、半導体領域３０は、アノード電極１１にショットキー接触をしている。
例えば、半導体領域３０は、半導体層２１とアノード電極１１との間に設けられている。半導体領域３０は、アノード電極１１および半導体層２１に接している。半導体領域３０においては、その低濃度の表面がアノード電極１１に接触している。ここで、半導体領域３０は、アノード電極１１にショットキー接触をしていることが特徴である。半導体領域３０の膜厚は、例えば、０．５μｍ（マイクロメータ）〜１０μｍである。
半導体領域３１は、半導体領域３０とアノード電極１１との間に設けられている。半導体領域３１は、Ｘ方向に連続的に延在している。半導体領域３１は、半導体領域３０、アノード電極１１、および絶縁層１２に接している。つまり、半導体領域３１がアノード電極１１および絶縁層１２に接する部分以外は、半導体領域３０に接している。半導体領域３１の不純物濃度は、半導体領域３０の不純物濃度よりも高い。半導体領域３１は、アノード電極１１にオーミック接触をしている。半導体領域３１の膜厚は、例えば、０．１μｍ〜５μｍである。
例えば、半導体領域３１がアノード電極１１に接する面における半導体領域３１に含まれる不純物元素の濃度は、半導体領域３０がアノード電極１１に接する面における半導体領域３０に含まれる不純物元素の濃度よりも高い。
接続領域１１ａは、アノード電極１１に接している。接続領域１１ａは、アノード電極１１からカソード電極１０に向かって延び、半導体層２１にまで達している。絶縁層１２は、接続領域１１ａと半導体層２１との間、および接続領域１１ａと半導体領域３０、３１との間に設けられている。
接続領域１１ａ、絶縁層１２、および半導体領域３１は、カソード電極１０からアノード電極１１に向かう方向（例えば、Ｚ方向）に対して交差する方向（例えば、Ｘ方向）に延在している（図９（ｂ））。つまり、接続領域１１ａは、半導体領域３１と交差せず、半導体領域３１ともに、Ｘ方向に延在している。接続領域１１ａおよび絶縁層１２は、カソード電極１０からアノード電極１１に向かう方向（例えば、Ｚ方向）に対して交差する方向（例えば、Ｙ方向）に配列されている。
接続領域１１ａの中心と、この接続領域１１ａに隣り合う接続領域１１ａの中心と、の間の距離１ｐ（１ピッチ）は、例えば、１〜６μｍである。
半導体装置２Ａの動作について説明する。
図１０（ａ）および図１０（ｂ）は、第２実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。
最初に、図１０（ａ）により、カソード側からアノード側に流れる電子電流について説明する。オン状態においては、カソード・アノード間に順バイアスの電圧が印加される。すなわち、カソード電極１０の電位よりも、アノード電極１１の電位の方が高くなるようにカソード・アノード間に電圧が印加される。例えば、アノード電極１１が正極、カソード電極１０が負極である。
ここで、半導体層２０はカソード電極１０にオーミック接触をしている。従って、電子（ｅ）は、半導体層２０から半導体層２１を経由して半導体領域３０に到達する。
半導体領域３０は、アノード電極１１にショットキー接触をしている。すなわち、この接触は、ｐ形半導体と金属によるショットキー接触である。このため、半導体領域３０とアノード電極１１との間は、正孔（ｈ）にとってはエネルギー障壁となるが、電子（ｅ）にとってはエネルギー障壁とはならない。
従って、電子（ｅ）は、半導体層２０から半導体層２１、および半導体領域３０を経由してアノード電極１１に流れ込む。これにより、カソード・アノード間には、電子電流１６が形成される。
次に、図１０（ｂ）によりアノード側からカソード側に流れる正孔電流について説明する。 半導体領域３０とアノード電極１１との間は、電子（ｅ）にとってはエネルギー障壁とはならない。しかし、電子（ｅ）にとっては、ｐ形高濃度層である半導体領域３１と、ｐ形の低濃度層である半導体領域３０との間がエネルギー障壁となる。従って、半導体領域３１の直下の半導体領域３０にまで流れた電子（ｅ）は、半導体領域３１には流れ込み難くなる。
これにより、電子（ｅ）は、カソード側からアノード側の方向に流れた後、半導体領域３１付近にまで到達すると、その後は半導体領域３１の下方において横方向、すなわち、Ｙ方向に対して略平行な方向に移動する。
この電子（ｅ）の移動により、アノード電極１１に接触した半導体領域３１は正極になり、半導体領域３１の下方に位置する部分３０ａは、半導体領域３１に対して負極になるようにバイアスされる。
部分３０ａとアノード電極１１との間に形成されたバイアスによって、半導体領域３１の下方においては、半導体領域３０と半導体領域３１との間の正孔に対するエネルギー障壁が低くなる。これにより、半導体領域３１から半導体領域３０に正孔（ｈ）が注入される。この注入された正孔（ｈ）により正孔電流１５が形成される。
正孔電流１５は、半導体領域３１のＹ方向における幅、もしくは半導体領域３１とアノード電極１１との接触面積が大きくなるほど増大する。換言すれば、その幅もしくはその接触面積によって、アノード側からの正孔の注入量が調整される。
なお、オン状態では、半導体領域３０と半導体層２１との間に順バイアスが印加されている。従って、正孔および電子は、ｐｎ接合間を流れることは自明である。
このように、オン状態では、アノード側からカソード側に正孔が流れ、カソード側からアノード側に電子が流れる。ここで、アノード側では、半導体領域３１から正孔が注入するのに対して、半導体領域３０はアノード電極１１にショットキー接触をしているために、正孔の注入はなく、半導体領域３０は、電子の排出のみに寄与する。そのため、半導体領域３０を設けない半導体装置に比べて正孔の注入量が抑制される。これにより、半導体装置２Ａでは、そのリカバリー速度が高速化する。このように、第２実施形態においては、半導体領域３０がアノード電極１１とショットキー接触していることが特徴であり、これにより低注入化が図られる。このためには、半導体領域３０の表面不純物濃度（又は、その最大値）は、３×１０１７ｃｍ−３以下であることが必要である。
第２実施形態に係る半導体装置のリカバリー動作は、第１実施形態に係る半導体装置と同様であり、説明は省略するが破壊耐量を増加させることができる。
以上述べたように、第２実施形態に係る半導体装置２Ａによれば、リカバリー速度の高速化およびリカバリー時の破壊耐量の増加、すなわち、安全動作領域の拡大を両立させることができる。
また、半導体領域３０、３１の不純物濃度分布は、以下のように構成してもよい。
図１１（ａ）は、第２実施形態に係る半導体領域の模式的断面図であり、図１１（ｂ）は、第２実施形態に係る半導体領域の不純物濃度プロファイルを表すグラフである。
図１１（ｂ）は、図１１（ａ）に表す半導体領域３０、３１のＸ−Ｘ’断面の位置における不純物濃度プロファイルが表されている。また、図１１（ｂ）には、参考例に係る不純物濃度プロファイル２００も表されている。
参考例に係る不純物濃度プロファイル２００のように、半導体領域３０における不純物濃度がアノード側からカソード側に向かい徐々に低くなっていると、リカバリー時に発生する空乏層が延び過ぎ、空乏層がリカバリー時にアノード電極１１にまで到達する可能性がある。この場合、いわゆるパンチスルーが起きて、半導体装置の耐圧が劣化する可能性がある。
これに対し、図１１（ｂ）に表す半導体装置においては、半導体領域３０における不純物濃度がアノード側からカソード側に向かい一旦高くなり、その後、徐々に低くなっている。つまり、半導体領域３０における不純物濃度は、半導体領域３０内においてピーク値ｐを有している。ピークの位置は、アノード電極１１と半導体層２１との間にある。
このような構造であれば、半導体領域３０とアノード電極１１とがショットキー接合をしている場合には、リカバリー時に発生する空乏層の延びが抑制されて、上述したパンチスルーが起き難くなる。その結果、半導体装置の耐圧が維持される。
なお、ピーク値ｐの位置は、半導体領域３１より深い位置にあってもよく、半導体領域３２内にあってもよい。
なお、図１１（ａ）、（ｂ）に示された濃度分布は、半導体装置２Ａに限らず、本明細書で開示された半導体装置に転用できる。
（参考例）
図１２は、参考例に係る半導体装置のリカバリー状態の動作を表す模式的断面図である。
参考例に係る半導体装置１００においては、アノード側において半導体領域３０、３１が設けられている。しかし、半導体装置１００では、上述した接続領域１１ａ、絶縁層１２が設けられていない。
半導体装置１００においても、アノード側で、低濃度の半導体領域３０が設けられたのでアノード側からの正孔の注入量が抑制される。しかし、リカバリー時には、半導体領域３０と半導体層２１とのｐｎ接合部のいずれかで電界集中が起きる場合がある。電界集中が起きた箇所ではアバランシェが起きる可能性がある。
一例として、図１２には、隣り合う半導体領域３１の間の箇所３０ｐにおいてアバランシェが発生した状態が例示されている。このような箇所３０ｐにおいて、一旦、アバランシェが引き起こされると、箇所３０ｐにおいて優先的にアバランシェが続き、箇所３０ｐから大量のアバランシェ電流が発生することになる。
半導体装置１００においては、箇所３０ｐの上方に半導体領域３１が設けられていない。また、半導体領域３０は低濃度であるため、半導体領域３０はアノード電極１１に高抵抗接触あるいはショットキー接合をしている。このため、半導体装置１００では、アバランシェ電流が半導体装置１Ａに比べてアノード電極１１に排出され難くなる。
箇所３０ｐにおいて発生したアバランシェ電流は、半導体領域３０とアノード電極１１間が高抵抗接触あるいはショットキー接合であるから、半導体領域３０とアノード電極１１との界面付近を経由して、半導体領域３１に流れ込む。この後、アバランシェ電流は、アノード電極１１に排出される。このアバランシェ電流の移動によって、リカバリー時には、半導体領域３０とアノード電極１１との間にバイアスが印加され、半導体装置１００では破壊耐量が劣化してしまう。
このように、半導体装置１００では、半導体装置１Ａに比べてリカバリー時の破壊耐量が増加しない。
また、半導体装置１００では、アノード側からの正孔注入を下げるために半導体領域３０の不純物濃度を下げ過ぎるとリカバリー時の耐量劣化を引き起こす。このため、半導体領域３０の低濃度化にも限界が生じる。これは、リカバリー時に半導体領域３０の一部のみに電流集中が起こり易くなるためである。
第２実施形態に係る半導体装置の変形例について説明する。
以下に説明する半導体装置は、カソード電極１０と、アノード電極１１と、半導体層２０と、半導体層２１と、半導体領域３０と、半導体領域３１と、接続領域１１ａと、絶縁層１２と、を備えている。それぞれの変形した箇所について説明する。
＜第２実施形態の第１変形例＞
図１３（ａ）および図１３（ｂ）は、第２実施形態の第１変形例に係る半導体装置の模式的断面図であり、図１３（ｃ）は、その半導体装置の模式的平面図である。
図１３（ａ）には、図１３（ｃ）のＡ−Ａ’断面が表され、図１３（ｂ）には、図１３（ｃ）のＢ−Ｂ’断面が表されている。
半導体装置２Ｂにおいて、接続領域１１ａおよび絶縁層１２は、例えば、Ｘ方向に延在している。半導体領域３１は、例えば、Ｘ方向に延在する領域３１ａ（第１領域）と、Ｘ方向に対して交差する、例えば、Ｙ方向に延在する領域３１ｂ（第２領域）と、を有している。半導体領域３１をＺ方向から見た場合、はしご状になっている。半導体領域３１は、絶縁層１２に接している。
半導体装置２Ｂにおいても、半導体領域３０、３１が設けられていることから、半導体装置２Ａと同様の作用効果を奏する。さらに、半導体装置２Ｂでは、半導体装置２Ａに比べて、半導体領域３１とアノード電極１１との接触面積が増加している。これにより、リカバリー時には、アバランシェ電流がより効率よくアノード電極１１に放出され、リカバリー時の破壊耐量がさらに増加する。
＜第２実施形態の第２変形例＞
図１４（ａ）および図１４（ｂ）は、第２実施形態の第２変形例に係る半導体装置の模式的断面図である。
図１４（ａ）に示す半導体装置２Ｃにおいては、半導体領域３１が接続領域１１ａの両側の一方の側に設けられ、他方の側に設けられていない。つまり、半導体装置２Ｃでは、隣り合う接続領域１１ａによって挟まれた領域３０’が、半導体領域３１が設けられている領域と、半導体領域３１が設けられていない領域と、に分けられている。
半導体装置２Ｃにおいても、半導体装置２Ａと同様の作用効果を奏する。さらに、半導体装置２Ｃでは、半導体領域３１が設けられていない領域があるので、半導体装置２Ａに比べて、半導体領域３１とアノード電極１１との接触面積が減少している。これにより、半導体装置２Ｃでは、アノード側からの正孔の注入量がさらに抑制されて、そのリカバリー速度がさらに高速になる。
また、図１４（ｂ）に示す半導体装置２Ｄにおいては、半導体領域３１が設けられていない領域３０’の半導体領域３０が絶縁層１２の下端１２ｄの一部を覆っている。これにより、リカバリー時のアバランシェは、半導体領域３１が設けられた側の角部１３で優先的に起きる。そして、このアバランシェ電流は、角部１３の上方の半導体領域３１を経由してアノード電極１１に排出される。これにより、半導体装置２Ｄにおいては半導体装置２Ｄに比べて、破壊耐量が増加する。
＜第２実施形態の第３変形例＞
半導体領域３１が接続領域１１ａの両側の一方の側に設けられ、他方の側に設けられていない構造は、上記の構造に限られない。
図１５は、第２実施形態の第３変形例に係る半導体装置の模式的断面図である。
半導体装置２Ｅにおいては、隣り合う接続領域１１ａによって挟まれた半導体領域３０の上に、半導体領域３１が設けられている領域と、半導体領域３１が設けられていない領域がＹ方向において、交互に配列されている。また、双方の領域にアノード電極１１が配置されている。
このような構造であっても、正孔の注入量がさらに抑制される。これにより、半導体装置のリカバリー速度がさらに高速になる。
（第３実施形態）
図１６（ａ）は、第３実施形態に係る半導体装置の模式的断面図であり、図１６（ｂ）は、第３実施形態に係る半導体装置の模式的平面図である。
高濃度の半導体領域３１は、絶縁層１２に接するとは限らない。例えば、Ｙ方向において、半導体領域３１は、絶縁層１２から所定の距離を隔てて設けられてもよい。
第３実施形態に係る半導体装置３Ａは、カソード電極１０と、アノード電極１１と、半導体層２０と、半導体層２１と、半導体領域３０と、半導体領域３１と、接続領域１１ａと、絶縁層１２と、を備える。
半導体装置３Ａにおいては、半導体領域３０がアノード電極１１に接する面における不純物濃度（又は、その最大値）が３×１０１７ｃｍ−３未満（atoms／cm３）である。半導体領域３０は、アノード電極１１に、ショットキー接触している。
半導体領域３１は、半導体領域３０とアノード電極１１との間に設けられている。半導体領域３１は、アノード電極１１に接している。半導体領域３１がアノード電極１１に接する面における不純物濃度（又は、その最大値）は、３×１０１７ｃｍ−３よりも高く、例えば、１×１０１９ｃｍ−３以上である。（atoms／cm３）である。
半導体領域３１の不純物濃度は、半導体領域３０の不純物濃度よりも高い。半導体領域３１は、アノード電極１１にオーミック接触をしている。例えば、半導体領域３１がアノード電極１１に接する面における半導体領域３１に含まれる不純物元素の濃度は、半導体領域３０がアノード電極１１に接する面における半導体領域３０に含まれる不純物元素の濃度よりも高い。
絶縁層１２は、接続領域１１ａと半導体層２１との間および接続領域１１ａと半導体領域３０との間に設けられている。接続領域１１ａ、絶縁層１２、および半導体領域３１は、カソード電極１０からアノード電極１１に向かう方向（例えば、Ｚ方向）に対して交差する方向（例えば、Ｘ方向）に延在している。接続領域１１ａおよび絶縁層１２は、カソード電極１０からアノード電極１１に向かう方向に対して交差する方向（例えば、Ｙ方向）に配列されている。
このような半導体装置３Ａにおいても、半導体装置２Ａと同じ作用効果を奏する。さらに、半導体装置３Ａでは、例えば、第３実施形態の例では、隣り合う絶縁層１２の間に１本の半導体領域３１が設けられたので、半導体装置２Ａに比べて、半導体領域３１とアノード電極１１との接触面積が減少している。これにより、半導体装置３Ａでは、アノード側からの正孔の注入量がさらに抑制されて、そのリカバリー速度がさらに高速になる。
＜第３実施形態の変形例＞
図１７（ａ）は、第３実施形態の変形例に係る半導体装置の模式的断面図であり、図１７（ｂ）は、第３実施形態の変形例に係る半導体装置の模式的平面図である。
図１７（ａ）は、図１７（ｂ）のＡ−Ａ’断面が表されている。半導体装置３Ｂにおいては、接続領域１１ａおよび絶縁層１２は、例えば、Ｘ方向に延在している。また、半導体装置３Ｂにおいては、Ｘ方向に連続的な半導体領域３１が設けられず、Ｘ方向において複数の領域３１ｄに分割されている。複数の領域３１ｄのそれぞれは、例えば、Ｘ方向に並んでいる。
このような半導体装置３Ｂにおいても、半導体装置３Ａと同じ作用効果を奏する。半導体装置３Ｂでは、半導体装置３Ａに比べて、半導体領域３１とアノード電極１１との接触面積が減少している。これにより、半導体装置３Ｂでは、アノード側からの正孔の注入量がさらに抑制されて、そのリカバリー速度がさらに高速になる。
なお、この変形例のように奥行きで半導体領域３１を間引く構造にすると、正孔の注入量を十分に低減することができるので、半導体領域３０は、アノード電極１１に、ショットキー接触している必要は必ずしもないことが見出された。この場合には、半導体領域３０の表面不純物濃度（または、その最大値）は、例えば、３×１０１８ｃｍ−３未満である。半導体領域３１の表面不純物濃度（または、その最大値）は、３×１０１７ｃｍ−３以上であり、例えば、１×１０１９ｃｍ−３以上である。これらｐ形半導体領域の不純物濃度については、アノード電極１１に向かうにつれて、高く設定してもよい。
（第４実施形態）
図１８は、第４実施形態に係る半導体装置の模式的平面図である。
図１８には、チップ状になった半導体装置１Ａ〜３Ｂの模式的平面が表されている。半導体装置１Ａ〜３Ｂのそれぞれは、活性領域９５と、活性領域９５を取り囲む周辺領域９６と、を備える。ここで、活性領域９５とは、半導体装置が素子（ダイオード）として機能することが可能な領域である。
例えば、活性領域９５内の任意の領域９７における半導体領域３１の占有率は、３０％以下であり、好ましくは、２０％以下になっている。ここで、任意の領域９７とは、活性領域９５内から無作為に選択された、例えば、１００μｍ角の領域である。領域９７では、半導体装置が本実施形態で例示されたダイオードとして機能することができる。
このような半導体領域３１の占有率によって、半導体装置１Ａ〜３Ｂの高速リカバリーとリカバリー時の高破壊耐量が可能になっている。
なお、半導体層２０、２１を半導体基板とした場合、この半導体基板を用いて、半導体装置１Ａ〜３Ｂのみをウェーハプロセスによって形成するのではなく、この半導体基板にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等を形成してもよい。ここで、ＭＯＳＦＥＴ、ＩＧＢＴは、いわゆるトレンチゲート型のトランジスタであり、ＭＯＳＦＥＴ、ＩＧＢＴ等に含まれるトレンチゲートと、接続領域１１ａおよび絶縁層１２と、を同時に形成することもできる。従って、接続領域１１ａおよび絶縁層１２を半導体装置１Ａ〜３Ｂに導入してもコスト上昇にはならない。
（第５実施形態）
上述した半導体装置１Ａ〜３Ｂは、ＩＧＢＴと複合させることができる。
一例として、半導体装置１Ａと半導体装置２ＡとＩＧＢＴと複合させた形態を、図１９、２０に示す。
図１９は、第５実施形態の第１例に係る半導体装置の模式的断面図である。
半導体装置４Ａは、第１領域３−１に設けられたＩＧＢＴ素子と、第２領域３−２に設けられたＦＷＤ素子を備えた複合装置である。
第１領域３−１でのコレクタ電極１０と、第２領域３−２でのカソード電極１０と、を第１電極とし、第１領域３−１でのエミッタ電極１１と、第２領域３−２でのアノード電極１１と、を第２電極とする。
第１領域３−１においては、半導体層２０の第１領域部がコレクタ電極１１とエミッタ電極１１との間に設けられている。半導体層２１の第１領域部は、半導体層２０の第１領域部とエミッタ電極１１との間に設けられている。半導体層２１の第１領域部の不純物濃度は、半導体層２０の第１領域部の不純物濃度よりも低い。また、半導体層２２（第２半導体層）は、ｐ形コレクタ層であり、コレクタ電極１０と半導体層２０の第１領域部との間に設けられている。半導体層２２は、コレクタ電極１０に接している。
また、半導体領域３０の第１領域部は、ｐ形ベース領域であり、半導体層２１の第１領域部とエミッタ電極１１との間に設けられている。また、エミッタ領域であるｎ＋形の半導体領域３５（第３半導体領域）が半導体領域３０の第１領域部とエミッタ電極１１との間に設けられている。半導体領域３５の不純物濃度は、半導体層２１の不純物濃度よりも高い。さらに、複数のゲート電極４０（第３電極）が半導体層２１の第１領域部、半導体領域３０の第１領域部、および半導体領域３５に、ゲート絶縁膜４１を介して接している。
また、第１電極と第２電極との間の第２領域３−２において、半導体層２０の第２領域部は、カソード電極１０とアノード電極１１との間に設けられている。半導体層２０の第２領域部は、カソード電極１０に接している。
半導体層２１の第２領域部は、半導体層２０の第２領域部とアノード電極１１との間に設けられている。半導体層２１の第２領域部の不純物濃度は、半導体層２０の不純物濃度よりも不純物濃度が低い。
半導体装置４Ａにおいては、半導体領域３０の第２領域部は、半導体層２１の第２領域部とアノード電極１１との間に設けられ、アノード電極１１に接触している。複数の接続領域１１ａは、アノード電極１１に接し、アノード電極１１から半導体層２１にまで達している。Ｙ方向において、複数の接続領域１１ａの配列ピッチは、複数のゲート電極４０の配列ピッチよりも広くなっている。
絶縁層１２は、複数の接続領域１１ａのそれぞれと半導体層２１との間、および複数の接続領域１１ａのそれぞれと半導体領域３０との間に設けられている。半導体領域３１は、半導体領域３０とアノード電極１１との間に設けられ、絶縁膜１２に接している。さらに、半導体領域３１は、図1の様に、複数設けられ、それぞれがカソード電極１０からアノード電極１１に向かう方向（例えば、Ｚ方向）に対して交差する方向（例えば、Ｙ方向）に延在している。さらに、それぞれの半導体領域３１は、Ｚ方向およびＹ方向に交差する方向（例えば、Ｘ方向）に配列されている（不図示）。半導体領域３１の不純物濃度は、半導体領域３０の不純物濃度よりも高い。半導体領域３１は、アノード電極１１に接触している。
半導体装置４Ａでは、Ｙ方向におけるゲート電極４０のピッチを狭ピッチとし、ＩＧＢＴ素子の低オン抵抗化を図っている。さらに、Ｙ方向における接続領域１１ａのピッチをゲート電極４０のピッチよりも広げ、ＦＷＤ素子の正孔の注入量を抑制して、ＦＷＤのリカバリー速度の高速化を図っている。
図２０は、第５実施形態の第２例に係る半導体装置の模式的断面図である。
半導体装置４Ｂにおいては、半導体領域３０の第２領域部は、半導体層２１の第２領域部とアノード電極１１との間に設けられ、アノード電極１１にショットキー接触している。複数の接続領域１１ａは、アノード電極１１に接し、アノード電極１１から半導体層２１にまで達している。Ｙ方向において、複数の接続領域１１ａの配列ピッチは、複数のゲート電極４０の配列ピッチよりも広くなっている。
絶縁層１２は、複数の接続領域１１ａのそれぞれと半導体層２１との間、および複数の接続領域１１ａのそれぞれと半導体領域３０との間に設けられている。半導体領域３１は、半導体領域３０とアノード電極１１との間に設けられ、絶縁膜１２に接している。半導体領域３１の不純物濃度は、半導体領域３０の不純物濃度よりも高い。半導体領域３１は、アノード電極１１にオーミック接触している。
半導体装置４Ｂでは、Ｙ方向におけるゲート電極４０のピッチを狭ピッチとし、ＩＧＢＴ素子の低オン抵抗化を図っている。さらに、Ｙ方向における接続領域１１ａのピッチをゲート電極４０のピッチよりも広げ、ＦＷＤ素子の正孔の注入量を抑制して、ＦＷＤのリカバリー速度の高速化を図っている。このように、ＩＧＢＴとＦＷＤのトレンチピッチを変えることにより最適化できることを初めて見出した。
上記の実施形態では、「部位Ａは部位Ｂの上に設けられている」と表現された場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合の他に、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられる場合がある。また、「部位Ａは部位Ｂの上に設けられている」は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合や、部位Ａと部位Ｂとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１Ａ、１Ｂａ、１Ｂｂ、１Ｃ、１Ｄ、１Ｅ、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、２Ｇ、３Ａ、３Ｂ、４Ａ、４Ｂ、１００ 半導体装置、 １ｐ 距離、 １ｕ 範囲、 １０ カソード電極、 １１ アノード電極、 １１ａ 接続領域、 １２ 絶縁層、 １２ｄ 下端、 １３ 角部、 １５ 正孔電流、 １６ 電子電流、 １７ アバランシェ電流、 １８ 層、 ２０、２１ 半導体層、 ３０、３１ 半導体領域、 ３０ａ 部分、 ３０’、３１ａ、３１ｂ、３１ｃ、３１ｄ 領域、 ３０ｐ 箇所、 Ｗ１、Ｗ２ 幅

Claims (12)

  1. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に設けられ、前記第１電極に接する第１導電形の第１半導体層と、
    前記第１半導体層と前記第２電極との間に設けられ、一部が前記第２電極に接する第２導電形の第１半導体領域と、
    前記第１半導体領域と前記第２電極との間に設けられ、前記第２電極に接し、前記第１半導体領域の不純物濃度よりも不純物濃度が高い第２導電形の第２半導体領域と、
    一端が前記第２電極に接し、他端が前記第１半導体層に位置し、前記第２電極に沿って前記第１電極から前記第２電極に向かう第１方向に延在する絶縁層と、
    前記第２電極に接し、前記第２電極から前記第１半導体層にまで達し、前記第１方向に交差する第２方向に延在する領域と、
    を備え、
    前記第１半導体領域は、前記第２電極に接しない部分において、前記第１半導体層と前記第２半導体領域との間に設けられ、
    前記第１半導体領域及び前記第２半導体領域は、前記第２電極に接する部分において、前記第２方向に沿って交互に配置され、
    前記第１方向および前記第２方向に交差する第３方向において、前記絶縁層は、前記第２半導体領域と前記領域の間に設けられ、
    前記第２半導体領域の少なくとも一部は、前記絶縁層に接している半導体装置。
  2. 前記第２半導体領域は、前記第２方向において複数の領域に分割されている請求項１記載の半導体装置。
  3. 前記延在する領域と前記第１半導体層との間および前記延在する領域と前記第１半導体領域との間に前記絶縁層が設けられている請求項１または２に記載の半導体装置。
  4. 前記延在する領域は、前記絶縁層に接している請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第２半導体領域の不純物濃度の最大値は、３×１０１７ｃｍ−３以上である請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第１半導体領域の不純物濃度の最大値は、３×１０１７ｃｍ−３未満である請求項１〜５のいずれか１つに記載の半導体装置。
  7. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に設けられ、前記第１電極に接する第１導電形の第１半導体層と、
    前記第１半導体層と前記第２電極との間に設けられ、不純物濃度の最大値が３×１０１７ｃｍ−３未満である第２導電形の第１半導体領域と、
    一端が前記第２電極に接し、他端が前記第１半導体層に位置し、前記第２電極に沿って前記第１電極から前記第２電極に向かう第１方向に延在する絶縁層と、
    前記第１半導体領域と前記第２電極との間に設けられ、前記絶縁層に接し、前記第１半導体領域の不純物濃度よりも不純物濃度が高く、不純物濃度の最大値が３×１０１７ｃｍ−３以上である第２導電形の第２半導体領域と、
    前記第２電極に接し、前記第２電極から前記第１半導体層にまで達し、前記第１方向に交差する第２方向に延在する領域と、
    を備え、
    前記第２半導体領域は、前記第２電極に沿って、前記第２方向に延在し、
    前記第１方向および前記第２方向に交差する第３方向において、前記絶縁層は、前記第２半導体領域と前記領域の間に設けられ、
    前記第２半導体領域の少なくとも一部は、前記絶縁層に接している半導体装置。
  8. 前記領域と前記第１半導体層との間および前記領域と前記第１半導体領域との間に前記絶縁層が設けられている請求項７記載の半導体装置。
  9. 前記絶縁層は、前記第２方向に延在している請求項７または８に記載の半導体装置。
  10. 前記絶縁層は、前記第２方向に延在し、
    前記第２半導体領域は、前記第２方向に延在する第１領域と、前記第３方向に延在する第２領域と、を有している請求項７または８に記載の半導体装置。
  11. 前記第１方向における前記第１半導体領域の不純物濃度プロファイルのピークは、前記第２電極と前記第１半導体層との間に位置している請求項７〜１０のいずれか１つに記載の半導体装置。
  12. 前記第２半導体領域は、前記領域の前記第３方向両側の一方の側に設けられ、他方の側に設けられていない請求項７〜１１のいずれか１つに記載の半導体装置。
JP2014052704A 2014-03-14 2014-03-14 半導体装置 Active JP6184352B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014052704A JP6184352B2 (ja) 2014-03-14 2014-03-14 半導体装置
TW103121985A TW201535721A (zh) 2014-03-14 2014-06-25 半導體裝置
KR1020140088234A KR20150107560A (ko) 2014-03-14 2014-07-14 반도체 장치
CN201410447635.6A CN104916663A (zh) 2014-03-14 2014-09-04 半导体装置
US14/483,775 US9224844B2 (en) 2014-03-14 2014-09-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052704A JP6184352B2 (ja) 2014-03-14 2014-03-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2015177058A JP2015177058A (ja) 2015-10-05
JP6184352B2 true JP6184352B2 (ja) 2017-08-23

Family

ID=54069840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052704A Active JP6184352B2 (ja) 2014-03-14 2014-03-14 半導体装置

Country Status (5)

Country Link
US (1) US9224844B2 (ja)
JP (1) JP6184352B2 (ja)
KR (1) KR20150107560A (ja)
CN (1) CN104916663A (ja)
TW (1) TW201535721A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174041A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6441192B2 (ja) 2015-09-11 2018-12-19 株式会社東芝 半導体装置
JP7283287B2 (ja) * 2019-07-23 2023-05-30 株式会社デンソー 半導体装置
US20220393023A1 (en) * 2019-11-08 2022-12-08 Hitachi Energy Switzerland Ag Insulated Gate Bipolar Transistor
JP7339908B2 (ja) 2020-03-19 2023-09-06 株式会社東芝 半導体装置およびその制御方法
JP2023136874A (ja) * 2022-03-17 2023-09-29 株式会社東芝 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4351745B2 (ja) * 1997-09-19 2009-10-28 株式会社東芝 半導体装置
JP4080659B2 (ja) * 2000-01-28 2008-04-23 三菱電機株式会社 半導体装置
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
JP4004357B2 (ja) * 2002-08-29 2007-11-07 新電元工業株式会社 ダイオード
WO2005062386A1 (ja) * 2003-12-22 2005-07-07 Matsushita Electric Industrial Co., Ltd. 縦型ゲート半導体装置およびその製造方法
JP4731848B2 (ja) * 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
JP2007258363A (ja) 2006-03-22 2007-10-04 Denso Corp 半導体装置
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP4893609B2 (ja) 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
WO2009101868A1 (ja) * 2008-02-14 2009-08-20 Toyota Jidosha Kabushiki Kaisha 逆導通半導体素子の駆動方法と半導体装置及び給電装置
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP2010067901A (ja) 2008-09-12 2010-03-25 Toyota Motor Corp 半導体装置とその製造方法
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP2010232335A (ja) * 2009-03-26 2010-10-14 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JP2011199041A (ja) 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
JP5695343B2 (ja) 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
JP5874210B2 (ja) 2011-06-23 2016-03-02 トヨタ自動車株式会社 ダイオード
JP5620421B2 (ja) * 2012-02-28 2014-11-05 株式会社東芝 半導体装置
JP2014063980A (ja) 2012-08-30 2014-04-10 Toshiba Corp 半導体装置
JP5787853B2 (ja) 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP6082314B2 (ja) 2012-11-06 2017-02-15 株式会社東芝 半導体装置
US10074719B2 (en) * 2012-12-20 2018-09-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device in which an insulated-gate bipolar transistor ( IGBT) region and a diode region are formed on one semiconductor substrate
JP5865860B2 (ja) 2013-03-25 2016-02-17 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN104916663A (zh) 2015-09-16
US20150263148A1 (en) 2015-09-17
KR20150107560A (ko) 2015-09-23
TW201535721A (zh) 2015-09-16
JP2015177058A (ja) 2015-10-05
US9224844B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
JP6158123B2 (ja) 半導体装置
JP6082314B2 (ja) 半導体装置
JP5971414B2 (ja) 半導体装置
JP6158058B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP6184352B2 (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
JP2014063980A (ja) 半導体装置
JP6441192B2 (ja) 半導体装置
JP6721648B2 (ja) 半導体装置
JP2016195271A (ja) 半導体装置
US10141455B2 (en) Semiconductor device
JP6674395B2 (ja) 半導体装置
JP5865860B2 (ja) 半導体装置
JP2017157673A (ja) 半導体装置
US9741872B2 (en) Semiconductor device
JP2023045862A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170725

R151 Written notification of patent or utility model registration

Ref document number: 6184352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151