JP5695343B2 - 半導体装置 - Google Patents

Description

本発明は、ダイオード領域とＩＧＢＴ（Insulated Gate Bipolar Transistor）領域が形成されている半導体層を備える半導体装置に関する。

ダイオード領域とＩＧＢＴ領域を同一の半導体層内に混在させた半導体装置が開発されている。この種の半導体装置では、ダイオード領域がフリーホイールダイオード（Free Wheeling Diode：FWD）として利用されており、ＩＧＢＴ領域がオフのときに、負荷電流を還流させる。この種の半導体装置では、ダイオード領域の逆回復特性を改善することが重要な課題となっている。

特許文献１には、ダイオード領域の逆回復特性を改善するために、半導体層内にライフタイム制御領域を形成する技術が提案されている。ライフタイム制御領域は、負荷電流が還流するときに注入される過剰なキャリアを再結合によって消失させ、逆回復時の逆回復電荷量（Ｑｒｒ）を低減させるために形成されている。特許文献１には、ダイオード領域とＩＧＢＴ領域の双方に亘ってライフライム制御領域を形成する技術が開示されている。

特開２００９−２６７３９４号公報（特に、図１０参照）

特許文献１では、ライフタイム制御領域の形成位置がＩＧＢＴ領域に設けられている複数のトレンチゲートの形成位置と重複しており、ライフタイム制御領域がトレンチゲートに接触している。ライフタイム制御領域の形成位置と複数のトレンチゲートの形成位置が重複していると、トレンチゲートのそれぞれの閾値電圧のばらつきが大きくなる。トレンチゲートのそれぞれの閾値電圧のばらつきを低く抑えることが必要である。

本願明細書に開示される技術は、トレンチゲートのそれぞれの閾値電圧のばらつきを抑制するとともに、逆回復特性が改善された半導体装置を提供することを目的としている。

本願明細書で開示される技術では、ダイオード領域とＩＧＢＴ領域の双方に亘ってライフタイム制御領域を形成する。さらに、そのライフライム制御領域が、トレンチゲートよりも深い位置に形成されていることを特徴としている。これにより、ライフタイム制御領域の形成位置とトレンチゲートの形成位置が重複しないので、トレンチゲートのそれぞれの閾値電圧のばらつきが抑制される。本願明細書で開示される技術ではさらに、ライフタイム制御領域の形成位置が、半導体層の厚みを１．０としたときに、半導体層の表面から０．４の深さ以下の範囲であることを特徴としている。ライフタイム制御領域の形成位置とトレンチゲートの形成位置を重複させないことだけを考慮すれば、ライフタイム制御領域を半導体層に対して深い位置に形成するのが望ましい。しかしながら、本発明者らの検討の結果、ライフタイム制御領域を半導体層の深い位置に形成すると、ＩＧＢＴ領域のオン電圧、ダイオード領域のリカバリー損失及びリカバリーサージ電圧のいずれもが増大してしまうことを突き止めた。特に、ダイオード領域のリカバリーサージ電圧は、ライフタイム制御領域が上記「０．４」に係る深さを超えて形成されると、急激に増大することを突き止めた。本明細書で開示される半導体装置は、これらの知見に基づいて初めて創作されたものである。

すなわち、本明細書で開示される半導体装置は、ダイオード領域とＩＧＢＴ領域が形成されている半導体層を備えている。ダイオード領域は、半導体層の表層部に形成されている第１導電型のアノード領域と、半導体層の裏層部に形成されている第２導電型のカソード領域と、アノード領域とカソード領域の間に形成されているとともにカソード領域よりも不純物濃度が薄い第２導電型の中間領域を有している。ＩＧＢＴ領域は、半導体層の表層部に形成されている第１導電型のボディ領域と、半導体層の裏層部に形成されている第１導電型のコレクタ領域と、ボディ領域とコレクタ領域の間に形成されている第２導電型のドリフト領域と、ボディ領域を貫通して設けられている複数のトレンチゲートを有している。ここで、本願明細書では、半導体層の裏層部に第１導電型のコレクタ領域が形成されている範囲をＩＧＢＴ領域と定義する。したがって、ダイオード領域とＩＧＢＴ領域の境界とは、コレクタ領域の形成範囲と非形成範囲の境界となる。一例では、ダイオード領域の第２導電型のカソード領域とＩＧＢＴ領域の第１導電型のコレクタ領域が隣接していることが多い。したがって、ダイオード領域とＩＧＢＴ領域の境界とは、カソード領域とコレクタ領域の接合面となることもある。半導体層には、ダイオード領域とＩＧＢＴ領域の双方に亘って連続して伸びている第１ライフタイム制御領域が形成されている。第１ライフタイム制御領域は、半導体層の表面から観測して第１深さと第２深さの間の範囲に設けられている。第１深さは、トレンチゲートの底面の深さと一致している。第２深さは、半導体層の厚みを１．０としたときに０．４である。第１ライフタタイム制御領域は、半導体層の表面から観測して第１深さと第２深さの間の少なくとも一部の範囲に設けられていてもよいし、第１深さと第２深さの間の全域に設けられていてもよい。第１ライフタイム制御領域は、キャリアのライフタイムが周囲の領域よりも短縮化された領域である。一例では、第１ライフタイム制御領域は、結晶欠陥が意図的に形成された領域である。上記範囲に第１ライフタイム制御領域が形成されていると、第１ライフタイム制御領域の形成位置とトレンチゲートの形成位置が重複しないので、トレンチゲートのそれぞれの閾値電圧のばらつきが抑制される。さらに、上記範囲に第１ライフタイム制御領域が形成されていると、ＩＧＢＴ領域のオン電圧、ダイオード領域のリカバリー損失及びリカバリーサージ電圧のいずれをも低く抑えることができる。

半導体層には、少なくともＩＧＢＴ領域に設けられている第２ライフタイム制御領域が形成されていてもよい。この場合、第２ライフタイム制御領域は、コレクタ領域とドリフト領域の界面近傍のうちのドリフト領域側に形成されているのが望ましい。なお、必要に応じて、第２ライフタイム制御領域は、ダイオード領域にまで伸びて形成されていてもよい。第２ライフタイム制御領域が設けられていると、ＩＧＢＴ領域がオフしたときに、半導体層の深い位置の過剰なキャリアを短時間で消失させることができる。このため、第２ライフタイム制御領域が設けられていると、ＩＧＢＴ領域のスイッチング速度を改善することができる。

本明細書で開示される技術によると、トレンチゲートのそれぞれの閾値電圧のばらつきを抑制するとともに、逆回復特性が改善された半導体装置を提供することができる。

図１は、第１実施例の半導体装置の要部断面図を模式的に示す。 図２は、ライフタイム制御領域の形成位置とオン電圧の関係を示す。 図３は、ライフタイム制御領域の形成位置とリカバリー損失の関係を示す。 図４は、ライフタイム制御領域の形成位置とリカバリーサージ電圧の関係を示す。 図５は、第２実施例の半導体装置の要部断面図を模式的に示す。 図６は、第２実施例の半導体装置の他の一例の要部断面図を模式的に示す。

本願明細書で開示される技術の特徴を整理して記載する。
（特徴１）ライフタイム制御領域は、荷電粒子の照射によって形成されており、半導体層の所定深さの面内に形成されている。
（特徴２）半導体層には、半導体層の表面から観測して第１深さと第２深さの間の範囲に設けられている第１ライフタイム制御領域が形成されている。第１深さは、トレンチゲートの底面の深さと一致している。第２深さは、半導体層の厚みを１．０としたときに０．４であるのが望ましい。
（特徴３）第１ライフタイム制御領域は、水平方向において結晶欠陥密度が異なっていてもよい。一例では、水平方向で観測したときに、ダイオード領域の結晶欠陥密度が、ＩＧＢＴ領域の結晶欠陥密度よりも高いのが望ましい。

図１に示されるように、半導体装置１０は、ダイオード領域２０とＩＧＢＴ領域４０が混在した半導体層１２を備えている。半導体装置１０では、ダイオード領域２０がフリーホイールダイオードとして利用されており、ＩＧＢＴ領域４０がオフのときに、負荷電流を還流させる。一例では、半導体装置１０は、車載用の３相インバータ回路を構成する６つのトランジスタの１つとして用いられており、図示しない交流モータに接続されている。ＰＷＭ（Ｐulse Ｗidth Ｍodulation）方式でＯＮ／ＯＦＦ制御される半導体装置１０では、ＩＧＢＴ領域４０がオフのとき、ダイオード領域２０を介して交流モータに向けて還流電流が流れる。一例では、ＩＧＢＴ領域４０は、半導体層１２を平面視したときに、ダイオード領域２０の周囲を一巡するように形成されていてもよい。あるいは、ダイオード領域２０とＩＧＢＴ領域４０は、半導体層１２を平面視したときに、隣接して配置されていてもよい。

半導体装置１０は、半導体層１２の裏面に形成されている共通電極６０と、半導体層１２の表面に形成されているアノード電極２８及びエミッタ電極４８を備えている。共通電極６０は、ダイオード領域２０とＩＧＢＴ領域４０の双方に亘って形成されており、ダイオードにおけるカソード電極であり、ＩＧＢＴにおけるコレクタ電極である。アノード電極２８は、ダイオード領域２０に対応して形成されている。エミッタ電極４８は、ＩＧＢＴ領域４０に対応して形成されている。なお、必要に応じて、アノード電極２８とエミッタ電極４８を一枚の共通電極としてもよい。

半導体装置１０はさらに、半導体層１２のダイオード領域２０に対応した部位に、ｎ型のカソード領域２２と、ｎ型の中間領域２４と、ｐ型のアノード領域２６を備えている。

カソード領域２２は、例えば、イオン注入技術を利用して、半導体層１２の裏層部に形成されている。カソード領域２２の不純物濃度は濃く、共通電極６０にオーミック接触している。

中間領域２４は、カソード領域２２とアノード領域２６の間に設けられている。中間領域２４は、低濃度中間領域２４ａとバッファ領域２４ｂを備えている。低濃度中間領域２４ａとバッファ領域２４ｂは、不純物濃度が異なっており、低濃度中間領域２４ａの不純物濃度がバッファ領域２４ｂよりも薄い。低濃度中間領域２４ａは、半導体層１２に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である、バッファ領域２４ｂは、例えば、イオン注入技術を利用して形成されている。

アノード領域２６は、例えば、イオン注入技術を利用して、半導体層１２の表層部に形成されている。アノード領域２６は、複数の高濃度アノード領域２６ａと、その複数の高濃度アノード領域２６ａを取囲む低濃度アノード領域２６ｂを備えている。複数の高濃度アノード領域２６ａは、半導体層１２の表層部に分散して配置されている。複数の高濃度アノード領域２６ａの不純物濃度は濃く、アノード電極２８にオーミック接触している。低濃度アノード領域２６ｂの不純物濃度は、高濃度アノード領域２６ａより薄い。なお、この例に代えて、低濃度アノード領域２６ｂは、隣合う高濃度アノード領域２６ａ間にのみ設けられていてもよい。アノード領域２６の形態は、ダイオード領域２０に所望する特性に応じて、様々な形態を採用することができる。

半導体装置１０はさらに、半導体層１２のＩＧＢＴ領域４０に対応した部位に、ｐ型のコレクタ領域４２と、ｎ型のドリフト領域４４と、ｐ型のボディ領域４６と、ｎ型のエミッタ領域４７を備えている。

コレクタ領域４２は、例えば、イオン注入技術を利用して、半導体層１２の裏層部に形成されている。コレクタ領域４２の不純物濃度は濃く、共通電極６０にオーミック接触している。ＩＧＢＴ領域４０のコレクタ領域４２とダイオード領域２０のカソード領域２２は、半導体層１２の共通した深さに位置しており、半導体層１２の水平方向に隣接している。この例では、コレクタ領域４２とカソード領域２２の接合面が、ＩＧＢＴ領域４０とダイオード領域２０の境界である。

ドリフト領域４４は、コレクタ領域４２とボディ領域４６の間に設けられている。ドリフト領域４４は、低濃度ドリフト領域４４ａとバッファ領域４４ｂを備えている。低濃度ドリフト領域４４ａとバッファ領域４４ｂは、不純物濃度が異なっており、低濃度ドリフト領域４４ａの不純物濃度がバッファ領域４４ｂよりも薄い。低濃度ドリフト領域４４ａは、半導体層１２に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である、バッファ領域４４ｂは、例えば、イオン注入技術を利用して形成されている。

ボディ領域４６は、例えば、イオン注入技術を利用して、半導体層１２の表層部に形成されている。ボディ領域４６は、複数のボディコンタクト領域４６ａと、そのボディコンタクト領域４６ａを取囲む低濃度ボディ領域４６ｂを備えている。ボディコンタクト領域４６ａは、半導体層１２の表層部に分散して配置されている。複数のボディコンタクト領域４６ａの不純物濃度は濃く、エミッタ電極４８にオーミック接触している。低濃度ボディ領域４６ｂの不純物濃度は、複数のボディコンタクト領域４６ａよりも薄い。

複数のエミッタ領域４７は、例えば、イオン注入技術を利用して、半導体層１２の表層部に形成されている。複数のエミッタ領域４７は、半導体層１２の表層部に分散して配置されている。複数のエミッタ領域４７の不純物濃度は濃く、エミッタ電極４８にオーミック接触している。

半導体装置１０はさらに、ＩＧＢＴ領域４０に対応した部位に形成されている複数のトレンチゲート５２を備えている。複数のトレンチゲート５２は、半導体層１２の表層部に分散して配置されている。トレンチゲート５２は、トレンチゲート電極５４と、そのトレンチゲート電極５４を被覆するゲート絶縁膜５６を備えている。トレンチゲート５２は、半導体層１２の表面から裏面に向けて伸びており、ボディ領域４６を貫通して伸びている。トレンチゲート５２は、エミッタ領域４７と低濃度ボディ領域４６ｂと低濃度ドリフト領域４４ａに接している。トレンチゲート電極５４は、絶縁膜５８によってエミッタ電極４８から絶縁されている。

半導体装置１０はさらに、半導体層１２の表面から観測したときに、所定の深さ３２Ｄに形成された第１ライフタイム制御領域３２を備えていることを特徴としている。第１ライフタイム制御領域３２は、半導体層１２の深さ３２Ｄにおいて、その面内に形成されている。第１ライフタイム制御領域３２は、ダイオード領域２０とＩＧＢＴ領域４０の全範囲において、水平方向に沿って連続して形成されている。

第１ライフタイム制御領域３２は、既知の様々な手法を用いて形成することができる。本実施例では、半導体層１２の表面又は裏面からヘリウム（Ｈｅ）を照射し、所定の深さＤ３２に結晶欠陥密度がピークとなるように第１ライフタイム制御領域３２を形成している。この例に代えて、半導体層１２に他の荷電粒子を照射することによって第１ライフタイム制御領域３２を形成してもよい。あるいは、半導体層１２に電子線を照射することによって第１ライフタイム制御領域３２を形成してもよい。また、半導体層１２に金又は白金等の重金属を拡散させて第１ライフタイム制御領域３２を形成してもよい。

第１ライフタイム制御領域３２は、ヘリウムを照射するときのダメージによって、周囲よりも多量の結晶欠陥を含んでいる。第１ライフタイム制御領域３２の結晶欠陥密度は、周囲の低濃度中間領域２４ａ及び低濃度ドリフト領域４４ａの結晶欠陥密度よりも高い。このため、第１ライフタイム制御領域３２は、電子と正孔が再結合する場を提供することができる。なお、第１ライフタイム制御領域３２の厚み方向の結晶欠陥密度の分布は急峻であり、ピークとなる深さ３２Ｄの上下に１０μｍ程度である。ここで、第１ライフタイム制御領域３２とは、深さ３２Ｄの結晶欠陥密度のピークを基準としたときに５０％の結晶欠陥密度が含まれる範囲をいう。

第１ライフタイム制御領域３２が形成される範囲は、トレンチゲート５２の底面よりも深い範囲に位置することを特徴としている。さらに、第１ライフタイム制御領域３２が形成される範囲は、半導体層１２の厚み１２Ｔを１．０としたときに、０．４となる深さ以下の範囲に位置することを特徴としている。

図２に、第１ライフタイム制御領域３２の形成位置（結晶欠陥密度がピークとなる深さ３２Ｄ）とＩＧＢＴ領域４０のオン電圧の関係を示す。ここで、第１ライフタイム制御領域３２の形成位置は、半導体層１２の厚みに対する比で表されており、数値が低いほど半導体層１２の表面側に対応しており、数値が大きいほど半導体層１２の裏面側に対応する。図２に示されるように、第１ライフタイム制御領域３２の形成位置が半導体層１２の中央近傍（約０．５）の場合、ＩＧＢＴ領域４０のオン電圧が最も高い。したがって、第１ライフタイム制御領域３２の形成位置は、半導体層１２の中央近傍よりも浅い場合又は深い場合に、ＩＧＢＴ領域４０のオン電圧を低く抑えることができる。

図３に、第１ライフタイム制御領域３２の形成位置とダイオード領域２０のリカバリー損失の関係を示す。図３に示されるように、第１ライフタイム制御領域３２の形成位置が半導体層１２の表面に近いほど、ダイオード領域２０のリカバリー損失を低く抑えることができる。

図４に、第１ライフタイム制御領域３２の形成位置とダイオード領域２０のリカバリーサージ電圧の関係を示す。図４に示されるように、第１ライフタイム制御領域３２の形成位置が約０．４の位置を超えると、ダイオード領域２０のリカバリーサージ電圧が急激に悪化することが分かる。一方、ライフタイム制御領域３２の形成位置が約０．４の位置よりも表面側であれば、ダイオード領域２０のリカバリーサージ電圧を低く抑えることができる。

上記したように、半導体装置１０では、第１ライフタイム制御領域３２が形成される範囲が、トレンチゲート５２の底面よりも深い範囲に位置することを特徴としている。これにより、第１ライフタイム制御領域３２がトレンチゲート５２と接触することがないので、トレンチゲート５２のそれぞれの閾値電圧を所望値とすることができる。

さらに、半導体装置１０では、第１ライフタイム制御領域３２が形成される範囲が、半導体層１２の厚み１２Ｔを１．０としたときに、０．４（より好ましくは０．３である）となる深さ以下の範囲に位置することを特徴としている。これにより、図２〜図４に示されるように、半導体装置１０では、ＩＧＢＴ領域４０のオン電圧、ダイオード領域２０のリカバリー損失及びリカバリーサージ電圧のいずれをも低く抑えることができる。

なお、第１ライフタイム制御領域３２は、水平方向において結晶欠陥密度が異なっていてもよい。例えば、水平方向で観測したときに、ダイオード領域２０の結晶欠陥密度が、ＩＧＢＴ領域４０の結晶欠陥密度よりも高いのが望ましい。この形態によると、ＩＧＢＴ領域４０のオン電圧、ダイオード領域２０のリカバリー損失及びリカバリーサージ電圧のいずれをもさらに低く抑えることができる。

以下、図面を参照して第２実施例の半導体装置１００を説明する。なお、第１実施例と共通する構成要素に関しては共通の符号を付し、その説明を省略する。

図５に示されるように、半導体装置１００は、半導体層１２の表面から観測したときに、所定の深さ３４Ｄに形成された第２ライフタイム制御領域３４を備えていることを特徴としている。第２ライフタイム制御領域３４は、半導体層１２の深さ３４Ｄにおいて、その面内の一部に形成されている。第２ライフタイム制御領域３４は、ＩＧＢＴ領域４０にのみ水平方向に沿って連続して選択的に形成されている。第２ライフタイム制御領域３４は、コレクタ領域４２とドリフト領域４４の界面近傍のうちのドリフト領域４４側に形成されている。より詳細には、第２ライフタイム制御領域３４は、コレクタ領域４２とドリフト領域４４の界面近傍のうちの低濃度ドリフト領域４４ａに形成されている。

第２ライフタイム制御領域３４は、既知の様々な手法を用いて形成することができる。本実施例では、半導体層１２の裏面からヘリウム（Ｈｅ）を照射し、所定の深さＤ３４に結晶欠陥密度がピークとなるように第２ライフタイム制御領域３４を形成している。なお、第２ライフタイム制御領域３４の厚み方向の結晶欠陥密度の分布は急峻であり、ピークとなる深さ３４Ｄの上下に１０μｍ程度である。ここで、第２ライフタイム制御領域３４とは、深さ３４Ｄの結晶欠陥密度のピークを基準としたときに５０％の結晶欠陥密度が含まれる範囲をいう。この例に代えて、半導体層１２に他の荷電粒子を照射することによって第２ライフタイム制御領域３４を形成してもよい。あるいは、半導体層１２に電子線を照射することによって第２ライフタイム制御領域３４を形成してもよい。また、半導体層１２に金又は白金等の重金属を拡散させて第２ライフタイム制御領域３４を形成してもよい。

第２ライフタイム制御領域３４が形成される範囲は、半導体層１２の厚み１２Ｔを１．０としたときに、０．８となる深さ以上の範囲に位置することを特徴としている。これにより、図２に示されるように、ＩＧＢＴ領域４０のオン電圧を低く抑えることができる。

ＩＧＢＴ領域４０の裏層部に第２ライフタイム制御領域３４が設けられていると、ＩＧＢＴ領域４０のスイッチング速度を改善することができる。半導体装置１００では、ＩＧＢＴ領域４０がオンしているときに、コレクタ領域４２からドリフト領域４４内に正孔が注入される。ＩＧＢＴ領域４０のスイッチング速度は、ＩＧＢＴ領域４０がオフしたときに、オン時に注入されていた正孔を短時間で消失させることが肝要である。特に、半導体層１２の裏層部に存在する正孔を短時間で消失させることが肝要である。半導体装置１００では、半導体層１２の裏層部に第２ライフタイム制御領域３４が設けられているので、ＩＧＢＴ領域４０がオフしたときに、半導体層１２の裏層部に存在する過剰な正孔を短時間で消失させることができる。このため、半導体装置１００では、ＩＧＢＴ領域４０のスイッチング速度が大幅に改善されている。

なお、ＩＧＢＴ領域４０がオンしているときにコレクタ領域４２から注入される正孔は、ダイオード領域２０にも広がることがある。このため、図６に示されるように、第２ライフタイム制御領域３４は、ダイオード領域２０にまで伸びて形成されていてもよい。これにより、ＩＧＢＴ領域４０がオフしたときに、半導体層１２の裏層部に存在する過剰な正孔を短時間で消失させることができる。このため、第２ライフタイム制御領域３４がダイオード領域２０にも設けられていると、ＩＧＢＴ領域４０のスイッチング速度をさらに改善することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１２：半導体層
２０：ダイオード領域
２２：カソード領域
２４：中間領域
２６：アノード領域
３２：第１ライフタイム制御領域
３４：第２ライフタイム制御領域
４０：ＩＧＢＴ領域
４２：コレクタ領域
４４：ドリフト領域
４６：ボディ領域
５２：トレンチゲート

Claims (3)

1. ダイオード領域とＩＧＢＴ領域が形成されている半導体層を備える半導体装置であって、
   前記ダイオード領域は、前記半導体層の表層部に形成されている第１導電型のアノード領域と、前記半導体層の裏層部に形成されている第２導電型のカソード領域と、アノード領域とカソード領域の間に設けられているとともに前記カソード領域よりも不純物濃度が薄い第２導電型の中間領域と、を有しており、
   前記ＩＧＢＴ領域は、前記半導体層の表層部に形成されている第１導電型のボディ領域と、前記半導体層の裏層部に形成されている第１導電型のコレクタ領域と、ボディ領域とコレクタ領域の間に設けられている第２導電型のドリフト領域と、ボディ領域を貫通して設けられている複数のトレンチゲートと、を有しており、
   前記半導体層には、前記ダイオード領域と前記ＩＧＢＴ領域の双方に亘って連続して伸びているとともに、前記半導体層の表面から観測して第１深さと第２深さの間の範囲に設けられている第１ライフタイム制御領域が形成されており、
   前記第１深さは、前記トレンチゲートの底面の深さと一致しており、
   前記第２深さは、前記半導体層の厚みを１．０としたときに０．４であり、
   前記半導体層には、前記ＩＧＢＴ領域のみに設けられている第２ライフタイム制御領域が形成されており、
   第２ライフタイム制御領域は、前記半導体層の厚みを１．０としたときに、０．８となる深さ以上の範囲に位置する半導体装置。
2. 前記第２ライフタイム制御領域は、前記コレクタ領域と前記ドリフト領域の界面近傍のうちの前記ドリフト領域側に形成されている請求項１に記載の半導体装置。
3. 前記第１ライフタイム制御領域は、前記ダイオード領域の結晶欠陥密度が、前記ＩＧＢＴ領域の結晶欠陥密度よりも高い請求項１又は２に記載の半導体装置。

Images