WO2020036015A1 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
WO2020036015A1
WO2020036015A1 PCT/JP2019/026974 JP2019026974W WO2020036015A1 WO 2020036015 A1 WO2020036015 A1 WO 2020036015A1 JP 2019026974 W JP2019026974 W JP 2019026974W WO 2020036015 A1 WO2020036015 A1 WO 2020036015A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
transistor
lifetime control
semiconductor substrate
threshold adjustment
Prior art date
Application number
PCT/JP2019/026974
Other languages
English (en)
French (fr)
Inventor
源宜 窪内
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2020537382A priority Critical patent/JP6958740B2/ja
Priority to CN201980010232.6A priority patent/CN111656497B/zh
Publication of WO2020036015A1 publication Critical patent/WO2020036015A1/ja
Priority to US16/940,408 priority patent/US11901443B2/en
Priority to US18/395,662 priority patent/US20240128359A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Definitions

  • the transistor portion may further include a dummy trench portion provided from the upper surface of the semiconductor substrate to the drift region through the base region.
  • the dummy trench may include a dummy insulating film provided on an inner wall of the dummy trench.
  • the first region may be in contact with the gate trench portion and the dummy trench portion, and may be provided therebetween.
  • a threshold adjustment unit may be provided on one side of the first region in contact with the first region.
  • a dummy insulating film may be provided on the other side of the first region in contact with the first region.
  • the width of the threshold adjuster may be larger than the width of the dummy insulating film.
  • the width Wt is the width of the trench in the arrangement direction (X-axis direction).
  • the width of the gate trench portion 40 and the width of the dummy trench portion 30 in the X-axis direction may both be the width Wt.
  • the diode section 80 has a first conductivity type cathode region 82 on the lower surface side of the semiconductor substrate.
  • the cathode region 82 of this example is of the N + type.
  • a region where the cathode region 82 is provided is indicated by a dashed line portion in a top view of the semiconductor substrate.
  • the diode section 80 may be a region where the cathode region 82 is projected on the upper surface of the semiconductor substrate.
  • the region where the cathode region 82 is projected on the upper surface of the semiconductor substrate may be separated from the contact region 15-e in the + Y-axis direction.
  • the base region 14 in the transistor section 70 has a first region 19 overlapping the lifetime control region 72 in a top view and a second region 13 not overlapping the lifetime control region 72.
  • the entirety of the first region 19 in the X-axis direction overlaps with the lifetime control region 72 in a top view.
  • the width Wgi is the width of the gate insulating film 42 in the X-axis direction on the side wall of the gate trench.
  • the width Wgi may be a width between the sidewall of the gate conductive portion 44 and the base region 14 facing the sidewall with the gate insulating film 42 interposed therebetween in the X-axis direction.
  • the width in the X-axis direction of the gate insulating films 42 provided on both sides of one gate conductive portion 44 in the X-axis direction may be equal.
  • the lifetime control region 72 is provided locally on the upper surface 21 side inside the semiconductor substrate 10 at the boundary portion 90. Therefore, the amount of holes drifting from the base region 14 of the boundary portion 90 to the cathode region 82 during the operation of the diode portion 80 can be reduced. Therefore, the reverse recovery loss of the diode unit 80 can be reduced.
  • the distribution of the lifetime killer concentration when the lifetime control region 72 is formed by irradiating helium from the upper surface 21 as a particle beam is as shown by a solid line.
  • the distribution of the lifetime killer density has a skirt S from the position P toward the upper surface 21.
  • the distribution of the lifetime killer concentration has a skirt S ′ from the position P toward the lower surface 23.
  • the lifetime control region 72 is formed by irradiating the particle beam from the upper surface 21.
  • the skirt S is gentler than the skirt S ′.
  • the skirt S may reach the upper surface 21 and does not have to reach the upper surface 21.
  • FIG. 4B is another diagram showing the distribution of the lifetime killer concentration along the line nn ′ in FIG.
  • the lifetime control region 72 is formed by irradiating helium from the lower surface 23 as a particle beam.
  • the distribution of the lifetime killer concentration at this time is as shown by the solid line.
  • the distribution of the lifetime killer density has a skirt R from the position P toward the lower surface 23.
  • the distribution of the lifetime killer density has a skirt R ′ from the position P toward the upper surface 21.
  • the threshold value decreases.
  • the lifetime control region 73 may be formed by irradiating the lower surface 23 with a particle beam.
  • the lifetime killer according to the lifetime control region 73 is, for example, helium injected at a predetermined depth position.
  • the lifetime killer may be a proton or an electron beam injected at a predetermined depth position.
  • the lifetime control region 73 may be formed by irradiating a particle beam from the upper surface 21.
  • a lifetime control area 73 is provided in addition to the lifetime control area 72. For this reason, some of the carriers drifting in the drift region 18 easily recombine and disappear in both the lifetime control region 72 and the lifetime control region 73. Therefore, in the semiconductor device 100 of the present example, the lifetime of the carriers injected from the lower surface 23 can be adjusted by adjusting the depth of the lifetime control region 73 from the lower surface 23.
  • FIG. 11C is a diagram showing another example of the threshold adjustment unit 27 in FIG.
  • the gate insulating film 42 protrudes toward the first region 19 from the position h1.
  • This example is also an example in which the gate insulating film 42 locally includes, in the Z-axis direction, the threshold adjustment unit 27 provided in contact with the first region 19 above the position h1.
  • FIGS. 18A and 18B are a flow chart and a cross-sectional view illustrating an example of a manufacturing process of the gate trench section 40 provided with the threshold adjustment section 27.
  • a trench 92 is formed in the semiconductor substrate 10.
  • the trench 92 may be formed by etching the semiconductor substrate 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

トランジスタ部とダイオード部と、を有する半導体基板を備え、トランジスタ部およびダイオード部の双方が、半導体基板の内部に設けられた第１導電型のドリフト領域と、半導体基板の内部において、ドリフト領域の上方に設けられた第２導電型のベース領域と、を有し、半導体基板の内部において、ベース領域の下方に、トランジスタ部の少なくとも一部からダイオード部にわたって、ライフタイムキラーを含むライフタイム制御領域が設けられ、トランジスタ部において、半導体基板の上面視でライフタイム制御領域と重なって、トランジスタ部の閾値を調整する閾値調整部が設けられた、半導体装置を提供する。

Description

半導体装置および製造方法
　本発明は、半導体装置および製造方法に関する。
　従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている。（例えば、特許文献１および２参照）。
　特許文献１　特開２０１７－４１６０１号公報
　特許文献２　特開２０１５－１８５７４２号公報
解決しようとする課題
　半導体装置においては、トランジスタセルの位置による閾値の差を抑制することが好ましい。
一般的開示
　本発明の第１の態様においては、半導体装置を提供する。半導体装置は、トランジスタ部とダイオード部とを有する半導体基板を備える。トランジスタ部およびダイオード部の双方は、半導体基板の内部に設けられた第１導電型のドリフト領域と、半導体基板の内部においてドリフト領域の上方に設けられた第２導電型のベース領域と、を有する。半導体基板の内部において、ベース領域の下方には、トランジスタ部の少なくとも一部からダイオード部にわたって、ライフタイムキラーを含むライフタイム制御領域が設けられている。トランジスタ部においては、半導体基板の上面視でライフタイム制御領域と重なって、トランジスタ部の閾値を調整する閾値調整部が設けられている。
　トランジスタ部において、ベース領域は、半導体基板の上面視で、ライフタイム制御領域と重なる第１領域と、ライフタイム制御領域と重ならない第２領域と、を有する。第１領域は、閾値調整部を含んでよい。閾値調整部のドーピング濃度は、第２領域のドーピング濃度よりも高くてよい。
　ダイオード部において、ベース領域は、半導体基板の上面視で、ライフタイム制御領域と重なる第３領域を有する。第３領域のドーピング濃度は、閾値調整部のドーピング濃度よりも低くてよい。
　第３領域のドーピング濃度は、第２領域のドーピング濃度と等しくてよい。
　トランジスタ部は、半導体基板の上面からベース領域を貫通してドリフト領域まで設けられたゲートトレンチ部およびダミートレンチ部をさらに有してよい。第１領域は、ゲートトレンチ部およびダミートレンチ部に挟まれて設けられてよい。閾値調整部は、ゲートトレンチ部に接して設けられる。
　トランジスタ部は、半導体基板の上面からベース領域を貫通してドリフト領域まで設けられた複数のダミートレンチ部をさらに有してよい。第１領域は、半導体基板の上面において隣り合う２本のダミートレンチ部に挟まれて設けられてよい。
　半導体装置は、半導体基板の上面に露出して設けられた第２導電型のウェル領域をさらに備えてよい。トランジスタ部は、半導体基板の上面に接して設けられ、ベース領域の上方に設けられた第１導電型のエミッタ領域をさらに有してよい。エミッタ領域とウェル領域との間に、ベース領域が半導体基板の上面に露出して設けられてよい。半導体基板の上面に露出して設けられたベース領域のドーピング濃度は、閾値調整部のドーピング濃度と等しくてよい。
　トランジスタ部は、半導体基板の上面からベース領域を貫通してドリフト領域まで設けられたゲートトレンチ部をさらに有してよい。トランジスタ部において、ベース領域は、半導体基板の上面視で、ライフタイム制御領域と重なる第１領域と、ライフタイム制御領域と重ならない第２領域と、を有する。ゲートトレンチ部は、ゲートトレンチ部の内壁に設けられたゲート絶縁膜を含んでよい。ゲート絶縁膜は、第１領域と接して設けられた閾値調整部を含んでよい。閾値調整部の幅は、第２領域に接するゲート絶縁膜の幅よりも大きくてよい。
　１つのゲートトレンチ部において、ゲートトレンチ部の一方側に、第１領域と接して閾値調整部が設けられ、且つ、ゲートトレンチ部の他方側に、第２領域と接してゲート絶縁膜が設けられてよい。
　トランジスタ部は、半導体基板の上面からベース領域を貫通してドリフト領域まで設けられたダミートレンチ部をさらに有してよい。ダミートレンチ部は、ダミートレンチ部の内壁に設けられたダミー絶縁膜を含んでよい。第１領域は、ゲートトレンチ部およびダミートレンチ部に共に接し、且つ、挟まれて設けられてよい。第１領域の一方側に、第１領域と接して閾値調整部が設けられてよい。第１領域の他方側に、第１領域と接してダミー絶縁膜が設けられてよい。閾値調整部の幅は、ダミー絶縁膜の幅よりも大きくてよい。
　トランジスタ部は、半導体基板の上面からベース領域を貫通してドリフト領域まで設けられたゲートトレンチ部をさらに有してよい。トランジスタ部において、ベース領域は、半導体基板の上面視で、ライフタイム制御領域と重なる第１領域と、ライフタイム制御領域と重ならない第２領域と、を有する。ゲートトレンチ部は、ゲートトレンチ部の内壁に設けられたゲート絶縁膜を含んでよい。ゲート絶縁膜は、第１領域と接して設けられた閾値調整部を含んでよい。閾値調整部の誘電率は、第２領域に接するゲート絶縁膜の誘電率よりも低くてよい。
　ライフタイム制御領域と重なるベース領域が閾値調整部として機能してよい。閾値調整部の上端におけるライフタイムが、深さ方向における半導体基板の中央のライフタイムの８０％以上であってよい。
　同一の深さ位置におけるキャリアライフタイムを比較した場合に、閾値調整部は、ダイオード部のベース領域よりも、キャリアライフタイムが大きい部分を有してよい。閾値調整部は、トランジスタ部のベース領域の一部であってよい。閾値調整部における結晶欠陥密度は、ダイオード部のベース領域における結晶欠陥密度よりも小さくてよい。閾値調整部の下面のライフタイム制御領域の結晶欠陥密度は、ダイオード部のライフタイム制御領域の結晶欠陥密度より小さくても良い。閾値調整部とライフタイム制御領域との距離は、ダイオード部のベース領域とライフタイム制御領域との距離よりも大きくてよい。閾値調整部は、水素ドナーを含んでよい。トランジスタ部において、ベース領域は、半導体基板の上面視で、前記ライフタイム制御領域と重なる第１領域と、ライフタイム制御領域と重ならない第２領域とを有してよい。第１領域は、閾値調整部を含んでよい。半導体基板の深さ方向において、閾値調整部は、第２領域よりも長くてよい。
　本発明の第２の態様においては、トランジスタ部とダイオード部とを有し、前記トランジスタ部および前記ダイオード部の双方が半導体基板の内部に設けられた第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた第２導電型のベース領域とを有する半導体装置の製造方法を提供する。半導体基板の上面から粒子線を照射して、ベース領域の下方に、トランジスタ部の少なくとも一部からダイオード部にわたって、ライフタイムキラーを含むライフタイム制御領域を形成してよい。トランジスタ部においてライフタイム制御領域と重なるベース領域まで到達する光を半導体基板の上面から照射して、当該ベース領域のキャリアライフタイムを回復させて、トランジスタ部の閾値を調整する閾値調整部を形成してよい。
　半導体装置は、ベース領域とライフタイム制御領域との間に、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を有してよい。閾値調整部を形成するときに、蓄積領域に到達する光を照射してよい。
　閾値調整部を形成するときに、蓄積領域と、ライフタイム制御領域との間に到達する光を照射してよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の上面の一例を部分的に示す図である。 図１におけるａ－ａ'断面の一例を示す図である。 図１におけるａ－ａ'断面の他の例を示す図である。 ライフタイム制御領域７２を形成するステップの模式図である。 図３におけるｎ－ｎ'線に沿ったライフタイムキラー濃度の分布を示す図である。 図３におけるｎ－ｎ'線に沿ったライフタイムキラー濃度の分布の別の例を示す図である。 半導体装置１００の上面の他の例を部分的に示す図である。 図５Ａにおけるｆ－ｆ'断面の一例を示す図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図６Ａにおけるｍ－ｍ'線に沿ったライフタイムキラー濃度の分布を示す図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 本発明の一つの実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。 図７におけるｂ－ｂ'断面の一例を示す図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図７におけるｂ－ｂ'断面の他の一例を示す図である。 図８における閾値調整部２７の他の一例を示す図である。 図８における閾値調整部２７の他の一例を示す図である。 図８における閾値調整部２７の他の一例を示す図である。 図８における閾値調整部２７の他の一例を示す図である。 本発明の一つの実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。 図１２におけるｃ－ｃ'断面の一例を示す図である。 本発明の一つの実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。 図１４におけるｄ－ｄ'断面の一例を示す図である。 本発明の一つの実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。 図１６におけるｅ－ｅ'断面の一例を示す図である。 閾値調整部２７が設けられたゲートトレンチ部４０の作製工程の一例を示すフロー図および断面図である。 他の実施形態に係る半導体装置１００を説明する断面図である。 図１９のｎ－ｎ'断面におけるキャリアライフタイム分布の一例を示す図である。 図１９のｎ－ｎ'断面におけるキャリアライフタイム分布の他の例を示す図である。 半導体装置１００の他の例を説明する断面図である。 半導体装置１００の他の例を説明する断面図である。 半導体装置１００の他の例を説明する断面図である。 図２４に示したｎ－ｎ'断面と、ｐ－ｐ'断面におけるキャリアライフタイムの分布例を示す図である。 結晶欠陥を回復させる光が照射される照射範囲７５の一例を示す図である。 照射範囲７５の他の例を示す図である。 図１９から図２７において説明した半導体装置１００の製造工程の一部を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 図２９Ａにおけるｚ１－ｚ１'線、および、ｚ２－ｚ２'線におけるライフタイムキラー濃度分布の一例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。 ａ－ａ'断面の他の例を示す図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。
　各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、本明細書においてＰ＋型（またはＮ＋型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が高いことを意味し、Ｐ－型（またはＮ－型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が低いことを意味する。
　本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化したドーパントの濃度を指す。ドーピング濃度の単位は、／ｃｍ３である。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。この場合、ドーピング濃度はＳＲ法で測定できる。また、ドナーおよびアクセプタの化学濃度をドーピング濃度としてもよい。この場合、ドーピング濃度はＳＩＭＳ法で測定できる。特に限定していなければ、ドーピング濃度として、上記のいずれを用いてもよい。特に限定していなければ、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度としてよい。
　また、本明細書においてドーズ量とは、イオン注入を行う際に、ウェーハに注入される単位面積あたりのイオンの個数をいう。したがって、その単位は、／ｃｍ２である。なお、半導体領域のドーズ量は、その半導体領域の深さ方向にわたってドーピング濃度を積分した積分濃度とすることができる。その積分濃度の単位は、／ｃｍ２である。したがって、ドーズ量と積分濃度とを同じものとして扱ってよい。
　本明細書において、何らかの物理量が同一または同等と説明した場合、±５％以内の誤差を含んでいてもよい。また、半導体基板の深さ方向における位置が同一または同等と説明した場合、半導体基板の厚みの±１％以内の誤差を含んでいてもよい。
　図１は、本発明の一つの実施形態に係る半導体装置１００の上面の一例を部分的に示す図である。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、ＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌ　Ｄｉｏｄｅ）として機能するダイオードを含む。ダイオード部８０は、半導体基板の上面において、配列方向（本例においてはＸ軸方向）にトランジスタ部７０と並んで設けられる。
　また、図１においては、半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
　本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
　エミッタ電極５２およびゲート金属層５０と、半導体基板の上面との間には層間絶縁膜が設けられるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。
　ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで設けられる。ゲートランナー４８と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板の上面に露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナー４８と接触する。
　エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。また、各電極は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
　１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は、曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲートランナー４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。
　本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に半導体基板の上面においてＵ字形状を有してよい。即ち、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。
　本例において、幅Ｗｔは、配列方向（Ｘ軸方向）におけるトレンチ部の幅である。本例において、ゲートトレンチ部４０の幅およびダミートレンチ部３０のＸ軸方向における幅は、共に幅Ｗｔであってよい。
　ウェル領域１１は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で設けられる。本例のウェル領域１１は、Ｐ＋型である。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１１に設けられる。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われてよい。
　トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。ダイオード部８０において、コンタクトホール５４は、ベース領域１４の上方に設けられる。いずれのコンタクトホール５４も、Ｘ軸方向両端に配置されたベース領域１４およびウェル領域１１の上方には配置されていない。
　半導体基板の上面と平行な方向において、Ｙ軸方向には各トレンチ部に接してメサ部が設けられる。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
　トランジスタ部７０においては、各トレンチ部に接して第１メサ部６０が設けられる。ダイオード部８０においては、トランジスタ部７０にＸ軸方向に隣り合う領域に第２メサ部６２が設けられる。また、ダイオード部８０において隣り合うダミートレンチ部３０に挟まれた領域、且つ、第２メサ部６２を除く領域に、第３メサ部６４が設けられる。
　第１メサ部６０の上面には、ゲートトレンチ部４０と接して第１導電型のエミッタ領域１２が設けられる。本例のエミッタ領域１２は、Ｎ＋型である。また、第１メサ部６０の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５は、Ｐ＋型である。第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５は、ゲートトレンチ部４０の延伸方向に交互に設けられてよい。
　幅Ｗｍは、第１メサ部６０において、隣り合う２本のトレンチ部の間のＸ軸方向における幅である。なお、幅Ｗｍと幅Ｗｔとの和は、トレンチピッチである。
　第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５は、コンタクトホール５４の下方にも設けられている。即ち、第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５は、一方のトレンチ部から当該トレンチ部に配列方向に隣り合う他方のトレンチ部まで、コンタクトホール５４の下方を通って連続的に設けられている。第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５のＸ軸方向における幅は、幅Ｗｍと等しくてよい。
　第１メサ部６０の上面において、エミッタ領域１２およびコンタクト領域１５は、ダミートレンチ部３０と接して設けられてよく、離れて設けられてもよい。本例のエミッタ領域１２およびコンタクト領域１５は、ダミートレンチ部３０と接して設けられている。
　第２メサ部６２の上面には、コンタクト領域１５が設けられる。第２メサ部６２において、コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。即ち、第２メサ部６２において、コンタクト領域１５は、一方のトレンチ部から当該トレンチ部に配列方向に隣り合う他方のトレンチ部まで、コンタクトホール５４の下方を通って連続的に設けられている。
　第２メサ部６２において、隣り合う２本のトレンチ部の間のＸ軸方向における幅は、幅Ｗｍと等しくてよい。第２メサ部６２において、コンタクト領域１５のＸ軸方向における幅は、幅Ｗｍと等しくてよい。
　第３メサ部６４の上面には、Ｙ軸方向における両端部にコンタクト領域１５－ｅが設けられる。第３メサ部６４の上面、且つ、コンタクト領域１５－ｅに挟まれる領域には、第２導電型のベース領域１４が設けられる。本例のベース領域１４は、Ｐ－型である。ベース領域１４は、コンタクト領域１５－ｅに挟まれる領域全体に設けられてよい。
　第３メサ部６４において、隣り合う２本のトレンチ部の間のＸ軸方向における幅は、幅Ｗｍと等しくてよい。第３メサ部６４において、ベース領域１４およびコンタクト領域１５－ｅのＸ軸方向における幅は、幅Ｗｍと等しくてよい。
　第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５の下方にはベース領域１４が設けられる。第２メサ部６２において、コンタクト領域１５の下方にはベース領域１４が設けられる。
　第３メサ部６４において、ベース領域１４は、コンタクトホール５４の下方にも設けられている。即ち、第３メサ部６４において、ベース領域１４は、一方のトレンチ部から当該トレンチ部に配列方向に隣り合う他方のトレンチ部まで、コンタクトホール５４の下方を通って連続的に設けられている。第３メサ部６４には、エミッタ領域１２が設けられなくてよい。
　ダイオード部８０は、半導体基板の下面側において、第１導電型のカソード領域８２を有する。本例のカソード領域８２は、Ｎ＋型である。図１において、半導体基板の上面視でカソード領域８２が設けられる領域を一点鎖線部で示している。ダイオード部８０は、カソード領域８２を半導体基板の上面に投影した領域であってよい。カソード領域８２を半導体基板の上面に投影した領域は、コンタクト領域１５－ｅから＋Ｙ軸方向に離れていてよい。
　半導体基板の下面においてカソード領域８２が設けられていない領域には、第２導電型のコレクタ領域が設けられてよい。本例のコレクタ領域は、Ｐ＋型である。トランジスタ部７０は、コレクタ領域を半導体基板の上面に投影した領域のうち、トレンチ部またはメサ部が設けられている領域であってよい。
　本例の半導体装置１００は、半導体基板の内部において、ライフタイムキラーを含むライフタイム制御領域７２が局所的に設けられている。図１において、半導体基板の上面視でライフタイム制御領域７２が設けられる領域を一点鎖線部で示している。
　本例のライフタイム制御領域７２は、図１に示す通り、Ｘ軸方向においてダイオード部８０に最も近いゲートトレンチ部４０の下方から、＋Ｘ軸方向に連続的に設けられる。本例のライフタイム制御領域７２は、Ｘ軸方向においてトランジスタ部７０からダイオード部８０にわたって連続的に設けられる。本例において、境界部９０は、トランジスタ部７０のうちライフタイム制御領域７２が設けられる領域である。また、本例のライフタイム制御領域７２は、Ｙ軸方向においてトレンチ部の下方且つ半導体基板の厚さの半分よりも上方の範囲においてピークを有し、＋Ｙ軸方向に連続的に設けられる。ライフタイム制御領域７２のＺ軸方向におけるピーク位置は、ウェル領域１１の下面のＺ軸方向における位置と等しくてもよく、ウェル領域１１の下面のＺ軸方向における位置よりも下方に設けられてもよい。
　トランジスタ部７０において、エミッタ領域１２とウェル領域１１との延伸方向（Ｙ軸方向）における間には、ベース領域１４－ｅが半導体基板の上面に露出して設けられてよい。ダイオード部８０において、コンタクト領域１５とウェル領域１１との延伸方向における間には、ベース領域１４－ｅが半導体基板の上面に露出して設けられてよい。ベース領域１４－ｅは、一例として、第１メサ部６０、第２メサ部２および第３メサ部６４のＹ軸方向における両端部に設けられている。図１においては、Ｙ軸負側の端部に設けられたベース領域１４－ｅのみを示している。
　境界部９０における第１メサ部６０において、半導体基板の上面に露出して設けられたベース領域１４－ｅのドーピング濃度は、閾値調整部２７（図２Ａまたは図２Ｂ参照）のドーピング濃度と等しくてよい。境界部９０を除く第１メサ部６０において、ベース領域１４－ｅのドーピング濃度は、第２領域１３のドーピング濃度と等しくてよい。第２メサ部６２および第３メサ部６４において、ベース領域１４－ｅのドーピング濃度は、第３領域１７のドーピング濃度と等しくてよい。
　本例において、ベース領域１４の下方には、第１導電型の蓄積領域１６が設けられる。本例の蓄積領域１６は、Ｎ型である。蓄積領域１６は、それぞれのトレンチ部の下端よりも上方に配置されてよい。図１において、蓄積領域１６が設けられる範囲を一点鎖線部にて示している。蓄積領域１６のＹ軸方向の端部は、半導体基板の上面においてエミッタ領域１２とベース領域１４－ｅに挟まれて設けられるコンタクト領域１５の下方に配置されてよい。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。
　本例においては、境界部９０を除くトランジスタ部７０において、ゲートトレンチ部４０にＸ軸方向に隣り合って、ダミートレンチ部３０が設けられている。即ち、本例においては、境界部９０を除くトランジスタ部７０において、第１メサ部６０はゲートトレンチ部４０とダミートレンチ部３０とに挟まれている。境界部９０を除くトランジスタ部７０において、ゲートトレンチ部４０にＸ軸方向に隣り合って、他のゲートトレンチ部４０が設けられていてもよい。即ち、境界部９０を除くトランジスタ部７０において、第１メサ部６０は２本のゲートトレンチ部４０に挟まれていてもよい。当該第１メサ部６０を挟む２本のゲートトレンチ部４０は、半導体基板の上面においてＵ字形状を有していてよく、Ｕ字形状を有していなくてもよい。
　なお、トランジスタ部７０における、ゲートトレンチ部４０およびダミートレンチ部３０の構成はこれに限られず、例えば、Ｘ軸方向において、ゲートトレンチ部４０が複数並び、その間にダミートレンチ部３０が複数並ぶ構成としてよい。具体的には、ゲートトレンチ部４０およびダミートレンチ部３０が、交互に、２本または３本並ぶ構成としてよい。その他、ゲートトレンチ部４０が１本に対しダミートレンチ部３０が2本並ぶ１Ｇ２Ｅの構成であったり、その逆の２Ｇ１Ｅの構成であったりしてもよい。
　境界部９０を除くトランジスタ部７０において、２本のゲートトレンチ部４０に挟まれた第１メサ部６０と、ゲートトレンチ部４０とダミートレンチ部３０とに挟まれた第１メサ部が、共に設けられていてよい。境界部９０を除くトランジスタ部７０において、２本のゲートトレンチ部４０に挟まれた第１メサ部６０と、ゲートトレンチ部４０とダミートレンチ部３０とに挟まれた第１メサ部に加え、２本のダミートレンチ部３０に挟まれた第１メサ部６０が、さらに設けられていてもよい。
　図２Ａは、図１におけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、エミッタ領域１２、コンタクト領域１５およびベース領域１４、並びにゲートトレンチ部４０およびダミートレンチ部３０を通るＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
　層間絶縁膜３８は、半導体基板１０の上面２１に設けられている。層間絶縁膜３８は、ボロンまたはリン等の不純物が添加されたシリケートガラス等の絶縁膜である。層間絶縁膜３８は上面２１に接していてよく、層間絶縁膜３８と上面２１との間に酸化膜等の他の膜が設けられていてもよい。層間絶縁膜３８には、図１において説明したコンタクトホール５４、コンタクトホール４９およびコンタクトホール５６が設けられている。図２Ａにおいては、コンタクトホール５４を示している。
　エミッタ電極５２は、半導体基板１０の上面２１および層間絶縁膜３８の上面に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、上面２１と電気的に接触する。コンタクトホール５４の内部には、タングステン（Ｗ）等のコンタクトプラグが設けられてもよい。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で設けられる。
　半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
　半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８は、Ｎ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が設けられずに残存した領域であってよい。
　ドリフト領域１８の上方には、Ｚ軸方向に一つ以上の蓄積領域１６が設けられてよい。蓄積領域１６は、ドリフト領域１８と同じドーパントが、ドリフト領域１８よりも高濃度に蓄積した領域である。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。
　ドリフト領域１８には、ライフタイムキラーを含むライフタイム制御領域７２が、半導体基板１０の内部において局所的に設けられている。ライフタイム制御領域７２は、図１に示す一点鎖線部を境界として、上面２１から粒子線を照射することにより形成されてよい。図２Ａにおいて、ライフタイムキラーの濃度分布のＺ軸方向におけるピーク位置を「×」の記号にて示している。ライフタイムキラーは、一例として所定の深さ位置に注入されたヘリウムである。ヘリウムを注入することで、半導体基板１０の内部に結晶欠陥を形成できる。ライフタイムキラーは、所定の深さ位置に注入されたプロトンまたは電子線であってもよい。電子線またはプロトンを注入することによっても、半導体基板１０の内部に結晶欠陥を形成できる。本明細書では、電子線、ヘリウム、プロトン等を照射することで形成された結晶欠陥を空孔欠陥、空孔型の欠陥、または、空孔と称する場合がある。
　半導体基板１０の厚さをＴとする。本例のライフタイム制御領域７２は、上面２１を基準として、厚さＴの１／２よりも浅い位置に設けられている。ライフタイム制御領域７２は、厚さＴの１／２よりも深い位置に設けられてもよい。また、ライフタイム制御領域７２は、Ｚ軸方向にライフタイムキラーの濃度分布のピークを複数持つように形成されていてもよい。ライフタイム制御領域７２は、図１に示す通り、Ｘ軸方向においてダイオード部８０に最も近いゲートトレンチ部４０の下方からダイオード部８０にわたって、連続的に設けられている。ライフタイム制御領域７２は、Ｘ軸方向において境界部９０からダイオード部８０にわたって、連続的に設けられている。ライフタイム制御領域７２のＸ軸負側の端部Ｋは、ダイオード部８０に最も近いゲートトレンチ部４０の下方に配置されてよい。
　本例の半導体装置１００は、境界部９０において、半導体基板１０の内部における上面２１側に、局所的にライフタイム制御領域７２が設けられる。このため、ダイオード部８０の動作時に、境界部９０のベース領域１４からカソード領域８２まで正孔がドリフトする量を減少させることができる。このため、ダイオード部８０の逆回復損失を低減できる。
　本例において、トランジスタ部７０におけるベース領域１４は、上面視でライフタイム制御領域７２と重なる第１領域１９と、ライフタイム制御領域７２と重ならない第２領域１３を有する。本例においては、第１領域１９のＸ軸方向における全体が、上面視でライフタイム制御領域７２と重なる。
　本例において、ダイオード部８０におけるベース領域１４は、上面視でライフタイム制御領域７２と重なる第３領域１７を有する。本例においては、第３領域１７のＸ軸方向における全体が、上面視でライフタイム制御領域７２と重なる。
　本例の半導体装置１００は、上面視でライフタイム制御領域７２と重なって、トランジスタ部７０の閾値を制御する閾値調整部２７が設けられている。本例において、閾値調整部２７は、不純物が高濃度にドープされたベース領域１４である。
　本例において、第１領域１９は、閾値調整部２７を含む。閾値調整部２７のドーピング濃度は、第２領域１３のドーピング濃度よりも高い。閾値調整部２７のドーピング濃度は、第２領域１３のドーピング濃度の１．１倍以上であってよい。
　第３領域１７のドーピング濃度は、閾値調整部２７のドーピング濃度よりも低くてよい。また、第３領域１７のドーピング濃度は、第２領域１３のドーピング濃度と等しくてもよい。これにより、ダイオード部８０のベース領域１４の第３領域１７と、トランジスタ部７０の第２領域１３を同じプロセスで作製することができ、パターニングの回数を減らすことが可能となる。この場合、第３領域１７のドーピング濃度は、閾値調整部２７のドーピング濃度の０．９倍以下であってよい。なお、第３領域１７のドーピング濃度は、閾値調整部２７のドーピング濃度と等しく、且つ、第３領域１７のドーピング濃度が、第２領域１３のドーピング濃度よりも高くてもよい。この場合には、ダイオード部８０のベース領域１４の第３領域１７と、トランジスタ部７０の第１領域１９の閾値調整部２７を同じプロセスで作製することができる。なお、この例に限らず、ダイオード部８０のベース領域１４の第３領域１７のドーピング濃度は、自由に設計してよい。
　トランジスタ部７０において、ベース領域１４の上方には、上面２１に接してエミッタ領域１２が設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントは、一例としてヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）等である。
　ダイオード部８０の第２メサ部６２において、ベース領域１４の上方には、上面２１に接してコンタクト領域１５が設けられる。コンタクト領域１５は、ダミートレンチ部３０に接して設けられてよい。
　ドリフト領域１８の下方には、第１導電型のバッファ領域２０が設けられてよい。本例のバッファ領域２０は、Ｎ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、コレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
　ダイオード部８０において、バッファ領域２０の下方にはカソード領域８２が設けられる。カソード領域８２は、トランジスタ部７０のコレクタ領域２２と同じ深さに設けられてよい。ダイオード部８０は、トランジスタ部７０がターンオフする時に、逆方向に導通する還流電流を流す還流ダイオード（ＦＷＤ）として機能してよい。
　トランジスタ部７０において、バッファ領域２０の下方にはコレクタ領域２２が設けられる。コレクタ領域２２は、下面２３においてカソード領域８２と接して設けられていてよい。
　半導体基板１０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられる。ゲートトレンチ部４０およびダミートレンチ部３０は、上面２１からベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に到達するように設けられる。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
　ゲートトレンチ部４０は、上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。ゲート導電部４４の上面は、上面２１と同じＸＹ平面内にあってよい。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
　本例において、幅Ｗｇｉは、ゲートトレンチの側壁におけるゲート絶縁膜４２のＸ軸方向の幅である。幅Ｗｇｉは、Ｘ軸方向において、ゲート導電部４４の側壁と、当該側壁とゲート絶縁膜４２を挟んで対向するベース領域１４との間の幅であってよい。本例においては、Ｘ軸方向において１つのゲート導電部４４の両側に設けられるゲート絶縁膜４２のＸ軸方向における幅は、等しくてよい。
　ゲート導電部４４は、深さ方向においてベース領域１４よりも長く設けられてよい。ゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
　ダミートレンチ部３０は、ＸＺ断面においてゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー絶縁膜３２は、ダミートレンチの内壁の半導体を酸化または窒化して形成してよい。ダミー導電部３４は、ダミートレンチの内部においてダミー絶縁膜３２よりも内側に設けられる。ダミー導電部３４の上面は、上面２１と同じＸＹ平面内にあってよい。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。ダミートレンチの側壁におけるダミー絶縁膜３２のＸ軸方向の幅は、幅Ｗｇｉと等しくてよい。
　本例において、幅Ｗｃは、ゲート導電部４４のＸ軸方向における幅である。幅Ｗｃは、ゲート導電部４４の上面、即ち、Ｚ軸方向においてゲート導電部４４と層間絶縁膜３８とが接する位置における、当該ゲート導電部４４のＸ軸正側の端部とＸ軸負側の端部との間の幅であってよい。本例において、幅Ｗｇｉの２倍と幅Ｗｃとの和は、トレンチ部のＸ軸方向における幅Ｗｔに等しい。なお、ダミー導電部３４のＸ軸方向における幅は、幅Ｗｃと等しくてよい。
　本例のゲートトレンチ部４０およびダミートレンチ部３０は、上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
　図２Ｂは、図１におけるａ－ａ'断面の他の一例を示す図である。本例においては、境界部９０におけるベース領域１４が、一つの第１メサ部６０内において、閾値調整部２７と、閾値調整部２７よりも低濃度のＰ型領域とに分かれている点で、図２Ａの例と相違する。他の構造は、図２Ａと同一であってよい。
　本例の境界部９０におけるベース領域１４は、ゲートトレンチ部４０に接する閾値調整部２７を有する。ベース領域１４のうち、閾値調整部２７以外の領域は、第２領域１３と同一濃度のＰ型領域であってよい。当該Ｐ型領域は、ダミートレンチ部３０に接している。つまり本例のベース領域１４は、ゲートトレンチ部４０側の領域が閾値調整部２７であり、ダミートレンチ部３０側の領域が閾値調整部２７よりも低濃度のＰ型領域である。
　ベース領域１４の形成時に、微細なフォトリソグラフィーを行いボロンなどの不純物元素の注入を選択的に行うことで、本例のベース領域１４を形成できる。また、ゲートトレンチ部４０の内部にゲート導電部４４が未充填の状態で側壁からボロンを注入することによっても、一つのベース領域１４が両側のトレンチのそれぞれの近傍で異なる濃度を有するように形成できる。ゲートトレンチ部４０とダミートレンチ部３０に挟まれた第１領域１９のダミートレンチ部３０側の不純物濃度は、第２領域１３、第３領域１７のいずれと同じであってもよく、異なっていても良い。
　図３は、ライフタイム制御領域７２を形成するステップの模式図である。図３に示す通り、ライフタイム制御領域７２は、一例として上面２１から粒子線を照射して形成する。粒子線は、ヘリウム等を使用できる。
　本例においては、境界部９０を除くトランジスタ部７０の上方にマスク７６を配置し、トランジスタ部７０およびダイオード部８０に粒子線を照射する。粒子線は、マスク７６の下方には照射されない。粒子線は、境界部９０およびダイオード部８０に照射される。
　粒子線は、境界部９０におけるベース領域１４およびゲートトレンチ部４０を通過する。このため、ベース領域１４においてチャネルが形成される領域の界面準位が変化しうる。このため、トランジスタ部７０の閾値が低下し得る。
　本例の半導体装置１００は、トランジスタ部７０において、上面視でライフタイム制御領域７２と重なって、トランジスタ部７０の閾値を調整する閾値調整部２７が設けられている。本例において、閾値調整部２７は、不純物が高濃度にドープされたベース領域１４である。
　閾値調整部２７は、第２領域１３、第３領域１７および閾値調整部２７を除く第１領域１９のいずれとも異なるパターニングおよびイオン注入工程により形成されてよい。閾値調整部２７は、第２領域１３、第３領域１７および閾値調整部２７を除く第１領域１９の形成工程より前に形成されてよく、後に形成されてもよい。
　本例においては、閾値調整部２７のドーピング濃度を、第２領域１３のドーピング濃度よりも、予め高く設定している。このため、閾値調整部２７にチャネルが形成されるトランジスタの閾値は、第２領域１３にチャネルが形成されるトランジスタの閾値よりも、予め高く設定される。このため、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０のトランジスタの閾値が低下しても、境界部９０におけるトランジスタの閾値と、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値との差を小さくできる。具体的には、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０のトランジスタの閾値が、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値と揃うように、閾値調整部２７のドーピング濃度を高く設定しておくとよい。このため、トランジスタ部７０の閾値の差に起因する、トランジスタ部７０の動作の不安定化を抑制できる。
　境界部９０におけるＸ軸負側の第１メサ部６０においては、第１領域１９がゲートトレンチ部４０およびダミートレンチ部３０に挟まれて設けられてよい。当該第１領域１９は、当該ゲートトレンチ部４０および当該ダミートレンチ部３０の双方に接して設けられてよい。本例において、当該第１メサ部６０における第１領域１９は、閾値調整部２７である。閾値調整部２７は、当該ゲートトレンチ部４０に接して設けられる。閾値調整部２７は、当該ダミートレンチ部３０に接して設けられてよく、離れて設けられてもよい。
　境界部９０における最もダイオード部８０側の第１メサ部６０において、第１領域１９は、配列方向（Ｘ軸方向）に隣り合う２本のダミートレンチ部３０に挟まれて設けられてよい。当該第１領域１９は、当該２本のダミートレンチ部３０の双方に接して設けられてよい。当該第１領域１９のドーピング濃度は、第２領域１３のドーピング濃度と等しくてよい。当該第１領域１９はゲートトレンチ部４０に接しないので、当該第１領域１９のドーピング濃度は、閾値調整部２７のドーピング濃度よりも低くてもよい。
　ダイオード部８０における第２メサ部６２および第３メサ部６４において、第３領域１７は、配列方向に隣り合う２本のダミートレンチ部３０に挟まれて設けられてよい。第３領域１７のドーピング濃度は、第２領域１３のドーピング濃度と等しくてよい。第３領域１７はゲートトレンチ部４０に接しないので、第３領域１７のドーピング濃度は、閾値調整部２７のドーピング濃度よりも低くてもよい。
　境界部９０における全ての第１メサ部６０の第１領域１９が、閾値調整部２７であってもよい。第３領域１７のドーピング濃度は、閾値調整部２７のドーピング濃度と等しくてもよい。ライフタイム制御領域７２を形成するための粒子線照射の観点からは、境界部９０を除くトランジスタ部７０にマスクを配置すれば、境界部９０およびダイオード部８０にライフタイム制御領域７２を形成できる。このため、境界部９０における全ての第１メサ部６０の第１領域が閾値調整部２７であり、且つ、第３領域１７のドーピング濃度が閾値調整部２７のドーピング濃度と等しいことが好ましい。
　また、境界部９０およびダイオード部８０におけるベース領域１４－ｅ（図１参照）のドーピング濃度は、閾値調整部２７のドーピング濃度と等しくてよい。ライフタイム制御領域７２が、Ｙ軸方向においてウェル領域１１の下方から＋Ｙ軸方向に設けられる場合（図１参照）、ライフタイム制御領域７２を形成するための粒子線は、当該ベース領域１４－ｅの上方からも照射される。このため、当該ベース領域１４－ｅ（図１参照）のドーピング濃度は、閾値調整部２７のドーピング濃度と等しくてよい。
　本例の半導体装置１００は、境界部９０において、半導体基板１０の内部における上面２１側に、局所的にライフタイム制御領域７２が設けられる。このため、ダイオード部８０の動作時に、境界部９０のベース領域１４からカソード領域８２まで正孔がドリフトする量を減少させることができる。このため、ダイオード部８０の逆回復損失を低減できる。
　本例の半導体装置１００は、境界部９０において、ベース領域１４が閾値調整部２７を含むので、ライフタイム制御領域７２を設けつつ、トランジスタ部７０の閾値の差を抑制できる。即ち、本例の半導体装置１００は、ダイオード部８０の逆回復損失を低減させつつ、トランジスタ部７０の動作の不安定化を抑制できる。
　図４Ａは、図３におけるｎ－ｎ'線に沿ったライフタイムキラー濃度の分布を示す図である。図４Ａにおいて、横軸は上面２１からの深さを示している。位置Ｐは、ライフタイム制御領域７２のライフタイムキラー濃度の深さ方向におけるピーク位置である。位置Ｐは、図３における「×」の記号のＺ軸方向における位置に等しい。
　粒子線として、ヘリウムを上面２１から照射することによりライフタイム制御領域７２を形成したときのライフタイムキラー濃度の分布は、実線のようになる。この場合、ライフタイムキラー濃度の分布は、位置Ｐから上面２１に向かって裾Ｓを引いている。また、ライフタイムキラー濃度の分布は、位置Ｐから下面２３に向かって裾Ｓ'を引いている。上述したように、ライフタイム制御領域７２は、粒子線を上面２１から照射することにより形成される。このため、裾Ｓは、裾Ｓ'よりもなだらかである。裾Ｓは、上面２１まで達していてよく、上面２１まで達していなくてもよい。なお、粒子線として、電子線を照射することによりライフタイム制御領域７２を形成したときのライフタイムキラー濃度の分布は、破線のようになる。電子線は透過力が強いため、上面２１から照射した場合も、下面２３から照射した場合も、上面２１から下面２３にわたってライフタイムキラー濃度の分布は略一様となる。この場合、任意の位置Ｐ'をライフタイム制御領域７２として図３における「×」の記号のＺ軸方向における位置で代表して表している。電子線照射によりライフタイム制御領域７２を形成する場合においても、ヘリウムによってライフタイム制御領域７２を形成する場合と同様に、閾値調整部２７にチャネルが形成されるトランジスタの閾値を、第２領域１３にチャネルが形成されるトランジスタの閾値よりも予め高く設定しておくことにより、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０におけるトランジスタの閾値と、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値との差を小さくできる。
　図４Ｂは、図３におけるｎ－ｎ'線に沿ったライフタイムキラー濃度の分布を示す別の図である。本例は、粒子線として、ヘリウムを下面２３から照射することによりライフタイム制御領域７２を形成している点で、図４Ａと異なる。このときのライフタイムキラー濃度の分布は、実線のようになる。この場合、ライフタイムキラー濃度の分布は、位置Ｐから下面２３に向かって裾Ｒを引いている。また、ライフタイムキラー濃度の分布は、位置Ｐから上面２１に向かって裾Ｒ'を引いている。裾Ｒ'がチャネルが形成されるベース領域１４およびゲートトレンチ部４０にかかるような場合は閾値が低下する。
　このように下面２３側から粒子線を照射する場合でも、上面２１側からの粒子線の照射によってライフタイム制御領域７２を形成する場合と同様に、閾値調整部２７にチャネルが形成されるトランジスタの閾値を、第２領域１３にチャネルが形成されるトランジスタの閾値よりも予め高く設定することが好ましい。これにより、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０におけるトランジスタの閾値と、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値との差を小さくできる。後述するその他の形態においても、特に断らない限りは上面２１側からの粒子線の照射を例にとり説明するが、下面２３側からの粒子線の照射の場合にも適用可能である。
　図５Ａは、半導体装置１００の上面の他の例を部分的に示す図である。本例においては、ライフタイム制御領域７２のＸ軸方向における境界が、第１メサ部６０の下に位置する点で、図１に示す半導体装置１００と異なる。他の構造は、図１の例と同様である。
　図５Ｂは、図５Ａにおけるｆ－ｆ'断面の一例を示す図である。ｆ－ｆ'断面は、図２Ａ等におけるａ－ａ'断面に対応する位置の断面である。本例では、ライフタイム制御領域７２のＸ軸方向の境界が、ベース領域１４と重なっている。当該ベース領域１４のうち、ライフタイム制御領域７２と重なっており、且つ、ゲートトレンチ部４０と接する領域には閾値調整部２７が設けられている。閾値調整部２７は、第２領域１３よりも不純物が高濃度の領域である。一方で、当該ベース領域１４のうち、ライフタイム制御領域７２と重ならないトレンチ部（本例ではダミートレンチ部３０）に接する領域には第２領域１３が設けられている。なお、本例では、その他の第１メサ部６０、第２メサ部６２、第３メサ部６４については、図２Ｂと同じ構成としているが、図２Ａと同じ構成であってもよい。つまり、ライフタイム制御領域７２のＸ軸方向の境界と重ならない各メサ部のベース領域１４の濃度は、両側のトレンチ部のそれぞれの近傍で同じ濃度であっても構わない。
　図６Ａは、図１におけるａ－ａ'断面の他の一例を示す図である。本例においては、ドリフト領域１８に、ライフタイム制御領域７２に加えて、ライフタイムキラーを含むライフタイム制御領域７３が、半導体基板１０の内部において局所的に設けられている点で、図２Ａまたは図２Ｂに示す半導体装置１００と異なる。図６Ａにおいて、ライフタイム制御領域７３に係るライフタイムキラーの濃度分布のＺ軸方向におけるピーク位置を、「×」の記号にて示している。
　本例において、ライフタイム制御領域７３は、上面２１を基準として、半導体基板１０の厚さＴの１／２よりも深い位置に設けられている。ライフタイム制御領域７３は、バッファ領域２０に設けられていてもよい。
　ライフタイム制御領域７３は、ライフタイムキラーの濃度分布のピークを、Ｚ軸方向に複数有してもよい。この場合、複数のライフタイムキラーの濃度分布のピークにおけるピーク濃度は、相互に異なっていてもよい。
　ライフタイム制御領域７３は、トランジスタ部７０およびダイオード部８０の全体にわたって設けられていてよい。ライフタイム制御領域７３は、トランジスタ部７０からダイオード部８０にわたって、連続的に設けられていてよい。ライフタイム制御領域７３は、Ｘ軸方向において部分的に設けられていなくてもよい。
　ライフタイム制御領域７３は、厚さＴの１／２よりも浅い位置に設けられていてもよい。即ち、ライフタイム制御領域７２およびライフタイム制御領域７３が、共に厚さＴの１／２よりも浅い位置に設けられていてもよい。また、ライフタイム制御領域７２およびライフタイム制御領域７３が、共に厚さＴの１／２よりも深い位置に設けられていてもよい。ライフタイム制御領域７３は、ライフタイム制御領域７２よりも上面２１側に設けられていてもよい。また、ライフタイム制御領域７３は、ライフタイム制御領域７２と同じ深さ位置に設けられていても良い。
　ライフタイム制御領域７３は、下面２３から粒子線を照射することにより形成されてよい。ライフタイム制御領域７３に係るライフタイムキラーは、一例として所定の深さ位置に注入されたヘリウムである。当該ライフタイムキラーは、所定の深さ位置に注入されたプロトンまたは電子線であってもよい。ライフタイム制御領域７３は、上面２１から粒子線を照射することにより形成されてもよい。
　本例においては、ライフタイム制御領域７２に加えてライフタイム制御領域７３が設けられる。このため、ドリフト領域１８をドリフトするキャリアの一部は、ライフタイム制御領域７２およびライフタイム制御領域７３の双方において再結合して消滅しやすい。このため、本例の半導体装置１００は、下面２３からのライフタイム制御領域７３の深さを調整することにより、下面２３から注入されたキャリアのライフタイムを調整できる。
　図６Ｂは、図６Ａにおけるｍ－ｍ'線に沿ったライフタイムキラー濃度の分布を示す図である。図６Ｂにおいて、横軸は上面２１からの深さを示している。位置Ｐは、ライフタイム制御領域７２のライフタイムキラー濃度の深さ方向におけるピーク位置である。位置Ｑは、ライフタイム制御領域７３のライフタイムキラー濃度の深さ方向におけるピーク位置である。位置Ｐは、図６Ａにおける上面２１側の「×」の記号のＺ軸方向における位置に等しい。位置Ｑは、図６Ａにおける下面２３側の「×」の記号のＺ軸方向における位置に等しい。
　ライフタイム制御領域７３に係るライフタイムキラー濃度の分布は、位置Ｑから下面２３に向かって裾Ｕを引いている。また、当該ライフタイムキラー濃度の分布は、位置Ｑから上面２１に向かって裾Ｕ'を引いている。本例においては、ライフタイム制御領域７３は、粒子線を下面２３から照射することにより形成される。このため、裾Ｕは、裾Ｕ'よりもなだらかである。裾Ｕは、下面２３まで達していてよく、下面２３まで達していなくてもよい。なお、ライフタイム制御領域７３を上面からのヘリウムの照射によって形成した場合のライフタイムキラー濃度の分布は、一点鎖線のようになる。この場合は、トランジスタ部７０の全域にライフタイム制御領域７３が形成されるので、トランジスタ部７０の全域においてチャネルが形成される領域の閾値が低下しうる。境界部９０は、ライフタイム制御領域７２を形成する分だけ、そのトランジスタの閾値の低下幅が異なるので、下面２３からヘリウムを照射することによってライフタイム制御領域７３を形成する場合で議論した内容が同様に成り立つ。なお、ライフタイム制御領域７３を電子線照射によって形成した場合のライフタイムキラー濃度の分布は、破線のようになる。電子線の透過力は強いので、上面２１から照射した場合も、下面２３から照射した場合も、上面２１から下面２３にわたってライフタイムキラー濃度の分布は略一様となる。この場合、任意の位置Ｑ'をライフタイム制御領域７３として図６Ａにおける「×」の記号のＺ軸方向における位置で代表して表している。電子線照射によりライフタイム制御領域７２を形成する場合においても、上面２１からヘリウムを照射することによってライフタイム制御領域７３を形成する場合で議論した内容が同様に成り立つ。
　図６Ｃは、図１におけるａ－ａ'断面の他の一例を示す図である。本例においては、ドリフト領域１８に、ライフタイム制御領域７２およびライフタイム制御領域７３に加えて、ライフタイムキラーを含むライフタイム制御領域７４が、半導体基板１０の内部において局所的に設けられている点で、図６Ａに示す半導体装置１００と異なる。図６Ｃにおいて、ライフタイム制御領域７４に係るライフタイムキラーの濃度分布のＺ軸方向におけるピーク位置を、「×」の記号にて示している。
　本例において、ライフタイム制御領域７４は、ライフタイム制御領域７２よりも深い位置に設けられている。また、ライフタイム制御領域７４は、ライフタイム制御領域７２より浅い位置に設けられていても良く、同じ深さに設けられていても良い。また、ライフタイム制御領域７４は、ライフタイムキラーの濃度分布のピークを、Ｚ軸方向に複数有してもよい。この場合、複数のライフタイムキラーの濃度分布のピークにおけるピーク濃度は、相互に異なっていてもよい。
　ライフタイム制御領域７４は、トランジスタ部７０の一部とダイオード部８０の全体にわたって設けられている。ライフタイム制御領域７４は、トランジスタ部７０からダイオード部８０にわたって、連続的に設けられていてよい。ライフタイム制御領域７４は、Ｘ軸方向においてライフタイム制御領域７２よりも広い範囲に部分的に設けられていて良い。本例において、ライフタイム制御領域７４の端部Ｋ'は、ライフタイム制御領域７２の端部ＫよりもＸ軸負側に設けられていてよい。具体的にはライフタイム制御領域７４は境界部９０とダイオード部８０に設けられており、ライフタイム制御領域７２は境界部９０の一部である境界部９１とダイオード部８０に設けられている。
　ライフタイム制御領域７４は、上面２１から粒子線を照射することにより形成される。ライフタイム制御領域７４に係るライフタイムキラーは、一例として所定の深さ位置に注入されたヘリウムである。当該ライフタイムキラーは、所定の深さ位置に注入されたプロトンまたは電子線であってもよい。ライフタイム制御領域７４は、下面２３から電子線を照射することにより形成されてもよい。なお、例えば、ライフタイム制御領域７２、ライフタイム制御領域７３およびライフタイム制御領域７４を上面２１からヘリウムを照射することにより形成した場合、そのライフタイムキラー濃度の分布は、ライフタイム制御領域７２、ライフタイム制御領域７３およびライフタイム制御領域７４それぞれがピークを有し、そのピークは上面に近い側ほど高くなる。
　本例においては、ライフタイム制御領域７２およびライフタイム制御領域７３に加えて、ライフタイム制御領域７４が設けられる。このため、ドリフト領域１８をドリフトするキャリアの一部は、ライフタイム制御領域７２、ライフタイム制御領域７３およびライフタイム制御領域７４において再結合して消滅しやすい。
　本例においては、境界部９０では、ライフタイム制御領域７２およびライフタイム制御領域７４を形成された境界部９１と、ライフタイム制御領域７４が形成された境界部９０から境界部９１を除いた境界部９３とで、チャネルが形成される領域のトランジスタの閾値低下が異なる。このため、境界部９１の閾値調整部２７と、境界部９３の閾値調整部２７とで、トランジスタの閾値を予め異なるように設計し、ライフタイム制御領域７２およびライフタイム制御領域７４の形成後に、境界部９１および境界部９３のトランジスタの閾値が、境界部９０を除くトランジスタ部７０の閾値と揃うようにする。こうして、トランジスタ部７０の閾値の差に起因する、トランジスタ部７０の動作の不安定化を抑制できる。
　本例において、境界部９０で、ライフタイム制御領域７２およびライフタイム制御領域７４に対応して、閾値調整部２７の閾値を二通りに調整したが、他の形態のライフタイム制御領域の場合も、それぞれのチャネルの形成される箇所への粒子線の照射の影響の度合いに応じて、閾値調整部２７の粒子線照射前のトランジスタの閾値を複数設計することによって、ライフタイム制御領域の形成後に境界部９０のトランジスタの閾値が、境界部９０を除くトランジスタ部７０の閾値と揃うようにすることができる。
　図７は、本発明の一つの実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。本例において、ライフタイム制御領域７２のＸ軸負側の端部の上方には、ゲートトレンチ部４０が設けられる。幅Ｗｔ'は、当該ゲートトレンチ部４０のＸ軸方向における幅である。本例においては、幅Ｗｔ'が幅Ｗｔよりも大きい点で、図１に示す例と異なる。また、本例は、第１領域１９が閾値調整部２７を含まない点で、図１に示す半導体装置１００と異なる。
　幅Ｗｍ'は、境界部９０において、幅Ｗｔ'のゲートトレンチ部４０と、当該ゲートトレンチ部４０とＸ軸正側で隣り合うダミートレンチ部３０との間のＸ軸方向における幅である。幅Ｗｍ'は、幅Ｗｍよりも小さい。
　図８は、図７におけるｂ－ｂ'断面の一例を示す図である。ｂ－ｂ'断面は、エミッタ領域１２、コンタクト領域１５およびベース領域１４、並びにゲートトレンチ部４０およびダミートレンチ部３０を通るＸＺ面である。
　本例において、ゲート絶縁膜４２は、第１領域１９と接して設けられた閾値調整部２７を含む。幅Ｗｇｉ'は、閾値調整部２７の配列方向（Ｘ軸方向）における幅である。幅Ｗｇｉ'は、第２領域１３に接するゲート絶縁膜４２の幅Ｗｇｉよりも大きい。幅Ｗｇｉ'は、幅Ｗｇｉの１．１倍以上であってよい。
　本例において、境界部９０におけるゲートトレンチ部４０のゲート導電部４４のＸ軸方向における幅は、幅Ｗｃに等しい。本例において、幅Ｗｇｉ'は幅Ｗｇｉよりも大きいので、幅Ｗｔ'は幅Ｗｔよりも大きい。本例において、幅Ｗｔ'は、幅Ｗｃと幅Ｗｇｉと幅Ｗｇｉ'との和に等しい。
　本例において、幅Ｗｇｉ'と幅Ｗｍ'との和は、幅Ｗｇｉと幅Ｗｍとの和に等しい。メサ幅Ｗｍ'は、幅Ｗｇｉ'と幅Ｗｇｉとの差の分、メサ幅Ｗｍよりも小さい。本例においては、Ｘ軸方向に隣り合う２本のトレンチ間のトレンチピッチが、いずれのトレンチ間においても等しい。
　図３の説明において述べたように、境界部９０において、ライフタイム制御領域７２は、上面２１から粒子線を照射することにより形成される。境界部９０においては、ベース領域１４およびゲートトレンチ部４０を粒子線が通過するので、ベース領域１４においてチャネルが形成される領域の界面準位が変化しうる。このため、トランジスタ部７０の閾値が低下し得る。
　本例の半導体装置１００は、トランジスタ部７０において、上面視でライフタイム制御領域７２と重なって、トランジスタ部７０の閾値を調整する閾値調整部２７が設けられている。本例においては、トランジスタ部７０におけるゲートトレンチ部４０に設けられたゲート絶縁膜４２が、閾値調整部２７を含む。
　閾値調整部２７は、第１領域１９と接して設けられる。本例において、第１領域１９のドーピング濃度は、第２領域１３のドーピング濃度と等しくてよい。
　トランジスタ部７０の閾値は、ゲート絶縁膜４２の厚さが厚いほど高くなる傾向がある。本例においては、閾値調整部２７の幅Ｗｇｉ'がゲート絶縁膜４２の幅Ｗｇｉよりも大きい。このため、粒子線の照射前においては、閾値調整部２７が設けられたトランジスタの閾値は、閾値調整部２７が設けられないトランジスタの閾値よりも高く設定される。
　境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後においては、上述したようにトランジスタの閾値が低下し得る。
　本例においては、粒子線が照射される境界部９０において、トランジスタの閾値を予め高く設定している。このため、粒子線の照射によって境界部９０におけるトランジスタの閾値が低下しても、境界部９０におけるトランジスタの閾値と、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値との差を小さくできる。具体的には、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０のトランジスタの閾値が、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値と揃うように、閾値調整部２７の幅Ｗｇｉ'を大きく形成するとよい。このため、トランジスタ部７０の閾値の差に起因する、トランジスタ部７０の動作の不安定化を抑制できる。
　図８に示す通り、１つのゲートトレンチ部４０において、配列方向（Ｘ軸方向）におけるゲートトレンチ部４０の一方側（Ｘ軸正側）に、第１領域１９と接して閾値調整部２７が設けられ、且つ、当該ゲートトレンチ部４０の他方側（Ｘ軸負側）に、第２領域１３と接してゲート絶縁膜４２が設けられてよい。即ち、１つのゲートトレンチ部４０において、ゲート導電部４４のＸ軸方向における両側に、幅Ｗｇｉのゲート絶縁膜４２と、幅Ｗｇｉ'の閾値調整部２７がそれぞれ設けられてよい。本例において、当該ゲート導電部４４のＸ軸負側は、上面視でライフタイム制御領域７２と重ならない。このため、当該ゲート導電部４４のＸ軸負側においては、閾値調整部２７が設けられなくてよい。
　境界部９０において、第１領域１９は、ゲートトレンチ部４０およびダミートレンチ部３０に共に接し、且つ、挟まれて設けられてよい。配列方向（Ｘ軸方向）において、第１領域１９の一方側（Ｘ軸正側）に、当該第１領域１９と接して、当該ダミートレンチ部３０のダミー絶縁膜３２が設けられてよい。また、当該第１領域１９の他方側（Ｘ軸負側）に、当該第１領域１９と接して、当該ゲートトレンチ部４０の閾値調整部２７が設けられてよい。
　ダミー絶縁膜３２の幅は、幅Ｗｇｉと等しくてよい。閾値調整絶縁膜の幅Ｗｇｉ'は、ダミー絶縁膜３２の幅よりも大きくてよい。トランジスタ部７０において、ダミートレンチ部３０にＸ軸方向に対向するベース領域１４のうち、当該ダミートレンチ部３０の側壁近傍にはチャネルが形成されない。このため、当該ダミートレンチ部３０の側壁近傍においては、トランジスタ部７０の閾値を調整しなくてよい。このため、ダミー絶縁膜３２の幅は、閾値調整絶縁膜の幅Ｗｇｉ'よりも小さくてよく、幅Ｗｇｉと等しくてよい。
　本例の半導体装置１００は、境界部９０において、半導体基板１０の内部における上面２１側に、局所的にライフタイム制御領域７２が設けられる。このため、ダイオード部８０の動作時に、境界部９０のベース領域１４からカソード領域８２まで正孔がドリフトする量を減少させることができる。このため、ダイオード部８０の逆回復損失を低減できる。
　本例の半導体装置１００は、境界部９０におけるゲートトレンチ部４０に閾値調整部２７が設けられるので、ライフタイム制御領域７２を設けつつ、トランジスタ部７０の閾値の差を抑制できる。即ち、本例の半導体装置１００は、ダイオード部８０の逆回復損失を低減させつつ、トランジスタ部７０の動作の不安定化を抑制できる。
　図９は、図１におけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、閾値調整部２７の誘電率が、閾値調整部２７を除くゲート絶縁膜４２の誘電率よりも低い点で、図２Ａまたは図２Ｂに示す半導体装置と異なる。また、本例に半導体装置１００は、第１領域１９が閾値調整部２７を含まない点で、図２Ａまたは図２Ｂに示す半導体装置１００と異なる。本例においては、閾値調整部２７の幅は幅Ｗｇｉと等しくてよい。閾値調整部２７の誘電率は、閾値調整部２７を除くゲート絶縁膜４２の誘電率の０．９倍以下であってよい。
　閾値調整部２７の誘電率は、閾値調整部２７の化学組成を、閾値調整部２７を除くゲート絶縁膜４２の化学組成と異なる化学組成にすることにより、当該ゲート絶縁膜４２の誘電率よりも低く設定されてよい。閾値調整部２７の誘電率は、ゲートトレンチの内壁の半導体を酸化または窒化するプロセスにおいて、閾値調整部２７を、閾値調整部２７を除くゲート絶縁膜４２を形成するプロセスと異なるプロセスにより形成することによって、当該ゲート絶縁膜４２の誘電率よりも低く設定されてもよい。また、閾値調整部２７の誘電率は、閾値調整部２７の閾値調整部２７の形態を、閾値調整部２７を除くゲート絶縁膜４２の厚さ方向（Ｘ軸方向）におけるゲート絶縁膜４２の組成と異なる形態にすることにより、当該ゲート絶縁膜４２の誘電率よりも低く設定されてもよい。閾値調整部２７の化学組成や形態の変更は、厚さ方向（Ｘ軸方向）において、全体でもよく、また、部分的に行われても良い。
　閾値調整部２７の誘電率を、閾値調整部２７を除くゲート絶縁膜４２の誘電率よりも低くすることにより、閾値調整部２７が設けられたトランジスタの閾値は、閾値調整部２７が設けられないトランジスタの閾値よりも高く設定される。このため、閾値調整部２７が設けられたトランジスタを有する半導体装置１００は、ライフタイム制御領域７２を設けつつ、トランジスタ部７０の閾値の差を抑制できる。具体的には、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０のトランジスタの閾値が、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値と揃うように、閾値調整部２７の誘電率を、閾値調整部２７を除くゲート絶縁膜４２の誘電率よりも低くするとよい。即ち、当該半導体装置１００は、ダイオード部８０の逆回復損失を低減させつつ、トランジスタ部７０の動作の不安定化を抑制できる。
　図１０は、図７におけるｂ－ｂ'断面の他の一例を示す図である。本例においては、ドリフト領域１８に、ライフタイム制御領域７２に加えて、ライフタイム制御領域７３が、半導体基板１０の内部において局所的に設けられている点で、図８に示す半導体装置１００と異なる。図１０において、ライフタイム制御領域７３に係るライフタイムキラーの濃度分布のＺ軸方向におけるピーク位置を、「×」の記号にて示している。
　本例において、ライフタイム制御領域７３は、上面２１を基準として、半導体基板１０の厚さＴの１／２よりも深い位置に設けられている。 ライフタイム制御領域７３は、バッファ領域２０に設けられていてもよい。
　ライフタイム制御領域７３は、ライフタイムキラーの濃度分布のピークを、Ｚ軸方向に複数有してもよい。 この場合、複数のライフタイムキラーの濃度分布のピークにおけるピーク濃度は、相互に異なっていてもよい。
　ライフタイム制御領域７３は、トランジスタ部７０およびダイオード部８０の全体にわたって設けられていてよい。ライフタイム制御領域７３は、トランジスタ部７０からダイオード部８０にわたって、連続的に設けられていてよい。ライフタイム制御領域７３は、Ｘ軸方向において部分的に設けられていなくてもよい。
　ライフタイム制御領域７３は、厚さＴの１／２よりも浅い位置に設けられていてもよい。即ち、ライフタイム制御領域７２およびライフタイム制御領域７３が、共に厚さＴの１／２よりも浅い位置に設けられていてもよい。また、ライフタイム制御領域７２およびライフタイム制御領域７３が、共に厚さＴの１／２よりも深い位置に設けられていてもよい。ライフタイム制御領域７３は、ライフタイム制御領域７２よりも上面２１側に設けられていてもよい。
　ライフタイム制御領域７３は、下面２３から粒子線を照射することにより形成されてよい。ライフタイム制御領域７３に係るライフタイムキラーは、一例として所定の深さ位置に注入されたヘリウムである。当該ライフタイムキラーは、所定の深さ位置に注入されたプロトンまたは電子線であってもよい。ライフタイム制御領域７３は、上面２１から粒子線を照射することにより形成されてもよい。
　本例においては、ライフタイム制御領域７２に加えてライフタイム制御領域７３が設けられるので、ドリフト領域１８をドリフトするキャリアの一部は、ライフタイム制御領域７２およびライフタイム制御領域７３の双方において再結合して消滅しやすい。このため、本例の半導体装置１００は、下面２３からのライフタイム制御領域７３の深さを調整することにより、下面２３から注入されたキャリアのライフタイムを調整できる。
　図１１Ａは、図７におけるｂ－ｂ'断面の他の一例を示す図である。本例においては、ゲート絶縁膜４２が、第１領域１９と接して設けられた閾値調整部２７を、Ｚ軸方向において局所的に含む点、すなわち部分厚膜である点で、図８に示す半導体装置１００と異なる。
　本例では、第１領域１９に接するゲートトレンチ部４０は、位置ｈ１を境に、第１領域１９に対向する部分を含む上側のゲート絶縁膜４２が相対的に厚くなり、下側のゲート絶縁膜４２が相対的に薄くなっている。すなわち、このゲート絶縁膜４２が相対的に厚くなっていることで、閾値調整部２７を形成している。なお、閾値調整部２７のＸ軸方向における幅は、幅Ｗｇｉ'である。閾値調整部２７より下側のゲート絶縁膜４２のＸ軸方向における幅は、幅Ｗｇｉと等しくてよい。
　図１１Ｂは、図８における閾値調整部２７の他の一例を示す図である。本例では、ゲート絶縁膜４２が位置ｈ１を境に深さ方向に所定の勾配を有している。本例は、位置ｈ１よりも上方において、ゲート絶縁膜４２が、第１領域１９と接して設けられた閾値調整部２７を、Ｚ軸方向において局所的に含んでいる一例である。
　図１１Ｃは、図８における閾値調整部２７の他の一例を示す図である。本例では、ゲート絶縁膜４２が位置ｈ１を境に、第１領域１９側に突出している。本例も、位置ｈ１よりも上方において、ゲート絶縁膜４２が、第１領域１９と接して設けられた閾値調整部２７を、Ｚ軸方向において局所的に含んでいる一例である。
　図１１Ｄは、図８における閾値調整部２７の他の一例を示す図である。本例では、ゲート導電部４４が位置ｈ１よりも上方において、第１領域１９とは反対側に窪んでおり、且つ、ゲート絶縁膜４２が位置ｈ１を境に、第１領域１９側に階段状に突出している。本例も、位置ｈ１よりも上方において、ゲート絶縁膜４２が、第１領域１９と接して設けられた閾値調整部２７を、Ｚ軸方向において局所的に含んでいる一例である。
　図１２は、本発明の一つの実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。本例の半導体装置１００は、ライフタイム制御領域７２のＸ軸負側の端部が第１メサ部６０の下方に配置される点で、図７に示す半導体装置１００と異なる。本例においては、ダイオード部８０の最も近くに配置される、Ｕ字形状の２本のゲートトレンチ部４０の一方が境界部９０に配置され、他方が境界部９０を除くトランジスタ部７０に配置される。本例においては、当該２本のゲートトレンチ部４０のＸ軸方向における中央に配置されるダミートレンチ部３０と、当該他方のゲートトレンチ部４０とに挟まれる第１メサ部６０の下方に、ライフタイム制御領域７２のＸ軸負側の端部が配置される。当該端部は、当該第１メサ部６０の上方に設けられるコンタクトホール５４の下方に設けられてよい。
　本例において、幅Ｗｔ''は、ライフタイム制御領域７２の上方に設けられるゲートトレンチ部４０のＸ軸方向における幅である。本例において、Ｕ字形状の２本のゲートトレンチ部４０のうち、境界部９０に配置される一方のゲートトレンチ部４０の幅は幅Ｗｔ''に等しい。また、当該２本のゲートトレンチ部４０のうち、他方のゲートトレンチ部４０の幅は、幅Ｗｔに等しい。即ち、当該一方のゲートトレンチ部４０の幅と、当該他方のゲートトレンチ部４０の幅は、異なる。なお、幅Ｗｔ''は、図７および図８に示す半導体装置１００における幅Ｗｔ'よりも大きい。
　図１３は、図１２におけるｃ－ｃ'断面の一例を示す図である。ｃ－ｃ'断面は、エミッタ領域１２、コンタクト領域１５およびベース領域１４、並びにゲートトレンチ部４０およびダミートレンチ部３０を通るＸＺ面である。
　本例において、ライフタイム制御領域７２の端部Ｋは、ゲートトレンチ部４０とダミートレンチ部３０に挟まれ、且つ、当該ゲートトレンチ部４０と当該ダミートレンチ部３０に共に接する第１メサ部６０の下方に配置される。端部Ｋは、コンタクトホール５４の下方に配置されてよい。
　本例において、境界部９０における１つのゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における両側には、上面視でライフタイム制御領域７２と重なる第１領域１９が設けられる。当該１つのゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における両側には、それぞれ幅Ｗｇｉ'の閾値調整部２７が設けられる。
　本例において、境界部９０におけるゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における幅は、幅Ｗｃに等しい。当該ゲート導電部４４のＸ軸方向における両側に、それぞれ閾値調整部２７が設けられるので、当該ゲートトレンチ部４０のＸ軸方向における幅Ｗｔ''は、図７および図８に示す半導体装置１００における幅Ｗｔ'よりも大きい。本例において、幅Ｗｇｉ'の２倍と幅Ｗｃとの和は、幅Ｗｔ''に等しい。
　本例において、ライフタイム制御領域７２は、上面２１からゲートトレンチ部４０のＸ軸方向における両側に粒子線を照射することにより、形成される。境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後においては、上述した通りトランジスタの閾値が低下し得る。
　本例においては、境界部９０におけるゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における両側に閾値調整部２７が設けられる。このため、粒子線の照射前においては、閾値調整部２７が設けられたトランジスタの閾値は、閾値調整部２７が設けられないトランジスタの閾値よりも高く設定される。
　本例においては、粒子線が照射される境界部９０において、トランジスタの閾値を予め高く設定している。このため、粒子線の照射によって境界部９０におけるトランジスタの閾値が低下しても、境界部９０におけるトランジスタの閾値と、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値との差を小さくできる。具体的には、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０のトランジスタの閾値が、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値と揃うように、閾値調整部２７の幅Ｗｇｉ'を大きく形成するとよい。このため、トランジスタ部７０の閾値の差に起因する、トランジスタ部７０の動作の不安定化を抑制できる。
　本例の半導体装置１００は、境界部９０において、半導体基板１０の内部における上面２１側に、局所的にライフタイム制御領域７２が設けられる。このため、ダイオード部８０の動作時に、境界部９０のベース領域１４からカソード領域８２まで正孔がドリフトする量を減少させることができる。このため、ダイオード部８０の逆回復損失を低減できる。
　本例の半導体装置１００は、境界部９０におけるゲートトレンチ部４０に閾値調整部２７が設けられるので、ライフタイム制御領域７２を設けつつ、トランジスタ部７０の閾値の差を抑制できる。即ち、本例の半導体装置１００は、ダイオード部８０の逆回復損失を低減させつつ、トランジスタ部７０の動作の不安定化を抑制できる。
　なお、本例においても、図１１Ａに示す半導体装置１００と同様に、Ｚ軸方向における部分厚膜を採用してもよい。この場合、本例では、Ｘ軸方向における両側に部分厚膜が形成される。
　図１４は、本発明の一つの実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。本例の半導体装置１００は、ライフタイム制御領域７２のＸ軸負側の端部がダミートレンチ部３０の下方に配置される点で、図７に示す半導体装置１００と異なる。本例においては、境界部９０において延伸方向に２本のゲートトレンチ部４０が配置される。Ｘ軸負側のゲートトレンチ部４０のＸ軸負側には、当該ゲートトレンチ部４０と隣り合ってダミートレンチ部３０が配置される。ライフタイム制御領域７２のＸ軸負側の端部は、当該ダミートレンチ部３０の下方に配置される。
　本例において、ライフタイム制御領域７２の上方に設けられる２本のゲートトレンチ部４０のＸ軸方向における幅は、共に幅Ｗｔ''に等しい。本例において、当該２本のゲートトレンチ部４０のＸ軸方向における中央に配置されるダミートレンチ部３０と、当該ゲートトレンチ部４０とに挟まれる２つの第１メサ部６０の幅は、共に幅Ｗｍ'に等しい。
　図１５は、図１４におけるｄ－ｄ'断面の一例を示す図である。ｄ－ｄ'断面は、エミッタ領域１２、コンタクト領域１５およびベース領域１４、並びにゲートトレンチ部４０およびダミートレンチ部３０を通るＸＺ面である。
　本例において、Ｘ軸負側のゲートトレンチ部４０のＸ軸負側には、当該ゲートトレンチ部４０と隣り合ってダミートレンチ部３０が配置される。ライフタイム制御領域７２の端部Ｋは、当該ダミートレンチ部３０の下方に配置される。
　本例において、境界部９０には２本のゲートトレンチ部４０が設けられる。一方のゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における両側には、上面視でライフタイム制御領域７２と重なる第１領域１９が設けられる。当該一方のゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における両側には、それぞれ幅Ｗｇｉ'の閾値調整部２７が設けられる。また、他方のゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における両側には、第１領域１９が設けられる。当該他方のゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における両側には、それぞれ閾値調整部２７が設けられる。
　本例において、ライフタイム制御領域７２は、上面２１からゲートトレンチ部４０のＸ軸方向における両側に粒子線を照射することにより、形成される。境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後においては、上述した通りトランジスタの閾値が低下し得る。
　本例においては、境界部９０における２本のゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における両側に、閾値調整部２７が設けられる。このため、粒子線の照射前においては、閾値調整部２７が設けられたトランジスタの閾値は、閾値調整部２７が設けられないトランジスタの閾値よりも高く設定される。
　本例においては、粒子線が照射される境界部９０において、トランジスタの閾値を予め高く設定している。このため、粒子線の照射によって境界部９０におけるトランジスタの閾値が低下しても、境界部９０におけるトランジスタの閾値と、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値との差を小さくできる。具体的には、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０のトランジスタの閾値が、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値と揃うように、閾値調整部２７の幅Ｗｇｉ'を大きく形成するとよい。このため、トランジスタ部７０の閾値の差に起因する、トランジスタ部７０の動作の不安定化を抑制できる。
　本例の半導体装置１００は、境界部９０において、半導体基板１０の内部における上面２１側に、局所的にライフタイム制御領域７２が設けられる。このため、ダイオード部８０の動作時に、境界部９０のベース領域１４からカソード領域８２まで正孔がドリフトする量を減少させることができる。このため、ダイオード部８０の逆回復損失を低減できる。
　図１６は、本発明の一つの実施形態に係る半導体装置１００の上面の他の一例を部分的に示す図である。本例の半導体装置１００は、境界部９０において幅Ｗｔ'のゲートトレンチ部４０に接する第１メサ部６０の幅が幅Ｗｍに等しい点で、図７に示す半導体装置１００と異なる。即ち、本例においては、第１メサ部６０の幅は全て幅Ｗｍに等しい。本例においては、幅Ｗｔ'のゲートトレンチ部４０を有するトレンチと、Ｘ軸方向に当該トレンチと隣り合う他のトレンチ間とのトレンチピッチが、幅Ｗｔの２本のトレンチ間のトレンチピッチよりも大きい。
　図１７は、図１６におけるｅ－ｅ'断面の一例を示す図である。ｅ－ｅ'断面は、エミッタ領域１２、コンタクト領域１５およびベース領域１４、並びにゲートトレンチ部４０およびダミートレンチ部３０を通るＸＺ面である。
　本例において、幅Ｗｇｉ'の閾値調整部２７に接する第１メサ部６０のＸ軸方向における幅は、幅Ｗｍに等しい。即ち、幅Ｗｇｉのゲート絶縁膜４２に接する第１メサ部６０の幅と、閾値調整部２７に接する第１メサ部６０の幅は、共に幅Ｗｍに等しい。
　本例において、ライフタイム制御領域７２は、上面２１からゲートトレンチ部４０のＸ軸方向における両側に粒子線を照射することにより、形成される。境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後においては、上述した通りトランジスタの閾値が低下し得る。
　本例においては、境界部９０におけるゲートトレンチ部４０に設けられたゲート導電部４４のＸ軸方向における一方側に閾値調整部２７が設けられる。このため、粒子線の照射前においては、閾値調整部２７が設けられたトランジスタの閾値は、閾値調整部２７が設けられないトランジスタの閾値よりも高く設定される。
　本例においては、粒子線が照射される境界部９０において、トランジスタの閾値を予め高く設定している。このため、粒子線の照射によって境界部９０におけるトランジスタの閾値が低下しても、境界部９０におけるトランジスタの閾値と、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値との差を小さくできる。具体的には、境界部９０においてベース領域１４およびゲートトレンチ部４０を粒子線が通過した後において、境界部９０のトランジスタの閾値が、境界部９０を除くトランジスタ部７０におけるトランジスタの閾値と揃うように、閾値調整部２７の幅Ｗｇｉ'を大きく形成するとよい。このため、トランジスタ部７０の閾値の差に起因する、トランジスタ部７０の動作の不安定化を抑制できる。
　さらに、本例においては、Ｘ軸方向においてゲートトレンチ部４０の一方側に設けられる、幅Ｗｇｉのゲート絶縁膜４２に接する第１メサ部６０の幅と、他方側に設けられる、閾値調整部２７に接する第１メサ部６０の幅が等しい。このため、当該ゲートトレンチ部４０のＸ軸方向における両側において、トランジスタの電流密度を均一にできる。このため、境界部９０におけるトランジスタの電流密度と、境界部９０を除くトランジスタ部７０におけるトランジスタの電流密度との差を抑制できる。
　本例の半導体装置１００は、境界部９０において、半導体基板１０の内部における上面２１側に、局所的にライフタイム制御領域７２が設けられる。このため、ダイオード部８０の動作時に、境界部９０のベース領域１４からカソード領域８２まで正孔がドリフトする量を減少させることができる。このため、ダイオード部８０の逆回復損失を低減できる。
　本例の半導体装置１００は、境界部９０におけるゲートトレンチ部４０に閾値調整部２７が設けられるので、ライフタイム制御領域７２を設けつつ、トランジスタ部７０の閾値の差を抑制できる。即ち、本例の半導体装置１００は、ダイオード部８０の逆回復損失を低減させつつ、トランジスタ部７０の動作の不安定化を抑制できる。
　図１８は、閾値調整部２７が設けられたゲートトレンチ部４０の作製工程の一例を示すフロー図および断面図である。本例においては、閾値調整部２７がゲート導電部４４の両側に設けられる例、閾値調整部２７がゲート導電部４４の一方側に設けられる例、および、閾値調整部２７がゲート導電部４４のいずれの側にも設けられない例を示している。
　ステップＳ１００２において、半導体基板１０にトレンチ９２を形成する。トレンチ９２は、半導体基板１０をエッチングすることにより形成してよい。
　ステップＳ１００４において、トレンチ９２の側壁に窒化膜９４を形成する。窒化膜９４は、トレンチ９２の側壁を窒化することにより形成してよい。
　ステップＳ１００６において、窒化膜９４を部分的に除去する。後のステップＳ１０１２において閾値調整部２７を形成する側壁には、ステップＳ１００４により窒化膜９４が形成されている。本ステップＳ１００６において、当該窒化膜９４を除去する。当該窒化膜９４は、後のステップＳ１０１２において閾値調整部２７を形成しない側壁に、ステップＳ１００４により形成された窒化膜９４をマスクして、パターニングエッチングにより除去してよい。窒化膜９４が除去された側壁には、再びトレンチ９２の側壁が露出する。
　ステップＳ１００８において、再び露出したトレンチ９２の側壁にゲート絶縁膜４２を形成する。ゲート絶縁膜４２は、トレンチ９２の側壁を酸化することにより形成してよい。窒化膜９４が除去された側壁には、増速酸化によって、窒化膜９４が形成された側壁に比べて厚い酸化膜が形成される。
　ステップＳ１０１０において、トレンチ９２の側壁に形成された窒化膜９４を除去する。窒化膜９４は、エッチングにより除去してよい。窒化膜９４が除去された側壁には、再びトレンチ９２の側壁が露出する。
　ステップＳ１０１２において、既に形成されたゲート絶縁膜４２と、ステップＳ１０１０において露出したトレンチ９２の側壁とを、共に酸化する。本ステップにより、トレンチ９２の側壁にゲート絶縁膜４２を形成する。また、既にゲート絶縁膜４２が形成された側壁をさらに酸化し、ゲート絶縁膜４２よりも膜厚の大きい閾値調整部２７を形成する。
　ステップＳ１０１４において、トレンチ９２に導電部材を充填し、ゲート導電部４４を形成する。導電部材は、例えばポリシリコンである。導電部材は、上面２１まで充填してよい。以上のステップにより、Ｘ軸方向におけるゲート導電部４４の少なくともいずれか一方に閾値調整部２７が設けられたゲートトレンチ部４０が作製される。
　ゲート絶縁膜４２の厚さによって閾値調整部２７を構成する具体的な方法は、上記のステップＳ１００２～ステップＳ１０１４に限られない。例えば、イオンビームの照射によって、Ｚ軸方向において部分的にゲート絶縁膜４２の厚さを変え閾値調整部２７を構成してもよい。即ち、イオンビームの照射によって、図１１Ａに示した通り、閾値調整部２７を、ゲートトレンチ部４０に第１領域１９に対向する側に設けられるゲート絶縁膜４２のうち、Ｚ軸方向において上面２１から位置ｈ１までの部分に形成してもよい。なお、上述の実施形態において、ゲート絶縁膜４２の厚さを変え閾値調整部２７を構成するのと同様に、Ｚ軸方向において部分的にゲート絶縁膜４２の誘電率を変え、閾値調整部２７を構成してもよいし、Ｘ軸方向においてゲート絶縁膜４２の両側または片側の誘電率を変え、閾値調整部２７を構成してもよい。
　図１９は、他の実施形態に係る半導体装置１００を説明する断面図である。本例の半導体装置１００においては、境界部９０のベース領域１４（すなわち第１領域１９）が閾値調整部２７として機能する。第１領域１９以外の機能および構造は、図１から図１８において説明したいずれかの半導体装置１００と同一であってよい。
　上述したように、半導体基板１０の上面２１側から粒子線を照射してライフタイム制御領域７２を形成すると、粒子線が通過した領域に結晶欠陥等のライフタイムキラーが形成される。第１領域１９に結晶欠陥等のライフタイムキラーが形成されると、トランジスタの閾値電圧が変動する場合がある。半導体基板１０の深さ方向におけるライフタイムキラー濃度の分布は、例えば図４Ａに示した例と同様である。
　本例においては、半導体装置１００の製造工程において、半導体基板１０の上面２１側から第１領域１９まで到達する光を照射することで、第１領域１９の結晶欠陥を回復する。これにより、第１領域１９は、ライフタイム制御領域７２を形成したことによる閾値の変動を抑制する閾値調整部２７として機能する。
　照射する光の波長または強度を制御することで、光が半導体基板１０の内部に到達する深さを制御できる。半導体基板１０がシリコンの場合、波長８００ｎｍ程度のレーザーを、１．８Ｊ／ｃｍ２の強度で照射すると、上面２１から１．５μｍ程度の深さまで到達する。本例では、波長が７００ｎｍ以上のレーザーを、１．５Ｊ／ｃｍ２以上の強度で照射してよい。ただし、当該光は、ライフタイム制御領域７２においてライフタイムキラー濃度がピークとなる深さ位置までは到達しないことが好ましい。当該光の波長は１．１μｍ以下であってよい。当該光の強度は、３．０Ｊ／ｃｍ２以下であってよい。また、光の照射時間は、５０ｎｓ以上、２００ｎｓ以下であってよい。ただし、光の照射条件は、ベース領域１４およびライフタイム制御領域７２の深さ位置により、適宜変更できる。
　図２０は、図１９のｎ－ｎ'断面におけるキャリアライフタイム分布の一例を示す図である。図２０において実線は、結晶欠陥を回復させる光を照射した後（つまり、閾値調整部２７を形成した後）のキャリアライフタイムを示しており、破線は、当該光を照射する前のキャリアライフタイムを示している。
　図２０においては、第１領域１９の下方において、上面２１から深さＴ／２の位置におけるキャリアライフタイムをＬＴｂとする。Ｔは半導体基板１０の厚みである。ライフタイム制御領域７２を形成するべく深さ位置Ｐに粒子線を照射することで、上面２１から位置Ｐの近傍まで結晶欠陥が形成される。この結果、上面２１から位置Ｐの近傍までキャリアライフタイムが低下している。
　第１領域１９に結晶欠陥が形成されると、トランジスタ部７０の閾値が変動する場合がある。図１９において説明したように、半導体装置１００においては、第１領域１９まで到達する光を照射することで、第１領域１９に含まれる結晶欠陥を回復させる。この結果、第１領域１９のキャリアライフタイムも回復している。
　本例においては、閾値調整部２７として機能する第１領域１９の上端におけるキャリアライフタイムをＬＴ１、下端におけるキャリアライフタイムをＬＴ２とする。キャリアライフタイムＬＴ１およびＬＴ２は、トレンチ部に隣接する位置で測定してよく、第１メサ部６０のＸ軸方向における中央で測定してもよい。
　キャリアライフタイムＬＴ１は、キャリアライフタイムＬＴｂの８０％以上であってよい。この程度まで結晶欠陥を回復させることで、閾値変動を十分抑制できる。また、キャリアライフタイムＬＴ２も、キャリアライフタイムＬＴｂの８０％以上であってよい。つまり、第１領域１９の上端から下端までの全範囲に渡って、キャリアライフタイムＬＴがキャリアライフタイムＬＴｂの８０％以上であってよい。これにより、閾値変動をより抑制できる。キャリアライフタイムＬＴ１は、キャリアライフタイムＬＴｂの９０％以上であってよく、キャリアライフタイムＬＴｂと同一であってもよい。キャリアライフタイムＬＴ２は、キャリアライフタイムＬＴｂの９０％以上であってよく、キャリアライフタイムＬＴｂと同一であってもよい。キャリアライフタイムＬＴ１は、キャリアライフタイムＬＴ２より大きくてよく、同一であってもよい。
　図２１は、図１９のｎ－ｎ'断面におけるキャリアライフタイム分布の他の例を示す図である。本例においては、キャリアライフタイムＬＴ１は、キャリアライフタイムＬＴ２と同一である。なお同一とは、所定の誤差を含んでいてもよい。例えば２つのキャリアライフタイムの互いの誤差が５％以内の場合には、互いに同一であるとしてよい。キャリアライフタイムＬＴ１、ＬＴ２は、キャリアライフタイムＬＴｂと同一であってもよい。このような構成により、第１領域１９の結晶欠陥を十分に回復させて、閾値変動を抑制できる。キャリアライフタイムの分布は、照射する光の強度、波長、深さ、照射時間等により調整できる。
　図２２は、半導体装置１００の他の例を説明する断面図である。本例においては、図１９において説明した半導体装置１００に対して、照射光の到達深さを変更している。他の構造は、図１９から図２１において説明した半導体装置１００と同一であってよい。
　本例においては、蓄積領域１６に到達する光を照射する。なお、光が到達するとは、半導体基板１０の上面２１における強度に対して、１０％以上の強度を有する光が到達することを指してよい。半導体基板１０の内部における光の強度は、半導体基板１０の材料（例えばシリコン）の光吸収係数と、照射光の強度および波長から算出してよい。
　本例によれば、蓄積領域１６における結晶欠陥も回復させることができる。この場合、蓄積領域１６によるキャリア蓄積効果を向上させて、トランジスタ部７０のオン抵抗を低減できる。また、第１領域１９における光の強度が増大するので、第１領域１９の結晶欠陥をより回復させることができる。
　図２３は、半導体装置１００の他の例を説明する断面図である。本例においては、図１９において説明した半導体装置１００に対して、照射光の到達深さを変更している。他の構造は、図１９から図２１において説明した半導体装置１００と同一であってよい。
　本例においては、蓄積領域１６とライフタイム制御領域７２との間に到達する光を照射する。ライフタイム制御領域７２の位置は、ライフタイムキラーの濃度分布がピークとなる位置であってよい。本例によれば、ライフタイム制御領域７２よりも上側のより広い範囲において、結晶欠陥を回復させることができる。また、ライフタイム制御領域７２の深さ方向における幅を小さくできる。照射光は、各トレンチ部の底部よりも上側まで到達してよく、下側まで到達してもよい。
　図２４は、半導体装置１００の他の例を説明する断面図である。本例においては、トランジスタ部７０に照射する光と、ダイオード部８０に照射する光を異ならせている。一例としてトランジスタ部７０に照射する光は、ダイオード部８０に照射する光よりも深い位置まで到達する。トランジスタ部７０に照射する光と、ダイオード部８０に照射する光とは、波長および強度の少なくとも一方が異なっていてよい。また、ダイオード部８０の上方に、光を減衰させる遮蔽物を設けてもよい。また、トランジスタ部７０に光を照射して、ダイオード部８０には光を照射しなくてもよい。このような構成により、ダイオード部８０におけるキャリアライフタイムを低減させつつ、トランジスタ部７０における閾値変動を抑制できる。
　図２５は、図２４に示したｎ－ｎ'断面と、ｐ－ｐ'断面におけるキャリアライフタイムの分布例を示す図である。ｎ－ｎ'断面は、境界部９０における断面でありｐ－ｐ'断面は、ダイオード部８０における断面である。
　上述したように、ダイオード部８０に照射される光は、境界部９０に照射される光よりも浅い位置までしか到達しない。このため、ダイオード部８０には、トランジスタ部７０よりも多くの結晶欠陥が残存し、キャリアライフタイムが短くなる。同一の深さ位置におけるキャリアライフタイムを比較した場合に、閾値調整部２７として機能する第１領域１９は、ダイオード部８０のベース領域１４よりも、キャリアライフタイムが大きい部分を有する。第１領域１９の全体において、ダイオード部８０のベース領域１４よりも、キャリアライフタイムが大きくてもよい。
　図２６は、結晶欠陥を回復させる光が照射される照射範囲７５の一例を示す図である。境界部９０の少なくとも一部には光が照射され、ダイオード部８０の少なくとも一部には光が照射されない。図２６の例では、ダイオード部８０の全体、および、境界部９０のうちダイオード部８０と隣接する隣接領域８３には、光が照射されない。この場合、隣接領域８３のキャリアライフタイムは、ダイオード部８０と同等になる。本例によれば、隣接領域８３からダイオード部８０にキャリアが流れることを抑制できる。また、隣接領域８３以外の境界部９０においては、閾値の変動を抑制できる。
　図２７は、照射範囲７５の他の例を示す図である。本例では、トランジスタ部７０の全体、および、ダイオード部８０のうちトランジスタ部７０と隣接する隣接領域８１に光が照射される。ダイオード部８０のうち、隣接領域８１以外の領域には、光が照射されない。この場合、境界部９０の全体において閾値の変動を抑制できる。また、照射範囲７５の位置がずれた場合でも、境界部９０の閾値の変動を抑制できる。
　図２８は、図１９から図２７において説明した半導体装置１００の製造工程の一部を示す図である。素子形成工程１（Ｓ２８２）において、トランジスタ部７０、ダイオード部８０、エッジ終端構造部等の基本構造を、半導体基板１０に形成する。Ｓ２８２においては、エミッタ領域１２、ベース領域１４、蓄積領域１６、ドリフト領域１８、ゲートトレンチ部４０、ダミートレンチ部３０、層間絶縁膜３８を形成してよい。また、半導体基板１０の下面側を研削して、半導体基板１０の厚みを調整し、コレクタ領域２２、カソード領域８２、バッファ領域２０やコレクタ電極２４を形成してもよい。なお、エミッタ領域１２、ベース領域１４、蓄積領域１６、層間絶縁膜３８、ゲートトレンチ部４０およびダミートレンチ部３０の少なくとも一部は、後述する素子形成工程２（Ｓ２９０）で形成してもよい。また、半導体基板１０の下面側の研削、コレクタ領域２２、カソード領域８２、バッファ領域２０、コレクタ電極２４の形成の少なくとも一部についても素子形成工程２（Ｓ２９０）で行っても良い。
　次に粒子線照射工程（Ｓ２８４）において、半導体基板１０の上面２１側から、粒子線を照射して、ライフタイム制御領域７２を形成する。ライフタイム制御領域７２は、ベース領域１４の下方において、トランジスタ部７０の一部からダイオード部８０にわたって形成される。粒子線照射工程（Ｓ２８４）と、後述するアニール工程（Ｓ２８８）により、ライフタイム制御領域７２が形成されてもよい。粒子線は、ヘリウム核、プロトン、電子線等であってよい。
　次に光照射工程（Ｓ２８６）において、半導体基板１０の上面２１側から、結晶欠陥を回復させるための光を照射する。照射光は、ライフタイム制御領域７２よりも上側に金属材料の部材を形成する前に照射することが好ましい。例えば照射光は、エミッタ電極５２を形成する前に、半導体基板１０の上面２１側から照射する。これにより、金属材料に阻害されずに、半導体基板１０の内部に照射光を侵入させることができる。
　照射光は、上面視において、少なくとも第１領域１９が設けられた範囲に照射される。また照射光は、深さ方向において、第１領域１９まで到達するように照射される。照射光が到達する深さは、図１９から図２４において説明したように、適宜調整される。照射光は、半導体基板１０の上面２１全体に照射してよく、一部の領域に選択的に照射してよい。照射光により、少なくとも第１領域１９のキャリアライフタイムを回復させて、トランジスタ部の閾値を調整する。
　次にアニール工程（Ｓ２８８）において、半導体基板１０の全体をアニールする。Ｓ２８８は、ライフタイム制御領域７２における結晶欠陥の少なくとも一部が残存する程度の温度および時間で行う。Ｓ２８８におけるアニール温度および時間を調整することで、ライフタイム制御領域７２におけるライフタイムキラーの濃度、キャリアライフタイムを調整できる。
　なお、光照射工程Ｓ２８６において、ライフタイム制御領域７２におけるライフタイムキラーの濃度が調整できる程度の深さまで、光を照射してもよい。この場合、アニール工程Ｓ２８８は省略してもよい。
　次に素子形成工程２（Ｓ２９０）において、エミッタ電極５２等の金属部材を形成する。また、エミッタ電極５２の上方に保護膜等を形成してもよい。
　図２９Ａは、ａ－ａ'断面の他の例を示す図である。本例の閾値調整部２７は、トランジスタ部７０におけるベース領域１４の一部である。閾値調整部２７は、ゲートトレンチ部４０に接するベース領域１４であってよい。
　本例においては、閾値調整部２７における結晶欠陥密度が、ダイオード部８０のベース領域１４における結晶欠陥密度よりも小さい。結晶欠陥密度分布以外の構造は、図１から図２８において説明したいずれかの例と同様であってよい。結晶欠陥は、ヘリウム等の粒子が半導体基板１０内を通過したことにより生じた空孔型の欠陥である。結晶欠陥密度は、単位体積当たりの密度を指す。
　閾値調整部２７の結晶欠陥密度が、ベース領域１４の結晶欠陥密度よりも小さいことで、ヘリウム等の粒子を照射したことによる、トランジスタ部７０の閾値の変動を小さくできる。閾値調整部２７の結晶欠陥密度は、ダイオード部８０のベース領域１４の結晶欠陥密度の３／４以下であってよく、１／２以下であってもよい。
　閾値調整部２７の結晶欠陥密度は、一例として、ライフタイム制御領域７２の深さ位置により調整できる。ライフタイム制御領域７２の深さ位置は、ヘリウム等の粒子の注入位置（つまり飛程）に対応している。本例では、ヘリウム等の粒子を半導体基板１０の上面２１から注入している。
　半導体基板１０内に形成される結晶欠陥は、ヘリウム等の粒子の注入位置に近いほど高密度に形成される。このため、閾値調整部２７と、ライフタイム制御領域７２との距離を大きくすることで、閾値調整部２７における結晶欠陥密度を小さくできる。本例では、閾値調整部２７とライフタイム制御領域７２－２との距離は、ダイオード部８０のベース領域１４と、ライフタイム制御領域７２－１との距離よりも大きい。
　ライフタイム制御領域７２－２は、ライフタイム制御領域７２－１よりも、上面２１からみて深い位置に設けられている。ライフタイム制御領域７２の深さ位置は、ヘリウム等の粒子の加速エネルギーにより調整できる。また、ヘリウム等の粒子を、半導体基板１０の上面２１の上方に設けた緩衝材を透過させることで、ヘリウム等の飛程を調整してもよい。
　図２９Ｂは、ａ－ａ'断面の他の例を示す図である。本例においても、閾値調整部２７における結晶欠陥密度が、ダイオード部８０のベース領域１４における結晶欠陥密度よりも小さい。図２９Ｂにおいては、「×」の記号の密度が、結晶欠陥密度を模式的に示している。ただし本例においては、閾値調整部２７における結晶欠陥密度の調整方法が、図２９Ａの例とは相違する。他の構造は、図２９Ａの例と同様である。
　本例においては、閾値調整部２７の下側に位置するライフタイム制御領域７２－４の結晶欠陥密度が、ダイオード部８０のライフタイム制御領域７２－３の結晶欠陥密度よりも小さい。図２９Ｂの例では、ライフタイム制御領域７２－４は、境界部９０のＸ軸方向における全体に設けられている。ライフタイム制御領域７２－４およびライフタイム制御領域７２－３の深さ方向における位置は、同一であってよく、図２９Ａの例のように異なっていてもよい。
　半導体基板１０内に形成される結晶欠陥は、ヘリウム等の粒子の注入が多いほど高密度に形成される。このため、閾値調整部２７下のライフタイム制御領域７２－４に対して照射するヘリウム等の粒子を、ダイオード部８０のライフタイム制御領域７２－３に対して照射するヘリウム等の粒子に比べて少なくすることで、閾値調整部２７における結晶欠陥密度を小さくできる。つまり、ライフタイム制御領域７２－４に対するヘリウム等の粒子の単位面積あたりのドーズ量が、ライフタイム制御領域７２－３に対するヘリウム等の粒子の単位面積あたりのドーズ量よりも小さいことによって、閾値調整部２７の結晶欠陥密度を小さくできる。
　図１９等において説明したように、光等を照射することによっても、結晶欠陥は回復できる。つまり、ダイオード部８０および境界部９０に一様なドーズ量でヘリウム等の粒子を注入した後に、閾値調整部２７に選択的に光を照射することで、閾値調整部２７の結晶欠陥を調整してもよい。また、後述するように、水素によっても結晶欠陥は回復できる。閾値調整部２７に選択的に水素を照射することで、閾値調整部２７の結晶欠陥を調整してもよい。
　図２９Ｃは、ａ－ａ'断面の他の例を示す図である。本例においては、ライフタイム制御領域７２－３およびライフタイム制御領域７２－４の配置が、図２９Ｂにおいて説明した例と相違する。他の構造は、図２９Ｂにおいて説明した例と同様である。本例においては、トランジスタ部７０においてライフタイム制御領域７２が設けられた領域のうち、ダミートレンチ部３０の下方には、ライフタイム制御領域７２－３が配置されてよい。ゲートトレンチ部４０の下方には、ライフタイム制御領域７２－４が配置されてよい。また、閾値調整部２７のうち、ゲートトレンチ部４０と接する部分の下方にも、ライフタイム制御領域７２－４が配置されている。このような構成によっても、ゲートトレンチ部４０と隣接するベース領域１４に、閾値調整部２７を設けることができる。
　図３０は、図２９Ａにおけるｚ１－ｚ１'線、および、ｚ２－ｚ２'線におけるライフタイムキラー濃度分布の一例を示す図である。本例のライフタイムキラーは、上述した結晶欠陥である。ｚ１－ｚ１'線は、ダイオード部８０のベース領域１４およびライフタイム制御領域７２－１を通過し、ｚ２－ｚ２'線は、閾値調整部２７およびライフタイム制御領域７２－２を通過する。図３０においては、ベース領域１４および閾値調整部２７は、深さ方向（グラフにおける横軸）において同一の範囲を占めている。
　ライフタイム制御領域７２－１およびライフタイム制御領域７２－２のそれぞれは、図４Ａにおいて説明したライフタイム制御領域７２と同様に、ピーク位置Ｐ１、Ｐ２にピークを有し、裾Ｓおよび裾Ｓ'を有する。図３０においては、裾Ｓ、Ｓ'の符号を省略している。
　ライフタイム制御領域７２－２のピーク位置Ｐ２は、ライフタイム制御領域７２－１のピーク位置Ｐ１よりも、半導体基板１０の下面２３側に配置されている。ピーク位置Ｐ１およびピーク位置Ｐ２に対する、ヘリウム等の粒子の単位面積あたりのドーズ量は同一であってよい。
　ベース領域１４の下端位置Ｚｂと、ライフタイム制御領域７２－１のピーク位置Ｐ１との距離をＬ１とする。本例においてベース領域１４の下端位置Ｚｂは、ベース領域１４と、蓄積領域１６との境界である。閾値調整部２７の下端位置Ｚｂと、ライフタイム制御領域７２－２のピーク位置Ｐ２との距離をＬ２とする。本例において閾値調整部２７の下端位置Ｚｂは、閾値調整部２７と、蓄積領域１６との境界である。
　距離Ｌ２が、距離Ｌ１よりも大きいので、図３０に示すように、閾値調整部２７におけるライフタイムキラー濃度（すなわち結晶欠陥密度）は、ベース領域１４におけるライフタイムキラー濃度よりも小さくなる。このため、トランジスタ部７０の閾値変動を抑制できる。本例では、ライフタイムキラー（結晶欠陥）の分布のピーク位置を用いて、距離Ｌ１、Ｌ２を定義した。他の例では、ライフタイムキラー（結晶欠陥）の分布のピーク位置に代えて、ヘリウム等の粒子の分布のピーク位置を用いて距離Ｌ１、Ｌ２を定義してもよい。ライフタイムキラーの分布と、ヘリウム等の分布とは相似形となる。
　図３１は、ａ－ａ'断面の他の例を示す図である。本例においては、ライフタイム制御領域７２－１およびライフタイム制御領域７２－２を形成するヘリウム等の粒子を、半導体基板１０の下面２３側から注入している点で、図２９Ａの例と相違する。他の構造は、図２９Ａの例と同様である。
　本例の各ライフタイム制御領域７２の深さ位置は、図２９Ａの例と同様である。下面２３側からヘリウム等を照射した場合でも、ライフタイム制御領域７２－２を、閾値調整部２７から離れて設けることで、閾値調整部２７における結晶欠陥密度を小さくして、閾値変動を抑制できる。
　他の例では、ライフタイム制御領域７２－１を、上面２１側からヘリウム等を照射することで形成し、ライフタイム制御領域７２－２を、下面２３側からヘリウム等を照射することで形成してもよい。図３０等に示すように、照射面とは逆側の裾Ｓ'は急峻に変化するので、閾値調整部２７における結晶欠陥密度を小さくできる。この場合、ライフタイム制御領域７２－１と、ライフタイム制御領域７２－２とは、同一の深さ位置に設けられてもよい。
　図３２は、ａ－ａ'断面の他の例を示す図である。本例においては、ライフタイム制御領域７２－１およびライフタイム制御領域７２－２の配置が、図２９Ａから図３１において説明した例と相違する。他の構造は、図２９Ａから図３１において説明したいずれかの例と同様である。ライフタイム制御領域７２－１およびライフタイム制御領域７２－２のそれぞれは、上面２１および下面２３のいずれから粒子を照射して形成してもよい。上述したように、ライフタイム制御領域７２－２は、ライフタイム制御領域７２－１よりも、下面２３側に配置されている。
　本例においては、トランジスタ部７０においてライフタイム制御領域７２が設けられた領域のうち、ダミートレンチ部３０の下方には、ライフタイム制御領域７２－１が配置されてよい。ゲートトレンチ部４０の下方には、ライフタイム制御領域７２－２が配置されてよい。また、閾値調整部２７のうち、ゲートトレンチ部４０と接する部分の下方にも、ライフタイム制御領域７２－２が配置されている。
　このような構成によっても、閾値調整部２７における結晶欠陥密度を小さくできる。従って、トランジスタ部７０における閾値変動を抑制できる。トランジスタ部７０において、Ｘ軸方向に、ライフタイム制御領域７２－１およびライフタイム制御領域７２－２が、交互に２回ずつ以上配置されてよい。
　図３３は、ａ－ａ'断面の他の例を示す図である。本例の閾値調整部２７は、トランジスタ部７０におけるベース領域１４の一部である。閾値調整部２７は、ゲートトレンチ部４０に接するベース領域１４であってよい。
　本例においては、閾値調整部２７における深さ方向の長さＬ３が、第２領域１３における深さ方向の長さＬ４よりも長い。第２領域１３は、トランジスタ部７０のベース領域１４のうち、ライフタイム制御領域７２と重ならない領域である。
　閾値調整部２７の下端の深さ位置は、第２領域１３の下端の深さ位置と同一であってよい。この場合、閾値調整部２７の上端は、第２領域１３の上端よりも、半導体基板１０の上面２１の近くに配置されている。
　閾値調整部２７の長さは、チャネル長に相当する。このため、閾値調整部２７を長く形成することで、ライフタイム制御領域７２を形成したことによる閾値変動を相殺できる。閾値調整部２７を形成する工程においては、深さ方向の複数の位置に、ドーパントを注入してよい。また、閾値調整部２７は、第２領域１３よりも熱履歴が大きくてよい。つまり、閾値調整部２７は、第２領域１３よりも、総熱処理時間が長くてよい。
　また、蓄積領域１６を形成する深さを調整することで、閾値調整部２７の長さを調整してもよい。例えば、蓄積領域１６をより深くに形成することで、閾値調整部２７と蓄積領域１６との境界位置をより深くできる。これにより、閾値調整部２７を長くできる。なお、閾値調整部２７のドーピング濃度のピーク値は、第２領域１３のドーピング濃度のピーク値と同一であってよく、異なっていてもよい。
　図３４は、ａ－ａ'断面の他の例を示す図である。本例においては、閾値調整部２７の形状が、図３３に示した例と異なる。他の構造は、図３３の例と同様である。本例の閾値調整部２７は、ゲートトレンチ部４０に接する部分の深さ方向における長さが、ダミートレンチ部３０に接する部分の深さ方向における長さよりも長い。ダミートレンチ部３０に接する部分の長さは、第２領域１３の長さと同一であってよい。図３３に示すよりも微細なフォトリソグラフィーを行いベース領域１４やエミッタ領域１２の不純物元素の注入を選択的に行うことや、ゲートトレンチ部４０やダミートレンチ部３０が未充填の状態で側壁から不純物元素を注入することなどによって、両側のトレンチ部のそれぞれの近傍で接合深さが異なるように形成することができる。このような構成によっても、閾値を調整できる。
　図３５は、ａ－ａ'断面の他の例を示す図である。本例においては、閾値調整部２７の位置が、図３３に示した例と異なる。他の構造は、図３３の例と同様である。本例の閾値調整部２７の上端位置は、第２領域１３の上端位置と同一である。閾値調整部２７の下端位置は、第２領域１３の下端位置よりも下面２３側に配置されている。上端および下端の位置は、深さ方向における位置を指す。このような構成によっても、閾値を調整できる。
　図３６は、ａ－ａ'断面の他の例を示す図である。本例においては、閾値調整部２７の形状が、図３５に示した例と異なる。他の構造は、図３５の例と同様である。本例の閾値調整部２７は、ゲートトレンチ部４０に接する部分の深さ方向における長さが、ダミートレンチ部３０に接する部分の深さ方向における長さよりも長い。ダミートレンチ部３０に接する部分の長さは、第２領域１３の長さと同一であってよい。図３５に示すよりも微細なフォトリソグラフィーを行いベース領域１４や蓄積領域１６の不純物元素の注入を選択的に行うことや、ゲートトレンチ部４０やダミートレンチ部３０が未充填の状態で側壁から不純物元素を注入することなどによって、両側のトレンチ部のそれぞれの近傍で接合深さが異なるように形成することができる。このような構成によっても、閾値を調整できる。
　図３７は、ａ－ａ'断面の他の例を示す図である。本例の閾値調整部２７は、トランジスタ部７０におけるベース領域１４の一部である。閾値調整部２７は、ゲートトレンチ部４０に接するベース領域１４であってよい。図３７においては、閾値調整部２７近傍の、深さ方向における水素濃度分布の一例を合わせて示している。
　本例においては、閾値調整部２７が水素ドナーを含む。水素ドナーとは、水素と空孔とが結合した複合欠陥であってよい。例えば複合欠陥は、基板中の水素（Ｈ）、酸素（Ｏ）および空孔（（Ｖ）、複空孔（ＶＶ）を含む）が結合し、ドナー化したＶＯＨ欠陥である。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。半導体基板１０の全体には、一定濃度の酸素が含まれている。また、ライフタイム制御領域７２を形成することで、空孔型欠陥が形成される。そして、半導体基板１０にプロトン等の水素イオンを注入して熱処理することで、水素、酸素および空孔が結合してＶＯＨ欠陥となる。水素および酸素と結合した空孔欠陥は、キャリアと再結合するライフタイムキラーとしては機能しない。このため、閾値調整部２７が水素ドナーを含むことで、閾値調整部２７における空孔欠陥密度を小さくでき、閾値変動を抑制できる。
　本例の半導体基板１０には、上面２１または下面２３から、閾値調整部２７の近傍に、水素が注入される。例えば、深さ方向における水素濃度分布のピーク位置Ｚｈが、閾値調整部２７の内部に配置されてよい。水素注入後に熱処理することで、閾値調整部２７に水素ドナーを形成し、空孔欠陥を減少できる。なお、水素濃度分布のピーク位置Ｚｈと同一の深さ位置に、ドナー濃度のピークが存在する場合、閾値調整部２７に水素ドナーが存在するとしてよい。
　なお、水素濃度は、水素ドナーにより閾値調整部２７がＮ型に反転しない程度の濃度である。水素ドナーの濃度は、閾値調整部２７におけるアクセプタの濃度の半分以下であってよく、１／１０以下であってもよい。
　水素の注入は、半導体基板１０の全面に対して行ってよい。他の例では、ライフタイム制御領域７２を形成した領域に、選択的に水素を注入してもよい。更に他の例では、トランジスタ部７０のうち、ライフタイム制御領域７２を形成した領域に、選択的に水素を注入してもよい。更に他の例では、閾値調整部２７に選択的に水素を注入してもよい。
　図３８は、ａ－ａ'断面の他の例を示す図である。本例においては、水素濃度分布のピーク位置Ｚｈが、図３７の例と相違する。他の構造は、図３７の例と同様である。本例の水素濃度分布のピーク位置Ｚｈは、蓄積領域１６の内部に配置されている。ただし、閾値調整部２７にも水素は注入されている。このような構造によっても、閾値調整部２７における空孔欠陥を低減できる。本例によれば、蓄積領域１６に水素ドナーが多く形成される。このため、蓄積領域１６によるＩＥ効果を促進できる。
　図３９は、ａ－ａ'断面の他の例を示す図である。本例においては、水素濃度分布のピーク位置Ｚｈが、図３７の例と相違する。他の構造は、図３７の例と同様である。本例の水素濃度分布のピーク位置Ｚｈは、蓄積領域１６と、ライフタイム制御領域７２との間に配置されている。ただし、閾値調整部２７にも水素は注入されている。このような構造によっても、閾値調整部２７における空孔欠陥を低減できる。本例によれば、蓄積領域１６の下方に水素ドナーが形成される。このため、蓄積領域１６によるＩＥ効果を促進できる。また、ピーク位置Ｚｈを、ライフタイム制御領域７２のピーク位置よりも上面２１側に配置することで、ライフタイム制御領域７２の空孔欠陥が回復しすぎることを抑制できる。
　水素イオンを注入した後の熱処理の温度は、３５０℃以上４５０℃以下であってよい。熱処理の時間は、３０分以上１０時間以下であってよい。水素イオンの注入深さは、他の位置であってもよい。水素濃度分布のピーク位置Ｚｈは、エミッタ領域１２の内部に配置されてもよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１３・・・第２領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・第３領域、１８・・・ドリフト領域、１９・・・第１領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２７・・・閾値調整部、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・第１メサ部、６２・・・第２メサ部、６４・・・第３メサ部、７０・・・トランジスタ部、７２・・・ライフタイム制御領域、７３・・・ライフタイム制御領域、７４・・・ライフタイム制御領域、７５・・・照射範囲、７６・・・マスク、８０・・・ダイオード部、８１・・・隣接領域、８２・・・カソード領域、８３・・・隣接領域、９０・・・境界部、９１・・・境界部、９２・・・トレンチ、９３・・・境界部、９４・・・窒化膜、１００・・・半導体装置

Claims (21)

  1. 　トランジスタ部とダイオード部とを有する半導体基板を備え、
    　前記トランジスタ部および前記ダイオード部の双方が、
    　　前記半導体基板の内部に設けられた第１導電型のドリフト領域と、
    　　前記半導体基板の内部において、前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    　を有し、
    　前記半導体基板の内部において、前記ベース領域の下方に、前記トランジスタ部の少なくとも一部から前記ダイオード部にわたって、ライフタイムキラーを含むライフタイム制御領域が設けられ、
    　前記トランジスタ部において、前記半導体基板の上面視で前記ライフタイム制御領域と重なって、前記トランジスタ部の閾値を調整する閾値調整部が設けられた、
    　半導体装置。
  2. 　前記トランジスタ部において、前記ベース領域は、前記半導体基板の上面視で、
    　　前記ライフタイム制御領域と重なる第１領域と、
    　　前記ライフタイム制御領域と重ならない第２領域と、
    　を有し、
    　前記第１領域は、前記閾値調整部を含み、
    　前記閾値調整部のドーピング濃度は、前記第２領域のドーピング濃度よりも高い
    　請求項１に記載の半導体装置。
  3. 　前記ダイオード部において、前記ベース領域は、前記半導体基板の上面視で、前記ライフタイム制御領域と重なる第３領域を有し、
    　前記第３領域のドーピング濃度は、前記閾値調整部のドーピング濃度よりも低い、請求項２に記載の半導体装置。
  4. 　前記第３領域のドーピング濃度が、前記第２領域のドーピング濃度と等しい、請求項３に記載の半導体装置。
  5. 　前記トランジスタ部は、前記半導体基板の上面から前記ベース領域を貫通して前記ドリフト領域まで設けられたゲートトレンチ部およびダミートレンチ部をさらに有し、
    　前記第１領域は、前記ゲートトレンチ部および前記ダミートレンチ部に挟まれて設けられ、
    　前記閾値調整部は、前記ゲートトレンチ部に接して設けられる、
    　請求項２から４のいずれか一項に記載の半導体装置。
  6. 　前記トランジスタ部は、前記半導体基板の上面から前記ベース領域を貫通して前記ドリフト領域まで設けられた複数のダミートレンチ部をさらに有し、
    　前記第１領域は、前記半導体基板の上面において隣り合う２本のダミートレンチ部に挟まれて設けられる、
    　請求項２から４のいずれか一項に記載の半導体装置。
  7. 　前記半導体基板の上面に露出して設けられた第２導電型のウェル領域をさらに備え、
    　前記トランジスタ部は、前記半導体基板の上面に接して設けられ、前記ベース領域の上方に設けられた第１導電型のエミッタ領域をさらに有し、
    　前記エミッタ領域と前記ウェル領域との間に、前記ベース領域が前記半導体基板の上面に露出して設けられ、
    　前記半導体基板の上面に露出して設けられた前記ベース領域のドーピング濃度が、前記閾値調整部のドーピング濃度と等しい、
    　請求項５または６に記載の半導体装置。
  8. 　前記トランジスタ部は、前記半導体基板の上面から前記ベース領域を貫通して前記ドリフト領域まで設けられたゲートトレンチ部をさらに有し、
    　前記トランジスタ部において、前記ベース領域は、前記半導体基板の上面視で、
    　　前記ライフタイム制御領域と重なる第１領域と、
    　　前記ライフタイム制御領域と重ならない第２領域と、
    　を有し、
    　前記ゲートトレンチ部は、前記ゲートトレンチ部の内壁に設けられたゲート絶縁膜を含み、
    　前記ゲート絶縁膜は、前記第１領域と接して設けられた前記閾値調整部を含み、
    　前記閾値調整部の幅は、前記第２領域に接する前記ゲート絶縁膜の幅よりも大きい、
    　請求項１に記載の半導体装置。
  9. 　１つの前記ゲートトレンチ部において、前記ゲートトレンチ部の一方側に、前記第１領域と接して前記閾値調整部が設けられ、且つ、前記ゲートトレンチ部の他方側に、前記第２領域と接する前記ゲート絶縁膜が設けられる、請求項８に記載の半導体装置。
  10. 　前記トランジスタ部は、前記半導体基板の上面から前記ベース領域を貫通して前記ドリフト領域まで設けられたダミートレンチ部をさらに有し、
    　前記ダミートレンチ部は、
    　　前記ダミートレンチ部の内壁に設けられたダミー絶縁膜を含み、
    　前記第１領域は、前記ゲートトレンチ部および前記ダミートレンチ部に共に接し、且つ、挟まれて設けられ、
    　前記第１領域の一方側に、前記第１領域と接して前記閾値調整部が設けられ、前記第１領域の他方側に、前記第１領域と接して前記ダミー絶縁膜が設けられ、
    　前記閾値調整部の幅は、前記ダミー絶縁膜の幅よりも大きい、
    　請求項８または９に記載の半導体装置。
  11. 　前記トランジスタ部は、前記半導体基板の上面から前記ベース領域を貫通して前記ドリフト領域まで設けられたゲートトレンチ部をさらに有し、
    　前記トランジスタ部において、前記ベース領域は、前記半導体基板の上面視で、
    　　前記ライフタイム制御領域と重なる第１領域と、
    　　前記ライフタイム制御領域と重ならない第２領域と、
    　を有し、
    　前記ゲートトレンチ部は、前記ゲートトレンチ部の内壁に設けられたゲート絶縁膜を含み、
    　前記ゲート絶縁膜は、前記第１領域と接して設けられた前記閾値調整部を含み、
    　前記閾値調整部の誘電率は、前記第２領域に接する前記ゲート絶縁膜の誘電率よりも低い、
    　請求項１に記載の半導体装置。
  12. 　前記ライフタイム制御領域と重なる前記ベース領域が前記閾値調整部として機能し、
    　前記閾値調整部の上端におけるライフタイムが、深さ方向における前記半導体基板の中央のライフタイムの８０％以上である
    　請求項１に記載の半導体装置。
  13. 　前記ライフタイム制御領域と重なる前記ベース領域が前記閾値調整部として機能し、
    　同一の深さ位置におけるキャリアライフタイムを比較した場合に、前記閾値調整部は、前記ダイオード部の前記ベース領域よりも、前記キャリアライフタイムが大きい部分を有する
    　請求項１に記載の半導体装置。
  14. 　前記閾値調整部は、前記トランジスタ部の前記ベース領域の一部であり、
    　前記閾値調整部における結晶欠陥密度は、前記ダイオード部の前記ベース領域における結晶欠陥密度よりも小さい
    　請求項１に記載の半導体装置。
  15. 　前記閾値調整部は、前記トランジスタ部の前記ベース領域の一部であり、
    　前記閾値調整部の下側に位置する前記ライフタイム制御領域における結晶欠陥密度は、前記ダイオード部の前記ライフタイム制御領域における結晶欠陥密度よりも小さい
    　請求項１４に記載の半導体装置。
  16. 　前記閾値調整部は、前記トランジスタ部の前記ベース領域の一部であり、
    　前記閾値調整部と前記ライフタイム制御領域との距離は、前記ダイオード部の前記ベース領域と前記ライフタイム制御領域との距離よりも大きい
    　請求項１４または１５に記載の半導体装置。
  17. 　前記閾値調整部は、前記トランジスタ部の前記ベース領域の一部であり、
    　前記閾値調整部は、水素ドナーを含む
    　請求項１に記載の半導体装置。
  18. 　前記トランジスタ部において、前記ベース領域は、前記半導体基板の上面視で、
    　　前記ライフタイム制御領域と重なる第１領域と、
    　　前記ライフタイム制御領域と重ならない第２領域と、
    　を有し、
    　前記第１領域は、前記閾値調整部を含み、
    　前記半導体基板の深さ方向において、前記閾値調整部は、前記第２領域よりも長い
    　請求項１に記載の半導体装置。
  19. 　トランジスタ部とダイオード部とを有し、前記トランジスタ部および前記ダイオード部の双方が半導体基板の内部に設けられた第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた第２導電型のベース領域とを有する半導体装置の製造方法であって、
    　前記半導体基板の上面から粒子線を照射して、前記ベース領域の下方に、前記トランジスタ部の少なくとも一部から前記ダイオード部にわたって、ライフタイムキラーを含むライフタイム制御領域を形成し、
    　前記トランジスタ部において前記ライフタイム制御領域と重なる前記ベース領域まで到達する光を前記半導体基板の上面から照射して、当該ベース領域のキャリアライフタイムを回復させて、前記トランジスタ部の閾値を調整する閾値調整部を形成する
    　製造方法。
  20. 　前記半導体装置は、前記ベース領域と前記ライフタイム制御領域との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を有し、
    　前記閾値調整部を形成するときに、前記蓄積領域に到達する前記光を照射する
    　請求項１９に記載の製造方法。
  21. 　前記半導体装置は、前記ベース領域と前記ライフタイム制御領域との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を有し、
    　前記閾値調整部を形成するときに、前記蓄積領域と、前記ライフタイム制御領域との間に到達する前記光を照射する
    　請求項１９に記載の製造方法。
PCT/JP2019/026974 2018-08-14 2019-07-08 半導体装置および製造方法 WO2020036015A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020537382A JP6958740B2 (ja) 2018-08-14 2019-07-08 半導体装置および製造方法
CN201980010232.6A CN111656497B (zh) 2018-08-14 2019-07-08 半导体装置及制造方法
US16/940,408 US11901443B2 (en) 2018-08-14 2020-07-28 Semiconductor device and manufacturing method
US18/395,662 US20240128359A1 (en) 2018-08-14 2023-12-25 Semiconductor device and manufacturing method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018152785 2018-08-14
JP2018-152785 2018-08-14
JP2018-235993 2018-12-18
JP2018235993 2018-12-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/940,408 Continuation US11901443B2 (en) 2018-08-14 2020-07-28 Semiconductor device and manufacturing method

Publications (1)

Publication Number Publication Date
WO2020036015A1 true WO2020036015A1 (ja) 2020-02-20

Family

ID=69524820

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/026974 WO2020036015A1 (ja) 2018-08-14 2019-07-08 半導体装置および製造方法

Country Status (4)

Country Link
US (2) US11901443B2 (ja)
JP (1) JP6958740B2 (ja)
CN (1) CN111656497B (ja)
WO (1) WO2020036015A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451392A (zh) * 2020-03-26 2021-09-28 三菱电机株式会社 半导体装置
JPWO2021201235A1 (ja) * 2020-04-01 2021-10-07
JP2022144504A (ja) * 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
WO2023210727A1 (ja) * 2022-04-27 2023-11-02 富士電機株式会社 半導体装置
US11996452B2 (en) 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395844B2 (ja) * 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
JP7404703B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015093086A1 (ja) * 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置
JP2016225343A (ja) * 2015-05-27 2016-12-28 株式会社豊田中央研究所 半導体装置
JP2017041601A (ja) * 2015-08-21 2017-02-23 株式会社デンソー 半導体装置
JP2017079292A (ja) * 2015-10-21 2017-04-27 株式会社デンソー 半導体装置
WO2018030444A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008005092A2 (en) * 2006-06-29 2008-01-10 Cree, Inc. Silicon carbide switching devices including p-type channels and methods of forming the same
JP5695343B2 (ja) * 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
CN102468167B (zh) * 2010-11-01 2013-11-06 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
CN107958906B (zh) * 2016-10-14 2023-06-23 富士电机株式会社 半导体装置
JP6358445B2 (ja) 2016-12-09 2018-07-18 株式会社三洋物産 遊技機
CN109314134B (zh) 2016-12-16 2021-11-05 富士电机株式会社 半导体装置及制造方法
JP7325167B2 (ja) 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015093086A1 (ja) * 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置
JP2016225343A (ja) * 2015-05-27 2016-12-28 株式会社豊田中央研究所 半導体装置
JP2017041601A (ja) * 2015-08-21 2017-02-23 株式会社デンソー 半導体装置
JP2017079292A (ja) * 2015-10-21 2017-04-27 株式会社デンソー 半導体装置
WO2018030444A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996452B2 (en) 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage
CN113451392A (zh) * 2020-03-26 2021-09-28 三菱电机株式会社 半导体装置
JP2021158198A (ja) * 2020-03-26 2021-10-07 三菱電機株式会社 半導体装置
JP7354897B2 (ja) 2020-03-26 2023-10-03 三菱電機株式会社 半導体装置
US12068310B2 (en) 2020-03-26 2024-08-20 Mitsubishi Electric Corporation Semiconductor device
CN113451392B (zh) * 2020-03-26 2024-10-18 三菱电机株式会社 半导体装置
JPWO2021201235A1 (ja) * 2020-04-01 2021-10-07
JP7452632B2 (ja) 2020-04-01 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2022144504A (ja) * 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
WO2023210727A1 (ja) * 2022-04-27 2023-11-02 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20240128359A1 (en) 2024-04-18
JP6958740B2 (ja) 2021-11-02
CN111656497A (zh) 2020-09-11
CN111656497B (zh) 2023-08-08
US20200357903A1 (en) 2020-11-12
US11901443B2 (en) 2024-02-13
JPWO2020036015A1 (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
WO2020036015A1 (ja) 半導体装置および製造方法
US8952449B2 (en) Semiconductor device having both IGBT area and diode area
CN106663692B (zh) 半导体装置及其制造方法
JP6078961B2 (ja) 半導体装置の製造方法
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US7582531B2 (en) Method for producing a buried semiconductor layer
JP7101593B2 (ja) 半導体装置
US10516017B2 (en) Semiconductor device, and manufacturing method for same
US5025293A (en) Conductivity modulation type MOSFET
JPWO2019116748A1 (ja) 半導体装置およびその製造方法
JP2024024105A (ja) 半導体装置
JP7384287B2 (ja) 半導体装置
JP7134358B2 (ja) 半導体装置、および、半導体装置の製造方法
WO2007000838A1 (ja) ライフタイム制御領域を有する半導体装置
CN114730804A (zh) 半导体装置
US20240274698A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP7364027B2 (ja) 半導体装置およびその製造方法
WO2023233802A1 (ja) 半導体装置の製造方法
WO2024166494A1 (ja) 半導体装置
JP4045749B2 (ja) 半導体装置および半導体装置を用いた回路
JP2024154951A (ja) 半導体装置
JP2024127462A (ja) 半導体装置
JP2022122034A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2008311540A (ja) 縦型ｍｏｓ型半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19850577

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020537382

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19850577

Country of ref document: EP

Kind code of ref document: A1