JP4045749B2 - 半導体装置および半導体装置を用いた回路 - Google Patents
半導体装置および半導体装置を用いた回路 Download PDFInfo
- Publication number
- JP4045749B2 JP4045749B2 JP2001087527A JP2001087527A JP4045749B2 JP 4045749 B2 JP4045749 B2 JP 4045749B2 JP 2001087527 A JP2001087527 A JP 2001087527A JP 2001087527 A JP2001087527 A JP 2001087527A JP 4045749 B2 JP4045749 B2 JP 4045749B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- electrode
- drain
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は電流制御型トランジスタの構造およびこの電流制御型トランジスタを用いた回路に関する。
【0002】
【従来の技術】
従来の技術として、特開平6−252408号公報に開示された半導体装置が知られており、これを図8〜図11を用いて説明する。
図8は上記従来技術の半導体装置の概観を説明する斜視図、図9は図8中の前断面と同じ部分を示した半導体装置の断面図、図10は図8中の表面と同じ部分を説明する半導体装置の表面図、図11は図8中の側断面と同じ部分を説明する半導体装置の断面図である。図10の表面図中の線分A−A’に沿って紙面に垂直に切った断面図が図9に相当し、同じく線分B−B’に沿って切った断面図が図11に相当する。なお、図8および図10はともに、説明のために表面の金属電極と表面保護膜の図示を省略している。
【0003】
はじめに、本半導体装置の構造について説明する。上記の図中、1はn+型のドレイン領域、2はn型のドリフト領域、3はn+型のソース領域、4はMOS型電極、5は絶縁膜である。MOS型電極4は高濃度のp+型ポリシリコンよりなる。11はドレイン電極で、ドレイン領域1とオーミックコンタクトしている。また、図9、図11に示した13はソース電極で、ソース領域3およびMOS型電極4とオーミックコンタクトしている。すなわち、MOS型電極4はソース電位に固定されている。よって、このMOS型電極4と絶縁膜5とを合わせて「固定電位絶縁電極」6と呼ぶ。この固定電位絶縁電極6は図9に示すように側壁がほぼ垂直な「U」の字状の断面形状をもつ溝の中に形成されている。また、図9において、ドリフト領域2のうち固定電位絶縁電極6の間に挟まれた部分を「チャネル領域」7と呼ぶ。さらに、チャネル領域7内で対向する2つの固定電位絶縁電極6の間の距離を「チャネル厚みH」と呼び、ソース領域3から固定電位絶縁電極6の底部までの距離を「チャネル長L」と呼ぶ。このチャネル長Lは、ドレイン電界が強まってもチャネルがパンチスルーしないように、チャネル厚みHの2乃至3倍以上と設定してある。この条件により、チャネル領域7の遮断状態はアバランシェ降伏条件まで保たれる。
【0004】
とくに本半導体装置が遮断状態のとき、固定電位絶縁電極6の周辺のドリフト領域2には、MOS型電極4から仕事関数差に起因する電界によって空乏領域が形成される。これによって固定電位絶縁電極6に狭まれたチャネル領域7には、主電流を構成する伝導電子に対してポテンシャル障壁が形成され、ソース領域3とドリフト領域2との間を遮断している。なお、チャネル領域7の構造は、このポテンシャル障壁を形成するために、チャネル領域7の厚みHはできるだけ狭い方が望ましく、例えば1〜2μm程度である。
【0005】
さらに、図8ならびに図10に示すように、絶縁膜5に接してソース領域3とは離れたところに、p型のゲート領域8が存在する。図11中、18はこのゲート領域8とオーミックコンタクトするゲート電極である。9は層間絶縁膜である。また、図11中の「破線」は図8との関係から分かるように紙面の奥行き方向にある固定電位絶縁電極6の存在を示したものである。
【0006】
次に、動作について説明する。この半導体装置は、例えばソース電極13を接地(0Vに)し、ドレイン電極11には負荷を介してしかるべき正の電位を印加して使用する。
【0007】
まず、遮断状態について説明する。ゲート電極18が接地されているときには、本半導体装置は遮断状態にある。チャネル領域7を両側から挟む固定電位絶縁電極6からの電界の効果により、チャネル領域7には、n+型ソース領域3からn型ドリフト領域へのの伝導電子の移動を阻止するポテンシャル障壁が形成されている。また、この状態ではドリフト領域2にはこのドレイン電位によって空乏層がのびていて、その空乏層中では微量ながらキャリアが対発生する。そのうち、伝導電子はn+型ドレイン領域1を通ってドレイン電極11へと流れ去り、正孔は表面の絶縁膜5の界面に達する。この正孔によって絶縁膜5の界面の電位が上昇するため、正孔はこれと接する電位の低いp型ゲート領域8へと移動し、ゲート電極18を通って流れ去る。従って、チャネル領域7に正孔が停滞することはなく、本半導体装置は遮断状態を保ち続ける。さらに前述したようにチャネル長Lは比較的長く設計されているので、ドレイン電界がn+型ソース領域3の近傍に影響することはない。
【0008】
次に、ターンオンについて説明する。ゲート電極18に例えば+0.5Vの電位を印加すると、p型ゲート領域8から、このゲート領域8と接している絶縁膜5の界面へと正孔が流れ込んで反転層を形成し、界面の電位を上昇させる。すると、この正孔はMOS型電極4からチャネル領域7への電気力線を遮断し、チャネル領域7中の伝導電子に対するポテンシャル障壁を低下させ、チャネル領域7の中央付近には伝導電子が通れる電流路(チャネル)が出来て主電流が流れ始める。さらにゲート電極18に印加する電位を上げていくと、p型ゲート領域8と周辺のn型領域からなるpn接合が順バイアスされ、正孔が直接、n型領域へ注入される。正孔はまず、チャネル領域7へと注入され、チャネル領域7はさらに低い抵抗で大量の電子を移動させることができるようになる。大電流が流れるようになると、ドレイン電極11に接続された負荷との抵抗分割によりドレイン電位は低下し、ドレイン電位がゲート電位より低くなるとp型ゲート領域8からの正孔はドリフト領域2へも注入され、ドリフト領域2は高水準注入状態となり、低オン抵抗で大電流が流れるようになって「ターンオン」が完了する。
【0009】
次に、ターンオフについて説明する。ゲート電極18に接地電位(0V)または負電位にする。すると、ドリフト領域2内の過剰なキャリアが逆にp型ゲート8領域へと流れ、ゲート電極18を通って本半導体装置外へ流れ去り、ついにはドリフト領域2ならびにチャネル領域7内の過剰キャリアがなくなり、ドリフト領域2およびチャネル領域7の内部は元の状態(遮断状態)に戻り、「ターンオフ」が完了する。
【0010】
【発明が解決しようとする課題】
上述した状態はドレイン領域1側からソース領域3側へと電流が流れる、いわゆる順バイアス時の動作であるが、上記半導体装置は逆方向すなわちソース領域3側からドレイン領域1側へと電流を流すことができる。
【0011】
ソース電極13とゲート電極18とが共に接地された状態で、ドレイン領域に印加される電位が例えば−0.6V以下になると、p型ゲート領域8とn型ドリフト領域2の間のpn接合が順バイアスされて、正孔がドリフト領域2内に注入される。さらにドレイン領域1からドリフト領域2を経てソース領域3へと流れ込む。
【0012】
すなわち、このことは上述した半導体装置を例えば図12に示すような直流電源で交流モータを駆動するためのPWMインバータ回路や、図13に示すような直流モータを駆動するためのHブリッジチョッパ回路を構成するトランジスタとして用いた場合に、一般に広く使われているトランジスタ(例えば、IGBTなど)では必要となる還流ダイオードの機能を、上述した半導体装置では必要とせず、それ自身で兼用できることを意味している。
【0013】
このことを図12のPWMインバータ回路や図13のHブリッジチョッパ回路を簡略化した回路である図14を用いて説明する。図14中、Bは直流電源(バッテリ)、Lはモータなどの誘導負荷を示す。Q1、Q2は上述した半導体装置で構成されたトランジスタで、ここではバイポーラ・トランジスタの記号で代用する。S1、G1、D1はそれぞれトランジスタQ1のソース電極、ゲート電極、ドレイン電極、S2、G2、D2はそれぞれトランジスタQ2のソース電極、ゲート電極、ドレイン電極である。バッテリBの正電位側端子はトランジスタQ1のドレイン電極D1と接続され、負電位側端子はトランジスタQ2のソース電極S2と接続されている。トランジスタQ1のソース電極S1とトランジスタQ2のドレイン電極D2とが接続され、この接続点Uはさらに負荷Lの一端に接続されている。負荷Lの他端はトランジスタQ1のドレイン電極D1と接続されている。この図14は中のトランジスタの動作は、図12および図13中のトランジスタの動作と等価である。
【0014】
次に、図14に示す回路の動作を図15に示す電流および電圧の波形を用いて説明する。図15(a)は縦軸に端子Uの電位、図15(b)は縦軸にトランジスタQ1の主電流値、図15(c)は縦軸にトランジスタQ2の主電流値を示し、どの図も横軸は時刻を示している。また、電流の方向はトランジスタQ1、Q2ともに、ドレイン電極側からソース電極側へ向かう方向を正の方向とした。
【0015】
トランジスタQ1、Q2がともに遮断状態である状態から時刻T0にトランジスタQ2をターンオンさせる。すると誘導性負荷Lの両端には直流電源(バッテリ)Bからの電圧が印加され、図15(c)に示すように電流が徐々に流れ始める。このときトランジスタQ2のドリフト領域はゲート電極G2から注入された正孔により高注入水準状態になり、その過剰キャリアの分布は図16の実線に示すようになる。なお、図16は、ここで説明する一連の動作中のトランジスタQ2の内部状態をシミュレーションした結果である。すなわち、ソース領域3側が高濃度に、そしてドレイン領域1側が低濃度になり、その濃度勾配は主電流値にほぼ比例する。その後、時刻T1でトランジスタQ2をターンオフさせるため、ゲート電極G2から電流を引き抜き始める。するとトランジスタのチャネル(電流路)が絞られはじめるが、負荷Lの誘導起電力によってトランジスタQ2のドリフト領域内部のキャリア分布は、図16の破線(T1+Δt→T1+2Δt…)のように減少してゆき、トランジスタQ2は主電流値をほぼ維持したまま端子Uの電位が上昇し、ついには端子Uの電位が電源電圧より高くなる。すると、トランジスタQ1は逆バイアス状態となって逆電流を流すようになり、高かった端子Uの電位は電源電圧まで戻りし、トランジスタQ2はターンオフする。このときトランジスタQ1の遮断状態を維持すべく、ゲート電極G1がソース電極S1と接続されていたとすると、トランジスタQ1を流れる逆電流の一部はゲート電極G1からp型ゲート領域へと流れ込み、トランジスタQ1のドリフト領域を伝導度変調し、さらにソース電極S1からドレイン電極D1へも電流を流す。このように逆電流を流しているときのトランジスタQ1のドリフト領域内部のキャリア分布は図17に実線で示すようにドレイン領域側が高濃度で、ソース領域側が低濃度となる。なお、図17は、ここで説明する一連の動作中のトランジスタQ1の内部状態をシミュレーションした結果である。
【0016】
次に、時刻T2においてトランジスタQ2を再びターンオンすると、トランジスタQ1は還流電流が流れている状態から遮断状態へ移行する。すなわち、トランジスタQ1のゲート電極G1はドレイン電極D1よりも高い電位を保持しつつ、主電流はドレイン電極D1側からゲート電極G1ならびにソース電極S1側に流れ、ドリフト領域内の過剰少数キャリアである正孔はゲート領域を通ってゲート電極G1から流れ去る。これは一般の還流ダイオードの逆回復過程と同様である。この図17に破線で示す逆回復途中の段階のキャリア分布は、上述したトランジスタQ2の順バイアス状態で説明した状態と同じ傾向で、主電流の流れる方法およびキャリアの分布は、トランジスタの内部状態としては前述した順バイアス状態と同じである。
【0017】
しかし、トランジスタQ1のドリフト領域内部のキャリアが図17の実線の状態T2から破線の状態(T2+Δt、T2+2Δt、…)へと推移し、全ての過剰少数キャリアである正孔がトランジスタQ1のゲート領域を経てゲート電極G1を通って流れ去るとき、トランジスタQ1のチャネルが閉じるまではドレイン電極D1からソース電極S1へと主電流が流れ続けるので、結果的に大きな電流が流れてしまう。
【0018】
本発明は、上記課題を鑑みてなされたもので、上述のような回路中で還流ダイオードの役割を兼用しても逆回復時間が短く、回路全体の損失の少ない半導体装置を提供することを目的とする。
【0019】
【課題を解決するための手段】
上記課題を解決するために、本発明においては特許請求の範囲に記載するような構成とした。
【0020】
すなわち請求項1においては、ドリフト領域である第1導電型(たとえばn型)の半導体基板の一主面に接する第1導電型(ここではn型)のソース領域と、前記主面に接して前記ソース領域を挟み込むように配置された溝と、前記溝の内部には前記ソース領域と同電位に保たれると共に、絶縁膜によって前記ドリフト領域と絶縁され、かつ、前記絶縁膜を介して隣接する前記ドリフト領域に空乏領域を形成するような仕事関数の導電性材料から成る固定電位絶縁電極とを有し、さらに前記ドリフト領域の一部であって、前記固定電位絶縁電極によって挟み込まると共に、前記固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリア(ここでは伝導電子)の移動を阻止するポテンシャル障壁が形成されたチャネル領域と、前記固定電位絶縁電極を取り囲む前記絶縁膜の界面に少数キャリア(ここでは正孔)を導入して反転層を形成して前記固定電位絶縁電極から前記ドリフト領域への電界を遮蔽し、前記チャネル領域に形成された前記ポテンシャル障壁を減少もしくは消滅させてチャネルを開くべく、前記絶縁膜に接し、かつ、前記ソース領域には接しない第2導電型(ここではp型)のゲート領域を有し、さらに前記ドリフト領域に接すると共に、前記ソース領域および前記ゲート領域に接しない第1導電型のドレイン領域(ここではn型)と、を備えた半導体装置において、前記ドレイン領域と前記ドリフト領域とが接する界面近傍であって、ドレイン領域よりもソース領域及びゲート領域の方が高電位であり、ソース領域からドレイン領域に電流が流れている時に少数キャリア分布が最大となる領域に、前記少数キャリアを対消滅させる欠陥領域を有する構成とする。
【0022】
また、請求項2においては、前記欠陥領域を、しかるべきイオンを照射することで形成する構成とする。
【0023】
また、請求項3においては、前記イオンの照射を、前記イオンが前記ドリフト領域を通過しないよう、前記ドレイン領域側から照射して欠陥領域を形成する構成とする。
【0024】
また、請求項4においては、前記欠陥領域を、ドレイン領域とドリフト領域とを張り合わせることによって形成される構成とする。
【0027】
また、請求項5においては、前記請求項1記載の半導体装置を、モータを駆動するインバータ回路またはHブリッジチョッパ回路に用いた構成とする。
【0028】
【発明の効果】
請求項1〜請求項4に記載の発明では、ドレイン領域とドリフト領域とが接する界面近傍に、少数キャリアを消滅させる欠陥領域を有するようにしたので、逆導通状態からの回復時に少数キャリアの多くが該欠陥領域にて消滅し、よって本発明によるトランジスタが請求項5に記載の回路、例えばブリッジ回路中で還流ダイオードの役割を兼用した場合でも、逆回復時間が短く、回路全体の損失が少ない、という効果を有する。
【0029】
【発明の実施の形態】
<第1の実施の形態>
以下、本発明の第1の実施の形態を、図1〜図3を用いて説明する。図1は本発明の半導体装置の概観を説明する斜視図、図2は前記図1中の前断面と同じ部分を説明する半導体装置の断面図、図3は前記図1中の側断面と同じ部分を説明する半導体装置の断面図であり、これらは前記従来技術における図8、図9、図11にぞれぞれ対応している。前記図1中の表面を説明する別図については、前記従来技術で示した図10と同一であるため、新たに提示することを省略する。また、図1および図2はともに、説明のために表面の金属電極と表面保護膜を省略している。なお、これは前記請求項1に対応する。
【0030】
はじめに、本半導体装置の構造について説明する。上記の図中、1はn+型のドレイン領域、2はn型のドリフト領域、3はn+型のソース領域、4はMOS型電極、5は絶縁膜である。MOS型電極4は高濃度のp+型ポリシリコンよりなる。11はドレイン電極で、ドレイン領域1とオーミックコンタクトしている。また、図2、図3に示した13はソース電極で、ソース領域3およびMOS型電極4とオーミックコンタクトしている。すなわち、MOS型電極4はソース電位に固定されている。よって、このMOS型電極4と絶縁膜5とを合わせて「固定電位絶縁電極」6と呼ぶ。この固定電位絶縁電極6は図2に示すように側壁がほぼ垂直な「U」の字状の断面形状をもつ溝の中に形成されている。また、図2においてドリフト領域2中の固定電位絶縁電極6の間に挟まれた部分を「チャネル領域」7と呼ぶ。さらに、チャネル領域7内で対向する2つの固定電位絶縁電極6の間の距離を「チャネル厚みH」と呼び、ソース領域3から固定電位絶縁電極6の底部までの距離を「チャネル長L」と呼ぶ。このチャネル長Lは、ドレイン電界が強まってもチャネルがパンチスルーしないように、チャネル厚みHの2乃至3倍以上と設定してある。この条件により、チャネル領域7の遮断状態はアバランシェ降伏条件まで保たれる。
【0031】
本半導体装置が遮断状態のとき、固定電位絶縁電極6の周辺のドリフト領域2には、MOS型電極4から仕事関数差に起因する電界によって空乏領域が形成される。これによって固定電位絶縁電極6に狭まれたチャネル領域7には、主電流を構成する伝導電子に対してポテンシャル障壁が形成され、ソース領域3とドリフト領域2との間を遮断している。なお、チャネル領域7の構造は、このポテンシャル障壁を形成するため、チャネル領域7の厚みHはできるだけ狭い方が望ましく、例えば1〜2μm程度である。
【0032】
さらに、図1ならびに図3に示すように、絶縁膜5に接してソース領域3とは離れたところに、p型のゲート領域8が存在する。図3中、18はこのゲート領域8とオーミックコンタクトするゲート電極である。9は層間絶縁膜である。また、図3中の「破線」は図1との関係から分かるように紙面の奥行き方向にある固定電位絶縁電極6の存在を示したものである。さらに、10はドレイン領域1とドリフト領域2の界面付近に局所的に、結晶欠陥を多く含むように形成された層であり、以下「結晶欠陥層」と呼ぶ。この結晶欠陥層10の厚さは、例えば10〜30μmである。
【0033】
次に、動作について説明する。本発明の半導体装置は、例えばソース電極13を接地(0Vに)し、ドレイン電極11には負荷を介してしかるべき正の電位を印加して使用する。
【0034】
まず、遮断状態について説明する。ゲート電極18が接地されているときには、本半導体装置は遮断状態にある。チャネル領域7を両側から挟む固定電位絶縁電極6からの電界の効果により、チャネル領域7には、n+型ソース領域3からn型ドリフト領域へのの伝導電子の移動を阻止するポテンシャル障壁が形成されている。また、この状態ではドリフト領域2にはこのドレイン電位によって空乏層がのびていて、その空乏層中では微量ながらキャリアが対発生する。そのうち、伝導電子はn+型ドレイン領域1を通ってドレイン電極11へと流れ去り、正孔は表面の絶縁膜5の界面に達する。この正孔によって絶縁膜5の界面の電位が上昇するため、正孔はこれと接する電位の低いp型ゲート領域8へと移動し、ゲート電極18を通って流れ去る。従って、チャネル領域7に正孔が停滞することはなく、本半導体装置は遮断状態を保ち続ける。さらに前述したようにチャネル長Lは比較的長く設計されているので、ドレイン電界がn+型ソース領域3の近傍に影響することはない。
【0035】
次に、ターンオンについて説明する。ゲート電極18に例えば+0.5Vの電位を印加すると、p型ゲート領域8から、これが接している絶縁膜5の界面へと正孔が流れ込んで反転層を形成し、界面の電位を上昇させる。すると、この正孔はMOS型電極4からチャネル領域7への電気力線を遮断し、チャネル領域7中の伝導電子に対するポテンシャル障壁を低下させ、チャネル領域7の中央付近には伝導電子が通れる電流路(チャネル)が出来て主電流が流れ始める。さらにゲート電極18に印加する電位を上げていくと、p型ゲート領域8と周辺のn型領域からなるpn接合が順バイアスされ、正孔がn型領域へ直接注入される。正孔はまずチャネル領域7へと注入され、チャネル領域7はさらに低い抵抗で大量の電子を移動させることができるようになる。大電流が流れるようになると、ドレイン電極11に接続された負荷との抵抗分割によりドレイン電位は低下し、ドレイン電位がゲート電位より低くなるとp型ゲート領域8からの正孔はドリフト領域2へも注入され、ドリフト領域2は高水準注入状態となり、低オン抵抗で大電流が流れるようになって「ターンオン」が完了する。
【0036】
次に、ターンオフについて説明する。ゲート電極18に接地電位(0V)または負電位にすると、ドリフト領域2内の過剰なキャリアが逆にp型ゲート領域8へと流れ、ゲート電極18を通って本半導体装置外へ流れ去り、ついにはドリフト領域2ならびにチャネル領域7内の過剰キャリアがなくなり、ドリフト領域2およびチャネル領域7の内部は元の状態(遮断状態)に戻り、「ターンオフ」が完了する。
【0037】
上述した状態はドレイン領域1側からソース領域3側へと電流が流れる、いわゆる順バイアス時の動作であるが、上記半導体装置は逆方向すなわちソース領域3側からドレイン領域1側へと電流を流すことができる。
【0038】
また、ソース電極13とゲート電極18とが共に接地された状態で、ドレイン領域に印加される電位が例えば−0.6V以下になると、p型ゲート領域8とn型ドリフト領域2の間のpn接合が順バイアスされて、正孔がドリフト領域2内に注入される。さらにドレイン領域1からドリフト領域2を経てソース領域3へと流れ込む。すなわち、このことは上述した半導体装置を例えば図12に示すような直流電源で交流モータを駆動するためのPWMインバータ回路や、図13に示すような直流モータを駆動するためのHブリッジチョッパ回路を構成するトランジスタとして用いた場合に、一般に広く使われているトランジスタ(例えば、IGBTなど)では必要となる還流ダイオードの機能を、上述した半導体装置では必要とせず、それ自身で兼用できることを意味している。
【0039】
本半導体装置のここまでの動作は、前記従来技術の半導体装置の動作と同じである。
【0040】
次に、本半導体装置を、図12や図13のPWMインバータ回路やHブリッジチョッパ回路のトランジスタとして適用した場合の動作を、図14に示す回路図と図15に示す電流および電圧の波形図とを用いて説明する。
【0041】
時刻T0及びT1における動作は前述した従来技術の半導体装置の動作と同様であるので、ここでの説明は省略し、時刻T2の直前の状態から説明する。すなわち、トランジスタQ1にはソース電極S1からドレイン電極D1へ、上述の動作からすれば逆方向電流である還流電流が誘導性負荷Lとの間に流れていて、トランジスタQ2は遮断状態である。この状態でのトランジスタQ1のドリフト領域2内のキャリア分布は、図17の実線に示すようになっている。
【0042】
この状態から時刻T2にトランジスタQ2を再びターンオンすると、トランジスタQ1は還流電流が流れている状態から遮断状態へ移行する。すなわちトランジスタQ1はゲート電極G1はドレイン電極D1よりも高い電位を保持しつつ、主電流はドレイン電極D1側からゲート電極G1ならびにソース電極S1側に流れ、ドリフト領域内の過剰少数キャリア(正孔)はゲート領域を通ってゲート電極G1から流れ去る。これは一般の還流ダイオードの逆回復過程と同様である。このとき、図17の実線T2で示すキャリア濃度分布から、破線で示す(T2+Δt)へと遷移する間、結晶欠陥層10の存在により、大半のキャリアが消滅する。従って、ゲート電極G1を通って流れ出る電流は減少し、これによってターンオン中のトランジスタQ2の電力損失を軽減することができる。すなわち、図12ならびに図13のような回路に本発明のトランジスタを使った場合、回路全体の電力損失が抑えられる。なお、この回路は前記請求項8に対応する。
【0043】
<第1の実施の形態の変形例>
上述した第1の実施の形態では、結晶欠陥層10が、ドレイン領域1とドリフト領域2との界面を中心に、ドレイン領域1とドリフト領域2とを跨るようにしたが、結晶欠陥層10は本半導体装置が順バイアス動作しているときには電流利得を低減させる要因となり得るので、このような影響を避けたい場合は結晶欠陥層10が、前記界面近傍でありながらドレイン領域1のみに存在するようにするとよい。なお、その場合も結晶欠陥層10は前記界面から測って、ドレイン領域1内における少数キャリアの拡散長程度の範囲内には少なくとも存在するものとする。
【0044】
ここで、結晶欠陥層10の製造方法について説明する。
【0045】
まず、第1の方法としては水素やヘリウムなどの原子をイオン化し、一定の加速エネルギーで単結晶の半導体ウェハへと照射する方法がある。なお、これは前記請求項2に対応する。
【0046】
この方法によると、イオンが高速のうちは衝突確率が低いので徐々にエネルギーを失いながらも一定の深さまで深く打ち込まれ、停止する直前に散乱断面積が増えて、シリコン原子に対して大きなエネルギーを与えて結晶欠陥層10を形成する。例えば基板表面から200〜300μmの深さに局所的な結晶欠陥層10を形成しようとした場合には、質量数が1〜4程度の軽い原子(例えば、水素、重水素、三重水素、ヘリウム3、ヘリウム4など)のイオンを用いることができる。図4は、ある加速電圧でイオン照射を行った場合に生成される結晶欠陥密度(縦軸)と、シリコン基板表面からの深さ(横軸)との関係を模式的に示したグラフである。結晶欠陥密度の極大値の半値幅はたとえば20〜30μmとすることができる。
【0047】
また、このイオン照射は、基板表面側からイオンを照射した場合、イオンが結晶欠陥層10に至るまでのドリフト領域2、ソース領域3、ゲート領域8となるべき領域に多少の結晶欠陥が生じ、順バイアス時の電気特性に影響が生じることもある。これを避けたい場合は、イオンがドリフト領域2を通過しないように、基板裏面側すなわち図1に示すドレイン電極11側からイオン照射を行う。なお、これは前記請求項3に対応する。
【0048】
次に、第2の方法としては、結晶欠陥層10をドレイン領域1となるウェハと、ドリフト領域2となるウェハとを、「ウェハ張り合わせ技術」によって接合する方法がある。なお、これは前記請求項4に対応する。
【0049】
これはドレイン領域1となるn+型のウェハの一主面を鏡面となるように研き、ドリフト領域2となるn型のウェハの一主面とを同様に鏡面になるように研き、清浄な状態のまま前記両面を張り合わせ、高温でアニールすることで接合する方法である。この方法を用いれば、2枚のウェハは物理的電気的に接続するが、その界面には結晶欠陥層が残る。これを図1中の結晶欠陥層10として使うことができる。また、張り合わせた後の熱処理によってはn+型ドレイン領域1となるウェハ側の不純物をドリフト領域2となるウェハ側へと拡散させ、冶金学的な界面を結晶欠陥層10のないドリフト領域2側へと移動させることもできる。
【0050】
次に、第3の方法としては、ドリフト領域2からドレイン領域1へと侵入した少数キャリアが即座に金属製のドレイン電極11に入って消滅してしまうように、ドレイン領域1の厚さをこの領域における少数キャリアの拡散長以下とする方法がある。
【0051】
次に、第4の方法としては、ドレイン領域1をn+型のポリシリコンで形成する方法もある。
【0052】
ポリシリコン内の少数キャリアの寿命は頗る短いので、上述した製造方法と同様の効果を生じる。また、ドレイン領域1をn+型のポリシリコンで形成し、その後の熱処理でドレイン領域1側の不純物がドリフト領域2側へと拡散し、冶金的な界面を結晶欠陥の少ないドリフト領域2側へと移動することもできる。
【0053】
<第2の実施の形態>
次に、本発明の第2の実施の形態を図5を用いて説明する。なお、図5は第1の実施の形態における図2に対応する断面図である。
【0054】
上述した第1の実施の形態は、いわゆる縦形半導体装置であったが、本実施の形態はドレイン電極11およびソース電極13が半導体基板の同一表面に設けられた横型半導体装置である。
【0055】
101はドリフト領域2中に設けられ、ドリフト領域2の表面からドレイン領域1に接するように形成された「ドレイン引出し領域」である。11はドレイン電極であり、ドレイン引出し領域101にオーミック接触するように設けられている。その他、前記第1の実施の形態と同じ番号は同じものを示しているので、説明は省略する。
【0056】
本実施の形態の半導体装置を図12、図13に示す回路に用いた場合にも、逆回復時において、結晶欠陥層10の存在により過剰な少数キャリアが結晶欠陥層10によって消滅するので、ターンオン中のトランジスタQ2の電力損失を軽減し、第1の実施の形態と同様の効果を有する。
【0057】
<第3の実施の形態>
次に、本発明の第3の実施の形態を図6を用いて説明する。なお、図6も第1の実施の形態における図2に対応する断面図である。
【0058】
本実施の形態は、図5に示した第2の実施の形態がn+ドレイン領域1を裏面側(ソース領域3が存在する主面と対向する主面)に設けていたのに対して、ドレイン領域1を表面側(ソース領域3が存在するのと同じ主面)のみに浅く形成した点が特徴である。
【0059】
本実施の形態においては、導通状態において主電流が、ドレイン領域1からドリフト領域2、チャネル7を経由し、ソース領域3へと流れる。すなわち図6において主電流が、ドレイン領域1を横方向(主面に沿った方向)へと流れるので、ドレイン領域1の深さはあまり深くなくて良い。また、図1などの第1の実施の形態においては、ドレイン領域1とドリフト領域2との界面が基板の表面から数十μmの深さにあり、従ってイオン照射する際の加速電圧も特別高い必要があったが、本実施の形態では界面の深さが表面から浅い位置にある場合には、結晶欠陥を形成するイオン注入は、通常の半導体製造工程で用いられる不純物イオン注入時の条件と同じくらい低い加速電圧でよく、また、レジストマスクなどを用いて局所的にイオン注入することができる。さらにこの場合は、第1の実施の形態で述べたイオン原子よりも重く、かつ、禁制帯の中央付近に準位を形成するような原子のイオンを打ち込むようにしても、同様の効果を有する。
【0060】
<第4の実施の形態>
本発明の第4の発明の実施の形態を図7を用いて説明する。
【0061】
第4の実施の形態は、本発明を縦形接合型電界効果トランジスタに適用したものである。本実施の形態においても、結晶欠陥層10の存在によって第1の実施の形態と同様の効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態である半導体装置の概観を説明する斜視図。
【図2】前記図1中の前断面と同じ部分を説明する半導体装置の断面図。
【図3】前記図1中の側断面と同じ部分を説明する半導体装置の断面図。
【図4】イオン打ち込み深さと結晶欠陥密度との関係を示す模式的グラフ。
【図5】本発明の第2の実施の形態を説明する、前記図2に対応する断面図。
【図6】本発明の第3の実施の形態を説明する、前記図2に対応する断面図。
【図7】本発明の第4の実施の形態を説明する断面図。
【図8】従来例の半導体装置の概観を説明する斜視図。
【図9】図8の前面と同じ部分を説明する半導体装置の断面図。
【図10】図8の表面と同じ部分を説明する半導体装置の表面図。
【図11】図8の側面と同じ部分を説明する半導体装置の断面図。
【図12】PWMインバータ回路を説明する回路図。
【図13】Hブリッジ型チョッパ回路を説明する回路図。
【図14】本発明の半導体装置の動作を説明するための回路図
【図15】図14の回路を動作させたときの電流および電圧の波形図。
【図16】順バイアス時のドリフト領域内のキャリア分布を示す模式図。
【図17】逆バイアス時のドリフト領域内のキャリア分布を示す模式図。
【符号の説明】
1・・・n+型ドレイン領域
2・・・n型ドリフト領域
3・・・n+型ソース領域
4・・・MOS型電極
5・・・絶縁膜
6・・・固定電位絶縁電極
7・・・チャネル領域
8・・・ゲート領域
9・・・層間絶縁膜
10・・・結晶欠陥層
11・・・ドレイン電極
13・・・ソース電極
18・・・ゲート電極
Claims (5)
- ドリフト領域である第1導電型の半導体基板の一主面に接する第1導電型のソース領域と、
前記主面に接して前記ソース領域を挟み込むように配置された溝と、
前記溝の内部には前記ソース領域と同電位に保たれると共に絶縁膜によって前記ドリフト領域と絶縁され、かつ、前記絶縁膜を介して隣接する前記ドリフト領域に空乏領域を形成するような仕事関数の導電性材料から成る固定電位絶縁電極と、
前記ドリフト領域の一部であって、前記固定電位絶縁電極によって挟み込まると共に、前記固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成されたチャネル領域と、
前記固定電位絶縁電極を取り囲む前記絶縁膜の界面に少数キャリアを導入して反転層を形成して前記固定電位絶縁電極から前記ドリフト領域への電界を遮蔽し、前記チャネル領域に形成された前記ポテンシャル障壁を減少もしくは消滅させてチャネルを開くべく、前記絶縁膜に接し、かつ、前記ソース領域には接しない第2導電型のゲート領域と、
前記ドリフト領域に接すると共に、前記ソース領域および前記ゲート領域に接しない第1導電型のドレイン領域と、
を備えた半導体装置において、
前記ドレイン領域と前記ドリフト領域とが接する界面近傍であって、ドレイン領域よりもソース領域及びゲート領域の方が高電位であり、ソース領域からドレイン領域に電流が流れている時に少数キャリア分布が最大となる領域に、前記少数キャリアを対消滅させる欠陥領域を有することを特徴とする半導体装置。 - 前記欠陥領域を、イオンを照射することで形成することを特徴とする、前記請求項1に記載の半導体装置。
- 前記イオンの照射を、前記イオンが前記ドリフト領域を通過しないよう、前記ドレイン領域側から照射して欠陥領域を形成することを特徴とする、前記請求項2に記載の半導体装置。
- 前記欠陥領域は、ドレイン領域とドリフト領域とを張り合わせることによって形成されることを特徴とする、前記請求項1に記載の半導体装置。
- 前記請求項1に記載の半導体装置を、モータを駆動するインバータ回路またはHブリッジチョッパ回路に用いたことを特徴とする、半導体装置を用いた回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001087527A JP4045749B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体装置および半導体装置を用いた回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001087527A JP4045749B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体装置および半導体装置を用いた回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002289874A JP2002289874A (ja) | 2002-10-04 |
JP4045749B2 true JP4045749B2 (ja) | 2008-02-13 |
Family
ID=18942763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001087527A Expired - Fee Related JP4045749B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体装置および半導体装置を用いた回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4045749B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7994548B2 (en) * | 2008-05-08 | 2011-08-09 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2561413B2 (ja) * | 1993-02-23 | 1996-12-11 | 日産自動車株式会社 | 半導体装置 |
JPH09121052A (ja) * | 1995-08-21 | 1997-05-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
-
2001
- 2001-03-26 JP JP2001087527A patent/JP4045749B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002289874A (ja) | 2002-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7749876B2 (en) | Method for the production of a buried stop zone in a semiconductor component and semiconductor component comprising a buried stop zone | |
US9882038B2 (en) | Method of manufacturing a bipolar semiconductor switch | |
US7470952B2 (en) | Power IGBT with increased robustness | |
JP4292427B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
US9263529B2 (en) | Semiconductor device with vertically inhomogeneous heavy metal doping profile | |
US10211057B2 (en) | Transistor component with reduced short-circuit current | |
KR940008261B1 (ko) | 전력용 반도체장치 | |
JP2008205015A (ja) | 半導体装置およびその製造方法 | |
US5352914A (en) | Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor | |
US20090283796A1 (en) | Semiconductor device and method for forming the same | |
US5025293A (en) | Conductivity modulation type MOSFET | |
US11522075B2 (en) | Semiconductor device and method of manufacturing same | |
JP3413021B2 (ja) | 半導体装置 | |
US7696605B2 (en) | Semiconductor component comprising a temporary field stopping area, and method for the production thereof | |
JP4840551B2 (ja) | Mosトランジスタ | |
CN112397593B (zh) | 半导体器件及制造方法 | |
US20100117117A1 (en) | Vertical IGBT Device | |
JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
US5773868A (en) | Semiconductor device and method of manufacturing the same | |
JP4045749B2 (ja) | 半導体装置および半導体装置を用いた回路 | |
JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
JPH0671078B2 (ja) | 半導体装置 | |
JP2014056881A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6726406B2 (ja) | 半導体装置 | |
JP3185445B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |