JP2008205015A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008205015A
JP2008205015A JP2007036512A JP2007036512A JP2008205015A JP 2008205015 A JP2008205015 A JP 2008205015A JP 2007036512 A JP2007036512 A JP 2007036512A JP 2007036512 A JP2007036512 A JP 2007036512A JP 2008205015 A JP2008205015 A JP 2008205015A
Authority
JP
Japan
Prior art keywords
region
impurity
conductivity type
main surface
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007036512A
Other languages
English (en)
Other versions
JP5089191B2 (ja
Inventor
Shinji Aono
眞司 青野
Hideki Takahashi
英樹 高橋
Yoshifumi Tomomatsu
佳史 友松
Junichi Moriya
純一 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007036512A priority Critical patent/JP5089191B2/ja
Priority to US11/828,616 priority patent/US7986003B2/en
Priority to DE102007043341A priority patent/DE102007043341B4/de
Priority to KR1020070095101A priority patent/KR100934938B1/ko
Priority to CN2007101613065A priority patent/CN101246900B/zh
Publication of JP2008205015A publication Critical patent/JP2008205015A/ja
Application granted granted Critical
Publication of JP5089191B2 publication Critical patent/JP5089191B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Abstract

【課題】しきい値電圧のばらつきが低減される半導体装置とその製造方法を提供する。
【解決手段】Ｎ−基板１の表面から所定の深さの領域にキャリア蓄積層３が位置し、その所定の深さよりも浅い領域にベース領域２が位置し、Ｎ−基板の表面にエミッタ領域４が位置する。キャリア蓄積層３は、所定の深さにおいて不純物濃度が最大となるように注入されたリンによって形成され、ベース領域２はその深さよりも浅い位置において不純物濃度が最大となるように注入されたボロンによって形成され、エミッタ領域４はＮ−基板の表面において最大となるように注入された砒素によって形成されている。エミッタ領域４、ベース領域２およびキャリア蓄積層３を貫通するように開口部１ａが形成され、その開口部１ａの内壁面上にゲート絶縁膜７を介在させてゲート電極８が形成されている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、ゲート絶縁型トランジスタを備えた半導体装置と、その製造方法に関するものである。
近年、家電製品や産業用電力装置などの分野でインバータ装置が登場している。インバータ装置には、通常、商用電源（交流電源）が使用される。そのため、インバータ装置は、交流電源を一度直流に変換する順変換を行なうコンバータ部分と、平滑回路部分と、直流電圧を交流に逆変換するインバータ部分とから構成される。インバータ部分におけるメインのパワー素子としては、比較的高速でスイッチング動作が可能なゲート絶縁型トランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」と記す。）が主に適用されている。
電力制御用のインバータ装置では、ＩＧＢＴ１チップ当たりにおいて取り扱われる電流定格値はおよそ数Ａ〜数百Ａであり、電圧定格値は数百Ｖ〜数千Ｖである。そして、ＩＧＢＴを抵抗負荷としてゲート電圧を連続的に変化させて動作させる回路では、そのような電流と電圧との積である電力がＩＧＢＴの内部において熱として発生する。そのため、インバータ装置には、大きな放熱器が必要となり電力の変換効率も悪くなる。また、動作電圧と動作電流の組み合わせによってはＩＧＢＴそのものが温度上昇してしまい、ＩＧＢＴが熱破壊を起してしまう。このようなことから、インバータ装置ではＩＧＢＴを抵抗負荷とする抵抗負荷回路はあまり用いられない。
インバータ装置の負荷は電動誘導機（誘導性負荷のモータ）の場合が多い。そのため、インバータ装置では、通常、ＩＧＢＴをスイッチとして動作させて、オフ状態とオン状態を繰り返すことで電力エネルギーが制御される。誘導性負荷によるインバータ回路のスイッチングでは、ターンオン過程を経てオン状態とされ、一方、ターンオフ過程を経てオフ状態とされる。ターンオン過程とはＩＧＢＴがオフ状態からオン状態へ遷移することをいい、ターンオフ過程とはＩＧＢＴがオン状態からオフ状態へ遷移することをいう。
誘導性負荷は上アーム素子と下アーム素子の中間電位点に接続されて、誘導性負荷に流す電流の方向は正と負の両方向とされる。そのため、誘導性負荷に流れる電流を負荷接続端から高電位の電源側へ戻したり、負荷接続端から接地側に流したりするために、その電流を誘導性負荷とアーム素子の閉回路間とで還流させるためのフリーホイールダイオードが必要とされる。なお、容量の比較的小さいインバータ装置では、ＩＧＢＴの代わりに電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effective Transistor）が用いられる場合もある。
ＩＧＢＴをオンさせるためにゲート電極に印加すべき電圧はオン電圧（Ｖｃｅ（ｓａｔ））と称される。このオン電圧をより低くするための構造として、たとえば特許文献１，２にはトレンチゲート型ＩＧＢＴを改善したキャリア蓄積型ＩＧＢＴが提案されている。キャリア蓄積型ＩＧＢＴでは、Ｎ−基板の一方の表面上にｎ型のキャリア蓄積層が形成され、そのキャリア蓄積層上にｐ型のベース領域が形成されている。
ベース領域の表面の所定の領域には、エミッタ領域が形成されている。また、エミッタ領域を除くベース領域の表面には、ｐ+コンタクト領域が形成されている。そして、エミッタ領域に電気的に接続されるエミッタ電極が形成されている。エミッタ領域、ベース領域およびキャリア蓄積層を貫通してＮ−基板のｎ型の領域に達する開口部が形成され、その開口部の内壁面上にゲート絶縁膜を介在させてゲート電極が形成されている。
一方、基板の他方の表面上にはｎ型のバッファ層が形成され、そのバッファ層上にｐ型のコレクタ層が形成されている。そのコレクタ層の表面に、コレクタ層に電気的に接続されるコレクタ電極が形成されている。従来のキャリア蓄積型ＩＧＢＴは上記のように構成される。
このキャリア蓄積型ＩＧＢＴでは、ゲート電極に印加するゲート電圧としてしきい値電圧（Ｖｔｈ）以上の電圧を印加することで、ｐ型のベース領域のうちゲート電極の近傍に位置する部分にｎチャネル領域が形成される。これにより、エミッタ領域からｎチャネル領域を経てＮ−基板へ電子が注入される。
ゲート電極にしきい値電圧以上の電圧を印加した状態でコレクタに電圧（コレクタ電圧）を印加する場合において、バッファ層とコレクタ層とのｐｎ接合が順バイアスされる以上のコレクタ電圧を印加すると、コレクタ電極からホール（正孔）がＮ−基板に注入される。Ｎ−基板内では、伝導度変調を起こしてＮ−基板の抵抗値が急激に下がり、電流が流れて通電可能なオン状態となる。
こうして、キャリア蓄積型ＩＧＢＴでは、ｐ型のベース領域の直下に位置するキャリア蓄積層においてホールと電子が蓄積されることから、キャリア蓄積層を備えないトレンチゲート型ＩＧＢＴに比べて、Ｎ−基板のキャリア密度が高くなって抵抗率が下がり、オン電圧が小さくなるという利点を有している。
また、近年では、インバータ装置の小型軽量化を目指して、還流用のダイオードがＩＧＢＴあるいはキャリア蓄積型ＩＧＢＴの構造の中に形成されて、双方向に同程度の通電能力を有する逆導通ＩＧＢＴあるいは逆導通キャリア蓄積型ＩＧＢＴと称されるＩＧＢＴが提案されている。
特開平８−３１６４７９号公報 特開２００２−３５３４５６号公報
しかしながら、従来のキャリア蓄積型ＩＧＢＴでは次のような問題があった。キャリア蓄積型ＩＧＢＴのｎ型のエミッタ領域、ｐ型のベース領域およびｎ型のキャリア蓄積層は、それぞれ所定の導電型の不純物イオンを注入し、注入された不純物を熱拡散させることによって形成される。従来のキャリア蓄積型ＩＧＢＴでは、この不純物濃度プロファイルのそれぞれは、製造装置（イオン注入装置）の制約上Ｎ−基板の表面付近に不純物濃度の最大値を有するガウス分布型とされる。
最終的に、ｎ型のエミッタ領域、ｐ型のベース領域およびｎ型のキャリア蓄積層の不純物濃度プロファイルは、その３つのガウス分布型の不純物濃度プロファイルを重ね合わせた三重拡散プロファイルとなる。三重拡散プロファイルでは、不純物原子数の差し引きによってｐ型の不純物濃度プロファイルやｎ型の不純物濃度プロファイルが形成されることになる。そのため、ＩＧＢＴのしきい値電圧（Ｖｔｈ）がばらつきやすくなる。このことについて説明する。
インバータ装置に用いられるキャリア蓄積型ＩＧＢＴでは、しきい値電圧は（Ｖｔｈ）は５Ｖ前後に設定される。そのため、ｐ型のベース領域においてゲート絶縁膜に沿ってチャネルが形成される部分のｐ型の不純物濃度の最大値は、およそ１×１０17／ｃｍ3〜１×１０18／ｃｍ3程度となる。ｐ型のベース領域に相当する領域では、たとえばアクセプタの不純物の濃度が１×１０18／ｃｍ3程度以上となり、ドナーの不純物の濃度が５×１０17／ｃｍ3程度となる。
ｎ型のチャネルが形成されるｐ型のベース領域の部分の不純物濃度（密度）は、アクセプタの原子数（密度）からドナーの原子数（密度）を差し引く（アクセプタの原子数−ドナーの原子数）ことによって求められる。なお、アクセプタとしては、たとえばシリコン（Ｓｉ）中のボロン（Ｂ）やアルミニウム（Ａｌ）等があり、ドナーとしてはシリコン中のリン（Ｐ）や砒素（Ａｓ）等がある。
アクセプタの不純物の濃度とドナーの不純物の濃度が上記オーダの濃度の場合には、最終的に形成されるｐ型の不純物領域の不純物濃度は１×１０17〜２×１０17／ｃｍ3程度となる。このことから、ｐ型のベース領域は、それぞれそのｐ型のベース領域の不純物濃度（密度）よりも多い（高い）アクセプタの原子数（密度）とドナーの原子数（密度）とによって形成されることになる。
そのため、アクセプタとなる不純物イオンの注入工程においてその注入量がばらつくと最終的に形成されるｐ型のベース領域の不純物濃度がばらつくことになる。また、ドナーとなる不純物イオンの注入工程においてもその注入量がばらつくと、ｐ型のベース領域の不純物濃度がばらつくことになる。すなわち、ｐ型のベース領域の不純物濃度は、アクセプタとなる不純物イオンの注入量のばらつきとドナーとなる不純物イオンの注入量のばらつきの双方のばらつきの影響を受けることになる。
ＩＧＢＴのしきい値電圧は、その注入量のばらつきの中心に対してある幅を有しており、従来のＩＧＢＴではその標準偏差が大きく、結果としてしきい値電圧がばらついてしまう。しきい値電圧がばらついてその電圧値がある所定の電圧よりも低くなると、負荷短絡モード動作の際に半導体装置が破壊されてしまうという問題があった。
本発明は上記問題点を解決するためになされたものであり、一つの目的はしきい値電圧のばらつきが低減される半導体装置を提供することであり、他の目的はそのような半導体装置の製造方法を提供することである。
本発明に係る半導体装置は、第１導電型の半導体基板と第１導電型の第１不純物領域と第２導電型の第２不純物領域と第１導電型の第３不純物領域と開口部と絶縁膜と電極部と第２導電型の領域とを備えている。第１導電型の半導体基板は互いに対向する第１主表面および第２主表面を有している。第１導電型の第１不純物領域は、半導体基板の第１主表面から第１の深さにおいて不純物濃度の最大値を有する第１導電型の第１不純物によって、第１主表面から距離を隔てて第１の深さに対応する領域に形成されている。第２導電型の第２不純物領域は、半導体基板の第１主表面から第１の深さよりも浅い第２の深さにおいて不純物濃度の最大値を有する第２導電型の第２不純物によって、第２の深さに対応する領域から第１不純物領域に達するように形成されている。第１導電型の第３不純物領域は、半導体基板の第１主表面において不純物濃度の最大値を有する第１導電型の第３不純物によって、第１不純物領域とは第２不純物領域を介在させて距離を隔てられるように第１主表面から所定の深さにわたって形成されている。開口部は、第３不純物領域、第２不純物領域および第１不純物領域を貫通して半導体基板の第１導電型の領域に達している。
絶縁膜は、開口部の側壁に露出した第３不純物領域、第２不純物領域および第１不純物領域を覆うように側壁上に形成されている。電極部は、絶縁膜を覆うように開口部内に形成されている。第２導電型の領域は、半導体基板の第２主表面に形成されている。
本発明に係る半導体装置の製造方法は以下の工程を備えている。互いに対向する第１主表面および第２主表面を有する第１導電型の半導体基板を用意する。その半導体基板の第１主表面から第１の深さにおいて不純物濃度が最大となるように、第１主表面から第１導電型の第１不純物を注入する（第１注入工程）。第１主表面から第１の深さよりも浅い第２の深さにおいて不純物濃度が最大となるように、第１主表面から第２導電型の第２不純物を注入する（第２注入工程）。第１主表面において不純物濃度が最大となるように、第１主表面から第１導電型の第３不純物を注入する（第３注入工程）。第１不純物を熱拡散させることにより、第１の深さに対応する領域に第１導電型の第１不純物領域を形成する。第２不純物を熱拡散させることにより、第２の深さに対応する領域から第１不純物領域に達する第２導電型の第２不純物領域を形成する。第３不純物を熱拡散させることにより、第１不純物領域とは第２不純物領域を介在させて距離を隔てられるように第１主表面から所定の深さにわたって第１導電型の第３不純物領域を形成する。第３不純物領域、第２不純物領域および第１不純物領域を貫通して、半導体基板における第１導電型の基板領域に達する開口部を形成する。開口部の内壁に露出した第３不純物領域、第２不純物領域および第１不純物領域のそれぞれの表面を覆うように、開口部内に絶縁膜を形成する。絶縁膜を覆うように開口部内に導電層を充填して電極部を形成する。半導体基板の第２主表面に第２導電型の領域を形成する。
本発明に係る半導体装置によれば、第１不純物領域、第２不純物領域および第３不純物領域を形成する不純物の濃度が最大となる位置（深さ）が、第１不純物領域、第２不純物領域および第３不純物領域のそれぞれが形成されるべき位置にある。これにより、電極部に印加して第２不純物領域にチャネル領域を形成するためのしきい値電圧のばらつきを大幅に抑えることができる。
本発明に係る半導体装置の製造方法によれば、第１注入工程では、第１不純物領域が形成されるべき位置において不純物濃度が最大となるように第１不純物が注入され、第２注入工程では、第２不純物領域が形成されるべき位置において不純物濃度が最大となるように第２不純物が注入され、第３注入工程では、第３不純物領域が形成されるべき表面において不純物濃度が最大となるように第３不純物が注入される。これにより、電極部に印加して第２不純物領域にチャネル領域を形成するためのしきい値電圧のばらつきを大幅に抑えることができる。
実施の形態１
ここでは、パンチスルー型のキャリア蓄積型ＩＧＢＴについて説明する。図１および図２に示すように、Ｎ−基板（Ｎ−層）１の一方の主表面から所定の深さの領域にｎ型のキャリア蓄積層３が形成されている。また、Ｎ−基板１の一方の主表面からその所定の深さよりも浅い領域に、キャリア蓄積層３に接するようにｐ型のベース領域２が形成されている。ベース領域２の表面の所定の領域には、キャリア蓄積層３とはベース領域２を介在させて距離を隔てられるようにエミッタ領域４が形成されている。
また、エミッタ領域４を除くベース領域２の表面には、ｐ+コンタクト領域５が形成されている。そして、エミッタ領域４に電気的に接続されるエミッタ電極６が形成されている。エミッタ領域４、ベース領域２およびキャリア蓄積層３を貫通してＮ−基板１におけるｎ型の領域の部分に達する開口部１ａが形成され、その開口部１ａの内壁面上にゲート絶縁膜７を介在させてゲート電極８が形成されている。そのゲート電極８の上にゲート電極８に電気的に接続される配線１０が形成されている。その配線１０を覆うように層間絶縁膜９が形成されている。
一方、Ｎ−基板１の他方の主表面上には、ｎ型のバッファ層１１が形成され、そのバッファ層１１上にｐ型のコレクタ層１２が形成されている。そのコレクタ層１２の表面上には、コレクタ層１２に電気的に接続されるコレクタ電極１３が形成されている。なお、後述するように、このキャリア蓄積型ＩＧＢＴでは、バッファ層１１とＮ−基板１とは、コレクタ層１２となるｐ型基板の表面にエピタキシャル成長法によって形成されている。このため、コレクタ層１２の厚みは他の層（基板）に比べて数倍程度厚い。
次に、上述したキャリア蓄積型ＩＧＢＴの基本動作について説明する。ゲート電極８にしきい値電圧以上の正バイアス（電圧）を印加してゲート電極８近傍のベース領域２にチャネル領域を形成し、コレクタ電極１３に印加される電圧がエミッタ電極６に印加される電圧よりも高い所定の電圧をエミッタ電極６とコレクタ電極１３との間に印加することにより、図３に示すように、エミッタ領域４からチャネル領域およびキャリア蓄積層３を経てＮ−基板１へ電子ｅが流れるとともに、コレクタ層１２からＮ−基板１へ向って正孔（ホール）ｈが流れて、キャリア蓄積型ＩＧＢＴは順方向に導通する。
一方、ゲート電極８に負バイアス（電圧）を印加し、コレクタ電極１３に印加される電圧がエミッタ電極６に印加される電圧よりも高い所定の電圧をエミッタ電極６とコレクタ電極１３との間に印加することにより、図４に示すように、キャリア蓄積型ＩＧＢＴのベース領域２とキャリア蓄積層３との界面からＮ−基板１に向って空乏層（端）６０が伸びることによって、キャリア蓄積型ＩＧＢＴの耐圧が確保される。
このキャリア蓄積型ＩＧＢＴを用いたインバータ回路の一例を図５に示す。電動誘導機などの誘導性負荷４０の場合、誘導性負荷４０は上アーム素子４１と下アーム素子４２の中間電位点に接続されて、誘導性負荷４０に流す電流の方向は正と負の両方向とされる。そのため、誘導性負荷４０に流れる電流を負荷接続端から高電位の電源側へ戻したり、負荷接続端から接地側に流したりするために、その電流を誘導性負荷４０とアーム素子４１，４２の閉回路間とで還流させるためのフリーホイールダイオード４３が必要とされる。
次に、上述したキャリア蓄積型ＩＧＢＴにおけるｎ型のエミッタ領域４、ｐ型のベース領域２およびｎ型のキャリア蓄積層３の不純物濃度プロファイルについて説明する。エミッタ領域４はたとえば砒素（Ａｓ）を注入することにより形成され、ベース領域２はたとえばボロン（Ｂ）を注入することによって形成される。そして、キャリア蓄積層３はたとえばリン（Ｐ）を注入することによって形成される。
その各不純物の濃度プロファイルを図６に模式的に示す。横軸はエミッタ領域４の表面からＮ−基板１におけるｎ型の領域の部分に至る距離（深さ）を表わし、縦軸は濃度（相対）を表わす。図６に示すように、砒素の不純物濃度プロファイル５１は、エミッタ領域４の表面近傍に濃度の最大値（ピーク）を有している。また、ボロンの不純物濃度プロファイル５２は、砒素の不純物濃度の最大値の位置よりも深い位置に濃度の最大値を有している。そして、リンの不純物濃度プロファイル５３は、ボロンの濃度の最大値の位置よりもさらに深い位置に濃度の最大値を有している。
すなわち、砒素は、エミッタ領域４が形成される領域にその濃度の最大値が位置するように注入されている。また、ボロンは、そのエミッタ領域４の下方のベース領域２が形成される領域にその濃度の最大値が位置するように注入されている。そして、リンは、そのベース領域２の下方のキャリア蓄積層３が形成される領域にその濃度の最大値が位置するように注入されている。トータルの不純物濃度プロファイルは、前述したように、アクセプタの原子数（密度）とドナーの原子数（密度）との差し引きになる。
次に、各不純物濃度プロファイルとしきい値電圧との関係について、シミュレーションによる評価に基づいて説明する。まず、図６に示される不純物濃度プロファイルを前提として、しきい値電圧Ｖｔｈが約６．０Ｖ程度になるような注入条件を組合わせた場合のプロセス／デバイスシミュレーションによる不純物濃度プロファイルの結果を図７に示す。横軸はエミッタ領域４の表面からＮ−基板１におけるｎ型の領域の部分に至る距離（深さμｍ）を表わし、縦軸は濃度（ａｔｍｓ／ｃｍ3）を表わす。
図７に示すように、砒素の不純物濃度プロファイル５１、ボロンの不純物濃度プロファイル５２およびリンの不純物濃度プロファイル５３は、図６に示される各不純物濃度プロファイルに対応している。各不純物の原子数を差し引きしたトータル（正味）の不純物濃度プロファイル５０では、砒素、ボロンおよびリンの不純物濃度の最大値に対応して深さ方向に不純物濃度の３つの極大値が存在する。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは５．９６Ｖと見積もられる。ここで、しきい値電圧Ｖｔｈはデバイスの定格電流密度の１万分の１の値とされる。
次に、こうして得られた不純物濃度プロファイルの条件（注入量等）を中心条件による不純物濃度プロファイルとして、各不純物の注入量を増減させた場合の不純物濃度プロファイルについて説明する。
まず、中心条件に対しボロンの注入量を２%だけ増加（オーバドーズ）させ、砒素の注入量とリンの注入量をそれぞれ２％だけ減少（アンダードーズ）させた場合（条件Ａ）の不純物濃度プロファイルの結果を図８に示す。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは６．０８Ｖと見積もられる。
また、中心条件に対しボロンの注入量を２%だけ減少（アンダードーズ）させ、砒素の注入量とリンの注入量をそれぞれ２％だけ増加（オーバドーズ）させた場合（条件Ｂ）の不純物濃度プロファイルの結果を図９に示す。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは５．８４Ｖと見積もられる。
さらに、中心条件に対しボロンの注入量を５%だけ増加（オーバドーズ）させ、砒素の注入量とリンの注入量をそれぞれ５％だけ減少（アンダードーズ）させた場合（条件Ｃ）の不純物濃度プロファイルの結果を図１０に示す。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは６．２１Ｖと見積もられる。
また、中心条件に対しボロンの注入量を５%だけ減少（アンダードーズ）させ、砒素の注入量とリンの注入量をそれぞれ５％だけ増加（オーバドーズ）させた場合（条件Ｄ）の不純物濃度プロファイルの結果を図１１に示す。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは５．７３Ｖと見積もられる。
上述した中心条件、条件Ａ〜Ｄに基づいて、コレクタ電流とゲート電圧との関係をプロットした結果を図１２に示す。横軸はゲート電圧を表わし、縦軸はコレクタ電流を表わす。この場合、中心条件ではしきい値電圧Ｖｔｈは５．９６Ｖであるのに対し、ボロンの注入量（ドーズ量）を増減させる（条件Ａ〜Ｄ）ことで、しきい値電圧Ｖｔｈは５．７３Ｖ〜６．２１Ｖとなり、しきい値電圧は中心条件のしきい値電圧に対しマイナス０．２３Ｖからプラス０．２５Ｖの範囲でばらつくことがわかった。
このしきい値電圧のばらつきについて、比較例との関係で説明する。図１３に比較例に係るキャリア蓄積型ＩＧＢＴを示す。図１３に示すように、比較例に係るキャリア蓄積型ＩＧＢＴの構造は、エミッタ領域１０４、ベース領域２およびキャリア蓄積層１０３の不純物濃度プロファイルを除いて図１に示すキャリア蓄積型ＩＧＢＴと同様である。したがって、同一部材には同一符号を付しその説明を省略する。
図１４に示すように、比較例に係るキャリア蓄積型ＩＧＢＴでは、エミッタ領域１０４、ベース領域２およびキャリア蓄積層１０３の不純物濃度プロファイルは、いずれも表面付近に不純物濃度の最大値を有するガウス分布型とされる。この図１４に示される不純物濃度プロファイルを前提として、しきい値電圧Ｖｔｈが約６．０Ｖ程度になるような注入条件を組合わせた場合のプロセス／デバイスシミュレーションによる不純物濃度プロファイルの結果を図１５に示す。横軸はエミッタ領域１０４の表面からＮ−基板１におけるｎ型の領域の部分に至る距離（深さμｍ）を表わし、縦軸は不純物濃度（ａｔｍｓ／ｃｍ3）を表わす。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは６．１０Ｖと見積もられる。
こうして得られた不純物濃度プロファイルの条件（注入量等）を中心条件として、まず、その中心条件に対しボロンの注入量を２%だけ増加（オーバドーズ）させ、砒素の注入量とリンの注入量をそれぞれ２％だけ減少（アンダードーズ）させた場合（条件Ｅ）の不純物濃度プロファイルの結果を図１６に示す。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは６．７１Ｖと見積もられる。
また、中心条件に対しボロンの注入量を２%だけ減少（アンダードーズ）させ、砒素の注入量とリンの注入量をそれぞれ２％だけ増加（オーバドーズ）させた場合（条件Ｆ）の不純物濃度プロファイルの結果を図１７に示す。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは４．９７Ｖと見積もられる。
さらに、中心条件に対しボロンの注入量を５%だけ増加（オーバドーズ）させ、砒素の注入量とリンの注入量をそれぞれ５％だけ減少（アンダードーズ）させた場合（条件Ｇ）の不純物濃度プロファイルの結果を図１８に示す。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは７．９９Ｖと見積もられる。
また、中心条件に対しボロンの注入量を５%だけ減少（アンダードーズ）させ、砒素の注入量とリンの注入量をそれぞれ５％だけ増加（オーバドーズ）させた場合（条件Ｈ）の不純物濃度プロファイルの結果を図１９に示す。この条件に基づくシミュレーションによれば、しきい値電圧Ｖｔｈは３．９６Ｖと見積もられる。
上述した中心条件、条件Ｅ〜Ｈに基づいて、コレクタ電流とゲート電圧との関係をプロットした結果を図２０に示す。横軸はゲート電圧を表わし、縦軸はコレクタ電流を表わす。この場合、中心条件ではしきい値電圧Ｖｔｈは６．１０Ｖであるのに対し、ボロンの注入量（ドーズ量）を増減させる（条件Ｅ〜Ｈ）ことで、しきい値電圧Ｖｔｈは３．９６Ｖ〜７．９９Ｖとなり、しきい値電圧は中心条件のしきい値電圧に対しマイナス２．１４Ｖからプラス１．８９Ｖの範囲でばらつくことがわかった。
この評価結果から、不純物注入量の同じ変動量（変動幅）に対し、比較例に係るキャリア蓄積型ＩＧＢＴのしきい値電圧は、中心条件のしきい値電圧に対してマイナス２．１４Ｖからプラス１．８９Ｖの範囲内でばらつくのに対し、本実施の形態に係るキャリア蓄積型ＩＧＢＴのしきい値電圧は、中心条件のしきい値電圧に対しマイナス０．２３Ｖからプラス０．２５Ｖの範囲内でばらついており、しきい値電圧のばらつきが大幅に抑えられることが確認された。
これは次のように考えられる。まず、不純物濃度はそれぞれの領域におけるドナー原子数とアクセプタ原子数との差し引きによって決まる。本実施の形態に係るキャリア蓄積型ＩＧＢＴの、エミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの不純物濃度プロファイルにおいては、不純物濃度の最大値の位置（深さ）が対応する領域あるいは層が形成される位置（深さ）に設定される。
そのため、エミッタ領域４が形成される領域では、エミッタ領域４を形成するための不純物濃度が、ベース領域２およびキャリア蓄積層３のそれぞれを形成するための不純物濃度よりも十分に高く（数桁程度）、ベース領域２とキャリア蓄積層３をそれぞれ形成するための不純物が、最終的に形成されるエミッタ領域４の不純物濃度に影響を与えることが大幅に抑制される。他のベース領域２およびキャリア蓄積層３についても同様のことがいえ、エミッタ領域４、ベース領域２およびキャリア蓄積層３では、その３つの領域（層）のうち、一つの領域（層）の不純物濃度が他の２つの領域（層）を形成する不純物の影響を受けることが抑制される。
これにより、エミッタ領域４、ベース領域２およびキャリア蓄積層３では、一つの領域（層）の不純物濃度が、他の２つの領域（層）を形成するための不純物の注入量のばらつきの影響を受けることが抑制され、その結果、キャリア蓄積型ＩＧＢＴのしきい値電圧のばらつきを低減することができると考えられる。
なお、しきい値電圧のばらつきを効果的に抑制するために、トータルの不純物濃度プロファイルの３つの極大値においては、まず、リンの不純物濃度の最大値に対応した極大値は、リンの不純物濃度の最大値からその最大値の１０分の１に減少するまでの範囲内に存在することが望ましい。また、ボロンの不純物濃度の最大値に対応した極大値は、ボロンの不純物濃度の最大値からその最大値の１０分の１に減少するまでの範囲内に存在することが望ましい。そして、砒素の不純物濃度の最大値に対応した極大値は、砒素の不純物濃度の最大値からその最大値の１０分の１に減少するまでの範囲内に存在することが望ましい。
キャリア蓄積型ＩＧＢＴのしきい値電圧のばらつきがを低減することで、次のような効果が得られる。まず、キャリア蓄積型ＩＧＢＴのしきい値電圧と飽和電流（Ｉｓａｔ）には、図２１に示すように、負の相関関係がある。すなわち、しきい値電圧（Ｖｔｈ）が低くなるにしたがい飽和電流値は徐々に大きくなり、一方、しきい値電圧が高くなるにしたがい飽和電流値は徐々に小さくなる。
飽和電流値は、キャリア蓄積型ＩＧＢＴに定格電流密度の１０倍程度の導通能力を持たせる必要上、ある一定の値以下には下げられないという実使用上からの制約がある。そのため、しきい値電圧をあまり大きな値に設定することはできず、キャリア蓄積型ＩＧＢＴにはある所定の電圧値以下のしきい値電圧が求められる。
また、図２２に示すように、飽和電流値（Ａ／ｃｍ2）と負荷短絡耐量時間（Ｔｗ）にも負の相関がある。飽和電流値が低くなるにしたがい負荷短絡耐量時間は長くなり、一方、飽和電流値が高くなるにしたがって負荷短絡耐量時間は短くなる。そのため、しきい値電圧が相対的に低いキャリア蓄積型ＩＧＢＴでは負荷短絡耐量時間が短くなる。しきい値電圧が相対的に高いキャリア蓄積型ＩＧＢＴでは負荷短絡耐量時間が長くなる。したがって、ある程度以上の負荷短絡耐量時間を持たせるためには、ある値以下の飽和電流値に抑えなければならず、キャリア蓄積型ＩＧＢＴにはある所定の値以上のしきい値電圧が求められる。しきい値電圧がある値以下になると、負荷短絡モード動作の際に半導体装置が破壊されてしまうおそれがある。
上述したように、本実施の形態に係るキャリア蓄積型ＩＧＢＴによれば、比較例に係るキャリア蓄積型ＩＧＢＴと比べて、不純物注入量の所定の注入量（中心条件）からのばらつきに対して、しきい値電圧のばらつきの範囲を大幅に抑えることができる。これにより、キャリア蓄積型ＩＧＢＴの飽和電流値のばらつきを抑えることができ、短絡耐量のばらつきを抑制することができる。また、しきい値電圧がばらついてその電圧値がある所定の電圧よりも低くなるようなことがなくなり、負荷短絡モード動作の際にキャリア蓄積型ＩＧＢＴが破壊されてしまうのを防止することができる。
また、本キャリア蓄積型ＩＧＢＴの不純物濃度プロファイルでは、不純物濃度の最大値の位置（深さ）をそれぞれの領域あるいは層が形成されるべき位置（深さ）に合せることで、表面からそれぞれの不純物を拡散させる場合と比べて、不純物の注入量を大幅に低減することができる。また、熱処理の温度を下げるとともに、熱処理時間の短縮も図ることができる。その結果、キャリア蓄積型ＩＧＢＴを製造する際のスループットを向上することができる。
実施の形態２
ここでは、ライトパンチスルー型のキャリア蓄積型ＩＧＢＴについて説明する。図２３に示すように、Ｎ−基板１の他方の主表面上には、ｎ型のバッファ層１４が形成され、そのバッファ層１４上にｐ型のコレクタ層１５が形成されている。そのコレクタ層１５の表面上に、コレクタ層１５に電気的に接続されるコレクタ電極１３が形成されている。ライトパンチスルー型では、バッファ層１４とコレクタ層１５は、パンチスルー型のキャリア蓄積型ＩＧＢＴのバッファ層１１とコレクタ層１２よりも薄く形成されている。なお、これ以外の構成については図１に示すキャリア蓄積型ＩＧＢＴと同様のなので、同一部材には同一符号を付しその説明を省略する。
次に、ｎ型のエミッタ領域４、ｐ型のベース領域２およびキャリア蓄積層３の不純物濃度プロファイルについて説明する。この不純物濃度プロファイルは図１に示すキャリア蓄積型ＩＧＢＴの不純物濃度プロファイルと同様である。その不純物濃度プロファイルを図２４に模式的に示す。図２４に示すように、不純物濃度の最大値の位置（深さ）は、それぞれの領域あるいは層が形成されるべき位置（深さ）に合せられている。
次に、上述したキャリア蓄積型ＩＧＢＴの基本動作について説明する。基本動作は図１に示すキャリア蓄積型ＩＧＢＴと同様である。ゲート電極８にしきい値電圧以上の電圧を印加し、エミッタ電極６とコレクタ電極１３との間に所定の電圧（コレクタ印加電圧＞エミッタ印加電圧）を印加することにより、エミッタ領域４からチャネル領域およびキャリア蓄積層３を経てＮ−基板１へ電子ｅが流れるとともに、コレクタ層１２からＮ−基板１へ向って正孔（ホール）ｈが流れて、キャリア蓄積型ＩＧＢＴは順方向に導通する（図３参照）。
一方、ゲート電極８に負バイアス電圧を印加し、エミッタ電極６とコレクタ電極１３との間に所定の電圧（コレクタ印加電圧＞エミッタ印加電圧）を印加することにより、キャリア蓄積型ＩＧＢＴのベース領域２とキャリア蓄積層３との界面からＮ−基板１の領域に向って空乏層が伸びることによって、キャリア蓄積型ＩＧＢＴの耐圧が確保される（図４参照）。
上述したキャリア蓄積型ＩＧＢＴによれば、実施の形態１において説明したように、不純物濃度の最大値の位置（深さ）をエミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの領域あるいは層が形成されるべき位置（深さ）に合せることで、所定の注入量から不純物注入量がばらついたとしても、しきい値電圧のばらつきを大幅に抑えることができる。これにより、キャリア蓄積型ＩＧＢＴの飽和電流のばらつきを抑えることができ、短絡耐量のばらつきを抑制することができる。また、しきい値電圧がばらついてその電圧値がある所定の電圧よりも低くなるようなことがなくなり、負荷短絡モード動作の際にキャリア蓄積型ＩＧＢＴが破壊されてしまうのを防止することができる。
さらに、不純物濃度の最大値の位置（深さ）をエミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの領域あるいは層が形成されるべき位置（深さ）に合せることで、表面からそれぞれの不純物を拡散させる場合と比べて、不純物の注入量を大幅に低減することができる。また、熱処理の温度を下げるとともに、熱処理時間の短縮も図ることができる。その結果、キャリア蓄積型ＩＧＢＴを製造する際のスループットを向上することができる。
実施の形態３
ここでは、逆導通型のキャリア蓄積型ＩＧＢＴについて説明する。図２５に示すように、Ｎ−基板１の他方の主表面上には、ｐ型のコレクタ領域１６とｎ型のカソード領域１７が形成されている。そのコレクタ領域１６とカソード領域１７の表面上には、コレクタ領域１６とカソード領域１７に接続されるようにコレクタ電極１３が形成されている。なお、これ以外の構成については図１に示すキャリア蓄積型ＩＧＢＴと同様のなので、同一部材には同一符号を付しその説明を省略する。
次に、ｎ型のエミッタ領域４、ｐ型のベース領域２およびキャリア蓄積層３の不純物濃度プロファイルについて説明する。この不純物濃度プロファイルは図１に示すキャリア蓄積型ＩＧＢＴの不純物濃度プロファイルと同様である。その不純物濃度プロファイルを図２６に模式的に示す。図２６に示すように、不純物濃度の最大値の位置（深さ）はそれぞれの領域あるいは層が形成されるべき位置（深さ）に合せられている。
次に、上述したキャリア蓄積型ＩＧＢＴの基本動作について説明する。ゲート電極８にしきい値電圧以上の正バイアス（電圧）を印加し、エミッタ電極６とコレクタ電極１３との間に所定の電圧（エミッタ印加電圧＜コレクタ印加電圧）を印加することにより、図２７に示すように、エミッタ領域４からチャネル領域およびキャリア蓄積層３を経てＮ−基板１へ電子ｅが流れるとともに、コレクタ領域１６からＮ−基板１へ向って正孔（ホール）ｈが流れて、逆導通型のキャリア蓄積型ＩＧＢＴは順方向に導通する。
また、エミッタ電極６とコレクタ電極１３との間に所定の電圧（エミッタ印加電圧＜コレクタ印加電圧）を印加することにより、図２８に示すように、ベース領域２とキャリア蓄積層３との界面からＮ−基板１の領域に向って空乏層（端）６０が伸びることによって、逆導通型のキャリア蓄積型ＩＧＢＴの耐圧が確保される。
そして、ゲート電極８をしきい値電圧以下の電圧を印加し、エミッタ電極６とコレクタ電極１３との間に所定の電圧（エミッタ印加電圧＞コレクタ印加電圧）を印加することにより、図２９に示すように、ｐ+コンタクト領域５からベース領域２およびキャリア蓄積層３を経てＮ−基板１へ正孔（ホール）ｈが流れるとともに、カソード領域１７からＮ−基板１へ向って電子ｅが流れて、逆導通型のキャリア蓄積ＩＧＢＴは逆方向に導通する。
上述したキャリア蓄積型ＩＧＢＴによれば、実施の形態１において説明したように、不純物濃度の最大値の位置（深さ）をエミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの領域あるいは層が形成されるべき位置（深さ）に合せることで、所定の注入量から不純物注入量がばらついたとしても、しきい値電圧のばらつきを大幅に抑えることができる。これにより、キャリア蓄積型ＩＧＢＴの飽和電流のばらつきを抑えることができ、短絡耐量のばらつきを抑制することができる。また、しきい値電圧がばらついてその電圧値がある所定の電圧よりも低くなるようなことがなくなり、負荷短絡モード動作の際にキャリア蓄積型ＩＧＢＴが破壊されてしまうのを防止することができる。
さらに、不純物濃度の最大値の位置（深さ）をエミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの領域あるいは層が形成されるべき位置（深さ）に合せることで、表面からそれぞれの不純物を拡散させる場合と比べて、不純物の注入量を大幅に低減することができる。また、熱処理の温度を下げるとともに、熱処理時間の短縮も図ることができる。その結果、キャリア蓄積型ＩＧＢＴを製造する際のスループットを向上することができる。
実施の形態４
ここでは、図１に示されるキャリア蓄積型ＩＧＢＴの製造方法について説明する。図３０に示すように、まず、ｐ型のコレクタ層１２となる厚さ約５００μｍ程度のＰ型基板２０が用意される。次に、図３１に示すように、エピタキシャル成長法によりＰ型基板２０の主表面に厚さ約１０〜６０μｍ程度のｎ型のバッファ層１１が形成される。さらに、そのバッファ層１１の表面にＮ−基板１となる厚さ約６０〜１２０μｍ程度のＮ−層２４が形成される。
次に、図３２に示すように、Ｎ−基板１の主表面に選択的に、ｎ型の不純物としてリンが、たとえばドーズ量１×１０11ａｔｍｓ／ｃｍ2〜１×１０13ａｔｍｓ／ｃｍ2、加速エネルギ５００ＫｅＶ〜４ＭｅＶのもとで注入される。これにより、リンは、キャリア蓄積層が形成される位置に対応した所定の深さＤ1にその濃度の最大値が位置するように注入されることになる（図６または図７参照）。次に、図３３に示すように、Ｎ−基板１の主表面に選択的に、ｐ型の不純物としてボロンが、たとえばドーズ量１×１０12ａｔｍｓ／ｃｍ2〜１×１０14ａｔｍｓ／ｃｍ2、加速エネルギ２００ＫｅＶ〜２ＭｅＶのもとで注入される。これにより、ボロンは、ベース領域が形成される位置に対応した所定の深さＤ2にその濃度の最大値が位置するように注入されることになる（図６または図７参照）。
次に、図３４に示すように、エミッタ領域を形成するための所定のレジストパターン２１がＮ−基板１の主表面に形成される。次に、図３５に示すように、ｎ型の不純物として砒素が、たとえばドーズ量１×１０13ａｔｍｓ／ｃｍ2〜５×１０15ａｔｍｓ／ｃｍ2、加速エネルギ３０ＫｅＶ〜２００ＫｅＶのもとで、レジストパターン２１をマスクとして注入される。これにより、砒素は、エミッタ領域が形成されるＮ−基板１の表面あるいはその近傍に濃度の最大値が位置するように注入されることになる（図６または図７参照）。その後、レジストパターン２１が除去される。
次に、図３６に示すように、たとえば温度約９５０℃〜１１５０℃、窒素（Ｎ2）雰囲気あるいは酸素（Ｏ2）雰囲気のもとで、時間約２０分〜２時間程度の熱処理を施すことにより、Ｎ−基板１に注入されたリン、ボロンおよび砒素を拡散させることにより、ｐ型のベース領域２、ｎ型のキャリア蓄積層３、ｎ型のエミッタ領域４となるそれぞれの領域が形成される。なお、この熱処理の雰囲気としては、窒素（Ｎ2）と酸素（Ｏ2）を混合させた雰囲気、あるいは、その雰囲気にさらに水素（Ｈ2）を添加した雰囲気でもよい。
次に、図３７に示すように、そのエミッタ領域４となる領域、ベース領域２となる領域およびキャリア蓄積層３となる領域を貫通して、Ｎ−基板１におけるｎ型の領域の部分に達する開口部１ａが形成される。次に、その開口部１ａの側壁面および底面を覆うように、Ｎ−基板１の主表面（ベース領域２およびエミッタ領域４の表面）上に絶縁膜（図示せず）が形成される。次に、開口部１ａ内を充填するように、その絶縁膜上にポリシリコン膜（図示せず）が形成される。次に、Ｎ−基板１の主表面上に位置するポリシリコン膜の部分および絶縁膜の部分を除去することにより、図３８に示すように、開口部１ａの側壁面上にゲート絶縁膜７を介在させてゲート電極８が形成される。
次に、図３９に示すように、ゲート電極８に電気的に接続される配線１０が形成され、その配線１０を覆うように層間絶縁膜９が形成される。次に、その層間絶縁膜９を覆うように導電層（図示せず）が形成され、その導電層に所定の加工を施すことにより、エミッタ領域４とベース領域２に接続されるエミッタ電極６が形成される。次に、図４０に示すように、コレクタ層１２の主表面にコレクタ電極１３が形成される。こうして、図１に示すパンチスルー型のキャリア蓄積型ＩＧＢＴが形成される。
上述した方法によれば、エミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれを形成するための不純物の注入工程において、不純物濃度の最大値の位置（深さ）が、エミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの領域あるいは層が形成される位置（深さ）に対応した深さになるようにそれぞれの不純物が注入される。これにより、すでに説明したように、エミッタ領域４、ベース領域２およびキャリア蓄積層３では、その３つの領域（層）のうち、一つの領域（層）の不純物濃度が他の２つの領域（層）を形成する不純物の影響を受けることが抑制される。その結果、キャリア蓄積型ＩＧＢＴのしきい値電圧のばらつきを大幅に低減することができる。
また、不純物濃度の最大値の位置（深さ）をエミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの領域あるいは層が形成される位置（深さ）に対応した深さにすることで、表面からそれぞれの不純物を拡散させる場合と比べて、不純物の注入量を大幅に低減することができる。さらに、熱処理の温度を下げるとともに、熱処理時間の短縮も図ることができ、その結果、キャリア蓄積型ＩＧＢＴを製造する際のスループットを上げて生産性の向上に寄与することができる。
実施の形態５
ここでは、図２３に示されるキャリア蓄積型ＩＧＢＴの製造方法について説明する。図４１に示すように、まず、Ｎ−基板１が用意される。次に、図４２に示すように、Ｎ−基板１の主表面に選択的に、ｎ型の不純物としてリンが、たとえばドーズ量１×１０11ａｔｍｓ／ｃｍ2〜１×１０13ａｔｍｓ／ｃｍ2、加速エネルギ５００ＫｅＶ〜４ＭｅＶのもとで注入される。これにより、リンは、キャリア蓄積層が形成される位置に対応した所定の深さＤ1にその濃度の最大値が位置するように注入されることになる（図２４参照）。
次に、図４３に示すように、Ｎ−基板１の主表面に選択的に、ｐ型の不純物としてボロンが、たとえばドーズ量１×１０12ａｔｍｓ／ｃｍ2〜１×１０14ａｔｍｓ／ｃｍ2、加速エネルギ２００ＫｅＶ〜２ＭｅＶのもとで注入される。これにより、ボロンは、ベース領域が形成される位置に対応した所定の深さＤ2にその濃度の最大値が位置するように注入されることになる（図２４参照）。
次に、図４４に示すように、エミッタ領域を形成するための所定のレジストパターン２１がＮ−基板１の主表面に形成される。次に、図４５に示すように、ｎ型の不純物として砒素が、たとえばドーズ量１×１０13ａｔｍｓ／ｃｍ2〜５×１０15ａｔｍｓ／ｃｍ2、加速エネルギ３０ＫｅＶ〜２００ＫｅＶのもとで、レジストパターン２１をマスクとして注入される。これにより、砒素は、エミッタ領域が形成されるＮ−基板１の表面あるいはその近傍に濃度の最大値が位置するように注入されることになる（図２４参照）。その後、レジストパターン２１が除去される。
次に、図４６に示すように、たとえば温度約９５０℃〜１１５０℃、窒素（Ｎ2）雰囲気あるいは酸素（Ｏ2）雰囲気のもとで、時間約２０分〜２時間程度の熱処理を施すことにより、Ｎ−基板１に注入されたリン、ボロンおよび砒素を拡散させることにより、ｐ型のベース領域２、ｎ型のキャリア蓄積層３、ｎ型のエミッタ領域４となるそれぞれの領域が形成される。なお、この熱処理の雰囲気としては、窒素（Ｎ2）と酸素（Ｏ2）を混合させた雰囲気、あるいは、その雰囲気にさらに水素（Ｈ2）を添加した雰囲気でもよい。
次に、図４７に示すように、そのエミッタ領域４となる領域、ベース領域２となる領域およびキャリア蓄積層３となる領域を貫通して、Ｎ−基板１におけるｎ型の領域の部分に達する開口部１ａが形成される。次に、その開口部１ａの側壁面および底面を覆うように、Ｎ−基板１の主表面（ベース領域２およびエミッタ領域４の表面）上に絶縁膜（図示せず）が形成される。次に、開口部１ａ内を充填するようにその絶縁膜上にポリシリコン膜（図示せず）が形成される。次に、Ｎ−基板１の主表面上に位置するポリシリコン膜の部分および絶縁膜の部分を除去することにより、図４８に示すように、開口部１ａの側壁面上にゲート絶縁膜７を介在させてゲート電極８が形成される。
次に、図４９に示すように、ゲート電極８に接続される配線層１０が形成され、その配線層１０を覆う層間絶縁膜９が形成される。次に、その層間絶縁膜９を覆うように導電層（図示せず）が形成され、その導電層に所定の加工を施すことにより、エミッタ領域４とベース領域２に接続されるエミッタ電極６が形成される。次に、図５０に示すように、Ｎ−基板１の他方の主表面にｎ型の不純物としてリンが、たとえばドーズ量１×１０11ａｔｍｓ／ｃｍ2〜１×１０15ａｔｍｓ／ｃｍ2にて注入される。次に、図５１に示すように、ｐ型の不純物としてボロンが、たとえばドーズ量１×１０12ａｔｍｓ／ｃｍ2〜１×１０16ａｔｍｓ／ｃｍ2にて注入される。
次に、図５２に示すように、たとえば温度約３００℃〜４５０℃、時間約１０分〜３時間程度の熱処理を施して、Ｎ−基板１に注入されたリンおよびボロンを拡散させることにより、ｎ型のバッファ層１４とｐ型のコレクタ層１５が形成される。次に、図５３に示すように、コレクタ層１５の表面にコレクタ層１５に接続されるコレクタ電極１３が形成される。こうして、図２３に示すライトパンチスルー型のキャリア蓄積型ＩＧＢＴが形成される。
上述した方法によれば、前述したように、エミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれを形成するための不純物の最大値の位置（深さ）が、エミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの領域あるいは層が形成される位置（深さ）に対応した深さになるようにそれぞれの不純物が注入されることで、エミッタ領域４、ベース領域２およびキャリア蓄積層３の３つの領域（層）のうち、一つの領域（層）の不純物濃度が他の２つの領域（層）を形成する不純物の影響を受けることが抑制される。その結果、キャリア蓄積型ＩＧＢＴのしきい値電圧のばらつきを大幅に低減することができる。
また、エミッタ領域４、ベース領域２およびキャリア蓄積層３を、表面からそれぞれの不純物を拡散させて形成する場合と比べて、不純物の注入量を大幅に低減することができるとともに、熱処理の温度を下げて熱処理時間の短縮も図ることができる。その結果、キャリア蓄積型ＩＧＢＴの生産性を向上することができる。
実施の形態６
ここでは、図２５に示されるキャリア蓄積型ＩＧＢＴの製造方法について説明する。まず、図５４に示すように、用意されたＮ−基板１の主表面に選択的に、ｎ型の不純物としてリンが、たとえばドーズ量１×１０11ａｔｍｓ／ｃｍ2〜１×１０13ａｔｍｓ／ｃｍ2、加速エネルギ５００ＫｅＶ〜４ＭｅＶのもとで注入される。これにより、リンは、キャリア蓄積層が形成される位置に対応した所定の深さＤ1にその濃度の最大値が位置するように注入されることになる（図２６参照）。
次に、図５５に示すように、Ｎ−基板１の主表面に選択的に、ｐ型の不純物としてボロンが、たとえばドーズ量１×１０12ａｔｍｓ／ｃｍ2〜１×１０14ａｔｍｓ／ｃｍ2、加速エネルギ２００ＫｅＶ〜２ＭｅＶのもとで注入される。これにより、ボロンは、ベース領域が形成される位置に対応した所定の深さＤ2にその濃度の最大値が位置するように注入されることになる（図２６参照）。
次に、図５６に示すように、エミッタ領域を形成するための所定のレジストパターン２１がＮ−基板１の主表面に形成される。次に、図５７に示すように、ｎ型の不純物として砒素が、たとえばドーズ量１×１０13ａｔｍｓ／ｃｍ2〜５×１０15ａｔｍｓ／ｃｍ2、加速エネルギ３０ＫｅＶ〜２００ＫｅＶのもとで、レジストパターン２１をマスクとして注入される。これにより、砒素は、エミッタ領域が形成されるＮ−基板１の表面あるいはその近傍に濃度の最大値が位置するように注入されることになる（図２６参照）。その後、レジストパターン２１が除去される。
次に、図５８に示すように、たとえば温度約９５０℃〜１１５０℃、窒素（Ｎ2）雰囲気あるいは酸素（Ｏ2）雰囲気のもとで、時間約２０分〜２時間程度の熱処理を施すことにより、Ｎ−基板１に注入されたリン、ボロンおよび砒素を拡散させることにより、ｐ型のベース領域２、ｎ型のキャリア蓄積層３、ｎ型のエミッタ領域４となるそれぞれの領域が形成される。なお、この熱処理の雰囲気としては、窒素（Ｎ2）と酸素（Ｏ2）を混合させた雰囲気、あるいは、その雰囲気にさらに水素（Ｈ2）を添加した雰囲気でもよい。
次に、図５９に示すように、そのエミッタ領域４となる領域、ベース領域２となる領域およびキャリア蓄積層３となる領域を貫通して、Ｎ−基板１におけるｎ型の領域の部分に達する開口部１ａが形成される。次に、その開口部１ａの側壁面および底面を覆うように、Ｎ−基板１の主表面（ベース領域２およびエミッタ領域４の表面）上に絶縁膜（図示せず）が形成される。次に、開口部１ａ内を充填するようにその絶縁膜上にポリシリコン膜（図示せず）が形成される。次に、Ｎ−基板１の主表面上に位置するポリシリコン膜の部分および絶縁膜の部分を除去することにより、図６０に示すように、開口部１ａの側壁面上にゲート絶縁膜７を介在させてゲート電極８が形成される。
次に、図６１に示すように、ゲート電極８に電気的に接続される配線１０が形成され、その配線１０を覆うように層間絶縁膜９が形成される。次に、その層間絶縁膜９を覆うように導電層（図示せず）が形成され、その導電層に所定の加工を施すことにより、エミッタ領域４とベース領域２に接続されるエミッタ電極６が形成される。
次に、図６２に示すように、Ｎ−基板１の裏面にｎ型のカソード領域を形成するためのレジストパターン２２が形成される。次に、ｎ型の不純物としてリンが、たとえばドーズ量１×１０11ａｔｍｓ／ｃｍ2〜１×１０15ａｔｍｓ／ｃｍ2にて、レジストパターン２２をマスクとして注入される。その後、レジストパターン２２が除去される。次に、図６３に示すように、Ｎ−基板１の裏面にｐ型のコレクタ領域を形成するためのレジストパターン２３が形成される。次に、ｐ型の不純物としてボロンが、たとえばドーズ量１×１０11ａｔｍｓ／ｃｍ2〜１×１０15ａｔｍｓ／ｃｍ2にて、レジストパターン２３をマスクとして注入される。その後、レジストパターン２３が除去される。
次に、図６４に示すように、たとえば温度約３００℃〜４５０℃、時間約１５分〜３時間程度の熱処理を施して、Ｎ−基板１に注入されたリンおよびボロンを拡散させることにより、ｎ型のカソード領域１７およびｐ型のコレクタ領域１６がそれぞれ形成される。次に、図６５に示すように、カソード領域１７とコレクタ領域１６とに接触するようにコレクタ電極１３が形成される。こうして、図２５に示すキャリア蓄積型ＩＧＢＴが形成される。
上述した方法によれば、前述したように、エミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれを形成するための不純物の最大値の位置（深さ）が、エミッタ領域４、ベース領域２およびキャリア蓄積層３のそれぞれの領域あるいは層が形成される位置（深さ）に対応した深さになるようにそれぞれの不純物が注入されることで、エミッタ領域４、ベース領域２およびキャリア蓄積層３の３つの領域（層）のうち、一つの領域（層）の不純物濃度が他の２つの領域（層）を形成する不純物の影響を受けることが抑制される。その結果、キャリア蓄積型ＩＧＢＴのしきい値電圧のばらつきを大幅に低減することができる。
また、エミッタ領域４、ベース領域２およびキャリア蓄積層３を、表面からそれぞれの不純物を拡散させて形成する場合と比べて、不純物の注入量を大幅に低減することができるとともに、熱処理の温度を下げて熱処理時間の短縮も図ることができる。その結果、キャリア蓄積型ＩＧＢＴの生産性を向上することができる。
なお、上述した各製造方法では、エミッタ領域４、ベース領域２およびキャリア蓄積層３をそれぞれ形成するための不純物を注入した後に一括して熱処理を施すことによって各領域（層）を形成する場合を例に挙げて説明したが、たとえば、次のように形成してもよい。図６６に示すように、キャリア蓄積層を形成するためのリンを注入した後、図６７に示すように、熱処理を施してキャリア蓄積層３となる領域を形成する。次に、図６８に示すように、ベース領域を形成するためのボロンを注入した後、図６９に示すように、熱処理を施してベース領域２となる領域を形成する。次に、図７０に示すようにエミッタ領域を形成するための砒素を注入した後、図７１に示すように、熱処理を施してエミッタ領域４となる領域を形成する。このように、各不純物を注入するごとに熱処理を施すようにしてもよい。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
この発明に係る半導体装置は、産業機器のインバータ駆動などに適している。
本発明の実施の形態１に係る半導体装置の断面図である。 同実施の形態において、ゲート電極とその近傍を示す部分拡大断面図である。 同実施の形態において、半導体装置の動作を説明するためのオン状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するためのオフ状態を示す断面図である。 同実施の形態において、半導体装置を用いたインバータ回路の一例を示す図である。 同実施の形態において、図１に示す断面線ＶＩ−ＶＩにおける不純物濃度プロファイルを模式的に示す図である。 同実施の形態において、第１条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 同実施の形態において、第２条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 同実施の形態において、第３条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 同実施の形態において、第４条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 同実施の形態において、第５条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 同実施の形態において、各シミュレーションによるゲート電圧とコレクタ電流との関係を示すグラフである。 比較例に係る半導体装置の断面図である。 比較例に係る半導体装置において、図１３に示す断面線ＸＩＶ−ＸＩＶにおける不純物濃度プロファイルを模式的に示す図である。 比較例に係る半導体装置において、第１条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 比較例に係る半導体装置において、第２条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 比較例に係る半導体装置において、第３条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 比較例に係る半導体装置において、第４条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 比較例に係る半導体装置において、第５条件に基づくシミュレーションによる不純物濃度プロファイルを示す図である。 比較例に係る半導体装置において、各シミュレーションによるゲート電圧とコレクタ電流との関係を示すグラフである。 同実施の形態において、飽和電流値としきい値電圧との関係を示すグラフである。 同実施の形態において、飽和電流値としきい値電圧との関係および短絡耐量としきい値電圧との関係を示すグラフである。 本発明の実施の形態２に係る半導体装置の断面図である。 同実施の形態において、図２３に示す断面線ＸＸＩＶ−ＸＸＩＶにおける不純物濃度プロファイルを模式的に示す図である。 本発明の実施の形態３に係る半導体装置の断面図である。 同実施の形態において、図２５に示す断面線ＸＸＶＩ−ＸＸＶＩにおける不純物濃度プロファイルを模式的に示す図である。 同実施の形態において、半導体装置の動作を説明するための導通状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するためのオフ状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するための逆導通状態を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図４１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５２に示す工程の後に行われる工程を示す断面図である。 本発明の実施の形態６に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図５４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６４に示す工程の後に行われる工程を示す断面図である。 実施の形態４〜６において、変形例に係る熱処理の一工程を示す断面図である。 図６６に示す工程の後に行われる工程を示す断面図である。 図６７に示す工程の後に行われる工程を示す断面図である。 図６８に示す工程の後に行われる工程を示す断面図である。 図６９に示す工程の後に行われる工程を示す断面図である。 図７０に示す工程の後に行われる工程を示す断面図である。
符号の説明
１ Ｎ−基板、２ ベース領域、３ キャリア蓄積層、４ エミッタ領域、５ ｐ+コンタクト領域、６ エミッタ電極、７ ゲート絶縁膜、８ ゲート電極、９ 層間絶縁膜、１０ 配線、１１ バッファ層、１２，１５ コレクタ層、１３ コレクタ電極、１４ バッファ層、１６ コレクタ領域、１７ カソード領域、２０ Ｐ型基板、２１〜２３ レジストパターン、４０ 誘導性負荷、４１ 上アーム素子、４２ 下アーム素子、４３ フリーホイールダイオード、５０ 不純物濃度プロファイル、５１ 砒素の不純物濃度プロファイル、５２ ボロンの不純物濃度プロファイル、５３ リンの不純物濃度プロファイル。

Claims (11)

  1. 互いに対向する第１主表面および第２主表面を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１主表面から第１の深さにおいて不純物濃度の最大値を有する第１導電型の第１不純物によって、前記第１主表面から距離を隔てて前記第１の深さに対応する領域に形成された第１導電型の第１不純物領域と、
    前記半導体基板の前記第１主表面から前記第１の深さよりも浅い第２の深さにおいて不純物濃度の最大値を有する第２導電型の第２不純物によって、前記第２の深さに対応する領域から前記第１不純物領域に達するように形成された第２導電型の第２不純物領域と、
    前記半導体基板の前記第１主表面において不純物濃度の最大値を有する第１導電型の第３不純物によって、前記第１不純物領域とは前記第２不純物領域を介在させて距離を隔てられるように前記第１主表面から所定の深さにわたって形成された第１導電型の第３不純物領域と、
    前記第３不純物領域、前記第２不純物領域および前記第１不純物領域を貫通して前記半導体基板の前記第１導電型の領域に達する開口部と、
    前記開口部の側壁に露出した前記第３不純物領域、前記第２不純物領域および前記第１不純物領域を覆うように前記側壁上に形成された絶縁膜と、
    前記絶縁膜を覆うように前記開口部内に形成された電極部と、
    前記半導体基板の前記第２主表面に形成された第２導電型の領域と
    を備えた、半導体装置。
  2. 前記第１不純物、前記第２不純物および前記第３不純物を合せた不純物濃度プロファイルにおいては、前記第１不純物、前記第２不純物および前記第３不純物のそれぞれの不純物濃度に対応した第１極大値、第２極大値および第３極大値が存在し、
    前記第１極大値の位置は、前記第１不純物の不純物濃度の最大値からその最大値の１０分の１に減少するまでの深さ方向の範囲内に位置し、
    前記第２極大値の位置は、前記第２不純物の不純物濃度の最大値からその最大値の１０分の１に減少するまでの深さ方向の範囲内に位置する、請求項１記載の半導体装置。
  3. 前記第２導電型の領域は第２導電型基板とされ、
    前記第２導電型基板と第１導電型の前記半導体基板との間に第１導電型の層を備えた、請求項１または２に記載の半導体装置。
  4. 前記第２導電型の領域は前記半導体基板の前記第２主表面から所定の深さにわたって形成され、
    前記第２導電型領域と前記半導体基板における第１導電型の領域の部分との間に他の第１導電型の領域を備えた、請求項１または２に記載の半導体装置。
  5. 前記第２導電型の領域は前記半導体基板の前記第２主表面の所定に領域において前記第２主表面から所定の深さにわたって形成され、
    前記半導体基板の前記第２主表面において前記第２導電型の領域と隣接するように前記第２主表面から前記所定の深さにわたって形成された第１導電型の領域を備えた、請求項１または２に記載の半導体装置。
  6. 互いに対向する第１主表面および第２主表面を有する第１導電型の半導体基板を用意する工程と、
    前記半導体基板の前記第１主表面から第１の深さにおいて不純物濃度が最大となるように、前記第１主表面から第１導電型の第１不純物を注入する第１注入工程と、
    前記第１主表面から前記第１の深さよりも浅い第２の深さにおいて不純物濃度が最大となるように、前記第１主表面から第２導電型の第２不純物を注入する第２注入工程と、
    前記第１主表面において不純物濃度が最大となるように、前記第１主表面から第１導電型の第３不純物を注入する第３注入工程と、
    前記第１不純物を熱拡散させることにより、前記第１の深さに対応する領域に第１導電型の第１不純物領域を形成する工程と、
    前記第２不純物を熱拡散させることにより、前記第２の深さに対応する領域から前記第１不純物領域に達する第２導電型の第２不純物領域を形成する工程と、
    前記第３不純物を熱拡散させることにより、前記第１不純物領域とは前記第２不純物領域を介在させて距離を隔てられるように前記第１主表面から所定の深さにわたって第１導電型の第３不純物領域を形成する工程と、
    前記第３不純物領域、前記第２不純物領域および前記第１不純物領域を貫通して、前記半導体基板における第１導電型の基板領域に達する開口部を形成する工程と、
    前記開口部の内壁に露出した前記第３不純物領域、前記第２不純物領域および前記第１不純物領域のそれぞれの表面を覆うように、前記開口部内に絶縁膜を形成する工程と、
    前記絶縁膜を覆うように前記開口部内に導電層を充填して電極部を形成する工程と、
    前記半導体基板の前記第２主表面に第２導電型の領域を形成する工程と
    を備えた、半導体装置の製造方法。
  7. 前記第１不純物の熱拡散は、前記第１注入工程の後に行われ、
    前記第２不純物の熱拡散は、前記第２注入工程の後に行われ、
    前記第３不純物の熱拡散は、前記第３注入工程の後に行われる、請求項６記載の半導体装置の製造方法。
  8. 前記第１不純物の熱拡散、前記第２不純物の熱拡散および前記第３不純物の熱拡散は、前記第１注入工程、前記第２注入工程および前記第３注入工程が完了した後に一括して行われる、請求項６記載の半導体装置の製造方法。
  9. 前記半導体基板を用意する工程は、
    前記第２導電型の領域としての第２導電型基板の主表面に第１導電型の層を形成する工程と、
    前記第１導電層の層上に前記第１導電型の半導体基板としての他の第１導電型の層を形成する工程と
    を含む、請求項６〜８のいずれかに記載の半導体装置の製造方法。
  10. 前記第２導電型の領域を形成する工程では、前記第２導電型の領域は前記半導体基板の前記第２主表面に第２導電型の第４不純物を注入することによって形成され、
    前記半導体基板の前記第２主表面に第１導電型の第５不純物を注入することにより、前記第２導電型の領域よりも深い位置に前記第２導電型の領域に接するように第１導電型の領域を形成する工程を備えた、請求項６〜８のいずれかに記載の半導体装置の製造方法。
  11. 前記第２導電型の領域を形成する工程では、前記第２導電型の領域は前記半導体基板の前記第２主表面に第２導電型の第４不純物を注入することによって形成され、
    前記半導体基板の前記第２主表面に第１導電型の第５不純物を注入することにより、前記第２導電型の領域に隣接するように第１導電型の領域を形成する工程を備えた、請求項６〜８のいずれかに記載の半導体装置の製造方法。
JP2007036512A 2007-02-16 2007-02-16 半導体装置およびその製造方法 Active JP5089191B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007036512A JP5089191B2 (ja) 2007-02-16 2007-02-16 半導体装置およびその製造方法
US11/828,616 US7986003B2 (en) 2007-02-16 2007-07-26 Semiconductor device and manufacturing method thereof
DE102007043341A DE102007043341B4 (de) 2007-02-16 2007-09-12 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
KR1020070095101A KR100934938B1 (ko) 2007-02-16 2007-09-19 반도체 장치 및 그 제조방법
CN2007101613065A CN101246900B (zh) 2007-02-16 2007-09-28 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007036512A JP5089191B2 (ja) 2007-02-16 2007-02-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008205015A true JP2008205015A (ja) 2008-09-04
JP5089191B2 JP5089191B2 (ja) 2012-12-05

Family

ID=39646165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007036512A Active JP5089191B2 (ja) 2007-02-16 2007-02-16 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US7986003B2 (ja)
JP (1) JP5089191B2 (ja)
KR (1) KR100934938B1 (ja)
CN (1) CN101246900B (ja)
DE (1) DE102007043341B4 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233806A (ja) * 2010-04-30 2011-11-17 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2012009522A (ja) * 2010-06-23 2012-01-12 Mitsubishi Electric Corp 電力用半導体装置
US8362519B2 (en) 2009-06-11 2013-01-29 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JPWO2013121519A1 (ja) * 2012-02-14 2015-05-11 トヨタ自動車株式会社 Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
US9190503B2 (en) 2011-09-28 2015-11-17 Toyota Jidosha Kabushiki Kaisha IGBT and method of manufacturing the same
JP2018078319A (ja) * 2011-05-16 2018-05-17 ルネサスエレクトロニクス株式会社 Ｉｇｂｔの製造方法
JP2018190838A (ja) * 2017-05-08 2018-11-29 トヨタ自動車株式会社 ダイオード
JP2019514215A (ja) * 2016-04-11 2019-05-30 アーベーベー・シュバイツ・アーゲー 絶縁ゲートパワー半導体デバイスおよびその製造方法
WO2019142706A1 (ja) * 2018-01-17 2019-07-25 富士電機株式会社 半導体装置
JP2019160877A (ja) * 2018-03-08 2019-09-19 トヨタ自動車株式会社 半導体装置
US10651299B2 (en) 2016-11-17 2020-05-12 Fuji Electric Co., Ltd. Semiconductor device
US10651302B2 (en) 2016-07-19 2020-05-12 Fuji Electric Co., Ltd. Semiconductor device
US10707300B2 (en) 2018-04-04 2020-07-07 Fuji Electric Co., Ltd. Semiconductor device
US10770456B2 (en) 2017-02-15 2020-09-08 Fuji Electric Co., Ltd. Semiconductor device
US10797045B2 (en) 2016-12-08 2020-10-06 Fuji Electric Co., Ltd. Semiconductor device
US10833182B2 (en) 2016-11-17 2020-11-10 Fuji Electric Co., Ltd. Semiconductor device
US10840361B2 (en) 2016-08-12 2020-11-17 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US10840363B2 (en) 2016-12-08 2020-11-17 Fuji Electric Co., Ltd. Semiconductor device
US10847640B2 (en) 2016-08-12 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
US10930647B2 (en) 2016-03-10 2021-02-23 Fuji Electric Co., Ltd. Semiconductor device including trenches formed in transistor or diode portions
JP2021082838A (ja) * 2015-09-16 2021-05-27 富士電機株式会社 半導体装置および製造方法
US11094808B2 (en) 2017-05-31 2021-08-17 Fuji Electric Co., Ltd. Semiconductor device
DE112020000621T5 (de) 2019-09-13 2021-10-14 Fuji Electric Co., Ltd. Halbleitervorrichtung
US11201208B2 (en) 2017-02-13 2021-12-14 Fuji Electric Co., Ltd. Semiconductor device
EP3926687A1 (en) 2020-06-18 2021-12-22 Mitsumi Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
CN102956479B (zh) * 2011-08-24 2015-06-24 大中积体电路股份有限公司 绝缘栅双极晶体管结构及其制作方法
CN103579296B (zh) * 2012-08-06 2016-09-07 三垦电气株式会社 半导体装置及其制造方法
KR101388706B1 (ko) 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
US9245986B2 (en) 2012-11-29 2016-01-26 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
JP2015046502A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
CN106057879A (zh) * 2016-08-16 2016-10-26 上海华虹宏力半导体制造有限公司 Igbt器件及其制造方法
JP7114873B2 (ja) * 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
US10388726B2 (en) * 2017-10-24 2019-08-20 Semiconductor Components Industries, Llc Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
CN110416073A (zh) * 2018-04-28 2019-11-05 上海先进半导体制造股份有限公司 Igbt和其制造方法
US11942538B2 (en) * 2019-02-04 2024-03-26 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274484A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP2001203353A (ja) * 2000-01-19 2001-07-27 Nec Corp 半導体装置の製造方法
JP2002083963A (ja) * 2000-06-30 2002-03-22 Toshiba Corp 半導体素子
JP2002305305A (ja) * 2001-01-31 2002-10-18 Toshiba Corp 半導体装置
JP2002353456A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2005347289A (ja) * 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918399B2 (ja) * 1992-08-05 1999-07-12 三菱電機株式会社 半導体装置およびその製造方法
US6768168B1 (en) 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6001678A (en) 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JPH09121052A (ja) 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JP4164962B2 (ja) * 1999-10-08 2008-10-15 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP4090747B2 (ja) 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP4048856B2 (ja) 2002-06-04 2008-02-20 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP3954541B2 (ja) 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4440188B2 (ja) 2005-01-19 2010-03-24 パナソニック株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274484A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP2001203353A (ja) * 2000-01-19 2001-07-27 Nec Corp 半導体装置の製造方法
JP2002083963A (ja) * 2000-06-30 2002-03-22 Toshiba Corp 半導体素子
JP2002305305A (ja) * 2001-01-31 2002-10-18 Toshiba Corp 半導体装置
JP2002353456A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2005347289A (ja) * 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362519B2 (en) 2009-06-11 2013-01-29 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2011233806A (ja) * 2010-04-30 2011-11-17 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2012009522A (ja) * 2010-06-23 2012-01-12 Mitsubishi Electric Corp 電力用半導体装置
US8421145B2 (en) 2010-06-23 2013-04-16 Mitsubishi Electric Corporation Power semiconductor device
JP2018078319A (ja) * 2011-05-16 2018-05-17 ルネサスエレクトロニクス株式会社 Ｉｇｂｔの製造方法
US9190503B2 (en) 2011-09-28 2015-11-17 Toyota Jidosha Kabushiki Kaisha IGBT and method of manufacturing the same
US9601592B2 (en) 2011-09-28 2017-03-21 Toyota Jidosha Kabushiki Kaisha IGBT and method of manufacturing the same
JPWO2013121519A1 (ja) * 2012-02-14 2015-05-11 トヨタ自動車株式会社 Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
US9608071B2 (en) 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method
JP7284202B2 (ja) 2015-09-16 2023-05-30 富士電機株式会社 半導体装置の製造方法
JP2021082838A (ja) * 2015-09-16 2021-05-27 富士電機株式会社 半導体装置および製造方法
US11735584B2 (en) 2016-03-10 2023-08-22 Fuji Electric Co., Ltd. Semiconductor device
US11430784B2 (en) 2016-03-10 2022-08-30 Fuji Electric Co., Ltd. Semiconductor device
US10930647B2 (en) 2016-03-10 2021-02-23 Fuji Electric Co., Ltd. Semiconductor device including trenches formed in transistor or diode portions
JP2019514215A (ja) * 2016-04-11 2019-05-30 アーベーベー・シュバイツ・アーゲー 絶縁ゲートパワー半導体デバイスおよびその製造方法
US10651302B2 (en) 2016-07-19 2020-05-12 Fuji Electric Co., Ltd. Semiconductor device
US10840361B2 (en) 2016-08-12 2020-11-17 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11094810B2 (en) 2016-08-12 2021-08-17 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11923444B2 (en) 2016-08-12 2024-03-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US10847640B2 (en) 2016-08-12 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11552185B2 (en) 2016-08-12 2023-01-10 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US10833182B2 (en) 2016-11-17 2020-11-10 Fuji Electric Co., Ltd. Semiconductor device
US11527639B2 (en) 2016-11-17 2022-12-13 Fuji Electric Co., Ltd. Semiconductor device
US10651299B2 (en) 2016-11-17 2020-05-12 Fuji Electric Co., Ltd. Semiconductor device
US10797045B2 (en) 2016-12-08 2020-10-06 Fuji Electric Co., Ltd. Semiconductor device
US10840363B2 (en) 2016-12-08 2020-11-17 Fuji Electric Co., Ltd. Semiconductor device
US11201208B2 (en) 2017-02-13 2021-12-14 Fuji Electric Co., Ltd. Semiconductor device
US10770456B2 (en) 2017-02-15 2020-09-08 Fuji Electric Co., Ltd. Semiconductor device
JP2018190838A (ja) * 2017-05-08 2018-11-29 トヨタ自動車株式会社 ダイオード
US11094808B2 (en) 2017-05-31 2021-08-17 Fuji Electric Co., Ltd. Semiconductor device
US11810952B2 (en) 2017-12-14 2023-11-07 Fuji Electric Co., Ltd. Semiconductor device
US11342416B2 (en) 2017-12-14 2022-05-24 Fuji Electric Co., Ltd. Semiconductor device
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
WO2019142706A1 (ja) * 2018-01-17 2019-07-25 富士電機株式会社 半導体装置
US11349019B2 (en) 2018-01-17 2022-05-31 Fuji Electric Co., Ltd. Semiconductor device with an expanded doping concentration distribution in an accumulation region
JPWO2019142706A1 (ja) * 2018-01-17 2020-06-18 富士電機株式会社 半導体装置
JP2019160877A (ja) * 2018-03-08 2019-09-19 トヨタ自動車株式会社 半導体装置
US10707300B2 (en) 2018-04-04 2020-07-07 Fuji Electric Co., Ltd. Semiconductor device
DE112020000621T5 (de) 2019-09-13 2021-10-14 Fuji Electric Co., Ltd. Halbleitervorrichtung
US11942535B2 (en) 2019-09-13 2024-03-26 Fuji Electric Co., Ltd. Semiconductor device
EP3926687A1 (en) 2020-06-18 2021-12-22 Mitsumi Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20080076682A (ko) 2008-08-20
KR100934938B1 (ko) 2010-01-06
DE102007043341A1 (de) 2008-08-28
JP5089191B2 (ja) 2012-12-05
US20080197379A1 (en) 2008-08-21
CN101246900A (zh) 2008-08-20
DE102007043341B4 (de) 2013-07-11
CN101246900B (zh) 2010-06-09
US7986003B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
JP5089191B2 (ja) 半導体装置およびその製造方法
JP5787853B2 (ja) 電力用半導体装置
US7476942B2 (en) SOI lateral semiconductor device and method of manufacturing the same
WO2015093190A1 (ja) 半導体装置および半導体装置の製造方法
US8304305B2 (en) Semiconductor component
JP6144510B2 (ja) 半導体装置の製造方法
US20150014742A1 (en) Semiconductor device and production method for semiconductor device
JP2001210822A (ja) バリヤ蓄積モード電界効果トランジスタ
JP6037495B2 (ja) 半導体装置およびその製造方法
US9006062B2 (en) Method of manufacturing a semiconductor device including an edge area
JP2011204711A (ja) 半導体装置およびその製造方法
CN107534053A (zh) 半导体装置及其制造方法
JP2024060027A (ja) 半導体装置
CN112397593B (zh) 半导体器件及制造方法
US20210305241A1 (en) Semiconductor device
US9490354B2 (en) Insulated gate bipolar transistor
CN109564939B (zh) 半导体装置
KR101870808B1 (ko) 전력 반도체 소자 및 그 제조방법
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7074267B1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2014056881A (ja) 半導体装置および半導体装置の製造方法
WO2022097221A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
US20160049484A1 (en) Semiconductor device
KR100555444B1 (ko) 트렌치 게이트형 전력용 반도체 소자 및 그 제조 방법
CN117577671A (zh) 超结igbt器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5089191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250