JP2015046502A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015046502A
JP2015046502A JP2013177030A JP2013177030A JP2015046502A JP 2015046502 A JP2015046502 A JP 2015046502A JP 2013177030 A JP2013177030 A JP 2013177030A JP 2013177030 A JP2013177030 A JP 2013177030A JP 2015046502 A JP2015046502 A JP 2015046502A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
carbide semiconductor
main surface
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013177030A
Other languages
English (en)
Inventor
増田　健良
Takeyoshi Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013177030A priority Critical patent/JP2015046502A/ja
Priority to PCT/JP2014/068265 priority patent/WO2015029607A1/ja
Priority to US14/914,214 priority patent/US9704957B2/en
Publication of JP2015046502A publication Critical patent/JP2015046502A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高い製造効率で製造され得る炭化珪素半導体装置およびその製造方法を提供する。【解決手段】主面１２ａを含む炭化珪素半導体層１２と、主面上に形成されているソース電極１９とを備える。上記炭化珪素半導体層は、ｐ型を有するボディ領域１３と、主面を含みボディ領域内に設けられている、ｎ型を有するソース領域１４と、主面を含みボディ領域内に設けられ、かつソース領域に隣接して形成されているｐ＋コンタクト領域１５とを含む。上記ｐ＋コンタクト領域における、主面に対し垂直な方向でのｐ型不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第１の位置と、ソース領域における主面に対し垂直な方向でのｎ型不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第２の位置とを考えたときに、主面から第１の位置までの第１の深さＤ１は、主面から第２の位置までの第２の深さＤ２より浅い。【選択図】図１

Description

本発明は、炭化珪素半導体装置およびその製造方法に関し、特に、接触抵抗の低いオーミック電極を有する炭化珪素半導体装置およびその製造方法に関する。
炭化珪素（ＳｉＣ）を半導体材料として用いた炭化珪素半導体装置において、オン抵抗低減の観点から、炭化珪素半導体層と電極との接触抵抗は低いほうが好ましい。
炭化珪素半導体層と電極との接触抵抗を低減するために、一般に炭化珪素半導体層には不純物濃度の高いコンタクト領域が形成されている。たとえば、炭化珪素半導体装置がＭＯＳＦＥＴである場合、炭化珪素半導体層にはウェル領域が形成されており、該ウェル領域には、ソース領域と、該ソース領域と接するとともに不純物濃度の高いコンタクト領域とが形成されている。
また、炭化珪素は不純物の拡散係数がきわめて低いため、熱拡散処理によって不純物のドーピングを行うことは困難である。そのため、炭化珪素半導体装置の製造方法において活性領域を形成するには、イオン注入法やエピタキシャル成長法が用いられている。
国際公開２００９／１３９１４０号には、ｐ＋型コンタクト領域が周囲に位置するソース領域よりも深く形成された炭化珪素半導体装置が記載されている。なお、ｐ＋コンタクト領域は、イオン注入法によって形成されている。
国際公開２００９／１３９１４０号
しかしながら、不純物濃度の高いコンタクト領域を深い位置まで形成するには、高いドーズ量が必要となる。このため、コンタクト領域を形成するために必要とされる注入時間は、ソース領域などのその他の活性領域を形成するために必要とされる注入時間よりも長くなっていた。この結果、コンタクト領域の形成工程が、炭化珪素半導体装置の製造効率の向上を妨げる一因となっていた。
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、高い製造効率で製造され得る炭化珪素半導体装置およびその製造方法を提供することにある。
本発明に係る炭化珪素半導体装置は、主面を含む炭化珪素半導体層と、主面上に形成されている電極とを備え、炭化珪素半導体層は、第１の導電型を有する第１の不純物領域と、主面を含み、第１の不純物領域内に設けられている、第１の導電型と異なる第２の導電型を有する第２の不純物領域と、主面を含み、第１の不純物領域内に設けられ、かつ第２の不純物領域に隣接して形成されている、第１の導電型を有する第３の不純物領域とを含み、第３の不純物領域における主面に対し垂直な方向での第１の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第１の位置と、第２の不純物領域における主面に対し垂直な方向での第２の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第２の位置とを考えたときに、主面から第１の位置までの第１の深さは、主面から第２の位置までの第２の深さより浅く、電極は、第２の不純物領域および第３の不純物領域に電気的に接続されている。
本発明によれば、高い製造効率で製造され得る炭化珪素半導体装置およびその製造方法を提供することができる。
実施の形態１に係る炭化珪素半導体装置の断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法のフローチャートである。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の作用効果を説明するための断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る炭化珪素半導体装置の変形例の断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
また、本明細書中において、炭化珪素半導体層における各不純物領域の『深さ』とは、各不純物領域が炭化珪素層の主面を含むとき、該主面に対して垂直な方向での不純物濃度プロファイルにおいて最大不純物濃度の１／１０の不純物濃度を示す位置と主面との距離をいう。また、各不純物領域の『深さ』とは、最大不純物濃度を示す位置より深い位置における最大不純物濃度の１／１０の不純物濃度を示す位置と主面との距離をいう。
［本願発明の実施形態の説明］
はじめに、本発明の実施の形態の概要について説明する。
（１）本実施の形態に係る炭化珪素半導体装置は、主面（第３の主面１２ａ）を含む炭化珪素半導体層１２と、主面（第３の主面１２ａ）上に形成されている電極（ソース電極１９）とを備える。上記炭化珪素半導体層１２は、第１の導電型（ｐ）を有する第１の不純物領域（ボディ領域１３）と、主面（第３の主面１２ａ）を含み、第１の不純物領域（１３）内に設けられている、第１の導電型と異なる第２の導電型（ｎ）を有する第２の不純物領域（ソース領域１４）と、主面（第３の主面１２ａ）を含み、第１の不純物領域（１３）内に設けられ、かつ第２の不純物領域（１４）に隣接して形成されている、第１の導電型を有する第３の不純物領域（ｐ＋コンタクト領域１５）とを含む。上記第３の不純物領域（１５）における、主面（第３の主面１２ａ）に対し垂直な方向での第１の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第１の位置（Ｃ：図１２（ｂ））と、第２の不純物領域（１４）における、主面（第３の主面１２ａ）に対し垂直な方向での第２の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第２の位置（Ｆ：図１２（ｃ））とを考えたときに、主面（１２ａ）から第１の位置までの第１の深さ（Ｄ１：図１２）は、主面（１２ａ）から第２の位置までの第２の深さ（Ｄ２：図１２）より浅い。電極（ソース電極１９）は、第２の不純物領域（１４）および第３の不純物領域（１５）に電気的に接続されている。
つまり、本実施の形態に係る炭化珪素半導体装置では、ｐ＋コンタクト領域１５は、ボディ領域１３内において隣接するソース領域１４よりも第３の主面１２ａに対して浅く形成されていながらも、第３の主面１２ａに対して垂直な方向においてボディ領域１３と接続されている。このとき、第３の主面１２ａ上においてソース領域１４とｐ＋コンタクト領域１５とはそれぞれソース電極１９とオーミック接触している。そのため、ソース領域１４、ｐ＋コンタクト領域１５、さらにｐ＋コンタクト領域１５と接続されているボディ領域１３とを同電位とすることができる。
さらに、本実施の形態に係る炭化珪素半導体装置は、高不純物濃度を有するｐ＋コンタクト領域１５を備えながらも、その製造効率を向上することができる。上述のように、ｐ＋コンタクト領域１５は、ボディ領域１３内において隣接するソース領域１４よりも第３の主面１２ａに対して浅く形成されている。そのため、ｐ＋コンタクト領域１５を形成するために必要なドーズ量は、第３の主面１２ａに対してソース領域１４の上記第２の位置と同等以上の深さにまでｐ＋コンタクト領域１５を形成する場合と比べて低く抑えられる。これにより、ｐ＋コンタクト領域１５を形成するために必要な注入時間を低減することができる。その結果、本実施の形態に係る炭化珪素半導体装置は、ソース電極１９とｐ＋コンタクト領域１５（ボディ領域１３）との接触抵抗を十分に低減することができるとともに、製造効率を向上させることができる。
（２）本実施の形態に係る炭化珪素半導体装置において、第３の不純物領域（ｐ＋コンタクト領域１５）において最大不純物濃度を示す位置（Ｄ：図１２（ｂ））は、主面（第３の第３の主面１２ａ）からの深さ（Ｄ１：図１２（ｂ））が０．１μｍ以下であってもよい。このようにすれば、ｐ＋コンタクト領域１５における最大不純物濃度を示す位置（Ｄ）が第３の主面１２ａの近傍に形成されているため、主面（１２ａ）上に形成されている電極（ソース電極１９）と第３の不純物領域（１５）との接触抵抗を効果的に低減することができる。
（３）本実施の形態に係る炭化珪素半導体装置において、第１の深さ（Ｄ１：図１２（ｂ））が０．２μｍ以下であってもよい。
このようにすれば、ｐ＋コンタクト領域１５の第１の位置（Ｃ）は、従来の炭化珪素半導体装置におけるｐ＋コンタクト領域よりも主面に対して浅い位置に形成されているため、イオン注入法によりｐ＋コンタクト領域１５を形成する場合にも、注入時間を抑えることができる。
（４）本実施の形態に係る炭化珪素半導体装置において、炭化珪素半導体層（１２）には、第１の不純物領域（ボディ領域１３）および第２の不純物領域（ソース領域１４）が側壁ＳＷに表出しているトレンチＴＲが設けられており、トレンチ（ＴＲ）の側壁ＳＷ上に形成されたゲート酸化膜（１６）と、ゲート酸化膜（１６）上に形成されたゲート電極（１７）とをさらに備えていてもよい。
このように、本実施の形態に係る炭化珪素半導体装置は、トレンチ型のＭＯＳＦＥＴに適用することができる（図１６参照）。これにより、ソース電極１９とｐ＋コンタクト領域１５との接触抵抗が低く、かつ製造効率の高い、トレンチ型のＭＯＳＦＥＴとしての炭化珪素半導体装置を得ることができる。
（５）本実施の形態に係る炭化珪素半導体装置において、側壁ＳＷは、面方位｛０−３３−８｝を有する第１の面を含んでいてもよい。
本実施の形態に係る炭化珪素半導体装置がトレンチ型のＭＯＳＦＥＴである場合、側壁ＳＷにおいて表出しているボディ領域１３内に、伝導チャネルが形成される。このとき、トレンチＴＲの側壁ＳＷが、面方位｛０−３３−８｝を有する第１の面を有する場合には、側壁ＳＷに表出しているボディ領域１３に形成される伝導チャネルのキャリアの移動度を高めることができる。さらに、側壁ＳＷ上に形成されるゲート酸化膜１６とボディ領域１３との界面における界面準位密度を低減することができる。
（６）本実施の形態に係る炭化珪素半導体装置において、第１の不純物領域（ボディ領域１３）は、主面（第３の主面１２ａ）を含み、さらに、第１の不純物領域（１３）に含まれる主面（１２ａ）上に形成されたゲート酸化膜（１６）と、ゲート酸化膜（１６）上に形成されたゲート電極（１７）とを備えていてもよい。
このように、本実施の形態に係る炭化珪素半導体装置は、プレナー型のＭＯＳＦＥＴに適用することができる（図１参照）。これにより、ソース電極１９とｐ＋コンタクト領域１５との接触抵抗が低く、かつ製造効率の高い、プレナー型のＭＯＳＦＥＴとしての炭化珪素半導体装置を得ることができる。
（７）本実施の形態に係る炭化珪素半導体装置の製造方法は、第１の導電型（ｐ型）を有する第１の不純物領域（ボディ領域１３）を含む炭化珪素半導体層（１２）を準備する工程（Ｓ１０）と、炭化珪素半導体層（１２）の主面上にマスク層（８０，８３）を形成する工程（Ｓ２０）とを備える。上記マスク層（８０，８３）には、第１の不純物領域（１３）上に開口部が形成され、かつ、上記マスク層（８０，８３）は開口部内において開口部の内周壁面から間隔を隔てて配置された保護マスク部（８０Ａ）を含む。さらに、マスク層（８０，８３）を形成する工程（Ｓ２０）と、マスク層（８０，８３）をマスクとして用いて、開口部内において、少なくとも保護マスク部（８０Ａ，８３Ａ）下の領域以外の第１の不純物領域（１３）にイオン注入することにより、第１の導電型（ｐ型）と異なる第２の導電型（ｎ型）を有する第２の不純物領域（ソース領域１４）を形成する工程（Ｓ３０）と、マスク層（８０，８３）を除去する工程（Ｓ４０）と、炭化珪素半導体層（１２）にイオン注入することにより、保護マスク部（８０Ａ，８３Ａ）下に位置していた第１の不純物領域（１３）内の領域に第１の導電型（ｐ型）を有する第３の不純物領域（ｐ＋コンタクト領域１５）を形成する工程（Ｓ５０）とを備える。
つまり、ソース領域１４を形成する工程（Ｓ３０）において、ボディ領域１３）上であってソース領域１４が形成される領域上はマスク層８０の開口部が形成されている一方で、ｐ＋コンタクト領域１５が形成される領域は保護マスク部８０Ａ，８１Ａにより保護されている。そのため、工程（Ｓ３０）においてソース領域１４の形成に必要なドーズ量が注入されるとき、ｐ＋コンタクト領域１５が形成される領域は、保護マスク部８０Ａによりイオン注入が阻止されるか、あるいは保護マスク部８１Ａによってイオン注入が制限される。その結果、工程（Ｓ３０）におけるイオン注入によって、ｐ＋コンタクト領域１５が形成されるボディ領域１３上にはｎ型を有するｎ型領域１４Ａ（図８参照）が形成されないか（図１３）、あるいはボディ領域１３上においてｎ型領域１４Ａ（図８参照）がソース領域１４よりも浅く形成される。そのため、工程（Ｓ５０）において、ボディ領域１３と接続するようにｐ＋コンタクト領域１５を形成する際に必要とされるドーズ量を低く抑えることができる。
なお、保護マスク部８０Ａが形成されていないマスク層８０を用いてソース領域１４を形成する従来の炭化珪素半導体装置の製造方法では、ｐ＋コンタクト領域１５が形成される領域にもソース領域１４が延びるように形成される（異なる観点から言えば、ｎ型領域１４Ａがソース領域１４と同等の深さまで形成される）。この場合、ボディ領域１３と接続するようにｐ＋コンタクト領域１５を形成するためには、ｎ型領域１４Ａにｐ型不純物をイオン注入することによってｐ＋コンタクト領域１５に置き換える必要がある。このとき、ｎ型領域１４Ａをｐ＋コンタクト領域１５に置き換えるために必要なドーズ量（ｐ＋コンタクト領域１５を、ボディ領域１３と接続するように形成するために必要とされるドーズ量）は、ｎ型領域１４Ａの第３の主面１２ａに対する厚みによる。そのため、ｎ型領域１４Ａがソース領域１４と同等の深さまで形成される従来の製造方法では、ｎ型領域１４Ａをｐ＋コンタクト領域１５を置き換えるのに高いドーズ量が必要とされ、当該注入工程は長時間かけて行われていた。
つまり、本実施の形態に係る炭化珪素半導体装置の製造方法によれば、ｐ＋コンタクト領域１５の形成に必要なドーズ量を低く抑えることができるため、ｐ＋コンタクト領域１５の形成に要する注入時間を上記従来方法と比べて短縮することができる。その結果、高い製造効率で、ソース電極１９とｐ＋コンタクト領域１５との接触抵抗が十分に低い炭化珪素半導体装置を得ることができる。
（８）本実施の形態に係る炭化珪素半導体装置の製造方法における、マスク層（８３）を形成する工程において、保護マスク部（８１Ａ）は、マスク層（８３）における保護マスク部（８１Ａ）以外の部分（他のマスク部８０Ｂ）よりも薄く形成されており、第２の不純物領域（ソース領域１４）を形成する工程では、保護マスク部（８１Ａ）を介して炭化珪素半導体層（１２）にイオン注入することにより、第２の導電型（ｎ型）を有する第４の不純物領域（ｎ型領域１４Ａ）を形成してもよい。
保護マスク部８１Ａがマスク層８３における他のマスク部８０Ｂと比べて膜厚が薄く形成されている場合には、ソース領域１４を形成する工程（Ｓ３０）において、ｐ＋コンタクト領域１５が形成される領域へのイオン注入のドーズ量が保護マスク部８１Ａによって低減される。つまり、本工程（Ｓ３０）においてソース領域１４が形成されることにより、ｐ＋コンタクト領域１５が形成される領域にもｎ型領域１４Ａが形成される。このとき、ｎ型領域１４Ａは、マスク層８３の開口部下において形成されるソース領域１４と比べて保護マスク部８０Ａの厚みに応じてドーズ量が低減されているため、ソース領域１４と比べて第３の主面１２ａに対し浅く形成される。この結果、ｐ＋コンタクト領域１５は、第３の主面１２ａに対して、ｎ型領域１４Ａよりも深い位置まで形成されている限りにおいてソース領域１４と比べて浅い位置に形成されていても、ｎ型領域１４Ａと置き換わってボディ領域１３と接続されることができる。つまり、ｐ＋コンタクト領域１５を形成する工程（Ｓ５０）において、ｐ＋コンタクト領域１５が高い不純物濃度を有するように形成される場合であっても、ｐ＋コンタクト領域１５を形成するために必要とされるドーズ量（ｎ型領域１４Ａをｐ＋コンタクト領域１５に置き換えるために必要なドーズ量）を上記従来方法と比べて低く抑えることができる。その結果、ｐ＋コンタクト領域１５を形成するために要する注入時間を上述のように短縮することができるため、高い製造効率で、ソース電極１９とｐ＋コンタクト領域１５との接触抵抗が十分に低い炭化珪素半導体装置を製造することができる。
（９）本実施の形態に係る炭化珪素半導体装置の製造方法において、第３の不純物領域（ｐ＋コンタクト領域１５）を形成する工程（Ｓ５０）では、第３の不純物領域（１５）における主面（第３の主面１２ａ）に対し垂直な方向での第１の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第１の位置（Ｃ：図１２（ｂ））と、第２の不純物領域（ソース領域１４）を形成する工程（Ｓ３０）において形成されている第２の不純物領域（１４）における主面（１２ａ）に対し垂直な方向での第２の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第２の位置（Ｆ：図１２（ｃ））とを考えたときに、主面（１２ａ）から第１の位置までの第１の深さ（Ｄ１：図１２）は、主面（１２ａ）から第２の位置までの第２の深さ（Ｄ２：図１２）より浅くなるように、第３の不純物領域（１５）が形成されていてもよい。
このようにしても、ｐ＋コンタクト領域１５は、ボディ領域１３と接続されるように形成されることができる。具体的には、ｐ＋コンタクト領域１５をボディ領域１３と接続するように形成するためには、ｐ＋コンタクト領域１５を形成する工程（Ｓ５０）において、ｐ＋コンタクト領域１５をｎ型領域１４Ａよりも深い領域まで形成する必要がある。上述のように、本実施の形態に係る炭化珪素半導体装置の製造方法では、ソース領域１４）を形成する工程（Ｓ３０）において、保護マスク部８０Ａを含むマスク層８０がイオン注入用マスクとして用いられることにより、ｐ＋コンタクト領域１５が形成される領域上に対してｎ型のイオンの注入が阻止される（ｎ型領域１４Ａが形成されない）か、あるいはｎ型領域１４Ａが隣接するソース領域１４よりも第３の主面１２ａに対して浅く（厚みが薄く）形成される。そのため、第３の主面１２ａに対して、ｐ＋コンタクト領域１５をソース領域１４よりも浅く形成しても、ｐ＋コンタクト領域１５とボディ領域１３とを接続させることができる。その結果、ｐ＋コンタクト領域１５を形成するために必要とされるドーズ量を上記従来方法と比べて低く抑えることができ、高い製造効率で、ソース電極１９とｐ＋コンタクト領域１５との接触抵抗が十分に低い炭化珪素半導体装置を製造することができる。
（１０）本実施の形態に係る炭化珪素半導体装置の製造方法は、マスク層（８０）を形成する工程（Ｓ２０）において、保護マスク部（８０Ａ）が１層からなり、保護マスク部（８０Ａ）以外の部分（他のマスク部８０Ｂ）が２層からなるマスク層（８０）が形成されてもよい。このようにすれば、工程（Ｓ２０）において、たとえば２層からなる積層体のうちの上層を除去することによって、２層からなる他の部分（８０Ｂ）よりも上層の膜厚分だけ膜厚の薄い保護マスク部（８０Ａ）を容易に形成することができる。
［本願発明の実施形態の詳細］
次に、本発明の実施の形態についてより詳細に説明する。
（実施の形態１）
まず、図１を参照して、実施の形態１に係る炭化珪素半導体装置１００の構造を説明する。実施の形態１に係る炭化珪素半導体装置１００は、プレナー型ＭＯＳＦＥＴとして構成されている。炭化珪素半導体装置１００は、エピタキシャル基板１０と、ゲート酸化膜１６と、ゲート電極１７と、層間絶縁膜１８と、ソース電極１９と、ドレイン電極２０とを備える。エピタキシャル基板１０は、ベース基板１１と、炭化珪素半導体層１２と、ボディ領域１３と、ソース領域１４と、ｐ＋コンタクト領域１５とを備える。
ベース基板１１は、結晶系が六方晶である単結晶炭化珪素からなり導電型がｎ型（第２導電型）である。ベース基板１１は、たとえばＮ（窒素）などの不純物を高濃度で含んでいる。ベース基板１１に含まれる窒素などの不純物濃度はたとえば１．０×１０１８ｃｍ−３程度である。ベース基板１１は、第１の主面１１ａと、第１の主面１１ａと反対側に位置する第２の主面１１ｂとを含んでいる。
炭化珪素半導体層１２は、導電型がｎ型である。炭化珪素半導体層１２はベース基板１１の第１の主面１１ａ上に形成されている、エピタキシャル層である。炭化珪素半導体層１２は、たとえば窒素（Ｎ）などの不純物を含んでいる。炭化珪素半導体層１２の不純物濃度は、ベース基板１の不純物濃度よりも低く、たとえば１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。炭化珪素半導体層１２は、ベース基板１１の第２の主面１１ｂと反対側に位置する第３の主面１２ａを含んでいる。
ボディ領域１３は、導電型がｐ型（第１導電型）である。ボディ領域１３は炭化珪素半導体層１２上に形成されており、第３の主面１２ａを含んでいる。ボディ領域１３は、たとえばアルミニウム（Ａｌ）、ホウ素（Ｂ）などの不純物を含んでいる。ボディ領域１３の不純物濃度は、４×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下であり、たとえば１×１０１７ｃｍ−３程度である。ボディ領域１３の厚みは、たとえば０．８μｍ程度である。
ソース領域１４は、導電型がｎ型である。ソース領域１４はボディ領域１３上に形成されており、第３の主面１２ａを含んでいる。ソース領域１４は、たとえばＮなどの不純物を含んでいる。ソース領域１４の不純物濃度は、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下であり、たとえば２×１０１９ｃｍ−３程度である。ソース領域１４の厚みは、０．１μｍ以上０．４μｍ以下であり、たとえば０．３μｍ程度である。つまり、ソース領域１４における第３の主面１２ａに対し垂直な方向での不純物濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第２の位置（Ｆ：図１２参照）は、たとえば０．３μｍ程度である。
ｐ＋コンタクト領域１５は、導電型がｐ型である。ｐ＋コンタクト領域１５は、ボディ領域１３上においてソース領域１４に隣接し、かつボディ領域１３と接触するように形成されている。ｐ＋コンタクト領域１５は、第３の主面１２ａを含んでいる。ｐ＋コンタクト領域１５は、たとえばアルミニウム（Ａｌ）、ホウ素（Ｂ）などの不純物を含んでいる。ｐ＋コンタクト領域１５の不純物濃度は、ボディ領域１３よりも高く、たとえば１×１０２０ｃｍ−３程度である。ｐ＋コンタクト領域１５の厚みは、たとえば０．２μｍ以下程度であり、好ましくは０．１μｍ程度である。つまり、ｐ＋コンタクト領域１５における第３の主面１２ａに対し垂直な方向での不純物濃度プロファイル（図１２（ｂ）参照）において、最大不純物濃度（たとえば１×１０２０ｃｍ−３）の１／１０の不純物濃度を示す第１の位置（１×１０１９ｃｍ−３を示す位置Ｃ）は、たとえば０．２μｍ以下程度であり、好ましくは０．１μｍ程度である。このように、ｐ＋コンタクト領域１５の厚みは、ソース領域１４の厚みよりも薄い。また、ｐ＋コンタクト領域１５は、第３の主面１２ａから０．１μｍ程度の位置においてボディ領域１３と接続されている。
ゲート酸化膜１６は、第３の主面１２ａ上において、炭化珪素半導体層１２を挟んで隣接するソース領域１４の一方上から他方上にまで延在するように形成されている。ゲート酸化膜１６を構成する材料は、たとえば酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）などの誘電体である。
ゲート電極１７は、ゲート酸化膜１６上において、炭化珪素半導体層１２を挟んで隣接するソース領域１４の一方上から他方上にまで延在するように形成されている。ゲート電極１７を構成する材料は、ポリシリコン、Ａｌなどの導電体である。
層間絶縁膜１８は、ゲート電極１７を覆うように形成されている。層間絶縁膜１８は、ゲート電極１７を外部と電気的に絶縁している。層間絶縁膜１８を構成する材料は、たとえば酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）などの誘電体である。
ソース電極１９は、第３の主面１２ａ上において、ｐ＋コンタクト領域１５と、ｐ＋コンタクト領域１５を囲むように形成されているソース領域１４との各々に接触して形成されている。ソース電極１９を構成する材料は、たとえばチタン（Ｔｉ）原子、アルミニウム（Ａｌ）原子および珪素（Ｓｉ）原子を含んでいる。これにより、ソース電極１９は、ソース領域１４およびｐ＋コンタクト領域１５のそれぞれとオーミック接触しており、各々との間での接触抵抗は十分に低い。
ドレイン電極２０は、ベース基板１１の第２の主面１１ｂ上に形成されている。ドレイン電極２０は、たとえば上記ソース電極１９と同様の材料で構成されていてもよいし、Ｎｉ（ニッケル）など、ｎ＋基板１１とオーミック接触可能な他の材料からなっていてもよい。
次に、図２〜図１１を参照して、実施の形態１に係る炭化珪素半導体装置の製造方法について説明する。
図３を参照して、まず、ボディ領域１３を含む炭化珪素半導体層１２を準備する（工程（Ｓ１０）：図２）。具体的には、まず、第１の主面１１ａおよび第２の主面１１ｂを有するベース基板１１を準備する。次に、エピタキシャル成長法によって、ベース基板１１の第１の主面１１ａ上に炭化珪素半導体層１２を形成する。
図４を参照して、次に、炭化珪素半導体層１２にボディ領域１３を形成する。具体的には、第３の主面１２ａ上に形成されたマスク層（図示しない）を介して、炭化珪素半導体層１２にｐ型不純物をイオン注入することにより、導電型がｐ型のボディ領域１３を形成する。
図５を参照して、次に、マスク層８０を形成する（工程（Ｓ２０）：図２）。具体的には、まず、炭化珪素半導体層１２の第３の主面１２ａ上に、積層体８０Ｌを形成する。積層体８０Ｌは、第３の主面１２ａと接する第１マスク層８１と、該第１マスク層８１上に形成される第２マスク層８２とからなる２層構造を有する。積層体８０Ｌの厚みＨ２（第１マスク層８１と第２マスク層８２の合計の厚み）は、ソース領域１４を形成する工程（Ｓ３０）でのイオン注入条件において、イオン注入を十分に阻止することができる膜厚として形成される。なお、第１マスク層８１の膜厚Ｈ１は、０．３μｍ以下であり、たとえば０．２μｍである。第１マスク層８１を構成する材料は、たとえばポリシリコンであり、第２マスク層８２を構成する材料は、たとえばＳｉＯ２である。
図６を参照して、次に、積層体８０Ｌを加工して、開口部を有するマスク層８０を形成する。マスク層８０は、開口部内において独立して形成されている保護マスク部８０Ａと、他のマスク部８０Ｂとからなる。具体的には、まず、積層体８０Ｌ上に、ソース領域１４が形成されるべき領域上に開口部を有するマスクパターン９１を形成する。マスクパターン９１はたとえばフォトリソグラフィ法により形成されたレジストパターンである。次に、マスクパターン９１を用いて、積層体８０Ｌをたとえばドライエッチングすることにより、ソース領域１４が形成されるべき領域上に位置する第３の主面１２ａを表出させる開口部を有するマスク層８０が形成される。このとき、マスク層８０の開口部は、開口部内において独立して形成されている保護マスク部８０Ａと、保護マスク部８０Ａの周囲に形成されている他のマスク部８０Ｂとの間に形成される。つまり、保護マスク部８０Ａは、第３の主面１２ａを平面視したときに、ボディ領域１３の内周側においてソース領域１４の端部を規定するとともに、ｐ＋コンタクト領域１５が形成されるべき領域上を保護している。
図７を参照して、次に、保護マスク部８０Ａを加工して、保護マスク部８１Ａを有するマスク層８３を形成する。具体的には、他のマスク部８０Ｂの上面（第３の主面１２ａに沿った面）および開口部を規定する側面を保護するとともに、保護マスク部８０Ａの上面（第３の主面１２ａに沿った面）および側面を表出するような開口部を有するマスクパターン９２を形成する。次に、保護マスク部８０Ａを構成する第２マスク層８２Ａを除去する。第２マスク層８２Ａを除去する方法は、第１マスク層８１Ａに対して高いエッチング選択比を有する任意のエッチング方法であればよく、たとえばドライエッチング法である。このとき、他のマスク部８０Ｂの上面および側面はマスクパターン９２によって保護されているため、エッチングの前後で他のマスク部８０Ｂは維持される。つまり、他のマスク部８０Ｂは第１マスク層８１Ｂと第２マスク層８２との２層構造を維持している。これにより、後述するソース領域１４を形成する工程（Ｓ３０）においてイオン注入を阻止することができる十分な膜厚を有する他のマスク部８０Ｂと、他のマスク部８０Ｂと比べて膜厚の薄い保護マスク部８１Ａとからなるマスク層８３が形成される。
図８を参照して、次に、マスク層８３（保護マスク部８１Ａおよび他のマスク部８０Ｂ）をマスクとして用いて、ソース領域１４を形成する（工程（Ｓ３０）：図２）。具体的には、マスク層８３を注入マスクとして、第３の主面１２ａにｎ型を付与するための不純物をイオン注入することにより、マスク層８３の開口部が形成されている領域にソース領域１４が形成される。ｎ型を付与するための不純物は、たとえばリン（Ｐ）などである。このとき、他のマスク部８０Ｂが形成されている領域（ボディ領域１３上においてチャネル領域となるべき領域および炭化珪素半導体層１２が第３の主面１２ａに表出している領域）は、他のマスク部８０Ｂによりイオン注入が阻止される。
一方、保護マスク部８１Ａは、第２マスク層８２Ａの分だけ他のマスク部８０Ｂよりも膜厚が薄いため、他のマスク部８０Ｂと比べてイオン注入に対する阻止能が低い。そのため、保護マスク部８１Ａが形成されている領域（ｐ＋コンタクト領域１５が形成される領域）は、マスク層８３の開口部が形成されている領域と比べてドーズ量は低減されるものの、ｎ型不純物がイオン注入される。その結果、ボディ領域１３において保護マスク部８１Ａが形成されている領域には、ｎ型領域１４Ａが形成される。このとき、ｎ型領域１４Ａの第３の主面１２ａに対する深さは、ソース領域１４の深さと比べて深さＤ４だけ浅い。ここで、深さの差分Ｄ４は、第１マスク層８１Ａの膜厚Ｈ１と相関し、たとえば膜厚Ｈ１と同等とすることができる。つまり、第１マスク層８１Ａの膜厚Ｈ１を０．２μｍとしたときに、深さの差分Ｄ４を０．２μｍとすることもできる。
図９を参照して、次に、マスク層８３を除去する（工程（Ｓ４０）：図２）。マスク層８３は、たとえばドライエッチングにより除去される。
図１０および図１１を参照して、次に、ｐ＋コンタクト領域１５を形成する（工程（Ｓ５０）：図２）。具体的には、まず、図１０を参照して、第３の主面１２ａ上において、ｐ＋コンタクト領域１５が形成される領域上に開口部を有するマスク層８４を形成する。つまり、マスク層８４の開口部は、ｎ型領域１４Ａ上に形成されている。マスク層８４は、任意の方法で形成されていればよく、たとえばフォトリソグラフィ法を用いて形成される。次に、マスク層８４を注入マスクとして第３の主面１２ａにｐ型を付与するための不純物をイオン注入することにより、マスク層８４の開口部が形成されている領域にｐ＋コンタクト領域１５が形成される。つまり、本工程（Ｓ５０）では、ｎ型領域１４Ａに対しｐ型を付与するための不純物を注入することにより、ｐ＋コンタクト領域１５はｎ型領域１４Ａと置き換かるように形成される。異なる観点から言えば、ｐ＋コンタクト領域１５の第３の主面１２ａに対する深さが、先の工程（Ｓ３０）において形成されているソース領域１４の第３の主面１２ａに対する深さよりも浅くなるように、ｐ＋コンタクト領域１５は形成される。これにより、ｐ＋コンタクト領域１５とボディ領域１３とは、第３の主面１２ａと垂直な方向においてソース領域１４の深さよりも浅い位置で接続される。ｐ型を付与するための不純物は、たとえばアルミニウム（Ａｌ）などである。
次に、ゲート酸化膜１６を形成する。具体的には、第３の主面１２ａが熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施することができる。これにより第３の主面１２ａ上に、二酸化珪素からなるゲート酸化膜１６が形成される。ゲート酸化膜１６の厚みは、たとえば５０ｎｍ程度である。
次に、ゲート電極１７を形成する。具体的には、ゲート電極１７は、ゲート酸化膜１６上において、隣接する一方のソース領域１４の上方から他方のソース領域１４の上方にまで延在するように形成される。ゲート電極１７を構成する材料は、たとえば不純物がドープされたポリシリコンや、Ａｌなどの導電材料である。
次に、層間絶縁膜１８を形成する。具体的には、ゲート酸化膜１６と接し、かつゲート電極１７を覆うように、層間絶縁膜１８が形成される。層間絶縁膜１８を構成する材料は、たとえば二酸化珪素である。
次に、ソース電極１９を形成する。具体的には、まず、ゲート酸化膜１６および層間絶縁膜１８上において、ソース電極１９が形成される領域上に開口部を有するレジストマスクを形成する。次に、該レジストマスクを用いて、開口部内のゲート酸化膜１６および層間絶縁膜１８をエッチングにより除去する。これにより、ゲート酸化膜１６および層間絶縁膜１８の開口部から、ソース領域１４の一部と、ｐ＋コンタクト領域１５とが露出される。次に、該レジストマスク上にソース電極１９となるべき金属層を形成する。その後、リフトオフ法により、ソース領域１４の一部およびｐ＋コンタクト領域１５と接するように、ソース電極１９を形成する。
次に、ドレイン電極２０を形成する。ドレイン電極２０は、ベース基板１１の第２の主面１１ｂ上に形成される。以上の手順により、本実施の形態に係る炭化珪素半導体装置１００を得ることができる。得られた炭化珪素半導体装置において、ｐ＋コンタクト領域１５の深さＤ１は０．１μｍ程度であり、ソース領域１４の深さＤ２は０．３μｍ程度である。
次に、実施の形態１に係る炭化珪素半導体装置２００およびその製造方法の作用効果について説明する。
実施の形態１に係る炭化珪素半導体装置において、ｐ＋コンタクト領域１５は、ボディ領域１３内において隣接するソース領域１４よりも第３の主面１２ａに対して浅く形成されていながらも、第３の主面１２ａに対して垂直な方向においてボディ領域１３と接続されている。このとき、第３の主面１２ａ上においてソース領域１４とｐ＋コンタクト領域１５とはそれぞれソース電極１９とオーミック接触している。そのため、ソース領域１４、ｐ＋コンタクト領域１５、さらにｐ＋コンタクト領域１５と接続されているボディ領域１３とを同電位とすることができる。
さらに、実施の形態１に係る炭化珪素半導体装置は、高不純物濃度を有するｐ＋コンタクト領域１５を備えながらも、その製造効率を向上することができる。上述のように、ｐ＋コンタクト領域１５は、ボディ領域１３内において隣接するソース領域１４よりも第３の主面１２ａに対して浅く形成されているため、ｐ＋コンタクト領域１５を形成するために必要なドーズ量は、第３の主面１２ａに対してソース領域１４の上記第２の位置と同等以上の深さにまでｐ＋コンタクト領域１５を形成する場合と比べて低く抑えられる。これにより、ｐ＋コンタクト領域１５を形成するために必要な注入時間を低減することができる。その結果、本実施の形態に係る炭化珪素半導体装置は、ソース電極１９とｐ＋コンタクト領域１５（ボディ領域１３）との接触抵抗を十分に低減することができるとともに、製造効率を向上させることができる。
実施の形態１に係る炭化珪素半導体装置の製造方法によれば、ソース領域１４を形成する工程（Ｓ３０）において、ｐ＋コンタクト領域１５が形成される領域は保護マスク部８１Ａにより保護されている。そのため、工程（Ｓ３０）においてソース領域１４の形成に必要なドーズ量が注入されるとき、ｐ＋コンタクト領域１５が形成される領域は、保護マスク部８１Ａによってイオン注入が制限される。その結果、工程（Ｓ３０）におけるイオン注入によって、ｐ＋コンタクト領域１５が形成されるボディ領域１３上にはｎ型領域１４Ａ（図８参照）がソース領域１４よりも浅く形成される。そのため、工程（Ｓ５０）において、ボディ領域１３と接続するようにｐ＋コンタクト領域１５を形成する際に必要とされるドーズ量を低く抑えることができる。
その結果、実施の形態１に係る炭化珪素半導体装置の製造方法によれば、ｐ＋コンタクト領域１５の形成に要する注入時間を上記従来方法と比べて短縮することができ、高い製造効率で、ソース電極１９とｐ＋コンタクト領域１５との接触抵抗が十分に低い炭化珪素半導体装置を得ることができる。
また、マスク層８３は、第１マスク層８１からなる保護マスク部８１Ａと、第１マスク層８１と第２マスク層８２との２層からなる他のマスク部８０Ｂとで構成されている。このようなマスク層８３は、上述のように、２層からなる保護マスク部８０Ａのうちの第２マスク層８２Ａを除去することによって、第２マスク層８２の膜厚分だけ膜厚の薄い保護マスク部８１Ａを容易に形成することができる。
ここで、図１２（ａ），（ｂ）を参照して、ｐ＋コンタクト領域１５の第３の主面１２ａに対する深さＤ１は、炭化珪素半導体装置の第３の主面１２ａに対して垂直な方向における不純物濃度プロファイルから算出することができる。炭化珪素半導体装置の不純物濃度プロファイルは、たとえば二次イオン質量分析法（ＳＩＭＳ）を用いて測定することができる。図１２（ｂ）は、図１２（ａ）において第３の主面１２ａ上の点Ａから第３の主面１２ａに対して垂直な方向における、ｐ＋コンタクト領域１５およびボディ領域１３内の不純物濃度プロファイルを示す。また、図１２（ｃ）は、図１２（ａ）において第３の主面１２ａ上の点Ｅから第３の主面１２ａに対して垂直な方向における、ソース領域１４およびボディ領域１３内の不純物濃度プロファイルを示す。図１２（ｂ）（ｃ）の縦軸は第３の主面１２ａに対する深さを示し、横軸は不純物濃度を示す。上述のように、本明細書中において、炭化珪素半導体層１２における各不純物領域の『深さ』とは、炭化珪素半導体層１２の第３の主面１２ａに対して垂直な方向での不純物濃度プロファイルにおいて，最大不純物濃度の１／１０の不純物濃度を示す位置と第３の主面１２ａとの距離をいう。つまり、ｐ＋コンタクト領域１５の第３の主面１２ａに対する深さは、ｐ＋コンタクト領域１５およびボディ領域１３内における最大不純物濃度Ｐ１の１０分の１の不純物濃度を示す点Ｃと第３の主面１２ａとの距離Ｄ１である。
図１２（ｂ）を参照して、ｐ型不純物濃度の最大不純物濃度Ｐ１を示す点Ｄは、点Ａから深さＤ３だけ第２の主面１１ｂ側に位置する。実施の形態１において、最大不純物濃度Ｐ１は１×１０２０ｃｍ−３程度であり、点Ｄはｐ＋コンタクト領域１５内に位置している。さらに、最大不純物濃度Ｐ１の１０分の１の不純物濃度を示す点Ｃは、点Ａから深さＤ１だけ第２の主面１１ｂ側に位置する。
一方、図１２（ｃ）を参照して、ソース領域１４の第３の主面１２ａに対する深さＤ２も、同様に第３の主面１２ａ上の点Ｅから第３の主面１２ａに対して垂直な方向における、ソース領域１４およびボディ領域１３内の不純物濃度プロファイルに基づいて決めることができる。つまり、ソース領域１４の第３の主面１２ａに対する深さは、ソース領域１４およびボディ領域１３内における最大不純物濃度Ｎ１の１０分の１の不純物濃度を示す点Ｆと第３の主面１２ａとの距離Ｄ２である。
このように、実施の形態１に係る炭化珪素半導体装置は、ＳＩＭＳにより測定される不純物濃度プロファイルに基づいて規定されるｐ＋コンタクト領域１５の第３の主面１２ａに対する深さＤ１とソース領域１４の第３の主面１２ａに対する深さＤ２とが、Ｄ１＜Ｄ２の関係式を満たしている。これにより、上述のように、実施の形態１に係る炭化珪素半導体装置の製造方法において、ｐ＋コンタクト領域１５を形成するために必要な注入時間を低減することができる。
なお、上述のように、不純物濃度プロファイルに基づいて規定されるｐ＋コンタクト領域１５の第３の主面１２ａに対する深さＤ１は、ｎ型領域１４Ａの第３の主面１２ａに対する深さよりも深くなるように形成される。このとき、一定の注入条件下において形成されるｎ型領域１４Ａの第３の主面１２ａに対する深さは、該注入マスクとして用いられる保護マスク部８１Ａの膜厚Ｈ１と相関する。そのため、あらかじめ保護マスク部８１Ａの膜厚Ｈ１とｎ型領域１４Ａの第３の主面１２ａに対する深さとの相関関係を調べておくことによって、保護マスク部８１Ａの膜厚Ｈ１を制御することによりｎ型領域１４Ａの深さを制御することができる。ｐ＋コンタクト領域１５の第３の主面１２ａに対する深さＤ１は、少なくともｎ型領域１４Ａの主面１２ａに対する深さと同等以上である必要があるため、当該深さＤ１の必要十分条件は保護マスク部８１Ａの膜厚Ｈ１によって制御することができる。このとき、ソース領域１４の第３の主面１２ａに対する深さＤ２と深さＤ１との差分Ｄ３は、保護マスク部８１Ａの膜厚Ｈ１と同等程度とすることができる。つまり、保護マスク部８１Ａの膜厚Ｈ１が０．２μｍ程度の保護マスク部８１Ａを用いて、第３の主面１２ａに対する深さＤ２が０．３μｍ程度のソース領域１４を形成するイオン注入を行う場合、ｎ型領域１４Ａは第３の主面１２ａからたとえば０．１μｍ程度の深さまで形成される。そのため、ｐ＋コンタクト領域１５は第３の主面１２ａから０．１μｍ以上の深さまで形成されることにより、ボディ領域１３と接続されることができる。
（実施の形態２）
次に、図１および図１３〜図１５を参照して、実施の形態２に係る炭化珪素半導体装置およびその製造方法について説明する。実施の形態２に係る炭化珪素半導体装置は、基本的には、実施の形態１に係る炭化珪素半導体装置およびその製造方法と同様の構成を備えるが、炭化珪素半導体装置の製造方法において、ソース領域１４を形成する工程（Ｓ３０）において、ｐ＋コンタクト領域１５が形成される領域にｎ型領域１４Ａを形成しない点で異なる。つまり、ｐ＋コンタクト領域１５を形成する工程（Ｓ５０）において、ｎ型領域１４Ａにｐ型不純物をイオン注入することによりｐ＋コンタクト領域１５をｎ型領域１４Ａと置き換えるように形成するのではなく、ｐボディ領域１３にｐ型不純物をイオン注入することにより、ｐ＋コンタクト領域１５を形成する点で異なる。なお、実施の形態２に係る炭化珪素半導体装置の製造方法により得られる炭化珪素半導体装置の構成は、図１に示す実施の形態１に係る炭化珪素半導体装置１００と同様の構成を備えている。
図１３〜図１５を参照して、実施の形態２に係る炭化珪素半導体装置の製造方法について説明する。
まず、実施の形態１に係る炭化珪素半導体装置の製造方法と同様に、ボディ領域１３を含む炭化珪素半導体層１２を準備する（工程（Ｓ１０），図３および図４参照）。次に、炭化珪素半導体層１２の第３の主面１２ａ上に、積層体８０Ｌを形成する（工程（Ｓ２０），図５参照）。具体的には、まず、積層体８０Ｌを形成する。積層体８０Ｌは、第３の主面１２ａと接する第１マスク層８１と、該第１マスク層８１上に形成される第２マスク層８２とからなる２層構造を有する。
次に、積層体８０Ｌを加工して、開口部を有するマスク層８０を形成する（図６参照）。具体的には、まず、積層体８０Ｌ上に、ソース領域１４が形成されるべき領域上に開口部を有するマスクパターン９１を形成する。マスクパターン９１はたとえばフォトリソグラフィ法により形成されたレジストパターンである。次に、マスクパターン９１を用いて、積層体８０Ｌをたとえばドライエッチングすることにより、ソース領域１４が形成されるべき領域上に位置する第３の主面１２ａを表出させる開口部を有するマスク層８０が形成される。マスク層８０は、後述するソース領域１４を形成する工程（Ｓ３０）においてイオン注入を阻止することができる十分な膜厚を有する他のマスク部８０Ｂと、他のマスク部８０Ｂと同等の膜厚を有する保護マスク部８０Ａとからなる。保護マスク部８０Ａは、第３の主面１２ａを平面視したときに、ボディ領域１３の内周側においてソース領域１４の端部を規定するとともに、ｐ＋コンタクト領域１５が形成されるべき領域上を保護している。
図１３を参照して、次に、マスク層８０をイオン注入マスクとして用いてソース領域１４を形成する（工程（Ｓ３０））。具体的には、マスク層８０を注入マスクとして、第３の主面１２ａにｎ型を付与するための不純物をイオン注入することにより、マスク層８０の開口部が形成されている領域にソース領域１４が形成される。このとき、保護マスク部８０Ａおよび他のマスク部８０Ｂは、いずれも本工程（Ｓ３０）におけるイオン注入を阻止可能なように設けられているため、他のマスク部８０Ｂが形成されている領域（ボディ領域１３上においてチャネル領域となるべき領域および炭化珪素半導体層１２が第３の主面１２ａに表出している領域）と、保護マスク部８０Ａが形成されている領域（ｐ＋コンタクト領域１５が形成される領域）には、ｎ型不純物のイオン注入が阻止される。その結果、本工程（Ｓ３０）を実施することにより、ボディ領域１３において保護マスク部８０Ａが形成されている領域にはｎ型領域１４Ａが形成されない。
図１４を参照して、次に、マスク層８３を除去する（工程（Ｓ４０））。マスク層８０は、たとえばドライエッチングにより除去される。
図１５を参照して、次に、ｐ＋コンタクト領域１５を形成する（工程（Ｓ５０））。具体的には、まず、第３の主面１２ａ上において、ｐ＋コンタクト領域１５が形成される領域上に開口部を有するマスク層８４を形成する。つまり、マスク層８４の開口部は、ソース領域１４に囲まれているボディ領域１３上に形成されている。マスク層８４は、任意の方法で形成されていればよく、たとえばフォトリソグラフィ法を用いて形成される。次に、マスク層８４を注入マスクとして第３の主面１２ａにｐ型を付与するための不純物をイオン注入することにより、マスク層８４の開口部が形成されている領域にｐ＋コンタクト領域１５が形成される。つまり、本工程（Ｓ５０）では、ボディ領域１３に対しｐ型を付与するための不純物を注入することにより、ボディ領域１３と比べて不純物濃度の高いｐ＋コンタクト領域１５がボディ領域１３内に形成される。これにより、ｐ＋コンタクト領域１５とボディ領域１３とが第３の主面１２ａと垂直な方向において接続される。ｐ型を付与するための不純物は、たとえばアルミニウム（Ａｌ）などである。
次に、ゲート酸化膜１６を形成する。以下、実施の形態１に係る炭化珪素半導体装置の製造方法と同様の手順で、ゲート電極１７、層間絶縁膜１８、ソース電極１９、ドレイン電極２０を形成する。以上の手順により、実施の形態２に係る炭化珪素半導体装置を得ることができる。
次に、実施の形態２に係る炭化珪素半導体装置の製造方法の作用効果について説明する。
実施の形態２に係る炭化珪素半導体装置の製造方法では、ソース領域１４を形成する工程（Ｓ３０）において、ｐ＋コンタクト領域１５が形成される領域は他のマスク部８０Ｂと同等の厚みを有する保護マスク部８０Ａにより保護されている。そのため、工程（Ｓ３０）においてソース領域１４の形成に必要なドーズ量が注入されるとき、ｐ＋コンタクト領域１５が形成される領域は、保護マスク部８０Ａによりイオン注入が阻止される。その結果、工程（Ｓ３０）におけるイオン注入によって、ｐ＋コンタクト領域１５が形成されるボディ領域１３上にはｎ型を有するｎ型領域１４Ａ（図８参照）が形成されない（図１３）。そのため、工程（Ｓ５０）ではボディ領域１３にｐ型不純物をイオン注入することによりｐ＋コンタクト領域１５を形成することができるため、ボディ領域１３と接続するようにｐ＋コンタクト領域１５を形成する際に必要とされるドーズ量を低く抑えることができる。
つまり、実施の形態２に係る炭化珪素半導体装置の製造方法によれば、ｐ＋コンタクト領域１５の形成に必要なドーズ量を低く抑えることができるため、ｐ＋コンタクト領域１５の形成に要する注入時間を上記従来方法と比べて短縮することができる。その結果、高い製造効率で、ソース電極１９とｐ＋コンタクト領域１５との接触抵抗が十分に低い炭化珪素半導体装置を得ることができる。
実施の形態１および実施の形態２に係る炭化珪素半導体装置の製造方法において、マスク層８０，８３は、第１マスク層８１と第２マスク層８２との２層構造を有する積層体８０Ｌから形成されているが、これに限られるものではない。たとえば、積層体８０Ｌは、３層以上で構成されていてもよい。このようにしても、他のマスク部８０Ｂと同等の膜厚を有する保護マスク部８０Ａを容易に形成することができる。また、各層のエッチング選択比を高く設けることにより、他のマスク部８０Ｂと比べて膜厚の薄い保護マスク部８１Ａを容易に形成することもできる。また、実施の形態２に係る炭化珪素半導体装置の製造方法においては、マスク層８０は単一の材料からなる単層構造として構成されていてもよい。このようにしても、他のマスク部８０Ｂと同等の膜厚を有する保護マスク部８０Ａを容易に形成することができる。また、マスク層８０，８３を構成する材料は、ポリシリコンやＳｉＯ２に限られるものではなく、ポリシリコン、ＳｉＯ２、アルミニウム（Ａｌ）、およびタングステン（Ｗ）などから選択される少なくとも１つにより構成されていてもよい。また、マスク層８０，８３は、たとえば第１マスク層８１がチタン（Ｔｉ）、第２マスク層８２がＷで構成されていてもよい。
また、実施の形態１および実施の形態２に係る炭化珪素半導体装置は、プレナー型のＭＯＳＦＥＴとして構成されているが、これに限られるものではない。図１６を参照して、たとえば、実施の形態１および実施の形態２に係る炭化珪素半導体装置は、トレンチ型のＭＯＳＦＥＴであってもよい。つまり、トレンチＴＲの側壁ＳＷに、炭化珪素半導体層１２と、ボディ領域１３と、ソース領域１４とが表出しており、トレンチＴＲを覆うようにゲート酸化膜１６が形成されていてもよい。このとき、該ゲート酸化膜１６上にはゲート電極１７が形成されている。これにより、側壁ＳＷにおいて表出しているボディ領域１３内に、伝導チャネルが形成される。さらに、トレンチＴＲの側壁ＳＷが、面方位｛０−３３−８｝を有する第１の面を微視的に含む場合には、側壁ＳＷに表出しているボディ領域１３に形成される伝導チャネルの移動度を高めることができる。また、側壁ＳＷ上に形成されるゲート酸化膜１６とボディ領域１３との界面における界面準位密度を低減することができる。ここで、「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いることができる。
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ エピタキシャル基板
１１ 基板
１１ａ 第１の主面
１１ｂ 第２の主面
１２ 炭化珪素半導体層
１２ａ，１２ｂ 第３の主面
１３ ボディ領域
１４ ソース領域
１４Ａ ｎ型領域
１５ ｐ＋コンタクト領域
１６ ゲート酸化膜
１７ ゲート電極
１８ 層間絶縁膜
１９ ソース電極
２０ ドレイン電極
８０，８３ マスク層
８０Ａ 保護マスク部
８０Ｂ 他のマスク部
８１ 第１マスク層
８２ 第２マスク層
８１Ａ 保護マスク部（第１マスク層）
８２Ａ 保護マスク部（第２マスク層）
８１Ｂ 他のマスク部（第１マスク層）
８２Ｂ 他のマスク部（第２マスク層）
９１，９２ マスクパターン
１００ 炭化珪素半導体装置
ＴＲ トレンチ
ＳＷ 側壁。

Claims (10)

  1. 主面を含む炭化珪素半導体層と、
    前記主面上に形成されている電極とを備え、
    前記炭化珪素半導体層は、
    第１の導電型を有する第１の不純物領域と、
    前記主面を含み、前記第１の不純物領域内に設けられている、前記第１の導電型と異なる第２の導電型を有する第２の不純物領域と、
    前記主面を含み、前記第１の不純物領域内に設けられ、かつ前記第２の不純物領域に隣接して形成されている、前記第１の導電型を有する第３の不純物領域とを含み、
    前記第３の不純物領域における前記主面に対し垂直な方向での前記第１の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第１の位置と、
    前記第２の不純物領域における前記主面に対し垂直な方向での前記第２の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第２の位置とを考えたときに、前記主面から前記第１の位置までの第１の深さは、前記主面から前記第２の位置までの第２の深さより浅く、
    前記電極は、前記第２の不純物領域および前記第３の不純物領域に電気的に接続されている、炭化珪素半導体装置。
  2. 前記第３の不純物領域において前記最大不純物濃度を示す位置は、前記主面からの深さが０．１μｍ以下である、請求項１に記載の炭化珪素半導体装置。
  3. 前記第１の深さは０．２μｍ以下である、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記炭化珪素半導体層には、前記第１の不純物領域および前記第２の不純物領域が側壁に表出しているトレンチが設けられており、
    前記トレンチの前記側壁上に形成されたゲート酸化膜と、
    前記ゲート酸化膜上に形成されたゲート電極とをさらに備える、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記側壁は、面方位｛０−３３−８｝を有する第１の面を含む、請求項４に記載の炭化珪素半導体装置。
  6. 前記第１の不純物領域は、前記主面を含み、
    さらに、前記第１の不純物領域に含まれる前記主面上に形成されたゲート酸化膜と、
    前記ゲート酸化膜上に形成されたゲート電極とを備える、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  7. 第１の導電型を有する第１の不純物領域を含む炭化珪素半導体層を準備する工程と、
    前記炭化珪素半導体層の主面上にマスク層を形成する工程とを備え、
    前記マスク層には、前記第１の不純物領域上に開口部が形成され、かつ前記マスク層は前記開口部内において前記開口部の内周壁面から間隔を隔てて配置された保護マスク部を含み、
    さらに、前記マスク層をマスクとして用いて、前記開口部内において、少なくとも前記保護マスク部下の領域以外の前記第１の不純物領域にイオン注入することにより、前記第１の導電型と異なる第２の導電型を有する第２の不純物領域を形成する工程と、
    前記マスク層を除去する工程と、
    前記炭化珪素半導体層にイオン注入することにより、前記保護マスク部下に位置していた前記第１の不純物領域内の領域に前記第１の導電型を有する第３の不純物領域を形成する工程とを備える、炭化珪素半導体装置の製造方法。
  8. 前記マスク層を形成する工程において、前記保護マスク部は、前記マスク層における前記保護マスク部以外の部分よりも薄く形成されており、
    前記第２の不純物領域を形成する工程では、前記保護マスク部を介して前記炭化珪素半導体層にイオン注入することにより、前記第２の導電型を有する第４の不純物領域を形成する、請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記第３の不純物領域を形成する工程では、
    前記第３の不純物領域における前記主面に対し垂直な方向での前記第１の導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第１の位置と、
    前記第２の不純物領域を形成する工程において形成されている、前記第２の不純物領域における前記主面に対し垂直な方向での前記第２導電型の不純物の濃度プロファイルにおいて、最大不純物濃度の１／１０の不純物濃度を示す第２の位置とを考えたときに、
    前記主面から第１の位置までの第１の深さは、前記主面から前記第２の位置までの第２の深さより浅くなるように、前記第３の不純物領域が形成される、請求項７または請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 前記マスク層を形成する工程では、前記保護マスク部が１層からなり、前記保護マスク部以外の部分が２層からなる前記マスク層を形成する、請求項７〜請求項９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2013177030A 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法 Pending JP2015046502A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013177030A JP2015046502A (ja) 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法
PCT/JP2014/068265 WO2015029607A1 (ja) 2013-08-28 2014-07-09 炭化珪素半導体装置およびその製造方法
US14/914,214 US9704957B2 (en) 2013-08-28 2014-07-09 Silicon carbide semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013177030A JP2015046502A (ja) 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015046502A true JP2015046502A (ja) 2015-03-12

Family

ID=52586184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013177030A Pending JP2015046502A (ja) 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9704957B2 (ja)
JP (1) JP2015046502A (ja)
WO (1) WO2015029607A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168686A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置の製造方法
CN107452605A (zh) * 2016-04-22 2017-12-08 英飞凌科技股份有限公司 用于碳化硅器件的碳基接触结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046502A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2019143733A1 (en) * 2018-01-16 2019-07-25 Ipower Semiconductor Self-aligned and robust igbt devices
CN111554746B (zh) * 2020-04-23 2022-09-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法
WO2024067997A1 (en) * 2022-09-30 2024-04-04 Hitachi Energy Ltd Semiconductor device and manufacturing method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004522305A (ja) * 2001-04-28 2004-07-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トレンチゲート半導体デバイスおよびそれらの製造方法
JP2007080971A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 半導体素子およびその製造方法
JP2008078174A (ja) * 2006-09-19 2008-04-03 Fuji Electric Holdings Co Ltd トレンチゲート型炭化珪素半導体装置
JP2008235546A (ja) * 2007-03-20 2008-10-02 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009004573A (ja) * 2007-06-21 2009-01-08 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009231545A (ja) * 2008-03-24 2009-10-08 Fuji Electric Device Technology Co Ltd 炭化珪素ｍｏｓ型半導体装置
WO2011089861A1 (ja) * 2010-01-19 2011-07-28 パナソニック株式会社 半導体装置およびその製造方法
JP2012129492A (ja) * 2010-11-26 2012-07-05 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2013165198A (ja) * 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475865B2 (ja) * 2002-10-10 2010-06-09 新電元工業株式会社 半導体装置およびその製造方法
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
CN101258608B (zh) * 2005-09-08 2010-05-19 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP5089191B2 (ja) * 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP5098489B2 (ja) * 2007-07-27 2012-12-12 住友電気工業株式会社 酸化膜電界効果トランジスタの製造方法
JP5177151B2 (ja) * 2008-02-12 2013-04-03 三菱電機株式会社 炭化珪素半導体装置
WO2009139140A1 (ja) 2008-05-13 2009-11-19 パナソニック株式会社 半導体素子
US20110204374A1 (en) * 2009-01-20 2011-08-25 Sharp Kabushiki Kaisha Thin film diode and method for fabricating the same
US7829402B2 (en) * 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
US8742427B2 (en) * 2010-10-29 2014-06-03 Panasonic Corporation Semiconductor element
JP2012104746A (ja) * 2010-11-12 2012-05-31 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
EP2711986B1 (en) * 2011-05-18 2020-08-19 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103890953B (zh) * 2012-03-23 2016-10-19 松下知识产权经营株式会社 半导体元件
US9134383B2 (en) * 2012-12-28 2015-09-15 Asahi Kasei Microdevices Corporation Hall device, magnetic sensor having same, and signal correcting method thereof
JP2015046502A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5941447B2 (ja) * 2013-09-06 2016-06-29 株式会社東芝 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004522305A (ja) * 2001-04-28 2004-07-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トレンチゲート半導体デバイスおよびそれらの製造方法
JP2007080971A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 半導体素子およびその製造方法
JP2008078174A (ja) * 2006-09-19 2008-04-03 Fuji Electric Holdings Co Ltd トレンチゲート型炭化珪素半導体装置
JP2008235546A (ja) * 2007-03-20 2008-10-02 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009004573A (ja) * 2007-06-21 2009-01-08 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009231545A (ja) * 2008-03-24 2009-10-08 Fuji Electric Device Technology Co Ltd 炭化珪素ｍｏｓ型半導体装置
WO2011089861A1 (ja) * 2010-01-19 2011-07-28 パナソニック株式会社 半導体装置およびその製造方法
JP2012129492A (ja) * 2010-11-26 2012-07-05 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2013165198A (ja) * 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168686A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置の製造方法
CN107452605A (zh) * 2016-04-22 2017-12-08 英飞凌科技股份有限公司 用于碳化硅器件的碳基接触结构

Also Published As

Publication number Publication date
US20160218186A1 (en) 2016-07-28
US9704957B2 (en) 2017-07-11
WO2015029607A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
JP5223773B2 (ja) 炭化珪素半導体装置の製造方法
WO2015029607A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6855793B2 (ja) 半導体装置
US9608074B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
WO2011092808A1 (ja) 炭化ケイ素半導体装置およびその製造方法
US9613809B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2014086483A (ja) 炭化珪素半導体装置
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
JP6183200B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5751146B2 (ja) 半導体装置およびその製造方法
WO2012172988A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5870672B2 (ja) 半導体装置
JP2016082096A (ja) 絶縁ゲート型スイッチング素子と、その製造方法
JP6183224B2 (ja) 炭化珪素半導体装置の製造方法
WO2014192437A1 (ja) 炭化珪素半導体装置
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP6146146B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015053462A (ja) 炭化珪素半導体装置およびその製造方法
JP7156313B2 (ja) 炭化珪素半導体装置
WO2020004067A1 (ja) 炭化珪素半導体装置
US9966437B2 (en) Method for manufacturing silicon carbide semiconductor device
JP7124582B2 (ja) 炭化珪素半導体装置
US9647081B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2012104746A (ja) 炭化珪素半導体装置およびその製造方法
WO2013051343A1 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170905