KR20080076682A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080076682A KR20080076682A KR1020070095101A KR20070095101A KR20080076682A KR 20080076682 A KR20080076682 A KR 20080076682A KR 1020070095101 A KR1020070095101 A KR 1020070095101A KR 20070095101 A KR20070095101 A KR 20070095101A KR 20080076682 A KR20080076682 A KR 20080076682A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity
- region
- conductivity type
- semiconductor substrate
- depth
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 292
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims 5
- 239000007924 injection Substances 0.000 claims 5
- 238000009413 insulation Methods 0.000 abstract 2
- 238000003860 storage Methods 0.000 description 134
- 239000010410 layer Substances 0.000 description 118
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 34
- 229910052796 boron Inorganic materials 0.000 description 34
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 32
- 229910052698 phosphorus Inorganic materials 0.000 description 32
- 239000011574 phosphorus Substances 0.000 description 32
- 229910052785 arsenic Inorganic materials 0.000 description 28
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 28
- 230000008859 change Effects 0.000 description 26
- 238000010438 heat treatment Methods 0.000 description 26
- 238000004088 simulation Methods 0.000 description 17
- 125000004429 atom Chemical group 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 11
- 230000001939 inductive effect Effects 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 108091006146 Channels Proteins 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 9
- 206010057362 Underdose Diseases 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012050 conventional carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
캐리어 저장층(3)은 N-기판(1)의 표면으로부터 소정 깊이의 영역에 위치되고, 베이스 영역(2)은 상기 소정 깊이보다 얕은 영역에 위치되고, 에미터 영역(4)은 상기 N-기판의 표면에 위치된다. 상기 캐리어 저장층(3)은, 소정 깊이에서 최대 불순물 농도를 갖도록 주입된 인으로 형성되고, 상기 베이스 영역(2)은, 소정 깊이보다 얕은 위치에서 최대 불순물 농도를 갖도록 주입된 붕소로 형성되고, 상기 에미터 영역(4)은 상기 N-기판의 표면에서 최대 불순물 농도를 갖도록 주입된 비소로 형성된다. 개구(1a)는, 상기 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)을 통하여 연장되도록 형성된다. 상기 개구(1a)의 내벽에, 게이트 전극(8)은, 그 사이에 게이트 절연막(7)이 형성된다.
반도체 장치, 캐리어 저장층, 불순물 농도, 개구.
Description
본 발명은, 반도체 장치와 그 반도체 장치의 제조방법에 관한 것이다. 특히, 본 발명은 절연형 게이트 트랜지스터를 갖는 반도체 장치와, 그 반도체 장치를 제조하는 방법에 관한 것이다.
최근에, 예를 들면 가정용 전기제품과 산업적인 전원 유닛의 분야에서는, 인버터 장치가 이용되고 있다. 인버터 장치에 대해서는 통상 상업용 전원공급장치(AC 전원공급장치)를 사용한다. 그러므로, 상기 인버터 장치는, AC 전원공급장치로부터의 AC전압을 DC 전압으로 한번 변환하는 순방향 변환을 하는 변환부와, 평활회로와, 상기 DC 전압을 AC 전압으로 변환하는 역변환을 하는 인버터부를 구비하도록 구성된다. 상기 인버터부의 주 전력소자로서는, 비교적 고속 스위칭 동작을 할 수 있는 절연형 게이트 바이폴라 트랜지스터(이후, IGBT라고 함)를 주로 이용한다.
전력제어를 위해 사용된 인버터 장치에 있어서, 하나의 IGBT 칩의 전류 정격 은, 약 수십 내지 수백 암페어(A)이고, 그 전압 정격은 약 수백 내지 수천 볼트(V)이다. IGBT를 저항부하로서 사용하고 연속적으로 그 게이트 전압을 변화시키는 회로에서, 전류와 전압의 곱인 전력은 IGBT 내에서 열의 형태로 발생된다. 따라서, 인버터 장치는, 큰 열 방열기를 필요로 하여, 전력 변환 효율 저하가 생긴다. 또는 동작 전압과 동작 전류의 조합에 따라, IGBT 자체의 온도가 증가하여, IGBT의 열적 항복이 생기게 된다. 이러한 것으로서, 상기 인버터 장치에서는, IGBT를 저항부하로서 사용하는 저항 부하회로가 거의 사용되지 않는다.
대부분의 인버터 장치에 있어서, 부하는 전기 유도 머신(유도형 부하 모터)이다. 따라서, 인버터 장치에서는, 보통 전력 에너지를 제어하도록 오프상태와 온 상태를 반복하는 스위치로서 IGBT가 작동된다. 유도 부하의 인버터회로의 스위칭에 관해서, 상기 온 상태는 턴 온 처리 후 확립되고 오프 상태는 턴 오프처리 후 확립된다. 그 턴 온 처리는, 오프상태로부터 온상태로의 IGBT의 천이를 말하고, 턴오프 처리는 온 상태로부터 오프상태로의 IGBT의 천이를 말한다.
상기 유도부하는, 상부 아암 소자와 하부 아암 소자 사이에 중간 전위의 포인트에 접속되고, 전류는 정방향 및 부방향 양쪽으로 유도 부하로 흘러간다. 따라서, 그 유도부하를 통해 흐르는 전류가 부하연결부로부터 고전위 전원공급장치를 향해 복귀하거나 상기 부하연결부로부터 접지를 향해 흘러갈 수 있도록, 프리휠 다이오드는, 유도부하와 아암소자의 폐회로에서 전류를 순환시킬 필요가 있다. 용량이 비교적 작은 인버터 장치에 있어서는, 전계효과 트랜지스터(MOSFET: Metal Oxide Semiconductor Field-Effect Transistor)를 사용하는 경우도 있다.
IGBT를 턴 온하는 게이트 전극에 인가되는 전압을 온 전압(Vce(sat))이라고 한다. 보다 낮은 전압을 공급하는 구성은, 예를 들면, 트렌치 게이트형 IGBT의 개선된 버전인 캐리어 저장형 IGBT가 개시되어 있는 일본특허공개번호 8-316479 및 2002-353456에 개시된다. 캐리어 저장형 IGBT에서는, n형 캐리어 저장층을 N 기판의 일면에 형성하고, p형 베이스 영역을 상기 캐리어 저장층에 형성한다.
상기 베이스 영역의 표면의 소정 영역에는, 에미터 영역을 형성한다. 베이스 영역의 표면의 에미터 영역을 제외한 영역에는, p+ 콘택영역이 형성된다. 또한, 상기 에미터 영역에 전기적으로 접속된 에미터 전극이 형성된다. 상기 에미터 영역, 베이스 영역 및 캐리어 저장층을 통과하여, N 기판의 n형 영역에 도달하도록 개구를 형성하고, 상기 개구의 내벽면에 게이트 절연막이 사이에 삽입되게 게이트 전극을 형성한다.
상기 기판의 타 표면에는 n형 버퍼층을 형성하고, 그 버퍼층 위에 p형 콜렉터층을 형성한다. 상기 콜렉터층의 표면에는, 상기 콜렉터층에 전기적으로 접속된 콜렉터 전극을 형성한다. 상기와 같은 방식으로 캐리어 저장형 IGBT를 구성한다.
상기 캐리어 저장형 IGBT에서는, 게이트 전압으로서 임계전압(Vth) 이상의 전압을 게이트 전극에 인가하여 p형 베이스 영역의 게이트 전극 근방에 위치된 n 채널 영역을 형성한다. 따라서, 그 n 채널영역을 통해 에미터 영역으로부터 N 기판으로 전자를 주입한다.
임계전압 이상의 전압을 게이트 전극에 인가한 상태에서, 콜렉터에 전압(콜렉터 전압)을 인가하는 것으로 한다. 이러한 조건하에서, 상기 콜렉터 전압은, 적 어도 버퍼층과 콜렉터 층의 pn 접합이 순방향 바이어스가 될 정도로 인가된다. 그래서, 콜렉터 전극으로부터, N 기판으로 정공을 주입한다. 상기 N 기판에 있어서, 도전성 변조로 N 기판의 저항값이 급격히 감소되게 하여, 전류가 흐르고 전기적 도전성의 온 상태가 확립된다.
이와 같이, 캐리어 저장형 IGBT에서는, p형 베이스 영역 바로 아래에 위치된 캐리어 저장층에는, 정공과 전자를 축적한다. 그러므로, 캐리어 저장층이 없는 트렌치 게이트형 IGBT와 비교하여, 상기 캐리어 저장형 IGBT의 이점은, N 기판의 캐리어 밀도가 보다 높고 그에 따라서 저항률이 보다 낮아, 온 전압이 보다 낮다는 것이다.
최근에는, 콤팩트 및 경량의 인버터 장치를 제공하기 위해서, 역도전성 IGBT, 또는 IGBT 또는 캐리어 저장형 IGBT의 구성에 형성된 프리휠 다이오드를 갖고 양방향으로 거의 동일한 정도로 전기도전능력을 갖는 역도전성 캐리어 저장형 IGBT이라고 하는 IGBT를 제안하였다.
그렇지만, 종래의 캐리어 저장형 IGBT는 이하의 문제점이 있다. 상기 캐리어 저장형 IGBT의 n형 에미터 영역, p형 베이스 영역 및 n형 캐리어 저장층은, 각각 소정의 도전형의 불순물 이온을 주입하고 그 주입된 불순물을 역확산하여 형성된다. 그 종래의 캐리어 저장형 IGBT에서, 각각의 불순물 농도 프로파일은, 각각 최대 불순물 농도가 제조장치(이온주입장치)의 한계로 인해 N 기판의 표면 근방에 위치되는 가우시안 분포이다.
n형 에미터 영역, p형 베이스 영역 및 n형 캐리어 저장층의 최종 불순물 농 도 프로파일은, 서로 겹치는 3개의 가우시안 분포 불순물 농도 프로파일로 이루어진 3중 확산 프로파일이다. 그 3중 확산 프로파일은, 각각의 불순물 원자의 수들간의 상대관계 또는 감산에 따라 p형 불순물 농도 프로파일 또는 n형 불순물 농도 프로파일을 갖는다. 그래서, IGBT의 임계전압(Vth)는 아래에 설명하는 것처럼, 변화할 것 같다.
인버터 장치에 사용된 캐리어 저장형 IGBT에서는, 임계전압(Vth)을 약 5V로 한다. 따라서, p형 베이스 영역에서의 게이트 절연막을 따라 채널이 형성된 영역에서 p형 불순물의 최대 농도는, 약 1x1017cm-3 내지 1x1018cm-3이다. 상기 p형 베이스 영역에 대응한 영역에서의 억셉터 불순물 농도는, 예를 들면, 약 1x1019cm-3이상이고, 도너 불순물 농도는 약 5x1017cm-3이다.
p형 베이스 영역에 위치되고 n형 채널이 형성된 부분의 불순물 농도(밀도)는, 억셉터 원자 수(밀도)로부터 도너 원자 수(밀도)를 감산하여서(억셉터 원자수-도너 원자수) 결정된다. 억셉터는, 예를 들면 실리콘(Si)에서의 붕소(B) 또는 알루미늄(Al)이어도 되고, 도너는, 예를 들면 실리콘(Si)에서의 인(P) 또는 비소(As)이어도 된다.
억셉터 불순물 농도와 도너 불순물 농도가 각각 상술한 순서로 있는 경우, 최종 형성된 p형 불순물 영역의 불순물 농도는, 약 1x1017 내지 2x1017cm-3이다. 그러므로, p형 베이스 영역은, 그의 불순물 농도(밀도)보다 각각 큰(높은) 억셉터 원자 수(밀도) 및 도너 원자수(밀도)를 갖는다.
그러므로, 억셉터로서 동작하는 불순물 이온을 주입하는 프로세스에서, 주입된 불순물 이온의 양을 변화시키면, 최종 형성된 p형 베이스 영역의 불순물 농도도 변화한다. 도너로서 동작하는 불순물 이온을 주입하는 프로세스에서, 주입된 불순물 이온의 양을 변화시키면, p형 베이스 영역의 불순물 농도도 변화한다. 달리 말하면, p형 베이스 영역의 불순물 농도는, 억셉터로서 동작하는 주입된 불순물 이온 양의 변화와, 도너로서 동작하는 주입된 불순물 이온 양의 변화에 영향을 받는다.
IGBT의 임계전압은, 주입된 불순물의 양의 변화의 중심에 대해 특정 한 범위를 갖는다. 종래의 IGBT에서는, 표준 편차가 커서, 임계전압이 변화된다. 그 임계전압이 변화하고 전압값이 소정의 전압보다 낮은 경우, 그 결과의 문제점은, 부하 단락 동작모드에서 반도체장치가 파괴된다는 것이다.
본 발명은 상술한 문제점을 해결하기 위한 것이다. 본 발명의 목적은, 임계전압의 변화가 감소된 반도체장치를 제공하는데 있고, 본 발명의 다른 목적은 그 반도체장치를 제조하는 방법을 제공하는데 있다.
본 발명에 따른 반도체장치는, 제 1 도전형의 반도체 기판, 제 1 도전형의 불순물 영역, 제 2 도전형의 제 2 불순물 영역, 제 1 도전형의 제 3 불순물 영역, 개구, 절연막, 전극부 및 상기 제 2 도전형의 영역을 구비한다. 상기 제 1 도전형의 반도체 기판은, 서로 대향하는 제 1 주표면과 제 2 주표면을 갖는다. 상기 제 1 도전형의 제 1 불순물 영역은, 반도체 기판의 제 1 주표면으로부터 제 1 깊이에서 불순물 농도가 최대인 제 1 도전형의 제 1 불순물로 형성되고, 제 1 불순물 영역은, 상기 제 1 깊이에 대응하고 상기 제 1 주표면으로부터 이격된 영역에 형성된다. 제 2 도전형의 제 2 불순물 영역은, 반도체 기판의 제 1 주표면으로부터 제 1 깊이보다 얕은 제 2 깊이에서 불순물 농도가 최대인 제 2 도전형의 제 2 불순물로 형성되고, 제 2 불순물 영역은, 상기 제 2 깊이에 대응한 영역으로부터 제 1 불순물 영역에 도달하도록 형성된다. 제 1 도전형의 제 3 불순물 영역은, 반도체 기판의 제 1 주표면에서 불순물 농도가 최대인 제 1 도전형의 제 3 불순물로 형성되고, 상기 제 3 불순물 영역은 제 1 주표면으로부터 소정 깊이로 형성되고 그 사이에 제 2 불순물 영역이 있는 제 1 불순물 영역으로부터 이격된다. 상기 개구는 제 3 불순물 영역, 제 2 불순물 영역 및 제 1 불순물 영역을 통해 연장되어 반도체 기판의 제1 도전형의 영역에 도달한다.
절연막은, 측벽에 노출된 제 3 불순물 영역, 제 2 불순물 영역 및 제 1 불순물 영역을 덮도록 상기 개구의 측벽 상에 형성된다. 전극부는 상기 절연막을 덮도록 개구 내에 형성된다. 상기 제 2 도전형의 영역은, 반도체 기판의 제 2 주표면에서 형성된다.
본 발명에 따른 반도체 장치의 제조방법은 이하의 공정을 포함한다. 서로 대향하는제 1 주표면과 제 2 주표면을 갖는 제 1 도전형의 반도체 기판을 준비한다. 상기 제 1 도전형의 제 1 불순물을 반도체 기판의 제 1 주표면으로부터 제 1 깊이에서 불순물 농도가 최대이도록 제 1 주표면으로부터 주입한다(제 1 주입공정). 제 2 도전형의 제 2 불순물을, 제 1 주표면으로부터 제 1 깊이보다 얕은 제 2 깊이에서 불순물 농도가 최대이도록 상기 제 1 주표면으로부터 주입한다(제 2 주입공정). 제 1 도전형의 제 3 불순물을, 제 1 주표면에서 불순물 농도가 최대이도록 제 1 주표면으로부터 주입한다(제 3 주입공정). 제 1 도전형의 제 1 불순물 영역은, 제 1 불순물의 열확산에 의해 제 1 깊이에 대응한 영역에 형성된다. 제 2 깊이에 대응한 영역으로부터 연장되어 상기 제1 불순물 영역에 도달하는 제 2 도전형의 제 2 불순물 영역은, 제2 불순물의 열확산으로 형성된다. 제 1 주표면으로부터 소정 깊이로 연장되고 사이에 제 2 불순물 영역이 있는 제 1 불순물 영역으로부터 이격된 제 3 불순물 영역은, 제 3 불순물의 열확산으로 형성된다. 제 3 불순물 영역, 제 2 불순물 영역 및 제 1 불순물 영역을 통해 연장되는 개구는, 반도체 기판의 제1 도전형의 기판영역에 도달하도록 형성된다. 절연막은, 개구부에 형성되어 각각 제 3 불순물 영역, 제 2 불순물 영역 및 제 1 불순물 영역의 개구의 내벽에 노출된 각각의 표면을 덮는다. 전극부는, 절연막을 덮도록 전기도전층으로 상기 개구를 충전하여서 형성된다. 제 2 도전형의 영역은 반도체 기판의 제 2 주표면에 형성된다.
본 발명에 따른 반도체장치는, 제 1 불순물 영역, 제 2 불순물 영역 및 제 3 불순물 영역의 대응한 한쪽이 형성될 영역에 대응한 위치(깊이)에서 각기 최대인 각각의 불순물 농도를 갖는 제 1 불순물 영역, 제 2 불순물 영역 및 제 3 불순물 영역을 갖는다. 따라서, 제 2 불순물 영역에 채널영역을 형성하기 위해 전극부에 인가된 임계전압의 변화를 현저한 정도로 감소할 수 있다.
본 발명에 따른 반도체장치의 제조방법은, 제 1 불순물영역이 형성될 위치에 서 제 1 불순물의 불순물 농도가 최대이도록 제 1 불순물을 주입하는 제 1 주입공정과, 제 2 불순물영역이 형성될 위치에서 제 2 불순물의 불순물 농도가 최대이도록 제 2 불순물을 주입하는 제 2 주입공정과, 제 3 불순물영역이 형성될 위치에서 제 3 불순물의 불순물 농도가 최대이도록 제 3 불순물을 주입하는 제 3 주입공정을 포함한다. 이러한 구성으로, 제 2 불순물 영역에 채널영역을 형성하기 위해 전극에 인가된 임계전압의 변화를 현저한 정도로 감소할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부도면을 참조하는 경우 본 발명의 이하의 상세한 설명으로부터 더 명백해질 것이다.
(제 1 실시예)
여기서는, 펀치쓰루 및 캐리어 저장형 IGBT를 설명한다. 도 1 및 도 2에 도시된 것처럼, N 기판(N 층)(1)의 일 주표면으로부터 소정 깊이에서의 영역에 n형 캐리어 저장층(3)을 형성한다. 또한, N 기판(1)의 상기 일 주표면으로부터 보다 얕은 깊이의 영역에는, 캐리어 저장층(3)을 접촉하도록 p형 베이스 영역(2)을 형성한다. 베이스 영역(2)의 표면의 소정의 영역에는, 사이에 베이스 영역(2)이 있는 캐리어 저장층(3)으로부터 이격된 에미터 영역(4)을 형성한다.
더욱이, 상기 베이스 영역(2)의 표면의 에미터 영역(4)을 제외한 영역에는, p+ 콘택영역(5)이 형성된다. 에미터 영역(4)에 전기적으로 접속된 에미터 전극(6)이 형성된다. 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)을 통과하여, N 기판(1)의 n형 영역에 도달하도록 개구(1a)를 형성한다. 개구(1a)의 내벽면 위에, 사이에 게이트 절연막(7)이 삽입되게 게이트 전극(8)을 형성한다. 게이트 전극(8) 위에, 게이트 전극(8)과 게이트 절연막(7)을 덮도록 층간 절연막(9)을 형성한다.
N 기판(1)의 타 주표면 위에, n형 버퍼층(11)을 형성한다. 버퍼층(11) 위에는 p형 콜렉터 층(12)을 형성한다. 콜텍터 층(12)의 표면 위에는, 콜렉터층(12)에 전기접속된 콜렉터 전극(13)을 형성한다. 이러한 캐리어 저장형 IGBT에 있어서, 버퍼층(11)과 N 기판(1)은, 이후 설명된 것처럼, 에피택셜 성장법으로 콜렉터층(12)으로서 동작하는 p형 기판 위에 형성된다. 따라서, 콜렉터 층(12)의 두께는, 다른 층(기판)만큼 수배 두껍다.
상술한 캐리어 저장형 IGBT의 기본 동작을 설명한다. 임계전압 이상의 포지티브 바이어스(전압)은, 게이트 전극(8)에 인가되어 게이트 전극(8) 근방에 베이스 영역(2)의 채널영역을 형성한다. 에미터 전극(6)과 콜렉터 전극(13) 사이에 소정의 전압을 인가하도록 에미터 전극(6)에 인가된 전압보다 높은 전압을 콜렉터 전극(13)에 인가한다. 따라서, 도 3에 도시된 것처럼, 전자 "e"는 에미터 영역(4)으로부터 채널영역과 캐리어 저장층(3)을 통하여 N 기판(1)으로 흐르고, 정공 "h"는 콜렉터층(12)으로부터 N 기판(1)을 향해 흐른다. 이와 같이, 캐리어 저장형 IGBT는 순방향으로 전기 도통한다.
이와 대조하여, 네가티브 바이어스(전압)은 게이트 전극(8)에 인가된다. 에미터 전극(6)과 콜렉터 전극(13) 사이에 소정의 전압을 인가하도록 에미터 전극(6)에 인가된 전압보다 높은 전압을 콜렉터 전극(13)에 인가한다. 따라서, 도 4에 도 시된 것처럼, 공핍층(단부)(60)은, 캐리어 저장형 IGBT의 베이스 영역(2)과 캐리어 저장층(3) 사이의 인터페이스로부터 N 기판(1)을 향하여 연장되어 상기 캐리어 저장형 IGBT의 높은 항복전압을 확보한다.
캐리어 저장형 IGBT를 사용한 예시적 인버터 회로가 도 5에 도시되어 있다. 유도 부하(40)는, 예를 들면 전기유도 머신이다. 유도 부하(40)는, 상부 아암 소자(41)와 하부 아암 소자(42) 사이의 중간 전위의 포인트에 접속된다. 전류는, 포지티브 및 네가티브 방향 양쪽으로 유도 부하에 흘러간다. 그러므로, 부하 접속부로부터 유도 부하(40)를 통해 흐르는 전류를 고전위 전원공급장치로 복귀하거나 그 부하 접속부로부터의 전류를 접지로 흘러가도록, 유도 부하(40)와 아암 소자(41,42)의 폐쇄회로에서의 전류를 순환시키는 프리휠 다이오드(43)가 필요하다.
상술한 것과 같은 캐리어 저장형 IGBT의 n형 에미터 영역(4), p형 베이스 영역(2) 및 n형 캐리어 저장층(3)의 불순물 농도 프로파일을 설명한다. 에미터 영역(4)은, 예를 들면 비소(As)를 주입하여서 형성되고, 베이스 영역(2)은 예를 들면 붕소(B)를 주입하여서 형성된다. 캐리어 저장층(3)은, 예를 들면 인(P)을 주입하여서 형성된다.
불순물 요소의 각각의 농도 프로파일을 도 6에 개략적으로 도시한다. 수평축은 에미터 영역(4)의 표면부터 N 기판(1)의 n형 영역까지의 거리(깊이)를 나타내고, 수직축은 (상대적) 농도를 나타낸다. 도 6에 도시된 것처럼, 비소의 불순물 농도 프로파일(51)은, 에미터 영역(4)의 표면 근방의 농도의 최대값(피크)을 갖는다. 붕소의 불순물 농도 프로파일(52)은 비소의 최대 불순물 농도보다 깊은 위치에서의 농도의 최대값을 갖는다. 인의 불순물 농도 프로파일(53)은, 붕소의 최대 농도의 위치보다 더욱 깊은 위치에서의 농도의 최대값을 갖는다.
즉, 에미터 영역(4)이 형성될 영역에 비소의 최대 농도가 위치하도록 비소를 주입한다. 에미터 영역(4) 아래의 베이스 영역(2)이 형성될 영역에 붕소의 최대 농도가 위치하도록 붕소를 주입한다. 베이스 영역(2) 아래의 캐리어 저장층(3)이 형성될 영역에 인의 최대 농도가 위치하도록 인을 주입한다. 결합된 불순물 농도 프로파일은, 억셉터 원자수(밀도)와 도너 원자수(밀도)간의 상대관계 또는 감산에 해당한다.
이제, 시뮬레이션에 따른 평가에 의거하여 각 불순물 농도 프로파일과 임계전압간의 관계를 설명한다. 도 6에 도시된 불순물 농도 프로파일에 의거하여, 약 6.0V의 임계전압 Vth을 공급하는 주입 조건의 조합은, 프로세스/디바이스 시뮬레이션에 사용된다. 그 결과의 불순물 농도 프로파일은, 도 7에 도시되어 있다. 수평축은, 에미터 영역(4)의 표면으로부터 N 기판(1)의 n형 영역까지의 거리(깊이:um)를 나타내고, 수직축은 농도(cm-3)를 나타낸다.
도 7에 도시된 것처럼, 비소의 불순물 농도 프로파일(51), 붕소의 불순물 농도 프로파일(52) 및 인의 불순물 농도 프로파일(53)은, 도 6에 도시된 각각의 불순물 농도 프로파일에 해당한다. 불순물 원자의 감산에 의해 결정된 조합된(순수한) 불순물 농도 프로파일(50)은, 깊이 방향으로 비소, 붕소 및 인의 불순물 농도의 각각의 최대값에 해당하는 불순물 농도의 3개의 상대적인 최대값을 갖는다. 이들 상 태 하에서의 시뮬레이션에 의하면, 임계전압 Vth의 추정값은 5.96V이다. 여기서, 임계전압 Vth는 디바이스 전류밀도 정격의 만분의 1(1/10000)이다.
여기서는, 이러한 불순물 농도 프로파일을 얻는 조건(예를 들면 주입된 불순물 요소의 양)을 기준 조건으로서 사용하고, 각각의 불순물 요소의 양은 증감하여 이하에 기재된 것과 같은 불순물 농도 프로파일을 얻는다.
먼저, 기준조건에서는, 주입된 붕소의 양을 2%만큼 증가시키고(오버도스(overdose)), 주입 비소 및 주입 인의 각각의 양을 각각 2%만큼 감소시킨다(언더도스(underdose))(조건 A). 그 결과의 불순물 농도 프로파일은 도 8에 도시되어 있다. 이들 조건하에서의 시뮬레이션에서는, 임계전압 Vth을 6.08V로 추정한다.
그 후, 기준조건에서는, 주입된 붕소의 양을 2%만큼 감소시키고(언더도스), 주입 비소 및 주입 인의 각각의 양을 각각 2%만큼 증가시킨다(오버도스)(조건 B). 그 결과의 불순물 농도 프로파일은 도 9에 도시되어 있다. 이들 조건하에서의 시뮬레이션에서는, 임계전압 Vth을 5.84V로 추정한다.
또한, 기준조건에서는, 주입된 붕소의 양을 5%만큼 증가시키고(오버도스), 주입 비소 및 주입 인의 각각의 양을 각각 5%만큼 감소시킨다(언더도스)(조건 C). 그 결과의 불순물 농도 프로파일은 도 10에 도시되어 있다. 이들 조건하에서의 시뮬레이션에서는, 임계전압 Vth을 6.21V로 추정한다.
더욱이, 기준조건에서는, 주입된 붕소의 양을 5%만큼 감소시키고(언더도스), 주입 비소 및 주입 인의 각각의 양을 각각 5%만큼 증가시킨다(오버도스)(조건 D). 그 결과의 불순물 농도 프로파일은 도 11에 도시되어 있다. 이들 조건하에서의 시 뮬레이션에서는, 임계전압 Vth을 5.73V로 추정한다.
상술한 기준조건 및 조건 A - D에 의거하여, 콜렉터 전류 및 게이트 전압간의 관계는, 도 12에 도시된 것처럼 도시되어 있다. 수평축은 게이트 전압을 나타내고, 수직축은 콜렉터 전류를 나타낸다. 이 경우에, 기준조건에서는, 임계전압 Vth을 5.96V로 한다. 이와 대조하여, 주입된 붕소의 양(도스)를 증가 또는 감소시킴으로써(조건 A-D), 임계전압 Vth는 5.73V 내지 6.21V이다. 그래서, 임계전압은 기준조건하에서 임계전압에 대해 -0.23V ∼+0.25V의 범위에서 변화한다는 것을 알았다.
비교예와 관련지어 임계전압의 변화를 설명한다. 도 13은 그 비교예의 캐리어 저장형 IGBT를 도시한 것이다. 도 13에 도시된 것처럼, 그 비교예의 캐리어 저장형 IGBT의 구성은, 에미터 영역(104), 베이스 영역(102) 및 캐리어 저장층(103)의 불순물 농도 프로파일을 제외하고는 도 1에 도시된 캐리어 저장형 IGBT의 구성과 같다. 따라서, 동일한 구성요소는, 동일한 참조문자로 나타내고, 여기서는 그 설명을 반복하지 않는다.
도 14에 도시된 것처럼, 상기 비교예의 캐리어 저장형 IGBT에 있어서, 각각의 에미터 영역(104), 베이스 영역(102) 및 캐리어 저장층(103)의 불순물 농도 프로파일은, 상기 표면 근방에서 불순물 농도가 각각 최대인 가우시안 분포이다. 도 14에 도시된 불순물 농도 프로파일에 의거하여, 약 6.0V의 임계전압 Vth을 공급하는 주입 조건의 조합은, 프로세스/디바이스 시뮬레이션에 사용된다. 그 결과의 불순물 농도 프로파일은, 도 15에 도시되어 있다. 수평축은, 에미터 영역(104)의 표면으로부터 N 기판(1)의 n형 영역까지의 거리(깊이:um)를 나타내고, 수직축은 불순 물 농도(atms/cm-3)를 나타낸다. 이들 조건하에서의 시뮬레이션에서는, 임계전압 Vth을 6.10V로 추정한다.
이러한 불순물 농도 프로파일을 얻는 조건(예를 들면 주입된 불순물 요소의 양)을 기준 조건으로서 사용한다. 기준조건에서는, 주입된 붕소의 양을 2%만큼 증가시키고(오버도스), 주입 비소 및 주입 인의 각각의 양을 각각 2%만큼 감소시킨다(언더도스)(조건 E). 그 결과의 불순물 농도 프로파일은 도 16에 도시되어 있다. 이들 조건하에서의 시뮬레이션에서는, 임계전압 Vth을 6.71V로 추정한다.
또한, 기준조건에서는, 주입된 붕소의 양을 2%만큼 감소시키고(언더도스), 주입 비소 및 주입 인의 각각의 양을 각각 2%만큼 증가시킨다(오버도스)(조건 F). 그 결과의 불순물 농도 프로파일은 도 17에 도시되어 있다. 이들 조건하에서의 시뮬레이션에서는, 임계전압 Vth을 4.97V로 추정한다.
또한, 기준조건에서는, 주입된 붕소의 양을 5%만큼 증가시키고(오버도스), 주입 비소 및 주입 인의 각각의 양을 각각 5%만큼 감소시킨다(언더도스)(조건 G). 그 결과의 불순물 농도 프로파일은 도 18에 도시되어 있다. 이들 조건하에서의 시뮬레이션에서는, 임계전압 Vth을 7.99V로 추정한다.
더욱이, 기준조건에서는, 주입된 붕소의 양을 5%만큼 감소시키고(언더도스), 주입 비소 및 주입 인의 각각의 양을 각각 5%만큼 증가시킨다(오버도스)(조건 H). 그 결과의 불순물 농도 프로파일은 도 19에 도시되어 있다. 이들 조건하에서의 시뮬레이션에서는, 임계전압 Vth을 3.96V로 추정한다.
상술한 기준조건 및 조건 E - H에 의거하여, 콜렉터 전류 및 게이트 전압간의 관계는, 도 20에 도시된 것처럼 도시되어 있다. 수평축은 게이트 전압을 나타내고, 수직축은 콜렉터 전류를 나타낸다. 이 경우에, 기준조건에서는, 임계전압 Vth을 6.10V로 한다. 이와 대조하여, 주입된 붕소의 양(도스)을 증가 또는 감소시킴으로써(조건 E-H), 임계전압 Vth는 3.96V 내지 7.99V이다. 그래서, 임계전압은 기준조건하에서 임계전압에 대해 -2.14V ∼+1.89V의 범위에서 변화한다는 것을 알았다.
상기 평가 결과에 의해 밝혀진 것은, 동일한 정도(동일한 변화폭)로 주입된 불순물 요소의 양이 변화하는 경우, 상기 비교예의 캐리어 저장형 IGBT의 임계전압은, 기준조건하에서의 임계전압에 대해 -2.14V∼+1.89V의 범위에서 변화하고, 또 본 실시예의 캐리어 저장형 IGBT의 임계전압은, -0.23V∼+0.25V의 범위에서 변화한다는 것이다. 그래서, 확인된 것은, 그 임계전압의 변화가 현저하게 감소된다는 것이다.
상기 결과를 얻는 이유를 설명한다. 불순물 농도는, 영역마다 도너원자의 수와 억셉터 원자의 수간의 감산에 의해 결정된다. 본 실시예의 캐리어 저장형 IGBT에서는, 각각의 에미터영역(4), 베이스 영역(2) 및 캐리어 저장층(3)의 불순물 농도 프로파일은, 상기 층이 형성된 대응한 영역 또는 위치(깊이)에서 설정된 최대 불순물 농도의 위치(깊이)를 각각 갖는다.
따라서, 에미터영역(4)을 형성한 영역에서는, 베이스영역(2)과 캐리어 저장층(3)을 형성하는 각각의 불순물의 농도보다 충분히 높다(약간의 정도). 그래서, 최종으로 형성된 에미터 영역(4)의 불순물 농도의 베이스 영역(2)과 캐리어 저장 층(3)을 형성하는 불순물의 영향을 상당히 억제한다. 이것은 마찬가지로 나머지 베이스 영역(2)과 캐리어 저장층(3)에 적용된다. 에미터영역(4), 베이스 영역(2) 및 캐리어 저장층(3)에 있어서, 나머지 하나의 영역(층)의 불순물 농도의 3개의 영역(층) 중 2개의 영역을 형성하는 각각의 불순물의 영향을 억제한다.
그래서, 에미터영역(4), 베이스 영역(2) 및 캐리어 저장층(3)에 있어서, 상기 나머지 하나의 영역(층)의 불순물 농도의 2개의 영역(층)을 형성하는 각각의 주입된 불순물의 양의 변화에 의한 영향을 억제한다. 따라서, 캐리어 저장형 IGBT의 임계전압의 변화를 감소시킬 수 있다.
효과적으로 임계전압의 변화를 억제하려면, 조합된 불순물 농도 프로파일의 3개의 상대적 최대값 중에서 인의 최대 불순물 농도에 대응한 상대적 최대값이 그 인의 최대 불순물 농도로부터 그 최대 불순물 농도의 1/10의 범위 내에 있는 것이 바람직하다. 또한, 붕소의 최대 불순물 농도에 대응한 상대적 최대값이 그 붕소의 최대 불순물 농도로부터 그 최대 불순물 농도의 1/10의 범위 내에 있는 것이 바람직하다. 비소의 최대 불순물 농도에 대응한 상대적 최대값이 그 비소의 최대 불순물 농도로부터 그 최대 불순물 농도의 1/10의 범위 내에 있는 것이 바람직하다.
캐리어 저장형 IGBT의 임계전압의 변화를 감소시킴으로써 이하 설명된 것과 같은 효과들을 얻는다. 캐리어 저장형 IGBT의 임계전압과 포화전류(Isat)간에는 도 21에 도시된 것과 같은 네가티브 관계가 있다. 특히, 임계전압(Vth)이 감소함에 따라, 포화전류값은 점차 증가한다. 이와 대조여, 임계전압이 증가함에 따라, 포화전류값은 점차 감소한다.
캐리어 저장형 IGBT가 전류밀도 정격만큼 높은 약 10배의 전기도전 능력을 가져야 한다는 요구사항 때문에, 상기 포화전류는, 실제 사용시에는 제한되니까 그 포화전류는 특정값보다 낮게 감소될 수 없다. 따라서, 그 임계전압은, 부적절하게 큰 값으로 설정될 수 없고 캐리어 저장형 IGBT의 임계전압은 특정한 소정의 전압이하인 것이 요구된다.
또한, 도 22에 도시된 것처럼, 상기 포화전류값(A/cm2)와 부하 단락 허용오차 시간(Tw)간에 네가티브 관계이다. 포화전류값이 감소함에 따라, 부하 단락 허용오차 시간은 길어진다. 이와 대조하여, 포화전류값이 증가함에 따라, 부하 단락 허용오차 시간이 짧아진다. 그러므로, 임계전압보다 상대적으로 낮은 캐리어 저장형 IGBT의 부하 단락 허용오차 시간은, 보다 짧다. 임계전압보다 상대적으로 높은 캐리어 저장형 IGBT의 부하 단락 허용오차 시간은, 보다 길다. 특정 시간 이상의 부하 단락 허용오차 시간을 갖기 위해서는, 포화전류값은 특정 값 이하이어야 하고, 캐리어 저장형 IGBT는, 특정한 소정의 값 이상의 임계전압을 가져야 한다. 그 임계전압이 상기 특정 값 이하이면, 반도체장치는 부하 단락 모드 동작에서 파손될 수 있다.
이상과 같이, 본 실시예의 캐리어 저장형 IGBT는, 상기 비교예의 캐리어 저장형 IGBT와 비교하여, 주입된 불순물(기준 조건)의 소정량의 변화에 대해 임계전압의 변화 범위를 현저한 정도로 감소시킬 수 있다. 그래서, 캐리어 저장형 IGBT의 포화전류값의 변화는 감소될 수 있고 그 단락 허용오차의 변화는 감소될 수 있다. 또한, 부하 단락 모드 동작에서의 캐리어 저장형 IGBT의 항복이 방지되도록 특정한 소정의 전압보다 낮아지도록 임계전압을 변화시키는 것이 일어나지 않는다.
캐리어 저장형 IGBT의 불순물 농도 프로파일에 있어서, 최대 불순물 농도의 위치(깊이)는, 상기 대응한 영역 또는 층이 형성되는 위치(깊이)에 설정된다. 그러므로, 불순물이 상기 표면으로부터 확산되는 경우와 비교하여, 주입된 불순물의 양은 현저하게 감소될 수 있다. 또한, 열처리 온도는, 감소될 수 있고 그 열처리 시간은 단축될 수 있다. 이러한 구성으로, 캐리어 저장형 IGBT 제조시의 쓰루풋은 향상될 수 있다.
(제 2 실시예)
여기서는, 광 펀치쓰루 및 캐리어 저장형 IGBT를 설명한다. 도 23에 도시된 것처럼, N 기판(1)의 타 주표면에 n형 버퍼층(14)을 형성한다. 버퍼층(14) 위에는 p형 콜렉터 층(15)을 형성한다. 콜텍터 층(15)의 표면 위에는, 콜렉터층(15)에 전기접속된 콜렉터 전극(13)을 형성한다. 광 펀치쓰루형에서는, 상기 버퍼층(14)과 콜렉터층(15)을 상기 펀치쓰루 및 캐리어 저장형 IGBT의 버퍼층(11)과 콜렉터층(12)보다 작은 두께를 갖도록 형성한다. 다른 구성요소는 도 1에 도시된 캐리어 저장형 IGBT의 것과 동일하다. 그러므로, 동일한 구성요소는, 동일한 참조문자로 나타내고, 여기서는 그 설명을 반복하지 않는다.
n형 에미터 영역(4), p형 베이스 영역(2) 및 캐리어 저장층(3)은, 아래에 설명된 것과 같은 각각의 불순물 농도 프로파일을 갖는다. 불순물 농도 프로파일은, 도 1에 도시된 캐리어 저장형 IGBT의 것과 동일하다. 도 24는 그 불순물 농도 프로 파일을 개략적으로 나타낸 것이다. 도 24에 도시된 것처럼, 최대 불순물 농도의 위치(깊이)는, 상기 대응한 영역 또는 층이 형성되는 위치(깊이)에 설정된다.
상술한 캐리어 저장형 IGBT의 기본 동작을 설명한다. 그 기본동작은, 도 1에 도시된 캐리어 저장형 IGBT의 기본 동작과 동일하다. 임계전압 이상의 전압은, 게이트 전극(8)에 인가된다. 에미터 전극(6)과 콜렉터 전극(13) 사이에 소정의 전압을 인가한다(콜렉터에 인가된 전압 > 에미터에 인가된 전압). 따라서, 전자 "e"는 에미터 영역(4)으로부터 채널영역과 캐리어 저장층(3)을 통하여 N 기판(1)으로 흐르고, 정공 "h"는 콜렉터층(12)으로부터 N 기판(1)을 향해 흐른다. 이와 같이, 캐리어 저장형 IGBT는 순방향으로 전기 도통한다(도 3 참조).
이와 대조하여, 네가티브 바이어스 전압은 게이트 전극(8)에 인가되고, 에미터 전극(6)과 콜렉터 전극(13) 사이에 소정의 전압을 인가한다(콜렉터에 인가된 전압 > 에미터에 인가된 전압). 따라서, 공핍층은, 캐리어 저장형 IGBT의 베이스 영역(2)과 캐리어 저장층(3) 사이의 인터페이스로부터 N 기판(1)의 영역을 향하여 연장된다. 그래서, 상기 캐리어 저장형 IGBT의 높은 항복전압을 확보한다(도 4 참조).
상술한 캐리어 저장형 IGBT에 있어서, 상기 제 1 실시예와 연관지어 설명된 것처럼, 최대 불순물 농도의 위치(깊이)는 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)의 대응한 하나가 형성되는 위치(깊이)에 대응하도록 제공된다. 주입된 불순물의 양이 소정의 주입양으로부터 변화하는 경우에도, 그 임계전압의 변화는 현저하게 감소될 수 있다. 그러므로, 캐리어 저장형 IGBT의 포화전류의 변화 는 감소될 수 있고 상기 단락 허용오차의 변화는 감소될 수 있다. 또한, 상기 임계전압이 특정한 소정의 전압보다 낮아지게 변화하고, 부하 단락 모드에서의 캐리어 저장형 IGBT의 항복이 방지될 수 있는 것은 일어나지 않는다.
더욱이, 최대 불순물 농도의 위치(깊이)가 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)의 대응한 하나가 형성되는 위치(깊이)에 대응하도록 제공되므로, 주입된 불순물의 양은, 불순물이 상기 표면으로부터 확산되는 경우와 비교하여 현저하게 감소될 수 있다. 또한, 열처리 온도는, 감소될 수 있고 그 열처리 시간은 단축될 수 있다. 따라서, 캐리어 저장형 IGBT 제조시의 쓰루풋은 향상될 수 있다.
(제 3 실시예)
여기서는, 역전도성 및 캐리어 저장형 IGBT를 설명한다. 도 25에 도시된 것처럼, N 기판(1)의 타 주표면에 p형 콜렉터 영역(16)과 n형 캐소드 영역(17)을 형성한다. 콜텍터 영역(16) 및 캐소드 영역(17)의 표면 위에는, 콜텍터 영역(16) 및 캐소드 영역(17)에 접속된 상태로 콜렉터 전극(13)을 형성한다. 다른 구성요소는 도 1에 도시된 캐리어 저장형 IGBT의 것과 동일하다. 그러므로, 동일한 구성요소는, 동일한 참조문자로 나타내고, 여기서는 그 설명을 반복하지 않는다.
n형 에미터 영역(4), p형 베이스 영역(2) 및 캐리어 저장층(3)은, 아래에 설명된 것과 같은 불순물 농도 프로파일을 갖는다. 불순물 농도 프로파일은, 도 1에 도시된 캐리어 저장형 IGBT의 것과 동일하다. 도 26은 그 불순물 농도 프로파일을 개략적으로 나타낸 것이다. 도 26에 도시된 것처럼, 최대 불순물 농도의 위치(깊이)는, 상기 대응한 영역 또는 층이 형성되는 위치(깊이)에 대응하도록 설정된다.
상술한 캐리어 저장형 IGBT의 기본 동작을 설명한다. 임계전압 이상의 포지티브 바이어스(전압)은, 게이트 전극(8)에 인가된다. 에미터 전극(6)과 콜렉터 전극(13) 사이에 소정의 전압을 인가한다(에미터에 인가된 전압 < 콜렉터에 인가된 전압). 따라서, 도 27에 도시된 것처럼, 전자 "e"는 에미터 영역(4)으로부터 채널영역과 캐리어 저장층(3)을 통하여 N 기판(1)으로 흐르고, 정공 "h"는 콜렉터 영역(16)으로부터 N 기판(1)을 향해 흐른다. 이와 같이, 역도전성 및 캐리어 저장형 IGBT는 순방향으로 전기 도통한다.
에미터 전극(6)과 콜렉터 전극(13) 사이에 소정의 전압을 인가한다(에미터에 인가된 전압 < 콜렉터에 인가된 전압). 그래서, 도 28에 도시된 것처럼, 공핍층(단부)(60)은, 베이스 영역(2)과 캐리어 저장층(3) 사이의 인터페이스로부터 N 기판(1)의 영역을 향하여 연장된다. 이러한 구성으로, 상기 역도전성 및 캐리어 저장형 IGBT의 높은 항복전압을 확보한다.
게이트 전극(8)에는 임계전압 이하의 전압을 인가한다. 에미터 전극(6)과 콜렉터 전극(13) 사이에 소정의 전압을 인가한다(에미터에 인가된 전압 > 콜렉터에 인가된 전압). 그래서, 도 29에 도시된 것처럼, 정공 "h"는 p+ 콘택영역(5)으로부터 베이스 영역(2)과 캐리어 저장층(3)을 통해 N 기판(1)로 흐르고, 전자 "e"는 캐소드 영역(17)으로부터 N 기판(1)을 향해 흐른다. 이와 같이, 역도전성 및 캐리어 저장형 IGBT는 역방향으로 전기 도통한다.
상술한 캐리어 저장형 IGBT에 있어서, 상기 제 1 실시예와 연관지어 설명된 것처럼, 최대 불순물 농도의 위치(깊이)는 에미터 영역(4), 베이스 영역(2) 및 캐 리어 저장층(3)의 대응한 하나가 형성되는 위치(깊이)에 대응하도록 제공된다. 주입된 불순물의 양이 소정의 주입양으로부터 변화하는 경우에도, 그 임계전압의 변화는 현저하게 감소될 수 있다. 그러므로, 캐리어 저장형 IGBT의 포화전류의 변화는 감소될 수 있고 상기 단락 허용오차의 변화는 감소될 수 있다. 또한, 상기 임계전압이 특정한 소정의 전압보다 낮아지게 변화하고, 부하 단락 모드에서의 캐리어 저장형 IGBT의 항복이 방지될 수 있는 것은 일어나지 않는다.
더욱이, 최대 불순물 농도의 위치(깊이)가 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)의 대응한 하나가 형성되는 위치(깊이)에 대응하도록 제공되므로, 주입된 불순물의 양은, 불순물이 상기 표면으로부터 확산되는 경우와 비교하여 현저하게 감소될 수 있다. 또한, 열처리 온도는, 낮아질 수 있고 그 열처리 시간은 단축될 수 있다. 따라서, 캐리어 저장형 IGBT 제조시의 쓰루풋은 향상될 수 있다.
(제 4 실시예)
여기서는, 도 1에 도시된 캐리어 저장형 IGBT의 제조방법을 설명한다. 도 30에 도시된 것처럼, p형 콜렉터층(12)으로서 사용되는 두께 약 500um의 p형 기판(20)을 준비한다. 그 후, 도 31에 도시된 것처럼, p형 기판(20)의 일 주표면 위에, 두께가 약 10 내지 60um인 n형 버퍼층(11)은, 에피택셜 성장법으로 형성된다. 또한, 버퍼층(11)의 일 표면에는, N 기판(1)으로서 사용되는 두께가 약 30 내지 150um의 N 층(24)을 에피택셜 성장법으로 형성한다.
그후, 도 32에 도시된 것처럼, 예를 들면 도스가 1 x 1011cm-2∼ 1 x 1013cm-2 이고 가속 에너지가 500KeV∼4MeV인 조건하에서의 n형 불순물로서 인을 N기판(1)의 일 주표면에 선택적으로 주입한다. 따라서, 인은, 캐리어 저장층이 형성되는 위치에 대응한 소정의 깊이 D1에 위치된 최대 농도를 갖도록 주입된다(도 6 또는 도 7 참조). 그리고, 도 33에 도시된 것처럼, 예를 들면 도스가 1 x 1012cm-2∼ 1 x 1014cm-2이고 가속 에너지가 200KeV∼2MeV인 조건하에서의 p형 불순물로서 붕소를 N기판(1)의 주표면에 선택적으로 주입한다. 따라서, 붕소는, 베이스 영역이 형성되는 위치에 대응한 소정의 깊이 D2에 위치된 최대 농도를 갖도록 주입된다(도 6 또는 도 7 참조).
그리고, 도 34에 도시된 것처럼, 에미터 영역을 형성하기 위한 소정의 레지스트 패턴(21)은, N 기판(1)의 주표면에 형성된다. 다음에, 도 35에 도시된 것처럼, 예를 들면 도스가 1 x 1013cm-2∼ 5 x 1015cm-2이고 가속 에너지가 30KeV∼200KeV인 조건하에서, 레지스트 패턴(21)을 마스크로서 사용한 n형 불순물로서 비소를 주입한다. 따라서, 비소는, 에미터 영역이 형성되는 N 기판(1)의 표면 또는 근방에 위치된 최대 농도를 갖도록 주입된다(도 6 또는 도 7 참조). 이후, 레지스트 패턴(21)을 제거한다.
그리고, 도 36에 도시한 것처럼, 예를 들면, 질소(N2) 환경 또는 산소(O2)환경에서 약 20분 내지 2시간동안 약 950℃ 내지 1150℃의 온도에서 열처리를 행한다. 그리고, N 기판(1)에 주입된 인, 붕소 및 비소를 확산하여 p형 베이스 영 역(2), n형 캐리어 저장층(3) 및 n형 에미터 영역(4)으로서 동작하는 각각의 영역을 형성한다. 이와는 달리, 상기 열처리의 환경은, 질소(N2)와 산소(O2)의 혼합물의 환경 또는, 그 혼합물에 수소(H2)를 첨가한 환경이어도 된다.
다음에, 도 37에 도시된 것처럼, N 기판(1)의 n형 영역에 도달하도록 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)으로서 동작하는 각각의 영역을 통과하는 개구(1a)를 형성한다. 그후, 개구(1a)의 측벽면과 바닥면을 덮도록 상기 N 기판(1)의 주표면 위에(베이스 영역(2)과 에미터 영역(4)의 표면에) (미도시된) 절연막을 형성한다. 그리고, 그 절연막 위에 상기 개구(1a)의 내부를 채우기 위해 (미도시된) 폴리실리콘막을 형성한다. 그리고, 도 38에 도시된 것처럼, 상기 N 기판(1)의 주표면에 위치된 폴리실리콘막의 부분과 절연막의 부분을 제거하여 게이트 절연막(7)이 사이에 삽입된 개구(1a)의 측벽면 위에 게이트 전극(8)을 형성한다.
다음에, 도 39에 도시된 것처럼, 상기 게이트 전극(8)과 게이트 절연막(7)을 덮도록 층간 절연막(9)을 형성한다. 다음에, 층간 절연막(9)을 덮도록 전도성 에미터 전극(6)을 형성한다. 상기 에미터 영역(4)과 베이스 영역(2)에는 에미터 전극(6)을 접속한다. 그리고, 도 40에 도시된 것처럼, 콜렉터 전극(13)은, 콜렉터층(12)의 주표면에 형성된다. 이러한 구성으로, 도 1에 도시된 상기 펀치쓰루 및 캐리어 저장형 IGBT를 형성한다.
상술한 방법에 의하면, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3) 각각을 형성하기 위한 불순물을 주입하는 프로세스에서는, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)의 대응한 하나를 형성한 위치(깊이)에 대응한 위치(깊이)에 위치된 최대 불순물 농도를 갖도록 불순물을 주입하였다. 이러한 구성으로, 상술한 것처럼, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)에 있어서, 나머지 하나의 영역(층)의 불순물 농도의 3개의 영역(층) 중 2개의 영역(층)을 형성하기 위한 불순물의 영향은 억제된다. 이 때문에, 캐리어 저장형 IGBT의 임계전압의 변화는 상당한 정도로 감소될 수 있다.
더욱이, 최대 불순물 농도의 위치(깊이)가 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)의 대응한 하나가 형성되는 위치(깊이)에 대응하도록 제공되므로, 주입된 불순물의 양은, 불순물이 상기 표면으로부터 확산되는 경우와 비교하여 현저하게 감소될 수 있다. 또한, 열처리 온도는, 낮아질 수 있고 그 열처리 시간은 단축될 수 있다. 따라서, 캐리어 저장형 IGBT 제조시의 쓰루풋은 향상되어 생산성 향상에 기여할 수 있다.
(제 5 실시예)
여기서는, 도 23에 도시된 캐리어 저장형 IGBT의 제조방법을 설명한다. 도 41에 도시된 것처럼, N 기판(1)을 준비한다. 그 후, 도 42에 도시된 것처럼, N 기판(1)의 일 주표면에, 예를 들면 도스가 1 x 1011cm-2∼ 1 x 1013atms/cm-2이고 가속 에너지가 500KeV∼4MeV인 조건하에서의 n형 불순물로서 인을 선택적으로 주입한다. 따라서, 인은, 캐리어 저장층이 형성되는 위치에 대응한 소정의 깊이 D1에 위치된 최대 농도를 갖도록 주입된다(도 24 참조).
그리고, 도 43에 도시된 것처럼, 예를 들면 도스가 1 x 1012cm-2∼ 1 x 1014cm-2이고 가속 에너지가 200KeV∼2MeV인 조건하에서의 p형 불순물로서 붕소를 N기판(1)의 주표면에 선택적으로 주입한다. 따라서, 붕소는, 베이스 영역이 형성되는 위치에 대응한 소정의 깊이 D2에 위치된 최대 농도를 갖도록 주입된다(도 24 참조).
그리고, 도 44에 도시된 것처럼, 에미터 영역을 형성하기 위한 소정의 레지스트 패턴(21)은, N 기판(1)의 주표면에 형성된다. 다음에, 도 45에 도시된 것처럼, 예를 들면 도스가 1 x 1013cm-2∼ 5 x 1015cm-2이고 가속 에너지가 30KeV∼200KeV인 조건하에서, 레지스트 패턴(21)을 마스크로서 사용한 n형 불순물로서 비소를 주입한다. 따라서, 비소는, 에미터 영역이 형성되는 N 기판(1)의 표면 또는 근방에 위치된 최대 농도를 갖도록 주입된다(도 24 참조). 이후, 레지스트 패턴(21)을 제거한다.
그리고, 도 46에 도시한 것처럼, 예를 들면, 질소(N2) 환경 또는 산소(O2)환경에서 약 20분 내지 2시간동안 약 950℃ 내지 1150℃의 온도에서 열처리를 행하고, N 기판(1)에 주입된 인, 붕소 및 비소를 확산하여 p형 베이스 영역(2), n형 캐리어 저장층(3) 및 n형 에미터 영역(4)으로서 동작하는 각각의 영역을 형성한다. 이와는 달리, 상기 열처리의 환경은, 질소(N2)와 산소(O2)의 혼합물의 환경 또는, 그 혼합물에 수소(H2)를 첨가한 환경이어도 된다.
다음에, 도 47에 도시된 것처럼, N 기판(1)의 n형 영역에 도달하도록 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)으로서 동작하는 각각의 영역을 통과하는 개구(1a)를 형성한다. 다음에, 개구(1a)의 측벽면과 바닥면을 덮도록 상기 N 기판(1)의 주표면 위에(베이스 영역(2)과 에미터 영역(4)의 표면에) (미도시된) 절연막을 형성한다. 그리고, 그 절연막 위에 상기 개구(1a)의 내부를 채우기 위해 (미도시된) 폴리실리콘막을 형성한다. 그리고, 도 48에 도시된 것처럼, 상기 N 기판(1)의 주표면에 위치된 폴리실리콘막의 부분과 절연막의 부분을 제거하여 게이트 절연막(7)이 사이에 삽입된 개구(1a)의 측벽면 위에 게이트 전극(8)을 형성한다.
다음에, 도 49에 도시된 것처럼, 상기 게이트 전극(8)과 게이트 절연막(7)을 덮도록 층간 절연막(9)을 형성한다. 다음에, 층간 절연막(9)을 덮도록 전도성 에미터 전극(6)을 형성한다. 상기 에미터 영역(4)과 베이스 영역(2)에는 에미터 전극(6)을 접속한다. 그리고, 도 50에 도시된 것처럼, N기판(1)의 타 주표면에, 예를 들면 도스가 1x 1011cm-2∼ 1 x 1015cm-2인 n형 불순물로서 인을 주입한다. 그리고, 도 51에 도시된 것처럼, 예를 들면 도스가 1x 1012cm-2∼ 1 x 1016cm-2인 p형 불순물로서 붕소를 주입한다.
다음에, 도 52에 도시된 것처럼, 예를 들면, 약 10분 내지 3시간 동안 약 300℃ 내지 450℃의 온도에서 열처리를 행하여 N 기판(1)에 주입된 인과 붕소를 확산하여 n형 버퍼층(14)과 p형 콜렉터층(15)을 형성한다. 그리고, 도 53에 도시된 것처럼, 콜렉터층(15)에 접속된 콜렉터 전극(13)은, 콜렉터층(15)의 표면에 형성된다. 이러한 구성으로, 도 23에 도시된 상기 광 펀치쓰루 및 캐리어 저장형 IGBT를 형성한다.
상술한 방법에 의하면, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)의 대응한 하나를 형성한 위치(깊이)에 대응한 위치(깊이)에 위치된 최대 불순물 농도를 갖도록 불순물을 주입하였다. 이러한 구성으로, 상술한 것처럼, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)에 있어서, 나머지 하나의 영역(층)의 불순물 농도의 3개의 영역(층) 중 2개의 영역(층)을 형성하는 불순물의 영향은 억제된다. 이 때문에, 캐리어 저장형 IGBT의 임계전압의 변화는 상당한 정도로 감소될 수 있다.
더욱이, 주입된 불순물의 양은, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)을 형성하기 위해 불순물이 상기 표면으로부터 확산되는 경우와 비교하여 현저하게 감소될 수 있다. 또한, 열처리 온도는, 낮아질 수 있고 그 열처리 시간은 단축될 수 있다. 따라서, 캐리어 저장형 IGBT 제조시의 생산성은 향상될 수 있다.
(제 6 실시예)
여기서는, 도 25에 도시된 캐리어 저장형 IGBT의 제조방법을 설명한다. 도 54에 도시된 것처럼, 준비된 N 기판(1)의 주표면에, 예를 들면 도스가 1 x 1011cm-2∼ 1 x 1013cm-2이고 가속 에너지가 500KeV∼4MeV인 조건하에서의 n형 불순물로서 인을 선택적으로 주입한다. 따라서, 인은, 캐리어 저장층이 형성되는 위치에 대응한 소정의 깊이 D1에서 최대 농도를 갖도록 주입된다(도 26 참조).
그리고, 도 55에 도시된 것처럼, 예를 들면 도스가 1 x 1012cm-2∼ 1 x 1014cm-2이고 가속 에너지가 200KeV∼2MeV인 조건하에서의 p형 불순물로서 붕소를 N기판(1)의 주표면에 선택적으로 주입한다. 따라서, 붕소는, 베이스 영역이 형성되는 위치에 대응한 소정의 깊이 D2에서 최대 농도를 갖도록 주입된다(도 26 참조).
그리고, 도 56에 도시된 것처럼, 에미터 영역을 형성하기 위한 소정의 레지스트 패턴(21)은, N 기판(1)의 주표면에 형성된다. 다음에, 도 57에 도시된 것처럼, 예를 들면 도스가 1 x 1013cm-2∼ 5 x 1015cm-2이고 가속 에너지가 30KeV∼200KeV인 조건하에서, 레지스트 패턴(21)을 마스크로서 사용한 n형 불순물로서 비소를 주입한다. 따라서, 비소는, 에미터 영역이 형성되는 N 기판(1)의 표면 또는 근방에 위치된 최대 농도를 갖도록 주입된다(도 26 참조). 이후, 레지스트 패턴(21)을 제거한다.
그리고, 도 58에 도시한 것처럼, 예를 들면, 질소(N2) 환경 또는 산소(O2)환경에서 약 20분 내지 2시간동안 약 950℃ 내지 1150℃의 온도에서 열처리를 행하고, N 기판(1)에 주입된 인, 붕소 및 비소를 확산하여 p형 베이스 영역(2), n형 캐리어 저장층(3) 및 n형 에미터 영역(4)으로서 동작하는 각각의 영역을 형성한다. 이와는 달리, 상기 열처리의 환경은, 질소(N2)와 산소(O2)의 혼합물의 환경 또는, 그 혼합물에 수소(H2)를 첨가한 환경이어도 된다.
다음에, 도 59에 도시된 것처럼, N 기판(1)의 n형 영역에 도달하도록 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)으로서 동작하는 각각의 영역을 통과하는 개구(1a)를 형성한다. 다음에, 개구(1a)의 측벽면과 바닥면을 덮도록 상기 N 기판(1)의 주표면 위에(베이스 영역(2)과 에미터 영역(4)의 표면에) (미도시된) 절연막을 형성한다. 그리고, 그 절연막 위에 상기 개구(1a)의 내부를 채우기 위해 (미도시된) 폴리실리콘막을 형성한다. 그리고, 도 60에 도시된 것처럼, 상기 N 기판(1)의 주표면에 위치된 폴리실리콘막의 부분과 절연막의 부분을 제거하여 게이트 절연막(7)이 사이에 삽입된 개구(1a)의 측벽면 위에 게이트 전극(8)을 형성한다.
다음에, 도 61에 도시된 것처럼, 게이트 전극(8)에 전기접속된 상호접속부(10)가 형성된다. 상호접속부(10)를 덮도록 층간 절연막(9)을 형성한다. 다음에, 전기도전층(미도시됨)은, 층간 절연막(9)을 덮도록 형성된다.
그 전기도전층은, 소정의 프로세스를 받아서 에미터 영역(4)과 베이스 영역(2)에 접속된 에미터 전극을 형성한다.
그리고, 도 62에 도시된 것처럼, N기판(1)의 후면에, n형 캐소드 영역을 형성하기 위해 레지스트 패턴(22)을 형성한다. 그리고, 레지스트 패턴(22)을 마스크로서 사용하여, 예를 들면 도스가 1x 1011cm-2∼ 1 x 1015cm-2인 n형 불순물로서 인을 주입한다. 이후, 레지스트 패턴(22)을 제거한다. 그리고, 도 63에 도시된 것처럼, N 기판(1)의 후면에 p형 콜렉터 영역을 형성하기 위해 레지스트 패턴(23)을 형성한다. 그리고, 레지스트 패턴(23)을 마스크로서 사용하여, 예를 들면 도스가 1x 1011cm-2∼ 1 x 1015cm-2인 p형 불순물로서 붕소를 주입한다. 이후, 레지스트 패 턴(23)을 제거한다.
다음에, 도 64에 도시된 것처럼, 예를 들면, 약 15분 내지 3시간 동안 약 300℃ 내지 450℃의 온도에서 열처리를 행하여 N 기판(1)에 주입된 인과 붕소를 확산하여 n형 캐소드 영역(17)과 p형 콜렉터 영역(16)을 형성한다. 그리고, 도 65에 도시된 것처럼, 콜렉터 전극(13)은, 캐소드 영역(17)과 콜렉터 영역(16)에 접촉하도록 형성된다. 이러한 구성으로, 도 25에 도시된 것과 같은 상기 캐리어 저장형 IGBT를 형성한다.
상술한 방법에 의하면, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)의 대응한 하나를 형성한 위치(깊이)에 대응한 위치(깊이)에 위치된 최대 불순물 농도를 갖도록 불순물을 주입하였다. 이러한 구성으로, 상술한 것처럼, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)에 있어서, 나머지 하나의 영역(층)의 불순물 농도의 3개의 영역(층) 중 2개의 영역(층)을 형성하는 불순물의 영향은 억제된다. 이 때문에, 캐리어 저장형 IGBT의 임계전압의 변화는 상당한 정도로 감소될 수 있다.
더욱이, 주입된 불순물의 양은, 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)을 형성하기 위해 불순물이 상기 표면으로부터 확산되는 경우와 비교하여 현저하게 감소될 수 있다. 또한, 열처리 온도는, 낮아질 수 있고 그 열처리 시간은 단축될 수 있다. 따라서, 캐리어 저장형 IGBT 제조시의 생산성은 향상될 수 있다.
상술한 제조방법들은, 각각의 불순물을 주입하여 에미터 영역(4), 베이스 영역(2) 및 캐리어 저장층(3)을 형성한 후 각각의 영역(층)을 형성하기 위해 열처리 를 총체적으로 행한 예시와 관련지어 각각 설명하였다. 이와는 달리, 상기 방법들은 예를 들면 이하의 방식으로 형성하여도 된다. 도 66에 도시된 것처럼, 인은 캐리어 저장층을 형성하기 위해 주입된 후 열처리를 수행하여 도 67에 도시된 것과 같은 캐리어 저장층(3)으로서 동작하는 영역을 형성한다. 그리고, 도 68에 도시된 것처럼, 붕소는 베이스 영역을 형성하기 위해 주입된 후 열처리를 수행하여 도 69에 도시된 것과 같은 베이스 영역(2)으로서 동작하는 영역을 형성한다. 도 70에 도시된 것처럼, 비소는 에미터 영역을 형성하기 위해 주입된 후 열처리를 수행하여 도 71에 도시된 것과 같은 에미터 영역(4)으로서 동작하는 영역을 형성한다. 이와 같이, 불순물을 주입하는 프로세스마다 열처리를 행하여도 된다.
본 발명에 따른 반도체장치는, 산업용 장비의 인버터 구동에 적합하다.
본 발명을 상세하게 기재 및 설명하였지만, 설명과 예시일뿐이지 제한을 두는 것이 아니라는 것을 명확히 알 것이고, 본 발명의 사상 및 범위는 첨부된 청구항의 용어로만 한정된다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치의 단면도,
도 2는 게이트 전극과 그의 인접부를 나타낸 부분 확대 단면도,
도 3은 제 1 실시예에서의 반도체장치의 동작을 설명하기 위해 온 상태를 나타낸 단면도,
도 4는 제 1 실시예에서의 반도체장치의 동작을 설명하기 위해 오프 상태를 나타낸 단면도,
도 5는 제 1 실시예에서의 반도체장치를 사용한 인버터 회로의 예시도,
도 6은 도 1의 단면선 VI-VI를 따라서의 불순물 농도 프로파일을 개략적으로 나타낸 것이고,
도 7-도 11은 제 1 실시예에서의 제 1 내지 제 5 조건 각각에 근거한 각각의 시뮬레이션에서의 각각의 불순물 농도 프로파일을 나타내고,
도 12는 제 1 실시예에서의 시뮬레이션마다 게이트 전압과 콜렉터 전류간의 관계를 나타낸 그래프,
도 13은 비교예에 따른 반도체 장치의 단면도,
도 14는 상기 비교예의 반도체 장치에 관하여, 도 13에 도시된 단면선 XIV-XIV을 따라서의 불순물 농도 프로파일을 개략적으로 나타내고,
도 15 내지 도 19는 상기 비교예의 반도체 장치에 관하여, 제 1 내지 제 5 조건 각각에 근거한 각각의 시뮬레이션에서의 각각의 불순물 농도 프로파일을 나타내고,
도 20은 상기 비교예의 반도체 장치에 관하여, 시뮬레이션마다 게이트 전압과 콜렉터 전류간의 관계를 나타낸 그래프,
도 21은 제 1 실시예에서의 포화전류와 임계전압간의 관계를 나타낸 그래프,
도 22는 제 1 실시예에서의 포화전류값과 임계전압간의 관계와, 단락회로 허용오차와 임계전압간의 관계를 나타낸 그래프,
도 23은 본 발명의 제 2 실시예에 따른 반도체장치의 단면도,
도 24는 제 2 실시예에서의 도 23에 도시된 단면선 XXIV-XXIV를 따라서의 불순물 농도 프로파일의 개략도,
도 25는 본 발명의 제 3 실시예에 따른 반도체장치의 단면도,
도 26은 제 3 실시예에서의 도 25에 도시된 단면선 XXVI-XXVI를 따라서의 불순물 농도 프로파일의 개략도,
도 27은 제 3 실시예에서의 반도체장치의 동작을 설명하기 위해 전기 도전상태를 나타낸 것이고,
도 28은 제 3 실시예에서의 반도체장치의 동작을 설명하기 위해 오프 상태를 나타내고,
도 29는 제 3 실시예에서의 반도체장치의 동작을 설명하기 위해 역도전상태를 나타내고,
도 30은 본 발명의 제 4 실시예에 따른 반도체장치의 제조방법의 공정을 나타낸 단면도,
도 31 - 도 40은 제 4 실시예의 도 30 - 도 39에 도시된 각각의 공정 후에 수행된 각각의 공정을 나타낸 단면도,
도 41은 본 발명의 제 5 실시예에 따른 반도체장치의 제조방법의 공정을 나타낸 단면도,
도 42 - 도 53은 도 41 내지 52에 도시된 각각의 공정 후에 수행된 각각의 공정을 나타낸 단면도,
도 54는 본 발명의 제 6 실시예에 따른 반도체장치의 제조방법의 공정을 나타낸 단면도,
도 55 - 도 65는 도 54 - 도 64에 도시된 각각의 공정 후에 수행된 각각의 공정을 나타낸 단면도,
도 66은 제 4 내지 제 6 실시예의 변형에 따른 열처리 프로세스의 공정을 나타낸 단면도,
도 67- 도 71은 도 66 - 도 70에 도시된 각각의 공정 후에 수행된 각각의 공정을 나타낸 단면도이다.
Claims (11)
- 서로 대향하는 제 1 주표면과 제 2 주표면을 갖는 제 1 도전형의 반도체 기판,상기 반도체 기판의 상기 제 1 주표면으로부터 제 1 깊이에서 불순물 농도가 최대인 제 1 도전형의 제 1 불순물로 형성되고, 상기 제 1 깊이에 대응하고 상기 제 1 주표면으로부터 이격된 영역에 형성된 제 1 도전형의 불순물 영역,상기 반도체 기판의 상기 제 1 주표면으로부터 상기 제 1 깊이보다 얕은 제 2 깊이에서 불순물 농도가 최대인 제 2 도전형의 제 2 불순물로 형성되고, 상기 제 2 깊이에 대응한 영역으로부터 상기 제 1 불순물 영역에 도달하도록 형성된 제 2 도전형의 제 2 불순물 영역,상기 반도체 기판의 상기 제 1 주표면에서 불순물 농도가 최대인 제 1 도전형의 제 3 불순물로 형성되고, 상기 제 1 주표면으로부터 소정 깊이로 형성되고 사이에 상기 제 2 불순물 영역이 있는 상기 제 1 불순물 영역으로부터 이격된 제 1 도전형의 제 3 불순물 영역,상기 제 3 불순물 영역, 제 2 불순물 영역 및 제 1 불순물 영역을 통해 연장되어 상기 반도체 기판의 제1 도전형의 영역에 도달하는 개구,상기 측벽에 노출된 상기 제 3 불순물 영역, 상기 제 2 불순물 영역 및 상기 제 1 불순물 영역을 덮도록 상기 개구의 측벽 상에 형성된 절연막,상기 절연막을 덮도록 상기 개구 내에 형성된 전극부 및상기 반도체 기판의 상기 제 2 주표면에 형성된 제 2 도전형의 영역을 구비한 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 불순물, 상기 제 2 불순물 및 상기 제 3 불순물의 조합된 불순물 농도 프로파일은, 상기 제 1 불순물, 상기 제 2 불순물 및 상기 제 3 불순물의 각각의 불순물 농도에 각각 대응한 제 1 상대적 최대값, 제 2 상대적 최대값 및 제 3 상대적 최대값을 갖고,상기 제 1 상대적 최대값은, 상기 깊이의 방향으로 상기 제 1 불순물의 최대 불순물 농도로부터 상기 최대 불순물 농도의 1/10까지의 범위에 있고,상기 제 2 상대적 최대값은, 상기 깊이의 방향으로 상기 제 2 불순물의 최대 불순물 농도로부터 상기 최대 불순물 농도의 1/10까지의 범위에 있는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 2 도전형의 영역은, 제 2 도전형 기판이고,상기 반도체 장치는, 상기 제 2 도전형 기판과 상기 제 1 도전형의 상기 반도체 기판 사이에 제 1 도전형의 층을 더 포함한 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 2 도전형의 상기 영역은, 상기 반도체 기판의 상기 제 2 주표면으로부터 소정의 깊이까지 연장되도록 형성되고,상기 반도체 장치는, 상기 반도체 기판의 제 2 도전형의 상기 영역과 제 1 도전형의 상기 영역 사이에, 상기 제 1 도전형의 또 다른 영역을 더 포함한 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 2 도전형의 상기 영역은, 상기 제 2 주표면으로부터 소정의 깊이까지 연장되도록 상기 반도체 기판의 상기 제 2 주표면의 소정의 영역에 형성되고,상기 반도체 장치는, 상기 제 2 주표면으로부터 상기 소정의 깊이까지 연장되고 상기 제 2 도전형의 상기 영역에 인접하도록 상기 반도체 기판의 상기 제 2 주표면 상에 형성된 제 1 도전형의 영역을 더 포함한 것을 특징으로 하는 반도체 장치.
- 서로 대향하는 제 1 주표면과 제 2 주표면을 갖는 제 1 도전형의 반도체 기판을 준비하는 공정과,제 1 도전형의 제 1 불순물을, 상기 반도체 기판의 제 1 주표면으로부터 제 1 깊이에서 불순물 농도가 최대이도록 상기 제 1 주표면으로부터 주입하는 제 1 주입공정과,제 2 도전형의 제 2 불순물을, 상기 제 1 주표면으로부터 제 1 깊이보다 얕은 제 2 깊이에서 불순물 농도가 최대이도록 상기 제 1 주표면으로부터 주입하는 제 2 주입공정과,제 1 도전형의 제 3 불순물을, 제 1 주표면에서 불순물 농도가 최대이도록 제 1 주표면으로부터 주입하는 제 3 주입공정과,제 1 도전형의 제 1 불순물 영역을, 상기 제 1 불순물의 열확산에 의해 상기 제 1 깊이에 대응한 영역에 형성하는 공정과,상기 제 2 깊이에 대응한 영역으로부터 연장되어 상기 제1 불순물 영역에 도달하는 제 2 도전형의 제 2 불순물 영역을, 상기 제2 불순물의 열확산으로 형성하는 공정과,상기 제 1 주표면으로부터 소정 깊이로 연장되고 사이에 상기 제 2 불순물 영역이 있는 상기 제 1 불순물 영역으로부터 이격된 제 1 도전형의 제 3 불순물 영역을, 상기 제 3 불순물의 열확산으로 형성하는 공정과,상기 제 3 불순물 영역, 상기 제 2 불순물 영역 및 상기 제 1 불순물 영역을 통해 연장되어, 상기 반도체 기판의 제1 도전형의 기판영역에 도달하도록 개구를 형성하는 공정과,각각 상기 제 3 불순물 영역, 상기 제 2 불순물 영역 및 상기 제 1 불순물 영역의 상기 개구의 내벽에 노출된 각각의 표면을 덮도록 상기 개구에 절연막을 형성하는 공정과,상기 절연막을 덮도록 전기도전층으로 상기 개구를 충전하여서 전극부를 형성하는 공정과,상기 반도체 기판의 상기 제 2 주표면에 제 2 도전형의 영역을 형성하는 공정을 포함한 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 6 항에 있어서,상기 제 1 불순물의 열확산을 상기 제 1 주입공정 후에 수행하고,상기 제 2 불순물의 열확산을 상기 제 2 주입공정 후에 수행하고,상기 제 3 불순물의 열확산을 상기 제 3 주입공정 후에 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 6 항에 있어서,상기 제 1 불순물의 열확산, 상기 제 2 불순물의 열확산 및 상기 제 3 불순물의 열확산을, 상기 제 1 주입공정, 상기 제 2 주입공정 및 상기 제 3 주입공정을 완료한 후 총괄적으로 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 6 항에 있어서,상기 반도체 기판을 준비하는 공정은,제 1 도전형의 층을, 상기 제 2 도전형의 영역으로서 제 2 도전형 기판의 주표면에 형성하는 공정과,제 1 도전형의 다른 층을, 상기 제 1 도전형의 상기 층 위에 제 1 도전형의 상기 반도체 기판으로서 형성하는 공정을 포함한 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 6 항에 있어서,상기 제 2 도전형의 상기 영역을 형성하는 공정에서는, 제 2 도전형의 제 4 불순물을 상기 반도체 기판의 상기 제 2 주표면에 주입하여서 제 2 도전형의 상기 영역을 형성하고,상기 반도체 장치의 제조방법은, 제 1 도전형의 제 5 불순물을 상기 반도체 기판의 상기 제 2 주표면에 주입함으로써, 제 2 도전형의 상기 영역을 접촉하고 상기 제 2 도전형의 상기 영역보다 깊은 위치에 위치되도록 제 1 도전형의 영역을 형성하는 공정을 더 포함한 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 6 항에 있어서,상기 제 2 도전형의 상기 영역을 형성하는 공정에서는, 제 2 도전형의 제 4 불순물을 상기 반도체 기판의 상기 제 2 주표면에 주입하여서 제 2 도전형의 상기 영역을 형성하고,상기 반도체 장치의 제조방법은, 제 1 도전형의 제 5 불순물을 상기 반도체 기판의 상기 제 2 주표면에 주입함으로써, 제 2 도전형의 상기 영역에 인접한 제 1 도전형의 영역을 형성하는 공정을 더 포함한 것을 특징으로 하는 반도체 장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2007-00036512 | 2007-02-16 | ||
| JP2007036512A JP5089191B2 (ja) | 2007-02-16 | 2007-02-16 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080076682A true KR20080076682A (ko) | 2008-08-20 |
| KR100934938B1 KR100934938B1 (ko) | 2010-01-06 |
Family
ID=39646165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070095101A KR100934938B1 (ko) | 2007-02-16 | 2007-09-19 | 반도체 장치 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7986003B2 (ko) |
| JP (1) | JP5089191B2 (ko) |
| KR (1) | KR100934938B1 (ko) |
| CN (1) | CN101246900B (ko) |
| DE (1) | DE102007043341B4 (ko) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544360B2 (ja) * | 2008-10-24 | 2010-09-15 | トヨタ自動車株式会社 | Ｉｇｂｔの製造方法 |
| WO2010143288A1 (ja) | 2009-06-11 | 2010-12-16 | トヨタ自動車株式会社 | 半導体装置 |
| JP2011023527A (ja) * | 2009-07-15 | 2011-02-03 | Toshiba Corp | 半導体装置 |
| JP5533202B2 (ja) * | 2010-04-30 | 2014-06-25 | 三菱電機株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
| JP5361808B2 (ja) * | 2010-06-23 | 2013-12-04 | 三菱電機株式会社 | 電力用半導体装置 |
| JP6270799B2 (ja) * | 2011-05-16 | 2018-01-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN102956479B (zh) * | 2011-08-24 | 2015-06-24 | 大中积体电路股份有限公司 | 绝缘栅双极晶体管结构及其制作方法 |
| RU2571175C2 (ru) | 2011-09-28 | 2015-12-20 | Тойота Дзидося Кабусики Кайся | Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления |
| WO2013121519A1 (ja) * | 2012-02-14 | 2013-08-22 | トヨタ自動車株式会社 | Ｉｇｂｔ、及び、ｉｇｂｔの製造方法 |
| CN103579296B (zh) * | 2012-08-06 | 2016-09-07 | 三垦电气株式会社 | 半导体装置及其制造方法 |
| KR101388706B1 (ko) | 2012-08-30 | 2014-04-24 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조방법 |
| US9245986B2 (en) | 2012-11-29 | 2016-01-26 | Samsung Electro-Mechanics Co., Ltd. | Power semiconductor device and method of manufacturing the same |
| US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| US9666663B2 (en) | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| JP2015046502A (ja) * | 2013-08-28 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9076838B2 (en) | 2013-09-13 | 2015-07-07 | Infineon Technologies Ag | Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing |
| US9385228B2 (en) | 2013-11-27 | 2016-07-05 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| US9105679B2 (en) | 2013-11-27 | 2015-08-11 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier regions |
| US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
| DE102014119543B4 (de) | 2014-12-23 | 2018-10-11 | Infineon Technologies Ag | Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul |
| JP6844138B2 (ja) * | 2015-09-16 | 2021-03-17 | 富士電機株式会社 | 半導体装置および製造方法 |
| JP6604430B2 (ja) | 2016-03-10 | 2019-11-13 | 富士電機株式会社 | 半導体装置 |
| EP3443595B1 (en) * | 2016-04-11 | 2020-10-07 | ABB Power Grids Switzerland AG | Insulated gate power semiconductor device and method for manufacturing such a device |
| WO2018016543A1 (ja) | 2016-07-19 | 2018-01-25 | 富士電機株式会社 | 半導体装置 |
| JP6702423B2 (ja) | 2016-08-12 | 2020-06-03 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN108604602B (zh) | 2016-08-12 | 2021-06-15 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN106057879A (zh) * | 2016-08-16 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | Igbt器件及其制造方法 |
| CN107958906B (zh) * | 2016-10-14 | 2023-06-23 | 富士电机株式会社 | 半导体装置 |
| CN109075202B (zh) | 2016-11-17 | 2021-08-31 | 富士电机株式会社 | 半导体装置 |
| EP3324443B1 (en) | 2016-11-17 | 2019-09-11 | Fuji Electric Co., Ltd. | Semiconductor device |
| WO2018105744A1 (ja) | 2016-12-08 | 2018-06-14 | 富士電機株式会社 | 半導体装置 |
| WO2018105729A1 (ja) | 2016-12-08 | 2018-06-14 | 富士電機株式会社 | 半導体装置 |
| JP6708269B2 (ja) | 2017-02-13 | 2020-06-10 | 富士電機株式会社 | 半導体装置 |
| JP6645594B2 (ja) | 2017-02-15 | 2020-02-14 | 富士電機株式会社 | 半導体装置 |
| JP2018190838A (ja) * | 2017-05-08 | 2018-11-29 | トヨタ自動車株式会社 | ダイオード |
| CN109891595B (zh) | 2017-05-31 | 2022-05-24 | 富士电机株式会社 | 半导体装置 |
| US10388726B2 (en) * | 2017-10-24 | 2019-08-20 | Semiconductor Components Industries, Llc | Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof |
| US10847617B2 (en) | 2017-12-14 | 2020-11-24 | Fuji Electric Co., Ltd. | Semiconductor device |
| WO2019142706A1 (ja) | 2018-01-17 | 2019-07-25 | 富士電機株式会社 | 半導体装置 |
| JP7143085B2 (ja) * | 2018-01-31 | 2022-09-28 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
| JP2019160877A (ja) * | 2018-03-08 | 2019-09-19 | トヨタ自動車株式会社 | 半導体装置 |
| JP2019186311A (ja) | 2018-04-04 | 2019-10-24 | 富士電機株式会社 | 半導体装置 |
| CN110416073A (zh) * | 2018-04-28 | 2019-11-05 | 上海先进半导体制造股份有限公司 | Igbt和其制造方法 |
| CN113396481A (zh) * | 2019-02-04 | 2021-09-14 | 住友电气工业株式会社 | 碳化硅半导体器件 |
| JP7264263B2 (ja) | 2019-09-13 | 2023-04-25 | 富士電機株式会社 | 半導体装置 |
| US11996452B2 (en) | 2020-01-17 | 2024-05-28 | Fuji Electric Co., Ltd. | Semiconductor device including an IGBT with reduced variation in threshold voltage |
| JP2021197525A (ja) | 2020-06-18 | 2021-12-27 | ミツミ電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2918399B2 (ja) * | 1992-08-05 | 1999-07-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US6001678A (en) | 1995-03-14 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| US6768168B1 (en) | 1995-03-14 | 2004-07-27 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device with low on voltage and manufacturing method thereof |
| JP3288218B2 (ja) | 1995-03-14 | 2002-06-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| US5751024A (en) | 1995-03-14 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| JPH09121052A (ja) | 1995-08-21 | 1997-05-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US6040599A (en) * | 1996-03-12 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Insulated trench semiconductor device with particular layer structure |
| JP3523056B2 (ja) * | 1998-03-23 | 2004-04-26 | 株式会社東芝 | 半導体装置 |
| JP4164962B2 (ja) * | 1999-10-08 | 2008-10-15 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP3358611B2 (ja) * | 2000-01-19 | 2002-12-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
| JP3906076B2 (ja) * | 2001-01-31 | 2007-04-18 | 株式会社東芝 | 半導体装置 |
| JP4823435B2 (ja) | 2001-05-29 | 2011-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP4090747B2 (ja) | 2002-01-31 | 2008-05-28 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| JP4048856B2 (ja) | 2002-06-04 | 2008-02-20 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP3954541B2 (ja) | 2003-08-05 | 2007-08-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4799829B2 (ja) | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
| JP4575713B2 (ja) | 2004-05-31 | 2010-11-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| JP4440188B2 (ja) | 2005-01-19 | 2010-03-24 | パナソニック株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-02-16 JP JP2007036512A patent/JP5089191B2/ja active Active
- 2007-07-26 US US11/828,616 patent/US7986003B2/en active Active
- 2007-09-12 DE DE102007043341A patent/DE102007043341B4/de active Active
- 2007-09-19 KR KR1020070095101A patent/KR100934938B1/ko active IP Right Grant
- 2007-09-28 CN CN2007101613065A patent/CN101246900B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7986003B2 (en) | 2011-07-26 |
| CN101246900A (zh) | 2008-08-20 |
| JP2008205015A (ja) | 2008-09-04 |
| DE102007043341B4 (de) | 2013-07-11 |
| DE102007043341A1 (de) | 2008-08-28 |
| CN101246900B (zh) | 2010-06-09 |
| JP5089191B2 (ja) | 2012-12-05 |
| KR100934938B1 (ko) | 2010-01-06 |
| US20080197379A1 (en) | 2008-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100934938B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7880200B2 (en) | Semiconductor device including a free wheeling diode | |
| US8124533B2 (en) | Method of manufacturing power semiconductor device | |
| US6946705B2 (en) | Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device | |
| EP2215659B1 (en) | Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method | |
| US7511336B2 (en) | Vertical trench transistor | |
| US7629665B2 (en) | Semiconductor component with a channel stop zone | |
| CN108604602A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2007134625A (ja) | 半導体装置およびその製造方法 | |
| WO2008069145A1 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| KR20080035942A (ko) | 반도체장치 및 그 제조방법 | |
| CN103329268A (zh) | 半导体器件及制造其的方法 | |
| US20050116284A1 (en) | Semiconductor devices | |
| US9006062B2 (en) | Method of manufacturing a semiconductor device including an edge area | |
| CN112673466B (zh) | 半导体装置 | |
| US20230037409A1 (en) | Semiconductor device | |
| KR20210118279A (ko) | 1,200 v급 트렌치 실리콘 igbt | |
| US10121850B2 (en) | Power semiconductor device and method of fabricating the same | |
| US9905681B2 (en) | Power semiconductor device and method of fabricating the same | |
| JP2014056881A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201608719A (zh) | 半導體裝置 | |
| GB2589543A (en) | Method for forming a low injection P-type contact region and power semiconductor devices with the same | |
| CN117199110A (zh) | 半导体装置 | |
| CN117393560A (zh) | 半导体装置 | |
| CN114144890A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131210 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171114 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 11 |