CN108604602B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN108604602B
CN108604602B CN201780008076.0A CN201780008076A CN108604602B CN 108604602 B CN108604602 B CN 108604602B CN 201780008076 A CN201780008076 A CN 201780008076A CN 108604602 B CN108604602 B CN 108604602B
Authority
CN
China
Prior art keywords
region
semiconductor substrate
base region
conductivity type
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780008076.0A
Other languages
English (en)
Other versions
CN108604602A (zh
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN108604602A publication Critical patent/CN108604602A/zh
Application granted granted Critical
Publication of CN108604602B publication Critical patent/CN108604602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体装置，其具备：半导体基板；第1导电型的发射区，其设置于半导体基板的内部；第2导电型的基区，其在半导体基板的内部，设置于发射区的下方；第1导电型的积累区，其在半导体基板的内部，设置于比基区更靠下方的位置，且包含氢作为杂质；以及沟槽部，其从半导体基板的上表面贯通发射区、基区以及积蓄区域而设置。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
以往，在绝缘栅双极型晶体管(IGBT)等半导体装置中，已知有将积累载流子的积累区形成于p型基区的下方的结构(例如，参照专利文献1和2)。通过积累载流子，减少半导体装置的通态电压。
专利文献1：日本特开2007-311627号公报
专利文献2：日本特开2014-7254号公报
发明内容
技术问题
如果注入磷等杂质而在比较深的位置形成积累区，则积累区在半导体基板的深度方向上的位置及宽度易于产生偏差。如果在积累区的位置及宽度产生偏差，则会对基区的掺杂浓度分布带来影响，有导致半导体装置的阈值变动的情况。
技术方案
在本发明的第一方式中，提供具备半导体基板的半导体装置。半导体装置可以具备设置于半导体基板的内部的第1导电型的发射区。半导体装置可以在半导体基板的内部具备设置于发射区的下方的第2导电型的基区。半导体装置可以在半导体基板的内部具备设置于比基区更靠下方的位置，且包含氢作为杂质的第1导电型的积累区。半导体装置可以具备从半导体基板的上表面贯通发射区、基区以及积累区而设置的沟槽部。
基区可以包含氢。半导体基板的深度方向上的氢的浓度分布可以在基区以及积累区这两区具有峰。
位于积累区的氢浓度分布的峰值可以比位于基区的氢浓度分布的峰值高。在半导体基板的深度方向上，基区的掺杂浓度分布的峰位置和基区的氢浓度分布的峰位置可以一致。
与位于基区的掺杂浓度分布的峰值相比，位于基区的氢浓度分布的峰值可以更大。半导体装置可以在半导体基板的内部具备设置于比积累区更靠下方的位置，掺杂浓度比发射区的掺杂浓度低的第1导电型的漂移区。位于基区的氢浓度分布的峰值可以比漂移区的掺杂浓度高。
半导体装置可以在半导体基板的内部，在基区与积累区之间，具备掺杂浓度比积累区的掺杂浓度低的中间区。半导体装置可以在半导体基板的上表面具备以覆盖上述沟槽部的方式设置的层间绝缘膜。半导体装置可以具备设置于层间绝缘膜的整个上表面的势垒金属，该层间绝缘膜位于沟槽部的上方。
在本发明的第二方式中，提供半导体装置的制造方法。制造方法可以在半导体基板的上表面侧，具备杂质区形成步骤，形成第1导电型的发射区以及设置于发射区的下方的第2导电型的基区。制造方法可以具备质子注入步骤，从半导体基板的上表面注入质子而形成设置于比基区更靠下方的位置，且包含氢作为杂质的第1导电型的积累区。
制造方法可以在杂质区形成步骤与质子注入步骤之间，具备沟槽形成步骤，形成从半导体基板的上表面贯通发射区和基区的沟槽部。制造方法可以在杂质区形成步骤与质子注入步骤之间，具备层间绝缘膜形成步骤，在半导体基板的上表面以覆盖沟槽部的方式形成层间绝缘膜。制造方法可以在杂质区形成步骤与质子注入步骤之间，具备势垒金属形成步骤，在位于沟槽部的上方的层间绝缘膜的整个上表面形成势垒金属。
上述的发明内容并未列举出本发明的所有必要特征。另外，这些特征组的子组合也能够构成发明。
附图说明
图1是部分地表示本发明的实施方式的半导体装置100的上表面的图。
图2是表示图1的a-a’截面的一个例子的图。
图3是表示图2的c-c’截面的杂质和氢的浓度分布的一个例子的图。
图4是表示图2的c-c’截面的杂质和氢的浓度分布的其他的例子的图。
图5是表示图1的a-a’截面的另一个例子的图。
图6是表示图5的c-c’截面的杂质及氢的浓度分布的一个例子的图。
图7是表示图1的a-a’截面的另一个例子的图。
图8是表示图1的a-a’截面的另一个例子的图。
图9是部分地表示半导体基板10的上表面附近的截面的图。
图10是表示半导体装置100的制造方法的一个例子的流程图。
符号说明
10：半导体基板，11：阱区，12：发射区，14：基区，15：接触区，16：积累区，17：中间区，18：漂移区，19：高浓度区，20：缓冲区，21：连接部，22：集电区，24：集电极，25：连接部，26，28：接触孔，30：虚设沟槽部，32：虚设绝缘膜，34：虚设导电部，36：寿命控制体，38：层间绝缘膜，40：栅沟槽部，42：栅绝缘膜，44：栅导电部，48：栅通路，49：接触孔，50：栅金属层，52：发射电极，54：接触孔，60：绝缘沟槽部，62：势垒金属，70：晶体管部，80：二极管部，82：阴极区，100：半导体装置
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并不限定权利要求涉及的发明。另外，实施方式中说明的特征的组合的全部并不一定都是发明的解决方案所必须的。
在本说明书中将与半导体基板的深度方向平行的方向的一侧称为“上”，将另一侧称为“下”。将基板、层或者其他的部件的2个主面中的一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限定于重力方向。在各实施例中，示出了将第1导电型设为n型，将第2导电型设为p型的例子，但基板、层、区域等的导电型也可以是分别相反的极性。
图1是部分地表示本发明的实施方式的半导体装置100的上表面的图。本例的半导体装置100是具有晶体管部70和二极管部80的半导体晶片，晶体管部70包括IGBT等晶体管，二极管部80包括FWD(Free Wheeling Diode，续流二极管)等二极管。二极管部80以与晶体管部70邻接的方式形成于半导体基板的上表面。图1中示出了芯片端部周边的芯片上表面，省略其他的区域。
另外，图1中示出了位于半导体装置100的半导体基板的有源区，但半导体装置100还可以包围有源区而具有边缘终端结构部。有源区是指在将半导体装置100控制为导通状态的情况下有电流流通的区域。边缘终端结构部缓和半导体基板的上表面侧的电场集中。边缘终端结构部具有例如保护环、场板、降低表面电场结构(RESURF)以及将这些组合而成的结构。
本例的半导体装置100具备形成于半导体基板的上表面侧的内部的栅沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。另外，本例的半导体装置100具备设置于半导体基板的上表面的上方的发射电极52及栅金属层50。发射电极52以及栅金属层50以相互分开的方式设置。栅沟槽部40及虚设沟槽部30为沟槽部的一个例子。
在发射电极52及栅金属层50与半导体基板的上表面之间形成有层间绝缘膜，但图1中省略。在本例的层间绝缘膜，以贯通该层间绝缘膜的方式形成有接触孔26、接触孔28、接触孔49以及接触孔54。
发射电极52通过接触孔54与位于半导体基板的上表面的发射区12、接触区15以及基区14接触。另外，发射电极52通过接触孔26以及接触孔28，与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间，可以设置有由掺杂了杂质的多晶硅等的具有导电性的材料形成的连接部21及连接部25。连接部21和连接部25形成于半导体基板的上表面。连接部21以及连接部25与半导体基板之间由氧化膜等的绝缘膜绝缘。
栅金属层50通过接触孔49与栅通路48接触。栅通路48由掺杂了杂质的多晶硅等形成。栅通路48在半导体基板的上表面，与栅沟槽部40内的栅导电部连接。栅通路48不与虚设沟槽部30内的虚设导电部连接。本例的栅通路48从接触孔49的下方形成到栅沟槽部40的前端部。栅通路48与半导体基板之间由氧化膜等的绝缘膜绝缘。在栅沟槽部40的前端部，栅导电部在半导体基板的上表面露出，并与栅通路48接触。
发射电极52及栅金属层50由包含金属的材料形成。例如，各电极的至少一部分的区域由铝或者铝-硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛和/或钛化合物等形成的势垒金属，在接触孔内具有由钨等形成的芯棒。
1个以上的栅沟槽部40及1个以上的虚设沟槽部30在晶体管部70的区域沿着预定的排列方向以预定的间隔排列。可以在晶体管部70沿着排列方向交替地形成有1个以上的栅沟槽部40和1个以上的虚设沟槽部30。
本例的栅沟槽部40可以具有沿着与排列方向垂直的延伸方向而延伸的2个延伸部分和连接2个延伸部分的连接部分。连接部分的至少一部分优选形成为曲线状。通过连接栅沟槽部40的2个延伸部分的端部，从而能够缓和延伸部分的端部上的电场集中。栅通路48可以在栅沟槽部40的连接部分，与栅导电部连接。
本例的虚设沟槽部30设置于栅沟槽部40的各个延伸部分之间。这些虚设沟槽部30可以具有在延伸方向上延伸的直线形状。
应予说明，在晶体管部70的与二极管部80的边界，可以连续地排列有多个虚设沟槽部30。形成于边界部分的虚设沟槽部30也可以具有延伸部分和连接部分。具有连接部分的虚设沟槽部30和直线形状的虚设沟槽部30的延伸方向上的长度可以相同。
在晶体管部70的与二极管部80的边界处连续地排列的虚设沟槽部30的个数可以比在与二极管部80分开的晶体管部70的内侧连续排列的虚设沟槽部30的个数多。应予说明，沟槽部的个数是指沿排列方向排列的沟槽部的延伸部分的个数。
在图1的例子中，在晶体管部70的与二极管部80的边界，2条虚设沟槽部30连续地排列。与此相对，在晶体管部70的内侧，栅沟槽部40以及虚设沟槽部30每条交替地排列。
发射电极52形成于栅沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。阱区11从有源区的设置有栅金属层50的一侧的端部以预定的范围形成。阱区11的扩散深度可以比栅沟槽部40以及虚设沟槽部30的深度深。栅沟槽部40以及虚设沟槽部30的栅金属层50侧的一部分的区域形成于阱区11。虚设沟槽部30的延伸方向的一端的底部可以被阱区11覆盖。
在夹于各沟槽部之间的台面部，形成有基区14。基区14是掺杂浓度比阱区11低的第2导电型。本例的基区14是P-型。阱区是第2导电型，且为P+型。
在台面部的基区14的上表面，形成有掺杂浓度比基区14高的第2导电型的接触区15。本例的接触区15是P+型。另外，在晶体管部70，在接触区15的上表面的一部分，选择性地形成有掺杂浓度比半导体基板高的第1导电型的发射区12。本例的发射区12是N+型。
接触区15和发射区12分别从相邻的一个沟槽部形成到另一个沟槽部。晶体管部70的1个以上的接触区15以及1个以上的发射区12以沿着沟槽部的延伸方向交替地在台面部的上表面露出的方式形成。
在其他的例子中，在晶体管部70的台面部，接触区15以及发射区12可以沿着延伸方向形成为带状。例如在与沟槽部邻接的区域形成有发射区12，在夹于发射区12之间的区域形成有接触区15。
在二极管部80的台面部，不形成发射区12。另外，在二极管部80的台面部，在与晶体管部70的至少一个接触区15对置的区域形成有接触区15。应予说明，在将与晶体管部70邻接的二极管部80的台面部投影到半导体基板的下表面的位置，也可以形成有阴极区82，晶体管部70的集电区22也可以延伸地形成。
在晶体管部70，接触孔54形成于接触区15以及发射区12的各区域的上方。接触孔54不形成于与基区14及阱区11对应的区域。
在二极管部80，接触孔54形成于接触区15和基区14的上方。本例的接触孔54不形成于二极管部80的台面部的多个基区14中的最靠近栅金属层50的基区14。在本例中晶体管部70的接触孔54与二极管部80的接触孔54在各沟槽部的延伸方向上具有相同的长度。
图2是表示图1的a-a’截面的一个例子的图。本例的半导体装置100在该截面具有半导体基板10、层间绝缘膜38、发射电极52以及集电极24。发射电极52形成于半导体基板10和层间绝缘膜38的上表面。
集电极24形成于半导体基板10的下表面。发射电极52和集电极24由金属等的导电材料形成。在本说明书中，将连结发射电极52和集电极24的方向称为深度方向。
半导体基板10可以是硅基板，可以是碳化硅基板，也可以是氮化镓等的氮化物半导体基板等。本例的半导体基板10是硅基板。在半导体基板10的上表面侧，形成有P-型的基区14。
在该截面，在晶体管部70的上表面侧，从半导体基板10的上表面侧依次形成N+型的发射区12、P-型的基区14以及N+型的积累区16。
在该截面，在二极管部80的上表面侧，形成有P-型的基区14。在二极管部80，不形成积累区16。另外，在与晶体管部70邻接的台面部的上表面，形成有接触区15。
在晶体管部70，在积累区16的下表面形成有N-型的漂移区18。通过在漂移区18与基区14之间，设置浓度比漂移区18高的积累区16，从而能够提高载流子注入促进效果(IE效果)而减少通态电压。
积累区16形成于晶体管部70的各台面部。积累区16可以以覆盖各台面部的基区14的整个下表面的方式设置。在二极管部80，在基区14的下表面，形成有漂移区18。在晶体管部70及二极管部80这两者，在漂移区18的下表面均形成有N+型的缓冲区20。
缓冲区20形成于漂移区18的下表面侧。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场中止层发挥功能。
在晶体管部70，在缓冲区20的下表面，形成有P+型的集电区22。在二极管部80，在缓冲区20的下表面，形成有N+型的阴极区82。
在半导体基板10的上表面侧，形成有1个以上的栅沟槽部40及1个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面贯通基区14而到达漂移区18。在设置有发射区12、接触区15以及积累区16中的至少一个的区域，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通杂质区的情况不限于按照先形成杂质区后形成沟槽部的顺序进行制造。在形成了沟槽部之后，在沟槽部之间形成杂质区也包含于沟槽部贯通杂质区的情况。
栅沟槽部40具有形成于半导体基板10的上表面侧的栅沟槽、栅绝缘膜42以及栅导电部44。栅绝缘膜42以覆盖栅沟槽的内壁的方式形成。栅绝缘膜42可以使栅沟槽的内壁的半导体氧化或者氮化而形成。栅导电部44在栅沟槽的内部形成于比栅绝缘膜42更靠内侧的位置。换言之，栅绝缘膜42将栅导电部44与半导体基板10绝缘。栅导电部44由多晶硅等导电材料形成。
栅导电部44包含在排列方向上至少与邻接的基区14对置的区域。该截面处的栅沟槽部40在半导体基板10的上表面被层间绝缘膜38覆盖。如果在栅导电部44施加预定的电压，则在基区14中与栅沟槽相接的界面的表层形成有沟道。
虚设沟槽部30可以在该截面，具有与栅沟槽部40相同的结构。虚设沟槽部30具有形成于半导体基板10的上表面侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式形成。虚设导电部34形成于虚设沟槽的内部，且形成于比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅导电部44相同的材料形成。例如虚设导电部34由多晶硅等的导电材料形成。虚设导电部34可以在深度方向上具有与栅导电部44相同的长度。该截面处的虚设沟槽部30在半导体基板10的上表面被层间绝缘膜38覆盖。
积累区16包含氢作为杂质。作为杂质的氢是指进行了施主化的氢。在积累区16，可以包含氢以外的杂质。但是，包含于积累区16的杂质中的最高浓度的杂质是氢。
积累区16可以通过从半导体基板10的上表面或者下表面注入质子(氢离子)来活性化而形成。质子可以容易地注入到与磷离子等相比深的位置，注入位置的偏差也小。因此，包含氢作为杂质的积累区16可以精度良好地控制针对基区14的相对位置以及深度方向上的宽度，能够抑制半导体装置100的阈值的变动。发射区12可以包含磷作为杂质。发射区12还可以包含浓度比磷低的氢。
积累区16可以仅形成于晶体管部70，也可以形成于晶体管部70和二极管部80这两者。本例中仅形成于晶体管部70。应予说明，在图2中，以虚线表示形成于二极管部80的情况下的积累区16。如果积累区16也形成于二极管部80，则在二极管部进行导通动作时，能够抑制少数载流子从基区14被过度地注入。
可以在二极管部80的虚设沟槽部30下表面侧，在比漂移区18的深度方向的中心更靠上面侧的位置，导入寿命控制体36。寿命控制体36可以在比由质子注入而导入的氢的峰浓度的位置更靠下面侧的位置，具备峰浓度。寿命控制体36是再结合中心，可以是晶体缺陷、空穴、复合空穴、这些和构成半导体基板的元素的复合缺陷、位错、氦、氖等稀有气体元素、铂等金属元素等。利用寿命控制体36，在二极管部80、以及二极管部80与晶体管部70的边界附近，降低载流子的寿命。由此，除了改善二极管部80的反向恢复特性之外，还能够抑制边界附近的载流子的集中而改善关断击穿、反向恢复击穿、短路击穿等击穿耐量。
寿命控制体36可以从二极管部80向晶体管部70延伸。寿命控制体36的晶体管部70一侧的端部的位置可以位于比集电区22和阴极区82之间的边界更靠晶体管部70的内部的位置。另外，寿命控制体36可以形成于虚设沟槽部30的下部。寿命控制体36可以不形成于栅沟槽部40的下部。
图3是表示图2的c-c’截面的杂质及氢的浓度分布的一个例子的图。图3中示出从晶体管部70的发射区12到漂移区18的上端为止的浓度分布。如图3所示，表示杂质或者氢的浓度的图的纵轴是对数轴。纵轴的一个刻度表示10倍。
在本说明书中，掺杂浓度是指进行了施主化或者受主化的杂质的浓度。图3所示的掺杂浓度与施主和受主的浓度差对应。另外，在本说明书中氢浓度不仅包括进行了施主化的氢，还包含没有进行施主化的氢的浓度。
积累区16具有注入到半导体基板10的氢中的以预定的施主化率进行了施主化的氢作为杂质。作为一个例子，氢的施主化率为0.1％～10％的程度。因此，将相对于积累区16应具有的掺杂浓度为10倍以上且1000倍以下的程度的浓度的氢注入到积累区16。积累区16的掺杂浓度及氢浓度的值可以使用峰值Dc及Dh。
在深度方向上，将积累区16的掺杂浓度分布的峰位置设为Pc，将氢浓度分布的峰位置设为Ph。本例的积累区16由于具有施主化的氢作为杂质，所以峰位置Pc及峰位置Ph大体一致。
另外，在基区14也可以包含氢。包含于基区14的氢可以不进行施主化。通过被注入到基区14的氢(或者质子)，能够使基区14的缺陷封端，使缺陷恢复。
包含于基区14的氢的浓度在氢在以预定的施主化率进行了施主化的情况下，是不是基区14的导电型反转的程度。本例的深度方向上的氢浓度分布从峰位置Ph到半导体基板10的上表面缓缓地减少。基区14的掺杂浓度的峰位置Pb处的氢浓度可以比基区14的掺杂浓度的峰值Db低。本例的该氢浓度是掺杂浓度的峰值Db的10％以下。
应予说明，寿命控制体36的浓度的峰位置可以位于与氢浓度的峰位置(Ph)不重叠的位置。寿命控制体36中的特别是包含空穴的点缺陷等由于存在悬挂键以氢封端而寿命变长的情况，所以能够通过移动峰位置而抑制封端效果。寿命控制体36的浓度的峰位置也可以是不与积累区的峰位置Pc重叠的位置。
图4是表示图2的c-c’截面的杂质及氢的浓度分布的另一个例子的图。本例中，深度方向上的氢浓度分布在基区14及积累区16这两区具有峰。积累区16的氢浓度分布与图3所示的积累区16的氢浓度分布相同。本例中，相对于半导体基板10，以深度不同的2个飞程注入质子而形成氢浓度分布的2个峰。
在本例中，积累区16的氢浓度分布的峰值Dh2比基区14的氢浓度分布的峰值Dh1高。由此，能够在抑制基区14的导电型反转为n型的同时，对积累区16实现比较高的掺杂浓度。但是，以不使基区14的导电型反转为n型作为条件，基区14的氢浓度分布的峰值Dh1可以比积累区16的氢浓度分布的峰值Dh2高。
另外，在深度方向上，基区14的掺杂浓度的峰位置Pb与基区14的氢浓度分布的峰位置Ph1可以一致。由于在基区14的掺杂浓度的峰位置Pb形成了比较多的缺陷，所以通过在该位置配置氢浓度分布的峰，能够使基区14的缺陷高效地恢复。应予说明，峰位置Ph1及Pb也可以在深度方向上具有±0.1μm以下的程度的误差。
另外，基区14的氢浓度分布的峰值Dh1比漂移区18的掺杂浓度Dd高。漂移区18的掺杂浓度Dd可以为漂移区18的掺杂浓度的平均值。通过使基区14的氢浓度比较高，能够使基区14的大多缺陷恢复。
另外，与基区14的掺杂浓度分布的峰值Db相比，基区14的氢浓度分布的峰值Dh1可以更大。通过进一步提高氢浓度，能够使更多的缺陷恢复。这里，氢浓度的峰值Dh1是不使基区14的导电型反转为n型的程度的大小。作为一个例子，氢浓度的峰值Dh1可以比掺杂浓度的峰值Db的10倍小，可以比5倍小，也可以比2倍小。或者，与基区14的掺杂浓度分布的峰值Db相比，基区14的氢浓度分布的峰值Dh1可以更小。
另外，基区14的氢浓度分布的峰的宽度可以比基区14的掺杂浓度分布的峰的宽度小。浓度分布的峰的宽度是指例如浓度为峰值的1/10以上的深度方向上的宽度。换言之，基区14的氢浓度分布的峰可以比基区14的掺杂浓度分布的峰陡峭。
应予说明，基区14与积累区16的pn结附近的掺杂浓度如虚线表示那样可以比漂移区18的掺杂浓度高。另外，积累区16的基区14侧的掺杂浓度分布可以以比积累区16的峰浓度低的浓度在深度方向上具备预定的宽度。在该情况下，可以具备浓度梯度变小的弯曲(kink)。由此，能够抑制基区14与积累区16的pn结附近的电场强度增大。
图5是表示图1的a-a’截面的另一个例子的图。本例的半导体装置100在基区14与积累区16之间，具有掺杂浓度比积累区16低的中间区17。中间区17的导电型与积累区16相同。
图6是表示图5的c-c’截面的杂质及氢的浓度分布的一个例子的图。本例中，将在基区14的下端与积累区16的掺杂浓度的峰位置Pc之间，掺杂浓度比漂移区18的掺杂浓度Dd的10倍小的区域称为中间区17。中间区17的掺杂浓度可以与漂移区18的掺杂浓度Dd相同。另外，中间区17的掺杂浓度可以比漂移区18的掺杂浓度Dd大。
例如中间区17能够以在基区14与积累区16之间残留漂移区18的方式，通过将质子注入到与基区14分开的位置而形成。质子能够容易地注入到半导体基板10的较深的位置。因此，在半导体基板10的较深的位置能够容易地形成具有氢作为杂质的积累区16。
如果由于制造偏差等而使积累区16的深度位置向基区14侧偏移，则半导体装置100的阈值电压变动。与此相对地，由于设置中间区17，因此即使积累区16的深度位置向基区14侧偏移，也能够抑制阈值电压的变动。
应予说明，基区14与积累区16的pn结附近的掺杂浓度如虚线所示可以比漂移区18的掺杂浓度高。另外，积累区16的基区14侧的掺杂浓度分布可以以比积累区16的峰浓度低的浓度沿深度方向具备预定的宽度。在该情况下，可以具备浓度梯度变小的弯曲。由此，能够抑制在基区14与积累区16的pn结附近的电场强度增大。
图7是表示图1的a-a’截面的另一个例子的图。本例的虚设沟槽部30形成至比栅沟槽部40深的位置。另外，本例的半导体装置100在2个虚设沟槽部30之间，具有形成于比栅沟槽部40的下端更靠下侧的高浓度区19。
高浓度区19是掺杂浓度比漂移区18高的N+型的区域。高浓度区19可以具有与积累区16相同的掺杂浓度的峰值，也可以具有掺杂浓度比积累区16高的掺杂浓度的峰值。
高浓度区19包含氢作为杂质。高浓度区19可以与积累区16同样地通过将质子注入及活性化而形成。通过利用质子注入形成高浓度区19，能够在导体基板10的较深的位置形成高浓度区19。在深度方向上中间区17的宽度可以比积累区16的宽度小。
在高浓度区19与积累区16之间，残留有漂移区18。在基区14与积累区16之间，可以设置也可以不设置中间区17。
通过图7所示的结构，能够缓和栅沟槽部40的下端的电场集中。另外，能够提高载流子积蓄效果。
图8是表示图1的a-a’截面的另一个例子的图。本例的半导体装置100代替虚设沟槽部30而具有绝缘沟槽部60。绝缘沟槽部60在沟槽内填充绝缘材料来代替虚设沟槽部30的虚设绝缘膜32和虚设导电部34。
其他的结构与图1～图7中说明的任一个半导体装置100的结构相同。图8中利用绝缘沟槽部60代替图7所示的半导体装置100中的虚设沟槽部30。
图9是部分地表示半导体基板10的上表面附近的截面的图。本例的半导体装置100还具备势垒金属62。作为一个例子，势垒金属62包含钛。势垒金属62可以是氮化钛膜与钛膜的层叠膜。势垒金属62形成为覆盖在露出于半导体基板10的表面的发射区12和设置于各沟槽部的上方的层间绝缘膜38的整个上表面。
出于使外部空气中的氢进入半导体基板10的内部而使缺陷恢复的目的，存在部分地除去层间绝缘膜38上的势垒金属62的情况。与此相对地，在半导体装置100中，在积累区16和基区14有目的地注入氢。因此，无需获取外部空气中的氢，能够利用势垒金属62覆盖层间绝缘膜38的整个上表面。
通过这样的结构，能够防止来自密封半导体装置100的模塑树脂的离子或者来自形成在发射电极52上的镀层的离子等进入半导体基板10或者层间绝缘膜38的内部。因此，能够抑制半导体装置100的特性变动。
图10是表示半导体装置100的制造方法的一个例子的流程图。首先，在工序S1200中，形成半导体装置100的上表面侧的结构。在工序S1200中，包含形成发射区12和基区14的杂质区形成步骤。另外，工序S1200中，在杂质区形成步骤之后包含形成各沟槽部的沟槽形成步骤。另外，在工序S1200中，包含形成覆盖各沟槽部的层间绝缘膜38的层间绝缘膜形成步骤。
接着，在工序S1202中，在半导体基板10以及层间绝缘膜38的整个上表面形成势垒金属62。接着，在工序S1204中，从半导体基板10的上表面侧注入质子而形成积累区16。作为一例，形成积累区16的情况下的质子的掺杂量为1.0×1015/cm2以上。已注入的质子的一部分被施主化而形成积累区16。在工序S1204中，也可以将质子注入到基区14。另外，在工序S1204中，也可以从半导体基板10的下表面侧注入质子。可以在注入质子之后，以350℃～450℃的程度的温度进行热处理而使质子活性化。
通过在形成势垒金属62之后从半导体基板10的上表面侧注入质子，从而能够抑制质子或者氢从半导体基板10的上表面侧逸出。因此，能够使氢易于存留在设置于从半导体基板10的上表面起算较浅的位置的基区14，使缺陷恢复。
接着，在工序S1206中，形成发射电极52。发射电极52的形成温度是350℃～450℃的程度。也可以省略质子注入后的热处理而在形成发射电极52时使质子活性化。应予说明，工序S1204以及工序S1206的顺序可以更换。通过在形成了发射电极52之后注入质子，从而能够进一步抑制质子从半导体基板10的上表面逸出。另外，也可以在形成了发射电极52之后，对半导体基板10照射电子束，调整载流子寿命。
接着，在工序S1208中，研磨半导体基板10的下表面侧而调整半导体基板10的厚度。半导体基板10的厚度根据半导体装置100应具有的耐压而设定。
接着，在工序S1210中，形成半导体装置100的下表面侧的结构。下面侧的构造是指例如集电区22和阴极区82。接下来，在工序S1212中，从半导体基板10的下表面侧注入质子，形成缓冲区20。接着在工序S1214中进行热处理，使注入到缓冲区20的质子活性化。
在缓冲区20，可以使深度位置不同地多次注入质子。由此，在缓冲区20的深度方向上的掺杂浓度分布，形成有多个峰。在缓冲区20的掺杂浓度分布中，从半导体基板10的下表面观察最深的位置的峰值比次深的位置的峰值大。另外，积累区16的掺杂浓度的峰值可以比缓冲区20的掺杂浓度中的任一个峰值大。另外，在相同的时刻，可以从半导体基板10的下表面侧，将氢(质子)注入到基区14和积累区16。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围不限于上述实施方式中记载的范围。本领域技术人员可以知晓对上述实施方式可以进行各种变更或改进。根据权利要求书的记载可以明了，进行了该各种变更或改进所得的方式也包括在本发明的技术范围内。
应该注意的是，只要权利要求书、说明书和附图中所示的装置、系统、程序和方法中的工作、顺序、步骤和阶段等各处理的执行顺序并未特别明确为“在…之前”、“先于…”等，另外，只要不在后续处理中使用之前处理的结果，就可以按任意顺序实现。即使为了方便起见，对权利要求书、说明书和附图中的工作流程使用“首先”、“接下来”等进行了说明，也不表示一定要按照该顺序实施。

Claims (18)

1.一种半导体装置，其特征在于，具备：
半导体基板；
第1导电型的发射区，其设置于所述半导体基板的内部；
第2导电型的基区，其在所述半导体基板的内部，设置于所述发射区的下方；
第1导电型的积累区，其在所述半导体基板的内部，设置于比所述基区更靠下方的位置，且包含氢作为杂质；以及
沟槽部，其从所述半导体基板的上表面贯通所述发射区、所述基区以及所述积累区而设置，
所述基区包含氢，
所述半导体基板的深度方向上的氢的浓度分布在所述基区及所述积累区这两区具有峰。
2.根据权利要求1所述的半导体装置，其特征在于，位于所述积累区的氢浓度分布的峰值比位于所述基区的氢浓度分布的峰值高。
3.根据权利要求1或2所述的半导体装置，其特征在于，在所述半导体基板的深度方向上，所述基区的掺杂浓度分布的峰位置与所述基区的氢浓度分布的峰位置一致。
4.根据权利要求1或2所述的半导体装置，其特征在于，与所述基区的掺杂浓度分布的峰值相比，所述基区的氢浓度分布的峰值大。
5.根据权利要求1或2所述的半导体装置，其特征在于，在所述半导体基板的内部还具备第1导电型的漂移区，该第1导电型的漂移区设置于比所述积累区更靠下方的位置，且该第1导电型的漂移区的掺杂浓度比所述发射区的掺杂浓度低，
所述基区的氢浓度分布的峰值比所述漂移区的掺杂浓度高。
6.根据权利要求1或2所述的半导体装置，其特征在于，包含于所述基区的氢的浓度是不使所述基区的导电型反转的浓度。
7.根据权利要求1或2所述的半导体装置，其特征在于，在所述半导体基板的深度方向上，所述基区的氢浓度分布的峰的宽度比所述基区的掺杂浓度分布的峰的宽度小。
8.根据权利要求1或2所述的半导体装置，其特征在于，在所述半导体基板的内部，在所述基区与所述积累区之间，还具备掺杂浓度比所述积累区的掺杂浓度低的中间区。
9.根据权利要求8所述的半导体装置，其特征在于，在所述半导体基板的内部具备第1导电型的漂移区，该第1导电型的漂移区设置于比所述积累区更靠下方的位置，且该第1导电型的漂移区的掺杂浓度比所述发射区的掺杂浓度低，
所述中间区的掺杂浓度比所述漂移区的掺杂浓度大。
10.根据权利要求1或2所述的半导体装置，其特征在于，在所述半导体基板的深度方向上，所述基区和所述积累区相接地配置。
11.根据权利要求1或2所述的半导体装置，其特征在于，还具备：
层间绝缘膜，其在所述半导体基板的上表面以覆盖所述沟槽部的方式设置；以及
势垒金属，其设置于位于所述沟槽部的上方的所述层间绝缘膜的整个上表面。
12.根据权利要求1或2所述的半导体装置，其特征在于，还具备：
第1导电型的漂移区，其在所述半导体基板的内部，设置于比所述积累区更靠下方的位置，且掺杂浓度比所述发射区的掺杂浓度低；以及
寿命控制体，其设置于比所述漂移区的深度方向的中心更靠所述半导体基板的上表面侧的位置，
在所述半导体基板的深度方向上，所述寿命控制体的浓度的峰位置配置于与所述氢的浓度的峰位置不重叠的位置。
13.一种半导体装置，其特征在于，具备：
半导体基板；
第1导电型的发射区，其设置于所述半导体基板的内部；
第2导电型的基区，其在所述半导体基板的内部，设置于所述发射区的下方；
第1导电型的积累区，其在所述半导体基板的内部，设置于比所述基区更靠下方的位置，且包含氢作为杂质；以及
沟槽部，其从所述半导体基板的上表面贯通所述发射区、所述基区以及所述积累区而设置，
所述基区包含氢，
在所述半导体基板的深度方向上，所述基区的掺杂浓度分布的峰位置与所述基区的氢浓度分布的峰位置一致。
14.一种半导体装置，其特征在于，具备：
半导体基板；
第1导电型的发射区，其设置于所述半导体基板的内部；
第2导电型的基区，其在所述半导体基板的内部，设置于所述发射区的下方；
第1导电型的积累区，其在所述半导体基板的内部，设置于比所述基区更靠下方的位置，且包含氢作为杂质；以及
沟槽部，其从所述半导体基板的上表面贯通所述发射区、所述基区以及所述积累区而设置，
所述基区包含氢，
与所述基区的掺杂浓度分布的峰值相比，所述基区的氢浓度分布的峰值大。
15.一种半导体装置，其特征在于，具备：
半导体基板；
第1导电型的发射区，其设置于所述半导体基板的内部；
第2导电型的基区，其在所述半导体基板的内部，设置于所述发射区的下方；
第1导电型的积累区，其在所述半导体基板的内部，设置于比所述基区更靠下方的位置，且包含氢作为杂质；以及
沟槽部，其从所述半导体基板的上表面贯通所述发射区、所述基区以及所述积累区而设置，
所述基区包含氢，
在所述半导体基板的深度方向上，所述基区的氢浓度分布的峰的宽度比所述基区的掺杂浓度分布的峰的宽度小。
16.一种半导体装置，其特征在于，具备：
半导体基板；
第1导电型的发射区，其设置于所述半导体基板的内部；
第2导电型的基区，其在所述半导体基板的内部，设置于所述发射区的下方；
第1导电型的积累区，其在所述半导体基板的内部，设置于比所述基区更靠下方的位置，且包含氢作为杂质；以及
沟槽部，其从所述半导体基板的上表面贯通所述发射区、所述基区以及所述积累区而设置，
在所述半导体基板的内部，在所述基区与所述积累区之间，还具备掺杂浓度比所述积累区的掺杂浓度低的中间区，
在所述半导体基板的内部具备第1导电型的漂移区，该第1导电型的漂移区设置于比所述积累区更靠下方的位置，且该第1导电型的漂移区的掺杂浓度比所述发射区的掺杂浓度低，
所述中间区的掺杂浓度比所述漂移区的掺杂浓度大。
17.一种半导体装置的制造方法，其特征在于，包括：
杂质区形成步骤，在半导体基板的上表面侧，形成第1导电型的发射区以及设置于所述发射区的下方的第2导电型的基区；以及
质子注入步骤，将质子注入到所述半导体基板，形成设置于比所述基区更靠下方的位置且包含氢作为杂质的第1导电型的积累区，
在所述质子注入步骤中，在所述基区注入质子而在所述基区包含氢，
所述半导体基板的深度方向上的氢的浓度分布在所述基区及所述积累区这两区具有峰。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，在所述杂质区形成步骤与所述质子注入步骤之间，包括：
沟槽形成步骤，形成从所述半导体基板的上表面贯通所述发射区和所述基区的沟槽部；
层间绝缘膜形成步骤，在所述半导体基板的上表面以覆盖所述沟槽部的方式形成层间绝缘膜；以及
势垒金属形成步骤，在位于所述沟槽部的上方的所述层间绝缘膜的整个上表面形成势垒金属。
CN201780008076.0A 2016-08-12 2017-08-08 半导体装置及半导体装置的制造方法 Active CN108604602B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-158694 2016-08-12
JP2016158694 2016-08-12
PCT/JP2017/028853 WO2018030444A1 (ja) 2016-08-12 2017-08-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108604602A CN108604602A (zh) 2018-09-28
CN108604602B true CN108604602B (zh) 2021-06-15

Family

ID=61163362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780008076.0A Active CN108604602B (zh) 2016-08-12 2017-08-08 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (2) US10840361B2 (zh)
JP (1) JP6724993B2 (zh)
CN (1) CN108604602B (zh)
WO (1) WO2018030444A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6645594B2 (ja) * 2017-02-15 2020-02-14 富士電機株式会社 半導体装置
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP7207512B2 (ja) * 2018-01-31 2023-01-18 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019186311A (ja) * 2018-04-04 2019-10-24 富士電機株式会社 半導体装置
CN110808283A (zh) * 2018-08-06 2020-02-18 上海先进半导体制造股份有限公司 具有载流子存储区的ligbt
JP6958740B2 (ja) * 2018-08-14 2021-11-02 富士電機株式会社 半導体装置および製造方法
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
CN111129133B (zh) * 2018-10-30 2021-03-02 比亚迪半导体股份有限公司 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
WO2020149354A1 (ja) 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112020001029T5 (de) 2019-10-11 2021-11-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
WO2021070584A1 (ja) * 2019-10-11 2021-04-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) * 2019-12-18 2023-12-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US11996452B2 (en) 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage
DE102020110072A1 (de) * 2020-04-09 2021-10-14 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
EP3953972A1 (en) * 2020-06-18 2022-02-16 Dynex Semiconductor Limited Reverse conducting igbt with controlled anode injection
JP7459694B2 (ja) 2020-07-08 2024-04-02 株式会社デンソー 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722198B2 (ja) * 1987-07-15 1995-03-08 富士電機株式会社 絶縁ゲ−ト形バイポ−ラトランジスタ
JP3435635B2 (ja) * 1999-10-27 2003-08-11 株式会社豊田中央研究所 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路
JP5034315B2 (ja) * 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2008078397A (ja) 2006-09-21 2008-04-03 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置の製造方法
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
US9466689B2 (en) * 2012-03-30 2016-10-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured thereby
JP6102092B2 (ja) 2012-06-22 2017-03-29 サンケン電気株式会社 半導体装置及びその製造方法
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
WO2016051970A1 (ja) 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6274154B2 (ja) * 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
WO2020100997A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
JPWO2018030444A1 (ja) 2018-11-29
WO2018030444A1 (ja) 2018-02-15
US11094810B2 (en) 2021-08-17
CN108604602A (zh) 2018-09-28
US20180350962A1 (en) 2018-12-06
US20200373418A1 (en) 2020-11-26
US10840361B2 (en) 2020-11-17
JP6724993B2 (ja) 2020-07-15

Similar Documents

Publication Publication Date Title
CN108604602B (zh) 半导体装置及半导体装置的制造方法
US10629685B2 (en) RC-IGBT and manufacturing method thereof
US10749025B2 (en) Semiconductor device and manufacturing method thereof
CN107636835B (zh) 半导体装置及制造方法
WO2018151227A1 (ja) 半導体装置
US7629665B2 (en) Semiconductor component with a channel stop zone
JP2008294214A (ja) 半導体装置
JP7020570B2 (ja) 半導体装置およびその製造方法
CN107251198B (zh) 绝缘栅功率半导体装置以及用于制造这种装置的方法
JP7243744B2 (ja) 半導体装置および半導体装置の製造方法
US11955540B2 (en) Semiconductor device and production method
CN110785852A (zh) 半导体装置
CN109314130B (zh) 绝缘栅极功率半导体器件以及用于制造这种器件的方法
US9257544B2 (en) Semiconductor device and fabrication method of semiconductor device
WO2021210293A1 (ja) 半導体装置および半導体装置の製造方法
US20200287005A1 (en) Method of manufacturing semiconductor device and semiconductor device
CN114846622A (zh) 半导体装置
KR20210118279A (ko) 1,200 v급 트렌치 실리콘 igbt
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230299077A1 (en) Semiconductor device
CN111418068B (zh) 半导体装置及制造方法
CN115692464A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant