JP2019186311A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019186311A
JP2019186311A JP2018072790A JP2018072790A JP2019186311A JP 2019186311 A JP2019186311 A JP 2019186311A JP 2018072790 A JP2018072790 A JP 2018072790A JP 2018072790 A JP2018072790 A JP 2018072790A JP 2019186311 A JP2019186311 A JP 2019186311A
Authority
JP
Japan
Prior art keywords
region
electric field
doping concentration
relaxation layer
field relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018072790A
Other languages
English (en)
Inventor
洋輔 桜井
Yosuke Sakurai
洋輔 桜井
小野沢　勇一
Yuichi Onozawa
勇一 小野沢
中川　明夫
Akio Nakagawa
明夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018072790A priority Critical patent/JP2019186311A/ja
Priority to US16/281,002 priority patent/US10707300B2/en
Publication of JP2019186311A publication Critical patent/JP2019186311A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

【課題】トレンチゲート構造を有する半導体装置を提供する。【解決手段】半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域の上方に設けられ、ドリフト領域よりも高ドーピング濃度である第１導電型の蓄積領域と、蓄積領域の上方に設けられた第２導電型のベース領域と、蓄積領域とベース領域との間に設けられ、蓄積領域よりも低ドーピング濃度である電界緩和層とを備える半導体装置を提供する。また、電界緩和層は、ドリフト領域と同一のドーピング濃度の領域を有する第１導電型の領域を含んでよい。【選択図】図１Ａ

Description

本発明は、半導体装置に関する。
従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置において、トレンチゲート構造を有する装置が知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２０１０−１１４１３６号公報
特許文献２ 特開２００８−２０５０１５号公報
半導体装置の動耐圧を向上することが望ましい。
本発明の第１の態様においては、半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域の上方に設けられ、ドリフト領域よりも高ドーピング濃度である第１導電型の蓄積領域と、蓄積領域の上方に設けられた第２導電型のベース領域と、蓄積領域とベース領域との間に設けられ、蓄積領域よりも低ドーピング濃度である電界緩和層とを備える半導体装置を提供する。
電界緩和層は、ドリフト領域と同一のドーピング濃度の領域を有する第１導電型の領域を含んでよい。
電界緩和層は、半導体基板の深さ方向において、ドリフト領域と同一のドーピング濃度の領域を０．５μｍ以上有してよい。
電界緩和層のドーピング濃度は、蓄積領域のドーピング濃度のピークよりも１桁以上低くてよい。
電界緩和層のドーピング濃度は、ベース領域のドーピング濃度のピークよりも低くてよい。
電界緩和層の厚みは、蓄積領域の厚み以下であってよい。
電界緩和層の厚みは、０．５μｍ以上、１．５μｍ未満であってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例に係る半導体装置１００の断面の一例を示す。 実施例に係る半導体装置１００の深さ方向におけるドーピング濃度分布の一例を示す図である。 比較例に係る半導体装置５００の断面の一例を示す。 比較例に係る半導体装置５００の深さ方向におけるドーピング濃度分布の一例を示す図である。 電界緩和層１７の有無によるコレクタ電流Ｊｃの飽和特性を示す。 半導体装置１００の電界強度分布の一例を示す。 半導体装置１００の断面図の拡大図の一例を示す。 電界緩和層１７のドーピング濃度の一例を示す。 コレクタ電流Ｊｃの飽和特性の電界緩和層１７のドーピング濃度依存性を示す。 電界緩和層１７の厚みを変化させた場合のドーピング濃度分布を示す。 コレクタ電流Ｊｃの飽和特性の電界緩和層１７の厚み依存性を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。また、基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書においてドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および−は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。
図１Ａは、実施例に係る半導体装置１００の断面の一例を示す。図１Ａに示す各部材は、図面の紙面と垂直な方向に延伸して形成されている。半導体装置１００は、伝導度変調によりオン抵抗およびオン電圧を低減する。半導体装置１００は、一例としてＩＧＢＴを有する半導体チップである。本例の半導体装置１００は、当該断面において半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜２６は、半導体基板１０の上面２１に設けられる。層間絶縁膜２６は、例えばリンが添加されたシリケートガラス膜（ＰＳＧ膜）、または、リンおよびボロンが添加されたシリケートガラス膜（ＢＰＳＧ膜）である。
エミッタ電極５２は、半導体基板１０の上面２１の上方に設けられる。本例のエミッタ電極５２は、層間絶縁膜２６の上面に形成される。エミッタ電極５２は、半導体基板１０の上面２１の一部の領域と接触してよい。本例の層間絶縁膜２６は、半導体基板１０の上面２１の近傍に形成されたエミッタ領域１２を露出させる開口を有する。エミッタ電極５２は、当該開口内にも形成され、エミッタ領域１２と接触する。また、層間絶縁膜２６は、エミッタ電極５２およびゲート導電部４４を絶縁する。
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。例えばエミッタ電極５２およびコレクタ電極２４は、アルミニウムを含む導電材料で形成されてよい。また、エミッタ電極５２およびコレクタ電極２４において、絶縁膜の開口内等の微細な領域に形成される部分は、タングステンを含む導電材料で形成されてもよい。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ−型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
エミッタ領域１２は、半導体基板１０の上面２１側に設けられた第１導電型の領域である。エミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、隣接するゲートトレンチ部４０の間のメサ部において、一方のゲートトレンチ部４０から他方のゲートトレンチ部４０まで延伸して設けられる。
ベース領域１４は、半導体基板１０の上面２１側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ−型である。ベース領域１４は、エミッタ領域１２の下方に設けられる。また、ベース領域１４は、蓄積領域１６の上方に設けられる。
蓄積領域１６は、ドリフト領域１８の上方に設けられた第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６は、半導体基板１０の下面２３側からドリフト領域１８に注入された正孔が、半導体基板１０の上面２１側に抜けることを抑制して、ドリフト領域１８の上面側におけるキャリア密度を高める。このように、蓄積領域１６は、キャリア注入促進効果（ＩＥ効果）により、半導体装置１００を伝導度変調させる。これにより、半導体装置１００の導通抵抗が下がり、オン電圧を低減できる。
電界緩和層１７は、ベース領域１４と蓄積領域１６との間に設けられる。電界緩和層１７は、第１導電型の領域であっても、第２導電型であってもよい。電界緩和層１７は、一例としてＮ−型である。電界緩和層１７のドーピング濃度は、蓄積領域１６のドーピング濃度のピークよりも低い。電界緩和層１７のドーピング濃度は、蓄積領域１６のドーピング濃度のピークよりも１桁以上低いことが好ましい。また、電界緩和層１７のドーピング濃度は、ベース領域１４のドーピング濃度のピークよりも低い。なお、本例の電界緩和層１７は、第１導電型の領域であるが、第２導電型であってもよい。本明細書において、電界緩和層１７のドーピング濃度とは、多数キャリアのドーピング濃度を指す。
一例において、電界緩和層１７は、ドリフト領域１８と同一のドーピング濃度の領域を有する。電界緩和層１７は、ドリフト領域１８と同一のドーピング濃度の領域を深さ方向に有してよい。ドリフト領域１８と同一のドーピング濃度の領域を深さ方向に有するとは、ドリフト領域１８と同一のドーピング濃度の領域が深さ方向に厚みを有することを指す。例えば、電界緩和層１７は、半導体基板１０の深さ方向において、ドリフト領域１８と同一のドーピング濃度の領域を０．５μｍ以上有する。
電界緩和層１７は、半導体基板１０の上面２１側の電界を緩和する。電界緩和層１７は、ベース領域１４と蓄積領域１６との界面における電界を分散することにより、電界のピークを緩和する。これにより、半導体装置１００の耐圧が向上する。なお、電界緩和層１７の厚みは、蓄積領域１６の厚み以下であることが好ましい。電界緩和層１７の厚みが厚くなりすぎると、蓄積領域１６側に電界が集中し、ベース領域１４と蓄積領域１６との間の電界を十分に緩和することができない。一方、電界緩和層１７の厚みが薄すぎると、電界が分散されにくくなり、ベース領域１４と蓄積領域１６との間の電界を十分に緩和することができない。
バッファ領域２０は、ドリフト領域１８の下方に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ＋型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域に到達することを防ぐフィールドストップ層として機能してよい。
ゲートトレンチ部４０は、予め定められた配列方向（本例ではＹ軸方向）に沿って予め定められた間隔で配列される。ゲートトレンチ部４０は、半導体基板１０の上面２１に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する。本例のゲートトレンチ部４０は、ゲート金属層と電気的に接続されている。ゲートトレンチ部４０は、半導体基板１０の上面２１側から、エミッタ領域１２、ベース領域１４、電界緩和層１７および蓄積領域１６を貫通して、ドリフト領域１８まで延伸する。ゲートトレンチ部４０は、上面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。
ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。
ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、上面２１において層間絶縁膜２６により覆われる。ゲート導電部４４は、少なくとも隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に予め定められた電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層にチャネルが形成される。本例のゲート導電部４４は、蓄積領域１６の下面よりも、半導体基板１０の下面２３側に突出する部分を有する。
図１Ａに示す断面において、２つのゲートトレンチ部４０に挟まれた半導体基板１０の領域には、エミッタ領域１２、ベース領域１４、電界緩和層１７および蓄積領域１６が設けられている。半導体基板１０の上面２１側において、２つのゲートトレンチ部４０に挟まれた領域には、Ｎ＋型のエミッタ領域１２と、Ｐ＋型のコンタクト領域とが設けられてよい。エミッタ領域１２とコンタクト領域とは、Ｘ軸方向において交互に配置されてよい。エミッタ領域１２およびコンタクト領域は、隣り合う２つのゲートトレンチ部４０にそれぞれ接して設けられてよい。
図１Ｂは、実施例に係る半導体装置１００の深さ方向におけるドーピング濃度分布の一例を示す図である。縦軸はドーピング濃度（ｃｍ−３）を対数で示し、横軸は半導体基板１０の上面２１からの深さ（μｍ）を示す。
本例のドーピング濃度分布は、図１ＡのＡ−Ａ'断面のドーピング濃度分布である。即ち、本例では、図１ＡのＡ−Ａ'断面に対応して、エミッタ領域１２、ベース領域１４、電界緩和層１７、蓄積領域１６およびドリフト領域１８におけるドーピング濃度分布を示している。深さＤ１〜深さＤ４は、半導体基板１０の上面２１からの深さを示す。
本例のエミッタ領域１２は、半導体基板１０の上面２１近傍（すなわち、深さ０μｍ近傍）で最大のドーピング濃度を示す。一例において、エミッタ領域１２のドーピング濃度の最大値は、１．０×１０２０ｃｍ−３以上である。
深さＤ１は、半導体基板１０の上面２１を基準とした、エミッタ領域１２の下端の深さを示す。即ち、深さＤ１は、エミッタ領域１２とベース領域１４との境界位置に対応する。深さＤ１は、Ｎ型のエミッタ領域１２とＰ型のベース領域１４との間におけるドーピング濃度分布のジャンクションの深さである。
例えば、深さＤ１は、半導体基板１０の上面２１から０．３μｍ以上、０．８μｍ以下の範囲内に設定される。本実施例において、ベース領域１４のドーピング濃度の最大値は、５．０×１０１６ｃｍ−３以上、５．０×１０１７ｃｍ−３以下である。本実施例において、ベース領域１４のドーピング濃度のピークＰ１の位置は、半導体基板１０の上面２１から０．８μｍ以上、１．８μｍ以下の範囲内に設けられている。
深さＤ２は、半導体基板１０の上面２１を基準とした、ベース領域１４の下端の深さを示す。深さＤ２は、ベース領域１４と電界緩和層１７との境界位置に対応する。深さＤ２は、Ｐ型のベース領域１４とＮ型の電界緩和層１７との間におけるドーピング濃度分布のジャンクションの深さである。
例えば、深さＤ２は、半導体基板１０の上面２１から１．５μｍ以上、２．５μｍ以下の範囲内に設定される。本実施例において、蓄積領域１６のドーピング濃度の最大値は、５．０×１０１７ｃｍ−３以上、５．０×１０１８ｃｍ−３以下である。本実施例において、蓄積領域１６のドーピング濃度が最大となる深さ位置は、半導体基板１０の上面２１から３．０μｍ以上、４．０μｍ以下の範囲内に配置されている。
深さＤ３は、半導体基板１０の上面２１を基準とした、電界緩和層１７の下端の深さを示す。深さＤ３は、電界緩和層１７と蓄積領域１６との境界位置に対応する。一例において、深さＤ３は、蓄積領域１６のドーピング濃度のピークＰ２に対する予め定められた比率のドーピング濃度として決定される。本例の深さＤ３は、ドーピング濃度分布において、蓄積領域１６のピークＰ２の半分の位置を蓄積領域１６と電界緩和層１７との境界位置として決定されている。
ここで、電界緩和層１７のドーピング濃度は、ベース領域１４のドーピング濃度のピークＰ１よりも低い。また、電界緩和層１７のドーピング濃度は、蓄積領域１６のドーピング濃度のピークＰ２よりも低い。電界緩和層１７は、ドリフト領域１８と同一のドーピング濃度の領域を有してよい。この場合、電界緩和層１７は、ドリフト領域１８が残存した領域とすることができるので、電界緩和層１７のために追加でイオン注入する必要がない。よって、半導体装置１００の製造コストが低減される。
深さＤ４は、半導体基板１０の上面２１を基準とした、蓄積領域１６の下端の深さを示す。深さＤ４は、ドリフト領域１８の濃度と同一となる深さに対応する。
例えば、深さＤ４は、半導体基板１０の上面２１から３．５μｍ以上、４．５μｍ以下の範囲内に配置されている。本実施例においてドリフト領域１８は概ね一定のドーピング濃度を有する。本実施例においてドリフト領域１８のドーピング濃度は、５．０×１０１３ｃｍ−３以上、５．０×１０１４ｃｍ−３以下である。
なお、本例では、蓄積領域１６におけるドーピング濃度のピークＰ２は、ベース領域１４におけるドーピング濃度のピークＰ１よりも大きい。これにより、蓄積領域１６におけるキャリア蓄積効果が向上して、オン抵抗を低減できる。
図２Ａは、比較例に係る半導体装置５００の断面の一例を示す。本例の半導体装置５００は、電界緩和層１７を有さない点で実施例に係る半導体装置１００と相違する。半導体装置５００は、隣接するゲートトレンチ部４０の間のメサ部において、エミッタ領域５１２、ベース領域５１４、蓄積領域５１６およびドリフト領域５１８を有する。半導体装置５００では、ベース領域５１４と蓄積領域５１６とが隣接して設けられる。半導体装置５００は、電界緩和層１７を有さないので、ベース領域５１４と蓄積領域５１６との間に電界が集中する。
ここで、トレンチゲート構造を有する半導体装置５００では、伝導度変調によりコレクタから注入された正孔の密度は、エミッタに近づくにつれて低下する。この結果、キャリア密度がエミッタ側で低くなり、オン抵抗を十分に小さくすることができない。半導体装置５００は、ベース領域５１４の下方に高ドーピング濃度の蓄積領域５１６を設けることにより、エミッタ側のキャリア密度を向上させることができる。しかしながら、蓄積領域５１６を高濃度化すると、蓄積領域５１６の動耐圧が低下する。この場合、半導体装置５００に高電圧を印加すると、ベース領域５１４と蓄積領域５１６との界面に電界が集中する。電界の集中によりアバランシェ電流が発生すると、コレクタ電流が飽和せず、ゲートの制御性が悪化する場合がある。
なお、動耐圧は、ゲートオン時に、コレクタとエミッタとの間に予め定められた大きさの電流以上の電流が流れたときの、コレクタエミッタ間電圧Ｖｃｅに対応する。ゲートオン時にアバランシェが発生すると、アバランシェ電流がコレクタ電流Ｊｃに重畳して、コレクタ電流Ｊｃが飽和しなくなる。
図２Ｂは、比較例に係る半導体装置５００の深さ方向におけるドーピング濃度分布の一例を示す図である。本例のドーピング濃度分布は、図２ＡのＡ−Ａ'断面のドーピング濃度分布である。
深さＤ１'は、半導体基板１０の上面２１を基準とした、エミッタ領域５１２の下端の深さを示す。深さＤ１'は、エミッタ領域５１２とベース領域５１４との境界位置に対応する。深さＤ１'は、Ｎ型のエミッタ領域５１２とＰ型のベース領域５１４との間におけるドーピング濃度分布のジャンクションの深さである。
深さＤ２'は、半導体基板１０の上面２１を基準とした、ベース領域５１４の下端の深さを示す。深さＤ２'は、ベース領域５１４と蓄積領域５１６との境界位置に対応する。深さＤ２'は、Ｐ型のベース領域５１４とＮ型の蓄積領域５１６との間におけるドーピング濃度分布のジャンクションの深さである。
深さＤ３'は、半導体基板１０の上面２１を基準とした、蓄積領域５１６の下端の深さを示す。深さＤ３'は、ドリフト領域５１８の濃度と同一となる深さに対応する。なお、半導体装置５００において、蓄積領域５１６のドーピング濃度のピークＰ２は、ベース領域５１４のドーピング濃度のピークＰ１よりも高い。
このように、ベース領域５１４と蓄積領域５１６とが直接接触する界面では、Ｐ型とＮ型との界面であることに加えて、蓄積領域５１６によりキャリア密度が高められている。そのため、ベース領域５１４と蓄積領域５１６との界面に電界が集中しやすくなる。
図３は、電界緩和層１７の有無によるコレクタ電流Ｊｃの飽和特性を示す。縦軸はコレクタ電流Ｊｃ（Ａ／ｃｍ２）を示し、横軸はコレクタエミッタ間電圧Ｖｃｅ（Ｖ）を示す。同図は、半導体装置のＦＢＳＯＡ（Ｆｏｒｗａｒｄ Ｂｉａｓ Ｓａｆｅ Ｏｐｅｒａｔｉｎｇ Ａｒｅａ）耐量低下現象を示す。図３は、オン動作時におけるＶｃｅ−Ｊｃ特性を示す。
実線Ｓ１００は、半導体装置１００のコレクタ電流Ｊｃの飽和特性を示す。半導体装置１００は、電界緩和層１７を有するので、ベース領域１４と蓄積領域１６との界面における電界を緩和することができる。これにより、高いコレクタエミッタ間電圧Ｖｃｅを印加した場合であってもアバランシェ電流の発生を抑制できる。したがって、半導体装置１００に高いコレクタエミッタ間電圧Ｖｃｅが印加された場合であっても、アバランシェ電流の発生が抑制されて、コレクタ電流Ｊｃが飽和する。
また、半導体装置１００では、電界緩和層１７を有するので、蓄積領域１６における総ドーズ量を増大させた場合であっても、アバランシェの発生を抑制することができる。そのため、本例の半導体装置１００は、オン電圧を低減しつつ、ＦＢＳＯＡ耐量の低下を抑制することができる。
破線Ｓ５００は、半導体装置５００のコレクタ電流Ｊｃの飽和特性を示す。半導体装置５００は、電界緩和層１７を有さないので、高電圧の印加時にアバランシェ電流によりコレクタ電流Ｊｃが飽和しなくなる。
また、半導体装置５００では、蓄積領域１６における総ドーズ量を増大させると、ベース領域５１４と蓄積領域５１６との界面におけるアバランシェ電流が発生しやすくなる。その結果、低いＶｃｅでコレクタ電流Ｊｃが増加し、動耐圧が低下する。すなわち、ＦＢＳＯＡ耐量が低下する。
図４は、半導体装置１００の電界強度分布の一例を示す。縦軸はドーピング濃度（ｃｍ−３）および電界を示し、横軸は半導体基板１０の上面２１からの深さ（μｍ）を示す。
本例の半導体装置１００は、電界緩和層１７において、蓄積領域１６の上面２１側における電界を緩和することができる。具体的には、電界緩和層１７と蓄積領域１６との界面に生じる電界が、ベース領域１４と電界緩和層１７との界面および電界緩和層１７と蓄積領域１６との界面の２つの界面に分散されることにより、電界緩和層１７と蓄積領域１６との界面に生じる電界のピークが緩和される。したがって、電界緩和層１７を設けることにより、半導体装置１００の電界のピークが緩和される。これにより、アバランシェ電流が抑制され、半導体装置１００の耐圧が向上する。
図５は、半導体装置１００の断面図の拡大図の一例を示す。同図は、隣接するゲートトレンチ部４０で挟まれたメサ部の拡大図である。
幅Ｗ１は、２つのゲートトレンチ部４０における中央部の間隔を示す。幅Ｗ２は、２つのゲートトレンチ部４０に挟まれたメサ領域の幅を示す。
長さＬ１は、エミッタ領域１２の厚みである。即ち、長さＬ１は、半導体基板１０の上面２１から深さＤ１までの厚みに対応する。例えば、長さＬ１は、０．３μｍ以上、０．８μｍ以下である。
長さＬ２は、ベース領域１４の厚みである。長さＬ２は、深さＤ１から深さＤ２までの厚みに対応する。
長さＬ３は、電界緩和層１７の厚みである。長さＬ３は、深さＤ２から深さＤ３までの厚みに対応する。例えば、長さＬ３は、０．５μｍ以上、１．５μｍ未満である。
長さＬ４は、蓄積領域１６の厚みである。長さＬ４は、深さＤ３から深さＤ４までの厚みに対応する。
長さＬ５は、蓄積領域１６の下端Ｄ４から、蓄積領域１６の下面よりも下側に突出するゲートトレンチ部４０の下端までの距離である。蓄積領域１６は、ゲートトレンチ部４０の下端を超えない程度の膜厚を有することが好ましい。
ここで、トレンチ部を有する半導体装置では、伝導度変調によりコレクタから注入された正孔の密度は、エミッタに近づくにつれて低下する。この結果、キャリア密度がエミッタ側で低くなり、オン抵抗を十分に小さくすることができない。本例の半導体装置１００は、ベース領域１４の下方に蓄積領域１６を設けることにより、エミッタ側におけるキャリア密度を向上させることができる。そして、ベース領域１４よりも高濃度な蓄積領域１６を実現することができる。
このように、蓄積領域１６におけるドーピング濃度の最大値を高くすることで、半導体装置１００のオン抵抗およびオン電圧を小さくすることができる。一方で、蓄積領域１６における総ドーズ量を多くしすぎると、ベース領域１４と蓄積領域１６との間の電界が大きくなるので、半導体装置の動耐圧が低下する。半導体装置の動耐圧が低下すると、高電圧印加時にベース領域１４と蓄積領域１６との間に電界が集中し、アバランシェ電流が発生するのでコレクタ電流Ｊｃが飽和しなくなり、ゲート電圧で制御できなくなる場合がある。このため、電界緩和層１７の厚みである長さＬ３は、ベース領域１４と蓄積領域１６との間の電界を十分に緩和できる範囲に設定されることが好ましい。
一例において、電界緩和層１７の厚みである長さＬ３は、蓄積領域１６の厚みである長さＬ４よりも短いことが好ましい。また、電界緩和層１７の長さＬ３は、エミッタ領域１２およびベース領域１４の長さの和Ｌ１＋Ｌ２以下である。電界緩和層１７の長さＬ３は、ベース領域１４の長さＬ２以下であってもよい。また、電界緩和層１７の長さＬ３は、ゲートトレンチ部４０の突出部の長さＬ５以下であってよく、Ｌ５の半分以下であってもよい。
電界緩和層１７の長さＬ３は、横方向に並んだ２つのゲートトレンチ部４０の横方向の中央部の間隔Ｗ１よりも小さくてよい。電界緩和層１７の長さＬ３は、ゲートトレンチ部４０の幅（Ｗ１−Ｗ２）よりも小さくてよい。また、メサ幅Ｗ２は、ゲートトレンチ部４０の幅（Ｗ１−Ｗ２）より小さくてよい。また、電界緩和層１７の長さＬ３は、メサ幅Ｗ２よりも小さくてよい。
図６Ａは、電界緩和層１７のドーピング濃度の一例を示す。本例の電界緩和層１７は、条件を変えることにより、Ａ１〜Ａ４の４つの異なるドーピング濃度分布に変更されている。ドーピング濃度分布Ａ１〜Ａ４は、電界緩和層１７のドーピング濃度を順に高くした場合のドーピング濃度の分布を示す。
ドーピング濃度分布Ａ１は、蓄積領域１６のドーピング濃度のピークよりも低いドーピング濃度の電界緩和層１７を示す。一例において、ドーピング濃度分布Ａ１の電界緩和層１７は、５×１０１４ｃｍ−３のピークを有する。
ドーピング濃度分布Ａ２は、ドリフト領域１８よりも高ドーピング濃度の電界緩和層１７を示す。一例において、ドーピング濃度分布Ａ２の電界緩和層１７は、５×１０１５ｃｍ−３のピークを有する。
ドーピング濃度分布Ａ３は、ドーピング濃度分布Ａ２の場合よりも高ドーピング濃度の電界緩和層１７を示す。ドーピング濃度分布Ａ３の電界緩和層１７は、蓄積領域１６よりも１桁以上低いドーピング濃度を有する。一例において、ドーピング濃度分布Ａ３の電界緩和層１７は、１×１０１７ｃｍ−３のピークを有する。
ドーピング濃度分布Ａ４は、ドーピング濃度分布Ａ３の場合よりも高ドーピング濃度の電界緩和層１７を示す。ドーピング濃度分布Ａ４の電界緩和層１７は、蓄積領域１６と同程度のドーピング濃度を有する。一例において、ドーピング濃度分布Ａ４の電界緩和層１７は、２×１０１８ｃｍ−３のピークを有する。
図６Ｂは、コレクタ電流Ｊｃの飽和特性の電界緩和層１７のドーピング濃度依存性を示す。ドーピング濃度分布Ａ１〜Ａ４は、図６Ａに示す通り、電界緩和層１７のドーピング濃度を変化させた場合に対応する。図６Ｂのコレクタ電流Ｊｃのグラフは、電界緩和層１７のドーピング濃度を変化させた場合にそれぞれ対応する。ドーピング濃度分布Ａ１〜Ａ３の電界緩和層１７では、高電圧印加時であっても、アバランシェ電流の発生が抑制されて、コレクタ電流Ｊｃが飽和する。
一方、ドーピング濃度分布Ａ４の電界緩和層１７は、高電圧印加時にアバランシェ電流によりコレクタ電流Ｊｃが飽和しなくなる。このように半導体装置１００は、電界緩和層１７と蓄積領域１６との濃度差が１桁よりも小さくなる場合に、コレクタ電流Ｊｃが飽和しなくなる。即ち、電界緩和層１７および蓄積領域１６がいずれも高ドーピング濃度の場合、電界緩和層１７と蓄積領域１６との界面に高電界が生じるので、アバランシェ電流を抑制することができない。なお、蓄積領域１６のドーピング濃度は、耐圧が維持される範囲内で高いことが好ましい。これにより、定格電流領域で低いオン電圧が得られる。
図７Ａは、電界緩和層１７の厚みを変化させた場合のドーピング濃度分布を示す。ドーピング濃度分布Ｂ１〜Ｂ５は、電界緩和層１７の厚みを変えた場合のドーピング濃度の分布をそれぞれ示す。本明細書において、電界緩和層の厚みとは、ベース領域１４とのジャンクションから、蓄積領域１６のピークの半値までの深さを指す。なお、蓄積領域の膜厚は固定されている。本例の蓄積領域の膜厚は２．０μｍである。
ドーピング濃度分布Ｂ１は、電界緩和層１７を有さない半導体装置のドーピング濃度分布を示す。本例では、ベース領域１４が蓄積領域５１６と接している。蓄積領域５１６は、ベース領域１４のピークＰ１よりも高いピークＰ２を有する。
ドーピング濃度分布Ｂ２は、予め定められた膜厚の電界緩和層１７ａを有する半導体装置１００のドーピング濃度分布を示す。電界緩和層１７ａは、蓄積領域１６ａと接している。蓄積領域１６ａは、ベース領域１４のピークＰ１よりも高いピークＰ２を有する。ドーピング濃度分布Ｂ２は、図１Ｂの場合と同じドーピング濃度分布を示している。本例の電界緩和層１７ａの膜厚は、蓄積領域１６ａの膜厚よりも薄い。本例の電界緩和層１７ａの膜厚は、０．５．μｍである。ドーピング濃度分布Ｂ２の電界緩和層１７ａは、ドリフト領域１８のドーピング濃度と同じドーピング濃度の領域を有する。なお、Ｄ３ａは、電界緩和層１７ａと蓄積領域１６ａとの境界を示す。
ドーピング濃度分布Ｂ３は、ドーピング濃度分布Ｂ２の電界緩和層１７ａよりも厚い電界緩和層１７ｂを有する半導体装置１００のドーピング濃度分布を示す。電界緩和層１７ｂは、蓄積領域１６ｂと接している。蓄積領域１６ｂは、ベース領域１４のピークＰ１よりも高いピークＰ２を有する。本例の電界緩和層１７ｂの膜厚は、蓄積領域１６ｂの膜厚よりも薄い。本例の電界緩和層１７ｂの膜厚は、１．０μｍである。ドーピング濃度分布Ｂ３の電界緩和層１７ｂは、ドリフト領域１８のドーピング濃度と同じドーピング濃度の領域を有する。なお、Ｄ３ｂは、電界緩和層１７ｂと蓄積領域１６ｂとの境界を示す。
ドーピング濃度分布Ｂ４は、ドーピング濃度分布Ｂ３の電界緩和層１７ｂよりも厚い電界緩和層１７ｃを有する半導体装置１００のドーピング濃度分布を示す。電界緩和層１７ｃは、蓄積領域１６ｃと接している。蓄積領域１６ｃは、ベース領域１４のピークＰ１よりも高いピークＰ２を有する。本例の電界緩和層１７ｃの膜厚は、蓄積領域１６ｃの膜厚よりも薄い。本例の電界緩和層１７ｃの膜厚は、１．５μｍである。ドーピング濃度分布Ｂ３の電界緩和層１７ｃは、ドリフト領域１８のドーピング濃度と同じドーピング濃度の領域を有する。なお、Ｄ３ｃは、電界緩和層１７ｃと蓄積領域１６ｃとの境界を示す。
ドーピング濃度分布Ｂ５は、ドーピング濃度分布Ｂ４の電界緩和層１７ｃよりも厚い電界緩和層１７ｄを有する半導体装置のドーピング濃度分布を示す。電界緩和層１７ｄは、蓄積領域１６ｄと接している。蓄積領域１６ｄは、ベース領域１４のピークＰ１よりも高いピークＰ２を有する。電界緩和層１７ｄの膜厚は、蓄積領域１６ｄの膜厚よりも厚い。なお、Ｄ３ｄは、電界緩和層１７ｄと蓄積領域１６ｄとの境界を示す。本例の電界緩和層１７ｄの膜厚は、２．０μｍである。
図７Ｂは、コレクタ電流Ｊｃの飽和特性の電界緩和層１７の厚み依存性を示す。ドーピング濃度分布Ｂ１〜Ｂ５は、図７Ａに示す通り、電界緩和層１７の膜厚を変化させた場合に対応する。図７Ｂのコレクタ電流Ｊｃのグラフは、電界緩和層１７の厚みを変化させた場合にそれぞれ対応する。
ドーピング濃度分布Ｂ１では、コレクタ電流Ｊｃが飽和しなくなる。即ち、電界緩和層１７を有さない場合、高電圧印加時に蓄積領域１６とベース領域１４との間に大きな電界が生じる。これにより、アバランシェ電流が発生し、コレクタ電流Ｊｃが飽和しなくなる。
ドーピング濃度分布Ｂ２およびドーピング濃度分布Ｂ３では、電界緩和層１７を有することにより、コレクタ電流Ｊｃが飽和する。電界緩和層１７の膜厚は、コレクタ電流Ｊｃが飽和する範囲で選択されることが好ましい。
ドーピング濃度分布Ｂ４およびドーピング濃度分布Ｂ５では、コレクタ電流Ｊｃが飽和しなくなる。即ち、電界緩和層１７の厚みが予め定められた厚みよりも大きい場合、蓄積領域１６に生じる電界が十分に分散されなくなってしまう。即ち、電界緩和層１７と蓄積領域１６との界面に高電界が生じ、ベース領域１４と電界緩和層１７との界面に分散される割合が少なくなる。そのため、高電圧印加時にアバランシェ電流が生じて、コレクタ電流Ｊｃが飽和しなくなる。
したがって、電界緩和層１７は、高電圧印加時にアバランシェ電流の発生を抑制できるような膜厚を有することが好ましい。一例において、電界緩和層１７は、蓄積領域１６とベース領域１４との界面における電界を十分に緩和できる程度に厚い膜厚を有する。また、電界緩和層１７の膜厚は、ベース領域１４と蓄積領域１６との界面に生じる電界が、ベース領域１４と蓄積領域１６との間において、十分に分散される程度の膜厚を有することが好ましい。例えば、電界緩和層１７の膜厚は、蓄積領域１６の膜厚よりも薄くなるように設定される。電界緩和層１７の膜厚は、０．５μｍ以上、１．５μｍ未満であってよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１６・・・蓄積領域、１７・・・電界緩和層、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２６・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、１００・・・半導体装置、５００・・・半導体装置、５１２・・・エミッタ領域、５１４・・・ベース領域、５１６・・・蓄積領域、５１８・・・ドリフト領域

Claims (7)

  1. 半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の上方に設けられ、前記ドリフト領域よりも高ドーピング濃度である第１導電型の蓄積領域と、
    前記蓄積領域の上方に設けられた第２導電型のベース領域と、
    前記蓄積領域と前記ベース領域との間に設けられ、前記蓄積領域よりも低ドーピング濃度である電界緩和層と
    を備える半導体装置。
  2. 前記電界緩和層は、前記ドリフト領域と同一のドーピング濃度の領域を有する第１導電型の領域を含む
    請求項１に記載の半導体装置。
  3. 前記電界緩和層は、前記半導体基板の深さ方向において、前記ドリフト領域と同一のドーピング濃度の領域を０．５μｍ以上有する
    請求項２に記載の半導体装置。
  4. 前記電界緩和層のドーピング濃度は、前記蓄積領域のドーピング濃度のピークよりも１桁以上低い
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記電界緩和層のドーピング濃度は、前記ベース領域のドーピング濃度のピークよりも低い
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記電界緩和層の厚みは、前記蓄積領域の厚み以下である
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記電界緩和層の厚みは、０．５μｍ以上、１．５μｍ未満である
    請求項１から６のいずれか一項に記載の半導体装置。
JP2018072790A 2018-04-04 2018-04-04 半導体装置 Pending JP2019186311A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018072790A JP2019186311A (ja) 2018-04-04 2018-04-04 半導体装置
US16/281,002 US10707300B2 (en) 2018-04-04 2019-02-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018072790A JP2019186311A (ja) 2018-04-04 2018-04-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2019186311A true JP2019186311A (ja) 2019-10-24

Family

ID=68099052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018072790A Pending JP2019186311A (ja) 2018-04-04 2018-04-04 半導体装置

Country Status (2)

Country Link
US (1) US10707300B2 (ja)
JP (1) JP2019186311A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942535B2 (en) 2019-09-13 2024-03-26 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020075248A1 (ja) * 2018-10-10 2020-04-16 サンケン電気株式会社 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311627A (ja) * 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013089700A (ja) * 2011-10-14 2013-05-13 Fuji Electric Co Ltd 半導体装置
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
WO2018030444A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018030440A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP5261137B2 (ja) 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311627A (ja) * 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013089700A (ja) * 2011-10-14 2013-05-13 Fuji Electric Co Ltd 半導体装置
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
WO2018030444A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018030440A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942535B2 (en) 2019-09-13 2024-03-26 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20190312101A1 (en) 2019-10-10
US10707300B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
US10991801B2 (en) Semiconductor device with improved current flow distribution
JP5787853B2 (ja) 電力用半導体装置
WO2018220879A1 (ja) 半導体装置
JP6733739B2 (ja) 半導体装置
JP2019096855A (ja) 半導体装置
WO2019116748A1 (ja) 半導体装置およびその製造方法
JPWO2019116696A1 (ja) 半導体装置
JP2018041845A (ja) 半導体装置
US10651302B2 (en) Semiconductor device
JP2024060027A (ja) 半導体装置
JP6708269B2 (ja) 半導体装置
JP2019186312A (ja) 半導体装置
JP2019186311A (ja) 半導体装置
US10886377B2 (en) Power semiconductor device and manufacturing method thereof
US10910486B2 (en) Semiconductor device
JP6658955B2 (ja) 半導体装置
JP2016149429A (ja) 逆導通ｉｇｂｔ
JP2019106506A (ja) 半導体装置
CN114846622A (zh) 半导体装置
US11942535B2 (en) Semiconductor device
WO2022264697A1 (ja) 半導体装置
US20230361171A1 (en) Field effect transistor
JP2022136213A (ja) 半導体装置
JP2023143682A (ja) 半導体装置
JP2020136452A (ja) 絶縁ゲートバイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230821

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230829

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20231020