JP2020136452A - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタ Download PDFInfo
- Publication number
- JP2020136452A JP2020136452A JP2019027246A JP2019027246A JP2020136452A JP 2020136452 A JP2020136452 A JP 2020136452A JP 2019027246 A JP2019027246 A JP 2019027246A JP 2019027246 A JP2019027246 A JP 2019027246A JP 2020136452 A JP2020136452 A JP 2020136452A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bypass
- collector
- drift
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 IGBTの高い耐圧と低いオン電圧を実現する。【解決手段】 IGBTであって、半導体基板を有する。前記半導体基板が、n型のエミッタ領域と、p型のボディ領域と、n型のドリフト領域と、p型のコレクタ領域と、n型のバッファ領域と、n型のバイパス領域を有している。前記バッファ領域は、前記ドリフト領域と前記コレクタ領域の間に配置されており、前記ドリフト領域と前記コレクタ領域に接しており、前記ドリフト領域よりも高いn型不純物濃度を有している。前記バイパス領域は、前記ドリフト領域と前記コレクタ領域の間に配置されており、前記ドリフト領域と前記コレクタ領域と前記バッファ領域に接しており、前記バッファ領域よりも低いn型不純物濃度を有している。前記ドリフト領域から前記コレクタ領域に向かう方向に沿って見たときの前記バイパス領域の幅が2μm以下である。【選択図】図1
Description
本明細書に開示の技術は、絶縁ゲートバイポーラトランジスタに関する。
特許文献1には、絶縁ゲートバイポーラトランジスタ(以下、IGBT(insulated gate bipolar transistor)という)が開示されている。特許文献1のIGBTは、ドリフト領域とコレクタ領域の間にバッファ領域を有している。IGBTがオフしているときには、ボディ領域からドリフト領域に空乏層が伸展する。空乏層の伸展は、バッファ領域で停止する。これによって、空乏層がコレクタ領域に達すること(いわゆる、パンチスルー)が抑制される。
特許文献1のIGBTでは、バッファ領域が、第1バッファ領域と第2バッファ領域を有している。第1バッファ領域と第2バッファ領域のそれぞれが、ドリフト領域とコレクタ領域の間に配置されている。第1バッファ領域のn型不純物濃度が高い一方で、第2バッファ領域のn型不純物濃度は低い。このため、IGBTがオフしているときに、ドリフト領域に伸展する空乏層が、n型不純物濃度が低い第2バッファ領域内まで伸展する。IGBTに印加される電圧が高いと、第2バッファ領域内の空乏層がコレクタ領域に達し、パンチスルーが生じる。このため、引用文献1のIGBTは耐圧が低い。
バッファ領域全体のn型不純物濃度を高くすれば、IGBTの耐圧を向上させることができる。しかしながら、n型不純物濃度が高いバッファ領域によってドリフト領域とコレクタ領域が分離されると、IGBTがオンするときに、コレクタ領域からドリフト領域へホールが流入し難い。このため、IGBTのオン電圧が高くなる。
本明細書では、高い耐圧と低いオン電圧を実現可能なIGBTの構造を提案する。
本明細書が開示する絶縁ゲートバイポーラトランジスタは、半導体基板と、前記半導体基板に接するエミッタ電極と、前記半導体基板に接するコレクタ電極と、前記半導体基板に接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板に対向するゲート電極、を有している。前記半導体基板が、前記エミッタ電極と前記ゲート絶縁膜に接しているn型のエミッタ領域と、前記ゲート絶縁膜に接しているp型のボディ領域と、前記ゲート絶縁膜に接しているとともに前記ボディ領域によって前記エミッタ領域から分離されているn型のドリフト領域と、前記コレクタ電極に接しているp型のコレクタ領域と、バッファ領域と、バイパス領域を有している。前記バッファ領域は、前記ドリフト領域と前記コレクタ領域の間に配置されており、前記ドリフト領域と前記コレクタ領域に接しており、前記ドリフト領域よりも高いn型不純物濃度を有しているn型領域である。前記バイパス領域は、前記ドリフト領域と前記コレクタ領域の間に配置されており、前記ドリフト領域と前記コレクタ領域と前記バッファ領域に接しており、前記バッファ領域よりも低いn型不純物濃度を有しているn型領域である。前記ドリフト領域から前記コレクタ領域に向かう方向に沿って見たときの前記バイパス領域の幅が2μm以下である。
このIGBTでは、ドリフト領域とコレクタ領域の間に、n型不純物濃度が高いバッファ領域とn型不純物濃度が低いバイパス領域が配置されている。バイパス領域の幅は、2μm以下とされている。このようにバイパス領域の幅が狭いと、IGBTがオフするときに、バイパス領域内に空乏層が伸展し難く、パンチスルーが生じ難い。このため、このIGBTは、高い耐圧を有する。また、このIGBTがオンするときには、バイパス領域を介してコレクタ領域からドリフト領域にホールが流入する。このため、このIGBTは、低いオン電圧を有する。
図1は、実施形態のIGBT10を示している。IGBT10は、半導体基板12と、エミッタ電極60と、コレクタ電極62を有している。エミッタ電極60は、半導体基板12の上面12aを覆っている。コレクタ電極62は、半導体基板12の下面12bを覆っている。以下の説明では、半導体基板12の上面12aに平行な一方向をx方向といい、上面12aに平行でx方向に直交する方向をy方向といい、半導体基板12の厚み方向をz方向という。
半導体基板12の上面12aには、複数のトレンチ40が設けられている。各トレンチ40は、上面12aにおいてy方向に長く伸びている。複数のトレンチ40は、互いに平行であり、x方向に間隔を開けて配置されている。各トレンチ40の内面は、ゲート絶縁膜42によって覆われている。各トレンチ40内に、ゲート電極44が配置されている。ゲート電極44は、ゲート絶縁膜42によって半導体基板12から絶縁されている。ゲート電極44の上面及び半導体基板12の上面12aは、層間絶縁膜46によって覆われている。層間絶縁膜46は、エミッタ電極60によって覆われている。ゲート電極44は、層間絶縁膜46によってエミッタ電極60から絶縁されている。層間絶縁膜46には、複数のコンタクトホール46aが設けられている。エミッタ電極60は、コンタクトホール46a内で半導体基板12の上面12aに接している。
半導体基板12は、エミッタ領域20、ボディコンタクト領域22、上部ボディ領域24、バリア領域26、下部ボディ領域28、ドリフト領域30、バッファ領域32、バイパス領域34及びコレクタ領域36を有している。
エミッタ領域20は、n型領域である。エミッタ領域20は、半導体基板12の上面12aに露出する範囲に複数個形成されている。各エミッタ領域20は、エミッタ電極60にオーミック接触している。各エミッタ領域20は、トレンチ40の上端部でゲート絶縁膜42に接している。
ボディコンタクト領域22は、p型領域である。ボディコンタクト領域22は、半導体基板12の上面12aに露出する範囲に複数個形成されている。各ボディコンタクト領域22は、エミッタ電極60にオーミック接触している。
上部ボディ領域24は、p型領域である。上部ボディ領域24のp型不純物濃度は、ボディコンタクト領域22のp型不純物濃度よりも低い。上部ボディ領域24は、エミッタ領域20とボディコンタクト領域22の下部に配置されている。上部ボディ領域24は、エミッタ領域20の下側でゲート絶縁膜42に接している。
バリア領域26は、n型領域である。バリア領域26は、上部ボディ領域24の下部に配されている。バリア領域26は、上部ボディ領域24によってエミッタ領域20から分離されている。バリア領域26は、上部ボディ領域24の下側でゲート絶縁膜42に接している。
下部ボディ領域28は、p型領域である。下部ボディ領域28のp型不純物濃度は、ボディコンタクト領域22のp型不純物濃度よりも低い。下部ボディ領域28は、バリア領域26の下部に配置されている。下部ボディ領域28は、バリア領域26によって上部ボディ領域24から分離されている。下部ボディ領域28は、バリア領域26の下側でゲート絶縁膜42に接している。
ドリフト領域30は、n型領域である。ドリフト領域30のn型不純物濃度は、エミッタ領域20のn型不純物濃度よりも低い。ドリフト領域30は、下部ボディ領域28の下部に配置されている。ドリフト領域30は、下部ボディ領域28によってバリア領域26から分離されている。ドリフト領域30は、下部ボディ領域28の下側でゲート絶縁膜42に接している。
バッファ領域32とバイパス領域34は、ドリフト領域30の下部に配置されている。バッファ領域32とバイパス領域34のそれぞれが、ドリフト領域30に対して下側から接している。バッファ領域32のn型不純物濃度は、ドリフト領域30のn型不純物濃度よりも高い。バイパス領域34のn型不純物濃度は、ドリフト領域30のn型不純物濃度と略等しい。すなわち、バイパス領域34は、ドリフト領域30と一体化した領域である。バイパス領域34は、x方向においてバッファ領域32に挟まれている。バイパス領域34は、x方向の両側でバッファ領域32に接している。図2は、IGBT10のxy平面に沿う断面であって、バッファ領域32とバイパス領域34の深さにおける断面を示している。すなわち、図2は、z方向に沿って見たときのバッファ領域32とバイパス領域34の形状を示している。図2に示すように、バッファ領域32とバイパス領域34は、y方向にストライプ状に伸びている。図2に示すようにドリフト領域30からコレクタ領域36に向かう方向に沿って見たときに、バイパス領域34の幅W1(図2では、x方向の寸法)は2μm以下である。本実施形態では、バイパス領域34のすべての部分において、その幅W1が2μm以下である。
図1に示すように、コレクタ領域36は、バッファ領域32及びバイパス領域34の下部に配置されている。コレクタ領域36は、バッファ領域32とドリフト領域30に対して下側から接している。すなわち、バッファ領域32とバイパス領域34のそれぞれは、ドリフト領域30とコレクタ領域36の間に配置されており、ドリフト領域30とコレクタ領域36に接している。コレクタ領域36は、半導体基板12の下面12bに露出する範囲に配置されている。コレクタ領域36は、コレクタ電極62にオーミック接触している。
IGBT10の使用時には、コレクタ電極62にエミッタ電極60よりも高い電位が印加される。ゲート電極44に閾値以上の電位を印加すると、ゲート絶縁膜42に接する範囲で、上部ボディ領域24と下部ボディ領域28にチャネルが形成される。チャネルとバリア領域26によって、エミッタ領域20とドリフト領域30が接続される。すると、電子が、エミッタ領域20から、上部ボディ領域24のチャネル、バリア領域26、及び、下部ボディ領域28のチャネルを介してドリフト領域30へ流入する。ドリフト領域30に電子が流入するのと同時に、ホールが、コレクタ領域36から、バッファ領域32とバイパス領域34を介してドリフト領域30へ流入する。このとき、バッファ領域32のn型不純物濃度が高いので、ホールはバッファ領域32へ流入し難い。しかしながら、バッファ領域32の隣にn型不純物濃度が低いバイパス領域34が設けられている。したがって、多くのホールは、バイパス領域34を通ってドリフト領域30へ流入する。バイパス領域34によって、ドリフト領域30に多数のホールが供給される。ドリフト領域30に電子とホールが流入すると、電導度変調現象によってドリフト領域30の抵抗が下がる。このため、電子は、ドリフト領域30内を低損失で流れることができる。電子は、バッファ領域32とバイパス領域34を介してコレクタ領域36へ流れる。このように、エミッタ領域20からコレクタ領域36へ電子が流れることで、IGBT10がオンする。
以上に説明したように、IGBT10がオンするときには、バイパス領域34を介してコレクタ領域36からドリフト領域30へ多くのホールが流入するので、ドリフト領域30の抵抗を低下させることができる。したがって、IGBT10のオン電圧は低い。
ゲート電極44の電位を閾値より低い電位まで低下させると、チャネルが消失し、電子の流れが停止する。すなわち、IGBT10がオフする。IGBT10がオフすると、下部ボディ領域28からドリフト領域30内に空乏層が伸展する。空乏層は、ドリフト領域30内を下側へ伸展する。空乏層は、n型不純物濃度が高いバッファ領域32内にはほとんど進入することができない。したがって、バッファ領域32が存在する部分では、ドリフト領域30の下端で空乏層の伸展が停止する。また、バイパス領域34の幅W1が2μm以下と狭いので、バイパス領域34の全体の電位がバイパス領域34に接するバッファ領域32と略同電位となる。このため、バイパス領域34のn型不純物濃度は低いにもかかわらず、空乏層は、バイパス領域34内にほとんど進入することができない。したがって、バイパス領域34が存在する部分でも、ドリフト領域30の下端で空乏層の伸展が停止する。すなわち、バッファ領域32とバイパス領域34によって、空乏層がドリフト領域30の下端よりも下側へ伸展することが抑制される。このため、空乏層がコレクタ領域36に到達することが抑制される。すなわち、パンチスルーが抑制される。
以上に説明したように、バイパス領域34の幅W1が2μm以下であるので、空乏層の下方向への伸展がバッファ領域32とバイパス領域34によって抑制される。これによって、パンチスルーが抑制される。したがって、IGBT10は、高い耐圧を有する。
図3、4は、バイパス領域34の幅を変化させたときのIGBTの特性の変化を示している。なお、図3、4の「バイパス領域なし」は、バイパス領域34が形成されておらず、ドリフト領域30とコレクタ領域36の間にバッファ領域32のみが形成されている場合を示している。
図3は、共通のゲート電圧(固定値)が印加されることで各IGBTがオンしているときの電流−電圧特性を示している。図3に示すように、一定のコレクタ−エミッタ間電流Ice(例えば、図3の電流Ice1)で比較した場合、「バイパス領域なし」でコレクタ−エミッタ間電圧Vceが最大となり、バイパス領域34の幅W1が広くなるほどコレクタ−エミッタ間電圧Vceが低くなる。すなわち、バイパス領域34の幅W1が広くなるほどオン電圧が低くなる。これは、バイパス領域34の幅W1が広くなるほど、ドリフト領域30に多くのホールが流入するためと考えられる。
図4は、IGBTがオフしているときの電流−電圧特性を示している。図4は、コレクタ−エミッタ間に漏れ電流Icesが流れ始めるときのコレクタ−エミッタ間電圧Vceを示している。すなわち、図4は、IGBTの耐圧を示している。なお、図4では、「バイパス領域なし」のグラフと、W1=2μmのグラフが重なっている。図4に示すように、「バイパス領域なし」では、IGBTは約1300Vの耐圧を有する。バイパス領域34の幅W1が2μmの場合でも、「バイパス領域なし」の場合と同様に、IGBTは約1300Vの耐圧を有する。これに対し、幅W1が3μm、4μmの場合には、「バイパス領域なし」の場合に比べて、耐圧が低下する。幅W1を2μmより広くすると、幅W1が広くなるほど耐圧が低下する。図4から、バイパス領域34の幅W1を2μm以下とすることで、バイパス領域34が無い場合と同等の耐圧が得られることが分かる。
図3、4から明らかなように、バイパス領域34の幅W1を2μm以下とすることで、耐圧を低下させることなく、オン電圧を低くすることができる。したがって、実施形態のIGBT10は、高い耐圧と低いオン電圧を有する。
なお、上述した実施形態では、図2のように、バイパス領域34がストライプ状に伸びていた。しかしながら、図5のように、バイパス領域34が、格子状に伸びていてもよい。この場合でも、バイパス領域34の幅W1を2μm以下とすることで、耐圧を低下させずに、オン電圧を低くすることができる。なお、図6は、ストライプ状のバイパス領域34を設けた場合と格子状のバイパス領域34を設けた場合とで、IGBTのオン電圧を比較している。図6に示すように、格子状のバイパス領域34を設けることで、ストライプ状のバイパス領域34を設ける場合よりもさらにオン電圧を低下させることができる。
なお、格子状のバイパス領域34を設ける場合、図7に示すように、交点の位置にカットオフ部34aを設けてもよい。カットオフ部34aを設けることで、交点の位置においてバイパス領域34の幅(図7の幅Wa)が広くなることを防止することができる。
また、図8に示すように、バイパス領域34が、x方向及びy方向に沿って伸びる破線状に設けられていてもよい。また、図9に示すように、バイパス領域34が、ストライプと破線を組み合わせた形状を有していてもよい。
また、上述した実施形態のIGBTでは、バリア領域によってボディ領域が上部ボディ領域と下部ボディ領域に分離されていたが、バリア領域が設けられていなくてもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10 :IGBT
12 :半導体基板
20 :エミッタ領域
22 :ボディコンタクト領域
24 :上部ボディ領域
26 :バリア領域
28 :下部ボディ領域
30 :ドリフト領域
32 :バッファ領域
34 :バイパス領域
36 :コレクタ領域
40 :トレンチ
42 :ゲート絶縁膜
44 :ゲート電極
46 :層間絶縁膜
60 :エミッタ電極
62 :コレクタ電極
12 :半導体基板
20 :エミッタ領域
22 :ボディコンタクト領域
24 :上部ボディ領域
26 :バリア領域
28 :下部ボディ領域
30 :ドリフト領域
32 :バッファ領域
34 :バイパス領域
36 :コレクタ領域
40 :トレンチ
42 :ゲート絶縁膜
44 :ゲート電極
46 :層間絶縁膜
60 :エミッタ電極
62 :コレクタ電極
Claims (1)
- 絶縁ゲートバイポーラトランジスタであって、
半導体基板と、
前記半導体基板に接するエミッタ電極と、
前記半導体基板に接するコレクタ電極と、
前記半導体基板に接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体基板に対向するゲート電極、
を有しており、
前記半導体基板が、
前記エミッタ電極と前記ゲート絶縁膜に接しているn型のエミッタ領域と、
前記ゲート絶縁膜に接しているp型のボディ領域と、
前記ゲート絶縁膜に接しており、前記ボディ領域によって前記エミッタ領域から分離されているn型のドリフト領域と、
前記コレクタ電極に接しているp型のコレクタ領域と、
前記ドリフト領域と前記コレクタ領域の間に配置されており、前記ドリフト領域と前記コレクタ領域に接しており、前記ドリフト領域よりも高いn型不純物濃度を有しているn型のバッファ領域と、
前記ドリフト領域と前記コレクタ領域の間に配置されており、前記ドリフト領域と前記コレクタ領域と前記バッファ領域に接しており、前記バッファ領域よりも低いn型不純物濃度を有しているn型のバイパス領域、
を有しており、
前記ドリフト領域から前記コレクタ領域に向かう方向に沿って見たときの前記バイパス領域の幅が2μm以下である、絶縁ゲートバイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019027246A JP2020136452A (ja) | 2019-02-19 | 2019-02-19 | 絶縁ゲートバイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019027246A JP2020136452A (ja) | 2019-02-19 | 2019-02-19 | 絶縁ゲートバイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020136452A true JP2020136452A (ja) | 2020-08-31 |
Family
ID=72263535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019027246A Pending JP2020136452A (ja) | 2019-02-19 | 2019-02-19 | 絶縁ゲートバイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020136452A (ja) |
-
2019
- 2019-02-19 JP JP2019027246A patent/JP2020136452A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6274154B2 (ja) | 逆導通igbt | |
US9362393B2 (en) | Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device | |
US9318547B2 (en) | Wide bandgap insulated gate semiconductor device | |
JP6844147B2 (ja) | 半導体装置 | |
JP6158058B2 (ja) | 半導体装置 | |
JP5787853B2 (ja) | 電力用半導体装置 | |
JP6780777B2 (ja) | 半導体装置 | |
US20220208759A1 (en) | Semiconductor device | |
JP5865618B2 (ja) | 半導体装置 | |
TW201630185A (zh) | 半導體裝置 | |
US10276654B2 (en) | Semiconductor device with parallel PN structures | |
JP5537359B2 (ja) | 半導体装置 | |
JP2016174029A (ja) | 半導体装置 | |
JP2018060984A (ja) | 半導体装置 | |
JP2020065000A (ja) | 半導体装置 | |
JP2017195224A (ja) | スイッチング素子 | |
JP7052315B2 (ja) | 半導体装置 | |
JP2016096307A (ja) | 半導体装置 | |
JP2015195307A (ja) | 半導体装置 | |
JP2018006648A (ja) | 半導体装置 | |
JP2016149429A (ja) | 逆導通igbt | |
JP2019161112A (ja) | 半導体装置 | |
JP2019153646A (ja) | 半導体装置 | |
JP7147510B2 (ja) | スイッチング素子 | |
JP2018101668A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |