JP2019153646A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019153646A
JP2019153646A JP2018036907A JP2018036907A JP2019153646A JP 2019153646 A JP2019153646 A JP 2019153646A JP 2018036907 A JP2018036907 A JP 2018036907A JP 2018036907 A JP2018036907 A JP 2018036907A JP 2019153646 A JP2019153646 A JP 2019153646A
Authority
JP
Japan
Prior art keywords
region
range
deep
semiconductor device
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018036907A
Other languages
English (en)
Other versions
JP7091714B2 (ja
Inventor
やよい 岩島
Yayoi Iwashima
やよい 岩島
康弘 平林
Yasuhiro Hirabayashi
康弘 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018036907A priority Critical patent/JP7091714B2/ja
Priority to CN201910146551.1A priority patent/CN110223980B/zh
Priority to US16/290,132 priority patent/US11133406B2/en
Publication of JP2019153646A publication Critical patent/JP2019153646A/ja
Application granted granted Critical
Publication of JP7091714B2 publication Critical patent/JP7091714B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ディープ領域によって電界集中を抑制するとともに、ディープ領域におけるリカバリ電流の集中を抑制することができる半導体装置を提案する。【解決手段】 半導体装置であって、素子範囲と周辺範囲を有する半導体基板を有する。半導体基板が、素子範囲内に配置されたボディ領域と、素子範囲と周辺範囲に跨って配置されており、半導体基板の上面から各ゲートトレンチの下端よりも深い位置まで分布しており、端部ゲートトレンチを包含しているｐ型のディープ領域と、周辺範囲内に配置されており、上面からディープ領域の下端よりも浅い位置まで分布しているｐ型の耐圧領域を有している。ディープ領域内のｐ型不純物濃度が、前記ボディ領域側から前記耐圧領域側に向かうにしたがって上昇している。【選択図】図２

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献１には、素子範囲と周辺範囲を備える半導体装置が開示されている。素子範囲には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：insulated gate bipolar transistor）が設けられている。素子範囲と周辺範囲の境界には、ｐ型のディープ領域が設けられている。ディープ領域は、半導体基板の上面から各ゲートトレンチの下端よりも下側の位置まで分布している。ディープ領域は、素子範囲の端部に位置するゲートトレンチを包含している。ディープ領域を設けることで、素子範囲の端部においてゲートトレンチ近傍に電界が集中することを抑制することができる。
特開２０１６−０１８８４８号公報
素子範囲にＩＧＢＴとダイオードが設けられた半導体装置が知られている。このような半導体装置に対して、上述したディープ領域を設けると、ディープ領域にダイオードのリカバリ電流が集中するという問題が生じる。本明細書では、ディープ領域によって電界集中を抑制するとともに、ディープ領域におけるリカバリ電流の集中を抑制することができる半導体装置を提案する。
本明細書が開示する半導体装置は、半導体基板、上部電極、下部電極、及び、ゲート電極を有する。前記半導体基板は、上面に複数のゲートトレンチが設けられた素子範囲と、前記素子範囲の外側に設けられた周辺範囲を有する。前記上部電極は、前記半導体基板の上面に設けられている。前記下部電極は、前記半導体基板の下面に設けられている。前記ゲート電極は、前記各ゲートトレンチ内に配置されており、ゲート絶縁膜によって前記半導体基板から絶縁されている。前記半導体基板が、エミッタ領域、ボディ領域、ディープ領域、耐圧領域、ドリフト領域、コレクタ領域、及び、カソード領域を有する。前記エミッタ領域は、前記素子範囲内に配置されており、前記上部電極に接続されており、前記ゲート絶縁膜に接するｎ型領域である。前記ボディ領域は、前記素子範囲内に配置されており、前記エミッタ領域の下側で前記ゲート絶縁膜に接するｐ型領域である。前記ディープ領域は、前記素子範囲と前記周辺範囲に跨って配置されており、前記上面から前記各ゲートトレンチの下端よりも深い位置まで分布しており、前記複数のゲートトレンチのうちの最も前記周辺範囲側に位置する端部ゲートトレンチを包含しているｐ型領域である。前記耐圧領域は、前記周辺範囲内に配置されており、前記上面から前記ディープ領域の下端よりも浅い位置まで分布しているｐ型領域である。前記ドリフト領域は、前記素子範囲と前記周辺範囲に跨って配置されており、前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記エミッタ領域から分離されており、前記ディープ領域に対して下側から接しており、前記耐圧領域に対して下側から接しているｎ型領域である。前記コレクタ領域は、前記ドリフト領域の下側に配置されており、前記下部電極に接するｐ型領域である。前記カソード領域は、前記ドリフト領域の下側に配置されており、前記下部電極に接するｎ型領域である。前記ディープ領域内のｐ型不純物濃度が、前記ボディ領域側から前記耐圧領域側に向かうにしたがって上昇している。
ディープ領域内のｐ型不純物濃度は、深さ方向において変化していてもよい。この場合、ディープ領域内の特定の深さにおけるｐ型不純物濃度が、ボディ領域側から耐圧領域側に向かうにしたがって上昇していればよい。
この半導体装置では、ディープ領域内のｐ型不純物濃度が耐圧領域側で高いので、半導体装置がオフしているときに、素子領域から耐圧領域に向かって横方向に等電位線が伸び易い。したがって、素子領域の端部に位置するゲートトレンチ近傍への電界集中が抑制される。また、ダイオードのリカバリ電流は、ボディ領域近傍のディープ領域に集中し易い。この半導体装置では、ディープ領域内のｐ型不純物濃度がボディ領域側で低いので、ボディ領域近傍のディープ領域の抵抗が高い。このため、ボディ領域近傍のディープ領域に電流が流れ難い。その結果、ディープ領域へのリカバリ電流の集中が抑制される。
半導体装置１０の平面図。 図１のＩＩ−ＩＩ線における断面図。 図１のＩＩＩ−ＩＩＩ線における断面図。 図２の直線ＩＶにおけるｐ型不純物濃度の分布を示すグラフ。 図２と同じ断面において、電位分布とリカバリ電流の経路を示す図。 変形例の半導体装置の図２に対応する断面図。 変形例の半導体装置の図２に対応する断面図。
図１に示す実施形態の半導体装置１０は、半導体基板１２を有している。半導体基板１２の上面１２ａには、２つの上部電極１４と、複数の信号電極１７が設けられている。半導体基板１２は、各上部電極１４の下側に、ＩＧＢＴ範囲２０とダイオード範囲２２を有している。なお、図１では、図の見易さのため、ダイオード範囲２２を斜線ハッチングにより示している。ＩＧＢＴ範囲２０内にＩＧＢＴが設けられており、ダイオード範囲２２内にダイオードが設けられている。以下では、ＩＧＢＴ範囲２０とダイオード範囲２２の全体を、素子範囲２４という。各素子範囲２４において、ＩＧＢＴ範囲２０とダイオード範囲２２が交互に配置されている。各素子範囲２４の周囲に、周辺範囲２６が配置されている。周辺範囲２６は、素子範囲２４と半導体基板１２の外周端面１２ｃの間に配置されている。周辺範囲２６は、半導体装置１０の耐圧を向上させるために設けられている。なお、以下の説明においては、外周端面１２ｃに近い側を外周側といい、その反対側（外周端面１２ｃから遠い側）を内周側という。
図２、３に示すように、半導体基板１２の下面１２ｂには、下部電極１６が設けられている。下部電極１６は、半導体基板１２の下面１２ｂの全域を覆っている。
図２、３に示すように、素子範囲２４（すなわち、ＩＧＢＴ範囲２０とダイオード範囲２２）内の半導体基板１２の上面１２ａに、複数のゲートトレンチ３０が一定の間隔で設けられている。複数のゲートトレンチ３０は、互いに平行に伸びている。各ゲートトレンチ３０の内面は、ゲート絶縁膜３２によって覆われている。各ゲートトレンチ３０内に、ゲート電極３４が配置されている。ゲート電極３４は、ゲート絶縁膜３２によって半導体基板１２から絶縁されている。ゲート電極３４の上面は、層間絶縁膜３６に覆われている。ゲート電極３４は、層間絶縁膜３６によって上部電極１４から絶縁されている。
図２に示すように、ＩＧＢＴ範囲２０内においては、ゲートトレンチ３０によって挟まれた範囲内に、エミッタ領域４０、上部ボディ領域４２、バリア領域４４、及び、下部ボディ領域４６が設けられている。
エミッタ領域４０は、ｎ型不純物濃度が高いｎ型領域である。エミッタ領域４０は、上面１２ａを含む範囲に配置されており、上部電極１４に対してオーミック接触している。エミッタ領域４０は、ゲートトレンチ３０の上端部においてゲート絶縁膜３２に接している。
上部ボディ領域４２は、ｐ型領域である。上部ボディ領域４２は、コンタクト領域４２ａと低濃度領域４２ｂを有している。コンタクト領域４２ａは、低濃度領域４２ｂよりも高いｐ型不純物濃度を有している。コンタクト領域４２ａは、上面１２ａを含む範囲に配置されており、上部電極１４に対してオーミック接触している。低濃度領域４２ｂは、コンタクト領域４２ａとエミッタ領域４０の下側に配置されている。低濃度領域４２ｂは、エミッタ領域４０の下側でゲート絶縁膜３２に接している。
バリア領域４４は、ｎ型不純物濃度が低いｎ型領域であり、低濃度領域４２ｂの下側に配置されている。バリア領域４４は、上部ボディ領域４２によってエミッタ領域４０から分離されている。バリア領域４４は、低濃度領域４２ｂの下側でゲート絶縁膜３２に接している。
下部ボディ領域４６は、ｐ型領域であり、バリア領域４４の下側に配置されている。下部ボディ領域４６は、バリア領域４４によって上部ボディ領域４２から分離されている。下部ボディ領域４６は、バリア領域４４の下側でゲート絶縁膜３２に接している。
ＩＧＢＴ範囲２０（すなわち、素子範囲２４）と周辺範囲２６の境界に、ディープ領域５０が設けられている。ディープ領域５０は、ｐ型領域である。ディープ領域５０は、半導体基板１２の上面１２ａから、各ゲートトレンチ３０の下端部よりも下側の位置まで分布している。ディープ領域５０は、最も外周側（周辺範囲２６側）に位置する端部ゲートトレンチ３０ａを含む複数のゲートトレンチ３０を包含している。すなわち、ディープ領域５０は、複数のゲートトレンチ３０のうちの外周側に位置する複数個を包含している。ディープ領域５０は、外周側に位置する複数のゲートトレンチ３０の側面全体と底面全体において、ゲート絶縁膜３２に接している。ディープ領域５０は、上部ボディ領域４２、バリア領域４４及び下部ボディ領域４６に隣接している。ディープ領域５０は、コンタクト領域５０ａ、５０ｂと低濃度領域５０ｃを有している。コンタクト領域５０ａ、５０ｂは、上面１２ａ近傍の表層部に設けられている。コンタクト領域５０ａは、ディープ領域５０の内周側（上部ボディ領域４２側）の部分に設けられている。コンタクト領域５０ａは、上部電極１４にオーミック接触している。コンタクト領域５０ｂは、ディープ領域５０の外周側の部分に設けられている。コンタクト領域５０ｂは、電極１８に接している。低濃度領域５０ｃは、コンタクト領域５０ａ、５０ｂの下側に配置されている。低濃度領域５０ｃは、各ゲートトレンチ３０の下端よりも下側まで分布している。低濃度領域５０ｃのｐ型不純物濃度は、コンタクト領域５０ａ、５０ｂのｐ型不純物濃度よりも低い。
周辺範囲２６内には、リサーフ領域６０が設けられている。リサーフ領域６０は、ｐ型領域である。リサーフ領域６０は、半導体基板１２の上面１２ａを含む範囲に配置されている。リサーフ領域６０は、上面１２ａから、ディープ領域５０の下端よりも浅い位置まで分布している。リサーフ領域６０は、ディープ領域５０に対して、外周側で隣接している。リサーフ領域６０は、半導体基板１２を上側から平面視したときに、素子範囲２４の周囲を囲んでいる。
図４は、図２の直線ＩＶの位置における低濃度領域５０ｃ及びリサーフ領域６０内のｐ型不純物濃度を示している。図４に示すように、低濃度領域５０ｃ内のｐ型不純物濃度は、内周側（すなわち、上部ボディ領域４２側）から外周側（すなわち、リサーフ領域６０側）に向かうにしたがって連続的に上昇している。なお、図２に示すように、低濃度領域５０ｃは、内周側から外周側に向かうにしたがって深くなっている。これは、半導体装置１０の製造工程において、ｐ型不純物濃度が低い内周側よりもｐ型不純物濃度が高い外周側の方がｐ型不純物の拡散距離が長くなるためである。図４に示すように、リサーフ領域６０内のｐ型不純物濃度は、内周側（低濃度領域５０ｃ側）から外周側に向かうにしたがって低下している。低濃度領域５０ｃ内のｐ型不純物濃度のピーク値は、リサーフ領域６０内のｐ型不純物濃度のピーク値よりも高い。また、低濃度領域５０ｃ内のｐ型不純物濃度のピーク値は、コンタクト領域４２ａ、５０ａ、５０ｂ内のｐ型不純物濃度よりも低い。
図２に示すように、下部ボディ領域４６、ディープ領域５０、及び、リサーフ領域６０の下側に、ドリフト領域７０が配置されている。ドリフト領域７０は、素子範囲２４から周辺範囲２６に跨って分布している。ドリフト領域７０は、下部ボディ領域４６、ディープ領域５０、及び、リサーフ領域６０に対して下側から接している。ドリフト領域７０は、下部ボディ領域４６の下側でゲート絶縁膜３２に接している。ドリフト領域７０は、リサーフ領域６０よりも外周側で、半導体基板１２の上面１２ａに面している。また、周辺範囲２６内には、リサーフ領域６０から離れた位置に高濃度ｎ型領域７２が配置されている。高濃度ｎ型領域７２は、ドリフト領域７０よりも高いｎ型不純物濃度を有している。高濃度ｎ型領域７２は、上面１２ａを含む範囲に配置されている。高濃度ｎ型領域７２は、ドリフト領域７０によってリサーフ領域６０から分離されている。
ドリフト領域７０の下側に、バッファ領域７４が配置されている。バッファ領域７４は、ドリフト領域７０よりもｎ型不純物濃度が高いｎ型領域である。バッファ領域７４は、素子範囲２４から周辺範囲２６に跨って分布している。バッファ領域７４は、ドリフト領域７０に対して下側から接している。
半導体基板１２の下面１２ｂを含む範囲に、コレクタ領域７６が配置されている。コレクタ領域７６は、ｐ型不純物濃度が高いｐ型領域である。コレクタ領域７６は、下部電極１６にオーミック接触している。コレクタ領域７６は、ＩＧＢＴ範囲２０から周辺範囲２６に跨って分布している。コレクタ領域７６は、バッファ領域７４に対して下側から接している。
ＩＧＢＴ範囲２０内には、エミッタ領域４０、上部ボディ領域４２、バリア領域４４、下部ボディ領域４６、ドリフト領域７０、バッファ領域７４、コレクタ領域７６、及び、ゲート電極３４等によって、ＩＧＢＴが形成されている。ＩＧＢＴが動作するときには、上部電極１４がエミッタ電極として機能し、下部電極１６がコレクタ電極として機能する。ゲート電極３４の電位をゲート閾値以上の値まで上昇させると、上部ボディ領域４２と下部ボディ領域４６にチャネルが形成される。この状態で、下部電極１６の電位が上部電極１４の電位よりも高くなると、エミッタ領域４０から、上部ボディ領域４２のチャネル、バリア領域４４、下部ボディ領域４６のチャネル、ドリフト領域７０、及び、バッファ領域７４を介してコレクタ領域７６へ電子が流れる。ゲート電極３４の電位をゲート閾値未満の値まで低下させると、チャネルが消失し、電子の流れが停止する。このように、ゲート電極３４の電位に応じてＩＧＢＴがスイッチングする。
図３に示すように、ダイオード範囲２２内では、下面１２ｂを含む範囲に、カソード領域７８が設けられている。カソード領域７８は、バッファ領域７４よりもｎ型不純物濃度が高いｎ型領域である。カソード領域７８は、下部電極１６に対してオーミック接触している。カソード領域７８は、バッファ領域７４に対して下側から接している。コレクタ領域７６の代わりにカソード領域７８が設けられている点を除いて、ダイオード範囲２２の構造は、ＩＧＢＴ範囲２０の構造と等しい。
ダイオード範囲２２内には、上部ボディ領域４２、バリア領域４４、下部ボディ領域４６、ドリフト領域７０、バッファ領域７４、及び、カソード領域７８等によって、ダイオードが形成されている。ダイオードが動作するときには、上部電極１４がアノード電極として機能し、下部電極１６がカソード電極として機能する。上部電極１４の電位を下部電極１６の電位よりも高くすると、上部ボディ領域４２から、バリア領域４４、下部ボディ領域４６、ドリフト領域７０、及び、バッファ領域７４を介してカソード領域７８へ電流が流れる。なお、バリア領域４４のｎ型不純物濃度が低いので、電流はバリア領域４４を貫通して流れる。上部電極１４の電位を下部電極１６の電位よりも低くすると、電流が停止する。
次に、ＩＧＢＴがオフしたときの電位分布について説明する。下部電極１６の電位が上部電極１４の電位よりも高い状態でＩＧＢＴがオフすると、下部ボディ領域４６とドリフト領域７０の界面のｐｎ接合に逆電圧が印加される。このため、下部ボディ領域４６からドリフト領域７０に空乏層が広がる。また、この状態では、ディープ領域５０からドリフト領域７０へ空乏層が広がる。さらに、リサーフ領域６０からドリフト領域７０へ空乏層が広がる。リサーフ領域６０によって、リサーフ領域６０よりも外周側のドリフト領域７０への空乏層の伸びが促進される。このため、ドリフト領域７０が広い範囲で空乏化される。
ＩＧＢＴがオフした状態において、図５の破線１００に示すように、等電位線がドリフト領域７０からディープ領域５０に進入すると、端部ゲートトレンチ３０ａの下端近傍で電界が集中する。しかしながら、本実施形態では、等電位線がディープ領域５０に進入し難い。すなわち、本実施形態では、ディープ領域５０の外周側の部分のｐ型不純物濃度が高い。このため、破線１０２に示すように、等電位線が外周側に向かって伸び易い。したがって、ディープ領域５０の内周側の部分のｐ型不純物濃度が低くても、破線１００のようなディープ領域５０への等電位線の進入が生じ難い。このため、半導体装置１０では、端部ゲートトレンチ３０ａの下端近傍における電界集中が抑制される。
次に、ダイオードのリカバリ動作について説明する。上述したように、上部電極１４の電位を下部電極１６の電位よりも高くすると、ダイオードがオンする。すると、下部ボディ領域４６からドリフト領域７０にホールが流入する。その結果、伝導度変調現象によってドリフト領域７０の電気抵抗が低下し、電子がドリフト領域７０を低損失で通過することができる。このとき、ホールは、ドリフト領域７０の略全体に分布している。その後、上部電極１４の電位を下部電極１６の電位よりも低くすると、ダイオードがオフする。ダイオードがオフするときに、ドリフト領域７０内に存在しているホールが、上部電極１４へ排出される。このため、ダイオードがオフする瞬間に、ダイオードに逆電流（リカバリ電流）が流れる。上述したように、ダイオードがオンしている状態では、ドリフト領域７０の略全体にホールが分布しているため、周辺範囲２６内のドリフト領域７０にもホールが存在している。ダイオードのリカバリ動作においては、周辺範囲２６内のドリフト領域７０に存在するホールの一部が、ディープ領域５０を通って上部電極１４へ排出される。このとき、図２の矢印１１０に示すように、ディープ領域５０の中でも上部電極１４に近い内周側の部分にホールの流れ（すなわち、リカバリ電流）が集中し易い。しかしながら、半導体装置１０では、ディープ領域５０の内周側の部分のｐ型不純物濃度が低いので、ディープ領域５０の内周側の部分の電気抵抗が高い。このため、矢印１１０に示すディープ領域５０の内周側の部分を経由して流れるリカバリ電流が抑制される。これによって、ディープ領域５０へのリカバリ電流の集中が抑制される。
以上に説明したように、実施形態の半導体装置１０によれば、ＩＧＢＴのオフ時に端部ゲートトレンチ３０ａ近傍への電界の集中を抑制することができると共に、ダイオードのリカバリ動作時にディープ領域５０へのリカバリ電流の集中を抑制することができる。
なお、内周側から外周側に向かうにしたがってｐ型不純物濃度が低下しているディープ領域５０は、例えば、以下のようにして形成することができる。まず、ディープ領域５０を形成すべき範囲の上部にメッシュ状のマスクを形成する。メッシュ状のマスクは、多数の微小な開口を有するマスクである。ここでは、開口の比率が内周側で低く、外周側で高くなるようにマスクを形成する。次に、マスクを介して半導体基板にｐ型不純物を注入する。外周側では内周側よりも開口の比率が高いので、外周側では内周側よりも高濃度にｐ型不純物が注入される。その後、半導体基板をアニールして、注入したｐ型不純物を拡散・活性化させる。これによって、内周側から外周側に向かうにしたがってｐ型不純物濃度が低下しているディープ領域５０を形成することができる。
なお、上述した実施形態では、ディープ領域５０内のｐ型不純物濃度が内周側から外周側に向かうにしたがって連続的に上昇していた。しかしながら、ディープ領域５０内のｐ型不純物濃度が内周側から外周側に向かうにしたがって段差状に上昇していてもよい。この場合、図６に示すように、ディープ領域５０が、内周側から外周側に向かうにしたがって段差状に深くなる。
また、上述した実施形態では、ディープ領域５０の外周側にリサーフ領域６０が設けられていた。しかしながら、図７に示すように、ディープ領域５０の外周側に、リサーフ領域６０に代えて、ガードリング６２（いわゆる、ＦＬＲ：field limiting ring）が設けられていてもよい。ガードリング６２は、ｐ型領域である。ガードリング６２は、上面１２ａを含む範囲に配置されており、ディープ領域５０から分離されている。図７では、複数のガードリング６２が示されており、各ガードリング６２は互いから分離されている。半導体基板１２を上側から平面視したときに、各ガードリング６２は、素子範囲２４を囲むように環状に伸びている。このように、リサーフ領域６０に代えてガードリング６２を設けても、半導体装置１０の耐圧を確保することができる。
また、上述した実施形態では、ダイオード範囲２２内における上面１２ａ側の半導体構造（すなわち、エミッタ領域４０、上部ボディ領域４２、バリア領域４４、及び、下部ボディ領域４６）が、ＩＧＢＴ範囲２０内における上面１２ａ側の半導体構造と等しかった。しかしながら、ダイオード範囲２２とＩＧＢＴ範囲２０とで、上面１２ａ側の半導体構造が異なっていてもよい。例えば、ダイオード範囲２２内では、エミッタ領域４０とバリア領域４４が存在しなくてもよい。
また、上述した実施形態では、ＩＧＢＴ範囲２０と周辺範囲２６の境界にディープ領域５０が設けられていた。しかしながら、ダイオード範囲２２と周辺範囲２６がゲートトレンチ３０を介して隣接する場合には、ダイオード範囲２２と周辺範囲２６の境界にディープ領域５０を設けてもよい。
また、上述した実施形態では、バリア領域４４によってボディ領域が上部ボディ領域４２と下部ボディ領域４６に分離されていた。しかしながら、バリア領域４４が存在しなくてもよい。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置においては、ディープ領域が、半導体基板の上面を含む範囲に配置されている高濃度領域と、高濃度領域の下側に配置されているとともに高濃度領域よりもｐ型不純物濃度が低い低濃度領域を有していてもよい。低濃度領域内のｐ型不純物濃度が、ボディ領域側から耐圧領域側に向かうにしたがって上昇していてもよい。
本明細書が開示する一例の半導体装置においては、低濃度領域内のｐ型不純物濃度のピーク値が、耐圧領域内のｐ型不純物濃度のピーク値よりも高くてもよい。
このように、低濃度領域のｐ型不純物濃度をある程度高くすることで、素子範囲の外周端に位置するトレンチ近傍における電界集中を好適に抑制することができる。
本明細書が開示する一例の半導体装置においては、耐圧領域が、ディープ領域に隣接するリサーフ領域であってもよい。
本明細書が開示する一例の半導体装置においては、耐圧領域が、ドリフト領域によってディープ領域から分離されており、素子範囲の周囲を囲む環状のガードリングであってもよい。
本明細書が開示する一例の半導体装置においては、ディープ領域内のｐ型不純物濃度が、ボディ領域側から耐圧領域側に向かうにしたがって連続的に上昇していてもよい。
本明細書が開示する一例の半導体装置においては、ディープ領域内のｐ型不純物濃度が、ボディ領域側から耐圧領域側に向かうにしたがって段差状に上昇していてもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１４ ：上部電極
１６ ：下部電極
２０ ：ＩＧＢＴ範囲
２２ ：ダイオード範囲
２４ ：素子範囲
２６ ：周辺範囲
３０ ：トレンチ
３０ａ ：端部トレンチ
３２ ：ゲート絶縁膜
３４ ：ゲート電極
３６ ：層間絶縁膜
４０ ：エミッタ領域
４２ ：上部ボディ領域
４４ ：バリア領域
４６ ：下部ボディ領域
５０ ：ディープ領域
６０ ：リサーフ領域
７０ ：ドリフト領域
７４ ：バッファ領域
７６ ：コレクタ領域
７８ ：カソード領域

Claims (7)

  1. 半導体装置であって、
    上面に複数のゲートトレンチが設けられた素子範囲と、前記素子範囲の外側に設けられた周辺範囲を有する半導体基板と、
    前記半導体基板の上面に設けられた上部電極と、
    前記半導体基板の下面に設けられた下部電極と、
    前記各ゲートトレンチ内に配置されており、ゲート絶縁膜によって前記半導体基板から絶縁されたゲート電極、
    を有し、
    前記半導体基板が、
    前記素子範囲内に配置されており、前記上部電極に接続されており、前記ゲート絶縁膜に接するｎ型のエミッタ領域と、
    前記素子範囲内に配置されており、前記エミッタ領域の下側で前記ゲート絶縁膜に接するｐ型のボディ領域と、
    前記素子範囲と前記周辺範囲に跨って配置されており、前記上面から前記各ゲートトレンチの下端よりも深い位置まで分布しており、前記複数のゲートトレンチのうちの最も前記周辺範囲側に位置する端部ゲートトレンチを包含しているｐ型のディープ領域と、
    前記周辺範囲内に配置されており、前記上面から前記ディープ領域の下端よりも浅い位置まで分布しているｐ型の耐圧領域と、
    前記素子範囲と前記周辺範囲に跨って配置されており、前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記エミッタ領域から分離されており、前記ディープ領域に対して下側から接しており、前記耐圧領域に対して下側から接しているｎ型のドリフト領域と、
    前記ドリフト領域の下側に配置されており、前記下部電極に接するｐ型のコレクタ領域と、
    前記ドリフト領域の下側に配置されており、前記下部電極に接するｎ型のカソード領域、
    を有しており、
    前記ディープ領域内のｐ型不純物濃度が、前記ボディ領域側から前記耐圧領域側に向かうにしたがって上昇している、
    半導体装置。
  2. 前記ディープ領域が、
    前記上面を含む範囲に配置されている高濃度領域と、
    前記高濃度領域の下側に配置されており、前記高濃度領域よりもｐ型不純物濃度が低い低濃度領域、
    を有しており、
    前記低濃度領域内のｐ型不純物濃度が、前記ボディ領域側から前記耐圧領域側に向かうにしたがって上昇している、
    請求項１の半導体装置。
  3. 前記低濃度領域内のｐ型不純物濃度のピーク値が、前記耐圧領域内のｐ型不純物濃度のピーク値よりも高い、請求項２の半導体装置。
  4. 前記耐圧領域が、前記ディープ領域に隣接するリサーフ領域である請求項１〜３のいずれか一項の半導体装置。
  5. 前記耐圧領域が、前記ドリフト領域によって前記ディープ領域から分離されており、前記素子範囲の周囲を囲む環状のガードリングである請求項１〜３のいずれか一項の半導体装置。
  6. 前記ディープ領域内のｐ型不純物濃度が、前記ボディ領域側から前記耐圧領域側に向かうにしたがって連続的に上昇している請求項１〜５のいずれか一項の半導体装置。
  7. 前記ディープ領域内のｐ型不純物濃度が、前記ボディ領域側から前記耐圧領域側に向かうにしたがって段差状に上昇している請求項１〜５のいずれか一項の半導体装置。
JP2018036907A 2018-03-01 2018-03-01 半導体装置 Active JP7091714B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018036907A JP7091714B2 (ja) 2018-03-01 2018-03-01 半導体装置
CN201910146551.1A CN110223980B (zh) 2018-03-01 2019-02-27 半导体装置
US16/290,132 US11133406B2 (en) 2018-03-01 2019-03-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018036907A JP7091714B2 (ja) 2018-03-01 2018-03-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2019153646A true JP2019153646A (ja) 2019-09-12
JP7091714B2 JP7091714B2 (ja) 2022-06-28

Family

ID=67768805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018036907A Active JP7091714B2 (ja) 2018-03-01 2018-03-01 半導体装置

Country Status (3)

Country Link
US (1) US11133406B2 (ja)
JP (1) JP7091714B2 (ja)
CN (1) CN110223980B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063412A1 (ja) * 2021-10-15 2023-04-20 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2024161753A1 (ja) * 2023-01-30 2024-08-08 株式会社デンソー 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7401416B2 (ja) * 2020-09-11 2023-12-19 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200098A (ja) * 2008-02-19 2009-09-03 Toyota Motor Corp Ｉｇｂｔとその製造方法
JP2013135078A (ja) * 2011-12-26 2013-07-08 Toyota Motor Corp ダイオード
US20150187877A1 (en) * 2013-12-27 2015-07-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device
US20150187868A1 (en) * 2014-01-02 2015-07-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device
JP2017059662A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
US6747312B2 (en) * 2002-05-01 2004-06-08 International Rectifier Corporation Rad hard MOSFET with graded body diode junction and reduced on resistance
US7973361B2 (en) * 2005-03-30 2011-07-05 Panasonic Corporation High breakdown voltage semiconductor device and fabrication method of the same
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP4844605B2 (ja) 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP6245678B2 (ja) * 2012-08-08 2017-12-13 住友重機械工業株式会社 半導体装置の製造方法
US9240444B2 (en) * 2014-05-26 2016-01-19 Nuvoton Technology Corporation High-voltage semiconductor device with a termination structure
JP6152831B2 (ja) 2014-07-07 2017-06-28 トヨタ自動車株式会社 半導体装置
JP6438247B2 (ja) * 2014-09-09 2018-12-12 株式会社豊田中央研究所 横型半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200098A (ja) * 2008-02-19 2009-09-03 Toyota Motor Corp Ｉｇｂｔとその製造方法
JP2013135078A (ja) * 2011-12-26 2013-07-08 Toyota Motor Corp ダイオード
US20150187877A1 (en) * 2013-12-27 2015-07-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device
US20150187868A1 (en) * 2014-01-02 2015-07-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device
JP2017059662A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063412A1 (ja) * 2021-10-15 2023-04-20 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2024161753A1 (ja) * 2023-01-30 2024-08-08 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20190273154A1 (en) 2019-09-05
CN110223980B (zh) 2023-06-06
JP7091714B2 (ja) 2022-06-28
CN110223980A (zh) 2019-09-10
US11133406B2 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
JP6003961B2 (ja) 半導体装置
US9147758B2 (en) Semiconductor device
JP6844147B2 (ja) 半導体装置
JP4265684B1 (ja) 半導体装置
EP2725623A1 (en) Semiconductor device
JP6224454B2 (ja) 縦型半導体装置
JP6720818B2 (ja) 半導体装置
JP7091714B2 (ja) 半導体装置
JP2017195224A (ja) スイッチング素子
JP7052315B2 (ja) 半導体装置
JP2008258262A (ja) Ｉｇｂｔ
JPH0766975B2 (ja) 複合型ダイオード装置
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
JP6852541B2 (ja) 半導体装置
JP2018067690A (ja) 半導体装置とその製造方法
JP2005243716A (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
JP2013069871A (ja) 半導体装置
JP2011086710A (ja) 半導体装置
JP2016162783A (ja) 半導体装置
JP6090075B2 (ja) 半導体装置
JP2019071387A (ja) 半導体装置
JP7352151B2 (ja) スイッチング素子
JP2019160877A (ja) 半導体装置
JP7263978B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220530

R151 Written notification of patent or utility model registration

Ref document number: 7091714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151