JP4265684B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4265684B1
JP4265684B1 JP2007289536A JP2007289536A JP4265684B1 JP 4265684 B1 JP4265684 B1 JP 4265684B1 JP 2007289536 A JP2007289536 A JP 2007289536A JP 2007289536 A JP2007289536 A JP 2007289536A JP 4265684 B1 JP4265684 B1 JP 4265684B1
Authority
JP
Japan
Prior art keywords
region
layer
semiconductor
peripheral
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007289536A
Other languages
English (en)
Other versions
JP2009117634A (ja
Inventor
雅史 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007289536A priority Critical patent/JP4265684B1/ja
Priority to CN2008801147519A priority patent/CN101849288B/zh
Priority to US12/741,622 priority patent/US7973363B2/en
Priority to PCT/JP2008/070109 priority patent/WO2009060852A1/ja
Priority to EP08848331A priority patent/EP2219224B1/en
Application granted granted Critical
Publication of JP4265684B1 publication Critical patent/JP4265684B1/ja
Publication of JP2009117634A publication Critical patent/JP2009117634A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Abstract

【課題】オン抵抗を増大させずに周辺領域を高耐圧化した半導体装置を提供する。
【解決手段】ＩＧＢＴ１００は、活性領域におけるドリフト層１６の表層に形成されているボディ領域４と、周辺領域におけるドリフト層１６の表層に形成されており、ボディ領域４を囲んでいるガードリング１０と、ドリフト層１６の裏面側に形成されており、活性領域と周辺領域に拡がっているコレクタ層２０を備えている。ガードリング１０の裏面からドリフト層裏面までの距離ｆがボディ領域の裏面からドリフト層の裏面までの距離よりも長く、周辺領域のコレクタ層の厚みｈが、活性領域のコレクタ層の厚みｄよりも薄い。周辺領域では、活性領域に比較して、厚い半導体層へ少ないキャリアが注入される。周辺領域に注入されるキャリアの密度を活性領域に比較して低くすることができる。活性領域のオン抵抗を増大させずに周辺領域の耐圧を向上させることができる。
【選択図】図２

Description

本発明は、導通時の抵抗を増大させないで耐圧を高めた半導体装置に関する。例えば、オン電圧が低くて耐圧が高いＩＧＢＴ、あるいは順方向電圧降下が低くて耐圧が高いダイオードに関する。導通時の抵抗が低いとは、順方向電圧降下、オン抵抗あるいはオン電圧が低いことをいう。
半導体基板を平面視したときに、半導体素子が形成されている活性領域と、活性領域を囲んでいる周辺領域に区画されている半導体装置が知られている。半導体基板を平面視するという場合、半導体基板の表面に直交する方向から半導体基板に作り込まれている半導体構造を観測することを意味し、半導体装置の外観を平面視することに限定されない。外観では観測できなくても、活性領域と周辺領域に区画されている半導体装置が存在する。
活性領域と周辺領域に区画されている半導体装置は、活性領域と周辺領域に拡がっている第１導電型の半導体層を備えている。ＩＧＢＴの場合、ドリフト層を備えている。その半導体層の表層側に、活性領域と周辺領域によって異なる半導体構造が作り込まれている。すなわち、活性領域の半導体層の表層には、第２導電型の第１半導体領域が形成されている。ＩＧＢＴの場合、活性領域のドリフト層の表層に、ドリフト層と反対導電型のボディ領域が形成されている。
半導体装置の非導通時に半導体層の活性領域から周辺領域へ拡がる空乏層の周縁における湾曲を緩やかにするために、周辺領域に、ガードリング、フィールドリミティングリング、あるいは表面リサーフ層と呼ばれる領域が形成されることが多い。これらの領域は、第２導電型の不純物を含んでおり、活性領域に形成されている第１半導体領域を囲んでいる。すなわち、周辺領域の半導体層の表層には、第２導電型の第２半導体領域が形成されていることが多い。その第２半導体領域が第１半導体領域を囲んでいるために、周辺領域における電界集中が緩和され、半導体装置の耐圧が向上する。周辺領域の半導体層の表層に、活性領域の半導体層の表層に形成されている第２導電型の第１半導体領域を囲んでいる第２導電型の第２半導体領域を設けることによって、半導体装置の耐圧が向上する。以下では、第２半導体領域をガードリングで代表して説明する場合があり、ガードリング、フィールドリミティングリング、あるいは表面リサーフ層を総称して周辺耐圧確保領域ということがある。
半導体装置の耐圧は、半導体層を厚くすることによっても向上する。しかしながら半導体層を厚くすると、半導体装置の導通時の抵抗が増大してしまう。半導体装置の耐圧と抵抗の間にはトレードオフの関係が存在しており、半導体層を厚くすれば耐圧は向上するものの導通時の抵抗が悪化してしまい、半導体層を薄くすれば導通時の抵抗は向上するものの耐圧が悪化してしまう。
前記したように、活性領域の半導体層の表層に第１半導体領域が形成されており、周辺領域の半導体層の表層に第２半導体領域が形成されていることが多い。この場合、第２半導体領域の厚みが第１半導体領域の厚みよりも厚く形成されていることが多い。
耐圧に影響する半導体層の実効的な厚みは、第１半導体領域の裏面（ないしは底面）から半導体層の裏面（ないしは底面）までの距離であり、第２半導体領域の裏面から半導体層の裏面までの距離である。第２半導体領域の方が第１半導体領域よりも厚いために、周辺領域の半導体層の実効的な厚みの方が、活性領域の半導体層の実効的な厚みよりも薄くなっている。
従って、活性領域と、活性領域を囲んでいる周辺領域に区画されている現状の半導体装置では、半導体層の実効的な厚みが薄い周辺領域の耐圧の方が、半導体層の実効的な厚みが厚い活性領域の耐圧よりも低い。半導体装置の耐圧は、半導体層の実効的な厚みが薄い周辺領域の耐圧で決まってしまう。周辺領域での耐圧を向上させることができれば、活性領域での耐圧を向上させなくても、半導体装置の耐圧を向上させることができる。
周辺領域での耐圧が活性領域での耐圧よりも低下することを阻止する技術が開発されてれおり、特許文献１に開示されている。特許文献１のダイオード（半導体装置）は、活性領域と周辺領域に拡がっている第１導電型の半導体層(ドリフト層）と、活性領域の半導体層の表層に形成されている第２導電型の第１半導体領域（アノード領域）と、周辺領域の半導体層の表層に形成されている第２導電型の第２半導体領域（ガードリング）と、半導体層の裏面側に形成されている第３半導体層を備えている。第３半導体層はカソード領域であり、第１導電型であり、活性領域と周辺領域に拡がっている。第３半導体層（カソード領域）は、活性領域で厚く、周辺領域で薄い。このために、周辺領域に形成されている第２半導体領域（ガードリング）の裏面から半導体層(ドリフト層）の裏面までの距離が、第１半導体領域（アノード領域）の裏面から半導体層(ドリフト層）の裏面までの距離よりも長い。すなわち、周辺領域の半導体層(ドリフト層）の実効的な厚みの方が、活性領域の半導体層(ドリフト層）の実効的な厚みよりも厚くなっている。周辺領域の耐圧が活性領域の耐圧よりも低下することを防止している。
特開平１１−４０８２２号公報
しかしながら、特許文献１の手法はＩＧＢＴには利用できない。ＩＧＢＴの場合、半導体層（ドリフト層）の裏面にバッファ層を形成して、空乏層がコレクタ層にまで伸びることを防止している。バッファ層は、ドリフト層と同じ導電型の不純物をドリフト層よりも高濃度に含んでいる。
特許文献１の技術を応用してバッファ層の厚みを活性領域で厚くし、周辺領域で薄くすると、ＩＧＢＴのオン電圧が上昇してしまう。バッファ層の厚みを厚くすると、コレクタ層からドリフト層にキャリアを注入する効率が低下する。バッファ層の厚みを活性領域で厚くすると、キャリアを注入する効率が低下してオン電圧が上昇してしまう。
本発明の一つの課題は、オン電圧を上昇させないで耐圧が向上しているＩＧＢＴを提供することである。
本発明の一つの技術では、ドリフト層の厚みを活性領域よりも周辺領域で厚くすることと、ドリフト層に注入されるキャリア量を活性領域よりも周辺領域で抑制することの両作用によって、周辺領域の耐圧を向上させる。
本発明で実現されたＩＧＢＴは、半導体基板を平面視したときに、ＩＧＢＴ素子が形成されている活性領域と、活性領域を囲んでいる周辺領域に区画されている。このＩＧＢＴは、活性領域と周辺領域に拡がっている第１導電型のドリフト層と、活性領域のドリフト層の表層に形成されている第２導電型のボディ領域と、周辺領域のドリフト層の表層に形成されているとともにボディ領域を囲んでいる第２導電型の周辺耐圧確保領域と、ドリフト層の裏面側に形成されているとともに活性領域と周辺領域に拡がっている第２導電型のコレクタ層を備えている。
本発明で実現されたＩＧＢＴでは、周辺領域のコレクタ層の厚みが活性領域のコレクタ層の厚みよりも薄く、周辺耐圧確保領域の裏面からドリフト層の裏面までの距離が、ボディ領域の裏面からドリフト層の裏面までの距離よりも長いことを特徴とする。
このＩＧＢＴでは、周辺領域のコレクタ層の厚みが活性領域のコレクタ層の厚みよりも薄い。このために、ボディ領域の裏面（底面）と周辺耐圧確保領域の裏面（底面）が同じ深さにあっても、周辺領域のドリフト層の実効的な厚みが、活性領域のドリフト層の実効的な厚みよりも厚くなる。周辺領域のドリフト層の実効的な厚みが厚いために、周辺領域の耐圧が向上する。
また、ＩＧＢＴでは、コレクタ層からドリフト層にキャリアが注入される。活性領域のコレクタ層の厚みが周辺領域のコレクタ層の厚みよりも厚いと、活性領域では多くのキャリアが注入され、周辺領域ではキャリアの注入量が低下する。活性領域で多くのキャリアが注入されるために、ＩＧＢＴのオン電圧が上昇することはない。ＩＧＢＴでは、オン状態からオフ状態に変化するときに、ドリフト層からコレクタ層にキャリアが排出され、ドリフト層からソース領域にキャリアが排出される。周辺領域のドリフト層に多くのキャリアが蓄積していると、周辺領域のドリフト層に蓄積されていたキャリアが排出される際にドリフト層内の特定部位をキャリアが集中して流れ、電流集中箇所で半導体が破壊されることがある。本発明のＩＧＢＴでは、周辺領域でのキャリアの注入量が抑制されているために、ＩＧＢＴがオン状態からオフ状態に変化するときに、過大な電流集中が起きにくい。
本発明のＩＧＢＴでは、周辺領域でのドリフト層の実効的な厚みが厚いことと、周辺領域でのキャリアの注入量が抑制されていることがあいまって、高い耐圧性能が得られる。オン電圧を上昇させないで耐圧を向上させることができる。
本発明のＩＧＢＴでは、周辺耐圧確保領域の厚みがボディ領域の厚みよりも厚いことが好ましい。周辺耐圧確保領域の裏面からドリフト層の裏面までの距離を、ボディ領域の裏面からドリフト層の裏面までの距離よりも長くするだけであれば、単純に周辺耐圧確保領域の厚みをボディ領域の厚みよりも薄くすることで実現できる。しかしながら、周辺領域での空乏層の曲率を緩やかにするには、周辺耐圧確保領域の厚みは少なくともボディ領域の厚みよりも厚い方が好ましい。
周辺領域のコレクタ層の厚みを活性領域のコレクタ層の厚みよりも薄くすると、周辺耐圧確保領域の厚みをボディ領域の厚みよりも厚くしても、周辺耐圧確保領域の裏面からドリフト層の裏面までの距離がボディ領域の裏面からドリフト層の裏面までの距離よりも長いという関係を実現することができる。
活性領域のドリフト層の裏面が、周辺領域のドリフト層の裏面よりも窪んでいることが好ましい。あるいは、ボディ領域の表面が、周辺耐圧確保領域の表面よりも窪んでいることが好ましい。活性領域のドリフト層の裏面を周辺領域のドリフト層の裏面から窪ませるとともに、ボディ領域の表面を周辺耐圧確保領域の表面から窪ませることも好適である。
上記の条件を満たしていると、周辺耐圧確保領域の厚みをボディ領域の厚みよりも厚くしても、周辺耐圧確保領域の裏面からドリフト層の裏面までの距離がボディ領域の裏面からドリフト層の裏面までの距離よりも長いという関係を実現することができる。
本発明の一つの技術では、コレクタ層からドリフト層に注入される第２導電型キャリアの量を、活性領域よりも周辺領域で抑制することで、オン電圧を高くすることなく周辺領域の耐圧を向上させる。
本発明で実現されたＩＧＢＴは、ドリフト層とコレクタ層の間に、周辺領域と活性領域に拡がっており、ドリフト層よりも第導電型不純物を高濃度に含んでいるバッファ層を備える。バッファ層は、その周辺領域における厚みが活性領域における厚みよりも厚い。或いはバッファ層は、その周辺領域における不純物濃度が活性領域における不純物濃度よりも濃い。バッファ層は、その周辺領域における厚みが活性領域における厚みよりも厚く、かつ、その周辺領域における不純物濃度が活性領域における不純物濃度よりも濃くてもよい。
バッファ層は、コレクタ層からドリフト層へ注入されるキャリアの量を抑制する。周辺領域のバッファ層の厚みを厚くするか、あるいは不純物濃度を濃くすると、周辺領域のドリフト層へ注入されるキャリア量を抑制することができる。周辺領域の耐圧を向上させることができる。活性領域では、バッファ層の厚みが薄いか、あるいは不純物濃度が薄いために、充分な量のキャリアがドリフト層に注入される。ＩＧＢＴのオン電圧が上昇することはない。なお、バッファ層は、フィールドストップ層と呼ばれることがある。
周辺耐圧確保領域の厚みをボディ領域の厚みよりも厚く、しかも、周辺耐圧確保領域の裏面からドリフト層の裏面までの距離がボディ領域の裏面からドリフト層の裏面までの距離よりも長いという関係は、ＩＧＢＴ以外の半導体装置（たとえばダイオードやＦＥＴ）にも有用である。
一般的にいうと、活性領域の半導体層（例えばドリフト層）の表層に形成されている第１導電型の第１半導体領域（例えばボディ領域）の厚みよりも、周辺領域の半導体層の表層に形成されている第１導電型の第２半導体領域（例えば周辺耐圧確保領域）の厚みが厚く、しかも、第２半導体領域の裏面から半導体層の裏面までの距離が第１半導体領域の裏面から半導体層の裏面までの距離よりも長ければ、周辺領域で耐圧が低下することを防止できる。
本発明の目的の一つは、周辺領域で耐圧が低下することを防止した半導体装置を実現することである。
本発明で実現された他の半導体装置は、活性領域と周辺領域に区画されている半導体装置であり、活性領域と周辺領域に拡がっている第１導電型の半導体層と、活性領域の半導体層の表層に形成されている第２導電型の第１半導体領域と、周辺領域の半導体層の表層に形成されているとともに第１半導体領域を囲んでいる第２導電型の第２半導体領域を備えている。
この半導体装置では、第１半導体領域の表面が第２半導体領域の表面よりも窪んでおり、第２半導体領域の厚みが第１半導体領域の厚みよりも厚く、しかも、第２半導体領域の裏面から半導体層の裏面までの距離が、第１半導体領域の裏面から半導体層の裏面までの距離よりも長いことを特徴とする。
この半導体装置は、第１半導体領域の表面を第２半導体領域の表面よりも窪ませることによって、第２半導体領域の厚みを第１半導体領域の厚みよりも厚くしながらも、第２半導体領域の裏面から半導体層の裏面までの距離を第１半導体領域の裏面から半導体層の裏面までの距離よりも長いという関係を実現している。
第２半導体領域の厚みを第１半導体領域の厚みよりも厚くすることによって、周辺領域における空乏層の曲率を緩やかにすることができる。同時に、周辺領域における半導体層の実効的な厚みを厚くすることによって、周辺領域の耐圧を向上させる。
この半導体装置は、半導体層の裏面側に第２導電型の第３半導体層が形成されているトランジスタ（ＩＧＢＴなど）に具現化することができる。また、第３半導体層を備えていない半導体装置、例えば、第１半導体領域と半導体層のｐｎ接合から構成されるダイオードに具現化することも好適である。
本発明によれば、オン抵抗を増大させることなく周辺領域の耐圧を高めた半導体装置を実現することができる。
（第１実施例）
図１、２を参照して、第１実施例に係る半導体装置を説明する。本実施例の半導体装置は、本発明をＩＧＢＴに適用した例である。図１は、ＩＧＢＴ１００の模式的平面図である。図２は、図１のII−II線に沿って見たときのＩＧＢＴ１００の模式的断面図である。
まず、ＩＧＢＴ１００の構成を概説する。
ＩＧＢＴ１００は、半導体基板１４（以下、基板１４と称する）に形成されている。基板１４の裏面には、金属製のコレクタ電極２２が形成されている。コレクタ電極２２の上面に、すなわち基板１４の最下層にｐ＋型のコレクタ層２０（第３半導体層）が形成されている。コレクタ層２０の上に、ｎ型（濃度については後述する）のバッファ層１８（不純物高濃度層）が形成されている。バッファ層１８の上に、ｎ−型のドリフト層１６（半導体層）が形成されている。バッファ層１８のｎ型不純物の濃度は、ドリフト層１６のｎ型不純物濃度よりも高い。
ドリフト層１６の表層（図１のドリフト層１６の上面側）の一部の範囲に、ｐ型のボディ領域４（第１半導体領域）が形成されている。ドリフト層１６の表層の他の範囲に、ｐ型のガードリング１０（第２半導体領域）が形成されている。図１に示すように、ガードリング１０は、ボディ領域４を囲んでいる。基板１４には、２つのガードリング１０が形成されており、ボディ領域４を２重に囲んでいる。ガードリングの数は２重に限られず、１重であることもあれば、３重以上であることもある。
基板１４のボディ領域４が形成されている領域が活性領域である。ボディ領域４を囲んでいる領域が周辺領域である。ガードリング１０は、周辺領域に形成されている。
活性領域には、ボディ領域４を貫通してドリフト層に達している複数のトレンチ７が形成されている。図示を省略しているが、トレンチ７の内壁には絶縁膜が形成されており、その内側に導電性物質が充填されている。トレンチ７内部の導電性物質が、ゲート電極を形成する。
トレンチ７の上面には絶縁層６が形成されている。ボディ領域４の表面４ａ上にエミッタ電極２が形成されている。なお、エミッタ電極２とトレンチ７内の導電性物質は、絶縁層６によって絶縁されている。
図示を省略しているが、トレンチ７の両側には、エミッタ電極２に接しているｎ型のエミッタ領域が形成されている。ｎ型のエミッタ領域同士の間に、ｐ型のボディコンタクト領域が形成されている。ボディ領域４はボディコンタクト領域を介してエミッタ電極２に導通している。
また、図示を省略しているが、基板の表面には、トレンチ７の内部に充填されているゲート電極に接続されているゲート配線が設けられている。
コレクタ層２０、バッファ層１８、ドレイン層１６、ボディ領域４、エミッタ領域（不図示）、トレンチ７内のゲート電極によって、ＩＧＢＴ素子が形成される。即ち、活性領域にはＩＧＢＴ素子（半導体素子）が形成されている。
別言すれば、ＩＧＢＴ１００は、基板１４を平面視したときに、半導体素子が形成されている活性領域と、活性領域を囲んでいる周辺領域に区画されている。
周辺領域における基板１４の表面が、酸化膜１２で覆われている。酸化膜１２の上面に、酸化膜１２を貫通してガードリング１０に接触しているフィールドプレート８が形成されている。
次に、ＩＧＢＴ１００の特徴を説明する。
（特徴１）
周辺領域におけるコレクタ層２０の厚みｈが、活性領域におけるコレクタ層２０の厚みｄよりも薄い。コレクタ層２０を周辺領域で薄くすることによって、コレクタ層２０から周辺領域のドリフト層１６へ注入されるキャリア（本実施例の場合はホール）の量を、コレクタ層２０から活性領域のドリフト層１６へ注入されるキャリアの量に比べて少なくすることができる。
また、ガードリング１０の裏面１０ｂからドリフト層１６の裏面１６ａまでの距離ｆが、ボディ領域４の裏面４ｂからドリフト層１６の裏面１６ａまでの距離ｂよりも長い。以下では、ガードリング１０の裏面１０ｂからドリフト層１６の裏面１６ａまでの距離を、周辺領域におけるドリフト層１６の実効的な厚みと称することがある。ボディ領域４の裏面４ｂからドリフト層１６の裏面１６ａまでの距離を、活性領域におけるドリフト層１６の実効的な厚みと称することがある。従って換言すれば、周辺領域におけるドリフト層１６の実効的な厚みｆは、活性領域におけるドリフト層１６の実効的な厚みｂよりも厚い。
ＩＧＢＴ１００では、活性領域に比べて周辺領域では、ドリフト層１６の実効的な厚みが厚く、かつ、注入されるキャリア（少数キャリア）の量が抑制される。これによって、周辺領域では、活性領域に比べて、ドリフト層１６内に蓄積される少数キャリアの密度を小さくすることができる。その結果、ＩＧＢＴ１００がオン状態からオフ状態に変化したときに過渡的に周辺領域に流れる電流密度を低下させることができる。また、周辺領域では実効的な厚みが厚いドリフト層１６で電位差を保持することができ、電界集中を抑制することができる。換言すれば、周辺領域の耐圧を向上させることができる。他方、活性領域では、周辺領域に比べて、コレクタ層２０の厚みが厚く、ドリフト層１６の実効的な厚みが薄い。これによって、ＩＧＢＴ１００がオンしたときに、活性領域では薄いドリフト層１６に十分な量のキャリアが注入されるのでオン電圧を増大させることがない。
（特徴２）
ガードリング１０の厚みｅが、ボディ領域４の厚みａよりも厚い。ガードリング１０をボディ領域４よりも厚くすることによって、周辺領域における空乏層の曲率を緩やかにすることができる。この特徴も、周辺領域の耐圧向上に寄与している。
（特徴３）
ドリフト層１６の裏面１６ａが、活性領域で周辺領域より窪んでいる。この特徴が、ガードリング１０の厚みｅをボディ領域４の厚みａよりも厚くすることと、ドリフト層１６の実効的な厚みを活性領域よりも周辺領域で厚くすることの両立に寄与する。
（特徴４）
ボディ領域４の表面４ａが、ガードリング１０の表面１０ａよりも窪んでいる。この特徴も、ガードリング１０の厚みｅをボディ領域４の厚みａよりも厚くすることと、ドリフト層１６の実効的な厚みを活性領域よりも周辺領域で厚くすることの両立に寄与する。
なお、ボディ領域４の窪みは、エッチング等の加工により形成すればよい。
（特徴５）
周辺領域におけるバッファ層１８ｂのｎ型不純物の濃度が、活性領域におけるバッファ層１８ａの濃度よりも高い。前述したように、バッファ層１８のｎ型不純物の濃度は、ドリフト層１６の不純物濃度よりも高い。従って別言すれば、ドリフト層１６がｎ−型であり、活性領域におけるバッファ層１８ａがｎ＋型であり、周辺領域におけるバッファ層１８ｂがｎ＋＋型である。
（特徴６）
周辺領域におけるバッファ層１８ｂの厚みｇが、活性領域におけるバッファ層１８ａの厚みｃよりも厚い。
バッファ層１８は、厚くなるほど、また、ｎ型不純物濃度が高くなるほど、通過する少数キャリアの量を抑制する。従って、特徴５と特徴６は、コレクタ層２０から周辺領域のドリフト層１６へのキャリアの注入効率を抑制する。周辺領域に注入されるキャリアの量を抑制することによって、周辺領域の耐圧を向上させることができる。
また、ドリフト層１６よりも不純物濃度の高いバッファ層１８は、同じ厚みのドリフト層１６よりも高い耐圧を実現する。従って、バッファ層１８の厚みを活性領域よりも周辺領域で厚くするとともに、バッファ層の不純物濃度を活性領域よりも周辺領域で高くすることによって、活性領域の耐圧よりも周辺領域の耐圧を向上させている。
バッファ層１８の厚みを活性領域よりも周辺領域で厚くするとともに不純物濃度を活性領域よりも周辺領域で高くすることによって、オン電圧を増大させることなく、周辺領域の耐圧を向上することができる。
上記に説明したとおり、ＩＧＢＴ１００は、特徴１〜６によって、オン抵抗を増大させることなく、周辺領域の耐圧を向上させることができる。
ＩＧＢＴ１００は、周辺領域の耐圧を向上させている。このことは、従来のＩＧＢＴに比べて、耐圧が破られる事象を周辺領域よりも活性領域で発生しやすくしている。活性領域は元々、大電流に耐えられるように設計されている。従って、耐圧の破壊が活性領域で生じるようにすれば、半導体装置が回復不能にまで破壊されることを回避することができる。
なお、周辺領域におけるコレクタ層２０の厚みｈを、活性領域におけるコレクタ層２０の厚みｄよりも薄くするという特徴と、上記した特徴５、特徴６は、いずれも次の技術的思想を具現化したものである。即ち、周辺領域のドリフト層１６に対する単位面積当たりの第２導電型キャリアの注入量（コレクタ層から注入されるキャリアの注入量）を、活性領域のドリフト層１６に対する単位面積当たりの第２導電型キャリアの注入量よりも低くする。
なお、上記した特徴５と特徴６は、夫々単独でも耐圧を向上させる効果を奏する。
（第２実施例）
次に、図３を参照して、第２実施例に係る半導体装置を説明する。本実施例の半導体装置は、ダイオードである。図３は、第２実施例に係るダイオード２００の模式的断面図である。
ダイオード２００は、半導体基板２１４（以下、基板２１４と称する）に形成されている。基板２１４の裏面には、金属製のカソード電極２２２が形成されている。カソード電極２２２の上に、ｎ＋型のカソード領域（不純物高濃度層）２１８が形成されている。換言すれば、基板２１４の最下層に不純物高濃度層２１８が形成されている。不純物高濃度層２１８の上に、ｎ型の半導体層２１６が形成されている。
半導体層２１６の表層（図３において、半導体層２１６の上面側）の一部の範囲に、ｐ型のアノード領域２０４（第１半導体領域）が形成されている。半導体層２１６の表層にの他の範囲に、アノード領域２０４を２重に囲むｐ型のガードリング２１０（第２半導体領域）が形成されている。なお、ダイオード２００の平面図は、図１において、ボディ領域４をアノード領域２０４で置換し、トレンチ７を削除した図に相当する。
基板２１４において、アノード領域２０４が形成されている領域が活性領域である。活性領域を囲む領域が周辺領域である。ガードリング２１０は、周辺領域に形成されている。ダイオード２００は、基板２１４を平面視したときに、半導体素子が形成されている活性領域と、活性領域を囲んでいる周辺領域に区画されている。
アノード領域２０４の表面２０４ａ上にアノード電極２０２が形成されている。
周辺領域における基板２１４の表面が、酸化膜２１２で覆われている。酸化膜２１２の上面に、酸化膜２１２を貫通してガードリング２１０に接触しているフィールドプレート２０８が形成されている。
次に、ダイオード２００の特徴を説明する。
（特徴１）
ガードリング２１０の裏面２１０ｂから半導体層２１６の裏面２１６ａまでの距離ｐが、アノード領域２０４の裏面２０４ｂから半導体層２１６の裏面２１６ａまでの距離ｋよりも長い。以下では、ガードリング２１０の裏面２１０ｂから半導体層２１６の裏面２１６ａまでの距離を、周辺領域における半導体層２１６の実効的な厚みと称することがある。アノード領域２０４の裏面２０４ｂから半導体層２１６の裏面２１６ａまでの距離を、活性領域における半導体層２１６の実効的な厚みと称することがある。従って換言すれば、周辺領域における半導体層２１６の実効的な厚みが、活性領域における半導体層２１６の実効的な厚みよりも厚い。
ダイオード２００では、半導体層２１６の実効的な厚みが活性領域よりも周辺領域で厚い。従って、空乏層が拡がることができる空間を、活性領域に比べて周辺領域で大きくすることができる。これによって、周辺領域の耐圧を向上させることができる。他方、活性領域では、周辺領域に比較して、半導体層２１６の厚みが薄い。これによって、正方向に電圧を印加したときの順方向電圧降下を増大させることがない。
（特徴２）
ガードリング２１０の厚みｍが、アノード領域２０４の厚みｊよりも厚い。ガードリング２１０をアノード領域２０４よりも厚くすることで、周辺領域における空乏層の曲率を緩やかにすることができる。これによっても、周辺領域の耐圧を向上させている。
（特徴３）
アノード領域２０４の表面２０４ａが、ガードリング２１０の表面２１０ａよりも窪んでいる。この特徴が、ガードリング２１０の厚みｍをアノード領域２０４の厚みｊよりも厚くすることと、半導体層２１６の実効的な厚みを活性領域よりも周辺領域で厚くすることを両立させている。なお、アノード領域２０４の窪みはエッチング等の加工により形成すればよい。
上記の特徴１〜３によって、ダイオード２００は、順方向電圧降下を増大させることなく、周辺領域の耐圧を向上させることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記の実施例では、半導体装置は２重のガードリングを備えている。ガードリングの数は１つであってもよく、また３以上であってもよい。
また、上記の実施例では、第２半導体領域をガードリングとした。第２半導体領域は、フィールドリミティング、或いは表面リサーフ層であってもよい。
また、本発明は、トレンチ型の半導体装置に限られない。本発明は、プレーナ型の半導体装置、例えば、プレーナ型ＩＧＢＴに適用することも好適である。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例の半導体装置の模式的平面図である。 第１実施例の半導体装置の模式的断面図である。 第２実施例の半導体装置の模式的断面図である。
符号の説明
４：ボディ領域（第１半導体領域）
１０、２１０：ガードリング（第２半導体領域）
１４、２１４：半導体基板
１６：ドリフト層（半導体層）
１８：バッファ層（不純物高濃度層）
２０：コレクタ層（第３半導体層）
１００：ＩＧＢＴ（半導体装置）
２００：ダイオード（半導体装置）
２０４：アノード領域（第１半導体領域）
２１６：半導体層
２１８：高濃度層（不純物高濃度層）

Claims (10)

  1. 半導体基板を平面視したときに、ＩＧＢＴ素子が形成されている活性領域と、活性領域を囲んでいる周辺領域に区画されているＩＧＢＴであり、
    活性領域と周辺領域に拡がっている第１導電型のドリフト層と、
    活性領域のドリフト層の表層に形成されている第２導電型のボディ領域と、
    周辺領域のドリフト層の表層に形成されているとともに、ボディ領域を囲んでいる第２導電型の周辺耐圧確保領域と、
    ドリフト層の裏面側に形成されているとともに、活性領域と周辺領域に拡がっている第２導電型のコレクタ層を備えており、
    周辺領域のコレクタ層の厚みが、活性領域のコレクタ層の厚みよりも薄く、
    周辺耐圧確保領域の裏面からドリフト層の裏面までの距離が、ボディ領域の裏面からドリフト層の裏面までの距離よりも長いことを特徴とするＩＧＢＴ。
  2. 周辺耐圧確保領域の厚みが、ボディ領域の厚みよりも厚いことを特徴とする請求項１に記載のＩＧＢＴ。
  3. 活性領域のドリフト層の裏面が、周辺領域のドリフト層の裏面よりも窪んでいることを特徴とする請求項１または２に記載のＩＧＢＴ。
  4. ボディ領域の表面が、周辺耐圧確保領域の表面よりも窪んでいることを特徴とする請求項１から３のいずれか１項に記載のＩＧＢＴ。
  5. ドリフト層の裏面とコレクタ層の間に、ドリフト層よりも第１導電型の不純物を高濃度に含むバッファ層が形成されており、
    周辺領域のバッファ層の厚みが、活性領域のバッファ層の厚みよりも厚いことを特徴とする請求項１から４のいずれか１項に記載のＩＧＢＴ。
  6. ドリフト層の裏面とコレクタ層の間に、ドリフト層よりも第１導電型の不純物を高濃度に含むバッファ層が形成されており、
    周辺領域のバッファ層の不純物濃度が、活性領域のバッファ層の不純物濃度よりも濃いことを特徴とする請求項１から５のいずれか１項に記載のＩＧＢＴ。
  7. 半導体基板を平面視したときに、ＩＧＢＴ素子が形成されている活性領域と、活性領域を囲んでいる周辺領域に区画されているＩＧＢＴであり、
    活性領域と周辺領域に拡がっている第１導電型のドリフト層と、
    活性領域のドリフト層の表層に形成されている第２導電型のボディ領域と、
    周辺領域のドリフト層の表層に形成されているとともに、ボディ領域を囲んでいる第２導電型の周辺耐圧確保領域と、
    ドリフト層の裏面側に形成されているとともに、活性領域と周辺領域に拡がっており、ドリフト層よりも第１導電型の不純物を高濃度に含んでいるバッファ層と、
    バッファ層の裏面側に形成されているとともに、活性領域と周辺領域に拡がっている第２導電型のコレクタ層を備えており、
    コレクタ層から周辺領域のドリフト層へ注入される第２導電型キャリアの量が、コレクタ層から活性領域のドリフト層へ注入される第２導電型キャリアの量よりも少ないことを特徴とするＩＧＢＴ。
  8. 周辺領域のバッファ層の厚みが、活性領域のバッファ層の厚みよりも厚いことを特徴とする請求項７に記載のＩＧＢＴ。
  9. 周辺領域のバッファ層の不純物濃度が、活性領域のバッファ層の不純物濃度よりも濃いことを特徴とする請求項７に記載のＩＧＢＴ。
  10. 半導体基板を平面視したときに、半導体素子が形成されている活性領域と、活性領域を囲んでいる周辺領域に区画されている半導体装置であり、
    活性領域と周辺領域に拡がっている第１導電型の半導体層と、
    活性領域の半導体層の表層に形成されている第２導電型の第１半導体領域と、
    周辺領域の半導体層の表層に形成されているとともに、第１半導体領域を囲んでいる第２導電型の第２半導体領域を備えており、
    第１半導体領域の表面が、第２半導体領域の表面よりも窪んでおり、
    第２半導体領域の厚みが、第１半導体領域の厚みよりも厚く、
    第２半導体領域の裏面から半導体層の裏面までの距離が、第１半導体領域の裏面から半導体層の裏面までの距離よりも長いことを特徴とする半導体装置。
JP2007289536A 2007-11-07 2007-11-07 半導体装置 Expired - Fee Related JP4265684B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007289536A JP4265684B1 (ja) 2007-11-07 2007-11-07 半導体装置
CN2008801147519A CN101849288B (zh) 2007-11-07 2008-11-05 半导体装置
US12/741,622 US7973363B2 (en) 2007-11-07 2008-11-05 IGBT semiconductor device
PCT/JP2008/070109 WO2009060852A1 (ja) 2007-11-07 2008-11-05 半導体装置
EP08848331A EP2219224B1 (en) 2007-11-07 2008-11-05 Igbt semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007289536A JP4265684B1 (ja) 2007-11-07 2007-11-07 半導体装置

Publications (2)

Publication Number Publication Date
JP4265684B1 true JP4265684B1 (ja) 2009-05-20
JP2009117634A JP2009117634A (ja) 2009-05-28

Family

ID=40625740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007289536A Expired - Fee Related JP4265684B1 (ja) 2007-11-07 2007-11-07 半導体装置

Country Status (5)

Country Link
US (1) US7973363B2 (ja)
EP (1) EP2219224B1 (ja)
JP (1) JP4265684B1 (ja)
CN (1) CN101849288B (ja)
WO (1) WO2009060852A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194330A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8159022B2 (en) 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
JP2010109031A (ja) * 2008-10-29 2010-05-13 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
JP5621703B2 (ja) * 2011-04-26 2014-11-12 三菱電機株式会社 半導体装置
US9041051B2 (en) 2011-07-05 2015-05-26 Mitsubishi Electric Corporation Semiconductor device
KR101261350B1 (ko) 2011-08-08 2013-05-06 아페리오(주) 박형 인쇄회로기판 제작을 위한 회로패턴 형성 방법
KR101604234B1 (ko) 2012-03-05 2016-03-17 미쓰비시덴키 가부시키가이샤 반도체장치
US8618576B1 (en) * 2012-08-27 2013-12-31 Infineon Technologies Ag Semiconductor device with back side metal structure
KR101339574B1 (ko) * 2012-08-30 2013-12-10 삼성전기주식회사 절연 게이트형 바이폴라 트랜지스터
CN103715074B (zh) * 2012-09-28 2016-08-03 中国科学院微电子研究所 采用质子辐照制备终端结构的方法
CN103208531B (zh) * 2013-04-07 2015-07-15 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9671351B2 (en) * 2014-04-24 2017-06-06 Stmicroelectronics S.R.L. Multi-sensor optical device for detecting chemical species and manufacturing method thereof
US9818837B2 (en) * 2014-12-10 2017-11-14 Semiconductor Components Industries, Llc Process of forming an electronic device having an electronic component
EP3353814B1 (en) * 2015-11-27 2019-07-10 ABB Schweiz AG Area efficient floating field ring termination
CN107425061B (zh) * 2016-05-24 2020-01-07 株洲中车时代电气股份有限公司 变掺杂阳极igbt结构及其制作方法
JP6708257B2 (ja) * 2016-07-20 2020-06-10 三菱電機株式会社 半導体装置およびその製造方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7043750B2 (ja) * 2017-07-14 2022-03-30 株式会社デンソー ＳｉＣ－ＭＯＳＦＥＴ
US11450734B2 (en) * 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
CN110676314B (zh) * 2019-10-23 2021-05-04 广东美的白色家电技术创新中心有限公司 一种绝缘栅双极型晶体管、功率模块及生活电器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207559B2 (ja) 1992-10-27 2001-09-10 株式会社東芝 Ｍｏｓ駆動型半導体装置
DE4240027A1 (de) 1992-11-28 1994-06-01 Asea Brown Boveri MOS-gesteuerte Diode
JPH08102536A (ja) 1994-09-30 1996-04-16 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JPH1140822A (ja) 1997-07-15 1999-02-12 Nissan Motor Co Ltd 半導体装置
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2001144096A (ja) 1999-11-10 2001-05-25 Sanken Electric Co Ltd 半導体装置
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US6536423B2 (en) * 2000-08-14 2003-03-25 Patrick J Conway Patient activated mouth moisturizer
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP2002343967A (ja) 2001-05-14 2002-11-29 Toyota Central Res & Dev Lab Inc 半導体装置
US7169634B2 (en) 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
JP2005354031A (ja) * 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP4840738B2 (ja) * 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP5050329B2 (ja) * 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN101849288B (zh) 2013-02-13
WO2009060852A1 (ja) 2009-05-14
US20100224907A1 (en) 2010-09-09
EP2219224A4 (en) 2010-11-17
EP2219224B1 (en) 2012-12-26
JP2009117634A (ja) 2009-05-28
EP2219224A1 (en) 2010-08-18
CN101849288A (zh) 2010-09-29
US7973363B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
JP4265684B1 (ja) 半導体装置
JP6844147B2 (ja) 半導体装置
JP6158058B2 (ja) 半導体装置
US9059238B2 (en) Semiconductor device
JP6780777B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP2019169597A (ja) 半導体装置
JP7077648B2 (ja) 半導体装置
JP6659516B2 (ja) 半導体装置
US9111990B1 (en) Semiconductor device
JP2015138789A (ja) 半導体装置
JP7230969B2 (ja) 半導体装置
US20160351560A1 (en) Schottky barrier diode
TW201635528A (zh) 半導體裝置
JP2016134465A (ja) 半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP5941214B2 (ja) 半導体装置
JP2016162897A (ja) ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
KR20160029630A (ko) 반도체 장치
JP7052315B2 (ja) 半導体装置
JP2016096307A (ja) 半導体装置
JP2016062975A (ja) 半導体装置およびその製造方法
US8853775B2 (en) Insulated gate bipolar transistor having control electrode disposed in trench
JP2010093080A (ja) 半導体装置
JP2013069871A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090209

R151 Written notification of patent or utility model registration

Ref document number: 4265684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees