JP4765012B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4765012B2 JP4765012B2 JP2000357970A JP2000357970A JP4765012B2 JP 4765012 B2 JP4765012 B2 JP 4765012B2 JP 2000357970 A JP2000357970 A JP 2000357970A JP 2000357970 A JP2000357970 A JP 2000357970A JP 4765012 B2 JP4765012 B2 JP 4765012B2
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- region
- vertical
- conductivity type
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 230000015556 catabolic process Effects 0.000 claims description 295
- 239000012535 impurity Substances 0.000 claims description 211
- 239000000758 substrate Substances 0.000 claims description 79
- 238000005192 partition Methods 0.000 claims description 66
- 238000009792 diffusion process Methods 0.000 claims description 61
- 230000002093 peripheral effect Effects 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 24
- 230000007423 decrease Effects 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000009826 distribution Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005304 joining Methods 0.000 claims description 8
- 230000000779 depleting effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 238
- 239000011295 pitch Substances 0.000 description 54
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 23
- 230000005684 electric field Effects 0.000 description 19
- 229910052796 boron Inorganic materials 0.000 description 18
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 13
- 230000036961 partial effect Effects 0.000 description 11
- 125000004437 phosphorous atom Chemical group 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 9
- -1 phosphorus ions Chemical class 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003252 repetitive effect Effects 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（伝導度変調型ＭＯＳＦＥＴ）、バイポーラトンラジスタ、ダイオード等に適用可能で高耐圧化と大電流容量化が両立する縦形パワー半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
一般に半導体装置は、片面のみに電極部を持つ横形素子と、両面に電極部を持つ縦形素子とに大別できる。縦形素子は、オン時にドリフト電流が流れる方向と、オフ時に逆バイアス電圧による空乏層が延びる方向とが共に基板の厚み方向（縦方向）である。例えば、図２９は通常のプレーナ型のｎチャネル縦形ＭＯＳＦＥＴの断面図である。この縦形ＭＯＳＦＥＴは、裏側のドレイン電極１８が導電接触した低抵抗のｎ＋ ドレイン層１１の上に形成された高抵抗のｎ− ドレイン・ドリフト層１２と、このドリフト層１２の表面層に選択的に形成されたチャネル拡散層としてのｐベース領域（ｐウェル）１３と、そのｐベース領域１３内の表面側に選択的に形成された高不純物濃度のｎ＋ ソース領域１４及び高不純物濃度のｐ＋ コンタクト領域１９と、ｐベース領域１３のうちｎ＋ ソース領域１４とドリフト層１２とに挟まれた表面上にゲート絶縁膜１５を介して設けられたポリシリコン等のゲート電極層１６と、ｎ＋ ソース領域１４及びｐ＋ コンタクト領域１９の表面に跨って導電接触するソース電極１７とを有している。
【０００３】
このような縦形素子において、高抵抗のｎ− ドレイン・ドリフト層１２の部分は、ＭＯＳＦＥＴがオン状態のときは縦方向にドリフト電流を流す領域として働き、オフ状態のときはｐベース領域１３とのｐｎ接合から空乏層が拡張して空乏化し耐圧を高める働きをする。この高抵抗のｎ− ドレイン・ドリフト層１２の厚さ（電流経路長）を薄くすることは、オン状態ではドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗（ドレイン−ソース抵抗）を下げる効果に繋がるものの、オフ状態ではｐベース領域１３とｎ− ドレイン・ドリフト層１２との間のｐｎ接合から拡張するドレイン−ベース間空乏層の拡張幅が狭くなるため、空乏電界強度がシリコンの最大（臨界）電界強度に速く達するので、ドレイン−ソース電圧が素子耐圧の設計値に達する前に、ブレークダウンが生じ、耐圧（ドレイン−ソース電圧）が低下してしまう。逆に、ｎ− ドレイン・ドリフト層１２を厚く形成すると、高耐圧化を図ることができるが、必然的にオン抵抗が大きくなり、オン損失が増す。即ち、オン抵抗（電流容量）と耐圧との間にはトレードオフ関係がある。この関係は、ドリフト層を持つＩＧＢＴ，バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。
【０００４】
この問題に対する解決法として、縦形ドリフト部として不純物濃度を高めたｎ型の領域とｐ型の領域とを交互に繰り返して多重接合した並列ｐｎ構造である半導体装置が、ＥＰ００５３８５４、ＵＳＰ５２１６２７５、ＵＳＰ５４３８２１５、特開平９−２６６３１１、特開平１０−２２３８９６などにおいて知られている。
【０００５】
図３０は、ＵＳＰ５２１６２７５に開示された縦形ＭＯＳＦＥＴの一例を示す部分断面図である。図２９との構造上の違いは、ドレイン・ドリフト部２２が一様・単一の導電型層（不純物拡散層）ではなく、縦形層状のｎ型のドリフト電路領域２２ａと縦形層状のｐ型の仕切領域２２ｂとを交互に繰り返して多重接合した並列ｐｎ構造である。並列ｐｎ構造の不純物濃度が高くても、オフ状態では並列ｐｎ構造の縦方向に配向する各ｐｎ接合から空乏層がその横方向双方に拡張し、ドリフト部２２全体が空乏化するため、高耐圧化を図ることができる。なお、このような並列ｐｎ構造のドレイン部２２を備える半導体素子を、以下に超接合半導体素子と称することとする。
【０００６】
【発明が解決しようとする課題】
上記のような超接合半導体素子にあっては、表層部分に形成された複数のｐベース領域１３（素子活性領域）の真下にある並列ｐｎ構造のドレイン・ドリフト部２２では耐圧確保が図れるものの、ドレイン・ドリフト部２２の素子外周部（素子周縁部）では最外のｐベース領域１３のｐｎ接合からの空乏層が外方向や基板深部へは拡がり切らず、空乏電界強度がシリコンの臨界電界強度に速く達するので、耐圧が低下してしまう。
【０００７】
ここに、最外のｐベース領域１３の素子外周部における耐圧も確保するために、素子外周部の表面側に公知の空乏電界制御手段としてのガードリングを形成することや、絶縁膜上に公知のフィールドプレートを適用することが考えられる。ところが、並列ｐｎ構造のドリフト部２２の形成によって従前に比しドリフト部２２では高耐圧化が期待できるのに、その素子外周部の耐圧確保のために従前通りのガードリングやフィールドプレートを併せて空乏電界強度の修正を外的付加により最適構造に設計するのはますます困難が伴い、半導体素子毎の信頼性が乏しく、またガードリングから離れた深部では空乏化せず電界強度の制御が不能であるため、ドリフト部２２での高耐圧化に追い付かず、全体として素子のバランスの良い高耐圧化が難しくなり、超接合半導体素子の機能を十分に引き出すことができない。また、その構造を実現するためのマスク形成、不純物導入及び拡散、あるいは金属被着及びそのパターニングというような追加工程が必要である。
【０００８】
そこで、上記問題点に鑑み、本発明の第１の課題は、基板表面にガードリングやフィールドプレートを形成せずとも、ドリフト部の耐圧よりもその外周部の耐圧を大きくできる半導体素子及びその製造方法を提供することにある。また、本発明の第２の課題は、超接合半導体素子に適合した製造容易な半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記第１の課題を解決するため、本発明は、ドリフト部を有する半導体装置においてドリフト部を取り囲む耐圧構造部（素子外周部、素子周縁部）を並列ｐｎ構造又は第１導電型と第２導電型の不純物との双方をドープして成るキャリア濃度が略零又は零に近似できる高抵抗領域として構成したことを特徴とする。
【００１０】
まず、本発明の適用するパワー縦形半導体装置は、基板の第１主面側に形成された素子活性領域に電気的に接続する第１の電極と、上記基板の第２主面側に形成された第１導電型の低抵抗層に電気的に接続する第２の電極と、上記素子活性領域と上記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部と、この縦形ドリフト部の周りで第１主面と上記低抵抗層との間に介在し、オン状態では非電路領域であってオフ状態では空乏化する耐圧構造部とを有するものである。そして、本発明は、この耐圧構造部が、第１導電型領域と第２導電型領域とを交互に繰り返して接合して成る並列ｐｎ構造を備えていることを特徴するものである。ここで基板の第１主面側に形成された素子活性領域とは、縦型ＭＯＳＦＥＴの場合は第１主面側で反転層を形成する第２導電型拡散領域（チャネル拡散層）、バイポーラトランジスタの場合はエミッタ領域又はコレクタ領域、ｐｎ接合ダイオードの場合はアノード領域又はカソード領域、ショットキーダイオードの場合はショットキーバリアを形成するメタルなどを指す。
【００１１】
ドリフト部の周りの耐圧構造部に並列ｐｎ構造が配置されているため、オフ状態では、多重のｐｎ接合面から空乏層が双方に拡張し、素子活性領域の近傍に限らず、そこから外方向や第２主面方向の深部まで空乏化するので、耐圧が大きくなる。また、第１主面側の素子活性領域からドリフト部を介して第２主面側の第１導電型の低抵抗層に到達する直線状の電気力線の長さに比し、素子活性領域の側部から耐圧構造部を介して第１導電型の低抵抗層に到達する曲線状の電気力線の方が長い分だけ、耐圧構造部の並列ｐｎ構造とドリフト部が同一不純物濃度でも、耐圧構造部の並列ｐｎ構造の空乏電界強度の方がドレイン部よりも低くなることから、耐圧構造部の耐圧はドリフト部の耐圧よりも大きい。従って、ドリフト部に縦形の並列ｐｎ構造を採用した超接合半導体素子にあっても、その周りの耐圧構造部の耐圧が十分に保証されることになるため、ドリフト部の並列ｐｎ構造の最適化が容易で、超接合半導体素子の設計自由度が高まり、超接合半導体素子を実用化できる。
【００１２】
ここで、望ましくは、耐圧構造部の並列ｐｎ構造はドリフト部の並列ｐｎ構造よりも不純物量の少ない方が良い。耐圧構造部がより空乏化し易くなるため、耐圧をドリフト部の耐圧よりも確実に大きくでき、信頼性が向上する。また、耐圧構造部の並列ｐｎ構造のｐｎ繰り返しピッチはドリフト部の並列ｐｎ構造のｐｎ繰り返しピッチよりも狭いことが望ましい。同じく、耐圧構造部の耐圧をドリフト部の耐圧よりも確実に大きくでき、信頼性が向上する。
【００１３】
耐圧構造部の並列ｐｎ構造は、基板の主面に対し略平行又は傾斜した横形第１導電型領域と基板の主面に対し略平行又は傾斜した横形第２導電型領域とを接合して成る横形構造でも構わないが、基板の厚み方向に配向する縦形第１導電型領域と基板の厚み方向に配向する縦形第２導電型領域とを接合して成る縦形構造としても良い。横形構造の場合は、それに含まれる横形第２導電型領域の殆どを素子活性領域又はドリフト部の最外側の仕切領域に電気的に接続できる配置となるから、オフ状態では確実に逆バイアスとなり、耐圧構造部の空乏化率を高めることができるものの、ドリフト部の並列ｐｎ構造が縦形であることから、製造工程が複雑化する難点がある。しかし、縦形構造の場合は、ドリフト部の並列ｐｎ構造が縦形であることから、耐圧構造部の並列ｐｎ構造も縦形形式とすると、並列ｐｎ構造の形成工程を援用して同時形成できるため、工数の削減により、低コスト化を実現できる。
【００１４】
この耐圧構造部の並列ｐｎ構造を形成する縦形第１導電型領域と縦形第２導電型領域はそれぞれ一様不純物分布の連続拡散領域としても良いが、縦形第１導電型領域と縦形第２導電型領域のうち、少なくとも一方は基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互連結して成る会合構造とするのが望ましい。後述するように、縦形の並列ｐｎ構造自体の形成が頗る容易となるからである。かかる場合、各拡散単位領域は中心部が最大濃度部となって外方向に濃度漸減する濃度分布を持つ。
【００１５】
耐圧構造部の並列ｐｎ構造の各第１導電型領域又は各第２導電型領域に着目すると、ドリフト部のドリフト電路領域及び仕切領域と同様に、層状に形成し、ｐｎ接合面が略平坦であっても構わないが、耐圧構造部はドリフト部とは異なりオン状態では非電路領域であって、オフ状態で空乏化するものに過ぎないため、単位体積当たりのｐｎ接合の面積比率の大きい方が良い。そこで、層状ではあるが、ｐｎ接合面が波形である方が良く、空乏化率を高めることができる。
【００１６】
このような相隣接する拡散単位領域を相互連結して成る会合構造は、例えば、一方の導電型不純物のみの拡散中心部への導入工程を間挿しながらエピタキシャル成長層を幾層も積み増した後、熱拡散を施して各エピタキシャル成長層に仕込んだ不純物を一気に熱拡散せしめ、それら離間する上下の拡散単位領域を相互連結して得ることができる。基板を厚くして超高耐圧化を企画する場合でも縦形の並列ｐｎ構造を容易に形成できる。エッチングによりアスペクト比の大きなトレンチを形成する工程を用いず、またトレンチ内に選択的にエピタキシャル層を成長させずに済むため、製造の容易化により低コスト化も実現できる。
【００１７】
ドリフト部の並列ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領域が層状である場合、耐圧構造部の並列ｐｎ構造は、ドリフト部の並列ｐｎ構造に対し層面が略平行したレイアウトでも、略直交したレイアウトでも、斜交したレイアウトでも構わない。
【００１８】
まず、耐圧構造部が単一の並列ｐｎ構造を有する場合としては、耐圧構造部の並列ｐｎ構造の層面がドリフト部の並列ｐｎ構造の層面に対し略平行して成り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面とドリフト部の並列ｐｎ構造のｐｎ繰り返し端面とが接続していると共に、耐圧構造部の並列ｐｎ構造の内側に位置する縦形第１導電型領域の層面とドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切領域の層面とが接合して成るレイアウトを採用できる。斯かるレイアウトでは、単一の並列ｐｎ構造のうち、ドリフト部の並列ｐｎ構造のｐｎ繰り返し端面と接続するｐｎ繰り返し端面は同時に活性領域の端面に接続することになるため、その部分は確実に空乏化するが、ドリフト部の並列ｐｎ構造と横並びとなる縦形第２導電型領域は電位的に浮遊状態となるため、いわば深部ガードリング機能を発揮するにすぎない。また、ドレイン部の最外側の縦形仕切領域の層厚に比しこれと接合する耐圧構造部の最内側の縦形第１導電型領域の層厚の方が狭いものであるから、両者間のチャージバランスが合致せず、ドレイン部と耐圧構造部との境界での電界強度が高くなり、高耐圧を保持し難い。
【００１９】
斯かる場合には、ドリフト部の並列ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領域の層厚が内側から外側にかえて漸減する部分を設けることが望ましい。最外側の縦形仕切領域の層厚と内側の縦形第１導電型領域の層厚とを略等しくすることが望ましい。ドリフト部と耐圧構造部の境界部分においてｐｎ接合領域の同士の相互に含まれる電荷量を合わせ込むことができ、チャージバランスが実現されて、耐圧構造部とドレイン部との境界での電界が緩和されるため、高耐圧を保持できる。
【００２０】
逆に、耐圧構造部の並列ｐｎ構造を形成する縦形第１導電領域と縦形第２導電型領域の層厚が内側から外側にかえて漸減する部分を設けることが望ましい。内側の縦形第１導電型領域の層厚と最外側の前記縦形仕切領域の層厚とを略等しくしても良い。同じく、耐圧構造部とドレイン部との境界での電界が緩和されるため、高耐圧を保持できる。また、活性領域直下のドレイン部のうち電流路を構成しない面積部分を縮小化できる。これらの層厚が内側から外側にかけて漸減する部分は第１の電極の端部下に位置することが望ましい。
【００２１】
耐圧構造部が単一の並列ｐｎ構造を有するもう一つの場合としては、耐圧構造部の並列ｐｎ構造の層面がドリフト部の並列ｐｎ構造の層面に対し略直交して成り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面とドリフト部の並列ｐｎ構造の最外側の縦形仕切領域の層面とが接続すると共に、ドリフト部の並列ｐｎ構造のｐｎ繰り返し端面と耐圧構造部の並列ｐｎ構造の内側に位置する縦形第１導電型領域の層面とが接続して成るレイアウトを採用できる。斯かるレイアウトでは、単一の並列ｐｎ構造のうち、ドリフト部の並列ｐｎ構造の最外側の縦形仕切領域の層面と接続するｐｎ繰り返し端面を持つ領域が確実に空乏化し、その余の部分の縦形第２導電型領域は電位的に浮遊状態となるため、いわば深部ガードリング機能を発揮するにすぎない。
【００２２】
そこで、耐圧構造部が単一の並列ｐｎ構造から成る場合、多数の縦形第２導電型領域の一部がドレイン部の仕切領域又は活性領域と接続しない事態が起こり得るので、耐圧構造部の並列ｐｎ構造をドレイン部の並列ｐｎ構造に対して層面が斜交したレイアウトとすれば、耐圧構造部の縦形第２導電型領域のすべてがドレイン部の仕切領域又は活性領域と確実に接続する。
【００２３】
これ以外の対策としては、耐圧構造部の並列ｐｎ構造として、ドリフト部の並列ｐｎ構造の層面に対し層面が略平行して成る第１の並列ｐｎ構造と、ドリフト部の並列ｐｎ構造の層面に対し層面が略直交して成る第２の並列ｐｎ構造とを併有するレイアウトを採用することが有効である。
【００２４】
斯かるレイアウトでは、第１の並列ｐｎ構造のｐｎ繰り返し端面がドリフト部の並列ｐｎ構造のｐｎ繰り返し端部と接続していると共に、第２の並列ｐｎ構造のｐｎ繰り返し端面がドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切領域と接続している。そして、耐圧構造部の並列ｐｎ構造のうち、第１の並列ｐｎ構造と第２の並列ｐｎ構造とで画成される隅部に第１及び第２の並列ｐｎ構造のいずれかよりｐｎ繰り返し展開して成る第３の並列ｐｎ構造を有し、当該第３の並列ｐｎ構造のｐｎ繰り返し端面と第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電型領域に接続して成る。第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電型領域を等電位領域として利用し、これに接続するｐｎ繰り返し端面から複数の縦形第２導電型領域に櫛歯状に分岐させて導通を達成するものである。後述する様な基板表面に均圧リング等を付設せずに耐圧構造部を隈なく早期に空乏化できる。
【００２５】
このような耐圧構造部の並列ｐｎ構造は、第３の並列ｐｎ構造を用いずに表現すると、ドリフト部の並列ｐｎ構造の層面に対し層面が略平行である第１の並列ｐｎ構造と、ドリフト部の並列ｐｎ構造の層面に対し層面が略直交である第２の並列ｐｎ構造を併有し、第１及び第２の並列ｐｎ構造のいずれか一方のｐｎ繰り返し端面がその他方の側端寄りに位置する縦形第２導電型領域と接続して成るものである。他方の側端に位置する縦形第２導電型領域がドレイン部の仕切領域又は活性領域に電気的に接続されている限り、これに接続した第２の並列ｐｎ構造の複数の縦形第２導電型領域も同電位となる。このような配向が異なる２つの並列ｐｎ構造を格子状に配列しても耐圧構造部を隈なく早期に空乏化できる。
【００２６】
なお、縦形第１導電型領域と縦形第２導電型領域が層状ではなく、少なくとも一方が柱状で、立体三方格子や立体四方格子等の立体的格子点に配置されていても良い。単位体積当たりのｐｎ接合面積の比率が増すため、耐圧構造部の耐圧が向上する。特に、縦形第１導電型領域と縦形第２導電型領域の双方が柱状であって、縦形第１導電型領域と縦形第２導電型領域との間に第１導電型不純物と第２導電型不純物の双方をドープして成る高抵抗領域が介在して成る構造では、高耐圧化が得られる。
【００２７】
並列ｐｎ構造の縦形第２導電型領域自身が逆バイアスのための電位伝達領域として機能しない場合、オフ状態のとき、第１と第２の電極間の電圧を高めていくと、ドリフト部の縦形並列ｐｎ構造は完全に空乏化し、耐圧構造部の並列ｐｎ構造のうち、一端が素子活性領域に直接接続している縦形第２導電型領域ではドリフト部から外方向へ空乏層が拡張するものの、一端が素子活性領域に直接接続していない縦形第２導電型領域では浮遊状態であるために、空乏層の外方向への拡張が弱く、臨界電界強度に達し易い。
【００２８】
そこで、耐圧構造部の第１主面側にドリフト部を取り囲み、複数の縦形第２導電型領域を相互接続する少なくとも１重の第２導電型均圧リングを形成するのが好ましい。一端が素子活性領域に直接接続していない縦形第２導電型領域は第２導電型均圧リングを介して一端が素子活性領域に直接接続している縦形第２導電型領域に電気的に接続されているため、縦形第２導電型領域の浮遊状態が解消し、素子活性領域側の電位に固定されるので、耐圧構造部では全体的に均一に空乏層が外方向へ拡張する。従って、高耐圧化を図ることができる。
【００２９】
ここで、第２導電型均圧リングの不純物濃度が縦形第２導電型領域の不純物濃度と同程度であると、第２導電型均圧リングも空乏化してしまい、均圧リングとして作用しなくなるため、第２導電型均圧リングの不純物濃度が縦形第２導電型領域の不純物濃度よりも高いことが望ましい。
【００３０】
また、本発明では、耐圧構造部の並列ｐｎ構造を形成する縦形第１導電型領域と縦形第２導電型領域のうち、少なくとも一方は基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互離間した分散構造とすることができる。ｐｎ接合の豊富化を図ることができ、高耐圧を得ることができる。基板の厚み内で分散した第２導電型の拡散単位領域を相互に接続する第２導電型均圧リングを形成しても良い。この分散構造の極限例として、不連続状の各ｎ領域及びｐ領域の大きさを微小になした集合領域は、ｐ型不純物とｎ型不純物との双方を全域にドープした高抵抗領域に相当している。耐圧構造部がこのような高抵抗領域の場合でも、高耐圧化を図ることができる。
【００３１】
そして、第１主面と低抵抗層との間に介在し、耐圧構造部の外側には第１導電型の低抵抗囲繞領域を設けることが望ましい。第２電極の電位を耐圧構造部の側部に印加でき、空乏層を外方向に延ばすことができ、またｐｎ繰り返し端面が低抵抗囲繞領域で覆われているので、漏れ電流を抑制することができる。第１導電型の低抵抗囲繞領域の第１主面側に電気的に接続する周縁電極を設けると良い。また、第１導電型の低抵抗囲繞領域の第１主面側に第１導電型のチャネルストッパーを形成すると良い。低抵抗囲繞領域の幅は縦形ドリフト電路領域の幅、仕切領域間の距離よりも大きいことが望ましい。なお、耐圧構造部の第１主面側には絶縁膜を形成する。
【００３２】
本発明の製法は以下の通りである。まず、半導体装置として、基板の第１主面側に形成された素子活性領域に電気的に接続する第１の電極と、基板の第２主面側に形成された第１導電型の低抵抗層に電気的に接続する第２の電極と、素子活性領域と低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部とを有し、縦形ドリフト部の周りで第１主面と低抵抗層との間に介在し、オン状態では非電路領域であってオフ状態では空乏化する耐圧構造部が、基板の厚み方向に配向する縦形第１導電型領域と、基板の厚み方向に配向する縦形第２導電型領域とを交互に繰り返して接合して成る並列ｐｎ構造を備えるものにおいて、第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオン及び第２導電型の不純物イオンをそれぞれ離散的に配置した複数の第１の不純物導入窓及び第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して上記各エピタキシャル成長層に導入した上記不純物を拡散中心部から熱拡散させて同導電型の拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構造を形成することを特徴とする。このように、各エピタキシャル成長層に仕込んだ不純物を最後に熱拡散させて会合させ、縦形第１導電型領域と縦形第２導電型領域とを一気に形成するものであるから、並列ｐｎ構造の製造が容易である。
【００３３】
ここで、耐圧構造部の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の窓寸法が耐圧構造部の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の窓寸法に比し狭くした場合、耐圧構造部の並列ｐｎ構造はドリフト部の並列ｐｎ構造に比し不純物濃度が低くなるので、耐圧構造部の耐圧を高めることができる。また、素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の繰り返しピッチに比し広い場合も、耐圧構造部の並列ｐｎ構造はドリフト部の並列ｐｎ構造に比し不純物濃度が低くなるので、耐圧構造部の耐圧を高めることができる。
【００３４】
別の製造方法としては、第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオンを全面的に導入すると共に第２導電型の不純物イオンを離散的に配置した複数の第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して各エピタキシャル成長層に導入した不純物を熱拡散させて、同導電型の拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構造を形成することを特徴とする。第１導電型不純物を選択的に導入するためのマスキング工程が不要となる。斯かる方法において、耐圧構造部の並列ｐｎ構造を形成すべき範囲の第２の不純物導入窓の窓寸法及び繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の第２の不純物導入窓の窓寸法及び繰り返しピッチに比し狭い場合、耐圧構造部の並列ｐｎ構造とドリフト部の並列ｐｎ構造とは不純物濃度が略等しくなるものの、耐圧構造部の並列ｐｎ構造の繰り返しピッチをドリフト部の並列ｐｎ構造の繰り返しピッチよりも狭くでき、また耐圧構造部の並列ｐｎ構造のｐｎ接合を波形等や、拡散単位領域同士が非連続となるように形成することができるので、耐圧構造部の耐圧を高めることができる。
【００３５】
【発明の実施の形態】
以下に本発明の実施例を添付図面に基づいて説明する。なお、以下でｎ又はｐを冠記した層や領域は、それぞれ電子又は正孔を多数キャリアとする層や領域を意味する。また、上付き文字＋は比較的高不純物濃度、上付き文字−は比較的低不純物濃度を意味する。
【００３６】
〔実施例１〕
図１（ａ）は本発明の実施例１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す部分平面図、図１（ｂ）は図１（ａ）中のＡ−Ａ′線に沿って切断した状態を示す断面図である。なお、図１（ａ）ではドリフト部及び耐圧構造部の１／４を斜線部分で表し、判り易くするため並列ｐｎ構造のみを示してある。
【００３７】
本例のｎチャネル縦形ＭＯＳＦＥＴは、裏側のドレイン電極１８が導電接触した低抵抗のｎ＋ ドレイン層（ドレイン・コンタクト層）１１の上に形成された並列ｐｎ構造のドレイン・ドリフト部２２と、このドリフト部２２の表面層に選択的に形成された素子活性領域たる高不純物濃度のｐベース領域（ｐウェル）１３ａと、そのｐベース領域１３ａ内の表面側に選択的に形成された高不純物濃度のｎ＋ ソース領域１４と、基板表面上にゲート絶縁膜１５を介して設けられたポリシリコン等のゲート電極層１６と、層間絶縁膜１９ａに開けたコンタクト孔を介してｐベース領域１３ａ及びｎ＋ ソース領域１４に跨って導電接触するソース電極１７とを有している。ウェル状のｐベース領域１３ａの中にｎ＋ ソース領域１４が浅く形成されており、２重拡散型ＭＯＳ部を構成している。なお、図示しない部分でゲート電極層１６の上に金属膜のゲート配線が導電接触している。
【００３８】
ドレイン・ドリフト部２２は、後述するように、ｎ＋ ドレイン層１１のサブストレートの上にｎ型のエピタキシャル成長層を幾層も積み増した厚い積層として形成されており、基板の厚み方向に層状縦形のｎ型ドリフト電路領域２２ａと基板の厚み方向に層状縦形のｐ型仕切領域２２ｂとを交互に繰り返して多重接合した構造である。本例では、ｎ型のドリフト電路領域２２ａは、その上端が基板表面のチャネル領域１２ｅに達し、その下端がｎ＋ ドレイン層１１に接している。また、ｐ型の仕切領域２２ｂは、その上端がｐベース領域１３ａのウェル底面に接し、その下端がｎ＋ ドレイン層１１に接している。なお、ドリフト電路領域２２ａ及び仕切領域２２ｂの１ストライプに相当する層厚部分（Ｐ１／２）を更に薄い並列ｐｎ構造で形成しても構わない。かかる場合は、その並列ｐｎ構造の層面をｐベース領域１３ａの奥行き方向（チャネル幅方向）に対して直交させると良い。
【００３９】
基板表面とｎ＋ ドレイン層１１との間で縦形ドリフト部２２の耐圧構造部（素子外周部）２０には、基板の厚さ方向に配向する層状縦形のｎ− 型領域２０ａと、基板の厚さ方向に配向する層状縦形のｐ− 型領域２０ｂとを交互に繰り返して多重接合して成る並列ｐｎ構造が形成されている。本例では、耐圧構造部２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２は縦形ドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１と同じであるが、耐圧構造部２０の不純物量は縦形ドリフト部２２の不純物量よりも少なく、高抵抗となっている。なお、耐圧構造部２０の並列ｐｎ構造の層面は縦形ドリフト部２２の並列ｐｎ構造の層面と略平行となっているが、直交又は斜交していても構わない。また本例の耐圧構造部２０の並列ｐｎ構造は層状（プレート）構造であるが、耐圧構造部２０が非電流路であることから、いずれかの導電型領域が立体的格子状構造，網目状構造やハニカム構造となっているものでも良く、同一導電型領域内が相連結したものに限らず、非連結であっても構わない。
【００４０】
なお、耐圧構造部２０の並列ｐｎ構造の内側のｐｎ繰り返し端面２０Ａとドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ｂとが接続していると共に、耐圧構造部２０の並列ｐｎ構造の内側に位置するｎ− 型領域２０ａａの層面とドリフト部の並列ｐｎ構造の最外側に位置するｐ型仕切領域２２ｂｂの層面とが接合している。
【００４１】
耐圧構造部２０の並列ｐｎ構造の表面上には、表面保護及び安定化のために、熱酸化膜又は燐シリカガラス（ＰＳＧ）から成る酸化膜（絶縁膜）２３が成膜されている。なお、ソース電極１７は層間絶縁膜１９ａを介してゲート電極層１６を覆い、酸化膜２３上に延長されており、フィールドプレートとしても機能している。
【００４２】
耐圧構造部２０の並列ｐｎ構造の外側には、基板の厚み方向に配向した層状縦形のｎ型低抵抗囲繞領域２４が配置されている。図１（ａ）に示すように、このｎ型低抵抗囲繞領域２４の層面は最外側のｎ− 型領域２０ａｂの層面に接していると共に、外側のｐｎ繰り返し端面２０Ｂに接触している。またｎ型低抵抗囲繞領域２４は、上端がドレイン電極１８と同電位の周縁電極２５に接し、その下端がドレイン層１１に接している。
【００４３】
次に本例の動作について説明する。ゲート電極層１６に所定の正の電位を印加すると、ｎチャネル型ＭＯＳＦＥＴはオン状態となり、ゲート電極層１６直下のｐベース領域１３ａの表面層に誘起される反転層を介して、ソース領域１４からチャネル領域１２ｅに電子が注入され、その注入された電子がドリフト電路領域２２ａを通ってｎ＋ ドレイン層１１に達し、ドレイン電極１８とソース電極１７との間が導通する。
【００４４】
ゲート電極層１６への正の電位を取り去ると、ＭＯＳＦＥＴはオフ状態となり、ｐベース領域１３ａの表面層に誘起される反転層が消滅し、ドレイン電極１８とソース電極１７との間が遮断する。更に、このオフ状態の際、逆バイアス電圧（ソース・ドレイン間電圧）が大きいと、ｐベース領域１３ａとチャネル領域１２ｅとの間のｐｎ接合Ｊａからそれぞれｐベース領域１３ａとチャネル領域１２ｅに空乏層が拡張して空乏化すると共に、ドリフト部２２の各仕切領域２２ｂはｐベース領域１３ａを介してソース電極１７に電気的に接続し、ドリフト部２２の各ドリフト電路領域２２ａはｎ＋ ドレイン層１１を介してドレイン電極１８に電気的に接続しているため、仕切領域２２ｂとドリフト電路領域２２ａとの間のｐｎ接合Ｊｂからの空乏層が仕切領域２２ｂとドリフト電路領域２２ａの双方に拡張するので、ドリフト部２２の空乏化が早まる。従って、ドリフト部２２の高耐圧化が十分確保されているので、ドリフト部２２の不純物濃度を高く設定でき、大電流化も確保できる。
【００４５】
ここで、本例のドリフト部２２の耐圧構造部２０には並列ｐｎ構造が形成されている。この並列ｐｎ構造のｐ− 型領域２０ｂのうち、ドリフト部２２の並列ｐｎ構造の仕切領域２２ｂから延長した同層領域はｐベース領域１３ａを介してソース電極１７に電気的に接続し、仕切領域２２ｂとは接続しないｐ− 型領域２０ｂは浮遊状態であって言わば深部ガードリングとして機能し、また各ｎ− 型領域２０ａはｎ＋ ドレイン層１１を介してドレイン電極１８に電気的に接続しているため、耐圧構造部２０のｐｎ接合Ｊｃから拡張した空乏層によって、基板厚み全長に亘り概ね空乏化される。このため、表面ガードリング構造やフィールドプレート構造のようにドリフト部２２の耐圧構造部２０側の表面側を空乏化させるだけではなく、外方向や基板深部までも空乏化させることができるので、耐圧構造部２０の電界強度を大幅緩和でき、高耐圧を確保できる。それ故、超接合半導体素子の高耐圧化を実現できる。
【００４６】
特に、本例では、耐圧構造部２０の並列ｐｎ構造がドリフト部２２の並列ｐｎ構造よりも不純物量（不純物濃度）が少なく、高抵抗となっている。このため、耐圧構造部２０はドリフト部２２よりも早く空乏化するため、耐圧信頼性が高い。なお、この耐圧構造部２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２をドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭くすると、更に、耐圧信頼性の向上に繋がる。
【００４７】
また本例では、耐圧構造部２０の並列ｐｎ構造の外周には層状縦形のｎ型低抵抗囲繞領域２４が配置されていることから、表面の反転を防止するためのチャネルストッパーとして機能するばかりか、耐圧構造部２０の並列ｐｎ構造の外側のｐｎ繰り返し端面（横断面）２０Ｂを覆っているので、その横断面がチップのダイシング面として露出せず、漏れ電流を抑制できると共に、ドリフト部２２の並列ｐｎ構造の周囲をドレイン電位に保持でき、素子の絶縁耐圧が安定し、品質も向上する。このｎ型低抵抗囲繞領域２４は必ずチップの側面に設ける場合に限らず、同一チップ内の別の素子との分離を確保するためのアイソレーションとして設けても良い。
【００４８】
次に、上記実施例１の製造方法を説明する。まず、図２（ａ）に示す如く、ｎ＋ ドレイン層１１となるべきｎ型の低抵抗半導体基体の上に第１層目のｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００４９】
次いで、フォトリソグラフィーによりドリフト部２２，耐圧構造部２０及びｎ型低抵抗囲繞領域２４となるべき範囲に同一ピッチの不純物導入窓３２ａ，３２ｂ，３２ｃの開けられたレジストマスク３２を形成する。ここで、ドリフト部２２となるべき範囲の不純物導入窓３２ａの窓寸法に比し、耐圧構造部２０となるべき範囲の不純物導入窓３２ｂの窓寸法は幅狭とする。
【００５０】
次いで、イオン注入法によりｎ型の不純物である燐イオン３３を注入して不純物導入窓３２ａ、３２ｂ，３２ｃ直下のエピタキシャル成長層３０内に燐原子３４を導入する。ここで、導入された燐原子３４の最大濃度点（拡散中心）はエピタキシャル成長層３０の表面より平均飛程の深さにある。
【００５１】
次いで、レジストマスク３２を除去した後、図２（ｂ）に示す如く、ドリフト部２２及び耐圧構造部２０となるべき範囲で不純物導入窓３２ａ，３２ｂの中間位置に同一ピッチの不純物導入窓３７ａ，３７ｂの開けられたレジストマスク３７を形成する。ここでも、ドリフト部２２となるべき範囲の不純物導入窓３７ａの窓寸法に比し、耐圧構造部２０となるべき範囲の不純物導入窓３７ｂの窓寸法は幅狭とする。
【００５２】
次いで、イオン注入法によりｐ型の不純物であるホウ素イオン３５を注入して不純物導入窓３７ａ、３７ｂ直下のエピタキシャル成長層３０内にホウ素原子３６を導入する。ここで、導入されたホウ素原子３６の最大濃度点（拡散中心）はエピタキシャル成長層３０の表面より平均飛程の深さにある。なお、図２（ａ）の燐導入工程と図２（ｂ）のホウ素導入工程とはどちらを先に施しても良い。
【００５３】
そして、要求される耐圧クラスに応じ、上記のエピタキシャル成長工程と選択的不純物導入工程とを交互に繰り返す（図２（ｃ））。各選択的イオン注入工程のための不純物導入窓の位置は前回の不純物導入窓の位置に合わせる。本例では、都合３回繰り返して、エピタキシャル成長層３０、３０、３０を積層した後、上方拡散のための４層目のエピタキシャル成長層３０を積層する。各エピタキシャル成長層３０の層厚は等しくすることが望ましい。
【００５４】
しかる後、図２（ｄ）に示す如く、熱処理によって各エピタキシャル成長層３０に導入されて仕込まれた燐原子３４とホウ素原子３６とを同時に一斉熱拡散させて、各拡散中心から拡散する拡散単位領域を上下相互に連結させ、ドリフト部２２におけるｎ型のドリフト電路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部２０におけるｎ− 型領域２０ａとｐ− 型領域２０ｂ、及びｎ型低抵抗囲繞領域２４を同時に形成する。これらの縦形領域は拡散単位領域の相互連結で形成さたものであるから、熱拡散が十分であればｐｎ接合は略平坦面として観察できるが、拡散中心を最大濃度部とする濃度分布を呈している。ｐｎ接合は平坦面である必要もないことから、耐圧構造部２０における並列ｐｎ構造ではｐｎ接合の面積を高めて空乏化を旺盛にする意味においては、ｐｎ接合面が蛇行状態の場合や、拡散単位領域相互が非連結状態の場合の方がむしろ高耐圧を得ることができる。
【００５５】
この後、４層目のエピタキシャル成長層３０の表面に通常のプロセスによりｐベース領域１３ａ等の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完成する。このように、各エピタキシャル成長層３０に仕込んだ不純物を最後に熱拡散させて拡散単位領域を相互連結する並列ｐｎ構造やｎ型低抵抗囲繞領域２４の形成方法は、掘り込んだトレンチ内にエピタキシャル成長層を形成する製法に比し頗る製造容易となる。
【００５６】
ここで例えば、耐圧600ＶクラスのＭＯＳＦＥＴの場合、各部の基準的な寸法及び不純物濃度は次のような値にとる。ｎ＋ ドレイン層１１は、比抵抗が0.01Ωcm、厚さが350μm、ドリフト電路領域２２ａ及び仕切領域２２ｂは、不純物濃度が２×10１５cm−３、厚さ（層長）が50μm、幅（層厚）が５μm、耐圧構造部２０の第２の並列ｐｎ構造は、不純物濃度が５×10１４cm−３、イオン注入面積（窓寸法）はドリフト部２２のイオン注入面積の１／４である。
【００５７】
図３は並列ｐｎ構造の不純物濃度を変えてＭＯＳＦＥＴの耐圧をシュミレーションした結果を示し、耐圧（ＶDSS）の並列ｐｎ構造における不純物濃度依存性を示す特性図である。横軸は並列ｐｎ構造のホウ素濃度に対する燐濃度の割合（100％でホウ素と燐の濃度が等しく、それ以上では燐の濃度が高く、それ以下ではホウ素の濃度が高い）、縦軸は耐圧（ＶDSS）である。
【００５８】
例えば、ドリフト部２２の並列ｐｎ構造と耐圧構造部２０の並列ｐｎ構造のホウ素濃度が共に２×10１５cm−３の場合、燐濃度も２×10１５cm−３であるときは、耐圧約880Ｖを得ることができるが、実施例１の製造方法を採用する場合、拡散中心を最大濃度部とする濃度分布を呈し、不純物濃度にはバラツキが生じることから、ホウ素濃度に対する燐濃度の比が70％〜130％では、耐圧が約400Ｖも変化する。一方、ホウ素濃度を低くして５×10１４cm−３とするときは、耐圧が略同じで約880Ｖを得ることができ、またホウ素濃度に対する燐濃度の比が70％〜130％では、耐圧の変化が20Ｖ程度に過ぎない。燐濃度とホウ素濃度が同一の理想的状態では、耐圧の不純物濃度依存性は認められないものの、耐圧は異なる導電型不純物の濃度比に依存し、不純物濃度が低濃度となる程、耐圧変化の濃度比依存性が小さくなる。ホウ素濃度が２×10１５cm−３の場合も５×10１４cm−３の場合も、耐圧（約880Ｖ）が変わらないことからみて、耐圧構造部２０の並列ｐｎ構造では耐圧が十分確保されており、ドリフト部２２の並列ｐｎ構造での耐圧（約880Ｖ）よりも高耐圧であって、素子耐圧はドリフト部２２の並列ｐｎ構造の耐圧に依存している。ｐベース領域１３ａのウェル底面からｎ＋ ドレイン層１１に到達する直線状の電気力線の長さに比し、ｐベース領域１３ａのウェル側面からｎ＋ ドレイン層１１に到達する曲線状の電気力線の方が長い分だけ、同一ピッチ・同一不純物濃度の並列ｐｎ構造でも、耐圧構造部の並列ｐｎ構造の空乏電界強度の方が低くなるからであろう。従って、ドリフト部２２が並列ｐｎ構造の場合も耐圧構造部２０を並列ｐｎ構造として形成すると、耐圧構造部２０の耐圧がドリフト部２２の耐圧よりも大きくなるため、ドリフト部２２の並列ｐｎ構造の最適化が容易となり、超接合半導体素子の設計自由度が高まり、実用化できる。
【００５９】
〔実施例２〕
図４（ａ）は本発明の実施例２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す部分平面図、図４（ｂ）は図４（ａ）中のＡ−Ａ′線に沿って切断した状態を示す断面図である。なお、図４（ａ）ではドリフト部の１／４を斜線部分で表してある。また図４において図１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００６０】
本例の実施例１との構造上の違いは、耐圧構造部１２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１に比し広くなっている点にある。かかる場合でも、耐圧構造部１２０の並列ｐｎ構造の不純物濃度はドリフト部２２の並列ｐｎ構造の不純物濃度に比し小さいので、耐圧構造部１２０の並列ｐｎ構造の耐圧はドレイン部２２の並列ｐｎ構造の耐圧よりも大きくなり、素子耐圧を耐圧構造部の耐圧で決めることができる。
【００６１】
次に、上記実施例２の製造方法を説明する。まず、図５（ａ）に示す如く、ｎ＋ ドレイン層１１となるべきｎ型の低抵抗半導体基体の上に第１層目のｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００６２】
次いで、フォトリソグラフィーによりドリフト部２２，耐圧構造部１２０及びｎ型低抵抗囲繞領域２４となるべき範囲に不純物導入窓３２ａ，３２ｂ，３２ｃの開けられたレジストマスク３２を形成する。ここで、ドリフト部２２となるべき範囲の不純物導入窓３２ａの窓ピッチに比し、耐圧構造部１２０となるべき範囲の不純物導入窓３２ｂの窓ピッチは幅広とする。
【００６３】
次いで、イオン注入法によりｎ型の不純物である燐イオン３３を注入して不純物導入窓３２ａ、３２ｂ，３２ｃ直下のエピタキシャル成長層３０内に燐原子３４を導入する。ここで、導入された燐原子３４の最大濃度点（拡散中心）はエピタキシャル成長層３０の表面より平均飛程の深さにある。
【００６４】
次いで、レジストマスク３２を除去した後、図５（ｂ）に示す如く、ドリフト部２２及び耐圧構造部１２０となるべき範囲で不純物導入窓３２ａ，３２ｂの中間位置に不純物導入窓３７ａ，３７ｂの開けられたレジストマスク３７を形成する。ここでも、ドリフト部２２となるべき範囲の不純物導入窓３７ａの窓ピッチに比し、素子外周部１２０となるべき範囲の不純物導入窓３７ｂの窓ピッチは幅広とする。
【００６５】
次いで、イオン注入法によりｐ型の不純物であるホウ素イオン３５を注入して不純物導入窓３７ａ、３７ｂ直下のエピタキシャル成長層３０内にホウ素原子３６を導入する。ここで、導入されたホウ素原子３６の最大濃度点（拡散中心）はエピタキシャル成長層３０の表面より平均飛程の深さにある。なお、図５（ａ）の燐導入工程と図５（ｂ）のホウ素導入工程とはどちらを先に施しても良い。
【００６６】
そして、要求される耐圧クラスに応じ、上記のエピタキシャル成長工程と選択的不純物導入工程とを交互に繰り返す（図５（ｃ））。各選択的イオン注入工程のための不純物導入窓の位置は前回の不純物導入窓の位置に合わせる。本例では、都合３回繰り返して、エピタキシャル成長層３０、３０、３０を積層した後、上方拡散のための４層目のエピタキシャル成長層３０を積層する。各エピタキシャル成長層３０の層厚は等しくすることが望ましい。
【００６７】
しかる後、図５（ｄ）に示す如く、熱処理によって各エピタキシャル成長層３１に導入されて仕込まれた燐原子３４とホウ素原子３６とを同時に一斉熱拡散させて、各拡散中心から拡散する拡散単位領域を上下相互に連結させ、ドリフト部２２におけるｎ型のドリフト電路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部１２０におけるｎ− 領域２０ａとｐ− 領域２０ｂ、及びｎ型低抵抗囲繞領域２４を同時に形成する。これらの縦形領域は拡散単位領域の相互連結で形成さたものであるから、熱拡散が十分であればｐｎ接合は略平坦面として観察できるが、拡散中心を最大濃度部とする濃度分布を呈している。ｐｎ接合は平坦面である必要もないことから、耐圧構造部の並列ｐｎ構造ではｐｎ接合の面積を高めて空乏化を旺盛にする意味においては、ｐｎ接合が蛇行状態の場合や、拡散単位領域相互が非連結状態の場合の方がむしろ高耐圧を得ることができる。
【００６８】
この後、４層目のエピタキシャル成長層３０の表面に通常のプロセスによりｐベース領域１３ａ等の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完成する。このように、各エピタキシャル成長層３０に仕込んだ不純物を最後に熱拡散させて拡散単位領域を相互連結する並列ｐｎ構造やｎ型低抵抗囲繞領域２４の形成方法は、トレンチなどを形成して製造する場合に比し頗る製造容易となる。
【００６９】
〔実施例３〕
図６は本発明の実施例３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す部分平面図、図７は図６中のＡ−Ａ′線に沿って切断した状態を示す断面図である。なお、図６ではドリフト部の１／の部分で示してある。また図６において図１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００７０】
本例の実施例１との構造上の違いは、耐圧構造部部２２０の並列ｐｎ構造２２０のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ構造の繰り返しピッチＰ１に比し狭くなっており、また耐圧構造部２２０の並列ｐｎ構造の不純物濃度がドリフト部２２の並列ｐｎ構造の不純物濃度と同じである点と、ｎ型低抵抗囲繞領域２４の周縁電極２５が被着されていない点と、ｐベース領域１３ａの不純物濃度がｐ＋ ではなく、それより低いｐであって、代わりにｐ＋ コンタクト領域２６が形成されている点である。
【００７１】
ドリフト部２２の並列ｐｎ構造と耐圧構造部２２０の並列ｐｎ構造とが不純物濃度が同じでｐｎ繰り返しピッチも同じ場合、耐圧構造部２２０の並列ｐｎ構造のうちｐｎ繰り返し端面２０Ａがｐベース領域１３ａに接続したｐ領域２０ｂａは、５０Ｖ前後のドレイン−ソース間電圧で空乏層がドリフト部２２からＹ方向に拡張して空乏化し、高抵抗層として機能するので耐圧を保持できるが、ドリフト部２２の並列ｐｎ構造と横並びであってｐベース領域１３ａに接続していないｐ領域２０ｂｂは浮遊状態であるため、この部分のｐ領域２０ｂｂはガードリングの機能しか持たず、表面電界を緩和するものの、空乏層が十分に拡がる前に臨界電界に達してしまい、高耐圧を得ることが困難である。
【００７２】
ところが、本例のように、ドリフト部２２の並列ｐｎ構造と耐圧構造部２２０の並列ｐｎ構造の不純物濃度が同じでも、耐圧構造部２２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭い場合、第２の並列ｐｎ構造は第１の並列ｐｎ構造に比較して単位長さ当たりの空乏領域が多く、しかも正味の不純物濃度が低くなるため、Ｘ方向に空乏層が拡がり易くなるので、高耐圧化が可能となる。勿論、耐圧構造部２２０の並列ｐｎ構造の不純物濃度が低い程、拡散電位による空乏層幅は広くなり、正味の不純物濃度が減るので一層高耐圧化し易い。このように、耐圧構造部２２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２をドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭くするには、図５に示す不純物導入窓３２ｂ，３７ｂの窓ピッチを不純物導入窓３２ａ，３７ａの窓ピッチよりも狭くすれば良い。
【００７３】
ここで、耐圧構造部２２０のｎ領域２０ａの不純物濃度をNa，ｐ領域２０ｂの不純物濃度をNd，真性半導体のキャリア濃度をni，電子の電荷をｑ、半導体の誘電率をεs、ボルツマン係数をｋ、絶対温度をＴとすると、第２の並列ｐｎ構造２２０の拡散電位による空乏層幅ｗはおよそ次式で与えられる。
【００７４】
【数１】
このＷにより耐圧構造部２２０の並列ｐｎ構造のｎ領域２０ａとｐ領域２０ｂの領域幅の和が小さくなると、耐圧構造部２２０の並列ｐｎ構造の全域が空乏層となるため、ｐ型、ｎ型の不純物を多く含むにも拘わらず、耐圧構造部２２０の並列ｐｎ構造２２０は高抵抗層として作用することになる。なお、この効果は耐圧構造部２２０以外の不活性領域においても同様に得られる。
【００７５】
本例では、ｐ＋ コンタクト領域２６を介してソース電極１７に導電接続したｐベース領域１３ａとなっているため、ラッチアップの防止に役立つ。また、図１に示すような周縁電極２５がｎ型低抵抗囲繞領域２４に被着していないが、ｎ型低抵抗囲繞領域２４自身はｎ＋のドレイン層１１に接続しているため、その全域がドレイン電位を保持される。
【００７６】
〔実施例４〕
図８は本発明の実施例４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す部分平面図、図９は図８中のＢ−Ｂ′線に沿って切断した状態を示す断面図である。なお、図８ではドリフト部の１／４の部分で示してある。また図８及び９において図６及び７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００７７】
本例と図６及び７に示す実施例３との構造上の違いは、実施例３では、耐圧構造部３２０の並列ｐｎ構造がドリフト部２２の並列ｐｎ構造に対し層面が略平行した配置となっているのに対し、本例では、耐圧構造部３２０の並列ｐｎ構造がドリフト部２２の並列ｐｎ構造に対し層面が略直交した配置となっている点である。耐圧構造部３２０の並列ｐｎ構造のｐｎ繰り返し端面２０Ａとドリフト部２２の並列ｐｎ構造の最外側の仕切領域２２ｂｂの層面（ｐベース領域１３ａの端面）とが接続すると共に、ドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ａと耐圧構造部３２０の並列ｐｎ構造の内側に位置するｎ型領域２０ａａの層面とが接続している。斯かる配置でも、耐圧構造部３２０の第２の並列ｐｎ構造の繰り返しピッチＰ２がドリフト部２２の第１の並列ｐｎ構造の繰り返しピッチＰ１に比し狭くなっているため、実施例３と同様な効果が得られる。
【００７８】
〔実施例５〕
図１０は本発明の実施例５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。なお、図１０において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００７９】
本例の耐圧構造部４２０の並列ｐｎ構造の縦形ｎ型領域４２０ａ及び縦形ｐ型領域４２０ｂは縦形層状であるが、そのｐｎ接合は波形状（蛇行形状）となっている。また、ｎ型低抵抗囲繞領域４２４も内側面が波形状を呈している。後述するように、このような形態の縦形ｎ型領域４２０ａ及び縦形ｐ型領域４２０ｂは基板の厚さ方向に離散的な複数の拡散中心から拡散した拡散単位領域を上下に連結して得ることができる。今までの実施例のように、耐圧構造部４２０の縦形の第２の並列ｐｎ構造を形成する縦形ｎ型領域２０ａ及び縦形ｐ型領域２０ｂのｐｎ接合が平坦面となるように構成しても良いが、耐圧構造部４２０は電流路ではなく、オフ状態で空乏化する領域に過ぎないため、波面状のｐｎ接合を持たせることにより、耐圧構造部４２０内のｐｎ接合面積を豊富化でき、単位体積当たりのｐｎ接合の面積比率が大きくなるから、耐圧構造部４２０の全域が均等且つ稠密に空乏化し易くなるので、高耐圧を得ることができる。しかも、実施例１乃至４の製造プロセスに較べ、何ら工数の追加を招かずに済む。
【００８０】
次に、上記実施例５の製造方法を説明する。まず、図１１（ａ）に示す如く、ｎ＋＋ドレイン層１１となるべきｎ型の低抵抗半導体基体の上に第１層目のｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００８１】
次いで、図１１（ｂ）に示す如く、イオン注入法によりエピタキシャル成長層３０の全表面にｎ型の不純物である燐イオン３３を注入して燐原子３４を導入する。次いで、図１１（ｃ）に示す如く、フォトリソグラフィーによりドリフト部２２，耐圧構造部４２０となるべき範囲に不純物導入窓３２ａ，３２ｂの開けられたレジストマスク３２を形成する。ここで、ドリフト部２２となるべき範囲の不純物導入窓３２ａの窓寸法と繰り返しピッチに比し、耐圧構造部部４２０となるべき範囲の不純物導入窓３２ｂの窓寸法と繰り返しピッチは狭くする。次いで、イオン注入法によりｐ型の不純物であるホウ素イオン３５を注入して不純物導入窓３２ａ、３２ｂ直下のエピタキシャル成長層３０内にホウ素原子３６を導入する。
【００８２】
そして、要求される耐圧クラスに応じ、上記のエピタキシャル成長工程（図１１（ａ））と、全面的ｎ型不純物導入工程（図１１（ｂ））及び選択的ｐ型不純物導入工程（図１１（ｃ））と、を交互に繰り返す（図１２（ｄ））。全面的ｎ型不純物導入工程と選択的ｐ型不純物導入工程とはどちらを先に施しても良い。各選択的イオン注入工程のための不純物導入窓の位置は前回の不純物導入窓の位置に合わせる。本例では、都合３回繰り返して、エピタキシャル成長層３０、３０、３０を積層した後、上方拡散のための４層目のエピタキシャル成長層３０を積層する。各エピタキシャル成長層３０の層厚は等しくすることが望ましい。
【００８３】
しかる後、図１２（ｅ）に示す如く、熱処理によって各エピタキシャル成長層３０に導入されて仕込まれた燐原子３４とホウ素原子３６とを同時に一斉熱拡散させる。全面導入された燐原子３４は全域的に拡散するが、選択的に導入されたホウ素原子３６は各拡散中心から拡散し、拡散単位領域が上下相互に連結する。これによって、ドリフト部２２におけるｎ型のドリフト電路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部４２０におけるｎ型領域４２０ａ、ｐ型領域４２０ｂ、及びｎ型低抵抗囲繞領域４２４が同時に形成される。これらの縦形領域は拡散単位領域の相互連結で形成さたものであるから、不純物導入窓３２ａの窓寸法が広く、不純物導入量が十分のドリフト部２２ではｐｎ接合面が平坦面となっているが、外周領域の第２の並列ｐｎ構造４２０では不純物導入窓３２ｂの窓寸法が小さいために、ｐｎ接合が波形状を呈し、拡散中心を最大濃度部とする濃度分布を有している。例えば、ドリフト部２２の並列ｐｎ構造のピッチＰ１を16μmで、耐圧構造部の並列ｐｎ構造のピッチＰ２を８μmで構成する場合、燐の不純物導窓３２ａの窓寸法及び窓ピッチはそれぞれ４μm、16μmとし、耐圧構造部の並列ｐｎ構造の窓寸法及び窓間隔はそれぞれ２μm、８μmとすれば良い。但し、燐３４とホウ素３６のドーズ量をそれぞれ0.5×10１３cm−２、2.0×10１３cm−２とした場合である。
【００８４】
この後、４層目のエピタキシャル成長層３０の表面に通常のプロセスによりｐベース領域１３ａ等の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完成する。本例においても、各エピタキシャル成長層３０に仕込んだ不純物を最後に熱拡散させて拡散単位領域を相互連結する並列ｐｎ構造やｎ型低抵抗囲繞領域の形成方法は、トレンチなどを形成して製造する場合に比し頗る製造容易となる。
【００８５】
〔実施例６〕
図１３は本発明の実施例６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。なお、図１３において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００８６】
本例における耐圧構造部５２０の並列ｐｎ構造のｐ型領域５２０ｂは層状に連続しておらず、縦方向離散的に縦列した複数の拡散単位領域が非連続となった分散構造である。そのため、ｎ型領域５２０ａは縦方向のみならず横方向にも連続しており、立体格子状を形成している。このような形態の耐圧構造部５２０の並列ｐｎ構造では、ｐｎ接合が波形を呈している図１０に示す並列ｐｎ構造に較べ、ｐ型領域５２０ｂの非連結部分におけるｐｎ接合面の分だけ、接合面積が多くなっているため、高耐圧化を図ることができる。
【００８７】
この耐圧構造部５２０の並列ｐｎ構造を形成する場合は、図１１に示す不純物導入窓３２ｂの窓寸法を更に狭くすれば良い。ホウ素原子の拡散単位領域の拡散長さが拡散中心間距離に比して短いので、非連続となる。
【００８８】
〔実施例７〕
図１４は本発明の実施例７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。なお、図１４において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００８９】
本例においては、図１３に示す実施例６における耐圧構造部５２０の並列ｐｎ構造の形態とは逆に、耐圧構造部６２０の並列ｐｎ構造のｎ型領域５２０ａは層状に連続しておらず、縦方向離散的に縦列した複数の拡散単位領域が非連続となった分散構造である。そのため、ｐ型領域６２０ｂは縦方向のみならず横方向にも連続しており、立体格子状を形成している。このような形態の耐圧構造部６２０の並列ｐｎ構造でもまた、ｐｎ接合が波形を呈している図１０に示す並列ｐｎ構造に較べ、ｎ型領域６２０ａの非連結部分におけるｐｎ接合面の分だけ、接合面積が多くなっているため、高耐圧化を図ることができる。
【００９０】
そして、この耐圧構造部６２０の並列ｐｎ構造を形成する場合は、図１１に示す不純物導入窓３２ｂの窓寸法を逆に広くすれば良い。ホウ素原子の拡散単位領域の拡散長さが拡散中心間距離に比して長いので、ｐ型領域６２０ｂが横方向も連続し、ｎ型領域６２０ａが非連続となる。
【００９１】
〔実施例８〕
図１５は本発明の実施例８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。なお、図１５において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００９２】
本例の耐圧構造部の並列ｐｎ構造は、基板の主面に平行又は傾斜した横形ｎ型領域７２０ａと基板の主面に平行又は傾斜した横形ｐ型領域７２０ｂとを接合して成る横形構造である。ここでも、耐圧構造部７２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２はドリフト部２２の第１の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも小さい。各横形ｐ型領域７２０ｂはｐベース領域１３ａ又はドリフト部２２の最外のｐ型仕切領域２２ｂｂを介してソース電極１７に電気的に接続していると共に、横形ｎ型領域７２０ａはｎ型低抵抗囲繞領域２４及びｎ＋ドレイン層１１を介してドレイン電極１８に確実に電気的に接続している。このため、オフ状態では耐圧構造部７２０の並列ｐｎ構造の各ｐｎ接合から上下双方に空乏層が拡張し、耐圧構造部７２０の全域が空乏化するので、高耐圧が得られる。
【００９３】
このような横形の並列ｐｎ構造は、積み増しするエピタキシャル成長層のうち、素子外周部７２０となるべき範囲に全面的又は選択的なイオン注入で不純物を導入するが、不純物の導電型をエピタキシャル成長層毎に交互に逆にし、最後に熱拡散で横形ｎ型領域７２０ａと横形ｐ型領域７２０ｂを形成する。第２の並列ｐｎ構造の不純物濃度は低濃度の方が良いため、低抵抗のｎ型エピタキシャル成長層を形成する際は、ｎ型のイオン注入による不純物濃度制御を省略できる。勿論、第２の並列ｐｎ構造のｐｎ接合は平坦面に限らず、波形状や非連続状でも構わない。ただ、ｐｎ繰り返しの空間周波数はエピタキシャル成長層の積み増数の半数に相当するから、工数の増大を招き、また、ドレイン部２２の形成プロセスをそのまま援用し難いという難点がある。なお、横形の並列ｐｎ構造は立体格子構造でも網目構造でも構わない。また、ｐｎ接合面は波形状でも構わない。
【００９４】
〔実施例９〕
図１６は本発明の実施例９に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図１６において図６に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００９５】
図１６において、耐圧構造部８２０の内部構造は図示されていないが、図１３や図１４に示す不連続状の各ｎ領域及びｐ領域の大きさを極限移行して微小にした集合領域に相当しており、ｐ型不純物とｎ型不純物との双方を全域にドープしてキャリア濃度が略零又は零に近似できる高抵抗領域（ｉ層：真性半導体）である。ｐ型不純物とｎ型不純物が同じ領域におよそ同量含まれている場合、これらｐ型不純物、ｎ型不純物は互いに補償するため、高抵抗領域として作用する。また、互いに非常に接近している異なる領域においても、およそ同量の不純物が含まれていれば、互いに補償し合うため、高抵抗領域として機能する。このような高抵抗領域の抵抗率は単一導電型の低濃度領域の抵抗率より高く、望ましくは２倍以上とする。このような高抵抗領域は微視的にはｐｎ接合で埋め尽くされているものであるから、微視的なｐｎ混在構造と見なすことができる。このため、単位体積当たりのｐｎ接合の面積比率は激増し、高耐圧化が得られる。
【００９６】
高抵抗領域の耐圧構造部８２０を形成する方法は、積み増しするエピタキシャル成長層のうち耐圧構造部となるべき範囲に、そのエピタキシャル成長層の不純物濃度を補償する程度の逆導電型不純物を全面的にイオン注入する工程を繰り返し、最後に拡散させるものである。また、ｎ型とｐ型の不純物がおよそ同量となるようなエピタキシャル成長工程を行っても良い。
【００９７】
〔実施例１０〕
図１７は本発明の実施例１０に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図１７において図６に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００９８】
本例のドリフト部１２２の並列ｐｎ構造は、基板の厚さ方向に配向する断面円形の柱状ｐ型仕切領域１２２ｂをｎ型電路領域１２２ａが取り囲む構造となっている。複数の離散的な柱状ｐ型仕切領域１２２ｂは平面視で立体三方格子を形成しているが、立体四方格子等でも構わない。ドリフト部１２２ではｎ型電路領域１２２ａの総断面積がｐ型仕切領域１２２ｂの総断面積よりも大きいが、ｎ型電路領域１２２ａとｐ型仕切領域１２２ｂとの総不純物濃度がおよそ同等であれば逆の場合でも構わない。柱状のｎ型電路領域１２２ａをｐ型仕切領域１２２ｂが取り囲むような構造としても差支えない。
【００９９】
一方、耐圧構造部９２０の並列ｐｎ構造も、基板の厚さ方向に配向する断面円形の柱状ｐ型領域９２０ｂをｎ型領域９２０ａが取り囲む構造となっている。勿論、その逆でも構わない。ｐ型領域９２０ｂの断面積はｐ型仕切領域の断面積よりも小さい。そして、耐圧構造部９２０の並列ｐｎ構造のｐｎ繰り返しピッチｐ２は、ドレイン部１２２の並列ｐｎ構造の繰り返しピッチｐ１よりも狭くなっている。図６に示す素耐圧構造部のｎ型領域及びｐ型領域はプレート状であるが、本例のにように柱状ｐ型領域９２０ｂを形成すると、ｐｎ接合面の面積が約２倍以上増えるため、高耐圧化が更に高まる。
【０１００】
〔実施例１１〕
図１８は本発明の実施例１１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図、図１９は図１８中のＡ−Ａ′線に沿って切断した状態を示す断面図、図２０は図１８中のＢ−Ｂ′線に沿って切断した状態を示す断面図である。なお、なお、図１８ではドリフト部の１／４を斜線部分で示してある。また、図１８乃至２０において図６及び７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１０１】
本例のドリフト部１２２の並列ｐｎ構造のｐｎ繰り返しピッチ及Ｐ１び不純物濃度は耐圧構造部２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２及び不純物濃度と同じであるが、耐圧構造部２０の表面側にはドリフト部１２２を取り囲むように多重のｐ型均圧リング２０ｃが巡らされている。このｐ型均圧リング２０ｃは耐圧構造部２０の並列ｐｎ構造の多数のｐ型領域２０ｂを電気的に接続するものである。そして、このｐ型均圧リング２０ｃの不純物濃度はｐ型領域２０ｂの不純物濃度よりも高い。
【０１０２】
ゲートをソースにショートし、ドレイン電位を正に高めていくと、ドリフト１２２の並列ｐｎ構造は完全に空乏化し、ドリフト部１２２から耐圧構造部２０へと空乏層が拡張する。ここで、ｐ型均圧リング２０ｃがない場合、耐圧構造部２０の並列ｐｎ構造のうち、一端がｐベース領域１３ａに直接接続しているｐ型領域２０ｂｂではＹ方向に空乏層が拡張するものの、一端がｐベース領域１３ａに直接接続していないｐ型領域２０ｂａは浮遊状態でガードリングとしてのみ機能するために、空乏層のＸ方向への拡張が弱く、臨界電界に達し易い。
【０１０３】
ところが、本例では、一端がｐベース領域１３ａに直接接続していないｐ型領域２０ｂａはｐ型均圧リング２０ｃを介して一端がｐベース領域１３ａに直接接続しているｐ型領域２０ｂｂに電気的に接続されているため、ｐ型領域２０ｂａの浮遊状態が解消し、ｐ型領域２０ｂａはソース電位側に固定されるので、ｐ型領域２０ｂａのｐｎ接合も確実に逆バイアスになり、空乏層がＸ方向へ拡張する。従って、高耐圧化を図ることができる。なお、図１９及び２０中の破線は空乏層端の拡がりを示す。また、ｐ型均圧リング２０ｃによる耐圧構造は並列ｐｎ構造の幅に関係なく設計できるので、高耐圧化と共に低抵抗化が可能である。多重のｐ型均圧リング２０ｃは離散的に巡らしてあるが、リング幅を広くして１環でも良い。
【０１０４】
本例ではまた、ｐ型均圧リング２０ｃの不純物濃度がｐ型領域２０ｂの不純物濃度よりも高くなっているため、ｐ型領域２０ｂの空乏化と共に、ｐ型均圧リング２０ｃも空乏化して均圧リングとして作用しなくなるということはない。
【０１０５】
〔実施例１２〕
図２１は本発明の実施例１２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図、図２２は図２１中のＣ−Ｃ′に沿って切断した断面図である。なお、図２１ではドリフト部の１／４を斜線部分で示してある。また、図２１及び２２において図１８及び１９に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１０６】
本例では、耐圧構造部２０の並列ｐｎ構造の最外周部はｎ型低抵抗囲繞領域２４となっており、このｎ型低抵抗囲繞領域２４の表面側にはｎ型高濃度のチャネルストッパー２４ａが形成されている。ｎ型低抵抗囲繞領域２４により、耐圧構造部２０の繰り返し端面が覆われているため、漏れ電流を抑制することができる。また、ｎ型低抵抗囲繞領域２４がドレイン電位に固定されることから、耐圧構造部２０の幅寸法を短くすることができ、且つ、素子の耐圧を安定させることができる。ｎ型低抵抗囲繞領域２４の幅はｎ型ドリフト電路領域２２ａの幅、若しくはｐ型仕切領域２２ｂの間隔よりも大きくすることが望ましく、２倍以上が望ましい。
【０１０７】
なお、本例でも、ｐ型均圧リング２０ｃの不純物濃度がｐ型領域２０ｂの不純物濃度よりも高くなっているため、ｐ型領域２０ｂの空乏化と共に、ｐ型均圧リング２０ｃも空乏化して均圧リングとして作用しなくなるということはない。
【０１０８】
〔実施例１３〕
図２３は本発明の実施例１３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図２３ではドリフト部の１／４を斜線部分で示してある。また、図２３において図２１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１０９】
本例の耐圧構造部９２０は図１７に示すような並列ｐｎ構造となっている。この並列ｐｎ構造は、基板の厚さ方向に配向する断面円形の柱状ｐ型領域９２０ｂをｎ型領域９２０ａが取り囲む構造となっている。複数の離散的な柱状ｐ型領域９２０ｂは平面視で三方格子を形成している。なお、四方格子等でも構わない。そして、多重のｐ型均圧リング２０ｃが多数の柱状ｐ型領域９２０ｂの上端と接続するように巡らされている。このような柱状ｐ型領域９２０ｂを有する第２の並列ｐｎ構造でも、各柱状ｐ型領域９２０ｂはｐベース領域には直接接続されていないものの、ｐ型均圧リング２０ｃを介してソース電位側に固定されているので、Ｘ方向及びＹ方向に空乏層が拡がるため、高耐圧を得ることができる。
【０１１０】
なお、本例でも、ｐ型均圧リング２０ｃの不純物濃度がｐ型領域９２０ｂの不純物濃度よりも高くなっているため、ｐ型領域９２０ｂの空乏化と共に、ｐ型均圧リング２０ｃも空乏化して均圧リングとして作用しなくなるということはない。
【０１１１】
〔実施例１４〕
図２４は本発明の実施例１４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図２４ではドリフト部の１／４を斜線部分で示してある。また、図２４において図２１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１１２】
本例の耐圧構造部５００の並列ｐｎ構造は、基板の厚さ方向に配向する断面円形の柱状ｎ型領域５００ａと基板の厚さ方向に配向する断面円形の柱状ｐ型領域９２０ｂとが、それらの中間に介在し基板の厚さ方向に配向する高抵抗領域５００ｃで取り囲まれた構造となっている。複数の離散的な柱状ｎ型領域５００ａは平面視で三方格子を形成していると共に、複数の離散的な柱状ｐ型領域９２０ｂも平面視で三方格子を形成している。四方格子等でも構わない。中間に位置する高抵抗領域５００ｃは、実施例９における外周領域を埋め尽くしている高抵抗領域と同じように、およそ同量のｐ型不純物とｎ型不純物との双方をドープしたものに相当している。これらｐ型不純物、ｎ型不純物は互いに補償するため、キャリア濃度が略零又は零に近似できる高抵抗領域として作用する。ｐｎ接合分布の稠密・豊富化により高耐圧を得ることができる。また、このような柱状ｐ型領域５００ｂ及び柱状ｎ型領域５００ａを有する第２の並列ｐｎ構造でも、各柱状ｐ型領域５００ｂはｐベース領域には直接接続されていないものの、ｐ型均圧リング２０ｃを介してソース電位側に固定されているので、Ｘ方向及びＹ方向に空乏層が均等に拡がるため、高耐圧を得ることができる。
【０１１３】
なお、本例でも、ｐ型均圧リング２０ｃの不純物濃度がｐ型領域５００ｂの不純物濃度よりも高くなっているため、ｐ型領域５００の空乏化と共に、ｐ型均圧リング２０ｃも空乏化して均圧リングとして作用しなくなるということはない。また、ｐ型均圧リング２０ｃの表面は酸化膜２３で覆われているが、ｐ型均圧リング２０ｃに接続してフィールドプレートを形成しても良い。
【０１１４】
〔実施例１５〕
図２５は本発明の実施例１５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図２５ではドリフト部の１／４を斜線部分で示してある。また、図２５において図６に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１１５】
本例の耐圧構造部を形成する並列ｐｎ構造は、ドリフト部２２の並列ｐｎ構造の層面に対し層面が略平行して成る第１の並列ｐｎ構造２２０Ａと、ドリフト部２２の並列ｐｎ構造の層面に対し層面が略直交して成る第２の並列ｐｎ構造２２０Ｂとを併有するものである。第１の並列ｐｎ構造２２０Ａのｐｎ繰り返し端面２０Ａがドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端部２２Ａと接続していると共に、第２の並列ｐｎ構造２２０Ｂのうち一部分２２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部２２の並列ｐｎ構造の最外側に位置する仕切領域２２ｂｂと接続している。そして、第２の並列ｐｎ構造２２０Ｂのうち他の部分２２０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造２２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続している。
【０１１６】
図６に示す耐圧構造部は単一の並列ｐｎ構造であるため、本例の第２の並列ｐｎ構造２２０Ｂに相当する部分では、ｐ型領域２０ｂに対してソース電位を伝達できず、ガードリング機能だけを発揮するものであるが、本例では、第２の並列ｐｎ構造２２０Ｂのうち一部分２２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部２２の並列ｐｎ構造の最外側に位置する仕切領域２２ｂｂと接続しているため、この一部分２２０ｂに含まれるｐ型領域２０ｂのすべてがソース電位の伝達に預かり、また、第２の並列ｐｎ構造２２０Ｂのうち他の部分２２０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造２２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続しているため、この他の部分２２０ｃに含まれるｐ型領域２０ｂのすべてがソース電位の伝達に預かる。従って、耐圧構造部全域を逆バイアス化でき、早期の空乏化が実現するので、表面に均圧リングを付設しなくても済む。第１の並列ｐｎ構造２２０Ａのｐ型領域２０ｂｂはソース電位伝達手段としても機能している。勿論、本例の場合でも均圧リングを付設しても構わない。
【０１１７】
例えば、６００Ｖ耐圧クラスのＭＯＳＦＥＴの場合、各部の基準的な寸法及び不純物濃度は次のような値をとる。ドレイン層１１の比抵抗は0．01Ω・cm、厚さ350μm、ドリフト領域２２ａ及び仕切領域２２ｂの不純物濃度は２×１０１５cm−３、厚さ４０μm，セルピッチ１６μm、耐圧構造部の不純物濃度層５×１０１４cm−３、セルピッチ８μmである。なお、最外側の仕切領域２２ｂｂの層幅は４μｍである。
【０１１８】
〔実施例１６〕
図２６は本発明の実施例１６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図２６ではドリフト部の１／４を斜線部分で示してある。また、図２６において図８に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１１９】
本例の耐圧構造部を形成する並列ｐｎ構造も、ドリフト部２２の並列ｐｎ構造の層面に対し層面が略直交して成る第１の並列ｐｎ構造３２０Ａと、ドリフト部２２の並列ｐｎ構造の層面に対し層面が略平行して成る第２の並列ｐｎ構造３２０Ｂとを併有するものである。第１の並列ｐｎ構造３２０Ａのｐｎ繰り返し端面２０Ａがドリフト部２２の並列ｐｎ構造の最外側に位置する仕切領域２２ｂｂと接続していると共に、第２の並列ｐｎ構造３２０Ｂのうち一部分３２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ａと接続している。そして、第２の並列ｐｎ構造３２０Ｂのうち他の部分３２０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造３２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続している。
【０１２０】
図８に示す耐圧構造部は単一の並列ｐｎ構造であるため、本例に第２の並列ｐｎ構造３２０Ｂに相当する部分では、ｐ型領域２０ｂに対してソース電位が伝達できず、ガードリング機能だけを発揮するものであるが、本例では、第２の並列ｐｎ構造３２０Ｂのうち一部分３２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ａと接続しているため、この一部分３２０ｂに含まれるｐ型領域２０ｂのすべてがソース電位の伝達に預かり、また、第２の並列ｐｎ構造３２０Ｂのうち他の部分３２０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造３２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続しているため、この他の部分３２０ｃに含まれるｐ型領域２０ｂのすべてがソース電位の伝達に預かる。従って、耐圧構造部全域を早期に空乏化でき、表面に均圧リングを付設しなくても済む。第１の並列ｐｎ構造３２０Ａのｐ型領域２０ｂｂはソース電位伝達手段としても機能している。勿論、本例の場合でも均圧リングを付設しても構わない。
【０１２１】
〔実施例１７〕
図２７は本発明の実施例１７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。図２７において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１２２】
本例は、図６及び図７に示す実施例３の改善例である。実施例３では、耐圧構造部２２０のｐｎ並列構造のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭くなっているため、ドリフト部２２の最外側の仕切領域２２ｂｂの層厚に比しこれと接合する耐圧構造部２２０の最内側のｎ領域２０ａａの層厚の方がいきなり狭いものであるから、両者間のチャージバランスが合致せず、ドリフト部２２と耐圧構造部２２０との境界での電界強度が高くなり、高耐圧を保持し難い。
【０１２３】
そこで、本例では、耐圧構造部１２０のｐｎ並列構造の各領域２０ａ，２０ｂの層厚はＷ５とするものの、ドリフト部２２の並列ｐｎ構造を形成するドリフト電路領域２２ａと仕切領域２２ｂの層厚を内側から外側にかえて漸減（Ｗ１〜Ｗ５）させて、ドリフト部２２の最外側の仕切領域２２ｂｂの層厚が耐圧構造部１２０の最内側のｎ型領域２０ａａの層厚Ｗ５と等しくなっている。ｐｎ接合領域の同士の相互に含まれる電荷量を合わせ込むことができ、チャージバランスが実現されて、耐圧構造部１２０とドレイン部２２との境界での電界が緩和されるため、高耐圧を保持できる。
【０１２４】
例えば、６００Ｖ耐圧クラスのＭＯＳＦＥＴの場合、各部の基準的な寸法及び不純物濃度は次のような値をとる。ドレイン層１１の比抵抗は0．01Ω・cm、厚さ350μm、ドリフト領域２２ａ及び仕切領域２２ｂの不純物濃度は２×１０１５cm−３、厚さ４０μm，層厚Ｗ１＝８μm，層厚Ｗ２＝７μm，層厚Ｗ３＝６μm，層厚Ｗ４＝５μm，層厚Ｗ５＝４μmである。製法上、燐のレジストマスクの窓寸法を、それぞれ４、3.5、３、2.5、２μmとすれば良い。
【０１２５】
なお、ｐｎ並列構造を形成する各領域は層状に限らず、立体格子状やｐｎ接合面が波形状でも構わない。
【０１２６】
〔実施例１８〕
図２８は本発明の実施例１８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。図２８において図２７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１２７】
図２７に示す構造と異なる点は、ソース電極１７が耐圧構造部１２０上に酸化膜２３上の一部まで延び、ドリフト部２２のｐｎ並列構造の各領域２２ａ，２２ｂの層厚はＷ１とするものの、耐圧構造部１２０の並列ｐｎ構造を形成する領域２０ａ，２０ｂの層厚をソース電極１７下において内側から外側にかえて漸減（Ｗ１〜Ｗ５）させて、耐圧構造部１２０の最内側のｎ型領域２０ａａの層厚がドリフト部２２の最外側の仕切領域２２ｂｂの層厚と等しくなっている。斯かる構造でも、図２７に示す実施例１７と同じく、耐圧構造部１２０とドリフト部２２との境界での電界が緩和されるため、高耐圧を保持できる。また、ｐベース１３の横幅を縮小できる。
【０１２８】
なお、上記各実施例では２重拡散型の縦形ＭＯＳＦＥＴについて説明したが、本発明の第２の並列ｐｎ構造はＩＧＢＴ（伝導度変調型ＭＯＳＦＥＴ）、バイポーラトランジスタ、ｐｎ接合ダイオードやショットキーダイオード等にも適用できる。勿論、ドリフト部が並列ｐｎ構造ではなく、単一の導電型領域のドリフト部でも素子外周部の高耐圧化を図ることができる。
【０１２９】
【発明の効果】
以上説明したように、本発明はドリフト部の周りの耐圧構造部を並列ｐｎ構造又は第１導電型と第２導電型の不純物をドープした高抵抗領域として構成したことを特徴としているため、次のような効果を奏する。
【０１３０】
（１） ドリフト部の周りに並列ｐｎ構造が配置されているため、オフ状態では、多重のｐｎ接合面から空乏層が拡張し、素子活性領域の近傍に限らず、外方向や第２主面側まで空乏化するので、耐圧構造部の耐圧はドリフト部の耐圧よりも大きい。従って、ドリフト部に縦形の並列ｐｎ構造を採用した超接合半導体素子においても、耐圧構造部の耐圧が十分に保証されていることになるため、ドリフト部の並列ｐｎ構造の最適化が容易で、超接合半導体素子の設計自由度が高まり、超接合半導体素子を実用化できる。
【０１３１】
（２） 耐圧構造部の並列ｐｎ構造がドリフト部の並列ｐｎ構造よりも不純物量の少ない場合、又は耐圧構造部の並列ｐｎ構造がドリフト部の並列ｐｎ構造よりもｐｎ繰り返しピッチの狭い場合、耐圧構造部の耐圧をドリフト部の耐圧よりも確実に大きくでき、信頼性が向上する。
【０１３２】
（３） 耐圧構造部の並列ｐｎ構造が基板の厚み方向に配向する縦形第１導電型領域と基板の厚み方向に配向する縦形第２導電型領域とを接合して成る縦形構造である場合、ドリフト部の並列ｐｎ構造の形成工程を援用して同時形成できるため、工数の削減により、低コスト化を実現できる。
【０１３３】
（４） 耐圧構造部の縦形並列ｐｎ構造を形成する縦形第１導電型領域と縦形第２導電型領域のうち少なくとも一方が、基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互接続して成る会合構造とする場合、縦形の並列ｐｎ構造の形成が容易となる。
【０１３４】
（５） ドリフト部の並列ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領域が層状である場合、耐圧構造部の並列ｐｎ構造は、ドリフト部の並列ｐｎ構造に対し層面が略平行したレイアウトでも、略直交したレイアウトでも、斜交したレイアウトでも採用できる。特に、耐圧構造部の並列ｐｎ構造をドレイン部の並列ｐｎ構造に対して層面が斜交したレイアウトとすれば、耐圧構造部の縦形第２導電型領域のすべてがドレイン部の仕切領域又は活性領域と確実に接続し、耐圧構造部全域の空乏化を実現できる。
【０１３５】
（６） 耐圧構造部の並列ｐｎ構造の層面がドリフト部の並列ｐｎ構造の層面に対し略平行して成り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面とドリフト部の並列ｐｎ構造のｐｎ繰り返し端面とが接続していると共に、耐圧構造部の並列ｐｎ構造の最内側に位置する縦形第１導電型領域の層面とドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切領域の層面とが接合して成るレイアウトを採用する場合、ドリフト部の並列ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領域の層厚が内側から外側にかえて漸減する部分を有する。ドリフト部と耐圧構造部の境界部分において最外側の縦形仕切領域の層厚と最内側の縦形第１導電型領域の層厚とを略等しくできる。ｐｎ接合領域の同士の相互に含まれる電荷量を合わせ込むことができ、チャージバランスが実現されて、耐圧構造部とドレイン部との境界での電界が緩和されるため、高耐圧を保持できる。逆に、耐圧構造部の並列ｐｎ構造を形成する縦形第１導電領域と縦形第２導電型領域の層厚が内側から外側にかえて漸減する部分を有する場合でも、ドリフト部と耐圧構造部の境界部分において最内側の縦形第１導電型領域の層厚と最外側の前記縦形仕切領域の層厚とを略等しくできる。
【０１３６】
（７） 耐圧構造部の並列ｐｎ構造として、ドリフト部の並列ｐｎ構造の層面に対し層面が略平行して成る第１の並列ｐｎ構造と、ドリフト部の並列ｐｎ構造の層面に対し層面が略直交して成る第２の並列ｐｎ構造とを併有するレイアウトを採用できる。斯かるレイアウトでは、第１の並列ｐｎ構造のｐｎ繰り返し端面をドリフト部の並列ｐｎ構造のｐｎ繰り返し端部に接続すると共に、第２の並列ｐｎ構造のｐｎ繰り返し端面をドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切領域に接続する。そして、耐圧構造部の並列ｐｎ構造のうち、第１の並列ｐｎ構造と第２の並列ｐｎ構造とで画成される隅部に第１及び第２の並列ｐｎ構造のいずれかよりｐｎ繰り返し展開して成る第３の並列ｐｎ構造を有し、当該第３の並列ｐｎ構造のｐｎ繰り返し端面と第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電型領域に接続する。第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電型領域を等電位領域として利用し、これに接続するｐｎ繰り返し端面から複数の縦形第２導電型領域に櫛歯状に分岐させて導通を達成するものである。基板表面に均圧リング等を付設せずに耐圧構造部を隈なく早期に空乏化できる。
【０１３７】
（８） 耐圧構造部の並列ｐｎ構造の各ｐ型領域又は各ｎ型領域のｐｎ接合面を波形状とする場合、単位体積当たりのｐｎ接合の面積比率が大きくなるので、空乏化し易く、高耐圧化を実現できる。
【０１３８】
（９） 縦形第１導電型領域と縦形第２導電型領域の双方が柱状であって、縦形第１導電型領域と縦形第２導電型領との間に第１導電型不純物と第２導電型不純物の双方をドープして成る高抵抗領域が介在して成る構造では、高耐圧化が得られる。
【０１３９】
（10） 耐圧構造部の第１主面側にドリフト部を取り囲み、複数の縦形第２導電型領域を相互接続する少なくとも１重の第２導電型均圧リングを形成した構成では、一端が素子活性領域に直接接続していない縦形第２導電型領域は第２導電型均圧リングを介して一端が素子活性領域に直接接続している縦形第２導電型領域に電気的に接続されているため、縦形第２導電型領域の浮遊状態が解消し、素子活性領域側の電位に固定されるので、耐圧構造部では全体的に均一に空乏層が外方向へ拡張する。従って、高耐圧化を図ることができる。
【０１４０】
（11） 第２導電型均圧リングの不純物濃度が縦形第２導電型領域の不純物濃度よりも高い場合、第２導電型均圧リングも空乏化してしまい、均圧リングとして作用しなくなるという不都合を無くすことができる。
【０１４１】
（12） 耐圧構造部の並列ｐｎ構造を形成する縦形第１導電型領域と縦形第２導電型領域のうち、少なくとも一方は基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互離間した分散構造とした場合、ｐｎ接合の豊富化を図ることができ、高耐圧を得ることができる。分散構造の極限例として、不連続状の各ｎ領域及びｐ領域の大きさを微小になした集合領域は、ｐ型不純物とｎ型不純物との双方を全域にドープした高抵抗領域に相当している。耐圧構造部がこのような高抵抗領域の場合でも、高耐圧化を図ることができる。
【０１４２】
（13） 第１主面と低抵抗層との間に介在し、耐圧構造部の外側には第１導電型の低抵抗囲繞領域を設けた構成では、第２電極の電位を素子外周部の側面に印加でき、空乏層を外方向に延ばすことができ、またｐｎ繰り返し端面が覆われているので、漏れ電流を抑制することができる。
【０１４３】
（14） 本発明の縦形並列ｐｎ構造の形成法は、第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオン及び第２導電型の不純物イオンをそれぞれ離散的に配置した複数の第１の不純物導入窓及び第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して上記各エピタキシャル成長層に導入した上記不純物を拡散中心部から熱拡散させて同導電型の拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構造を形成することを特徴としている。各エピタキシャル成長層に仕込んだ不純物を最後に熱拡散させて会合させて縦形第１導電型領域と縦形第２導電型領域とを一気に形成するものであるから、並列ｐｎ構造の製造が容易である。素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の窓寸法が素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の窓寸法に比し狭くした場合、素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の繰り返しピッチに比し広い場合も、素子外周領域の並列ｐｎ構造は並列ｐｎ構造に比し不純物濃度が低くなるので、素子外周部の耐圧を高めることができる。
【０１４４】
（15） 別の製造方法としては、第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオンの全面的に導入すると共に第２導電型の不純物イオンを離散的に配置した複数の第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して各エピタキシャル成長層に導入した不純物を熱拡散させて、同導電型の拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構造を形成することを特徴とする。第１導電型不純物を選択的に導入するためのマスキング工程が不要となる。かかる方法において、素子外周領域の並列ｐｎ構造を形成すべき範囲の第２の不純物導入窓の窓寸法及び繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の第２の不純物導入窓の窓寸法及び繰り返しピッチに比し狭い場合、素子外周領域の並列ｐｎ構造と並列ｐｎ構造とは不純物濃度が略等しくなるものの、素子外周領域の並列ｐｎ構造の繰り返しピッチをドリフト部の並列ｐｎ構造の繰り返しピッチよりも狭くでき、また素子外周領域の並列ｐｎ構造のｐｎ接合を波形等や、拡散単位領域を非連続にすることができるので、素子外周部の耐圧を高めることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施例１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す部分平面図、（ｂ）は（ａ）中のＡ−Ａ′線に沿って切断した状態を示す断面図である。
【図２】（ａ）乃至（ｄ）は実施例１の製造方法の各工程断面図である。
【図３】実施例１における耐圧（ＶDSS）の並列ｐｎ構造の不純物濃度の依存性を示す特性図である。
【図４】（ａ）は本発明の実施例２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す部分平面図、（ｂ）は図４（ａ）中のＡ−Ａ′線に沿って切断した状態を示す断面図である。
【図５】（ａ）乃至（ｄ）は実施例２の製造方法の各工程断面図である。
【図６】本発明の実施例３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す部分平面図である。
【図７】図６中のＡ−Ａ′線に沿って切断した状態を示す断面図である。
【図８】本発明の実施例４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す部分平面図である。
【図９】図８中のＢ−Ｂ′線に沿って切断した状態を示す断面図である。
【図１０】本発明の実施例５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す断面図である。
【図１１】（ａ）乃至（ｃ）は実施例５の製造方法における各工程断面図である。
【図１２】（ｄ）及び（ｅ）は実施例５の製造方法における各工程断面図である。
【図１３】本発明の実施例６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す断面図である。
【図１４】本発明の実施例７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す断面図である。
【図１５】本発明の実施例８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す断面図である。
【図１６】本発明の実施例９に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図１７】本発明の実施例１０に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図１８】本発明の実施例１１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図１９】図１８中のＡ−Ａ′線に沿って切断した断面図である。図２０は図１８中のＢ−Ｂ′線に沿って切断した断面図である。
【図２０】図１８中のＢ−Ｂ′に沿って切断した断面図である。
【図２１】本発明の実施例１２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図２２】図２１中のＣ−Ｃ′線に沿って切断した断面図である。
【図２３】図２３は本発明の実施例１３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図２４】本発明の実施例１４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図２５】本発明の実施例１５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。
【図２６】本発明の実施例１６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。
【図２７】本発明の実施例１７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。
【図２８】本発明の実施例１８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。
【図２９】従来の単一導電型のドリフト層を持つ縦形ＭＯＳＦＥＴを示す部分断面図である。
【図３０】従来の並列ｐｎ構造のドリフト層を持つ縦形ＭＯＳＦＥＴを示す部分断面図である。
【符号の説明】
１１…ｎ＋ ドレイン層
１２ｅ…チャネル領域
１３ａ…高不純物濃度のｐベース領域（ｐウェル）
１４…ｎ＋ ソース領域
１５…ゲート絶縁膜
１６…ゲート電極層
１７…ソース電極
１８…ドレイン電極
１９ａ…層間絶縁膜
２０，１２０，２２０，３２０，４２０，５００，５２０，６２０，７２０，８２０，９２０…耐圧構造部（素子外周部）
２０ａ，２０ａａ，２０ａｂ，２０ｂｂ，４２０ａ，５００ａ，５２０ａ，６２０ａ，７２０ａ，９２０ａ…ｎ− 型領域又はｎ型領域
２０ｂ，２０ｂａ，２０ｂｂ，４２０ｂ，５００ｂ，５２０ｂ，６２０ｂ，７２０ｂ，９２０ｂ…ｐ− 型領域又はｐ型領域
２０ｃ…ｐ型均圧リング
２０Ａ，２０Ｂ，２０Ｂｂ，２０Ｂｃ…ｐｎ繰り返し端面
２２…ドレイン・ドリフト部
２２ａ，１２２ａ…ｐ型ドリフト電路領域
２２ｂ，２２ｂ，１２２ｂ…ｎ型仕切領域
２３…酸化膜
２４，４２４…ｎ型低抵抗囲繞領域
２４ａ…チャネルストッパー
２５…周縁電極
２６…ｐ＋ コンタクト領域
３０…ｎ型高抵抗のエピタキシャル成長層
３２，３７…レジストマスク
３２ａ，３２ｂ，３２ｃ，３７ａ，３７ｂ不純物導入窓
３３…燐イオン
３４…燐原子
３５…ホウ素イオン
３６…ホウ素原子
５００ｃ…高抵抗領域
２２０Ａ，３２０Ａ…第１の並列ｐｎ構造
２２０Ｂ，３２０Ｂ…第２の並列ｐｎ構造
Ｐ１，Ｐ２…繰り返しピッチ
Ｗ１〜Ｗ５…層厚
【発明の属する技術分野】
本発明は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（伝導度変調型ＭＯＳＦＥＴ）、バイポーラトンラジスタ、ダイオード等に適用可能で高耐圧化と大電流容量化が両立する縦形パワー半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
一般に半導体装置は、片面のみに電極部を持つ横形素子と、両面に電極部を持つ縦形素子とに大別できる。縦形素子は、オン時にドリフト電流が流れる方向と、オフ時に逆バイアス電圧による空乏層が延びる方向とが共に基板の厚み方向（縦方向）である。例えば、図２９は通常のプレーナ型のｎチャネル縦形ＭＯＳＦＥＴの断面図である。この縦形ＭＯＳＦＥＴは、裏側のドレイン電極１８が導電接触した低抵抗のｎ＋ ドレイン層１１の上に形成された高抵抗のｎ− ドレイン・ドリフト層１２と、このドリフト層１２の表面層に選択的に形成されたチャネル拡散層としてのｐベース領域（ｐウェル）１３と、そのｐベース領域１３内の表面側に選択的に形成された高不純物濃度のｎ＋ ソース領域１４及び高不純物濃度のｐ＋ コンタクト領域１９と、ｐベース領域１３のうちｎ＋ ソース領域１４とドリフト層１２とに挟まれた表面上にゲート絶縁膜１５を介して設けられたポリシリコン等のゲート電極層１６と、ｎ＋ ソース領域１４及びｐ＋ コンタクト領域１９の表面に跨って導電接触するソース電極１７とを有している。
【０００３】
このような縦形素子において、高抵抗のｎ− ドレイン・ドリフト層１２の部分は、ＭＯＳＦＥＴがオン状態のときは縦方向にドリフト電流を流す領域として働き、オフ状態のときはｐベース領域１３とのｐｎ接合から空乏層が拡張して空乏化し耐圧を高める働きをする。この高抵抗のｎ− ドレイン・ドリフト層１２の厚さ（電流経路長）を薄くすることは、オン状態ではドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗（ドレイン−ソース抵抗）を下げる効果に繋がるものの、オフ状態ではｐベース領域１３とｎ− ドレイン・ドリフト層１２との間のｐｎ接合から拡張するドレイン−ベース間空乏層の拡張幅が狭くなるため、空乏電界強度がシリコンの最大（臨界）電界強度に速く達するので、ドレイン−ソース電圧が素子耐圧の設計値に達する前に、ブレークダウンが生じ、耐圧（ドレイン−ソース電圧）が低下してしまう。逆に、ｎ− ドレイン・ドリフト層１２を厚く形成すると、高耐圧化を図ることができるが、必然的にオン抵抗が大きくなり、オン損失が増す。即ち、オン抵抗（電流容量）と耐圧との間にはトレードオフ関係がある。この関係は、ドリフト層を持つＩＧＢＴ，バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。
【０００４】
この問題に対する解決法として、縦形ドリフト部として不純物濃度を高めたｎ型の領域とｐ型の領域とを交互に繰り返して多重接合した並列ｐｎ構造である半導体装置が、ＥＰ００５３８５４、ＵＳＰ５２１６２７５、ＵＳＰ５４３８２１５、特開平９−２６６３１１、特開平１０−２２３８９６などにおいて知られている。
【０００５】
図３０は、ＵＳＰ５２１６２７５に開示された縦形ＭＯＳＦＥＴの一例を示す部分断面図である。図２９との構造上の違いは、ドレイン・ドリフト部２２が一様・単一の導電型層（不純物拡散層）ではなく、縦形層状のｎ型のドリフト電路領域２２ａと縦形層状のｐ型の仕切領域２２ｂとを交互に繰り返して多重接合した並列ｐｎ構造である。並列ｐｎ構造の不純物濃度が高くても、オフ状態では並列ｐｎ構造の縦方向に配向する各ｐｎ接合から空乏層がその横方向双方に拡張し、ドリフト部２２全体が空乏化するため、高耐圧化を図ることができる。なお、このような並列ｐｎ構造のドレイン部２２を備える半導体素子を、以下に超接合半導体素子と称することとする。
【０００６】
【発明が解決しようとする課題】
上記のような超接合半導体素子にあっては、表層部分に形成された複数のｐベース領域１３（素子活性領域）の真下にある並列ｐｎ構造のドレイン・ドリフト部２２では耐圧確保が図れるものの、ドレイン・ドリフト部２２の素子外周部（素子周縁部）では最外のｐベース領域１３のｐｎ接合からの空乏層が外方向や基板深部へは拡がり切らず、空乏電界強度がシリコンの臨界電界強度に速く達するので、耐圧が低下してしまう。
【０００７】
ここに、最外のｐベース領域１３の素子外周部における耐圧も確保するために、素子外周部の表面側に公知の空乏電界制御手段としてのガードリングを形成することや、絶縁膜上に公知のフィールドプレートを適用することが考えられる。ところが、並列ｐｎ構造のドリフト部２２の形成によって従前に比しドリフト部２２では高耐圧化が期待できるのに、その素子外周部の耐圧確保のために従前通りのガードリングやフィールドプレートを併せて空乏電界強度の修正を外的付加により最適構造に設計するのはますます困難が伴い、半導体素子毎の信頼性が乏しく、またガードリングから離れた深部では空乏化せず電界強度の制御が不能であるため、ドリフト部２２での高耐圧化に追い付かず、全体として素子のバランスの良い高耐圧化が難しくなり、超接合半導体素子の機能を十分に引き出すことができない。また、その構造を実現するためのマスク形成、不純物導入及び拡散、あるいは金属被着及びそのパターニングというような追加工程が必要である。
【０００８】
そこで、上記問題点に鑑み、本発明の第１の課題は、基板表面にガードリングやフィールドプレートを形成せずとも、ドリフト部の耐圧よりもその外周部の耐圧を大きくできる半導体素子及びその製造方法を提供することにある。また、本発明の第２の課題は、超接合半導体素子に適合した製造容易な半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記第１の課題を解決するため、本発明は、ドリフト部を有する半導体装置においてドリフト部を取り囲む耐圧構造部（素子外周部、素子周縁部）を並列ｐｎ構造又は第１導電型と第２導電型の不純物との双方をドープして成るキャリア濃度が略零又は零に近似できる高抵抗領域として構成したことを特徴とする。
【００１０】
まず、本発明の適用するパワー縦形半導体装置は、基板の第１主面側に形成された素子活性領域に電気的に接続する第１の電極と、上記基板の第２主面側に形成された第１導電型の低抵抗層に電気的に接続する第２の電極と、上記素子活性領域と上記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部と、この縦形ドリフト部の周りで第１主面と上記低抵抗層との間に介在し、オン状態では非電路領域であってオフ状態では空乏化する耐圧構造部とを有するものである。そして、本発明は、この耐圧構造部が、第１導電型領域と第２導電型領域とを交互に繰り返して接合して成る並列ｐｎ構造を備えていることを特徴するものである。ここで基板の第１主面側に形成された素子活性領域とは、縦型ＭＯＳＦＥＴの場合は第１主面側で反転層を形成する第２導電型拡散領域（チャネル拡散層）、バイポーラトランジスタの場合はエミッタ領域又はコレクタ領域、ｐｎ接合ダイオードの場合はアノード領域又はカソード領域、ショットキーダイオードの場合はショットキーバリアを形成するメタルなどを指す。
【００１１】
ドリフト部の周りの耐圧構造部に並列ｐｎ構造が配置されているため、オフ状態では、多重のｐｎ接合面から空乏層が双方に拡張し、素子活性領域の近傍に限らず、そこから外方向や第２主面方向の深部まで空乏化するので、耐圧が大きくなる。また、第１主面側の素子活性領域からドリフト部を介して第２主面側の第１導電型の低抵抗層に到達する直線状の電気力線の長さに比し、素子活性領域の側部から耐圧構造部を介して第１導電型の低抵抗層に到達する曲線状の電気力線の方が長い分だけ、耐圧構造部の並列ｐｎ構造とドリフト部が同一不純物濃度でも、耐圧構造部の並列ｐｎ構造の空乏電界強度の方がドレイン部よりも低くなることから、耐圧構造部の耐圧はドリフト部の耐圧よりも大きい。従って、ドリフト部に縦形の並列ｐｎ構造を採用した超接合半導体素子にあっても、その周りの耐圧構造部の耐圧が十分に保証されることになるため、ドリフト部の並列ｐｎ構造の最適化が容易で、超接合半導体素子の設計自由度が高まり、超接合半導体素子を実用化できる。
【００１２】
ここで、望ましくは、耐圧構造部の並列ｐｎ構造はドリフト部の並列ｐｎ構造よりも不純物量の少ない方が良い。耐圧構造部がより空乏化し易くなるため、耐圧をドリフト部の耐圧よりも確実に大きくでき、信頼性が向上する。また、耐圧構造部の並列ｐｎ構造のｐｎ繰り返しピッチはドリフト部の並列ｐｎ構造のｐｎ繰り返しピッチよりも狭いことが望ましい。同じく、耐圧構造部の耐圧をドリフト部の耐圧よりも確実に大きくでき、信頼性が向上する。
【００１３】
耐圧構造部の並列ｐｎ構造は、基板の主面に対し略平行又は傾斜した横形第１導電型領域と基板の主面に対し略平行又は傾斜した横形第２導電型領域とを接合して成る横形構造でも構わないが、基板の厚み方向に配向する縦形第１導電型領域と基板の厚み方向に配向する縦形第２導電型領域とを接合して成る縦形構造としても良い。横形構造の場合は、それに含まれる横形第２導電型領域の殆どを素子活性領域又はドリフト部の最外側の仕切領域に電気的に接続できる配置となるから、オフ状態では確実に逆バイアスとなり、耐圧構造部の空乏化率を高めることができるものの、ドリフト部の並列ｐｎ構造が縦形であることから、製造工程が複雑化する難点がある。しかし、縦形構造の場合は、ドリフト部の並列ｐｎ構造が縦形であることから、耐圧構造部の並列ｐｎ構造も縦形形式とすると、並列ｐｎ構造の形成工程を援用して同時形成できるため、工数の削減により、低コスト化を実現できる。
【００１４】
この耐圧構造部の並列ｐｎ構造を形成する縦形第１導電型領域と縦形第２導電型領域はそれぞれ一様不純物分布の連続拡散領域としても良いが、縦形第１導電型領域と縦形第２導電型領域のうち、少なくとも一方は基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互連結して成る会合構造とするのが望ましい。後述するように、縦形の並列ｐｎ構造自体の形成が頗る容易となるからである。かかる場合、各拡散単位領域は中心部が最大濃度部となって外方向に濃度漸減する濃度分布を持つ。
【００１５】
耐圧構造部の並列ｐｎ構造の各第１導電型領域又は各第２導電型領域に着目すると、ドリフト部のドリフト電路領域及び仕切領域と同様に、層状に形成し、ｐｎ接合面が略平坦であっても構わないが、耐圧構造部はドリフト部とは異なりオン状態では非電路領域であって、オフ状態で空乏化するものに過ぎないため、単位体積当たりのｐｎ接合の面積比率の大きい方が良い。そこで、層状ではあるが、ｐｎ接合面が波形である方が良く、空乏化率を高めることができる。
【００１６】
このような相隣接する拡散単位領域を相互連結して成る会合構造は、例えば、一方の導電型不純物のみの拡散中心部への導入工程を間挿しながらエピタキシャル成長層を幾層も積み増した後、熱拡散を施して各エピタキシャル成長層に仕込んだ不純物を一気に熱拡散せしめ、それら離間する上下の拡散単位領域を相互連結して得ることができる。基板を厚くして超高耐圧化を企画する場合でも縦形の並列ｐｎ構造を容易に形成できる。エッチングによりアスペクト比の大きなトレンチを形成する工程を用いず、またトレンチ内に選択的にエピタキシャル層を成長させずに済むため、製造の容易化により低コスト化も実現できる。
【００１７】
ドリフト部の並列ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領域が層状である場合、耐圧構造部の並列ｐｎ構造は、ドリフト部の並列ｐｎ構造に対し層面が略平行したレイアウトでも、略直交したレイアウトでも、斜交したレイアウトでも構わない。
【００１８】
まず、耐圧構造部が単一の並列ｐｎ構造を有する場合としては、耐圧構造部の並列ｐｎ構造の層面がドリフト部の並列ｐｎ構造の層面に対し略平行して成り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面とドリフト部の並列ｐｎ構造のｐｎ繰り返し端面とが接続していると共に、耐圧構造部の並列ｐｎ構造の内側に位置する縦形第１導電型領域の層面とドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切領域の層面とが接合して成るレイアウトを採用できる。斯かるレイアウトでは、単一の並列ｐｎ構造のうち、ドリフト部の並列ｐｎ構造のｐｎ繰り返し端面と接続するｐｎ繰り返し端面は同時に活性領域の端面に接続することになるため、その部分は確実に空乏化するが、ドリフト部の並列ｐｎ構造と横並びとなる縦形第２導電型領域は電位的に浮遊状態となるため、いわば深部ガードリング機能を発揮するにすぎない。また、ドレイン部の最外側の縦形仕切領域の層厚に比しこれと接合する耐圧構造部の最内側の縦形第１導電型領域の層厚の方が狭いものであるから、両者間のチャージバランスが合致せず、ドレイン部と耐圧構造部との境界での電界強度が高くなり、高耐圧を保持し難い。
【００１９】
斯かる場合には、ドリフト部の並列ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領域の層厚が内側から外側にかえて漸減する部分を設けることが望ましい。最外側の縦形仕切領域の層厚と内側の縦形第１導電型領域の層厚とを略等しくすることが望ましい。ドリフト部と耐圧構造部の境界部分においてｐｎ接合領域の同士の相互に含まれる電荷量を合わせ込むことができ、チャージバランスが実現されて、耐圧構造部とドレイン部との境界での電界が緩和されるため、高耐圧を保持できる。
【００２０】
逆に、耐圧構造部の並列ｐｎ構造を形成する縦形第１導電領域と縦形第２導電型領域の層厚が内側から外側にかえて漸減する部分を設けることが望ましい。内側の縦形第１導電型領域の層厚と最外側の前記縦形仕切領域の層厚とを略等しくしても良い。同じく、耐圧構造部とドレイン部との境界での電界が緩和されるため、高耐圧を保持できる。また、活性領域直下のドレイン部のうち電流路を構成しない面積部分を縮小化できる。これらの層厚が内側から外側にかけて漸減する部分は第１の電極の端部下に位置することが望ましい。
【００２１】
耐圧構造部が単一の並列ｐｎ構造を有するもう一つの場合としては、耐圧構造部の並列ｐｎ構造の層面がドリフト部の並列ｐｎ構造の層面に対し略直交して成り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面とドリフト部の並列ｐｎ構造の最外側の縦形仕切領域の層面とが接続すると共に、ドリフト部の並列ｐｎ構造のｐｎ繰り返し端面と耐圧構造部の並列ｐｎ構造の内側に位置する縦形第１導電型領域の層面とが接続して成るレイアウトを採用できる。斯かるレイアウトでは、単一の並列ｐｎ構造のうち、ドリフト部の並列ｐｎ構造の最外側の縦形仕切領域の層面と接続するｐｎ繰り返し端面を持つ領域が確実に空乏化し、その余の部分の縦形第２導電型領域は電位的に浮遊状態となるため、いわば深部ガードリング機能を発揮するにすぎない。
【００２２】
そこで、耐圧構造部が単一の並列ｐｎ構造から成る場合、多数の縦形第２導電型領域の一部がドレイン部の仕切領域又は活性領域と接続しない事態が起こり得るので、耐圧構造部の並列ｐｎ構造をドレイン部の並列ｐｎ構造に対して層面が斜交したレイアウトとすれば、耐圧構造部の縦形第２導電型領域のすべてがドレイン部の仕切領域又は活性領域と確実に接続する。
【００２３】
これ以外の対策としては、耐圧構造部の並列ｐｎ構造として、ドリフト部の並列ｐｎ構造の層面に対し層面が略平行して成る第１の並列ｐｎ構造と、ドリフト部の並列ｐｎ構造の層面に対し層面が略直交して成る第２の並列ｐｎ構造とを併有するレイアウトを採用することが有効である。
【００２４】
斯かるレイアウトでは、第１の並列ｐｎ構造のｐｎ繰り返し端面がドリフト部の並列ｐｎ構造のｐｎ繰り返し端部と接続していると共に、第２の並列ｐｎ構造のｐｎ繰り返し端面がドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切領域と接続している。そして、耐圧構造部の並列ｐｎ構造のうち、第１の並列ｐｎ構造と第２の並列ｐｎ構造とで画成される隅部に第１及び第２の並列ｐｎ構造のいずれかよりｐｎ繰り返し展開して成る第３の並列ｐｎ構造を有し、当該第３の並列ｐｎ構造のｐｎ繰り返し端面と第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電型領域に接続して成る。第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電型領域を等電位領域として利用し、これに接続するｐｎ繰り返し端面から複数の縦形第２導電型領域に櫛歯状に分岐させて導通を達成するものである。後述する様な基板表面に均圧リング等を付設せずに耐圧構造部を隈なく早期に空乏化できる。
【００２５】
このような耐圧構造部の並列ｐｎ構造は、第３の並列ｐｎ構造を用いずに表現すると、ドリフト部の並列ｐｎ構造の層面に対し層面が略平行である第１の並列ｐｎ構造と、ドリフト部の並列ｐｎ構造の層面に対し層面が略直交である第２の並列ｐｎ構造を併有し、第１及び第２の並列ｐｎ構造のいずれか一方のｐｎ繰り返し端面がその他方の側端寄りに位置する縦形第２導電型領域と接続して成るものである。他方の側端に位置する縦形第２導電型領域がドレイン部の仕切領域又は活性領域に電気的に接続されている限り、これに接続した第２の並列ｐｎ構造の複数の縦形第２導電型領域も同電位となる。このような配向が異なる２つの並列ｐｎ構造を格子状に配列しても耐圧構造部を隈なく早期に空乏化できる。
【００２６】
なお、縦形第１導電型領域と縦形第２導電型領域が層状ではなく、少なくとも一方が柱状で、立体三方格子や立体四方格子等の立体的格子点に配置されていても良い。単位体積当たりのｐｎ接合面積の比率が増すため、耐圧構造部の耐圧が向上する。特に、縦形第１導電型領域と縦形第２導電型領域の双方が柱状であって、縦形第１導電型領域と縦形第２導電型領域との間に第１導電型不純物と第２導電型不純物の双方をドープして成る高抵抗領域が介在して成る構造では、高耐圧化が得られる。
【００２７】
並列ｐｎ構造の縦形第２導電型領域自身が逆バイアスのための電位伝達領域として機能しない場合、オフ状態のとき、第１と第２の電極間の電圧を高めていくと、ドリフト部の縦形並列ｐｎ構造は完全に空乏化し、耐圧構造部の並列ｐｎ構造のうち、一端が素子活性領域に直接接続している縦形第２導電型領域ではドリフト部から外方向へ空乏層が拡張するものの、一端が素子活性領域に直接接続していない縦形第２導電型領域では浮遊状態であるために、空乏層の外方向への拡張が弱く、臨界電界強度に達し易い。
【００２８】
そこで、耐圧構造部の第１主面側にドリフト部を取り囲み、複数の縦形第２導電型領域を相互接続する少なくとも１重の第２導電型均圧リングを形成するのが好ましい。一端が素子活性領域に直接接続していない縦形第２導電型領域は第２導電型均圧リングを介して一端が素子活性領域に直接接続している縦形第２導電型領域に電気的に接続されているため、縦形第２導電型領域の浮遊状態が解消し、素子活性領域側の電位に固定されるので、耐圧構造部では全体的に均一に空乏層が外方向へ拡張する。従って、高耐圧化を図ることができる。
【００２９】
ここで、第２導電型均圧リングの不純物濃度が縦形第２導電型領域の不純物濃度と同程度であると、第２導電型均圧リングも空乏化してしまい、均圧リングとして作用しなくなるため、第２導電型均圧リングの不純物濃度が縦形第２導電型領域の不純物濃度よりも高いことが望ましい。
【００３０】
また、本発明では、耐圧構造部の並列ｐｎ構造を形成する縦形第１導電型領域と縦形第２導電型領域のうち、少なくとも一方は基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互離間した分散構造とすることができる。ｐｎ接合の豊富化を図ることができ、高耐圧を得ることができる。基板の厚み内で分散した第２導電型の拡散単位領域を相互に接続する第２導電型均圧リングを形成しても良い。この分散構造の極限例として、不連続状の各ｎ領域及びｐ領域の大きさを微小になした集合領域は、ｐ型不純物とｎ型不純物との双方を全域にドープした高抵抗領域に相当している。耐圧構造部がこのような高抵抗領域の場合でも、高耐圧化を図ることができる。
【００３１】
そして、第１主面と低抵抗層との間に介在し、耐圧構造部の外側には第１導電型の低抵抗囲繞領域を設けることが望ましい。第２電極の電位を耐圧構造部の側部に印加でき、空乏層を外方向に延ばすことができ、またｐｎ繰り返し端面が低抵抗囲繞領域で覆われているので、漏れ電流を抑制することができる。第１導電型の低抵抗囲繞領域の第１主面側に電気的に接続する周縁電極を設けると良い。また、第１導電型の低抵抗囲繞領域の第１主面側に第１導電型のチャネルストッパーを形成すると良い。低抵抗囲繞領域の幅は縦形ドリフト電路領域の幅、仕切領域間の距離よりも大きいことが望ましい。なお、耐圧構造部の第１主面側には絶縁膜を形成する。
【００３２】
本発明の製法は以下の通りである。まず、半導体装置として、基板の第１主面側に形成された素子活性領域に電気的に接続する第１の電極と、基板の第２主面側に形成された第１導電型の低抵抗層に電気的に接続する第２の電極と、素子活性領域と低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部とを有し、縦形ドリフト部の周りで第１主面と低抵抗層との間に介在し、オン状態では非電路領域であってオフ状態では空乏化する耐圧構造部が、基板の厚み方向に配向する縦形第１導電型領域と、基板の厚み方向に配向する縦形第２導電型領域とを交互に繰り返して接合して成る並列ｐｎ構造を備えるものにおいて、第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオン及び第２導電型の不純物イオンをそれぞれ離散的に配置した複数の第１の不純物導入窓及び第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して上記各エピタキシャル成長層に導入した上記不純物を拡散中心部から熱拡散させて同導電型の拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構造を形成することを特徴とする。このように、各エピタキシャル成長層に仕込んだ不純物を最後に熱拡散させて会合させ、縦形第１導電型領域と縦形第２導電型領域とを一気に形成するものであるから、並列ｐｎ構造の製造が容易である。
【００３３】
ここで、耐圧構造部の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の窓寸法が耐圧構造部の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の窓寸法に比し狭くした場合、耐圧構造部の並列ｐｎ構造はドリフト部の並列ｐｎ構造に比し不純物濃度が低くなるので、耐圧構造部の耐圧を高めることができる。また、素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の繰り返しピッチに比し広い場合も、耐圧構造部の並列ｐｎ構造はドリフト部の並列ｐｎ構造に比し不純物濃度が低くなるので、耐圧構造部の耐圧を高めることができる。
【００３４】
別の製造方法としては、第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオンを全面的に導入すると共に第２導電型の不純物イオンを離散的に配置した複数の第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して各エピタキシャル成長層に導入した不純物を熱拡散させて、同導電型の拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構造を形成することを特徴とする。第１導電型不純物を選択的に導入するためのマスキング工程が不要となる。斯かる方法において、耐圧構造部の並列ｐｎ構造を形成すべき範囲の第２の不純物導入窓の窓寸法及び繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の第２の不純物導入窓の窓寸法及び繰り返しピッチに比し狭い場合、耐圧構造部の並列ｐｎ構造とドリフト部の並列ｐｎ構造とは不純物濃度が略等しくなるものの、耐圧構造部の並列ｐｎ構造の繰り返しピッチをドリフト部の並列ｐｎ構造の繰り返しピッチよりも狭くでき、また耐圧構造部の並列ｐｎ構造のｐｎ接合を波形等や、拡散単位領域同士が非連続となるように形成することができるので、耐圧構造部の耐圧を高めることができる。
【００３５】
【発明の実施の形態】
以下に本発明の実施例を添付図面に基づいて説明する。なお、以下でｎ又はｐを冠記した層や領域は、それぞれ電子又は正孔を多数キャリアとする層や領域を意味する。また、上付き文字＋は比較的高不純物濃度、上付き文字−は比較的低不純物濃度を意味する。
【００３６】
〔実施例１〕
図１（ａ）は本発明の実施例１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す部分平面図、図１（ｂ）は図１（ａ）中のＡ−Ａ′線に沿って切断した状態を示す断面図である。なお、図１（ａ）ではドリフト部及び耐圧構造部の１／４を斜線部分で表し、判り易くするため並列ｐｎ構造のみを示してある。
【００３７】
本例のｎチャネル縦形ＭＯＳＦＥＴは、裏側のドレイン電極１８が導電接触した低抵抗のｎ＋ ドレイン層（ドレイン・コンタクト層）１１の上に形成された並列ｐｎ構造のドレイン・ドリフト部２２と、このドリフト部２２の表面層に選択的に形成された素子活性領域たる高不純物濃度のｐベース領域（ｐウェル）１３ａと、そのｐベース領域１３ａ内の表面側に選択的に形成された高不純物濃度のｎ＋ ソース領域１４と、基板表面上にゲート絶縁膜１５を介して設けられたポリシリコン等のゲート電極層１６と、層間絶縁膜１９ａに開けたコンタクト孔を介してｐベース領域１３ａ及びｎ＋ ソース領域１４に跨って導電接触するソース電極１７とを有している。ウェル状のｐベース領域１３ａの中にｎ＋ ソース領域１４が浅く形成されており、２重拡散型ＭＯＳ部を構成している。なお、図示しない部分でゲート電極層１６の上に金属膜のゲート配線が導電接触している。
【００３８】
ドレイン・ドリフト部２２は、後述するように、ｎ＋ ドレイン層１１のサブストレートの上にｎ型のエピタキシャル成長層を幾層も積み増した厚い積層として形成されており、基板の厚み方向に層状縦形のｎ型ドリフト電路領域２２ａと基板の厚み方向に層状縦形のｐ型仕切領域２２ｂとを交互に繰り返して多重接合した構造である。本例では、ｎ型のドリフト電路領域２２ａは、その上端が基板表面のチャネル領域１２ｅに達し、その下端がｎ＋ ドレイン層１１に接している。また、ｐ型の仕切領域２２ｂは、その上端がｐベース領域１３ａのウェル底面に接し、その下端がｎ＋ ドレイン層１１に接している。なお、ドリフト電路領域２２ａ及び仕切領域２２ｂの１ストライプに相当する層厚部分（Ｐ１／２）を更に薄い並列ｐｎ構造で形成しても構わない。かかる場合は、その並列ｐｎ構造の層面をｐベース領域１３ａの奥行き方向（チャネル幅方向）に対して直交させると良い。
【００３９】
基板表面とｎ＋ ドレイン層１１との間で縦形ドリフト部２２の耐圧構造部（素子外周部）２０には、基板の厚さ方向に配向する層状縦形のｎ− 型領域２０ａと、基板の厚さ方向に配向する層状縦形のｐ− 型領域２０ｂとを交互に繰り返して多重接合して成る並列ｐｎ構造が形成されている。本例では、耐圧構造部２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２は縦形ドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１と同じであるが、耐圧構造部２０の不純物量は縦形ドリフト部２２の不純物量よりも少なく、高抵抗となっている。なお、耐圧構造部２０の並列ｐｎ構造の層面は縦形ドリフト部２２の並列ｐｎ構造の層面と略平行となっているが、直交又は斜交していても構わない。また本例の耐圧構造部２０の並列ｐｎ構造は層状（プレート）構造であるが、耐圧構造部２０が非電流路であることから、いずれかの導電型領域が立体的格子状構造，網目状構造やハニカム構造となっているものでも良く、同一導電型領域内が相連結したものに限らず、非連結であっても構わない。
【００４０】
なお、耐圧構造部２０の並列ｐｎ構造の内側のｐｎ繰り返し端面２０Ａとドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ｂとが接続していると共に、耐圧構造部２０の並列ｐｎ構造の内側に位置するｎ− 型領域２０ａａの層面とドリフト部の並列ｐｎ構造の最外側に位置するｐ型仕切領域２２ｂｂの層面とが接合している。
【００４１】
耐圧構造部２０の並列ｐｎ構造の表面上には、表面保護及び安定化のために、熱酸化膜又は燐シリカガラス（ＰＳＧ）から成る酸化膜（絶縁膜）２３が成膜されている。なお、ソース電極１７は層間絶縁膜１９ａを介してゲート電極層１６を覆い、酸化膜２３上に延長されており、フィールドプレートとしても機能している。
【００４２】
耐圧構造部２０の並列ｐｎ構造の外側には、基板の厚み方向に配向した層状縦形のｎ型低抵抗囲繞領域２４が配置されている。図１（ａ）に示すように、このｎ型低抵抗囲繞領域２４の層面は最外側のｎ− 型領域２０ａｂの層面に接していると共に、外側のｐｎ繰り返し端面２０Ｂに接触している。またｎ型低抵抗囲繞領域２４は、上端がドレイン電極１８と同電位の周縁電極２５に接し、その下端がドレイン層１１に接している。
【００４３】
次に本例の動作について説明する。ゲート電極層１６に所定の正の電位を印加すると、ｎチャネル型ＭＯＳＦＥＴはオン状態となり、ゲート電極層１６直下のｐベース領域１３ａの表面層に誘起される反転層を介して、ソース領域１４からチャネル領域１２ｅに電子が注入され、その注入された電子がドリフト電路領域２２ａを通ってｎ＋ ドレイン層１１に達し、ドレイン電極１８とソース電極１７との間が導通する。
【００４４】
ゲート電極層１６への正の電位を取り去ると、ＭＯＳＦＥＴはオフ状態となり、ｐベース領域１３ａの表面層に誘起される反転層が消滅し、ドレイン電極１８とソース電極１７との間が遮断する。更に、このオフ状態の際、逆バイアス電圧（ソース・ドレイン間電圧）が大きいと、ｐベース領域１３ａとチャネル領域１２ｅとの間のｐｎ接合Ｊａからそれぞれｐベース領域１３ａとチャネル領域１２ｅに空乏層が拡張して空乏化すると共に、ドリフト部２２の各仕切領域２２ｂはｐベース領域１３ａを介してソース電極１７に電気的に接続し、ドリフト部２２の各ドリフト電路領域２２ａはｎ＋ ドレイン層１１を介してドレイン電極１８に電気的に接続しているため、仕切領域２２ｂとドリフト電路領域２２ａとの間のｐｎ接合Ｊｂからの空乏層が仕切領域２２ｂとドリフト電路領域２２ａの双方に拡張するので、ドリフト部２２の空乏化が早まる。従って、ドリフト部２２の高耐圧化が十分確保されているので、ドリフト部２２の不純物濃度を高く設定でき、大電流化も確保できる。
【００４５】
ここで、本例のドリフト部２２の耐圧構造部２０には並列ｐｎ構造が形成されている。この並列ｐｎ構造のｐ− 型領域２０ｂのうち、ドリフト部２２の並列ｐｎ構造の仕切領域２２ｂから延長した同層領域はｐベース領域１３ａを介してソース電極１７に電気的に接続し、仕切領域２２ｂとは接続しないｐ− 型領域２０ｂは浮遊状態であって言わば深部ガードリングとして機能し、また各ｎ− 型領域２０ａはｎ＋ ドレイン層１１を介してドレイン電極１８に電気的に接続しているため、耐圧構造部２０のｐｎ接合Ｊｃから拡張した空乏層によって、基板厚み全長に亘り概ね空乏化される。このため、表面ガードリング構造やフィールドプレート構造のようにドリフト部２２の耐圧構造部２０側の表面側を空乏化させるだけではなく、外方向や基板深部までも空乏化させることができるので、耐圧構造部２０の電界強度を大幅緩和でき、高耐圧を確保できる。それ故、超接合半導体素子の高耐圧化を実現できる。
【００４６】
特に、本例では、耐圧構造部２０の並列ｐｎ構造がドリフト部２２の並列ｐｎ構造よりも不純物量（不純物濃度）が少なく、高抵抗となっている。このため、耐圧構造部２０はドリフト部２２よりも早く空乏化するため、耐圧信頼性が高い。なお、この耐圧構造部２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２をドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭くすると、更に、耐圧信頼性の向上に繋がる。
【００４７】
また本例では、耐圧構造部２０の並列ｐｎ構造の外周には層状縦形のｎ型低抵抗囲繞領域２４が配置されていることから、表面の反転を防止するためのチャネルストッパーとして機能するばかりか、耐圧構造部２０の並列ｐｎ構造の外側のｐｎ繰り返し端面（横断面）２０Ｂを覆っているので、その横断面がチップのダイシング面として露出せず、漏れ電流を抑制できると共に、ドリフト部２２の並列ｐｎ構造の周囲をドレイン電位に保持でき、素子の絶縁耐圧が安定し、品質も向上する。このｎ型低抵抗囲繞領域２４は必ずチップの側面に設ける場合に限らず、同一チップ内の別の素子との分離を確保するためのアイソレーションとして設けても良い。
【００４８】
次に、上記実施例１の製造方法を説明する。まず、図２（ａ）に示す如く、ｎ＋ ドレイン層１１となるべきｎ型の低抵抗半導体基体の上に第１層目のｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００４９】
次いで、フォトリソグラフィーによりドリフト部２２，耐圧構造部２０及びｎ型低抵抗囲繞領域２４となるべき範囲に同一ピッチの不純物導入窓３２ａ，３２ｂ，３２ｃの開けられたレジストマスク３２を形成する。ここで、ドリフト部２２となるべき範囲の不純物導入窓３２ａの窓寸法に比し、耐圧構造部２０となるべき範囲の不純物導入窓３２ｂの窓寸法は幅狭とする。
【００５０】
次いで、イオン注入法によりｎ型の不純物である燐イオン３３を注入して不純物導入窓３２ａ、３２ｂ，３２ｃ直下のエピタキシャル成長層３０内に燐原子３４を導入する。ここで、導入された燐原子３４の最大濃度点（拡散中心）はエピタキシャル成長層３０の表面より平均飛程の深さにある。
【００５１】
次いで、レジストマスク３２を除去した後、図２（ｂ）に示す如く、ドリフト部２２及び耐圧構造部２０となるべき範囲で不純物導入窓３２ａ，３２ｂの中間位置に同一ピッチの不純物導入窓３７ａ，３７ｂの開けられたレジストマスク３７を形成する。ここでも、ドリフト部２２となるべき範囲の不純物導入窓３７ａの窓寸法に比し、耐圧構造部２０となるべき範囲の不純物導入窓３７ｂの窓寸法は幅狭とする。
【００５２】
次いで、イオン注入法によりｐ型の不純物であるホウ素イオン３５を注入して不純物導入窓３７ａ、３７ｂ直下のエピタキシャル成長層３０内にホウ素原子３６を導入する。ここで、導入されたホウ素原子３６の最大濃度点（拡散中心）はエピタキシャル成長層３０の表面より平均飛程の深さにある。なお、図２（ａ）の燐導入工程と図２（ｂ）のホウ素導入工程とはどちらを先に施しても良い。
【００５３】
そして、要求される耐圧クラスに応じ、上記のエピタキシャル成長工程と選択的不純物導入工程とを交互に繰り返す（図２（ｃ））。各選択的イオン注入工程のための不純物導入窓の位置は前回の不純物導入窓の位置に合わせる。本例では、都合３回繰り返して、エピタキシャル成長層３０、３０、３０を積層した後、上方拡散のための４層目のエピタキシャル成長層３０を積層する。各エピタキシャル成長層３０の層厚は等しくすることが望ましい。
【００５４】
しかる後、図２（ｄ）に示す如く、熱処理によって各エピタキシャル成長層３０に導入されて仕込まれた燐原子３４とホウ素原子３６とを同時に一斉熱拡散させて、各拡散中心から拡散する拡散単位領域を上下相互に連結させ、ドリフト部２２におけるｎ型のドリフト電路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部２０におけるｎ− 型領域２０ａとｐ− 型領域２０ｂ、及びｎ型低抵抗囲繞領域２４を同時に形成する。これらの縦形領域は拡散単位領域の相互連結で形成さたものであるから、熱拡散が十分であればｐｎ接合は略平坦面として観察できるが、拡散中心を最大濃度部とする濃度分布を呈している。ｐｎ接合は平坦面である必要もないことから、耐圧構造部２０における並列ｐｎ構造ではｐｎ接合の面積を高めて空乏化を旺盛にする意味においては、ｐｎ接合面が蛇行状態の場合や、拡散単位領域相互が非連結状態の場合の方がむしろ高耐圧を得ることができる。
【００５５】
この後、４層目のエピタキシャル成長層３０の表面に通常のプロセスによりｐベース領域１３ａ等の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完成する。このように、各エピタキシャル成長層３０に仕込んだ不純物を最後に熱拡散させて拡散単位領域を相互連結する並列ｐｎ構造やｎ型低抵抗囲繞領域２４の形成方法は、掘り込んだトレンチ内にエピタキシャル成長層を形成する製法に比し頗る製造容易となる。
【００５６】
ここで例えば、耐圧600ＶクラスのＭＯＳＦＥＴの場合、各部の基準的な寸法及び不純物濃度は次のような値にとる。ｎ＋ ドレイン層１１は、比抵抗が0.01Ωcm、厚さが350μm、ドリフト電路領域２２ａ及び仕切領域２２ｂは、不純物濃度が２×10１５cm−３、厚さ（層長）が50μm、幅（層厚）が５μm、耐圧構造部２０の第２の並列ｐｎ構造は、不純物濃度が５×10１４cm−３、イオン注入面積（窓寸法）はドリフト部２２のイオン注入面積の１／４である。
【００５７】
図３は並列ｐｎ構造の不純物濃度を変えてＭＯＳＦＥＴの耐圧をシュミレーションした結果を示し、耐圧（ＶDSS）の並列ｐｎ構造における不純物濃度依存性を示す特性図である。横軸は並列ｐｎ構造のホウ素濃度に対する燐濃度の割合（100％でホウ素と燐の濃度が等しく、それ以上では燐の濃度が高く、それ以下ではホウ素の濃度が高い）、縦軸は耐圧（ＶDSS）である。
【００５８】
例えば、ドリフト部２２の並列ｐｎ構造と耐圧構造部２０の並列ｐｎ構造のホウ素濃度が共に２×10１５cm−３の場合、燐濃度も２×10１５cm−３であるときは、耐圧約880Ｖを得ることができるが、実施例１の製造方法を採用する場合、拡散中心を最大濃度部とする濃度分布を呈し、不純物濃度にはバラツキが生じることから、ホウ素濃度に対する燐濃度の比が70％〜130％では、耐圧が約400Ｖも変化する。一方、ホウ素濃度を低くして５×10１４cm−３とするときは、耐圧が略同じで約880Ｖを得ることができ、またホウ素濃度に対する燐濃度の比が70％〜130％では、耐圧の変化が20Ｖ程度に過ぎない。燐濃度とホウ素濃度が同一の理想的状態では、耐圧の不純物濃度依存性は認められないものの、耐圧は異なる導電型不純物の濃度比に依存し、不純物濃度が低濃度となる程、耐圧変化の濃度比依存性が小さくなる。ホウ素濃度が２×10１５cm−３の場合も５×10１４cm−３の場合も、耐圧（約880Ｖ）が変わらないことからみて、耐圧構造部２０の並列ｐｎ構造では耐圧が十分確保されており、ドリフト部２２の並列ｐｎ構造での耐圧（約880Ｖ）よりも高耐圧であって、素子耐圧はドリフト部２２の並列ｐｎ構造の耐圧に依存している。ｐベース領域１３ａのウェル底面からｎ＋ ドレイン層１１に到達する直線状の電気力線の長さに比し、ｐベース領域１３ａのウェル側面からｎ＋ ドレイン層１１に到達する曲線状の電気力線の方が長い分だけ、同一ピッチ・同一不純物濃度の並列ｐｎ構造でも、耐圧構造部の並列ｐｎ構造の空乏電界強度の方が低くなるからであろう。従って、ドリフト部２２が並列ｐｎ構造の場合も耐圧構造部２０を並列ｐｎ構造として形成すると、耐圧構造部２０の耐圧がドリフト部２２の耐圧よりも大きくなるため、ドリフト部２２の並列ｐｎ構造の最適化が容易となり、超接合半導体素子の設計自由度が高まり、実用化できる。
【００５９】
〔実施例２〕
図４（ａ）は本発明の実施例２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す部分平面図、図４（ｂ）は図４（ａ）中のＡ−Ａ′線に沿って切断した状態を示す断面図である。なお、図４（ａ）ではドリフト部の１／４を斜線部分で表してある。また図４において図１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００６０】
本例の実施例１との構造上の違いは、耐圧構造部１２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１に比し広くなっている点にある。かかる場合でも、耐圧構造部１２０の並列ｐｎ構造の不純物濃度はドリフト部２２の並列ｐｎ構造の不純物濃度に比し小さいので、耐圧構造部１２０の並列ｐｎ構造の耐圧はドレイン部２２の並列ｐｎ構造の耐圧よりも大きくなり、素子耐圧を耐圧構造部の耐圧で決めることができる。
【００６１】
次に、上記実施例２の製造方法を説明する。まず、図５（ａ）に示す如く、ｎ＋ ドレイン層１１となるべきｎ型の低抵抗半導体基体の上に第１層目のｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００６２】
次いで、フォトリソグラフィーによりドリフト部２２，耐圧構造部１２０及びｎ型低抵抗囲繞領域２４となるべき範囲に不純物導入窓３２ａ，３２ｂ，３２ｃの開けられたレジストマスク３２を形成する。ここで、ドリフト部２２となるべき範囲の不純物導入窓３２ａの窓ピッチに比し、耐圧構造部１２０となるべき範囲の不純物導入窓３２ｂの窓ピッチは幅広とする。
【００６３】
次いで、イオン注入法によりｎ型の不純物である燐イオン３３を注入して不純物導入窓３２ａ、３２ｂ，３２ｃ直下のエピタキシャル成長層３０内に燐原子３４を導入する。ここで、導入された燐原子３４の最大濃度点（拡散中心）はエピタキシャル成長層３０の表面より平均飛程の深さにある。
【００６４】
次いで、レジストマスク３２を除去した後、図５（ｂ）に示す如く、ドリフト部２２及び耐圧構造部１２０となるべき範囲で不純物導入窓３２ａ，３２ｂの中間位置に不純物導入窓３７ａ，３７ｂの開けられたレジストマスク３７を形成する。ここでも、ドリフト部２２となるべき範囲の不純物導入窓３７ａの窓ピッチに比し、素子外周部１２０となるべき範囲の不純物導入窓３７ｂの窓ピッチは幅広とする。
【００６５】
次いで、イオン注入法によりｐ型の不純物であるホウ素イオン３５を注入して不純物導入窓３７ａ、３７ｂ直下のエピタキシャル成長層３０内にホウ素原子３６を導入する。ここで、導入されたホウ素原子３６の最大濃度点（拡散中心）はエピタキシャル成長層３０の表面より平均飛程の深さにある。なお、図５（ａ）の燐導入工程と図５（ｂ）のホウ素導入工程とはどちらを先に施しても良い。
【００６６】
そして、要求される耐圧クラスに応じ、上記のエピタキシャル成長工程と選択的不純物導入工程とを交互に繰り返す（図５（ｃ））。各選択的イオン注入工程のための不純物導入窓の位置は前回の不純物導入窓の位置に合わせる。本例では、都合３回繰り返して、エピタキシャル成長層３０、３０、３０を積層した後、上方拡散のための４層目のエピタキシャル成長層３０を積層する。各エピタキシャル成長層３０の層厚は等しくすることが望ましい。
【００６７】
しかる後、図５（ｄ）に示す如く、熱処理によって各エピタキシャル成長層３１に導入されて仕込まれた燐原子３４とホウ素原子３６とを同時に一斉熱拡散させて、各拡散中心から拡散する拡散単位領域を上下相互に連結させ、ドリフト部２２におけるｎ型のドリフト電路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部１２０におけるｎ− 領域２０ａとｐ− 領域２０ｂ、及びｎ型低抵抗囲繞領域２４を同時に形成する。これらの縦形領域は拡散単位領域の相互連結で形成さたものであるから、熱拡散が十分であればｐｎ接合は略平坦面として観察できるが、拡散中心を最大濃度部とする濃度分布を呈している。ｐｎ接合は平坦面である必要もないことから、耐圧構造部の並列ｐｎ構造ではｐｎ接合の面積を高めて空乏化を旺盛にする意味においては、ｐｎ接合が蛇行状態の場合や、拡散単位領域相互が非連結状態の場合の方がむしろ高耐圧を得ることができる。
【００６８】
この後、４層目のエピタキシャル成長層３０の表面に通常のプロセスによりｐベース領域１３ａ等の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完成する。このように、各エピタキシャル成長層３０に仕込んだ不純物を最後に熱拡散させて拡散単位領域を相互連結する並列ｐｎ構造やｎ型低抵抗囲繞領域２４の形成方法は、トレンチなどを形成して製造する場合に比し頗る製造容易となる。
【００６９】
〔実施例３〕
図６は本発明の実施例３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す部分平面図、図７は図６中のＡ−Ａ′線に沿って切断した状態を示す断面図である。なお、図６ではドリフト部の１／の部分で示してある。また図６において図１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００７０】
本例の実施例１との構造上の違いは、耐圧構造部部２２０の並列ｐｎ構造２２０のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ構造の繰り返しピッチＰ１に比し狭くなっており、また耐圧構造部２２０の並列ｐｎ構造の不純物濃度がドリフト部２２の並列ｐｎ構造の不純物濃度と同じである点と、ｎ型低抵抗囲繞領域２４の周縁電極２５が被着されていない点と、ｐベース領域１３ａの不純物濃度がｐ＋ ではなく、それより低いｐであって、代わりにｐ＋ コンタクト領域２６が形成されている点である。
【００７１】
ドリフト部２２の並列ｐｎ構造と耐圧構造部２２０の並列ｐｎ構造とが不純物濃度が同じでｐｎ繰り返しピッチも同じ場合、耐圧構造部２２０の並列ｐｎ構造のうちｐｎ繰り返し端面２０Ａがｐベース領域１３ａに接続したｐ領域２０ｂａは、５０Ｖ前後のドレイン−ソース間電圧で空乏層がドリフト部２２からＹ方向に拡張して空乏化し、高抵抗層として機能するので耐圧を保持できるが、ドリフト部２２の並列ｐｎ構造と横並びであってｐベース領域１３ａに接続していないｐ領域２０ｂｂは浮遊状態であるため、この部分のｐ領域２０ｂｂはガードリングの機能しか持たず、表面電界を緩和するものの、空乏層が十分に拡がる前に臨界電界に達してしまい、高耐圧を得ることが困難である。
【００７２】
ところが、本例のように、ドリフト部２２の並列ｐｎ構造と耐圧構造部２２０の並列ｐｎ構造の不純物濃度が同じでも、耐圧構造部２２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭い場合、第２の並列ｐｎ構造は第１の並列ｐｎ構造に比較して単位長さ当たりの空乏領域が多く、しかも正味の不純物濃度が低くなるため、Ｘ方向に空乏層が拡がり易くなるので、高耐圧化が可能となる。勿論、耐圧構造部２２０の並列ｐｎ構造の不純物濃度が低い程、拡散電位による空乏層幅は広くなり、正味の不純物濃度が減るので一層高耐圧化し易い。このように、耐圧構造部２２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２をドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭くするには、図５に示す不純物導入窓３２ｂ，３７ｂの窓ピッチを不純物導入窓３２ａ，３７ａの窓ピッチよりも狭くすれば良い。
【００７３】
ここで、耐圧構造部２２０のｎ領域２０ａの不純物濃度をNa，ｐ領域２０ｂの不純物濃度をNd，真性半導体のキャリア濃度をni，電子の電荷をｑ、半導体の誘電率をεs、ボルツマン係数をｋ、絶対温度をＴとすると、第２の並列ｐｎ構造２２０の拡散電位による空乏層幅ｗはおよそ次式で与えられる。
【００７４】
【数１】
【００７５】
本例では、ｐ＋ コンタクト領域２６を介してソース電極１７に導電接続したｐベース領域１３ａとなっているため、ラッチアップの防止に役立つ。また、図１に示すような周縁電極２５がｎ型低抵抗囲繞領域２４に被着していないが、ｎ型低抵抗囲繞領域２４自身はｎ＋のドレイン層１１に接続しているため、その全域がドレイン電位を保持される。
【００７６】
〔実施例４〕
図８は本発明の実施例４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す部分平面図、図９は図８中のＢ−Ｂ′線に沿って切断した状態を示す断面図である。なお、図８ではドリフト部の１／４の部分で示してある。また図８及び９において図６及び７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００７７】
本例と図６及び７に示す実施例３との構造上の違いは、実施例３では、耐圧構造部３２０の並列ｐｎ構造がドリフト部２２の並列ｐｎ構造に対し層面が略平行した配置となっているのに対し、本例では、耐圧構造部３２０の並列ｐｎ構造がドリフト部２２の並列ｐｎ構造に対し層面が略直交した配置となっている点である。耐圧構造部３２０の並列ｐｎ構造のｐｎ繰り返し端面２０Ａとドリフト部２２の並列ｐｎ構造の最外側の仕切領域２２ｂｂの層面（ｐベース領域１３ａの端面）とが接続すると共に、ドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ａと耐圧構造部３２０の並列ｐｎ構造の内側に位置するｎ型領域２０ａａの層面とが接続している。斯かる配置でも、耐圧構造部３２０の第２の並列ｐｎ構造の繰り返しピッチＰ２がドリフト部２２の第１の並列ｐｎ構造の繰り返しピッチＰ１に比し狭くなっているため、実施例３と同様な効果が得られる。
【００７８】
〔実施例５〕
図１０は本発明の実施例５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。なお、図１０において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００７９】
本例の耐圧構造部４２０の並列ｐｎ構造の縦形ｎ型領域４２０ａ及び縦形ｐ型領域４２０ｂは縦形層状であるが、そのｐｎ接合は波形状（蛇行形状）となっている。また、ｎ型低抵抗囲繞領域４２４も内側面が波形状を呈している。後述するように、このような形態の縦形ｎ型領域４２０ａ及び縦形ｐ型領域４２０ｂは基板の厚さ方向に離散的な複数の拡散中心から拡散した拡散単位領域を上下に連結して得ることができる。今までの実施例のように、耐圧構造部４２０の縦形の第２の並列ｐｎ構造を形成する縦形ｎ型領域２０ａ及び縦形ｐ型領域２０ｂのｐｎ接合が平坦面となるように構成しても良いが、耐圧構造部４２０は電流路ではなく、オフ状態で空乏化する領域に過ぎないため、波面状のｐｎ接合を持たせることにより、耐圧構造部４２０内のｐｎ接合面積を豊富化でき、単位体積当たりのｐｎ接合の面積比率が大きくなるから、耐圧構造部４２０の全域が均等且つ稠密に空乏化し易くなるので、高耐圧を得ることができる。しかも、実施例１乃至４の製造プロセスに較べ、何ら工数の追加を招かずに済む。
【００８０】
次に、上記実施例５の製造方法を説明する。まず、図１１（ａ）に示す如く、ｎ＋＋ドレイン層１１となるべきｎ型の低抵抗半導体基体の上に第１層目のｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００８１】
次いで、図１１（ｂ）に示す如く、イオン注入法によりエピタキシャル成長層３０の全表面にｎ型の不純物である燐イオン３３を注入して燐原子３４を導入する。次いで、図１１（ｃ）に示す如く、フォトリソグラフィーによりドリフト部２２，耐圧構造部４２０となるべき範囲に不純物導入窓３２ａ，３２ｂの開けられたレジストマスク３２を形成する。ここで、ドリフト部２２となるべき範囲の不純物導入窓３２ａの窓寸法と繰り返しピッチに比し、耐圧構造部部４２０となるべき範囲の不純物導入窓３２ｂの窓寸法と繰り返しピッチは狭くする。次いで、イオン注入法によりｐ型の不純物であるホウ素イオン３５を注入して不純物導入窓３２ａ、３２ｂ直下のエピタキシャル成長層３０内にホウ素原子３６を導入する。
【００８２】
そして、要求される耐圧クラスに応じ、上記のエピタキシャル成長工程（図１１（ａ））と、全面的ｎ型不純物導入工程（図１１（ｂ））及び選択的ｐ型不純物導入工程（図１１（ｃ））と、を交互に繰り返す（図１２（ｄ））。全面的ｎ型不純物導入工程と選択的ｐ型不純物導入工程とはどちらを先に施しても良い。各選択的イオン注入工程のための不純物導入窓の位置は前回の不純物導入窓の位置に合わせる。本例では、都合３回繰り返して、エピタキシャル成長層３０、３０、３０を積層した後、上方拡散のための４層目のエピタキシャル成長層３０を積層する。各エピタキシャル成長層３０の層厚は等しくすることが望ましい。
【００８３】
しかる後、図１２（ｅ）に示す如く、熱処理によって各エピタキシャル成長層３０に導入されて仕込まれた燐原子３４とホウ素原子３６とを同時に一斉熱拡散させる。全面導入された燐原子３４は全域的に拡散するが、選択的に導入されたホウ素原子３６は各拡散中心から拡散し、拡散単位領域が上下相互に連結する。これによって、ドリフト部２２におけるｎ型のドリフト電路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部４２０におけるｎ型領域４２０ａ、ｐ型領域４２０ｂ、及びｎ型低抵抗囲繞領域４２４が同時に形成される。これらの縦形領域は拡散単位領域の相互連結で形成さたものであるから、不純物導入窓３２ａの窓寸法が広く、不純物導入量が十分のドリフト部２２ではｐｎ接合面が平坦面となっているが、外周領域の第２の並列ｐｎ構造４２０では不純物導入窓３２ｂの窓寸法が小さいために、ｐｎ接合が波形状を呈し、拡散中心を最大濃度部とする濃度分布を有している。例えば、ドリフト部２２の並列ｐｎ構造のピッチＰ１を16μmで、耐圧構造部の並列ｐｎ構造のピッチＰ２を８μmで構成する場合、燐の不純物導窓３２ａの窓寸法及び窓ピッチはそれぞれ４μm、16μmとし、耐圧構造部の並列ｐｎ構造の窓寸法及び窓間隔はそれぞれ２μm、８μmとすれば良い。但し、燐３４とホウ素３６のドーズ量をそれぞれ0.5×10１３cm−２、2.0×10１３cm−２とした場合である。
【００８４】
この後、４層目のエピタキシャル成長層３０の表面に通常のプロセスによりｐベース領域１３ａ等の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完成する。本例においても、各エピタキシャル成長層３０に仕込んだ不純物を最後に熱拡散させて拡散単位領域を相互連結する並列ｐｎ構造やｎ型低抵抗囲繞領域の形成方法は、トレンチなどを形成して製造する場合に比し頗る製造容易となる。
【００８５】
〔実施例６〕
図１３は本発明の実施例６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。なお、図１３において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００８６】
本例における耐圧構造部５２０の並列ｐｎ構造のｐ型領域５２０ｂは層状に連続しておらず、縦方向離散的に縦列した複数の拡散単位領域が非連続となった分散構造である。そのため、ｎ型領域５２０ａは縦方向のみならず横方向にも連続しており、立体格子状を形成している。このような形態の耐圧構造部５２０の並列ｐｎ構造では、ｐｎ接合が波形を呈している図１０に示す並列ｐｎ構造に較べ、ｐ型領域５２０ｂの非連結部分におけるｐｎ接合面の分だけ、接合面積が多くなっているため、高耐圧化を図ることができる。
【００８７】
この耐圧構造部５２０の並列ｐｎ構造を形成する場合は、図１１に示す不純物導入窓３２ｂの窓寸法を更に狭くすれば良い。ホウ素原子の拡散単位領域の拡散長さが拡散中心間距離に比して短いので、非連続となる。
【００８８】
〔実施例７〕
図１４は本発明の実施例７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。なお、図１４において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００８９】
本例においては、図１３に示す実施例６における耐圧構造部５２０の並列ｐｎ構造の形態とは逆に、耐圧構造部６２０の並列ｐｎ構造のｎ型領域５２０ａは層状に連続しておらず、縦方向離散的に縦列した複数の拡散単位領域が非連続となった分散構造である。そのため、ｐ型領域６２０ｂは縦方向のみならず横方向にも連続しており、立体格子状を形成している。このような形態の耐圧構造部６２０の並列ｐｎ構造でもまた、ｐｎ接合が波形を呈している図１０に示す並列ｐｎ構造に較べ、ｎ型領域６２０ａの非連結部分におけるｐｎ接合面の分だけ、接合面積が多くなっているため、高耐圧化を図ることができる。
【００９０】
そして、この耐圧構造部６２０の並列ｐｎ構造を形成する場合は、図１１に示す不純物導入窓３２ｂの窓寸法を逆に広くすれば良い。ホウ素原子の拡散単位領域の拡散長さが拡散中心間距離に比して長いので、ｐ型領域６２０ｂが横方向も連続し、ｎ型領域６２０ａが非連続となる。
【００９１】
〔実施例８〕
図１５は本発明の実施例８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。なお、図１５において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００９２】
本例の耐圧構造部の並列ｐｎ構造は、基板の主面に平行又は傾斜した横形ｎ型領域７２０ａと基板の主面に平行又は傾斜した横形ｐ型領域７２０ｂとを接合して成る横形構造である。ここでも、耐圧構造部７２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２はドリフト部２２の第１の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも小さい。各横形ｐ型領域７２０ｂはｐベース領域１３ａ又はドリフト部２２の最外のｐ型仕切領域２２ｂｂを介してソース電極１７に電気的に接続していると共に、横形ｎ型領域７２０ａはｎ型低抵抗囲繞領域２４及びｎ＋ドレイン層１１を介してドレイン電極１８に確実に電気的に接続している。このため、オフ状態では耐圧構造部７２０の並列ｐｎ構造の各ｐｎ接合から上下双方に空乏層が拡張し、耐圧構造部７２０の全域が空乏化するので、高耐圧が得られる。
【００９３】
このような横形の並列ｐｎ構造は、積み増しするエピタキシャル成長層のうち、素子外周部７２０となるべき範囲に全面的又は選択的なイオン注入で不純物を導入するが、不純物の導電型をエピタキシャル成長層毎に交互に逆にし、最後に熱拡散で横形ｎ型領域７２０ａと横形ｐ型領域７２０ｂを形成する。第２の並列ｐｎ構造の不純物濃度は低濃度の方が良いため、低抵抗のｎ型エピタキシャル成長層を形成する際は、ｎ型のイオン注入による不純物濃度制御を省略できる。勿論、第２の並列ｐｎ構造のｐｎ接合は平坦面に限らず、波形状や非連続状でも構わない。ただ、ｐｎ繰り返しの空間周波数はエピタキシャル成長層の積み増数の半数に相当するから、工数の増大を招き、また、ドレイン部２２の形成プロセスをそのまま援用し難いという難点がある。なお、横形の並列ｐｎ構造は立体格子構造でも網目構造でも構わない。また、ｐｎ接合面は波形状でも構わない。
【００９４】
〔実施例９〕
図１６は本発明の実施例９に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図１６において図６に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００９５】
図１６において、耐圧構造部８２０の内部構造は図示されていないが、図１３や図１４に示す不連続状の各ｎ領域及びｐ領域の大きさを極限移行して微小にした集合領域に相当しており、ｐ型不純物とｎ型不純物との双方を全域にドープしてキャリア濃度が略零又は零に近似できる高抵抗領域（ｉ層：真性半導体）である。ｐ型不純物とｎ型不純物が同じ領域におよそ同量含まれている場合、これらｐ型不純物、ｎ型不純物は互いに補償するため、高抵抗領域として作用する。また、互いに非常に接近している異なる領域においても、およそ同量の不純物が含まれていれば、互いに補償し合うため、高抵抗領域として機能する。このような高抵抗領域の抵抗率は単一導電型の低濃度領域の抵抗率より高く、望ましくは２倍以上とする。このような高抵抗領域は微視的にはｐｎ接合で埋め尽くされているものであるから、微視的なｐｎ混在構造と見なすことができる。このため、単位体積当たりのｐｎ接合の面積比率は激増し、高耐圧化が得られる。
【００９６】
高抵抗領域の耐圧構造部８２０を形成する方法は、積み増しするエピタキシャル成長層のうち耐圧構造部となるべき範囲に、そのエピタキシャル成長層の不純物濃度を補償する程度の逆導電型不純物を全面的にイオン注入する工程を繰り返し、最後に拡散させるものである。また、ｎ型とｐ型の不純物がおよそ同量となるようなエピタキシャル成長工程を行っても良い。
【００９７】
〔実施例１０〕
図１７は本発明の実施例１０に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図１７において図６に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【００９８】
本例のドリフト部１２２の並列ｐｎ構造は、基板の厚さ方向に配向する断面円形の柱状ｐ型仕切領域１２２ｂをｎ型電路領域１２２ａが取り囲む構造となっている。複数の離散的な柱状ｐ型仕切領域１２２ｂは平面視で立体三方格子を形成しているが、立体四方格子等でも構わない。ドリフト部１２２ではｎ型電路領域１２２ａの総断面積がｐ型仕切領域１２２ｂの総断面積よりも大きいが、ｎ型電路領域１２２ａとｐ型仕切領域１２２ｂとの総不純物濃度がおよそ同等であれば逆の場合でも構わない。柱状のｎ型電路領域１２２ａをｐ型仕切領域１２２ｂが取り囲むような構造としても差支えない。
【００９９】
一方、耐圧構造部９２０の並列ｐｎ構造も、基板の厚さ方向に配向する断面円形の柱状ｐ型領域９２０ｂをｎ型領域９２０ａが取り囲む構造となっている。勿論、その逆でも構わない。ｐ型領域９２０ｂの断面積はｐ型仕切領域の断面積よりも小さい。そして、耐圧構造部９２０の並列ｐｎ構造のｐｎ繰り返しピッチｐ２は、ドレイン部１２２の並列ｐｎ構造の繰り返しピッチｐ１よりも狭くなっている。図６に示す素耐圧構造部のｎ型領域及びｐ型領域はプレート状であるが、本例のにように柱状ｐ型領域９２０ｂを形成すると、ｐｎ接合面の面積が約２倍以上増えるため、高耐圧化が更に高まる。
【０１００】
〔実施例１１〕
図１８は本発明の実施例１１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図、図１９は図１８中のＡ−Ａ′線に沿って切断した状態を示す断面図、図２０は図１８中のＢ−Ｂ′線に沿って切断した状態を示す断面図である。なお、なお、図１８ではドリフト部の１／４を斜線部分で示してある。また、図１８乃至２０において図６及び７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１０１】
本例のドリフト部１２２の並列ｐｎ構造のｐｎ繰り返しピッチ及Ｐ１び不純物濃度は耐圧構造部２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２及び不純物濃度と同じであるが、耐圧構造部２０の表面側にはドリフト部１２２を取り囲むように多重のｐ型均圧リング２０ｃが巡らされている。このｐ型均圧リング２０ｃは耐圧構造部２０の並列ｐｎ構造の多数のｐ型領域２０ｂを電気的に接続するものである。そして、このｐ型均圧リング２０ｃの不純物濃度はｐ型領域２０ｂの不純物濃度よりも高い。
【０１０２】
ゲートをソースにショートし、ドレイン電位を正に高めていくと、ドリフト１２２の並列ｐｎ構造は完全に空乏化し、ドリフト部１２２から耐圧構造部２０へと空乏層が拡張する。ここで、ｐ型均圧リング２０ｃがない場合、耐圧構造部２０の並列ｐｎ構造のうち、一端がｐベース領域１３ａに直接接続しているｐ型領域２０ｂｂではＹ方向に空乏層が拡張するものの、一端がｐベース領域１３ａに直接接続していないｐ型領域２０ｂａは浮遊状態でガードリングとしてのみ機能するために、空乏層のＸ方向への拡張が弱く、臨界電界に達し易い。
【０１０３】
ところが、本例では、一端がｐベース領域１３ａに直接接続していないｐ型領域２０ｂａはｐ型均圧リング２０ｃを介して一端がｐベース領域１３ａに直接接続しているｐ型領域２０ｂｂに電気的に接続されているため、ｐ型領域２０ｂａの浮遊状態が解消し、ｐ型領域２０ｂａはソース電位側に固定されるので、ｐ型領域２０ｂａのｐｎ接合も確実に逆バイアスになり、空乏層がＸ方向へ拡張する。従って、高耐圧化を図ることができる。なお、図１９及び２０中の破線は空乏層端の拡がりを示す。また、ｐ型均圧リング２０ｃによる耐圧構造は並列ｐｎ構造の幅に関係なく設計できるので、高耐圧化と共に低抵抗化が可能である。多重のｐ型均圧リング２０ｃは離散的に巡らしてあるが、リング幅を広くして１環でも良い。
【０１０４】
本例ではまた、ｐ型均圧リング２０ｃの不純物濃度がｐ型領域２０ｂの不純物濃度よりも高くなっているため、ｐ型領域２０ｂの空乏化と共に、ｐ型均圧リング２０ｃも空乏化して均圧リングとして作用しなくなるということはない。
【０１０５】
〔実施例１２〕
図２１は本発明の実施例１２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図、図２２は図２１中のＣ−Ｃ′に沿って切断した断面図である。なお、図２１ではドリフト部の１／４を斜線部分で示してある。また、図２１及び２２において図１８及び１９に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１０６】
本例では、耐圧構造部２０の並列ｐｎ構造の最外周部はｎ型低抵抗囲繞領域２４となっており、このｎ型低抵抗囲繞領域２４の表面側にはｎ型高濃度のチャネルストッパー２４ａが形成されている。ｎ型低抵抗囲繞領域２４により、耐圧構造部２０の繰り返し端面が覆われているため、漏れ電流を抑制することができる。また、ｎ型低抵抗囲繞領域２４がドレイン電位に固定されることから、耐圧構造部２０の幅寸法を短くすることができ、且つ、素子の耐圧を安定させることができる。ｎ型低抵抗囲繞領域２４の幅はｎ型ドリフト電路領域２２ａの幅、若しくはｐ型仕切領域２２ｂの間隔よりも大きくすることが望ましく、２倍以上が望ましい。
【０１０７】
なお、本例でも、ｐ型均圧リング２０ｃの不純物濃度がｐ型領域２０ｂの不純物濃度よりも高くなっているため、ｐ型領域２０ｂの空乏化と共に、ｐ型均圧リング２０ｃも空乏化して均圧リングとして作用しなくなるということはない。
【０１０８】
〔実施例１３〕
図２３は本発明の実施例１３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図２３ではドリフト部の１／４を斜線部分で示してある。また、図２３において図２１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１０９】
本例の耐圧構造部９２０は図１７に示すような並列ｐｎ構造となっている。この並列ｐｎ構造は、基板の厚さ方向に配向する断面円形の柱状ｐ型領域９２０ｂをｎ型領域９２０ａが取り囲む構造となっている。複数の離散的な柱状ｐ型領域９２０ｂは平面視で三方格子を形成している。なお、四方格子等でも構わない。そして、多重のｐ型均圧リング２０ｃが多数の柱状ｐ型領域９２０ｂの上端と接続するように巡らされている。このような柱状ｐ型領域９２０ｂを有する第２の並列ｐｎ構造でも、各柱状ｐ型領域９２０ｂはｐベース領域には直接接続されていないものの、ｐ型均圧リング２０ｃを介してソース電位側に固定されているので、Ｘ方向及びＹ方向に空乏層が拡がるため、高耐圧を得ることができる。
【０１１０】
なお、本例でも、ｐ型均圧リング２０ｃの不純物濃度がｐ型領域９２０ｂの不純物濃度よりも高くなっているため、ｐ型領域９２０ｂの空乏化と共に、ｐ型均圧リング２０ｃも空乏化して均圧リングとして作用しなくなるということはない。
【０１１１】
〔実施例１４〕
図２４は本発明の実施例１４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図２４ではドリフト部の１／４を斜線部分で示してある。また、図２４において図２１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１１２】
本例の耐圧構造部５００の並列ｐｎ構造は、基板の厚さ方向に配向する断面円形の柱状ｎ型領域５００ａと基板の厚さ方向に配向する断面円形の柱状ｐ型領域９２０ｂとが、それらの中間に介在し基板の厚さ方向に配向する高抵抗領域５００ｃで取り囲まれた構造となっている。複数の離散的な柱状ｎ型領域５００ａは平面視で三方格子を形成していると共に、複数の離散的な柱状ｐ型領域９２０ｂも平面視で三方格子を形成している。四方格子等でも構わない。中間に位置する高抵抗領域５００ｃは、実施例９における外周領域を埋め尽くしている高抵抗領域と同じように、およそ同量のｐ型不純物とｎ型不純物との双方をドープしたものに相当している。これらｐ型不純物、ｎ型不純物は互いに補償するため、キャリア濃度が略零又は零に近似できる高抵抗領域として作用する。ｐｎ接合分布の稠密・豊富化により高耐圧を得ることができる。また、このような柱状ｐ型領域５００ｂ及び柱状ｎ型領域５００ａを有する第２の並列ｐｎ構造でも、各柱状ｐ型領域５００ｂはｐベース領域には直接接続されていないものの、ｐ型均圧リング２０ｃを介してソース電位側に固定されているので、Ｘ方向及びＹ方向に空乏層が均等に拡がるため、高耐圧を得ることができる。
【０１１３】
なお、本例でも、ｐ型均圧リング２０ｃの不純物濃度がｐ型領域５００ｂの不純物濃度よりも高くなっているため、ｐ型領域５００の空乏化と共に、ｐ型均圧リング２０ｃも空乏化して均圧リングとして作用しなくなるということはない。また、ｐ型均圧リング２０ｃの表面は酸化膜２３で覆われているが、ｐ型均圧リング２０ｃに接続してフィールドプレートを形成しても良い。
【０１１４】
〔実施例１５〕
図２５は本発明の実施例１５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図２５ではドリフト部の１／４を斜線部分で示してある。また、図２５において図６に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１１５】
本例の耐圧構造部を形成する並列ｐｎ構造は、ドリフト部２２の並列ｐｎ構造の層面に対し層面が略平行して成る第１の並列ｐｎ構造２２０Ａと、ドリフト部２２の並列ｐｎ構造の層面に対し層面が略直交して成る第２の並列ｐｎ構造２２０Ｂとを併有するものである。第１の並列ｐｎ構造２２０Ａのｐｎ繰り返し端面２０Ａがドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端部２２Ａと接続していると共に、第２の並列ｐｎ構造２２０Ｂのうち一部分２２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部２２の並列ｐｎ構造の最外側に位置する仕切領域２２ｂｂと接続している。そして、第２の並列ｐｎ構造２２０Ｂのうち他の部分２２０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造２２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続している。
【０１１６】
図６に示す耐圧構造部は単一の並列ｐｎ構造であるため、本例の第２の並列ｐｎ構造２２０Ｂに相当する部分では、ｐ型領域２０ｂに対してソース電位を伝達できず、ガードリング機能だけを発揮するものであるが、本例では、第２の並列ｐｎ構造２２０Ｂのうち一部分２２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部２２の並列ｐｎ構造の最外側に位置する仕切領域２２ｂｂと接続しているため、この一部分２２０ｂに含まれるｐ型領域２０ｂのすべてがソース電位の伝達に預かり、また、第２の並列ｐｎ構造２２０Ｂのうち他の部分２２０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造２２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続しているため、この他の部分２２０ｃに含まれるｐ型領域２０ｂのすべてがソース電位の伝達に預かる。従って、耐圧構造部全域を逆バイアス化でき、早期の空乏化が実現するので、表面に均圧リングを付設しなくても済む。第１の並列ｐｎ構造２２０Ａのｐ型領域２０ｂｂはソース電位伝達手段としても機能している。勿論、本例の場合でも均圧リングを付設しても構わない。
【０１１７】
例えば、６００Ｖ耐圧クラスのＭＯＳＦＥＴの場合、各部の基準的な寸法及び不純物濃度は次のような値をとる。ドレイン層１１の比抵抗は0．01Ω・cm、厚さ350μm、ドリフト領域２２ａ及び仕切領域２２ｂの不純物濃度は２×１０１５cm−３、厚さ４０μm，セルピッチ１６μm、耐圧構造部の不純物濃度層５×１０１４cm−３、セルピッチ８μmである。なお、最外側の仕切領域２２ｂｂの層幅は４μｍである。
【０１１８】
〔実施例１６〕
図２６は本発明の実施例１６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。なお、図２６ではドリフト部の１／４を斜線部分で示してある。また、図２６において図８に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１１９】
本例の耐圧構造部を形成する並列ｐｎ構造も、ドリフト部２２の並列ｐｎ構造の層面に対し層面が略直交して成る第１の並列ｐｎ構造３２０Ａと、ドリフト部２２の並列ｐｎ構造の層面に対し層面が略平行して成る第２の並列ｐｎ構造３２０Ｂとを併有するものである。第１の並列ｐｎ構造３２０Ａのｐｎ繰り返し端面２０Ａがドリフト部２２の並列ｐｎ構造の最外側に位置する仕切領域２２ｂｂと接続していると共に、第２の並列ｐｎ構造３２０Ｂのうち一部分３２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ａと接続している。そして、第２の並列ｐｎ構造３２０Ｂのうち他の部分３２０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造３２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続している。
【０１２０】
図８に示す耐圧構造部は単一の並列ｐｎ構造であるため、本例に第２の並列ｐｎ構造３２０Ｂに相当する部分では、ｐ型領域２０ｂに対してソース電位が伝達できず、ガードリング機能だけを発揮するものであるが、本例では、第２の並列ｐｎ構造３２０Ｂのうち一部分３２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ａと接続しているため、この一部分３２０ｂに含まれるｐ型領域２０ｂのすべてがソース電位の伝達に預かり、また、第２の並列ｐｎ構造３２０Ｂのうち他の部分３２０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造３２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続しているため、この他の部分３２０ｃに含まれるｐ型領域２０ｂのすべてがソース電位の伝達に預かる。従って、耐圧構造部全域を早期に空乏化でき、表面に均圧リングを付設しなくても済む。第１の並列ｐｎ構造３２０Ａのｐ型領域２０ｂｂはソース電位伝達手段としても機能している。勿論、本例の場合でも均圧リングを付設しても構わない。
【０１２１】
〔実施例１７〕
図２７は本発明の実施例１７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。図２７において図７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１２２】
本例は、図６及び図７に示す実施例３の改善例である。実施例３では、耐圧構造部２２０のｐｎ並列構造のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭くなっているため、ドリフト部２２の最外側の仕切領域２２ｂｂの層厚に比しこれと接合する耐圧構造部２２０の最内側のｎ領域２０ａａの層厚の方がいきなり狭いものであるから、両者間のチャージバランスが合致せず、ドリフト部２２と耐圧構造部２２０との境界での電界強度が高くなり、高耐圧を保持し難い。
【０１２３】
そこで、本例では、耐圧構造部１２０のｐｎ並列構造の各領域２０ａ，２０ｂの層厚はＷ５とするものの、ドリフト部２２の並列ｐｎ構造を形成するドリフト電路領域２２ａと仕切領域２２ｂの層厚を内側から外側にかえて漸減（Ｗ１〜Ｗ５）させて、ドリフト部２２の最外側の仕切領域２２ｂｂの層厚が耐圧構造部１２０の最内側のｎ型領域２０ａａの層厚Ｗ５と等しくなっている。ｐｎ接合領域の同士の相互に含まれる電荷量を合わせ込むことができ、チャージバランスが実現されて、耐圧構造部１２０とドレイン部２２との境界での電界が緩和されるため、高耐圧を保持できる。
【０１２４】
例えば、６００Ｖ耐圧クラスのＭＯＳＦＥＴの場合、各部の基準的な寸法及び不純物濃度は次のような値をとる。ドレイン層１１の比抵抗は0．01Ω・cm、厚さ350μm、ドリフト領域２２ａ及び仕切領域２２ｂの不純物濃度は２×１０１５cm−３、厚さ４０μm，層厚Ｗ１＝８μm，層厚Ｗ２＝７μm，層厚Ｗ３＝６μm，層厚Ｗ４＝５μm，層厚Ｗ５＝４μmである。製法上、燐のレジストマスクの窓寸法を、それぞれ４、3.5、３、2.5、２μmとすれば良い。
【０１２５】
なお、ｐｎ並列構造を形成する各領域は層状に限らず、立体格子状やｐｎ接合面が波形状でも構わない。
【０１２６】
〔実施例１８〕
図２８は本発明の実施例１８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。図２８において図２７に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
【０１２７】
図２７に示す構造と異なる点は、ソース電極１７が耐圧構造部１２０上に酸化膜２３上の一部まで延び、ドリフト部２２のｐｎ並列構造の各領域２２ａ，２２ｂの層厚はＷ１とするものの、耐圧構造部１２０の並列ｐｎ構造を形成する領域２０ａ，２０ｂの層厚をソース電極１７下において内側から外側にかえて漸減（Ｗ１〜Ｗ５）させて、耐圧構造部１２０の最内側のｎ型領域２０ａａの層厚がドリフト部２２の最外側の仕切領域２２ｂｂの層厚と等しくなっている。斯かる構造でも、図２７に示す実施例１７と同じく、耐圧構造部１２０とドリフト部２２との境界での電界が緩和されるため、高耐圧を保持できる。また、ｐベース１３の横幅を縮小できる。
【０１２８】
なお、上記各実施例では２重拡散型の縦形ＭＯＳＦＥＴについて説明したが、本発明の第２の並列ｐｎ構造はＩＧＢＴ（伝導度変調型ＭＯＳＦＥＴ）、バイポーラトランジスタ、ｐｎ接合ダイオードやショットキーダイオード等にも適用できる。勿論、ドリフト部が並列ｐｎ構造ではなく、単一の導電型領域のドリフト部でも素子外周部の高耐圧化を図ることができる。
【０１２９】
【発明の効果】
以上説明したように、本発明はドリフト部の周りの耐圧構造部を並列ｐｎ構造又は第１導電型と第２導電型の不純物をドープした高抵抗領域として構成したことを特徴としているため、次のような効果を奏する。
【０１３０】
（１） ドリフト部の周りに並列ｐｎ構造が配置されているため、オフ状態では、多重のｐｎ接合面から空乏層が拡張し、素子活性領域の近傍に限らず、外方向や第２主面側まで空乏化するので、耐圧構造部の耐圧はドリフト部の耐圧よりも大きい。従って、ドリフト部に縦形の並列ｐｎ構造を採用した超接合半導体素子においても、耐圧構造部の耐圧が十分に保証されていることになるため、ドリフト部の並列ｐｎ構造の最適化が容易で、超接合半導体素子の設計自由度が高まり、超接合半導体素子を実用化できる。
【０１３１】
（２） 耐圧構造部の並列ｐｎ構造がドリフト部の並列ｐｎ構造よりも不純物量の少ない場合、又は耐圧構造部の並列ｐｎ構造がドリフト部の並列ｐｎ構造よりもｐｎ繰り返しピッチの狭い場合、耐圧構造部の耐圧をドリフト部の耐圧よりも確実に大きくでき、信頼性が向上する。
【０１３２】
（３） 耐圧構造部の並列ｐｎ構造が基板の厚み方向に配向する縦形第１導電型領域と基板の厚み方向に配向する縦形第２導電型領域とを接合して成る縦形構造である場合、ドリフト部の並列ｐｎ構造の形成工程を援用して同時形成できるため、工数の削減により、低コスト化を実現できる。
【０１３３】
（４） 耐圧構造部の縦形並列ｐｎ構造を形成する縦形第１導電型領域と縦形第２導電型領域のうち少なくとも一方が、基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互接続して成る会合構造とする場合、縦形の並列ｐｎ構造の形成が容易となる。
【０１３４】
（５） ドリフト部の並列ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領域が層状である場合、耐圧構造部の並列ｐｎ構造は、ドリフト部の並列ｐｎ構造に対し層面が略平行したレイアウトでも、略直交したレイアウトでも、斜交したレイアウトでも採用できる。特に、耐圧構造部の並列ｐｎ構造をドレイン部の並列ｐｎ構造に対して層面が斜交したレイアウトとすれば、耐圧構造部の縦形第２導電型領域のすべてがドレイン部の仕切領域又は活性領域と確実に接続し、耐圧構造部全域の空乏化を実現できる。
【０１３５】
（６） 耐圧構造部の並列ｐｎ構造の層面がドリフト部の並列ｐｎ構造の層面に対し略平行して成り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面とドリフト部の並列ｐｎ構造のｐｎ繰り返し端面とが接続していると共に、耐圧構造部の並列ｐｎ構造の最内側に位置する縦形第１導電型領域の層面とドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切領域の層面とが接合して成るレイアウトを採用する場合、ドリフト部の並列ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領域の層厚が内側から外側にかえて漸減する部分を有する。ドリフト部と耐圧構造部の境界部分において最外側の縦形仕切領域の層厚と最内側の縦形第１導電型領域の層厚とを略等しくできる。ｐｎ接合領域の同士の相互に含まれる電荷量を合わせ込むことができ、チャージバランスが実現されて、耐圧構造部とドレイン部との境界での電界が緩和されるため、高耐圧を保持できる。逆に、耐圧構造部の並列ｐｎ構造を形成する縦形第１導電領域と縦形第２導電型領域の層厚が内側から外側にかえて漸減する部分を有する場合でも、ドリフト部と耐圧構造部の境界部分において最内側の縦形第１導電型領域の層厚と最外側の前記縦形仕切領域の層厚とを略等しくできる。
【０１３６】
（７） 耐圧構造部の並列ｐｎ構造として、ドリフト部の並列ｐｎ構造の層面に対し層面が略平行して成る第１の並列ｐｎ構造と、ドリフト部の並列ｐｎ構造の層面に対し層面が略直交して成る第２の並列ｐｎ構造とを併有するレイアウトを採用できる。斯かるレイアウトでは、第１の並列ｐｎ構造のｐｎ繰り返し端面をドリフト部の並列ｐｎ構造のｐｎ繰り返し端部に接続すると共に、第２の並列ｐｎ構造のｐｎ繰り返し端面をドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切領域に接続する。そして、耐圧構造部の並列ｐｎ構造のうち、第１の並列ｐｎ構造と第２の並列ｐｎ構造とで画成される隅部に第１及び第２の並列ｐｎ構造のいずれかよりｐｎ繰り返し展開して成る第３の並列ｐｎ構造を有し、当該第３の並列ｐｎ構造のｐｎ繰り返し端面と第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電型領域に接続する。第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電型領域を等電位領域として利用し、これに接続するｐｎ繰り返し端面から複数の縦形第２導電型領域に櫛歯状に分岐させて導通を達成するものである。基板表面に均圧リング等を付設せずに耐圧構造部を隈なく早期に空乏化できる。
【０１３７】
（８） 耐圧構造部の並列ｐｎ構造の各ｐ型領域又は各ｎ型領域のｐｎ接合面を波形状とする場合、単位体積当たりのｐｎ接合の面積比率が大きくなるので、空乏化し易く、高耐圧化を実現できる。
【０１３８】
（９） 縦形第１導電型領域と縦形第２導電型領域の双方が柱状であって、縦形第１導電型領域と縦形第２導電型領との間に第１導電型不純物と第２導電型不純物の双方をドープして成る高抵抗領域が介在して成る構造では、高耐圧化が得られる。
【０１３９】
（10） 耐圧構造部の第１主面側にドリフト部を取り囲み、複数の縦形第２導電型領域を相互接続する少なくとも１重の第２導電型均圧リングを形成した構成では、一端が素子活性領域に直接接続していない縦形第２導電型領域は第２導電型均圧リングを介して一端が素子活性領域に直接接続している縦形第２導電型領域に電気的に接続されているため、縦形第２導電型領域の浮遊状態が解消し、素子活性領域側の電位に固定されるので、耐圧構造部では全体的に均一に空乏層が外方向へ拡張する。従って、高耐圧化を図ることができる。
【０１４０】
（11） 第２導電型均圧リングの不純物濃度が縦形第２導電型領域の不純物濃度よりも高い場合、第２導電型均圧リングも空乏化してしまい、均圧リングとして作用しなくなるという不都合を無くすことができる。
【０１４１】
（12） 耐圧構造部の並列ｐｎ構造を形成する縦形第１導電型領域と縦形第２導電型領域のうち、少なくとも一方は基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互離間した分散構造とした場合、ｐｎ接合の豊富化を図ることができ、高耐圧を得ることができる。分散構造の極限例として、不連続状の各ｎ領域及びｐ領域の大きさを微小になした集合領域は、ｐ型不純物とｎ型不純物との双方を全域にドープした高抵抗領域に相当している。耐圧構造部がこのような高抵抗領域の場合でも、高耐圧化を図ることができる。
【０１４２】
（13） 第１主面と低抵抗層との間に介在し、耐圧構造部の外側には第１導電型の低抵抗囲繞領域を設けた構成では、第２電極の電位を素子外周部の側面に印加でき、空乏層を外方向に延ばすことができ、またｐｎ繰り返し端面が覆われているので、漏れ電流を抑制することができる。
【０１４３】
（14） 本発明の縦形並列ｐｎ構造の形成法は、第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオン及び第２導電型の不純物イオンをそれぞれ離散的に配置した複数の第１の不純物導入窓及び第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して上記各エピタキシャル成長層に導入した上記不純物を拡散中心部から熱拡散させて同導電型の拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構造を形成することを特徴としている。各エピタキシャル成長層に仕込んだ不純物を最後に熱拡散させて会合させて縦形第１導電型領域と縦形第２導電型領域とを一気に形成するものであるから、並列ｐｎ構造の製造が容易である。素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の窓寸法が素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の窓寸法に比し狭くした場合、素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の第１及び第２の不純物導入窓の繰り返しピッチに比し広い場合も、素子外周領域の並列ｐｎ構造は並列ｐｎ構造に比し不純物濃度が低くなるので、素子外周部の耐圧を高めることができる。
【０１４４】
（15） 別の製造方法としては、第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオンの全面的に導入すると共に第２導電型の不純物イオンを離散的に配置した複数の第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して各エピタキシャル成長層に導入した不純物を熱拡散させて、同導電型の拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構造を形成することを特徴とする。第１導電型不純物を選択的に導入するためのマスキング工程が不要となる。かかる方法において、素子外周領域の並列ｐｎ構造を形成すべき範囲の第２の不純物導入窓の窓寸法及び繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の第２の不純物導入窓の窓寸法及び繰り返しピッチに比し狭い場合、素子外周領域の並列ｐｎ構造と並列ｐｎ構造とは不純物濃度が略等しくなるものの、素子外周領域の並列ｐｎ構造の繰り返しピッチをドリフト部の並列ｐｎ構造の繰り返しピッチよりも狭くでき、また素子外周領域の並列ｐｎ構造のｐｎ接合を波形等や、拡散単位領域を非連続にすることができるので、素子外周部の耐圧を高めることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施例１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す部分平面図、（ｂ）は（ａ）中のＡ−Ａ′線に沿って切断した状態を示す断面図である。
【図２】（ａ）乃至（ｄ）は実施例１の製造方法の各工程断面図である。
【図３】実施例１における耐圧（ＶDSS）の並列ｐｎ構造の不純物濃度の依存性を示す特性図である。
【図４】（ａ）は本発明の実施例２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す部分平面図、（ｂ）は図４（ａ）中のＡ−Ａ′線に沿って切断した状態を示す断面図である。
【図５】（ａ）乃至（ｄ）は実施例２の製造方法の各工程断面図である。
【図６】本発明の実施例３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す部分平面図である。
【図７】図６中のＡ−Ａ′線に沿って切断した状態を示す断面図である。
【図８】本発明の実施例４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す部分平面図である。
【図９】図８中のＢ−Ｂ′線に沿って切断した状態を示す断面図である。
【図１０】本発明の実施例５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す断面図である。
【図１１】（ａ）乃至（ｃ）は実施例５の製造方法における各工程断面図である。
【図１２】（ｄ）及び（ｅ）は実施例５の製造方法における各工程断面図である。
【図１３】本発明の実施例６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す断面図である。
【図１４】本発明の実施例７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す断面図である。
【図１５】本発明の実施例８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す断面図である。
【図１６】本発明の実施例９に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図１７】本発明の実施例１０に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図１８】本発明の実施例１１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図１９】図１８中のＡ−Ａ′線に沿って切断した断面図である。図２０は図１８中のＢ−Ｂ′線に沿って切断した断面図である。
【図２０】図１８中のＢ−Ｂ′に沿って切断した断面図である。
【図２１】本発明の実施例１２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図２２】図２１中のＣ−Ｃ′線に沿って切断した断面図である。
【図２３】図２３は本発明の実施例１３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図２４】本発明の実施例１４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び素子外周部を示す平面図である。
【図２５】本発明の実施例１５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。
【図２６】本発明の実施例１６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す平面図である。
【図２７】本発明の実施例１７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。
【図２８】本発明の実施例１８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部を示す断面図である。
【図２９】従来の単一導電型のドリフト層を持つ縦形ＭＯＳＦＥＴを示す部分断面図である。
【図３０】従来の並列ｐｎ構造のドリフト層を持つ縦形ＭＯＳＦＥＴを示す部分断面図である。
【符号の説明】
１１…ｎ＋ ドレイン層
１２ｅ…チャネル領域
１３ａ…高不純物濃度のｐベース領域（ｐウェル）
１４…ｎ＋ ソース領域
１５…ゲート絶縁膜
１６…ゲート電極層
１７…ソース電極
１８…ドレイン電極
１９ａ…層間絶縁膜
２０，１２０，２２０，３２０，４２０，５００，５２０，６２０，７２０，８２０，９２０…耐圧構造部（素子外周部）
２０ａ，２０ａａ，２０ａｂ，２０ｂｂ，４２０ａ，５００ａ，５２０ａ，６２０ａ，７２０ａ，９２０ａ…ｎ− 型領域又はｎ型領域
２０ｂ，２０ｂａ，２０ｂｂ，４２０ｂ，５００ｂ，５２０ｂ，６２０ｂ，７２０ｂ，９２０ｂ…ｐ− 型領域又はｐ型領域
２０ｃ…ｐ型均圧リング
２０Ａ，２０Ｂ，２０Ｂｂ，２０Ｂｃ…ｐｎ繰り返し端面
２２…ドレイン・ドリフト部
２２ａ，１２２ａ…ｐ型ドリフト電路領域
２２ｂ，２２ｂ，１２２ｂ…ｎ型仕切領域
２３…酸化膜
２４，４２４…ｎ型低抵抗囲繞領域
２４ａ…チャネルストッパー
２５…周縁電極
２６…ｐ＋ コンタクト領域
３０…ｎ型高抵抗のエピタキシャル成長層
３２，３７…レジストマスク
３２ａ，３２ｂ，３２ｃ，３７ａ，３７ｂ不純物導入窓
３３…燐イオン
３４…燐原子
３５…ホウ素イオン
３６…ホウ素原子
５００ｃ…高抵抗領域
２２０Ａ，３２０Ａ…第１の並列ｐｎ構造
２２０Ｂ，３２０Ｂ…第２の並列ｐｎ構造
Ｐ１，Ｐ２…繰り返しピッチ
Ｗ１〜Ｗ５…層厚
Claims (38)
- 基板の第１主面側に形成された素子活性領域に電気的に接続する第１の電極と、前記基板の第２主面側に形成された第１導電型の低抵抗層に電気的に接続する第２の電極と、前記素子活性領域と前記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部とを有する半導体装置において、
前記縦形ドリフト部の周りで前記第１主面と前記低抵抗層との間に介在し、オン状態では非電路領域であってオフ状態では空乏化する耐圧構造部が、第１導電型領域と第２導電型領域とを交互に繰り返して接合して成る並列ｐｎ構造を備え、前記耐圧構造部の外側には前記第１主面と前記低抵抗層との間に介在する第１導電型の低抵抗囲繞領域を更に有して成ることを特徴とする半導体装置。 - 請求項１において、前記縦形ドリフト部は、前記基板の厚み方向に配向する第１導電型の縦形ドリフト電路領域と前記基板の厚み方向に配向する第２導電型の縦形仕切領域とを交互に繰り返して接合して成る並列ｐｎ構造を備えていることを特徴とする半導体装置。
- 請求項２において、前記耐圧構造部の並列ｐｎ構造は、前記ドリフト部の並列ｐｎ構造よりも不純物量が少ないことを特徴とする半導体装置。
- 請求項２又は請求項３において、前記耐圧構造部の並列ｐｎ構造は、前記基板の厚み方向に配向する縦形第１導電型領域と前記基板の厚み方向に配向する縦形第２導電型領域とを接合して成る縦形構造を備えていることを特徴とする半導体装置。
- 請求項４において、前記縦形第１導電型領域と前記縦形第２導電型領域のうち、少なくとも一方は前記基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互連結して成る会合構造を備えていることを特徴とする半導体装置。
- 請求項５において、前記拡散単位領域のそれぞれは、中心部を最大濃度部としてその外方向に濃度漸減する濃度分布を持つことを特徴とする半導体装置。
- 請求項５又は請求項６において、前記ドリフト部の並列ｐｎ構造を形成する前記縦形ドリフト電路領域と前記縦形仕切領域は層状であって、前記耐圧構造部を形成する前記縦形第１導電型領域と前記縦形第２導電型領域は層状であることを特徴とする半導体装置。
- 請求項７において、前記耐圧構造部の並列ｐｎ構造のｐｎ繰り返しピッチは、前記ドリフト部の並列ｐｎ構造のｐｎ繰り返しピッチよりも狭いことを特徴とする半導体装置。
- 請求項８において、前記耐圧構造部の並列ｐｎ構造の層面は前記ドリフト部の並列ｐｎ構造の層面に対し平行して成り、前記耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面と前記ドリフト部の並列ｐｎ構造のｐｎ繰り返し端面とが接続していると共に、前記耐圧構造部の並列ｐｎ構造の最内側に位置する前記縦形第１導電型領域の層面と前記ドリフト部の並列ｐｎ構造の最外側に位置する前記縦形仕切領域の層面とが接合して成ることを特徴とする半導体装置。
- 請求項９において、前記ドリフト部の並列ｐｎ構造を形成する前記縦形ドリフト電路領域と前記縦形仕切領域の層厚が内側から外側にかえて漸減する部分を有することを特徴とする半導体装置。
- 請求項９において、前記耐圧構造部の並列ｐｎ構造を形成する前記縦形第１導電領域と前記縦形第２導電型領域の層厚が内側から外側にかえて漸減する部分を有することを特徴とする半導体装置。
- 請求項１０又は請求項１１において、前記内側から外側にかけて層厚が漸減する部分は、第１の電極の端部下であることを特徴とする半導体装置。
- 請求項８において、前記耐圧構造部の並列ｐｎ構造の層面は前記ドリフト部の並列ｐｎ構造の層面に対し直交して成り、前記耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面と前記ドリフト部の並列ｐｎ構造の最外側の前記縦形仕切領域の層面とが接続すると共に、前記ドリフト部の並列ｐｎ構造のｐｎ繰り返し端面と前記耐圧構造部の並列ｐｎ構造の内側に位置する前記縦形第１導電型領域の層面とが接続していることを特徴とする半導体装置。
- 請求項８において、前記耐圧構造部の並列ｐｎ構造は、前記ドリフト部の並列ｐｎ構造の層面に対し層面が平行して成る第１の並列ｐｎ構造と、前記ドリフト部の並列ｐｎ構造の層面に対し層面が直交して成る第２の並列ｐｎ構造とを併有していることを特徴とする半導体装置。
- 請求項１４において、前記第１の並列ｐｎ構造のｐｎ繰り返し端面と前記ドリフト部の並列ｐｎ構造のｐｎ繰り返し端部とが接続していると共に、前記第２の並列ｐｎ構造のｐｎ繰り返し端面と前記ドリフト部の並列ｐｎ構造の最外側に位置する前記縦形仕切領域とが接続していることを特徴とする半導体装置。
- 請求項１５において、前記耐圧構造部の並列ｐｎ構造のうち、前記第１の並列ｐｎ構造と第２の並列ｐｎ構造とで画成される隅部に第１及び第２の並列ｐｎ構造のいずれかよりｐｎ繰り返し展開して成る第３の並列ｐｎ構造を有し、当該第３の並列ｐｎ構造のｐｎ繰り返し端面と第１及び第２の並列ｐｎ構造のいずれかの側端寄りに位置する前記縦形第２導電型領域に接続して成ることを特徴とする半導体装置。
- 請求項８において、前記耐圧構造部の並列ｐｎ構造は、前記ドリフト部の並列ｐｎ構造の層面に対し層面が平行である第１の並列ｐｎ構造と、前記ドリフト部の並列ｐｎ構造の層面に対し層面が直交である第２の並列ｐｎ構造を併有し、第１及び第２の並列ｐｎ構造のいずれか一方のｐｎ繰り返し端面がその他方の側端寄りに位置する前記縦形第２導電型領域と接続して成ることを特徴とする半導体装置。
- 請求項８において、前記耐圧構造部の並列ｐｎ構造の層面は、前記ドリフト部の並列ｐｎ構造の層面に対し斜交して成ることを特徴とする半導体装置。
- 請求項８乃至請求項１８のいずれか一項において、前記縦形第１導電型領域と前記縦形第２導電型領域とのｐｎ接合面は平坦状であることを特徴とする半導体装置。
- 請求項８乃至請求項１８のいずれか一項において、前記縦形第１導電型領域と前記縦形第２導電型領域とのｐｎ接合面は波形状であることを特徴とする半導体装置。
- 請求項５又は請求項６において、前記耐圧構造部の並列ｐｎ構造を形成する前記縦形第１導電型領域と前記縦形第２導電型領域のうち、少なくとも一方は柱状であることを特徴とする半導体装置。
- 請求項２１において、前記縦形第１導電型領域と前記縦形第２導電型領域の双方が柱状であって、前記縦形第１導電型領域と前記縦形第２導電型領域との間に第１導電型不純物と第２導電型不純物の双方をドープして成る高抵抗領域が介在して成ることを特徴とする半導体装置。
- 請求項５乃至請求項２２のいずれか一項において、前記耐圧構造部の第１主面側に前記ドリフト部を取り囲み、複数の前記縦形第２導電型領域を相互接続する少なくとも１重の第２導電型均圧リングを有して成ることを特徴とする半導体装置。
- 請求項２３において、前記第２導電型均圧リングの不純物濃度が前記縦形第２導電型領域の不純物濃度よりも高いことを特徴とする半導体装置。
- 請求項４において、前記耐圧構造部の並列ｐｎ構造を形成する前記縦形第１導電型領域と前記縦形第２導電型領域のうち、少なくとも一方は前記基板の厚み方向に離散的に埋め込んだ複数の拡散単位領域が相互離間した分散構造であることを特徴とする半導体装置。
- 請求項２５において、前記拡散単位領域のそれぞれは、中心部を最大濃度部としてその外方向に濃度漸減する濃度分布を持つことを特徴とする半導体装置。
- 請求項１乃至請求項３のいずれか一項において、前記耐圧構造部の並列ｐｎ構造は、前記基板の主面に対し平行又は傾斜した横形第１導電型領域と前記基板の主面に対し平行又は傾斜した横形第２導電型領域とを接合して成る横形構造を備えていることを特徴とする半導体装置。
- 基板の第１主面側に形成された素子活性領域に電気的に接続する第１の電極と、前記基板の第２主面側に形成された第１導電型の低抵抗層に電気的に接続する第２の電極と、前記素子活性領域と前記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部とを有する半導体装置において、
前記縦形ドリフト部の周りで前記第１主面と前記低抵抗層との間に介在し、オン状態では非電路領域であってオフ状態では空乏化する耐圧構造部が、第１導電型不純物と第２導電型不純物の双方をドープして成る高抵抗領域を備え、前記耐圧構造部の外側には前記第１主面と前記低抵抗層との間に介在する第１導電型の低抵抗囲繞領域を更に有して成ることを特徴とする半導体装置。 - 請求項２８において、前記縦形ドリフト部が前記基板の厚み方向に配向する第１導電型の縦形ドリフト電路領域と前記基板の厚み方向に配向する第２導電型の縦形仕切領域とを交互に繰り返して接合して成る並列ｐｎ構造を備えていることを特徴とする半導体装置。
- 請求項１乃至請求項２９において、前記第１導電型の低抵抗囲繞領域の第１主面側に電気的に接続する周縁電極を有することを特徴とする半導体装置。
- 請求項３０において、前記第１導電型の低抵抗囲繞領域の第１主面側に形成された第１導電型のチャネルストッパーを有して成ることを特徴とする半導体装置。
- 請求項３０又は請求項３１において、前記縦形ドリフト部が前記基板の厚み方向に配向する第１導電型の縦形ドリフト電路領域と前記基板の厚み方向に配向する第２導電型の縦形仕切領域とを交互に繰り返して接合して成る並列ｐｎ構造であって、前記低抵抗囲繞領域の幅が前記縦形ドリフト電路領域の幅よりも大きいことを特徴とする半導体装置。
- 請求項３０又は請求項３１において、前記縦形ドリフト部が前記基板の厚み方向に配向する第１導電型の縦形ドリフト電路領域と前記基板の厚み方向に配向する第２導電型の縦形仕切領域とを交互に繰り返して接合して成る並列ｐｎ構造であって、前記低抵抗囲繞領域の幅が前記仕切領域間の距離よりも大きいことを特徴とする半導体装置。
- 請求項１乃至請求項３３のいずれか一項において、前記素子外周部の第１主面側に形成された絶縁膜を有して成ることを特徴とする半導体装置。
- 基板の第１主面側に形成された素子活性領域に電気的に接続する第１の電極と、前記基板の第２主面側に形成された第１導電型の低抵抗層に電気的に接続する第２の電極と、前記素子活性領域と前記低抵抗層との間に介在し、オン状態ではドリフト電流を縦方向に流すと共にオフ状態では空乏化する縦形ドリフト部とを有し、前記縦形ドリフト部の周りで前記第１主面と前記低抵抗層との間に介在し、オン状態では非電路領域であってオフ状態では空乏化する耐圧構造部が、前記基板の厚み方向に配向する縦形第１導電型領域と、前記基板の厚み方向に配向する縦形第２導電型領域とを交互に繰り返して接合して成る並列ｐｎ構造を備え、前記耐圧構造部の外側には前記第１主面と前記低抵抗層との間に介在する第１導電型の低抵抗囲繞領域を更に有して成る半導体装置の製造方法において、
第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオン及び第２導電型の不純物イオンをそれぞれ離散的に配置した複数の第１の不純物導入窓及び第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して前記各エピタキシャル成長層に導入した前記不純物を拡散中心部から熱拡散させて同導電型の拡散単位領域同士を上下相互に接続し、前記並列ｐｎ構造を形成することを特徴とする半導体装置の製造方法。 - 請求項３５において、前記耐圧構造部の並列ｐｎ構造を形成すべき範囲の前記第１及び第２の不純物導入窓の窓寸法は、前記ドリフト部の並列ｐｎ構造を形成すべき範囲の前記第１及び第２の不純物導入窓の窓寸法に比し狭いことを特徴とする半導体装置の製造方法。
- 基板の第１主面側に形成された素子活性領域に電気的に接続する第１の電極と、前記基板の第２主面側に形成された第１導電型の低抵抗層に電気的に接続する第２の電極と、前記素子活性領域と前記低抵抗層との間に介在し、オン状態でドリフト電流を縦方向に流すと共にオフ状態で空乏化する縦形ドリフト部とを有し、前記縦形ドリフト部の周りで前記第１主面と前記低抵抗層との間に介在し、オン状態では非電路領域であってオフ状態では空乏化する耐圧構造部が、前記基板の厚み方向に配向する縦形第１導電型領域と、前記基板の厚み方向に配向する縦形第２導電型領域とを交互に繰り返して接合して成る並列ｐｎ構造を備え、前記耐圧構造部の外側には前記第１主面と前記低抵抗層との間に介在する第１導電型の低抵抗囲繞領域を更に有して成る半導体装置の製造方法において、
第１導電型の低抵抗基体の上に、第１導電型高抵抗のエピタキシャル成長層を形成する工程と、このエピタキシャル成長層に第１導電型の不純物イオンを全面的に導入すると共に第２導電型の不純物イオンを離散的に配置した複数の第２の不純物導入窓を介して選択的に導入する工程と、を交互に繰り返した後、熱処理を施して前記各エピタキシャル成長層に導入した前記不純物を熱拡散させて、同導電型の拡散単位領域同士を上下相互に接続し、前記並列ｐｎ構造を形成することを特徴とする半導体装置の製造方法。 - 請求項３７において、前記耐圧構造部の並列ｐｎ構造を形成すべき範囲の前記第２の不純物導入窓の窓寸法及び繰り返しピッチは、前記ドリフト部の並列ｐｎ構造を形成すべき範囲の前記第２の不純物導入窓の窓寸法及び繰り返しピッチに比し狭いことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357970A JP4765012B2 (ja) | 2000-02-09 | 2000-11-24 | 半導体装置及びその製造方法 |
| DE10106006A DE10106006B4 (de) | 2000-02-09 | 2001-02-09 | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US09/781,066 US6724042B2 (en) | 2000-02-09 | 2001-02-09 | Super-junction semiconductor device |
| US10/735,501 US7002205B2 (en) | 2000-02-09 | 2003-12-12 | Super-junction semiconductor device and method of manufacturing the same |
| US10/925,407 US7042046B2 (en) | 2000-02-09 | 2004-08-25 | Super-junction semiconductor device and method of manufacturing the same |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-32160 | 2000-02-09 | ||
| JP2000032160 | 2000-02-09 | ||
| JP2000032160 | 2000-02-09 | ||
| JP2000357970A JP4765012B2 (ja) | 2000-02-09 | 2000-11-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001298190A JP2001298190A (ja) | 2001-10-26 |
| JP4765012B2 true JP4765012B2 (ja) | 2011-09-07 |
Family
ID=26585115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000357970A Expired - Lifetime JP4765012B2 (ja) | 2000-02-09 | 2000-11-24 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6724042B2 (ja) |
| JP (1) | JP4765012B2 (ja) |
| DE (1) | DE10106006B4 (ja) |
Families Citing this family (170)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| JP4447065B2 (ja) * | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP3636345B2 (ja) * | 2000-03-17 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子および半導体素子の製造方法 |
| US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| DE10066053B4 (de) * | 2000-12-08 | 2006-03-30 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Durchbruchspannung |
| JP3899231B2 (ja) * | 2000-12-18 | 2007-03-28 | 株式会社豊田中央研究所 | 半導体装置 |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| DE10205345B9 (de) * | 2001-02-09 | 2007-12-20 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauelement |
| GB2373094B (en) * | 2001-03-08 | 2004-11-10 | Dynex Semiconductor Ltd | Semiconductor device with 3-D resurf junctions |
| WO2003028108A1 (fr) * | 2001-09-19 | 2003-04-03 | Kabushiki Kaisha Toshiba | Semi-conducteur et procede de fabrication |
| US6630714B2 (en) * | 2001-12-27 | 2003-10-07 | Kabushiki Kaisha Toshiba | Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer |
| JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
| JP4212288B2 (ja) | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
| DE10226664B4 (de) | 2002-06-14 | 2006-10-26 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| JP3966151B2 (ja) | 2002-10-10 | 2007-08-29 | 富士電機デバイステクノロジー株式会社 | 半導体素子 |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| JP2004335990A (ja) * | 2003-03-10 | 2004-11-25 | Fuji Electric Device Technology Co Ltd | Ｍｉｓ型半導体装置 |
| US7067877B2 (en) * | 2003-03-10 | 2006-06-27 | Fuji Electric Device Technology Co., Ltd. | MIS-type semiconductor device |
| JP3721172B2 (ja) | 2003-04-16 | 2005-11-30 | 株式会社東芝 | 半導体装置 |
| JP4222092B2 (ja) * | 2003-05-07 | 2009-02-12 | 富士電機デバイステクノロジー株式会社 | 半導体ウェハ、半導体装置および半導体装置の製造方法 |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP4166627B2 (ja) * | 2003-05-30 | 2008-10-15 | 株式会社デンソー | 半導体装置 |
| WO2005020275A2 (ja) * | 2003-08-20 | 2005-03-03 | Denso Corporation | 縦型半導体装置 |
| JP4253558B2 (ja) * | 2003-10-10 | 2009-04-15 | 株式会社豊田中央研究所 | 半導体装置 |
| KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| JP4536366B2 (ja) * | 2003-12-22 | 2010-09-01 | 株式会社豊田中央研究所 | 半導体装置とその設計支援用プログラム |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| JP4904673B2 (ja) | 2004-02-09 | 2012-03-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US7535056B2 (en) | 2004-03-11 | 2009-05-19 | Yokogawa Electric Corporation | Semiconductor device having a low concentration layer formed outside a drift layer |
| JP2006005275A (ja) * | 2004-06-21 | 2006-01-05 | Toshiba Corp | 電力用半導体素子 |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| JP4967236B2 (ja) * | 2004-08-04 | 2012-07-04 | 富士電機株式会社 | 半導体素子 |
| JP4943639B2 (ja) * | 2004-08-31 | 2012-05-30 | 株式会社豊田中央研究所 | 半導体装置 |
| DE102004058412B4 (de) * | 2004-12-03 | 2017-03-02 | Austriamicrosystems Ag | Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens |
| JP4940546B2 (ja) * | 2004-12-13 | 2012-05-30 | 株式会社デンソー | 半導体装置 |
| FR2880193A1 (fr) * | 2004-12-23 | 2006-06-30 | St Microelectronics Sa | Diode schottky a barriere verticale |
| JP4929594B2 (ja) * | 2004-12-27 | 2012-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2006186145A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4860929B2 (ja) * | 2005-01-11 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20060197153A1 (en) * | 2005-02-23 | 2006-09-07 | Chih-Feng Huang | Vertical transistor with field region structure |
| EP1710843B1 (en) * | 2005-04-04 | 2012-09-19 | STMicroelectronics Srl | Integrated power device |
| KR20120127677A (ko) * | 2005-04-06 | 2012-11-22 | 페어차일드 세미컨덕터 코포레이션 | 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법 |
| JP2006352092A (ja) * | 2005-05-17 | 2006-12-28 | Sumco Corp | 半導体基板及びその製造方法 |
| JP4997715B2 (ja) * | 2005-05-18 | 2012-08-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US8084815B2 (en) * | 2005-06-29 | 2011-12-27 | Fairchild Korea Semiconductor Ltd. | Superjunction semiconductor device |
| EP1742259A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Semiconductor power device with multiple drain structure and corresponding manufacturing process |
| JP2007027313A (ja) | 2005-07-14 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
| KR20070015309A (ko) * | 2005-07-30 | 2007-02-02 | 페어차일드코리아반도체 주식회사 | 고전압 반도체소자 |
| DE102005044510B4 (de) * | 2005-09-16 | 2011-03-17 | Infineon Technologies Ag | Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode |
| US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
| US20080017897A1 (en) * | 2006-01-30 | 2008-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| US7595542B2 (en) * | 2006-03-13 | 2009-09-29 | Fairchild Semiconductor Corporation | Periphery design for charge balance power devices |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7592668B2 (en) * | 2006-03-30 | 2009-09-22 | Fairchild Semiconductor Corporation | Charge balance techniques for power devices |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US7595241B2 (en) * | 2006-08-23 | 2009-09-29 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
| DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| KR101279574B1 (ko) * | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
| JP2007116190A (ja) * | 2006-12-12 | 2007-05-10 | Toshiba Corp | 半導体素子およびその製造方法 |
| CN101641763B (zh) * | 2007-01-09 | 2012-07-04 | 威力半导体有限公司 | 半导体器件及其制造方法 |
| US8564057B1 (en) | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| JP2008182054A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | 半導体装置 |
| US20080203470A1 (en) * | 2007-02-28 | 2008-08-28 | Infineon Technologies Austria Ag | Lateral compensation component |
| JP4620075B2 (ja) * | 2007-04-03 | 2011-01-26 | 株式会社東芝 | 電力用半導体素子 |
| KR101146590B1 (ko) * | 2007-05-29 | 2012-05-16 | 삼성전자주식회사 | 다중우물 시모스 이미지센서 및 그 제조방법 |
| CN103762243B (zh) | 2007-09-21 | 2017-07-28 | 飞兆半导体公司 | 功率器件 |
| JP5228430B2 (ja) * | 2007-10-01 | 2013-07-03 | サンケン電気株式会社 | 半導体装置 |
| JP5198030B2 (ja) * | 2007-10-22 | 2013-05-15 | 株式会社東芝 | 半導体素子 |
| JP4265684B1 (ja) * | 2007-11-07 | 2009-05-20 | トヨタ自動車株式会社 | 半導体装置 |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US8558275B2 (en) * | 2007-12-31 | 2013-10-15 | Alpha And Omega Semiconductor Ltd | Sawtooth electric field drift region structure for power semiconductor devices |
| US7691711B2 (en) * | 2008-01-31 | 2010-04-06 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
| JP4635067B2 (ja) | 2008-03-24 | 2011-02-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7973359B2 (en) * | 2008-08-19 | 2011-07-05 | Infineon Technologies Austria Ag | Semiconductor device with a charge carrier compensation structure and process |
| US20120273916A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US7906427B2 (en) * | 2008-10-14 | 2011-03-15 | General Electric Company | Dimension profiling of SiC devices |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| IT1397574B1 (it) * | 2008-12-29 | 2013-01-16 | St Microelectronics Rousset | Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo |
| JP4883099B2 (ja) * | 2009-01-28 | 2012-02-22 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| JP4929304B2 (ja) * | 2009-03-13 | 2012-05-09 | 株式会社東芝 | 半導体装置 |
| JP5487658B2 (ja) * | 2009-03-17 | 2014-05-07 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5462020B2 (ja) * | 2009-06-09 | 2014-04-02 | 株式会社東芝 | 電力用半導体素子 |
| US8049276B2 (en) * | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| JP5439969B2 (ja) * | 2009-06-18 | 2014-03-12 | 富士電機株式会社 | 半導体装置 |
| JP4998524B2 (ja) * | 2009-07-24 | 2012-08-15 | サンケン電気株式会社 | 半導体装置 |
| WO2011013379A1 (en) * | 2009-07-31 | 2011-02-03 | Fuji Electric Systems Co., Ltd. | Semiconductor apparatus |
| JP5543758B2 (ja) * | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5718627B2 (ja) | 2010-03-15 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5533067B2 (ja) * | 2010-03-15 | 2014-06-25 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| JP2012074441A (ja) | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
| JP5664142B2 (ja) | 2010-11-09 | 2015-02-04 | 富士電機株式会社 | 半導体装置 |
| TWI407568B (zh) | 2010-11-22 | 2013-09-01 | Sinopower Semiconductor Inc | 半導體元件 |
| JP5719167B2 (ja) * | 2010-12-28 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5757101B2 (ja) * | 2011-02-17 | 2015-07-29 | 富士電機株式会社 | 超接合半導体素子 |
| JP2012186353A (ja) * | 2011-03-07 | 2012-09-27 | Fuji Electric Co Ltd | 複合半導体装置 |
| JP5641995B2 (ja) * | 2011-03-23 | 2014-12-17 | 株式会社東芝 | 半導体素子 |
| JP2012204395A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2012204811A (ja) * | 2011-03-28 | 2012-10-22 | Sony Corp | 半導体装置 |
| KR102100165B1 (ko) * | 2011-04-27 | 2020-04-13 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들 |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| KR101904991B1 (ko) | 2011-05-25 | 2018-10-08 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체 소자 및 그 제조방법 |
| JP5692382B2 (ja) * | 2011-07-14 | 2015-04-01 | 富士電機株式会社 | 高耐圧半導体装置 |
| WO2013015014A1 (ja) * | 2011-07-22 | 2013-01-31 | 富士電機株式会社 | 超接合半導体装置 |
| CN102270663B (zh) * | 2011-07-26 | 2013-01-23 | 无锡新洁能功率半导体有限公司 | 具有超结结构的平面型功率mosfet器件及其制造方法 |
| JP2013069775A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置、及びその製造方法 |
| US9647059B2 (en) * | 2011-09-27 | 2017-05-09 | Alpha And Omega Semiconductor Incorporated | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
| JP5504235B2 (ja) * | 2011-09-29 | 2014-05-28 | 株式会社東芝 | 半導体装置 |
| KR20130040383A (ko) * | 2011-10-14 | 2013-04-24 | 주식회사 동부하이텍 | 고전압 트랜지스터 및 그의 제조방법 |
| TWI469351B (zh) * | 2011-11-29 | 2015-01-11 | Anpec Electronics Corp | 具有超級介面之功率電晶體元件及其製作方法 |
| US8866221B2 (en) | 2012-07-02 | 2014-10-21 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
| US8779509B2 (en) | 2012-07-02 | 2014-07-15 | Infineon Technologies Austria Ag | Semiconductor device including an edge area and method of manufacturing a semiconductor device |
| CN103681841B (zh) * | 2012-09-12 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 超级结器件的终端保护结构 |
| US9184277B2 (en) * | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
| CN102969356B (zh) * | 2012-11-08 | 2015-05-27 | 电子科技大学 | 一种超结功率器件终端结构 |
| TWI470701B (zh) * | 2012-12-13 | 2015-01-21 | Pfc Device Holdings Ltd | 用於半導體元件之超接面結構及其製程 |
| US8823084B2 (en) * | 2012-12-31 | 2014-09-02 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses |
| TW201430957A (zh) * | 2013-01-25 | 2014-08-01 | Anpec Electronics Corp | 半導體功率元件的製作方法 |
| US9070765B2 (en) * | 2013-02-06 | 2015-06-30 | Infineon Technologies Ag | Semiconductor device with low on resistance and high breakdown voltage |
| US9515137B2 (en) * | 2013-02-21 | 2016-12-06 | Infineon Technologies Austria Ag | Super junction semiconductor device with a nominal breakdown voltage in a cell area |
| US9209292B2 (en) | 2013-07-18 | 2015-12-08 | Infineon Technologies Austria Ag | Charge compensation semiconductor devices |
| US9147763B2 (en) | 2013-09-23 | 2015-09-29 | Infineon Technologies Austria Ag | Charge-compensation semiconductor device |
| US9306045B2 (en) * | 2013-11-19 | 2016-04-05 | United Microelectronics Corp. | Semiconductor power device |
| US9293528B2 (en) * | 2013-12-31 | 2016-03-22 | Infineon Technologies Austria Ag | Field-effect semiconductor device and manufacturing therefor |
| KR101539880B1 (ko) | 2014-01-02 | 2015-07-27 | 삼성전기주식회사 | 전력 반도체 소자 |
| JP6369173B2 (ja) * | 2014-04-17 | 2018-08-08 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
| US10468479B2 (en) * | 2014-05-14 | 2019-11-05 | Infineon Technologies Austria Ag | VDMOS having a drift zone with a compensation structure |
| US9773863B2 (en) | 2014-05-14 | 2017-09-26 | Infineon Technologies Austria Ag | VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body |
| JP6324805B2 (ja) * | 2014-05-19 | 2018-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6485034B2 (ja) * | 2014-06-16 | 2019-03-20 | 富士電機株式会社 | 半導体装置の製造方法 |
| US9281392B2 (en) * | 2014-06-27 | 2016-03-08 | Infineon Technologies Austria Ag | Charge compensation structure and manufacturing therefor |
| JP6323556B2 (ja) | 2014-07-04 | 2018-05-16 | 富士電機株式会社 | 半導体装置 |
| DE102015102136B4 (de) * | 2015-02-13 | 2021-09-30 | Infineon Technologies Austria Ag | Halbleiterbauelemente und ein verfahren zum bilden eines halbleiterbauelements |
| JP6668687B2 (ja) * | 2015-04-02 | 2020-03-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9450045B1 (en) | 2015-06-23 | 2016-09-20 | Alpha And Omega Semiconductor Incorporated | Method for forming lateral super-junction structure |
| US9312381B1 (en) | 2015-06-23 | 2016-04-12 | Alpha And Omega Semiconductor Incorporated | Lateral super-junction MOSFET device and termination structure |
| CN105448997B (zh) * | 2016-01-13 | 2019-02-15 | 无锡新洁能股份有限公司 | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 |
| CN108604603B (zh) * | 2016-02-02 | 2021-05-28 | Abb电网瑞士股份公司 | 功率半导体装置 |
| JP6293380B1 (ja) * | 2016-04-21 | 2018-03-14 | 三菱電機株式会社 | 半導体装置 |
| CN105845715B (zh) * | 2016-04-29 | 2019-07-23 | 华润微电子（重庆）有限公司 | 一种超结功率器件及其版图结构、制备方法 |
| DE102016111940B4 (de) | 2016-06-29 | 2019-07-25 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung |
| DE112017003957T5 (de) | 2016-08-08 | 2019-04-25 | Mitsubishi Electric Corporation | Halbleiterelement |
| JP6747195B2 (ja) * | 2016-09-08 | 2020-08-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10002920B1 (en) * | 2016-12-14 | 2018-06-19 | General Electric Company | System and method for edge termination of super-junction (SJ) devices |
| US10236340B2 (en) | 2017-04-28 | 2019-03-19 | Semiconductor Components Industries, Llc | Termination implant enrichment for shielded gate MOSFETs |
| US10374076B2 (en) | 2017-06-30 | 2019-08-06 | Semiconductor Components Industries, Llc | Shield indent trench termination for shielded gate MOSFETs |
| JP6870516B2 (ja) | 2017-07-18 | 2021-05-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7073698B2 (ja) | 2017-12-07 | 2022-05-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10644102B2 (en) | 2017-12-28 | 2020-05-05 | Alpha And Omega Semiconductor (Cayman) Ltd. | SGT superjunction MOSFET structure |
| CN109979935A (zh) * | 2017-12-28 | 2019-07-05 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| US10483356B2 (en) * | 2018-02-27 | 2019-11-19 | Siliconix Incorporated | Power semiconductor device with optimized field-plate design |
| US10580868B2 (en) | 2018-03-27 | 2020-03-03 | Alpha And Omega Semiconductor (Cayman) Ltd. | Super-junction corner and termination structure with improved breakdown and robustness |
| KR101998717B1 (ko) * | 2018-09-28 | 2019-10-01 | 온세미컨덕터코리아 주식회사 | 슈퍼정션 반도체 소자 및 그 제조방법 |
| JP7443702B2 (ja) | 2019-09-10 | 2024-03-06 | 富士電機株式会社 | 半導体装置 |
| JP7424782B2 (ja) * | 2019-09-27 | 2024-01-30 | ローム株式会社 | 半導体装置 |
| CN113539830A (zh) * | 2020-04-13 | 2021-10-22 | 富士电机株式会社 | 超结半导体装置以及超结半导体装置的制造方法 |
| WO2022118976A1 (ja) * | 2020-12-04 | 2022-06-09 | 富士電機株式会社 | 超接合半導体装置 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940303B2 (ja) | 1977-07-20 | 1984-09-29 | 株式会社日立製作所 | 半導体スイツチング素子 |
| GB2089119A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| JP2632322B2 (ja) | 1987-10-02 | 1997-07-23 | 財団法人 半導体研究振興会 | 電力用半導体素子 |
| JPH01272158A (ja) | 1988-04-23 | 1989-10-31 | Matsushita Electric Works Ltd | 半導体装置およびその製法 |
| US5182626A (en) | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
| JPH0750791B2 (ja) | 1989-09-20 | 1995-05-31 | 株式会社日立製作所 | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 |
| US5141889A (en) | 1990-11-30 | 1992-08-25 | Motorola, Inc. | Method of making enhanced insulated gate bipolar transistor |
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| US5183769A (en) | 1991-05-06 | 1993-02-02 | Motorola, Inc. | Vertical current flow semiconductor device utilizing wafer bonding |
| JPH05347413A (ja) | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置の製造方法 |
| DE4309764C2 (de) | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| US5798554A (en) | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
| JP3412332B2 (ja) * | 1995-04-26 | 2003-06-03 | 株式会社デンソー | 半導体装置 |
| JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| US6097063A (en) | 1996-01-22 | 2000-08-01 | Fuji Electric Co., Ltd. | Semiconductor device having a plurality of parallel drift regions |
| EP1408554B1 (de) | 1996-02-05 | 2015-03-25 | Infineon Technologies AG | Durch Feldeffekt steuerbares Halbleiterbauelement |
| JP4014676B2 (ja) | 1996-08-13 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US6207994B1 (en) | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
| JP3938964B2 (ja) * | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
| EP1029358A1 (de) * | 1997-11-03 | 2000-08-23 | Infineon Technologies AG | Hochspannungsfeste randstruktur für halbleiterbauelemente |
| US6081009A (en) | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
| WO2000005767A1 (en) | 1998-07-23 | 2000-02-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
| DE19840032C1 (de) * | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| DE19839970C2 (de) | 1998-09-02 | 2000-11-02 | Siemens Ag | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung |
| US6677626B1 (en) * | 1998-11-11 | 2004-01-13 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| EP1011146B1 (en) | 1998-12-09 | 2006-03-08 | STMicroelectronics S.r.l. | Method of manufacturing an integrated edge structure for high voltage semiconductor devices |
| US6475864B1 (en) | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
| JP4765012B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP2001332726A (ja) * | 2000-05-22 | 2001-11-30 | Hitachi Ltd | 縦形電界効果半導体装置及びその製造方法 |
-
2000
- 2000-11-24 JP JP2000357970A patent/JP4765012B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-09 US US09/781,066 patent/US6724042B2/en not_active Expired - Lifetime
- 2001-02-09 DE DE10106006A patent/DE10106006B4/de not_active Expired - Lifetime
-
2003
- 2003-12-12 US US10/735,501 patent/US7002205B2/en not_active Expired - Lifetime
-
2004
- 2004-08-25 US US10/925,407 patent/US7042046B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6724042B2 (en) | 2004-04-20 |
| DE10106006B4 (de) | 2011-06-16 |
| US20010028083A1 (en) | 2001-10-11 |
| JP2001298190A (ja) | 2001-10-26 |
| US20040124465A1 (en) | 2004-07-01 |
| US20050017292A1 (en) | 2005-01-27 |
| DE10106006A1 (de) | 2001-08-16 |
| US7002205B2 (en) | 2006-02-21 |
| US7042046B2 (en) | 2006-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4765012B2 (ja) | 半導体装置及びその製造方法 | |
| JP3951522B2 (ja) | 超接合半導体素子 | |
| KR101745776B1 (ko) | 전력용 반도체 소자 | |
| US7462909B2 (en) | Semiconductor device and method of fabricating the same | |
| US6693338B2 (en) | Power semiconductor device having RESURF layer | |
| JP4874516B2 (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| US6768167B2 (en) | MIS semiconductor device and the manufacturing method thereof | |
| JP5439969B2 (ja) | 半導体装置 | |
| JP5298488B2 (ja) | 半導体装置 | |
| US20010032998A1 (en) | Super-junction semiconductor device and method of manufacturing the same | |
| JP2000040822A (ja) | 超接合半導体素子およびその製造方法 | |
| JP4764974B2 (ja) | 半導体装置 | |
| JP2002134748A (ja) | 超接合半導体素子 | |
| JP2009088005A (ja) | 半導体装置およびその製造方法 | |
| JP2005333068A (ja) | 半導体装置 | |
| JP2019071314A (ja) | 半導体装置 | |
| JP4867131B2 (ja) | 半導体装置およびその製造方法 | |
| JP3731520B2 (ja) | 半導体装置及びその製造方法 | |
| TWI741185B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP2019102761A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2018010983A (ja) | 半導体装置およびその製造方法 | |
| JP4765104B2 (ja) | 超接合半導体素子の製造方法 | |
| WO2022202936A1 (ja) | 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法 | |
| WO2023112547A1 (ja) | 半導体装置 | |
| JP2022151776A (ja) | 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040210 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4765012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |