JP2001298190A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001298190A
JP2001298190A JP2000357970A JP2000357970A JP2001298190A JP 2001298190 A JP2001298190 A JP 2001298190A JP 2000357970 A JP2000357970 A JP 2000357970A JP 2000357970 A JP2000357970 A JP 2000357970A JP 2001298190 A JP2001298190 A JP 2001298190A
Authority
JP
Japan
Prior art keywords
parallel
region
vertical
conductivity type
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000357970A
Other languages
English (en)
Other versions
JP4765012B2 (ja
Inventor
Takahiro Sato
高広 佐藤
Tatsuhiko Fujihira
龍彦 藤平
Katsunori Ueno
勝典 上野
Yasuhiko Onishi
泰彦 大西
Susumu Iwamoto
進 岩本
Tatsuji Nagaoka
達司 永岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000357970A priority Critical patent/JP4765012B2/ja
Priority to DE10106006A priority patent/DE10106006B4/de
Priority to US09/781,066 priority patent/US6724042B2/en
Publication of JP2001298190A publication Critical patent/JP2001298190A/ja
Priority to US10/735,501 priority patent/US7002205B2/en
Priority to US10/925,407 priority patent/US7042046B2/en
Application granted granted Critical
Publication of JP4765012B2 publication Critical patent/JP4765012B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 ガードリングやフィールドプレートを形成せ
ずとも、ドリフト部の耐圧よりもその素子外周部の耐圧
を大きくできる半導体装置の提供。 【解決手段】 縦形ＭＯＳＦＥＴにおいて、縦形並列ｐ
ｎ構造の縦形ドリフト部２２の周りで表面とドレイン層
１１との間に介在し、オン状態では非電路領域であって
オフ状態では空乏化する耐圧構造部（素子外周部）２０
が、縦形のｎ型領域２０ａと縦形のｐ型領域とを交互に
繰り返して接合して成る縦形並列ｐｎ構造を備えてい
る。オフ状態では、多重のｐｎ接合面から空乏層が双方
に拡張し、ｐベース領域１３ａの近傍に限らず、外方向
や裏面側まで空乏化できるので、耐圧構造部２０の耐圧
はドリフト部２２の耐圧よりも大きい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳＦＥＴ（絶
縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（伝導度
変調型ＭＯＳＦＥＴ）、バイポーラトンラジスタ、ダイ
オード等に適用可能で高耐圧化と大電流容量化が両立す
る縦形パワー半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】一般に半導体装置は、片面のみに電極部
を持つ横形素子と、両面に電極部を持つ縦形素子とに大
別できる。縦形素子は、オン時にドリフト電流が流れる
方向と、オフ時に逆バイアス電圧による空乏層が延びる
方向とが共に基板の厚み方向（縦方向）である。例え
ば、図２９は通常のプレーナ型のｎチャネル縦形ＭＯＳ
ＦＥＴの断面図である。この縦形ＭＯＳＦＥＴは、裏側
のドレイン電極１８が導電接触した低抵抗のｎ＋ ドレ
イン層１１の上に形成された高抵抗のｎ− ドレイン・
ドリフト層１２と、このドリフト層１２の表面層に選択
的に形成されたチャネル拡散層としてのｐベース領域
（ｐウェル）１３と、そのｐベース領域１３内の表面側
に選択的に形成された高不純物濃度のｎ＋ ソース領域
１４及び高不純物濃度のｐ＋ コンタクト領域１９と、
ｐベース領域１３のうちｎ＋ ソース領域１４とドリフ
ト層１２とに挟まれた表面上にゲート絶縁膜１５を介し
て設けられたポリシリコン等のゲート電極層１６と、ｎ
＋ ソース領域１４及びｐ＋ コンタクト領域１９の表
面に跨って導電接触するソース電極１７とを有してい
る。
【０００３】このような縦形素子において、高抵抗のｎ
− ドレイン・ドリフト層１２の部分は、ＭＯＳＦＥＴ
がオン状態のときは縦方向にドリフト電流を流す領域と
して働き、オフ状態のときはｐベース領域１３とのｐｎ
接合から空乏層が拡張して空乏化し耐圧を高める働きを
する。この高抵抗のｎ− ドレイン・ドリフト層１２の
厚さ（電流経路長）を薄くすることは、オン状態ではド
リフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン
抵抗（ドレイン−ソース抵抗）を下げる効果に繋がるも
のの、オフ状態ではｐベース領域１３とｎ− ドレイン
・ドリフト層１２との間のｐｎ接合から拡張するドレイ
ン−ベース間空乏層の拡張幅が狭くなるため、空乏電界
強度がシリコンの最大（臨界）電界強度に速く達するの
で、ドレイン−ソース電圧が素子耐圧の設計値に達する
前に、ブレークダウンが生じ、耐圧（ドレイン−ソース
電圧）が低下してしまう。逆に、ｎ− ドレイン・ドリ
フト層１２を厚く形成すると、高耐圧化を図ることがで
きるが、必然的にオン抵抗が大きくなり、オン損失が増
す。即ち、オン抵抗（電流容量）と耐圧との間にはトレ
ードオフ関係がある。この関係は、ドリフト層を持つＩ
ＧＢＴ，バイポーラトランジスタ、ダイオード等の半導
体素子においても同様に成立することが知られている。
【０００４】この問題に対する解決法として、縦形ドリ
フト部として不純物濃度を高めたｎ型の領域とｐ型の領
域とを交互に繰り返して多重接合した並列ｐｎ構造であ
る半導体装置が、ＥＰ００５３８５４、ＵＳＰ５２１６
２７５、ＵＳＰ５４３８２１５、特開平９−２６６３１
１、特開平１０−２２３８９６などにおいて知られてい
る。
【０００５】図３０は、ＵＳＰ５２１６２７５に開示さ
れた縦形ＭＯＳＦＥＴの一例を示す部分断面図である。
図２９との構造上の違いは、ドレイン・ドリフト部２２
が一様・単一の導電型層（不純物拡散層）ではなく、縦
形層状のｎ型のドリフト電路領域２２ａと縦形層状のｐ
型の仕切領域２２ｂとを交互に繰り返して多重接合した
並列ｐｎ構造である。並列ｐｎ構造の不純物濃度が高く
ても、オフ状態では並列ｐｎ構造の縦方向に配向する各
ｐｎ接合から空乏層がその横方向双方に拡張し、ドリフ
ト部２２全体が空乏化するため、高耐圧化を図ることが
できる。なお、このような並列ｐｎ構造のドレイン部２
２を備える半導体素子を、以下に超接合半導体素子と称
することとする。
【０００６】
【発明が解決しようとする課題】上記のような超接合半
導体素子にあっては、表層部分に形成された複数のｐベ
ース領域１３（素子活性領域）の真下にある並列ｐｎ構
造のドレイン・ドリフト部２２では耐圧確保が図れるも
のの、ドレイン・ドリフト部２２の素子外周部（素子周
縁部）では最外のｐベース領域１３のｐｎ接合からの空
乏層が外方向や基板深部へは拡がり切らず、空乏電界強
度がシリコンの臨界電界強度に速く達するので、耐圧が
低下してしまう。
【０００７】ここに、最外のｐベース領域１３の素子外
周部における耐圧も確保するために、素子外周部の表面
側に公知の空乏電界制御手段としてのガードリングを形
成することや、絶縁膜上に公知のフィールドプレートを
適用することが考えられる。ところが、並列ｐｎ構造の
ドリフト部２２の形成によって従前に比しドリフト部２
２では高耐圧化が期待できるのに、その素子外周部の耐
圧確保のために従前通りのガードリングやフィールドプ
レートを併せて空乏電界強度の修正を外的付加により最
適構造に設計するのはますます困難が伴い、半導体素子
毎の信頼性が乏しく、またガードリングから離れた深部
では空乏化せず電界強度の制御が不能であるため、ドリ
フト部２２での高耐圧化に追い付かず、全体として素子
のバランスの良い高耐圧化が難しくなり、超接合半導体
素子の機能を十分に引き出すことができない。また、そ
の構造を実現するためのマスク形成、不純物導入及び拡
散、あるいは金属被着及びそのパターニングというよう
な追加工程が必要である。
【０００８】そこで、上記問題点に鑑み、本発明の第１
の課題は、基板表面にガードリングやフィールドプレー
トを形成せずとも、ドリフト部の耐圧よりもその外周部
の耐圧を大きくできる半導体素子及びその製造方法を提
供することにある。また、本発明の第２の課題は、超接
合半導体素子に適合した製造容易な半導体装置及びその
製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記第１の課題を解決す
るため、本発明は、ドリフト部を有する半導体装置にお
いてドリフト部を取り囲む耐圧構造部（素子外周部、素
子周縁部）を並列ｐｎ構造又は第１導電型と第２導電型
の不純物との双方をドープして成るキャリア濃度が略零
又は零に近似できる高抵抗領域として構成したことを特
徴とする。
【００１０】まず、本発明の適用するパワー縦形半導体
装置は、基板の第１主面側に形成された素子活性領域に
電気的に接続する第１の電極と、上記基板の第２主面側
に形成された第１導電型の低抵抗層に電気的に接続する
第２の電極と、上記素子活性領域と上記低抵抗層との間
に介在し、オン状態ではドリフト電流を縦方向に流すと
共にオフ状態では空乏化する縦形ドリフト部と、この縦
形ドリフト部の周りで第１主面と上記低抵抗層との間に
介在し、オン状態では非電路領域であってオフ状態では
空乏化する耐圧構造部とを有するものである。そして、
本発明は、この耐圧構造部が、第１導電型領域と第２導
電型領域とを交互に繰り返して接合して成る並列ｐｎ構
造を備えていることを特徴するものである。ここで基板
の第１主面側に形成された素子活性領域とは、縦型ＭＯ
ＳＦＥＴの場合は第１主面側で反転層を形成する第２導
電型拡散領域（チャネル拡散層）、バイポーラトランジ
スタの場合はエミッタ領域又はコレクタ領域、ｐｎ接合
ダイオードの場合はアノード領域又はカソード領域、シ
ョットキーダイオードの場合はショットキーバリアを形
成するメタルなどを指す。
【００１１】ドリフト部の周りの耐圧構造部に並列ｐｎ
構造が配置されているため、オフ状態では、多重のｐｎ
接合面から空乏層が双方に拡張し、素子活性領域の近傍
に限らず、そこから外方向や第２主面方向の深部まで空
乏化するので、耐圧が大きくなる。また、第１主面側の
素子活性領域からドリフト部を介して第２主面側の第１
導電型の低抵抗層に到達する直線状の電気力線の長さに
比し、素子活性領域の側部から耐圧構造部を介して第１
導電型の低抵抗層に到達する曲線状の電気力線の方が長
い分だけ、耐圧構造部の並列ｐｎ構造とドリフト部が同
一不純物濃度でも、耐圧構造部の並列ｐｎ構造の空乏電
界強度の方がドレイン部よりも低くなることから、耐圧
構造部の耐圧はドリフト部の耐圧よりも大きい。従っ
て、ドリフト部に縦形の並列ｐｎ構造を採用した超接合
半導体素子にあっても、その周りの耐圧構造部の耐圧が
十分に保証されることになるため、ドリフト部の並列ｐ
ｎ構造の最適化が容易で、超接合半導体素子の設計自由
度が高まり、超接合半導体素子を実用化できる。
【００１２】ここで、望ましくは、耐圧構造部の並列ｐ
ｎ構造はドリフト部の並列ｐｎ構造よりも不純物量の少
ない方が良い。耐圧構造部がより空乏化し易くなるた
め、耐圧をドリフト部の耐圧よりも確実に大きくでき、
信頼性が向上する。また、耐圧構造部の並列ｐｎ構造の
ｐｎ繰り返しピッチはドリフト部の並列ｐｎ構造のｐｎ
繰り返しピッチよりも狭いことが望ましい。同じく、耐
圧構造部の耐圧をドリフト部の耐圧よりも確実に大きく
でき、信頼性が向上する。
【００１３】耐圧構造部の並列ｐｎ構造は、基板の主面
に対し略平行又は傾斜した横形第１導電型領域と基板の
主面に対し略平行又は傾斜した横形第２導電型領域とを
接合して成る横形構造でも構わないが、基板の厚み方向
に配向する縦形第１導電型領域と基板の厚み方向に配向
する縦形第２導電型領域とを接合して成る縦形構造とし
ても良い。横形構造の場合は、それに含まれる横形第２
導電型領域の殆どを素子活性領域又はドリフト部の最外
側の仕切領域に電気的に接続できる配置となるから、オ
フ状態では確実に逆バイアスとなり、耐圧構造部の空乏
化率を高めることができるものの、ドリフト部の並列ｐ
ｎ構造が縦形であることから、製造工程が複雑化する難
点がある。しかし、縦形構造の場合は、ドリフト部の並
列ｐｎ構造が縦形であることから、耐圧構造部の並列ｐ
ｎ構造も縦形形式とすると、並列ｐｎ構造の形成工程を
援用して同時形成できるため、工数の削減により、低コ
スト化を実現できる。
【００１４】この耐圧構造部の並列ｐｎ構造を形成する
縦形第１導電型領域と縦形第２導電型領域はそれぞれ一
様不純物分布の連続拡散領域としても良いが、縦形第１
導電型領域と縦形第２導電型領域のうち、少なくとも一
方は基板の厚み方向に離散的に埋め込んだ複数の拡散単
位領域が相互連結して成る会合構造とするのが望まし
い。後述するように、縦形の並列ｐｎ構造自体の形成が
頗る容易となるからである。かかる場合、各拡散単位領
域は中心部が最大濃度部となって外方向に濃度漸減する
濃度分布を持つ。
【００１５】耐圧構造部の並列ｐｎ構造の各第１導電型
領域又は各第２導電型領域に着目すると、ドリフト部の
ドリフト電路領域及び仕切領域と同様に、層状に形成
し、ｐｎ接合面が略平坦であっても構わないが、耐圧構
造部はドリフト部とは異なりオン状態では非電路領域で
あって、オフ状態で空乏化するものに過ぎないため、単
位体積当たりのｐｎ接合の面積比率の大きい方が良い。
そこで、層状ではあるが、ｐｎ接合面が波形である方が
良く、空乏化率を高めることができる。
【００１６】このような相隣接する拡散単位領域を相互
連結して成る会合構造は、例えば、一方の導電型不純物
のみの拡散中心部への導入工程を間挿しながらエピタキ
シャル成長層を幾層も積み増した後、熱拡散を施して各
エピタキシャル成長層に仕込んだ不純物を一気に熱拡散
せしめ、それら離間する上下の拡散単位領域を相互連結
して得ることができる。基板を厚くして超高耐圧化を企
画する場合でも縦形の並列ｐｎ構造を容易に形成でき
る。エッチングによりアスペクト比の大きなトレンチを
形成する工程を用いず、またトレンチ内に選択的にエピ
タキシャル層を成長させずに済むため、製造の容易化に
より低コスト化も実現できる。
【００１７】ドリフト部の並列ｐｎ構造を形成する縦形
ドリフト電路領域と縦形仕切領域が層状である場合、耐
圧構造部の並列ｐｎ構造は、ドリフト部の並列ｐｎ構造
に対し層面が略平行したレイアウトでも、略直交したレ
イアウトでも、斜交したレイアウトでも構わない。
【００１８】まず、耐圧構造部が単一の並列ｐｎ構造を
有する場合としては、耐圧構造部の並列ｐｎ構造の層面
がドリフト部の並列ｐｎ構造の層面に対し略平行して成
り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面とド
リフト部の並列ｐｎ構造のｐｎ繰り返し端面とが接続し
ていると共に、耐圧構造部の並列ｐｎ構造の内側に位置
する縦形第１導電型領域の層面とドリフト部の並列ｐｎ
構造の最外側に位置する縦形仕切領域の層面とが接合し
て成るレイアウトを採用できる。斯かるレイアウトで
は、単一の並列ｐｎ構造のうち、ドリフト部の並列ｐｎ
構造のｐｎ繰り返し端面と接続するｐｎ繰り返し端面は
同時に活性領域の端面に接続することになるため、その
部分は確実に空乏化するが、ドリフト部の並列ｐｎ構造
と横並びとなる縦形第２導電型領域は電位的に浮遊状態
となるため、いわば深部ガードリング機能を発揮するに
すぎない。また、ドレイン部の最外側の縦形仕切領域の
層厚に比しこれと接合する耐圧構造部の最内側の縦形第
１導電型領域の層厚の方が狭いものであるから、両者間
のチャージバランスが合致せず、ドレイン部と耐圧構造
部との境界での電界強度が高くなり、高耐圧を保持し難
い。
【００１９】斯かる場合には、ドリフト部の並列ｐｎ構
造を形成する縦形ドリフト電路領域と縦形仕切領域の層
厚が内側から外側にかえて漸減する部分を設けることが
望ましい。最外側の縦形仕切領域の層厚と内側の縦形第
１導電型領域の層厚とを略等しくすることが望ましい。
ドリフト部と耐圧構造部の境界部分においてｐｎ接合領
域の同士の相互に含まれる電荷量を合わせ込むことがで
き、チャージバランスが実現されて、耐圧構造部とドレ
イン部との境界での電界が緩和されるため、高耐圧を保
持できる。
【００２０】逆に、耐圧構造部の並列ｐｎ構造を形成す
る縦形第１導電領域と縦形第２導電型領域の層厚が内側
から外側にかえて漸減する部分を設けることが望まし
い。内側の縦形第１導電型領域の層厚と最外側の前記縦
形仕切領域の層厚とを略等しくしても良い。同じく、耐
圧構造部とドレイン部との境界での電界が緩和されるた
め、高耐圧を保持できる。また、活性領域直下のドレイ
ン部のうち電流路を構成しない面積部分を縮小化でき
る。これらの層厚が内側から外側にかけて漸減する部分
は第１の電極の端部下に位置することが望ましい。
【００２１】耐圧構造部が単一の並列ｐｎ構造を有する
もう一つの場合としては、耐圧構造部の並列ｐｎ構造の
層面がドリフト部の並列ｐｎ構造の層面に対し略直交し
て成り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面
とドリフト部の並列ｐｎ構造の最外側の縦形仕切領域の
層面とが接続すると共に、ドリフト部の並列ｐｎ構造の
ｐｎ繰り返し端面と耐圧構造部の並列ｐｎ構造の内側に
位置する縦形第１導電型領域の層面とが接続して成るレ
イアウトを採用できる。斯かるレイアウトでは、単一の
並列ｐｎ構造のうち、ドリフト部の並列ｐｎ構造の最外
側の縦形仕切領域の層面と接続するｐｎ繰り返し端面を
持つ領域が確実に空乏化し、その余の部分の縦形第２導
電型領域は電位的に浮遊状態となるため、いわば深部ガ
ードリング機能を発揮するにすぎない。
【００２２】そこで、耐圧構造部が単一の並列ｐｎ構造
から成る場合、多数の縦形第２導電型領域の一部がドレ
イン部の仕切領域又は活性領域と接続しない事態が起こ
り得るので、耐圧構造部の並列ｐｎ構造をドレイン部の
並列ｐｎ構造に対して層面が斜交したレイアウトとすれ
ば、耐圧構造部の縦形第２導電型領域のすべてがドレイ
ン部の仕切領域又は活性領域と確実に接続する。
【００２３】これ以外の対策としては、耐圧構造部の並
列ｐｎ構造として、ドリフト部の並列ｐｎ構造の層面に
対し層面が略平行して成る第１の並列ｐｎ構造と、ドリ
フト部の並列ｐｎ構造の層面に対し層面が略直交して成
る第２の並列ｐｎ構造とを併有するレイアウトを採用す
ることが有効である。
【００２４】斯かるレイアウトでは、第１の並列ｐｎ構
造のｐｎ繰り返し端面がドリフト部の並列ｐｎ構造のｐ
ｎ繰り返し端部と接続していると共に、第２の並列ｐｎ
構造のｐｎ繰り返し端面がドリフト部の並列ｐｎ構造の
最外側に位置する縦形仕切領域と接続している。そし
て、耐圧構造部の並列ｐｎ構造のうち、第１の並列ｐｎ
構造と第２の並列ｐｎ構造とで画成される隅部に第１及
び第２の並列ｐｎ構造のいずれかよりｐｎ繰り返し展開
して成る第３の並列ｐｎ構造を有し、当該第３の並列ｐ
ｎ構造のｐｎ繰り返し端面と第１及び第２の並列ｐｎ構
造のいずれかの側端寄りに位置する縦形第２導電型領域
に接続して成る。第１及び第２の並列ｐｎ構造のいずれ
かの側端寄りに位置する縦形第２導電型領域を等電位領
域として利用し、これに接続するｐｎ繰り返し端面から
複数の縦形第２導電型領域に櫛歯状に分岐させて導通を
達成するものである。後述する様な基板表面に均圧リン
グ等を付設せずに耐圧構造部を隈なく早期に空乏化でき
る。
【００２５】このような耐圧構造部の並列ｐｎ構造は、
第３の並列ｐｎ構造を用いずに表現すると、ドリフト部
の並列ｐｎ構造の層面に対し層面が略平行である第１の
並列ｐｎ構造と、ドリフト部の並列ｐｎ構造の層面に対
し層面が略直交である第２の並列ｐｎ構造を併有し、第
１及び第２の並列ｐｎ構造のいずれか一方のｐｎ繰り返
し端面がその他方の側端寄りに位置する縦形第２導電型
領域と接続して成るものである。他方の側端に位置する
縦形第２導電型領域がドレイン部の仕切領域又は活性領
域に電気的に接続されている限り、これに接続した第２
の並列ｐｎ構造の複数の縦形第２導電型領域も同電位と
なる。このような配向が異なる２つの並列ｐｎ構造を格
子状に配列しても耐圧構造部を隈なく早期に空乏化でき
る。
【００２６】なお、縦形第１導電型領域と縦形第２導電
型領域が層状ではなく、少なくとも一方が柱状で、立体
三方格子や立体四方格子等の立体的格子点に配置されて
いても良い。単位体積当たりのｐｎ接合面積の比率が増
すため、耐圧構造部の耐圧が向上する。特に、縦形第１
導電型領域と縦形第２導電型領域の双方が柱状であっ
て、縦形第１導電型領域と縦形第２導電型領との間に第
１導電型不純物と第２導電型不純物の双方をドープして
成る高抵抗領域が介在して成る構造では、高耐圧化が得
られる。
【００２７】並列ｐｎ構造の縦形第２導電型領域自身が
逆バイアスのための電位伝達領域として機能しない場
合、オフ状態のとき、第１と第２の電極間の電圧を高め
ていくと、ドリフト部の縦形並列ｐｎ構造は完全に空乏
化し、耐圧構造部の並列ｐｎ構造のうち、一端が素子活
性領域に直接接続している縦形第２導電型領域ではドリ
フト部から外方向へ空乏層が拡張するものの、一端が素
子活性領域に直接接続していない縦形第２導電型領域で
は浮遊状態であるために、空乏層の外方向への拡張が弱
く、臨界電界強度に達し易い。
【００２８】そこで、耐圧構造部の第１主面側にドリフ
ト部を取り囲み、複数の縦形第２導電型領域を相互接続
する少なくとも１重の第２導電型均圧リングを形成する
のが好ましい。一端が素子活性領域に直接接続していな
い縦形第２導電型領域は第２導電型均圧リングを介して
一端が素子活性領域に直接接続している縦形第２導電型
領域に電気的に接続されているため、縦形第２導電型領
域の浮遊状態が解消し、素子活性領域側の電位に固定さ
れるので、耐圧構造部では全体的に均一に空乏層が外方
向へ拡張する。従って、高耐圧化を図ることができる。
【００２９】ここで、第２導電型均圧リングの不純物濃
度が縦形第２導電型領域の不純物濃度と同程度である
と、第２導電型均圧リングも空乏化してしまい、均圧リ
ングとして作用しなくなるため、第２導電型均圧リング
の不純物濃度が縦形第２導電型領域の不純物濃度よりも
高いことが望ましい。
【００３０】また、本発明では、耐圧構造部の並列ｐｎ
構造を形成する縦形第１導電型領域と縦形第２導電型領
域のうち、少なくとも一方は基板の厚み方向に離散的に
埋め込んだ複数の拡散単位領域が相互離間した分散構造
とすることができる。ｐｎ接合の豊富化を図ることがで
き、高耐圧を得ることができる。基板の厚み内で分散し
た第２導電型の拡散単位領域を相互に接続する第２導電
型均圧リングを形成しても良い。この分散構造の極限例
として、不連続状の各ｎ領域及びｐ領域の大きさを微小
になした集合領域は、ｐ型不純物とｎ型不純物との双方
を全域にドープした高抵抗領域に相当している。耐圧構
造部がこのような高抵抗領域の場合でも、高耐圧化を図
ることができる。
【００３１】そして、第１主面と低抵抗層との間に介在
し、耐圧構造部の外側には第１導電型の低抵抗囲繞領域
を設けることが望ましい。第２電極の電位を耐圧構造部
の側部に印加でき、空乏層を外方向に延ばすことがで
き、またｐｎ繰り返し端面が低抵抗囲繞領域で覆われて
いるので、漏れ電流を抑制することができる。第１導電
型の低抵抗囲繞領域の第１主面側に電気的に接続する周
縁電極を設けると良い。また、第１導電型の低抵抗囲繞
領域の第１主面側に第１導電型のチャネルストッパーを
形成すると良い。低抵抗囲繞領域の幅は縦形ドリフト電
路領域の幅、仕切領域間の距離よりも大きいことが望ま
しい。なお、耐圧構造部の第１主面側には絶縁膜を形成
する。
【００３２】本発明の製法は以下の通りである。まず、
半導体装置として、基板の第１主面側に形成された素子
活性領域に電気的に接続する第１の電極と、基板の第２
主面側に形成された第１導電型の低抵抗層に電気的に接
続する第２の電極と、素子活性領域と低抵抗層との間に
介在し、オン状態ではドリフト電流を縦方向に流すと共
にオフ状態では空乏化する縦形ドリフト部とを有し、縦
形ドリフト部の周りで第１主面と低抵抗層との間に介在
し、オン状態では非電路領域であってオフ状態では空乏
化する耐圧構造部が、基板の厚み方向に配向する縦形第
１導電型領域と、基板の厚み方向に配向する縦形第２導
電型領域とを交互に繰り返して接合して成る並列ｐｎ構
造を備えるものにおいて、第１導電型の低抵抗基体の上
に、第１導電型高抵抗のエピタキシャル成長層を形成す
る工程と、このエピタキシャル成長層に第１導電型の不
純物イオン及び第２導電型の不純物イオンをそれぞれ離
散的に配置した複数の第１の不純物導入窓及び第２の不
純物導入窓を介して選択的に導入する工程と、を交互に
繰り返した後、熱処理を施して上記各エピタキシャル成
長層に導入した上記不純物を拡散中心部から熱拡散させ
て同導電型の拡散単位領域同士を上下相互に接続し、上
記並列ｐｎ構造を形成することを特徴とする。このよう
に、各エピタキシャル成長層に仕込んだ不純物を最後に
熱拡散させて会合させ、縦形第１導電型領域と縦形第２
導電型領域とを一気に形成するものであるから、並列ｐ
ｎ構造の製造が容易である。
【００３３】ここで、耐圧構造部の並列ｐｎ構造を形成
すべき範囲の第１及び第２の不純物導入窓の窓寸法が耐
圧構造部の並列ｐｎ構造を形成すべき範囲の第１及び第
２の不純物導入窓の窓寸法に比し狭くした場合、耐圧構
造部の並列ｐｎ構造はドリフト部の並列ｐｎ構造に比し
不純物濃度が低くなるので、耐圧構造部の耐圧を高める
ことができる。また、素子外周領域の並列ｐｎ構造を形
成すべき範囲の第１及び第２の不純物導入窓の繰り返し
ピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の
第１及び第２の不純物導入窓の繰り返しピッチに比し広
い場合も、耐圧構造部の並列ｐｎ構造はドリフト部の並
列ｐｎ構造に比し不純物濃度が低くなるので、耐圧構造
部の耐圧を高めることができる。
【００３４】別の製造方法としては、第１導電型の低抵
抗基体の上に、第１導電型高抵抗のエピタキシャル成長
層を形成する工程と、このエピタキシャル成長層に第１
導電型の不純物イオンの全面的に導入すると共に第２導
電型の不純物イオンを離散的に配置した複数の第２の不
純物導入窓を介して選択的に導入する工程と、を交互に
繰り返した後、熱処理を施して各エピタキシャル成長層
に導入した不純物を熱拡散させて、同導電型の拡散単位
領域同士を上下相互に接続し、上記並列ｐｎ構造を形成
することを特徴とする。第１導電型不純物を選択的に導
入するためのマスキング工程が不要となる。斯かる方法
において、耐圧構造部の並列ｐｎ構造を形成すべき範囲
の第２の不純物導入窓の窓寸法及び繰り返しピッチがド
リフト部の並列ｐｎ構造を形成すべき範囲の第２の不純
物導入窓の窓寸法及び繰り返しピッチに比し狭い場合、
耐圧構造部の並列ｐｎ構造とドリフト部の並列ｐｎ構造
とは不純物濃度が略等しくなるものの、耐圧構造部の並
列ｐｎ構造の繰り返しピッチをドリフト部の並列ｐｎ構
造の繰り返しピッチよりも狭くでき、また耐圧構造部の
並列ｐｎ構造のｐｎ接合を波形等や、拡散単位領域同士
が非連続となるように形成することができるので、耐圧
構造部の耐圧を高めることができる。
【００３５】
【発明の実施の形態】以下に本発明の実施例を添付図面
に基づいて説明する。なお、以下でｎ又はｐを冠記した
層や領域は、それぞれ電子又は正孔を多数キャリアとす
る層や領域を意味する。また、上付き文字＋は比較的高
不純物濃度、上付き文字−は比較的低不純物濃度を意味
する。
【００３６】〔実施例１〕図１（ａ）は本発明の実施例
１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す部分平面図、図１（ｂ）は図１（ａ）中の
Ａ−Ａ′線に沿って切断した状態を示す断面図である。
なお、図１（ａ）ではドリフト部及び耐圧構造部の１／
４を斜線部分で表し、判り易くするため並列ｐｎ構造の
みを示してある。
【００３７】本例のｎチャネル縦形ＭＯＳＦＥＴは、裏
側のドレイン電極１８が導電接触した低抵抗のｎ＋ ド
レイン層（ドレイン・コンタクト層）１１の上に形成さ
れた並列ｐｎ構造のドレイン・ドリフト部２２と、この
ドリフト部２２の表面層に選択的に形成された素子活性
領域たる高不純物濃度のｐベース領域（ｐウェル）１３
ａと、そのｐベース領域１３ａ内の表面側に選択的に形
成された高不純物濃度のｎ＋ ソース領域１４と、基板
表面上にゲート絶縁膜１５を介して設けられたポリシリ
コン等のゲート電極層１６と、層間絶縁膜１９ａに開け
たコンタクト孔を介してｐベース領域１３ａ及びｎ＋
ソース領域１４に跨って導電接触するソース電極１７と
を有している。ウェル状のｐベース領域１３ａの中にｎ
＋ ソース領域１４が浅く形成されており、２重拡散型
ＭＯＳ部を構成している。なお、図示しない部分でゲー
ト電極層１６の上に金属膜のゲート配線が導電接触して
いる。
【００３８】ドレイン・ドリフト部２２は、後述するよ
うに、ｎ＋ ドレイン層１１のサブストレートの上にｎ
型のエピタキシャル成長層を幾層も積み増した厚い積層
として形成されており、基板の厚み方向に層状縦形のｎ
型ドリフト電路領域２２ａと基板の厚み方向に層状縦形
のｐ型仕切領域２２ｂとを交互に繰り返して多重接合し
た構造である。本例では、ｎ型のドリフト電路領域２２
ａは、その上端が基板表面のチャネル領域１２ｅに達
し、その下端がｎ＋ ドレイン層１１に接している。ま
た、ｐ型の仕切領域２２ｂは、その上端がｐベース領域
１３ａのウェル底面に接し、その下端がｎ＋ ドレイン
層１１に接している。なお、ドリフト電路領域２２ａ及
び仕切領域２２ｂの１ストライプに相当する層厚部分
（Ｐ１／２）を更に薄い並列ｐｎ構造で形成しても構わ
ない。かかる場合は、その並列ｐｎ構造の層面をｐベー
ス領域１３ａの奥行き方向（チャネル幅方向）に対して
直交させると良い。
【００３９】基板表面とｎ＋ ドレイン層１１との間で
縦形ドリフト部２２の耐圧構造部（素子外周部）２０に
は、基板の厚さ方向に配向する層状縦形のｎ− 型領域
２０ａと、基板の厚さ方向に配向する層状縦形のｐ−
型領域２０ｂとを交互に繰り返して多重接合して成る並
列ｐｎ構造が形成されている。本例では、耐圧構造部２
０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２は縦形ドリ
フト部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１と
同じであるが、耐圧構造部２０の不純物量は縦形ドリフ
ト部２２の不純物量よりも少なく、高抵抗となってい
る。なお、耐圧構造部２０の並列ｐｎ構造の層面は縦形
ドリフト部２２の並列ｐｎ構造の層面と略平行となって
いるが、直交又は斜交していても構わない。また本例の
耐圧構造部２０の並列ｐｎ構造は層状（プレート）構造
であるが、耐圧構造部２０が非電流路であることから、
いずれかの導電型領域が立体的格子状構造，網目状構造
やハニカム構造となっているものでも良く、同一導電型
領域内が相連結したものに限らず、非連結であっても構
わない。
【００４０】なお、耐圧構造部２０の並列ｐｎ構造の内
側のｐｎ繰り返し端面２０Ａとドリフト部２２の並列ｐ
ｎ構造のｐｎ繰り返し端面２２Ｂとが接続していると共
に、耐圧構造部２０の並列ｐｎ構造の内側に位置するｎ
− 型領域２０ａａの層面とドリフト部の並列ｐｎ構造
の最外側に位置するｐ型仕切領域２２ｂｂの層面とが接
合している。
【００４１】耐圧構造部２０の並列ｐｎ構造の表面上に
は、表面保護及び安定化のために、熱酸化膜又は燐シリ
カガラス（ＰＳＧ）から成る酸化膜（絶縁膜）２３が成
膜されている。なお、ソース電極１７は層間絶縁膜１９
ａを介してゲート電極層１６を覆い、酸化膜２３上に延
長されており、フィールドプレートとしても機能してい
る。
【００４２】耐圧構造部２０の並列ｐｎ構造の外側に
は、基板の厚み方向に配向した層状縦形のｎ型低抵抗囲
繞領域２４が配置されている。図１（ａ）に示すよう
に、このｎ型低抵抗囲繞領域２４の層面は最外側のｎ
− 型領域２０ａｂの層面に接していると共に、外側の
ｐｎ繰り返し端面２０Ｂに接触している。またｎ型低抵
抗囲繞領域２４は、上端がドレイン電極１８と同電位の
周縁電極２５に接し、その下端がドレイン層１１に接し
ている。
【００４３】次に本例の動作について説明する。ゲート
電極層１６に所定の正の電位を印加すると、ｎチャネル
型ＭＯＳＦＥＴはオン状態となり、ゲート電極層１６直
下のｐベース領域１３ａの表面層に誘起される反転層を
介して、ソース領域１４からチャネル領域１２ｅに電子
が注入され、その注入された電子がドリフト電路領域２
２ａを通ってｎ＋ ドレイン層１１に達し、ドレイン電
極１８とソース電極１７との間が導通する。
【００４４】ゲート電極層１６への正の電位を取り去る
と、ＭＯＳＦＥＴはオフ状態となり、ｐベース領域１３
ａの表面層に誘起される反転層が消滅し、ドレイン電極
１８とソース電極１７との間が遮断する。更に、このオ
フ状態の際、逆バイアス電圧（ソース・ドレイン間電
圧）が大きいと、ｐベース領域１３ａとチャネル領域１
２ｅとの間のｐｎ接合Ｊａからそれぞれｐベース領域１
３ａとチャネル領域１２ｅに空乏層が拡張して空乏化す
ると共に、ドリフト部２２の各仕切領域２２ｂはｐベー
ス領域１３ａを介してソース電極１７に電気的に接続
し、ドリフト部２２の各ドリフト電路領域２２ａはｎ
＋ ドレイン層１１を介してドレイン電極１８に電気的
に接続しているため、仕切領域２２ｂとドリフト電路領
域２２ａとの間のｐｎ接合Ｊｂからの空乏層が仕切領域
２２ｂとドリフト電路領域２２ａの双方に拡張するの
で、ドリフト部２２の空乏化が早まる。従って、ドリフ
ト部２２の高耐圧化が十分確保されているので、ドリフ
ト部２２の不純物濃度を高く設定でき、大電流化も確保
できる。
【００４５】ここで、本例のドリフト部２２の耐圧構造
部２０には並列ｐｎ構造が形成されている。この並列ｐ
ｎ構造のｐ− 型領域２０ｂのうち、ドリフト部２２の
並列ｐｎ構造の仕切領域２２ｂから延長した同層領域は
ｐベース領域１３ａを介してソース電極１７に電気的に
接続し、仕切領域２２ｂとは接続しないｐ− 型領域２
０ｂは浮遊状態であって言わば深部ガードリングとして
機能し、また各ｎ−型領域２０ａはｎ＋ ドレイン層１
１を介してドレイン電極１８に電気的に接続しているた
め、耐圧構造部２０のｐｎ接合Ｊｃから拡張した空乏層
によって、基板厚み全長に亘り概ね空乏化される。この
ため、表面ガードリング構造やフィールドプレート構造
のようにドリフト部２２の耐圧構造部２０側の表面側を
空乏化させるだけではなく、外方向や基板深部までも空
乏化させることができるので、耐圧構造部２０の電界強
度を大幅緩和でき、高耐圧を確保できる。それ故、超接
合半導体素子の高耐圧化を実現できる。
【００４６】特に、本例では、耐圧構造部２０の並列ｐ
ｎ構造がドリフト部２２の並列ｐｎ構造よりも不純物量
（不純物濃度）が少なく、高抵抗となっている。このた
め、耐圧構造部２０はドリフト部２２よりも早く空乏化
するため、耐圧信頼性が高い。なお、この耐圧構造部２
０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２をドリフト
部２２の並列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも
狭くすると、更に、耐圧信頼性の向上に繋がる。
【００４７】また本例では、耐圧構造部２０の並列ｐｎ
構造の外周には層状縦形のｎ型低抵抗囲繞領域２４が配
置されていることから、表面の反転を防止するためのチ
ャネルストッパーとして機能するばかりか、耐圧構造部
２０の並列ｐｎ構造の外側のｐｎ繰り返し端面（横断
面）２０Ｂを覆っているので、その横断面がチップのダ
イシング面として露出せず、漏れ電流を抑制できると共
に、ドリフト部２２の並列ｐｎ構造の周囲をドレイン電
位に保持でき、素子の絶縁耐圧が安定し、品質も向上す
る。このｎ型低抵抗囲繞領域２４は必ずチップの側面に
設ける場合に限らず、同一チップ内の別の素子との分離
を確保するためのアイソレーションとして設けても良
い。
【００４８】次に、上記実施例１の製造方法を説明す
る。まず、図２（ａ）に示す如く、ｎ ＋ ドレイン層１
１となるべきｎ型の低抵抗半導体基体の上に第１層目の
ｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００４９】次いで、フォトリソグラフィーによりドリ
フト部２２，耐圧構造部２０及びｎ型低抵抗囲繞領域２
４となるべき範囲に同一ピッチの不純物導入窓３２ａ，
３２ｂ，３２ｃの開けられたレジストマスク３２を形成
する。ここで、ドリフト部２２となるべき範囲の不純物
導入窓３２ａの窓寸法に比し、耐圧構造部２０となるべ
き範囲の不純物導入窓３２ｂの窓寸法は幅狭とする。
【００５０】次いで、イオン注入法によりｎ型の不純物
である燐イオン３３を注入して不純物導入窓３２ａ、３
２ｂ，３２ｃ直下のエピタキシャル成長層３０内に燐原
子３４を導入する。ここで、導入された燐原子３４の最
大濃度点（拡散中心）はエピタキシャル成長層３０の表
面より平均飛程の深さにある。
【００５１】次いで、レジストマスク３２を除去した
後、図２（ｂ）に示す如く、ドリフト部２２及び耐圧構
造部２０となるべき範囲で不純物導入窓３２ａ，３２ｂ
の中間位置に同一ピッチの不純物導入窓３７ａ，３７ｂ
の開けられたレジストマスク３７を形成する。ここで
も、ドリフト部２２となるべき範囲の不純物導入窓３７
ａの窓寸法に比し、耐圧構造部２０となるべき範囲の不
純物導入窓３７ｂの窓寸法は幅狭とする。
【００５２】次いで、イオン注入法によりｐ型の不純物
であるホウ素イオン３５を注入して不純物導入窓３７
ａ、３７ｂ直下のエピタキシャル成長層３０内にホウ素
原子３６を導入する。ここで、導入されたホウ素原子３
６の最大濃度点（拡散中心）はエピタキシャル成長層３
０の表面より平均飛程の深さにある。なお、図２（ａ）
の燐導入工程と図２（ｂ）のホウ素導入工程とはどちら
を先に施しても良い。
【００５３】そして、要求される耐圧クラスに応じ、上
記のエピタキシャル成長工程と選択的不純物導入工程と
を交互に繰り返す（図２（ｃ））。各選択的イオン注入
工程のための不純物導入窓の位置は前回の不純物導入窓
の位置に合わせる。本例では、都合３回繰り返して、エ
ピタキシャル成長層３０、３０、３０を積層した後、上
方拡散のための４層目のエピタキシャル成長層３０を積
層する。各エピタキシャル成長層３０の層厚は等しくす
ることが望ましい。
【００５４】しかる後、図２（ｄ）に示す如く、熱処理
によって各エピタキシャル成長層３０に導入されて仕込
まれた燐原子３４とホウ素原子３６とを同時に一斉熱拡
散させて、各拡散中心から拡散する拡散単位領域を上下
相互に連結させ、ドリフト部２２におけるｎ型のドリフ
ト電路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部
２０におけるｎ− 型領域２０ａとｐ− 型領域２０
ｂ、及びｎ型低抵抗囲繞領域２４を同時に形成する。こ
れらの縦形領域は拡散単位領域の相互連結で形成さたも
のであるから、熱拡散が十分であればｐｎ接合は略平坦
面として観察できるが、拡散中心を最大濃度部とする濃
度分布を呈している。ｐｎ接合は平坦面である必要もな
いことから、耐圧構造部２０における並列ｐｎ構造では
ｐｎ接合の面積を高めて空乏化を旺盛にする意味におい
ては、ｐｎ接合面が蛇行状態の場合や、拡散単位領域相
互が非連結状態の場合の方がむしろ高耐圧を得ることが
できる。
【００５５】この後、４層目のエピタキシャル成長層３
０の表面に通常のプロセスによりｐベース領域１３ａ等
の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完
成する。このように、各エピタキシャル成長層３０に仕
込んだ不純物を最後に熱拡散させて拡散単位領域を相互
連結する並列ｐｎ構造やｎ型低抵抗囲繞領域２４の形成
方法は、掘り込んだトレンチ内にエピタキシャル成長層
を形成する製法に比し頗る製造容易となる。
【００５６】ここで例えば、耐圧600ＶクラスのＭＯＳ
ＦＥＴの場合、各部の基準的な寸法及び不純物濃度は次
のような値にとる。ｎ＋ ドレイン層１１は、比抵抗が
0.01Ωcm、厚さが350μm、ドリフト電路領域２２ａ及び
仕切領域２２ｂは、不純物濃度が２×10１５cm−３、厚
さ（層長）が50μm、幅（層厚）が５μm、耐圧構造部２
０の第２の並列ｐｎ構造は、不純物濃度が５×10１４cm
−３、イオン注入面積（窓寸法）はドリフト部２２のイ
オン注入面積の１／４である。
【００５７】図３は並列ｐｎ構造の不純物濃度を変えて
ＭＯＳＦＥＴの耐圧をシュミレーションした結果を示
し、耐圧（ＶDSS）の並列ｐｎ構造における不純物濃度
依存性を示す特性図である。横軸は並列ｐｎ構造のホウ
素濃度に対する燐濃度の割合（100％でホウ素と燐の濃
度が等しく、それ以上では燐の濃度が高く、それ以下で
はホウ素の濃度が高い）、縦軸は耐圧（ＶDSS）であ
る。
【００５８】例えば、ドリフト部２２の並列ｐｎ構造と
耐圧構造部２０の並列ｐｎ構造のホウ素濃度が共に２×
10１５cm−３の場合、燐濃度も２×10１５cm−３である
ときは、耐圧約880Ｖを得ることができるが、実施例１
の製造方法を採用する場合、拡散中心を最大濃度部とす
る濃度分布を呈し、不純物濃度にはバラツキが生じるこ
とから、ホウ素濃度に対する燐濃度の比が70％〜130％
では、耐圧が約400Ｖも変化する。一方、ホウ素濃度を
低くして５×10１４cm−３とするときは、耐圧が略同じ
で約880Ｖを得ることができ、またホウ素濃度に対する
燐濃度の比が70％〜130％では、耐圧の変化が20Ｖ程度
に過ぎない。燐濃度とホウ素濃度が同一の理想的状態で
は、耐圧の不純物濃度依存性は認められないものの、耐
圧は異なる導電型不純物の濃度比に依存し、不純物濃度
が低濃度となる程、耐圧変化の濃度比依存性が小さくな
る。ホウ素濃度が２×10１５cm−３の場合も５×10１４
cm− ３の場合も、耐圧（約880Ｖ）が変わらないことか
らみて、耐圧構造部２０の並列ｐｎ構造では耐圧が十分
確保されており、ドリフト部２２の並列ｐｎ構造での耐
圧（約880Ｖ）よりも高耐圧であって、素子耐圧はドリ
フト部２２の並列ｐｎ構造の耐圧に依存している。ｐベ
ース領域１３ａのウェル底面からｎ＋ ドレイン層１１
に到達する直線状の電気力線の長さに比し、ｐベース領
域１３ａのウェル側面からｎ＋ ドレイン層１１に到達
する曲線状の電気力線の方が長い分だけ、同一ピッチ・
同一不純物濃度の並列ｐｎ構造でも、耐圧構造部の並列
ｐｎ構造の空乏電界強度の方が低くなるからであろう。
従って、ドリフト部２２が並列ｐｎ構造の場合も耐圧構
造部２０を並列ｐｎ構造として形成すると、耐圧構造部
２０の耐圧がドリフト部２２の耐圧よりも大きくなるた
め、ドリフト部２２の並列ｐｎ構造の最適化が容易とな
り、超接合半導体素子の設計自由度が高まり、実用化で
きる。
【００５９】〔実施例２〕図４（ａ）は本発明の実施例
２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す部分平面図、図４（ｂ）は図４（ａ）中の
Ａ−Ａ′線に沿って切断した状態を示す断面図である。
なお、図４（ａ）ではドリフト部の１／４を斜線部分で
表してある。また図４において図１に示す部分と同一部
分には同一参照符号を付し、その説明は省略する。
【００６０】本例の実施例１との構造上の違いは、耐圧
構造部１２０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２
がドリフト部２２の並列ｐｎ構造のｐｎ繰り返しピッチ
Ｐ１に比し広くなっている点にある。かかる場合でも、
耐圧構造部１２０の並列ｐｎ構造の不純物濃度はドリフ
ト部２２の並列ｐｎ構造の不純物濃度に比し小さいの
で、耐圧構造部１２０の並列ｐｎ構造の耐圧はドレイン
部２２の並列ｐｎ構造の耐圧よりも大きくなり、素子耐
圧を耐圧構造部の耐圧で決めることができる。
【００６１】次に、上記実施例２の製造方法を説明す
る。まず、図５（ａ）に示す如く、ｎ ＋ ドレイン層１
１となるべきｎ型の低抵抗半導体基体の上に第１層目の
ｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００６２】次いで、フォトリソグラフィーによりドリ
フト部２２，耐圧構造部１２０及びｎ型低抵抗囲繞領域
２４となるべき範囲に不純物導入窓３２ａ，３２ｂ，３
２ｃの開けられたレジストマスク３２を形成する。ここ
で、ドリフト部２２となるべき範囲の不純物導入窓３２
ａの窓ピッチに比し、耐圧構造部１２０となるべき範囲
の不純物導入窓３２ｂの窓ピッチは幅広とする。
【００６３】次いで、イオン注入法によりｎ型の不純物
である燐イオン３３を注入して不純物導入窓３２ａ、３
２ｂ，３２ｃ直下のエピタキシャル成長層３０内に燐原
子３４を導入する。ここで、導入された燐原子３４の最
大濃度点（拡散中心）はエピタキシャル成長層３０の表
面より平均飛程の深さにある。
【００６４】次いで、レジストマスク３２を除去した
後、図５（ｂ）に示す如く、ドリフト部２２及び耐圧構
造部１２０となるべき範囲で不純物導入窓３２ａ，３２
ｂの中間位置に不純物導入窓３７ａ，３７ｂの開けられ
たレジストマスク３７を形成する。ここでも、ドリフト
部２２となるべき範囲の不純物導入窓３７ａの窓ピッチ
に比し、素子外周部１２０となるべき範囲の不純物導入
窓３７ｂの窓ピッチは幅広とする。
【００６５】次いで、イオン注入法によりｐ型の不純物
であるホウ素イオン３５を注入して不純物導入窓３７
ａ、３７ｂ直下のエピタキシャル成長層３０内にホウ素
原子３６を導入する。ここで、導入されたホウ素原子３
６の最大濃度点（拡散中心）はエピタキシャル成長層３
０の表面より平均飛程の深さにある。なお、図５（ａ）
の燐導入工程と図５（ｂ）のホウ素導入工程とはどちら
を先に施しても良い。
【００６６】そして、要求される耐圧クラスに応じ、上
記のエピタキシャル成長工程と選択的不純物導入工程と
を交互に繰り返す（図５（ｃ））。各選択的イオン注入
工程のための不純物導入窓の位置は前回の不純物導入窓
の位置に合わせる。本例では、都合３回繰り返して、エ
ピタキシャル成長層３０、３０、３０を積層した後、上
方拡散のための４層目のエピタキシャル成長層３０を積
層する。各エピタキシャル成長層３０の層厚は等しくす
ることが望ましい。
【００６７】しかる後、図５（ｄ）に示す如く、熱処理
によって各エピタキシャル成長層３１に導入されて仕込
まれた燐原子３４とホウ素原子３６とを同時に一斉熱拡
散させて、各拡散中心から拡散する拡散単位領域を上下
相互に連結させ、ドリフト部２２におけるｎ型のドリフ
ト電路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部
１２０におけるｎ− 領域２０ａとｐ− 領域２０ｂ、
及びｎ型低抵抗囲繞領域２４を同時に形成する。これら
の縦形領域は拡散単位領域の相互連結で形成さたもので
あるから、熱拡散が十分であればｐｎ接合は略平坦面と
して観察できるが、拡散中心を最大濃度部とする濃度分
布を呈している。ｐｎ接合は平坦面である必要もないこ
とから、耐圧構造部の並列ｐｎ構造ではｐｎ接合の面積
を高めて空乏化を旺盛にする意味においては、ｐｎ接合
が蛇行状態の場合や、拡散単位領域相互が非連結状態の
場合の方がむしろ高耐圧を得ることができる。
【００６８】この後、４層目のエピタキシャル成長層３
０の表面に通常のプロセスによりｐベース領域１３ａ等
の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完
成する。このように、各エピタキシャル成長層３０に仕
込んだ不純物を最後に熱拡散させて拡散単位領域を相互
連結する並列ｐｎ構造やｎ型低抵抗囲繞領域２４の形成
方法は、トレンチなどを形成して製造する場合に比し頗
る製造容易となる。
【００６９】〔実施例３〕図６は本発明の実施例３に係
る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部
を示す部分平面図、図７は図６中のＡ−Ａ′線に沿って
切断した状態を示す断面図である。なお、図６ではドリ
フト部の１／の部分で示してある。また図６において図
１に示す部分と同一部分には同一参照符号を付し、その
説明は省略する。
【００７０】本例の実施例１との構造上の違いは、耐圧
構造部部２２０の並列ｐｎ構造２２０のｐｎ繰り返しピ
ッチＰ２がドリフト部２２の並列ｐｎ構造の繰り返しピ
ッチＰ１に比し狭くなっており、また耐圧構造部２２０
の並列ｐｎ構造の不純物濃度がドリフト部２２の並列ｐ
ｎ構造の不純物濃度と同じである点と、ｎ型低抵抗囲繞
領域２４の周縁電極２５が被着されていない点と、ｐベ
ース領域１３ａの不純物濃度がｐ＋ ではなく、それよ
り低いｐであって、代わりにｐ＋ コンタクト領域２６
が形成されている点である。
【００７１】ドリフト部２２の並列ｐｎ構造と耐圧構造
部２２０の並列ｐｎ構造とが不純物濃度が同じでｐｎ繰
り返しピッチも同じ場合、耐圧構造部２２０の並列ｐｎ
構造のうちｐｎ繰り返し端面２０Ａがｐベース領域１３
ａに接続したｐ領域２０ｂａは、５０Ｖ前後のドレイン
−ソース間電圧で空乏層がドリフト部２２からＹ方向に
拡張して空乏化し、高抵抗層として機能するので耐圧を
保持できるが、ドリフト部２２の並列ｐｎ構造と横並び
であってｐベース領域１３ａに接続していないｐ領域２
０ｂｂは浮遊状態であるため、この部分のｐ領域２０ｂ
ｂはガードリングの機能しか持たず、表面電界を緩和す
るものの、空乏層が十分に拡がる前に臨界電界に達して
しまい、高耐圧を得ることが困難である。
【００７２】ところが、本例のように、ドリフト部２２
の並列ｐｎ構造と耐圧構造部２２０の並列ｐｎ構造の不
純物濃度が同じでも、耐圧構造部２２０の並列ｐｎ構造
のｐｎ繰り返しピッチＰ２がドリフト部２２の並列ｐｎ
構造のｐｎ繰り返しピッチＰ１よりも狭い場合、第２の
並列ｐｎ構造は第１の並列ｐｎ構造に比較して単位長さ
当たりの空乏領域が多く、しかも正味の不純物濃度が低
くなるため、Ｘ方向に空乏層が拡がり易くなるので、高
耐圧化が可能となる。勿論、耐圧構造部２２０の並列ｐ
ｎ構造の不純物濃度が低い程、拡散電位による空乏層幅
は広くなり、正味の不純物濃度が減るので一層高耐圧化
し易い。このように、耐圧構造部２２０の並列ｐｎ構造
のｐｎ繰り返しピッチＰ２をドリフト部２２の並列ｐｎ
構造のｐｎ繰り返しピッチＰ１よりも狭くするには、図
５に示す不純物導入窓３２ｂ，３７ｂの窓ピッチを不純
物導入窓３２ａ，３７ａの窓ピッチよりも狭くすれば良
い。
【００７３】ここで、耐圧構造部２２０のｎ領域２０ａ
の不純物濃度をNa，ｐ領域２０ｂの不純物濃度をNd，真
性半導体のキャリア濃度をni，電子の電荷をｑ、半導体
の誘電率をεs、ボルツマン係数をｋ、絶対温度をＴと
すると、第２の並列ｐｎ構造２２０の拡散電位による空
乏層幅ｗはおよそ次式で与えられる。
【００７４】
【数１】 このＷにより耐圧構造部２２０の並列ｐｎ構造のｎ領域
２０ａとｐ領域２０ｂの領域幅の和が小さくなると、耐
圧構造部２２０の並列ｐｎ構造の全域が空乏層となるた
め、ｐ型、ｎ型の不純物を多く含むにも拘わらず、耐圧
構造部２２０の並列ｐｎ構造２２０は高抵抗層として作
用することになる。なお、この効果は耐圧構造部２２０
以外の不活性領域においても同様に得られる。
【００７５】本例では、ｐ＋ コンタクト領域２６を介
してソース電極１７に導電接続したｐベース領域１３ａ
となっているため、ラッチアップの防止に役立つ。ま
た、図１に示すような周縁電極２５がｎ型低抵抗囲繞領
域２４に被着していないが、ｎ型低抵抗囲繞領域２４自
身はｎ＋のドレイン層１１に接続しているため、その全
域がドレイン電位を保持される。
【００７６】〔実施例４〕図８は本発明の実施例４に係
る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造部
を示す部分平面図、図９は図８中のＢ−Ｂ′線に沿って
切断した状態を示す断面図である。なお、図８ではドリ
フト部の１／４の部分で示してある。また図８及び９に
おいて図６及び７に示す部分と同一部分には同一参照符
号を付し、その説明は省略する。
【００７７】本例と図６及び７に示す実施例３との構造
上の違いは、実施例３では、耐圧構造部３２０の並列ｐ
ｎ構造がドリフト部２２の並列ｐｎ構造に対し層面が略
平行した配置となっているのに対し、本例では、耐圧構
造部３２０の並列ｐｎ構造がドリフト部２２の並列ｐｎ
構造に対し層面が略直交した配置となっている点であ
る。耐圧構造部３２０の並列ｐｎ構造のｐｎ繰り返し端
面２０Ａとドリフト部２２の並列ｐｎ構造の最外側の仕
切領域２２ｂｂの層面（ｐベース領域１３ａの端面）と
が接続すると共に、ドリフト部２２の並列ｐｎ構造のｐ
ｎ繰り返し端面２２Ａと耐圧構造部３２０の並列ｐｎ構
造の内側に位置するｎ型領域２０ａａの層面とが接続し
ている。斯かる配置でも、耐圧構造部３２０の第２の並
列ｐｎ構造の繰り返しピッチＰ２がドリフト部２２の第
１の並列ｐｎ構造の繰り返しピッチＰ１に比し狭くなっ
ているため、実施例３と同様な効果が得られる。
【００７８】〔実施例５〕図１０は本発明の実施例５に
係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造
部を示す断面図である。なお、図１０において図７に示
す部分と同一部分には同一参照符号を付し、その説明は
省略する。
【００７９】本例の耐圧構造部４２０の並列ｐｎ構造の
縦形ｎ型領域４２０ａ及び縦形ｐ型領域４２０ｂは縦形
層状であるが、そのｐｎ接合は波形状（蛇行形状）とな
っている。また、ｎ型低抵抗囲繞領域４２４も内側面が
波形状を呈している。後述するように、このような形態
の縦形ｎ型領域４２０ａ及び縦形ｐ型領域４２０ｂは基
板の厚さ方向に離散的な複数の拡散中心から拡散した拡
散単位領域を上下に連結して得ることができる。今まで
の実施例のように、耐圧構造部４２０の縦形の第２の並
列ｐｎ構造を形成する縦形ｎ型領域２０ａ及び縦形ｐ型
領域２０ｂのｐｎ接合が平坦面となるように構成しても
良いが、耐圧構造部４２０は電流路ではなく、オフ状態
で空乏化する領域に過ぎないため、波面状のｐｎ接合を
持たせることにより、耐圧構造部４２０内のｐｎ接合面
積を豊富化でき、単位体積当たりのｐｎ接合の面積比率
が大きくなるから、耐圧構造部４２０の全域が均等且つ
稠密に空乏化し易くなるので、高耐圧を得ることができ
る。しかも、実施例１乃至４の製造プロセスに較べ、何
ら工数の追加を招かずに済む。
【００８０】次に、上記実施例５の製造方法を説明す
る。まず、図１１（ａ）に示す如く、ｎ＋＋ドレイン層
１１となるべきｎ型の低抵抗半導体基体の上に第１層目
のｎ型高抵抗のエピタキシャル成長層３０を積層する。
【００８１】次いで、図１１（ｂ）に示す如く、イオン
注入法によりエピタキシャル成長層３０の全表面にｎ型
の不純物である燐イオン３３を注入して燐原子３４を導
入する。次いで、図１１（ｃ）に示す如く、フォトリソ
グラフィーによりドリフト部２２，耐圧構造部４２０と
なるべき範囲に不純物導入窓３２ａ，３２ｂの開けられ
たレジストマスク３２を形成する。ここで、ドリフト部
２２となるべき範囲の不純物導入窓３２ａの窓寸法と繰
り返しピッチに比し、耐圧構造部部４２０となるべき範
囲の不純物導入窓３２ｂの窓寸法と繰り返しピッチは狭
くする。次いで、イオン注入法によりｐ型の不純物であ
るホウ素イオン３５を注入して不純物導入窓３２ａ、３
２ｂ直下のエピタキシャル成長層３０内にホウ素原子３
６を導入する。
【００８２】そして、要求される耐圧クラスに応じ、上
記のエピタキシャル成長工程（図１１（ａ））と、全面
的ｎ型不純物導入工程（図１１（ｂ））及び選択的ｐ型
不純物導入工程（図１１（ｃ））と、を交互に繰り返す
（図１２（ｄ））。全面的ｎ型不純物導入工程と選択的
ｐ型不純物導入工程とはどちらを先に施しても良い。各
選択的イオン注入工程のための不純物導入窓の位置は前
回の不純物導入窓の位置に合わせる。本例では、都合３
回繰り返して、エピタキシャル成長層３０、３０、３０
を積層した後、上方拡散のための４層目のエピタキシャ
ル成長層３０を積層する。各エピタキシャル成長層３０
の層厚は等しくすることが望ましい。
【００８３】しかる後、図１２（ｅ）に示す如く、熱処
理によって各エピタキシャル成長層３０に導入されて仕
込まれた燐原子３４とホウ素原子３６とを同時に一斉熱
拡散させる。全面導入された燐原子３４は全域的に拡散
するが、選択的に導入されたホウ素原子３６は各拡散中
心から拡散し、拡散単位領域が上下相互に連結する。こ
れによって、ドリフト部２２におけるｎ型のドリフト電
路領域２２ａとｐ型の仕切領域２２ｂ、耐圧構造部４２
０におけるｎ型領域４２０ａ、ｐ型領域４２０ｂ、及び
ｎ型低抵抗囲繞領域４２４が同時に形成される。これら
の縦形領域は拡散単位領域の相互連結で形成さたもので
あるから、不純物導入窓３２ａの窓寸法が広く、不純物
導入量が十分のドリフト部２２ではｐｎ接合面が平坦面
となっているが、外周領域の第２の並列ｐｎ構造４２０
では不純物導入窓３２ｂの窓寸法が小さいために、ｐｎ
接合が波形状を呈し、拡散中心を最大濃度部とする濃度
分布を有している。例えば、ドリフト部２２の並列ｐｎ
構造のピッチＰ１を16μmで、耐圧構造部の並列ｐｎ構
造のピッチＰ２を８μmで構成する場合、燐の不純物導
窓３２ａの窓寸法及び窓ピッチはそれぞれ４μm、16μm
とし、耐圧構造部の並列ｐｎ構造の窓寸法及び窓間隔は
それぞれ２μm、８μmとすれば良い。但し、燐３４とホ
ウ素３６のドーズ量をそれぞれ0.5×10１３cm−２、2.0
×10１３cm− ２とした場合である。
【００８４】この後、４層目のエピタキシャル成長層３
０の表面に通常のプロセスによりｐベース領域１３ａ等
の素子活性領域を形成し、２重拡散型ＭＯＳＦＥＴを完
成する。本例においても、各エピタキシャル成長層３０
に仕込んだ不純物を最後に熱拡散させて拡散単位領域を
相互連結する並列ｐｎ構造やｎ型低抵抗囲繞領域の形成
方法は、トレンチなどを形成して製造する場合に比し頗
る製造容易となる。
【００８５】〔実施例６〕図１３は本発明の実施例６に
係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造
部を示す断面図である。なお、図１３において図７に示
す部分と同一部分には同一参照符号を付し、その説明は
省略する。
【００８６】本例における耐圧構造部５２０の並列ｐｎ
構造のｐ型領域５２０ｂは層状に連続しておらず、縦方
向離散的に縦列した複数の拡散単位領域が非連続となっ
た分散構造である。そのため、ｎ型領域５２０ａは縦方
向のみならず横方向にも連続しており、立体格子状を形
成している。このような形態の耐圧構造部５２０の並列
ｐｎ構造では、ｐｎ接合が波形を呈している図１０に示
す並列ｐｎ構造に較べ、ｐ型領域５２０ｂの非連結部分
におけるｐｎ接合面の分だけ、接合面積が多くなってい
るため、高耐圧化を図ることができる。
【００８７】この耐圧構造部５２０の並列ｐｎ構造を形
成する場合は、図１１に示す不純物導入窓３２ｂの窓寸
法を更に狭くすれば良い。ホウ素原子の拡散単位領域の
拡散長さが拡散中心間距離に比して短いので、非連続と
なる。
【００８８】〔実施例７〕図１４は本発明の実施例７に
係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造
部を示す断面図である。なお、図１４において図７に示
す部分と同一部分には同一参照符号を付し、その説明は
省略する。
【００８９】本例においては、図１３に示す実施例６に
おける耐圧構造部５２０の並列ｐｎ構造の形態とは逆
に、耐圧構造部６２０の並列ｐｎ構造のｎ型領域５２０
ａは層状に連続しておらず、縦方向離散的に縦列した複
数の拡散単位領域が非連続となった分散構造である。そ
のため、ｐ型領域６２０ｂは縦方向のみならず横方向に
も連続しており、立体格子状を形成している。このよう
な形態の耐圧構造部６２０の並列ｐｎ構造でもまた、ｐ
ｎ接合が波形を呈している図１０に示す並列ｐｎ構造に
較べ、ｎ型領域６２０ａの非連結部分におけるｐｎ接合
面の分だけ、接合面積が多くなっているため、高耐圧化
を図ることができる。
【００９０】そして、この耐圧構造部６２０の並列ｐｎ
構造を形成する場合は、図１１に示す不純物導入窓３２
ｂの窓寸法を逆に広くすれば良い。ホウ素原子の拡散単
位領域の拡散長さが拡散中心間距離に比して長いので、
ｐ型領域６２０ｂが横方向も連続し、ｎ型領域６２０ａ
が非連続となる。
【００９１】〔実施例８〕図１５は本発明の実施例８に
係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造
部を示す断面図である。なお、図１５において図７に示
す部分と同一部分には同一参照符号を付し、その説明は
省略する。
【００９２】本例の耐圧構造部の並列ｐｎ構造は、基板
の主面に平行又は傾斜した横形ｎ型領域７２０ａと基板
の主面に平行又は傾斜した横形ｐ型領域７２０ｂとを接
合して成る横形構造である。ここでも、耐圧構造部７２
０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２はドリフト
部２２の第１の並列ｐｎ構造のｐｎ繰り返しピッチＰ１
よりも小さい。各横形ｐ型領域７２０ｂはｐベース領域
１３ａ又はドリフト部２２の最外のｐ型仕切領域２２ｂ
ｂを介してソース電極１７に電気的に接続していると共
に、横形ｎ型領域７２０ａはｎ型低抵抗囲繞領域２４及
びｎ＋ドレイン層１１を介してドレイン電極１８に確実
に電気的に接続している。このため、オフ状態では耐圧
構造部７２０の並列ｐｎ構造の各ｐｎ接合から上下双方
に空乏層が拡張し、耐圧構造部７２０の全域が空乏化す
るので、高耐圧が得られる。
【００９３】このような横形の並列ｐｎ構造は、積み増
しするエピタキシャル成長層のうち、素子外周部７２０
となるべき範囲に全面的又は選択的なイオン注入で不純
物を導入するが、不純物の導電型をエピタキシャル成長
層毎に交互に逆にし、最後に熱拡散で横形ｎ型領域７２
０ａと横形ｐ型領域７２０ｂを形成する。第２の並列ｐ
ｎ構造の不純物濃度は低濃度の方が良いため、低抵抗の
ｎ型エピタキシャル成長層を形成する際は、ｎ型のイオ
ン注入による不純物濃度制御を省略できる。勿論、第２
の並列ｐｎ構造のｐｎ接合は平坦面に限らず、波形状や
非連続状でも構わない。ただ、ｐｎ繰り返しの空間周波
数はエピタキシャル成長層の積み増数の半数に相当する
から、工数の増大を招き、また、ドレイン部２２の形成
プロセスをそのまま援用し難いという難点がある。な
お、横形の並列ｐｎ構造は立体格子構造でも網目構造で
も構わない。また、ｐｎ接合面は波形状でも構わない。
【００９４】〔実施例９〕図１６は本発明の実施例９に
係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧構造
部を示す平面図である。なお、図１６において図６に示
す部分と同一部分には同一参照符号を付し、その説明は
省略する。
【００９５】図１６において、耐圧構造部８２０の内部
構造は図示されていないが、図１３や図１４に示す不連
続状の各ｎ領域及びｐ領域の大きさを極限移行して微小
にした集合領域に相当しており、ｐ型不純物とｎ型不純
物との双方を全域にドープしてキャリア濃度が略零又は
零に近似できる高抵抗領域（ｉ層：真性半導体）であ
る。ｐ型不純物とｎ型不純物が同じ領域におよそ同量含
まれている場合、これらｐ型不純物、ｎ型不純物は互い
に補償するため、高抵抗領域として作用する。また、互
いに非常に接近している異なる領域においても、およそ
同量の不純物が含まれていれば、互いに補償し合うた
め、高抵抗領域として機能する。このような高抵抗領域
の抵抗率は単一導電型の低濃度領域の抵抗率より高く、
望ましくは２倍以上とする。このような高抵抗領域は微
視的にはｐｎ接合で埋め尽くされているものであるか
ら、微視的なｐｎ混在構造と見なすことができる。この
ため、単位体積当たりのｐｎ接合の面積比率は激増し、
高耐圧化が得られる。
【００９６】高抵抗領域の耐圧構造部８２０を形成する
方法は、積み増しするエピタキシャル成長層のうち耐圧
構造部となるべき範囲に、そのエピタキシャル成長層の
不純物濃度を補償する程度の逆導電型不純物を全面的に
イオン注入する工程を繰り返し、最後に拡散させるもの
である。また、ｎ型とｐ型の不純物がおよそ同量となる
ようなエピタキシャル成長工程を行っても良い。
【００９７】〔実施例１０〕図１７は本発明の実施例１
０に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す平面図である。なお、図１７において図６
に示す部分と同一部分には同一参照符号を付し、その説
明は省略する。
【００９８】本例のドリフト部１２２の並列ｐｎ構造
は、基板の厚さ方向に配向する断面円形の柱状ｐ型仕切
領域１２２ｂをｎ型電路領域１２２ａが取り囲む構造と
なっている。複数の離散的な柱状ｐ型仕切領域１２２ｂ
は平面視で立体三方格子を形成しているが、立体四方格
子等でも構わない。ドリフト部１２２ではｎ型電路領域
１２２ａの総断面積がｐ型仕切領域１２２ｂの総断面積
よりも大きいが、ｎ型電路領域１２２ａとｐ型仕切領域
１２２ｂとの総不純物濃度がおよそ同等であれば逆の場
合でも構わない。柱状のｎ型電路領域１２２ａをｐ型仕
切領域１２２ｂが取り囲むような構造としても差支えな
い。
【００９９】一方、耐圧構造部９２０の並列ｐｎ構造
も、基板の厚さ方向に配向する断面円形の柱状ｐ型領域
９２０ｂをｎ型領域９２０ａが取り囲む構造となってい
る。勿論、その逆でも構わない。ｐ型領域９２０ｂの断
面積はｐ型仕切領域の断面積よりも小さい。そして、耐
圧構造部９２０の並列ｐｎ構造のｐｎ繰り返しピッチｐ
２は、ドレイン部１２２の並列ｐｎ構造の繰り返しピッ
チｐ１よりも狭くなっている。図６に示す素耐圧構造部
のｎ型領域及びｐ型領域はプレート状であるが、本例の
にように柱状ｐ型領域９２０ｂを形成すると、ｐｎ接合
面の面積が約２倍以上増えるため、高耐圧化が更に高ま
る。
【０１００】〔実施例１１〕図１８は本発明の実施例１
１に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す平面図、図１９は図１８中のＡ−Ａ′線に
沿って切断した状態を示す断面図、図２０は図１８中の
Ｂ−Ｂ′線に沿って切断した状態を示す断面図である。
なお、なお、図１８ではドリフト部の１／４を斜線部分
で示してある。また、図１８乃至２０において図６及び
７に示す部分と同一部分には同一参照符号を付し、その
説明は省略する。
【０１０１】本例のドリフト部１２２の並列ｐｎ構造の
ｐｎ繰り返しピッチ及Ｐ１び不純物濃度は耐圧構造部２
０の並列ｐｎ構造のｐｎ繰り返しピッチＰ２及び不純物
濃度と同じであるが、耐圧構造部２０の表面側にはドリ
フト部１２２を取り囲むように多重のｐ型均圧リング２
０ｃが巡らされている。このｐ型均圧リング２０ｃは耐
圧構造部２０の並列ｐｎ構造の多数のｐ型領域２０ｂを
電気的に接続するものである。そして、このｐ型均圧リ
ング２０ｃの不純物濃度はｐ型領域２０ｂの不純物濃度
よりも高い。
【０１０２】ゲートをソースにショートし、ドレイン電
位を正に高めていくと、ドリフト１２２の並列ｐｎ構造
は完全に空乏化し、ドリフト部１２２から耐圧構造部２
０へと空乏層が拡張する。ここで、ｐ型均圧リング２０
ｃがない場合、耐圧構造部２０の並列ｐｎ構造のうち、
一端がｐベース領域１３ａに直接接続しているｐ型領域
２０ｂｂではＹ方向に空乏層が拡張するものの、一端が
ｐベース領域１３ａに直接接続していないｐ型領域２０
ｂａは浮遊状態でガードリングとしてのみ機能するため
に、空乏層のＸ方向への拡張が弱く、臨界電界に達し易
い。
【０１０３】ところが、本例では、一端がｐベース領域
１３ａに直接接続していないｐ型領域２０ｂａはｐ型均
圧リング２０ｃを介して一端がｐベース領域１３ａに直
接接続しているｐ型領域２０ｂｂに電気的に接続されて
いるため、ｐ型領域２０ｂａの浮遊状態が解消し、ｐ型
領域２０ｂａはソース電位側に固定されるので、ｐ型領
域２０ｂａのｐｎ接合も確実に逆バイアスになり、空乏
層がＸ方向へ拡張する。従って、高耐圧化を図ることが
できる。なお、図１９及び２０中の破線は空乏層端の拡
がりを示す。また、ｐ型均圧リング２０ｃによる耐圧構
造は並列ｐｎ構造の幅に関係なく設計できるので、高耐
圧化と共に低抵抗化が可能である。多重のｐ型均圧リン
グ２０ｃは離散的に巡らしてあるが、リング幅を広くし
て１環でも良い。
【０１０４】本例ではまた、ｐ型均圧リング２０ｃの不
純物濃度がｐ型領域２０ｂの不純物濃度よりも高くなっ
ているため、ｐ型領域２０ｂの空乏化と共に、ｐ型均圧
リング２０ｃも空乏化して均圧リングとして作用しなく
なるということはない。
【０１０５】〔実施例１２〕図２１は本発明の実施例１
２に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す平面図、図２２は図２１中のＣ−Ｃ′に沿
って切断した断面図である。なお、図２１ではドリフト
部の１／４を斜線部分で示してある。また、図２１及び
２２において図１８及び１９に示す部分と同一部分には
同一参照符号を付し、その説明は省略する。
【０１０６】本例では、耐圧構造部２０の並列ｐｎ構造
の最外周部はｎ型低抵抗囲繞領域２４となっており、こ
のｎ型低抵抗囲繞領域２４の表面側にはｎ型高濃度のチ
ャネルストッパー２４ａが形成されている。ｎ型低抵抗
囲繞領域２４により、耐圧構造部２０の繰り返し端面が
覆われているため、漏れ電流を抑制することができる。
また、ｎ型低抵抗囲繞領域２４がドレイン電位に固定さ
れることから、耐圧構造部２０の幅寸法を短くすること
ができ、且つ、素子の耐圧を安定させることができる。
ｎ型低抵抗囲繞領域２４の幅はｎ型ドリフト電路領域２
２ａの幅、若しくはｐ型仕切領域２２ｂの間隔よりも大
きくすることが望ましく、２倍以上が望ましい。
【０１０７】なお、本例でも、ｐ型均圧リング２０ｃの
不純物濃度がｐ型領域２０ｂの不純物濃度よりも高くな
っているため、ｐ型領域２０ｂの空乏化と共に、ｐ型均
圧リング２０ｃも空乏化して均圧リングとして作用しな
くなるということはない。
【０１０８】〔実施例１３〕図２３は本発明の実施例１
３に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す平面図である。なお、図２３ではドリフト
部の１／４を斜線部分で示してある。また、図２３にお
いて図２１に示す部分と同一部分には同一参照符号を付
し、その説明は省略する。
【０１０９】本例の耐圧構造部９２０は図１７に示すよ
うな並列ｐｎ構造となっている。この並列ｐｎ構造は、
基板の厚さ方向に配向する断面円形の柱状ｐ型領域９２
０ｂをｎ型領域９２０ａが取り囲む構造となっている。
複数の離散的な柱状ｐ型領域９２０ｂは平面視で三方格
子を形成している。なお、四方格子等でも構わない。そ
して、多重のｐ型均圧リング２０ｃが多数の柱状ｐ型領
域９２０ｂの上端と接続するように巡らされている。こ
のような柱状ｐ型領域９２０ｂを有する第２の並列ｐｎ
構造でも、各柱状ｐ型領域９２０ｂはｐベース領域には
直接接続されていないものの、ｐ型均圧リング２０ｃを
介してソース電位側に固定されているので、Ｘ方向及び
Ｙ方向に空乏層が拡がるため、高耐圧を得ることができ
る。
【０１１０】なお、本例でも、ｐ型均圧リング２０ｃの
不純物濃度がｐ型領域９２０ｂの不純物濃度よりも高く
なっているため、ｐ型領域９２０ｂの空乏化と共に、ｐ
型均圧リング２０ｃも空乏化して均圧リングとして作用
しなくなるということはない。
【０１１１】〔実施例１４〕図２４は本発明の実施例１
４に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す平面図である。なお、図２４ではドリフト
部の１／４を斜線部分で示してある。また、図２４にお
いて図２１に示す部分と同一部分には同一参照符号を付
し、その説明は省略する。
【０１１２】本例の耐圧構造部５００の並列ｐｎ構造
は、基板の厚さ方向に配向する断面円形の柱状ｎ型領域
５００ａと基板の厚さ方向に配向する断面円形の柱状ｐ
型領域９２０ｂとが、それらの中間に介在し基板の厚さ
方向に配向する高抵抗領域５００ｃで取り囲まれた構造
となっている。複数の離散的な柱状ｎ型領域５００ａは
平面視で三方格子を形成していると共に、複数の離散的
な柱状ｐ型領域９２０ｂも平面視で三方格子を形成して
いる。四方格子等でも構わない。中間に位置する高抵抗
領域５００ｃは、実施例９における外周領域を埋め尽く
している高抵抗領域と同じように、およそ同量のｐ型不
純物とｎ型不純物との双方をドープしたものに相当して
いる。これらｐ型不純物、ｎ型不純物は互いに補償する
ため、キャリア濃度が略零又は零に近似できる高抵抗領
域として作用する。ｐｎ接合分布の稠密・豊富化により
高耐圧を得ることができる。また、このような柱状ｐ型
領域５００ｂ及び柱状ｎ型領域５００ａを有する第２の
並列ｐｎ構造でも、各柱状ｐ型領域５００ｂはｐベース
領域には直接接続されていないものの、ｐ型均圧リング
２０ｃを介してソース電位側に固定されているので、Ｘ
方向及びＹ方向に空乏層が均等に拡がるため、高耐圧を
得ることができる。
【０１１３】なお、本例でも、ｐ型均圧リング２０ｃの
不純物濃度がｐ型領域５００ｂの不純物濃度よりも高く
なっているため、ｐ型領域５００の空乏化と共に、ｐ型
均圧リング２０ｃも空乏化して均圧リングとして作用し
なくなるということはない。また、ｐ型均圧リング２０
ｃの表面は酸化膜２３で覆われているが、ｐ型均圧リン
グ２０ｃに接続してフィールドプレートを形成しても良
い。
【０１１４】〔実施例１５〕図２５は本発明の実施例１
５に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す平面図である。なお、図２５ではドリフト
部の１／４を斜線部分で示してある。また、図２５にお
いて図６に示す部分と同一部分には同一参照符号を付
し、その説明は省略する。
【０１１５】本例の耐圧構造部を形成する並列ｐｎ構造
は、ドリフト部２２の並列ｐｎ構造の層面に対し層面が
略平行して成る第１の並列ｐｎ構造２２０Ａと、ドリフ
ト部２２の並列ｐｎ構造の層面に対し層面が略直交して
成る第２の並列ｐｎ構造２２０Ｂとを併有するものであ
る。第１の並列ｐｎ構造２２０Ａのｐｎ繰り返し端面２
０Ａがドリフト部２２の並列ｐｎ構造のｐｎ繰り返し端
部２２Ａと接続していると共に、第２の並列ｐｎ構造２
２０Ｂのうち一部分２２０ｂのｐｎ繰り返し端面２０Ｂ
ｂがドリフト部２２の並列ｐｎ構造の最外側に位置する
仕切領域２２ｂｂと接続している。そして、第２の並列
ｐｎ構造２２０Ｂのうち他の部分２２０ｃのｐｎ繰り返
し端面２０Ｂｃが第１の並列ｐｎ構造２２０Ａの側端寄
りに位置するｐ型領域２０ｂｂに接続している。
【０１１６】図６に示す耐圧構造部は単一の並列ｐｎ構
造であるため、本例の第２の並列ｐｎ構造２２０Ｂに相
当する部分では、ｐ型領域２０ｂに対してソース電位を
伝達できず、ガードリング機能だけを発揮するものであ
るが、本例では、第２の並列ｐｎ構造２２０Ｂのうち一
部分２２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部
２２の並列ｐｎ構造の最外側に位置する仕切領域２２ｂ
ｂと接続しているため、この一部分２２０ｂに含まれる
ｐ型領域２０ｂのすべてがソース電位の伝達に預かり、
また、第２の並列ｐｎ構造２２０Ｂのうち他の部分２２
０ｃのｐｎ繰り返し端面２０Ｂｃが第１の並列ｐｎ構造
２２０Ａの側端寄りに位置するｐ型領域２０ｂｂに接続
しているため、この他の部分２２０ｃに含まれるｐ型領
域２０ｂのすべてがソース電位の伝達に預かる。従っ
て、耐圧構造部全域を逆バイアス化でき、早期の空乏化
が実現するので、表面に均圧リングを付設しなくても済
む。第１の並列ｐｎ構造２２０Ａのｐ型領域２０ｂｂは
ソース電位伝達手段としても機能している。勿論、本例
の場合でも均圧リングを付設しても構わない。
【０１１７】例えば、６００Ｖ耐圧クラスのＭＯＳＦＥ
Ｔの場合、各部の基準的な寸法及び不純物濃度は次のよ
うな値をとる。ドレイン層１１の比抵抗は0．01Ω・c
m、厚さ350μm、ドリフト領域２２ａ及び仕切領域２２
ｂの不純物濃度は２×１０１５cm−３、厚さ４０μm，
セルピッチ１６μm、耐圧構造部の不純物濃度層５×１
０ １４cm−３、セルピッチ８μmである。なお、最外側
の仕切領域２２ｂｂの層幅は４μｍである。
【０１１８】〔実施例１６〕図２６は本発明の実施例１
６に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す平面図である。なお、図２６ではドリフト
部の１／４を斜線部分で示してある。また、図２６にお
いて図８に示す部分と同一部分には同一参照符号を付
し、その説明は省略する。
【０１１９】本例の耐圧構造部を形成する並列ｐｎ構造
も、ドリフト部２２の並列ｐｎ構造の層面に対し層面が
略直交して成る第１の並列ｐｎ構造３２０Ａと、ドリフ
ト部２２の並列ｐｎ構造の層面に対し層面が略平行して
成る第２の並列ｐｎ構造３２０Ｂとを併有するものであ
る。第１の並列ｐｎ構造３２０Ａのｐｎ繰り返し端面２
０Ａがドリフト部２２の並列ｐｎ構造の最外側に位置す
る仕切領域２２ｂｂと接続していると共に、第２の並列
ｐｎ構造３２０Ｂのうち一部分３２０ｂのｐｎ繰り返し
端面２０Ｂｂがドリフト部２２の並列ｐｎ構造のｐｎ繰
り返し端面２２Ａと接続している。そして、第２の並列
ｐｎ構造３２０Ｂのうち他の部分３２０ｃのｐｎ繰り返
し端面２０Ｂｃが第１の並列ｐｎ構造３２０Ａの側端寄
りに位置するｐ型領域２０ｂｂに接続している。
【０１２０】図８に示す耐圧構造部は単一の並列ｐｎ構
造であるため、本例に第２の並列ｐｎ構造３２０Ｂに相
当する部分では、ｐ型領域２０ｂに対してソース電位が
伝達できず、ガードリング機能だけを発揮するものであ
るが、本例では、第２の並列ｐｎ構造３２０Ｂのうち一
部分３２０ｂのｐｎ繰り返し端面２０Ｂｂがドリフト部
２２の並列ｐｎ構造のｐｎ繰り返し端面２２Ａと接続し
ているため、この一部分３２０ｂに含まれるｐ型領域２
０ｂのすべてがソース電位の伝達に預かり、また、第２
の並列ｐｎ構造３２０Ｂのうち他の部分３２０ｃのｐｎ
繰り返し端面２０Ｂｃが第１の並列ｐｎ構造３２０Ａの
側端寄りに位置するｐ型領域２０ｂｂに接続しているた
め、この他の部分３２０ｃに含まれるｐ型領域２０ｂの
すべてがソース電位の伝達に預かる。従って、耐圧構造
部全域を早期に空乏化でき、表面に均圧リングを付設し
なくても済む。第１の並列ｐｎ構造３２０Ａのｐ型領域
２０ｂｂはソース電位伝達手段としても機能している。
勿論、本例の場合でも均圧リングを付設しても構わな
い。
【０１２１】〔実施例１７〕図２７は本発明の実施例１
７に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す断面図である。図２７において図７に示す
部分と同一部分には同一参照符号を付し、その説明は省
略する。
【０１２２】本例は、図６及び図７に示す実施例３の改
善例である。実施例３では、耐圧構造部２２０のｐｎ並
列構造のｐｎ繰り返しピッチＰ２がドリフト部２２の並
列ｐｎ構造のｐｎ繰り返しピッチＰ１よりも狭くなって
いるため、ドリフト部２２の最外側の仕切領域２２ｂｂ
の層厚に比しこれと接合する耐圧構造部２２０の最内側
のｎ領域２０ａａの層厚の方がいきなり狭いものである
から、両者間のチャージバランスが合致せず、ドリフト
部２２と耐圧構造部２２０との境界での電界強度が高く
なり、高耐圧を保持し難い。
【０１２３】そこで、本例では、耐圧構造部１２０のｐ
ｎ並列構造の各領域２０ａ，２０ｂの層厚はＷ５とする
ものの、ドリフト部２２の並列ｐｎ構造を形成するドリ
フト電路領域２２ａと仕切領域２２ｂの層厚を内側から
外側にかえて漸減（Ｗ１〜Ｗ５）させて、ドリフト部２
２の最外側の仕切領域２２ｂｂの層厚が耐圧構造部１２
０の最内側のｎ型領域２０ａａの層厚Ｗ５と等しくなっ
ている。ｐｎ接合領域の同士の相互に含まれる電荷量を
合わせ込むことができ、チャージバランスが実現され
て、耐圧構造部１２０とドレイン部２２との境界での電
界が緩和されるため、高耐圧を保持できる。
【０１２４】例えば、６００Ｖ耐圧クラスのＭＯＳＦＥ
Ｔの場合、各部の基準的な寸法及び不純物濃度は次のよ
うな値をとる。ドレイン層１１の比抵抗は0．01Ω・c
m、厚さ350μm、ドリフト領域２２ａ及び仕切領域２２
ｂの不純物濃度は２×１０１５cm−３、厚さ４０μm，
層厚Ｗ１＝８μm，層厚Ｗ２＝７μm，層厚Ｗ３＝６μ
m，層厚Ｗ４＝５μm，層厚Ｗ５＝４μmである。製法
上、燐のレジストマスクの窓寸法を、それぞれ４、3.
5、３、2.5、２μmとすれば良い。
【０１２５】なお、ｐｎ並列構造を形成する各領域は層
状に限らず、立体格子状やｐｎ接合面が波形状でも構わ
ない。
【０１２６】〔実施例１８〕図２８は本発明の実施例１
８に係る縦形ＭＯＳＦＥＴにおけるドリフト部及び耐圧
構造部を示す断面図である。図２８において図２７に示
す部分と同一部分には同一参照符号を付し、その説明は
省略する。
【０１２７】図２７に示す構造と異なる点は、ソース電
極１７が耐圧構造部１２０上に酸化膜２３上の一部まで
延び、ドリフト部２２のｐｎ並列構造の各領域２２ａ，
２２ｂの層厚はＷ１とするものの、耐圧構造部１２０の
並列ｐｎ構造を形成する領域２０ａ，２０ｂの層厚をソ
ース電極１７下において内側から外側にかえて漸減（Ｗ
１〜Ｗ５）させて、耐圧構造部１２０の最内側のｎ型領
域２０ａａの層厚がドリフト部２２の最外側の仕切領域
２２ｂｂの層厚と等しくなっている。斯かる構造でも、
図２７に示す実施例１７と同じく、耐圧構造部１２０と
ドリフト部２２との境界での電界が緩和されるため、高
耐圧を保持できる。また、ｐベース１３の横幅を縮小で
きる。
【０１２８】なお、上記各実施例では２重拡散型の縦形
ＭＯＳＦＥＴについて説明したが、本発明の第２の並列
ｐｎ構造はＩＧＢＴ（伝導度変調型ＭＯＳＦＥＴ）、バ
イポーラトランジスタ、ｐｎ接合ダイオードやショット
キーダイオード等にも適用できる。勿論、ドリフト部が
並列ｐｎ構造ではなく、単一の導電型領域のドリフト部
でも素子外周部の高耐圧化を図ることができる。
【０１２９】
【発明の効果】以上説明したように、本発明はドリフト
部の周りの耐圧構造部を並列ｐｎ構造又は第１導電型と
第２導電型の不純物をドープした高抵抗領域として構成
したことを特徴としているため、次のような効果を奏す
る。
【０１３０】（１） ドリフト部の周りに並列ｐｎ構造
が配置されているため、オフ状態では、多重のｐｎ接合
面から空乏層が拡張し、素子活性領域の近傍に限らず、
外方向や第２主面側まで空乏化するので、耐圧構造部の
耐圧はドリフト部の耐圧よりも大きい。従って、ドリフ
ト部に縦形の並列ｐｎ構造を採用した超接合半導体素子
においても、耐圧構造部の耐圧が十分に保証されている
ことになるため、ドリフト部の並列ｐｎ構造の最適化が
容易で、超接合半導体素子の設計自由度が高まり、超接
合半導体素子を実用化できる。
【０１３１】（２） 耐圧構造部の並列ｐｎ構造がドリ
フト部の並列ｐｎ構造よりも不純物量の少ない場合、又
は耐圧構造部の並列ｐｎ構造がドリフト部の並列ｐｎ構
造よりもｐｎ繰り返しピッチの狭い場合、耐圧構造部の
耐圧をドリフト部の耐圧よりも確実に大きくでき、信頼
性が向上する。
【０１３２】（３） 耐圧構造部の並列ｐｎ構造が基板
の厚み方向に配向する縦形第１導電型領域と基板の厚み
方向に配向する縦形第２導電型領域とを接合して成る縦
形構造である場合、ドリフト部の並列ｐｎ構造の形成工
程を援用して同時形成できるため、工数の削減により、
低コスト化を実現できる。
【０１３３】（４） 耐圧構造部の縦形並列ｐｎ構造を
形成する縦形第１導電型領域と縦形第２導電型領域のう
ち少なくとも一方が、基板の厚み方向に離散的に埋め込
んだ複数の拡散単位領域が相互接続して成る会合構造と
する場合、縦形の並列ｐｎ構造の形成が容易となる。
【０１３４】（５） ドリフト部の並列ｐｎ構造を形成
する縦形ドリフト電路領域と縦形仕切領域が層状である
場合、耐圧構造部の並列ｐｎ構造は、ドリフト部の並列
ｐｎ構造に対し層面が略平行したレイアウトでも、略直
交したレイアウトでも、斜交したレイアウトでも採用で
きる。特に、耐圧構造部の並列ｐｎ構造をドレイン部の
並列ｐｎ構造に対して層面が斜交したレイアウトとすれ
ば、耐圧構造部の縦形第２導電型領域のすべてがドレイ
ン部の仕切領域又は活性領域と確実に接続し、耐圧構造
部全域の空乏化を実現できる。
【０１３５】（６） 耐圧構造部の並列ｐｎ構造の層面
がドリフト部の並列ｐｎ構造の層面に対し略平行して成
り、耐圧構造部の並列ｐｎ構造のｐｎ繰り返し端面とド
リフト部の並列ｐｎ構造のｐｎ繰り返し端面とが接続し
ていると共に、耐圧構造部の並列ｐｎ構造の最内側に位
置する縦形第１導電型領域の層面とドリフト部の並列ｐ
ｎ構造の最外側に位置する縦形仕切領域の層面とが接合
して成るレイアウトを採用する場合、ドリフト部の並列
ｐｎ構造を形成する縦形ドリフト電路領域と縦形仕切領
域の層厚が内側から外側にかえて漸減する部分を有す
る。ドリフト部と耐圧構造部の境界部分において最外側
の縦形仕切領域の層厚と最内側の縦形第１導電型領域の
層厚とを略等しくできる。ｐｎ接合領域の同士の相互に
含まれる電荷量を合わせ込むことができ、チャージバラ
ンスが実現されて、耐圧構造部とドレイン部との境界で
の電界が緩和されるため、高耐圧を保持できる。逆に、
耐圧構造部の並列ｐｎ構造を形成する縦形第１導電領域
と縦形第２導電型領域の層厚が内側から外側にかえて漸
減する部分を有する場合でも、ドリフト部と耐圧構造部
の境界部分において最内側の縦形第１導電型領域の層厚
と最外側の前記縦形仕切領域の層厚とを略等しくでき
る。
【０１３６】（７） 耐圧構造部の並列ｐｎ構造とし
て、ドリフト部の並列ｐｎ構造の層面に対し層面が略平
行して成る第１の並列ｐｎ構造と、ドリフト部の並列ｐ
ｎ構造の層面に対し層面が略直交して成る第２の並列ｐ
ｎ構造とを併有するレイアウトを採用できる。斯かるレ
イアウトでは、第１の並列ｐｎ構造のｐｎ繰り返し端面
をドリフト部の並列ｐｎ構造のｐｎ繰り返し端部に接続
すると共に、第２の並列ｐｎ構造のｐｎ繰り返し端面を
ドリフト部の並列ｐｎ構造の最外側に位置する縦形仕切
領域に接続する。そして、耐圧構造部の並列ｐｎ構造の
うち、第１の並列ｐｎ構造と第２の並列ｐｎ構造とで画
成される隅部に第１及び第２の並列ｐｎ構造のいずれか
よりｐｎ繰り返し展開して成る第３の並列ｐｎ構造を有
し、当該第３の並列ｐｎ構造のｐｎ繰り返し端面と第１
及び第２の並列ｐｎ構造のいずれかの側端寄りに位置す
る縦形第２導電型領域に接続する。第１及び第２の並列
ｐｎ構造のいずれかの側端寄りに位置する縦形第２導電
型領域を等電位領域として利用し、これに接続するｐｎ
繰り返し端面から複数の縦形第２導電型領域に櫛歯状に
分岐させて導通を達成するものである。基板表面に均圧
リング等を付設せずに耐圧構造部を隈なく早期に空乏化
できる。
【０１３７】（８） 耐圧構造部の並列ｐｎ構造の各ｐ
型領域又は各ｎ型領域のｐｎ接合面を波形状とする場
合、単位体積当たりのｐｎ接合の面積比率が大きくなる
ので、空乏化し易く、高耐圧化を実現できる。
【０１３８】（９） 縦形第１導電型領域と縦形第２導
電型領域の双方が柱状であって、縦形第１導電型領域と
縦形第２導電型領との間に第１導電型不純物と第２導電
型不純物の双方をドープして成る高抵抗領域が介在して
成る構造では、高耐圧化が得られる。
【０１３９】（10） 耐圧構造部の第１主面側にドリフ
ト部を取り囲み、複数の縦形第２導電型領域を相互接続
する少なくとも１重の第２導電型均圧リングを形成した
構成では、一端が素子活性領域に直接接続していない縦
形第２導電型領域は第２導電型均圧リングを介して一端
が素子活性領域に直接接続している縦形第２導電型領域
に電気的に接続されているため、縦形第２導電型領域の
浮遊状態が解消し、素子活性領域側の電位に固定される
ので、耐圧構造部では全体的に均一に空乏層が外方向へ
拡張する。従って、高耐圧化を図ることができる。
【０１４０】（11） 第２導電型均圧リングの不純物濃
度が縦形第２導電型領域の不純物濃度よりも高い場合、
第２導電型均圧リングも空乏化してしまい、均圧リング
として作用しなくなるという不都合を無くすことができ
る。
【０１４１】（12） 耐圧構造部の並列ｐｎ構造を形成
する縦形第１導電型領域と縦形第２導電型領域のうち、
少なくとも一方は基板の厚み方向に離散的に埋め込んだ
複数の拡散単位領域が相互離間した分散構造とした場
合、ｐｎ接合の豊富化を図ることができ、高耐圧を得る
ことができる。分散構造の極限例として、不連続状の各
ｎ領域及びｐ領域の大きさを微小になした集合領域は、
ｐ型不純物とｎ型不純物との双方を全域にドープした高
抵抗領域に相当している。耐圧構造部がこのような高抵
抗領域の場合でも、高耐圧化を図ることができる。
【０１４２】（13） 第１主面と低抵抗層との間に介在
し、耐圧構造部の外側には第１導電型の低抵抗囲繞領域
を設けた構成では、第２電極の電位を素子外周部の側面
に印加でき、空乏層を外方向に延ばすことができ、また
ｐｎ繰り返し端面が覆われているので、漏れ電流を抑制
することができる。
【０１４３】（14） 本発明の縦形並列ｐｎ構造の形成
法は、第１導電型の低抵抗基体の上に、第１導電型高抵
抗のエピタキシャル成長層を形成する工程と、このエピ
タキシャル成長層に第１導電型の不純物イオン及び第２
導電型の不純物イオンをそれぞれ離散的に配置した複数
の第１の不純物導入窓及び第２の不純物導入窓を介して
選択的に導入する工程と、を交互に繰り返した後、熱処
理を施して上記各エピタキシャル成長層に導入した上記
不純物を拡散中心部から熱拡散させて同導電型の拡散単
位領域同士を上下相互に接続し、上記並列ｐｎ構造を形
成することを特徴としている。各エピタキシャル成長層
に仕込んだ不純物を最後に熱拡散させて会合させて縦形
第１導電型領域と縦形第２導電型領域とを一気に形成す
るものであるから、並列ｐｎ構造の製造が容易である。
素子外周領域の並列ｐｎ構造を形成すべき範囲の第１及
び第２の不純物導入窓の窓寸法が素子外周領域の並列ｐ
ｎ構造を形成すべき範囲の第１及び第２の不純物導入窓
の窓寸法に比し狭くした場合、素子外周領域の並列ｐｎ
構造を形成すべき範囲の第１及び第２の不純物導入窓の
繰り返しピッチがドリフト部の並列ｐｎ構造を形成すべ
き範囲の第１及び第２の不純物導入窓の繰り返しピッチ
に比し広い場合も、素子外周領域の並列ｐｎ構造は並列
ｐｎ構造に比し不純物濃度が低くなるので、素子外周部
の耐圧を高めることができる。
【０１４４】（15） 別の製造方法としては、第１導電
型の低抵抗基体の上に、第１導電型高抵抗のエピタキシ
ャル成長層を形成する工程と、このエピタキシャル成長
層に第１導電型の不純物イオンの全面的に導入すると共
に第２導電型の不純物イオンを離散的に配置した複数の
第２の不純物導入窓を介して選択的に導入する工程と、
を交互に繰り返した後、熱処理を施して各エピタキシャ
ル成長層に導入した不純物を熱拡散させて、同導電型の
拡散単位領域同士を上下相互に接続し、上記並列ｐｎ構
造を形成することを特徴とする。第１導電型不純物を選
択的に導入するためのマスキング工程が不要となる。か
かる方法において、素子外周領域の並列ｐｎ構造を形成
すべき範囲の第２の不純物導入窓の窓寸法及び繰り返し
ピッチがドリフト部の並列ｐｎ構造を形成すべき範囲の
第２の不純物導入窓の窓寸法及び繰り返しピッチに比し
狭い場合、素子外周領域の並列ｐｎ構造と並列ｐｎ構造
とは不純物濃度が略等しくなるものの、素子外周領域の
並列ｐｎ構造の繰り返しピッチをドリフト部の並列ｐｎ
構造の繰り返しピッチよりも狭くでき、また素子外周領
域の並列ｐｎ構造のｐｎ接合を波形等や、拡散単位領域
を非連続にすることができるので、素子外周部の耐圧を
高めることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施例１に係る縦形ＭＯＳＦ
ＥＴにおけるドリフト部及び素子外周部を示す部分平面
図、（ｂ）は（ａ）中のＡ−Ａ′線に沿って切断した状
態を示す断面図である。
【図２】（ａ）乃至（ｄ）は実施例１の製造方法の各工
程断面図である。
【図３】実施例１における耐圧（ＶDSS）の並列ｐｎ構
造の不純物濃度の依存性を示す特性図である。
【図４】（ａ）は本発明の実施例２に係る縦形ＭＯＳＦ
ＥＴにおけるドリフト部及び素子外周部を示す部分平面
図、（ｂ）は図４（ａ）中のＡ−Ａ′線に沿って切断し
た状態を示す断面図である。
【図５】（ａ）乃至（ｄ）は実施例２の製造方法の各工
程断面図である。
【図６】本発明の実施例３に係る縦形ＭＯＳＦＥＴにお
けるドリフト部及び素子外周部を示す部分平面図であ
る。
【図７】図６中のＡ−Ａ′線に沿って切断した状態を示
す断面図である。
【図８】本発明の実施例４に係る縦形ＭＯＳＦＥＴにお
けるドリフト部及び素子外周部を示す部分平面図であ
る。
【図９】図８中のＢ−Ｂ′線に沿って切断した状態を示
す断面図である。
【図１０】本発明の実施例５に係る縦形ＭＯＳＦＥＴに
おけるドリフト部及び素子外周部を示す断面図である。
【図１１】（ａ）乃至（ｃ）は実施例５の製造方法にお
ける各工程断面図である。
【図１２】（ｄ）及び（ｅ）は実施例５の製造方法にお
ける各工程断面図である。
【図１３】本発明の実施例６に係る縦形ＭＯＳＦＥＴに
おけるドリフト部及び素子外周部を示す断面図である。
【図１４】本発明の実施例７に係る縦形ＭＯＳＦＥＴに
おけるドリフト部及び素子外周部を示す断面図である。
【図１５】本発明の実施例８に係る縦形ＭＯＳＦＥＴに
おけるドリフト部及び素子外周部を示す断面図である。
【図１６】本発明の実施例９に係る縦形ＭＯＳＦＥＴに
おけるドリフト部及び素子外周部を示す平面図である。
【図１７】本発明の実施例１０に係る縦形ＭＯＳＦＥＴ
におけるドリフト部及び素子外周部を示す平面図であ
る。
【図１８】本発明の実施例１１に係る縦形ＭＯＳＦＥＴ
におけるドリフト部及び素子外周部を示す平面図であ
る。
【図１９】図１８中のＡ−Ａ′線に沿って切断した断面
図である。図２０は図１８中のＢ−Ｂ′線に沿って切断
した断面図である。
【図２０】図１８中のＢ−Ｂ′に沿って切断した断面図
である。
【図２１】本発明の実施例１２に係る縦形ＭＯＳＦＥＴ
におけるドリフト部及び素子外周部を示す平面図であ
る。
【図２２】図２１中のＣ−Ｃ′線に沿って切断した断面
図である。
【図２３】図２３は本発明の実施例１３に係る縦形ＭＯ
ＳＦＥＴにおけるドリフト部及び素子外周部を示す平面
図である。
【図２４】本発明の実施例１４に係る縦形ＭＯＳＦＥＴ
におけるドリフト部及び素子外周部を示す平面図であ
る。
【図２５】本発明の実施例１５に係る縦形ＭＯＳＦＥＴ
におけるドリフト部及び耐圧構造部を示す平面図であ
る。
【図２６】本発明の実施例１６に係る縦形ＭＯＳＦＥＴ
におけるドリフト部及び耐圧構造部を示す平面図であ
る。
【図２７】本発明の実施例１７に係る縦形ＭＯＳＦＥＴ
におけるドリフト部及び耐圧構造部を示す断面図であ
る。
【図２８】本発明の実施例１８に係る縦形ＭＯＳＦＥＴ
におけるドリフト部及び耐圧構造部を示す断面図であ
る。
【図２９】従来の単一導電型のドリフト層を持つ縦形Ｍ
ＯＳＦＥＴを示す部分断面図である。
【図３０】従来の並列ｐｎ構造のドリフト層を持つ縦形
ＭＯＳＦＥＴを示す部分断面図である。
【符号の説明】
１１…ｎ＋ ドレイン層 １２ｅ…チャネル領域 １３ａ…高不純物濃度のｐベース領域（ｐウェル） １４…ｎ＋ ソース領域 １５…ゲート絶縁膜 １６…ゲート電極層 １７…ソース電極 １８…ドレイン電極 １９ａ…層間絶縁膜 ２０，１２０，２２０，３２０，４２０，５００，５２
０，６２０，７２０，８２０，９２０…耐圧構造部（素
子外周部） ２０ａ，２０ａａ，２０ａｂ，２０ｂｂ，４２０ａ，５
００ａ，５２０ａ，６２０ａ，７２０ａ，９２０ａ…ｎ
− 型領域又はｎ型領域 ２０ｂ，２０ｂａ，２０ｂｂ，４２０ｂ，５００ｂ，５
２０ｂ，６２０ｂ，７２０ｂ，９２０ｂ…ｐ− 型領域
又はｐ型領域 ２０ｃ…ｐ型均圧リング ２０Ａ，２０Ｂ，２０Ｂｂ，２０Ｂｃ…ｐｎ繰り返し端
面 ２２…ドレイン・ドリフト部 ２２ａ，１２２ａ…ｐ型ドリフト電路領域 ２２ｂ，２２ｂ，１２２ｂ…ｎ型仕切領域 ２３…酸化膜 ２４，４２４…ｎ型低抵抗囲繞領域 ２４ａ…チャネルストッパー ２５…周縁電極 ２６…ｐ＋ コンタクト領域 ３０…ｎ型高抵抗のエピタキシャル成長層 ３２，３７…レジストマスク ３２ａ，３２ｂ，３２ｃ，３７ａ，３７ｂ不純物導入窓 ３３…燐イオン ３４…燐原子 ３５…ホウ素イオン ３６…ホウ素原子 ５００ｃ…高抵抗領域 ２２０Ａ，３２０Ａ…第１の並列ｐｎ構造 ２２０Ｂ，３２０Ｂ…第２の並列ｐｎ構造 Ｐ１，Ｐ２…繰り返しピッチ Ｗ１〜Ｗ５…層厚
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 勝典 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 大西 泰彦 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 岩本 進 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 永岡 達司 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】 基板の第１主面側に形成された素子活性
    領域に電気的に接続する第１の電極と、前記基板の第２
    主面側に形成された第１導電型の低抵抗層に電気的に接
    続する第２の電極と、前記素子活性領域と前記低抵抗層
    との間に介在し、オン状態ではドリフト電流を縦方向に
    流すと共にオフ状態では空乏化する縦形ドリフト部とを
    有する半導体装置において、 前記縦形ドリフト部の周りで前記第１主面と前記低抵抗
    層との間に介在し、オン状態では非電路領域であってオ
    フ状態では空乏化する耐圧構造部が、第１導電型領域と
    第２導電型領域とを交互に繰り返して接合して成る並列
    ｐｎ構造を備えていることを特徴する半導体装置。
  2. 【請求項２】 請求項１において、前記縦形ドリフト部
    は、前記基板の厚み方向に配向する第１導電型の縦形ド
    リフト電路領域と前記基板の厚み方向に配向する第２導
    電型の縦形仕切領域とを交互に繰り返して接合して成る
    並列ｐｎ構造を備えていることを特徴とする半導体装
    置。
  3. 【請求項３】 請求項２において、前記耐圧構造部の並
    列ｐｎ構造は、前記ドリフト部の並列ｐｎ構造よりも不
    純物量が少ないことを特徴する半導体装置。
  4. 【請求項４】 請求項２又は請求項３において、前記耐
    圧構造部の並列ｐｎ構造は、前記基板の厚み方向に配向
    する縦形第１導電型領域と前記基板の厚み方向に配向す
    る縦形第２導電型領域とを接合して成る縦形構造を備え
    ていることを特徴する半導体装置。
  5. 【請求項５】 請求項４において、前記縦形第１導電型
    領域と前記縦形第２導電型領域のうち、少なくとも一方
    は前記基板の厚み方向に離散的に埋め込んだ複数の拡散
    単位領域が相互連結して成る会合構造を備えていること
    を特徴する半導体装置。
  6. 【請求項６】 請求項５において、前記拡散単位領域の
    それぞれは、中心部を最大濃度部としてその外方向に濃
    度漸減する濃度分布を持つことを特徴とする半導体装
    置。
  7. 【請求項７】 請求項５又は請求項６において、前記ド
    リフト部の並列ｐｎ構造を形成する前記縦形ドリフト電
    路領域と前記縦形仕切領域は層状であって、前記耐圧構
    造部を形成する前記縦形第１導電型領域と前記縦形第２
    導電型領域は層状であることを特徴する半導体装置。
  8. 【請求項８】 請求項７において、前記耐圧構造部の並
    列ｐｎ構造のｐｎ繰り返しピッチは、前記ドリフト部の
    並列ｐｎ構造のｐｎ繰り返しピッチよりも狭いことを特
    徴する半導体装置。
  9. 【請求項９】 請求項８において、前記耐圧構造部の並
    列ｐｎ構造の層面は前記ドリフト部の並列ｐｎ構造の層
    面に対し略平行して成り、前記耐圧構造部の並列ｐｎ構
    造のｐｎ繰り返し端面と前記ドリフト部の並列ｐｎ構造
    のｐｎ繰り返し端面とが接続していると共に、前記耐圧
    構造部の並列ｐｎ構造の最内側に位置する前記縦形第１
    導電型領域の層面と前記ドリフト部の並列ｐｎ構造の最
    外側に位置する前記縦形仕切領域の層面とが接合して成
    ることを特徴とする半導体装置。
  10. 【請求項１０】 請求項９において、前記ドリフト部の
    並列ｐｎ構造を形成する前記縦形ドリフト電路領域と前
    記縦形仕切領域の層厚が内側から外側にかえて漸減する
    部分を有することを特徴とする半導体装置。
  11. 【請求項１１】 請求項９において、前記耐圧構造部の
    並列ｐｎ構造を形成する前記縦形第１導電領域と前記縦
    形第２導電型領域の層厚が内側から外側にかえて漸減す
    る部分を有することを特徴とする半導体装置。
  12. 【請求項１２】 請求項１０又は請求項１１において、
    前記内側から外側にかけて層厚が漸減する部分は、第１
    の電極の端部下であることを特徴とする半導体装置。
  13. 【請求項１３】 請求項８において、前記耐圧構造部の
    並列ｐｎ構造の層面は前記ドリフト部の並列ｐｎ構造の
    層面に対し略直交して成り、前記耐圧構造部の並列ｐｎ
    構造のｐｎ繰り返し端面と前記ドリフト部の並列ｐｎ構
    造の最外側の前記縦形仕切領域の層面とが接続すると共
    に、前記ドリフト部の並列ｐｎ構造のｐｎ繰り返し端面
    と前記耐圧構造部の並列ｐｎ構造の内側に位置する前記
    縦形第１導電型領域の層面とが接続していることを特徴
    とする半導体装置。
  14. 【請求項１４】 請求項８において、前記耐圧構造部の
    並列ｐｎ構造は、前記ドリフト部の並列ｐｎ構造の層面
    に対し層面が略平行して成る第１の並列ｐｎ構造と、前
    記ドリフト部の並列ｐｎ構造の層面に対し層面が略直交
    して成る第２の並列ｐｎ構造とを併有していることを特
    徴とする半導体装置。
  15. 【請求項１５】 請求項１４において、前記第１の並列
    ｐｎ構造のｐｎ繰り返し端面と前記ドリフト部の並列ｐ
    ｎ構造のｐｎ繰り返し端部とが接続していると共に、前
    記第２の並列ｐｎ構造のｐｎ繰り返し端面と前記ドリフ
    ト部の並列ｐｎ構造の最外側に位置する前記縦形仕切領
    域とが接続していることを特徴とする半導体装置。
  16. 【請求項１６】 請求項１５において、前記耐圧構造部
    の並列ｐｎ構造のうち、前記第１の並列ｐｎ構造と第２
    の並列ｐｎ構造とで画成される隅部に第１及び第２の並
    列ｐｎ構造のいずれかよりｐｎ繰り返し展開して成る第
    ３の並列ｐｎ構造を有し、当該第３の並列ｐｎ構造のｐ
    ｎ繰り返し端面と第１及び第２の並列ｐｎ構造のいずれ
    かの側端寄りに位置する前記縦形第２導電型領域に接続
    して成ることを特徴とする半導体装置。
  17. 【請求項１７】 請求項８において、前記耐圧構造部の
    並列ｐｎ構造は、前記ドリフト部の並列ｐｎ構造の層面
    に対し層面が略平行である第１の並列ｐｎ構造と、前記
    ドリフト部の並列ｐｎ構造の層面に対し層面が略直交で
    ある第２の並列ｐｎ構造を併有し、第１及び第２の並列
    ｐｎ構造のいずれか一方のｐｎ繰り返し端面がその他方
    の側端寄りに位置する前記縦形第２導電型領域と接続し
    て成ることを特徴とする半導体装置。
  18. 【請求項１８】 請求項８において、前記耐圧構造部の
    並列ｐｎ構造の層面は、前記ドリフト部の並列ｐｎ構造
    の層面に対し斜交して成ることを特徴とする半導体装
    置。
  19. 【請求項１９】 請求項８乃至請求項１８のいずれか一
    項において、前記縦形第１導電型領域と前記縦形第２導
    電型領域とのｐｎ接合面は略平坦状であることを特徴す
    る半導体装置。
  20. 【請求項２０】 請求項８乃至請求項１８のいずれか一
    項において、前記縦形第１導電型領域と前記縦形第２導
    電型領域とのｐｎ接合面は波形状であることを特徴する
    半導体装置。
  21. 【請求項２１】 請求項５又は請求項６において、前記
    耐圧構造部の並列ｐｎ構造を形成する前記縦形第１導電
    型領域と前記縦形第２導電型領域のうち、少なくとも一
    方は柱状であることを特徴する半導体装置。
  22. 【請求項２２】 請求項２１において、前記縦形第１導
    電型領域と前記縦形第２導電型領域の双方が柱状であっ
    て、前記縦形第１導電型領域と前記縦形第２導電型領と
    の間に第１導電型不純物と第２導電型不純物の双方をド
    ープして成る高抵抗領域が介在して成ることを特徴する
    半導体装置。
  23. 【請求項２３】 請求項５乃至請求項２２のいずれか一
    項において、前記耐圧構造部の第１主面側に前記ドリフ
    ト部を取り囲み、複数の前記縦形第２導電型領域を相互
    接続する少なくとも１重の第２導電型均圧リングを有し
    て成ることを特徴する半導体装置。
  24. 【請求項２４】 請求項２３において、前記第２導電型
    均圧リングの不純物濃度が前記縦形第２導電型領域の不
    純物濃度よりも高いことを特徴とする半導体装置。
  25. 【請求項２５】 請求項４において、前記耐圧構造部の
    並列ｐｎ構造を形成する前記縦形第１導電型領域と前記
    縦形第２導電型領域のうち、少なくとも一方は前記基板
    の厚み方向に離散的に埋め込んだ複数の拡散単位領域が
    相互離間した分散構造であることを特徴する半導体装
    置。
  26. 【請求項２６】 請求項２５において、前記拡散単位領
    域のそれぞれは、中心部を最大濃度部としてその外方向
    に濃度漸減する濃度分布を持つことを特徴とする半導体
    装置。
  27. 【請求項２７】 請求項１乃至請求項３のいずれか一項
    において、前記耐圧構造部の並列ｐｎ構造は、前記基板
    の主面に対し略平行又は傾斜した横形第１導電型領域と
    前記基板の主面に対し略平行又は傾斜した横形第２導電
    型領域とを接合して成る横形構造を備えていることを特
    徴する半導体装置。
  28. 【請求項２８】 基板の第１主面側に形成された素子活
    性領域に電気的に接続する第１の電極と、前記基板の第
    ２主面側に形成された第１導電型の低抵抗層に電気的に
    接続する第２の電極と、前記素子活性領域と前記低抵抗
    層との間に介在し、オン状態ではドリフト電流を縦方向
    に流すと共にオフ状態では空乏化する縦形ドリフト部と
    を有する半導体装置において、 前記縦形ドリフト部の周りで前記第１主面と前記低抵抗
    層との間に介在し、オン状態では非電路領域であってオ
    フ状態では空乏化する耐圧構造部が、第１導電型不純物
    と第２導電型不純物の双方をドープして成る高抵抗領域
    を備えていることを特徴する半導体装置。
  29. 【請求項２９】 請求項２８において、前記縦形ドリフ
    ト部が前記基板の厚み方向に配向する第１導電型の縦形
    ドリフト電路領域と前記基板の厚み方向に配向する第２
    導電型の縦形仕切領域とを交互に繰り返して接合して成
    る並列ｐｎ構造を備えていることを特徴とする半導体装
    置。
  30. 【請求項３０】 請求項１乃至請求項２９において、前
    記第１主面と前記低抵抗層との間に介在し、前記耐圧構
    造部の外側には第１導電型の低抵抗囲繞領域を有して成
    ることを特徴とする半導体装置。
  31. 【請求項３１】 請求項３０において、前記第１導電型
    の低抵抗囲繞領域の第１主面側に電気的に接続する周縁
    電極を有することを特徴とする半導体装置。
  32. 【請求項３２】 請求項３０又は請求項３１において、
    前記第１導電型の低抵抗囲繞領域の第１主面側に形成さ
    れた第１導電型のチャネルストッパーを有して成ること
    を特徴とする半導体装置。
  33. 【請求項３３】 請求項３０乃至請求項３２のいずれか
    一項において、前記縦形ドリフト部が前記基板の厚み方
    向に配向する第１導電型の縦形ドリフト電路領域と前記
    基板の厚み方向に配向する第２導電型の縦形仕切領域と
    を交互に繰り返して接合して成る並列ｐｎ構造であっ
    て、前記低抵抗囲繞領域の幅が前記縦形ドリフト電路領
    域の幅よりも大きいことを特徴とする半導体装置。
  34. 【請求項３４】 請求項３０乃至請求項３２のいずれか
    一項において、前記縦形ドリフト部が前記基板の厚み方
    向に配向する第１導電型の縦形ドリフト電路領域と前記
    基板の厚み方向に配向する第２導電型の縦形仕切領域と
    を交互に繰り返して接合して成る並列ｐｎ構造であっ
    て、前記低抵抗囲繞領域の幅が前記仕切領域間の距離よ
    りも大きいことを特徴とする半導体装置。
  35. 【請求項３５】 請求項１乃至請求項３４のいずれか一
    項において、前記素子外周部の第１主面側に形成された
    絶縁膜を有して成ることを特徴とする半導体装置。
  36. 【請求項３６】 基板の第１主面側に形成された素子活
    性領域に電気的に接続する第１の電極と、前記基板の第
    ２主面側に形成された第１導電型の低抵抗層に電気的に
    接続する第２の電極と、前記素子活性領域と前記低抵抗
    層との間に介在し、オン状態ではドリフト電流を縦方向
    に流すと共にオフ状態では空乏化する縦形ドリフト部と
    を有し、前記縦形ドリフト部の周りで前記第１主面と前
    記低抵抗層との間に介在し、オン状態では非電路領域で
    あってオフ状態では空乏化する耐圧構造部が、前記基板
    の厚み方向に配向する縦形第１導電型領域と、前記基板
    の厚み方向に配向する縦形第２導電型領域とを交互に繰
    り返して接合して成る並列ｐｎ構造を備えている半導体
    装置の製造方法において、 第１導電型の低抵抗基体の上に、第１導電型高抵抗のエ
    ピタキシャル成長層を形成する工程と、このエピタキシ
    ャル成長層に第１導電型の不純物イオン及び第２導電型
    の不純物イオンをそれぞれ離散的に配置した複数の第１
    の不純物導入窓及び第２の不純物導入窓を介して選択的
    に導入する工程と、を交互に繰り返した後、熱処理を施
    して前記各エピタキシャル成長層に導入した前記不純物
    を拡散中心部から熱拡散させて同導電型の拡散単位領域
    同士を上下相互に接続し、前記並列ｐｎ構造を形成する
    ことを特徴とする半導体装置の製造方法。
  37. 【請求項３７】 請求項３６において、前記耐圧構造部
    の並列ｐｎ構造を形成すべき範囲の前記第１及び第２の
    不純物導入窓の窓寸法は、前記ドリフト部の並列ｐｎ構
    造を形成すべき範囲の前記第１及び第２の不純物導入窓
    の窓寸法に比し狭いことを特徴とする半導体装置の製造
    方法。
  38. 【請求項３８】 請求項３７において、前記耐圧構造部
    の並列ｐｎ構造を形成すべき範囲の前記第１及び第２の
    不純物導入窓の繰り返しピッチは、前記ドリフト部の並
    列ｐｎ構造を形成すべき範囲の前記第１及び第２の不純
    物導入窓の繰り返しピッチに比し広いことを特徴とする
    半導体装置の製造方法。
  39. 【請求項３９】 基板の第１主面側に形成された素子活
    性領域に電気的に接続する第１の電極と、前記基板の第
    ２主面側に形成された第１導電型の低抵抗層に電気的に
    接続する第２の電極と、前記素子活性領域と前記低抵抗
    層との間に介在し、オン状態でドリフト電流を縦方向に
    流すと共にオフ状態で空乏化する縦形ドリフト部とを有
    し、前記縦形ドリフト部の周りで前記第１主面と前記低
    抵抗層との間に介在し、オン状態では非電路領域であっ
    てオフ状態では空乏化する耐圧構造部が、前記基板の厚
    み方向に配向する縦形第１導電型領域と、前記基板の厚
    み方向に配向する縦形第２導電型領域とを交互に繰り返
    して接合して成る並列ｐｎ構造を備えている半導体装置
    の製造方法において、 第１導電型の低抵抗基体の上に、第１導電型高抵抗のエ
    ピタキシャル成長層を形成する工程と、このエピタキシ
    ャル成長層に第１導電型の不純物イオンの全面的に導入
    すると共に第２導電型の不純物イオンを離散的に配置し
    た複数の第２の不純物導入窓を介して選択的に導入する
    工程と、を交互に繰り返した後、熱処理を施して前記各
    エピタキシャル成長層に導入した前記不純物を熱拡散さ
    せて、同導電型の拡散単位領域同士を上下相互に接続
    し、前記並列ｐｎ構造を形成することを特徴とする半導
    体装置の製造方法。
  40. 【請求項４０】 請求項３９において、前記耐圧構造部
    の並列ｐｎ構造を形成すべき範囲の前記第２の不純物導
    入窓の窓寸法及び繰り返しピッチは、前記ドリフト部の
    並列ｐｎ構造を形成すべき範囲の前記第２の不純物導入
    窓の窓寸法及び繰り返しピッチに比し狭いことを特徴と
    する半導体装置の製造方法。
JP2000357970A 2000-02-09 2000-11-24 半導体装置及びその製造方法 Expired - Lifetime JP4765012B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000357970A JP4765012B2 (ja) 2000-02-09 2000-11-24 半導体装置及びその製造方法
DE10106006A DE10106006B4 (de) 2000-02-09 2001-02-09 SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
US09/781,066 US6724042B2 (en) 2000-02-09 2001-02-09 Super-junction semiconductor device
US10/735,501 US7002205B2 (en) 2000-02-09 2003-12-12 Super-junction semiconductor device and method of manufacturing the same
US10/925,407 US7042046B2 (en) 2000-02-09 2004-08-25 Super-junction semiconductor device and method of manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-32160 2000-02-09
JP2000032160 2000-02-09
JP2000032160 2000-02-09
JP2000357970A JP4765012B2 (ja) 2000-02-09 2000-11-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001298190A true JP2001298190A (ja) 2001-10-26
JP4765012B2 JP4765012B2 (ja) 2011-09-07

Family

ID=26585115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000357970A Expired - Lifetime JP4765012B2 (ja) 2000-02-09 2000-11-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (3) US6724042B2 (ja)
JP (1) JP4765012B2 (ja)
DE (1) DE10106006B4 (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273355A (ja) * 2002-03-18 2003-09-26 Toshiba Corp 半導体素子およびその製造方法
US6825537B2 (en) 2002-10-10 2004-11-30 Fuji Electric Device Technology Co., Ltd. Vertical field effect transistor
US6849900B2 (en) 2003-04-16 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP2006186108A (ja) * 2004-12-27 2006-07-13 Fuji Electric Holdings Co Ltd 半導体装置
JP2006324432A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006352092A (ja) * 2005-05-17 2006-12-28 Sumco Corp 半導体基板及びその製造方法
JP2007116190A (ja) * 2006-12-12 2007-05-10 Toshiba Corp 半導体素子およびその製造方法
US7238576B2 (en) 2002-04-01 2007-07-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7262459B2 (en) 2004-02-09 2007-08-28 Fuji Electric Holdings Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
WO2009060852A1 (ja) * 2007-11-07 2009-05-14 Toyota Jidosha Kabushiki Kaisha 半導体装置
US7535056B2 (en) 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
US7538388B2 (en) 2005-07-14 2009-05-26 Nec Electronics Corporation Semiconductor device with a super-junction
JP2009231622A (ja) * 2008-03-24 2009-10-08 Toshiba Corp 半導体装置及びその製造方法
JP2010177373A (ja) * 2009-01-28 2010-08-12 Sony Corp 半導体装置及び半導体装置の製造方法
JP2010219088A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP2010219341A (ja) * 2009-03-17 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2011003729A (ja) * 2009-06-18 2011-01-06 Fuji Electric Systems Co Ltd 半導体装置
JP2011029393A (ja) * 2009-07-24 2011-02-10 Sanken Electric Co Ltd 半導体装置
JP2012204378A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体素子
JP2013077656A (ja) * 2011-09-29 2013-04-25 Toshiba Corp 半導体装置
US8450800B2 (en) 2010-03-15 2013-05-28 Renesas Electronics Corporation Semiconductor device
US8735982B2 (en) 2010-11-09 2014-05-27 Fuji Electric Co., Ltd. Semiconductor device with superjunction structure
JP2015220367A (ja) * 2014-05-19 2015-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9252212B2 (en) 2014-01-02 2016-02-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device
CN106057866A (zh) * 2015-04-02 2016-10-26 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2018029951A1 (ja) * 2016-08-08 2018-02-15 三菱電機株式会社 半導体装置
CN110121784A (zh) * 2016-12-14 2019-08-13 通用电气公司 用于超结(sj)器件的边缘终端的系统和方法
US10707301B2 (en) 2017-07-18 2020-07-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10854762B2 (en) 2016-04-21 2020-12-01 Mitsubishi Electric Corporation Semiconductor device
US10886397B2 (en) 2017-12-07 2021-01-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2022118976A1 (ja) * 2020-12-04 2022-06-09 富士電機株式会社 超接合半導体装置
JP7443702B2 (ja) 2019-09-10 2024-03-06 富士電機株式会社 半導体装置

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP4447065B2 (ja) 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3636345B2 (ja) * 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
DE10066053B4 (de) * 2000-12-08 2006-03-30 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
GB2373094B (en) * 2001-03-08 2004-11-10 Dynex Semiconductor Ltd Semiconductor device with 3-D resurf junctions
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
US6630714B2 (en) * 2001-12-27 2003-10-07 Kabushiki Kaisha Toshiba Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer
DE10226664B4 (de) 2002-06-14 2006-10-26 Infineon Technologies Ag Kompensations-Halbleiterbauelement
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP2004335990A (ja) * 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
US7067877B2 (en) * 2003-03-10 2006-06-27 Fuji Electric Device Technology Co., Ltd. MIS-type semiconductor device
JP4222092B2 (ja) * 2003-05-07 2009-02-12 富士電機デバイステクノロジー株式会社 半導体ウェハ、半導体装置および半導体装置の製造方法
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
CN1823421B (zh) * 2003-08-20 2010-04-28 株式会社电装 垂直型半导体装置
JP4253558B2 (ja) * 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4536366B2 (ja) * 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP4943639B2 (ja) * 2004-08-31 2012-05-30 株式会社豊田中央研究所 半導体装置
DE102004058412B4 (de) * 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
FR2880193A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Diode schottky a barriere verticale
JP2006186145A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 半導体装置及びその製造方法
JP4860929B2 (ja) * 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20060197153A1 (en) * 2005-02-23 2006-09-07 Chih-Feng Huang Vertical transistor with field region structure
EP1710843B1 (en) * 2005-04-04 2012-09-19 STMicroelectronics Srl Integrated power device
WO2006108011A2 (en) * 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
EP1742259A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Semiconductor power device with multiple drain structure and corresponding manufacturing process
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
DE102005044510B4 (de) * 2005-09-16 2011-03-17 Infineon Technologies Ag Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US7595542B2 (en) * 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7595241B2 (en) * 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
KR20090116702A (ko) * 2007-01-09 2009-11-11 맥스파워 세미컨덕터 인크. 반도체 디바이스
US8564057B1 (en) 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
US20080203470A1 (en) * 2007-02-28 2008-08-28 Infineon Technologies Austria Ag Lateral compensation component
JP4620075B2 (ja) * 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
KR101146590B1 (ko) * 2007-05-29 2012-05-16 삼성전자주식회사 다중우물 시모스 이미지센서 및 그 제조방법
EP2208229A4 (en) 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8558275B2 (en) * 2007-12-31 2013-10-15 Alpha And Omega Semiconductor Ltd Sawtooth electric field drift region structure for power semiconductor devices
US7691711B2 (en) * 2008-01-31 2010-04-06 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
US7973359B2 (en) * 2008-08-19 2011-07-05 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and process
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US7906427B2 (en) * 2008-10-14 2011-03-15 General Electric Company Dimension profiling of SiC devices
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
IT1397574B1 (it) 2008-12-29 2013-01-16 St Microelectronics Rousset Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP5462020B2 (ja) * 2009-06-09 2014-04-02 株式会社東芝 電力用半導体素子
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP5741567B2 (ja) * 2009-07-31 2015-07-01 富士電機株式会社 半導体装置
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5533067B2 (ja) * 2010-03-15 2014-06-25 富士電機株式会社 超接合半導体装置の製造方法
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP2012074441A (ja) * 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
TWI407568B (zh) 2010-11-22 2013-09-01 Sinopower Semiconductor Inc 半導體元件
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5757101B2 (ja) * 2011-02-17 2015-07-29 富士電機株式会社 超接合半導体素子
JP2012186353A (ja) * 2011-03-07 2012-09-27 Fuji Electric Co Ltd 複合半導体装置
JP2012204395A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
JP2012204811A (ja) * 2011-03-28 2012-10-22 Sony Corp 半導体装置
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN110010671B (zh) * 2011-04-27 2022-04-29 飞兆半导体公司 功率器件及其制造方法
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
KR101904991B1 (ko) 2011-05-25 2018-10-08 페어차일드코리아반도체 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
JP5692382B2 (ja) * 2011-07-14 2015-04-01 富士電機株式会社 高耐圧半導体装置
JP5720788B2 (ja) * 2011-07-22 2015-05-20 富士電機株式会社 超接合半導体装置
CN102270663B (zh) * 2011-07-26 2013-01-23 无锡新洁能功率半导体有限公司 具有超结结构的平面型功率mosfet器件及其制造方法
JP2013069775A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置、及びその製造方法
US9647059B2 (en) * 2011-09-27 2017-05-09 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
KR20130040383A (ko) * 2011-10-14 2013-04-24 주식회사 동부하이텍 고전압 트랜지스터 및 그의 제조방법
TWI469351B (zh) * 2011-11-29 2015-01-11 Anpec Electronics Corp 具有超級介面之功率電晶體元件及其製作方法
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US8866221B2 (en) 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
CN103681841B (zh) * 2012-09-12 2016-11-16 上海华虹宏力半导体制造有限公司 超级结器件的终端保护结构
US9184277B2 (en) 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
CN102969356B (zh) * 2012-11-08 2015-05-27 电子科技大学 一种超结功率器件终端结构
TWI470701B (zh) * 2012-12-13 2015-01-21 Pfc Device Holdings Ltd 用於半導體元件之超接面結構及其製程
US8823084B2 (en) * 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
US9070765B2 (en) * 2013-02-06 2015-06-30 Infineon Technologies Ag Semiconductor device with low on resistance and high breakdown voltage
US9515137B2 (en) * 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area
US9209292B2 (en) 2013-07-18 2015-12-08 Infineon Technologies Austria Ag Charge compensation semiconductor devices
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US9306045B2 (en) * 2013-11-19 2016-04-05 United Microelectronics Corp. Semiconductor power device
US9293528B2 (en) * 2013-12-31 2016-03-22 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing therefor
JP6369173B2 (ja) * 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
US10468479B2 (en) * 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9773863B2 (en) 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
JP6485034B2 (ja) * 2014-06-16 2019-03-20 富士電機株式会社 半導体装置の製造方法
US9281392B2 (en) * 2014-06-27 2016-03-08 Infineon Technologies Austria Ag Charge compensation structure and manufacturing therefor
JP6323556B2 (ja) * 2014-07-04 2018-05-16 富士電機株式会社 半導体装置
DE102015102136B4 (de) * 2015-02-13 2021-09-30 Infineon Technologies Austria Ag Halbleiterbauelemente und ein verfahren zum bilden eines halbleiterbauelements
US9312381B1 (en) 2015-06-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral super-junction MOSFET device and termination structure
US9450045B1 (en) 2015-06-23 2016-09-20 Alpha And Omega Semiconductor Incorporated Method for forming lateral super-junction structure
CN105448997B (zh) * 2016-01-13 2019-02-15 无锡新洁能股份有限公司 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法
EP3227924B1 (en) * 2016-02-02 2020-07-22 ABB Power Grids Switzerland AG Power semiconductor device
CN105845715B (zh) * 2016-04-29 2019-07-23 华润微电子（重庆）有限公司 一种超结功率器件及其版图结构、制备方法
DE102016111940B4 (de) * 2016-06-29 2019-07-25 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
JP6747195B2 (ja) 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
US10236340B2 (en) 2017-04-28 2019-03-19 Semiconductor Components Industries, Llc Termination implant enrichment for shielded gate MOSFETs
US10374076B2 (en) 2017-06-30 2019-08-06 Semiconductor Components Industries, Llc Shield indent trench termination for shielded gate MOSFETs
US10644102B2 (en) 2017-12-28 2020-05-05 Alpha And Omega Semiconductor (Cayman) Ltd. SGT superjunction MOSFET structure
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
US10483356B2 (en) 2018-02-27 2019-11-19 Siliconix Incorporated Power semiconductor device with optimized field-plate design
US10580868B2 (en) 2018-03-27 2020-03-03 Alpha And Omega Semiconductor (Cayman) Ltd. Super-junction corner and termination structure with improved breakdown and robustness
KR101998717B1 (ko) * 2018-09-28 2019-10-01 온세미컨덕터코리아 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
JP7424782B2 (ja) * 2019-09-27 2024-01-30 ローム株式会社 半導体装置
CN113539830A (zh) * 2020-04-13 2021-10-22 富士电机株式会社 超结半导体装置以及超结半导体装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298266A (ja) * 1995-04-26 1996-11-12 Nippondenso Co Ltd 半導体装置
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
WO1999023703A1 (de) * 1997-11-03 1999-05-14 Infineon Technologies Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
JPH11233759A (ja) * 1997-11-10 1999-08-27 Harris Corp 高電圧ｍｏｓｆｅｔ構造
JP2000040822A (ja) * 1998-07-24 2000-02-08 Fuji Electric Co Ltd 超接合半導体素子およびその製造方法
WO2000014807A1 (de) * 1998-09-02 2000-03-16 Siemens Aktiengesellschaft Hochspannungs-halbleiterbauelement

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940303B2 (ja) 1977-07-20 1984-09-29 株式会社日立製作所 半導体スイツチング素子
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JP2632322B2 (ja) 1987-10-02 1997-07-23 財団法人 半導体研究振興会 電力用半導体素子
JPH01272158A (ja) 1988-04-23 1989-10-31 Matsushita Electric Works Ltd 半導体装置およびその製法
JPH0750791B2 (ja) 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
US5182626A (en) 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
US5141889A (en) 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5183769A (en) 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
JPH05347413A (ja) 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5798554A (en) 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JP4014676B2 (ja) 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6307246B1 (en) 1998-07-23 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor resurf devices formed by oblique trench implantation
DE19839970C2 (de) 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE69833743T2 (de) 1998-12-09 2006-11-09 Stmicroelectronics S.R.L., Agrate Brianza Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
US6475864B1 (en) 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP2001332726A (ja) * 2000-05-22 2001-11-30 Hitachi Ltd 縦形電界効果半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298266A (ja) * 1995-04-26 1996-11-12 Nippondenso Co Ltd 半導体装置
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
WO1999023703A1 (de) * 1997-11-03 1999-05-14 Infineon Technologies Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
JPH11233759A (ja) * 1997-11-10 1999-08-27 Harris Corp 高電圧ｍｏｓｆｅｔ構造
JP2000040822A (ja) * 1998-07-24 2000-02-08 Fuji Electric Co Ltd 超接合半導体素子およびその製造方法
WO2000014807A1 (de) * 1998-09-02 2000-03-16 Siemens Aktiengesellschaft Hochspannungs-halbleiterbauelement

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844592B2 (en) 2002-03-18 2005-01-18 Kabushiki Kaisha Toshiba Semiconductor device with super junction region
JP2003273355A (ja) * 2002-03-18 2003-09-26 Toshiba Corp 半導体素子およびその製造方法
USRE47641E1 (en) 2002-03-18 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device with super junction region
US7238576B2 (en) 2002-04-01 2007-07-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6825537B2 (en) 2002-10-10 2004-11-30 Fuji Electric Device Technology Co., Ltd. Vertical field effect transistor
US6849900B2 (en) 2003-04-16 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device
US7605061B2 (en) 2004-02-09 2009-10-20 Fuji Electric Holdings Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US7888243B2 (en) 2004-02-09 2011-02-15 Fuji Electric Systems Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US7262459B2 (en) 2004-02-09 2007-08-28 Fuji Electric Holdings Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US7535056B2 (en) 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP2006186108A (ja) * 2004-12-27 2006-07-13 Fuji Electric Holdings Co Ltd 半導体装置
JP2006352092A (ja) * 2005-05-17 2006-12-28 Sumco Corp 半導体基板及びその製造方法
JP2006324432A (ja) * 2005-05-18 2006-11-30 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US7538388B2 (en) 2005-07-14 2009-05-26 Nec Electronics Corporation Semiconductor device with a super-junction
JP2007116190A (ja) * 2006-12-12 2007-05-10 Toshiba Corp 半導体素子およびその製造方法
WO2009060852A1 (ja) * 2007-11-07 2009-05-14 Toyota Jidosha Kabushiki Kaisha 半導体装置
US7973363B2 (en) 2007-11-07 2011-07-05 Toyota Jidosha Kabushiki Kaisha IGBT semiconductor device
JP2009231622A (ja) * 2008-03-24 2009-10-08 Toshiba Corp 半導体装置及びその製造方法
US7919824B2 (en) 2008-03-24 2011-04-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
US8212312B2 (en) 2009-01-28 2012-07-03 Sony Corporation Semiconductor device and manufacturing method of the same
US8115250B2 (en) 2009-01-28 2012-02-14 Sony Corporation Semiconductor device and manufacturing method of the same
US8507977B2 (en) 2009-01-28 2013-08-13 Sony Corporation Semiconductor device and manufacturing method of the same
JP2010177373A (ja) * 2009-01-28 2010-08-12 Sony Corp 半導体装置及び半導体装置の製造方法
JP2010219088A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
US8169034B2 (en) 2009-03-13 2012-05-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2010219341A (ja) * 2009-03-17 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2011003729A (ja) * 2009-06-18 2011-01-06 Fuji Electric Systems Co Ltd 半導体装置
JP2011029393A (ja) * 2009-07-24 2011-02-10 Sanken Electric Co Ltd 半導体装置
US8330233B2 (en) 2009-07-24 2012-12-11 Sanken Electric Co., Ltd. Semiconductor device
US8450800B2 (en) 2010-03-15 2013-05-28 Renesas Electronics Corporation Semiconductor device
US8735982B2 (en) 2010-11-09 2014-05-27 Fuji Electric Co., Ltd. Semiconductor device with superjunction structure
JP2012204378A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体素子
JP2013077656A (ja) * 2011-09-29 2013-04-25 Toshiba Corp 半導体装置
US9252212B2 (en) 2014-01-02 2016-02-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device
JP2015220367A (ja) * 2014-05-19 2015-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9972713B2 (en) 2014-05-19 2018-05-15 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
CN106057866A (zh) * 2015-04-02 2016-10-26 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2016197705A (ja) * 2015-04-02 2016-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106057866B (zh) * 2015-04-02 2021-11-23 富士电机株式会社 半导体装置及半导体装置的制造方法
TWI701831B (zh) * 2015-04-02 2020-08-11 日商富士電機股份有限公司 半導體裝置及半導體裝置之製造方法
US10854762B2 (en) 2016-04-21 2020-12-01 Mitsubishi Electric Corporation Semiconductor device
WO2018029951A1 (ja) * 2016-08-08 2018-02-15 三菱電機株式会社 半導体装置
US10529799B2 (en) 2016-08-08 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
DE112017003957T5 (de) 2016-08-08 2019-04-25 Mitsubishi Electric Corporation Halbleiterelement
JP6345378B1 (ja) * 2016-08-08 2018-06-20 三菱電機株式会社 半導体装置
JP2020502792A (ja) * 2016-12-14 2020-01-23 ゼネラル・エレクトリック・カンパニイ 超接合（Ｓｕｐｅｒ−Ｊｕｎｃｔｉｏｎ：ＳＪ）デバイスのエッジ終端のためのシステムおよび方法
CN110121784A (zh) * 2016-12-14 2019-08-13 通用电气公司 用于超结(sj)器件的边缘终端的系统和方法
JP7093354B2 (ja) 2016-12-14 2022-06-29 ゼネラル・エレクトリック・カンパニイ 超接合（Ｓｕｐｅｒ－Ｊｕｎｃｔｉｏｎ：ＳＪ）デバイスのエッジ終端のためのシステムおよび方法
US10707301B2 (en) 2017-07-18 2020-07-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10886397B2 (en) 2017-12-07 2021-01-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11322607B2 (en) 2017-12-07 2022-05-03 Fuji Electric Co., Ltd. Semiconductor device
JP7443702B2 (ja) 2019-09-10 2024-03-06 富士電機株式会社 半導体装置
WO2022118976A1 (ja) * 2020-12-04 2022-06-09 富士電機株式会社 超接合半導体装置

Also Published As

Publication number Publication date
DE10106006B4 (de) 2011-06-16
US6724042B2 (en) 2004-04-20
US7042046B2 (en) 2006-05-09
US20040124465A1 (en) 2004-07-01
US7002205B2 (en) 2006-02-21
JP4765012B2 (ja) 2011-09-07
DE10106006A1 (de) 2001-08-16
US20050017292A1 (en) 2005-01-27
US20010028083A1 (en) 2001-10-11

Similar Documents

Publication Publication Date Title
JP4765012B2 (ja) 半導体装置及びその製造方法
US20220028980A1 (en) Method of Manufacturing Silicon Carbide Semiconductor Devices
KR101745776B1 (ko) 전력용 반도체 소자
US7462909B2 (en) Semiconductor device and method of fabricating the same
JP3951522B2 (ja) 超接合半導体素子
JP4874516B2 (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US6693338B2 (en) Power semiconductor device having RESURF layer
US6677643B2 (en) Super-junction semiconductor device
US7723783B2 (en) Semiconductor device
US8035158B2 (en) Semiconductor device
US20150179764A1 (en) Semiconductor device and method for manufacturing same
JP2000040822A (ja) 超接合半導体素子およびその製造方法
JP2002134748A (ja) 超接合半導体素子
JP2001135819A (ja) 超接合半導体素子
JP2004511910A (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
JP2009088005A (ja) 半導体装置およびその製造方法
JP3731520B2 (ja) 半導体装置及びその製造方法
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
US10651277B2 (en) Semiconductor device and method of manufacturing the same
US20070012998A1 (en) Semiconductor device
CN114388612A (zh) 半导体装置及半导体装置的制造方法
JP4765104B2 (ja) 超接合半導体素子の製造方法
WO2023112547A1 (ja) 半導体装置
JP2024009372A (ja) 超接合半導体装置
JP2022168904A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070416

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4765012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term