DE10106006B4 - SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents
SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE10106006B4 DE10106006B4 DE10106006A DE10106006A DE10106006B4 DE 10106006 B4 DE10106006 B4 DE 10106006B4 DE 10106006 A DE10106006 A DE 10106006A DE 10106006 A DE10106006 A DE 10106006A DE 10106006 B4 DE10106006 B4 DE 10106006B4
- Authority
- DE
- Germany
- Prior art keywords
- zones
- zone
- layer
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000926 separation method Methods 0.000 claims abstract description 89
- 230000015556 catabolic process Effects 0.000 claims description 240
- 230000002265 prevention Effects 0.000 claims description 177
- 239000002019 doping agent Substances 0.000 claims description 109
- 238000009792 diffusion process Methods 0.000 claims description 55
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 316
- 239000011295 pitch Substances 0.000 description 31
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 27
- 229910052796 boron Inorganic materials 0.000 description 27
- 238000005468 ion implantation Methods 0.000 description 18
- 230000005684 electric field Effects 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- 230000012447 hatching Effects 0.000 description 12
- -1 phosphorus ions Chemical class 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 125000004437 phosphorous atom Chemical group 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 8
- 239000007943 implant Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 230000003449 preventive effect Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 241000283070 Equus zebra Species 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- 229910021538 borax Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000004328 sodium tetraborate Substances 0.000 description 1
- 235000010339 sodium tetraborate Nutrition 0.000 description 1
- 230000009182 swimming Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Halbleiterbauelement, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine aktive Zone auf der Seite der ersten Hauptfläche;
eine Schicht (11) eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei die Schicht des ersten Leitfähigkeitstyps geringen elektrischen Widerstand aufweist;
eine erste Hauptelektrode (17), die mit der aktiven Zone elektrisch verbunden ist; eine zweite Hauptelektrode (18), die mit der Schicht (11) des ersten Leitfähigkeitstyps elektrisch verbunden ist;
eine Drain-Driftzone (22) zwischen der aktiven Zone und der Schicht (11) des ersten Leitfähigkeitstyps, wobei die Drain-Driftzone (22) einen vertikalen Driftstromweg im Durchlaßzustand des Bauelements schafft und im Sperrzustand des Bauelements verarmt ist; und wobei die Drain-Driftzone (22) eine Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die vertikale Driftstromwegzonen des ersten Leitfähigkeitstyps und vertikale Trennzonen des zweiten Leitfähigkeitstyps umfaßt, wobei sich die Driftstromwegzonen und die Trennzonen in der Dickenrichtung des Halbleiterchips erstrecken...
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine aktive Zone auf der Seite der ersten Hauptfläche;
eine Schicht (11) eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei die Schicht des ersten Leitfähigkeitstyps geringen elektrischen Widerstand aufweist;
eine erste Hauptelektrode (17), die mit der aktiven Zone elektrisch verbunden ist; eine zweite Hauptelektrode (18), die mit der Schicht (11) des ersten Leitfähigkeitstyps elektrisch verbunden ist;
eine Drain-Driftzone (22) zwischen der aktiven Zone und der Schicht (11) des ersten Leitfähigkeitstyps, wobei die Drain-Driftzone (22) einen vertikalen Driftstromweg im Durchlaßzustand des Bauelements schafft und im Sperrzustand des Bauelements verarmt ist; und wobei die Drain-Driftzone (22) eine Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die vertikale Driftstromwegzonen des ersten Leitfähigkeitstyps und vertikale Trennzonen des zweiten Leitfähigkeitstyps umfaßt, wobei sich die Driftstromwegzonen und die Trennzonen in der Dickenrichtung des Halbleiterchips erstrecken...
Description
- Die vorliegende Erfindung betrifft Vertikalleistungshalbleiterbauelemente, die das Realisieren einer hohen Durchbruchspannung und eines hohen Stromtransportvermögens erleichtern, wie beispielsweise MOSFETs (Feldeffekttransistoren mit isoliertem Gate), IGBTs (Leitfähigkeitsmodulation-MOSFETs), Bipolartransistoren und Dioden. Die vorliegende Erfindung betrifft auch Verfahren zur Herstellung derartiger Halbleiterbauelemente.
- Halbleiterbauelemente können grob in Lateralhalbleiterbauelemente, bei denen die Elektroden auf einer Hauptfläche angeordnet sind, und Vertikalhalbleiterbauelemente unterteilt werden, bei denen die Elektroden auf die beiden voneinander abgewandten Hauptflächen verteilt sind. Wenn das Vertikalhalbleiterbauelement eingeschaltet ist, fließt ein Driftstrom in der Dickenrichtung des Halbleiterchips (Vertikalrichtung). Wenn das Vertikalhalbleiterbauelement ausgeschaltet ist, dehnen sich die durch Anlegen einer Sperr-Vorspannung hervorgerufenen Verarmungsschichten auch in der Vertikalrichtung aus.
-
28 ist eine Querschnittsansicht eines herkömmlichen Planar-n-Kanal-Vertikal-MOSFETs. Gemäß28 umfaßt der Vertikal-MOSFET: eine n+-Drain-Schicht11 geringen elektrischen Widerstands, eine Drain-Elektrode18 , die sich in elektrischem Kontakt mit der n+-Drain-Schicht11 befindet, eine n–-Drain-Driftschicht12 hohen Widerstands auf der n+-Drain-Schicht11 , p-leitende Basiszonen13 , die selektiv im Oberflächenabschnitt der n–-Drain-Driftschicht12 gebildet sind, eine stark dotierte n+-Source-Zone14 , die selektiv in der p-leitenden Basiszone13 gebildet ist, eine stark dotierte Kontaktzone19 , die selektiv in der p-leitenden Basiszone13 gebildet ist, einen Gate-Isolierfilm15 auf einem Abschnitt der p-leitenden Basiszone13 , der sich zwischen der n+-Source-Zone14 und der n–-Drain-Driftschicht12 erstreckt, eine Gate-Elektrodenschicht16 auf dem Gate-Isolierfilm15 und eine Source-Elektrode17 , die sich sowohl mit den n+-Source-Zonen14 als auch den p+-Kontaktzonen19 in elektrischem Kontakt befindet. - Bei dem in
28 gezeigten Vertikalhalbleiterbauelement dient die n–-Drain-Driftschicht12 hohen Widerstands als Zone, die das vertikale Fließen eines Driftstroms ermöglicht, wenn der MOSFET im Durchlaßzustand ist. Im Sperrzustand des MOSFETs wird die n-leitende Drain-Driftschicht12 durch die Verarmungsschichten verarmt, die sich von den pn-Übergängen zwischen der Drain-Driftschicht12 und den p-leitenden Basiszonen13 aus ausdehnen, um eine hohe Durchbruchspannung zu erzielen. Das Dünnermachen der n–-Drain-Driftschicht12 hohen Widerstands, d. h. das Verkürzen des Driftstromwegs, ist wirksam, um den Durchlaßwiderstand (Widerstand zwischen dem Drain und der Source) des MOSFETs stark zu reduzieren, da der Driftwiderstand im Durchlaßzustand des Bauelements gesenkt wird. Wenn jedoch der Driftstromweg in der n–-Drain-Driftschicht12 verkürzt wird, wird der Raum zwischen dem Drain und der Source, in den hinein sich im Sperrzustand des Bauelements die Verarmungsschichten von pn-Übergängen zwischen den p-leitenden Basiszonen13 und der n–-Drain-Driftschicht12 aus ausdehnen, verkleinert, und die elektrische Feldstärke in den Verarmungsschichten erreicht bald den maximalen (kritischen) Wert für Silicium. Daher wird ein Durchbruch verursacht, bevor die Spannung zwischen dem Drain und der Source die Nenndurchbruchspannung des Bauelements erreicht. - Eine hohe Durchbruchspannung wird erzielt, indem die n–-Drain-Driftschicht
12 dicker gemacht wird. Eine dicke n–-Drain-Driftschicht12 verursacht jedoch unweigerlich einen höhen Durchlaßwiderstand und eine Zunahme der Verluste. Kurz gesagt existiert ein Kompromißverhältnis zwischen dem Durchlaßwiderstand (Stromtransportvermögen) und der Durchbruchspannung des MOSFETs. Das Kompromißverhältnis besteht auch bei den anderen Halbleiterbauelementen wie beispielsweise IGBTs, Bipolartransistoren und Dioden, die eine Driftschicht enthalten. - Die folgenden Druckschriften
EP 0 053 854 A1 ,US 5216275 A ,US 5438215 A JP 09-266 311 A JP 10-223 896 A -
29 ist eine Querschnittsansicht des inUS 5216275 A offenbarten Vertikal-MOSFETs. Gemäß29 unterscheidet sich der Vertikal-MOSFET von29 von dem Vertikal-MOSFET von28 insofern, als der Vertikal-MOSFET von29 eine Drain-Driftschicht22 mit alternierenden Leitfähigkeitstypen enthält, d. h., nicht eine aus einer einzigen Schicht gebildete Anordnung, sondern eine aus n-leitenden Driftstromwegzonen22a und p-leitenden Trennzonen22b , die alternierend horizontal aneinandergeschichtet sind, gebildete Anordnung. Selbst wenn die Dotierstoffkonzentrationen in der Schicht mit alternierenden Leitfähigkeitstypen hoch sind, erleichtert die Schicht mit alternierenden Leitfähigkeitstypen das Erzielen einer hohen Durchbruchspannung, da sich Verarmungsschichten von den pn-Übergängen, die sich vertikal über die Schicht mit alternierenden Leitfähigkeitstypen erstrecken, im Sperrzustand des Bauelements lateral ausdehnen und die Drain-Driftschicht22 vollständig verarmen. - Nachstehend wird ein Halbleiterbauelement mit einer Drain-Driftschicht mit alternierenden Leitfähigkeitstypen als ”Super-Junction-Halbleiterbauelement” bzw. ”SJ-Halbleiterbauelement” bezeichnet.
- Bei dem SJ-Halbleiterbauelement wird eine hohe Durchbruchspannung in der Drain-Driftschicht mit alternierenden Leitfähigkeitstypen unterhalb der im Oberflächenabschnitt des Halbleiterchips gebildeten p-leitenden Zonen
13 (einer aktiven Zone des Bauelements) erzielt. Die elektrische Feldstärke in den Verarmungsschichten erreicht jedoch im Umfangsbereich der Drain-Driftschicht mit alternierenden Leitfähigkeitstypen (dem Peripheriebereich des Bauelements) bald den maximalen (kritischen) Wert für Silicium, da sich die Verarmungsschichten von dem pn-Übergang zwischen, der Drain-Driftschicht22 und der äußersten p-leitenden Basiszone13 weder vollständig nach außen noch zur Unterseite des Halbleiterchips hin ausdehnen. Daher ist die lokale Durchbruchspannung im Peripheriebereich der Drain-Driftschicht22 , d. h. die lokale Durchbruchspannung im Peripheriebereich des Bauelements, nicht hoch genug. - Der zum Steuern des elektrischen Verarmungsfelds im Peripherieoberflächenabschnitt des Bauelements gebildete herkömmliche Schutzring oder die zum Steuern des elektrischen Verarmungsfelds auf dem Isolierfilm gebildete herkömmliche Feldplattenstruktur können dazu verwendet werden, eine hohe lokale Durchbruchspannung im Peripheriebereich des Bauelements in der Nähe der äußersten p-leitenden Basiszone
13 zu erzielen. Es ist jedoch schwierig, die Gesamtstruktur zu optimieren, welche die Drain-Driftschicht22 mit alternierenden Leitfähigkeitstypen zum Erzielen einer höheren Durchbruchspannung und den herkömmlichen Schutzring oder die herkömmliche Feldplatte zum Erzielen einer bestimmten lokalen Durchbruchspannung im Peripheriebereich des Bauelements umfaßt. In anderen Worten ist es schwierig, das elektrische Verarmungsfeld durch ein von außen hinzugefügtes externes Mittel wie beispielsweise die oben beschriebenen integrierten Strukturen zu korrigieren. Die Zuverlässigkeit von Halbleiterbauelementen mit derartigen externen Mitteln zum Korrigieren des elektrischen Verarmungsfelds ist nicht hoch. Da der von dem Schutzring im Abstand angeordnete tiefliegende Abschnitt des Bauelements nicht verarmt wird, ist die lokale Durchbruchspannung im Peripheriebereich des Bauelements nicht so hoch wie die Durchbruchspannung in der Drain-Driftschicht22 . Daher ist der herkömmliche Schutzring oder die herkömmliche Feldplatte weder wirksam, um die gesamte Bauelementstruktur mit einer hohen Durchbruchspannung zu versehen noch die Funktionen der Drain-Driftschicht mit alternierenden Leitfähigkeitstypen voll zu nutzen. Es ist daher erforderlich, Schritte der Bildung von Masken zum Realisieren der integralen Struktur, des Implantierens von Dotierstoffen, des Eintreibens der implantierten Dotierstoffatome, des Niederschlagens von Metallfilmen, des Musterns der niedergeschlagenen Metallfilme und derartige zusätzliche Schritte zum Herstellen des SJ-Halbleiterbauelements einzusetzen. - Ein Halbleiterbauelement gemäß dem Oberbegriff des Patentanspruchs 1 ist aus der
WO 97/29518 A1 - Der Erfindung liegt die Aufgabe zugrunde, ein SJ-Halbleiterbauelement zu schaffen, bei dem der Peripheriebereich leichter mit einer Durchbruchspannung versehen werden kann, die höher ist als die Durchbruchspannung in der Drain-Driftschicht, ohne einen Schutzring oder eine Feldplatte einzusetzen. Der Erfindung liegt außerdem die Aufgabe zugrunde, ein SJ-Halbleiterbauelement zu schaffen, das auf einfache Weise herstellbar ist. Der Erfindung liegt des weiteren die Aufgabe zugrunde, die Herstellungsverfahren zu schaffen, die geeignet zur Herstellung der oben- beschriebenen SJ-Halbleiterbauelemente sind.
- Diese Aufgaben werden mit einem SJ-Halbleiterbauelement gemäß Anspruch 1 sowie einem Herstellungsverfahren gemäß Anspruch 32 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
- Das Besondere der Erfindung liegt darin, daß der Durchbruchstehbereich bzw. Durchbruchverhinderungsbereich (der Peripheriebereich oder der Umfangsbereich), der die Drain-Driftzone des Halbleiterbauelements umgibt, aus einer Schicht, mit alternierenden Leitfähigkeitstypen gebildet oder einer Schicht hohen Widerstands gebildet ist, in die ein Dotierstoff eines ersten Leitfähigkeitstyps und ein Dotierstoff eines zweiten Leitfähigkeitstyps so dotiert sind, daß die resultierende Ladungsträgerkonzentration in der Schicht hohen Widerstands Null oder in etwa Null ist.
- Es ist vorteilhaft, wenn die ersten Zonen und die zweiten Zonen der Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich kontinuierliche Diffusionsschichten sind, in denen die Dotierstoffkonzentrationen gleichförmig sind.
- Wenn sich die Grenzflächen zwischen den Driftstromwegzonen und den Trennzonen vertikal und parallel zueinander erstrecken, können sich die Grenzflächen zwischen den ersten Zonen und den zweiten Zonen des Durchbruchverhinderungsbereichs im wesentlichen parallel oder im wesentlichen senkrecht oder schräg zu den Grenzflächen zwischen den Driftstromwegzonen und den Trennzonen erstrecken. Speziell dann, wenn sich die Grenzflächen zwischen den ersten Zonen und den zweiten Zonen im Durchbruchverhinderungsbereich schräg zu den Grenzflächen zwischen den Driftstromwegzonen und den Trennzonen in der Drain-Driftzone erstrecken, sind alle zweiten Zonen des zweiten Leitfähigkeitstyps sicher mit den Trennzonen oder der aktiven Zone verbunden, und der gesamte Durchbruchverhinderungsbereich wird verarmt.
- Es kann eine Durchbruchspannung, die höher als die Durchbruchspannung der Drain-Driftzone ist, sicher erzielt werden, und die Zuverlässigkeit des Bauelements wird verbessert, wenn die Dotierstoffkonzentrationen der Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich niedriger sind als die Dotiertoffkonzentrationen der Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone oder wenn das Rastermaß bzw. der Rasterabstand im Durchbruchverhinderungsbereich, mit dem Paare aus jeweils einer n-leitenden Zone und einer p-leitenden Zone angeordnet sind, geringer ist als der Rasterabstand in der Drain-Driftzone, mit dem Paare aus jeweils einer nleitenden Driftstromwegzone und einer p-leitenden Trennzone angeordnet sind.
- Wenn die ersten Zonen und die zweiten Zonen im Durchbruchverhinderungsbereich sich vertikal erstrecken und alternierend aneinandergeschichtet sind, werden die Herstellungsschritte und daher die Herstellungskosten reduziert, da die Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich gleichzeitig durch Verwendung der Herstellungsschritte zur Bildung der Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone gebildet werden kann.
- Gemäß Anspruch 8 kann die Drain-Driftzone mit einem ersten Übergangsbereich versehen sein, in dem die Breiten der Driftstromwegzonen und der Trennzonen zum Durchbruchverhinderungsbereich hin allmählich so abnehmen, daß die Breite der äußersten Trennzone gleich wie die Breite der innersten ersten Zone des ersten Leitfähigkeitstyps ist. Alternativ kann der Durchbruchverhinderungsbereich einen zweiten Übergangsbereich aufweisen, in dem die Breiten der ersten Zonen und der zweiten Zonen zur Drain-Driftzone hin allmählich so zunehmen, daß die Breite der innersten ersten Zone gleich ist wie die Breite der äußersten Trennzone, die sich in Kontakt mit der innersten ersten Zone befindet. Da hier die Ladungsmengen in der äußersten Trennzone und der innersten ersten Zone ausgeglichen werden und eine ideale Ladungsbalance realisiert wird, wird das elektrische Feld an der Grenzfläche zwischen der äußersten Trennzone und der innersten ersten Zone abgeschwächt und eine hohe Durchbruchspannung realisiert.
- Bei einer Ausgestaltung des Halbleiterbauelements gemäß Anspruch 14 wird die innerste zweite Zone des zweiten Leitfähigkeitstyps des ersten Abschnitts mit alternierenden Leitfähigkeitstypen oder des zweiten Abschnitts mit alternierenden Leitfähigkeitstypen als Äquipotentialbereich verwendet. Durch elektrisches Verbinden der innersten zweiten Zone und der kammartig von dieser innersten zweiten Zone abzweigenden zweiten Zonen des dritten Abschnitts wird der gesamte Durchbruchverhinderungsbereich schnell verarmt, ohne einen Spannungsausgleichsring oder eine ähnliche Anordnung auf der Oberfläche des Halbleiterchips anordnen zu müssen.
- Wenn die pn-Übergänge zwischen den ersten Zonen und den zweiten Zonen der Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich gemäß Anspruch 18 schlangenlinienförmig sind, wird die Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich auf einfache Weise verarmt, und daher kann eine hohe Durchbruchspannung erzielt werden, da das Flächenverhältnis der pn-Übergänge pro Volumeneinheit groß ist.
- Bei einer Ausgestaltung des Halbleiterbauelements gemäß Anspruch 20 wird eine hohe Durchbruchspannung im Durchbruchverhinderungsbereich erzielt.
- Da die nicht direkt mit der aktiven Zone verbundenen zweiten Zonen gemäß Anspruch 21 über die Spannungsausgleichsringe mit den direkt mit der aktiven Zone verbundenen zweiten Zonen verbunden sind, werden die zweiten Zonen von ihrem schwimmenden Zustand befreit. Da das Potential der zweiten Zonen auf das Potential der aktiven Zone fixiert wird, dehnen sich Verarmungsschichten gleichförmig in den Durchbruchverhinderungsbereich hinein aus. Somit wird eine hohe Durchbruchspannung erzielt.
- Wenn die Dotierstoffkonzentration in dem mindestens einen Spannungsausgleichsring höher als die Dotierstoffkonzentration in den zweiten Zonen des zweiten Leitfähigkeitstyps ist, wird der mindestens eine Spannungsausgleichsring des zweiten Leitfähigkeitstyps nicht verarmt und arbeitet wie erwünscht.
- Bei der Gestaltung des Halbleiterbauelements gemäß Anspruch 23 wird das Flächenverhältnis der pn-Übergänge pro Volumeneinheit erhöht und eine hohe Durchbruchspannung erzielt. Die Zone hohen Widerstands, die mit gleichen Mengen eines Dotierstoffs des ersten Leitfähigkeitstyps und eines Dotierstoffs des zweiten Leitfähigkeitstyps dotiert ist, kann als Zusammensetzung aus diskontinuierlichen infinitesimal kleinen n-leitenden Zonen und diskontinuierlichen infinitesimal kleinen p-leitenden Zonen angesehen werden. Die Zone hohen Widerstand erleichtert es, den Durchbruchverhinderungsbereich mit einer hohen Durchbruchspannung zu versehen.
- Die Umrandungszone des ersten Leitfähigkeitstyps zwischen der ersten Hauptfläche und der Schicht des ersten Leitfähigkeitstyps mit geringem elektrischen Widerstand, welche die Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereichs umgibt, erleichtert das Anlegen des Potentials der zweiten Hauptelektrode an den Randabschnitt des Durchbruchverhinderungsbereichs, die Ausdehnung der Verarmungsschichten nach außen und das Vermeiden eines Leckstroms, der sonst im Randabschnitt der Schicht mit alternierenden Leitfähigkeitstypen hervorgerufen würde.
- Das Verfahren gemäß Anspruch 32, das die in die Epitaxieschicht implantierten Dotierstoffe gleichzeitig eintreibt, erleichtert die Bildung der ersten Schicht mit alternierenden Leitfähigkeitstypen und der zweiten Schicht mit alternierenden Leitfähigkeitstypen.
- Bei Durchführung des Verfahrens gemäß Anspruch 33 sind die Dotierstoffkonzentrationen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich niedriger als die Dotierstoffkonzentrationen in der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone, weshalb eine höhere Durchbruchspannung im Durchbruchverhinderungsbereich des Bauelements erzielt werden kann.
- Bei dem Verfahren gemäß Anspruch 34 ist es nicht erforderlich, eine Maskenbildung zum selektiven Implantieren des Dotierstoffs des ersten Leitfähigkeitstyps vorzunehmen.
- Die Dotierstoffkonzentrationen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereichs sind nahezu gleich wie die Dotierstoffkonzentrationen in der ersten Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereichs, wenn das Verfahren gemäß Anspruch 35 ausgeführt wird. Bei diesem Verfahren wird eine hohe Durchbruchspannung im Durchbruchverhinderungsbereich erzielt, da dieses Verfahren die Bildung schlangenlinienförmiger pn-Übergänge im Durchbruchverhinderungsbereich erleichtert oder es erleichtert, die Diffusionszoneneinheiten diskontinuierlich zu lassen.
- Weitere Vorteile, Merkmale und Besonderheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung vorteilhafter Ausführungsformen unter Bezug auf die begleitenden, nicht als beschränkend anzusehenden Zeichnungen.
-
1(a) ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines n-Kanal-Vertikal-MOSFETs gemäß einem Beispiel. -
1(b) ist eine Vertikalquerschnittsansicht längs A-A' von1(a) . -
2(a) bis2(d) sind Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des MOSFETs gemäß einem Beispiel. -
3 ist ein Satz von Kurven, welche die Beziehungen zwischen der Durchbruchspannung und dem Verhältnis der Phosphorkonzentration und der Borkonzentration in der Schicht mit alternierenden Leitfähigkeitstypen mit der Borkonzentration als Parameter simulieren. -
4(a) ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Beispiels eines Vertikal-SJ-MOSFETs zeigt. -
4(b) ist eine Vertikalquerschnittsansicht längs A-A von4(a) . -
5(a) bis5(d) sind Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des MOSFETs von4 . -
6 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der zweiten Ausführungsform der Erfindung zeigt. -
7 ist eine Vertikalquerschnittsansicht längs A-A' von6 . -
8 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der dritten Ausführungsform der Erfindung zeigt. -
9 ist eine Vertikalquerschnittsansicht längs B-B' von8 . -
10 ist eine Vertikalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der vierten Ausführungsform der Erfindung zeigt. -
11(a) bis11(e) sind Querschnittsansichten zur Erläuterung des Verfahrens zur Herstellung des MOSFETs gemäß der vierten Ausführungsform der Erfindung. -
12 ist eine Vertikalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der fünften Ausführungsform der Erfindung zeigt. -
13 ist eine Vertikalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der sechsten Ausführungsform der Erfindung zeigt. -
14 ist eine Vertikalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der siebten Ausführungsform der Erfindung zeigt. -
15 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der achten Ausführungsform der Erfindung zeigt. -
16 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der neunten Ausführungsform der Erfindung zeigt. -
17 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der zehnten Ausführungsform der Erfindung zeigt. -
18 ist eine Vertikalquerschnittsansicht längs A-A' von17 . -
19 ist eine Vertikalquerschnittsansicht längs B-B von17 . -
20 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der elften Ausführungsform der Erfindung zeigt. -
21 ist eine Vertikalquerschnittsansicht längs C-C' von20 . -
22 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der zwölften Ausführungsform der Erfindung zeigt. -
23 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der dreizehnten Ausführungsform der Erfindung zeigt. -
24 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der vierzehnten Ausführungsform der Erfindung zeigt. -
25 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der fünfzehnten Ausführungsform der Erfindung zeigt. -
26 ist eine Vertikalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der sechzehnten Ausführungsform der Erfindung zeigt. -
27 ist eine Vertikalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß der siebzehnten Ausführungsform der Erfindung zeigt. -
28 ist eine Querschnittsansicht eines herkömmlichen Planar-n-Kanal-Vertikal-MOSFETs. -
29 ist eine Querschnittsansicht des inUS 5216275 A offenbarten Vertikal-MOSFETs. - Nachstehend gilt bei der Beschreibung der vorliegenden Erfindung: Eine n-leitende Schicht oder Zone ist eine Schicht oder Zone, in der Elektronen die Majoritätsladungsträger sind. Eine p-leitende Schicht oder Zone ist eine Schicht oder Zone, in der Löcher die Majoritätsladungsträger sind. Eine n+-Zone oder eine p+-Zone ist eine Zone, die relativ stark dotiert ist. Eine n–-Zone oder eine p–-Zone ist eine Zone, die relativ schwach dotiert ist.
- Bei den
1 und2 handelt es sich nicht um Ausführungsbeispiele der Erfindung, sondern um Beispiele, die das Verständnis der Erfindung erleichtern. -
1(a) ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs zeigt.1(b) ist die Vertikalquerschnittsansicht längs A-A' von1(a) . In1(a) ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In diesen Figuren sind die Schichten mit alternierenden Leitfähigkeitstypen hauptsächlich für die bessere Verständlichkeit dargestellt. - Gemäß
1(b) weist der n-Kanal-Vertikal-MOSFET auf: eine n+-Drain-Schicht (n+-Drain-Kontaktschicht)11 ; eine Drain-Elektrode18 in elektrischem Kontakt mit der n+-Drain-Schicht11 ; eine Drain-Driftzone22 mit einer ersten Schicht mit alternierenden Leitfähigkeitstypen auf der n+-Drain-Schicht11 ; stark dotierte p-leitende Basiszonen (p-leitende Wannenzonen)13a , die eine aktive Zone des Bauelements bilden und selektiv im Oberflächenabschnitt der Drain-Driftzone22 gebildet sind; eine stark dotierte n+-Source-Zone14 , die selektiv in der p-leitenden Basiszone13a gebildet ist; einen Gate-Isolierfilm15 auf dem Halbleiterchip; eine Polysilicium-Gate-Elektrodenschicht16 auf dem Gate-Isolierfilm15 ; und eine Source-Elektrode17 , die über Kontaktlöcher, die einen Zwischenschichtisolierfilm19a durchsetzen, in elektrischem Kontakt mit den n+-Source-Zonen14 und den p-leitenden Basiszonen13a stehen. Die n+-Source-Zone14 ist im Oberflächenabschnitt der p-leitenden Basiszone13a gebildet, wobei dies eine Doppeldiffusions-MOS-Struktur darstellt. Obwohl in den1(a) und1(b) nicht gezeigt, befinden sich Gate-Verdrahtungsmetallfilme in elektrischem Kontakt mit den Gate-Elektrodenschichten16 . - Wie später beschrieben, ist die erste Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone
22 eine Schichtanordnung, die durch epitaktisches Aufwachsen von n-leitenden Schichten auf ein Substrat (n+-Drain-Schicht11 ) gebildet wird. Die erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt n-leitende Driftstromwegzonen22a und p-leitende Trennzonen22b . Die n-leitenden Driftstromwegzonen22a und die p-leitenden Trennzonen22b erstrecken sich vertikal (parallel zur Dickenrichtung des Halbleiterchips) und sind alternierend horizontal aneinandergeschichtet. Bei der ersten Ausführungsform erreicht das obere Ende der n-leitenden Driftstromwegzonen22a eine Kanalzone12e im Oberflächenabschnitt des Halbleiterchips, und das untere Ende der n-leitenden Driftstromwegzone22a befindet sich in Kontakt mit der n+-Drain-Schicht11 . Das obere Ende der p-leitenden Trennzone22b befindet sich in Kontakt mit dem Wannenboden der p-leitenden Basiszone13a , und das untere Ende der p-leitenden Trennzone22b befindet sich in Kontakt mit der n+-Drain-Schicht11 . Die Breite P1 eines Paar aus einer n-leitenden Driftstromwegzone22a und einer p-leitenden Trennzone22b kann viel kleiner sein als das dargestellte Paar aus der n-leitenden Driftstromwegzone und der p-leitenden Trennzone. In diesem Fall ist es bevorzugt, daß die Grenzfläche zwischen den n-leitenden Driftstromwegzonen22a und den p-leitenden Trennzonen22b senkrecht zur horizontalen Erstreckungsrichtung der p-leitenden Basiszone13a verläuft. - Eine zweite Schicht mit alternierenden Leitfähigkeitstypen, die aus n–-Zonen
20a und p–-Zonen20b gebildet ist, befindet sich im Durchbruchverhinderungsbereich (peripherer Bereich des Bauelements)20 außerhalb der vertikalen Drain-Driftzone22 und zwischen der Halbleiterchipoberfläche und der n+-Drain-Schicht11 . Die n–-Zonen20a und p–-Zonen20b erstrecken sich vertikal und sind alternierend horizontal aneinandergeschichtet. Das Rastermaß bzw. der Rasterabstand P2, mit dem Paare aus jeweils einer n–-Zone20a und eine p–-Zone20b angeordnet sind, ist erfindungsgemäß kleiner als der Rasterabstand P1, mit dem Paare aus jeweils einer n-leitenden Driftstromwegzone22a und einer p-leitenden Trennzone22b angeordnet sind. Dadurch wird die Zuverlässigkeit der Durchbruchverhinderung weiter verbessert. Die zweite Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 ist jedoch schwächer dotiert als die erste Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 . Daher ist der Widerstand der zweiten Schicht mit alternierenden Leitfähigkeitstypen höher als der Widerstand der ersten Schicht mit alternierenden Leitfähigkeitstypen. In den1(a) und1(b) erstrecken sich die n–-Zonen20a und p–-Zonen20b in etwa parallel zu den n-leitenden Driftstromwegzonen22a und den p-leitenden Trennzonen22b . Alternativ können sich die n–-Zonen20a und die p–-Zonen20b senkrecht oder schräg zu den n-leitenden Driftstromwegzonen22a und den p-leitenden Trennzonen22b erstrecken. In den1(a) und1(b) weist die zweite Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 eine Schichtanordnungs- bzw. Mehrschichtstruktur auf. Da der Durchbruchverhinderungsbereich20 keinen Stromweg schafft, können die Zonen der verschiedenen Leitfähigkeitstypen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen in einem dreidimensionalen Gitter, einem Maschennetzwerk oder nach Art einer Bienenwabe geformt sein. Die Zonen des gleichen Leitfähigkeitstyps können untereinander verbunden sein oder im Abstand voneinander angeordnet sein. - Eine innere Ebene
20A , an der die Endflächen der n–-Zonen20A und der p–-Zonen20b des Durchbruchverhinderungsbereichs20 alternierend angeordnet sind, fällt mit der Ebene22A zusammen, an der die Endflächen der n-leitenden Driftstromwegzonen22a und der p-leitenden Trennzone22b der Drain-Driftzone22 alternierend angeordnet sind. Die Grenzfläche der innersten n–-Zone20aa ist mit der Grenzfläche der äußersten p-leitenden Trennzone22bb verbunden. - Ein Isolierfilm
23 wie beispielsweise ein Thermooxidationsfilm oder ein Phosphorsilikatglas (PSG)-Film ist auf der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 gebildet, um die Oberfläche des Durchbruchverhinderungsbereichs20 zu schützen und zu stabilisieren. Die Source-Elektrode17 befindet sich oberhalb der Gate-Elektroden16 , wobei ein Zwischenschichtisolierfilm19a zwischen diesen angeordnet ist und sich auf den Isolierfilm23 erstreckt, um als Feldplatte zu dienen. - Eine n-leitende Umrandungszone
24 , die einen geringen elektrischen Widerstand aufweist und sich in der Dickenrichtung des Halbleiterchips erstreckt, ist um die zweite Schicht mit alternierenden Leitfähigkeitstypen herum im Durchbruchverhinderungsbereich20 angeordnet. Wie in1(a) gezeigt, befindet sich die Grenzfläche der n-leitenden Umrandungszone24 in Kontakt mit der Grenzfläche der äußersten n–-Zone20ab der zweiten Schicht mit alternierenden Leitfähigkeitstypen und einer äußeren Ebene20B , an der die Endflächen der n–-Zone20a und der p–-Zone20b alternierend angeordnet sind. Das obere Ende der n-leitenden Umrandungszone24 befindet sich in Kontakt mit einer Peripherieelektrode25 , deren Potential gleich wie das Potential der Trennelektrode18 ist, und das untere Ende der n-leitenden Umrandungszone24 befindet sich in Kontakt mit der n+-Drain-Schicht11 . - Der in den
1(a) und (b) gezeigte n-Kanal-Vertikal-MOSFET arbeitet in folgender Weise. Wenn eine bestimmte positive Spannung an die Gate-Elektroden16 angelegt wird, wird der MOSFET in seinen Durchlaßzustand gebracht, und Inversionsschichten werden in den Oberflächenabschnitten der p-leitenden Basiszone13a unterhalb der jeweiligen Gate-Elektroden16 gebildet. Elektronen werden von den Source-Zonen14 über die Inversionsschichten in die Kanalzonen12e injiziert. Die injizierten Elektronen erreichen die n+-Drain-Schicht11 über die Driftstromwegzonen22a , wodurch die Drain-Elektrode18 und die Source-Elektrodenschicht17 elektrisch verbunden werden. - Wenn die an die Gate-Elektroden
16 angelegte positive Spannung abgeschaltet wird, wird der MOSFET in seinen Sperrzustand gebracht. Die Inversionsschichten in den Oberflächenabschnitten der p-leitenden Basiszonen13a verschwinden, wodurch die Drain-Elektrode18 und die Source-Elektrodenschicht17 elektrisch voneinander getrennt werden. Wenn die Sperr-Vorspannung (die Spannung zwischen der Source und dem Drain) im Sperrzustand des MOSFETs hoch ist, dehnen sich die Verarmungsschichten von den pn-Übergängen Ja zwischen den p-leitenden Basiszonen13a und den Kanalzonen12e in die p-leitenden Basiszonen13a und die Kanalzonen12e aus, und die p-leitenden Basiszonen13a und die Kanalzonen12e verarmen. Da die Trennzonen22b in der Drain-Driftzone22 über die p-leitenden Basiszonen13a mit der Source-Elektrode17 elektrisch verbunden sind und die Driftstromwegzonen22a in der Drain-Driftzone22 über die n+-Drain-Schicht11 mit der Drain-Elektrode18 elektrisch verbunden sind, dehnen sich Verarmungsschichten auch von den pn-Übergängen Jb zwischen den Trennzonen22b und den Driftstromwegzonen22a in die Trennzonen22b und die Driftstromwegzonen22a aus, was die Verarmung der Drain-Driftzone22 beschleunigt. Da die Drain-Driftzone22 mit hoher Durchbruchspannung versehen ist, wie oben beschrieben, kann die Drain-Driftzone22 stark dotiert werden, und es wird ein hohes Stromtransportvermögen in der Drain-Driftzone22 erzielt. - Wie oben beschrieben, befindet sich die zweite Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich
20 außerhalb der Drain-Driftzone22 . Die p–-Zonen20b in der zweiten Schicht mit alternierenden Leitfähigkeitstypen, die sich von den p-leitenden Trennzonen22b der ersten Schicht mit alternierenden Leitfähigkeitstypen aus erstrecken, sind über die p-leitenden Basiszonen13a mit der Source-Elektrode17 verbunden. Die mit keiner Trennzone22b verbundenen p–-Zonen20b schwimmen und dienen als tiefliegende Schutzringe. Die n–-Zonen20a der zweiten Schicht mit alternierenden Leitfähigkeitstypen sind über die n+-Drain-Schicht11 mit der Drain-Elektrode18 elektrisch verbunden. Aufgrund des oben beschriebenen Aufbaus wird der Durchbruchverhinderungsbereich20 nahezu über die ganze Dicke der zweiten Schicht mit alternierenden Leitfähigkeitstypen durch die Verarmungsschichten verarmt, die sich von den pn-Übergängen Jc in der zweiten Schicht mit alternierenden Leitfähigkeitstypen erstrecken. Der oben beschriebene Aufbau erleichtert nicht nur die Verarmung des Oberflächenbereichs der Drain-Driftzone22 auf der Seite des Durchbruchverhinderungsbereichs20 , wie es die herkömmliche Schutzringstruktur oder die herkömmliche Feldplattenstruktur tut, sondern auch die Verarmung des Außenbereichs des Durchbruchverhinderungsbereichs20 und des substratseitigen Bereichs des Durchbruchverhinderungsbereichs20 . Daher erleichtert der oben beschriebene Aufbau die Abschwächung der elektrischen Feldstärke im Durchbruchverhinderungsbereich20 und das Erzielen einer hohen Durchbruchspannung. Somit wird ein SJ-Halbleiterbauelement mit hoher Durchbruchspannung realisiert. - Bei dem ersten Beispiel ist die zweite Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert als die erste Schicht mit alternierenden Leitfähigkeitstypen. Daher ist der Widerstand der zweiten Schicht mit alternierenden Leitfähigkeitstypen höher als derjenige der ersten Schicht mit alternierenden Leitfähigkeitstypen. Da die zweite Schicht mit alternierenden Leitfähigkeitstypen schneller verarmt wird als die erste Schicht mit alternierenden Leitfähigkeitstypen, ist die Zuverlässigkeit der Durchbruchverhinderung hoch.
- Eine n-leitende Umrandungszone
24 mit niedrigem Widerstand umgibt die Seitenflächen der zweiten Schicht mit alternierenden Leitfähigkeitstypen. Die n-leitende Umrandungszone24 dient als Kanalstopper, um zu verhindern, daß Inversionsschichten im Oberflächenabschnitt der zweiten Schicht mit alternierenden Leitfähigkeitstypen gebildet werden. Da die n-leitende Umrandungszone24 die äußere Ebene20B bedeckt, an der die Endflächen der n–-Zonen20a und der p–-Zonen20b des Durchbruchverhinderungsbereichs20 alternierend angeordnet sind, liegen die Seitenflächen der zweiten Schicht mit alternierenden Leitfähigkeitstypen nicht wie die Dicing-Flächen des Halbleiterchips frei, und der Umfangsbereich der zweiten Schicht mit alternierenden Leitfähigkeitstypen ist mit dem Drain-Potential vorgespannt. Somit wird die dielektrische Durchbruchspannung des Bauelements stabilisiert und die Qualität des Bauelements verbessert. Die n-leitende Umrandungszone24 umgibt die Seitenflächen des Halbleiterchips nicht immer. Die n-leitende Umrandungszone24 kann als Isolieranordnung zum Isolieren von Halbleiterbauelementen in einem Halbleiterchip untereinander gebildet werden. - Nun wird das Verfahren zur Herstellung des MOSFETs unter Bezug auf die
2(a) bis2(d) beschrieben. - Gemäß
2(a) wird eine erste n-leitende Epitaxieschicht30 mit hohem Widerstand auf ein n-leitendes Halbleitersubstrat mit niedrigem elektrischen Widerstand geschichtet, das eine n+-Drain-Schicht11 ist. - Dann wird eine Fotolackmaske
32 auf der ersten Epitaxieschicht30 gebildet. Die Fotolackmaske32 weist Fenster32a ,32b und32c für die Ionenimplantation auf, die durch Fotolithographie in den jeweiligen Bereichen entsprechend der Drain-Driftzone22 , dem Durchbruchverhinderungsbereich20 bzw. der n-leitenden Umrandungszone24 gebildet werden. Die Fenster32a ,32b und32c sind mit dem gleichen Rasterabstand gebildet. Die Fenster32b zur Bildung des Durchbruchverhinderungsbereichs20 sind schmäler als die Fenster32a zur Bildung der Drain-Driftzone22 . - Phosphorionen
33 als n-leitender Dotierstoff werden durch die Fenster32a ,32b und32c gestrahlt, um Phosphoratome34 in die Oberflächenabschnitte der ersten Epitaxieschicht30 unterhalb der Fenster32a ,32b und32c zu implantieren. Die Punkte maximaler Konzentration (Diffusionszentren) der Phosphoratome34 befinden sich in einer Tiefe von der Oberfläche der n-leitenden Epitaxieschicht30 , die der mittleren Eindringtiefe von Phosphorionen33 entspricht. - Gemäß
2(b) wird die Fotolackmaske32 entfernt. Eine Fotolackmaske37 mit Fenstern37a und37b für die Ionenimplantation wird auf der ersten Epitaxieschicht30 gebildet. Die Fenster37a und37b sind mit dem gleichen Rasterabstand wie der Rasterabstand zwischen den Fenstern32a und32b gebildet und jeweils in der Mitte zwischen den Fenstern32a und32b positioniert. Die Fenster37b zur Bildung des Durchbruchverhinderungsbereichs20 sind schmäler als die Fenster37a zur Bildung der Drain-Driftzone22 . - Borionen
35 als p-leitender Dotierstoff werden durch die Fenster37a und37b gestrahlt, um Boratome36 in den Oberflächenabschnitt der Epitaxieschicht30 unterhalb der Fenster37a und37b zu implantieren. Die Punkte maximaler Konzentration (Diffusionszentren) der Boratome36 befinden sich in einer Tiefe von der Oberfläche der Epitaxieschicht30 , die der mittleren Eindringtiefe von Borionen35 entspricht. Ein beliebiger der Schritte der unter Bezug auf2(a) beschriebenen Phosphorionenimplantation und der unter Bezug auf2(b) beschriebenen Borionenimplantation kann zuerst ausgeführt werden. - Gemäß
2(c) werden die Schritte des Epitaxieschichtwachstums und der selektiven Ionenimplantation mehrere Male unter Berücksichtigung der erforderlichen Durchbruchspannungsklasse ausgeführt. Die Fenster für die folgenden Schritte des selektiven Implantierens von Ionen eines Leitfähigkeitstyps befinden sich an den vorhergehenden Fensterpositionen. Wie exemplarisch in2(c) gezeigt, wird eine vierte Epitaxieschicht30 für die Aufwärtsdiffusion auf die Schichtanordnung geschichtet, die aus den ersten bis dritten Schichten30 gebildet ist. Es ist bevorzugt, daß alle Epitaxieschichten die gleiche Dicke aufweisen. - Gemäß
2(d) werden n-leitende Driftstromwegzonen22a und p-leitende Trennzonen22b in der Drain-Driftzone22 , n–-Zonen20a und p–-Zonen20b im Durchbruchverhinderungsbereich20 und eine n-leitende Umrandungszone24 gleichzeitig gebildet, indem alle implantierten Phosphoratome34 und Boratome36 aus den jeweiligen Diffusionszentren gleichzeitig eingetrieben werden und indem die vertikal ausgerichteten Diffusionszoneneinheiten um die jeweiligen Diffusionszentren herum verbunden werden. Da diese vertikalen Zonen durch vertikales Verbinden der vertikal ausgerichteten Diffusionszoneneinheiten untereinander gebildet werden, sind die pn-Übergänge nahezu eben, wenn das thermische Eintreiben ausreichend ausgeführt wird. Die Dotierstoffatome in den einzelnen vertikalen Zonen werden um deren Diffusionszentren herum verteilt, in denen die Dotierstoffkonzentration am höchsten ist. Es ist nicht immer erforderlich, daß die pn-Übergänge eben sind. Es wird eine höhere Durchbruchspannung erzielt, wenn die pn-Übergänge in dem Durchbruchverhinderungsbereich20 schlangenlinienförmig sind oder wenn die Diffusionszoneneinheiten im Durchbruchverhinderungsbereich20 nicht miteinander verbunden werden, da breitere pn-Übergänge in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 günstiger für die Förderung der Verarmung sind. - Dann wird die aktive Zone des Bauelements mit den p-leitenden Basiszonen
13a in der vierten Epitaxieschicht30 gebildet, was zu einem Doppeldiffusions-MOSFET führt. Mit dem oben beschriebenen Verfahren, bei dem Schichten mit alternierenden Leitfähigkeitstypen mit vertikal miteinander verbundenen Diffusionszoneneinheiten sowie eine n-leitende Umrandungszone24 gebildet werden, indem die in die Epitaxieschichten dotierten Dotierstoffe so thermisch eingetrieben werden, daß die Diffusionszoneneinheiten vertikal miteinander verbunden werden, werden SJ-Halbleiterbauelemente viel einfacher als mit dem herkömmlichen Herstellungsverfahren hergestellt, bei dem Epitaxieschichten in den in einem Halbleitersubstrat ausgehobenen Gräben bzw. Trenches aufgewachsen werden. - Die typischen Abmessungen und Dotierstoffkonzentrationen der Schichten und Zonen in dem MOSFET mit einer Durchbruchspannung der 600-V-Klasse sind wie folgt. Der spezifische Widerstand der n+-Drain-Schicht beträgt 0,01 Ωcm. Die Dicke der n+-Drain-Schicht beträgt 350 μm. Die Dotierstoffkonzentrationen in den Driftstromwegzonen
22a und Trennzonen22b sind 2 × 1015 cm–3. Die Dicke der Driftstromwegzonen22a und die Dicke der Trennzonen22b sind 50 μm. Die Breite der Driftstromwegzonen22a und die Breite der Trennzonen22b sind 5 μm. Die Dotierstoffkonzentration in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 beträgt 5 × 1014 cm–3. Die Fläche der Ionenimplantation (die Fläche der Fenster für die Ionenimplantation) zur Bildung der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 ist ein Viertel der Fläche der Ionenimplantation (die Fläche der Fenster für die Ionenimplantation) zur Bildung der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 . -
3 ist ein Satz von Kurven, welche die Beziehungen zwischen der Durchbruchspannung und dem Verhältnis der Phosphorkonzentration zur Borkonzentration in der Schicht mit alternierenden Leitfähigkeitstypen mit der Borkonzentration als Parameter simuliert. In3 repräsentiert die horizontale Achse das Verhältnis der Phosphorkonzentration bezüglich der Borkonzentration. Die Phosphorkonzentration ist bei 100% auf der horizontalen Achse gleich der Borkonzentration. Die Phosphorkonzentration ist bei mehr als 100% auf der horizontalen Achse größer als die Borkonzentration, und sie ist bei weniger als 100% auf der horizontalen Achse kleiner als die Borkonzentration. Die vertikale Achse repräsentiert die Durchbruchspannung VDSS. - Wenn die Borkonzentrationen in der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone
22 und der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 beide 2 × 1015 cm–3 sind, beträgt die Durchbruchspannung 880 V bei der Phosphorkonzentration von 2 × 1015 cm–3. Wenn das oben in Verbindung mit der ersten Ausführungsform beschriebene Herstellungsverfahren eingesetzt wird, wird eine Verteilung der Dotierstoffkonzentration mit Maximalkonzentrationen bei den Diffusionszentren hervorgerufen. In anderen Worten, es werden Dotierstoffkonzentrationsvariationen hervorgerufen. In einem Bereich der Phosphorkonzentration zwischen 70% und 130% ändert sich die Durchbruchspannung um 400 V. Wenn die Borkonzentration 5 × 1014 cm–3 niedrig ist, beträgt die Durchbruchspannung 880 V bei der Phosphorkonzentration von 5 × 1014 cm–3. Des weiteren ändert sich die Durchbruchspannung im Bereich der Phosphorkonzentration zwischen 70% und 130% nur um 20 V. Unter der idealen Bedingung, daß die Borkonzentration oder die Phosphorkonzentration gleich sind, ist die Durchbruchspannung unabhängig von den Dotierstoffkonzentrationen. Die Durchbruchspannung ist jedoch vom Konzentrationsverhältnis der Dotierstoffe der entgegengesetzten Leitfähigkeitstypen beeinflußt. Wenn die Dotierstoffkonzentrationen niedriger sind, ist die Durchbruchspannung weniger abhängig vom Verhältnis der Dotierstoffkonzentrationen. Unter Berücksichtigung dessen, daß die Durchbruchspannung konstant 880 V unabhängig davon ist, ob die Borkonzentration 2 × 1015 cm–3 oder 5 × 10–14 cm–3 ist, wird gefolgert, daß eine ausreichend hohe Durchbruchspannung, die höher als die Durchbruchspannung (880 V) der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 ist, in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 erzielt wird. Daher hängt die Durchbruchspannung des Bauelements von der Durchbruchspannung der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 ab. Selbst wenn die Rasterabstände P1 und P2 gleich sind und die Dotierstoffkonzentrationen in der ersten und der zweiten Schicht mit alternierenden Leitfähigkeitstypen gleich sind, ist die elektrische Verarmungsfeldstärke in der zweiten Schicht mit alternierenden Leitfähigkeitstypen kleiner als die elektrische Verarmungsfeldstärke in der ersten Schicht mit alternierenden Leitfähigkeitstypen. Die elektrische Verarmungsfeldstärke ist in der zweiten Schicht mit alternierenden Leitfähigkeitstypen niedriger als in der ersten Schicht mit alternierenden Leitfähigkeitstypen wegen der zusätzlichen Länge, um welche die gekrümmte elektrische Kraftlinie, die sich von der Wannenseitenfläche der p-leitenden Basiszone13a zur n+-Drain-Schicht11 hin erstreckt, länger ist als die geradlinige elektrische Kraftlinie, die sich von der Wannenbodenfläche der p-leitenden Basiszone13a zur n+-Drain-Schicht11 hin erstreckt. Da eine Durchbruchspannung, die höher als diejenige in der Drain-Driftzone22 ist, für den Durchbruchverhinderungsbereich20 durch Bilden des Durchbruchverhinderungsbereichs20 aus einer Schicht mit alternierenden Leitfähigkeitstypen selbst dann erzielt wird, wenn die Drain-Driftzone22 aus einer Schicht mit alternierenden Leitfähigkeitstypen gebildet ist, kann der Aufbau der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 leicht optimiert werden, und die Design-Freiheiten für den Entwurf eines SJ-Halbleiterbauelements werden erhöht, weshalb die Entwicklung eines SJ-Halbleiterbauelements erleichtert wird. -
4(a) ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Beispiels eines Vertikal-SJ-MOSFETs darstellt, der nicht Gegenstand der Erfindung ist.4(b) ist die Vertikalquerschnittsansicht längs A-A' von4(a) . In4(a) ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In den4(a) und4(b) werden die gleichen Bezugszahlen verwendet, wie sie in den1(a) und1(b) verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Der in den
4(a) und4(b) gezeigte MOSFET unterscheidet sich von dem in den1(a) und1(b) gezeigten MOSFET insofern, als der Rasterabstand P2, mit dem Paare aus jeweils einer n–-Zone20a und einer p–-Zone20b in einem Durchbruchverhinderungsbereich120 angeordnet sind, größer als der Rasterabstand P1 ist, mit dem Paare aus jeweils einer n-leitenden Driftstromwegzone22a und einer p-leitenden Trennzone22b in der Drain-Driftzone22 angeordnet sind. Da die Dotierstoffkonzentration in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich120 geringer als die Dotierstoffkonzentrationen der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 ist, ist die Durchbruchspannung der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich120 höher als die Durchbruchspannung der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 . Daher ist die Durchbruchspannung des Bauelements durch die Durchbruchspannung der Drain-Driftzone bestimmt. - Nun wird das Verfahren zur Herstellung des MOSFETs dieses Beispiels unter Bezug auf die
5(a) bis5(d) beschrieben. Gemäß5(a) wird eine erste n-leitende Epitaxieschicht30 hohen Widerstands auf ein n-leitendes Halbleitersubstrat geringen elektrischen Widerstands geschichtet, das eine n+-Drain-Schicht11 ist. - Dann wird eine Fotolackmaske
32 auf der ersten Epitaxieschicht30 gebildet. Die Fotolackmaske32 weist Fenster32a ,32b und32c für die Ionenimplantation auf, die durch Fotolithografie in den jeweiligen Bereichen entsprechend der Drain-Driftzone22 , dem Durchbruchverhinderungsbereich120 und der n-leitenden Umrandungszone24 mit geringem elektrischen Widerstand gebildet werden. Der Rasterabstand zwischen den Fenstern32b zur Bildung des Durchbruchverhinderungsbereichs20 ist größer als der Rasterabstand zwischen den Fenstern32a zur Bildung der Drain-Driftzone22 . - Phosphorionen
33 als n-leitender Dotierstoff werden durch die Fenster32a ,32b und32c gestrahlt, um Phosphoratome34 in die Oberflächenabschnitte der ersten Epitaxieschicht30 unterhalb der Fenster32a ,32b und32c zu implantieren. Die Punkte maximaler Konzentration (Diffusionszentren) der Phosphoratome34 befinden sich in einer Tiefe von der Oberfläche der n-leitenden Epitaxieschicht30 , die der mittleren Eindringtiefe von Phosphorionen33 entspricht. - Gemäß
5(b) wird die Fotolackmaske32 entfernt. Eine Fotolackmaske37 mit Fenstern37a und37b für die Ionenimplantation wird auf der ersten Epitaxieschicht30 gebildet. Die Fenster37a und37b sind jeweils an den Punkten in der Mitte zwischen den Fenstern32a und den Fenstern32b positioniert. Der Rasterabstand zwischen den Fenstern37b zur Bildung des Durchbruchverhinderungsbereichs120 ist größer als der Rasterabstand zwischen den Fenstern37a zur Bildung der Drain-Driftzone22 . - Borionen
35 als p-leitender Dotierstoff werden durch die Fenster37a und37b gestrahlt, um Boratome36 in den Oberflächenabschnitt der Epitaxieschicht30 unterhalb der Fenster37a und37b zu implantieren. Die Punkte maximaler Konzentration (Diffusionszentren) der Boratome36 befinden sich in einer Tiefe von der Oberfläche der Epitaxieschicht30 , die der mittleren Eindringtiefe von Borionen35 entspricht. Jeder beliebige der Schritte der unter Bezug auf5(a) beschriebenen Phosphorionenimplantation und der unter Bezug auf5(b) beschriebenen Borionenimplantation kann zuerst ausgeführt werden. - Gemäß
5(c) werden die Schritte des Epitaxieschichtwachstums und der selektiven Ionenimplantation mehrere Male unter Berücksichtigung der erforderlichen Durchbruchspannungsklasse ausgeführt. Die Fenster für die nachfolgenden Schritte des selektiven Implantierens von Ionen eines Leitfähigkeitstyps befinden sich an den vorhergehenden Fensterpositionen. Wie exemplarisch in5(c) gezeigt, wird eine vierte Epitaxieschicht30 für die Aufwärtsdiffusion auf die Schichtanordnung geschichtet, die aus der ersten bis dritten Epitaxieschicht30 gebildet ist. Es ist bevorzugt, daß alle Epitaxieschichten die gleiche Dicke aufweisen. - Gemäß
5(d) werden n-leitende Driftstromwegzonen22a und p-leitende Trennzonen22b in der Drain-Driftzone22 , n–-Zonen20a und p–-Zonen20b im Durchbruchverhinderungsbereich120 und eine n-leitende Umrandungszone24 gleichzeitig gebildet, indem alle implantierten Phosphor-atome34 und Boratome36 aus den jeweiligen Diffusionszentren gleichzeitig eingetrieben werden und indem die vertikal ausgerichteten Diffusionszoneneinheiten um die jeweiligen Diffusionszentren herum verbunden werden. Da diese vertikalen Zonen durch vertikales Verbinden der vertikal ausgerichteten Diffusionszoneneinheiten untereinander gebildet werden, sind die pn-Übergänge nahezu eben, wenn das thermische Eintreiben ausreichend ausgeführt wird. Die Dotierstoffatome in den einzelnen vertikalen Zonen werden um deren Diffusionszentren herum verteilt, in denen die Dotierstoffkonzentration am höchsten ist. Es ist nicht immer erforderlich, daß die pn-Übergänge eben sind. Es wird eine höhere Durchbruchspannung erzielt, wenn die pn-Übergänge in dem Durchbruchverhinderungsbereich120 schlangenlinienförmig sind oder wenn die Diffusionszoneneinheiten im Durchbruchverhinderungsbereich120 nicht miteinander verbunden werden, da breitere pn-Übergänge in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich120 günstiger für die Förderung der Verarmung sind. - Dann wird die aktive Zone des Bauelements mit den p-leitenden Basiszonen
13a in der vierten Epitaxieschicht30 gebildet, was zu einem Doppeldiffusions-MOSFET führt. Mit dem oben beschriebenen Verfahren, bei dem Schichten mit alternierenden Leitfähigkeitstypen mit vertikal miteinander verbundenen Diffusionszoneneinheiten sowie eine n-leitende Umrandungszone24 gebildet werden, indem die in die Epitaxieschichten dotierten Dotierstoffe so thermisch eingetrieben werden, daß die Diffusionszoneneinheiten vertikal miteinander verbunden werden, werden SJ-Halbleiterbauelemente viel einfacher als mit dem herkömmlichen Herstellungsverfahren hergestellt, bei dem Epitaxieschichten in den in einem Halbleitersubstrat ausgehobenen Gräben bzw. Trenches aufgewachsen werden. - Zweite Ausführungsform
-
6 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer zweiten Ausführungsform der Erfindung zeigt.7 ist die Vertikalquerschnittsansicht längs A-A von6 . In6 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In den6 und7 werden die gleichen Bezugszahlen verwendet, wie sie in den1(a) und1(b) verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Der in den
6 und7 gezeigte MOSFET unterscheidet sich von dem in den1(a) und1(b) gezeigten MOSFET insofern, als die Dotierstoffkonzentration in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich220 gleich wie die Dotierstoffkonzentration in der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 ist, als keine Peripherieelektrode25 auf der Umrandungszone24 angeordnet ist, als der Leitfähigkeitstyp der Basiszonen13a nicht der p+-Typ, sondern der p-Typ ist, d. h., die Dotierstoffkonzentration in den Basiszonen13a gemäß der zweiten Ausführungsform ist geringer als die Dotierstoffkonzentration in den Basiszonen13a gemäß der ersten Ausführungsform, und als eine p+-Kontaktzone26 gebildet ist, um die geringe Dotierstoffkonzentration in den Basiszonen13a gemäß der zweiten Ausführungsform zu kompensieren. - Wenn der Rasterabstand und die Dotierstoffkonzentration in der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone
22 gleich sind wie der Rasterabstand bzw. die Dotierstoffkonzentration in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich220 , werden die p-leitenden Zonen20ba , deren innere Endflächen20A mit den p-leitenden Basiszonen13a verbunden sind, durch die Verarmungsschichten verarmt, die sich in der Y-Richtung unter der Spannung von etwa 50 V zwischen der Source und dem Drain ausdehnen und als Schichten hohen Widerstands dienen, um der Durchbruchspannung standzuhalten. Die p-leitenden Zonen20bb , die sich parallel zu den Grenzflächen in der Drain-Driftzone22 erstrecken und deren Endflächen nicht mit den p-leitenden Basiszonen13a verbunden sind, schwimmen und dienen nur als Schutzringe zum Abschwächen des elektrischen Oberflächenfelds. Da das elektrische Feld den kritischen Wert erreicht, bevor sich die Verarmungsschichten ausreichend in die p-leitenden Zonen20bb hinein ausdehnen, ist es schwierig, eine hohe Durchbruchspannung zu erzielen. - In den
6 und7 ist die Dotierstoffkonzentration der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 gleich wie die Dotierstoffkonzentration in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich220 . Der Rasterabstand in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich220 ist jedoch kleiner als der Rasterabstand in der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 . In diesem Fall sind mehr Verarmungsschichten pro Längeneinheit in der zweiten Schicht mit alternierenden Leitfähigkeitstypen vorhanden als in der ersten Schicht mit alternierenden Leitfähigkeitstypen, und die Nenndotierstoffkonzentration ist in der zweiten Schicht mit alternierenden Leitfähigkeitstypen niedriger als in der ersten Schicht mit alternierenden Leitfähigkeitstypen. Daher dehnen sich die Verarmungsschichten in der zweiten Schicht mit alternierenden Leitfähigkeitstypen in der X-Richtung leicht aus, und es wird eine hohe Durchbruchspannung erzielt. Da die Breite der Verarmungsschicht auf der Basis des Diffusionspotentials mit abnehmender Dotierstoffkonzentration in der zweiten Schicht mit alternierenden Leitfähigkeitstypen zunimmt und da die Nenndotierstoffkonzentrationen der zweiten Schicht mit alternierenden Leitfähigkeitstypen reduziert ist, wird leichter eine hohe Durchbruchspannung erzielt. Der Rasterabstand P2 für die zweite Schicht mit alternierenden Leitfähigkeitstypen wird kleiner gemacht als der Rasterabstand P1 für die erste Schicht mit alternierenden Leitfähigkeitstypen, indem der Rasterabstand zwischen den Fenstern32b oder37b kleiner gemacht wird als der Rasterabstand zwischen den Fenstern32a bzw.37a in den5(a) und5(b) . - Die Breite W der Verarmungsschicht auf der Basis des Diffusionspotentials der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich
220 wird durch die folgende Beziehung mit der Dotierstoffkonzentration Na in der n-leitenden Zone20a der zweiten Schicht mit alternierenden Leitfähigkeitstypen, der Dotierstoffkonzentration Nd in der n-leitenden Zone20b , der Ladungsträgerkonzentration ni in dem intrinsischen Halbleiter, der Ladung q eines Elektrons, der dielektrischen Permeabilität es des Halbleiters, der Boltzmann-Konstante k und der absoluten Temperatur T ausgedrückt. -
- Da die gesamte zweite Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich
220 verarmt wird, wenn die Summe der Breiten der n-leitenden Zonen20a und der Breiten der gleitenden Zonen20b in der zweiten Schicht mit alternierenden Leitfähigkeitstypen klein ist, dient die zweite Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich220 als Schicht hohen Widerstands, obwohl die zweite Schicht mit alternierenden Leitfähigkeitstypen viele p-leitende Dotierstoffatome und viele n-leitende Dotierstoffatome enthält. Die gleichen Wirkungen werden in der inaktiven Zone erzielt, die nicht zum Durchbruchverhinderungsbereich gehört. - Die p-leitende Basiszone
13a , die über die p+-Kontaktzone26 mit der Source-Elektrode17 gemäß der zweiten Ausführungsform elektrisch verbunden ist, erleichtert es zu verhindern, daß eine Verriegelung bzw. ein Latching-up auftritt. Obwohl keine Peripherieelektrode25 auf der Umrandungszone24 mit niedrigem elektrischen Widerstand in dem MOSFET gemäß der zweiten Ausführungsform vorhanden ist, wird die gesamte n-leitende Umrandungszone24 auf dem Drain-Potential gehalten, da die n-leitende Umrandungszone24 mit der n+-Drain-Schicht11 verbunden ist. - Dritte Ausführungsform
-
8 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer dritten Ausführungsform der Erfindung zeigt.9 ist die Vertikalquerschnittsansicht längs B-B von8 . In8 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In den8 und9 werden die gleichen Bezugszahlen verwendet, wie sie in den6 und7 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Der in den
8 und9 gezeigte MOSFET gemäß der dritten Ausführungsform unterscheidet sich von dem in den6 und7 gezeigten MOSFET gemäß der zweiten Ausführungsform insofern, als sich in dem MOSFET gemäß der dritten Ausführungsform die n-leitenden Zonen20a und die p-leitenden Zonen20b in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich320 in etwa senkrecht zu den n-leitenden Driftstromwegzonen22a und den p-leitenden Trennzonen22b in der ersten Schicht mit alternierenden Leitfähigkeitstypen in einer Drain-Driftzone22 erstrecken. Eine innere Ebene20A , an der die Endflächen der n-leitenden Zonen20a und der p-leitenden Zonen20b alternierend angeordnet sind, fällt mit der Grenzfläche der äußersten p-leitenden Trennzone22bb (der Endfläche der p-leitenden Basiszone13a ) zusammen. Eine äußere Ebene22A , an der die Endflächen der n-leitenden Driftstromwegzonen22a und der p-leitenden Trennzonen22b alternierend angeordnet sind, fällt mit der Grenzfläche der innersten n-leitenden Zone20aa des Durchbruchverhinderungsbereichs320 zusammen. Der MOSFET gemäß der dritten Ausführungsform zeigt die gleichen Wirkungen wie der MOSFET gemäß der zweiten Ausführungsform, da bei dem MOSFET gemäß der dritten Ausführungsform der Rasterabstand P2 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich320 kleiner als der Rasterabstand P1 in der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 ist. - Vierte Ausführungsform
-
10 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer vierten Ausführungsform der Erfindung zeigt. In10 werden die gleichen Bezugszahlen verwendet, wie sie in7 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Bei dem MOSFET gemäß der vierten Ausführungsform sind die pn-Übergänge zwischenvertikalen n-leitenden Zonen
420a und vertikalen p-leitenden Zonen420b in einem Durchbruchverhinderungsbereich420 schlangenlinienförmig. Die Innenseitenfläche einer n-leitenden Umrandungszone424 ist ebenfalls schlangenlinienförmig. Die oben beschriebenen n-leitenden Zonen420a und die p-leitenden Zonen420b werden gebildet, indem von gesondert vorgesehenen Diffusionszentren aus eingetrieben wird, um die vertikal ausgerichteten Diffusionszoneneinheiten miteinander zu verbinden. Ebene pn-Übergänge zwischen n-leitenden Zonen420a und p-leitenden Zonen420b , wie sie in Verbindung mit den vorstehenden Ausführungsformen beschrieben wurden, stellen keinerlei Problem dar. Der Durchbruchverhinderungsbereich420 stellt keinen Stromweg bereit, sondern dient als Durchbruchverhinderungsstruktur im Sperrzustand des Bauelements. Da im Durchbruchverhinderungsbereich420 eine größere pn-Übergangsfläche erzielt wird und die pn-Übergangsfläche pro Volumeneinheit im Durchbruchverhinderungsbereich420 groß ist, wenn die pn-Übergänge im Durchbruchverhinderungsbereich420 schlangenlinienförmig sind, erleichtern die schlangenlinienförmigen pn-Übergänge eine gleichförmige und dichte Verarmung des gesamten Durchbruchverhinderungsbereichs420 . Daher erleichtern die schlangenlinienförmigen pn-Übergänge das Erzielen einer höheren Durchbruchspannung. Die schlangenlinienförmigen pn-Übergänge können gebildet werden, ohne den in Verbindung mit der ersten bis dritten Ausführungsform beschriebenen Herstellungsprozessen irgendeinen Schritt hinzuzufügen. - Nun wird das Verfahren zur Herstellung des MOSFETs gemäß der vierten Ausführungsform unter Bezug auf die
11(a) bis11(e) beschrieben. - Gemäß
11(a) wird eine erste n-leitende Epitaxieschicht30 hohen Widerstands auf einem n-leitenden Halbleitersubstrat mit geringem Widerstand gebildet, das eine n+-Drain-Schicht11 ist. - Gemäß
11(b) werden Phosphorionen33 auf die gesamte Oberfläche der ersten n-leitenden Epitaxieschicht30 gestrahlt, um Phosphoratome34 in den Oberflächenabschnitt der ersten Epitaxieschicht30 zu implantieren. - Gemäß
11(c) wird eine Fotolackmaske32 auf der ersten Epitaxieschicht30 gebildet. Die Fotolackmaske32 weist Fenster32a und32b für die Ionenimplantation auf, die durch Fotolithografie in den jeweiligen Bereichen entsprechend der Drain-Driftschicht32 , dem Durchbruchverhinderungsbereich420 und der n-leitenden Umrandungszone24 gebildet werden. Die Fenster32b zur Bildung des Durchbruchverhinderungsbereichs420 sind schmäler als die Fenster32a zur Bildung der Drain-Driftzone22 . Der Rasterabstand zwischen den Fenstern32b ist kleiner als der Rasterabstand zwischen den Fenstern32a . Dann werden Borionen35 als p-leitender Dotierstoff durch die Fenster32a und32b gestrahlt, um Boratome36 in die Oberflächenabschnitte der ersten Epitaxieschicht30 unterhalb der Fenster32a und32b zu implantieren. - Gemäß
11(d) werden die Schritte des Epitaxieschichtwachstums (11(a) ), der Implantation des n-leitenden Dotierstoffs in den gesamten Oberflächenabschnitt der Epitaxieschicht (11(b) ) und des selektiven Implantierens des p-leitenden Dotierstoffs (11(c) ) mehrere Male unter Berücksichtigung der erforderlichen Durchbruchspannungsklasse ausgeführt. Jeder der Schritte der unter Bezug auf11(a) beschriebenen Phosphorionenimplantation und der unter Bezug auf11(c) beschriebenen Borionenimplantation kann zuerst ausgeführt werden. Die Fenster für die nachfolgenden Schritte des selektiven Implantierens von Ionen eines Leitfähigkeitstyps befinden sich an den vorhergehenden Fensterpositionen. Wie exemplarisch in11(e) gezeigt ist, wird eine vierte Epitaxieschicht30 für die Aufwärtsdiffusion auf die Schichtanordnung geschichtet, die aus der ersten bis dritten Epitaxieschicht30 gebildet ist. Es ist bevorzugt, daß alle Epitaxieschichten die gleiche Dicke aufweisen. - Gemäß
11(e) werden alle in den gesamten Oberflächenabschnitt der einzelnen Epitaxieschichten30 implantierten Phosphoratome34 und alle selektiv in den Oberflächenabschnitt der einzelnen Epitaxieschichten30 implantierten Borionen36 gleichzeitig aus den jeweiligen Diffusionszentren thermisch eingetrieben. Während die Phosphoratome34 in die gesamten Epitaxieschichten diffundieren, diffundieren die Borionen36 aus den Diffusionszentren so, daß Diffusionszoneneinheiten vertikal miteinander verbunden werden. Als Folge dieses gleichzeitigen thermischen Eintreibens werden n-leitende Driftstromwegzonen22a und p-leitende Trennzonen22b in der Drain-Driftzone22 sowie n-leitende Zonen420a und p-leitende Zonen420b im Durchbruchverhinderungsbereich420 und eine n-leitende Umrandungszone424 gleichzeitig gebildet. Da diese vertikalen Zonen gebildet werden, indem die vertikal ausgerichteten Diffusionszoneneinheiten vertikal miteinander verbunden werden, sind die pn-Übergänge in der Drain-Driftzone22 , für welche die Fenster32a für die Ionenimplantation breit sind, eben, und die implantierte Menge an Dotierstoff ist ausreichend. Die pn-Übergänge sind schlangenlinienförmig im Durchbruchverhinderungsbereich420 , für den die Fenster32b für die Ionenimplantation schmal sind, und die Dotierstoffatome verteilen sich um ihre Diffusionszentren herum, in denen die Dotierstoffkonzentration am höchsten ist. Wenn beispielsweise der Rasterabstand P1 in der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 16 μm beträgt und der Rasterabstand P2 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich420 8 μm beträgt, werden für eine Phosphordosismenge von 0,5 × 1013 cm–2 und eine Bordosismenge von 2,0 × 1013 cm–2die Breite der Fenster32a und der Rasterabstand zwischen den Fenstern32a für die Borionenimplantation auf 4 μm bzw. 16 μm eingestellt, und die Breite der Fenster und der Rasterabstand zwischen den Fenstern zur Bildung der zweiten Schicht mit alternierenden Leitfähigkeitstypen werden auf 2 μm bzw. 8 μm eingestellt. - Dann wird die aktive Zone des Bauelements mit den p-leitenden Basiszonen
13a in der vierten Epitaxieschicht30 gebildet, was zu einem Doppeldiffusions-MOSFET führt. Mit dem oben beschriebenen Verfahren, bei dem Schichten mit alternierenden Leitfähigkeitstypen mit vertikal miteinander verbundenen Diffusionszoneneinheiten sowie eine n-leitende Umrandungszone gebildet werden, indem die in die Epitaxieschichten dotierten Dotierstoffe so thermisch eingetrieben werden, daß die Diffusionszoneneinheiten vertikal miteinander verbunden werden, werden SJ-Halbleiterbauelemente viel einfacher als mit dem herkömmlichen Herstellungsverfahren hergestellt, bei dem Epitaxieschichten in den in einem Halbleitersubstrat ausgehobenen Gräben bzw. Trenches aufgewachsen werden. - Fünfte Ausführungsform
-
12 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer fünften Ausführungsform der Erfindung zeigt. In12 werden die gleichen Bezugszahlen verwendet, wie sie in7 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
12 erstrecken sich p-leitende Zonen520b in der zweiten Zebrazone im Durchbruchverhinderungsbereich520 nicht kontinuierlich. Die p-leitenden Zonen520b sind verteilte Diffusionszoneneinheiten, die vertikal ausgerichtet und voneinander beabstandet angeordnet sind. Die n-leitenden Zonen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich520 sind untereinander vertikal und horizontal verbunden, um die n-leitende Zone520a als dreidimensionales Gitter zu bilden. Da die pn-Übergangsfläche durch die diskontinuierlichen Abschnitte der p-leitenden Zonen520b mehr erhöht wird als durch die schlangenlinienförmigen pn-Übergangsflächen im Durchbruchverhinderungsbereich420 von10 , erleichtert der MOSFET gemäß der fünften Ausführungsform das Erzielen einer Durchbruchspannung, die höher ist als die Durchbruchspannung des MOSFET gemäß der vierten Ausführungsform. - Um die zweite Schicht mit alternierenden Leitfähigkeitstypen gemäß der fünften Ausführungsform zu bilden, werden die Fenster
32b für die Borionenimplantation schmäler gemacht. Die Bordiffusionszoneneinheiten werden nicht miteinander verbunden, da die Bordiffussionszoneneinheiten kürzer sind als der Abstand zwischen den Bordiffusionszentren. - Sechste Ausführungsform
-
13 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer sechsten Ausführungsform der Erfindung zeigt. In13 werden die gleichen Bezugszahlen verwendet, wie sie in7 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
13 erstrecken sich n-leitende Zonen620b in der zweiten Zebrazone im Durchbruchverhinderungsbereich620 nicht kontinuierlich. Die n-leitenden Zonen620b sind verteilte Diffusionszoneneinheiten, die vertikal ausgerichtet und voneinander beabstandet angeordnet sind. Die p-leitenden Zonen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich620 sind untereinander vertikal und horizontal verbunden, um die p-leitende Zone620a als dreidimensionales Gitter zu bilden. Da die pn-Übergangsfläche durch die diskontinuierlichen Abschnitte der p-leitenden Zonen620b mehr erhöht wird als durch die schlangenlinienförmigen pn-Übergangsflächen im Durchbruchverhinderungsbereich420 von10 , erleichtert der MOSFET gemäß der sechsten Ausführungsform das Erzielen einer Durchbruchspannung, die höher ist als die Durchbruchspannung des MOSFET gemäß der vierten Ausführungsform. - Um die zweite Schicht mit alternierenden Leitfähigkeitstypen gemäß der sechsten Ausführungsform zu bilden, werden die Fenster
32b für die Borionenimplantation breiter gemacht. Die Bordiffusionszoneneinheiten werden nicht miteinander verbunden, da die Bordiffussionszoneneinheiten länger sind als der Abstand zwischen den Bordiffusionszentren. - Siebte Ausführungsform
-
14 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer siebten Ausführungsform der Erfindung zeigt. In14 werden die gleichen Bezugszahlen verwendet, wie sie in7 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
14 enthält das Bauelement einen Lateraldurchbruchverhinderungsbereich720 mit n-leitenden Lateralzonen720a und p-leitenden Lateralzonen720b . Die n-leitenden Zonen720a und die p-leitenden Zonen720b erstrecken sich parallel oder schräg zu den Hauptflächen des Halbleiterchips und sind alternierend vertikal aneinandergeschichtet. Der Rasterabstand P2 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich720 ist kleiner als der Rasterabstand P1 in der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone22 . Die p-leitenden Zonen720b sind über die p-leitende Basiszone13a oder die äußerste p-leitende p-leitende Trennzone22bb in der Drain-Driftzone22 mit der Source-Elektrode17 elektrisch verbunden. Die n-leitenden Zonen720a sind über die n-leitende Umrandungszone24 und die n+-Drain-Schicht11 mit der Drain-Elektrode18 elektrisch verbunden. Da die zweite Schicht mit alternierenden Leitfähigkeitstypen durch die Verarmungsschichten, die sich vertikal von den pn-Übergängen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereichs720 im Sperrzustand des Bauelements ausdehnen, vollständig verarmt wird, wird eine hohe Durchbruchspannung erzielt. - Die zweite Lateralschicht mit alternierenden Leitfähigkeitstypen wird durch Implantieren von Dotierstoffionen in den gesamten Bereich gebildet, in dem der Durchbruchverhinderungsbereich
720 zu bilden ist, oder selektiv in dem gesamten Bereich, in dem der Durchbruchverhinderungsbereich720 zu bilden ist, wobei der Leitfähigkeitstyp der Dotierstoffionen alternierend geändert wird, und durch abschließendes Eintreiben der implantierten Dotierstoffatome, so daß die resultierende zweite Schicht mit alternierenden Leitfähigkeitstypen aus den n-leitenden Lateralzonen720a und den p-leitenden Lateralzonen720b gebildet wird. Da es mehr bevorzugt ist, daß die zweite Schicht mit alternierenden Leitfähigkeitstypen leicht dotiert ist, kann die Konzentrationssteuerung durch Implantieren eines n-leitenden Dotierstoffs zum Aufwachsen n-leitender Epitaxieschichten hohen Widerstands weggelassen werden. Die pn-Übergänge in der zweiten Schicht mit alternierenden Leitfähigkeitstypen sind nicht auf ebene bzw. flache beschränkt. Schlangenlinienförmige pn-Übergänge oder diskontinuierliche pn-Übergänge in der zweiten Schicht mit alternierenden Leitfähigkeitstypen stellen keinerlei Problem dar. Da die Ortsfrequenz, mit der Paare aus jeweils einer n-leitenden Lateralzone720a und einer p-leitenden Lateralzone720b angeordnet sind, die Hälfte der Anzahl niedergeschlagener Epitaxieschichten ist, erhöht der Lateraldurchbruchverhinderungsbereich720 die Anzahl der Herstellungsschritte. Der Prozeß zur Bildung der Drain-Driftzone22 ist nicht zur Bildung des Lateraldurchbruchverhinderungsbereichs720 einsetzbar. Die zweite Lateralschicht mit alternierenden Leitfähigkeitstypen kann eine dreidimensionale Gitterstruktur oder eine Netzstruktur aufweisen. Schlangenlinienförmige pn-Übergangsflächen in dem Lateraldurchbruchverhinderungsbereich720 stellen kein Problem dar. - Achte Ausführungsform
-
15 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer achten Ausführungsform der Erfindung zeigt. In15 werden die gleichen Bezugszahlen verwendet, wie sie in6 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
15 umfaßt das Bauelement einen Durchbruchverhinderungsbereich, der aus einer Zone820 hohen Widerstands aus einem intrinsischen Halbleiter (i-Schicht) gebildet ist. Die i-Schicht820 entspricht einer Schicht mit infinitesimal kleinen Zonen, die durch infinitesimales Minimieren der in den12 und13 gezeigten n-leitenden Zonen und p-leitenden Zonen sowie Dotieren eines n-leitenden Dotierstoffs und eines p-leitenden Dotierstoffs in die gesamte Schicht mit Dotierstoffkonzentrationen erzielt wird, bei denen die resultierende Ladungsträgerkonzentration Null oder nahezu Null ist. Da der n-leitende Dotierstoff und der p-leitende Dotierstoff einander kompensieren, weist die i-Schicht einen hohen Widerstand auf. Da der n-leitende Dotierstoff und der p-leitende Dotierstoff in den einzelnen n-leitenden Zonen bzw. p-leitenden Zonen, die sehr nahe beieinander angeordnet sind, einander kompensieren, weist die Schicht, welche die einzelnen n-leitenden Zonen und die einzelnen p-leitenden Zonen aufweist, einen hohen Widerstand auf. Es ist bevorzugt, daß der spezifische Widerstand der oben beschriebenen Schicht hohen Widerstands höher als der spezifische Widerstand einer schwach dotierten Zone eines Leitfähigkeitstyps ist. Es ist weiter bevorzugt, daß der spezifische Widerstand der oben beschriebenen Schicht hohen Widerstands doppelt so hoch wie der spezifische Widerstand der schwach dotierten Zone eines Leitfähigkeitstyps oder höher ist. Da die oben beschriebene Schicht hohen Widerstands mikroskopisch mit pn-Übergängen gefüllt ist, kann die Zone hohen Widerstands als Struktur angenommen werden, in der mikroskopische n-leitende Zonen und mikroskopische p-leitende Zonen gemischt sind. Da das Flächenverhältnis der pn-Übergänge pro Volumeneinheit drastisch erhöht ist, wird eine hohe Durchbruchspannung erzielt. - Der Durchbruchverhinderungsbereich
820 hohen Widerstands wird gebildet durch Wiederholen des Implantierens von Dotierstoffionen eines Leitfähigkeitstyps in den gesamten Bereich, in dem der Durchbruchverhinderungsbereich820 zu bilden ist, wobei in der jeweils neu geschichteten Epitaxieschicht die Konzentration vorhanden ist, welche den Dotierstoff des entgegengesetzten Leitfähigkeitstyps in der vorhergehenden Epitaxieschicht kompensiert, und durch abschließendes gemeinsames Eintreiben der implantierten Dotierstoffatome. Alternativ wird der Durchbruchverhinderungsbereich820 hohen Widerstands durch Wiederholen der Schritte des Aufwachsens einer Epitaxieschicht gebildet, die jeweils die gleiche Menge eines p-leitenden Dotierstoffs und eines n-leitenden Dotierstoffs aufweisen. - Neunte Ausführungsform
-
16 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer neunten Ausführungsform der Erfindung zeigt. In16 werden die gleichen Bezugszahlen verwendet, wie sie in6 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
16 enthält die erste Schicht mit alternierenden Leitfähigkeitstypen in einer Drain-Driftzone122 des MOSFETs gemäß der neunten Ausführungsform p-leitende Trennzonen122b , die jeweils als Stab mit kreisförmigem Querschnitt gebildet sind, der sich in der Dickenrichtung des Halbleiterchips erstreckt, und eine n-leitende Driftstromwegzone122a , welche die p-leitenden Trennzonen122b umgibt. Die verteilten p-leitenden Trennzonen122b sind an den Gitterpunkten eines planaren dreieckigen Gitters angeordnet. Alternativ können die p-leitenden Trennzonen122b an den Gitterpunkten eines planaren rechteckigen Gitters oder eines planaren quadratischen Gitters angeordnet sein. Die Querschnittsfläche der n-leitenden Driftstromwegzone122a ist größer als die Gesamtquerschnittsfläche der p-leitenden Trennzonen122b . Wenn bzw. solange die Gesamtdotierstoffmengen der n-leitenden Driftstromwegzone122a und der p-leitenden Trennzonen122b nahezu gleich sind, stellt eine Querschnittsfläche der n-leitenden Driftstromwegzone122a , die kleiner als die Gesamtquerschnittsfläche der p-leitenden Trennzone122b ist, klein Problem dar. Alternativ kann eine gleitende Trennzone122b stabförmig gebildete n-leitende Driftstromwegzonen122a umgeben. - Die zweite Schicht mit alternierenden Leitfähigkeitstypen in einem Durchbruchverhinderungsbereich
920 enthält p-leitende Zonen920b , die jeweils als Stab mit kreisförmigem Querschnitt geformt sind, der sich in der Dickenrichtung des Halbleiterchips erstreckt, und eine n-leitende Zone920a , welche die p-leitenden Zonen920b umgibt. Alternativ kann eine p-leitende Zone920b die stabförmigen n-leitenden Zonen920a umgeben. Die Querschnittsfläche der n-leitenden Zone920a ist größer als die Gesamtquerschnittsfläche der p-leitenden Zonen920b . Der Rasterabstand P2 in der zweiten Schicht mit alternierenden Leitfähigkeitstypen ist kleiner als der Rasterabstand P1 in der ersten Schicht mit alternierenden Leitfähigkeitstypen. Da die pn-Übergangsfläche in der zweiten Schicht mit alternierenden Leitfähigkeitstypen doppelt so groß wie die pn-Übergangsfläche in der in6 gezeigten zweiten Schicht mit alternierenden Leitfähigkeitstypen, in der die n-leitenden Zonen und die p-leitenden Zonen als jeweilige Platten bzw. plattenartige Anordnungen geformt sind, oder größer ist, wird eine noch höhere Durchbruchspannung erzielt, wenn p-leitende Zonen920b säulenförmig sind, wie in Verbindung mit der neunten Ausführungsform beschrieben. - Zehnten Ausführungsform
-
17 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer zehnten Ausführungsform der Erfindung zeigt.18 ist die Vertikalquerschnittsansicht längs B-B von17 . In17 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In den17 bis19 werden die gleichen Bezugszahlen verwendet, wie sie in den6 und7 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß diesen Figuren sind der Rasterabstand P1 und die Dotierstoffkonzentrationen in der ersten Schicht mit alternierenden Leitfähigkeitstypen in einer Drain-Driftzone
122 gleich wie der Rasterabstand P2 bzw. die Dotierstoffkonzentrationen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen in einem Durchbruchverhinderungsbereich20 . Es befinden sich jedoch p-leitende Spannungsausgleichsringe20c , welche die Drain-Driftzone122 umgeben, auf dem Durchbruchverhinderungsbereich20 . Die p-leitenden Spannungsausgleichsringe20c sind mit vielen p-leitenden Zonen20b in der zweiten Schicht mit alternierenden Leitfähigkeitstypen elektrisch verbunden. Die Dotierstoffkonzentration im p-leitenden Spannungsausgleichsring20c ist höher als die Dotierstoffkonzentration in den p-leitenden Zonen20b . - Wenn das positive Drain-Potential verstärkt wird, während das Gate und die Source miteinander kurzgeschlossen werden, wird die erste Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone
122 vollständig verarmt, und die Verarmungsschichten dehnen sich von der Drain-Driftzone122 zum Durchbruchverhinderungsbereich20 hin aus. Wenn kein Spannungsausgleichsring20c angeordnet ist, dehnen sich Verarmungsschichten in der Y-Richtung in die p-leitende Zone20bb hinein aus, die direkt mit den p-leitenden Basiszonen13a verbunden sind. Da jedoch die nicht direkt mit den p-leitenden Basiszonen13a verbundenen p-leitenden Zonen20ba nur als Schutzringe im schwimmenden Zustand arbeiten, reicht die Verarmungsschichtausdehnung in die p-leitenden Zonen20ba in der X-Richtung nicht besonders gut aus, und die elektrische Feldstärke erreicht bald den kritischen Wert. - Da die nicht direkt mit den p-leitenden Basiszonen
13a verbundenen p-leitenden Zonen20ba über die Spannungsausgleichsringe20c mit den direkt mit den p-leitenden Basiszonen13a verbundenen p-leitenden Zonen20bb verbunden sind, werden die p-leitenden Zonen20ba von ihrem Schwimmzustand befreit. Da das Potential der p-leitenden Zonen20bb an das Source-Potential gekoppelt ist, werden die pn-Übergänge an den p-leitenden Zonen20ba sicher mit der Sperr-Vorspannung vorgespannt, und Verarmungsschichten dehnen sich in der X-Richtung aus. Daher wird eine hohe Durchbruchspannung erzielt. Die gestrichelten Linien in den18 und19 zeigen die Ränder der sich ausdehnenden Verarmungsschichten. Da die Durchbruchsverhinderungsstruktur durch Verwendung der p-leitenden Spannungsausgleichsringe20c unabhängig von den Breiten der Zonen alternierender Leitfähigkeitstypen ausgelegt ist, werden sowohl eine hohe Durchbruchspannung als auch ein niedriger Widerstand realisiert. Obwohl in17 in beispielhafter Weise viele p-leitende Spannungsausgleichsringe20c gezeigt sind, kann auch nur ein einziger breiter p-leitender Ring für den Spannungsausgleich ohne Problem verwendet werden. - Da die Dotierstoffkonzentration im p-leitenden Spannungsausgleichsring
20c höher als die Dotierstoffkonzentration in der p-leitenden Zone20b ist, besteht keine Möglichkeit, daß die p-leitenden Spannungsausgleichsringe20c in Zusammenhang mit der Verarmung der p-leitenden Zone20b verarmt werden und daß die p-leitenden Ringe20c ihrer Aufgabe als Spannungsausgleichsanordnung nicht nachkommen. - Elfte Ausführungsform
-
20 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer elften Ausführungsform der Erfindung zeigt.21 ist die Vertikalquerschnittsansicht längs C-C von20 . In20 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In den20 und21 werden die gleichen Bezugszahlen verwendet, wie sie in den17 und18 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
20 und21 ist eine n-leitende Umrandungszone24 niedrigen elektrischen Widerstands um die zweite Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 herum angeordnet, und ein stark dotierter n-leitender Kanalstopper24a ist auf der n-leitenden Umrandungszone24 gebildet. Da die n-leitende Umrandungszone24 die Endflächen der n-leitenden Zonen und der p-leitenden Zonen bedeckt, die alternierend zueinander in der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich20 angeordnet sind, wird verhindert, daß ein Leckstrom auftritt. Da das Potential der n-leitenden Umrandungszone24 an das Drain-Potential gekoppelt ist, werden die Breiten der n-leitenden Zonen und der p-leitenden Zonen in der zweiten Schicht mit alternierenden Leitfähigkeitstypen verkleinert, und die Durchbruchspannung des Bauelements wird stabilisiert. Es ist bevorzugt, daß die n-leitende Umrandungszone24 doppelt so breit wie eine n-leitende Driftstromwegzone22a bzw. der Abstand zwischen p-leitenden Trennzonen22b oder noch breiter ist. - Da die Dotierstoffkonzentration im p-leitenden Spannungsausgleichsring
20c höher als die Dotierstoffkonzentration in der p-leitenden Zone20b gemäß der elften Ausführungsform ist, besteht keine Möglichkeit, daß die p-leitenden Spannungsausgleichsringe20c in Zusammenhang mit der Verarmung der p-leitenden Zone20b verarmt werden und daß die p-leitenden Ringe20c ihrer Aufgabe als Spannungsausgleichsanordnung nicht nachkommen. - Zwölfte Ausführungsform
-
22 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer zwölften Ausführungsform der Erfindung zeigt. In22 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In22 werden die gleichen Bezugszahlen verwendet, wie sie in20 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
22 enthält der MOSFET gemäß der zwölften Ausführungsform einen Durchbruchverhinderungsbereich920 mit der unter Bezug auf16 beschriebenen zweiten Schicht mit alternierenden Leitfähigkeitstypen. Die zweite Schicht mit alternierenden Leitfähigkeitstypen enthält p-leitende Zonen920b , die jeweils als Stab mit kreisförmigem Querschnitt ausgebildet sind, der sich in der Dickenrichtung des Halbleiterchips erstreckt, und eine n-leitende Zone920a , welche die p-leitenden Zonen920b umgibt. Die verteilt angeordneten p-leitenden Zonen920b befinden sich an den Gitterpunkten eines planaren dreieckigen Gitters. Alternativ können die p-leitenden Zonen920b an den Gitterpunkten eines planaren rechteckigen Gitters oder eines planaren quadratischen Gitters angeordnet sein. Viele p-leitende Spannungsausgleichsringe20c sind so angeordnet, daß jeder p-leitende Spannungsausgleichsring20c mit vielen säulenartigen p-leitenden Zonen920b in der zweiten Schicht mit alternierenden Leitfähigkeitstypen elektrisch verbunden ist. Obwohl die säulenartigen p-leitenden Zonen920b nicht direkt mit den p-leitenden Basiszonen verbunden sind, ist das Potential der p-leitenden Zone920b über die p-leitenden Spannungsausgleichsringe20c an das Source-Potential gekoppelt. Da sich die Verarmungsschichten aufgrund dieser Potentialanordnung in der X-Richtung und der Y-Richtung ausbreiten, wird eine hohe Durchbruchspannung erzielt. - Da die Dotierstoffkonzentration im p-leitenden Spannungsausgleichsring
20c höher als die Dotierstoffkonzentration in der p-leitenden Zone920b ist, besteht keine Möglichkeit, daß die p-leitenden Spannungsausgleichsringe20c in Zusammenhang mit der Verarmung der p-leitenden Zone920b verarmt werden und daß die p-leitenden Ringe20c ihrer Aufgabe als Spannungsausgleichsanordnung nicht nachkommen. - Dreizehnte Ausführungsform
-
23 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer dreizehnten Ausführungsform der Erfindung zeigt. In23 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In23 werden die gleichen Bezugszahlen verwendet, wie sie in20 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
23 enthält der MOSFET gemäß der dreizehnten Ausführungsform einen Durchbruchverhinderungsbereich500 mit einer zweiten Schicht mit alternierenden Leitfähigkeitstypen. Die zweite Schicht mit alternierenden Leitfähigkeitstypen enthält n-leitende Zonen500a , die jeweils als Stab mit kreisförmigem Querschnitt ausgebildet sind, der sich in der Dickenrichtung des Halbleiterchips erstreckt, p-leitende Zonen500b , die jeweils als Stab mit kreisförmigem Querschnitt ausgebildet sind, der sich in der Dickenrichtung des Halbleiterchips erstreckt, und eine Zone500c hohen Widerstands, welche die n-leitenden Zonen500a und die p-leitenden Zonen500b umgibt. Die n-leitenden Zonen500a und die p-leitenden Zonen500b sind alternierend zueinander angeordnet. Die n-leitenden Zonen500a befinden sich an den Gitterpunkten eines planaren rechteckigen Gitters, und die p-leitenden Zonen500b sind an den Gitterpunkten eines anderen planaren rechteckigen Gitters angeordnet. Alternativ sind die n-leitenden Zonen500a und die p-leitenden Zonen500b an den Gitterpunkten jeweiliger rechteckiger Gitter oder an den Gitterpunkten jeweiliger quadratischer Gitter angeordnet. - Die Zone
500c entspricht der Zone hohen Widerstands gemäß der achten Ausführungsform, die mit den gleichen Mengen eines p-leitenden Dotierstoffs und eines n-leitenden Dotierstoffs dotiert ist und den Durchbruchverhinderungsbereich ausfüllt. Da der n-leitende Dotierstoff und der p-leitende Dotierstoff einander kompensieren, ist die resultierende Ladungsträgerkonzentration in der Zone500c im wesentlichen Null oder nahezu Null. Daher weist die Zone500c einen sehr hohen spezifischen Widerstand auf. Da sehr viele pn-Übergänge dicht in die Zone500c gepackt sind, erleichtert der Bereich500 das Erzielen einer hohen Durchbruchspannung. Bei der zweiten Schicht mit alternierenden Leitfähigkeitstypen, in der die säulenartigen n-leitenden Zonen500a und die säulenartigen p-leitenden Zonen500b alternierend zueinander angeordnet sind, sind die säulenartigen p-leitenden Zonen500b über p-leitende Spannungsausgleichsringe20c mit dem Source-Potential verbunden, obwohl die p-leitenden Zonen500b nicht direkt mit den p-leitenden Basiszonen verbunden sind. Da die säulenartigen p-leitenden Zonen500b über die p-leitenden Spannungsausgleichsringe20c mit dem Source-Potential verbunden sind, dehnen sich die Verarmungsschichten gleichmäßig in der X-Richtung und der Y-Richtung aus. Daher wird eine hohe Durchbruchspannung erzielt. - Da die Dotierstoffkonzentration im p-leitenden Spannungsausgleichsring
20c höher als die Dotierstoffkonzentration in der p-leitenden Zone500b ist, besteht keine Möglichkeit, daß die p-leitenden Spannungsausgleichsringe20c in Zusammenhang mit der Verarmung der p-leitenden Zone500b verarmt werden und daß die p-leitenden Ringe20c ihrer Aufgabe als Spannungsausgleichsanordnung nicht nachkommen. Der p-leitende Spannungsausgleichsring20c ist mit einem Oxidfilm23 bedeckt. Alternativ kann eine Feldplatte mit dem p-leitenden Spannungsausgleichsring20c verbunden sein. - Vierzehnte Ausführungsform
-
24 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer vierzehnten Ausführungsform der Erfindung zeigt. In24 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In24 werden die gleichen Bezugszahlen verwendet, wie sie in6 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
24 enthält die zweite Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereichs eines Vertikal-SJ-MOSFETs gemäß der vierzehnten Ausführungsform einen ersten Abschnitt220A mit alternierenden Leitfähigkeitstypen und einen zweiten Abschnitt220B mit alternierenden Leitfähigkeitstypen. Die n-leitenden Zonen und die p-leitenden Zonen im ersten Abschnitt220A erstrecken sich in etwa parallel zu den n-leitenden Driftstromwegzonen22a und den p-leitenden Trennzonen22b in der Drain-Driftzone22 . Die n-leitenden Zonen und die p-leitenden Zonen im zweiten Abschnitt220B erstrecken sich in etwa senkrecht zu den n-leitenden Driftstromwegzonen22a und den p-leitenden Trennzonen22b in der Drain-Driftzone22 . Die Ebene20A , auf der die Endflächen der n-leitenden Zonen und der p-leitenden Zonen im ersten Abschnitt220a alternierend angeordnet sind, fällt mit der Ebene22A zusammen, auf der die Endflächen der n-leitenden Driftstromwegzonen22a und der p-leitenden Trennzone22b in der Drain-Driftzone22 alternierend angeordnet sind. Die Ebene20Bb , auf der die Endflächen der n-leitenden Zonen und der p-leitenden Zonen in einem ersten Teilabschnitt220b des zweiten Abschnitts220b alternierend angeordnet sind, fällt mit der Grenzfläche der äußersten p-leitenden Trennzone22bb in der Drain-Driftzone22 zusammen. Die Ebene20Bc , auf der die Endflächen der n-leitenden Zonen und der p-leitenden Zonen in einem zweiten Teilabschnitt220c des zweiten Abschnitts220B alternierend angeordnet sind, fällt mit der Grenzfläche der innersten p-leitenden Zone22bb im ersten Abschnitt220A zusammen. - Bei dem in
6 gezeigten Durchbruchverhinderungsbereich220 , der eine einzige Schicht mit alternierenden Leitfähigkeitstypen enthält, arbeitet derjenige Abschnitt von ihm, der dem zweiten Abschnitt220B in24 entspricht, nur als Schutzring, da die sich nicht in Kontakt mit der Drain-Driftzone22 befindlichen p-leitenden Zonen20bb nicht dazu beitragen, das Source-Potential zu verteilen. Im Gegensatz dazu sind die p-leitenden Zonen im ersten Teilabschnitt220b , deren Endflächen mit der äußersten p-leitenden Trennzone22bb verbunden sind, an das Source-Potential angeschlossen. Daher tragen alle p-leitenden Zonen20b im ersten Teilabschnitt220b dazu bei, das Source-Potential zu verteilen. Die p-leitenden Zonen im zweiten Teilabschnitt220c , deren Endflächen mit der innersten p-leitenden Zone20bb des ersten Abschnitts220A verbunden sind, sind ebenfalls mit dem Source-Potential verbunden. Daher tragen alle p-leitenden Zonen20b im zweiten Teilabschnitt220c dazu bei, das Source-Potential zu verteilen. Da die Sperr-Vorspannung an den gesamten Durchbruchverhinderungsbereich angelegt wird und der gesamte Durchbruchverhinderungsbereich aufgrund der oben beschriebenen Struktur schnell verarmt wird, ist es nicht erforderlich, einen Spannungsausgleichsring auf dem Durchbruchverhinderungsbereich anzuordnen. Die p-leitenden Zonen20b im ersten Abschnitt220A mit alternierenden Leitfähigkeitstypen dienen als Anordnung zum Verteilen des Source-Potentials. Ein auf dem Durchbruchverhinderungsbereich angeordneter Spannungsausgleichsring stellt jedoch kein Problem dar. - Typische Abmessungen und Dotierstoffkonzentrationen für den MOSFET mit einer Durchbruchspannung der 600-V-Klasse sind wie folgt. Der spezifische Widerstand der Drain-Schicht
11 beträgt 0,01 Ωcm. Die Dicke der Drain-Schicht11 beträgt 350 μm. Die Dotierstoffkonzentrationen in der Driftstromwegzone22a und der Trennzone22b betragen 2 × 1015 cm–3. Die Dicke der Driftstromwegzone22a und die Dicke der Trennzone22b sind 40 μm. Der Rasterabstand, mit dem Paare aus jeweils einer Driftstromwegzone22a und einer Trennzone22b in der Drain-Driftzone angeordnet sind, beträgt 16 μm. Die Dotierstoffkonzentrationen in der n-leitenden Zone20a und der p-leitenden Zone20b betragen 5 × 1014 cm–3. Der Rasterabstand, mit dem Paare aus jeweils einer n-leitenden Zone20a und einer p-leitenden Zone20b im Durchbruchverhinderungsbereich angeordnet sind, beträgt 8 μm. Die Breite der äußersten Trennzone22bb beträgt 4 μm. - Fünfzehnte Ausführungsform
-
25 ist eine Horizontalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer fünfzehnten Ausführungsform der Erfindung zeigt. In25 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In25 werden die gleichen Bezugszahlen verwendet, wie sie in8 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Gemäß
25 enthält die zweite Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereichs eines Vertikal-SJ-MOSFETs gemäß der vierzehnten Ausführungsform einen ersten Abschnitt320A mit alternierenden Leitfähigkeitstypen und einen zweiten Abschnitt320B mit alternierenden Leitfähigkeitstypen. Die n-leitenden Zonen und die p-leitenden Zonen im ersten Abschnitt320A erstrecken sich in etwa senkrecht zu den n-leitenden Driftstromwegzonen22a und den p-leitenden Trennzonen22b in der Drain-Driftzone22 . Die n-leitenden Zonen und die p-leitenden Zonen im zweiten Abschnitt320B erstrecken sich in etwa parallel zu den n-leitenden Zonen und den p-leitenden Zonen in der Drain-Driftzone22 . Die Ebene20A , auf der die Endflächen der n-leitenden Zonen und der p-leitenden Zonen im ersten Abschnitt320a alternierend angeordnet sind, fällt mit der Grenzfläche der äußersten p-leitenden Trennzone22bb in der Drain-Driftzone22 zusammen. Die Ebene20Bb , auf der die Endflächen der n-leitenden Zonen und der p-leitenden Zonen in einem ersten Teilabschnitt320b des zweiten Abschnitts320b alternierend angeordnet sind, fällt mit der Ebene22A zusammen, auf der die Endflächen der n-leitenden Driftstromwegzonen und der p-leitenden Zonen in der Drain-Driftzone22 alternierend angeordnet sind. Die Ebene20Bc , auf der die Endflächen der n-leitenden Zonen und der p-leitenden Zonen in einem zweiten Teilabschnitt320c des zweiten Abschnitts320B alternierend angeordnet sind, fällt mit der Grenzfläche der innersten p-leitenden Zone 22bb im ersten Abschnitt320A zusammen. - Bei dem in
8 gezeigten Durchbruchverhinderungsbereich220 , der eine einzige Schicht mit alternierenden Leitfähigkeitstypen enthält, arbeitet derjenige Abschnitt von ihm, der dem zweiten Abschnitt320B in25 entspricht, nur als Schutzring, da die sich nicht in Kontakt mit der Drain-Driftzone22 befindlichen p-leitenden Zonen20bb nicht dazu beitragen, das Source-Potential zu verteilen. Im Gegensatz dazu tragen, da die Ebene20Bb des ersten Teilabschnitts320b mit der Ebene20A zusammenfällt, alle p-leitenden Zonen20b im ersten Teilabschnitt320b dazu bei, das Source-Potential zu verteilen. Da die Ebene20Bc des zweiten Teilabschnitts320c mit der innersten gleitenden Zone20bb des Abschnitts320A mit alternierenden Leitfähigkeitstypen verbunden ist, tragen alle p-leitenden Zonen20b im zweiten Teilabschnitt320c dazu bei, das Source-Potential zu verteilen. Da die Sperr-Vorspannung an den gesamten Durchbruchverhinderungsbereich angelegt wird und der gesamte Durchbruchverhinderungsbereich aufgrund der oben beschriebenen Struktur schnell verarmt wird, ist es nicht erforderlich, einen Spannungsausgleichsring auf dem Durchbruchverhinderungsbereich anzuordnen. Die p-leitenden Zonen20b im ersten Abschnitt320A mit alternierenden Leitfähigkeitstypen dienen als Anordnung zum Verteilen des Source-Potentials. Ein auf dem Durchbruchverhinderungsbereich angeordneter Spannungsausgleichsring stellt jedoch kein Problem dar. - Sechzehnte Ausführungsform
-
26 ist eine Vertikalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer sechzehnten Ausführungsform der Erfindung zeigt. In26 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In26 werden die gleichen Bezugszahlen verwendet, wie sie in7 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Der Vertikal-SJ-MOSFET gemäß der sechzehnten Ausführungsform ist eine Verbesserung des in den
6 und7 gezeigten MOSFETs gemäß der zweiten Ausführungsform. Bei dem MOSFET gemäß der zweiten Ausführungsform ist der Rasterabstand P2, mit dem Paare aus jeweils einer p-leitenden Zone und einer n-leitenden Zone im Durchbruchverhinderungsbereich220 angeordnet sind, kleiner als der Rasterabstand P1, mit dem Paare aus jeweils einer p-leitenden Trennzone22b und einer n-leitenden Driftstromwegzone22a in der Drain-Driftzone22 angeordnet sind. Da ein plötzlicher Sprung zwischen den Breiten der äußersten Trennzone22bb der Drain-Driftzone22 und der innersten n-leitenden Zone20aa des Durchbruchverhinderungsbereichs220 vorhanden ist, wird ein Ungleichgewicht zwischen den Ladungsmengen in der äußersten Trennzone22bb und der innersten n-leitenden Zone20aa verursacht. Aufgrund dieses Ladungsungleichgewichts wird eine hohe elektrische Feldstärke an der Grenzfläche zwischen der äußersten Trennzone22bb und der innersten n-leitenden Zone20aa verursacht, und es ist schwierig, bei dem MOSFET gemäß der zweiten Ausführungsform eine hohe Durchbruchspannung zu erzielen. - Gemäß
26 sind die Breiten der Zonen20a und der Zonen20b in einem Durchbruchverhinderungsbereich120 auf W5 eingestellt. Die Drain-Driftzone22 enthält einen ersten Übergangsbereich22F , in dem die Breiten der Driftstromwegzonen22a und Trennzonen22b in einem Durchbruchverhinderungsbereich120 allmählich von W1 bis W5 zur Grenzfläche zwischen der Drain-Driftzone22 und dem Durchbruchverhinderungsbereich120 so abnehmen, daß die Breite der äußersten Trennzone22bb gleich der Breite der innersten n-leitenden Zone20aa des Durchbruchverhinderungsbereichs120 ist. Der erste Übergangsbereich22F befindet sich unterhalb des Randabschnitts der Source-Elektrode17 . Da durch Ausgleichen der Ladungsmengen in den Zonen auf den beiden Seiten eines pn-Übergangs eine Ladungsbalance realisiert wird, wird das elektrische Feld an der Grenzfläche zwischen dem Durchbruchverhinderungsbereich120 und der Drain-Driftzone22 abgeschwächt, und es wird eine hohe Durchbruchspannung erzielt. Wie in26 gezeigt, ist die Breite der äußersten Basiszone, die im ersten Übergangsbereich22F angeordnet ist, viel größer als diejenige der inneren Basiszonen13 . - Typische Abmessungen und Dotierstoffkonzentrationen für den MOSFET mit einer Durchbruchspannung der 600-V-Klasse sind wie folgt. Der spezifische Widerstand der Drain-Schicht
11 beträgt 0,01 Ωcm. Die Dicke der Drain-Schicht11 beträgt 350 μm. Die Dotierstoffkonzentrationen in der Driftstromwegzone22a und der Trennzone22b sind 2 × 1015 cm–3. Die Dicke der Driftstromwegzone22a und die Dicke der Trennzone22b sind 40 μm. Die Breite W1 ist 8 μm, die Breite W2 7 μm, die Breite W3 6 μm, die Breite W4 5 μm und die Breite W5 4 μm. Die Breiten der Fenster in der Fotolackmaske betragen 4,0 μm, 3,5 μm, 3,0 μm, 2,5 μm und 2 μm entsprechend den Zonenbreiten W1, W2, W3, W4 bzw. W5. - Die Zonen in den Schichten mit alternierenden Leitfähigkeitstypen sind nicht notwendigerweise jeweils als Platten oder plattenartige Anordnungen ausgebildet. Zonen in den Schichten mit alternierenden Leitfähigkeitstypen, die an den Gitterpunkten eines quadratischen Gitters positioniert sind, oder schlangenlinienförmige pn-Übergangsebenen stellen kein Problem dar.
- Siebzehnte Ausführungsform
-
27 ist eine Vertikalquerschnittsansicht, die eine Drain-Driftzone und einen Durchbruchverhinderungsbereich eines Vertikal-SJ-MOSFETs gemäß einer siebzehnten Ausführungsform der Erfindung zeigt. In27 ist ein Viertel der Drain-Driftzone durch Schraffierung dargestellt. In27 werden die gleichen Bezugszahlen verwendet, wie sie in26 verwendet werden, um die gleichen Bestandteile zu bezeichnen, und aus Gründen der Einfachheit wird eine Wiederholung der betreffenden Erläuterungen vermieden. - Der MOSFET gemäß der siebzehnten Ausführungsform unterscheidet sich von dem MOSFET gemäß der sechzehnten Ausführungsform insofern, als eine Source-Elektrode
17 auf einen Teil eines Oxidfilms23 auf dem Durchbruchverhinderungsbereich120 verlängert ist. Der MOSFET gemäß der siebzehnten Ausführungsform unterscheidet sich von dem MOSFET gemäß der sechzehnten Ausführungsform des weiteren insofern, als die Breiten der Zonen22a und22b der Drain-Driftzone22 auf W1 eingestellt sind und der Durchbruchverhinderungsbereich120 einen zweiten Übergangsbereich120S enthält, in dem die Breiten der Zonen20a und20b des Durchbruchverhinderungsbereichs120 allmählich von W5 auf W1 zur Drain-Driftzone22 so zunehmen, daß die Breite der innersten nleitenden Zone20aa gleich der Breite der äußersten Trennzone22bb ist. Der zweite Übergangsbereich120S liegt unterhalb des verlängerten Randabschnitts der Source-Elektrode17 . Da das elektrische Feld an der Grenzfläche zwischen dem Durchbruchverhinderungsbereich120 und der Drain-Driftzone auf gleiche Weise wie bei der sechzehnten Ausführungsform abgeschwächt wird, wird auch bei der siebzehnten Ausführungsform eine hohe Durchbruchspannung erzielt. Bei der achtzehnten Ausführungsform kann die Breite der oberhalb der p-leitenden Zone22bb angeordneten äußersten p-leitenden Basiszone schmäler gemacht werden als die Breite der äußersten p-leitenden Basiszone gemäß der siebzehnten Ausführungsform. - Obwohl die Erfindung bisher in Verbindung mit Ausführungsformen von Vertikal-Doppeldiffusions-MOSFETs beschrieben wurde, sind die zweiten Schichten mit alternierenden Leitfähigkeitstypen gemäß der Erfindung auch bei IGBTs (Leitfähigkeitsmodulation-MOSFETs), Bipolartransistoren, pn-Übergang-Dioden und Schottky-Dioden einsetzbar. Die zweiten Schichten mit alternierenden Leitfähigkeitstypen gemäß der Erfindung erleichtern das Erzielen einer hohen Durchbruchspannung im Durchbruchverhinderungsbereich auch bei solchen Bauelementen, die eine Drain-Driftzone aufweisen, die nicht aus einer Schicht mit alternierenden Leitfähigkeitstypen, sondern aus einer Schicht mit einem Leitfähigkeitstyp gebildet ist.
- Der Durchbruchverhinderungsbereich gemäß der Erfindung, der die Drain-Driftzone eines Halbleiterbauelements umgibt und eine Schicht mit alternierenden Leitfähigkeitstypen oder eine Schicht hohen Widerstands enthält, in die ein Dotierstoff eines ersten Leitfähigkeitstyps und ein Dotierstoff eines zweiten Leitfähigkeitstyps so dotiert sind, daß die resultierende Ladungsträgerkonzentration Null oder in etwa Null ist, zeigt die folgenden Wirkungen.
- Die um die Drain-Driftzone herum angeordnete Schicht mit alternierenden Leitfähigkeitstypen erleichtert die Ausdehnung von Verarmungsschichten von den vielen pn-Übergängen in die n-leitenden Zonen und die p-leitenden Zonen hinein, die alternierend angeordnet sind, wobei nicht nur der Bereich um die aktive Zone herum verarmt wird, sondern auch der äußere Bereich des Bauelements und der Bereich auf der Seite der zweiten Hauptfläche. Daher wird eine hohe Durchbruchspannung im Durchbruchverhinderungsbereich erzielt, und die Durchbruchspannung des Durchbruchverhinderungsbereichs ist höher als die Durchbruchspannung der Drain-Driftzone. Da die Durchbruchspannung durch Bildung des Durchbruchverhinderungsbereichs aus einer Schicht mit alternierenden Leitfähigkeitstypen selbst dann höher als in der Drain-Driftzone ist, wenn die Drain-Driftzone aus einer Schicht mit alternierenden Leitfähigkeitstypen gebildet ist, kann die Struktur der Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone leicht optimiert werden, die Design-Freiheiten zum Auslegen eines SJ-Halbleiterbaulements sind höher, und daher ist die Entwicklung von SJ-Halbleiterbauelementen leichter.
Claims (35)
- Halbleiterbauelement, umfassend: einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche; eine aktive Zone auf der Seite der ersten Hauptfläche; eine Schicht (
11 ) eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei die Schicht des ersten Leitfähigkeitstyps geringen elektrischen Widerstand aufweist; eine erste Hauptelektrode (17 ), die mit der aktiven Zone elektrisch verbunden ist; eine zweite Hauptelektrode (18 ), die mit der Schicht (11 ) des ersten Leitfähigkeitstyps elektrisch verbunden ist; eine Drain-Driftzone (22 ) zwischen der aktiven Zone und der Schicht (11 ) des ersten Leitfähigkeitstyps, wobei die Drain-Driftzone (22 ) einen vertikalen Driftstromweg im Durchlaßzustand des Bauelements schafft und im Sperrzustand des Bauelements verarmt ist; und wobei die Drain-Driftzone (22 ) eine Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die vertikale Driftstromwegzonen des ersten Leitfähigkeitstyps und vertikale Trennzonen des zweiten Leitfähigkeitstyps umfaßt, wobei sich die Driftstromwegzonen und die Trennzonen in der Dickenrichtung des Halbleiterchips erstrecken und alternierend angeordnet sind, und einen Durchbruchverhinderungsbereich (20 ) der im Durchlaßzustand des Bauelements einen Stromfluss verhindert, im Sperrzustand des Bauelements verarmt ist, und sich um die Drain-Driftzone (22 ) herum zwischen der ersten Hauptfläche und der Schicht des ersten Leitfähigkeitstyps befindet, und der Aufbau eine Schicht mit alternierenden Leitfähigkeitstypen mit ersten Zonen (20a ) des ersten Leitfähigkeitstyps und zweiten Zonen (20b ) eines zweiten Leitfähigkeitstyps umfaßt, die alternierend angeordnet sind; und ein Rasterabstand im Durchbruchverhinderungsbereich (20 ), mit dem Paare aus je einer ersten Zone (20a ) und einer zweiten Zone (20b ) angeordnet sind, kleiner ist als ein Rasterabstand in der Drain-Driftzone (22 ), mit dem Paare aus je einer Driftstromwegzone (22a ) und einer Trennzone (22b ) angeordnet sind. - Halbleiterbauelement nach Anspruch 1, bei dem die Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (
20 ) schwächer dotiert als die Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone (22 ) ist. - Halbleiterbauelement nach Anspruch 1 oder 2, bei dem sich die ersten Zonen (
20a ) und die zweiten Zonen (20b ) Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (20 ) in der Dickenrichtung des Halbleiterchips erstrecken und in Kontakt miteinander stehen. - Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die ersten Zonen und/oder die zweiten Zonen der Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (
20 ) Diffusionszoneneinheiten aufweisen, die über die Dickenrichtung des Halbleiterchips verteilt angeordnet und miteinander verbunden sind. - Halbleiterbauelement nach Anspruch 4, bei dem die Dotierstoffkonzentration in den einzelnen Diffusionszoneneinheiten in deren Zentrum am höchsten ist und zum Rand hin allmählich abfällt.
- Halbleiterbauelement nach Anspruch 2 bei dem die Schicht mit alternierenden Leitfähigkeitstypen der Drain-Driftzone (
22 ) Schichtanordnung umfaßt, die aus einer Mehrzahl von Paaren aus jeweils einer Driftstromwegzone und einer Trennzone gebildet sind, und die Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereich eine Schichtanordnung umfaßt, die aus einer Mehrzahl von Paaren aus jeweils einer ersten Zone (20a ) einer zweiten Zone (20b ) gebildet sind. - Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem sich die Grenzflächen zwischen den ersten Zonen (
20a ) und den zweiten Zonen (20b ) des Durchbruchverhinderungsbereichs (20 ) in etwa parallel zu den Grenzflächen zwischen den Driftstromwegzonen (22a ) und den Trennzonen (22b ) er Drain-Driftzone (22 ) erstrecken; die Ebene, auf der die Endflächen der ersten Zonen (20a ) und der zweiten Zone (20b ) alternierend angeordnet sind, mit der Ebene verbunden ist, auf der die Endflächen der Driftstromwegzonen (22a ) und der Trennzonen (22b ) alternierend angeordnet sind; und die Grenzfläche der innersten ersten Zone mit der Grenzfläche der äußersten Trennzone verbunden ist. - Halbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem die Drain-Driftzone (
22 ) einen ersten Übergangsbereich umfaßt, in dem die Breiten der Driftstromwegzonen (22a ) und der Trennzonen (22b ) zum Durchbruchverhinderungsbereich (20 ) hin allmählich abnehmen. - Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem der Durchbruchverhinderungsbereich (
20 ) einen zweiten Übergangsbereich aufweist, in dem die Breiten der ersten Zone (20a ) und der zweiten Zonen (20b ) zur Drain-Driftzone (22 ) hin allmählich zunehmen. - Halbleiterbauelement nach Anspruch 8 und 9, bei dem sich der erste Übergangsbereich bzw. der zweite Übergangsbereich unterhalb des Randabschnitts der ersten Hauptelektrode befindet.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem sich die Grenzflächen zwischen den ersten Zonen (
20a ) und den zweiten Zonen (20b ) des Durchbruchverhinderungsbereichs (20 ) in etwa senkrecht zu den Grenzflächen zwischen den Driftstromwegzonen (22a ) und den Trennzonen (22b ) der Drain-Driftzone (22 ) erstrecken. - Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem die Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereichsbereichs (
20 ) umfaßt: einen ersten Abschnitt mit alternierenden Leitfähigkeitstypen aus ersten Zonen d aus zweiten Zonen (20b ) wobei sich deren Grenzflächen in etwa parallel zu den Grenzflächen zwischen den Driftstromwegzonen (22a ) und den Trennzonen (22b ) der Drain-Driftzone (22 ) erstrecken; und einen zweiten Abschnitt mit alternierenden Leitfähigkeitstypen aus ersten Zonen (20a ) und aus zweiten Zonen (20b ) wobei sich deren Grenzflächen in etwa senkrecht zu den Grenzflächen zwischen n den Driftstromwegzonen (20b ) und den Trennzonen (22b ) der Drain-Driftzone erstrecken. - Halbleiterbauelement nah Anspruch 12, bei dem die Ebene, auf der die Endflächen der ersten Zonen (
20a ) und der zweiten Zonen (20b ) des ersten Abschnitts mit alternierenden Leitfähigkeitstypen alternierend angeordnet sind, mit der Ebene zusammenfällt, auf der die Endflächen der Driftstromwegzonen (22a ) und der Trennzonen (22b ) der Drain-Driftzone alternierend angeordnet sind. - Halbleiterbauelement nach Anspruch 13, dem die Schicht mit alternierenden Leitfähigkeitstypen des Durchbruchverhinderungsbereichs (
20 ) des weiteren einen dritten Abschnitt mit alternierenden Leitfähigkeitstypen im Eckabschnitt des Durchbruchverhinderungsbereichs (20 ) umfaßt, wobei der Eckabschnitt durch den ersten Abschnitt mit alternierenden Leitfähigkeitstypen und den zweiten Abschnitt mit alternierenden Leitfähigkeitstypen begrenzt ist; wobei der dritte Abschnitt mit alternierenden Leitfähigkeitstypen erste Zonen (20a ) und zweite Zonen (20b ) enthält, die sich parallel zu den ersten Zonen und den zweiten Zonen des ersten Abschnitts mit alternierenden Leitfähigkeitstypen oder des zweiten Abschnitts mit alternierenden Leitfähigkeitstypen erstrecken. - Halbleiterbauelement nach Anspruch 12, bei dem die Ebene, auf der die Endflächen der ersten Zonen (
20a ) und der zweiten Zonen (20b ) des ersten Abschnitts mit alternierenden Leitfähigkeitstypen oder des zweiten Abschnitts mit alternierenden Leitfähigkeitstypen alternierend angeordnet sind, mit der Grenzfläche der innersten zweiten Zone des zweiten Abschnitts mit alternierenden Leitfähigkeitstypen oder des ersten Abschnitts mit alternierenden Leitfähigkeitstypen zusammenfällt. - Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem sich die Grenzflächen zwischen den ersten Zonen (
20a ) und den zweiten Zonen (20b ) des Durchbruchverhinderungsbereichs (20 ) schräg zu den Grenzflächen zwischen den Driftstromwegzonen und den Trennzonen der Drain-Driftzone erstrecken. - Halbleiterbauelement nach einem Ansprüche 1 bis 16, bei dem die pn-Übergänge zwischen den ersten Zonen (
20a ) und den zweiten Zonen (20b ) im wesentlichen eben sind. - Halbleiterbauelement nach einem der Ansprüche 1 bis 16, bei dem die pn-Übergänge zwischen den ersten Zonen (
20a ) und den zweiten Zonen (20b ) schlangenlinienförmig sind. - Halbleiterbauelement nach einem der Ansprüche 1 bis 4, bei dem die ersten Zonen (
20a ) und/oder die zweiten Zonen (20 ) der Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (20 ) säulenartig sind. - Halbleiterbauelement nach Anspruch 1 oder 2 ferner umfassend eine Zone hohen Widerstands, welche den Raum zwischen den ersten Zonen (
20a ) und den zweiten Zonen (20b ) ausfüllt, wobei die Zone hohen Widerstands mit einem Dotierstoff des ersten Leitfähigkeitstyps und einem Dotierstoff des zweiten Leitfähigkeitstyps dotiert ist. - Halbleiterbauelement nach einem der Ansprüche 1 bis 4, ferner umfassend mindestens einen Spannungsausgleichsring (
20c ) des zweiten Leitfähigkeitstyps, der auf der ersten Hauptfläche angeordnet ist, wobei der mindestens eine Spannungsausgleichsring (20c ) die Drain-Driftzone (122 ) umgibt und die zweiten Zonen (20b ) es zweiten Leitfähigkeitstyps untereinander verbindet. - Halbleiterbauelement nach Anspruch 21, bei dem die Dotierstoffkonzentration in dem mindestens einem Spannungsausgleichsring (
20c ) höher ist als die Dotierstoffkonzentration in der zweiten Zone (20b ) des zweiten Leitfähigkeitstyps. - Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die ersten Zonen (
20a ) und/oder die zweite Zonen (20b ) der Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (20 ) Diffusionszoneneinheiten umfassen, die über die Dickenrichtung des Halbleiterchips verteilt und im Abstand voneinander angeordnet sind. - Halbleiterbauelement nach Anspruch 23, bei dem die Dotierstoffkonzentration in jeder Diffusionszoneneinheit im Zentrum am höchsten ist und zum Rand hin allmählich abfällt.
- Halbleiterbauelement nach Anspruch 1, bei dem sich die ersten Zonen (
20a ) und die zweiten Zonen (20b ) der Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich parallel oder schräg zu den Hauptflächen des Halbleiterchips erstrecken und alternierend aneinandergeschichtet sind. - Halbleiterbauelement nach einem der Ansprüche 1 bis 25, ferner umfassend eine Umrandungszone (
24 ) des ersten Leitfähigkeitstyps zwischen der ersten Hauptfläche und der Schicht des ersten Leitfähigkeitstyps, wobei die Umrandungszone den Durchbruchverhinderungsbereich (20 ) umgibt sowie einen geringen elektrischen Widerstand aufweist. - Halbleiterbauelement nach Anspruch 26, ferner umfassend eine Peripherieelektrode auf der Umrandungszone (
24 ), wobei sich die Peripherieelektrode auf der Seite der ersten Hauptfläche befindet. - Halbleiterbauelement nach Anspruch 26 oder 27, ferner umfassend eine Kanalstopperzone (
24a ) des ersten Leitfähigkeitstyps auf der Umrandungszone (24 ), wobei sich die Kanalstopperzone (24a ) auf der Seite der ersten Hauptfläche befindet. - Halbleiterbauelement nach einem der Ansprüche 26 bis 28, bei dem die Drain-Driftzone (
20a ) eine Schicht mit alternierenden Leitfähigkeitstypen, umfaßt, die vertikale Driftstromwegzonen (22a ) des ersten Leitfähigkeitstyps vertikale Trennzonen (22b ) des zweiten Leitfähigkeitstyps umfaßt, wobei sich die Driftstromwegzonen (22a ) und die Trennzonen (22b )in der Dickenrichtung des Halbleiterchips erstrecken und alternierend angeordnet sind, wobei die Breite der Umrandungszone größer als die Breite der Driftstromwegzonen (22a ) ist. - Halbleiterbauelement nach einem der Ansprüche 26 bis 28, bei dem die Drain-Driftzone (
22 ) eine Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die vertikale Driftstromwegzonen (22a ) des ersten Leitfähigkeitstyps und vertikale Trennzonen (22b ) des zweiten es zweiten Leitfähigkeitstyps umfaßt, wobei sich die Driftstromwegzonen (22a ) und die Trennzonen (22b ) der Dickenrichtung des Halbleiterchips erstrecken und alternierend angeordnet sind, wobei die Breite der Umrandungszone größer als der Abstand zwischen den Trennzonen (22b ) ist. - Halbleiterbauelement nach einem der Ansprüche 1 bis 30, ferner umfassend einen Isolierfilm auf dem Durchbruchverhinderungsbereich, (
20 ) wobei sich der Isolierfilm auf der Seite der ersten Hauptfläche befindet. - Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, das folgende Schritte aufweist: (a) Aufwachsen einer ersten Epitaxieschicht (
30 ) hohen Widerstands auf einem Halbleitersubstrat, das die Schicht des ersten Leitfähigkeitstyps enthält; (b) selektives Implantieren eines Dotierstoffs des ersten Leitfähigkeitstyps in erste Abschnitte der ersten Epitaxieschicht (30 ) und eines Dotierstoffs des zweiten Leitfähigkeitstyps in zweite Abschnitte der ersten Epitaxieschicht (30 ); (c) Aufwachsen einer zweiten Epitaxieschicht (30 ) hohen Widerstands auf der ersten Epitaxieschicht; (d) Wiederholen der Schritte (b) und (c) so oft wie nötig; und (e) thermisches Eintreiben der implantierten Dotierstoffe aus deren Diffusionszentren, um dadurch die erste Schicht mit alternierenden Leitfähigkeitstypen und die zweite Schicht mit alternierenden Leitfähigkeitstypen zu bilden, wobei der Rasterabstand, mit dem die Paare aus dem ersten Abschnitt und dem zweiten Abschnitt zur Bildung, der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (20 ) angeordnet sind, kleiner ist als der Rasterabstand, mit dem die Paare aus dem ersten Abschnitt und dem zweiten Abschnitt zur Bildung der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone (22 ) angeordnet sind. - Verfahren nach Anspruch 32, bei dem die ersten Abschnitte und die zweiten Abschnitte zur Bildung der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (
20 ) schmäler sind als die ersten Abschnitte und die zweiten Abschnitte zur Bildung der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone (22 ). - Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 31, wobei das Verfahren folgende Schritte aufweist: (a) Aufwachsen einer ersten Epitaxieschicht hohen Widerstands auf einem Halbleitersubstrat, das die Schicht des ersten Leitfähigkeitstyps enthält; (b) Implantieren eines Dotierstoffs des ersten oder des zweiten Leitfähigkeitstyps den gesamten Oberflächenabschnitt der ersten Epitaxieschicht und selektives Implantieren eines Dotierstoffs des zweiten oder des ersten Leitfähigkeitstyps in ausgewählte Oberflächenabschnitte der ersten Epitaxieschicht; (c) Aufwachsen einer zweiten Epitaxieschicht hohen Widerstands auf der ersten Epitaxieschicht; (d) Wiederholen der Schritte (b) und (c) so oft wie nötig; und (e) thermisches Eintreiben der implantierten Dotierstoffe, um dadurch die erste Schicht mit alternierenden Leitfähigkeitstypen und die zweite Schicht mit alternierenden Leitfähigkeitstypen zu bilden, wobei der Rasterabstand, mit dem die ausgewählten Oberflächenabschnitte zur Bildung der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (
20 ) angeordnet sind, schmäler ist als der Rasterabstand, mit dem die ausgewählten Oberflächenabschnitte zur Bildung der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone (22 ) angeordnet sind. - Verfahren nach Anspruch 34, bei dem die ausgewählten Oberflächenabschnitte zur Bildung der zweiten Schicht mit alternierenden Leitfähigkeitstypen im Durchbruchverhinderungsbereich (
20 ) schmäler sind als die ausgewählten Oberflächenäbschnitte zur Bildung der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone (22 ).
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32160/2000 | 2000-02-09 | ||
| JP2000032160 | 2000-02-09 | ||
| JP2000357970A JP4765012B2 (ja) | 2000-02-09 | 2000-11-24 | 半導体装置及びその製造方法 |
| JP357970/2000 | 2000-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10106006A1 DE10106006A1 (de) | 2001-08-16 |
| DE10106006B4 true DE10106006B4 (de) | 2011-06-16 |
Family
ID=26585115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10106006A Expired - Lifetime DE10106006B4 (de) | 2000-02-09 | 2001-02-09 | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6724042B2 (de) |
| JP (1) | JP4765012B2 (de) |
| DE (1) | DE10106006B4 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014101847B4 (de) * | 2013-02-21 | 2020-09-03 | Infineon Technologies Austria Ag | Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich |
Families Citing this family (169)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| JP4447065B2 (ja) | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4765012B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP3636345B2 (ja) * | 2000-03-17 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子および半導体素子の製造方法 |
| US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| DE10066053B4 (de) * | 2000-12-08 | 2006-03-30 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Durchbruchspannung |
| JP3899231B2 (ja) * | 2000-12-18 | 2007-03-28 | 株式会社豊田中央研究所 | 半導体装置 |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| DE10205345B9 (de) * | 2001-02-09 | 2007-12-20 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauelement |
| GB2373094B (en) * | 2001-03-08 | 2004-11-10 | Dynex Semiconductor Ltd | Semiconductor device with 3-D resurf junctions |
| WO2003028108A1 (fr) * | 2001-09-19 | 2003-04-03 | Kabushiki Kaisha Toshiba | Semi-conducteur et procede de fabrication |
| US6630714B2 (en) * | 2001-12-27 | 2003-10-07 | Kabushiki Kaisha Toshiba | Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer |
| JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
| JP4212288B2 (ja) | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
| DE10226664B4 (de) | 2002-06-14 | 2006-10-26 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| JP3966151B2 (ja) | 2002-10-10 | 2007-08-29 | 富士電機デバイステクノロジー株式会社 | 半導体素子 |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| JP2004335990A (ja) * | 2003-03-10 | 2004-11-25 | Fuji Electric Device Technology Co Ltd | Ｍｉｓ型半導体装置 |
| US7067877B2 (en) * | 2003-03-10 | 2006-06-27 | Fuji Electric Device Technology Co., Ltd. | MIS-type semiconductor device |
| JP3721172B2 (ja) | 2003-04-16 | 2005-11-30 | 株式会社東芝 | 半導体装置 |
| JP4222092B2 (ja) * | 2003-05-07 | 2009-02-12 | 富士電機デバイステクノロジー株式会社 | 半導体ウェハ、半導体装置および半導体装置の製造方法 |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP4166627B2 (ja) * | 2003-05-30 | 2008-10-15 | 株式会社デンソー | 半導体装置 |
| WO2005020275A2 (ja) * | 2003-08-20 | 2005-03-03 | Denso Corporation | 縦型半導体装置 |
| JP4253558B2 (ja) * | 2003-10-10 | 2009-04-15 | 株式会社豊田中央研究所 | 半導体装置 |
| KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| JP4536366B2 (ja) * | 2003-12-22 | 2010-09-01 | 株式会社豊田中央研究所 | 半導体装置とその設計支援用プログラム |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| JP4904673B2 (ja) | 2004-02-09 | 2012-03-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US7535056B2 (en) | 2004-03-11 | 2009-05-19 | Yokogawa Electric Corporation | Semiconductor device having a low concentration layer formed outside a drift layer |
| JP2006005275A (ja) * | 2004-06-21 | 2006-01-05 | Toshiba Corp | 電力用半導体素子 |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| JP4967236B2 (ja) * | 2004-08-04 | 2012-07-04 | 富士電機株式会社 | 半導体素子 |
| JP4943639B2 (ja) * | 2004-08-31 | 2012-05-30 | 株式会社豊田中央研究所 | 半導体装置 |
| DE102004058412B4 (de) | 2004-12-03 | 2017-03-02 | Austriamicrosystems Ag | Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens |
| JP4940546B2 (ja) * | 2004-12-13 | 2012-05-30 | 株式会社デンソー | 半導体装置 |
| FR2880193A1 (fr) * | 2004-12-23 | 2006-06-30 | St Microelectronics Sa | Diode schottky a barriere verticale |
| JP4929594B2 (ja) * | 2004-12-27 | 2012-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2006186145A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4860929B2 (ja) * | 2005-01-11 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20060197153A1 (en) * | 2005-02-23 | 2006-09-07 | Chih-Feng Huang | Vertical transistor with field region structure |
| EP1710843B1 (de) * | 2005-04-04 | 2012-09-19 | STMicroelectronics Srl | Integriertes Leistungsbauelement |
| DE112006000832B4 (de) | 2005-04-06 | 2018-09-27 | Fairchild Semiconductor Corporation | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben |
| JP2006352092A (ja) * | 2005-05-17 | 2006-12-28 | Sumco Corp | 半導体基板及びその製造方法 |
| JP4997715B2 (ja) * | 2005-05-18 | 2012-08-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US8084815B2 (en) * | 2005-06-29 | 2011-12-27 | Fairchild Korea Semiconductor Ltd. | Superjunction semiconductor device |
| EP1742259A1 (de) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Halbleiter-Leistungsbauelement mit Mehrfach-Drain-Struktur und entsprechendes Herstellungsverfahren |
| JP2007027313A (ja) | 2005-07-14 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
| KR20070015309A (ko) * | 2005-07-30 | 2007-02-02 | 페어차일드코리아반도체 주식회사 | 고전압 반도체소자 |
| DE102005044510B4 (de) * | 2005-09-16 | 2011-03-17 | Infineon Technologies Ag | Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode |
| US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
| US20080017897A1 (en) * | 2006-01-30 | 2008-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| US7595542B2 (en) * | 2006-03-13 | 2009-09-29 | Fairchild Semiconductor Corporation | Periphery design for charge balance power devices |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7592668B2 (en) * | 2006-03-30 | 2009-09-22 | Fairchild Semiconductor Corporation | Charge balance techniques for power devices |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US7595241B2 (en) * | 2006-08-23 | 2009-09-29 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
| DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| KR101279574B1 (ko) * | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
| JP2007116190A (ja) * | 2006-12-12 | 2007-05-10 | Toshiba Corp | 半導体素子およびその製造方法 |
| JP5479915B2 (ja) * | 2007-01-09 | 2014-04-23 | マックスパワー・セミコンダクター・インコーポレイテッド | 半導体装置 |
| US8564057B1 (en) | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| JP2008182054A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | 半導体装置 |
| US20080203470A1 (en) * | 2007-02-28 | 2008-08-28 | Infineon Technologies Austria Ag | Lateral compensation component |
| JP4620075B2 (ja) * | 2007-04-03 | 2011-01-26 | 株式会社東芝 | 電力用半導体素子 |
| KR101146590B1 (ko) * | 2007-05-29 | 2012-05-16 | 삼성전자주식회사 | 다중우물 시모스 이미지센서 및 그 제조방법 |
| US8928077B2 (en) | 2007-09-21 | 2015-01-06 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
| JP5228430B2 (ja) * | 2007-10-01 | 2013-07-03 | サンケン電気株式会社 | 半導体装置 |
| JP5198030B2 (ja) * | 2007-10-22 | 2013-05-15 | 株式会社東芝 | 半導体素子 |
| JP4265684B1 (ja) | 2007-11-07 | 2009-05-20 | トヨタ自動車株式会社 | 半導体装置 |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US8558275B2 (en) * | 2007-12-31 | 2013-10-15 | Alpha And Omega Semiconductor Ltd | Sawtooth electric field drift region structure for power semiconductor devices |
| US7691711B2 (en) * | 2008-01-31 | 2010-04-06 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
| JP4635067B2 (ja) | 2008-03-24 | 2011-02-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7973359B2 (en) * | 2008-08-19 | 2011-07-05 | Infineon Technologies Austria Ag | Semiconductor device with a charge carrier compensation structure and process |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US7906427B2 (en) * | 2008-10-14 | 2011-03-15 | General Electric Company | Dimension profiling of SiC devices |
| US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8174067B2 (en) * | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| IT1397574B1 (it) * | 2008-12-29 | 2013-01-16 | St Microelectronics Rousset | Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo |
| JP4883099B2 (ja) | 2009-01-28 | 2012-02-22 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| JP4929304B2 (ja) * | 2009-03-13 | 2012-05-09 | 株式会社東芝 | 半導体装置 |
| JP5487658B2 (ja) * | 2009-03-17 | 2014-05-07 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5462020B2 (ja) * | 2009-06-09 | 2014-04-02 | 株式会社東芝 | 電力用半導体素子 |
| US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| JP5439969B2 (ja) * | 2009-06-18 | 2014-03-12 | 富士電機株式会社 | 半導体装置 |
| JP4998524B2 (ja) * | 2009-07-24 | 2012-08-15 | サンケン電気株式会社 | 半導体装置 |
| WO2011013379A1 (en) * | 2009-07-31 | 2011-02-03 | Fuji Electric Systems Co., Ltd. | Semiconductor apparatus |
| JP5543758B2 (ja) | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5533067B2 (ja) * | 2010-03-15 | 2014-06-25 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
| JP5718627B2 (ja) | 2010-03-15 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| JP2012074441A (ja) * | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
| JP5664142B2 (ja) | 2010-11-09 | 2015-02-04 | 富士電機株式会社 | 半導体装置 |
| TWI407568B (zh) | 2010-11-22 | 2013-09-01 | Sinopower Semiconductor Inc | 半導體元件 |
| JP5719167B2 (ja) * | 2010-12-28 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5757101B2 (ja) * | 2011-02-17 | 2015-07-29 | 富士電機株式会社 | 超接合半導体素子 |
| JP2012186353A (ja) * | 2011-03-07 | 2012-09-27 | Fuji Electric Co Ltd | 複合半導体装置 |
| JP2012204395A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5641995B2 (ja) * | 2011-03-23 | 2014-12-17 | 株式会社東芝 | 半導体素子 |
| JP2012204811A (ja) * | 2011-03-28 | 2012-10-22 | Sony Corp | 半導体装置 |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| KR102017836B1 (ko) * | 2011-04-27 | 2019-09-04 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들 |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| KR101904991B1 (ko) * | 2011-05-25 | 2018-10-08 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체 소자 및 그 제조방법 |
| JP5692382B2 (ja) * | 2011-07-14 | 2015-04-01 | 富士電機株式会社 | 高耐圧半導体装置 |
| EP2736072B1 (de) * | 2011-07-22 | 2017-01-11 | Fuji Electric Co., Ltd. | Superjunction-halbleitervorrichtung |
| CN102270663B (zh) * | 2011-07-26 | 2013-01-23 | 无锡新洁能功率半导体有限公司 | 具有超结结构的平面型功率mosfet器件及其制造方法 |
| JP2013069775A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置、及びその製造方法 |
| US9647059B2 (en) * | 2011-09-27 | 2017-05-09 | Alpha And Omega Semiconductor Incorporated | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
| JP5504235B2 (ja) * | 2011-09-29 | 2014-05-28 | 株式会社東芝 | 半導体装置 |
| KR20130040383A (ko) * | 2011-10-14 | 2013-04-24 | 주식회사 동부하이텍 | 고전압 트랜지스터 및 그의 제조방법 |
| TWI469351B (zh) * | 2011-11-29 | 2015-01-11 | Anpec Electronics Corp | 具有超級介面之功率電晶體元件及其製作方法 |
| US8866221B2 (en) | 2012-07-02 | 2014-10-21 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
| US8779509B2 (en) | 2012-07-02 | 2014-07-15 | Infineon Technologies Austria Ag | Semiconductor device including an edge area and method of manufacturing a semiconductor device |
| CN103681841B (zh) * | 2012-09-12 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 超级结器件的终端保护结构 |
| US9184277B2 (en) | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
| CN102969356B (zh) * | 2012-11-08 | 2015-05-27 | 电子科技大学 | 一种超结功率器件终端结构 |
| TWI470701B (zh) * | 2012-12-13 | 2015-01-21 | Pfc Device Holdings Ltd | 用於半導體元件之超接面結構及其製程 |
| US8823084B2 (en) * | 2012-12-31 | 2014-09-02 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses |
| TW201430957A (zh) * | 2013-01-25 | 2014-08-01 | Anpec Electronics Corp | 半導體功率元件的製作方法 |
| US9070765B2 (en) * | 2013-02-06 | 2015-06-30 | Infineon Technologies Ag | Semiconductor device with low on resistance and high breakdown voltage |
| US9209292B2 (en) | 2013-07-18 | 2015-12-08 | Infineon Technologies Austria Ag | Charge compensation semiconductor devices |
| US9147763B2 (en) | 2013-09-23 | 2015-09-29 | Infineon Technologies Austria Ag | Charge-compensation semiconductor device |
| US9306045B2 (en) * | 2013-11-19 | 2016-04-05 | United Microelectronics Corp. | Semiconductor power device |
| US9293528B2 (en) * | 2013-12-31 | 2016-03-22 | Infineon Technologies Austria Ag | Field-effect semiconductor device and manufacturing therefor |
| KR101539880B1 (ko) | 2014-01-02 | 2015-07-27 | 삼성전기주식회사 | 전력 반도체 소자 |
| JP6369173B2 (ja) * | 2014-04-17 | 2018-08-08 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
| US10468479B2 (en) | 2014-05-14 | 2019-11-05 | Infineon Technologies Austria Ag | VDMOS having a drift zone with a compensation structure |
| US9773863B2 (en) | 2014-05-14 | 2017-09-26 | Infineon Technologies Austria Ag | VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body |
| JP6324805B2 (ja) * | 2014-05-19 | 2018-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6485034B2 (ja) * | 2014-06-16 | 2019-03-20 | 富士電機株式会社 | 半導体装置の製造方法 |
| US9281392B2 (en) * | 2014-06-27 | 2016-03-08 | Infineon Technologies Austria Ag | Charge compensation structure and manufacturing therefor |
| JP6323556B2 (ja) * | 2014-07-04 | 2018-05-16 | 富士電機株式会社 | 半導体装置 |
| DE102015102136B4 (de) * | 2015-02-13 | 2021-09-30 | Infineon Technologies Austria Ag | Halbleiterbauelemente und ein verfahren zum bilden eines halbleiterbauelements |
| JP6668687B2 (ja) * | 2015-04-02 | 2020-03-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9312381B1 (en) | 2015-06-23 | 2016-04-12 | Alpha And Omega Semiconductor Incorporated | Lateral super-junction MOSFET device and termination structure |
| US9450045B1 (en) | 2015-06-23 | 2016-09-20 | Alpha And Omega Semiconductor Incorporated | Method for forming lateral super-junction structure |
| CN105448997B (zh) * | 2016-01-13 | 2019-02-15 | 无锡新洁能股份有限公司 | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 |
| CN108604603B (zh) * | 2016-02-02 | 2021-05-28 | Abb电网瑞士股份公司 | 功率半导体装置 |
| CN109075200B (zh) * | 2016-04-21 | 2022-03-22 | 三菱电机株式会社 | 半导体装置 |
| CN105845715B (zh) * | 2016-04-29 | 2019-07-23 | 华润微电子（重庆）有限公司 | 一种超结功率器件及其版图结构、制备方法 |
| DE102016111940B4 (de) * | 2016-06-29 | 2019-07-25 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung |
| US10529799B2 (en) | 2016-08-08 | 2020-01-07 | Mitsubishi Electric Corporation | Semiconductor device |
| JP6747195B2 (ja) | 2016-09-08 | 2020-08-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10002920B1 (en) * | 2016-12-14 | 2018-06-19 | General Electric Company | System and method for edge termination of super-junction (SJ) devices |
| US10236340B2 (en) | 2017-04-28 | 2019-03-19 | Semiconductor Components Industries, Llc | Termination implant enrichment for shielded gate MOSFETs |
| US10374076B2 (en) | 2017-06-30 | 2019-08-06 | Semiconductor Components Industries, Llc | Shield indent trench termination for shielded gate MOSFETs |
| JP6870516B2 (ja) | 2017-07-18 | 2021-05-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7073698B2 (ja) | 2017-12-07 | 2022-05-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN109979935A (zh) * | 2017-12-28 | 2019-07-05 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| US10644102B2 (en) | 2017-12-28 | 2020-05-05 | Alpha And Omega Semiconductor (Cayman) Ltd. | SGT superjunction MOSFET structure |
| US10483356B2 (en) | 2018-02-27 | 2019-11-19 | Siliconix Incorporated | Power semiconductor device with optimized field-plate design |
| US10580868B2 (en) | 2018-03-27 | 2020-03-03 | Alpha And Omega Semiconductor (Cayman) Ltd. | Super-junction corner and termination structure with improved breakdown and robustness |
| KR101998717B1 (ko) * | 2018-09-28 | 2019-10-01 | 온세미컨덕터코리아 주식회사 | 슈퍼정션 반도체 소자 및 그 제조방법 |
| JP7443702B2 (ja) * | 2019-09-10 | 2024-03-06 | 富士電機株式会社 | 半導体装置 |
| JP7424782B2 (ja) * | 2019-09-27 | 2024-01-30 | ローム株式会社 | 半導体装置 |
| CN113539830A (zh) * | 2020-04-13 | 2021-10-22 | 富士电机株式会社 | 超结半导体装置以及超结半导体装置的制造方法 |
| WO2022118976A1 (ja) * | 2020-12-04 | 2022-06-09 | 富士電機株式会社 | 超接合半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0053854A1 (de) * | 1980-12-10 | 1982-06-16 | Philips Electronics Uk Limited | Hochspannungs-Halbleiterbauelemente |
| US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
| US5438215A (en) * | 1993-03-25 | 1995-08-01 | Siemens Aktiengesellschaft | Power MOSFET |
| WO1997029518A1 (de) * | 1996-02-05 | 1997-08-14 | Siemens Aktiengesellschaft | Durch feldeffekt steuerbares halbleiterbauelement |
| JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JPH10223896A (ja) * | 1997-02-10 | 1998-08-21 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940303B2 (ja) | 1977-07-20 | 1984-09-29 | 株式会社日立製作所 | 半導体スイツチング素子 |
| JP2632322B2 (ja) | 1987-10-02 | 1997-07-23 | 財団法人 半導体研究振興会 | 電力用半導体素子 |
| JPH01272158A (ja) | 1988-04-23 | 1989-10-31 | Matsushita Electric Works Ltd | 半導体装置およびその製法 |
| US5182626A (en) | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
| JPH0750791B2 (ja) | 1989-09-20 | 1995-05-31 | 株式会社日立製作所 | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 |
| US5141889A (en) | 1990-11-30 | 1992-08-25 | Motorola, Inc. | Method of making enhanced insulated gate bipolar transistor |
| US5183769A (en) | 1991-05-06 | 1993-02-02 | Motorola, Inc. | Vertical current flow semiconductor device utilizing wafer bonding |
| JPH05347413A (ja) | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置の製造方法 |
| US5798554A (en) | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
| JP3412332B2 (ja) * | 1995-04-26 | 2003-06-03 | 株式会社デンソー | 半導体装置 |
| US6097063A (en) | 1996-01-22 | 2000-08-01 | Fuji Electric Co., Ltd. | Semiconductor device having a plurality of parallel drift regions |
| JP4014676B2 (ja) | 1996-08-13 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US6207994B1 (en) | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
| US6870201B1 (en) * | 1997-11-03 | 2005-03-22 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor components |
| US6081009A (en) | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
| CN1223004C (zh) | 1998-07-23 | 2005-10-12 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| JP3988262B2 (ja) | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
| DE19839970C2 (de) | 1998-09-02 | 2000-11-02 | Siemens Ag | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung |
| DE19840032C1 (de) * | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| US6677626B1 (en) * | 1998-11-11 | 2004-01-13 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| DE69833743T2 (de) | 1998-12-09 | 2006-11-09 | Stmicroelectronics S.R.L., Agrate Brianza | Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen |
| US6475864B1 (en) | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
| JP4765012B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP2001332726A (ja) * | 2000-05-22 | 2001-11-30 | Hitachi Ltd | 縦形電界効果半導体装置及びその製造方法 |
-
2000
- 2000-11-24 JP JP2000357970A patent/JP4765012B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-09 DE DE10106006A patent/DE10106006B4/de not_active Expired - Lifetime
- 2001-02-09 US US09/781,066 patent/US6724042B2/en not_active Expired - Lifetime
-
2003
- 2003-12-12 US US10/735,501 patent/US7002205B2/en not_active Expired - Lifetime
-
2004
- 2004-08-25 US US10/925,407 patent/US7042046B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0053854A1 (de) * | 1980-12-10 | 1982-06-16 | Philips Electronics Uk Limited | Hochspannungs-Halbleiterbauelemente |
| US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
| US5438215A (en) * | 1993-03-25 | 1995-08-01 | Siemens Aktiengesellschaft | Power MOSFET |
| JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| WO1997029518A1 (de) * | 1996-02-05 | 1997-08-14 | Siemens Aktiengesellschaft | Durch feldeffekt steuerbares halbleiterbauelement |
| JPH10223896A (ja) * | 1997-02-10 | 1998-08-21 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014101847B4 (de) * | 2013-02-21 | 2020-09-03 | Infineon Technologies Austria Ag | Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich |
Also Published As
| Publication number | Publication date |
|---|---|
| US7002205B2 (en) | 2006-02-21 |
| US7042046B2 (en) | 2006-05-09 |
| US6724042B2 (en) | 2004-04-20 |
| US20040124465A1 (en) | 2004-07-01 |
| JP4765012B2 (ja) | 2011-09-07 |
| US20050017292A1 (en) | 2005-01-27 |
| JP2001298190A (ja) | 2001-10-26 |
| DE10106006A1 (de) | 2001-08-16 |
| US20010028083A1 (en) | 2001-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10106006B4 (de) | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE10112463B4 (de) | SJ-Halbleiterbauelement | |
| DE10205345B9 (de) | Halbleiterbauelement | |
| DE112016003510B4 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
| DE10303335B4 (de) | Halbleiterbauteil | |
| DE19954352B4 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung desselben | |
| DE10052149B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE10041344B4 (de) | SJ-Halbleitervorrichtung | |
| DE10066412B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE69628633T2 (de) | Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung | |
| DE102011080891B4 (de) | Halbleitervorrichtung | |
| DE19702102B4 (de) | Halbleitervorrichtung | |
| DE10161129B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
| EP1114466B1 (de) | Hochspannungs-halbleiterbauelement | |
| EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE10239815B4 (de) | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem | |
| DE10133543B4 (de) | Bidirektionales Halbleiterbauelement | |
| DE102008039845B4 (de) | IGBT mit einem Halbleiterkörper | |
| DE102017127848B4 (de) | Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur | |
| WO2000057481A2 (de) | Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur | |
| DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
| DE10211688A1 (de) | Halbleiterbauelement | |
| DE102005059534A1 (de) | Halbleitervorrichtung und Herstellungsverfahren der gleichen | |
| DE102018103849B4 (de) | Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8127 | New person/name/address of the applicant |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
| 8128 | New person/name/address of the agent |
Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE |
|
| R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110927 Owner name: FUJI ELECTRIC CO., LTD., JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110927 |
|
| R020 | Patent grant now final |
Effective date: 20110917 |
|
| R084 | Declaration of willingness to licence | ||
| R082 | Change of representative |
Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE |
|
| R071 | Expiry of right |