JPH10223896A - 高耐圧半導体装置およびその製造方法 - Google Patents

高耐圧半導体装置およびその製造方法

Info

Publication number
JPH10223896A
JPH10223896A JP9026997A JP2699797A JPH10223896A JP H10223896 A JPH10223896 A JP H10223896A JP 9026997 A JP9026997 A JP 9026997A JP 2699797 A JP2699797 A JP 2699797A JP H10223896 A JPH10223896 A JP H10223896A
Authority
JP
Japan
Prior art keywords
impurity
groove
impurity region
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9026997A
Other languages
English (en)
Other versions
JP3938964B2 (ja
Inventor
Akio Uenishi
明夫 上西
Tadakuro Minato
忠玄 湊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP02699797A priority Critical patent/JP3938964B2/ja
Priority to US08/909,411 priority patent/US6040600A/en
Priority to DE19736981A priority patent/DE19736981C2/de
Publication of JPH10223896A publication Critical patent/JPH10223896A/ja
Priority to US09/283,751 priority patent/US6103578A/en
Application granted granted Critical
Publication of JP3938964B2 publication Critical patent/JP3938964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 十分な精度でミクロンオーダの微細なｐｎ繰
返し構造を実現可能とすることにより、優れたオン電圧
と降伏電圧さらに高速スイッチング特性を有する高耐圧
半導体素子を提供する。 【解決手段】 半導体基板の第１主面に配置された溝７
ａに挟まれる領域に、ｎ型拡散領域１とｐ型拡散領域２
とが形成されている。ｎ型およびｐ型拡散領域１、２の
第１主面側にはｐ型ウェル３が形成されている。このｐ
型ウェル３内の第１主面には、ソースｎ+ 拡散領域５が
形成されている。ｎ型拡散領域１とソースｎ+ 拡散領域
５とによって挟まれるｐ型ウェル３にゲート絶縁層８を
介在して対向するようにゲート電極層９が形成されてい
る。ｎ型およびｐ型拡散領域１、２は、各々溝７ａの側
壁面から拡散された不純物密度分布を有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高耐圧半導体装置
およびその製造方法に関し、より特定的には各種電源装
置などに使用される高耐圧・低損失な高耐圧半導体装置
およびその製造方法に関するものである。
【０００２】
【従来の技術】スイッチング電源やインバータ装置など
に使用される高耐圧半導体装置は装置の高効率・小型化
の要求に対して高速スイッチング特性や低オン電圧を実
現すべく、パワーＭＯＳＦＥＴ（Metal Oxide Semicond
uctor Field Effect Transistor ）やＳＩＴ（Static I
nduction Thyristor）からさらにＩＧＢＴ（InsulatedG
ate Bipolar Transistor ）へと改良が進んできた。こ
れらの従来の素子では構造の最適化が精力的に進められ
ているが、さらなる装置の高周波化・小型化や低コスト
化の要求には対応困難な状況に陥っており、新たな対策
を検討する必要がある。
【０００３】従来の高耐圧半導体素子では高い降伏電圧
を得るために厚く高比抵抗のドリフト領域を主電流経路
に設けるため、高耐圧のものほどこの部分の電圧降下が
大きくなってオン電圧が高くなる。特に多数キャリアの
みを伝導に利用する、いわゆるユニポーラデバイスのパ
ワーＭＯＳＦＥＴやＳＩＴでは、高速スイッチングでき
るもののオン電圧が高く、オン電圧と降伏電圧とのトレ
ードオフ関係はいわゆるシリコンリミットとして知られ
る半導体材質特有の限界を超えることができないとされ
てきた。
【０００４】ＩＧＢＴでは少量の少数キャリアをドリフ
ト領域に導入することによって伝導度を高め、オン電圧
と降伏電圧とのトレードオフ関係は大幅に改善された。
その反面、スイッチング時には少数キャリアの蓄積効果
による過渡現象が付随してスイッチング損失が増加する
とともに、少数キャリアを導入するためのｐｎ接合を主
電流経路に設けるため、この電圧降下以下のオン電圧を
実現することができない。したがって、ＩＧＢＴでは数
百Ｖ級の耐圧の素子ではオン電圧を１Ｖ程度以下にする
ことが困難であった。
【０００５】またバイポーラトランジスタやバイポーラ
モードＳＩＴでは、少数キャリアがベースまたはゲート
端子から供給される。このため、ｐｎ接合による電圧降
下はないものの、スイッチング損失が増加するととも
に、飽和状態にまでキャリア密度を高めるためには大き
なベース（ゲート）順電流（数百Ｖ級素子では主電流の
１０分の１程度）を供給する必要があり、駆動損失が大
きいという問題がある。
【０００６】このような従来の高耐圧素子への限界を打
破するものとして、図５８に示すような断面構造の素子
がたとえばＵＳＰ５，２１６，２７５に提案されてい
る。
【０００７】図５８を参照して、この構造は、上記文献
の技術をトレンチゲート型パワーＭＯＳＦＥＴへ適用し
た例を示すもので、従来の素子では高抵抗率のｎ型半導
体で形成されたドリフト領域を、幅の狭いｎ型領域３０
１とｐ型領域３０２との繰返し構造で置換えたものであ
る。
【０００８】上記文献には、チャネルを形成するゲート
３０９やバックゲートを形成するｐ型ウェル３０３と、
ｐｎ繰返し構造３０１、３０２との位置関係は特に説明
されていない。しかし、図示のようにチャネルはｎ型領
域３０１に、またｐ型ウェル３０３はｐ型領域３０２に
接続されている必要がある。ここで重要な点はｎ型領域
３０１とｐ型領域３０２との不純物の量が互いに等しく
なっていることと、それぞれの領域３０１、３０２の幅
が十分狭いことであると上記文献には示されている。
【０００９】この構造では素子のオン状態にあっては、
まずＭＯＳゲート３０９により、ゲート絶縁層３０８を
介在してＭＯＳゲート３０９に対向したｐ型ウェル３０
３の表面部にｎチャネルが誘起される。そして、ドレイ
ンｎ+ 領域３０４、ｎ型領域３０１、ｎ型チャネルおよ
びソースｎ+ 拡散領域３０５の経路で電子電流が流れ
る。ＭＯＳゲート３０９を十分にバイアスしてチャネル
部の電圧降下を抑えれば、オン電圧は主にｎ型領域３０
１の抵抗による電圧降下で決定されるようになる。単位
面積当りのオン抵抗Ｒｏｎは、以下の式で与えられる。
【００１０】
【数１】
【００１１】次にオフ状態にあってドレイン電圧が１０
Ｖ程度と低い場合には、空間電荷領域は、ｎ型領域部
（ドレインに接続されたドレインｎ+ 領域３０４とｎ型
領域３０１とからなる）とｐ型領域部（ソースに接続さ
れたｐ型ウェル３０３とｐ型領域３０２とからなる）と
の間の接合部に沿って形成される。したがって、図中の
Ｙ−Ｙ′線に沿って見るとｐｎ接合の境界部から空間電
荷領域が広がってくる。ドレイン電圧を上昇していくと
ｎ型領域３０１およびｐ型領域３０２は厚みが薄いの
で、これらの領域がすべて空乏化するようになる。これ
より、高いドレイン電圧を印加すると空間電荷領域はｐ
型ウェル３０３とドレインｎ+ 領域３０４とに向かって
のみ広がるようになる。
【００１２】次に、ｐｎ繰返し構造部の不純物分布を示
す図５９を参照して電界強度を考える。
【００１３】図５８においてＹ−Ｙ′線に沿う断面にお
ける電界のＸ方向成分は図６０に示したようにｎ型領域
３０１内では増加し、ｐ型領域３０２内では減少して連
続した三角波形を示す。繰返し構造部ではｐ型領域３０
２とｎ型領域３０１とを１周するとＹ−Ｙ′線の断面に
おける電位は同じレベルに戻ってくる。したがって、Ｘ
方向の電界の正側の面積Ｓ1 （斜線領域）と負側の面積
Ｓ2 （斜線領域）との面積が等しくなるようにオフセッ
ト位置が決まるが、今回のモデルでは、Ｎｄ＝Ｎａ（Ｎ
ａ：ｐ型領域３０２のネット不純物密度）として簡単に
するとＸ方向電界の最大値は以下の式で与えられる。
【００１４】
【数２】
【００１５】Ｘ−Ｘ′線に沿う断面での電界強度は図６
１に示すように長方形または台形の分布を示す。ここで
ｎ型領域３０１とｐ型領域３０２との不純物の量は互い
に等しいという条件が満たされていると、電界分布は長
方形となる。またｎ型領域３０１の不純物の量が相対的
に多いと通常のｎ型ドリフト層を持った素子で一般的な
ようにソース（Ｓ）側の電界が強くなる。
【００１６】ここで素子の降伏電圧Ｖｂｒは、電界の最
大値が臨界電界強度Ｅｃ（シリコンではＥｃ≒２ｅ５Ｖ
／ｃｍ（２×１０5 Ｖ／ｃｍ））に達する状態でほぼ決
まるので、Ｎａ＝Ｎｄの場合、
【００１７】
【数３】
【００１８】とすることができる。（１）式より、オン
電圧（オン抵抗）を下げるためには、ｎ型領域３０１の
不純物密度Ｎｄを高めればよいのであるが、耐圧を維持
するためにｐ型領域３０２の不純物密度Ｎａも高めるこ
とになる。これらの不純物密度の絶対値を高めていくと
オフ状態でのＸ方向の電界の傾きが急になる。そして、
電界の最大値Ｅｘ（ｍａｘ）が臨界電界に近づくと、も
はや降伏電圧は（３）式で期待される値までは出なくな
る。したがって、
【００１９】
【数４】
【００２０】とする必要がある。このときのオン抵抗
は、
【００２１】
【数５】
【００２２】となって、Ｗｎ、Ｗｐを小さくすればオン
抵抗は極めて小さくすることができる。またこの構造で
はオン抵抗が降伏電圧の一乗に比例するが、従来の単純
な高抵抗ドリフト領域を使用するパワーＭＯＳＦＥＴで
は降伏電圧の二乗（より詳しくは臨界電界のドリフト層
不純物密度依存性を考慮して約２．６乗とも言われる）
に比例して増加する。このため、図５８に示すような微
細なｐｎ繰返し構造を作り込むことができれば、高耐圧
で低オン電圧の素子が実現できることがわかる。
【００２３】
【発明が解決しようとする課題】ところで、図５８に示
すｐｎ繰返し構造は、上記文献ではエッチングした溝に
選択的に不純物を含んだシリコンをエピタキシャル成長
させるか、あるいは選択的中性子照射による原子核変換
を生じさせることで実現できると示されている。しかし
ながら、実際にはこのいずれの方法でも、ｐｎ繰返し構
造を実現できる可能性はほとんどない。以下、そのこと
を各製造方法を図で示して詳細に説明する。
【００２４】なお、上記文献には、上述の製造方法は文
章のみで記載されているため、以下の図面を用いた説明
はその文章から推察したものである。
【００２５】図６２〜図６４は、エピタキシャル成長法
でｐｎ繰返し構造を製造する方法を工程順に示す概略断
面図である。まず図６２を参照して、ドレインｎ+ 領域
となるｎ+ 領域３０４上に、エピタキシャル成長法によ
ってｎ- エピタキシャル層３０１が形成される。
【００２６】図６３を参照して、ｎ- エピタキシャル層
３０１上に、たとえばシリコン酸化膜よりなるマスク３
１０をした状態で、ｎ- エピタキシャル層３０１に異方
性エッチングが施される。これにより、ｎ+ 領域３０４
が露出してｎ- エピタキシャル層３０１に溝３０１ａが
形成される。この後、マスク３１０が除去される。
【００２７】図６４を参照して、溝３０１ａ内に選択的
にｐ- エピタキシャル層３０２がエピタキシャル成長法
によって形成される。このようにしてエピタキシャル成
長法によってｐｎ繰返し構造が形成される。
【００２８】このようなエピタキシャル成長方法では、
オートドープ現象として一般に知られるように、成膜中
の膜が基板側の不純物を吸い込みながら成長する。この
ため、たとえ８００℃程度の低温度での成長であって
も、ｐ- エピタキシャル層３０２の成長中に、基板側の
不純物（ｎ- エピタキシャル層３０１中の不純物）がこ
のｐ- エピタキシャル層３０２中に容易に拡散してしま
う。よって、ｐｎ繰返し構造において明確なｐ型とｎ型
との不純物層３０１、３０２をミクロンオーダの微細な
繰返し構造で形成することはできない。
【００２９】またエピタキシャル成長法における不純物
密度の制御は、良くても５％程度しかできず、さらにｐ
型およびｎ型の不純物層の不純物密度が近い値であるこ
とが要求される今回のような場合には、１０％の制御も
難しいことが知られている。
【００３０】図６５と図６６とは、中性子照射による原
子核変換でｐｎ繰返し構造を製造する方法を工程順に示
す概略断面図である。まず図６５を参照して、ドレイン
ｎ+領域となるｎ+ 領域３０４上に、エピタキシャル成
長方法によってｐ- エピタキシャル層３０２が形成され
る。
【００３１】図６６を参照して、このｐ- エピタキシャ
ル層３０２にマスク３５０を用いて選択的に中性子線が
照射される。これにより、シリコン（Ｓｉ）の一部が原
子核変換を起こしリン（Ｐ）となる。このリンはｎ型の
ドーパントであるため、中性子線の照射されたｐ- エピ
タキシャル層３０２中にｎ- 層３０１が形成されること
になる。このようにして、中性子照射による原子核変換
でｐｎ繰返し構造が形成される。
【００３２】この選択的中性子照射による原子核変換に
ついては、現状ではミクロンサイズのパターンを形成す
るために必要なマスク材料が存在しない。つまり、マス
クには中性子線の照射を遮る遮光膜が必要であるが、ミ
クロンサイズのパターンを形成する場合には、通常用い
られる遮光膜の材料では薄すぎて中性子線を遮ることが
できない。加えて、中性子線では平行な線束を得ること
ができないため上述のような中性子線の選択的照射によ
る微細加工は不可能である。
【００３３】以上のように上記文献に示された構造で
は、現行素子の降伏電圧とオン電圧とのトレードオフを
大幅に改善できる可能性があるものの、その構造を実現
することができないという致命的な問題があった。
【００３４】それゆえ、本発明の目的は、微細なｐｎ繰
返し構造を実現可能とすることで、降伏電圧とオン電圧
とのトレードオフを大幅に改善できる高耐圧半導体装置
およびその製造方法を提供することである。
【００３５】
【課題を解決するための手段】本発明の高耐圧半導体装
置は、半導体基板と、第１導電型の第１不純物領域と、
第２導電型の第２不純物領域と、第２導電型の第３不純
物領域と、第１導電型の第４不純物領域と、ゲート電極
層とを備えている。半導体基板は、互いに対向する第１
および第２主面を有し、かつ第１主面に設けられた複数
の溝を有している。第１不純物領域は、複数の溝のうち
一方および他方の溝に挟まれる半導体基板の領域内の一
方の溝の側壁面に形成されている。第２不純物領域は、
一方および他方の溝に挟まれる領域内の他方の溝の側壁
面に形成され、かつ第１不純物領域とｐｎ接合を形成し
ている。第３不純物領域は、第１および第２不純物領域
の第１主面側に形成されている。第４不純物領域は、第
３不純物領域を挟んで第１不純物領域と対向するように
第１主面および一方の溝の側壁面の少なくともいずれか
に形成されている。ゲート電極層は、第１および第４不
純物領域に挟まれる第３不純物領域とゲート絶縁層を介
在して対向している。第１不純物領域は一方の溝の側壁
面から拡散された不純物密度分布を有し、第２不純物領
域は他方の溝の側壁面から拡散された不純物密度分布を
有している。
【００３６】本発明の高耐圧半導体装置では、第１およ
び第２の溝に挟まれる領域にｐｎ構造となる第１および
第２の不純物領域が形成されている。このため、現行素
子の降伏電圧とオン電圧とのトレードオフを大幅に改善
することができる。
【００３７】また、第１および第２の不純物領域の各々
は、第１および第２の溝の側壁面から拡散された不純物
密度分布を有している。このような不純物密度分布構造
は、たとえば斜めイオン注入法などにより形成すること
ができる。このイオン注入法は、不純物密度の制御性が
エピタキシャル成長法に比べて格段に高い。このため、
ミクロンオーダの微細なｐｎ繰返し構造を有し、かつこ
のｐ型およびｎ型の不純物濃度が近い値でも制御性良く
ｐｎ繰返し構造を形成することができる。
【００３８】本発明の好ましい一の局面に従えば、第３
および第４不純物領域に電気的に接続するように第１主
面上にソース電極が形成されており、第１不純物領域に
電気的に接続するように第２主面上にドレイン電極が形
成されている。
【００３９】これにより、縦型のパワーＭＯＳＦＥＴ
に、ミクロンオーダの微細なｐｎ繰返し構造を実現する
ことができる。
【００４０】本発明の好ましい他の局面に従えば、第３
および第４不純物領域に電気的に接続するように第１主
面上にソース電極が形成されており、第１不純物領域に
電気的に接続するように第１主面上にドレイン電極が形
成されている。
【００４１】これにより、横型のパワーＭＯＳＦＥＴ
に、ミクロンオーダの微細なｐｎ繰返し構造を実現する
ことができる。
【００４２】本発明の好ましい他の局面に従えば、隣り
合う溝同士の間隔は溝の深さの３分の１以下である。
【００４３】これにより、微小なサイズのｐｎ繰返し構
造を実現することができる。本発明の好ましい他の局面
に従えば、一方の溝の互いに対向する側壁面の一方には
第１不純物領域が形成されており、他方には第１不純物
領域と異なる導電型の不純物領域が形成されている。
【００４４】この構成は、たとえば斜めイオン注入法で
実現することができる。本発明の好ましい他の局面に従
えば、一方の溝の互いに対向する側壁面の一方には第１
不純物領域が形成されており、他方には第１不純物領域
と同じ導電型の不純物領域が形成されている。
【００４５】この構成は、たとえば斜め回転イオン注入
法で実現することができる。本発明の好ましい他の局面
に従えば、溝の内部は、第１の不純物領域の一方の溝の
側壁面における不純物密度の１０分の１以下の不純物密
度を有するシリコンで充填されている。
【００４６】これにより、シリコンを材料とする充填層
で溝を埋込んでも、充填層の電荷密度が電界分布に著し
い影響を及ぼすことを防止することができる。
【００４７】本発明の好ましい他の局面に従えば、第１
および第２不純物領域の第２主面側には、第１不純物領
域よりも不純物密度の高い第１導電型の第５不純物領域
が形成されている。ドレイン電極は、第５不純物領域を
介在して第１不純物領域に電気的に接続されている。溝
の内部に充填されるシリコンは、第１および第２不純物
領域と絶縁層で隔てられ、かつ第５不純物領域と接して
いる。
【００４８】本発明の好ましい他の局面に従えば、溝の
内部は絶縁層で充填されている。溝を絶縁層で充填して
おり、絶縁層中の電荷密度は十分少ないため、この電荷
密度が電界分布に著しい影響を及ぼすことは防止され
る。
【００４９】本発明の好ましい他の局面に従えば、ゲー
ト電極層は一方および他方の溝の延びる方向に沿って延
在している。
【００５０】本発明の好ましい他の局面に従えば、ゲー
ト電極層は一方および他方の溝に交差する方向に沿って
延在している。
【００５１】これにより、より自由度の高い設計が可能
となる。またゲート間隔を広くすることができるため、
ゲート密度の高まりによって入力容量が増加しスイッチ
ング速度が遅くなることを防止できる。
【００５２】本発明の好ましい他の局面に従えば、ゲー
ト電極層はトレンチゲート構造を有しており、第１主面
に形成されており、かつ第１不純物領域上にのみ配置さ
れている。
【００５３】これにより、より自由度の高い設計が可能
となる。またさらにゲート容量を減少できるため、より
一層スイッチング速度の向上を図ることができる。
【００５４】本発明の好ましい他の局面に従えば、ゲー
ト電極層はプレーナゲート構造を有し、かつ第１主面に
形成されている。
【００５５】これにより、トレンチゲート型よりもゲー
ト間隔を広くでき、ゲート構造形成の工程が簡単にな
り、安いコストで製造することができる。
【００５６】本発明の好ましい他の局面に従えば、互い
に隣接する第１および第２不純物領域からなるｐｎ構造
と溝とが繰返された繰返し構造が形成されている。この
繰返し構造の周囲は分離用絶縁層を介在して抵抗性膜で
覆われており、抵抗性膜の第１主面側の端部はソース電
極に電気的に接続されており、第２主面側の端部はドレ
イン電極に電気的に接続されている。
【００５７】これにより、繰返し構造の終端部において
ｐｎ繰返し構造の電界が矛盾なく等電位面につながっ
て、ｐｎ繰返し構造の降伏電圧がそのまま得られる。ま
た、抵抗性膜がソース電極とドレイン電極とに接続され
ることで抵抗性フィールドプレートの働きをし、これに
より封止樹脂などの中のイオンなどによる影響を防いで
長期的にも安定な降伏電圧が得られる。また終端構造の
ための面積が少なくて済むため安いコストで製造するこ
とができる。
【００５８】本発明の好ましい他の局面に従えば、互い
に隣接する第１および第２不純物領域からなるｐｎ構造
と溝とが繰返された繰返し構造が形成されている。この
繰返し構造の周囲は第１導電型の半導体領域に接続され
ており、ドレイン電極に電圧が印加されたときに繰返し
構造から延びる空乏層の先端が半導体領域内で終端する
構成を有している。
【００５９】これにより、繰返し構造の簡易な終端構造
を得ることができる。本発明の好ましい他の局面に従え
ば、第１不純物領域の不純物の一方の溝の側壁面からの
拡散長は、第１不純物領域の一方の溝の側壁面から第１
および第２不純物領域のｐｎ接合部までの幅よりも短
い。第２不純物領域の不純物の他方の溝の側壁面からの
拡散長は、第２不純物領域の他方の溝の側壁面から第１
および第２不純物領域のｐｎ接合部までの幅よりも短
い。
【００６０】これにより、ｐｎ繰返し構造での電界の変
化を緩和でき、電界集中を防止することができる。
【００６１】本発明の好ましい他の局面に従えば、互い
に隣接する第１および第２不純物領域からなるｐｎ構造
と溝とが繰返された繰返し構造が形成されている。この
繰返し構造の第１主面における中央部よりも周辺部の方
が溝の間隔が狭くなっている。
【００６２】これにより、降伏電圧の低下をより生じに
くくすることができる。本発明の好ましい他の局面に従
えば、シリコンを材料に含む充填層が溝の内部に充填さ
れている。充填層の不純物密度は半導体領域の不純物密
度よりも低い。
【００６３】本発明の他の局面に従えば、第１および第
２不純物領域に導入される各導電性の不純物の総量は、
半導体領域の不純物と逆導電型のものの方が多くなって
いる。
【００６４】本発明の好ましい他の局面に従えば、半導
体基板は、第２主面側に配置された基板と、第１主面側
に配置されかつ基板から絶縁された半導体層とを有する
ＳＯＩ基板であって、第１、第２、第３および第４不純
物領域は半導体層に形成されている。
【００６５】これにより、ＳＯＩ型横型パワーＭＯＳＦ
ＥＴを実現することができる。本発明の好ましい他の局
面に従えば、溝は、第１および第２不純物領域が空乏化
したときに第１および第２不純物領域中の電荷量と実質
的に等しい逆導電型の固定電荷を有する充填絶縁層で充
填されている。
【００６６】本発明の高耐圧半導体装置の製造方法は、
以下の工程を備えている。まず互いに対向する第１およ
び第２主面を有する半導体基板の前記第１主面近傍に第
１導電型の第１不純物領域が形成される。そして第１主
面に第１不純物領域よりも深い複数の第１の溝が形成さ
れる。そして第１主面に第１不純物領域よりも深い複数
の第２の溝が形成される。そして第１の溝の一方の側壁
面に第１導電型の不純物が、半導体素子の最終性能に影
響を及ぼさない範囲の高精度の不純物濃度制御性を持つ
方法で導入され、第１導電型の第２不純物領域が形成さ
れる。そして第２の溝の一方の側壁面に第２導電型の不
純物が、半導体素子の最終性能に影響を及ぼさない範囲
の高精度の不純物濃度制御性を持つ方法で導入され、第
２導電型の第３不純物領域が形成される。そして絶縁性
膜および半絶縁性膜のいずれかよりなる埋込層が第１お
よび第２の溝に埋込まれた状態で、第１および第２の溝
の一方の側壁面に導入された第１および第２導電型の不
純物が拡散させられて、第１の溝の一方の側壁面に第２
不純物領域が、第２の溝の一方の側壁面に第３不純物領
域が、互いに接するように第１不純物領域の第２主面側
に形成される。
【００６７】本発明の高耐圧半導体装置の製造方法で
は、溝を設け、溝の側壁面から半導体素子の最終性能に
影響を及ぼさない範囲の高精度の不純物濃度制御性を持
つ方法、たとえば斜めイオン注入法および／または斜め
回転イオン注入法で不純物を導入することができる。こ
のイオン注入法は不純物密度の制御性がエピタキシャル
成長法に比べて格段に高い。このため、ミクロンオーダ
の微細なｐｎ繰返し構造を有し、かつこのｐ型およびｎ
型の不純物濃度が近い値でもｐｎ繰返し構造を制御性良
く形成することができる。
【００６８】また、ミクロンオーダの微細なｐｎ繰返し
構造を制御性良く形成することができるため、現行素子
の降伏電圧とオン電圧とのトレードオフを大幅に改善す
ることができる。
【００６９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図に基づいて説明する。
【００７０】実施の形態１ 図１は、本発明の実施の形態１における高耐圧半導体装
置の構成を概略的に示す断面図である。図１を参照し
て、半導体基板の第１主面には、複数の溝７ａが繰返し
設けられている。この溝７ａに挟まれる領域内には、ｎ
型およびｐ型拡散領域１、２が設けられており、ｎ型拡
散領域１は一方の溝７ａの側壁面に設けられており、ｐ
型拡散領域２は他方の溝７ａの側壁面に設けられてい
る。このｎ型拡散領域１とｐ型拡散領域２とは、溝７ａ
の深さ方向に沿ってｐｎ接合部を構成している。
【００７１】ｎ型およびｐ型拡散領域１、２の第１主面
側にはｐ型ウェル（ｐ型ベース領域とも称する）３が形
成されている。このｐ型ウェル３内であって一方の溝７
ａの側壁面にはソースｎ+ 拡散領域５が設けられてい
る。このソースｎ+ 拡散領域５とｎ型拡散領域１とに挟
まれるｐ型ウェル３とゲート絶縁層８を介在して対向す
るように、一方の溝７ａの側壁面に沿ってゲート電極層
９が形成されている。
【００７２】溝７ａ内には、低不純物密度のシリコン
（単結晶、多結晶、非晶質および微結晶を含む）かシリ
コン酸化膜などの絶縁物よりなる充填層７が充填されて
いる。この充填層７の第１主面側には、ｐ+ 拡散領域６
が設けられており、ｐ型ウェル３と接している。
【００７３】またｎ型およびｐ型拡散領域１、２と溝７
ａとの繰返し構造（以下、ｐ−ｎ−溝繰返し構造と称す
る）の第２主面側にはドレインｎ+ 領域４が形成されて
いる。
【００７４】第１主面上には、ｐ型ウェル３、ソースｎ
+ 拡散領域５およびｐ+ 拡散領域６に電気的に接続する
ようにソース電極層１０が形成されている。また第２主
面上には、ドレインｎ+ 領域４と電気的に接続するよう
にドレイン電極層１１が形成されている。
【００７５】上述した高耐圧半導体素子の構造は、ｐｎ
構造部１、２を溝７ａで挟む構成とし、一方の溝７ａの
側壁面からｎ型不純物を導入してｎ型拡散領域１を、ま
た他方の溝７ａの側壁面からｐ型不純物を導入してｐ型
拡散領域２を形成できるようにした点で、特に図５８に
示す従来例と異なる。このような構成としたため、ｎ型
拡散領域１は、一方の溝７ａの側壁面から拡散された不
純物密度分布を有し、ｐ型拡散領域２は他方の溝７ａの
側壁面から拡散された不純物密度分布を有している。
【００７６】つまり、この構造の利点は、従来の構造で
は不可能であった現実的な製造を可能にできることであ
る。詳しくは後ほど改めて説明するが、その要点につい
て示すと、たとえばドレインｎ+ 領域４の上にエピタキ
シャル成長などでｎ- 層を形成したウエハにｐ型ウェル
３がイオン注入や熱拡散などで形成される。次に溝７ａ
がトレンチエッチングなどで形成され、図１に示したチ
ルト角θを、
【００７７】
【数６】
【００７８】ウエハ法線からずらしてｐ型不純物が斜め
イオン注入される。次にこのチルト角を−θに変えてｎ
型不純物が斜めイオン注入される。これによって溝７ａ
で挟まれた領域にｐｎ構造部１、２が形成される。
【００７９】この高耐圧半導体素子の構造におけるＹ−
Ｙ′線に沿う断面のネット不純物密度は図２に示すよう
になっている。図２を参照して、溝７ａから不純物を導
入するために溝７ａの側壁面の不純物密度が高く、シリ
コン中に入るほど不純物密度が低くなる。熱拡散すると
不純物はほぼガウス分布に従って分布し、図３のような
分布を示す。パラメータとして表面不純物密度Ｃｓｎ、
Ｃｓｐと拡散長ＣＨＲｎ、ＣＨＲｐを定義すると不純物
分布の形は決定する。この場合、ｎ型拡散領域１とｐ型
拡散領域２とからなる接合は両方からの不純物の拡散が
等しくなる位置で形成される。
【００８０】なお、高いアスペクト比の溝に斜めイオン
注入すると溝側壁面でのイオンの反射・散乱により所望
以外の側壁面にもイオンが注入されるが、注入エネルギ
を高くするなどして、実用的なネット不純物分布を得る
ことができる。
【００８１】また後で示すように素子周辺部の終端構造
の制約から、ｐ−ｎ−溝繰返し構造を低不純物密度のｎ
- 半導体の中に作り込むのが一般的である。このような
場合には、ｎ- 半導体に含まれるｎ型不純物がｎ型拡散
領域１とｐ型拡散領域２とにバックグラウンド不純物と
して含まれることになる。
【００８２】また溝７ａを各種シリコンで埋込む場合
は、溝７ａ内の電荷密度が電界分布に著しい影響を及ぼ
さないよう、充填層７の不純物量はｎ型拡散領域１やｐ
型拡散領域２における不純物量の１０分の１以下と十分
低いことが望ましい。
【００８３】図１の構造でオフ状態においてドレイン電
圧を上昇させ、ｐ−ｎ−溝繰返し構造が十分空乏化した
場合のＸ方向電界分布をＹ−Ｙ′線に沿って示すと図４
に示すようになる。図４を参照して、Ｘ方向電界はｎ型
拡散領域１では増加しｐ型拡散領域２では減少するが、
不純物密度がＸ方向にガウス分布で変化しているためＸ
方向電界はこれを積分した誤差関数の形となる。また溝
７ａの内部は低不純物密度のシリコンや酸化シリコンな
どの絶縁物で構成されており内部の電界密度が十分少な
いため、溝７ａの内部のＸ方向電界は一定となる。
【００８４】この場合も繰返し構造のため１周期で電位
が同じレベルに戻ってくる必要があるため、Ｘ方向電界
の正の部分の面積Ｓ1 （斜線領域）と負の部分の面積Ｓ
2 （斜線領域）とが等しくなるようにオフセットが決ま
る。このようにこの構造で得られる降伏電圧特性の解析
的表現は困難になるのでこれ以上は示さない。
【００８５】次に、本実施の形態における高耐圧半導体
装置の製造方法について説明する。図５〜図１８は、本
発明の実施の形態１における高耐圧半導体装置の製造方
法を工程順に示す概略断面図である。図５を参照して、
ドレインｎ+ 領域となるｎ型高不純物濃度基板４上に、
後述の不純物拡散工程の濃度分布に比べて十分低い不純
物濃度を有するｎ型エピタキシャル成長層４ａが形成さ
れる。実用的には、ｎ型エピタキシャル成長層４ａの不
純物濃度は、１×１０13〜１×１０16ｃｍ-3の範囲であ
ればよい。所望の素子耐圧が３００Ｖ程度の場合には、
ｎ型エピタキシャル成長層４ａの厚みは２０μｍ程度で
あればよい。また、このｎ型エピタキシャル成長層４ａ
を形成する代わりに、同程度の不純物濃度を有する基板
を直接張り合わせ、研磨により所望の厚みにすることも
可能である。
【００８６】図６を参照して、このｎ型エピタキシャル
成長層４ａの表面に、既存の不純物拡散法を用いて、Ｍ
ＯＳＦＥＴのｐ型ベース領域となるｐ型拡散領域３が形
成される。このｐ型拡散領域３上に、熱酸化膜１２とＣ
ＶＤ（Chemical Vapor Deposition ）シリコン窒化膜１
３とＣＶＤシリコン酸化膜１４とからなる３層積層構造
が所望形状となるように形成される。この積層構造１
２、１３、１４をマスクとしてその下層に異方性エッチ
ングが施される。
【００８７】図７を参照して、このエッチングにより、
ｐ型ベース領域３とｎ型エピタキシャル成長層４ａとを
貫通してｎ+ 高不純物濃度基板領域４に達する溝７ａが
形成される。
【００８８】このシリコン異方性エッチング工程には、
エッチングの保護膜がメサ部分に必要なので、ＣＶＤシ
リコン酸化膜１４などの耐シリコンエッチング性の膜を
予め形成した後に、通常の写真製版工程とエッチング工
程とを用いてパターンづけが行なわれる。上述したよう
に、溝７ａの幅やアスペクト比率は高精度に形成する必
要があるため、ＮＦ3 、ＳＦ6 、ＳｉＦ4 などのフッ素
系ガスを用いてドライエッチングが行なわれる。
【００８９】上述のドライエッチング中には、シリコン
酸化膜に近い組成の、通常デポジション膜と呼ばれる薄
膜が溝７ａの側壁に形成される。このため、このシリコ
ン異方性エッチングの直後に、このデポジション膜はフ
ッ酸（ＨＦ）系の薬液で除去される。
【００９０】また、このドライエッチング工程の代わり
に、シリコン結晶の面方位により強い異方性を示すＫＯ
Ｈ、ヒドラジンなどのアルカリ溶液によるウェットエッ
チングも可能である。これらのアルカリエッチング液自
体は、酸系のエッチング液よりは、一般に不純物や薬液
自体の構成原子であるＫなどの可動イオンになりやすい
成分を多く含む。このため、エッチングの後工程として
細心の注意による洗浄工程が必要であり、実用的には難
しいため上述のドライエッチングの方がより有効であ
る。
【００９１】しかし、ドライエッチング装置は、非常に
高価であり、エッチング速度が遅く、一度に複数のウエ
ハを処理するバッチ処理能力がないので、量産性に問題
がある。このため、費用対生産効率を考えてこのウェッ
トエッチングを選択することも可能である。
【００９２】図７に示すように溝７ａに挟まれた半導体
の突起となる部分にｐ型拡散領域３を形成するには、た
とえば（１） 溝７ａを形成する前にイオン注入を用い
る、（２） 溝７ａを形成する前にエピタキシャル成長
を行なう、（３） 溝７ａを形成する前に気相拡散を行
なう、などの工程を用いることが可能である。この後、
所望のｐ型ベース深さになるように、適度な熱処理が施
される。
【００９３】このｐ型ベース領域３もしくはエピタキシ
ャル成長領域４ａの深さは、最終工程までの合計の処理
時間を考慮して、仕上がりに要求される深さより浅く設
定される。しかし、後述の溝７ａの側壁からの不純物拡
散工程に要する熱処理時間は、通常、このｐ型ベース領
域３の形成に必要な熱処理工程よりも比較的短いものと
なる。このため、ｐ型ベース領域３の形成は、溝７ａの
形成工程より前に行なわれる。しかし、溝７ａの側壁面
からの拡散工程に要する熱処理時間が、このｐ型ベース
領域３の形成に十分である場合には、溝７ａ形成の直後
にこのｐ型ベース領域３が形成されてもよい。
【００９４】図８を参照して、溝７ａの一方の側壁面
に、斜めイオン注入法を用いてホウ素（Ｂ）が注入さ
れ、ホウ素注入領域２ａが形成される。
【００９５】図９を参照して、上述のホウ素注入時とは
傾きを逆にした斜めイオン注入法により、溝７ａの他方
の側壁面にリン（Ｐ）が注入され、リン注入領域１ａが
形成される。
【００９６】このように溝７ａの側壁面から不純物を導
入する方法としては、たとえば斜めイオン注入法がある
が、これ以外にも、Ｂ2 Ｈ6 やＰＨ3 ガスなどを使うガ
ス拡散法や、ガス拡散の一種であるがボロンナイトライ
ドなどの固体ソースを使う方法もある。また、ＳＯＧ
（Spin on Glass ）と呼ばれる拡散種の濃度の高い液体
ガラスを溝７ａに流し込み熱処理により拡散種を拡散さ
せる方法もある。しかし、これらの方法では、溝７ａの
一側面のみに選択的に拡散させることはできず、またそ
れによって形成された拡散種の不純物濃度の制御性も１
０％以上と悪く、本発明の構造に要求される高精度の不
純物拡散固定には不向きである。
【００９７】そこで、上述したようにイオン注入法が用
いられる。一般に、このイオン注入法では注入された原
子の濃度の制御性が０．１％以上と高精度であり、その
他の工程のばらつきを考慮した最終的な仕上がり濃度や
拡散プロファイルも３％以内と、非常に高精度に制御で
きる。
【００９８】また、溝７ａの深さと開口部の寸法比率で
あるアスペクト比が２０：１程度と非常に大きい。この
ため、溝７ａの側壁面に不純物を導入するには、ウエハ
表面に対して鉛直方向から、ｔａｎ-1（１／２０）≒
２．９°程度傾けた角度でイオン注入を行なう必要があ
る。所望の溝側面にのみイオン注入をするためには、ウ
エハと注入するイオン線とのなす角度の制御性が良いこ
とがこの工程の一番重要な点である。このようにして、
溝の両方の側面に、独立したｐ型とｎ型との不純物注入
が行なわれる。
【００９９】図１０を参照して、イオン注入により導入
したｐ型およびｎ型の不純物のプロファイルを最終的に
要求される拡散プロファイルに近づけるために、両者の
領域１ａ、２ａに同時に熱処理が行なわれる。
【０１００】この熱処理の際に、イオン注入した原子
が、溝７ａの側壁面から雰囲気中に外方向拡散するのを
防ぐ目的で、イオン注入後、溝７ａは速やかに絶縁膜で
あるＣＶＤシリコン酸化膜によって埋込まれる。また、
できるだけ速やかに溝７ａを埋込むことにより、製造工
程の雰囲気中のゴミが、溝７ａの内部に侵入するのを防
ぐこともできる。
【０１０１】溝７ａの中を半絶縁膜としてシリコンで埋
込む場合には、まず前述したＣＶＤシリコン酸化膜の代
わりに薄い熱酸化膜をつけた状態で熱処理が行なわれ
る。そして、ドライエッチングなどの方法で少なくとも
溝７ａ底面の酸化膜が除去された後に、ＣＶＤ法などに
よって前述した各種形態のシリコンが埋込まれる。
【０１０２】図１１を参照して、イオン注入により導入
したｐ型およびｎ型不純物を拡散させるために、熱処理
が行なわれる。これにより、溝７ａによって挟まれる領
域に、ｎ型拡散領域１とｐ型拡散領域２とが形成され
る。絶縁膜７に、全面エッチングによる膜後退工程、い
わゆるエッチバックが施される。
【０１０３】図１２を参照して、これにより、溝７ａの
側壁面においてｐ型ベース領域３の側面が露出する。な
お、この絶縁膜７の除去時に、３層積層構造の最上層の
ＣＶＤシリコン酸化膜１４も除去される。
【０１０４】この絶縁膜７のエッチバック工程は、ドラ
イエッチングおよびウェットエッチングのいずれでも可
能であるが、精度よく加工するには、一般にドライエッ
チングが望ましい。
【０１０５】図１３を参照して、この後、たとえば熱酸
化法により、溝７ａの側壁面において露出したシリコン
部分にシリコン酸化膜よりなるゲート絶縁層８が形成さ
れる。
【０１０６】図１４を参照して、溝７ａの上部を埋込む
とともにＣＶＤシリコン窒化膜１３上を覆うように、不
純物が導入された多結晶シリコン膜（ドープトポリシリ
コン膜）９がＣＶＤ法により形成される。このドープト
ポリシリコン膜９にエッチバックが施される。
【０１０７】図１５を参照して、これにより、ｐ型ベー
ス領域３の側面にゲート絶縁層８を介在して対向するゲ
ート電極層９が形成される。この後、ＣＶＤシリコン窒
化膜１３と熱酸化膜１２とが順次除去される。
【０１０８】図１６を参照して、これにより、ｐ型ベー
ス領域３の上部表面が露出する。図１７を参照して、露
出したｐ型ベース領域３上および充填された溝７ａ上
に、キャップ酸化膜１５が熱酸化法により形成される。
このキャップ酸化膜１５上には、通常の写真製版技術に
より、所望の形状を有するレジストパターン２１ａが形
成される。このレジストパターン２１ａをマスクとして
イオン注入を行なうことにより、ｐ型ベース領域３内
に、ソースｎ+ 拡散領域５が形成される。レジストパタ
ーン２１ａが除去された後、通常の写真製版技術および
エッチング技術により、ｐ型ベース領域３上のキャップ
酸化膜１５のみが選択的に除去される。
【０１０９】図１８を参照して、このようにして露出し
たｐ型ベース領域３の表面に接するようにソース電極層
１０が形成される。
【０１１０】なお、本製造方法では図１に示すｐ+ 拡散
領域６のない場合について示したが、必要な場合には、
ゲート電極層９を溝７ａのｎ型拡散領域１の形成される
側壁面側に寄せて形成することで、ゲート電極層８とｐ
型ベース領域３とにはさまれる溝７ａ内の第１主面にｐ
+ 拡散領域６を形成することもできる。
【０１１１】次に、３００Ｖ級ＭＯＳＦＥＴを想定した
場合の図５８に示す従来例の構造と図１に示す本実施の
形態の構造とについて数値シミュレーションを行なった
結果について説明する。
【０１１２】図１９と図２０とは、図５８に示す従来例
の構造のＭＯＳＦＥＴについて数値シミュレーションを
行なった結果を示すグラフである。３００Ｖ級素子を想
定しているため、図５８に示す寸法Ｌｄは２０μｍとし
ている。
【０１１３】図１９は、Ｗｎ（＝Ｗｐ）を６μｍ、３μ
ｍ、１．５μｍとし、その各場合におけるｎ型領域３０
１とｐ型領域３０２との不純物密度を変化させたときの
降伏電圧とオン抵抗とを示している。また、上記の
（４）式から導かれる各Ｗｎの値におけるｎ型領域３０
１の不純物密度Ｎｄの最大値と、その場合に（１）式か
ら計算されるＲｏｎをまとめると表１のようになる。
【０１１４】
【表１】
【０１１５】この結果と図１９のシミュレーション結果
とを比べると、降伏電圧Ｖｂｒが低下し始める不純物密
度はＷｎが小さいときは理論値とよく合う。しかし、Ｗ
ｎが大きいとシミュレーションの方がより低い不純物密
度で降伏電圧が低下することがわかる。これは、Ｗｎが
大きくなってＬｄに近づくとｐｎ繰返し構造部の端部
（すなわちｐ型ウェル３０３寄りの部分とドレインｎ+
領域３０４寄りの部分）で、電界が集中して臨界電界に
容易に達するようになるためである。
【０１１６】また、オン抵抗はシミュレーションの方が
１〜４割程大きめになっている。これはオン状態であっ
てもビルトイン電圧とＹ方向の内部電圧降下とに対応し
てｐｎ繰返し構造部の接合部が逆バイアスされており、
横方向に若干空間電荷領域が延びてｎ型領域３０１内の
通電可能面積が目減りするためである。
【０１１７】この目減り量はビルトイン電圧０．７Ｖに
対して、
【０１１８】
【数７】
【０１１９】と見積もることができ、Ｗｎの両側からｄ
ｎが減ることになる。Ｎｄ＝１ｅ１６、Ｗｎ＝１．５μ
ｍの条件では、実効的なｎ型領域３０１の幅は１．０８
μｍとなって、オン抵抗が（１）式で計算される値より
も約３９％高くなることがわかる。この傾向は、（７）
式からわかるように、Ｗｎ、Ｗｐを小さくしてＮｄ、Ｎ
ａを高めた設計とするほど顕著となる。
【０１２０】またシミュレーションで調べた結果による
と、ｐｎ繰返し構造部のｎ型領域３０１とｐ型領域３０
２との間にシリコン酸化膜を挟んだ方が、オン状態での
空間電荷領域の広がりが少なくなってオン抵抗が若干改
善されることが判明している。
【０１２１】図２０はｎ型領域３０１とｐ型領域３０２
との不純物密度の比率をずらした場合に、どの程度降伏
電圧が変化するかを数値シミュレーションした結果を示
すものである。理想的なＮｄ＝Ｎａの場合に比べて、Ｎ
ａが多すぎても少なすぎても降伏電圧は減少する。Ｎｄ
を高めてオン抵抗を下げるほど降伏電圧の減少の度合い
が大きくなる。３００Ｖ級素子としては降伏電圧は３４
０Ｖ程度以上欲しいところであるが、その場合、オン抵
抗を２．８ｍΩｃｍ2 狙いでは±１１％程度の不純物密
度の差が許容できるが、オン抵抗を１．４ｍΩｃｍ2 狙
いでは±４％程度しか許容できないことがわかる。
【０１２２】なお、この構造ではオン状態で電子だけが
導通にあずかるユニポーラ素子であるため、通常のパワ
ーＭＯＳＦＥＴと同様にＭＯＳチャネルがオン・オフす
るだけの過渡現象で高速にスイッチングすることができ
る。
【０１２３】次に、図２１と図２２とは、図１の本実施
の形態の構造について数値シミュレーションを行なった
結果を示すものである。図２１は、Ｗｎ（＝Ｗｐ＝Ｗ
ｄ）を１μｍと２μｍとし、拡散長をＣＨＲｎをＷｎの
０．６８倍とした場合に、表面不純物密度Ｃｓｎ（＝Ｃ
ｓｐ）を変化させると降伏電圧とオン抵抗とがどのよう
に変化するかを示している。図２１を参照して、この場
合でも不純物密度を増やすとオン抵抗Ｒｏｎは比較的直
線的に減少し、降伏電圧Ｖｂｒはある値以上の不純物密
度でやや急速に低下する傾向を示す。またこの構造で
は、Ｗｎ＝１μｍで降伏電圧３４０Ｖを狙うとオン抵抗
は１．９ｍΩｃｍ2 程度となることがわかる。
【０１２４】ここでは、Ｗｎ＝Ｗｐ＝Ｗｄとしているた
め、Ｗｎ＝２μｍでは溝７ａ間の間隔は６μｍとなる。
これ以上、溝７ａの間隔が広くなると降伏電圧を維持で
きなくなるため、溝７ａの深さに比べて溝７ａの間隔は
３分の１以下にするのが実用的な限界と考えられる。
【０１２５】図２２は、図１に示す本実施の形態の構造
でＣｓｐ／Ｃｓｎの比率を変化させた場合の降伏電圧の
変化を示すものである。図２２を参照して、降伏電圧
は、Ｃｓｐ／Ｃｓｎ＝１．０５で極大となることがわか
る。このシミュレーションでは前述したように低不純物
密度のｎ- シリコン内にｐ−ｎ−溝繰返し構造を作り込
むことを想定している。このため、ｎ型拡散領域１とｐ
型拡散領域２とはバックグラウンドとして１．６ｅ１４
ｃｍ-3のｎ型不純物を含み、かつ溝７ａのシリコンは
５．０ｅ１３ｃｍ-3のｎ型不純物を含んでいる。これに
より、ＣｓｐをＣｓｎよりやや多めにする必要が発生し
たものである。
【０１２６】また図１の構造では、オン抵抗１．９ｍΩ
ｃｍ2 で降伏電圧３４０Ｖが期待できるＣｓｐ／Ｃｓｎ
の比率の許容範囲は±５％程度となり、図５８に示した
従来例の構造の結果と全く遜色ないことがわかる。
【０１２７】また本実施の形態の製造方法では、図８と
図９とに示すように溝７ａの側壁面に斜めイオン注入法
を用いて不純物を導入等することで、ｎ型拡散領域１と
ｐ型拡散領域２とを形成することができる。このイオン
注入技術により不純物を導入できるため、不純物量の制
御精度は±１％とエピタキシャル成長法に比べると極め
て高くできる。またＸ方向の不純物の拡散についても側
壁面を酸化膜などでマスクできるため不純物の異常な拡
散がない。これにより、１μｍ以下の微細な接合構造を
容易に形成できるため、微細寸法でかつ正確なｐｎ不純
物比を持ったｐｎ構造１、２を形成することができる。
【０１２８】以上より、本実施の形態によれば、十分な
精度で１ミクロンオーダの微細なｐｎ構造１、２を実現
可能なため、優れたオン電圧と降伏電圧さらに高速スイ
ッチング特性を両立した高耐圧半導体素子を得ることが
できる。
【０１２９】またｐｎ不純物比の精度は、等しいＹ位置
でたとえば互いに隣り合っているような比較的近い位置
にあるｐｎ構造同士で高ければ十分であり、遠く離れた
ｐｎ構造同士でずれていても降伏電圧に影響しないた
め、ウエハ面内でのマクロなばらつきによる問題が少な
い。
【０１３０】また異なるＹ位置の部分間で不純物密度が
ずれていても降伏電圧に影響しない。このため、溝７ａ
の側壁面にトレンチエッチングなどによるテーパ角が多
少あっても、左右が対称な形状でありさえすれば深さ方
向に不純物密度が多少変化していても問題が少ない。
【０１３１】またこの構造では、溝７ａを一度掘るだけ
でよいため、工程が簡単でコストを比較的安くすること
ができる。
【０１３２】実施の形態２ 図２３は、本発明の実施の形態２における高耐圧半導体
装置の構成を概略的に示す断面図である。図２３を参照
して、本実施の形態の構造は、上述した実施の形態１の
構造と比較して、溝７ａの両側壁面に同一導電型の不純
物拡散領域１、２を設けた点で異なっている。具体的に
は、一方の溝７ａの両側壁面にはともにｎ型拡散領域１
が形成されており、他方の溝７ａの両側壁面にはともに
ｐ型拡散領域２が設けられている。そして、この両側壁
面にｎ型拡散領域１が設けられた溝７ａと両側壁面にｐ
型拡散領域２が設けられた溝７ａとが交互に配置されて
いる。
【０１３３】また、このような構成としたため、各溝７
ａごとにゲート電極層９を設ける必要はなく、両側壁面
にｎ型拡散領域１が形成された溝７ａ内にのみゲート電
極層９が形成されていればよい。また両側壁面にｐ型拡
散領域２が形成された溝７ａの第１主面にはｐ+ 不純物
拡散領域６が形成されている。
【０１３４】なお、これ以外の構成については実施の形
態１の構造とほぼ同じであるため、同一の部材について
は同一の符号を付し、その説明を省略する。
【０１３５】この高耐圧半導体素子のＹ−Ｙ′線に沿う
断面におけるネット不純物密度分布は図２４に示すよう
になっている。図２４を参照して、本実施の形態でも、
実施の形態１と同様、ｎ型拡散領域１とｐ型拡散領域２
とは、各々、溝７ａの側壁面から拡散された不純物密度
分布を有している。
【０１３６】次に、本実施の形態の製造方法について説
明する。図２５〜図３０は、本発明の実施の形態２にお
ける高耐圧半導体装置の製造方法を工程順に示す概略断
面図である。
【０１３７】図２５を参照して、実施の形態１で説明し
たと同様の方法により、ｎ型高不純物濃度基板１上にｎ
型エピタキシャル成長層４ａとｐ型不純物拡散領域３と
が形成される。このｐ型不純物拡散領域３上に、熱酸化
膜１２ａとＣＶＤシリコン窒化膜１３ａとＣＶＤシリコ
ン酸化膜１４ａとが順次積層された後、通常の写真製版
技術およびエッチング技術により所望の形状にパターニ
ングされる。このパターニングされた積層構造１２ａ、
１３ａ、１４ａをマスクとして、その下層に異方性エッ
チングが施される。これにより、ｐ型不純物拡散領域３
とｎ型エピタキシャル成長層４ａとを貫通してｎ型高不
純物濃度基板４に達する溝７ａが形成される。
【０１３８】そして積層構造１２ａ、１３ａ、１４ａを
マスクとして斜め回転イオン注入法によりホウ素が溝７
ａの両側壁面に注入される。これにより溝７ａの両側壁
面にはホウ素注入領域２ａが形成される。この斜め回転
イオン注入は、溝７ａの深さと開口部の寸法比率である
アスペクト比が実施の形態１と同様２０：１程度である
ため、ウェハ表面に対して鉛直方向から、ｔａｎ-1（１
／２０）≒２．９°程度ずらした角度で行なわれる。
【０１３９】この後、溝７ａ内を埋込み、かつＣＶＤシ
リコン酸化膜１４ａ上を覆うように、絶縁膜であるＣＶ
Ｄシリコン酸化膜が形成される。この後、このＣＶＤシ
リコン酸化膜にエッチバックが施される。
【０１４０】図２６を参照して、このエッチバックによ
り、溝７ａ内を埋込む充填層７が形成される。またこの
エッチバック時に、積層構造の最上層のＣＶＤシリコン
酸化膜１４ａも同時に除去される。この後、ＣＶＤシリ
コン窒化膜１３ａと熱酸化膜１２ａとが順次除去され
て、ｐ型ベース領域３の上部表面が露出する。
【０１４１】図２７を参照して、露出した表面全面を覆
うように熱酸化膜１２ｂとＣＶＤシリコン窒化膜１３ｂ
とＣＶＤシリコン酸化膜１４ｂとが順次積層された後、
通常の写真製版技術およびエッチング技術によりパター
ニングされる。この積層構造１２ｂ、１３ｂ、１４ｂを
マスクとしてその下層に異方性エッチングを施すこと
で、ｐ型ベース領域３とｎ型エピタキシャル成長層４と
を貫通してｎ型高不純物濃度基板４に達する新たな溝７
ａが溝７ａの間に形成される。
【０１４２】この後、積層構造１２ｂ、１３ｂ、１４ｂ
をマスクとしたままで、斜め回転イオン注入法により、
新たに形成された溝７ａの両側壁面にリンが注入され
る。これにより、新たに形成された溝７ａの両側壁面に
は、リン注入領域１ａが形成される。
【０１４３】図２８を参照して、新たに形成された溝７
ａ内を埋込み、かつＣＶＤシリコン酸化膜１４ｂ上を覆
うように絶縁膜であるＣＶＤシリコン酸化膜７ｂが形成
される。この状態で熱処理が施されることで、ホウ素注
入領域２ａとリン注入領域１ａとの不純物が拡散させら
れる。
【０１４４】図２９を参照して、これにより、溝７ａに
挟まれる領域に、互いにｐｎ接合を形成するｎ型拡散領
域１とｐ型拡散領域２とが形成される。
【０１４５】この後、図１２〜図１７に示す実施の形態
１と同様の工程を経ることにより、図３０に示す本実施
の形態の高耐圧半導体素子が製造される。
【０１４６】なお、図３０において実施の形態１と同一
の部材については同一の符号を付している。
【０１４７】本実施の形態の構造でも、１μｍ以下の微
細なｐｎ構造１、２を作ることができるため、実施の形
態１と同様、優れたオン電圧と降伏電圧さらに高速スイ
ッチング特性を得ることができる。しかし、本実施の形
態では、１つの溝７ａの両側壁面に同じ導電型の不純物
拡散領域１、２が配置されているため、同一導電型の不
純物拡散領域１、２の幅は実質的に２倍になってしま
う。よって、溝７ａの形状が実施の形態１と同じ場合、
実施の形態１よりも性能的にはやや劣る。
【０１４８】また、ｎ型拡散領域１を作るための溝７ａ
とｐ型拡散領域２を作るための溝７ａとを２回に分けて
作る必要があり、工程が複雑になってコストが増すとい
う問題もある。しかし、この構造では、ｐ−ｎ−溝繰返
し構造の両端をｐ型拡散領域２で終端したり、ｎ型拡散
領域１で終端したりすることが可能なので、設計上の自
由度を高くできる利点がある。
【０１４９】実施の形態３ 図３１は、本発明の実施の形態３における高耐圧半導体
素子の構造を概略的に示す斜視図である。図３１を参照
して、この構造は、実施の形態１の構造を実際の素子の
周辺部とに適用した場合の第１の例を示すものである。
Ｘ方向の終端部とＺ方向の終端部とに酸化シリコンなど
の絶縁膜３１を介してＳＩＰＯＳ（semi-insulating po
lycrystalline silicon ）膜などの抵抗性フィールドプ
レート膜３２が設けられている。抵抗性フィールドプレ
ート膜３２のソース側端部はソース電極（図示せず）に
電気的に接続され、ドレイン側端部はドレインｎ+ 領域
４に電気的に接続されている。
【０１５０】なお、これ以外の構成については、実施の
形態１の構成とほぼ同じであるため、同一の部材につい
ては同一の符号を付し、その説明を省略する。
【０１５１】ｐ−ｎ−溝繰返し構造部では上述のとおり
オフ状態で、電界がＹ方向に一様な長方形になる。すな
わち電位が直線的な分布を示す。このため、両端がソー
ス電位とドレイン電位とに固定された抵抗性フィールド
プレート膜３２と矛盾なく等電位面がつながって、ｐ−
ｎ−溝繰返し構造部の降伏電圧がそのまま得られる。
【０１５２】さらに、抵抗性フィールドプレート３２の
働きで封止樹脂などの中のイオンなどによる影響を防い
で長期的にも安定な降伏電圧が得られる。また終端構造
のための面積が少なくて済むため、安いコストで製造す
ることができる。
【０１５３】実施の形態４ 図３２は、本発明の実施の形態４における高耐圧半導体
装置の構成を概略的に示す断面図である。図３２を参照
して、この構造は、実施の形態１の構造を実際の素子の
周辺部に適用した場合の第２の例を示すものである。ま
たこの構造は、ｐ−ｎ−溝繰返し構造を低不純物密度の
ｎ- 半導体領域３３の中に形成することで、ｎ- 半導体
領域３３の中にできる空乏層の先端をソース側のシリコ
ン表面に出して終端する一般的なプレーナーパッシベー
ション構造に適用したものである。
【０１５４】ソース側表面部のＸ方向電界を緩和するた
め、図示したようなフィールドプレートや、一般的なガ
ードリング構造さらに低濃度ｐ型拡散層を用いたリサー
フ構造などが使用できるなど、従来から利用されたきた
パッシベーションでも終端することができる。
【０１５５】この構造について降伏電圧の拡散長（ＣＨ
Ｒ）依存性を数値シミュレーションした結果を図３３に
示す。図３３を参照して、“ｐｅｒｉ−１”と示したも
のが、図３２に示す本実施の形態の構造についての結果
であり、参考として図１のｐ−ｎ−溝繰返し構造だけで
計算した降伏電圧とオン抵抗とを“ｃｅｌｌ”として示
す。
【０１５６】この結果より、ｐ−ｎ−溝繰返し構造部の
降伏電圧は拡散長ＣＨＲにはあまり依存しないが、周辺
部降伏電圧は拡散長ＣＨＲが大きくなると大幅に減少す
ることがわかる。これは、ｐ−ｎ−溝繰返し構造部と外
周ｎ- 半導体領域３３との接点において繰返し部端のｎ
型、ｐ型拡散領域１、２と外周ｎ- 半導体領域３３とが
作る接合の長さは繰返し部よりも長くなるが、拡散長Ｃ
ＨＲが大きいとさらに長くなって、ここでも電界の変化
が激しくなり電界集中が起きるためである。
【０１５７】したがって、図３２のような周辺構造を使
用する場合、拡散長ＣＨＲをＷｎ、Ｗｐに比べて短めに
設計する必要がある。
【０１５８】さらにこのような周辺構造でＣｓｐ／Ｃｓ
ｎの比率が降伏電圧に及ぼす影響を数値シミュレーショ
ンした結果を図３４に示す。図３４を参照して、ｐ−ｎ
−溝繰返し構造部についてのシミュレーション結果の図
２２と比べると、降伏電圧が極大になるＣｓｐ／Ｃｓｎ
の比率が、１０％程度大きい方にずれている。これによ
り、このような周辺構造で終端するときはｐ型不純物の
注入量を多めにする必要があることがわかる。
【０１５９】なお、ＣＨＲを０．９１μｍと長めに設定
した場合、Ｃｓｐ／Ｃｓｎの比率を１．１程度とすると
やや降伏電圧が増加するものの、３００Ｖの降伏電圧は
得られなくなる結果となった。
【０１６０】また降伏時の電流がチップの周辺部に流れ
ると、局所的な発熱による破壊などの問題が考えられ
る。このため、一般的にｐ−ｎ−溝繰返し構造の中央部
より周辺部の降伏電圧をやや高めにするように設計する
必要がある。今回のｐ−ｎ−溝繰返し構造では、溝７ａ
の間隔を狭くするとＣｓｎ、Ｃｓｐを高くしたときの降
伏電圧の低下がより起こりにくいことが数値シミュレー
ションより判明している。このため、ｐ−ｎ−溝繰返し
構造の中央部より周辺に近い部分において溝７ａの間隔
を狭めたパターンとすることで、より降伏に強い設計と
することができる。
【０１６１】実施の形態５ 図３５は、本発明の実施の形態５における高耐圧半導体
装置の構成を概略的に示す斜視図である。図３５を参照
して、この構造は、図３２の断面に直交する面（Ｚ方向
に沿う面）の周辺構造の例を示すものである。低不純物
密度のｎ- 半導体領域３３とｐ−ｎ−溝繰返し構造とが
位置Ｚｊで接続されている。
【０１６２】なお、これ以外の構成については、図３２
に示す構成とほぼ同じであるため、同一部材については
同一符号を付し、その説明を省略する。
【０１６３】この構造について降伏電圧を三次元数値シ
ミュレーションした結果、図１に示すｐ−ｎ−溝繰返し
構造部で得られた降伏電圧と殆ど変わらない結果となっ
た。したがって、この断面構造においては降伏電圧が周
辺構造との関係で大きく低下する危険はなく、優れた降
伏耐量が簡単に得られる利点がある。
【０１６４】実施の形態６ 図３６は、本発明の実施の形態６における高耐圧半導体
装置の構成を概略的に示す斜視図である。図３６を参照
して、この構造は、図１におけるゲート電極層の延在方
向と直交する方向にゲート電極層を配置した構造の一例
を示すものである。つまりゲート電極層９を埋込むため
の溝９ａが、一方の溝７ａから他方の溝７ａに向かう方
向に沿って延在するように設けられている。またこの溝
９ａは、ｐ型ベース領域３を貫通してｎ型拡散領域１と
ｐ型拡散領域２とに達する深さで形成されている。この
溝９ａの内壁面を覆うようにゲート絶縁層８が形成され
ており、ゲート電極層９が溝９ａを埋込み、かつ溝７ａ
と直交する方向、すなわち一方の溝７ａから他方の溝７
ａに向かう方向に延在している。
【０１６５】なお、ソースｎ+ 拡散領域５は、ｐ型ウェ
ル領域３内の第１主面であって、溝９ａの側壁に面する
ように形成されている。
【０１６６】なお、これ以外の構成については、実施の
形態１の構成とほぼ同じであるため、同一の部材につい
ては同一の符号を付し、その説明を省略する。
【０１６７】次に、本実施の形態の製造方法について説
明する。本実施の形態の製造方法は、まず図５〜図１１
に示す実施の形態１と同様の工程を経る。この後、図１
１に示す絶縁層７にエッチバックが施される。
【０１６８】図３７を参照して、これにより、溝７ａ内
を埋込み、ｐ型ベース領域３の側壁を覆うように充填層
７が形成される。なお、このエッチバックの際に、ＣＶ
Ｄシリコン酸化膜１４が同時に除去される。さらにこの
後、熱酸化膜１２とＣＶＤシリコン窒化膜１３とが順次
除去される。この状態を斜視図で示したものが図３８で
ある。
【０１６９】図３８を参照して、第１主面上に、再度熱
酸化膜１２とＣＶＤシリコン窒化膜１３とＣＶＤシリコ
ン酸化膜１４とが積層して形成された後、通常の写真製
版技術およびエッチング技術により所望の形状にパター
ニングされる。その状態を図３８のＡ−Ａ′線、Ｂ−
Ｂ′線に沿う断面で示したものが図３９と図４０であ
る。
【０１７０】図３９と図４０とを参照して、この積層構
造１２、１３、１４をマスクとしてその下層に異方性エ
ッチングが施される。この異方性エッチングが施された
様子の斜視図を図４１に示す。また図４１のＡ−Ａ′
線、Ｂ−Ｂ′線に沿う断面を図４２と図４３とに示す。
なお、図４１には、エッチング時にマスクとなる積層構
造１２、１３、１４の図示は省略してある。
【０１７１】図４１〜図４３を参照して、上記の異方性
エッチングにより、少なくともｐ型ベース領域３を貫通
してｎ型およびｐ型拡散領域１、２に達する溝９ａが形
成される。この際、図４２と図４３とでは、溝９ａの深
さが異なる。これは、図４２では溝９ａはシリコン内に
形成されるが、図４３ではシリコン酸化膜内に形成され
ており、このエッチングにおけるシリコンとシリコン酸
化膜とのエッチング速度が異なるからである。この後、
図１３〜図１７と同様の工程を経た後、図１７における
レジストパターン２１ａが除去されて、図４４と図４５
とに示す状態となる。
【０１７２】図４４と図４５とを参照して、この後、キ
ャップ酸化膜１５が、通常の写真製版技術およびエッチ
ング技術により、ゲート電極層９上にのみ選択的に残存
される。
【０１７３】図４６と図４７とを参照して、これによ
り、ｐ型ベース領域３とソースｎ+ 拡散領域５とｐ+ 拡
散領域６との表面がキャップ酸化膜１５から露出する。
この露出した表面に接するようにソース電極１０が形成
される。
【０１７４】図１のゲート電極層の配置では、Ｗｎ、Ｗ
ｐ、Ｗｄを微細化していくとゲートトレンチの幅や、ソ
ースｎ+ 拡散領域５の幅などの寸法上の制約が発生す
る。一方、図３６に示す本実施の形態の構造のようにゲ
ート電極層９を溝７ａに直交する方向に沿って延在させ
れば、ゲートトレンチ９ａの寸法上の制約はなくなっ
て、より自由度の高い設計が可能となる。
【０１７５】また図１のゲート電極層の配置では、Ｗ
ｎ、Ｗｐ、Ｗｄを微細化していくとゲート電極層９の密
度が高まる結果、入力容量が増加し、スイッチング速度
が遅くなってしまう。一方、図３６に示す本実施の形態
の構造のようにゲート電極層９を配置すれば、ゲートト
レンチ９ａの間隔をＷｎなどの寸法より広くすることが
できるため、スイッチング速度が遅くなるという問題を
回避することができる。
【０１７６】実施の形態７ 図４８は、本発明の実施の形態７における高耐圧半導体
装置の構成を概略的に示す斜視図である。図４８を参照
して、この構造は上述した実施の形態６のゲートトレン
チ９ａをｎ型拡散領域１の上だけに設けた構造である。
【０１７７】なお、これ以外の構成は実施の形態６の構
成とほぼ同じであるため同一の部材については同一の符
号を付し、その説明を省略する。
【０１７８】次に、本実施の形態の製造方法について説
明する。本実施の形態の製造方法は、図３８に示す工程
までは実施の形態６と同様の工程を経る。この後、図３
８に示す第１主面に、熱酸化膜１２とＣＶＤシリコン窒
化膜１３とＣＶＤシリコン酸化膜１４とが順次積層され
た後、通常の写真製版技術およびエッチング技術により
パターニングされる。この積層構造１２、１３、１４を
マスクとしてその下層に異方性エッチングが施される。
この状態を図４９〜図５１に示す。
【０１７９】なお図５０と図５１とは、図４９のＡ−
Ａ′線とＢ−Ｂ′線とに沿う概略断面図である。また図
４９では、３層積層構造１２、１３、１４の図示は省略
している。
【０１８０】図４９〜図５１を参照して、上述の異方性
エッチングにより、ｎ型拡散領域１上にのみ、ｐ型ウェ
ル３を貫通した溝９ａが形成される。この後、図１３〜
図１８に示す実施の形態１の工程とほぼ同様の工程を経
ることにより図５２と図５３とに示す状態となる。
【０１８１】図５２と図５３とを参照して、溝９ａの内
壁面にゲート絶縁層８が形成され、溝９ａを埋込むよう
にゲート電極層９が形成される。ゲート電極層９の上端
を覆うようにキャップ酸化膜１５が形成される。また、
ｎ型拡散領域１との間でｐ型ベース領域３を挟むように
ソースｎ+ 拡散領域５が溝９ａの側壁に沿って形成さ
れ、ｐ型ベース領域３とソースｎ+ 拡散領域５とに接す
るようにソース電極１０が形成される。
【０１８２】本実施の形態では、ゲートトレンチ９ａを
ｎ型拡散領域１の上だけに設けた構造であるため、ゲー
ト容量が、実施の形態６の構造と比較してさらに３分の
１程度に減少することができる。
【０１８３】この構造を用いてオン抵抗のゲートトレン
チピッチ（実際にはその半分のＸ方向素子幅Ｗｘ）依存
性を三次元数値シミュレーションで調べた結果を図５４
に示す。図５４を参照して、図中“３ｄ−ｓｉｍ”は図
４８に示す本実施の形態の構造に対する計算結果を示
し、“２ｄ−ｓｉｍ”は図１に示す実施の形態１の構造
に対する計算結果を示している。この結果より、Ｗｘ＝
２μｍではほぼ図１のゲート電極層配置と同じオン抵抗
が得られるが、Ｗｘ＝１０μｍとすると、２倍程度のオ
ン抵抗になることがわかる。
【０１８４】この場合、本実施の形態の構造（図４８）
は、実施の形態１の構造（図１）と比較して５分の１の
ゲート密度となる。これにより、入力容量も５分の１と
なるのでオン抵抗と入力容量との積で性能を評価する場
合には、ゲートピッチが広い方が有利となる。
【０１８５】実施の形態８ 図５５は、本発明の実施の形態８における高耐圧半導体
装置の構造を概略的に示す斜視図である。図５５を参照
して、この構造は、実施の形態６のトレンチ型ゲートを
プレーナ型ゲートに変えたものである。つまり、ゲート
電極層９は、第１主面上にゲート絶縁層８を介在して溝
７ａに直交する方向に沿って延在している。またこのゲ
ート電極層９は、第１主面においてｎ型拡散領域１とソ
ースｎ+拡散領域５とで挟まれるｐ型ウェル３にゲート
絶縁層８を介在して対向するように配置されている。
【０１８６】なお、これ以外の構成については、実施の
形態６の構成とほぼ同じであるため、同一の部材につい
ては同一の符号を付し、その説明を省略する。
【０１８７】本実施の形態では、溝７ａに直交する方向
に沿ってゲート電極層９が配置されているため、プレー
ナゲート構造で必要となる広いゲート間隔を実現するこ
とができる。また本実施の形態の構造では、トレンチゲ
ート型素子に比べてゲート間隔が広い分、オン抵抗はや
や大きめになるが、ゲート構造を形成するための工程が
簡単になるため、より安いコストで製造することができ
る。
【０１８８】実施の形態９ 図５６は、本発明の実施の形態９における高耐圧半導体
装置の構成を概略的に示す断面図である。図５６を参照
して、この構造は、これまで説明してきたｐ−ｎ−溝繰
返し構造によるものではなく、ｎ−溝繰返し構造を有し
ている。つまり、比較的不純物密度の高いｎ型領域１と
溝７ａとが交互に配置されている。
【０１８９】この溝７ａの図中下側には負の固定電荷を
有する絶縁物７ｃが充填され、その上側にはｐ型シリコ
ンや酸化シリコンなどの層７ｄが充填されている。絶縁
物７ｃの固定電荷の量は、ｎ型拡散領域１のネットドナ
ーイオンの量と等しくなるように設定されている。具体
的には、ｎ型領域１の不純物が空乏化したときの電荷量
と量が等しくなる反対極性の固定電荷量を絶縁物７ｃは
有している。
【０１９０】またｎ型拡散領域１の第１主面側にはｐ型
ウェル３が形成されており、第１主面には、このｐ型ウ
ェル３を貫通してｎ型拡散領域１に達する溝９ａが形成
されている。またｎ型拡散領域１との間でｐ型ウェル３
の一部を挟むように、第１主面であって溝９ａの側壁面
に面する位置にソースｎ+ 拡散領域５が形成されてい
る。このｎ型拡散領域１とソースｎ+ 拡散領域５とに挟
まれるｐ型ウェル３にゲート絶縁層８を介在して対向す
るように溝９ａ内を埋込むゲート電極層９が形成されて
いる。
【０１９１】第１主面上には、ｐ型ウェル３とソースｎ
+ 拡散領域５とに接続するようにソース電極１０が設け
られている。また第２主面上には、ｎ−溝繰返し構造の
第２主面側に形成されたドレインｎ+ 領域４に接するよ
うにドレイン電極１１が形成されている。
【０１９２】この構造において数値シミュレーションを
行なったところ、このような構造でも高い降伏電圧を、
高不純物密度のｎ型拡散領域１を用いて実現できること
がわかった。但し、溝７ａ内の電荷の量を調整しても、
電界のＹ方向分布は長方形にはできず、図１などの構造
に比べるとやや降伏電圧は低めになる。しかし、ｎ型拡
散領域１の不純物密度を図１などと同様に高くできるの
でオン抵抗はかなり小さくすることができる。
【０１９３】この構造では、溝７ａ内に充填される絶縁
物の材質を選ぶことにより、電子線などの荷電粒子を素
子全体に照射して、絶縁物７ｃ内部の固定電荷量を調整
することができる。このため、シリコンプロセス終了後
の低温処理で降伏電圧を最適化するような製造方法が可
能となる利点がある。もちろん、溝７ａを形成するため
に溝を掘る工程も１回で済むし、高精度の斜めイオン注
入機も必要ないので製造コストが安くできる。
【０１９４】実施の形態１０ 図５７は、本発明の実施の形態１０における高耐圧半導
体装置の構成を概略的に示す斜視図である。図５７を参
照して、この構造は、ＳＯＩ（Semiconductoron Insula
tor）基板に横型パワーＭＯＳＦＥＴを実装する場合
に、本発明によるｐ−ｎ−溝繰返し構造を適用した例を
示すものである。具体的には、シリコン基板５１上にシ
リコン酸化膜などの絶縁層５２を介在して半導体層６０
が形成されている。そしてこの半導体層６０に、本発明
によるｐ−ｎ−溝繰返し構造を適用した横型パワーＭＯ
ＳＦＥＴが形成されている。
【０１９５】半導体層６０を貫通して絶縁層５２に達す
る溝７ａが複数個互いに距離をおいて配置されている。
その溝７ａ間に挟まれる領域にｎ型拡散領域１とｐ型拡
散領域２とが第１主面から絶縁層５２に達するように形
成されている。そしてこのような構造が繰返されて、ｐ
−ｎ−溝繰返し構造が形成されている。
【０１９６】ｎ型拡散領域１とｐｎ接合を形成し、かつ
ｐ型拡散領域２と電気的に接続されたｐ型領域３が第１
主面に形成されている。このｐ型領域３の一部をｎ型拡
散領域１との間で挟むようにソースｎ+ 拡散領域５が形
成されている。そしてｎ型拡散領域１とソースｎ+ 拡散
領域５とに挟まれるｐ型領域３にゲート絶縁層８を介在
して対向するようにゲート電極層９が形成されている。
このゲート電極層９は、第１主面上において一方の溝７
ａから他方の溝７ａに向かう方向に沿って延在してい
る。
【０１９７】このようなＳＯＩ型横型素子における降伏
電圧を高めるためには、ソース／ドレイン間の距離が長
ければよい。また溝７ａの深さはこれとは無関係に活性
シリコン層の長さ（通常数μｍ程度）だけあればよいの
で、溝７ａの深さを浅くでき、さらなる微細化でオン抵
抗の低減ができる利点がある。
【０１９８】また、ＳＯＩ型横型素子では素子間の分離
にトレンチ分離が一般的に利用されており、これと同時
に溝７ａを形成すれば、この素子を大きな工程の変更を
加えずに製造することができる。但し、この場合、溝７
ａの充填物は素子分離用の溝の充填物と同じ酸化シリコ
ンなどの絶縁物になるが、特性的には同等なものが得ら
れる。
【０１９９】以上の実施の形態１〜１０の説明では、ｎ
型基板を用いたｎチャネル型ＭＯＳＦＥＴについて説明
したが、導電型を逆にしたｐチャネル型ＭＯＳＦＥＴや
ＳＩ（Static Induction）トランジスタなどについても
同様に適用できる。
【０２００】なお、溝の側壁に不純物を導入する方法と
してイオン注入法について説明したが、これ以外に半導
体素子の最終性能に影響を及ぼさない範囲の高精度の不
純物濃度制御性を持つ方法であればいかなる方法が用い
られてもよい。
【０２０１】また実施の形態１〜１０において説明した
充填層７は、シリコン酸化膜、シリコン窒化膜、ノンド
ープト多結晶シリコン膜、ノンドープト非晶質シリコン
膜、ノンドープト微結晶シリコン膜、有機シリコン膜、
高分子有機体などの導電性不純物濃度が極めて低く事実
上誘電体（絶縁物）とみなせる膜よりなる群から選ばれ
る少なくともいずれかの膜よりなっていればよい。
【０２０２】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【０２０３】
【発明の効果】本発明の高耐圧半導体装置では、第１お
よび第２の不純物領域の各々は、第１および第２の溝の
側壁面から拡散された不純物濃度を有している。このよ
うな構造は、たとえば斜めイオン注入法などにより形成
することができる。このイオン注入法では、不純物密度
の制御性がエピタキシャル成長法などに比べて格段に高
い。このため、ミクロンオーダの微細なｐｎ繰返し構造
を有するパワーＭＯＳＦＥＴを、ｐ型、ｎ型の不純物濃
度が近くても制御性よく形成することができる。
【０２０４】また、第１および第２の溝に挟まれる領域
に第１および第２不純物領域が形成されている。このた
め、現行素子の降伏電圧とオン電圧とのトレードオフを
大幅に改善することができる。
【０２０５】上記局面において好ましくは、第３および
第４不純物領域に電気的に接続するように第１主面上に
ソース電極が形成されおり、第１不純物領域に電気的に
接続するように第２主面上にドレイン電極が形成されて
いる。これにより、縦型のパワーＭＯＳＦＥＴに、ミク
ロンオーダの微細なｐｎ繰返し構造を実現することがで
きる。
【０２０６】上記局面において好ましくは、第３および
第４不純物領域に電気的に接続するように第１主面上に
ソース電極が形成されており、第１不純物領域に電気的
に接続するように第１主面上にドレイン電極が形成され
ている。これにより、横型のパワーＭＯＳＦＥＴに、ミ
クロンオーダの微細なｐｎ繰返し構造を実現することが
できる。
【０２０７】上記局面において好ましくは、隣り合う溝
同士の間隔は溝の深さの３分の１以下である。これによ
り、微小なサイズのｐｎ繰返し構造を実現することがで
きる。
【０２０８】上記局面において好ましくは、一方の溝の
互いに対向する側壁面の一方には第１不純物領域が形成
されており、他方には第１不純物領域と異なる導電型の
不純物領域が形成されている。この構成は、たとえば斜
めイオン注入法で実現することができる。
【０２０９】上記局面において好ましくは、一方の溝の
互いに対向する側壁面の一方には第１不純物領域が形成
されており、他方には第１不純物領域と同じ導電型の不
純物領域が形成されている。この構成は、たとえば斜め
回転イオン注入法で実現することができる。
【０２１０】上記局面において好ましくは、溝の内部
は、第１の不純物領域の一方の溝の側壁面における不純
物密度の１０分の１以下の不純物密度を有するシリコン
で充填されている。これにより、シリコンを材料とする
充填層で溝を埋込んでも、充填層の電荷密度が電界分布
に著しい影響を及ぼすことを防止することができる。
【０２１１】上記局面において好ましくは、溝の内部は
絶縁層で充填されている。溝を絶縁層で充填しており、
絶縁層中の電荷密度は十分少ないため、この電荷密度が
電界分布に著しい影響を及ぼすことは防止される。
【０２１２】上記局面において好ましくは、ゲート電極
層は一方および他方の溝に交差する方向に沿って延在し
ている。これにより、より自由度の高い設計が可能とな
る。またゲート間隔をより広くすることができるため、
ゲート密度の高まりによって入力容量が増加しスイッチ
ング速度が遅くなることを防止することができる。
【０２１３】上記局面において好ましくは、ゲート電極
層はトレンチゲート構造を有しており、第１主面に形成
されており、かつ第１不純物領域上にのみ配置されてい
る。これにより、より自由度の高い設計が可能となる。
またさらにゲート容量を減少できるため、より一層スイ
ッチング速度の向上を図ることができる。
【０２１４】上記局面において好ましくは、ゲート電極
層がプレーナゲート構造を有し、かつ第１主面に形成さ
れている。これにより、トレンチゲート型よりもゲート
間隔を広くでき、ゲート構造形成の工程が簡単になり、
安いコストで製造することができる。
【０２１５】上記局面において好ましくは、互いに隣接
する第１および第２の不純物領域からなるｐｎ構造と溝
とが繰返された繰返し構造が形成されている。この繰返
し構造の周囲は分離用絶縁層を介在して抵抗性膜で覆わ
れており、抵抗性膜の第１主面側の端部はソース電極に
電気的に接続されており、第２主面側の端部はドレイン
電極に電気的に接続されている。これにより、繰返し構
造の終端部においてｐｎ繰返し構造の電界が矛盾なく等
電位面につながって、ｐｎ繰返し構造の降伏電圧がその
まま得られる。また、抵抗性膜がソース電極とドレイン
電極とに接続されることで抵抗性フィールドプレートの
働きをし、これにより封止樹脂などの中のイオンなどに
よる影響を防いで長期的にも安定な降伏電圧が得られ
る。また、終端構造のための面積が少なくてすむため安
いコストで製造することができる。
【０２１６】上記局面において好ましくは、互いに隣接
する第１および第２不純物領域からなるｐｎ構造と溝と
が繰返された繰返し構造が形成されている。この繰返し
構造の周囲は第１導電型の半導体領域に接続されてお
り、ドレイン電極に電圧が印加されたときに繰返し構造
から延びる空乏層の先端が半導体領域内で終端する構成
を有している。これにより、繰返し構造の簡易な終端構
造を得ることができる。
【０２１７】上記局面において好ましくは、第１不純物
領域の不純物の一方の溝の側壁面からの拡散長は、第１
不純物領域の一方の溝の側壁面から第１および第２不純
物領域のｐｎ接合部までの幅よりも短い。第２の不純物
領域の不純物の他方の溝の側壁面からの拡散長は、第２
不純物領域の他方の溝の側壁面から第１および第２不純
物領域のｐｎ接合部までの幅よりも短い。これにより、
ｐｎ繰返し構造での電界の変化を緩和でき、電界集中を
防止することができる。
【０２１８】上記局面において好ましくは、互いに隣接
する第１および第２不純物領域からなるｐｎ構造と溝と
が繰返された繰返し構造が形成されている。この繰返し
構造の第１主面における中央部よりも周辺部の方が溝の
間隔が狭くなっている。これにより、降伏電圧の低下を
より生じにくくすることができる。
【０２１９】上記局面において好ましくは、半導体基板
は、第２主面側に配置された基板と、第１主面側に配置
されかつ基板から絶縁された半導体層とを有するＳＯＩ
基板であって、第１、第２、第３および第４不純物領域
は半導体層に形成されている。これにより、ＳＯＩ型横
型パワーＭＯＳＦＥＴを実現することができる。
【０２２０】本発明の高耐圧半導体装置の製造方法で
は、溝を設け、溝の側壁面から半導体装置の最終性能に
影響を及ぼさない範囲の高精度の不純物濃度制御性を持
つ方法、たとえば斜めイオン注入法および／または斜め
回転イオン注入法で不純物を導入することができる。こ
のイオン注入法は不純物密度の制御性がエピタキシャル
成長法に比べて格段に高い。このため、ミクロンオーダ
の微細なｐｎ繰返し構造を有し、かつこのｐ型およびｎ
型の不純物濃度が近い値でもｐｎ繰返し構造を制御性よ
く形成することができる。
【０２２１】また、ミクロンオーダの微細なｐｎ繰返し
構造を制御性よく形成することができるため、現行素子
の降伏電圧とオン電圧とのトレードオフを大幅に改善す
ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における高耐圧半導体
装置の構成を概略示す断面図である。
【図２】 図１のＹ−Ｙ′断面におけるネット不純物密
度分布を示す図である。
【図３】 図１の構造における不純物分布のパラメータ
を説明するための図である。
【図４】 図１のＹ−Ｙ′断面におけるオフ状態でのＸ
方向電界強度分布を示す図である。
【図５】 本発明の実施の形態１における高耐圧半導体
装置の製造方法の第１工程を示す概略断面図である。
【図６】 本発明の実施の形態１における高耐圧半導体
装置の製造方法の第２工程を示す概略断面図である。
【図７】 本発明の実施の形態１における高耐圧半導体
装置の製造方法の第３工程を示す概略断面図である。
【図８】 本発明の実施の形態１における高耐圧半導体
装置の製造方法の第４工程を示す概略断面図である。
【図９】 本発明の実施の形態１における高耐圧半導体
装置の製造方法の第５工程を示す概略断面図である。
【図１０】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第６工程を示す概略断面図である。
【図１１】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第７工程を示す概略断面図である。
【図１２】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第８工程を示す概略断面図である。
【図１３】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第９工程を示す概略断面図である。
【図１４】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第１０工程を示す概略断面図であ
る。
【図１５】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第１１工程を示す概略断面図であ
る。
【図１６】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第１２工程を示す概略断面図であ
る。
【図１７】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第１３工程を示す概略断面図であ
る。
【図１８】 本発明の実施の形態１における高耐圧半導
体装置の製造方法の第１４工程を示す概略断面図であ
る。
【図１９】 図５８の構造で降伏電圧とオン抵抗とをシ
ミュレーションした結果を示す図である。
【図２０】 図５８の構造で降伏電圧の不純物比依存性
をシミュレーションした結果を示す図である。
【図２１】 図１の構造で降伏電圧とオン抵抗とをシミ
ュレーションした結果を示す図である。
【図２２】 図１の構造で降伏電圧の不純物比依存性を
シミュレーションした結果を示す図である。
【図２３】 本発明の実施の形態２における高耐圧半導
体装置の構成を概略的に示す断面図である。
【図２４】 図２３のＹ−Ｙ′断面におけるネット不純
物密度分布を示す図である。
【図２５】 本発明の実施の形態２における高耐圧半導
体装置の製造方法の第１工程を示す概略断面図である。
【図２６】 本発明の実施の形態２における高耐圧半導
体装置の製造方法の第２工程を示す概略断面図である。
【図２７】 本発明の実施の形態２における高耐圧半導
体装置の製造方法の第３工程を示す概略断面図である。
【図２８】 本発明の実施の形態２における高耐圧半導
体装置の製造方法の第４工程を示す概略断面図である。
【図２９】 本発明の実施の形態２における高耐圧半導
体装置の製造方法の第５工程を示す概略断面図である。
【図３０】 本発明の実施の形態２における高耐圧半導
体装置の製造方法の第６工程を示す概略断面図である。
【図３１】 本発明の実施の形態３における高耐圧半導
体装置の構成を概略的に示す斜視図である。
【図３２】 本発明の実施の形態４における高耐圧半導
体装置の構成を概略的に示す断面図である。
【図３３】 図３２の構造で降伏電圧とオン抵抗とをシ
ミュレーションした結果を示す図である。
【図３４】 図３２の構造で降伏電圧の不純物比依存性
をシミュレーションした結果を示す図である。
【図３５】 本発明の実施の形態５における高耐圧半導
体装置の構成を概略的に示す斜視図である。
【図３６】 本発明の実施の形態６における高耐圧半導
体装置の構成を概略的に示す斜視図である。
【図３７】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第１工程を示す概略断面図である。
【図３８】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第２工程を示す概略斜視図である。
【図３９】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第３工程を示す図３８のＡ−Ａ′断
面に対応する概略断面図である。
【図４０】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第３工程を示す図３８のＢ−Ｂ′断
面に対応する概略断面図である。
【図４１】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第４工程を示す概略斜視図である。
【図４２】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第４工程を示す図４１のＡ−Ａ′線
に沿う概略断面図である。
【図４３】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第４工程を示す図４１のＢ−Ｂ′線
に沿う概略断面図である。
【図４４】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第５工程を示す図４１のＡ−Ａ′断
面に対応する概略断面図である。
【図４５】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第５工程を示す図４１のＢ−Ｂ′断
面に対応する概略断面図である。
【図４６】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第６工程を示す図４１のＡ−Ａ′断
面に対応する概略断面図である。
【図４７】 本発明の実施の形態６における高耐圧半導
体装置の製造方法の第６工程を示す図４１のＢ−Ｂ′断
面に対応する概略断面図である。
【図４８】 本発明の実施の形態７における高耐圧半導
体装置の構成を概略的に示す斜視図である。
【図４９】 本発明の実施の形態７における高耐圧半導
体装置の製造方法の第１工程を示す概略斜視図である。
【図５０】 本発明の実施の形態７における高耐圧半導
体装置の製造方法の第１工程を示す図４９のＡ−Ａ′線
に沿う概略断面図である。
【図５１】 本発明の実施の形態７における高耐圧半導
体装置の製造方法の第１工程を示す図４９のＢ−Ｂ′線
に沿う概略断面図である。
【図５２】 本発明の実施の形態７における高耐圧半導
体装置の製造方法の第２工程を示す図４９のＡ−Ａ′断
面に対応する概略断面図である。
【図５３】 本発明の実施の形態７における高耐圧半導
体装置の製造方法の第２工程を示す図４９のＢ−Ｂ′断
面に対応する概略断面図である。
【図５４】 図４９の構造でオン抵抗のゲート間隔依存
性をシミュレーションした結果を示す図である。
【図５５】 本発明の実施の形態８における高耐圧半導
体装置の構成を概略的に示す斜視図である。
【図５６】 本発明の実施の形態９における高耐圧半導
体装置の構成を概略的に示す断面図である。
【図５７】 本発明の実施の形態１０における高耐圧半
導体装置の構成を概略的に示す斜視図である。
【図５８】 従来の高耐圧半導体装置の構成を文献より
推測して示す概略断面図である。
【図５９】 図５８のＹ−Ｙ′断面におけるネット不純
物密度分布を示す図である。
【図６０】 図５８のＹ−Ｙ′断面におけるオフ状態で
のＸ方向電界強度分布を示す図である。
【図６１】 図５８のＸ−Ｘ′断面におけるオフ状態で
の電界強度分布を示す図である。
【図６２】 従来例の高耐圧半導体装置をエピタキシャ
ル成長法を用いて製造する場合の第１工程を示す概略断
面図である。
【図６３】 従来例の高耐圧半導体装置をエピタキシャ
ル成長法を用いて製造する場合の第２工程を示す概略断
面図である。
【図６４】 従来例の高耐圧半導体装置をエピタキシャ
ル成長法を用いて製造する場合の第３工程を示す概略断
面図である。
【図６５】 従来の高耐圧半導体装置を選択中性子照射
によって製造する場合の第１工程を示す概略断面図であ
る。
【図６６】 従来の高耐圧半導体装置を選択中性子照射
によって製造する場合の第２工程を示す概略断面図であ
る。
【符号の説明】
１ ｎ型拡散領域、２ ｐ型拡散領域、３ ｐ型ウェ
ル、４ ドレインｎ+ 領域、５ ソースｎ+ 拡散領域、
６ ｐ+ 拡散領域、７ａ 溝、７ 充填層、８ゲート絶
縁層、９ ゲート電極層、１０ ソース電極層、１１
ドレイン電極層。

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 互いに対向する第１および第２の主面を
    有し、かつ前記第１主面に設けられた複数の溝を有する
    半導体基板と、 複数の前記溝のうち一方および他方の溝に挟まれる前記
    半導体基板の領域内の前記一方の溝の側壁面に形成され
    た第１導電型の第１不純物領域と、 前記一方および他方の溝に挟まれる前記領域内の前記他
    方の溝の側壁面に形成され、かつ前記第１不純物領域と
    ｐｎ接合を形成する第２導電型の第２不純物領域と、 前記第１および第２不純物領域の前記第１主面側に形成
    された第２導電型の第３不純物領域と、 前記第３不純物領域を挟んで前記第１不純物領域と対向
    するように前記第１主面および前記一方の溝の側壁面の
    少なくともいずれかに形成された第１導電型の第４不純
    物領域と、 前記第１および第４不純物領域に挟まれる前記第３不純
    物領域とゲート絶縁層を介在して対向するゲート電極層
    とを備え、 前記第１不純物領域は前記一方の溝の側壁面から拡散さ
    れた不純物密度分布を有し、 前記第２不純物領域は前記他方の溝の側壁面から拡散さ
    れた不純物密度分布を有している、高耐圧半導体装置。
  2. 【請求項２】 前記第３および第４不純物領域に電気的
    に接続するように前記第１主面上にソース電極が形成さ
    れており、前記第１不純物領域に電気的に接続するよう
    に前記第２主面上にドレイン電極が形成されている、請
    求項１に記載の高耐圧半導体装置。
  3. 【請求項３】 前記第３および第４不純物領域に電気的
    に接続するように前記第１主面上にソース電極が形成さ
    れており、前記第１不純物領域に電気的に接続するよう
    に前記第１主面上にドレイン電極が形成されている、請
    求項１に記載の高耐圧半導体装置。
  4. 【請求項４】 隣り合う前記溝同士の間隔は前記溝の深
    さの３分の１以下である、請求項１に記載の高耐圧半導
    体装置。
  5. 【請求項５】 前記一方の溝の互いに対向する側壁面の
    一方には前記第１不純物領域が形成されており、他方に
    は前記第１不純物領域と異なる導電型の不純物領域が形
    成されている、請求項１に記載の高耐圧半導体装置。
  6. 【請求項６】 前記一方の溝の互いに対向する側壁面の
    一方には前記第１不純物領域が形成されており、他方に
    は前記第１不純物領域と同じ導電型の不純物領域が形成
    されている、請求項１に記載の高耐圧半導体装置。
  7. 【請求項７】 前記溝の内部は、前記第１の不純物領域
    の前記一方の溝の側壁面における不純物密度の１０分の
    １以下の不純物密度を有するシリコンで充填されてい
    る、請求項１に記載の高耐圧半導体装置。
  8. 【請求項８】 前記第１および第２不純物領域の前記第
    ２主面側には、前記第１不純物領域よりも不純物密度の
    高い第１導電型の第５不純物領域が形成されており、 前記ドレイン電極は、前記第５不純物領域を介在して前
    記第１不純物領域に電気的に接続されており、 前記溝の内部に充填される前記シリコンは、前記第１お
    よび第２不純物領域と絶縁層で隔てられ、かつ前記第５
    不純物領域と接している、請求項２に記載の高耐圧半導
    体装置。
  9. 【請求項９】 前記溝の内部は絶縁層で充填されてい
    る、請求項１に記載の高耐圧半導体装置。
  10. 【請求項１０】 前記ゲート電極層は前記一方および他
    方の溝の延びる方向に沿って延在している、請求項１に
    記載の高耐圧半導体装置。
  11. 【請求項１１】 前記ゲート電極層は前記一方および他
    方の溝と交差する方向に沿って延在している、請求項１
    に記載の高耐圧半導体装置。
  12. 【請求項１２】 前記ゲート電極層は前記トレンチゲー
    ト構造を有しており、前記第１主面に形成され、かつ前
    記第１不純物領域上にのみ配置されている、請求項１１
    に記載の高耐圧半導体装置。
  13. 【請求項１３】 前記ゲート電極層はプレーナゲート構
    造を有し、かつ前記第１主面上に形成されている、請求
    項１１に記載の高耐圧半導体装置。
  14. 【請求項１４】 互いに隣接する前記第１および第２不
    純物領域からなるｐｎ構造と前記溝とが繰返された繰返
    し構造を有し、 前記繰返し構造の周囲は、分離用絶縁層を介在して抵抗
    性膜で覆われており、前記抵抗性膜の前記第１主面側の
    端部は前記ソース電極に電気的に接続されており、前記
    第２主面側の端部は前記ドレイン電極に電気的に接続さ
    れている、請求項２に記載の高耐圧半導体装置。
  15. 【請求項１５】 互いに隣接する前記第１および第２不
    純物領域からなるｐｎ構造と前記溝とが繰返された繰返
    し構造を有し、 前記繰返し構造の周囲は第１導電型の半導体領域に接続
    されており、前記ドレイン電極に電圧が印加されたとき
    に前記繰返し構造から延びる空乏層の先端が前記半導体
    領域内で終端する構成を有する、請求項２に記載の高耐
    圧半導体装置。
  16. 【請求項１６】 前記第１不純物領域の不純物の前記一
    方の溝の側壁面からの拡散長は、前記第１不純物領域の
    前記一方の溝の側壁面から前記第１および第２不純物領
    域の前記ｐｎ接合部までの幅よりも短く、 前記第２不純物領域の不純物の前記他方の溝の側壁面か
    らの拡散長は、前記第２不純物領域の前記他方の溝の側
    壁面から前記第１および第２不純物領域の前記ｐｎ接合
    部までの幅よりも短い、請求項１５に記載の高耐圧半導
    体装置。
  17. 【請求項１７】 互いに隣接する前記第１および第２不
    純物領域からなるｐｎ構造と前記溝とが繰返された繰返
    し構造を有し、 前記繰返し構造の前記第１主面における中央部よりも周
    辺部の方が前記溝の間隔が狭くなっている、請求項１５
    に記載の高耐圧半導体装置。
  18. 【請求項１８】 シリコンを材料に含む充填層が前記溝
    の内部に充填されており、前記充填層の不純物密度は前
    記半導体領域の不純物密度よりも低い、請求項１５に記
    載の高耐圧半導体装置。
  19. 【請求項１９】 前記第１および第２不純物領域に導入
    される各導電性の不純物の総量は前記半導体領域の導電
    型とは逆の導電型のものの方が多くなっている、請求項
    １５に記載の高耐圧半導体装置。
  20. 【請求項２０】 前記半導体基板は前記第２主面側に配
    置された基板と、前記第１主面側に配置されかつ前記基
    板から絶縁された半導体層とを有するＳＯＩ基板であっ
    て、 前記第１、第２、第３および第４不純物領域は前記半導
    体層に形成されている、請求項３に記載の高耐圧半導体
    装置。
  21. 【請求項２１】 互いに対向する第１および第２の主面
    を有し、かつ前記第１主面に設けられた複数の溝を有す
    る半導体基板と、 複数の前記溝のうち一方および他方の溝に挟まれる前記
    半導体基板の領域内に形成された第１導電型の第１不純
    物領域と、 前記第１不純物領域の前記第１主面側に形成された第２
    導電型の第２不純物領域と、 前記第２不純物領域を挟んで前記第１不純物領域と対向
    するように前記第１主面に形成された第１導電型の第３
    不純物領域と、 前記第１および第３不純物領域に挟まれる前記第２不純
    物領域とゲート絶縁層を介在して対向するゲート電極層
    とを備え、 前記溝は、前記第１不純物領域が空乏化したときに前記
    第１不純物領域中の電荷量と実質的に等しい反対極性の
    固定電荷を有する充填絶縁層で充填されている、高耐圧
    半導体装置。
  22. 【請求項２２】 互いに対向する第１および第２主面を
    有する半導体基板の前記第１主面近傍に第１導電型の第
    １不純物領域を形成する工程と、 前記第１主面に前記第１不純物領域よりも深い複数の第
    １の溝を形成する工程と、 前記第１主面に前記第１不純物領域よりも深い複数の第
    ２の溝を形成する工程と、 前記第１の溝の一方の側壁面に第１導電型の不純物を、
    半導体素子の最終性能に影響を及ぼさない範囲の高精度
    の不純物濃度制御性を持つ方法で導入し、第１導電型の
    第２不純物領域を形成する工程と、 前記第２の溝の一方の側壁面に第２導電型の不純物を、
    半導体素子の最終性能に影響を及ぼさない範囲の高精度
    の不純物濃度制御性を持つ方法で導入し、第２導電型の
    第３不純物領域を形成する工程と、 絶縁性膜および半絶縁性膜のいずれかよりなる埋込層を
    前記第１および第２の溝に埋込んだ状態で、前記第１お
    よび第２の溝の前記一方の側壁面に導入された第１およ
    び第２導電型の前記不純物を拡散させて、前記第１の溝
    の前記一方の側壁面に前記第２不純物領域を、前記第２
    の溝の前記一方の側壁面に前記第３不純物領域を、互い
    に接するように前記第１不純物領域の前記第２主面側に
    形成する工程とを備えた、高耐圧半導体装置の製造方
    法。
  23. 【請求項２３】 複数の前記第１の溝と複数の前記第２
    の溝とは、前記第１および第２の溝が交互に配置される
    ように同じ工程で形成され、 複数の前記第１および第２の溝は前記一方の側壁面と、
    それに対向する他方の側壁面とを有し、 第１導電型の前記不純物は前記第１の溝の前記一方の側
    壁面と前記第２の溝の前記他方の側壁面とに導入され、 第２導電型の前記不純物は前記第１の溝の前記他方の側
    壁面と前記第２の溝の前記一方の側壁面とに導入され
    る、請求項２２に記載の高耐圧半導体装置の製造方法。
  24. 【請求項２４】 第１導電型の前記不純物は前記第１の
    溝の両側壁面に導入され、 第１導電型の前記不純物が導入された後に複数の前記第
    ２の溝が、複数の前記第１の溝と交互に配置されるよう
    に形成され、 第２導電型の前記不純物は、前記第２の溝の両側壁面に
    導入される、請求項２２に記載の高耐圧半導体装置の製
    造方法。
  25. 【請求項２５】 前記埋込層の前記第１主面側にゲート
    埋込用の第３の溝を形成する工程と、 前記第１不純物領域の側壁面とゲート絶縁層を介在して
    対向するように、前記第３の溝内にゲート電極層を形成
    する工程とをさらに備えた、請求項２３または２４に記
    載の高耐圧半導体装置の製造方法。
  26. 【請求項２６】 前記第１主面から前記第１不純物領域
    以上の深さとなるように前記第１および第２の溝に交差
    する方向に沿って延在するゲート埋込用の第３の溝を形
    成する工程と、 前記第１および第２の溝に交差する方向に沿って延在す
    るように、前記第３の溝内にゲート絶縁層を介在してゲ
    ート電極層を形成する工程とをさらに備えた、請求項２
    ３または２４に記載の高耐圧半導体装置の製造方法。
  27. 【請求項２７】 前記第３の溝は、前記第１の溝から前
    記第２の溝まで連続的に形成されており、 前記ゲート電極層は、前記第１および第２不純物領域上
    と前記第１および第２の溝上とに連続的に配置される、
    請求項２６に記載の高耐圧半導体装置の製造方法。
  28. 【請求項２８】 前記第３の溝は、前記第１主面から前
    記第３不純物領域にのみ達するように前記第３不純物領
    域ごとに複数形成されており、 前記ゲート電極層は、前記第３不純物領域上のみに配置
    される、請求項２６に記載の高耐圧半導体装置の製造方
    法。
  29. 【請求項２９】 前記半導体素子の最終性能に影響を及
    ぼさない範囲の高精度の不純物濃度制御性を持つ前記方
    法は、斜めイオン注入法である、請求項２３に記載の高
    耐圧半導体装置の製造方法。
  30. 【請求項３０】 前記半導体素子の最終性能に影響を及
    ぼさない範囲の高精度の不純物濃度制御性を持つ前記方
    法は、斜め回転イオン注入法である、請求項２４に記載
    の高耐圧半導体装置の製造方法。
  31. 【請求項３１】 前記埋込層は、シリコン酸化膜、シリ
    コン窒化膜、ノンドープト多結晶シリコン膜、ノンドー
    プト非晶質シリコン膜、ノンドープト微結晶シリコン
    膜、有機シリコン膜、導電性不純物濃度が極めて低く事
    実上誘電体とみなせる膜よりなる群から選ばれる少なく
    とも１種の膜よりなっている、請求項２２に記載の高耐
    圧半導体装置の製造方法。
JP02699797A 1997-02-10 1997-02-10 高耐圧半導体装置およびその製造方法 Expired - Fee Related JP3938964B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02699797A JP3938964B2 (ja) 1997-02-10 1997-02-10 高耐圧半導体装置およびその製造方法
US08/909,411 US6040600A (en) 1997-02-10 1997-08-11 Trenched high breakdown voltage semiconductor device
DE19736981A DE19736981C2 (de) 1997-02-10 1997-08-25 Halbleitereinrichtung mit hoher Durchbruchsspannung
US09/283,751 US6103578A (en) 1997-02-10 1999-04-02 Method for forming high breakdown semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02699797A JP3938964B2 (ja) 1997-02-10 1997-02-10 高耐圧半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10223896A true JPH10223896A (ja) 1998-08-21
JP3938964B2 JP3938964B2 (ja) 2007-06-27

Family

ID=12208804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02699797A Expired - Fee Related JP3938964B2 (ja) 1997-02-10 1997-02-10 高耐圧半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US6040600A (ja)
JP (1) JP3938964B2 (ja)
DE (1) DE19736981C2 (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353805A (ja) * 1999-05-19 2000-12-19 Intersil Corp 拡張されたトレンチ及びドーピング領域を有するｍｏｓゲートパワー素子及び、それを形成するプロセス
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
US6410958B1 (en) 2000-11-27 2002-06-25 Kabushiki Kaisha Toshiba Power MOSFET having laterally three-layered structure formed among element isolation regions
WO2002067333A1 (en) * 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2002368216A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 半導体素子及びその製造方法
US6521954B1 (en) 2001-12-21 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2003523089A (ja) * 2000-02-11 2003-07-29 フェアチャイルド セミコンダクター コーポレーション 交互導電性ゾーンを有するｍｏｓゲートデバイス
US6611021B1 (en) 1999-10-20 2003-08-26 Fuji Electric Co., Ltd. Semiconductor device and the method of manufacturing the same
US6770539B2 (en) 2002-04-30 2004-08-03 Nec Electronics Corporation Vertical type MOSFET and manufacturing method thereof
US6787420B2 (en) 1998-11-12 2004-09-07 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2004312037A (ja) * 2001-09-07 2004-11-04 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
US6815766B2 (en) 1999-01-11 2004-11-09 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6849900B2 (en) 2003-04-16 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
JP2005302925A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置
US7002205B2 (en) 2000-02-09 2006-02-21 Fuji Electric Device Technology Co., Ltd. Super-junction semiconductor device and method of manufacturing the same
JP2006100862A (ja) * 1998-11-12 2006-04-13 Fuji Electric Device Technology Co Ltd 超接合半導体素子
JP2006222444A (ja) * 2006-03-27 2006-08-24 Toshiba Corp 半導体装置の製造方法
JP2007081448A (ja) * 2006-12-25 2007-03-29 Fuji Electric Device Technology Co Ltd 超接合半導体素子
JP2007096344A (ja) * 1998-11-11 2007-04-12 Fuji Electric Device Technology Co Ltd 超接合半導体素子の製造方法
JP2007194585A (ja) * 2005-12-22 2007-08-02 Fuji Electric Holdings Co Ltd 半導体装置
DE10205345B4 (de) * 2001-02-09 2007-09-06 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
US7355257B2 (en) 2005-03-08 2008-04-08 Fuji Electric Holdings Co., Ltd. Semiconductor superjunction device
EP1959501A2 (en) 1999-12-09 2008-08-20 Hitachi, Ltd. Power semiconductor device
JP2009004805A (ja) * 2003-12-19 2009-01-08 Third Dimension (3D) Semiconductor Inc 従来の端子を備えた超接合装置の製造方法
DE102006060384B4 (de) * 2005-12-27 2009-03-19 Denso Corp., Kariya-shi Halbleitervorrichtung mit Super-Junction-Struktur
DE10211688B4 (de) * 2001-03-15 2010-01-07 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
USRE41181E1 (en) 1999-06-28 2010-03-30 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2010516058A (ja) * 2007-01-09 2010-05-13 マックスパワー・セミコンダクター・インコーポレイテッド 半導体装置およびその製造方法
WO2013001782A1 (ja) * 2011-06-27 2013-01-03 パナソニック株式会社 炭化珪素半導体素子及びその製造方法
WO2013179379A1 (ja) * 2012-05-29 2013-12-05 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9723468D0 (en) * 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
GB9826291D0 (en) * 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
EP0973203A3 (de) * 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
US6936892B2 (en) * 1998-07-24 2005-08-30 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19843959B4 (de) * 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
EP1005092A1 (en) * 1998-11-26 2000-05-31 STMicroelectronics S.r.l. High breakdown voltage PN junction structure and related manufacturing process
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
DE19913375B4 (de) * 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
EP1192640A2 (en) * 1999-06-03 2002-04-03 GENERAL SEMICONDUCTOR, Inc. Power mosfet and method of making the same
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
GB9916370D0 (en) * 1999-07-14 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
FR2797094B1 (fr) * 1999-07-28 2001-10-12 St Microelectronics Sa Procede de fabrication de composants unipolaires
US6200884B1 (en) * 1999-07-31 2001-03-13 Advanced Micro Devices, Inc. Method for shaping photoresist mask to improve high aspect ratio ion implantation
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6509240B2 (en) 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
US7745289B2 (en) * 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP4285899B2 (ja) 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
JP3415581B2 (ja) * 2000-11-29 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
DE10117802A1 (de) 2001-04-10 2002-10-24 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
US6512267B2 (en) 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
JP2003031821A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
US20030030051A1 (en) 2001-08-09 2003-02-13 International Rectifier Corporation Superjunction device with improved avalanche capability and breakdown voltage
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
CN1237619C (zh) * 2002-01-28 2006-01-18 三菱电机株式会社 半导体装置
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
DE10239868B4 (de) * 2002-08-29 2005-12-29 Infineon Technologies Ag Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern und hierdurch hergestellte Trench-Transistoranordnung
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
DE10258467B3 (de) * 2002-12-13 2004-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE10321222A1 (de) * 2003-05-12 2004-12-23 Infineon Technologies Ag Halbleiterbauelement
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
JP4194890B2 (ja) * 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
JP4289123B2 (ja) * 2003-10-29 2009-07-01 富士電機デバイステクノロジー株式会社 半導体装置
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4536366B2 (ja) * 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
JP2005322700A (ja) * 2004-05-06 2005-11-17 Toshiba Corp 半導体装置及びその製造方法
JP4176734B2 (ja) * 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
JP2006140250A (ja) * 2004-11-11 2006-06-01 Toshiba Corp 半導体装置及びその製造方法
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
JP4857610B2 (ja) * 2005-06-01 2012-01-18 株式会社日立製作所 高圧アナログ・スイッチｉｃおよびそれを使った超音波診断装置
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
KR101375035B1 (ko) * 2006-09-27 2014-03-14 맥스파워 세미컨덕터 인크. Ｍｏｓｆｅｔ 및 그 제조 방법
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
US7541260B2 (en) * 2007-02-21 2009-06-02 Infineon Technologies Austria Ag Trench diffusion isolation in semiconductor devices
US8274128B2 (en) * 2007-03-23 2012-09-25 Siliconix Technology C. V. Ir Semiconductor device with buffer layer
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
ES2374774B1 (es) * 2008-03-18 2013-01-30 Consejo Superior De Investigaciones Científicas (Csic) Método de fabricación de dispositivos rb-igbt.
WO2010065428A2 (en) * 2008-12-01 2010-06-10 Maxpower Semiconductor Inc. Mos-gated power devices, methods, and integrated circuits
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US9508805B2 (en) 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
JP5002628B2 (ja) * 2009-08-25 2012-08-15 株式会社東芝 電力用半導体素子
JP2011233701A (ja) 2010-04-27 2011-11-17 Toshiba Corp 電力用半導体素子
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP5136674B2 (ja) * 2010-07-12 2013-02-06 株式会社デンソー 半導体装置およびその製造方法
US8530300B2 (en) * 2010-07-23 2013-09-10 Infineon Technologies Austria Ag Semiconductor device with drift regions and compensation regions
JP2012182212A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体装置の製造方法および半導体装置
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
CN102751190B (zh) * 2011-04-22 2014-12-03 科轩微电子股份有限公司 具快速切换能力的沟渠式功率金氧半导体结构及制造方法
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US9685511B2 (en) 2012-05-21 2017-06-20 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
CN103515242A (zh) * 2012-06-29 2014-01-15 无锡维赛半导体有限公司 一种功率晶体管及其制作方法
US9722041B2 (en) 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
JP6063280B2 (ja) 2013-02-05 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9385228B2 (en) * 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9887087B1 (en) * 2014-07-08 2018-02-06 Michael Keith Fuller Semiconductor and other materials by thermal neutron transmutation
US9171949B1 (en) * 2014-09-24 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor device including superjunction structure formed using angled implant process
CN105632931B (zh) * 2014-11-04 2020-04-28 台湾积体电路制造股份有限公司 半导体器件的制造方法及半导体器件
US20170077292A1 (en) * 2015-09-10 2017-03-16 Kabushiki Kaisha Toyota Jidoshokki Trench-gate semiconductor device and manufacturing method thereof
DE102015116576B4 (de) * 2015-09-30 2021-11-25 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102015118322B4 (de) 2015-10-27 2024-04-04 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
US9698043B1 (en) * 2016-05-20 2017-07-04 International Business Machines Corporation Shallow trench isolation for semiconductor devices
US20200098857A1 (en) * 2018-09-25 2020-03-26 Semiconductor Components Industries, Llc Narrow-mesa super-junction mosfet
DE102018132435B4 (de) 2018-12-17 2021-01-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Superjunction-Transistorbauelements
US11271100B2 (en) * 2019-10-15 2022-03-08 Infineon Technologies Austria Ag Narrow semiconductor mesa device
DE102020201997A1 (de) 2020-02-18 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7310279A (ja) * 1972-07-31 1974-02-04
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH05343679A (ja) * 1992-06-10 1993-12-24 Kawasaki Steel Corp 半導体装置及びその製造方法
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
US5324966A (en) * 1992-04-07 1994-06-28 Toyo Denki Seizo Kabushiki Kaisha MOS-controlled thyristor
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096344A (ja) * 1998-11-11 2007-04-12 Fuji Electric Device Technology Co Ltd 超接合半導体素子の製造方法
US6787420B2 (en) 1998-11-12 2004-09-07 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2006100862A (ja) * 1998-11-12 2006-04-13 Fuji Electric Device Technology Co Ltd 超接合半導体素子
US6815766B2 (en) 1999-01-11 2004-11-09 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2000353805A (ja) * 1999-05-19 2000-12-19 Intersil Corp 拡張されたトレンチ及びドーピング領域を有するｍｏｓゲートパワー素子及び、それを形成するプロセス
USRE41181E1 (en) 1999-06-28 2010-03-30 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US6900109B2 (en) 1999-10-20 2005-05-31 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device with a vertical drain drift layer of the alternating-conductivity-type
US6611021B1 (en) 1999-10-20 2003-08-26 Fuji Electric Co., Ltd. Semiconductor device and the method of manufacturing the same
EP1959501A2 (en) 1999-12-09 2008-08-20 Hitachi, Ltd. Power semiconductor device
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
US7002205B2 (en) 2000-02-09 2006-02-21 Fuji Electric Device Technology Co., Ltd. Super-junction semiconductor device and method of manufacturing the same
DE10106006B4 (de) * 2000-02-09 2011-06-16 Fuji Electric Systems Co., Ltd. SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7042046B2 (en) 2000-02-09 2006-05-09 Fuji Electric Device Technology Co., Ltd. Super-junction semiconductor device and method of manufacturing the same
JP2003523089A (ja) * 2000-02-11 2003-07-29 フェアチャイルド セミコンダクター コーポレーション 交互導電性ゾーンを有するｍｏｓゲートデバイス
US6410958B1 (en) 2000-11-27 2002-06-25 Kabushiki Kaisha Toshiba Power MOSFET having laterally three-layered structure formed among element isolation regions
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
DE10205345B4 (de) * 2001-02-09 2007-09-06 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
US7105387B2 (en) 2001-02-21 2006-09-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method for the same
WO2002067333A1 (en) * 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6821824B2 (en) 2001-02-21 2004-11-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
DE10211688B4 (de) * 2001-03-15 2010-01-07 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
US7226841B2 (en) 2001-05-25 2007-06-05 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
JP2002368216A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 半導体素子及びその製造方法
JP4728508B2 (ja) * 2001-06-11 2011-07-20 株式会社東芝 縦型電力用半導体素子の製造方法
JP2004312037A (ja) * 2001-09-07 2004-11-04 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
US6521954B1 (en) 2001-12-21 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6770539B2 (en) 2002-04-30 2004-08-03 Nec Electronics Corporation Vertical type MOSFET and manufacturing method thereof
US6849900B2 (en) 2003-04-16 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2009004805A (ja) * 2003-12-19 2009-01-08 Third Dimension (3D) Semiconductor Inc 従来の端子を備えた超接合装置の製造方法
JP2005302925A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置
US7355257B2 (en) 2005-03-08 2008-04-08 Fuji Electric Holdings Co., Ltd. Semiconductor superjunction device
DE102006009985B4 (de) * 2005-03-08 2013-12-05 Fuji Electric Co., Ltd Superjunction-Halbleiterbauteil
JP2007194585A (ja) * 2005-12-22 2007-08-02 Fuji Electric Holdings Co Ltd 半導体装置
DE102006060384B4 (de) * 2005-12-27 2009-03-19 Denso Corp., Kariya-shi Halbleitervorrichtung mit Super-Junction-Struktur
JP2006222444A (ja) * 2006-03-27 2006-08-24 Toshiba Corp 半導体装置の製造方法
JP4580886B2 (ja) * 2006-03-27 2010-11-17 株式会社東芝 半導体装置の製造方法
JP4710822B2 (ja) * 2006-12-25 2011-06-29 富士電機システムズ株式会社 超接合半導体素子
JP2007081448A (ja) * 2006-12-25 2007-03-29 Fuji Electric Device Technology Co Ltd 超接合半導体素子
JP2010516058A (ja) * 2007-01-09 2010-05-13 マックスパワー・セミコンダクター・インコーポレイテッド 半導体装置およびその製造方法
JP2015092593A (ja) * 2007-01-09 2015-05-14 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
US9595596B2 (en) 2007-09-21 2017-03-14 Fairchild Semiconductor Corporation Superjunction structures for power devices
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8748901B1 (en) 2011-06-27 2014-06-10 Panasonic Corporation Silicon carbide semiconductor element
US8686439B2 (en) 2011-06-27 2014-04-01 Panasonic Corporation Silicon carbide semiconductor element
JP5192615B2 (ja) * 2011-06-27 2013-05-08 パナソニック株式会社 炭化珪素半導体素子及びその製造方法
WO2013001782A1 (ja) * 2011-06-27 2013-01-03 パナソニック株式会社 炭化珪素半導体素子及びその製造方法
WO2013179379A1 (ja) * 2012-05-29 2013-12-05 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JPWO2013179379A1 (ja) * 2012-05-29 2016-01-14 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
US9299818B2 (en) 2012-05-29 2016-03-29 Mitsubishi Electric Corporation Insulating gate-type bipolar transistor

Also Published As

Publication number Publication date
JP3938964B2 (ja) 2007-06-27
DE19736981C2 (de) 1999-08-26
DE19736981A1 (de) 1998-08-20
US6103578A (en) 2000-08-15
US6040600A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
JP3938964B2 (ja) 高耐圧半導体装置およびその製造方法
KR100773380B1 (ko) 전력 ｍｏｓｆｅｔ, 이를 형성하는 방법, 및 이 방법에 의해 형성되는 다른 전력 ｍｏｓｆｅｔ
KR100952538B1 (ko) 반대로 도핑된 폴리실리콘의 영역들로부터 트렌치 에칭 및확산에 의해 형성되는 도핑된 칼럼들을 포함하는 전압유지 영역을 갖는 고전압 전력 ｍｏｓｆｅｔ
US7091552B2 (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
US6750104B2 (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US20060163690A1 (en) Semiconductor having thick dielectric regions
CN101375402B (zh) 横向soi半导体器件及其制造方法
TW200305970A (en) Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
WO2002037569A2 (en) Trench gate mos semiconductor device
JPWO2003065459A1 (ja) 半導体装置
US20080197381A1 (en) Semiconductor device and method for manufacturing same
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
KR100910798B1 (ko) 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법
KR101361067B1 (ko) 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법
US6878997B2 (en) Compensation component and method for fabricating the component
WO2023112547A1 (ja) 半導体装置
JP2023135674A (ja) 超接合半導体装置
JP2686125B2 (ja) 静電誘導型スイッチング素子及びその製造方法
KR20070035475A (ko) 에칭된 트렌치들을 이용하여 두꺼운 유전체 영역들을형성하는 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees