AT504998A2 - Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben - Google Patents
Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben Download PDFInfo
- Publication number
- AT504998A2 AT504998A2 AT0912706A AT91272006A AT504998A2 AT 504998 A2 AT504998 A2 AT 504998A2 AT 0912706 A AT0912706 A AT 0912706A AT 91272006 A AT91272006 A AT 91272006A AT 504998 A2 AT504998 A2 AT 504998A2
- Authority
- AT
- Austria
- Prior art keywords
- gate
- forming
- dielectric
- region
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 207
- 230000005669 field effect Effects 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims description 117
- 239000004065 semiconductor Substances 0.000 claims description 104
- 125000006850 spacer group Chemical group 0.000 claims description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 76
- 229910052710 silicon Inorganic materials 0.000 claims description 76
- 239000010703 silicon Substances 0.000 claims description 76
- 210000000746 body region Anatomy 0.000 claims description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 55
- 229920005591 polysilicon Polymers 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 42
- 239000003989 dielectric material Substances 0.000 claims description 35
- 238000009825 accumulation Methods 0.000 claims description 30
- 238000002513 implantation Methods 0.000 claims description 26
- 239000002019 doping agent Substances 0.000 claims description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 20
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 18
- 238000011049 filling Methods 0.000 claims description 15
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 13
- 239000007943 implant Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910002601 GaN Inorganic materials 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 67
- 238000007796 conventional method Methods 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000005684 electric field Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 238000001994 activation Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000032823 cell division Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000014594 pastries Nutrition 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0869—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
< ··♦· ♦· • ··· ·· 1
TRENCHED-GATE-FELDEFFEKTTRANSISTOREN UND VERFAHREN ZUM BILDEN
DERSELBEN
QUERVERWEISE AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 60/669,063, die am 6. April 2005 eingereicht wurde und deren Offenbarungsgehalt hierin durch Bezugnahme zu allen Zwecken mit eingeschlossen ist. Die folgenden Patentanmeldungen sind hierin durch Bezugnahme in ihrem gesamten Offenbarungsgehalt zu allen Zwecken mit eingeschlossen: vorläufige US-Anmeldung Nr. 60/588,845, am 15. Juli 2004 eingereicht, US-Anmeldung Nr. 11/026,276, am 29. Dezember 2004 eingereicht, und US-Anmeldung Nr. 09/844,347, am 27. April 2001 eingereicht (Veröf fent 1 ichungsnummer US 2002/0008284) .
HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung betrifft im Allgemeinen die Leistungshalbleitertechnologie und im Besonderen Trenched-Gate-Feldeffekttransistoren (FET) vom Akkumluationsmodus und Anreicherungsmodus und deren Herstellungsverfahren.
Die Schlüsseikonponente bei Leistungselektronikanwendungen ist der Festkörperschalter. Von der Zündungssteuerung bei Kraftfahrzeuganwendungen bis hin zu batteriebetriebenen elektronischen Geräten für Verbraucher und Leistungswandlem in industriellen Anwendungen gibt es einen Bedarf für einen Leistungsschalter, der die Anforderungen der besonderen Anwendung optimal erfüllt. Festkörperschalter, die beispielsweise den
Leistungs-Metalloxid-Halbleiter-Feldeffekttransistor (Leistungs-MOSFET), den Bipolar-Transistor mit isoliertem Gate (IGBT) und verschiedene Typen von Thyristoren umfassen, haben sich fortlaufend entwickelt, um diese Anforderung zu erfüllen. In dem Fall des Leistungs-MOSFET beispielsweise sind doppelt diffundierte Strukturen (DMOS) mit lateralem Kanal (z.B. U.S. Patent Nr. 4,682,405 für Blanchard et al.), Trenched-Gate-Strukturen (z.B. U.S. Patent Nr. 6,429,481 für Mo et al.) und verschiedene Techniken zum Ladungsausgleich in dem Transistordriftbereich (z.B. U.S. Patente Nr. 4,941,026 für Temple, 5,216,275 für Chen und 6,081,009 für Neilson) neben vielen anderen Technologien entwickelt worden, um sich mit den differierenden lind oftmals widersprechenden Leistungsanforderungen zu befassen.
Einige der definierenden Charakteristiken des Leistungsvermögens für den Leistungsschalter sind sein Ein-Wider stand, seine Durchbruchspannung und die Schaltgeschwindigkeit. Abhängig von den Anforderungen einer besonderen Anwendung wird eine unterschiedliche Betonung auf jedes dieser Kriterien für das Leistungsvermögen gelegt. Beispielsweise für Leistungsanwendungen von mehr als etwa 300-400 Volt zeigt der IGBT einen inhärent niedrigeren Ein-Widerstand im Vergleich mit dem Leistungs-MOSFET, aber seine Schaltgeschwindigkeit ist aufgrund seiner langsameren Ausschaltcharakteristiken niedriger. Deshalb ist für Anwendungen mit mehr als 400 Volt mit niedrigen Schaltfrequenzen, die einen niedrigen Ein-Widerstand erfordern, der IGBT der bevorzugte Schalter, während der Leistungs-MOSFET häufig die Vorrichtung der Wahl für Anwendungen mit relativ hoher Fre- • · • · • · • · · · • · ··· ·· • · • · · · · · ···· · · · • · · · • ··· 10 2 quenz ist. Wenn die Frequenzanforderungen einer gegebenen Anwendung den Typ eines verwendeten Schalters vorschreiben, bestimmen die Spannungsanforderungen den konstruktiven Aufbau des besonderen Schalters. Beispielsweise in dem Fall des Leistungs-MOSFET stellt die Verbesserung des Spannungsleistungsvermögens des Transistors bei gleichzeitiger Aufrechterhaltung eines niedrigen RDSon wegen der proportionalen Beziehung zwischen dem Ein-Wider stand zwischen Drain und Source RDSon und der Durchbruchspannung eine Herausforderung dar. Verschiedene Ladungsausgleichsstrukturen in dem Transistordriftbereich sind mit unterschiedlichen Graden von Erfolg, dieser Herausforderung gerecht zu werden, entwickelt worden.
Zwei Arten von Feldeffekttransistoren sind FET vom Akkumulationsmodus und FET vom Anreicherungsmodus. Bei herkömmlichen Akkumulations-FET ist der Kanalwiderstand beseitigt, da kein Inversionskanal gebildet wird, wodurch die Leistungshandhabungsfähigkeit und der Wirkungsgrad des Transistors verbessert sind. Ohne pn-Body-Diode werden die Verluste in synchronen Gleichrichterschaltkreisen, die auf die pn-Diode zurückzuführen sind, vermindert. Ein Nachteil von herkömmlichen Akkumulationstransistoren ist, dass der Driftbereich schwach dotiert sein muss, um eine genügend hohe Vorspannung in Sperrrichtung zu unterstützen. Ein schwach dotierter Driftbereich führt jedoch zu einem höheren Ein-Widerstand und zu einem niedrigeren Wirkungsgrad. Ähnlich erfolgt in FET vom Anreicherungsmodus eine Verbesserung der Durchbruchspannung des Transistors häufig auf Kosten eines höheren Ein-Widerstandes, oder umgekehrt.
Parameter des Leistungsvermögens der Vorrichtung werden auch durch den Fertigungsprozess beeinflusst. Es sind Versuche unternommen worden, einigen dieser Herausforderungen gerecht zu werden, indem eine Vielfalt von verbesserten Prozesstechniken entwickelt wurde. Ob es nun in besonders gut tragbaren (ultra-portable) elektronischen Vorrichtungen für Verbraucher oder Routern und Hubs in Kommunikationssystemen ist, wächst die Vielfalt der Anwendungen für den Leistungsschalter mit der Expansion der elektronischen Industrie fortlaufend an. Der Leistungsschalter bleibt daher eine Halbleitervorrichtung mit einem hohen Entwicklungspotential.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung stellt verschiedene Ausführungsformen für Leistungsvorrichtungen sowie deren Herstellungsverfahren bereit. Allgemein ist gemäß einem Aspekt der Erfindung eine Schottky-Diode optimal mit einem FET vom Akkumulationsmodus oder einem FET vom Anreicherungsmodus in einer einzigen Zelle integriert. Gemäß anderen Aspekten der Erfindung sind Verfahren zum Herstellen verschiedener Leistungstransistorstrukturen mit selbstjustierten Merkmalen sowie anderen Vorteilen und Merkmalen vorgesehen.
Gemäß einer Ausführungsform der Erfindung umfassen ein Feldeffekt-Transistor und eine Schottky-Diode, die monolitisch integriert sind, Gate-Gräben oder Trenche, die sich in einen Halbleiterbereich erstrecken. Sour ce - Be re i che, die eine im Wesentlichen dreieckige Form auf weisen, flankieren jede Seite der Gate-Gräben. Eine Kontakt Öffnung erstreckt sich in den Halbleiterbereich zwischen benachbarten Gate-Gräben. Eine Leiterschicht füllt die Kontaktöffnung, um elektrisch zu kontaktieren: (a) die ··
3
Source-Bereiche entlang zumindest einem Abschnitt einer abgeschrägten Seitenwand jedes Source-Bereiches, und (b) den Halbleiterbereich entlang einem Bodenabschnitt der Kontaktöffnung, wobei die Leiterschicht einen Schottky-Kontakt mit dem Halbleiterbereich bildet.
Gemäß einer anderen Ausführungsform der Erfindung umfassen ein Trench-FET und eine Schottky-Diode, die monoli tisch integriert sind, Gate-Gräben, die sich in eine Epitaxieschicht, die sich über einem Substrat erstreckt, erstrecken und darin enden. Jeder Gate-Graben weist darin ein vertieftes Gate mit einem Dielektrikummaterial über dem vertieften Gate auf. Die Epitaxieschicht ist von dem gleichen Leitfähig-keitstyp wie das Substrat, weist aber eine niedrigere Dotierungskonzentration als das Substrat auf. Source-Bereiche flankieren jede Seite der Gate-Gräben, wobei jeder Source -Bereich eine obere Oberfläche unter einer oberen Oberfläche des Dielektrikummaterials aufweist. Eine Kontaktöf fnung erstreckt sich in die Epitaxieschicht zwischen benachbarten Gate-Gräben. Eine Leiterschicht füllt die Kontaktöf fnung, um die Source-Bereiche und die Epitaxieschicht elektrisch zu kontaktieren und um einen Schottky-Kontakt mit dem Halbleiterbereich zu bilden. Die Epitaxieschicht und die Source-Bereiche umfassen eines von Siliziumcarbid, Galliumnitrid und Galliumarsenid.
Gemäß noch einer anderen Ausführungsform der Erfindung umfassen ein Trench-FET und eine Schottky-Diode, die monoli tisch integriert sind, Gate-Gräben, die sich in einen Halbleiterbereich von einem ersten Leitfähigkeitstyp erstrecken, wobei jeder Gate-Graben ein vertieftes Gate darin mit einem Dielektrikummaterial über dem vertieften Gate aufweist. Source-Bereiche von dem ersten Leitfähigkeitstyp flankieren jede Seite der Gate-Gräben. Jeder :Sottrce-Bereich weist eine obere Oberfläche auf, die relativ-zu einer oberen Oberfläche des Dielektrikummaterials über dem entsprechenden vertieften Gate vertieft ist. Ein BOdy-Bereich von einem zweiten Leitfähigkeitstyp erstreckt sich entlang jeder Gate-Grabenseitenwand zwischen einem entsprechenden Source-Bereich und dem Halbleiterbereich. Eine Kontaktöf fnung erstreckt sich in den Halbleiterbereich zwischen benachbarten Gate-Gräben. Eine Leiterschicht füllt die Kontaktöf fnung und kontaktiert die Source-Bereiche, den Body-Bereich und den Halbleiterbereich elektrisch, und die Leiterschicht bildet einen Schottky-Kontakt mit dem Halbleiterbereich.
Gemäß einer anderen Aus führungs form der Erfindung umfassen ein Trench-FET und eine Schottky-Diode, die monoli tisch integriert sind, Gate-Gräben, die sich in einen Halbleiterbereich erstrecken, wobei jeder Gate-Graben ein Gate darin mit einem Dielektrikummaterial über dem Gate aufweist. Halbleiter-Source-Spacer flankieren jede Seite der Gate-Gräben, so dass jedes Paar benachbarter Halbleiter-Source-Spacer, das zwischen jeweils zwei benachbarten Gate-Gräben angeordnet ist, eine Kontaktöffnung dazwischen bildet. Eine Leiterschicht füllt die Kontaktöffnungen und kontaktiert die Halbleiter-Source-Spacer und den Halbleiter-Bereich und bildet einen Schottky-Kontakt mit dem Halbleiterbereich.
Gemäß einer anderen Ausführungsform der Erfindung umfassen ein Trench-FET und eine Schottky-Diode, die monolitisch integriert sind, ···· ·· • • · ··· • · • • · • • · ··· ·· ·· · · · • · · · · · · • · · · · · • · · · ···· • · · · · ·· ··· ··· · 4
Gate-Gräben, die sich in einen Halbleiterbereich von einem ersten Leitfä-higkeitstyp erstrecken. Source-Bereiche von dem ersten Leitfähigkeitstyp flankieren jede Seite der Gate-Gräben. Eine Abschirmelektrode ist entlang einem Bodenabschnitt jedes Gate-Grabens angeordnet und ist von dem Halbleiterbereich durch eine Abschirmdielektrikumschicht isoliert. Ein Gate ist über der Abschirmelektrode in jedem Graben angeordnet, und das Gate und die Abschirmelektrode weisen eine Dielektrikumschicht dazwischen auf. Eine Dielektrikum-Kappe ist über dem Gate angeordnet. Eine Leiterschicht kontaktiert die Source-Bereiche und den Halbleiter-Bereich, so dass die Leiterschicht einen Schottky-Kontakt mit dem Halbleiter-Bereich bildet.
Diese und andere Aspekte der Erfindung werden in Verbindung mit den begleitenden Zeichnungen nachstehend ausführlicher beschrieben.
KÜRZBESCHREIBUNG DER ZEICHNUNGEN
Fig. 1 ist eine vereinfachte Querschnittsansicht eines Trenched-Gate-Akkumulations-FET mit integriertem Schottky gemäß einer beispielhaften Ausführungsform der Erfindung;
Fig. 2A - 21 sind vereinfachte Querschnittsansichten, die verschiedene Prozessschritte zum Bilden der integrierten FET-Schottky-
Diodenstruktur in Fig. 1 gemäß einer beispielhaften Aus führungs form der Erfindung zeigen;
Fig. 3A - 3Esind vereinfachte Querschnittsansichten, die alternative Prozessschritte zu jenen in dem letzteren Abschnitt der Prozessfolge, die von den Fig. 2G - 21· gezeigt ist, gemäß einer anderen beispielhaften Ausführungsform der Erfindung zeigen;
Fig. 3EE ist eine vereinfachte Querschnittsansicht einer alternativen Ausführungsform, wobei die Dielektrikum-Spacer in der Prozessfolge in den Fig. 3A - 3E entfernt sind, bevor die Leiterschicht der Oberseite gebildet wird;
Fig. 4 ist eine vereinfachte Querschnittsansicht einer Abwandlung der Struktur in Fig. 3EE, wobei Abschirmelektroden unterhalb der Gates gebildet sind;
Fig. 5 ist eine vereinfachte Querschnittsansicht einer Abwandlung der Struktur in Fig. 3E, wobei die Kontaktöffnungen bis ungefähr zur selben Tiefe wie die Gate-Gräben verlängert sind;
Fig. 6 ist eine vereinfachte Querschnittsansicht einer Abwandlung der Akkumulations-FET-Schottky-Diodenstruktur in Fig. 5;
Fig. 7A zeigt Simulationsergebnisse, wobei die elektrischen
Feldlinien für zwei Akkumulations-FET auf SiC-Basis gezeigt sind, wobei eine Schottky-Kontaktvertiefung tiefer als die andere ist;
Fig. 7B ist ein simulierter Ausdruck des Drain-Stroms über die Drain-Spannung über die zwei Fälle von tieferen und flacheren Schottky-Kontaktvert iefungen;
Fig. 8 ist eine vereinfachte Querschnittsansicht eines Trenched-Gate-Akkumulations-FET mit Polysilizium-Source-Spacem gemäß einer beispielhaften Ausführungsform der Erfindung;
Fig. 9A - 9H, 91-1 und 9J-1 sind vereinfachte Querschnittsansichten, die verschiedene Prozessschritte zum Bilden der FET-Schottky-Diodenstruktur in Fig. 8 gemäß einer beispielhaften Ausführungsform der ··
·· ···· ·· • · · · • · ··· ·· ···· · · · • · · · • ··· ·· 5
Erfindung zeigen;
Fig. 91-1 und 9J-2 sind vereinfachte Querschnittsansichten, die alternative Prozessschritte gegenüber den Schritten, die den Fig. 91-1 und 9J-1 entsprechen, zeigen, was zu einer Abwandlung der FET-Schottky-Diodenstruktur in Fig. 8 führt;
Fig. 10 und 11 sind vereinfachte Querschnittsansichten, die jeweils Abwandlungen der FET-Schottky-Strukturen in den Fig. 9J-1 und 9J-2 darstellen, wobei Abschirmelektroden unterhalb der Gates gebildet sind;
Fig. 12 ist eine vereinfachte Querschnittsansicht einer Tren-ched-Gate-Akkumulations-FET-Schottky-Struktur mit Abschirmelektroden unterhalb der Gates gemäß einer anderen Ausführungsform der Erfindung;
Fig. 13 ist eine vereinfachte Querschnittsansicht, die eine Abwandlung der Ausführungsform von Fig. 11 darstellt, wobei der Schottky-Bereich zwischen benachbarten Gräben modifiziert ist, um eine MPS-Struktur zu bilden;
Fig. 14 zeigt simulierte Ausdrücke der Kennlinien des Drain-Stroms über die Drain-Spannung (linker Ausdruck) und der Gate-Spannung über die Gate-Ladung (rechter Ausdruck) für die FET-Schottky-Struktur in Fig. 1;
Fig. 15A - 15H sind vereinfachte Querschnittsansichten, die verschiedene Prozessschritte zum Bilden eines Trenched-Gate-FET mit selbst-justierten Merkmalen gemäß einer anderen Ausführungsform der Erfindung zeigen;
Fig. 16 zeigt eine Perspektivansicht eines Trenched-Gate-FET mit p-Kanal mit einer nichtplanaren oberen Oberfläche (vor einer Bildung von oberem Metall) gemäß einer anderen Ausführungsform der Erfindung;
Fig. 17A, 17B-1 und 17B-2 sind Querschnittsansichten für zwei abgekürzte Prozessfolgen zum Bilden des FET in Fig. 16;
Fig. 18 ist eine Querschnittsansicht, die eine Technik zum Bilden von selbstjustierten Source- und Heavy-Body-Bereichen gemäß einer Aus führungs form der Erfindung darstellt;
Fig. 18A - 181 sind Querschnittsansichten unterschiedlicher Prozessschritte zum Bilden des Trenched-Gate-FET, der in Fig. 18 gezeigt ist, gemäß einer beispielhaften Ausführungsform der Erfindung;
Fig. 19A - 19H sind Querschnittsansichten bei verschiedenen Prozessschritten einer Prozessfolge, bei der kein Oberflächenpolysilizium gebildet wird und die Anzahl von Masken im Vergleich mit der bei dem Prozess der Fig. 18A - 181 verringert ist, gemäß einer anderen beispielhaften Ausführungsform der Erfindung;
Fig. 20A - 20G sind Querschnittsansichten, die eine andere Prozessfolge zeigen, bei der die Anzahl von Masken im Vergleich mit derjenigen in den Fig. 18A - 181 verringert ist, gemäß noch einer anderen beispielhaften Ausführungsform der Erfindung;
Fig. 21A - 21H sind Querschnittsansichten, die eine Prozessfolge zum Bilden eines ähnlichen Trenched-Gate-FET bezüglich demjenigen, der aus den Fig. 18A - 181 resultiert, zeigen, mit der Ausnahme, dass eine Schottky-Diode mit dem FET integriert ist, gemäß einer beispielhaften Ausführungsform der Erfindung; 6 ··
·· • · ··· ·«·
···♦ ·· • · · ··· ·· • · · • · · ··· ··
Fig. 22A - 22F sind Querschnittsansichten, die eine noch andere
Prozessfolge zum Bilden eines Trenched-Gate-FET mit einer reduzierten Anzahl von Masken gemäß einer anderen Ausführungsform der Erfindung zeigen;
Fig. 23A - 231 sind Querschnittsansichten bei unterschiedlichen Prozessschritten zum Bilden eines Trenched-Gate-FET mit selbstjustierten Merkmalen gemäß noch einer anderen Aus führungs form der Erfindung; und
Fig. 24A - 241 zeigen Querschnittsansichten bei unterschiedlichen Prozessschritten zum Bilden eines Trenched-Gate-FET mit selbstjustierten Merkmalen gemäß einer noch anderen Aus führungs form der Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Der Leistungsschalter kann durch irgendeinen von einem Leistungs-MOSFET, IGBT, verschiedenen Arten von Thyristoren und dergleichen implementiert sein. Viele der hierin vorgestellten neuartigen Techniken sind zu Darstellungszwecken im Zusammenhang mit dem Leistungs-MOSFET beschrieben. Es ist jedoch zu verstehen, dass die verschiedenen hierin beschriebenen Ausführungsformen der Erfindung nicht auf Leistungs-MOSFETs beschränkt sind und auf viele andere Arten von Leistungsschaltertechnologien angewandt werden können, die beispielsweise IGBT and andere Arten von bipolaren Schaltern einschließen. Darüber hinaus sind zu Darstellungszwecken die verschiedenen Aus führungs formen der Erfindung so gezeigt, dass sie spezifische p- und n-leitende Bereiche umfassen. Fachleute werden verstehen, dass die Lehren hierin.gleichermaßen auf Vorrichtungen anwendbar sind, bei denen die Leitfähigkeiten der verschiedenen Bereiche umgekehrt sind.
Fig. 1 zeigt eine vereinfachte Querschnittsansicht eines Trenched-Gate-Akkumulations-Feldef fekttransistors (FET)., der optimal mit einer Schottky-Diode in einer einzigen Zelle integriert ist, gemäß einer beispielhaften Ausführungsform der Erfindung. Eine schwach dotierte n-leitende Epitaxieschicht 104 erstreckt sich über einem stark dotierten n-leitenden Substrat 102 und steht mit diesem in Kontakt. Gate-Gräben 106 erstrecken sich in die Epitaxieschicht 104 und enden in dieser. Jeder Gate-Graben 106 ist mit einer Dielektrikumschicht 108 entlang seiner Seitenwände und seines Bodens ausgekleidet und umfasst ein vertieftes Gate 110 und ein Isoliermaterial 112 über dem vertieften Gate 110. Dreiecksförmige Source-Bereiche 114 mit n-Leitfähigkeit flankieren jede Seite der Gräben 106. Die Source-Bereiche 114 überlappen das Polysilizium-Gate 110 entlang der vertikalen Abmessung. Diese Überlappung ist in solchen Anwendungen, wie Hochspannungs-FET, bei denen das Fehlen der Überlappung einen minimalen Einfluss auf den Ein-Widerstand Rdson des Transistors haben würde, nicht notwendig. Das Fehlen der Gate-Source-Überlappung hat bei Niederspannungstransistoren einen stärkeren Einfluss auf den Rdson und daher wäre ihr Vorhandensein in derartigen Transistoren vorteilhaft.
Vertiefte Abschnitte der Epitaxieschicht 104 bilden zusammen mit den Source-Bereichen 114 V-förmige Kontaktöffnungen 118 mit abgerundeten Böden. Ein Schottky-Barrierenmetall 120 erstreckt sich über der Struktur und füllt die Kontaktöffnungen 118, um einen Kontakt mit Source-Bereichen 114 entlang den abgeschrägten Seitenwänden der Source-Bereiche 114 herzu- stellen und die Epitaxieschicht 104 in den vertieften Abschnitten davon zu kontaktieren. Da die Source-Bereiche 114 stark dotiert sind und die Epitaxieschicht 104 schwach dotiert ist, bildet die oberseitige Leiterschicht 120 einen ohmschen Kontakt mit den Source-Bereichen 114 und einen Schottky-Kontakt mit der Epitaxieschicht 104. In einer Ausführungsform umfasst das Schottky-Barrierenmetall 120 Titan. Eine rückseitige Leiterschicht 122, die z.B. Aluminium (oder Titan) umfasst, kontaktiert das Substrat 102.
Anders als Transistoren vom Anreicherungsmodus umfasst der Transistor vom Akkumulationsmodus in Struktur 100 in Fig. 1 keinen sperrenden (in diesem Beispiel p-Typ) Wannen- oder Body-Bereich, in dem der Leitungskanal gebildet wird. Stattdessen wird ein leitender Kanal gebildet, wenn eine Akkumulationsschicht in der Epitaxieschicht 104 entlang der Grabenseitenwände gebildet wird. Der Transistor in Struktur 100 ist abhängig von der Dotierungskonzentration des Kanalbereiches und dem Dotierungstyp der Gates 110 normal ein oder aus. Er ist ausgeschaltet, wenn die Kanalbereiche vollständig abgereichert und schwach invertiert sind. Da kein Inversionskanal gebildet wird, wird auch der Kanalwiderstand beseitigt, wodurch die Leistungshandhabungsfähigkeit des Transistors und sein Wirkungsgrad verbessert sind. Ohne pn-Body-Diode sind darüber hinaus die Verluste bei synchronen Gleichrichtungsschaltkreisen, die auf die pn-Diode zurückzuführen sind, beseitigt.
In der Aus führungs form von Fig. 1 ist der FET in Struktur 100 ein vertikaler Trenched-Gate-Akkumulations-MOSFET mit einer oberseitigen Leiterschicht 120, die den Source-Leiter bildet, und der unterseitigen Leiterschicht 120, die den Drain-Leiter bildet. In einer anderen Ausführungsform ist das Substrat 102 p-leitend, wodurch ein Akkumulations-IGBT gebildet ist.
Die Fig. 2A - 21 sind vereinfachte Querschnittsansichten, die verschiedene Prozessschritte zum Bilden der integrierten FET-Schottky-Di öden-Struktur 100 in Fig. 1 gemäß einer beispielhaften Aus führungs f orm der Erfindung darstellen. In Fig. 2A werden eine untere Epitaxieschicht 204 und eine obere Epitaxieschicht 205 sequentiell über einem n-leitenden Substrat 202 unter Verwendung herkömmlicher Verfahren gebildet. Alternativ kann ein Ausgangswafermaterial verwendet werden, das Epitaxieschichten 204, 205 umfasst. Die obere n-leitende Epitaxieschicht 205 weist eine höhere Dotierungskonzentration als die untere n-leitende Epitaxieschicht 204 auf. Die obere n-leitende Epitaxieschicht 205 weist eine höhere Dotierungskonzentration als die untere n-leitende Epitaxieschicht 204 auf. In Fig. 2B wird unter Verwendung bekannter Techniken eine Maske (die nicht gezeigt ist) verwendet, um das Silizium zu definieren und zu ätzen und somit Gräben (Trenches) 206 zu bilden, die sich durch die obere Epitaxieschicht 205 erstrecken und in der unteren Epitaxieschicht 204 enden. Es kann ein herkömmliches Trocken- oder Nassätzen beim Bilden der Gräben verwendet werden. In Fig. 2C wird eine Dielektrikumschicht 208, die z.B. Oxid umfasst, über der Struktur aufgewachsen oder abgeschieden, wodurch die Seitenwände und der Boden der Gräben 206 mit der Dielektrikumschicht 208 ausgekleidet werden. 8 8 ·· • · ···· ·· ··
• · ·· · • · • ·
In Fig. 2D wird dann eine Schicht aus Polysilizium 209 unter Verwendung herkömmlicher Techniken abgeschieden, um die Gräben 206 zu füllen. Die Polysiliziumschicht 209 kann in situ dotiert werden, um den gewünschten Gate-Dotierungstyp und die gewünschte Gate-Dotierungskonzentration zu erhalten. In Fig. 2E wird die Polysiliziumschicht 209 unter Verwendung herkömmlicher Techniken zurückgeätzt und in den Gräben 206 vertieft, um Gates 210 zu bilden. Die vertieften Gates 210 überlappen die obere Epitaxieschicht 205 entlang der vertikalen Abmessung. Wie es oben erwähnt wurde, müssen die vertieften Gates 210 abhängig von der Zielanwendung und dem gewünschten Design die obere Epitaxieschicht 205 nicht überlappen (d.h. die Prozessfolge und die abschließende Struktur müssen nicht durch diese Überlappung begrenzt sein) . In anderen Ausführungsformen umfasst das Gate 210 Polysiliziumcarbid oder Metall.
In Fig. 2F wird eine Dielektrikumschicht 211, z.B. aus Oxid, unter Verwendung herkömmlicher Techniken über der Struktur gebildet und dann planarisiert. In Fig. 2G wird ein Deckschichtätzen der planarisierten Dielektrikumschicht 211 (in dem aktiven Bereich) zumindest in dem aktiven Gebiet der Vorrichtung ausgeführt, um Oberflächengebiete der oberen Epitaxieschicht 205 freizulegen, während Abschnitte 212 der Dielektrikumschicht 211 über den vertieften Gates 210 verbleiben. In Fig. 2H wird unter Verwendung herkömmlicher Techniken ein schräges Deckschichtsiliziumätzen (z.B. Trockenätzen in dem aktiven Bereich) zumindest in dem aktiven Gebiet ausgeführt, um die V-förmigen Kontakt Öffnungen 218 mit gerundeten Böden zu bilden. Die Kontaktöffnungen 218 erstrecken sich klar durch die obere Epitaxieschicht 205, wodurch zwei Source-Bereiche 214 zwischen jeweils zwei benachbarten Gräben gebildet werden. Die Kontaktöffnungen 218 erstrecken sich in eine obere Hälfte der unteren Epitaxieschicht 204 und enden darin.
In Fig. 21 wird unter Verwendung herkömmlicher Techniken eine oberseitige Leiterschicht 220 gebildet. Die oberseitige Leiterschicht 220 umfasst ein Schottky-Barrierenmetall. Wie es gezeigt ist, füllt die oberseitige Leiterschicht 220 die Kontaktöf fnungen 218, um einen Kontakt mit Source-Bereichen 214 entlang der abgeschrägten Seitenwände der Source-Bereiche 214 und mit der unteren Epitaxieschicht 204 entlang dem Boden der Kontaktöf fnungen 218 herzustellen. Da die Source-Bereiche 214 stark dotiert sind und die unteren Epitaxieschicht 204 schwach dotiert ist, bildet die oberseitige Leiterschicht 220 einen ohmschen Kontakt mit den Source-Bereichen 214 und bildet einen Schottky-Kontakt mit der unteren Epitaxieschicht 204. Wie es zu sehen ist, sind die Source-Bereiche 214 und die Schottky-Kontakte an den Gräben 206 selbst justiert.
Die Fig. 3A - 3E sind vereinfachte Querschnittsansichten, die alternative Prozessschritte gegenüber jenen in dem letzteren Abschnitt der Prozessfolge, die in den Fig. 2G - 21 gezeigt wurde, gemäß einer anderen beispielhaften Ausführungsform der Erfindung zeigen. Somit werden in dieser Ausführungsform die gleichen Prozessschritte, die von den Fig. 2A bis 2G gezeigt wurden, ausgeführt, was zu dem Schritt führt, der von Fig. 3B gezeigt wird (der Schritt, der von Fig. 3A gezeigt wird, ist gleich wie der Schritt, der von Fig. 2G gezeigt ist) . In Fig. 3B wird die obere
Epitaxieschicht 305 zurückgeätzt, um die oberen Seitenwände des Dielektrikummaterials 312 ausreichend freizulegen, um eine anschließende Bildung von Dielektrikum-Spacem 316 zu ermöglichen. In einer Ausführungsform wird die zweite Epitaxieschicht 305 um einen Betrag im Bereich von 0,05 - 0,5 μτη zurückgeätzt. In Fig. 3C werden Spacer 316 benachbart zu den freigelegten oberen Seitenwänden aus dielektrischem Material 312 unter Verwendung herkömmlicher Techniken gebildet. Die Spacer 316 werden aus einem Dielektrikummaterial gebildet, das sich von dem Dielektrikummaterial 312 vinterscheidet. Wenn beispielsweise das Dielektrikummaterial 312 aus Oxid ist, können die Spacer 316 aus Nitrid sein.
In Fig. 3D werden die freigelegten Oberflächengebiete der oberen Epitaxieschicht 305 klar durch die Epitaxieschicht 305 vertieft, wodurch Kontaktöffnungen 318 gebildet werden, die sich in die untere Epitaxieschicht 304 erstrecken. Indem klar durch die obere Epitaxieschicht 305 vertieft wird, verbleiben nur Abschnitte 314 der oberen Epitaxieschicht 305 direkt unter den Spacem 316. Die Abschnitte 314 bilden die Transis-tor-Source-Bereiche. Wie es zu sehen ist, sind die Kontakt Öffnungen 318 und somit die Source-Bereiche 314 ein den Gräben 306 selbst justiert. In Fig. 3E werden eine oberseitige Leiterschicht 320 und eine unterseitige Leiterschicht 322 unter Verwendung herkömmlicher Techniken gebildet. Die Leiterschicht 320 umfasst ein Schottky-Barrierenmetall. Wie es gezeigt ist, füllt der oberseitige Leiter 320 die KontaktÖffnungen 318, um einen Kontakt mit den Source-Bereichen 314 entlang der Seitenwände der Source-Bereiche 314 und mit den vertieften Abschnitten der unteren Epitaxieschicht 304 herzustellen. Da die Source-Bereiche 314 stark dotiert sind und die untere Epitaxieschicht 304 schwach dotiert ist, bildet die oberseitige Leiterschicht 320 einen ohmschen Kontakt mit den Source-Bereichen 314 und bildet einen Schottky-Kontakt mit der unteren Epitaxieschicht 304.
In einer alternativen Ausführungsform, die in Fig. 3EE gezeigt ist, werden vor dem Bilden der oberseitigen Leiterschicht die Dielektrikum-Spacer 316 entfernt, wodurch die oberen Oberflächen der Source-Bereiche 314 freigelegt werden. Die oberseitige Leiterschicht 321 stellt somit einen Kontakt entlang der oberen Oberfläche und der Seitenwände der Source-Bereiche 314 her. Somit ist der Source-Kontaktwiderstand verringert. In einer alternativen Abwandlung der verschiedenen oben beschriebenen Ausführungsformen werden bekannte Techniken verwendet, um eine dicke Bodendielektrikumschicht entlang dem Boden jedes Grabens zu bilden, bevor die Gates gebildet werden. Die dicke Bodendielektrikumschicht verringert die Miller-Kapazität.
Wie es aus den verschiedenen hierin beschriebenen Ausführungsformen zu sehen ist, ist eine Schottky-Diode optimal mit einem FET in einer einzigen Zelle integriert, was vielfach in einem Array von derartigen Zellen wiederholt ist. Der Schottky-Kontakt und die Source-Bereiche sind auch an den Gräben selbstjustiert. Ferner führt der Schottky-Kontakt zu einem niedrigeren Ein-Widerstand Rdson und somit zu niedrigeren Ein-Zustands-Verlusten und verbessert auch die Erholungskennlinie in Sperrrichtung des Transistors. Es wird auch eine gute Sperrfähigkeit ohne die Notwendigkeit ψ ···· ·· • · • · • · · • · · ·· 10 für eine enge Zellenteilung erhalten.
In der beispielhaften Prozessfolge, die von den Fig. 2A - 21 und den Fig. 3A - 3E gezeigt wird, werden keine Diffusions- oder Implantations-prozesse verwendet. Obwohl diese Prozessfolgen mit einem herkömmlichen kristallinen Siliziummaterial verwendet werden können, sind sie besonders zur Verwendung mit solchen anderen Typen von Materialien geeignet, wie Siliziumcarbid (SiC), Galliumnitrid (GaN) und Galliumarsenid (GaAs), wo Diffusions-, Implantations- und Dotiermittelaktivierungsprozesse schwierig zu bewerkstelligen und zu steuern sind. In derartigen Ausführungsformen können das Substrat, die unteren und oberen Epitaxieschichten sowie andere Bereiche des Transistors eines von SiC, GaN und GaAs umfassen. Darüber hinaus ist bei herkömmlichen FET vom Anreicherungsmodus auf Sili-ziumcarbidbasis der Beitrag des Inversionskanals für den Ein-Widerstand besonders hoch. Im Gegensatz dazu ist der Beitrag für den Ein-Widerstand des akkumulierten Kanals in der Siliziumcarbidausführungsform der Akkumulationstransistoren in den Fig. 21 und 3E im Wesentlichen niedrig.
Fig. 4 zeigt eine Querschnittsansicht einer anderen Ausführungsform der vorliegenden Erfindung. In Fig. 4 sind Abschirmelektroden 424 unter Gates 410 gebildet. Die Abschirmelektrode 424 ist von der unteren Epitaxieschicht 404 durch ein Abschirmdielektrikum 425 isoliert und ist von dem darüber liegenden Gate 410 durch ein Innerelektrodendielektrikum 427 isoliert. Die Abschirmelektroden 424 helfen, die Miller-Kapazität auf einen vemachlässigbaren Betrag zu verringern und dadurch die Transistorschal tverluste drastisch zu reduzieren. Obwohl dies in Fig. 4 nicht gezeigt ist, sind die Abschirmelektroden 424 elektrisch mit Source-Bereichen 414 oder mit dem Massepotential oder mit anderen Potentialen verbunden, wie es die Anforderungen der Konstruktion und des Leistungsvermögens vor schreiben. Es kann mehr als eine Abschirmelektrode, die auf das gleiche oder auf unterschiedliche Potentiale vorgespannt wird, unter jedem Gate 410 gebildet werden, falls dies erwünscht ist. Es ist/ sind ein oder mehrere Verfahren zum Bilden derartiger Abschirmelektroden in der vorstehend genannten, gemeinsam übertragenen Anmeldung Nr. 11/026,276 offenbart. Auch andere Ladungsausgleichsstrukturen, die in der Anmeldung Nr. 11/026,276 offenbart sind, können mit den verschiedenen hierin offenbarten Aus führungs formen kombiniert werden, um die Charakteristiken des Leistvingsvermögens der Vorrichtung weiter zu verbessern.
Eine Begrenzung von einigen herkömmlichen Trenched-Gate-Transistoren auf Silziumcarbidbasis ist die niedrige Gate-Oxid-Durchbruchspannung. Erfindungsgemäß wird dieses Problem gelöst, indem die Schottky-Kontaktvertiefung tiefer ausgedehnt wird, z.B. bis zu einer Tiefe, die größer als eine Hälfte der Tiefe der Gate-Gräben ist. Fig. 5 zeigt eine beispielhafte Ausführungsform, bei der die Schottky-Kontaktvertiefung bis ungefähr auf die gleiche Tiefe wie die Gate-Gräben 506 ausgedehnt ist. Der tiefe Schottky-Kontakt dient dazu, das Gate-Oxid 508 vor hohen elektrischen Feldern abzuschirmen, und verbessert somit den Gate-Oxid-Durchbruch. Dies ist in Fig. 7A zu sehen, die Simulationsergebnisse für zwei Akkumulations-FET auf SiC-Basis zeigt, von denen einer eine tiefere Schottky-Kontaktvertiefung aufweist. Die elektrischen Feldlinien, die 11 • ·
···· • · ·«· ···· • ··· ·· • · ·· entlang dem Boden des Grabens in dem Transistor mit einer flacheren Schottky-Kontaktvertiefung vorhanden sind (rechtes Diagramm) , sind in dem Fall des Transistors mit einer tieferen Schottky-Kontaktvertiefung (linkes Diagramm) beseitigt. Die elektrischen Feldlinien unter dem Gate-Graben in dem rechten Diagramm spiegeln die Erhöhung des elektrischen Feldes von unten nach oben wider. Das heißt die unterste elektrische Feldlinie entspricht dem höchsten elektrischen Feld und die oberste e-lektrische Feldlinie entspricht dem niedrigsten elektrischen Feld.
Ein weiterer Vorteil der tiefen Schottky-Kontaktvertiefung ist die Verringerung der Transistorleckage im Sperrzustand. Dies ist deutlicher in den Simulationsergebnissen in Fig. 7B gezeigt, wobei der Drain-Strom über die Drain-Spannung für eine tiefere Schottky-Kontaktvertiefung über eine flachere Schottky-Kontaktvertiefung auf getragen ist. Wie es zu sehen ist, ist die Drain-Spannung von 0 V bis 200 V erhöht, der Drain-Strom steigt in dem Fall der flacheren Schottky-Kontaktvertiefung kontinuierlich an, während der Drain-Strom für die tiefere Schottky-Kontaktvertiefung flach bleibt. Somit wird eine beträchtliche Verringerung der Transistorleckage sowie ein höherer Gate-Oxid-Durchbruch erreicht, indem der Schottky-Kontakt tiefer in die Epitaxieschicht 504 hinein vertieft wird.
Die tief vertiefte Schottky-Kontaktstruktur (z.B. die in Fig. 5) ist besonders in den Transistoren auf Siliziumcarbidbasis geeignet, da die Gate-Gräben sich nicht so tief in die Epitaxieschicht im Vergleich mit den Transistoren auf Siliziumbasis erstrecken müssen. Dies lässt flachere Schottky-Kontaktvertiefungen zu, die leichter zu definieren und zu ätzen sind. Jedoch können ähnliche Verbesserungen des Gate - Oxid - Durchbruchs und der Transistorleckage für ähnliche Strukturen erhalten werden, wenn andere Materialarten, wie SiC, GaN und GaAs, verwendet werden.
Fig. 6 zeigt eine Abwandlung eines FET vom Anreicherungsmodus des Ak-kumulations-FET in der Struktur von Fig. 5. In Fig. 6 erstreckt sich ein p-leitender Body-Bereich 613 entlang jeder Grabenseitenwand direkt unter einem entsprechenden Source-Bereich 614. Wie es gezeigt ist, erstrecken sich die tiefen Kontaktöffnungen 606 unter eine untere Oberfläche der Body-Bereiche 613, tarn eine Bildung des Schottky-Kontaktes zwischen der oberseitigen Leiterschicht 620 und der N-Epitaxieschicht 604 zu ermöglichen. Wie bei herkömmlichen MOSFET fließt, wenn sich der MOSFET in Fig. 6 im Ein-Zustand befindet, ein Strom durch einen Kanal, der sich entlang jeder Grabenseitenwand in dem Body-Bereich 613 erstreckt. In der Abwandlung der Ausführungsform von Fig. 6 sind die Spacer 618 entfernt, so dass die oberseitige Leiterschicht 620 die Source-Bereiche 614 entlang ihrer oberen Oberfläche kontaktiert.
Fig. 8 zeigt eine Querschnittsansicht eines FET vom Akkumulationsmodus mit Spacer-Source-Bereichen, der optimal mit einer Schottky-Diode in einer einzigen Zelle integriert ist, gemäß einer anderen beispielhaften Ausführungsform der Erfindung. Eine n-leitende Epitaxieschicht 1104 erstreckt sich über einem n-leitenden Substrat 1102 und steht mit diesem in Kontakt. Gate-Gräben 1106 erstrecken sich in die Epitaxieschicht 1104 und enden darin. Jeder Gate-Graben 1106 ist mit einer Dielektrikumschicht 1108 entlang seiner Seitenwände und seines Bodens ausgekleidet und umfasst ein Gate 1110 und Isoliermaterial 1112 über dem Gate 1110. Die Spacer-Source-Bereiche 1114 aus n-leitendem Material, beispielsweise n-leitendem Polysilizium, befinden sich über der Epitaxieschicht 1104 und flankieren jede Seite der Gräben 1106.
Die Spacer-Source-Bereiche 1114 bilden Kontaktöffnungen 1118, durch die eine oberseitige Leiterschicht 1120 sowohl die Epitaxieschicht 1104 als auch die Source-Bereiche 1114 elektrisch kontaktiert. Die oberseitige Leiterschicht 1120 umfasst Schottky-Barrierenmetall. Da die Epitaxieschicht 1104 schwach dotiert ist, bildet die oberseitige Leiterschicht 1120 einen Schottky-Kontakt mit der Epitaxieschicht 1104.
Wie bei vorhergehenden Ausführungsformen umfasst der Transistor vom Akkumulationsmodus in Struktur 1110 keinen sperrenden (bei diesem Beispiel p-leitenden) Wannen- oder Body-Bereich, in dem der Leitungskanal gebildet wird. Stattdessen wird ein leitender Kanal gebildet, wenn eine AkkumulationsSchicht in der Epitaxieschicht 1104 entlang der Grabenseitenwände gebildet wird. Der FET in Struktur 1100 ist abhängig von der Dotierungskonzentration des Kanalbereichs und dem Dotierungstyp der Gates 1110 normal ein oder aus. Er ist ausgeschaltet, wenn die Kanalbereiche vollständig abgereichert und geringfügig invertiert sind. Da auch kein Inversionskanal gebildet wird, ist der Kanalwiderstand beseitigt, wodurch die Leistungshandhabungsfähigkeit des Transistors und sein Wirkungsgrad verbessert sind. Ohne pn-Body-Diode sind darüber hinaus die Verluste in synchronen Gleichrichterschaltkreisen, die auf die pn-Diode zurückzuführen sind, beseitigt.
In der Ausführungsform von Fig. 8 ist der FET in Struktur 1100 ein vertikaler Trenched-Gate-Akkumulations-MOSFET, wobei die oberseitige Leiterschicht 1120 den Source-Leiter bildet und die unterseitige Leiterschicht (die nicht gezeigt ist) den Drain-Leiter bildet. In einer anderen Ausführungsform kann das Substrat 1102 p-leitend sein, um einen Akkumula-tions-IGBT zu bilden.
Die Fig. 9A bis 9H, 91-1 und 9J-1 zeigen Querschnittsansichten bei unterschiedlichen Prozessschritten zum Bilden der integrierten FET-Schottky-Diodenstruktur 1100 in Fig. 8 gemäß einer Aus führungs form der Erfindving. In Fig. 9A wird unter Verwendung herkömmlicher Verfahren eine n-leitende Epitaxieschicht 1204 über einem n-leitenden Substrat 1202 gebildet. Alternativ kann ein Ausgangswafer verwendet werden, der eine Epitaxieschicht 1204 umfasst. In Fig. 9B wird unter Verwendung herkömmlicher Techniken eine Maske (die nicht gezeigt ist) dazu verwendet, Silizium zu definieren und zu ätzen, um Gräben 1206 zu bilden. Es kann ein herkömmliches Trocken- oder Nassätzen beim Bilden der Gräben verwendet werden. Die Gräben 1206 erstrecken sich durch die Epitaxieschicht 1204 und enden darin. In Fig. 9C wird eine Dielektrikumschicht 1208, die z.B. Oxid umfasst, über der Struktur auf gewachsen und abgeschieden, so dass die Seitenwände und der Boden der Gräben 1206 mit der Dielektrikumschicht 1208 ausgekleidet werden.
In Fig. 9D wird eine Schicht aus Polysilizium 1209 unter Verwendung herkömmlicher Techniken abgeschieden, um die Gräben 1206 zu füllen. Die 13 13
• ···· ·« • · · ···· • ···
Polysiliziumschicht 1209 kann in situ dotiert werden, um den gewünschten Gate-Dotierungstyp und die gewünschte Gate-Dotierungskonzentration zu erhalten. In Fig. 9E wird die Polysiliziumschicht 1209 unter Verwendung herkömmlicher Techniken zurückgeätzt und in den Gräben 1206 vertieft, um vertiefte Gates 1210 zu bilden.
In Fig. 9F wird eine Dielektrikumschicht 1211, die z.B. Oxid umfasst, unter Verwendung herkömmlicher Techniken über der Struktur gebildet und dann planarisiert. In Fig. 9G wird ein Deckschichtätzen der planarisier-ten Dielektrikumschicht 1211 (zumindest in dem aktiven Bereich) ausgeführt, um Oberflächengebiete 1204 freizulegen, während Abschnitte 1212 der Dielektrikumschicht 1211 über den Gates 1210 verbleiben. In Fig. 9H wird die Epitaxieschicht 1204 zurückgeätzt, wobei die Seitenwände des Dielektrikummaterials 1212 ausreichend freigelegt werden, um die anschließende Bildung von Source-Spacem 1214 zu ermöglichen. In Fig. 91-1 wird eine leitfähige Schicht, z.B. Polysilizium, abgeschieden und dann zurückgeätzt, um stark dotierte Source-Spacer 1214 benachbart zu den freigelegten Seitenwänden des Dielektrikummaterials 1212 zu bilden. Wenn Polysilizium verwendet wird, um die Source-Spacer 1214 zu bilden, kann Polysilizium in situ dotiert werden, um stark dotierte Source-Spacer zu erhalten. In Fig. 9J-2 wird eine oberseitige Leiterschicht 1220 unter Verwendung herkömmlicher Techniken gebildet. Die Leiterschicht 1220 umfasst Schottky-Barrierenmetall. In einer Ausführungsform umfasst die Leiterschicht 1220 Titan. Wie es gezeigt ist, bilden die Source-Spacer 1214 Kontaktöffnungen 1218, durch die die oberseitige Leiterschicht 1220 die Epitaxieschicht 1204 kontaktiert. Die Leiterschicht 1220 kontaktiert auch die Source-Spacer 1214. Da die Source-Spacer 1214 stark dotiert sind und die Epitaxieschicht 1204 schwach dotiert ist, bildet die oberseitige Leiterschicht 1220 einen ohmschen Kontakt mit den Source-Spacem 1214 und einen Schottky-Kontakt mit der Epitaxieschicht 1204.
Die Fig. 91-2 und 9J-2 sind Querschnittsansichten, die alternative Prozessschritte zu den Schritten zeigen, die in den Fig. 91-1 und 9J-1 gezeigt sind, was zu einer Abwandlung der Struktur in Fig. 8 führt. Im Kontrast zu dem Schritt in Fig. 91-1, bei dem das Polysiliziumätzen gestoppt wird, wenn die Oberfläche der Epitaxieschicht 1204 freigelegt ist, wird in dem Schritt, der in Fig. 91-2 gezeigt ist, das Polysiliziumätzen fortgesetzt, um die freigelegten Epitaxieschichtbereiche zwischen den Source-Spacem zu vertiefen. Wie es zu sehen ist, sind wegen des zusätzlichen Ätzens die Source-Spacer 1215 in den Fig. 91-2 kleiner als die Source-Spacer 1214 in Fig. 91-1. In Fig. 9J-2 wird die oberseitige Leiterschicht 1221 unter Verwendung herkömmlicher Verfahren über der Struktur gebildet. Die oberseitige Leiterschicht 1221 bildet einen ohmschen Kontakt mit den Source-Spacem 1215 und einen Schottky-Kontakt mit der Epitaxieschicht 1204 in Bereichen 1219.
Wie es zu sehen ist, sind der Schottky-Kontakt und die Source-Spacer an den Gräben 1406 selbstjustiert. Darüber hinaus führt der Schottky-Kontakt zu einem niedrigeren Ein-Widerstand Rdson und somit zu niedrigeren Ein-Zustands-Verlusten und verbessert auch die Erholungseigenschaften in Sperrrichtung des Transistors. Es wird auch eine gute Sperrfähigkeit ohne 14 ···· ·· ·· die Notwendigkeit für eine enge Zellenteilung erhalten. Darüber hinaus ist, wie es in Verbindung mit dem Diagramm von Fig. 7 beschrieben ist, ein weiterer Vorteil des vertieften Schottky-Kontaktes der Ausführungsform der Fig. 91-2, 9J-2 die Verringerung der Transistorleckage im Sperrzustand. Die Polysilizium-Source-Spacer nehmen auch ein kleineres Gebiet als die herkömmlichen diffundierten Source-Bereiche ein. Dies führt vorteilhaft zu einem größeren Schottky-Kontaktgebiet.
Fig. 10 zeigt eine Querschnittsansicht einer Abwandlung der Ausführungsform von Fig. 8, wobei Abschirmelektroden 1324 unter Gates 1310 gebildet werden. Die Abschirmelektroden 1324 helfen, die Miller-Kapazität auf einen vemachlässigbaren Betrag zu verringern und dadurch Transistor-schaltverluste drastisch zu reduzieren. Die Abschirmelektroden 1324 können elektrisch auf das gleiche Potential wie die Source-Spacer oder auf das Massepotential oder auf irgendwelche anderen Potentiale vorgespannt werden, wie es die Anforderungen der Konstruktion und des Leistungsvermögens vorschreiben. Es kann mehr als eine Abschirmelektrode, die auf das gleiche oder auf unterschiedliche Potentiale vorgespannt wird, unter jedem Gate 1310 gebildet werden, wenn dies erwünscht ist. Ein oder mehrere Verfahren zum Bilden derartiger Abschirmelektroden sind in der oben genannten gemeinschaftlich übertragenen Anmeldung Nr. 11/026,276 offenbart .
Die Vorteile der Verwendung eines vertieften Schottky-Kontaktes und der Verwendung von Abschirmelektroden können realisiert werden, indem sie zu einer einzigen Struktur kombiniert werden, wie es durch die beiden Beispiele in den Fig. 11 und 12 gezeigt ist. Fig. 11 zeigt die Verwendung des vertieften Schottky-Kontakts und der Abschirmelektrode in einem FET vom Akkumulationsmodus mit Polysilizium-Source-Spacern 1415. Fig. 12 zeigt die Verwendving des vertieften Schottky und der Abschirmelektrode in einem FET vom Akkumulationsmodus, wobei Source-Bereiche 1517 unter Verwendung herkömmlicher Diffusionsverfahren gebildet werden. Fig. 13 zeigt eine Abwandlung der Ausführungsform von Fig. 11, wobei der Schottky-Bereich modifiziert ist, um p-leitende Bereiche 1623 zu enthalten. Die p-leitenden Bereiche 1623 können gebildet werden, indem p-leitende Dotiermittel in dem Schottky-Bereich implantiert werden, bevor die oberseitige Leit er Schicht 1620 gebildet wird. Die gut bekannte Merged P-i-N-Schottky-(MPS)-Struktur wird somit in dem Bereich zwischen benachbarten Gräben gebildet. Tatsächlich wird ein Sperrübergang in einen Akkumulationstransistor eingeleitet. Wie es in dieser Technik allgemein verstanden wird, verringert die MPS-Struktur die Transistörleckage, wenn er sich im Sperrzustand befindet.
Fig. 14 zeigt Simulationsergebnisse, wobei die Struktur in Fig. 1 verwendet wird. Es wurde ein MEDICI -Vorrichtungssimulator verwendet. Fig. 14 umfasst ein linkes Diagramm, in dem der Drain-Strom über die Drain-Spannung aufgetragen ist, und ein rechtes Diagramm, in dem die Gate-Spannung über die Gate-Ladung aufgetragen ist. Wie es der linke Ausdruck zeigt, werden ein niedriger Leckagestrom von 1 x 10-14 Ampere/μιη und eine BVDSS von mehr als 35 V erhalten, und wie der rechte Ausdruck zeigt, helfen die Abschirmelektroden, die Miller-Kapazität zu beseitigen. 15 15 ·· • ···· ·· • · • · • · ··· • · ···· · • · • · • · • lt« ·· • · • · • · • ·
In den beispielhaften Prozessfolgen, die von den Fig. 9A - 9H, 91-1, 9J-1, 91-2 und 9J-2 gezeigt werden, und in den beispielhaften Transistorstrukturen in den Fig. 10 und 11 werden keine Diffusions- oder Implantationsprozesse verwendet. Während diese Prozessfolgen und Strukturen mit herkömmlichem kristallinem Siliziummaterial verwendet werden können, sind sie besonders zur Verwendung mit solchen anderen Materialarten geeignet, wie Siliziumcarbid (Sic), Galliumnitrid (GaN), Galliumarsenid (GaAs), bei denen Diffusions-, Implantations- und Dotiermittelaktivierungsprozesse schwierig zu bewerkstelligen und zu steuern sind. In derartigen Ausführungsformen können das Substrat, die Epitaxieschicht über dem Substrat, die Source-Bereiche sowie andere Bereiche des Transistors aus einem von Sie, GaN und GaAs bestehen. Darüber hinaus ist bei herkömmlichen FET vom Anreicherungsmodus auf Siliziumcarbidbasis der Beitrag des Inversionskanals für den Ein-Widerstand besonders hoch. Im Gegensatz dazu ist der Beitrag für den Ein-Widerstand des akkumulierten Kanals in der Ausführungsform mit Siliziumcarbid der Akkumulationstransistoren in den Fig. 9J-1, 9J-2, 10 und 11 im Wesentlichen niedrig. Während die obigen Ausführungsformen unter Verwendung meistens von FET vom Akkumulationsmodus beschrieben wurden, können viele der obigen Merkmale und Vorteile in FET vom Anreicherungsmodus realisiert werden. Beispielsweise können die Prozessfolgen in den Fig. 2A - 21 und 3A - 3E modifiziert werden, indem p-leitende Wannenbereiche in der unteren Epitaxieschicht 204 gebildet werden, bevor die obere Epitaxieschicht 205 gebildet wird. Die Prozessfolgen in den Fig. 9A - 9H, 91-1, 9J-1 und 9A -9H, 91-2 und 9J-2 können auch modifiziert werden, indem p-leitende Wannenbereiche in der Epitaxieschicht 1204 gebildet werden, bevor Source-Spacer 1214 und 1215 gebildet werden. Viele andere Möglichkeiten des Modifizierens der oben beschriebenen Strukturen und Prozessfolgeausführungsformen, um FET vom Anreicherungsmodus zu erhalten, die mit einer Schottky-Diode integriert sind, werden dem Fachmann in Anbetracht dieser Offenbarung deutlich.
Die Fig. 15A - 15H sind vereinfachte Querschnittsansichten bei unterschiedlichen Prozessschritten zum Bilden eines Trenched-Gate-FET gemäß einer anderen Ausführungsform der Erfindung. In Fig. 15A wird ein schwach dotierter p-leitender Body-Bereich 1704 in einem n-leitenden Bereich 1702 unter Verwendung von herkömmlichen Implantations- und Eintreibetechniken gebildet. In einer Ausführungsform umfasst der n-leitende Bereich 1702 einen stark dotierten Substratbereich, über dem eine niedriger dotierte n-leitende Epitaxieschicht gebildet wird. In einer derartigen Ausführungsform wird der Body-Bereich 1704 in der n-leitenden Epitaxieschicht gebildet.
In Fig. 15B wird über dem Body-Bereich 1704 ein Dielektrikastapel gebildet, der eine untere Dielektrikumschicht 1706, eine mittlere Dielektrikumschicht 1708 und eine obere Dielektrikumschicht 1710 umfasst. Es ist erforderlich, dass die mittlere Dielektrikumschicht aus einem anderen Dielektrikummaterial als das obere Dielektrikummaterial besteht. In einer Ausführungsform umfasst der Dielektrikastapel Oxid-Nitrid-Oxid. Wie es zu sehen ist, beeinflusst die Dicke der mittleren Dielektrikumschicht 1708 M·« ·· • • • ·· >·· • • • • • • ·♦· ·· ·· • · ♦ • · • ♦ die Dicke einer Dielektrikum-Kappe 1720 (Fig. 15D), die über dem Gate in einem späteren Schritt des Prozesses gebildet wird, und muss daher sorgfältig ausgewählt werden. Die untere Dielektrikumschicht ist relativ dünn, um die Dickenreduktion der Dielektrikumschicht 1720 während der Entfernung der unteren Dielektrikumschicht 1706 in einem späteren Schritt des Prozesses zu minimieren. Wie es gezeigt ist, wird der Dielektrikastapel strukturiert und geätzt, um eine Öffnung 1712 zu definieren, durch später die ein Gate-Graben gebildet wird.
In Fig. 15C wird ein herkömmliches Siliziumätzen ausgeführt, um einen Graben 1703 zu bilden, der sich durch den Body-Bereich 1704 erstreckt und in einem n-leitenden Bereich 1702 endet. Dann wird unter Verwendung herkömmlicher Techniken eine Gate-Dielektrikumschicht 1714 gebildet, die die Grabenseitenwände und den Boden auskleidet, gefolgt von einer Abscheidung einer Polysiliziumschicht 1716. In Fig. 15D wird die Polysiliziumschicht 1716 in den Graben hinein vertieft, um das Gate 1718 zu bilden. Eine Dielektrikumschicht wird über der Struktur gebildet und dann zurückgeätzt, so dass die Dielektrikum-Kappe 1720 direkt über dem Gate 1718 verbleibt. Eine Nitridschicht 1708 dient als ein Ätzstopp oder eine Ätzstoppdetektionsschicht während des Rückätzens der Dielektrikumschicht. In Fig. 15E wird die Nitridschicht 1708 unter Verwendung herkömmlicher Techniken selektiv abgezogen, tun Seitenwände der Dielektrikum-Kappe 1720 freizulegen. Die untere Gxidschicht 1706 verbleibt somit über dem Body-Bereich 1704, und die Dielektrikum-Kappe 1720 verbleibt ebenfalls über dem Gate 1718 intakt.
In Fig. 15F wird eine Deckschicht-Source-Implantation in dem aktiven Bereich der Vorrichtung ausgeführt, um stark dotierte n-leitende Bereiche 1722 in den Body-Bereichen 1704 auf beiden Seiten des Grabens 1703 zu bilden. Dann werden Dielektrikum-Spacer 1724 (die z.B. Oxid tunfassen) entlang der freigelegten Seitenwände der Dielektrikum-Kappe 1720 unter Verwendung herkömmlicher Techniken gebildet. Die Aktivierung und das Eintreiben der implantierten Dotiermittel kann dann bei dieser oder zu einer späteren Stufe in der Prozessfolge ausgeführt werden. In Fig. 15G wird ein Siliziumätzen ausgeführt, tun die freigelegten Oberflächen von n-leitenden Bereichen 1722 klar durch n-leitende Bereiche 1722 und in Body-Bereiche 1704 hinein zu vertiefen, wie es gezeigt ist. Abschnitte 1726 aus n-leitenden Bereichen 1222 verbleiben direkt unter den Spacem 1724, um die Source-Bereiche der Vorrichtung zu bilden. Dann werden Heavy-Body-Bereiche 1728 in den vertieften Bereichen gebildet. In einer Ausführungsform werden die Heavy-Body-Bereiche 1728 gebildet, indem das geätzte Silizium mit p+-leitendem Silizium gefüllt wird, wobei ein herkömmliches epitaktisches Siliziumaufwachsen verwendet wird. Die Heavy-Body-Bereiche 1728 und Source-Bereiche 1726 sind somit an dem Graben 1703 selbstjustiert .
In Fig. 15H werden dann die Dielektrikum-Kappe 1720 und die Spacer 1724 teilweise rückgeätzt, um Oberflächengebiete der Source-Bereiche 1726 freizulegen. Nach dem Ätzen verbleibt ein kuppelförmiges Dielektrikum 1703 über dem Gate 1718. Anschließend wird eine obere Leiterschicht 1732 gebildet, um die Source-Bereiche 1726 und die Heavy-Body-Bereiche 1728 zu ·# • · · • · • · • · ··· *«' ···· · · « • · · « • ·♦· ·« ··*· ·· kontaktieren. Das als Kuppel ausgebildete Dielektrikum 1730 dient dazu, das Gate 1718 elektrisch von der oberen Leiterschicht 1732 zu isolieren. In einer Ausführungsform ist der n-leitende Bereich 1702 eine schwach dotierte Epitaxieschicht, wobei sich ein stark dotiertes n-leitendes Substrat (das nicht gezeigt ist) unter der Epitaxieschicht erstreckt. In dieser Ausführungsform wird eine rückseitige Leiterschicht (die nicht gezeigt ist) gebildet, so dass sie das Substrat kontaktiert, wobei die rückseitige Leiterschicht einen Drain-Anschluss der Vorrichtung bildet. Somit ist ein Trench-Gate-FET mit selbstjustierten Source- und Heavy-Body-Bereichen gebildet.
In einer alternativen Ausführungsform wird eine dicke Dielektrikumschicht (die z.B. Oxid umfasst) entlang einem Bodenabschnitt des Grabens 103 gebildet, bevor das Gate 1703 gebildet wird. Das dicke Bodendielektrikum weist eine größere Dicke als das Gate-Dielektrikum 1714 auf und dient dazu, die Kapazität von Gate zu Drain zu verringern, wodurch die Schaltgeschwindigkeit der Vorrichtung verbessert wird. In einer nochmals anderen Ausführungsform wird eine Abschirmelektrode unter dem Gate 1718 ähnlich wie jene gebildet, die in den Fig. 4 und 10 - 13 gezeigt werden.
In einer nochmals anderen Abwandlung der Prozessfolge, die von den Fig. 15A - 15H gezeigt wird, werden nach den Schritten, die Fig. 15F entsprechen, die freigelegten Siliziumoberflächen nicht vertieft, sondern stattdessen wird ein Heavy-Body-Inplantations- und Eintreibeprozess ausgeführt, um Heavy-Body-Bereiche zu bilden, die sich durch die n-leitenden Bereiche 1722 und in die Body-Bereiche 1704 erstrecken. Eine ähnliche Querschnittsansicht wie die von Fig. 15G wird erhalten, mit der Ausnahme, dass die Heavy-Body-Bereiche 1728 sich aufgrund einer seitlichen Diffusion während des Eintreibeprozesses unter Dielektrikum-Spacer 1724 erstrecken. Die Dielektrikum-Spacer 1724 müssen breit genug sein, um sicherzustellen, dass der n-leitende Bereich 1722 während der seitlichen Diffusion des Heavy-Body-Bereiches nicht vollständig verbraucht wird. Dies kann erreicht werden, indem eine dickere mittlere Dielektrikumschicht 1708 ausgewählt wird.
Die Technik der Verwendung eines Dielektrikastapels, um selbst justierte Source- und Heavy-Body-Bereiche zu erhalten, wie es in den Fig. 15A - 15H dargestellt ist, kann einfach in einer Anzahl von Prozessausführungsformen, die hierin offenbart sind, implementiert werden. Beispielsweise in der Prozessausführungsform, die von den Fig. 3A - 3E gezeigt wird, können die Prozessschritte, die den Fig. 3A - 3B entsprechen, durch die Prozessschritte ersetzt werden, die von den Fig. 15B - 15E gezeigt werden, um selbstjustierte Source-Bereiche und Schottky-Kontakte zu erhalten, wie es als Nächstes beschrieben wird.
Die Maske, die verwendet wird, um die Gräben 306 in Fig. 3A zu bilden, wird durch einen Dielektrikastapel aus drei Dielektrikaschichten ersetzt, der strukturiert und geätzt wird, um Öffnungen zu bilden, durch die Gräben gebildet werden (ähnlich wie die, die in den Fig. 15B und 15C gezeigt sind) . Dann werden in Fig. 3B, wobei die Öffnung in der 0N0-Verbundschicht, die mit einer Dielektrikum-Kappe gefüllt wird (ähnlich wie die Dielektrikum-Kappe 1720 in Fig. 15D) , das obere Oxid und die • » # · ··· • · ·* 18 dazwischen liegende Nitridschicht der ONO-Verbundschicht entfernt, von Seitenwände der Dielektrikum-Kappe freizulegen (ähnlich wie die, die in Fig. 15E gezeigt ist) . Der Rest der Prozessfolge, die von den Fig. 3C -3E gezeigt wird, bleibt unverändert. Das Vertiefen einer n+-Epi-Schicht 305, das in Fig. 3B ausgeführt wird, um Seitenwände des Dielektrikums 312 freizulegen, ist nicht länger notwendig, und es kann eine dünnere Epitaxieschicht 305 verwendet werden.
Die Dielektrikastapeltechnik kann auch in der Prozessausführungsform, die von den Fig. 9A - 9J gezeigt wird, implementiert werden, indem die Prozessschritte, die den Fig. 9B - 9 entsprechen, durch die Prozessschritte, die von den Fig. 15B - 15E gezeigt werden, ersetzt werden, auf eine ähnliche Weise wie es oben beschrieben wurde.
Fig. 16 zeigt eine vereinfachte Perspektivansicht eines p-leitenden Trenched-Gate-FET mit einer nicht planaren oberen Oberfläche (vor der Bildung des oberen Metalls) gemäß einer anderen Ausführungsform der Erfindung. Die Erfindung ist nicht auf p-Kanal-FET beschränkt. Ein Fachmann würde in Anbetracht dieser Offenbarung wissen, wie die Erfindung in einem n-Kanal-FET oder anderen Arten von Leistungstransistoren zu implementieren wäre. In Fig. 16 ist die obere Metallschicht 1832 zurückgeschält, um die darunter liegenden Bereiche aufzudecken. Ähnlich sind die Dielektrikum-Kappen 1820 teilweise von über den rechten beiden Gates 1818 zu Darstellungszwecken entfernt. Wie es gezeigt ist, erstreckt sich ein schwach dotierter n-leitender Body-Bereich 1804 über einem schwach dotierten p-leitenden Bereich 1802. In einer Ausführungsform ist der p-leitende Bereich 1802 eine Epitaxieschicht, die über einem stark dotierten p-leitenden Substrat (das nicht gezeigt ist) gebildet wird, und der Body-Bereich 1804 ist in der Epitaxieschicht 1802 durch Inplantieren und Eintreiben geeigneter Dotiermittel gebildet, wie es in dieser Technik bekannt ist.
Gate-Gräben 1806 erstrecken sich durch den Body-Bereich 1804 und enden in dem p-leitenden Bereich 1802. Jeder Gate-Graben 1806 ist mit einem Gate-Dielektrikum 1805 ausgekleidet und dann mit Polysilizium gefüllt, das relativ zu einer oberen Oberfläche der benachbarten Silizium-Mesa-Bereiche vertieft ist. Eine Dielektrikum-Kappe 1820 erstreckt sich vertikal über jedem Gate 1818. Stark („heavy") dotierte p-leitende Source-Bereiche 1826 werden in dem Body-Bereich 1804 zwischen benachbarten Gräben gebildet. Wie es gezeigt ist, befindet sich eine obere Oberfläche der Dielektrikum-Kappe 1820 auf einer höheren Ebene als die obere Oberfläche der Source-Bereiche 1826, was zu einer nicht planaren oberen Oberfläche führt. In einer Ausführungsform wird diese Nichtplanarität erhalten, indem der Silizium-Mesa zwischen den Dielektrikum-Kappen 1820 vertieft wird. Heavy-Body-Bereiche 1828 sind unterbrechend entlang der streifenförmigen Body-Bereiche 1804 zwischen benachbarten Gräben gebildet. Eine oberseitige Metallschicht 1832 ist über der Struktur gebildet, um einen elektrischen Kontakt mit beiden Source-Bereichen 1826 und Heavy-Body-Bereichen 1828 herzustellen. Diese FET-Struktur ist darin vorteilhaft, dass die Zellenteilung reduziert ist, indem der Heavy-Body-Bereich unterbrechend entlang des Source-Streifens gebildet wird, und somit wird ein 19 ·· • • • ···· ·« • · • · ·· • · • · • · • • • · ··· ·· • t • · ·· • • +·· • • «·· MM « • · • ··· • · • ♦ ·· FET mit hoher Dichte erreicht.
Die Fig. 17A, 17B-1 und 17B-2 werden verwendet, um zwei Möglichkeiten zum Bilden des FET in Fig. 16 zu beschreiben. Diese Figuren zeigen nicht die Heavy-Body-Bereiche, da diese Figuren Querschnittsansichten entlang der Vorderfläche der Perspektivansicht in Fig. 16 entsprechen. In Fig. 17A wird ein n-leitender Body-Bereich 1904 in der p-leitenden Epitaxieschicht 1902 unter Verwendung herkömmlicher Implantations- und Eintreibe-techniken gebildet. Gräben 1906, Gate-Isolator 1907, der die Gräben 1906 auskleidet, und die vertieften Polysilizium-Gates 1918 werden unter Verwendung bekannter Techniken gebildet. Eine Dielektrikumschicht wird über dem Substrat gebildet, dann planarisiert und schließlich gleichmäßig zurückgeätzt, bis die Siliziumoberfläche freigelegt ist. Der Raum direkt über jedem Gate wird somit mit einer Dielektrikum-Kappe 1920 gefüllt. In einer Ausführungsform werden die freigelegten Silizium-Mesa-Oberflächen zwischen benachbarten dielektrischen Bereichen 1920 bis zu einer Tiefe zwischen den oberen und unteren Oberflächen des dielektrischen Bereiches 1920 vertieft, gefolgt von einer Source-Implantation, um p-leitende Source-Bereiche zu bilden. In einer alternativen Ausführungsform wird die Source-Bildung ausgeführt, bevor das Silizium vertieft wird. Die Heavy-Body-Bereiche (die nicht gezeigt sind) können vor oder nach dem Bilden der Source-Bereiche gebildet werden.
Fig. 17B-1 zeigt eine Abwandlung, bei der das Vertiefen des Siliziums so ausgeführt wird, dass obere Seitenwände der dielektrischen Bereiche 1920 freigelegt werden (d.h. Source-Bereiche 1926 weisen flache obere Oberflächen auf) . Fig. 17B-2 zeigt eine andere Abwandlung, wobei das Vertiefen des Siliziums derart ausgeführt wird, dass die obere Oberfläche der Source-Bereiche zwischen benachbarten Gräben schalenförmig ist und somit die Seitenwände der dielektrischen Bereiche 1920 nicht freigelegt sind. In einer Aus führungs form wird dies erreicht, indem ein anisotropes Siliziumätzen durchgeführt wird. Ein Vorteil der Abwandlung von Fig. 17B-2 ist, dass ein größeres Source-Oberflächengebiet zum Kontakt mit der oberen Leiterschicht 1935 bereitgestellt wird und somit der Source-Kontaktwiderstand vermindert ist. Es werden auch eine engere Zeilenteilung und somit ein FET mit hoher Dichte erhalten, indem die Heavy-Body-Bereiche unterbrechend entlang der Source-Streifen gebildet werden.
Fig. 18 ist ein vereinfachter Querschnitt, der eine Technik zum Erhalten eines hochkompakten Trenched-Gate-FET mit selbstjustierten Heavy-Body- und Source-Bereichen zeigt. In Fig. 18 erstrecken sich Gate-Gräben mit Gates 2012 darin durch einen p-Wannenbereich 2004 und enden in einem n-leitende Driftbereich 2000. In einer Ausführungsform ist der n-leitende Driftbereich 2000 eine Epitaxieschicht, die über einem stark dotierten n-leitenden Substrat (das nicht gezeigt ist) gebildet ist. Jeder Gate-Graben umfasst eine Dielektrikum-Kappe 2014 über dem Gate 2012. Wie es gezeigt ist, sind die Mesa-Bereiche zwischen den beiden Gräben derart vertieft, dass die Siliziumvertiefung abgeschrägte Außenwände aufweist, die sich von der Nähe der Oberseite der Dielektrikum-Kappe 2014 bis zum Boden der Mesa-Vertiefung erstrecken.
Wie es durch den Pfeil mit durchgezogener Linie 2019 angedeutet ist, 20 20 ·· • • · ·· • · • • · • • · • ·· ♦·· ··· • · ···· ···· • • · ··· ·· • • · • • · ··· ·· der sich senkrecht zur Bodenoberfläche der Mesa-Vertiefung erstreckt, wird ein stark dotierter p-leitender Heavy-Body-Bereich 2016 gebildet, indem eine Deckschichtimplantation (Blanket-Implantation) von Dotiermitteln (z.B. BF2) unter einem Winkel von Null Grad gebildet wird. Unter der Voraussetzung des Winkels der Heavy-Body-Implantation von Null Grad stellen die entgegengesetzten Schrägen jeder Grabenseitenwand und ihrer dazwischen liegenden benachbarten Außenwand der Mesa-Vertiefung zusammen mit einer sorgfältigen Auswahl des Implantationsdotiermitteltyps und solche Implantationsvariablen, wie Inplantationsenergie, sicher, dass die implantierten Dotiermittel nicht die Kanalbereiche erreichen, die sich entlang der Grabenseitenwände in den Wannenbereichen 2004 erstrecken.
Wie es durch die zwei schrägen Pfeile 2018 in gestricheltem Linienzug angedeutet ist, wird eine schräge Deckschicht inplantat ion mit zwei Durchgängen von n-leitenden Dotiermitteln durchgeführt, um Source-Bereiche 2020 entlang der abgeschrägten Wände jeder Mesa-Vertiefung zu bilden. Wie es gezeigt ist, blockieren die oberen Grabenecken die Source-Implantationen, so dass sie nicht in den zentralen Abschnitt des Heavy-Body-Bereiches eintreten. Wie es zu sehen ist, wird während sowohl der Heavy-Body-Implantation als auch der schrägen Source-Implantation mit zwei Durchgängen keine Maske verwendet. Die Mesa-Vertiefung schafft in der Tat eine natürliche Maske, die die Bildung von selbstjustierten Hea-vy-Body- und Source-Regionen ermöglicht.
Die selbstjustierten Heavy-Body- und Source-Bereiche ermöglichen eine signifikante Verringerung der Zellenteilung, was zu einer Zellenstruktur mit hoher Dichte führt, die wiederum hilft, den Ein-Widerstand des Transistors zu verringern. Darüber hinaus helfen selbst justierte Heavy-Body-Bereiche, die Unclamped Inductive Switching (UIL) Robustheit zu verbessern. Das Bilden der Source- und Heavy-Body-Bereiche auf eine selbstjus-tierte Weise reduziert auch die Anzahl von Masken, wodurch die Herstellungskosten verringert werden, während die Prozessfolge vereinfacht und die Herstellungsausbeute verbessert wird. Darüber hinaus ist das besondere Profil der Source- und Heavy-Body-Bereiche darin vorteilhaft, dass: (i) die abgeschrägten Außenwände der Mesa-Vertiefung ein großes Source-Oberflächengebiet bereitstellen, das hilft, den Source-Kontaktwiderstand zu verringern, und (ii) der Heavy-Body-Bereich unter den Source-Bereichen überlappt, was hilft, die Robustheit der Transistors-UIL zu verbessern. Darüber hinaus ist die in Fig. 18 dargestellte Technik mit vielen Prozessen mit dickem Bodendielektrikum verträglich und eignet sich gut für den LOCOS-Prozess, wie es zu sehen sein wird.
Die Fig. 18A - 181, 19A - 19H, 20A - 20G, 21A - 21H und 22A - 22F zeigen verschiedene Prozessfolgen, wobei die in Fig. 18 dargestellte Technik verwendet wird, um verschiedene FET-Strukturen mit selbstjustierten Merkmalen zu bilden. Viele andere Prozessfolgen, oder Abwandlungen von jenen, die hierin offenbart sind, mit der in Fig. 18 dargestellten Technik, die darin inplementiert sind, können von dem Fachmann in Anbetracht dieser Offenbarung ins Auge gefasst werden.
Die Fig. 18A - 181 zeigen Querschnittsansichten bei unterschiedlichen Prozessschritten zum Bilden eines Trenched-Gate-FET mit selbstjustierten ♦ « • ···· • · • · ··· ··' ···♦ · · « ♦ · · * • ··· ## ·· ·· · • · ·· • · · * · · • · · ·· ··· 21
Source- und Heavy-Body-Bereichen gemäß einer anderen Ausführungsform der Erfindung. In Fig. 18A werden herkömmliche Siliziumätz- und LOCOS-Prozesse verwendet, um einen mit Isolierung gefüllten Graben 2001 in dem Terminierungsbereich zu bilden. Eine Padoxidschicht (die nicht gezeigt ist) und eine Nitridschicht (die nicht gezeigt ist) werden zunächst über einem n-leitenden Siliziumbereich 2000 gebildet. Dann wird eine erste Maske verwendet, um den Abschnitt des Siliziumbereiches 2000 in dem Terminierungsbereich zu definieren, wo das Silizium entfernt werden soll. Die Nitridschicht, das Padoxid und der darunter liegende Siliziumbereich werden durch die erste Maske entfernt, um den Graben 2001 in dem Terminierungsbereich zu bilden. Anschließend wird eine lokale Oxidation durchgeführt, um den Graben 2001 mit Isoliermaterial 2002 zu füllen. Obwohl es nicht gezeigt ist, kann das Ausgangsmaterial ein stark dotiertes n-leitendes Substrat umfassen, über dem der n-leitende Bereich 2000, beispielsweise epitaktisch, gebildet wird.
In Fig. 18B werden eine Deckschichtwannenimplantation und ein Eintreiben ausgeführt, um einen p-leitenden Wannenbereich 2004 in dem Siliziumbereich 2000 zu bilden. Die implantierten Fremdstoffe können alternativ in einem späteren Stadium des Prozesses eingetrieben werden. In Fig. 18C wird ein zweiter Maskierschritt ausgeführt, um Gräben 2006 zu definieren und zu ätzen, die sich durch den Wannenbereich 2004 erstrecken und in dem Siliziumbereich 2000 enden. Ein Bodenabschnitt der Gräben 2006 wird mit Isoliermaterial gefüllt, beispielsweise indem hochdichtes Plasma- (HDP von high density plasma) -Oxid abgeschieden wird und dann das abgeschiedene HDP-Oxid geätzt wird, um das dicke Bodenoxid 2008 zu bilden.
In Fig. 18D wird eine Gate-Isolierschicht 2010 entlang aller Oberflächengebiete einschließlich der Grabenseitenwände gebildet. Daraufhin wird Polysilizium abgeschieden und dotiert (z.B. in situ) . Eine dritte Maske wird verwendet, um das Polysilizium zu definieren und zu ätzen und somit vertiefte Gates 2012A in dem aktiven Gebiet, ein Terminierungs-Trench-Gate 2012B und das Oberflächen-Gate 2012c zu bilden. In Fig. 18E wird eine Dielektrikumschicht über der Struktur gebildet. Dann wird eine vierte Maske verwendet, um den Abschnitt des aktiven Bereiches und die Öffnung 2015 in dem Terminierungsbereich zu definieren, wo die Dielektrikumschicht zurückzuätzen ist. Die Dielektrikumschicht wird durch die Maskenöffnungen zurückgeätzt, bis das Silizium erreicht ist. Somit bleibt in dem aktiven Bereich der Raum direkt über jedem Gate 2012A mit Dielektrikummaterial 2014A gefüllt, während die Öffnung 2015 in dem Terminierungsbereich gebildet wird. Wie es zu sehen ist, werden die Oberflächen der Wannenbereiche 2004B in dem aktiven Bereich und dem Wannenbereich 2004A in dem Terminierungsbereich freigelegt.
In Fig. 18F wird ein Siliziumätzschritt ausgeführt, um die freigelegten Siliziumoberflächengebiete in den aktiven und Terminierungsbereichen zu vertiefen. Eine beinahe schalenförmige Siliziumoberfläche wird in den Wannenbereichen 2004B zwischen benachbarten Gräben in dem aktiven Bereich und in dem Wannenbereich 2004A in dem Terminierungsbereich gebildet. Als Nächstes wird eine Null-Grad-Heavy-Body-Implantation (z.B. BF2) ausge- führt, um p-leitende Heavy-Body-Bereiche 2016B in den Wannenbereichen 2004B des aktiven Bereiches zu bilden und einen Heavy-Body-Bereich 2016A in dem Wannenbereich 2004A des Terminierungsbereiches zu bilden. Anschließend werden Source-Bereiche 2020 unter Verwendung einer schrägen Source-Implantation mit zwei Durchgängen gebildet, wie es durch die Pfeile 2018 gezeigt ist. Bei der schrägen Implantation mit zwei Durchgängen werden n-leitende Fremdstoffe unter einem solchen Winkel implantiert, dass die oberen Grabenecken verhindern, dass ein zentraler Abschnitt 2016B der Heavy-Body-Bereiche den Implantationsstoff erhält. Somit werden Source-Bereiche 2020 unmittelbar benachbart zu den Gräben gebildet, während ein zentraler Abschnitt 2016B der Heavy-Body-Bereiche intakt bleibt, wie es gezeigt ist. Wegen des Querschnittsverhältnisses der Öffnung 2015 (Fig. 18E) und des Winkels der Source-Implantation mit zwei Durchgängen erhält der Terminierungswannenbereich 2004A nicht die Source-Implantationsstoffe.
In Fig. 18G wird ein Inplantationsaktivierungsschritt ausgeführt, um die implantierten Dotiermittel einzutreiben. Anschließend wird eine fünfte Maske verwendet, um die Isolierschicht 2014C zu definieren und zu ätzen und somit eine Gate-Kontaktöffnung 2019 zu bilden. In Fig. 18H wird dann eine Leiterschicht (die z.B. Metall umfasst) über der Struktur gebildet. Eine sechste Maske wird verwendet, um die Leiterschicht zu definieren und zu ätzen und somit dem Source-Leiter 2021A von dem Gate-Leiter 2021B zu isolieren. In Fig. 181 wird eine Passivierungsschicht abgeschieden. Anschließend wird eine siebte Maske verwendet, um Abschnitte der Passivierungsschicht zu ätzen und dadurch Source- und Gate-Gebiete zu definieren, wo Drahtbondkontakte herzustellen sind. In Ausführungsformen, in denen keine Passivierungsschicht notwendig ist, sind die entsprechenden Maskierungs- und Prozess schritte beseitigt.
Wie es zu sehen ist, wird beim Bilden der Heavy-Body-Bereiche 2016B und der Source-Bereiche 2220 keine Maske verwendet. Sowohl die Heavy-Body- als auch die Source-Bereiche sind auch an den Grabenkanten selbst-justiert. Darüber hinaus überlappt der Heavy-Body-Bereich 2016B unterhalb Source-Bereiche 2020, erstreckt sich aber nicht in die Kanalbereiche. Somit wird eine enge Zellenteilung mit einer außergewöhnlichen Snapback-und UIL-Robustheit erreicht. Die kleine Zellenteilung hilft, einen niedrigeren Rdson zu erreichen. Da die Source-Bereiche 2020 entlang der äußeren gekrümmten Oberflächen der Wannenbereiche 2004B gebildet werden, wird auch ein größeres Source-Kontaktgebiet erhalten und es wird somit ein niedrigerer Source-Kontaktwiderstand erreicht. Darüber hinaus verwendet die einfache Prozessfolge eine verringerte Anzahl von Maskierungsschritten, ist mit vielen Prozessmodulen mit dickem Bodenoxid (TBO von thick bottom oxide) verträglich und eignet sich gut für das LOCOS-Verfahren zum Bilden des TBO.
Die Querschnitte in den Fig. 18A - 181 zeigen lediglich eine beispielhafte Prozessfolge und eine beispielhafte Terminierungsstruktur. Diese Prozessfolge kann auf verschiedene Weisen optimiert werden, um die Anzahl von Masken zu verringern und unterschiedliche Terminierungsstrukturen zu implementieren, einschließlich jene, die durch die Prozessfolgen 23 ·· · • · ·· • · · • · · • · · ·· *·# • 9 9999 ·· • 9 9 • 9 999 9 • 99 9· 9 9 999 • 9 9 999 9 1 in den Fig. 19A - 19H, 20A - 20G, 21A - 21H und 22A - 22F dargestellt sind, die als Nächstes beschrieben werden.
Die Fig. 19A - 19H sind Querschnittsansichten einer Prozessfolge, bei der anstatt eines Oberflächenpolysiliziums ein Trenched-Polysilizium gebildet wird, was eine Verringerung der Anzahl von Masken im Vergleich mit der bei dem Prozess der Fig. 18A - 181 ermöglicht. Die Prozessschritte, die den Fig. 19A - 19C entsprechen, sind ähnlich wie jene, die den Fig. 18A - 18C entsprechen, und werden somit nicht erläutert. In Fig. 19D wird ein Gate-Isolator 2110 gebildet und anschließend wird Polysilizium abgeschieden und dotiert. Ein Deckschichtätzen (blanket etch) des abgeschiedenen Polysiliziums wird ausgeführt, so dass vertiefte Gates 2112 in den Gräben verbleiben. Hier ist die Gate-Maske in Fig. 18D der vorhergehenden Ausführungsform beseitigt. In Fig. 19E wird eine ähnliche Folge von Prozessschritten wie die in Fig. 18E ausgeführt, so dass der Raum direkt über jedem Gate 2112 mit dielektrischem Material 2114A gefüllt wird, während die Öffnung 2115 in der Dielektrikumschicht über der Termi-nierungs-p-Wanne 2014A gebildet wird. In Fig. 19F wird eine ähnliche Folge von Prozessschritten wie die in Fig. 18F ausgeführt, um selbst justierte Heavy-Body-Bereiche 2116A und 2116B und selbstjustierte Source-Bereiche 2120 zu bilden.
In Fig. 19G wird eine Gate-Kontaktmaske (die vierte Maske) verwendet, um eine Gate-Kontaktöffnung 2113 in der Dielektrikumschicht über dem Gate-Graben weit links zu definieren - und zu ätzen, gefolgt von einer Aktivierung der implantierten Dotiermittel. Die Gate-KontaktÖffnung 2113 stellt einen elektrischen Zugang zu den Trenched-Polysilizium-Gates bereit, die entlang einer dritten Dimension miteinander verbunden sind, was in Fig. 19G nicht gezeigt ist. In einer alternativen Ausführungsform wird zugelassen, dass die Terminierungs-p-Wanne 2104A schwimmt, wodurch die Notwendigkeit für einen Terminierungs-Source-Leiter 2121A beseitigt ist.
In Fig. 19H wird eine Leiterschicht (die z.B. Metall umfasst) abgeschieden, gefolgt von einem Maskierungsschritt (dem fünften), um Source-Leiterabschnitte 2121A zu definieren und von dem Gate-Leiterabschnitt 2121B zu isolieren. Wie es zu sehen ist, werden in dem Prozess, der von den Fig. 19A - 19H gezeigt ist, nur fünf Masken verwendet. Die dünne Schicht direkt unterhalb der Gate- und Source - Lei terschichten ist ein optionales Barrierenmetall.
Die Fig. 20A - 20G sind Querschnittsansichten einer anderen Prozessfolge, die weniger Masken im Vergleich mit dem Prozess, der von den Fig. 18A - 181 gezeigt ist, verwendet. Die Prozessschritte, die den Fig. 20A -20D entsprechen, sind ähnlich wie jene, die den Fig. 18A - 18D entsprechen, und werden somit nicht erläutert. Die Prozessfolge, die Fig. 20E entspricht, ist ähnlich wie die, die Fig. 18E entspricht, mit der Ausnahme, dass die vierte Maske verwendet wird, um eine zusätzliche Öffnung 2217 in der Terminierungsdielektrikumschicht über dem Oberflächenpolysilizium 2212C zu bilden. Die Prozessfolge, die Fig. 20F entspricht, ist ähnlich wie die, die Fig. 18F entspricht. Jedoch wegen der Öffnung 2217 (in Fig. 20E) über dem Oberflächenpolysilizium 2212C ätzt das Siliziumätzen zum Vertiefen der freigelegten Mesa-Oberflächen auch den freigelegten • · ·· ·· ♦ · • · • · #*· ··· • ···· • · • · ··· ~ ··· ·· * • · · | • ··· ·· ·· ·· • · • · • · • · ·· 24
Abschnitt des Oberflächenpolysiliziums 2212C, wodurch eine Öffnung 2218 darin geschaffen wird. Seitenwände des Oberflächenpolysiliziums werden somit durch die Kontakt Öffnung 2218 freigelegt. Abhängig von der Tiefe der Mesa-Vertiefung in dem aktiven Gebiet und der Dicke des Oberflächenpolysiliziums 2212C kann das Mesa-Vertiefungsätzen klar durch das Oberflächenpolysilizium 2212C ätzen oder eine dünne Schicht aus Polysilizium entlang dem Boden der Öffnung 2218 zurücklassen. In einer Ausführungsform wird die Öffnung 2218 derart gebildet, dass ihr Querschnittsverhältnis zulässt, dass die beiden schrägen Source-Implantationen 2218 die Seitenwände der Oberflächenpolysiliziumabschnitte 2213A und 2213B erreichen. Dies minimiert vorteilhaft den Kontaktwiderstand zwischen letzterer gebildeter Gate-Leiterschicht 2221B (Fig. 20G) und Oberflächenpolysiliziumabschnitten 2213A und 2213B.
Die Prozessfolge, die Fig. 20G entspricht, ist ähnlich wie die, die Fig. 18H entspricht, mit der Ausnahme, dass die Prozessfolge von Fig. 20G eine Aktivierung der implantierten Bereiche umfasst. Anders als Fig. 18H, bei der der Gate-Leiter 2021B eine obere Oberfläche aus Polysilizium 2012C kontaktiert, kontaktiert der Gate-Leiter 2221B in Fig. 20G auch die Seitenwände des Oberflächenpolysiliziums durch die Öffnung 2218. Wenn nach dem Siliziumvertiefungsschritt in Fig. 20F das Oberflächenpolysilizium 2212C nicht vollständig durchgeätzt ist (d.h. ein Abschnitt davon verbleibt entlang dem Boden der Öffnung 2218), dann würde der Gate-Leiter 2021B auch ein Oberflächengebiet des verbleibenden Polysiliziums in der Öffnung 2218 kontaktieren.
In Fig. 20G ist die dünne Schicht direkt unterhalb der Source- und Gate-Leiterschichteh ein optionales Barrierenmetall. Diese Ausführungsform ist darin vorteilhaft, dass sie ähnlich wie bei der Ausführungsform der Fig. 19A - 19H nur fünf Masken bis durch den Schritt des Bildens der oberseitigen Leiter verwendet werden und auch ein Oberflächengebiet bewahrt wird, indem die Notwendigkeit für eine Source-Leiterschicht 2121Ά (Fig. 19H), die die periphere Gate-Leiterschicht 2121B (Fig. 19H) umgibt, beseitigt wird.
Die Fig. 21A - 21H sind Querschnittsansichten bei unterschiedlichen Prozessschritten zum Bilden eines ähnlichen Trenched-Gate-FET wie der, der aus dem Prozess resultiert, der von den Fig. 18A - 181 gezeigt wird, mit der Ausnahme, dass eine Schottky-Diode mit dem FET integriert ist. Die Prozessfolge, die Fig. 21A entspricht, ist ähnlich wie die, die Fig. 18A entspricht, und wird somit nicht erläutert. In Fig. 21B werden unter Verwendung einer p-Wannen-Sperrmaske (die zweite Maske) p-leitende Fremdstoffe irrplantiert und eingetrieben, um Wannenbereiche 2304 in dem n-leitenden Siliziumbereich 2300 zu bilden. Die implantierten Fremdstoffe können alternativ in einem späteren Stadium der Prozessfolge eingetrieben werden. Die p-Wannen-Sperrmaske verhindert, dass die p-leitenden Fremdstoffe in einem Abschnitt 2303 des Siliziumbereiches 2300 implantiert werden, der, wie es zu sehen sein wird, den Schottky-Bereich bildet.
In den Fig. 21C und 21D werden ähnliche Sätze von Prozessschritten wie jene für die Fig. 18C und 18D ausgeführt und somit nicht beschrieben. In Fig. 21E werden ähnliche Prozessschritte wie jene für Fig. 18E ausge- führt, jedoch werden die Schritte der Kontaktmaske (der fünfte) und der Planarisierung des Dielektrikums ausgeführt, so dass Abschnitt 2314D der Isolierschicht über dem Schottky-Bereich 2303 verbleibt, um zu verhindern, dass dieser Bereich Dotiermittel während der späteren Source- und Heavy-Body-Inplantationsschritte erhält (Fig. 21F). Die Prozessfolge, die Fig. 21F entspricht, ist ähnlich wie die, die Fig. 18F entspricht, und wird somit nicht beschrieben.
In Fig. 2IG wird ein Inplantationsaktivierungsschritt ausgeführt, um die implantierten Dotiermittel einzutreiben. Anschließend wird eine sechste Maske verwendet, um sowohl den Isolierbereich 2314D von über dem Schottky-Bereich 2303 zu definieren und zu ätzen, als auch eine Gate-Kontaktöffnung 2319 über dem Oberflächen-Gate 2312C zu bilden. Die Prozessfolge, die Fig. 21H entspricht, ist gleich wie die, die Fig. 18H entspricht, mit der Ausnahme, dass der Source-Leiter 2321A zusätzlich dazu, dass er die Source- und Heavy-Body-Bereiche kontaktiert, den Schottky-Bereich 2303 kontaktiert, um einen Schottky-Kontakt mit dem Siliziumbereich 2300 zu bilden, beispielsweise unter Verwendung von Ti-tansilizid als ein Barrierenmetall. Somit wird ein Trenched-Gate-FET mit einer integrierten Schottky-Diode gebildet.
Obgleich die Fig. 21A - 21H zeigen, wie eine Schottky-Diode mit der Prozessfolge, die von den Fig. 18A - 181 gezeigt wird, integriert wird, können die Prozessfolgen, die jeweils von den Fig. 19A - 19H, 20A - 20G, 21A - 21H, 22A - 22F, 23A - 231 und 24A - 241 gezeigt werden, ähnlich modifiziert werden, um damit eine Schottky-Diode zu integrieren.
Die Fig. 22A - 22F sind Querschnittsansichten einer anderen Prozessfolge zum Bilden eines Trenched-Gate-FET gemäß einer Ausführungsform, wobei die Anzahl von Masken durch die Bildung der oberseitigen Source-und Gate-Leiter auf vier verringert ist. In Fig. 22A wird eine Padoxid-schicht (die nicht gezeigt ist) über dem n-leitenden Siliziumbereich 2400 gebildet. Dotiermittel mit p-Leitfähigkeit werden implantiert und eingetrieben, um einen p-Wannenbereich 2404 in dem n-leitenden Siliziumbereich 2400 zu bilden. Die implantierten Fremdstoffe können alternativ in einem späteren Stadium der Prozessfolge eingetrieben werden. Eine erste Maske wird verwendet, um Gräben 2406 in dem aktiven Bereich sowie einen breiten Graben 2401 in dem Terminierungsbereich zu definieren und zu ätzen. Anschließend wird ein LOCOS-Thick-Bottom-Oxide- (TBO) -Prozess verwendet, von eine Schicht aus Isoliermaterial 2402 entlang dem Bodenabschnitt sowohl der aktiven Gräben 2406 als auch des breiten Terminierungsgrabens 2401 sowie über einer oberen Oberfläche des Silizum-Mesas zwischen benachbarten Gräben zu bilden.
Die Prozessschritte, die Fig. 22C entsprechen, sind ähnlich wie jene, die Fig. 20D entsprechen, jedoch erstreckt sich in Fig. 22C, statt ein planares Oberflächenpolysilizium 2212C zu bilden, wie in Fig. 20D, Polysilizium 2412C über eine Terminierungs-p-Wanne 2204A und herunter in den breiten Graben 2401. Die Prozessschritte, die jeder der Fig. 22D, 22E und 22F entsprechen sind ähnlich wie jene, die jeder der Fig. 20E, 20F bzw. 20G entsprechen, und werden somit nicht beschrieben. Wie es in Fig. 22F zu sehen ist, stellt der Gate-Leiter 2421B einen Kontakt mit den Seiten- 26 «·
• · ···»
·· • · · ··· ··· · «μ wänden des Gates 2412D innerhalb des breiten Grabens in dem Terminierungsbereich her. Wie bei der Ausführungsform der Fig. 20A-20G würde, wenn nach dem Siliziumvertiefungsschritt in Fig. 22F da η Terminierungspolysilizium 2412C nicht vollständig durchgeätzt ist (d.h. ein Abschnitt davon verbleibt entlang dem Boden der Öffnung 2218 in Polysilizium 2412C), dann der Gate-Leiter 2021B auch ein Oberflächengebiet des verbleibenden Polysiliziums in der Öffnung 2218 kontaktieren. Es wird eine Summe von 4 Masken verwendet, die zusammen mit der Passivierungspad-maske (wie es beispielsweise durch die Prozessfolge identifiziert ist, die Fig. 181 entspricht) eine Summe von 5 Masken bildet.
Die Fig. 23A - 231 sind Querschnittsansichten bei unterschiedlichen Prozessschritten zum Bilden eines Trenched-Gate-FET mit selbstjustierten Merkmalen gemäß einer nochmals anderen Ausführungsform der Erfindung. Die Prozessschritte, die den Fig. 23A - 23D entsprechen, sind ähnlich wie jene, die den Fig. 18A - 18D entsprechen, und werden somit nicht beschrieben. In Fig. 23E wird eine Dielektrikumschicht über der Struktur gebildet. Anschließend wird eine vierte Maske verwendet, um den Terminierungsbereich abzudecken, da ein Planarisierungsätzen des Dielektrikums in dem aktiven Bereich ausgeführt wird, so dass Dielektrikum-Kappen 2514A über jedem Trench-Gate 2512A verbleiben. In Fig. 23F wird ein Mesa-Vertiefungsätzen ausgeführt, um die p-leitenden Wannenbereiche 2504B unter die obere Oberfläche der Dielektrikum-Kappen 2514A zu vertiefen, so dass die oberen Seitenwände der Dielektrikum-Kappen 2514A freigelegt werden. Eine Deckschicht Implantation von Dotiermitteln (z.B. Arsen) wird daraufhin ausgeführt, um n+-Bereiche 2517 in den Wannenbereichen 2504B zwischen benachbarten Gräben zu bilden. Anschließend werden Nitrid-Spacer 2518 über den n+-Bereichen 2517 entlang der freigelegten Seitenwände der Dielektrikum-Kappen 2514A unter Verwendung herkömmlicher Techniken gebildet. In Fig. 23G wird das freigelegte Silizium-Mesa zwischen benachbarten Spacem 2518 bis zu einer Tiefe innerhalb der Wannenbereiche 2504B vertieft. Die Siliziumvertiefung entfernt den mittleren Abschnitt des n+-Bereiches 2517 (Fig. 23F) , wobei äußere Abschnitte 2520 der n+-Bereiche 2517, die sich direkt unter die Spacer 2518 erstrecken, intakt belassen werden. Die Abschnitte 2520 bilden die Transistor-Source-Bereiche. Anschließend werden Dotiermittel aus n-leitendem Fremdstoff implantiert, um Heavy-Body-Bereiche 2516 zu bilden.
In Fig. 23H werden die Nitrid-Spacer 2518 unter Verwendung herkömmlicher Techniken entfernt. Anschließend wird eine fünfte Maske in dem Terminierungsbereich verwendet, um Öffnungen 2515 und 2519 in dem dielektrischen Bereich 2514B zu schaffen. In Fig. 231 werden Source- und Gate-Leiter auf eine ähnliche Weise wie jene in Fig. 181 gebildet. Somit wird eine Summe von sechs Masken verwendet. Diese Prozessfolge ist besonders zum Bilden von Trench-Gate-FET mit einem Body mit breiter Teilung geeignet. Diese Prozessfolge führt auch vorteilhaft zur Bildung von Source-und Heavy-Body-Bereichen, die an den Gräben selbst justiert sind.
Die Fig. 24A - 241 sind Querschnittsansichten bei unterschiedlichen Prozessschritten zum Bilden eines Trenched-Gate-FET gemäß nochmals einer anderen Ausführungsform der Erfindung. Die Prozessschritte, die den Fig.
·· · • · ·· • · · • · · • · t ·· IM
• · ··· · ··· • · • · 27 24A - 24D entsprechen, sind ähnlich wie jene, die den Fig. 19A - 19D entsprechen, und werden somit nicht beschrieben. In Fig. 24E wird eine Dielektrikumschicht über der Struktur gebildet. Anschließend wird eine dritte Maske verwendet, um den Terminierungsbereich abzudecken, wenn ein Planarisierungsätzen des Dielektrikums in dem aktiven Bereich ausgeführt wird, um Dielektrikum-Kappen 2614A über jedem Trench-Gate 2612 zu bilden. Die Prozessschritte, die den Fig. 24F und 24G entsprechen, sind ähnlich wie jene, die den Fig. 23F bzw. 23G entsprechen, und werden somit nicht beschrieben.
In Fig. 24H werden die Nitrid-Spacer 2618 unter Verwendung herkömmlicher Techniken entfernt. Anschließend wird eine vierte Maske in dem Terminierungsbereich verwendet, tun eine Öffnung 2615 in dem dielektrischen Bereich 2614B zu schaffen (Fig. 24G) . In Fig. 241 wird eine Metallschicht über der Struktur gebildet, und es wird eine fünfte Maske verwendet, um den Source-Leiter 2621A und den Gate-Leiter 2621B zu definieren. Wie es gezeigt ist, kontaktiert der Source-Leiter 2621A die Heavy-Body-Bereiche 2616 und die Source-Bereiche 2620 entlang ihrer oberen Oberfläche und der Seitenwand. Der Terminierungswannenbereich 2604B schwimmt elektrisch. Alternativ kann der Wannenbereich 2604B über einen elektrischen Kontakt vorgespannt werden, der entlang der Dimension in das Blatt hergestellt wird. Ähnlich wie bei der Ausführungsform, die von den Fig. 23A - 231 dargestellt wird, ist diese Ausführungsform zum Bilden von Trench-Gate-FET mit einem Body mit breiter Teilung geeignet, und weist Source- und Heavy-Body-Bereiche auf, die an den Gräben selbst justiert sind. Diese Ausführungsform erfordert jedoch vorteilhafterweise eine Maske weniger als die Ausführungsform der Fig. 23A - 231.
Obgleich die verschiedenen Prozess folgen, die von den Fig. 18A - 181, 19A - 19H, 20A - 20G, 21A - 21H, 22A - 22F, 23A - 231 und 24A - 241 gezeigt werden, im Zusammenhang mit einer Grabenstruktur mit einem einzigen Gate dargestellt sind, wäre dem Fachmann in Anbetracht dieser Offenbarung deutlich, dass diese Prozesse modifiziert werden können, um eine Abschirmelektrode unterhalb des Gates zu enthalten, ähnlich wie das Abschirmgate 1324 in Fig. 10.
Die verschiedenen Strukturen und Verfahren der vorliegenden Erfindung können mit einer oder mehreren einer Anzahl von Ladungsausbreitungstechniken kombiniert werden, die in der oben angeführten, gemeinschaftlich übertragenen Anmeldung Nr. 11/026,276 offenbart sind, um einen noch niedrigeren Ein-Widerstand, eine höhere Sperrfähigkeit und einen höheren Wirkungsgrad zu erhalten.
Die Querschnittsansichten der unterschiedlichen Ausführungsformen müssen nicht maßstäblich sein, und sollen als solche nicht die möglichen Abwandlungen des Layout-Entwurfs der entsprechenden Strukturen beschränken. Die verschiedenen Transistoren können auch in einer offenzeiligen Architektur (z.B. einem Streifen) oder einer geschlossenzelligen Architektur (z.B. hexagonalen oder quadratisehen Zellen) gebildet sein.
Obwohl vorstehend eine Anzahl von spezifischen Ausführungsformen gezeigt und beschrieben wurde, sind Aus führungs formen der Erfindung nicht ·· ·· ··♦ • · #·· ···· ·· • · · ··· m . * · · • · · · • ··· ·· ·· • · • · • · • · ·· 28 darauf beschränkt. Es ist beispielsweise zu verstehen, dass die Dotierungspolaritäten der gezeigten und beschriebenen Strukturen umgekehrt werden könnten und/oder die Dotierungskonzentrationen der verschiedenen Elemente verändert werden könnten, ohne von der Erfindung abzuweichen. Als ein anderes Beispiel könnten verschiedene oben beschriebene beispielhafte vertikale Transistoren vom Akkumulationsmodus und Anreicherungsmodus Gräben aufweisen, die in dem Driftbereich enden (eine schwach dotierte Epitaxieschicht, die sich über dem Substrat erstreckt), aber sie können auch in dem stärker dotierten Substrat enden. Die Merkmale von einer oder mehreren Ausführungsformen der Erfindung können auch mit einem oder mehreren Merkmalen von anderen Ausführungsformen der Erfindung kombiniert werden, ohne vom Schutzumfang der Erfindung abzuweichen. Aus diesem und aus anderen Gründen sollte daher die obige Beschreibung nicht als den durch die beigefügten Ansprüche definierten Schutzumfang der Erfindung einschränkend betrachtet werden.
Claims (108)
- 29 29·· • ···· JP43345: ···· ·· • · · ··· ·· • · · • · · ··· ·· Patentansprüche 1. Struktur mit einem Trench-FET und einer Schottky-Diode, die monolitisch integriert sind, wobei die Struktur ferner umfasst: Gate-Gräben, die sich in einen Halbleiterbereich erstrecken; Source-Bereiche, die jede Seite der Gate-Gräben flankieren, wobei die Source-Bereiche eine im Wesentlichen dreieckige Form aufweisen; eine Kontaktoffnung, die sich in den Halbleiterbereich zwischen benachbarten Gate-Gräben erstreckt; und eine Leiterschicht, die die Kontaktof fnung füllt, um elektrisch zu kontaktieren: (a) die Source-Bereiche entlang zumindest einem Abschnitt einer abgeschrägten Seitenwand jedes Source-Bereiches, und (b) den Halbleiterbereich entlang einem Bodenabschnitt der Kontaktof fnung, wobei die Leiterschicht einen Schottky-Kontakt mit dem Halbleiterbereich bildet.
- 2. Struktur nach Anspruch 1, wobei der Halbleiterbereich und die Source-Bereiche eines von Silizium, Siliziumcarbid, Galliumnitrid und Galliumarsenid umfassen.
- 3. Struktur nach Anspruch 1, wobei die Source-Bereiche an den Gate-Gräben selbstjustiert sind.
- 4. Struktur nach Anspruch 1, wobei der Halbleiterbereich und die Source-Bereiche von einem ersten Leitfähigkeit sind, wobei der Halbleiterbereich einen ersten Siliziumbereich umfasst, der eine niedrigere Dotierungskonzentration als die Source-Bereiche aufweist, wobei sich die Kontaktof fnung in den ersten Siliziumbereich erstreckt, so dass die Leiterschicht einen Schottky-Kontakt mit dem ersten Siliziumbereich bildet.
- 5. Struktur nach Anspruch 4, wobei der Feldeffekttransistor ein Akkumulations-Feldeffekttransistor ist und der erste Siliziumbereich eine Epitaxieschicht ist, die sich zwischen den Source-Bereichen und einem Substrat von dem ersten Leitfähigkeit erstreckt, wobei die Epitaxieschicht eine niedrigere Dotierungskonzentration als das Substrat aufweist .
- 6. Struktur nach Anspruch 1, wobei jeder Gate-Graben umfasst: ein dickes Bodendielektrikum, das einen Bodenabschnitt des Gate- Grabens füllt; ein Gate-Dielektrikum, das die Seitenwände des Gate-Grabens auskleidet, wobei das dicke Bodendielektrikum dicker ist als das Gate-Dielektrikum; und ein vertieftes Gate über dem dicken Bodendielektrikum.
- 7. Struktur nach Anspruch 1, wobei jeder Gate-Graben umfasst: eine Abschirmelektrode in einem Bodenabschnitt des Gate-Grabens, wobei die Abschirmelektrode von dem Halbleiterbereich durch eine Abschirmdielektrikumschicht isoliert ist; und ein vertieftes Gate über der Abschirmelektrode, wobei das vertiefte Gate und die Abschirmelektrode eine Dielektrikumschicht dazwischen auf-weisen.
- 8. Verfahren zum Bilden eines Trench-FET und einer Schottky-Diode, die monolitisch integriert sind, wobei das Verfahren umfasst, 30 • ·• · · ··· ··♦ · ··· • · ··· ·· ♦ · • · · ··· • ···· • · dass Gate-Gräben gebildet werden, die sich durch eine obere Halbleiterschicht erstrecken und in einer unteren Halbleiterschicht enden, wobei die untere Halbleiterschicht eine niedrigere Dotierungskonzentration als die obere Halbleiterschicht aufweist; zwischen jedem Paar benachbarter Gate-Gräben eine Kontaktöffnung gebildet wird, die abgeschrägte Seitenwände und einen gerundeten Boden aufweist, sich durch die obere Halbleiterschicht erstreckt und in der unteren Halbleiterschicht endet, so dass verbleibende Abschnitte der oberen Halbleiterschicht Source-Bereiche bilden, die die Gate-Gräben flankieren; und eine oberseitige Leiterschicht gebildet wird, um elektrisch zu kontaktieren: (a) die Source-Bereiche entlang einer abgeschrägten Seitenwand jedes Source-Bereiches, und (b) die untere Halbleiterschicht entlang einem Bodenabschnitt der Kontaktöffnung, wobei die oberseitige Leiter-schicht einen Schottky-Kontakt mit der unteren Halbleiterschicht bildet.
- 9. Verfahren nach Anspruch 8, wobei die untere und die obere Halbleiterschicht epitaktisch über einem Substrat gebildet werden, wobei das Substrat und die obere und untere Halbleiterschicht von dem gleichen Leitfähigkeitstyp sind, wobei die untere Halbleiterschicht eine niedrigere Dotierungskonzentration als das Substrat aufweist.
- 10. Verfahren nach Anspruch 8, wobei die obere und untere Halbleiterschicht eines von Silizium, Siliziumcarbid, Galliumnitrid und Gallium-arsenid umfassen.
- 11. Verfahren nach Anspruch 8, wobei keine Implantation von Dotiermitteln beim Bilden des Trench-FET und der Schottky-Diode, die mono-litisch integriert sind, verwendet wird.
- 12. Verfahren nach Anspruch 8, wobei die Source-Bereiche an den Gate-Gräben selbst justiert sind.
- 13 . Verfahren nach Anspruch 8, das ferner umfasst, dass: ein dickes Bodendielektrikum entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; ein Gate-Dielektrikum gebildet wird, das die Seitenwände jedes Gate-Grabens auskleidet; und ein vertieftes Gate über dem dicken Bodendielektrikum in jedem Gate-Graben gebildet wird, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 14. Verfahren nach Anspruch 8, das ferner umfasst, dass: eine Abschirmelektrode entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; eine Dielektrikumschicht über jeder Abschirmelektrode gebildet wird; und ein vertieftes Gate über der Dielektrikumschicht gebildet wird.
- 15. Struktur mit einem Trench-FET und einer Schottky-Diode, die monolitisch integriert sind, wobei die Struktur ferner umfasst: Gate-Gräben, die sich in eine Epitaxieschicht, die sich über einem Substrat erstreckt, erstrecken und darin enden, wobei jeder Gate-Graben ein vertieftes Gate darin mit einem Dielektrikummaterial über dem ver- tieften Gate auf weist, wobei die Epitaxieschicht von dem gleichen Leitfä-higkeitstyp wie das Substrat ist, aber eine niedrigere Dotierungskonzentration als das Substrat aufweist; Source-Bereiche, die jede Seite der Gate-Gräben flankieren, wobei jeder Source-Bereich eine obere Oberfläche unter einer oberen Oberfläche des Dielektrikummaterials aufweist; eine Kontakt Öffnung, die sich in die Epitaxieschicht zwischen benachbarten Gate-Gräben erstreckt; und eine Leiterschicht, die die Kontakt Öffnung füllt, um die Source-Bereiche und die Epitaxieschicht elektrisch zu kontaktieren, wobei die Leiterschicht einen Schottky-Kontakt mit dem Halbleiterbereich bildet, wobei die Epitaxieschicht und die Source-Bereiche eines von Siliziumcar-bid, Galliumnitrid und Galliumarsenid umfassen.
- 16. Struktur nach Anspruch 15, wobei sich die Kontakt Öffnung in den Halbleiterbereich bis zu einer Tiefe erstreckt, die größer als eine Hälfte der Tiefe der Gate-Gräben ist.
- 17. Struktur nach Anspruch 15, die ferner einen Dielektrikum-Spacer zwischen jedem Source-Bereich und der darüber liegenden Leiterschicht umfasst.
- 18. Struktur nach Anspruch 15, wobei die Leiterschicht die Source-Bereiche entlang einer oberen Oberfläche und einer Seitenwand jedes Source-Bereiches elektrisch kontaktiert.
- 19. Struktur nach Anspruch 15, wobei die Source-Bereiche an den Gate-Gräben selbstjustiert sind.
- 20. Struktur nach Anspruch 15, wobei jeder Gate-Graben ferner umfasst : ein Gate-Dielektrikum, das die Gate-Grabenseitenwände auskleidet; und ein dickes Bodendielektrikum, das einen Bodenabschnitt des Gate-Grabens unter dem vertieften Gate füllt, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 21. Struktur nach Anspruch 15, wobei jeder Gate-Graben ferner umfasst : eine Abschirmelektrode unter dem vertieften Gate, wobei das vertiefte Gate und die Abschirmelektrode eine Dielektrikumschicht dazwischen auf-weisen; und ein Abschirmdielektrikum, das die Abschirmelektrode von der Epitaxieschicht isoliert.
- 22. Verfahren zum Bilden eines Trench-FET und einer Schottky-Diode, die monolitisch integriert sind, wobei das Verfahren umfasst, dass: Gate-Gräben gebildet werden, die sich durch eine obere Halbleiterschicht erstrecken und in einer unteren Halbleiterschicht in einer vorbestimmten Tiefe enden, wobei die untere Halbleiterschicht eine niedrigere Dotierungskonzentration als die höhere Halbleiterschicht aufweist; ein vertieftes Gate in jedem Gate-Graben gebildet wird; ein Dielektrikummaterial über jedem vertieften Gate gebildet wird; die obere Halbleiterschicht vertieft wird, um obere Seitenwände des Dielektrikummaterials über den vertieften Gates freizulegen; 32• ···· • · ··· · ··· • ···· • · • · ein Dielektrikum-Spacer entlang jeder freigelegten oberen Seitenwand des Dielektrikummaterials gebildet wird, so dass eine Öffnung zwischen zwei benachbarten Dielektrikum-Spacem, die zwischen jeweils zwei benachbarten Gate-Gräben angeordnet sind, gebildet wird; die oberen und unteren Halbleiterbereiche durch die Öffnung zwischen jeweils zwei benachbarten Dielektrikum-Spacern vertieft werden, so dass nur Abschnitte der oberen Halbleiterschicht direkt unter den Dielektri-kum-Spacem verbleiben, wobei die verbleibenden Abschnitte der oberen Halbleiterschicht Source-Bereiche bilden; und eine oberseitige Leiterschicht gebildet wird, um die Source-Bereiche und die untere Halbleiterschicht zu kontaktieren, wobei die oberseitige Leiterschicht einen Schottky-Kontakt mit der unteren Halbleiterschicht bildet.
- 23. Verfahren nach Anspruch 22, wobei der Schottky-Kontakt bei einer Tiefe gebildet wird, die größer als eine Hälfte der vorbestimmten Tiefe der Gate-Gräben ist.
- 24. Verfahren nach Anspruch 22, wobei die oberen und unteren Halbleiterbereiche eines von Silizium, Siliziumcarbid, Galliumnitrid und Galliumarsenid umfassen.
- 25. Verfahren nach Anspruch 22, wobei die untere und obere Halbleiterschicht epitaktisch über einem Substrat gebildet werden, wobei das Substrat und die obere und untere Halbleiterschicht von dem gleichen Leitfähigkeitstyp sind, wobei die untere Halbleiterschicht eine niedrigere Dotierungskonzentration als das Substrat aufweist.
- 26. Verfahren nach Anspruch 22, das ferner umfasst, dass die Die-lektrikum-Spacer entfernt werden, bevor die oberseitige Leiterschicht gebildet wird, so dass die oberseitige Leiterschicht eine obere Oberfläche jedes Source-Bereiches kontaktiert.
- 27. Verfahren nach Anspruch 22, wobei keine Implantation von Dotiermitteln beim Bilden des Trench-FET und der Schottky-Diode, die mono-litisch integriert sind, verwendet wird.
- 28. Verfahren nach Anspruch 22, wobei die Source-Bereiche an den Gate-Gräben selbstjustiert sind.
- 29. Verfahren nach Anspruch 22, das ferner umfasst, dass: vor dem Bilden des vertieften Gates ein dickes Bodendielektrikum entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates ein Gate-Dielektrikum gebildet wird, das die Seitenwände jedes Gate-Grabens auskleidet, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 30. Verfahren nach Anspruch 22, das ferner umfasst, dass: vor dem Bilden des vertieften Gates eine Abschirmelektrode entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates eine Dielektrikumschicht über jeder Abschirmelektrode gebildet wird.
- 31. Struktur mit einem Trench-FET und einer Schottky-Diode, die monolitisch integriert sind, wobei die Struktur ferner umfasst: 33 ·· ·· · Gate-Gräben, die sich in einen Halbleiterbereich von einem ersten Leitfähigkeitstyp erstrecken, wobei jeder Gate-Graben ein vertieftes Gate darin mit einem Dielektrikummaterial über dem vertieften Gate auf weist; Source-Bereiche von dem ersten Leitfähigkeitstyp, die jede Seite der Gate-Gräben flankieren, wobei jeder Source-Bereich eine obere Oberfläche aufweist, die relativ zu einer oberen Oberfläche des Dielektrikummaterials über dem entsprechenden vertieften Gate vertieft ist; einen Body-Bereich von einem zweiten Leitfähigkeitstyp, der sich entlang jeder Gate-Grabenseitenwand zwischen einem entsprechenden Source-Bereich und dem Halbleiterbereich erstreckt; eine Kontaktöffnung, die sich in den Halbleiterbereich zwischen benachbarten Gate-Gräben erstreckt; und eine Leiterschicht, die die Kontaktöffnung füllt, um die Source-Bereiche, den Body-Bereich und den Halbleiterbereich elektrisch zu kontaktieren, wobei die Leiterschicht einen Schottky-Kontakt mit dem Halbleiterbereich bildet.
- 32. Struktur nach Anspruch 31, wobei sich die Kontaktöffnung bis zu einer Tiefe unter einer Bodenoberfläche des Body-Bereichs erstreckt.
- 33. Struktur nach Anspruch 31, die ferner einen Dielektrikum-Spacer zwischen jedem Source-Bereich und der darüber liegenden Leiterschicht umfasst.
- 34. Struktur nach Anspruch 31, wobei die Leiterschicht die Source-Bereiche entlang einer oberen Oberfläche und einer Seitenwand jedes Source-Bereiches elektrisch kontaktiert.
- 35. Struktur nach Anspruch 31, wobei die Source-Bereiche ein den Gate-Gräben selbst justiert sind.
- 36. Struktur nach Anspruch 31, wobei jeder Gate-Graben ferner umfasst: ein Gate-Dielektrikum, das die Gate-Grabenseitenwände auskleidet; und ein dickes Bodendielektrikum, das einen Bodenabschnitt des Gate-Grabens unter dem vertieften Gate füllt, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 37. Struktur nach Anspruch 31, wobei jeder Gate-Graben ferner umfasst : eine Abschirmelektrode unter dem vertieften Gate, wobei das vertiefte Gate und die Abschirmelektrode eine Dielektrikumschicht dazwischen auf-weisen; und ein Abschirmdielektrikum, das die Abschirmelektrode von dem Halbleiterbereich isoliert.
- 38. Struktur mit einem Trench-FET und einer Schottky-Diode, die monolitisch integriert sind, wobei die Struktur ferner umfasst: Gate-Gräben, die sich in einen Halbleiterbereich erstrecken, wobei jeder Gate-Graben ein Gate darin mit einem Dielektrikummaterial über dem Gate aufweist; Halbleiter-Source-Spacer, die jede Seite der Gate-Gräben flankieren, so dass jedes Paar benachbarter Halbleiter-Source-Spacer, das zwischen jeweils zwei benachbarten Gate-Gräben angeordnet ist, eine Kontaktöffnung dazwischen bildet; und 34 * eine Leiterschicht, die die Kontaktöffnungen füllt, um die Halblei-ter-Source-Spacer und den Halbleiterbereich zu kontaktieren, wobei die Leiterschicht einen Schottky-Kontakt mit dem Halbleiterbereich bildet.
- 39. Struktur nach Anspruch 38, wobei sich die Kontaktöffnungen in den Halbleiterbereich erstrecken, so dass der Schottky-Kontakt unter den Halbleiter-Source-Spacem gebildet ist.
- 40. Struktur nach Anspruch 39, die ferner einen ersten Bereich von einem entgegengesetzten Leitfähigkeitstyp zu dem des Halbleiterbereichs zwischen jeweils zwei benachbarten Halbleiter-Source-Spacem umfasst, wobei die Leiterschicht die ersten Bereiche durch die Kontakt Öffnungen kontaktiert.
- 41. Struktur nach Anspruch 38, wobei der Halbleiterbereich eines von Silizium, Siliziumcarbid, Galliumnitrid und Galliumarsenid umfasst.
- 42. Struktur nach Anspruch 38, wobei die Halbleiter-Source-Spacer eines von Polysilizium und Polysiliziumcarbid umfassen.
- 43. Struktur nach Anspruch 38, wobei der Feldeffekttransistor ein Akkumulations-Feldeffekttransistor ist und der Halbleiterbereich eine Epitaxieschicht ist, die sich zwischen den Halbleiter-Source-Spacem und einem Substrat erstreckt, wobei die Epitaxieschicht, die Halbleiter-Source-Spacer und das Substrat vom gleichen Leitfähigkeitstyp sind und die Epitaxieschicht eine niedrigere Dotierungskonzentration als das Substrat aufweist.
- 44. Struktur nach Anspruch 38, wobei jeder Gate-Graben umfasst: -ein dickes Bodendielektrikum, das einen Bodenabschnitt des Gate- Grabens unter dem Gate füllt; ein Gate-Dielektrikum, das die Gate-Grabenseitenwände auskleidet, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist; und ein vertieftes Gate über dem dicken Bodendielektrikum.
- 45. Struktur nach Anspruch 38, wobei jeder Gate-Graben umfasst: eine Abschirmelektrode entlang einem Bodenabschnitt des Gate-Grabens unter dem Gate, wobei die Abschirmelektrode von dem Halbleiterbereich durch eine Abschirmdielektrikumschicht isoliert ist; und ein vertieftes Gate über der Abschirmelektrode, wobei das vertiefte Gate und die Abschirmelektrode eine Dielektrikumschicht dazwischen auf-weisen.
- 46. Struktur nach Anspruch 38, wobei die Halbleiter-Source-Spacer an den Gate-Gräben selbst justiert sind.
- 47. Verfahren zum Bilden eines Trench-FET und einer Schottky-Diode, die monolitisch integriert sind, wobei das Verfahren umfasst, dass: Gate-Gräben gebildet werden, die sich in einen Halbleiterbereich erstrecken, wobei jeder Gate-Graben ein Gate darin mit einem Dielektrikummaterial über dem Gate aufweist; der Halbleiterbereich vertieft wird, um Seitenwände des Dielektrikummaterials über den Gates freizulegen,· Halbleiter-Source-Spacer entlang der freigelegten Seitenwände des Dielektrikummaterials gebildet werden, so dass jedes Paar benachbarter Halbleiter-Source-Spacer, das zwischen jeweils zwei benachbarten Gräben ···· · · » • · · ♦·· • ♦··· · · • · · · ··· · ·Μ ···· «· ·· 35 angeordnet ist, eine Kontaktöffnung dazwischen bildet; und eine oberseitige Leiterschicht gebildet wird, um den Halbleiterbereich durch die Kontaktöffnungen zu kontaktieren und die Halbleiter-Source-Spacer zu kontaktieren, wobei die oberseitige Leiterschicht einen Schottky-Kontakt mit dem Halbleiterbereich bildet.
- 48. Verfahren nach Anspruch 47, wobei der Schritt des Bildens der Halbleiter-Source-Spacer umfasst, dass: eine Schicht aus Polysilizium über den Gate-Gräben und dem Halbleiterbereich gebildet wird; und ein Spacer-Ätzen durchgeführt wird, um Polysilizium-Spacer zu bilden, die jede Seite der Gate-Gräben flankieren.
- 49. Verfahren nach Anspruch 48, wobei das Spacer-Ätzen auch eine Vertiefung in dem Halbleiterbereich zwischen jedem Paar benachbarter Polysilizium-Spacer bildet, so dass der Schottky-Kontakt unter den Poly-silizium-Spacem gebildet wird.
- 50. Verfahren nach Anspruch 47, wobei der Halbleiterbereich eines von Silizium, Siliziumcarbid, Galliumnitrid und Galliumarsenid umfasst.
- 51. Verfahren nach Anspruch 47, wobei die Halbleiter-Source-Spacer eines von Polysilizium und Polysiliziumcarbid umfassen.
- 52. Verfahren nach Anspruch 47, wobei der Halbleiterbereich epi-taktisch über einem Substrat gebildet wird, wobei das Substrat und die Halbleiterschichten vom gleichen Leitfähigkeitstyp sind.
- 53. Verfahren nach Anspruch 47, wobei keine Implantation von Dotiermitteln beim Bilden des Trench-FET und der Schottky-Diode, die mono-litisch integriert sind, verwendet wird.
- 54. Verfahren nach Anspruch 47, wobei die Halbleiter-Source-Spacer an den Gate-Gräben selbst justiert sind.
- 55. Verfahren nach Anspruch 47, das ferner umfasst, dass: vor dem Bilden des Gates ein dickes Bodendielektrikum entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des Gates ein Gate-Dielektrikum gebildet wird, das die Seitenwände jedes Gate-Grabens auskleidet, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 56. Verfahren nach Anspruch 47, das ferner umfasst, dass: vor dem Bilden des Gates eine Abschirmelektrode entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des Gates eine Dielektrikumschicht über jeder Abschirmelektrode gebildet wird.
- 57. Struktur mit einem Trench-FET und einer Schottky-Diode, die monolitisch integriert sind, wobei die Struktur ferner umfasst: Gate-Gräben, die sich in einen Halbleiterbereich von einem ersten Leitfähigkeitstyp erstrecken; Source-Bereiche von dem ersten Leitfähigkeitstyp, die jede Seite der Gate-Gräben flankieren; eine Abschirmelektrode entlang einem Bodenabschnitt jedes Gate-Grabens, wobei die Abschirmelektrode von dem Halbleiterbereich durch eine Abschirmdielektrikumschicht isoliert ist; ein Gate über der Abschirmelektrode in jedem Graben, wobei das Gate·· ·· · · · · • · · ··· ·· • ···· • · • ··· · ··· t« 36 und die Abschirmelektrode eine Dielektrikumschicht dazwischen aufweisen; eine Dielektrikumschicht über dem Gate; und eine Leiterschicht, die die Source-Bereiche und den Halbleiterbereich kontaktiert, so dass die Leiterschicht einen Schottky-Kontakt mit dem Halbleiterbereich bildet.
- 58. Struktur nach Anspruch 57, wobei der Halbleiterbereich und die Source-Bereiche eines von Silizium, Siliziumcarbid, Galliumnitrid und Gailiumarsenid umfassen.
- 59. Struktur nach Anspruch 57, wobei sich eine Kontaktöffnung in den Halbleiterbereich zwischen jeweils zwei benachbarten Source-Bereichen erstreckt, wobei die Leiterschicht den Halbleiterbereich durch die Kontaktöffnungen kontaktiert.
- 60. Struktur nach Anspruch 57, wobei der Halbleiterbereich eine Epitaxieschicht ist, die sich zwischen den Source-Bereichen und einem Substrat von dem ersten Leitfähigkeitstyp erstreckt, wobei die Epitaxieschicht eine niedrigere Dotierungskonzentration als das Substrat und die Source-Bereiche aufweist.
- 61. Verfahren zum Bilden eines Feldeffekttransistors, das umfasst, dass: ein Dielektrikastapel aus oberen, mittleren und unteren Dielektrikaschichten über einem Siliziumbereich gebildet wird, wobei die mittlere Dielektrikumschicht aus einem anderen Dielektrikummaterial als die obere und untere Dielektrikumschicht besteht; eine Vielzahl von Öffnungen in dem Dielektrikastapel gebildet wird, um ein Oberflächengebiet des Siliziumbereiches durch jede Öffnung freizulegen; das Oberflächengebiet des Siliziumbereiches, das durch jede Öffnung freigelegt wird, bis zu einer vorbestimmten Tiefe in dem Siliziumbereich vertieft wird, um dadurch eine Vielzahl von Gate-Gräben zu bilden; ein vertieftes Gate in jedem Gate-Graben gebildet wird; ein Dielektrikummaterial über jedem vertieften Gate gebildet wird; und die obere Dielektrikumschicht des Dielektrikastapels und das Dielektrikummaterial über jedem vertieften Gate gleichzeitig geätzt werden, so dass eine obere Oberfläche eines verbleibenden Abschnitts des Dielektrikummaterials über jedem vertieften Gate im Wesentlichen koplanar mit einer oberen Oberfläche der mittleren Dielektrikumschicht des Dielektrikastapels ist.
- 62. Verfahren nach Anspruch 61, das ferner umfasst, dass: die mittlere Dielektrikumschicht entfernt wird, um dadurch Seitenwände des verbleibenden Abschnitts des Dielektrikummaterials über jedem vertieften Gate freizulegen; und ein Dielektrikum-Spacer entlang jeder freigelegten Seitenwand des verbleibenden Abschnitts des Dielektrikummaterials über jedem vertieften Gate gebildet wird, so dass eine Öffnung zwischen zwei benachbarten Dielektrikum-Spacern, die zwischen jeweils zwei benachbarten Gate-Gräben angeordnet sind, gebildet wird.
- 63. Verfahren nach Anspruch 61, wobei der Siliziumbereich einen ··♦· ··· • · · • · · • · · ·· ··· · 37 Body-Bereich von einem ersten Leitfähigkeitstyp umfasst, wobei das Verfahren ferner umfasst, dass: die mittlere Dielektrikumschicht entfernt wird, um dadurch Seitenwände des verbleibenden Abschnitts des Dielektrikummaterials über jedem vertieften Gate freizulegen; Dotiermittel in den Body-Bereich implantiert werden, um dadurch einen ersten Bereich von einem zweiten Leitfähigkeitstyp zu bilden, der sich in dem Body-Bereich zwischen jeweils zwei benachbarten Gräben erstreckt; und ein Dielektrikum-Spacer entlang jeder freigelegten Seitenwand des verbleibenden Abschnitts des Dielektrikummaterials über jedem vertieften Gate gebildet wird, so dass eine Öffnung zwischen zwei benachbarten Die-lektrikum-Spacem, die zwischen jeweils zwei benachbarten Gate-Gräben angeordnet sind, gebildet wird, wobei sich jeder Dielektrikum-Spacer direkt über einem Abschnitt eines entsprechenden ersten Bereichs erstreckt .
- 64. Verfahren nach Anspruch 63, das ferner umfasst, dass: Oberflächengebiete des ersten Bereiches, die durch die Öffnungen freigelegt sind, die zwischen zwei benachbarten Dielektrikum-Spacem gebildet sind, vertieft werden, so dass von dem ersten Bereich, der sich zwischen jeweils zwei benachbarten Gate-Gräben erstreckt, nur die Abschnitte, die sich direkt unter entsprechenden Dielektrikum-Spacem erstrecken, verbleiben, wobei die übrigen Abschnitte jedes ersten Bereichs Source-Bereiche bilden.
- 65. Verfahren nach Anspruch 64, wobei der Schritt des Vertiefens von Oberflächengebieten des Siliziumbereichs, die durch die Öffnungen freigelegt werden, die zwischen zwei benachbarten Dielektrikum-Spacem gebildet sind, eine Oberfläche des Body-Bereichs zwischen jeweils zwei benachbarten Gate-Gräben freilegt, wobei das Verfahren ferner umfasst, dass: die Vertiefung, die infolge des Schritts des Vertiefens von Oberflächengebieten des Siliziumbereiches, die durch die Öffnungen freigelegt werden, die zwischen zwei benachbarten dielektrischen Spacem gebildet sind, gebildet wird, mit einem Siliziummaterial von dem ersten Leitfähigkeitstyp gefüllt wird, wobei das Siliziummaterial von dem ersten Leitfähigkeitstyp einen Heavy-Body-Bereich mit einer höheren Dotierungskonzentration als der Body-Bereich bildet; und eine oberseitige Leiterschicht gebildet wird, um die Source-Bereiche und die Heavy-Body-Bereiche zu kontaktieren.
- 66. Verfahren nach Anspruch 64, wobei die Source-Bereiche an der Vielzahl von Gate-Gräben selbst justiert sind.
- 67. Verfahren nach Anspruch 63, das ferner umfasst, dass: Dotiermittel in den ersten Bereich durch die Öffnungen, die zwischen zwei benachbarten Dielektrikum-Spacern gebildet sind, implantiert werden, um einen Heavy-Body-Bereich von dem zweiten Leitfähigkeitstyp zu bilden, der sich klar durch den ersten Bereich erstreckt und in dem Body-Bereich endet, so dass von dem ersten Bereich, der sich zwischen jeweils zwei benachbarten Gate-Gräben erstreckt, nur Abschnitte, die sich direkt unter entsprechenden Dielektrikum-Spacem erstrecken, verbleiben, wobei die ·« • · * « · * ··· ·· ···· ···· ·· • « » ·· ·· · · · · • · · · ··· ·· • · ··· · · · • t · · · ♦ ♦ ·* ··· · ·· «· ·· • · • · • · • · ·· 38 übrigen Abschnitte von jedem ersten Bereich Source-Bereiche bilden.
- 68. Verfahren nach Anspruch 63, wobei der Body-Bereich in einer Epitaxieschicht gebildet wird, die sich über einem Substrat erstreckt, wobei die Epitaxieschicht und das Substrat von dem zweiten Leitfähigkeitstyp sind.
- 69. Verfahren nach Anspruch 61, wobei die mittlere Dielektrikumschicht dicker als die obere und untere Dielektrikumschicht ist.
- 70. Verfahren nach Anspruch 61, wobei jede von der oberen und unteren Dielektrikaschichten Oxid umfasst und die mittlere Dielektrikumschicht Nitrid umfasst.
- 71. Verfahren nach Anspruch 61, wobei bei dem Schritt des gleichzeitigen Ätzens die mittlere Dielektrikumschicht als ein Ätzstopp verwendet wird.
- 72. Verfahren nach Anspruch 61, das ferner umfasst, dass: vor dem Bilden des vertieften Gates ein dickes Bodendielektrikum entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates ein Gate-Dielektrikum gebildet wird, das die Seitenwände jedes Grabens auskleidet, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 73. Verfahren nach Anspruch 61, das ferner umfasst, dass: vor dem Bilden des vertieften Gates eine Abschirmelektrode entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates eine Dielektrikumschicht über jeder Abschirmelektrode gebildet wird.
- 74. Verfahren zum Bilden eines Feldeffekttransistors, der ein aktives Gebiet und einen Terminierungsbereich, der das aktive Gebiet umgibt, umfasst, wobei das Verfahren umfasst, dass: Gate-Gräben gebildet werden, die sich in einen Siliziumbereich von einem ersten Leitfähigkeitstyp erstrecken; ein Wannenbereich von einem zweiten Leitfähigkeitstyp in dem Siliziumbereich gebildet wird; ein vertieftes Gate in jedem Gate-Graben gebildet wird; eine Dielektrikum-Kappe über jedem Gate gebildet wird; alle freigelegten Oberflächen des Wannenbereichs vertieft werden, um eine Vertiefung in dem Wannenbereich zwischen jeweils zwei benachbarten Gräben zu bilden, so dass die Vertiefung abgeschrägte Wände und einen Boden aufweist, der zwischen einer oberen Oberfläche der Dielektrikum-Kappe und einer oberen Oberfläche des vertieften Gates angeordnet ist; und ohne Maskierung irgendeines Abschnittes des aktiven Gebietes eine Null-Grad-DeckschichtImplantation durchgeführt wird, um einen Heavy-Body-Bereich von dem zweiten Leitfähigkeitstyp in dem Wannenbereich zwischen jeweils zwei benachbarten Gräben zu bilden, wodurch der Heavy-Body-Bereich an den Gate-Gräben selbst justiert ist.
- 75. Verfahren nach Anspruch 74, das ferner umfasst, dass eine schräge Implantation mit zwei Durchgängen in die abgeschrägten Wände jeder Vertiefung durchgeführt wird, um dadurch Source-Bereiche von dem ersten Leitfähigkeitstyp benachbart zu der Dielektrikum-Kappe zu bilden, • ··♦· ·· • • • · • · ··· ·· ··· ' • • · • • • · ·♦ • · · • · • · • ♦ ♦ · · 39 wobei die abgeschrägten Wände der Vertiefung eine Außenwand jedes Source-Bereichs bilden, wobei die Source-Bereiche an den Gräben selbstjustiert sind.
- 76. Verfahren nach Anspruch 75, das ferner umfasst, dass ein Source-Leiter gebildet wird, der die Außenwand jedes Source-Bereichs kontaktiert und den Heavy-Body-Bereich entlang dem Boden der Vertiefung kontaktiert .
- 77. Verfahren nach Anspruch 74, das ferner umfasst, dass: ein breiter Graben in dem Terminierungsbereich gebildet wird; und der breite Graben mit LOCOS gefüllt wird.
- 78. Verfahren nach Anspruch 74, das ferner umfasst, dass ein Ober-flächen-Gate in dem Terminierungsbereich gleichzeitig mit dem Bilden des vertieften Gates in den Gate-Gräben gebildet wird.
- 79. Verfahren nach Anspruch 78, das ferner umfasst, dass: eine Öffnung über dem Oberflächen-Gate gebildet wird; und ein Gate-Leiter gebildet wird, der das Oberflächen-Gate durch die Öffnung kontaktiert.
- 80. Verfahren nach Anspruch 74, das ferner umfasst, dass: ein Terminierungsgraben in dem Terminierungsbereich gleichzeitig mit dem Bilden der Gate-Gräben gebildet wird; ein vertieftes Gate in dem Terminierungsgraben gleichzeitig mit dem Bilden des vertieften Gates in den Gate-Gräben gebildet wird; eine Öffnung über dem vertieften Gate in dem Terminierungsgraben gebildet wird; und ein Gate-Leiter gebildet wird, der das vertiefte Gate in dem Terminierungsgraben durch die Öffnung kontaktiert.
- 81. Verfahren nach Anspruch 78, das ferner umfasst, dass: eine Öffnung über dem Oberflächen-Gate gebildet wird; und gleichzeitig mit dem Vertiefen aller freigelegten Oberflächen des Wannenbereiches das Oberflächen-Gate durch die Öffnung vertieft wird, um dadurch Seitenwände des Oberflächen-Gates durch die Öffnung freizulegen; und die Öffnung mit einem Gate-Leiter gefüllt wird, wobei der Gate-Leiter das Oberflächen-Gate entlang der freigelegten Seitenwände des Oberflächen-Gates kontaktiert.
- 82. Verfahren nach Anspruch 74, das ferner umfasst, dass: gleichzeitig mit dem Bilden der Gate-Gräben ein breiter Graben in dem Terminierungsbereich gebildet wird; und ein Bodenabschnitt des breiten Grabens und jedes Gate-Grabens mit LOCOS gefüllt wird.
- 83. Verfahren nach Anspruch 82, das ferner umfasst, dass ein Terminierungs-Gate gleichzeitig mit dem Bilden des vertieften Gates in den Gate-Gräben gebildet wird, wobei das Terminierungs-Gate sich zum Teil im Inneren des breiten Grabens und zum Teil über einem Mesa-Bereich neben dem breiten Graben erstreckt.
- 84. Verfahren nach Anspruch 83, das ferner umfasst, dass: eine Kontaktöffnung über dem Terminierungs-Gate in dem breiten Graben gebildet wird; und • • • ···· ·· ·· ·· • • • · • • • · ··· ·· • • ··· • • · • • • • • · ··· ··· • ··· ·· ·« • · • · • · • · ·· 40 gleichzeitig mit dem Vertiefen aller freigelegten Oberflächen des Wanneribereichs das Terminierungs-Gate durch die Öffnung vertieft wird, tim dadurch Seitenwände des Terminierungs-Gates durch die Öffnung freizulegen; und die Öffnung mit einem Gate-Leiter gefüllt wird, wobei der Gate-Leiter die freigelegten Seitenwände des Terminierungs-Gates kontaktiert.
- 85. Verfahren nach Anspruch 74, das ferner umfasst, dass: vor dem Bilden des vertieften Gates ein dickes Bodendielektrikum entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates ein Gate-Dielektrikum gebildet wird, das die Seitenwände jedes Gate-Grabens auskleidet, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 86. Verfahren nach Anspruch 74, das ferner umfasst, dass: vor dem Bilden des vertieften Gates eine Abschirmelektrode entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates eine Dielektrikumschicht über jeder Abschirmelektrode gebildet wird.
- 87. Verfahren zum Bilden eines Feldeffekttransistors und einer Schottky-Diode, die in einem Chip integriert sind, welche ein aktives Gebiet und einen Terminierungsbereich, der das aktive Gebiet umgibt, umfassen, wobei das Verfahren umfasst, dass: ein Wannenbereich in einem ersten Abschnitt eines Siliziumbereichs gebildet wird, wo der Feldeffekttransistor zu bilden ist, aber nicht an einem zweiten Abschnitt des Süiziunibereiches, wo die Schottky-Diode zu bilden ist, wobei der Siliziumbereich und der Wannenbereich von einem entgegengesetzten Leitfähigkeitstyp sind; Gate-Gräben gebildet werden, die sich in den Siliziumbereich erstrecken ,- ein vertieftes Gate in jedem Gate-Graben gebildet wird; eine Dielektrikum-Kappe über jedem Gate gebildet wird; alle freigelegten Oberflächen des Wannenbereichs vertieft werden, um eine Vertiefung in dem Wannenbereich zwischen jeweils zwei benachbarten Gräben zu bilden, so dass die Vertiefung abgeschrägte Wände und einen Boden aufweist, der zwischen einer oberen Oberfläche der Dielektrikum-Kappe und einer oberen Oberfläche des vertieften Gates angeordnet ist; und ohne Maskierung irgendeines Abschnitts des aktiven Gebiets eine Null-Grad-Abdeckschicht Implantation durchgeführt wird, um einen Heavy-Body-Bereich von dem zweiten Leitfähigkeitstyp in dem Wannenbereich zwischen jeweils zwei benachbarten Gräben zu bilden, wodurch der Heavy-Body-Bereich an den Gate-Gräben selbst justiert ist.
- 88. Verfahren nach Anspruch 87, das ferner umfasst, dass eine schräge Implantation mit zwei Durchgängen in die abgeschrägten Wände jeder Vertiefung durchgeführt wird, um dadurch Source-Bereiche von dem ersten Leitfähigkeitstyp benachbart zu der Dielektrikum-Kappe zu bilden, wobei die abgeschrägten Wände der Vertiefung eine Außenwand jedes Source-Bereichs bilden, wobei die Source-Bereiche an den Gräben selbst justiert sind. 41 ·♦ ♦ • ·· * · • • · • • ♦ • ·· ··· • • ·· • • • · • ···· • • ··· • ·«·» • • • ♦ ·· ·* • • • • • • Mt ··
- 89. Verfahren nach Anspruch 88, Has ferner umfasst, dass ein Source-Leiter gebildet wird, der die Außenwand jedes Source-Bereichs kontaktiert und der den Heavy-Body-Bereich entlang dem Boden der Vertiefung kontaktiert, wobei der Source-Leiter auch eine obere Oberfläche des zweiten Abschnitts des Siliziumbereichs kontaktiert, um dadurch einen Schott-ky-Kontakt dazwischen zu bilden.
- 90. Verfahren nach Anspruch 87, das ferner umfasst, dass: ein breiter Graben in dem Terminierungsbereich gebildet wird; und der breite Graben mit LOCOS gefüllt wird.
- 91. Verfahren nach Anspruch 87, das ferner umfasst, dass ein Ober-flächen-Gate in dem Terminierungsbereich gleichzeitig mit dem Bilden des vertieften Gates in den Gate-Gräben gebildet wird.
- 92. Verfahren nach Anspruch 91, das ferner umfasst, dass: eine Öffnung über dem Oberflächen-Gate gebildet wird; und ein Gate-Leiter gebildet wird, der das Oberflächen-Gate durch die Öffnung kontaktiert.
- 93. Verfahren nach Anspruch 87, das ferner umfasst, dass: ein Terminierungsgraben in dem Terminierungsbereich gleichzeitig mit dem Bilden der Gate-Gräben gebildet wird; ein vertieftes Gate in dem Terminierungsgraben gleichzeitig mit dem Bilden des vertieften Gates in den Gate-Gräben gebildet wird; eine Öffnung über dem vertieften Gate in dem Gate-Graben gebildet wird; und ein Gate-Leiter gebildet wird, der das vertiefte Gate in dem Terminierungsgraben durch die Öffnung kontaktiert.
- 94. Verfahren nach Anspruch 91, das ferner umfasst, dass: eine Öffnung über dem Oberflächen-Gate gebildet wird; und gleichzeitig mit dem Vertiefen aller freigelegten Oberflächen des Wannenbereichs das Oberflächen-Gate durch die Öffnung vertieft wird, um dadurch Seitenwände des Oberflächen-Gates durch die Öffnung freizulegen; und die Öffnung mit einem Gate-Leiter gefüllt wird, wobei der Gate-Leiter das Oberflächen-Gate entlang der freigelegten Seitenwände des Oberflä-chen-Gates kontaktiert.
- 95. Verfahren nach Anspruch 87, das ferner umfasst, dass: gleichzeitig mit dem Bilden der Gate-Gräben ein breiter Graben in dem Terminierungsbereich gebildet wird; und ein Bodenabschnitt des breiten Grabens und jedes Gate-Grabens mit LOCOS gefüllt werden.
- 96. Verfahren nach Anspruch 95, das ferner umfasst, dass ein Terminierungs-Gate gleichzeitig mit dem Bilden des vertieften Gates in den Gate-Gräben gebildet wird, wobei das Terminierungs-Gate sich zum Teil innerhalb des breiten Grabens und zum Teil über einem Mesa-Bereich benachbart zu dem breiten Graben erstreckt.
- 97. Verfahren nach Anspruch 96, das ferner umfasst, dass: eine Kontaktöffnung über dem Terminierungs-Gate in dem breiten Graben gebildet wird; und gleichzeitig mit dem Vertiefen aller freigelegten Oberflächen des 42 ·» + · · • · • ♦ • · • · #·· t ··· • · ·· · • · · ♦ · ·. *Wannenbereichs das Terminierungs-Gate durch die Öffnung vertieft wird, um dadurch Seitenwände des Terminierungs-Gates durch die Öffnung freizulegen; und die Öffnung mit einem Gate-Leiter gefüllt wird, wobei der Gate-Leiter die freigelegten Seitenwände des Terminierungs-Gates kontaktiert.
- 98. Verfahren nach Anspruch 87, wobei der zweite Abschnitt des Si-liziumbereiches während des Vertiefungsschrittes blockiert wird, so dass keine Vertiefung in dem zweiten Abschnitt des Siliziumbereiches gebildet wird.
- 99. Verfahren nach Anspruch 87, das ferner umfasst, dass: vor dem Bilden des vertieften Gates ein dickes Bodendielektrikum entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates ein Gate-Dielektrikum gebildet wird, das die Seitenwände jedes Gate-Grabens auskleidet, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 100. Verfahren nach Anspruch 87, das ferner umfasst, dass: vor dem Bilden des vertieften Gates eine Abschirmelektrode entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates eine Dielektrikumschicht über jeder Abschirmelektrode gebildet wird.
- 101. Verfahren zum Bilden eines Feldeffekttransistors mit einem aktiven Oberflächengebiet und einem Terminierungsbereich, der das aktive Gebiet umgibt, das umfasst, dass: einen Wannenbereich in einem ersten Siliziumbereich gebildet wird, wobei der Wannenbereich und der erste Siliziumbereich von einem entgegengesetzten Leitfähigkeitstyp sind; Gate-Gräben gebildet werden, die sich durch den Wannenbereich erstrecken und in dem ersten Siliziumbereich enden; ein vertieftes Gate in jedem Gate-Graben gebildet wird; eine Dielektrikum-Kappe über jedem vertieften Gate gebildet wird; der Wannenbereich zwischen benachbarten Gräben vertieft wird, um obere Seitenwände jeder Dielektrikum-Kappe freizulegen; eine Deckschicht-Source-Implantation durchgeführt wird, um einen zweiten Siliziumbereich in einem oberen Abschnitt des vertieften Wannenbereichs zwischen jeweils zwei benachbarten Gräben zu bilden, wobei der zweite Siliziumbereich von dem gleichen Leitfähigkeitstyp wie der erste Siliziumbereich ist; ein Dielektrikum-Spacer entlang jeder freigelegten oberen Seitenwand der Dielektrikum-Kappe gebildet wird, wobei jeweils zwei benachbarte Dielektrikum-Spacer zwischen jeweils zwei benachbarten Gate-Gräben angeordnet sind, wobei eine Öffnung über dem zweiten Siliziumbereich gebildet wird; und der zweite Siliziumbereich durch die Öffnung zwischen jeweils zwei benachbarten Dielektrikum-Spacem vertieft wird, so dass nur Abschnitte des zweiten Siliziumbereichs direkt unter den Dielektrikum-Spacern verbleiben, wobei die übrigen Abschnitte des zweiten Siliziumbereichs Source-Bereiche bilden.
- 102. Verfahren nach Anspruch 101, das ferner umfasst, dass die Die- ···· ·· ·· « ι · ······· · t · • · · · · · ··· ·» ♦ · * % · :·« . · · • · · · · ι · « ·· #·· «Μ · ·«* ·· 43 lektrikum-Spacer entfernt werden, bevor die oberseitige Leiterschicht gebildet wird, so dass die oberseitige Leiterschicht eine obere Oberfläche jedes Source-Bereiches kontaktiert.
- 103. Verfahren nach Anspruch 101, das ferner umfasst, dass: vor dem Bilden des vertieften Gates ein dickes Bodendielektrikum entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates ein Gate-Dielektrikum gebildet wird, das die Seitenwände jedes Gate-Grabens auskleidet, wobei das dicke Bodendielektrikum dicker als das Gate-Dielektrikum ist.
- 104. Verfahren nach Anspruch 101, das ferner umfasst, dass: vor dem Bilden des vertieften Gates eine Abschirmelektrode entlang einem Bodenabschnitt jedes Gate-Grabens gebildet wird; und vor dem Bilden des vertieften Gates eine Dielektrikumschicht über jeder Abschirmelektrode gebildet wird.
- 105. Verfahren nach Anspruch 101, das ferner umfasst, dass: ein breiter Graben in dem Terminieirungsbereich gebildet wird; und der breite Graben mit LOCOS gefüllt wird.
- 106. Verfahren nach Anspruch 101, das ferner umfasst, dass ein 0-berflächen-Gate in dem Terminierungsbereich gleichzeitig mit dem Bilden des vertieften Gates in den Gate-Gräben gebildet wird.
- 107. Verfahren nach Anspruch 106, das ferner umfasst, dass: eine Öffnung über dem Oberflächen-Gate gebildet wird; und ein Gate-Leiter gebildet wird, der das Oberflächen-Gate durch die Öffnung kontaktiert.
- 108. Verfahren nach Anspruch 101, das ferner umfasst, dass: ein Terminierungsgraben in dem Terminierungsbereich gleichzeitig mit dem Bilden der Gate-Gräben gebildet wird; ein vertieftes Gate in dem Terminierungsgraben gleichzeitig mit dem Bilden des vertieften Gates in den Gate-Gräben gebildet wird; eine Öffnung über dem vertieften Gate in dem Terminierungsgraben gebildet wird; und ein Gate-Leiter gebildet wird, der das vertiefte Gate in dem Terminierungsgraben durch die Öffnung kontaktiert.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US66906305P | 2005-04-06 | 2005-04-06 | |
PCT/US2006/012581 WO2006108011A2 (en) | 2005-04-06 | 2006-04-04 | Trenched-gate field effect transistors and methods of forming the same |
Publications (1)
Publication Number | Publication Date |
---|---|
AT504998A2 true AT504998A2 (de) | 2008-09-15 |
Family
ID=37074054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
AT0912706A AT504998A2 (de) | 2005-04-06 | 2006-04-04 | Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben |
Country Status (9)
Country | Link |
---|---|
US (5) | US7504306B2 (de) |
JP (1) | JP2008536316A (de) |
KR (2) | KR20120127677A (de) |
CN (3) | CN101882583A (de) |
AT (1) | AT504998A2 (de) |
DE (1) | DE112006000832B4 (de) |
HK (1) | HK1120160A1 (de) |
TW (1) | TWI434412B (de) |
WO (1) | WO2006108011A2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8680611B2 (en) | 2005-04-06 | 2014-03-25 | Fairchild Semiconductor Corporation | Field effect transistor and schottky diode structures |
Families Citing this family (167)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US9685524B2 (en) | 2005-03-11 | 2017-06-20 | Vishay-Siliconix | Narrow semiconductor trench structure |
CN101536163B (zh) | 2005-06-10 | 2013-03-06 | 飞兆半导体公司 | 电荷平衡场效应晶体管 |
TWI400757B (zh) * | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
US9159568B2 (en) * | 2006-02-04 | 2015-10-13 | Cypress Semiconductor Corporation | Method for fabricating memory cells having split charge storage nodes |
US8409954B2 (en) | 2006-03-21 | 2013-04-02 | Vishay-Silconix | Ultra-low drain-source resistance power MOSFET |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
JP2007311574A (ja) * | 2006-05-18 | 2007-11-29 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US7732842B2 (en) | 2006-12-06 | 2010-06-08 | Fairchild Semiconductor Corporation | Structure and method for forming a planar schottky contact |
KR100780658B1 (ko) * | 2006-12-27 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US9437729B2 (en) * | 2007-01-08 | 2016-09-06 | Vishay-Siliconix | High-density power MOSFET with planarized metalization |
EP2109879A4 (de) * | 2007-01-09 | 2011-05-18 | Maxpower Semiconductor Inc | Halbleiterbauelement und herstellungsverfahren dafür |
US8564057B1 (en) | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
US7670908B2 (en) * | 2007-01-22 | 2010-03-02 | Alpha & Omega Semiconductor, Ltd. | Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling |
US9947770B2 (en) * | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
US20080296674A1 (en) * | 2007-05-30 | 2008-12-04 | Qimonda Ag | Transistor, integrated circuit and method of forming an integrated circuit |
JP4492735B2 (ja) * | 2007-06-20 | 2010-06-30 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
US8497549B2 (en) * | 2007-08-21 | 2013-07-30 | Fairchild Semiconductor Corporation | Method and structure for shielded gate trench FET |
US8686493B2 (en) * | 2007-10-04 | 2014-04-01 | Fairchild Semiconductor Corporation | High density FET with integrated Schottky |
US9484451B2 (en) * | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
JP5196980B2 (ja) * | 2007-12-10 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
JP2009188294A (ja) * | 2008-02-08 | 2009-08-20 | Nec Electronics Corp | パワーmosfet |
US9882049B2 (en) * | 2014-10-06 | 2018-01-30 | Alpha And Omega Semiconductor Incorporated | Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method |
US8878292B2 (en) * | 2008-03-02 | 2014-11-04 | Alpha And Omega Semiconductor Incorporated | Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method |
JP5721308B2 (ja) | 2008-03-26 | 2015-05-20 | ローム株式会社 | 半導体装置 |
US8269263B2 (en) * | 2008-05-12 | 2012-09-18 | Vishay-Siliconix | High current density power field effect transistor |
WO2009151657A1 (en) * | 2008-06-11 | 2009-12-17 | Maxpower Semiconductor Inc. | Super self-aligned trench mosfet devices, methods and systems |
US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
US7872305B2 (en) * | 2008-06-26 | 2011-01-18 | Fairchild Semiconductor Corporation | Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein |
JP5342182B2 (ja) * | 2008-07-01 | 2013-11-13 | 古河電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
US8237195B2 (en) * | 2008-09-29 | 2012-08-07 | Fairchild Semiconductor Corporation | Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate |
US7915672B2 (en) * | 2008-11-14 | 2011-03-29 | Semiconductor Components Industries, L.L.C. | Semiconductor device having trench shield electrode structure |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
JP5588670B2 (ja) | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置 |
JP5588671B2 (ja) | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置の製造方法 |
US8227855B2 (en) | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
TWI419457B (zh) * | 2009-05-21 | 2013-12-11 | Chip Goal Electronics Corp | 交直流轉換整合元件與使用該元件的積體電路 |
US7915645B2 (en) * | 2009-05-28 | 2011-03-29 | International Rectifier Corporation | Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same |
JP2012160485A (ja) * | 2009-06-09 | 2012-08-23 | Panasonic Corp | 半導体装置とその製造方法 |
US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
US9443974B2 (en) | 2009-08-27 | 2016-09-13 | Vishay-Siliconix | Super junction trench power MOSFET device fabrication |
US9425305B2 (en) * | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
US9431530B2 (en) * | 2009-10-20 | 2016-08-30 | Vishay-Siliconix | Super-high density trench MOSFET |
US8021947B2 (en) | 2009-12-09 | 2011-09-20 | Semiconductor Components Industries, Llc | Method of forming an insulated gate field effect transistor device having a shield electrode structure |
CN102097468B (zh) * | 2009-12-15 | 2013-03-13 | 上海华虹Nec电子有限公司 | 沟槽型mosfet结构及其制备方法 |
JP2011134910A (ja) | 2009-12-24 | 2011-07-07 | Rohm Co Ltd | SiC電界効果トランジスタ |
JP2011134985A (ja) * | 2009-12-25 | 2011-07-07 | Fuji Electric Co Ltd | トレンチゲート型半導体装置とその製造方法 |
US20110198689A1 (en) * | 2010-02-17 | 2011-08-18 | Suku Kim | Semiconductor devices containing trench mosfets with superjunctions |
CN102214603B (zh) * | 2010-04-06 | 2013-09-04 | 科轩微电子股份有限公司 | 具有肖特基二极管的功率半导体结构及其制造方法 |
US8618462B2 (en) * | 2010-05-26 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric transducer device having a rectifier is a second transistor with diode-connected and normally on |
US8432000B2 (en) * | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
JP5691259B2 (ja) * | 2010-06-22 | 2015-04-01 | 株式会社デンソー | 半導体装置 |
WO2012055119A1 (zh) * | 2010-10-29 | 2012-05-03 | 上海韦尔半导体股份有限公司 | 一种沟槽式mosfet的侧墙结构及其制造方法 |
US8362550B2 (en) * | 2011-01-20 | 2013-01-29 | Fairchild Semiconductor Corporation | Trench power MOSFET with reduced on-resistance |
TW201240016A (en) * | 2011-03-25 | 2012-10-01 | Taiwan Semiconductor Co Ltd | Manufacturing method of semiconductor substrate |
US8431470B2 (en) * | 2011-04-04 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Approach to integrate Schottky in MOSFET |
US8502314B2 (en) * | 2011-04-21 | 2013-08-06 | Fairchild Semiconductor Corporation | Multi-level options for power MOSFETS |
US8502313B2 (en) * | 2011-04-21 | 2013-08-06 | Fairchild Semiconductor Corporation | Double layer metal (DLM) power MOSFET |
US8502302B2 (en) | 2011-05-02 | 2013-08-06 | Alpha And Omega Semiconductor Incorporated | Integrating Schottky diode into power MOSFET |
US8466513B2 (en) | 2011-06-13 | 2013-06-18 | Semiconductor Components Industries, Llc | Semiconductor device with enhanced mobility and method |
US9431484B2 (en) | 2011-07-29 | 2016-08-30 | Infineon Technologies Austria Ag | Vertical transistor with improved robustness |
US8829574B2 (en) | 2011-12-22 | 2014-09-09 | Avogy, Inc. | Method and system for a GaN vertical JFET with self-aligned source and gate |
JP6290526B2 (ja) | 2011-08-24 | 2018-03-07 | ローム株式会社 | 半導体装置およびその製造方法 |
US8575685B2 (en) * | 2011-08-25 | 2013-11-05 | Alpha And Omega Semiconductor Incorporated | Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path |
DE102011054372B4 (de) * | 2011-10-11 | 2013-11-21 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer Halbleitertransistorstruktur |
KR20130049919A (ko) * | 2011-11-07 | 2013-05-15 | 현대자동차주식회사 | 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법 |
US9431249B2 (en) | 2011-12-01 | 2016-08-30 | Vishay-Siliconix | Edge termination for super junction MOSFET devices |
CN103187281B (zh) * | 2011-12-29 | 2016-04-13 | 立新半导体有限公司 | 一种沟槽半导体功率分立器件的制备方法 |
CN103187282B (zh) * | 2011-12-29 | 2016-04-13 | 立新半导体有限公司 | 一种沟槽半导体功率器件的制备方法 |
US8785278B2 (en) | 2012-02-02 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
DE102012102533B3 (de) * | 2012-03-23 | 2013-08-22 | Infineon Technologies Austria Ag | Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend |
JP2013201286A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 半導体素子 |
US8759172B2 (en) * | 2012-04-18 | 2014-06-24 | International Business Machines Corporation | Etch stop layer formation in metal gate process |
CN103426738B (zh) | 2012-05-17 | 2018-05-18 | 恩智浦美国有限公司 | 具有边缘端部结构的沟槽半导体器件及其制造方法 |
US8642425B2 (en) | 2012-05-29 | 2014-02-04 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US8969955B2 (en) * | 2012-06-01 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power MOSFET and methods for forming the same |
US8896060B2 (en) | 2012-06-01 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench power MOSFET |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
TWI521719B (zh) | 2012-06-27 | 2016-02-11 | 財團法人工業技術研究院 | 雙凹溝槽式蕭基能障元件 |
US9054183B2 (en) * | 2012-07-13 | 2015-06-09 | United Silicon Carbide, Inc. | Trenched and implanted accumulation mode metal-oxide-semiconductor field-effect transistor |
US8778764B2 (en) | 2012-07-16 | 2014-07-15 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor |
JP2014056890A (ja) * | 2012-09-11 | 2014-03-27 | Toshiba Corp | 半導体装置及びその製造方法 |
CN103681316A (zh) * | 2012-09-14 | 2014-03-26 | 北大方正集团有限公司 | 一种深沟槽肖特基二极管及其工艺制作方法 |
KR101920247B1 (ko) * | 2012-09-17 | 2018-11-20 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
JP6091941B2 (ja) * | 2012-09-27 | 2017-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9799762B2 (en) | 2012-12-03 | 2017-10-24 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
TW201423869A (zh) * | 2012-12-13 | 2014-06-16 | Anpec Electronics Corp | 溝渠式電晶體的製作方法 |
TWI520337B (zh) | 2012-12-19 | 2016-02-01 | 財團法人工業技術研究院 | 階梯溝渠式金氧半場效電晶體及其製造方法 |
TWI521718B (zh) | 2012-12-20 | 2016-02-11 | 財團法人工業技術研究院 | 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件 |
CN103022090A (zh) * | 2012-12-27 | 2013-04-03 | 淄博美林电子有限公司 | 一种高效率、高耐压肖特基芯片 |
JP6170812B2 (ja) * | 2013-03-19 | 2017-07-26 | 株式会社東芝 | 半導体装置の製造方法 |
JP2014187141A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置 |
KR101828495B1 (ko) * | 2013-03-27 | 2018-02-12 | 삼성전자주식회사 | 평탄한 소스 전극을 가진 반도체 소자 |
KR101934893B1 (ko) | 2013-03-27 | 2019-01-03 | 삼성전자 주식회사 | 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법 |
US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
TW201443999A (zh) * | 2013-05-14 | 2014-11-16 | Anpec Electronics Corp | 溝渠式功率半導體元件的製作方法 |
US9029220B2 (en) | 2013-06-18 | 2015-05-12 | Infineon Technologies Austria Ag | Method of manufacturing a semiconductor device with self-aligned contact plugs and semiconductor device |
US9666663B2 (en) | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
US9029974B2 (en) * | 2013-09-11 | 2015-05-12 | Infineon Technologies Ag | Semiconductor device, junction field effect transistor and vertical field effect transistor |
US9076838B2 (en) | 2013-09-13 | 2015-07-07 | Infineon Technologies Ag | Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing |
KR20150035198A (ko) * | 2013-09-27 | 2015-04-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
US9287404B2 (en) | 2013-10-02 | 2016-03-15 | Infineon Technologies Austria Ag | Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates |
US9306058B2 (en) | 2013-10-02 | 2016-04-05 | Infineon Technologies Ag | Integrated circuit and method of manufacturing an integrated circuit |
US9401399B2 (en) * | 2013-10-15 | 2016-07-26 | Infineon Technologies Ag | Semiconductor device |
US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
KR101790818B1 (ko) * | 2013-10-28 | 2017-10-27 | 매그나칩 반도체 유한회사 | 반도체 소자 |
US9385228B2 (en) | 2013-11-27 | 2016-07-05 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
US9508596B2 (en) | 2014-06-20 | 2016-11-29 | Vishay-Siliconix | Processes used in fabricating a metal-insulator-semiconductor field effect transistor |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US9269779B2 (en) | 2014-07-21 | 2016-02-23 | Semiconductor Components Industries, Llc | Insulated gate semiconductor device having a shield electrode structure |
KR102098996B1 (ko) | 2014-08-19 | 2020-04-08 | 비쉐이-실리코닉스 | 초접합 금속 산화물 반도체 전계 효과 트랜지스터 |
KR102026543B1 (ko) | 2014-08-19 | 2019-09-27 | 비쉐이-실리코닉스 | 전자 회로 |
CN104201194B (zh) * | 2014-08-26 | 2016-10-05 | 电子科技大学 | 一种具有超低比导通电阻特性的高压功率器件 |
DE102015011718A1 (de) | 2014-09-10 | 2016-03-10 | Infineon Technologies Ag | Gleichrichtervorrichtung und Anordnung von Gleichrichtern |
US9627328B2 (en) * | 2014-10-09 | 2017-04-18 | Infineon Technologies Americas Corp. | Semiconductor structure having integrated snubber resistance |
KR102143438B1 (ko) * | 2014-12-04 | 2020-08-11 | 삼성전자주식회사 | 반도체 소자용 액티브 구조물 및 이의 형성 방법 |
KR101655153B1 (ko) * | 2014-12-12 | 2016-09-22 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
US9281368B1 (en) | 2014-12-12 | 2016-03-08 | Alpha And Omega Semiconductor Incorporated | Split-gate trench power MOSFET with protected shield oxide |
CN104617045B (zh) * | 2015-01-19 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率器件的制造方法 |
US9621058B2 (en) * | 2015-01-20 | 2017-04-11 | Infineon Technologies Austria Ag | Reducing switching losses associated with a synchronous rectification MOSFET |
JP6441192B2 (ja) * | 2015-09-11 | 2018-12-19 | 株式会社東芝 | 半導体装置 |
JP6032337B1 (ja) * | 2015-09-28 | 2016-11-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN106601811B (zh) * | 2015-10-19 | 2020-03-03 | 大中积体电路股份有限公司 | 沟槽式功率晶体管 |
CN105226090B (zh) * | 2015-11-10 | 2018-07-13 | 株洲中车时代电气股份有限公司 | 一种绝缘栅双极晶体管及其制作方法 |
DE112015007172B4 (de) * | 2015-12-07 | 2022-10-27 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit |
KR20170070505A (ko) | 2015-12-14 | 2017-06-22 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
JP6966844B2 (ja) * | 2016-03-04 | 2021-11-17 | ローム株式会社 | 半導体装置 |
US9947787B2 (en) * | 2016-05-06 | 2018-04-17 | Silicet, LLC | Devices and methods for a power transistor having a schottky or schottky-like contact |
KR102430498B1 (ko) | 2016-06-28 | 2022-08-09 | 삼성전자주식회사 | 쇼트키 다이오드를 갖는 전자 소자 |
WO2018000357A1 (en) * | 2016-06-30 | 2018-01-04 | Texas Instruments Incorporated | Power mosfet with metal filled deep sinker contact for csp |
KR101836258B1 (ko) * | 2016-07-05 | 2018-03-08 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
JP6625938B2 (ja) * | 2016-07-22 | 2019-12-25 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
CN106098561A (zh) * | 2016-07-25 | 2016-11-09 | 吉林华微电子股份有限公司 | 一种mosfet器件的制造方法及其器件 |
CN106098752A (zh) * | 2016-07-25 | 2016-11-09 | 吉林华微电子股份有限公司 | 一种igbt器件及其制造方法 |
CN105977157A (zh) * | 2016-07-25 | 2016-09-28 | 吉林华微电子股份有限公司 | 一种igbt器件的制造方法及其器件 |
CN106206738B (zh) * | 2016-08-22 | 2019-09-27 | 电子科技大学 | 一种积累型功率dmos器件 |
US9761712B1 (en) * | 2016-10-31 | 2017-09-12 | International Business Machines Corporation | Vertical transistors with merged active area regions |
CN106328647B (zh) * | 2016-11-01 | 2019-05-03 | 华羿微电子股份有限公司 | 高速的沟槽mos器件及其制造方法 |
JP6872951B2 (ja) * | 2017-03-30 | 2021-05-19 | エイブリック株式会社 | 半導体装置及びその製造方法 |
JP6911486B2 (ja) * | 2017-04-20 | 2021-07-28 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
US10396216B2 (en) | 2017-05-03 | 2019-08-27 | Semiconductor Components Industries, Llc | Device including a sidewall Schottky interface |
JP7059556B2 (ja) | 2017-10-05 | 2022-04-26 | 富士電機株式会社 | 半導体装置 |
CN107895737A (zh) * | 2017-11-30 | 2018-04-10 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率晶体管及其制造方法 |
JP6923457B2 (ja) * | 2018-01-19 | 2021-08-18 | 株式会社日立製作所 | 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両 |
CN108447899A (zh) * | 2018-02-09 | 2018-08-24 | 江苏如高第三代半导体产业研究院有限公司 | 一种垂直结构GaN功率器件的制备方法 |
US10797131B2 (en) * | 2018-04-05 | 2020-10-06 | Pakal Technologies, Inc. | Enhancements to cell layout and fabrication techniques for MOS-gated devices |
US10439075B1 (en) * | 2018-06-27 | 2019-10-08 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
US10566466B2 (en) | 2018-06-27 | 2020-02-18 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
JP2020047726A (ja) * | 2018-09-18 | 2020-03-26 | トヨタ自動車株式会社 | 半導体装置 |
JP6735950B1 (ja) * | 2019-07-23 | 2020-08-05 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
CN110416211A (zh) * | 2019-07-24 | 2019-11-05 | 上海朕芯微电子科技有限公司 | 一种超自对准功率Trench MOSFET制作方法及结构 |
CN112992682A (zh) * | 2019-12-13 | 2021-06-18 | 华润微电子(重庆)有限公司 | 沟槽型场效应晶体管结构及其制备方法 |
US11469313B2 (en) * | 2020-01-16 | 2022-10-11 | Ipower Semiconductor | Self-aligned trench MOSFET and IGBT structures and methods of fabrication |
CN113497123A (zh) * | 2020-04-01 | 2021-10-12 | 成都蓉矽半导体有限公司 | 一种具有更快切换速度的分离绝缘栅双极晶体管 |
KR102426997B1 (ko) * | 2020-12-30 | 2022-07-28 | 포항공과대학교 산학협력단 | 트리플 트렌치 구조를 구비하는 SiC 트랜지스터 및 그것의 제조 방법 |
KR102426998B1 (ko) * | 2020-12-30 | 2022-07-28 | 포항공과대학교 산학협력단 | 트리플 트렌치 구조를 구비하는 Si 트랜지스터 및 그것의 제조 방법 |
CN113241374B (zh) * | 2021-05-19 | 2023-07-14 | 深圳真茂佳半导体有限公司 | 功率晶体管结构及其制造方法 |
CN115394851B (zh) * | 2022-06-24 | 2023-09-01 | 安世半导体科技(上海)有限公司 | 半导体器件及其制备方法 |
TWI823771B (zh) * | 2022-12-08 | 2023-11-21 | 美商達爾科技股份有限公司 | 垂直式半導體功率器件及其製造方法 |
CN116364766A (zh) * | 2023-02-17 | 2023-06-30 | 天狼芯半导体(成都)有限公司 | 半导体器件的制备方法、半导体器件和电子设备 |
CN116546815B (zh) * | 2023-06-21 | 2023-11-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (395)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3404295A (en) | 1964-11-30 | 1968-10-01 | Motorola Inc | High frequency and voltage transistor with added region for punch-through protection |
US3412297A (en) | 1965-12-16 | 1968-11-19 | United Aircraft Corp | Mos field-effect transistor with a onemicron vertical channel |
US3497777A (en) * | 1967-06-13 | 1970-02-24 | Stanislas Teszner | Multichannel field-effect semi-conductor device |
US3564356A (en) * | 1968-10-24 | 1971-02-16 | Tektronix Inc | High voltage integrated circuit transistor |
US3660697A (en) | 1970-02-16 | 1972-05-02 | Bell Telephone Labor Inc | Monolithic semiconductor apparatus adapted for sequential charge transfer |
US4003072A (en) | 1972-04-20 | 1977-01-11 | Sony Corporation | Semiconductor device with high voltage breakdown resistance |
US4011105A (en) * | 1975-09-15 | 1977-03-08 | Mos Technology, Inc. | Field inversion control for n-channel device integrated circuits |
US4337474A (en) | 1978-08-31 | 1982-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US4698653A (en) | 1979-10-09 | 1987-10-06 | Cardwell Jr Walter T | Semiconductor devices controlled by depletion regions |
US4638344A (en) * | 1979-10-09 | 1987-01-20 | Cardwell Jr Walter T | Junction field-effect transistor controlled by merged depletion regions |
US4338616A (en) | 1980-02-19 | 1982-07-06 | Xerox Corporation | Self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain |
US4345265A (en) | 1980-04-14 | 1982-08-17 | Supertex, Inc. | MOS Power transistor with improved high-voltage capability |
US4868624A (en) | 1980-05-09 | 1989-09-19 | Regents Of The University Of Minnesota | Channel collector transistor |
US4300150A (en) | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
US4326332A (en) * | 1980-07-28 | 1982-04-27 | International Business Machines Corp. | Method of making a high density V-MOS memory array |
DE3070786D1 (en) * | 1980-11-12 | 1985-07-25 | Ibm Deutschland | Electrically switchable read-only memory |
US4324038A (en) * | 1980-11-24 | 1982-04-13 | Bell Telephone Laboratories, Incorporated | Method of fabricating MOS field effect transistors |
US4969028A (en) | 1980-12-02 | 1990-11-06 | General Electric Company | Gate enhanced rectifier |
GB2089119A (en) | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
US4983535A (en) * | 1981-10-15 | 1991-01-08 | Siliconix Incorporated | Vertical DMOS transistor fabrication process |
US4974059A (en) | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
JPH0612828B2 (ja) * | 1983-06-30 | 1994-02-16 | 株式会社東芝 | 半導体装置 |
JPS6016420A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 選択的エピタキシヤル成長方法 |
US4639761A (en) * | 1983-12-16 | 1987-01-27 | North American Philips Corporation | Combined bipolar-field effect transistor resurf devices |
US4568958A (en) * | 1984-01-03 | 1986-02-04 | General Electric Company | Inversion-mode insulated-gate gallium arsenide field-effect transistors |
FR2566179B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement |
US5208657A (en) | 1984-08-31 | 1993-05-04 | Texas Instruments Incorporated | DRAM Cell with trench capacitor and vertical channel in substrate |
US4824793A (en) * | 1984-09-27 | 1989-04-25 | Texas Instruments Incorporated | Method of making DRAM cell with trench capacitor |
US4694313A (en) | 1985-02-19 | 1987-09-15 | Harris Corporation | Conductivity modulated semiconductor structure |
US4673962A (en) | 1985-03-21 | 1987-06-16 | Texas Instruments Incorporated | Vertical DRAM cell and method |
US4774556A (en) | 1985-07-25 | 1988-09-27 | Nippondenso Co., Ltd. | Non-volatile semiconductor memory device |
US5262336A (en) | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
US5034785A (en) | 1986-03-24 | 1991-07-23 | Siliconix Incorporated | Planar vertical channel DMOS structure |
US4767722A (en) | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
US4716126A (en) | 1986-06-05 | 1987-12-29 | Siliconix Incorporated | Fabrication of double diffused metal oxide semiconductor transistor |
US5607511A (en) | 1992-02-21 | 1997-03-04 | International Business Machines Corporation | Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers |
US4746630A (en) | 1986-09-17 | 1988-05-24 | Hewlett-Packard Company | Method for producing recessed field oxide with improved sidewall characteristics |
US4941026A (en) | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
JP2577330B2 (ja) | 1986-12-11 | 1997-01-29 | 新技術事業団 | 両面ゲ−ト静電誘導サイリスタの製造方法 |
US5105243A (en) * | 1987-02-26 | 1992-04-14 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
US4821095A (en) * | 1987-03-12 | 1989-04-11 | General Electric Company | Insulated gate semiconductor device with extra short grid and method of fabrication |
EP0308509B1 (de) | 1987-03-25 | 1993-09-15 | Kabushiki Kaisha Komatsu Seisakusho | Vorrichtung zur regelung des drucks einer hydraulischen kupplung |
US4745079A (en) | 1987-03-30 | 1988-05-17 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
US4823176A (en) * | 1987-04-03 | 1989-04-18 | General Electric Company | Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area |
US4801986A (en) * | 1987-04-03 | 1989-01-31 | General Electric Company | Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method |
US4799990A (en) * | 1987-04-30 | 1989-01-24 | Ibm Corporation | Method of self-aligning a trench isolation structure to an implanted well region |
JP2724146B2 (ja) * | 1987-05-29 | 1998-03-09 | 日産自動車株式会社 | 縦形mosfet |
US5164325A (en) | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
US4893160A (en) * | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
EP0332822A1 (de) | 1988-02-22 | 1989-09-20 | Asea Brown Boveri Ag | Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement sowie Verfahren zu seiner Herstellung |
US4967245A (en) | 1988-03-14 | 1990-10-30 | Siliconix Incorporated | Trench power MOSFET device |
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
KR0173111B1 (ko) | 1988-06-02 | 1999-02-01 | 야마무라 가쯔미 | 트렌치 게이트 mos fet |
US4961100A (en) | 1988-06-20 | 1990-10-02 | General Electric Company | Bidirectional field effect semiconductor device and circuit |
JPH0216763A (ja) * | 1988-07-05 | 1990-01-19 | Toshiba Corp | 半導体装置の製造方法 |
US4853345A (en) | 1988-08-22 | 1989-08-01 | Delco Electronics Corporation | Process for manufacture of a vertical DMOS transistor |
US5268311A (en) | 1988-09-01 | 1993-12-07 | International Business Machines Corporation | Method for forming a thin dielectric layer on a substrate |
US5156989A (en) | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
US5346834A (en) | 1988-11-21 | 1994-09-13 | Hitachi, Ltd. | Method for manufacturing a semiconductor device and a semiconductor memory device |
US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5111253A (en) | 1989-05-09 | 1992-05-05 | General Electric Company | Multicellular FET having a Schottky diode merged therewith |
US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
WO1991003842A1 (en) | 1989-08-31 | 1991-03-21 | Nippondenso Co., Ltd. | Insulated gate bipolar transistor |
US5248894A (en) | 1989-10-03 | 1993-09-28 | Harris Corporation | Self-aligned channel stop for trench-isolated island |
JP2893835B2 (ja) * | 1990-04-06 | 1999-05-24 | 日産自動車株式会社 | 半導体装置の製造方法 |
US5134448A (en) | 1990-01-29 | 1992-07-28 | Motorola, Inc. | MOSFET with substrate source contact |
US5023196A (en) | 1990-01-29 | 1991-06-11 | Motorola Inc. | Method for forming a MOSFET with substrate source contact |
US5242845A (en) | 1990-06-13 | 1993-09-07 | Kabushiki Kaisha Toshiba | Method of production of vertical MOS transistor |
US5071782A (en) | 1990-06-28 | 1991-12-10 | Texas Instruments Incorporated | Vertical memory cell array and method of fabrication |
US5079608A (en) * | 1990-11-06 | 1992-01-07 | Harris Corporation | Power MOSFET transistor circuit with active clamp |
DE69125794T2 (de) * | 1990-11-23 | 1997-11-27 | Texas Instruments Inc | Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors |
US5065273A (en) | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
US5684320A (en) | 1991-01-09 | 1997-11-04 | Fujitsu Limited | Semiconductor device having transistor pair |
US5168331A (en) | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
JP2825004B2 (ja) * | 1991-02-08 | 1998-11-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 側壁電荷結合撮像素子及びその製造方法 |
CN1019720B (zh) | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
US5164802A (en) | 1991-03-20 | 1992-11-17 | Harris Corporation | Power vdmosfet with schottky on lightly doped drain of lateral driver fet |
US5250450A (en) | 1991-04-08 | 1993-10-05 | Micron Technology, Inc. | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance |
JP2603886B2 (ja) * | 1991-05-09 | 1997-04-23 | 日本電信電話株式会社 | 薄層soi型絶縁ゲート型電界効果トランジスタの製造方法 |
KR940002400B1 (ko) | 1991-05-15 | 1994-03-24 | 금성일렉트론 주식회사 | 리세스 게이트를 갖는 반도체장치의 제조방법 |
US5219793A (en) | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
KR940006702B1 (ko) | 1991-06-14 | 1994-07-25 | 금성일렉트론 주식회사 | 모스패트의 제조방법 |
US5298761A (en) * | 1991-06-17 | 1994-03-29 | Nikon Corporation | Method and apparatus for exposure process |
JP2570022B2 (ja) | 1991-09-20 | 1997-01-08 | 株式会社日立製作所 | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 |
JPH0590595A (ja) * | 1991-09-27 | 1993-04-09 | Nissan Motor Co Ltd | 半導体装置 |
JPH0613627A (ja) | 1991-10-08 | 1994-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5300452A (en) * | 1991-12-18 | 1994-04-05 | U.S. Philips Corporation | Method of manufacturing an optoelectronic semiconductor device |
JPH05198583A (ja) * | 1992-01-22 | 1993-08-06 | Toshiba Corp | 横型金属ベーストランジスタ |
JPH05304297A (ja) | 1992-01-29 | 1993-11-16 | Nec Corp | 電力用半導体装置およびその製造方法 |
US5283452A (en) * | 1992-02-14 | 1994-02-01 | Hughes Aircraft Company | Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier |
JPH05267674A (ja) * | 1992-03-23 | 1993-10-15 | Nissan Motor Co Ltd | 半導体装置 |
US5315142A (en) | 1992-03-23 | 1994-05-24 | International Business Machines Corporation | High performance trench EEPROM cell |
JP2904635B2 (ja) | 1992-03-30 | 1999-06-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
US5554862A (en) | 1992-03-31 | 1996-09-10 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JPH06196723A (ja) * | 1992-04-28 | 1994-07-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5640034A (en) | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
US5233215A (en) | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
US5430324A (en) * | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
US5558313A (en) | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
US5910669A (en) | 1992-07-24 | 1999-06-08 | Siliconix Incorporated | Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof |
US5281548A (en) * | 1992-07-28 | 1994-01-25 | Micron Technology, Inc. | Plug-based floating gate memory |
US5294824A (en) * | 1992-07-31 | 1994-03-15 | Motorola, Inc. | High voltage transistor having reduced on-resistance |
GB9216599D0 (en) | 1992-08-05 | 1992-09-16 | Philips Electronics Uk Ltd | A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device |
US5300447A (en) * | 1992-09-29 | 1994-04-05 | Texas Instruments Incorporated | Method of manufacturing a minimum scaled transistor |
JPH06163907A (ja) | 1992-11-20 | 1994-06-10 | Hitachi Ltd | 電圧駆動型半導体装置 |
US5275965A (en) * | 1992-11-25 | 1994-01-04 | Micron Semiconductor, Inc. | Trench isolation using gated sidewalls |
US5326711A (en) | 1993-01-04 | 1994-07-05 | Texas Instruments Incorporated | High performance high voltage vertical transistor and method of fabrication |
DE4300806C1 (de) | 1993-01-14 | 1993-12-23 | Siemens Ag | Verfahren zur Herstellung von vertikalen MOS-Transistoren |
US5418376A (en) | 1993-03-02 | 1995-05-23 | Toyo Denki Seizo Kabushiki Kaisha | Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure |
US5341011A (en) | 1993-03-15 | 1994-08-23 | Siliconix Incorporated | Short channel trenched DMOS transistor |
DE4309764C2 (de) | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
GB9306895D0 (en) * | 1993-04-01 | 1993-05-26 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
KR960012585B1 (en) | 1993-06-25 | 1996-09-23 | Samsung Electronics Co Ltd | Transistor structure and the method for manufacturing the same |
US5349224A (en) | 1993-06-30 | 1994-09-20 | Purdue Research Foundation | Integrable MOS and IGBT devices having trench gate structure |
US5371396A (en) | 1993-07-02 | 1994-12-06 | Thunderbird Technologies, Inc. | Field effect transistor having polycrystalline silicon gate junction |
US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
BE1007283A3 (nl) | 1993-07-12 | 1995-05-09 | Philips Electronics Nv | Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen. |
JPH07122749A (ja) | 1993-09-01 | 1995-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3400846B2 (ja) | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
US5429977A (en) | 1994-03-11 | 1995-07-04 | Industrial Technology Research Institute | Method for forming a vertical transistor with a stacked capacitor DRAM cell |
US5434435A (en) | 1994-05-04 | 1995-07-18 | North Carolina State University | Trench gate lateral MOSFET |
DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
US5405794A (en) * | 1994-06-14 | 1995-04-11 | Philips Electronics North America Corporation | Method of producing VDMOS device of increased power density |
JPH0823093A (ja) * | 1994-07-08 | 1996-01-23 | Nissan Motor Co Ltd | 半導体装置およびその製造方法 |
US5424231A (en) | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
US5583368A (en) * | 1994-08-11 | 1996-12-10 | International Business Machines Corporation | Stacked devices |
EP0698919B1 (de) | 1994-08-15 | 2002-01-16 | Siliconix Incorporated | Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken |
US5581100A (en) | 1994-08-30 | 1996-12-03 | International Rectifier Corporation | Trench depletion MOSFET |
JP3708998B2 (ja) | 1994-11-04 | 2005-10-19 | シーメンス アクチエンゲゼルシヤフト | 電界効果により制御可能の半導体デバイスの製造方法 |
US5583065A (en) | 1994-11-23 | 1996-12-10 | Sony Corporation | Method of making a MOS semiconductor device |
US6008520A (en) | 1994-12-30 | 1999-12-28 | Siliconix Incorporated | Trench MOSFET with heavily doped delta layer to provide low on- resistance |
US5674766A (en) | 1994-12-30 | 1997-10-07 | Siliconix Incorporated | Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer |
US5597765A (en) * | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチmosfet |
US5670803A (en) | 1995-02-08 | 1997-09-23 | International Business Machines Corporation | Three-dimensional SRAM trench structure and fabrication method therefor |
JP3325736B2 (ja) | 1995-02-09 | 2002-09-17 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
EP0726603B1 (de) | 1995-02-10 | 1999-04-21 | SILICONIX Incorporated | Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere |
JP3291957B2 (ja) | 1995-02-17 | 2002-06-17 | 富士電機株式会社 | 縦型トレンチmisfetおよびその製造方法 |
US5595927A (en) * | 1995-03-17 | 1997-01-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for making self-aligned source/drain mask ROM memory cell using trench etched channel |
US5592005A (en) | 1995-03-31 | 1997-01-07 | Siliconix Incorporated | Punch-through field effect transistor |
US5554552A (en) | 1995-04-03 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | PN junction floating gate EEPROM, flash EPROM device and method of manufacture thereof |
US5744372A (en) | 1995-04-12 | 1998-04-28 | National Semiconductor Corporation | Fabrication of complementary field-effect transistors each having multi-part channel |
JPH08306914A (ja) * | 1995-04-27 | 1996-11-22 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
US5567634A (en) | 1995-05-01 | 1996-10-22 | National Semiconductor Corporation | Method of fabricating self-aligned contact trench DMOS transistors |
KR0143459B1 (ko) | 1995-05-22 | 1998-07-01 | 한민구 | 모오스 게이트형 전력 트랜지스터 |
US6049108A (en) | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
US6140678A (en) | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
US5648670A (en) | 1995-06-07 | 1997-07-15 | Sgs-Thomson Microelectronics, Inc. | Trench MOS-gated device with a minimum number of masks |
GB9512089D0 (en) | 1995-06-14 | 1995-08-09 | Evans Jonathan L | Semiconductor device fabrication |
US5629543A (en) | 1995-08-21 | 1997-05-13 | Siliconix Incorporated | Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness |
US5689128A (en) | 1995-08-21 | 1997-11-18 | Siliconix Incorporated | High density trenched DMOS transistor |
KR100199997B1 (ko) | 1995-09-06 | 1999-07-01 | 오카메 히로무 | 탄화규소 반도체장치 |
US5847464A (en) | 1995-09-27 | 1998-12-08 | Sgs-Thomson Microelectronics, Inc. | Method for forming controlled voids in interlevel dielectric |
US5879971A (en) * | 1995-09-28 | 1999-03-09 | Motorola Inc. | Trench random access memory cell and method of formation |
US5705409A (en) * | 1995-09-28 | 1998-01-06 | Motorola Inc. | Method for forming trench transistor structure |
US5679966A (en) * | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
US5973367A (en) | 1995-10-13 | 1999-10-26 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
US5616945A (en) | 1995-10-13 | 1997-04-01 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
US5949124A (en) | 1995-10-31 | 1999-09-07 | Motorola, Inc. | Edge termination structure |
US6037632A (en) * | 1995-11-06 | 2000-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR0159075B1 (ko) | 1995-11-11 | 1998-12-01 | 김광호 | 트렌치 dmos장치 및 그의 제조방법 |
US5721148A (en) * | 1995-12-07 | 1998-02-24 | Fuji Electric Co. | Method for manufacturing MOS type semiconductor device |
US5780343A (en) | 1995-12-20 | 1998-07-14 | National Semiconductor Corporation | Method of producing high quality silicon surface for selective epitaxial growth of silicon |
US5637898A (en) | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
US6097063A (en) | 1996-01-22 | 2000-08-01 | Fuji Electric Co., Ltd. | Semiconductor device having a plurality of parallel drift regions |
JP4047384B2 (ja) * | 1996-02-05 | 2008-02-13 | シーメンス アクチエンゲゼルシヤフト | 電界効果により制御可能の半導体デバイス |
US5868624A (en) * | 1996-02-09 | 1999-02-09 | Exedy Corporation | Flex plate and flywheel configuration |
US6084268A (en) | 1996-03-05 | 2000-07-04 | Semiconductor Components Industries, Llc | Power MOSFET device having low on-resistance and method |
US5821583A (en) | 1996-03-06 | 1998-10-13 | Siliconix Incorporated | Trenched DMOS transistor with lightly doped tub |
US5814858A (en) | 1996-03-15 | 1998-09-29 | Siliconix Incorporated | Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer |
DE19611045C1 (de) | 1996-03-20 | 1997-05-22 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
DE69630944D1 (de) | 1996-03-29 | 2004-01-15 | St Microelectronics Srl | Hochspannungsfester MOS-Transistor und Verfahren zur Herstellung |
US5895951A (en) | 1996-04-05 | 1999-04-20 | Megamos Corporation | MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches |
US5770878A (en) | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
US5767004A (en) | 1996-04-22 | 1998-06-16 | Chartered Semiconductor Manufacturing, Ltd. | Method for forming a low impurity diffusion polysilicon layer |
US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
AU3724197A (en) | 1996-07-19 | 1998-02-10 | Siliconix Incorporated | High density trench dmos transistor with trench bottom implant |
US5808340A (en) | 1996-09-18 | 1998-09-15 | Advanced Micro Devices, Inc. | Short channel self aligned VMOS field effect transistor |
DE19638438A1 (de) | 1996-09-19 | 1998-04-02 | Siemens Ag | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement |
DE19638439C2 (de) | 1996-09-19 | 2000-06-15 | Siemens Ag | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren |
JP2891205B2 (ja) | 1996-10-21 | 1999-05-17 | 日本電気株式会社 | 半導体集積回路の製造方法 |
US5972741A (en) | 1996-10-31 | 1999-10-26 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
JP3397057B2 (ja) * | 1996-11-01 | 2003-04-14 | 日産自動車株式会社 | 半導体装置 |
US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
US6207994B1 (en) * | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
KR100233832B1 (ko) | 1996-12-14 | 1999-12-01 | 정선종 | 반도체 소자의 트랜지스터 및 그 제조방법 |
US6011298A (en) * | 1996-12-31 | 2000-01-04 | Stmicroelectronics, Inc. | High voltage termination with buried field-shaping region |
JPH10256550A (ja) | 1997-01-09 | 1998-09-25 | Toshiba Corp | 半導体装置 |
KR100218260B1 (ko) | 1997-01-14 | 1999-09-01 | 김덕중 | 트랜치 게이트형 모스트랜지스터의 제조방법 |
JP3938964B2 (ja) | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
US5877528A (en) * | 1997-03-03 | 1999-03-02 | Megamos Corporation | Structure to provide effective channel-stop in termination areas for trenched power transistors |
US6057558A (en) | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
US5981354A (en) | 1997-03-12 | 1999-11-09 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a flowable oxide to enhance planarization in a shallow trench isolation process |
KR100225409B1 (ko) * | 1997-03-27 | 1999-10-15 | 김덕중 | 트렌치 디-모오스 및 그의 제조 방법 |
US6163052A (en) | 1997-04-04 | 2000-12-19 | Advanced Micro Devices, Inc. | Trench-gated vertical combination JFET and MOSFET devices |
US5879994A (en) * | 1997-04-15 | 1999-03-09 | National Semiconductor Corporation | Self-aligned method of fabricating terrace gate DMOS transistor |
US6281547B1 (en) | 1997-05-08 | 2001-08-28 | Megamos Corporation | Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask |
JPH113936A (ja) | 1997-06-13 | 1999-01-06 | Nec Corp | 半導体装置の製造方法 |
JP3618517B2 (ja) | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6037628A (en) * | 1997-06-30 | 2000-03-14 | Intersil Corporation | Semiconductor structures with trench contacts |
US6096608A (en) | 1997-06-30 | 2000-08-01 | Siliconix Incorporated | Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench |
US6110799A (en) | 1997-06-30 | 2000-08-29 | Intersil Corporation | Trench contact process |
US5907776A (en) | 1997-07-11 | 1999-05-25 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance |
DE19731495C2 (de) | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
US5801082A (en) | 1997-08-18 | 1998-09-01 | Vanguard International Semiconductor Corporation | Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits |
US6239463B1 (en) | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
DE19740195C2 (de) * | 1997-09-12 | 1999-12-02 | Siemens Ag | Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom |
DE19743342C2 (de) | 1997-09-30 | 2002-02-28 | Infineon Technologies Ag | Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung |
US5776813A (en) | 1997-10-06 | 1998-07-07 | Industrial Technology Research Institute | Process to manufacture a vertical gate-enhanced bipolar transistor |
US6121089A (en) | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
KR100249505B1 (ko) | 1997-10-28 | 2000-03-15 | 정선종 | 수평형 이중 확산 전력 소자의 제조 방법 |
US6337499B1 (en) * | 1997-11-03 | 2002-01-08 | Infineon Technologies Ag | Semiconductor component |
US5943581A (en) | 1997-11-05 | 1999-08-24 | Vanguard International Semiconductor Corporation | Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits |
US6005271A (en) | 1997-11-05 | 1999-12-21 | Magepower Semiconductor Corp. | Semiconductor cell array with high packing density |
GB9723468D0 (en) | 1997-11-07 | 1998-01-07 | Zetex Plc | Method of semiconductor device fabrication |
US6081009A (en) | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
US6426260B1 (en) | 1997-12-02 | 2002-07-30 | Magepower Semiconductor Corp. | Switching speed improvement in DMO by implanting lightly doped region under gate |
JPH11204782A (ja) | 1998-01-08 | 1999-07-30 | Toshiba Corp | 半導体装置およびその製造方法 |
CN1139134C (zh) | 1998-01-22 | 2004-02-18 | 三菱电机株式会社 | 绝缘栅型双极型半导体装置 |
US6396102B1 (en) | 1998-01-27 | 2002-05-28 | Fairchild Semiconductor Corporation | Field coupled power MOSFET bus architecture using trench technology |
US5900663A (en) | 1998-02-07 | 1999-05-04 | Xemod, Inc. | Quasi-mesh gate structure for lateral RF MOS devices |
US5949104A (en) | 1998-02-07 | 1999-09-07 | Xemod, Inc. | Source connection structure for lateral RF MOS devices |
GB9826291D0 (en) | 1998-12-02 | 1999-01-20 | Koninkl Philips Electronics Nv | Field-effect semi-conductor devices |
DE19808348C1 (de) | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
JP3641547B2 (ja) | 1998-03-25 | 2005-04-20 | 株式会社豊田中央研究所 | 横型mos素子を含む半導体装置 |
US5897343A (en) | 1998-03-30 | 1999-04-27 | Motorola, Inc. | Method of making a power switching trench MOSFET having aligned source regions |
WO1999053550A1 (de) | 1998-04-08 | 1999-10-21 | Siemens Aktiengesellschaft | Hochvolt-randabschluss für planarstrukturen |
US5945724A (en) * | 1998-04-09 | 1999-08-31 | Micron Technology, Inc. | Trench isolation region for semiconductor device |
US6137152A (en) | 1998-04-22 | 2000-10-24 | Texas Instruments - Acer Incorporated | Planarized deep-shallow trench isolation for CMOS/bipolar devices |
US6262453B1 (en) | 1998-04-24 | 2001-07-17 | Magepower Semiconductor Corp. | Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate |
US6150697A (en) | 1998-04-30 | 2000-11-21 | Denso Corporation | Semiconductor apparatus having high withstand voltage |
US6303969B1 (en) | 1998-05-01 | 2001-10-16 | Allen Tan | Schottky diode with dielectric trench |
US6063678A (en) | 1998-05-04 | 2000-05-16 | Xemod, Inc. | Fabrication of lateral RF MOS devices with enhanced RF properties |
US6048772A (en) | 1998-05-04 | 2000-04-11 | Xemod, Inc. | Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection |
DE19820223C1 (de) * | 1998-05-06 | 1999-11-04 | Siemens Ag | Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung |
US6104054A (en) | 1998-05-13 | 2000-08-15 | Texas Instruments Incorporated | Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies |
US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
US6015727A (en) * | 1998-06-08 | 2000-01-18 | Wanlass; Frank M. | Damascene formation of borderless contact MOS transistors |
US6064088A (en) | 1998-06-15 | 2000-05-16 | Xemod, Inc. | RF power MOSFET device with extended linear region of transconductance characteristic at low drain current |
DE19828191C1 (de) | 1998-06-24 | 1999-07-29 | Siemens Ag | Lateral-Hochspannungstransistor |
KR100372103B1 (ko) | 1998-06-30 | 2003-03-31 | 주식회사 하이닉스반도체 | 반도체소자의소자분리방법 |
GB9815021D0 (en) * | 1998-07-11 | 1998-09-09 | Koninkl Philips Electronics Nv | Semiconductor power device manufacture |
US6054365A (en) | 1998-07-13 | 2000-04-25 | International Rectifier Corp. | Process for filling deep trenches with polysilicon and oxide |
US6156611A (en) | 1998-07-20 | 2000-12-05 | Motorola, Inc. | Method of fabricating vertical FET with sidewall gate electrode |
DE69818289T2 (de) | 1998-07-23 | 2004-07-01 | Mitsubishi Denki K.K. | Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung |
JP3988262B2 (ja) | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
JP4253374B2 (ja) | 1998-07-24 | 2009-04-08 | 千住金属工業株式会社 | プリント基板のはんだ付け方法および噴流はんだ槽 |
DE19839970C2 (de) | 1998-09-02 | 2000-11-02 | Siemens Ag | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung |
US6429581B1 (en) | 1998-09-10 | 2002-08-06 | Corning Incorporated | TIR lens for uniform brightness |
DE19841754A1 (de) | 1998-09-11 | 2000-03-30 | Siemens Ag | Schalttransistor mit reduzierten Schaltverlusten |
JP3382163B2 (ja) | 1998-10-07 | 2003-03-04 | 株式会社東芝 | 電力用半導体装置 |
US7462910B1 (en) | 1998-10-14 | 2008-12-09 | International Rectifier Corporation | P-channel trench MOSFET structure |
DE19848828C2 (de) * | 1998-10-22 | 2001-09-13 | Infineon Technologies Ag | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit |
US5998833A (en) | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
JP3951522B2 (ja) | 1998-11-11 | 2007-08-01 | 富士電機デバイステクノロジー株式会社 | 超接合半導体素子 |
JP3799888B2 (ja) | 1998-11-12 | 2006-07-19 | 富士電機デバイステクノロジー株式会社 | 超接合半導体素子およびその製造方法 |
US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
US6156606A (en) | 1998-11-17 | 2000-12-05 | Siemens Aktiengesellschaft | Method of forming a trench capacitor using a rutile dielectric material |
JP2000156978A (ja) | 1998-11-17 | 2000-06-06 | Fuji Electric Co Ltd | ソフトスイッチング回路 |
US6084264A (en) | 1998-11-25 | 2000-07-04 | Siliconix Incorporated | Trench MOSFET having improved breakdown and on-resistance characteristics |
DE19854915C2 (de) * | 1998-11-27 | 2002-09-05 | Infineon Technologies Ag | MOS-Feldeffekttransistor mit Hilfselektrode |
GB9826041D0 (en) | 1998-11-28 | 1999-01-20 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and their manufacture |
US6452230B1 (en) | 1998-12-23 | 2002-09-17 | International Rectifier Corporation | High voltage mosgated device with trenches to reduce on-resistance |
US6222229B1 (en) | 1999-02-18 | 2001-04-24 | Cree, Inc. | Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability |
US6351018B1 (en) * | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
US6204097B1 (en) * | 1999-03-01 | 2001-03-20 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
JP3751463B2 (ja) | 1999-03-23 | 2006-03-01 | 株式会社東芝 | 高耐圧半導体素子 |
DE19913375B4 (de) | 1999-03-24 | 2009-03-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer MOS-Transistorstruktur |
JP3417336B2 (ja) | 1999-03-25 | 2003-06-16 | 関西日本電気株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
US6316806B1 (en) | 1999-03-31 | 2001-11-13 | Fairfield Semiconductor Corporation | Trench transistor with a self-aligned source |
US6188105B1 (en) * | 1999-04-01 | 2001-02-13 | Intersil Corporation | High density MOS-gated power device and process for forming same |
US6413822B2 (en) | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
TW425701B (en) * | 1999-04-27 | 2001-03-11 | Taiwan Semiconductor Mfg | Manufacturing method of stack-type capacitor |
AU4820100A (en) | 1999-05-06 | 2000-11-21 | Cp Clare Corporation | Mosfet with field reducing trenches in body region |
AU4702600A (en) | 1999-05-06 | 2000-11-21 | Cp Clare Corporation | High voltage mosfet structures |
US6313482B1 (en) | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
US6433385B1 (en) | 1999-05-19 | 2002-08-13 | Fairchild Semiconductor Corporation | MOS-gated power device having segmented trench and extended doping zone and process for forming same |
US6198127B1 (en) * | 1999-05-19 | 2001-03-06 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
US6291298B1 (en) | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
US6373098B1 (en) | 1999-05-25 | 2002-04-16 | Fairchild Semiconductor Corporation | Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
EP1058318B1 (de) | 1999-06-03 | 2008-04-16 | STMicroelectronics S.r.l. | Leistungshalbleiteranordnung mit einer Randabschlussstruktur mit einem Spannungsteiler |
KR100773380B1 (ko) * | 1999-06-03 | 2007-11-06 | 제네럴 세미컨덕터, 인코포레이티드 | 전력 mosfet, 이를 형성하는 방법, 및 이 방법에 의해 형성되는 다른 전력 mosfet |
EP1190447B1 (de) * | 1999-06-25 | 2009-09-16 | Infineon Technologies AG | Trench-mos-transistor |
JP3851744B2 (ja) | 1999-06-28 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
US6274905B1 (en) | 1999-06-30 | 2001-08-14 | Fairchild Semiconductor Corporation | Trench structure substantially filled with high-conductivity material |
GB9916370D0 (en) | 1999-07-14 | 1999-09-15 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices and material |
GB9916520D0 (en) | 1999-07-15 | 1999-09-15 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices and material |
GB9917099D0 (en) * | 1999-07-22 | 1999-09-22 | Koninkl Philips Electronics Nv | Cellular trench-gate field-effect transistors |
JP3971062B2 (ja) * | 1999-07-29 | 2007-09-05 | 株式会社東芝 | 高耐圧半導体装置 |
TW411553B (en) | 1999-08-04 | 2000-11-11 | Mosel Vitelic Inc | Method for forming curved oxide on bottom of trench |
JP4774580B2 (ja) | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
US6077733A (en) | 1999-09-03 | 2000-06-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing self-aligned T-shaped gate through dual damascene |
US6566804B1 (en) | 1999-09-07 | 2003-05-20 | Motorola, Inc. | Field emission device and method of operation |
US20030060013A1 (en) * | 1999-09-24 | 2003-03-27 | Bruce D. Marchant | Method of manufacturing trench field effect transistors with trenched heavy body |
US6228727B1 (en) | 1999-09-27 | 2001-05-08 | Chartered Semiconductor Manufacturing, Ltd. | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess |
GB9922764D0 (en) | 1999-09-28 | 1999-11-24 | Koninkl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
JP3507732B2 (ja) | 1999-09-30 | 2004-03-15 | 株式会社東芝 | 半導体装置 |
US6271552B1 (en) | 1999-10-04 | 2001-08-07 | Xemod, Inc | Lateral RF MOS device with improved breakdown voltage |
US6222233B1 (en) | 1999-10-04 | 2001-04-24 | Xemod, Inc. | Lateral RF MOS device with improved drain structure |
US6103619A (en) | 1999-10-08 | 2000-08-15 | United Microelectronics Corp. | Method of forming a dual damascene structure on a semiconductor wafer |
JP4450122B2 (ja) | 1999-11-17 | 2010-04-14 | 株式会社デンソー | 炭化珪素半導体装置 |
US6184092B1 (en) * | 1999-11-23 | 2001-02-06 | Mosel Vitelic Inc. | Self-aligned contact for trench DMOS transistors |
GB9928285D0 (en) * | 1999-11-30 | 2000-01-26 | Koninkl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
GB9929613D0 (en) | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Manufacture of semiconductor material and devices using that material |
US20030235936A1 (en) * | 1999-12-16 | 2003-12-25 | Snyder John P. | Schottky barrier CMOS device and method |
US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
US6285060B1 (en) | 1999-12-30 | 2001-09-04 | Siliconix Incorporated | Barrier accumulation-mode MOSFET |
US6346469B1 (en) * | 2000-01-03 | 2002-02-12 | Motorola, Inc. | Semiconductor device and a process for forming the semiconductor device |
GB0002235D0 (en) | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
US6376878B1 (en) | 2000-02-11 | 2002-04-23 | Fairchild Semiconductor Corporation | MOS-gated devices with alternating zones of conductivity |
GB0003184D0 (en) | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | A semiconductor device and a method of fabricating material for a semiconductor device |
GB0003185D0 (en) | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | An insulated gate field effect device |
US6271100B1 (en) | 2000-02-24 | 2001-08-07 | International Business Machines Corporation | Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield |
JP2001244461A (ja) | 2000-02-28 | 2001-09-07 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置 |
GB0005650D0 (en) | 2000-03-10 | 2000-05-03 | Koninkl Philips Electronics Nv | Field-effect semiconductor devices |
US6246090B1 (en) | 2000-03-14 | 2001-06-12 | Intersil Corporation | Power trench transistor device source region formation using silicon spacer |
TW479363B (en) * | 2000-03-17 | 2002-03-11 | Gen Semiconductor Inc | Trench DMOS transistor having a double gate structure |
TW439176B (en) | 2000-03-17 | 2001-06-07 | United Microelectronics Corp | Manufacturing method of capacitors |
JP3636345B2 (ja) * | 2000-03-17 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子および半導体素子の製造方法 |
GB0006957D0 (en) | 2000-03-23 | 2000-05-10 | Koninkl Philips Electronics Nv | A semiconductor device |
US6376315B1 (en) | 2000-03-31 | 2002-04-23 | General Semiconductor, Inc. | Method of forming a trench DMOS having reduced threshold voltage |
US6580123B2 (en) * | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
US6392290B1 (en) | 2000-04-07 | 2002-05-21 | Siliconix Incorporated | Vertical structure for semiconductor wafer-level chip scale packages |
JP4534303B2 (ja) * | 2000-04-27 | 2010-09-01 | 富士電機システムズ株式会社 | 横型超接合半導体素子 |
JP4240752B2 (ja) | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
US6509240B2 (en) * | 2000-05-15 | 2003-01-21 | International Rectifier Corporation | Angle implant process for cellular deep trench sidewall doping |
DE10026924A1 (de) | 2000-05-30 | 2001-12-20 | Infineon Technologies Ag | Kompensationsbauelement |
JP3773755B2 (ja) * | 2000-06-02 | 2006-05-10 | セイコーインスツル株式会社 | 縦形mosトランジスタ及びその製造方法 |
US6627949B2 (en) | 2000-06-02 | 2003-09-30 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
US6479352B2 (en) | 2000-06-02 | 2002-11-12 | General Semiconductor, Inc. | Method of fabricating high voltage power MOSFET having low on-resistance |
US6635534B2 (en) * | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
EP1170803A3 (de) * | 2000-06-08 | 2002-10-09 | Siliconix Incorporated | MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung |
US6472678B1 (en) | 2000-06-16 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with double-diffused body profile |
JP4984345B2 (ja) | 2000-06-21 | 2012-07-25 | 富士電機株式会社 | 半導体装置 |
JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
JP3833903B2 (ja) * | 2000-07-11 | 2006-10-18 | 株式会社東芝 | 半導体装置の製造方法 |
US6555895B1 (en) | 2000-07-17 | 2003-04-29 | General Semiconductor, Inc. | Devices and methods for addressing optical edge effects in connection with etched trenches |
US6921939B2 (en) * | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
US6445035B1 (en) * | 2000-07-24 | 2002-09-03 | Fairchild Semiconductor Corporation | Power MOS device with buried gate and groove |
JP2002043571A (ja) * | 2000-07-28 | 2002-02-08 | Nec Kansai Ltd | 半導体装置 |
US6472708B1 (en) | 2000-08-31 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with structure having low gate charge |
EP1205980A1 (de) | 2000-11-07 | 2002-05-15 | Infineon Technologies AG | Verfahren zur Herstellung eines Feldeffekttransistors in einem Halbleiter-Substrat |
US6362112B1 (en) * | 2000-11-08 | 2002-03-26 | Fabtech, Inc. | Single step etched moat |
US6608350B2 (en) | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
US6781195B2 (en) * | 2001-01-23 | 2004-08-24 | Semiconductor Components Industries, L.L.C. | Semiconductor bidirectional switching device and method |
US6713813B2 (en) * | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US6870220B2 (en) * | 2002-08-23 | 2005-03-22 | Fairchild Semiconductor Corporation | Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses |
US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6677641B2 (en) * | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
JP4932088B2 (ja) * | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
KR100485297B1 (ko) * | 2001-02-21 | 2005-04-27 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US6683346B2 (en) * | 2001-03-09 | 2004-01-27 | Fairchild Semiconductor Corporation | Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge |
KR100393201B1 (ko) * | 2001-04-16 | 2003-07-31 | 페어차일드코리아반도체 주식회사 | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 |
US6892098B2 (en) * | 2001-04-26 | 2005-05-10 | Biocontrol Medical Ltd. | Nerve stimulation for treating spasticity, tremor, muscle weakness, and other motor disorders |
DE10214160B4 (de) * | 2002-03-28 | 2014-10-09 | Infineon Technologies Ag | Halbleiteranordnung mit Schottky-Kontakt |
US6998678B2 (en) | 2001-05-17 | 2006-02-14 | Infineon Technologies Ag | Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode |
DE10127885B4 (de) * | 2001-06-08 | 2009-09-24 | Infineon Technologies Ag | Trench-Leistungshalbleiterbauelement |
US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
US6621107B2 (en) * | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
US6762127B2 (en) * | 2001-08-23 | 2004-07-13 | Yves Pierre Boiteux | Etch process for dielectric materials comprising oxidized organo silane materials |
US6444574B1 (en) | 2001-09-06 | 2002-09-03 | Powerchip Semiconductor Corp. | Method for forming stepped contact hole for semiconductor devices |
US6465304B1 (en) | 2001-10-04 | 2002-10-15 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a floating island voltage sustaining layer |
US6657254B2 (en) * | 2001-11-21 | 2003-12-02 | General Semiconductor, Inc. | Trench MOSFET device with improved on-resistance |
WO2003046999A1 (fr) | 2001-11-30 | 2003-06-05 | Shindengen Electric Manufacturing Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication |
US6534824B1 (en) * | 2002-02-20 | 2003-03-18 | International Business Machines Corporation | Self-aligned punch through stop for 6F2 rotated hybrid DRAM cell |
US7091573B2 (en) * | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
TWI248136B (en) * | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
DE10212149B4 (de) | 2002-03-19 | 2007-10-04 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
DE10214151B4 (de) * | 2002-03-28 | 2007-04-05 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich |
TW573344B (en) * | 2002-05-24 | 2004-01-21 | Nanya Technology Corp | Separated gate flash memory and its manufacturing method |
AU2003228073A1 (en) | 2002-05-31 | 2003-12-19 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device |
JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
US6878994B2 (en) * | 2002-08-22 | 2005-04-12 | International Rectifier Corporation | MOSgated device with accumulated channel region and Schottky contact |
JP3875184B2 (ja) * | 2002-11-20 | 2007-01-31 | 富士通株式会社 | ショットキーダイオード及びその製造方法 |
US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
DE10324754B4 (de) * | 2003-05-30 | 2018-11-08 | Infineon Technologies Ag | Halbleiterbauelement |
US6800509B1 (en) * | 2003-06-24 | 2004-10-05 | Anpec Electronics Corporation | Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET |
US7473929B2 (en) * | 2003-07-02 | 2009-01-06 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
TWI251342B (en) * | 2003-07-24 | 2006-03-11 | Samsung Electronics Co Ltd | Vertical double-channel silicon-on-insulator transistor and method of manufacturing the same |
US6987305B2 (en) * | 2003-08-04 | 2006-01-17 | International Rectifier Corporation | Integrated FET and schottky device |
JP2005285913A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US7259415B1 (en) * | 2004-09-02 | 2007-08-21 | Micron Technology, Inc. | Long retention time single transistor vertical memory gain cell |
DE102004057235B4 (de) * | 2004-11-26 | 2007-12-27 | Infineon Technologies Ag | Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung |
DE102004057237B4 (de) * | 2004-11-26 | 2007-02-08 | Infineon Technologies Ag | Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau |
US7285822B2 (en) * | 2005-02-11 | 2007-10-23 | Alpha & Omega Semiconductor, Inc. | Power MOS device |
CN101882583A (zh) | 2005-04-06 | 2010-11-10 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
-
2006
- 2006-04-04 CN CN2010102182330A patent/CN101882583A/zh active Pending
- 2006-04-04 KR KR1020127028360A patent/KR20120127677A/ko active Search and Examination
- 2006-04-04 CN CN201210246444.4A patent/CN102867825B/zh not_active Expired - Fee Related
- 2006-04-04 US US11/398,467 patent/US7504306B2/en active Active
- 2006-04-04 AT AT0912706A patent/AT504998A2/de not_active Application Discontinuation
- 2006-04-04 DE DE112006000832.3T patent/DE112006000832B4/de not_active Expired - Fee Related
- 2006-04-04 KR KR1020077024293A patent/KR101236030B1/ko active IP Right Grant
- 2006-04-04 CN CN2006800187740A patent/CN101185169B/zh not_active Expired - Fee Related
- 2006-04-04 JP JP2008505480A patent/JP2008536316A/ja active Pending
- 2006-04-04 WO PCT/US2006/012581 patent/WO2006108011A2/en active Application Filing
- 2006-04-06 TW TW095112181A patent/TWI434412B/zh active
-
2008
- 2008-10-31 HK HK08112007.8A patent/HK1120160A1/xx not_active IP Right Cessation
- 2008-12-30 US US12/346,626 patent/US8084327B2/en active Active
-
2011
- 2011-12-13 US US13/325,047 patent/US20120156845A1/en not_active Abandoned
-
2012
- 2012-08-30 US US13/600,184 patent/US8680611B2/en active Active
-
2014
- 2014-03-24 US US14/223,351 patent/US20140203355A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8680611B2 (en) | 2005-04-06 | 2014-03-25 | Fairchild Semiconductor Corporation | Field effect transistor and schottky diode structures |
Also Published As
Publication number | Publication date |
---|---|
US8084327B2 (en) | 2011-12-27 |
CN101185169B (zh) | 2010-08-18 |
TWI434412B (zh) | 2014-04-11 |
US20140203355A1 (en) | 2014-07-24 |
CN101185169A (zh) | 2008-05-21 |
KR101236030B1 (ko) | 2013-02-21 |
DE112006000832B4 (de) | 2018-09-27 |
KR20120127677A (ko) | 2012-11-22 |
WO2006108011A2 (en) | 2006-10-12 |
WO2006108011A3 (en) | 2007-04-05 |
TW200644243A (en) | 2006-12-16 |
HK1120160A1 (en) | 2009-03-20 |
US20090111227A1 (en) | 2009-04-30 |
US8680611B2 (en) | 2014-03-25 |
JP2008536316A (ja) | 2008-09-04 |
US7504306B2 (en) | 2009-03-17 |
US20120156845A1 (en) | 2012-06-21 |
DE112006000832T5 (de) | 2008-02-14 |
KR20070122504A (ko) | 2007-12-31 |
CN102867825A (zh) | 2013-01-09 |
US20060267090A1 (en) | 2006-11-30 |
US20120319197A1 (en) | 2012-12-20 |
CN101882583A (zh) | 2010-11-10 |
CN102867825B (zh) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112006000832B4 (de) | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben | |
DE102009047786B4 (de) | Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen | |
DE102013214196B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102013022598B3 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102009030510B4 (de) | Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin | |
DE102012206605B4 (de) | Transistoranordnung mit einem mosfet und herstellungsverfahren | |
DE112004002310B4 (de) | Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen | |
DE102005008495B4 (de) | Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip | |
DE112007000700B4 (de) | Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren | |
DE112006001697T5 (de) | Strukturen und Verfahren zum Bilden von Feldeffekttransistoren mit abgeschirmtem Gate | |
DE112008002677T5 (de) | FET hoher Dichte mit integriertem Schottky | |
DE102012217626B4 (de) | Halbleiterbauelement mit selbstladenden Feldelektroden | |
AT505498A2 (de) | Selbstjustierende graben-mosfet-struktur und herstellungsverfahren | |
DE102014107325A1 (de) | Halbleiterbauelement | |
AT504290A2 (de) | Feldeffekttransistor mit ladungsgleichgewicht | |
AT504289A2 (de) | Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben | |
DE102009025601A1 (de) | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices | |
DE102019108062B4 (de) | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren | |
DE102015119771A1 (de) | Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor | |
DE102018120432B4 (de) | Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren | |
EP4107784B1 (de) | Vertikaler fin-feldeffekttransistor, vertikale fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors | |
DE102013107123A1 (de) | Ladungskompensations-Halbleitervorrichtung | |
DE102016107203A1 (de) | Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode | |
DE112020007553T5 (de) | Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit | |
DE102018123164B3 (de) | Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REJ | Rejection |
Effective date: 20160515 |