DE102012102533B3 - Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend - Google Patents

Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend Download PDF

Info

Publication number
DE102012102533B3
DE102012102533B3 DE102012102533A DE102012102533A DE102012102533B3 DE 102012102533 B3 DE102012102533 B3 DE 102012102533B3 DE 102012102533 A DE102012102533 A DE 102012102533A DE 102012102533 A DE102012102533 A DE 102012102533A DE 102012102533 B3 DE102012102533 B3 DE 102012102533B3
Authority
DE
Germany
Prior art keywords
power transistor
integrated power
section
transistor circuit
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012102533A
Other languages
English (en)
Inventor
Britta Wutte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102012102533A priority Critical patent/DE102012102533B3/de
Priority to US13/848,767 priority patent/US9634137B2/en
Priority to CN201310095325.8A priority patent/CN103325768B/zh
Application granted granted Critical
Publication of DE102012102533B3 publication Critical patent/DE102012102533B3/de
Priority to US15/458,459 priority patent/US10475919B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Abstract

Eine integrierte Leistungstransistorschaltung umfasst eine Kontaktstruktur (300) mit einem ersten Abschnitt (310) und einem zweiten Abschnitt (320). Der erste Abschnitt (310) kontaktiert in einem Zellenfeld (500) dotierte Gebiete (112) von Transistorzellen (100). Der zweite Abschnitt (320) umfasst einen oder mehrere erste Unterabschnitte (321), die an den ersten Abschnitt (310) anschließen und sich im Bereich ausgewählter Transistorzellen über das Zellenfeld (500) hinaus erstrecken. Ein zweiter Unterabschnitt (322) schließt an die ersten Unterabschnitte (321) an und bildet eine Tapping-Leitung etwa zur Kontaktierung von Sourcegebieten von Leistungstransistorzellen. Im Bereich des Zellenfeldes (500) liegt auf der Kontaktstruktur eine Elektrodenstruktur auf, die über dem zweiten Abschnitt (320) fehlt. Die Tapping-Leitung kann damit in engem Abstand zur Elektrodenstruktur ausgebildet werden, so dass die aktive Chipfläche durch die Tapping-Leitung nur unwesentlich reduziert wird.

Description

  • HINTERGRUND
  • Die Anmeldung bezieht sich auf eine integrierte Leistungstransistorschaltung mit Strommesszelle und ein Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend.
  • Integrierte Leistungstransistorschaltungen umfassen eine Vielzahl von Transistorzellen und werden häufig mit Strommesszellen vorgesehen, die die Messung des Laststroms ermöglichen. Üblicherweise wird dazu eine der Transistorzellen als Strommesszelle (Sense-Transistorzelle) ausgewählt und im Wesentlichen parallel zu den anderen Transistorzellen, den Leistungstransistorzellen, betrieben. Während die Drain-Elektroden und Gate-Elektroden der Strommesszelle und der Leistungstransistorzellen jeweils gemeinsam angesteuert werden, werden die Potentiale an den Source-Elektroden der Strommesszelle und der Leistungstransistorzellen getrennt erfasst. Aus der Differenz zwischen den Source-Potentialen der Strommesszelle und der Leistungstransistorzellen lässt sich der durch die Leistungstransistorzellen fließende Laststrom abschätzen.
  • Es ist wünschenswert, das Source-Potential der Leistungstransistorzellen möglichst genau zu messen ohne dabei an aktiver Chipfläche für die Transistorzellen und deren Elektroden einzubüßen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Eine Ausführungsform betrifft eine integrierte Leistungstransistorschaltung mit einer in einem Zellenfeld angeordneten Transistorzelle, die ein dotiertes Gebiet aufweist, das in einem Halbleitersubstrat ausgebildet ist und das auf einer ersten Seite des Halbleitersubstrats an eine erste Oberfläche des Halbleitersubstrats angrenzt. Auf der ersten Seite ist ferner in einer Projektion des Zellenfeldes orthogonal zur ersten Oberfläche eine Elektrodenstruktur ausgebildet. Eine Kontaktstruktur ist elektrisch leitend mit den dotierten Gebieten und der Elektrodenstruktur verbunden. Ein erster Abschnitt der Kontaktstruktur ist im Zellenfeld zwischen der Elektrodenstruktur und dem Halbleitersubstrat ausgebildet. Ein zweiter Abschnitt der Kontaktstruktur außerhalb des Zellenfeldes verbindet den ersten Abschnitt mit einer Schnittstellenstruktur.
  • Eine andere Ausführungsform bezieht sich auf eine integrierte Leistungstransistorschaltung mit einer oder mehreren in einem Zellenfeld ausgebildeten Transistorzellen, wobei jede Transistorzelle ein dotiertes Gebiet aufweist, das in einem Halbleitersubstrat ausgebildet ist und an eine erste Oberfläche auf einer ersten Seite des Halbleitersubstrats angrenzt. Auf der ersten Seite des Halbleitersubstrats ist eine Kontaktstruktur vorgesehen und elektrisch leitend mit den dotierten Gebieten verbunden, wobei die Kontaktstruktur in einer Projektion des Zellenfeldes orthogonal zur ersten Oberfläche einen ersten Abschnitt aufweist und ein zweiter Abschnitt den ersten Abschnitt mit einer Schnittstellenstruktur verbindet. Über dem ersten Abschnitt ist eine Elektrodenstruktur ausgebildet, die über dem zweiten Abschnitt fehlt.
  • Eine andere Ausführungsform betrifft ein Verfahren zur Herstellung eines integrierten Schaltkreises. Mindestens eine Transistorzelle wird in einem Zellenfeld ausgebildet, wobei jede Transistorzelle ein in einem Halbleitersubstrat ausgebildetes und auf einer ersten Seite des Halbleitersubstrats an eine erste Oberfläche des Halbleitersubstrats angrenzendes dotiertes Gebiet aufweist. Auf der ersten Seite wird eine Kontaktschicht abgeschieden und strukturiert, wobei aus der Kontaktschicht eine Kontaktstruktur ausgebildet wird, die in einer Projektion des Zellenfeldes orthogonal zur ersten Oberfläche einen ersten Abschnitt und außerhalb des Zellenfeldes einen zweiten Abschnitt aufweist, wobei der zweite Abschnitt den ersten Abschnitt mit einer Schnittstellenstruktur verbindet. Auf und in direktem Kontakt mit dem ersten Abschnitt wird in orthogonaler Projektion des Zellenfeldes eine Elektrodenstruktur ausgebildet, die außerhalb des Zellenfeldes fehlt.
  • Die beigefügten Figuren vermitteln ein weiteres Verständnis der Ausführungsformen der Erfindung und bilden einen Teil dieser Beschreibung. Die Figuren illustrieren die Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung der der Erfindung zugrunde liegenden Überlegungen. Weitere Ausführungsformen der Erfindung und einige der erzielten Vorteile ergeben sich unmittelbar unter Bezug auf die folgende detaillierte Beschreibung. Die Elemente der Figuren sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen beziehen sich auf einander entsprechende Elemente und Strukturen.
  • KURZBESCHREIBUNG DER FIGUREN
  • Die 1 zeigt ein vereinfachtes Schaltbild einer integrierten Leistungstransistorschaltung nach einer Ausführungsform.
  • Die 2A zeigt eine schematische Draufsicht auf einen Abschnitt einer integrierten Leistungstransistorschaltung mit einem Zellenfeld gemäß einer Ausführungsform, bei der eine Kontaktstruktur einen parallel zu der Kante einer Elektrodenstruktur verlaufenden Abschnitt aufweist.
  • Die 2B zeigt einen schematischen Querschnitt durch den Abschnitt der integrierten Leistungstransistorschaltung der 2A längs von Gategräben.
  • Die 2C zeigt einen schematischen Querschnitt durch den Abschnitt der integrierten Leistungstransistorschaltung der 2A längs von Sourcegebieten.
  • Die 3A zeigt eine schematische Seitenansicht einer Anordnung mit der integrierten Leistungstransistorschaltung gemäß 1 gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 3B zeigt ein vereinfachtes Blockschaltbild einer integrierten Leistungstransistorschaltung gemäß einer weiteren Ausführungsform mit integriertem Sense-Schaltkreis.
  • Die 3C zeigt eine schematische Draufsicht auf eine Metallisierungsebene einer integrierten Leistungstransistorschaltung mit einer Sense-Transistorzelle.
  • Die 4A zeigt eine schematische Draufsicht auf einen Abschnitt einer integrierten Leistungstransistorschaltung nach der Ausbildung von Transistorzellen zur Darstellung eines Verfahrens zur Herstellung einer integrierten Leistungstransistorschaltung gemäß einer weiteren Ausführungsform.
  • Die 4B zeigt einen schematischen Querschnitt durch den in der 4A gezeigten Abschnitt längs von Gategräben.
  • Die 4C zeigt einen schematischen Querschnitt durch den in der 4A gezeigten Abschnitt entlang von Sourcegebieten.
  • Die 5A zeigt den Abschnitt der integrierten Leistungstransistorschaltung gemäß der 4A nach der Ausbildung von Öffnungen in einer über den Transistorzellen abgeschiedenen dielektrischen Schicht.
  • Die 5B zeigt einen schematischen Querschnitt durch den in der 5A gezeigten Abschnitt längs von Gategräben.
  • Die 5C zeigt einen schematischen Querschnitt durch den in der 5A gezeigten Abschnitt entlang von Sourcegebieten.
  • Die 6A zeigt den Abschnitt der integrierten Leistungstransistorschaltung der 5A nach Abscheiden einer Kontaktschicht und Strukturieren der Kontaktschicht zu einer Kontaktstruktur.
  • Die 6B zeigt einen schematischen Querschnitt durch den in der 6A gezeigten Abschnitt längs von Gategräben.
  • Die 6C zeigt einen schematischen Querschnitt durch den in der 6A gezeigten Abschnitt entlang von Sourcegebieten.
  • Die 7A zeigt den Abschnitt der integrierten Leistungstransistorschaltung der 6A nach der Ausbildung von Elektrodenstrukturen.
  • Die 7B zeigt einen schematischen Querschnitt durch den in der 7A gezeigten Abschnitt längs von Gategräben.
  • Die 7C zeigt einen schematischen Querschnitt durch den in der 7A gezeigten Abschnitt entlang von Sourcegebieten.
  • Die 8 ist ein vereinfachtes Flussdiagramm zur Darstellung eines Verfahrens zur Herstellung einer integrierten Leistungstransistorschaltung gemäß einer weiteren Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Bevor nachfolgend die Ausführungsbeispiele anhand der Figuren näher erläutert werden, sei darauf hingewiesen, dass übereinstimmende Elemente in den Figuren mit übereinstimmenden oder ähnlichen Bezugszeichen versehen sind und auf eine wiederholte Beschreibung dieser Elemente verzichtet wird. Außerdem sind die Figuren nicht notwendigerweise maßstabsgetreu dargestellt, da deren Schwerpunkt auf der Veranschaulichung und Erläuterung von Grundprinzipien dient.
  • Die 1 zeigt das vereinfachte Schaltbild einer integrierten Leistungstransistorschaltung mit Strommessfunktion. Eine Mehrzahl von parallel geschalteten Transistorzellen bilden einen Leistungstransistor 901. Mindestens eine weitere Transistorzelle bildet einen Sense-Transistor 902. Der Leistungstransistor 901 und der Sense-Transistor 902 sind Feldeffekttransistoren. Bei Feldeffekttransistoren steuert das an eine Gate-Elektrode angelegte Potential einen Stromfluss in einer Laststrecke zwischen einem Draingebiet und einem Sourcegebiet, indem ein der Gate-Elektrode zugeordnetes elektrisches Feld die Ladungsträgerverteilung in einem Kanalbereich zwischen den Drain- und Sourcegebieten steuert. Die Draingebiete des Leistungstransistors 910 und des Sense-Transistors 902 sind miteinander verbunden und beispielsweise auf einen Drain-Anschluss 920 geführt. Die Gate-Elektroden des Leistungstransistors 901 und des Sense-Transistors 902 sind miteinander verbunden. Gemäß der Ausführungsform der 1 sind die beiden Gate-Elektroden auf einen gemeinsamen Gate-Anschluss 930 geführt.
  • Die Sourcegebiete des Leistungstransistors 902 sind auf einen Source-Anschluss 911 geführt. Das Sourcegebiet des Sense-Transistors 902 ist, vom Source-Anschluss getrennt, auf einen Sense-Source-Anschluss 912 geführt. Der Drain-Anschluss 920, der Gate-Anschluss 930, der Source-Anschluss 911 und der Sense-Source-Anschluss 912 können jeweils als Kontaktkissen (Pad) ausgebildet sein. Die Transistorzelle für den Sense-Transistor 902 ist identisch den Transistorzellen für den Leistungstransistor 901 ausgebildet. Üblicherweise umfasst die integrierte Leistungstransistorschaltung identische Transistorzellen, die in mehreren Zellenfeldern angeordnet sind, wobei mindestens eine Transistorzelle eines zentral angeordneten Zellenfeldes als Sensorzelle verdrahtet ist.
  • Zur Messung des Laststroms wird eine Spannungsdifferenz zwischen einem mittleren Potential der Sourcegebiete des Leistungstransistors 901 und dem Potential am Sourcegebiet des Sensetransistors 902 ausgewertet. Anhand der Potentialdifferenz wird der Laststrom geschätzt. Übersteigt der geschätzte Laststrom einen vordefinierten Schwellenwert, so kann eine Steuerelektronik über den Gateanschluss 930 das Potential an den Gate-Elektroden so steuern, dass der Laststrom begrenzt beziehungsweise abgeregelt wird.
  • Zur Messung des Source-Potentials des Leistungstransistors 901 wird das Potential der Sourcegebiete ausgewählter Transistorzellen abgegriffen und über eine Abgriffsleitung (Tapping-Leitung) 813 auf einen Abgriff-Anschluss 913 geführt, der ebenfalls als Kontaktkissen ausgebildet sein kann.
  • Die Verbindungen zwischen den Sourcegebieten des Leistungstransistors 901 und dem Source-Anschluss 911 sind mindestens zweilagig, wobei eine erste, dünne Lage aus einem ersten Material die Sourcegebiete direkt kontaktiert und eine zweite, dickere Lage aus einem zweiten Material eine ausreichend niederohmige Verbindung zwischen den Sourcegebieten und dem Source-Anschluss ausbildet. Dagegen umfasst in den nachfolgend beschriebenen Ausführungsformen die Tapping-Leitung 813 zwischen ausgewählten Sourcegebieten des Leistungstransistors 901 und dem Abgriff-Anschluss 913 lediglich die erste Lage, während die zweite Lage fehlt.
  • Die 2A, 2B und 2C zeigen einen Abschnitt einer integrierten Leistungstransistorschaltung mit mehreren Transistorzellen 100 eines Leistungstransistors 901 in der Draufsicht und in zwei parallelen Querschnitten. Jede Transistorzelle 100 weist ein dotiertes Gebiet 110 auf, das in einem Halbleitersubstrat 190 ausgebildet ist und auf einer ersten Seite des Halbleitersubstrats 190 an eine erste Oberfläche 101 des Halbleitersubstrates 190 anschließt, wie es aus der 2C ersichtlich ist. Das Material des Halbleitersubstrats 190 ist beispielsweise einkristallines Silizium. Das Halbleitersubstrat 190 kann eine oder mehrere epitaktisch aufgewachsene Schichten mit unterschiedlichen Dotierstoffen und unterschiedlichen Dotierstoffkonzentrationen und -konzentrationsverläufen umfassen. Gemäß einer Ausführungsform umfasst das Halbleitersubstrat 190 neben den als Sourcegebiete wirksamen dotierten Gebieten 110 eine Drainschicht 180 auf der der ersten Seite gegenüberliegenden zweiten Seite des Halbleitersubstrats 190 und eine an die Drainschicht 180 anschließende Driftschicht 120. Mindestens innerhalb eines Zellenfeldes 500 ist zwischen den dotierten Gebieten 110 und der Driftschicht 120 ein Kanalgebiet 115 ausgebildet, dessen Leitfähigkeitstyp dem des dotierten Gebietes 110, des weiteren dotierten Gebiets 180 und der Driftschicht 120 entgegengesetzt ist. Beispielsweise sind das dotierte Gebiet 110, das weitere dotierte Gebiet 180, und die Driftzone 120 vom n-Leitungstyp, während das Kanalgebiet 115 vom p-Leitungstyp ist. Die dotierten Gebiete 110 und das Kanalgebiet 115 sind mindestens im Bereich der Transistorzellen 100 im Zellenfeld 500 ausgebildet und können außerhalb des Zellenfeldes 500 fehlen.
  • Die Transistorzellen 100 umfassen ferner Gateleiterstrukturen 112. Die Gateleiterstrukturen 112 können in Gategräben 118 angeordnet sein, die sich ausgehend von der ersten Oberfläche 101 in das Halbleitersubstrat 190 hinein erstrecken, wobei die dotierten Gebiete 110 zwischen den Gategräben 118 angeordnet sind. Die Gategräben 118 sind streifenförmig ausgebildet und erstrecken sich entlang einer ersten Richtung. Die Gateleiterstrukturen 112 sind gegenüber dem umgebenden Halbleitersubstrat 190 durch dielektrische Strukturen 116 elektrisch isoliert. Zwischen den Gateleiterstrukturen 112 und den Kanalgebieten 115 bilden die dielektrischen Strukturen 116 jeweils ein Gatedielektrikum aus. Ein an die Gateleiterstrukturen 112 angelegtes Potential steuert einen Stromfluss zwischen den dotierten Gebieten 110 und dem weiteren dotierten Gebiet 180. In den Gategräben 118 kann zusätzlich zu den Gateleiterstrukturen 112 eine Feldelektrode 114 oder eine andere von den Gateleiterstrukturen 112 isolierte Struktur ausgebildet sein. Die Feldelektrode 114 kann beispielsweise bezogen auf die erste Oberfläche 101 unterhalb der Gateleiterstrukturen 112 vorgesehen sein. Die Feldelektrode 114 ist durch die dielektrische Struktur 116 gegenüber den Gateleiterstrukturen 112 und dem umgebenden Halbleitersubstrat 190 elektrisch isoliert.
  • Auf der ersten Oberfläche 101 liegt eine dielektrische Schicht 200 auf. Die dielektrische Schicht 200 kann eine, zwei oder mehr Lagen aus unterschiedlichen Materialien umfassen. Beispielsweise umfasst die dielektrische Schicht 200 eine Schicht aus Siliziumoxid, Siliziumnitrid oder BPSG (Borphosphorsilikatglas).
  • Ferner ist auf der ersten Seite des Halbleitersubstrats 190 eine Kontaktstruktur 300 ausgebildet und elektrisch leitend mit den dotierten Gebieten 110 der Transistorzellen 100 verbunden. Im Bereich des Zellenfeldes 500 weist die Kontaktstruktur 300 einen ersten Abschnitt 310 auf. Ein zweiter Abschnitt 320 der Kontaktstruktur 300 ist außerhalb des Zellenfeldes 500 ausgebildet und verbindet den ersten Abschnitt 310 mit einer Schnittstellenstruktur außerhalb des dargestellten Bereichs. Die Schnittstellenstruktur ist beispielsweise ein Kontaktkissen zur externen Kontaktierung oder ein Übergang in einen Logikbereich der integrierten Leistungstransistorschaltung. Die integrierte Leistungstransistorschaltung weist ferner eine Elektrodenstruktur 391 auf, die unmittelbar auf mindestens einem Teil des ersten Abschnitts 310 der Kontaktstruktur 300 ausgebildet ist und über dem zweiten Abschnitt 320 fehlt.
  • Gemäß einer Ausführungsform weist der zweite Abschnitt 320 der Kontaktstruktur 300 einen oder mehrere erste Unterabschnitte 321 auf, die sich jeweils im Bereich ausgewählter Transistorzellen 100 ausgehend vom ersten Abschnitt 310 in der ersten Richtung über das Zellenfeld 500 hinaus erstrecken und die im Bereich nicht zur Messung ausgewählter Transistorzellen 100 fehlen. Ein zweiter Unterabschnitt 322 schließt an den einen oder die mehreren ersten Unterabschnitte 321 an und erstreckt sich entlang einer zweiten Richtung, die die erste Richtung schneidet. Gemäß einer Ausführungsform verläuft der zweite Unterabschnitt 322 senkrecht zu den Gategräben 118. Der zweite Unterabschnitt 322 bildet einen Abschnitt der Tapping-Leitung 813 der 1A. Die Tapping-Leitung ist von den nicht ausgewählten Transistorzellen durch isoliertes Material räumlich beabstandet.
  • Gemäß einer Ausführungsform sind die dotierten Gebiete 110 Source-Gebiete der Transistorzellen 100 und die Elektrodenstruktur 391 ist eine Source-Elektrode der integrierten Leistungstransistorschaltung. Gemäß der in der 2A gezeigten Ausführungsform erstreckt sich der zweite Unterabschnitt 322 der Kontaktstruktur 300 (die Tapping-Leitung) parallel zu einer Kante der Elektrodenstruktur 391.
  • Gemäß einer Ausführungsform umfasst die integrierte Leistungstransistorschaltung zusätzlich eine Gate-Elektrode 393, die auf der ersten Seite des Halbleitersubstrats 190 angeordnet ist und die elektrisch mit den Gateleiterstrukturen 112 verbunden ist. Gemäß einer Ausführungsform erstreckt sich der zweite Unterabschnitt 322 der Kontaktstruktur 320 (die Tapping-Leitung) parallel zu einer Kante der Gate-Elektrode 393. Der zweite Unterabschnitt 322 der Kontaktstruktur 300 kann zwischen einer Kante der Elektrodenstruktur 391 und einer dazu parallelen Kante der Gate-Elektrode 393 geführt sein.
  • Durch die zwischen dem Halbleitersubstrat 190 und der Kontaktstruktur 300 angeordnete dielektrischen Schicht 200 erstrecken sich eine oder mehrere erste Durchkontaktierungen 293. Jede erste Durchkontaktierung 293 verbindet die Gate-Elektrode 393 mit den Gateleiterstrukturen 112. Gemäß einer Ausführungsform sind die ersten Durchkontaktierungen 293 und die Kontaktstruktur 300 aus demselben Material beziehungsweise aus denselben Materialien ausgebildet. Zweite Durchkontaktierungen 291 erstrecken sich durch die dielektrische Schicht 200 und verbinden die Kontaktstruktur 300 mit den dotierten Gebieten 110 und dem Kanalgebiet 115 im Zellenfeld 500. Die zweiten Durchkontaktierungen 291 und die Kontaktstruktur 300 sind gemäß einer weiteren Ausführungsform aus demselben Material beziehungsweise aus denselben Materialien ausgebildet.
  • Gemäß einer Ausführungsform umfassen die Kontaktstruktur 300 sowie die ersten und zweiten Durchkontaktierungen 293, 291 eine Wolframschicht. Der Wolframschicht können eine oder mehrere Barriere- oder Hilfsschichten, beispielsweise aus Titan und Titannitrid unterliegen.
  • Anschließend an die der ersten Oberfläche gegenüberliegenden zweiten Oberfläche des Halbleitersubstrates 190 kann eine Drain-Elektrode 392 vorgesehen sein. Das Material der Source-Elektrode 391, der Drain-Elektrode 392 und der Gate-Elektrode 393 ist jeweils Aluminium Al, Kupfer Cu, oder eine Legierung aus Aluminium und Kupfer AlCu mit oder ohne weiteren Beimengungen und Zwischenlagen.
  • Die Dicke der Kontaktstruktur 300 beträgt maximal etwa 300 Nanometer, beispielsweise maximal 100 nm. Die Dicke der Elektrodenstruktur 391 und der Gate-Elektrode 393 beträgt mindestens 1 Mikrometer.
  • Da die Kontaktstruktur 300 aus einer vergleichsweise dünnen Schicht hervorgeht, lässt sich der zweite Unterabschnitt 322 und damit die Tapping-Leitung für den Abgriff der Potentiale einer oder mehrerer Sourcegebiete zur Ermittlung des Laststroms mit geringem Abstand zur benachbarten Source-Elektrode 391 beziehungsweise zur Gate-Elektrode 393 realisieren. Wird die Tapping-Leitung dagegen herkömmlich in der Art der Elektrodenstrukturen 391, 393 realisiert, so sind, bedingt durch die Anforderungen des Ätzprozesses an das Layout, um ein Mehrfaches breitere Abstände zwischen einer solchen gedachten Tapping-Leitung und der benachbarten Source-Elektrode 391 bzw. zur benachbarten Gate-Elektrode 393 vorzusehen, was zu einer signifikanten Einbuße an aktiver Chipfläche führt. Geht die Kontaktstruktur 300 aus einer Schicht hervor, die im Zuge der Ausbildung der ersten und zweiten Durchkontaktierungen 293, 291 und zum Anschluss der Durchkontaktierungen 293, 291 auf der dielektrischen Schicht 200 abgeschieden wird, so erfordert das Vorsehen der Tapping-Leitung keine zusätzlichen Prozessschritte. Da das Source-Potential der Leistungstransistorzellen direkt an den Sourcegebieten ausgewählter Leistungstransistorzellen abgegriffen wird, wird die Messung des Source-Potentials nicht durch einen Spannungsabfall verfälscht, der sich bei hohem Laststrom zwischen den Sourcegebieten und dem Source-Anschluss ergibt. Damit lässt sich der Laststrom der integrierten Leistungstransistorschaltung sehr präzise und ohne Einbuße an aktiver Chipfläche erfassen.
  • Die 3A bezieht sich auf eine Ausführungsform, bei der die Potentiale an den ausgewählten Sourcegebieten (Tapping-Kontakte) und an der Sense-Transistorzelle außerhalb der integrierten Leistungstransistorschaltung ausgewertet werden. Die integrierte Leistungstransistorschaltung 300 ist demnach Teil einer Anordnung 990 mit integrierten Schaltkreisen. Die Anordnung 990 umfasst zusätzlich zur integrierten Leistungstransistorschaltung 900 eine integrierte Sense-Schaltung 980 mit einem Sense-Schaltkreis zur Bestimmung und Steuerung des Laststroms. Die integrierte Sense-Schaltung 980 und die integrierte Leistungstransistorschaltung 900 können auf einem gemeinsamen Träger angeordnet oder in unterschiedlichen Gehäusen vorgesehen sein. Gemäß der in der 3A gezeigten Ausführungsform können die Halbleiterkörper der beiden integrierten Schaltkreise 980, 900 miteinander fest verbunden sein. Beispielsweise umfasst die integrierte Leistungstransistorschaltung 900 einen Abgriff-Anschluss 913, der mit dem zweiten Unterabschnitt 322 der Kontaktstruktur 300 (der Tapping-Leitung) elektrisch verbunden ist, und einen Sense-Source-Anschluss 912, der mit einer Sense-Transistorzelle der integrierten Leistungstransistorschalung 900 verbunden ist. Die integrierte Sense-Schaltung ist, beispielsweise über Bonding-Drähte, mit den Abgriff- und Sense-Anschlüssen 913, 912 elektrisch verbunden. Die Auswerte- und Steuerfunktion im Sense-Schaltkreis in der integrierten Sense-Schaltung 980 detektiert eine Überlastbedingung für die Transistorzellen 100 auf Grundlage von Signalen, die von der integrierten Leistungstransistorschaltung 900 über die Abgriff- und Sense-Anschlüsse 913, 912 übertragen werden.
  • Die 3B bezieht sich auf eine Ausführungsform, bei der ein Sense-Schaltkreis 950 mit einer Auswerte- und Steuerfunktion zusammen mit dem Leistungstransistor 901 und dem Sense-Transistor 902 auf demselben Halbleitersubstrat ausgeführt sind.
  • Die 3C zeigt eine stark schematisierte Draufsicht auf eine integrierte Leistungstransistorschaltung. Unterhalb von Source-Elektroden 391 sind in einem Halbleitersubstrat Zellenfelder mit Transistorzellen angeordnet. Die Transistorzellen sind entlang von Gräben ausgebildet, die sich im Halbleitersubstrat entlang der y-Richtung erstrecken. In der Verlängerung der Gräben außerhalb der Zellenfelder kontaktieren Gate-Elektroden 393 Gateleiterstrukturen, die in den Gräben angeordnet sind. Eine Transistorzelle im zentralen Bereich der integrierten Leistungstransistorschaltung wird als Sense-Transistorzelle verwendet und angeschlossen. Über eine Sense-Leitung 400 wird das Source-Potential der Sense-Transistorzelle getrennt von den Source-Elektroden 391 zu einem Sense-Source-Anschluss 912 geführt. Die Gate-Elektroden 391 können beispielsweise zu einem Gate-Anschluss 930 geführt sein. Die Sourcegebiete einer oder mehrerer Leistungstransistorzellen werden über eine Tapping-Leitung 813 zu einem Abgriff-Anschluss 913 geführt. Da die Tapping-Leitung 813 aus einer dünnen Kontaktschicht hervorgeht, sind nur geringe Abstände zwischen der Tapping-Leitung 813 und der Source-Elektrode 391 beziehungsweise der Gate-Elektrode 393 erforderlich.
  • Entsprechend den 4A, 4B und 4C werden in einem Halbleitersubstrat 190 zunächst Transistorzellen 100 entlang von Gräben 118 ausgebildet. Im Halbleitersubstrat 190 werden dazu anschließend an eine erste Oberfläche 101 dotierte Gebiete 110 ausgebildet, die in der fertigen Leistungstransistorschaltung als Sourcegebiete wirksam sein können. Auf der der ersten Seite gegenüberliegenden zweiten Seite des Halbleitersubstrats 190 ist ein weiteres dotiertes Gebiet 180 ausgebildet, das in der fertigen integrierten Leistungstransistorschaltung als Draingebiet wirksam sein kann. An das weitere dotierte Gebiet 118 kann eine Driftzone 120 anschließen. Die dotierten Gebiete 110 sind mindestens im Bereich eines Zellenfeldes ausgebildet oder können sich über das Zellenfeld hinaus erstrecken. Mindestens im Bereich des Zellenfeldes sind zwischen den dotierten Gebieten 110 und der Driftzone 120 Kanalgebiete 115 ausgebildet, deren Leitfähigkeitstyp dem der dotierten Gebiete 110 entgegengesetzt ist. Die Gategräben 118 werden parallel zueinander und in regelmäßigen Abständen zueinander ausgebildet. In den Gategräben 118 sind auf Höhe der Kanalgebiete 115 Gateleiterstrukturen 112 ausgebildet. Bezogen auf die erste Oberfläche 101 unterhalb der Gateleiterstrukturen 112 kann in den Gategräben 118 jeweils eine Feldelektrode 114 vorgesehen werden. Eine dielektrische Struktur 116 isoliert die Gateleiterstrukturenstrukturen 112, die Feldelektroden 114 und das Halbleitersubstrat 190 elektrisch gegeneinander.
  • Entsprechend den 5A, 5B, 5C wird auf der ersten Oberfläche 101 eine dielektrische Schicht 200 vorgesehen, beispielsweise durch Abscheiden von Siliziumoxid oder BPSG. In die dielektrische Schicht 200 werden Öffnungen 299 eingebracht, die im Zellenfeld 500 die dotierten Gebiete 110 und das Kanalgebiet 115 und außerhalb des Zellenfeldes 500 die Gateleiterstrukturen 112 freilegen. Die 5B zeigt die freigelegte Gateleiterstrukturen 112 und die 5C die freigelegten dotierten Gebiete 110 und das freigelegte Kanalgebiet 115. Gemäß den gezeigten Ausführungsformen erstrecken sich die Öffnungen 299 in die Gateleiterstrukturen 112 beziehungsweise mindestens bis zu einer Oberkante des Kanalgebiets 115 oder in dieses hinein. Auf die dielektrische Schicht 200 wird eine Kontaktschicht abgeschieden, die die Öffnungen 299 füllt, und anschließend photolithographisch strukturiert.
  • Wie in den 6A, 6B, 6C gezeigt, füllt das Material der abgeschiedenen Kontaktschicht die Öffnungen 299 und bildet erste Durchkontaktierungen 293 zu den Gateleiterstrukturen 112 sowie zweite Durchkontaktierungen 291 zu den dotierten Gebieten 110 und dem Kanalgebiet 115 aus. Das Abscheiden der Kontaktschicht 300 umfasst gemäß einer Ausführungsform das Abscheiden einer Wolframschicht. Gemäß anderen Ausführungsformen umfasst das Abscheiden der Kontaktschicht zusätzlich das Abscheiden von Barriere- und Hilfsschichten vor dem Abscheiden einer Wolframschicht. Die Barriere- und Hilfsschichten können beispielsweise Titan und Titannitrid enthalten oder daraus bestehen.
  • Die aus der Kontaktschicht hervorgegangene Kontaktstruktur 300 weist im Zellenfeld 500 einen ersten Abschnitt 310 auf. Ein zweiter Abschnitt 320 umfasst einen oder mehrere erste Unterabschnitte 321, die sich für ausgewählte Transistorzellen 100 in der durch die Längsrichtung der Gategräben 118 vorgegebenen Richtung über das Zellenfeld 500 hinaus erstrecken, und einen zweiten Unterabschnitt 322, der an den ersten oder die ersten Unterabschnitte 321 unmittelbar anschließt und sich in einer Richtung erstreckt, die die Längsrichtung der Gategräben 118 schneidet, beispielsweise im rechten Winkel. Daneben kann die Kontaktstruktur 300 weitere Abschnitte 350 aufweisen, die von den ersten und zweiten Abschnitten 310, 320 elektrisch isoliert und räumlich abgetrennt sind, beispielsweise im Bereich von Gate-Elektroden und anderen Metallisierungen. Ebenso kann die Kontaktstruktur 300 weitere Abschnitte zwischen dem ersten Abschnitt 310 und dem zweiten Abschnitt 320 aufweisen.
  • Da die Kontaktschicht vergleichsweise dünn ist, lässt sich die durch den zweiten Unterabschnitt 322 der Kontaktstruktur 300 gebildete Tapping-Leitung in geringem Abstand zu anderen Abschnitten, etwa zum ersten Abschnitt 310 und den weiteren Abschnitten 350 ausführen. Die Abstände können beispielsweise wenige 10 Nanometer betragen. Gemäß einer Ausführungsform beträgt der Abstand zwischen der Tapping-Leitung und dem ersten Abschnitt 310, beziehungsweise zwischen der Tapping-Leitung und dem weiteren Abschnitt 350 maximal 100 Nanometer. Anschließend wird eine vergleichsweise dicke Metallisierung auf die Kontaktstruktur 300 aufgebracht und strukturiert. Die Metallisierung ist beispielsweise aus einer Aluminium-Kupferlegierung. Die Dicke der Metallisierung beträgt mindestens ein Mikrometer, zehn Mikrometer oder mehr. Die hohe Schichtdicke der Metallisierung erfordert zur Ätzung einen breiten Abstand benachbarter und voneinander elektrisch isolierter Elektrodenstrukturen wie z. B. der Source-Elektrode 391 und der Gate-Elektrode 393.
  • Die 7A, 7B, 7C zeigen die aus der dicken Metallisierungsschicht hervorgegangene Source-Elektroden 391 und Gate-Elektroden 393 sowie Drain-Elektroden 392 auf der der ersten Seite gegenüberliegenden Seite des Halbleitersubstrates 190. Gemäß der dargestellten Ausführungsform erstrecken sich die zweiten Durchkontaktierungen 291 jeweils auf ihrer gesamten Länge durch die dielektrische Schicht 200 und die dotierten Gebiete 110, so dass die dotierten Gebiete 110 an den Seitenwänden und das Kanalgebiet 115 am Boden der zweiten Durchkontaktierungen 291 elektrisch kontaktiert sind. Gemäß einer anderen Ausführungsform kontaktieren die zweiten Durchkontaktierungen 291 die dotierten Gebiete 110 und das Kanalgebiet 115 abwechselnd, wobei die zweiten Durchkontaktierungen 291 abschnittsweise als flacher Kontakt auf den dotierten Gebieten 110 aufliegen können.
  • Die 8 zeigt schematisch ein Verfahren zur Herstellung einer integrierten Leistungstransistorschaltung gemäß einer Ausführungsform. In einem Halbleitersubstrat werden Transistorzellen ausgebildet, wobei jede Transistorzelle auf einer ersten Seite des Halbleitersubstrats an eine erste Oberfläche des Halbleitersubstrats angrenzend ein dotiertes Gebiet aufweist (802). Über der ersten Seite des Halbleitersubstrats wird eine Kontaktschicht abgeschieden (804). Die Kontaktschicht wird strukturiert (806), wobei aus der Kontaktschicht eine Kontaktstruktur ausgebildet wird. Die Kontaktstruktur weist im Zellenfeld einen ersten Abschnitt und außerhalb des Zellenfeldes einen zweiten Abschnitt auf, der den ersten Abschnitt mit einer Schnittstellenstruktur verbindet. Auf und in direktem Kontakt mit dem ersten Abschnitt wird eine Elektrodenstruktur ausgebildet, die über dem zweiten Abschnitt fehlt (808).

Claims (22)

  1. Eine integrierte Leistungstransistorschaltung, aufweisend: mindestens eine in einem Zellenfeld (500) angeordnete Transistorzelle (100), die ein dotiertes Gebiet (110) aufweist, das in einem Halbleitersubstrat (190) ausgebildet ist und auf einer ersten Seite des Halbleitersubstrats (190) an eine erste Oberfläche (101) angrenzt; eine Elektrodenstruktur, die auf der ersten Seite des Halbleitersubstrats (190) in einer Projektion des Zellenfeldes (500) orthogonal zur ersten Oberfläche (101) ausgebildet ist; und eine Kontaktstruktur (300), die auf der ersten Seite des Halbleitersubstrats (190) ausgebildet und elektrisch leitend mit den dotierten Gebieten (110) und der Elektrodenstruktur verbunden ist, wobei die Kontaktstruktur (300) einen ersten Abschnitt (310) zwischen der Elektrodenstruktur und dem Halbleitersubstrat (190) und einen zweiten Abschnitt (320) außerhalb des Zellenfeldes (500) aufweist und der zweite Abschnitt (320) den ersten Abschnitt (310) mit einer Schnittstellenstruktur verbindet.
  2. Die integrierte Leistungstransistorschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die dotierten Gebiete (110) streifenförmig ausgebildet sind und sich entlang einer ersten Richtung erstrecken; und der zweite Abschnitt (320) einen oder mehrere erste Unterabschnitte (321), die sich jeweils ausgehend vom ersten Abschnitt (310) in die erste Richtung erstrecken, und einen zweiten Unterabschnitt (322) aufweist, der an den einen oder die mehreren ersten Unterabschnitte (321) anschließt und sich entlang einer zweiten Richtung erstreckt, die die erste Richtung schneidet.
  3. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die dotierten Gebiete (110) Sourcegebiete der Transistorzellen (100) und die Elektrodenstruktur eine Source-Elektrode (391) ausbilden.
  4. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der zweite Unterabschnitt (322) streifenartig ausgebildet ist und sich parallel zu einer geraden Kante der Elektrodenstruktur erstreckt.
  5. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass jede der Transistorzellen (100) eine Gateleiterstruktur (112) aufweist, die integrierte Leistungstransistorschaltung ferner eine Gate-Elektrode (393) umfasst, die auf der ersten Seite angeordnet und mit den Gateleiterstrukturen (112) elektrisch verbunden ist; und der zweite Unterabschnitt (322) streifenförmig ausgebildet ist und sich parallel zu einer geraden Kante der Gate-Elektrode (393) erstreckt.
  6. Die integrierte Leistungstransistorschaltung nach Anspruch 5, gekennzeichnet durch ein weiteres dotiertes Gebiet (180) auf einer zweiten, der ersten Seite des Halbleitersubstrats (190) gegenüberliegenden Seite, wobei die dotierten Gebiete (110) und das weitere dotierte Gebiet (180) denselben Leitfähigkeitstyp aufweisen und durch ein an die Gateleiterstrukturen (112) angelegtes Potenzial ein Stromfluss zwischen den dotierten Gebieten (110) und dem weiteren dotierten Gebiet (180) steuerbar ist.
  7. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 5 oder 6, gekennzeichnet durch eine dielektrische Schicht (200), die zwischen der ersten Oberfläche (101) und der Kontaktstruktur (300) angeordnet ist, und erste Durchkontaktierungen (293) außerhalb des Zellenfeldes (500), wobei jede erste Durchkontaktierung (293) sich durch die dielektrische Schicht (200) erstreckt und die Gate-Elektrode (393) mit einer der Gateleiterstrukturen (112) elektrisch verbindet, wobei die ersten Durchkontaktierungen (293) und mindestens eine unmittelbar an die dielektrische Schicht (200) angrenzende Teilschicht der Kontaktstruktur (300) aus demselben Material oder denselben Materialien ausgebildet sind.
  8. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Gateleiterstrukturen (112) in Gategräben (118) vorgesehen sind, die sich ausgehend von der ersten Oberfläche (101) in das Halbleitersubstrat (190) hinein erstrecken.
  9. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch eine dielektrische Schicht (200), die zwischen der ersten Oberfläche (101) und der Kontaktstruktur (300) angeordnet ist, und zweite Durchkontaktierungen (291) im Zellenfeld (500), wobei die zweiten Durchkontaktierungen (291) sich durch die dielektrische Schicht (200) hindurch erstrecken und die Kontaktstruktur (300) mit den dotierten Gebieten (110) elektrisch verbindet, wobei die zweiten Durchkontaktierungen (291) und die Kontaktstruktur (300) aus demselben Material oder denselben Materialien ausgebildet sind.
  10. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 1 bis 9, gekennzeichnet durch eine Dicke der Kontaktstruktur (300) von maximal 300 Nanometer und einer Dicke der Elektrodenstruktur von mindestens 1 Mikrometer.
  11. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 1 bis 10, gekennzeichnet durch einen mit dem zweiten Unterabschnitt (322) der Kontaktstruktur (300) elektrisch verbundenen Abgriff-Anschluss (913).
  12. Die integrierte Leistungstransistorschaltung nach Anspruch 11, gekennzeichnet durch eine Sense-Leitung (400), die auf der ersten Seite ausgebildet und mit mindestens einem nicht mit der Elektrodenstruktur verbundenen dotierten Gebiet (110) elektrisch verbunden ist; und ein Sense-Source-Anschluss (912), der mit der Sense-Leitung (400) elektrisch verbunden ist.
  13. Die integrierte Leistungstransistorschaltung nach einem der Ansprüche 1 bis 10, gekennzeichnet durch einen Sense-Schaltkreis (950), der mit dem zweiten Unterabschnitt (322) der Kontaktstruktur (300) elektrisch verbunden ist, wobei der Sense-Schaltkreis (950) dazu geeignet ist, eine Überlastbedingung der Transistorzellen (100) auf Basis unter anderem eines durch den zweiten Abschnitt (320) der Kontaktstruktur (300) abgegriffenen und übertragenen Signals zu detektieren.
  14. Die integrierte Leistungstransistorschaltung nach Anspruch 13, gekennzeichnet durch eine Sense-Leitung (400), die auf der ersten Seite ausgebildet und mit mindestens einem nicht mit der Elektrodenstruktur verbundenen dotierten Gebiet (110) und dem Sense-Schaltkreis (950) elektrisch verbunden ist, wobei der Sense-Schaltkreis (950) geeignet ist, die Überlastbedingung auf der Basis unter anderem eines durch die Sense-Leitung (400) abgegriffenen und übertragenen Signals zu detektieren.
  15. Eine Anordnung mit integrierten Schaltkreisen gekennzeichnet durch die integrierte Leistungstransistorschaltung (900) gemäß Anspruch 12, eine integrierte Sense-Schaltung (980), die einen Sense-Schaltkreis aufweist, wobei der Sense-Schaltkreis mit den Abgriffs- und Sense-Source-Anschlüssen (913, 912) der integrierten Leistungstransistorschaltung (900) verbunden und geeignet ist, eine Überlastbedingung der Transistorzellen (100) auf der Grundlage von von der integrierten Leistungstransistorschaltung (900) über die Abgriff- und Sense-Source-Anschlüsse (912, 913) übertragenen Signalen zu detektieren.
  16. Ein Verfahren zur Herstellung einer integrierten Leistungstransistorschaltung mit den Schritten: Ausbilden mindestens einer Transistorzelle (100) in einem Zellenfeld (500), wobei jede Transistorzelle (100) ein in einem Halbleitersubstrat (190) ausgebildetes und auf einer ersten Seite des Halbleitersubstrats (190) an eine erste Oberfläche (101) des Halbleitersubstrats (190) angrenzendes dotiertes Gebiet (110) aufweist; Abscheiden einer Kontaktschicht auf der ersten Seite; Strukturieren der Kontaktschicht, wobei aus der Kontaktschicht eine Kontaktstruktur (300) ausgebildet wird, die in einer Projektion des Zellenfeldes (500) orthogonal zur ersten Oberfläche (101) einen ersten Abschnitt (310) und außerhalb des Zellenfeldes (500) einen zweiten Abschnitt (320) aufweist, der den ersten Abschnitt (310) mit einer Schnittstellenstruktur verbindet; und Ausbilden einer Elektrodenstruktur auf und in direktem Kontakt mit dem ersten Abschnitt (310) in orthogonaler Projektion des Zellenfeldes (500) und fehlend außerhalb des Zellenfeldes (500).
  17. Das Verfahren nach Anspruch 16, wobei das Ausbilden der Elektrodenstrukturen (391) umfasst: Abscheiden einer Elektrodenschicht auf der strukturierten Kontaktstruktur (300), und Strukturieren der Elektrodenschicht, wobei die Elektrodenschicht in einem an das Zellenfeld (500) anschließenden und den zweiten Abschnitt (320) der Kontaktstruktur (300) aufweisenden Bereich entfernt wird.
  18. Das Verfahren nach einem der Ansprüche 16 oder 17, gekennzeichnet durch Vorsehen einer dielektrischen Schicht (200) auf der ersten Oberfläche (101) vor dem Abscheiden der Kontaktschicht.
  19. Das Verfahren nach Anspruch 18, gekennzeichnet durch Ausbilden von Öffnungen (299) in der dielektrischen Schicht (200) im Zellenfeld (500) zur abschnittsweisen Freilegung der dotierten Gebiete (110) vor dem Abscheiden der Kontaktschicht.
  20. Das Verfahren nach Anspruch 19, gekennzeichnet durch Füllen der Öffnungen (299) in der dielektrischen Schicht (200) im Zuge der Abscheidung der Kontaktschicht, wobei in den Öffnungen (299) zweite Durchkontaktierungen (291) aus dem Material der Kontaktschicht ausgebildet werden.
  21. Das Verfahren nach einem der Ansprüche 18 bis 20, gekennzeichnet durch Vorsehen von Gateleiterstrukturen (112) vor dem Abscheiden der Kontaktschicht; und Ausbilden von Öffnungen (299) in der dielektrischen Schicht (200) zum abschnittsweisen Freilegen der Gateleiterstrukturen (112) vor dem Abscheiden der Kontaktschicht.
  22. Eine integrierte Leistungstransistorschaltung, aufweisend: eine oder mehrere in einem Zellenfeld (500) ausgebildete Transistorzellen (100), wobei jede Transistorzelle (100) ein dotiertes Gebiet (110) aufweist, das in einem Halbleitersubstrat (190) ausgebildet ist und auf einer ersten Seite des Halbleitersubstrats (190) an eine erste Oberfläche (101) angrenzt; eine Kontaktstruktur (300), die auf der ersten Seite des Halbleitersubstrats (190) vorgesehen und elektrisch leitend mit den dotierten Gebieten (110) verbunden ist, wobei die Kontaktstruktur (300) in einer Projektion des Zellenfeldes (500) orthogonal zur ersten Oberfläche (101) einen ersten Abschnitt (310) aufweist und ein zweiter Abschnitt (320) den ersten Abschnitt (310) mit einer Schnittstellenstruktur verbindet; und eine Elektrodenstruktur (391), die über dem ersten Abschnitt (310) ausgebildet und mit dem ersten Abschnitt (310) elektrisch leitend verbunden ist und über dem zweiten Abschnitt (320) fehlt.
DE102012102533A 2012-03-23 2012-03-23 Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend Active DE102012102533B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102012102533A DE102012102533B3 (de) 2012-03-23 2012-03-23 Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
US13/848,767 US9634137B2 (en) 2012-03-23 2013-03-22 Integrated power transistor circuit having a current-measuring cell
CN201310095325.8A CN103325768B (zh) 2012-03-23 2013-03-22 有电流测量单元的集成功率晶体管电路装置及其制造方法
US15/458,459 US10475919B2 (en) 2012-03-23 2017-03-14 Method of producing an integrated power transistor circuit having a current-measuring cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012102533A DE102012102533B3 (de) 2012-03-23 2012-03-23 Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend

Publications (1)

Publication Number Publication Date
DE102012102533B3 true DE102012102533B3 (de) 2013-08-22

Family

ID=48915445

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012102533A Active DE102012102533B3 (de) 2012-03-23 2012-03-23 Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend

Country Status (3)

Country Link
US (2) US9634137B2 (de)
CN (1) CN103325768B (de)
DE (1) DE102012102533B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100548B3 (de) * 2016-01-14 2017-04-20 Infineon Technologies Austria Ag Prozessieren eines Halbleiterbauelements
US10475919B2 (en) 2012-03-23 2019-11-12 Infineon Technologies Austria Ag Method of producing an integrated power transistor circuit having a current-measuring cell

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111844A1 (de) * 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP6750994B2 (ja) * 2016-09-29 2020-09-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020192935A1 (en) * 2001-06-15 2002-12-19 Rajeev Joshi Semiconductor die including conductive columns
US20110037126A1 (en) * 2009-08-14 2011-02-17 Infineon Technologies Ag Semiconductor arrangement including a load transistor and sense transistor
US20110042741A1 (en) * 2009-08-18 2011-02-24 Denso Corporation Semiconductor device having semiconductor chip and metal plate and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
JP2001185614A (ja) * 1999-12-22 2001-07-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
ATE557093T1 (de) * 2004-06-30 2012-05-15 Pioneer Hi Bred Int Verfahren zum schutz von pflanzen vor pathogenen pilzen
KR101236030B1 (ko) * 2005-04-06 2013-02-21 페어차일드 세미컨덕터 코포레이션 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법
US7943990B2 (en) * 2005-08-17 2011-05-17 International Rectifier Corporation Power semiconductor device with interconnected gate trenches
JP5147203B2 (ja) * 2006-06-30 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
SE530415C2 (sv) * 2006-09-04 2008-05-27 Nanospace Ab Gastrustor
CN102318045B (zh) * 2008-02-14 2014-08-06 马克斯半导体股份有限公司 改良式击穿电压的边缘端点
US8221189B2 (en) * 2008-08-01 2012-07-17 Bragel International, Inc. Attachable breast form enhancement system
JP2010177454A (ja) 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP6008377B2 (ja) * 2010-03-03 2016-10-19 ルネサスエレクトロニクス株式会社 Ｐチャネル型パワーｍｏｓｆｅｔ
DE102012102533B3 (de) 2012-03-23 2013-08-22 Infineon Technologies Austria Ag Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
US8928066B2 (en) * 2013-02-04 2015-01-06 Infineon Technologies Austria Ag Integrated circuit with power and sense transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020192935A1 (en) * 2001-06-15 2002-12-19 Rajeev Joshi Semiconductor die including conductive columns
US20110037126A1 (en) * 2009-08-14 2011-02-17 Infineon Technologies Ag Semiconductor arrangement including a load transistor and sense transistor
US20110042741A1 (en) * 2009-08-18 2011-02-24 Denso Corporation Semiconductor device having semiconductor chip and metal plate and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475919B2 (en) 2012-03-23 2019-11-12 Infineon Technologies Austria Ag Method of producing an integrated power transistor circuit having a current-measuring cell
DE102016100548B3 (de) * 2016-01-14 2017-04-20 Infineon Technologies Austria Ag Prozessieren eines Halbleiterbauelements
DE102016100548B8 (de) * 2016-01-14 2017-08-17 Infineon Technologies Austria Ag Prozessieren eines Halbleiterbauelements
US9859385B2 (en) 2016-01-14 2018-01-02 Infineon Technologies Austria Ag Processing a semiconductor device
US10249723B2 (en) 2016-01-14 2019-04-02 Infineon Technologies Austria Ag Semiconductor device

Also Published As

Publication number Publication date
CN103325768B (zh) 2016-09-28
US10475919B2 (en) 2019-11-12
US20170186863A1 (en) 2017-06-29
US20130248861A1 (en) 2013-09-26
CN103325768A (zh) 2013-09-25
US9634137B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
DE102008064686B4 (de) Halbleitervorrichtung
DE102006056809B9 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE69530716T2 (de) Beschleunigungssensor und Verfahren zu seiner Herstellung
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE112010005546B4 (de) Halbleitervorrichtung
DE102006017946B4 (de) Siliziumkarbidhalbleitervorrichtung
WO2004025742A1 (de) Magnetfeldsensor mit einem hallelement
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009044597A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE102015103211B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen
DE102013103378B4 (de) Integrierte Schaltung mit Leistungstransistorzellen und einer Verbindungsleitung
DE10348902B4 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102012102533B3 (de) Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
DE102015106790B4 (de) Halbleitervorrichtung und Trench-Feldplatten-Feldeffekttransistor mit einem thermisch gewachsene und abgelagerte Teile aufweisenden Felddielektrikum
DE10330490B4 (de) Integrierte MIM-Kondensatorstruktur
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE10247431A1 (de) Halbleitervorrichtung
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131123