DE102014100877B4 - Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102014100877B4
DE102014100877B4 DE102014100877.4A DE102014100877A DE102014100877B4 DE 102014100877 B4 DE102014100877 B4 DE 102014100877B4 DE 102014100877 A DE102014100877 A DE 102014100877A DE 102014100877 B4 DE102014100877 B4 DE 102014100877B4
Authority
DE
Germany
Prior art keywords
transistor
trenches
sensor
integrated circuit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014100877.4A
Other languages
English (en)
Other versions
DE102014100877A1 (de
Inventor
Andreas Meiser
Markus Zundel
Steffen Thiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014100877A1 publication Critical patent/DE102014100877A1/de
Application granted granted Critical
Publication of DE102014100877B4 publication Critical patent/DE102014100877B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Integrierte Schaltung, die eine Halbleitervorrichtung aufweist, umfassend:eine Leistungskomponente (200), die eine Vielzahl von Trenches (300, ..., 300) in einem Zellarray umfasst, wobei die Vielzahl von Trenches (300, ..., 300) in einer ersten Richtung (x) verlaufen,eine Sensorkomponente (250), die in das Zellarray der Leistungskomponente (200) integriert ist und eine Sensorzelle aufweist, die eine Fläche hat, die kleiner ist als eine Fläche des Zellarrays der Leistungskomponente (200), undIsolationstrenches (205), die zwischen der Sensorkomponente (250) und der Leistungskomponente (200) angeordnet sind, wobei ein isolierendes Material in den Isolationstrenches (205) vorgesehen ist und die Isolationstrenches (205) in einer von der ersten Richtung (x) verschiedenen zweiten Richtung (y) verlaufen.

Description

  • HINTERGRUND
  • MOS-Leistungsvorrichtungen, beispielsweise MOS-Leistungsschalter, die Sensortransistoren aufweisen, werden allgemein verwendet. Beispielsweise kann der Sensortransistor als ein Stromsensor verwendet werden, der mit der Leistungsvorrichtung integriert ist. Der Stromsensor kann zum Messen eines Laststromes des Leistungstransistors eingesetzt werden. Beispielsweise kann im Falle eines Kurzschlusses der Stromsensor einen hohen Strom erfassen und den Leistungstransistor ausschalten, um negative Einwirkungen auf den Leistungstransistor zu vermeiden. Dadurch kann eine Selbstschutz-Leistungsvorrichtung verwirklicht werden.
  • Es wurden bereits Versuche unternommen, die Eigenschaften einer derartigen Vorrichtung zu verbessern.
  • Weitere MOS-Leistungsvorrichtungen mit Sensortransistoren sind beispielsweise aus den Druckschriften US 2005 / 0 270 869 A1 und US 7 800 171 B2 bekannt.
  • Es ist Aufgabe der vorliegenden Erfindung, eine integrierte Schaltung, eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben, welche jeweils den obigen Anforderungen genügen.
  • Die Lösung dieser Aufgabe ergibt sich erfindungsgemäß für eine integrierte Schaltung aus dem Patentanspruch 1, für eine Halbleitervorrichtung aus dem Patentanspruch 15 und für ein Verfahren zum Herstellen einer Halbleitervorrichtung aus dem Patentanspruch 22. Vorteilhafte Weiterbildungen der Erfindung sind in den jeweiligen Unteransprüchen angegeben.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine integrierte Schaltung, die eine Halbleitervorrichtung aufweist, eine Leistungskomponente einschließlich einer Vielzahl von Trenches bzw. Gräben in einer Zellenanordnung bzw. einem Zellenarray, wobei die Vielzahl von Trenches in einer ersten Richtung verlaufen, und eine Sensorkomponente, die in die Zellenanordnung der Leistungskomponente integriert ist und eine Sensorzelle umfasst, die ein Gebiet bzw. eine Fläche hat, das bzw. die kleiner ist als ein Gebiet bzw. eine Fläche der Zellenanordnung der Leistungskomponente. Die integrierte Schaltung umfasst außerdem Isolationstrenches bzw. -gräben, die zwischen der Sensorkomponente und der Leistungskomponente angeordnet sind, wobei ein isolierendes Material in den Isolationstrenches angeordnet ist und die Isolationstrenches in einer von der ersten Richtung verschiedenen zweiten Richtung verlaufen.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Transistoranordnung bzw. ein Transistorarray, die bzw. das eine Vielzahl von ersten Transistoren und wenigstens einen zweiten Transistor umfasst, wobei wenigstens ein erster und ein zweiter Transistor benachbart zueinander angeordnet sind. Jeder der ersten und zweiten Transistoren umfasst einen Sourcebereich, der benachbart zu einer ersten Hauptoberfläche eines Halbleitersubstrats vorgesehen ist, und eine Gateelektrode, die in einem Trench angeordnet ist, der in der ersten Hauptoberfläche ausgebildet ist, wobei die Gateelektrode des ersten Transistors und die Gateelektrode des zweiten Transistors mit einem gemeinsamen Gatepotential verbunden sind. Die Halbleitervorrichtung umfasst weiterhin einen Isolationstrench, der zwischen dem Sourcebereich des ersten Transistors und dem Sourcebereich des zweiten Transistors angeordnet ist, wobei der Sourcebereich des ersten Transistors mit einem ersten Sourcepotential verbunden ist, der Sourcebereich des zweiten Transistors mit einem zweiten Sourcepotential verbunden ist und wobei das erste Sourcepotential von dem zweiten Sourcepotential verschieden ist.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden einer Vielzahl von parallelen Gatetrenches in einer ersten Hauptoberfläche eines Halbleitersubstrats, wobei ein Substratteil zwischen benachbarten Gatetrenches eine Mesa definieren, die Gatetrenches in einer ersten Richtung verlaufen, erste und zweite Transistoren in der Mesa gebildet werden, ein Isolationstrench zwischen einem der ersten Transistoren und einem der zweiten Transistoren gebildet wird, der Isolationstrench in einer zweiten Richtung, die von der ersten Richtung verschieden ist, verläuft und wenigstens ein Isolationsmaterial in dem Isolationstrench gebildet wird.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben einander entsprechende ähnliche Teile an.
    • 1 veranschaulicht schematisch eine Draufsicht eines Ausführungsbeispiels einer integrierten Schaltung, die eine Leistungskomponente bzw. ein Leistungsbauelement und eine Sensorkomponente bzw. ein Sensorbauelement aufweist.
    • 2A zeigt eine Schnittdarstellung der in 1 gezeigten Vorrichtung in einer Richtung, die eine Vielzahl von Gateelektrodentrenches schneidet.
    • 2B zeigt eine Schnittdarstellung der in 1 dargestellten integrierten Schaltung längs einer Richtung einer Mesa.
    • 3A zeigt eine Draufsicht eines Teils der integrierten Schaltung.
    • 3B zeigt eine Schnittdarstellung zwischen III und III', wie dies in 3A angezeigt ist.
    • 3C zeigt eine Schnittdarstellung eines Teiles der integrierten Schaltung zwischen IV und IV', wie dies in 3A angegeben ist.
    • 4 zeigt eine Draufsicht eines Teiles einer integrierten Schaltung gemäß einem weiteren Ausführungsbeispiel.
    • 5A zeigt eine Draufsicht eines Teiles einer integrierten Schaltung gemäß einem weiteren Ausführungsbeispiel.
    • 5B zeigt ein Beispiel einer Schnittdarstellung eines Teiles der in 5A dargestellten integrierten Schaltung.
    • 6A und 6B veranschaulichen schematische Schaltungsdiagramme einer integrierten Schaltung gemäß einem Ausführungsbeispiel.
    • 7A bis 7F veranschaulichen schematisch ein Verfahren zum Herstellen einer integrierten Schaltung.
    • 8 veranschaulicht schematisch ein Verfahren zum Herstellen einer integrierten Schaltung.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „vorne“, „hinten“ usw. im Hinblick auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten bzw. Bauelemente der Ausführungsbeispiele der vorliegenden Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie lediglich für Veranschaulichungszwecke und nicht begrenzend verwendet. Es sollte verstanden werden, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Die folgende Detailbeschreibung ist daher in keiner Weise als begrenzend aufzufassen, und der Bereich der vorliegenden Erfindung wird durch die beigefügten Patentansprüche definiert.
  • Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, die durch eine Basishalbleiterunterlagen getragen sind, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß Ausführungsbeispielen der vorliegenden Anmeldung sind allgemein Siliziumcarbid (SiC) oder Galliumnitrid (GaN) weitere Beispiele des Halbleitersubstratmaterials.
  • Die unbestimmten und bestimmten Artikel sind so zu verstehen, dass sie sowohl den Plural als auch den Singular umfassen, sofern sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die in dieser Beschreibung verwendeten Begriffe „gekoppelt“ und/oder „elektrisch gekoppelt“ sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen, vielmehr können dazwischenliegende Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorhanden sein. Der Begriff „elektrisch verbunden“ soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • Die in dieser Beschreibung verwendeten Begriffe „lateral“ und „horizontal“ sollen eine Ausrichtung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder eines Halbleiterkörpers beschreiben. Dies kann die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsbereiches ist, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration als ein „n“-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind zum besseren Verständnis oft die dotierten Teile als „p“- oder „n“- dotiert bezeichnet. Es ist klar zu verstehen, dass diese Bezeichnung in keiner Weise begrenzend sein soll. Der Dotierungstyp kann beliebig sein, solange die beschriebene Funktionalität erreicht wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Im Allgemeinen kann zum Mustern von Materialschichten ein fotolithographisches Verfahren verwendet werden, in welchem ein geeignetes Fotoresistmaterial vorgesehen ist. Das Fotoresistmaterial wird fotolithographisch mittels einer geeigneten Fotomaske gemustert. Die gemusterte Fotoresistschicht kann als eine Maske während folgender Prozess- bzw. Verarbeitungsschritte verwendet werden. Beispielsweise kann, wie üblich ist, eine Hartmaskenschicht oder eine Schicht, die aus einem geeigneten Material hergestellt ist, wie beispielsweise Siliziumnitrid, Polysilizium oder Kohlenstoff, über der zu musternden Materialschicht vorgesehen werden. Die Hartmaskenschicht wird fotolithographisch beispielsweise mittels eines Ätzprozesses gemustert. Indem die gemusterte Hartmaskenschicht als eine Ätzmaske verwendet wird, wird die Materialschicht gemustert.
  • 1 veranschaulicht ein schematisches Layout bzw. eine schematische Architektur einer integrierten Schaltung gemäß einem Ausführungsbeispiel. Die integrierte Schaltung von 1 umfasst eine Leistungskomponente 200 und eine Sensorkomponente 250. Die Leistungskomponente umfasst eine Vielzahl von Leistungstransistorzellen, die parallel miteinander verbunden sind. Die Leistungskomponente umfasst eine Vielzahl von Trenches bzw. Gräben 3001 ... 300n , die so angeordnet sein können, dass sie parallel und in gleichem Abstand zueinander in der x-Richtung, d.h. in der Richtung von der Oberseite zur Unterseite der Zeichnungen, verlaufen. Die integrierte Schaltung umfasst weiterhin die Sensorkomponente 250, die in die Zellanordnung der Leistungskomponente integriert ist. Die Sensorkomponente 250 kann eine oder mehrere Sensortransistorzellen oder eine Sensortransistorzellenanordnung bzw. ein Sensortransistorzellenarray umfassen. Ein Gebiet bzw. eine Fläche der Sensortransistorzellenanordnung 250 ist kleiner als ein Gebiet bzw. eine Fläche der Zellanordnung der Leistungskomponente 200. Dicke Oxidtrenches bzw. -gräben Dt dienen zum Isolieren des Sensortransistors 250i , wie dies in der Mitte von 1 gezeigt ist, und verlaufen in gleicher Weise in der x-Richtung. Isolationstrenches 205 sind zwischen der Sensorkomponente 250 und der Leistungskomponente 200 vorgesehen. Ein isolierendes Material ist in den Isolationstrenches 205 angeordnet. Die Isolationstrenches 205 verlaufen in der y-Richtung.
  • 2A zeigt eine Schnittdarstellung zwischen I und I', wie in 1 dargestellt, längs der y-Richtung. 2A zeigt ein Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110. Eine Vielzahl von Trenches ist in der ersten Hauptoberfläche 110 ausgebildet. Die Trenches 3001 , 3002 ... 300n verlaufen parallel und unter dem gleichen Abstand. Gateelektroden 230 der einzelnen Leistungstransistorzellen 200i und der einzelnen Sensortransistorzellen 250i sind in jedem der Trenches 300 angeordnet. Ein Sourcebereich 210 eines Leistungstransistors 200i und ein Sourcebereich 211 eines Sensortransistors 250i sind benachbart zu der ersten Hauptoberfläche 110 des Substrats 100 angeordnet. Ein Bodybereich 280 des Leistungstransistors 200i und ein Bodybereich 281 des Sensortransistors 250i sind jeweils benachbart zu den Sourcebereichen 210, 211 angeordnet. Eine Feldplatte 240 ist in einem unteren Teil von jedem der Trenches 300 angeordnet. Die Feldplatte 240 ist von den benachbarten Substratmaterialien mittels der Felddielektrikumschicht 245 isoliert. Ein Drainbereich 220 der Transistoren ist benachbart zu einer zweiten Hauptoberfläche des Substrats angeordnet, wobei die zweite Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche 110 ist. Ein Driftbereich 285 ist zwischen dem Bodybereich 280 und dem Drainbereich 220 vorgesehen.
  • Wenn der Leistungstransistor 200i in einem Ein- bzw. Einschaltzustand betrieben wird und eine entsprechende Gatespannung an der Gateelektrode 230 anliegt, wird ein Inversionskanal in dem Bodybereich 280 gebildet, um einen leitenden Kanal herzustellen. Als ein Ergebnis fließt ein Strom von dem Sourcebereich 210 zu dem Drainbereich 220 über den leitenden Kanal und den Driftbereich 285.
  • Wenn der Leistungstransistor in einem Aus- bzw. Ausschaltzustand betrieben wird und eine entsprechende Gatespannung an der Gateelektrode 230 anliegt, wird kein leitender Kanal in dem Bodybereich gebildet. Weiterhin können aufgrund des Vorhandenseins der Feldplatte Ladungsträger in der Driftzone entfernt werden, so dass kein Strom von dem Source- in den Drainbereich fließt.
  • In dem in 2A gezeigten Ausführungsbeispiel haben die Leistungstransistoren oder Lasttransistoren 200i die gleiche Struktur und können identische Komponenten umfassen, wie die Sensortransistoren 250i . Gemäß diesem Ausführungsbeispiel sind die Sourcebereiche 210 der Leistungstransistoren 200 miteinander mittels einer ersten Metallisierungsschicht 150 verbunden. Darüber hinaus sind die Sourcebereiche 211 der Sensortransistoren 250i mittels einer Sensormetallisierungsschicht 155 verbunden. Wie weiter in 2A gezeigt ist, besteht ein gemeinsamer Drainbereich 220 für die Leistungskomponente und die Sensorkomponente. Wenn identische Drain- und Gatespannungen an die Leistungskomponente und die Sensorkomponente angelegt sind, kann der Strom IS der Sensorkomponente proportional zu dem Strom IL der Leistungskomponente sein, und das Verhältnis von IS/IL kann konstant sein.
  • 2B zeigt eine Schnittdarstellung der Vorrichtung zwischen II und II', wie dies in 1 dargestellt ist. Insbesondere ist die Schnittdarstellung längs einer Mesa 310i geführt, die zwischen benachbarten Trenches 300p und 300p+1 gelegen ist. Die Komponenten der Transistoren sind in der Mesa 310i gebildet. die Schnittdarstellung von 2B erstreckt sich längs der x-Richtung. Wie insbesondere in 2B gezeigt ist, ist ein Isolationstrench 205 zwischen dem Leistungstransistor 200i und dem Sensortransistor 250i angeordnet. Der Isolationstrench 205 kann mit einem isolierenden Material gefüllt sein oder er kann mit mehreren bzw. verschiedenen Schichten gefüllt sein, um benachbarte Transistoren zu isolieren. Beispielsweise kann der Isolationstrench 205 benachbarte Transistoren lateral isolieren. Die untere Seite des Isolationstrenches 205 ist unterhalb einer unteren Seite des Bodybereiches 280 gelegen.
  • 3A zeigt eine vergrößerte Darstellung einer integrierten Schaltung an einem Teil des Sensortransistors 250i, der längs der x-Richtung zwischen zwei benachbarten Leistungstransistoren 200i angeordnet ist. Zwei Gatetrenches 300p , 300p+i sind parallel zueinander angeordnet, wobei eine Mesa 310 zwischen den zwei Trenches 300p , 300p+i gelegen ist. Ein leitendes Material zum Bilden der Gateelektrode 320 ist in jedem der Gatetrenches vorgesehen. Die Gateelektrode 230 ist von der Mesa 310 mittels eines Gatedielektrikums 235 isoliert, das Siliziumoxid sein kann, wie dies üblich ist. Wie in 3A veranschaulicht ist, ist die Mesa 310 durch benachbarte Isolationstrenches 205 segmentiert, die sich in der y-Richtung zwischen zwei benachbarten Gatetrenches 300p , 300p+1 erstrecken. An der Stelle des Isolationstrenches 205 kann optional ein dickeres Feldoxid 206 benachbart zu der Gateelektrode 230 gebildet sein. 3A veranschaulicht weiterhin Sensorzellenkontakte 270, die mit dem Sourceteil des Sensortransistors 250 verbunden sind. Die Anordnung umfasst weiterhin Sourcekontakte 260, die den Sourceteil von jedem der Leistungstransistoren 200 kontaktieren.
  • 3B zeigt eine Schnittdarstellung der integrierten Schaltung zwischen III und III', wie dies in 3A dargestellt ist. Die Schnittdarstellung von 3B ist längs der y-Richtung geführt. 3B veranschaulicht zwei benachbarte Gatetrenches 300p , 300p+1 . Eine Feldplatte 240 ist in einem unteren Teil von jedem der Trenches vorgesehen, wobei die Feldplatte 240 von dem benachbarten Halbleitermaterial mittels der Felddielektrikumschicht 245 isoliert ist. Die Feldplatte 240 kann mit der Gateelektrode 230 verbunden sein oder von der Gateelektrode 230 mittels einer dielektrischen Schicht 241 isoliert sein. Ein Isolationstrench 205 verläuft in der y-Richtung zwischen benachbarten Trenches 300p , 300p+1 . Eine untere Seite des Isolationstrenches 205 erstreckt sich wenigstens bis zu der Position der Feldplatte 245 in den Trenches 300. Der untere Teil des Isolationstrenches 205 ist unterhalb einer unteren Seite des Bodybereiches 280 angeordnet, der in einer Ebene vor oder hinter der angegebenen Zeichenebene gelegen ist. Weitere Komponenten des Transistors einschließlich des Sourcebereiches 210, des Bodybereiches 280, des Driftbereiches 285 sind in der Mesa 310 vor oder hinter der angegebenen Zeichenebene angeordnet.
  • 3C veranschaulicht eine Schnittdarstellung der in 3A gezeigten integrierten Schaltung zwischen IV und IV'. Die Schnittdarstellung von 3C ist längs der x-Richtung geführt. Wie dargestellt ist, sind die Isolationstrenches 205 zwischen Sourcebereichen 210, 211 und zwischen Bodybereichen 280, 281 eines Sensortransistors 250i und benachbarter Leistungstransistoren 200i angeordnet. Als eine Folge ist die Grenze des Bodybereiches 281 und des Sourcebereiches 211 des Sensortransistors 250i wohl definiert, und eine Dicke des Bodybereiches benachbart zu dem Sourcebereich hat einen konstanten Wert. Als ein Ergebnis sind die elektrischen Eigenschaften des Sensortransistors 250i wohl definiert. Darüber hinaus kann durch Einstellen der Breite der Isolationstrenches 205 in der x-Richtung die Breite W der Sourcebereiche 211 des Sensortransistors 250i , gemessen in der x-Richtung, eingestellt werden, und die Eigenschaften des Sensortransistors können justiert werden. Gemäß einem Ausführungsbeispiel kann die Breite des Sourcebereiches durch die Breite des Sensorzellkontaktes 270 festgelegt werden. Durch Einstellen der Breite W der Sourcebereiche 211 des Sensortransistors 250i wird es möglich, das Verhältnis IS/IL des Sensorstromes und des Laststromes der Leistungskomponente genauer zu justieren. Weiterhin ist aufgrund des Vorhandenseins der Isolationstrenches 205 das Verhältnis IS/IL für Veränderungen, beispielsweise Veränderungen während eines Gebrauches, weniger empfindlich.
  • Darüber hinaus trennen die Isolationstrenches 205 die Bodybereiche des Sensortransistors 250i und des Leistungstransistors 200i . Damit kann ein parasitärer Bipolartransistor, der sich zwischen dem Sensortransistor 250i und dem Leistungstransistor 200i bilden könnte, besser vermieden werden. Weiterhin können Effekte, die an Rändern der Leistungskomponente verursacht sein können, verhindert werden.
  • Wie speziell in den 3A bis 3C gezeigt ist, kann eine Halbleitervorrichtung eine Transistoranordnung mit einer Vielzahl von ersten Transistoren 200i und wenigstens einem zweiten Transistor 250i umfassen. Wenigstens ein erster und ein zweiter Transistor 200i , 250i sind benachbart zueinander angeordnet. In dem Zusammenhang der vorliegenden Beschreibung soll der Ausdruck „ein erster und ein zweiter Transistor sind benachbart zueinander angeordnet“ bedeuten, dass weitere Elemente zwischen den ersten und den zweiten Transistoren vorhanden sein können. Jeder der ersten und zweiten Transistoren 200i , 250i umfasst einen Sourcebereich 210, 211, wobei der Sourcebereich benachbart zu einer ersten Hauptoberfläche 110 eines Halbleitersubstrats 100 angeordnet ist, und eine Gateelektrode 230, die in einem Trench 300p , 300p+i angeordnet ist, der in der ersten Hauptoberfläche 110 ausgebildet ist, wobei die Gateelektrode 230 des ersten Transistors 200i und die Gateelektrode 230 des zweiten Transistors 250i mit einem gemeinsamen Gatepotential verbunden sind. Die Halbleitervorrichtung umfasst außerdem einen Isolationstrench 105, der zwischen dem Sourcebereich 210 des ersten Transistors 200i und dem Sourcebereich 211 des zweiten Transistors 250i angeordnet ist, wobei der Sourcebereich 210 des ersten Transistors 200i mit einem ersten Sourcepotential verbunden ist, der Sourcebereich 211 des zweiten Transistors 250i mit einem zweiten Sourcepotential verbunden ist, und wobei das erste Sourcepotential von dem zweiten Sourcepotential verschieden ist.
  • Gemäß einem Ausführungsbeispiel ist es möglich, eine Vielzahl von Sensortransistoren 250i beispielsweise durch Beifügen weiterer Sensortransistoren 250i längs der x-Richtung in dem in 3A gezeigten Ausführungsbeispiel zu integrieren. Gemäß diesem Ausführungsbeispiel können diese weiteren Sensortransistoren vorgesehen sein, wobei ein weiterer Isolationstrench 205 zwischen den einzelnen Sensortransistoren 250i vorgesehen ist. Darüber hinaus können, wie dies auch in 2A gezeigt ist, mehrere Sensortransistoren 250i in parallelen Mesas angeordnet sein, um benachbart zu parallelen Gatetrenches 300i zu sein.
  • Beispiele der Breite der Gatetrenches 300i können etwa 500 bis 1000 nm, beispielsweise 700 nm betragen. Ein Beispiel der Tiefe der Gatetrenches 300i kann beispielsweise 300 bis 500 nm, z.B. 400 nm, sein. Die Kontakte 260 können eine Breite von ungefähr 200 bis 400 nm, beispielsweise 300 nm, haben. Die Kontakte 260 können in Kontakttrenches angeordnet sein, die sich bis zu einer Tiefe von ungefähr 300 bis 500 nm, z.B. 400 nm, erstrecken. Beispiele der Breite der Isolationstrenches 205 sind ungefähr 400 bis 600 nm, z.B. 500 nm. Die Isolationstrenches erstrecken sich bis zu einer Tiefe zwischen den Kontakttrenches und den Gatetrenches 300i . Beispiele der Tiefe der Isolationstrenches sind 1000 bis 3000 nm, z.B. 2000 nm.
  • Gemäß einem Ausführungsbeispiel ist der Leistungstransistor 200 unmittelbar benachbart zu dem Isolationstrench 205 angeordnet, wobei der Isolationstrench unmittelbar benachbart zu dem Sensortransistor 250 ist. Gemäß einem weiteren Ausführungsbeispiel kann ein zusätzliches Element 400 zwischen dem Isolationstrench 205 und dem Leistungstransistor 200 vorgesehen sein. Darüber hinaus kann ein zusätzlicher Isolationstrench 205a zwischen dem zusätzlichen Element 400 und dem Leistungstransistor 200 angeordnet sein.
  • 4 zeigt eine Draufsicht eines Teils einer integrierten Schaltung gemäß einem Ausführungsbeispiel. Gemäß dem in 4 gezeigten Ausführungsbeispiel sind ein Element 400 und ein zusätzlicher Isolationstrench 205a zwischen einem Leistungstransistor 200i und einem Sensortransistor 250i angeordnet. Gemäß einem Beispiel können der Leistungstransistor 200i und der Sensortransistor 250i als PMOS-Transistoren ausgeführt sein. Das Element 400 kann einen p-dotierten Bereich umfassen und kann beispielsweise mit der Drainspannung der Leistungskomponente verbunden sein. Beispielsweise kann der p-dotierte Bereich des Elements 400 über einen p+-dotierten Substratteil und eine epitaktische p--Schicht mit dem Drainbereich 220 verbunden sein. Gemäß einem weiteren Beispiel kann das Element 400 einen n-dotierten Bereich entsprechend dem Bodybereich 280 der PMOS-Transistoren umfassen. Der n-dotierte Bereich kann mit dem Sourcepotential von beispielsweise dem Leistungstransistor 200i verbunden sein. Die Strichlinien von 4 veranschaulichen einen Kontakt 410 zu dem n-dotierten Bereich des Elements 400. Der Kontakt 410 ist mit der Metallisierungsschicht 150 und somit dem Sourcepotential des Leistungstransistors 200i über die Zwischenverbindung 415 verbunden. Die integrierte Schaltung umfasst außerdem eine Sensormetallisierungsschicht 155, die mit dem Sensortransistor 250i mittels des Sensorkontakts 270 verbunden ist. Die integrierte Schaltung umfasst außerdem eine Metallisierungsschicht 150, die mit dem Sourcebereich des Lasttransistors 200i mittels des Sourcekontakts 260 verbunden ist. Ein Feldoxid, das zwischen dem Element 400 und der Gateelektrode 230 angeordnet ist, kann dicker sein als eine Gateoxidschicht, die benachbart zu dem Sensortransistor 250i oder dem Lasttransistor 200i ist. Aufgrund des Vorhandenseins eines derartigen zusätzlichen Elements 400 können die Leistungskomponente und die Sensorkomponente einfacher kontaktiert werden, selbst wenn die typischen Mustergrößen weiter schrumpfen.
  • 5A zeigt eine Draufsicht eines Beispiels einer weiteren integrierten Schaltung, und 5B zeigt eine Schnittdarstellung zwischen I und I', die längs der x-Richtung geführt ist. Gemäß dem in 5A dargestellten Ausführungsbeispiel ist eine dielektrische Schicht 236 benachbart zu einer Seitenwand der Isolationstrenches 205 vorgesehen. Weiterhin ist eine leitende Schicht 231, beispielsweise eine Polysiliziumschicht, in die Isolationstrenches 205 gefüllt, um die leitende Füllung auszuführen. Die leitende Füllung 231 ist mit der Gateelektrode 230 verbunden und auf einem Gatepotential gehalten. Demgemäß wirken die Isolationstrenches, die zwischen benachbarten Sourcebereichen 210 von benachbarten Transistoren gebildet sind, als Gateelektroden. Dadurch kann die effektive Breite des Transistors gesteigert werden. In 5A bezeichnet „b“ eine Breite von jeder der Mesas 310. Benachbarte Mesas 310 sind durch Trenches 300 getrennt, wobei die Trenches 300 mit einem leitenden Material gefüllt sind, um die Gateelektrode zu bilden, und wobei die Gateelektrode von dem Halbleitermaterial durch das Gatedielektrikum 235 isoliert ist. Die Teilung der Gatetrenches ist durch „a“ bezeichnet, und „d“ gibt die Breite von jedem der Isolationstrenches 205 an.
  • 5B zeigt eine Schnittdarstellung, die die interne Struktur der Isolationstrenches 205 veranschaulicht. In dem in den 5A und 5B gezeigten Ausführungsbeispiel sind einige Sensortransistoren 250i längs der x-Richtung angeordnet. Wie klar zu verstehen ist, kann das Ausführungsbeispiel der 5A und 5B auch so ausgeführt werden, dass lediglich ein Sensortransistor 250i enthalten ist.
  • Die 6A und 6B zeigen Beispiele von Ersatzschaltungsdiagrammen einschließlich Sensortransistoren 510 und Lasttransistoren 520. Beispielsweise können der Sensortransistor 510 und der Lasttransistor 520 in einer Technologie mit gemeinsamem Drain ausgeführt sein. Wie in den 6A und 6B dargestellt ist, liegt das gleiche Drainpotential VD an dem Sensortransistor 510 und dem Lasttransistor 520. Weiterhin liegt eine gemeinsame Gatespannung VG an dem Sensortransistor 510 und dem Lasttransistor 520. Das Sourcepotential des Lasttransistors 520 und das Drainpotential des Sensortransistors 510 sind zu einem Differenzverstärker 512 gespeist. Die Entsprechung der beiden Sourcepotentiale hat einen großen Einfluss auf die Genauigkeit des Verhältnisses zwischen dem Strom in dem Leistungstransistor und dem Strom in dem Sensortransistor. Wenn in dem in 6A gezeigten Ausführungsbeispiel ein Spannungsabfall über dem Widerstand 511 ausreichend hoch ist, ist daher die Genauigkeit des Verhältnisses zwischen dem Strom in dem Leistungstransistor und dem Strom in dem Sensortransistor getroffen bzw. abgeschlossen. Gemäß 6B führt als eine Gegenmaßnahme eine Sensorleitung ohne nennenswerten Strom von Source zum Verstärker 512. Dadurch entspricht das Sourcepotential des Leistungstransistors genauer dem Sourcepotential des Sensortransistors.
  • Die 7A bis 7F veranschaulichen ein Beispiel eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einem Ausführungsbeispiel. Ausgangspunkt ist ein Halbleitersubstrat 600 mit einer ersten Hauptoberfläche 610 und einer zweiten Hauptoberfläche 620, wobei die zweite Hauptoberfläche 620 entgegengesetzt zu der ersten Hauptoberfläche 610 ist. Beispielsweise kann das Halbleitersubstrat 600 mit einem ersten Leitfähigkeitstyp dotiert sein, und weitere dotierte Teile 633, 634, 635 können in dem Halbleitersubstrat ausgebildet sein. Beispielsweise kann die Schicht 630 n+-dotiert sein, die Schicht 633 kann n--dotiert sein, die Schicht 634 kann p-dotiert sein, und die Schicht 635 kann n+-dotiert sein. Wie klar zu verstehen ist, kann jeder beliebige dieser Leitfähigkeitstypen umgekehrt sein. Eine Hartmaskenschicht 640 wird auf der ersten Hauptoberfläche des Halbleitersubstrats 610 gebildet, gefolgt von einer Fotoresistschicht 641. Gemäß einem Ausführungsbeispiel kann die in den 3A bis 3C gezeigte Struktur, die mehrere Trenches oder Kontaktöffnungen mit verschiedenen Breiten umfasst, gebildet werden, indem eine einzige Maske verwendet wird, die Öffnungen mit verschiedenen Breiten umfasst. Aufgrund der verschiedenen Breite von jeder der Öffnungen ist eine Ätzrate in jeder dieser Öffnungen verschieden, was in der Bildung von Öffnungen in der Halbleitersubstratoberfläche resultiert, deren jede eine verschiedene Tiefe hat.
  • 7B zeigt ein Beispiel einer Maske 700. Die Maske 700 umfasst Trenchöffnungen 710 mit einer Breite m. Die Maske umfasst außerdem Kontaktöffnungen 730 mit einer Breite l, wobei sich die Kontaktöffnungen 730 und die Trenchöffnungen 710 in der x-Richtung erstrecken. Die Maske 700 umfasst außerdem Isolationstrenchöffnungen 720, die sich in der y-Richtung erstrecken. Die Isolationstrenchöffnungen 720 haben eine Breite k.
  • Das in 7A gezeigte Halbleitersubstrat kann durch fotolithografisches Mustern der Fotoresistschicht 641 gemustert werden, indem die in 7B gezeigte Maske verwendet wird. Danach wird die Hartmaskenschicht 640 geätzt, indem die gemusterte Fotoresistmaske als eine Ätzmaske verwendet wird. Dann wird das Substratmaterial 600 geätzt, indem die in der Hartmaskenschicht 640 gebildete Maske verwendet wird.
  • 7C zeigt eine Schnittdarstellung des Substrats an einer Position entsprechend der Position II nach II' der in 7B dargestellten Maske. Ein Ätzen wird durchgeführt, indem die gemusterte Hartmaskenschicht 640 als eine Ätzmaske verwendet wird. Wie gezeigt ist, wird in einem Bereich der Trenchöffnungen 710 das Substratmaterial 600 bei einer so hohen Ätzrate aufgrund der Öffnungsbreite m geätzt. Weiterhin wird es in einem Bereich der Kontakttrenchöffnungen 730 aufgrund der verminderten Breite 1 dieser Kontakttrenchöffnungen 730 die Ätzrate kleiner, was in einem Kontakttrench resultiert, der eine kleinere Tiefe und eine kleinere Breite als die Gatetrenches hat. Nach Ätzen des Substratmaterials und Entfernen der verbleibenden Teile der Fotoresistschicht und der Hartmaskenschicht 640 wird eine Oxidschicht 650 über der Substratoberfläche 610 gebildet. Die Oxidschicht 650 kann vollständig die Trenches, die an der Position der Kontakttrenchöffnungen 730 gebildet sind, füllen und eine konforme Schicht in den Trenches bilden, die an der Position der Trenchöffnungen 710 gebildet sind.
  • 7D zeigt ein Beispiel einer sich ergebenden Struktur. 7E zeigt ein Beispiel einer sich ergebenden Struktur zwischen III und III', indem die in 7B gezeigte Maske verwendet wird. Aufgrund der kleinen Breite der Isolationstrenchöffnung 720 in der x-Richtung, d.h. senkrecht zu der in 7E gezeigten Schnittdarstellung, ist die Ätzrate an der Position bzw. Stelle der Isolationstrenchöffnungen 720 viel kleiner als an der Position bzw. Stelle der Trenchöffnungen 710. Dann wird eine Oxidschicht 650 gebildet, um die isolierende Füllung der Isolationstrenches auszuführen und um die isolierende Schicht, die an einer Seitenwand der Gatetrenches 710 angeordnet ist, fertigzustellen.
  • In einem nächsten Schritt wird das Substrat weiter prozessiert bzw. verarbeitet, indem ein leitendes Material zum Bilden der Feldplatte 670 in den Gatetrenches gebildet wird, gefolgt durch ein Gatedielektrikum 685 und eine Gateelektrode 680. Danach können die Gatetrenches 603 durch eine isolierende Schicht 660 bedeckt werden. In einem nächsten Schritt kann die isolierende Schicht 660 geöffnet werden, um eine Kontaktöffnung 690 an der Position bzw. Stelle der Kontakttrenches 730 zu bilden. Dann kann das in den Gatekontakttrench gefüllte isolierende Material 650 entfernt werden, und ein leitendes Material 695 kann in den Kontakttrench gefüllt werden, um einen elektrischen Kontakt herzustellen. 7F zeigt ein Beispiel einer sich ergebenden Struktur. Im Folgenden können weitere Prozessschritte durchgeführt werden, um weitere Komponenten der integrierten Schaltung zu bilden.
  • Wie anhand der 7A bis 7F erläutert wurde, können gemeinsame bzw. verbundene Ätzprozesse durchgeführt werden, die eine einzige Fotomaske verwenden. Demgemäß kann das Verfahren zum Herstellen einer integrierten Schaltung weiter vereinfacht werden, und Komponenten der integrierten Schaltung können in einer selbstjustierten Weise prozessiert werden.
  • 8 veranschaulicht schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung. Wie gezeigt ist, umfasst das Verfahren: Bilden einer Vielzahl von parallelen Gatetrenches bzw. Gategräben in einer ersten Hauptoberfläche eines Halbleitersubstrats (S10), wobei ein Substratteil zwischen benachbarten Gatetrenches eine Mesa definiert und die Gatetrenches in einer ersten Richtung verlaufen; Bilden von ersten und zweiten Transistoren in der Mesa (S20); Bilden eines Isolationstrenches zwischen einem Transistor aus den ersten Transistoren und einem Transistor aus den zweiten Transistoren (S30), wobei der Isolationstrench in einer zweiten Richtung verläuft, die von der ersten Richtung verschieden ist; und Bilden von wenigstens einem isolierenden Material in dem Isolationstrench (S40) .
  • Gemäß einem Ausführungsbeispiel sind die Gatetrenches und der Isolationstrench definiert, indem eine einzige Fotomaske verwendet wird. Weiterhin können die Gatetrenches und der Isolationstrench durch einen gemeinsamen bzw. verbundenen Ätzprozess gebildet werden.
  • Während oben Ausführungsbeispiele der Erfindung beschrieben sind, ist es offensichtlich, dass weitere Ausführungsbeispiele ausgeführt werden können. Beispielsweise können weitere Ausführungsbeispiele jegliche Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder jegliche Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen.

Claims (24)

  1. Integrierte Schaltung, die eine Halbleitervorrichtung aufweist, umfassend: eine Leistungskomponente (200), die eine Vielzahl von Trenches (3001, ..., 300n) in einem Zellarray umfasst, wobei die Vielzahl von Trenches (3001, ..., 300n) in einer ersten Richtung (x) verlaufen, eine Sensorkomponente (250), die in das Zellarray der Leistungskomponente (200) integriert ist und eine Sensorzelle aufweist, die eine Fläche hat, die kleiner ist als eine Fläche des Zellarrays der Leistungskomponente (200), und Isolationstrenches (205), die zwischen der Sensorkomponente (250) und der Leistungskomponente (200) angeordnet sind, wobei ein isolierendes Material in den Isolationstrenches (205) vorgesehen ist und die Isolationstrenches (205) in einer von der ersten Richtung (x) verschiedenen zweiten Richtung (y) verlaufen.
  2. Integrierte Schaltung nach Anspruch 1, bei der die Leistungskomponente (200) einen Leistungstransistor (200i) mit einem Sourcebereich (210), einem Drainbereich (220), einem Bodybereich (280 und einer Gateelektrode (230) aufweist, wobei die Gateelektrode (230) benachbart zu dem Bodybereich (280) angeordnet ist, und wobei die Sensorzelle einen Sensortransistor (250i) mit einem Sourcebereich (211), einem Drainbereich (220), einem Bodybereich (281) und einer Gateelektrode (230) umfasst, wobei der Bodybereich (280) und der Sourcebereich (210) des Leistungstransistors (200i) lateral von dem Bodybereich (281) und dem Sourcebereich (211) des Sensortransistors (250i) durch einen Isolationstrench (205) isoliert sind.
  3. Integrierte Schaltung nach Anspruch 2, bei der die Sourcebereiche (210, 211) des Leistungstransistors (200i) und des Sensortransistors (250i) benachbart zu einer ersten Hauptoberfläche (110) eines Halbleitersubstrats (100) angeordnet sind und bei der die Isolationstrenches (205) benachbart zu der ersten Hauptoberfläche (110) vorgesehen sind.
  4. Integrierte Schaltung nach Anspruch 2 oder 3, bei der die Gateelektrode (230) des Leistungstransistors (200i) und die Gateelektrode (230) des Sensortransistors (250i) in einem Trench der Vielzahl von Trenches (3001, ..., 300n) angeordnet und miteinander verbunden sind, wobei eine gemeinsame Gateelektrode (230) ausgebildet wird.
  5. Integrierte Schaltung nach einem der Ansprüche 2 bis 4, bei der die Vielzahl von Trenches (3001, ..., 300n) parallel zueinander in der gleichen Richtung verlaufen und ein Bereich zwischen benachbarten Trenches einen Mesabereich (310) definiert, wobei eine Vielzahl von Mesabereichen (310) parallel zueinander in der Richtung der Vielzahl von Trenches (3001, ..., 300n) verlaufen und der Sourcebereich (210, 211) sowie der Bodybereich (280, 281) von jedem der Leistungstransistoren (200i) und der Sensortransistoren (250i) in den Mesabereichen (310) angeordnet sind.
  6. Integrierte Schaltung nach Anspruch 5, bei welcher die Isolationstrenches (205) wenigstens einen der Mesabereiche (310) schneiden.
  7. Integrierte Schaltung nach Anspruch 6, bei der sich die Isolationstrenches (205) bis zu einer Tiefe unterhalb einer unteren Seite der Bodybereiche (280, 281) erstrecken.
  8. Integrierte Schaltung nach einem der Ansprüche 2 bis 7, bei der zwei Isolationstrenches (205) benachbart zu einem Sourceteil des Sensortransistors (250i) angeordnet sind.
  9. Integrierte Schaltung nach Anspruch 8, bei der eine Breite des Sensortransistors (250i) durch Einstellen eines Abstandes zwischen benachbarten Isolationstrenches (205) justiert ist.
  10. Integrierte Schaltung nach einem der Ansprüche 2 bis 9, bei der der Drainbereich (220) des Leistungstransistors (200i) und der Drainbereich (220) des Sensortransistors (250i) mit einem Drainpotential verbunden sind, und bei der die Gateelektrode (230) des Leistungstransistors (200i) und die Gateelektrode (230) des Sensortransistors (250i) mit einem Gatepotential verbunden sind.
  11. Integrierte Schaltung nach Anspruch 4, weiterhin umfassend ein leitendes Material, das in den Isolationstrenches (205) angeordnet und mit der gemeinsamen Gateelektrode (230) verbunden ist.
  12. Integrierte Schaltung nach einem der Ansprüche 1 bis 11, bei der die integrierte Schaltung ein Leistungsschalter ist.
  13. Integrierte Schaltung nach einem der Ansprüche 1 bis 12, weiterhin umfassend ein zusätzliches Element, das zwischen dem Isolationstrench (205) und der Leistungskomponente (200) angeordnet ist.
  14. Integrierte Schaltung nach Anspruch 13, weiterhin umfassend einen zusätzlichen Isolationstrench, der zwischen dem zusätzlichen Element und der Leistungskomponente (200) angeordnet ist.
  15. Halbleitervorrichtung mit einem Transistorarray, umfassend eine Vielzahl von ersten Transistoren (200i) und wenigstens einen zweiten Transistor (250i), wobei wenigstens ein erster und ein zweiter Transistor (200i, 250i) benachbart zueinander angeordnet sind und jeder der ersten und zweiten Transistoren (200i, 250i) umfasst: einen Sourcebereich (210, 211), der benachbart zu einer ersten Hauptoberfläche (110) eines Halbleitersubstrats (100) angeordnet ist, und eine Gateelektrode (230), die in einem Trench (3001, ..., 300n) in der ersten Hauptoberfläche (110) angeordnet ist, wobei die Gateelektrode (230) des ersten Transistors (200i) und die Gateelektrode (230) des zweiten Transistors (250i) mit einem gemeinsamen Gatepotential verbunden sind, wobei die Halbleitervorrichtung weiterhin einen Isolationstrench (205) aufweist, der zwischen dem Sourcebereich (210) des ersten Transistors (200i) und dem Sourcebereich (211) des zweiten Transistors (250i) angeordnet ist und sich in einer Richtung senkrecht zu einer Erstreckungsrichtung des Trenches (3001, ..., 300n) erstreckt, wobei der Sourcebereich (210) des ersten Transistors (200i) mit einem ersten Sourcepotential verbunden ist, der Sourcebereich (211) des zweiten Transistors (250i) mit einem zweiten Sourcepotential verbunden ist und das erste Sourcepotential von dem zweiten Sourcepotential verschieden ist.
  16. Halbleitervorrichtung nach Anspruch 15, bei jeder der ersten und zweiten Transistoren (200i, 250i) einen Drainbereich (220) benachbart zu einer zweiten Hauptoberfläche des Halbleitersubstrats (100) umfasst, wobei die zweite Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche (110) ist, und bei der der Drainbereich (220) des ersten Transistors (200i) und der Drainbereich (220) des zweiten Transistors (250i) mit einem gemeinsamen Drainpotential verbunden sind.
  17. Halbleitervorrichtung nach Anspruch 15 oder 16, bei der der Sourcebereich (210, 211) in einer Mesa (310) angeordnet ist, die durch parallele Gatetrenches (3001, ..., 300n) definiert ist, wobei die ersten und zweiten Transistoren (200i, 250i) außerdem einen Bodybereich (280, 281), der in der Mesa (310) unterhalb von jedem der Sourcebereiche (210, 211) angeordnet ist, und ein leitendes Material, das in den Gatetrenches (3001, ... 300n) angeordnet und die Gateelektrode der ersten und zweiten Transistoren (200i, 250i) bildet, umfassen.
  18. Halbleitervorrichtung nach einem der Ansprüche 15 bis 17, bei der die Halbleitervorrichtung ein Leistungsschalter ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 15 bis 18, bei der der erste Transistor (200i) ein Leistungstransistor und der zweite Transistor (250i) ein Sensortransistor sind.
  20. Halbleitervorrichtung nach einem der Ansprüche 15 bis 19, weiterhin umfassend ein zusätzliches Element, das zwischen dem Isolationstrench (205) und dem ersten Transistor (200i) angeordnet ist.
  21. Halbleitervorrichtung nach Anspruch 20, weiterhin umfassend einen zusätzlichen Isolationstrench, der zwischen dem zusätzlichen Element und dem ersten Transistor (200i) angeordnet ist.
  22. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden einer Vielzahl von parallelen Gatetrenches (3001, ..., 300n) in einer ersten Hauptoberfläche (110) eines Halbleitersubstrats (100), wobei ein Substratteil zwischen benachbarten Gatetrenches (3001, ..., 300n) eine Mesa (310) definiert und die Gatetrenches (3001, ..., 300n) in einer ersten Richtung (x) verlaufen, Bilden von ersten und zweiten Transistoren (200i, 250i) in der Mesa (310), Bilden eines Isolationstrenches (205) zwischen einem der ersten Transistoren (200i) und einem der zweiten Transistoren (250i), wobei der Isolationstrench in einer von der ersten Richtung (x) verschiedenen zweiten Richtung (y) verläuft, und Bilden von wenigstens einem isolierenden Material in dem Isolationstrench (205).
  23. Verfahren nach Anspruch 22, bei der die Gatetrenches (3001, ..., 300n) und der Isolationstrench (205) unter Verwenden einer einzigen Fotomaske definiert werden.
  24. Verfahren nach Anspruch 22 oder 23, bei der die Gatetrenches (3001, ..., 300n) und der Isolationstrench (205) durch einen gemeinsamen Ätzprozess gebildet werden.
DE102014100877.4A 2013-01-30 2014-01-27 Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102014100877B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/754,240 2013-01-30
US13/754,240 US9082773B2 (en) 2013-01-30 2013-01-30 Integrated circuit, semiconductor device and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102014100877A1 DE102014100877A1 (de) 2014-07-31
DE102014100877B4 true DE102014100877B4 (de) 2019-09-26

Family

ID=51163673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014100877.4A Active DE102014100877B4 (de) 2013-01-30 2014-01-27 Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9082773B2 (de)
CN (1) CN103972234B (de)
DE (1) DE102014100877B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor
US9425788B1 (en) * 2015-03-18 2016-08-23 Infineon Technologies Austria Ag Current sensors and methods of improving accuracy thereof
DE102015108091A1 (de) * 2015-05-21 2016-11-24 Infineon Technologies Dresden Gmbh Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen
CN107258019B (zh) * 2015-07-09 2021-04-06 达尔科技股份有限公司 自对准双沟槽装置
DE102015121563B4 (de) * 2015-12-10 2023-03-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016107311B3 (de) * 2016-04-20 2017-08-31 Infineon Technologies Ag Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050270869A1 (en) 2004-05-19 2005-12-08 Norbert Krischke Transistor
US7800171B2 (en) 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device
US8120135B2 (en) * 2004-05-19 2012-02-21 Infineon Technologies Ag Transistor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210434A (en) * 1983-07-02 1993-05-11 Canon Kabushiki Kaisha Photoelectric converter with scanning circuit
JP3602611B2 (ja) * 1995-03-30 2004-12-15 株式会社東芝 横型ホール素子
JP4353393B2 (ja) * 2001-06-05 2009-10-28 株式会社ルネサステクノロジ 半導体集積回路装置
US7102377B1 (en) * 2005-06-23 2006-09-05 International Business Machines Corporation Packaging reliability superchips
US20070218579A1 (en) * 2006-03-17 2007-09-20 Sharp Laboratories Of America, Inc. Wide output swing CMOS imager
DE102006027504A1 (de) * 2006-06-14 2007-12-27 X-Fab Semiconductor Foundries Ag Randabschlussstruktur von MOS-Leistungstransistoren hoher Spannungen
US20080112214A1 (en) * 2006-10-30 2008-05-15 Young Sir Chung Electronic assembly having magnetic tunnel junction voltage sensors and method for forming the same
JP5019436B2 (ja) * 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
US7745294B2 (en) * 2008-11-10 2010-06-29 Texas Instruments Incorporated Methods of manufacturing trench isolated drain extended MOS (demos) transistors and integrated circuits therefrom
US7897477B2 (en) * 2009-01-21 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an isolation structure
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
DE102011076610A1 (de) * 2010-06-04 2011-12-08 Denso Corporation Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung
US8298853B2 (en) * 2010-08-10 2012-10-30 International Business Machines Corporation CMOS pixel sensor cells with poly spacer transfer gates and methods of manufacture
US8507962B2 (en) * 2010-10-04 2013-08-13 International Business Machines Corporation Isolation structures for global shutter imager pixel, methods of manufacture and design structures
US8502307B2 (en) 2010-11-24 2013-08-06 Infineon Technologies Ag Vertical power semiconductor carrier having laterally isolated circuit areas
US8373449B2 (en) * 2010-12-30 2013-02-12 Infineon Technologies Ag Circuit arrangement including a common source sense-FET
US8610247B2 (en) * 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050270869A1 (en) 2004-05-19 2005-12-08 Norbert Krischke Transistor
US8120135B2 (en) * 2004-05-19 2012-02-21 Infineon Technologies Ag Transistor
US7800171B2 (en) 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device

Also Published As

Publication number Publication date
CN103972234A (zh) 2014-08-06
DE102014100877A1 (de) 2014-07-31
US20140209905A1 (en) 2014-07-31
CN103972234B (zh) 2017-10-20
US9082773B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013108167B4 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102013112012A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102013112608A1 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014114235B3 (de) Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
DE102015108568A1 (de) Halbleitervorrichtung mit trenchstrukturen
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung
DE112017005931T5 (de) Vertikaler feldeffekttransistor mit frontseitigen source- und drain-kontakten
DE112012003246T5 (de) Siliziumkarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative