DE102011076610A1 - Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung - Google Patents

Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung Download PDF

Info

Publication number
DE102011076610A1
DE102011076610A1 DE102011076610A DE102011076610A DE102011076610A1 DE 102011076610 A1 DE102011076610 A1 DE 102011076610A1 DE 102011076610 A DE102011076610 A DE 102011076610A DE 102011076610 A DE102011076610 A DE 102011076610A DE 102011076610 A1 DE102011076610 A1 DE 102011076610A1
Authority
DE
Germany
Prior art keywords
measuring
voltage
cell
current
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011076610A
Other languages
English (en)
Inventor
Satoshi Shiraki
Norihito Tokura
Shigeki Takahashi
Masahiro Yamamoto
Akira Yamada
Hiroyasu Kudo
Youichi Ashida
Akio Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010129319A external-priority patent/JP5682148B2/ja
Priority claimed from JP2011015345A external-priority patent/JP5668499B2/ja
Priority claimed from JP2011027411A external-priority patent/JP5585481B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102011076610A1 publication Critical patent/DE102011076610A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung mit einem lateralen Halbleiterelement weist auf: ein Halbleitersubstrat (1, 21), eine erste Elektrode (12, 29) auf dem Substrat (1, 21), eine zweite Elektrode (13, 28) auf dem Substrat (1, 21) und eine Isolierstruktur (1d, 21d, 56), die im Substrat (1, 21) angeordnet ist, um das Substrat (1, 21) in eine erste Insel und eine elektrisch von der ersten Insel isolierte zweite Insel zu teilen. Das laterale Halbleiterelement weist eine in der ersten Insel angeordnete Hauptzelle und eine in der zweiten Insel angeordnete Messzelle auf. Die Hauptzelle bewirkt, dass ein erster Strom derart zwischen der ersten Elektrode (12, 29) und der zweiten Elektrode (13, 28) fließt, dass der erste Strom in einer Querrichtung entlang der Oberfläche des Substrats (1, 21) fließt. Der erste Strom wird erfasst, indem ein durch die Messzelle fließender zweiter Strom erfasst wird.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer Hauptzelle und einer Messzelle zur Erfassung eines durch die Hauptzelle fließenden elektrischen Stroms.
  • Die US 5,253,156 , welche der JP 8-34709 A entspricht, offenbart einen Halbleiter-IC mit einer Hauptzelle mit einem lateralen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) und einem Stromdetektor (nachstehend als „Messzelle” bezeichnet) zur Erfassung eines durch einen Emitter des IGBT fließenden elektrischen Stroms. Die Messzelle weist einen lateralen IGBT auf, der mit Ausnahme der Länge des Emitters die gleiche Struktur wie der laterale IGBT der Hauptzelle aufweist. Die IGBTs sind derart in einer Stromspiegelkonfiguration verschaltet, dass ein durch den Emitter des IGBT der Messzelle fließender elektrischer Strom mit einem vorbestimmten Verhältnis, das vom Verhältnis zwischen den Längen der Emitter abhängt, kleiner als der durch den Emitter des IGBT der Hauptzelle fließenden Stroms wird. Folglich kann der durch die Hauptzelle fließende Strom auf der Grundlage des durch die Messzelle fließenden Stroms erfasst werden.
  • Wenn der in der US 5,253,156 offenbarte Halbleiter-IC jedoch verwendet wird, um eine in der 14 gezeigte Schaltung zu bilden, tritt der folgende Nachteil auf.
  • Bei der in der 14 gezeigten Schaltung wird ein durch eine Hauptzelle 1000 fließender elektrischer Strom auf der Grundlage eines durch eine Messzelle 1001 fließenden elektrischen Stroms erfasst und der durch die Messzelle 1001 fließende elektrische Strom auf der Grundlage einer Spannung Über einem Widerstand Rs erfasst. Wenn ein Widerstandswert des Widerstands Rs erhöht wird, um die Spannung zu erhöhen, wird ein Emitter-Potential der Messzelle 1001 erhöht. Folglich wird ein Potential einer p-leitenden Körperschicht, die elektrisch mit einer Emitter-Elektrode verbunden ist, erhöht. Dies führt dazu, dass ein p-n-Übergang zwischen der p-leitenden Körperschicht und einer n–-leitenden Driftschicht in Durchlassrichtung vorgespannt wird, so dass ein Ausgang (d. h. die Spannung über dem Widerstand Rs) instabil wird. Um die Ausgangsspannung zu stabilisieren, wird die Ausgangsspannung vorzugsweise auf 0,3 Volt (V) begrenzt. Ferner kann die Ausgangsspannung dann, wenn eine hohe Spannung (wie beispielsweise von 200 V bis 600 V) an einen Kollektor gelegt wird, aufgrund einer Kopplung mit der hohen Spannung einen Fehler aufweisen.
  • Solch ein Problem kann in einem von einem IGBT verschiedenen Halbleiterelement auftreten.
  • Es wird angemerkt, dass diese Art von Schaltung, wie sie in der 14 gezeigt ist, verwendet wird, um eine Inverterschaltung zu bilden. So offenbart beispielsweise die US 2009/0057832 , welche der JP 2009-268054 A entspricht, ein Verfahren zur Erfassung eines Stroms in der Inverterschaltung unter Verwendung eines Shunt-Widerstands. Das in der US 2008/0246426 offenbarte Verfahren ist darauf ausgerichtet, einen Wert des Stroms zu erfassen, nicht jedoch die Richtung des Stroms. Es ist wünschenswert, nicht nur den Wert des Stroms, sondern ebenso die Richtung des Stroms zu erfassen, um eine sensorlose Sinussteuerung des Stroms auszuführen, so wie sie in der US 2008/0246426 beschrieben wird, welcher der JP 4396762 entspricht.
  • Es ist folglich Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einer Inverterschaltung und einem Stromsensor zur Erfassung eines Werts und einer Richtung eines elektrischen Stroms bereitzustellen.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung mit einem lateralen Halbleiterelement auf: ein Halbleitersubstrat, eine erste Elektrode auf einer Oberfläche des Substrats, eine zweite Elektrode auf der Oberfläche des Substrats und eine Isolierstruktur, die im Substrat angeordnet ist, um das Substrat in eine erste und eine zweite Insel zu teilen. Die erste und die zweite Insel sind durch die Isolierstruktur elektrisch voneinander isoliert. Das laterale Halbleiterelement weist eine in der ersten Insel angeordnete Hauptzelle und eine in der zweiten Insel angeordnete Messzelle auf. Die Hauptzelle bewirkt, dass ein erster Strom derart zwischen der ersten Elektrode und der zweiten Elektrode fließt, dass der erste Strom in einer Querrichtung entlang der Oberfläche des Substrats fließt. Der erste Strom wird erfasst, indem ein durch die Messzelle fließender zweiter Strom erfasst wird.
  • Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung mit einem lateralen IGBT zur Steuerung einer Zufuhr eines elektrischen Stroms zu einer Last auf: ein Halbleitersubstrat mit einer Driftschicht eines ersten Leitfähigkeitstyps, einen Kollektor-Bereich eines zweiten Leitfähigkeitstyps, der in einem Oberflächenabschnitt der Driftschicht angeordnet ist und eine Längsrichtung aufweist, eine Kanalschicht zweiten Leitfähigkeitstyps, die im Oberflächenabschnitt der Driftschicht angeordnet ist und einen gerade Abschnitt aufweist, der sich parallel zum Kollektor-Bereich erstreckt, und einen Emitter-Bereich, der in einem Oberflächenabschnitt der Kanalschicht angeordnet ist und innerhalb des Kollektor-Bereichs abschließt. Der Emitter-Bereich weist einen geraden Abschnitt auf, der sich in der Längsrichtung erstreckt. Die Halbleitervorrichtung weist ferner eine Gate-Isolierschicht auf, die auf einem Kanalbereich der Kanalschicht angeordnet ist. Der Kanalbereich ist zwischen dem Emitter-Bereich und der Driftschicht angeordnet. Die Halbleitervorrichtung weist ferner auf: eine Gate-Elektrode, die auf der Gate-Isolierschicht angeordnet ist, eine erste Elektrode, die elektrisch mit dem Kollektor-Bereich verbunden ist, und eine zweite Elektrode, die elektrisch mit dem Emitter-Bereich und der Kanalschicht verbunden ist. Der Emitter-Bereich ist unterteilt, um eine Hauptzelle und eine Messzelle zu bilden, die jeweils den lateralen IGBT aufweisen. Der laterale IGBT der Hauptzelle ist dazu ausgelegt, die Zufuhr des elektrischen Stroms zur Last zu steuern. Der laterale IGBT der Messzelle ist in seiner Struktur identisch zum lateralen IGBT der Hauptzelle und als Stromdetektor aufgebaut. Die Hauptzelle derart auf jeder Seite der Messzelle angeordnet ist, dass die Messzelle in der Längsrichtung in der Hauptzelle angeordnet ist.
  • Gemäß einer dritten Ausgestaltung der vorliegenden Erfindung weist ein Stromsensor zur Erfassung eines elektrischen Stroms auf einem mit einer Last verbundenen Strompfad ein Leistungselement auf, das im Strompfad angeordnet ist und ein- und ausgeschaltet wird, um den elektrischen Strom zu steuern. Der elektrische Strom fließt in einer Vorwärtsrichtung durch das Leistungselement, wenn das Leistungselement eingeschaltet ist. Der Stromsensor weist ferner eine Freilaufdiode auf, die im Strompfad angeordnet und antiparallel zum Leistungselement geschaltet ist. Der elektrische Strom fließt in einer Rückwärtsrichtung durch die Freilaufdiode, wenn das Leistungselement aus dem eingeschalten Zustand ausgeschaltet wird. Der Stromsensor weist ferner eine erste Messzelle auf, die derart mit dem Leistungselement verbunden ist, dass der durch die erste Messzelle fließende elektrische Strom proportional zum durch das Leistungselement fließenden elektrischen Strom ist. Der Stromsensor weist ferner einen ersten Messwiderstand auf, der in Reihe mit der ersten Messzelle geschaltet ist. Der Stromsensor weist ferner eine zweite Messzelle auf, die derart mit der Freilaufdiode verbunden ist, dass der durch die zweite Messzelle fließende elektrische Strom proportional zum durch die Freilaufdiode fließenden elektrischen Strom ist. Der Stromsensor weist ferner einen zweiten Messwiderstand auf, der in Reihe mit der zweiten Messzelle geschaltet ist.
  • Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügten Zeichnungen gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt/zeigen:
  • 1 eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang der Linie I-I in der 2;
  • 2 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 3 eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang der Linie III-III in der 4;
  • 4 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 5 eine Abbildung zur Veranschaulichung eines Schaltungsaufbaus einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 6A bis 6C Abbildungen zur Veranschaulichung eines Stromflusses in der Schaltung der 5;
  • 7 eine Abbildung zur Veranschaulichung eines Stroms und einer Spannung in der Schaltung der 5;
  • 8 eine Abbildung zur Veranschaulichung einer Kollektor-Strom-Spannungs-Kennlinie eines lateralen IGBT;
  • 9 eine Abbildung zur Veranschaulichung eines durch eine Messzelle fließenden Stroms und einer Ausgangsspannung über einem Messwiderstand bezüglich eines Kollektor-Stroms;
  • 10 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
  • 11 eine Abbildung zur Veranschaulichung einer vergrößerten Ansicht der 10;
  • 12 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
  • 13 eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang der Linie XIII-XIII in der 12;
  • 14 eine Abbildung zur Veranschaulichung eines Schaltungsaufbaus einer herkömmlichen Halbleitervorrichtung;
  • 15A eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang der Linie XVA-XVA in der 16, und 15B eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang der Linie XVB-XVB in der 16;
  • 16 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung;
  • 17 eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang der Linie XVII-XVII in der 18;
  • 18 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung;
  • 19 eine Abbildung zur Veranschaulichung einer vergrößerten Ansicht der 18;
  • 20 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung;
  • 21 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung;
  • 22 einen Schaltplan einer Inverterschaltung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung;
  • 23 eine Abbildung zur Veranschaulichung einer Draufsicht einer Halbleitervorrichtung, in welcher die Inverterschaltung integriert ist;
  • 24A eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang der Linie XXIVA-XXIVA in der 23, und 24B eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang der Linie XXIVB-XXIVB in der 23;
  • 25 einen Schaltplan eines unteren Schalters der Inverterschaltung;
  • 26A bis 26C Abbildungen zur Veranschaulichung eines Stromflusses im unteren Schalter;
  • 27A eine Abbildung zur Veranschaulichung einer Wellenform einer Leistung, wenn ein Motorstrom und eine induzierte Spannung phasengleich sind, 27B eine Abbildung zur Veranschaulichung der Wellenform der Leistung, wenn der Motorstrom und die induzierte Spannung phasenverschoben sind;
  • 28 eine Abbildung zur Veranschaulichung einer Wellenform des Motorstroms, einer Wellenform einer Änderung des Motorstroms über die Zeit, und eine Wellenform der induzierten Spannung;
  • 29 ein Zeitdiagramm zur Veranschaulichung eines Stromerfassungszeitpunkts und eines Stromänderungserfassungszeitpunkts;
  • 30 ein Blockdiagramm einer Phasenerfassungsschaltung, die es dem Motorstrom und der Änderung des Motorstroms ermöglicht, an den Zeitpunkten in der 29 erfasst zu werden;
  • 31 eine Abbildung zur Veranschaulichung einer Wellenform einer Referenzspannung;
  • 32 einen Schaltplan eines Energieversorgungswandlers; und
  • 33 ein Zeitdiagramm des Energieversorgungswandlers.
  • (Erste Ausführungsform)
  • Nachstehend wird eine Halbleitervorrichtung mit einem IGBT (Bipolartransistor mit isolierter Gate-Elektrode) gemäß einer ersten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 1 und 2 beschrieben.
  • 1 zeigt eine Querschnittsansicht entlang der Linie I-I in der 2, und 2 zeigt eine Draufsicht der Halbleitervorrichtung. Obgleich 2 keine Querschnittsansicht zeigt, ist die 2 für ein besseres Verständnis teilweise schraffiert.
  • Gemäß der ersten Ausführungsform ist der laterale IGBT, wie in 1 gezeigt, unter Verwendung eines Silizium-auf-Isolator-(SOI)-Substrats 1 gebildet. Im SOI-Substrat 1 sind eine Hauptzelle und eine Messzelle gebildet. Die Hauptzelle weist einen lateralen IGBT auf, der ein- und ausgeschaltet wird, um einen elektrischen Strom zu einer elektrische Last (nicht gezeigt), wie beispielsweise einem Motor, zu liefern. Die Messzelle weist einen lateralen IGBT zur Erfassung eines durch die Hauptzelle fließenden elektrischen Stroms auf. Der IGBT der Messzelle weist den gleichen Ausbau wie der IGBT der Hauptzelle auf.
  • Das SOI-Substrat 1 weist ein Tragesubstrat 1a, eine eingebettete Oxidschicht 1b (BOX-Schicht) auf dem Tragesubstrat 1a und eine aktive Schicht 1c auf der BOX-Schicht 1b auf. Das Tragesubstrat 1a kann beispielsweise ein Siliziumsubstrat sein. Gemäß der ersten Ausführungsform dient die aktive Schicht 1c als n–-leitende Driftschicht 2. Jeder Teil der lateralen IGBTs der Hauptzelle und der Messzelle ist in einem Oberflächenabschnitt der Driftschicht 2 gebildet.
  • Die Dicke der BOX-Schicht 1b und die Dicke und die Störstellenkonzentration der aktiven Schicht 1c (d. h. der Driftschicht 2) sind nicht auf bestimmte Werte beschränkt und können in Abhängigkeit der beabsichtigten Verwendung der Halbleitervorrichtung variiert werden. Um eine hohe Durchbruchspannung zu erzielen, wird die Dicke der BOX-Schicht 1b vorzugsweise auf einen Wert von größer oder gleich 4 Mikrometer (μm) gesetzt. Um eine Durchbruchspannung von größer oder gleich 600 V zu gewährleisten, weist die BOX-Schicht 1b vorzugsweise eine Dicke von größer oder gleich 5 μm auf. Um die Durchbruchspannung von größer oder gleich 600 V zu gewährleisten, weist die aktive Schicht 1c vorzugsweise eine n-leitende Störstellenkonzentration von 1 × 1014 cm–3 bis 1,2 × 1015 cm–3 auf, wenn die Dicke der aktiven Schicht 1c einen Wert von kleiner oder gleich 15 μm aufweist. Um die Durchbruchspannung von größer oder gleich 600 V zu gewährleisten, weist die aktive Schicht 1c vorzugsweise eine n-leitende Störstellenkonzentration von 1 × 1014 cm–3 bis 8 × 1014 cm–3 auf, wenn die Dicke der aktiven Schicht 1c einen Wert von 20 μm aufweist.
  • In der aktiven Schicht 1c sind Grabenstrukturen 1d gebildet, um die aktive Schicht 1c in mehrere Inseln zu unterteilen, die elektrisch voneinander isoliert sind. Die Hauptzelle und die Messzelle sind in verschiedenen Inseln angeordnet und folglich elektrisch voneinander isoliert. Die Grabenstruktur 1d kann beispielsweise gebildet werden, indem ein Graben gebildet wird, der sich durch die aktive Schicht 1c zur BOX-Schicht 1b erstreckt, eine Oxidschicht durch thermische Oxidation auf einer Innenoberfläche des Grabens gebildet wird und der Graben anschließend mit polykristallinem Silizium oder dergleichen gefüllt wird.
  • Auf einer Oberfläche der Driftschicht 2 ist eine LOCOS-(LOCaI Oxidation of Silicon)-Oxidschicht 3 gebildet. Die Teile des lateralen IGBT sind durch die LOCOS-Oxid-Schicht 3 elektrisch voneinander isoliert. Ein p+-leitender Kollektor-Bereich 4 ist im Oberflächenabschnitt der Driftschicht 2 gebildet und außerhalb der LOCOS-Oxid-Schicht 3 freigelegt. Der Kollektor-Bereich 4 weist eine Längsrichtung parallel zu einer Oberfläche des SOI-Substrats 1 auf. Der Kollektor-Bereich 4 wird von einer n-leitenden Pufferschicht 5 umgeben. Die Pufferschicht 5 weist eine höhere Störstellenkonzentration als die Driftschicht 2 auf.
  • Eine p-Kanal-Wannen-Schicht 6, ein n+-leitender Emitter-Bereich 7, eine p+-leitende Kontaktschicht 8 und eine p-leitende Körperschicht 9 sind im Oberflächenabschnitt der Driftschicht 2 gebildet und außerhalb der LOCOS-Oxid-Schicht 3 freigelegt. Die Wannen-Schicht 6, der Emitter-Bereich 7, die Kontaktschicht 8 und die Körperschicht 9 sind um den Kollektor-Bereich 4 herum angeordnet.
  • Ein Oberflächenabschnitt der Wannen-Schicht 6 dient als Kanalbereich. Die Wannen-Schicht 6 kann beispielsweise eine Dicke von kleiner oder gleich 2 μm und eine Breite von kleiner oder gleich 6 μm aufweisen. Die Wannen-Schicht 6 weist, wie in 2 gezeigt, einen geraden Abschnitt auf, der sich in der Längsrichtung des Kollektor-Bereichs 4 (und einer Kollektor-Elektrode 12, die nachstehend noch beschrieben wird) erstreckt. Die Wannen-Schicht 6 ist derart kreisförmig um den Kollektor-Bereich 4 angeordnet, dass der Kollektor-Bereich 4 einmal von der Wannen-Schicht 6 umgeben werden kann.
  • Der Emitter-Bereich 7 ist in einem Oberflächenabschnitt der Wannen-Schicht 6 gebildet und innerhalb der Wannen-Schicht 6 abgeschlossen. Der Emitter-Bereich 7 erstreckt sich in der Längsrichtung des Kollektor-Bereichs 4. Gemäß der ersten Ausführungsform ist, wie in 2 gezeigt, ein Emitter-Bereich 7 auf jeder Seite der Kontaktschicht 8 (und der Körperschicht 9) angeordnet. Der Emitter-Bereich 7 weist eine gerade Form auf und ist parallel zum Kollektor-Bereich 4 angeordnet, mit Ausnahme von Enden (d. h. abgerundeten Abschnitten) des Kollektor-Bereichs 4 in der Längsrichtung.
  • Die Kontaktschicht 8 setzt die Wannen-Schicht 6 auf ein Emitter-Potential und weist eine höhere Störstellenkonzentration als die Wannen-Schicht 6 auf. Die Kontaktschicht 8 weist, wie in 2 gezeigt, einen geraden Abschnitt auf, der sich in der Längsrichtung des Kollektor-Bereichs 4 (und der Kollektor-Elektrode 12) erstreckt. Die Kontaktschicht 8 ist derart kreisförmig um den Kollektor-Bereich 4 angeordnet, dass der Kollektor-Bereich 4 einmal von der Kontaktschicht 8 umgeben werden kann.
  • Die Körperschicht 9 verringert einen Spannungsabfall, der durch einen Hall-Strom verursacht wird, der von einem Kollektor zu einem Emitter fließt. Die Körperschicht 9 weist einen geraden Abschnitt auf, der sich in der Längsrichtung des Kollektor-Bereichs 4 (und der Kollektor-Elektrode 12) erstreckt. Die Körperschicht 9 ist derart kreisförmig um den Kollektor-Bereich 4 herum angeordnet, dass der Kollektor-Bereich 4 einmal von der Körperschicht 9 umgeben werden kann. Die Körperschicht 9 verringert oder verhindert einen Betrieb eines parasitären npn-Transistors, der aus dem Emitter-Bereich 7, der Wannen-Schicht 6 und der Driftschicht 2 gebildet wird. Folglich kann eine Ausschaltezeit verbessert werden. Auf diese Weise werden die Wannen-Schicht 6, die Kontaktschicht 8 und die Körperschicht 9 konzentrisch um den Kollektor-Bereich 4 herum angeordnet.
  • In jeder Zelle sind die Wannen-Schicht 6, der Emitter-Bereich 7, die Kontaktschicht 8 und die Körperschicht 9, wie in 2 gezeigt, auf jeder Seite des Kollektor-Bereichs 4 angeordnet. Die Zellen sind derart benachbart zueinander angeordnet, dass zwei Sätze der Wannen-Schicht 6, des Emitter-Bereichs 7, der Kontaktschicht 8 und der Körperschicht 9 zwischen den Kollektor-Bereichen 4 von benachbarten Zellen angeordnet werden können.
  • Eine Gate-Elektrode 11 ist über eine Gate-Isolierschicht 10 auf einer Oberfläche der Wannen-Schicht 6 angeordnet. Die Gate-Elektrode 11 kann aus dotiertem polykristallinem Silizium aufgebaut sein. Der Oberflächenabschnitt der Wannen-Schicht 6 wird zum Kanalbereich, indem eine Spannung an die Gate-Elektrode 11 gelegt wird.
  • Eine Kollektor-Elektrode 12 ist auf dem Kollektor-Bereich 4 angeordnet und elektrisch mit dem Kollektor-Bereich 4 verbunden. Eine Emitter-Elektrode 13 ist auf dem Emitter-Bereich 7 und der Kontaktschicht 8 angeordnet und elektrisch mit dem Emitter-Bereich 7 und der Kontaktschicht 8 verbunden.
  • Ferner ist gemäß der ersten Ausführungsform eine Widerstandsschicht 14, die als Feldplatte dient, auf der LOCOS-Oxid-Schicht 3 zwischen dem Kollektor und dem Gate gebildet. Die Widerstandsschicht 14 kann beispielsweise aus dotiertem polykristallinem Silizium aufgebaut sein. Die Widerstandsschicht 14 dient dazu, ein gleichmäßiges Potentialgefälle zwischen dem Kollektor und dem Gate aufrechtzuerhalten. Insbesondere weist die Widerstandsschicht 14, wie in 2 gezeigt, eine Spiralform auf und ist um die Kollektor-Elektrode 12 herum gewunden. Die Widerstandsschicht 14 ist an ihrem einen Ende elektrisch mit der Kollektor-Elektrode 12 und an ihrem anderen Ende elektrisch mit der Gate-Elektrode 11 verbunden. Das Potential der Widerstandsschicht 14 nimmt mit dem Abstand von der Kollektor-Elektrode 12 aufgrund eines Spannungsabfalls bedingt durch einen internen Widerstand der Widerstandsschicht 14 graduell ab. Folglich kann das Potentialgefälle in der Widerstandsschicht 14 gleichmäßig gehalten werden. Dementsprechend kann das Potentialgefälle in der Driftschicht 2, die über die LOCOS-Oxid-Schicht 3 unterhalb der Widerstandsschicht 14 angeordnet ist, gleichmäßig gehalten werden. Folglich wird die aus einem nicht gleichmäßigen Potentialgefälle resultierende Konzentration des elektrischen Feldes derart verringert, dass eine Durchbruchspannung verbessert werden kann. Ferner wird eine Stoßionisierung derart verringert, dass eine Zunahme der Ausschaltzeit verringert werden kann.
  • Mehrere laterale IGBTs, die von oben gesehen jeweils eine Ellipsenform aufweisen, sind, wie in 2 gezeigt, Seite an Seite in einer senkrecht zur Längsrichtung verlaufenden Breitenrichtung des Kollektor-Bereichs 4 angeordnet. In einem Beispiel der 2 ist der äußerste laterale IGBT als die Messzelle konfiguriert und sind die anderen lateralen IGBTs als die Hauptzelle konfiguriert. Die Hauptzelle und die Messzelle sind in verschiedenen Inseln angeordnet, die durch die Grabenstrukturen 14 elektrisch isoliert werden. Folglich sind die Hauptzelle und die Messzelle elektrisch voneinander isoliert.
  • Der laterale IGBT gemäß der ersten Ausführungsform arbeitet wie folgt. Wenn eine vorbestimmte Spannung an die Gate-Elektrode 11 gelegt wird, erscheint der Kanalbereich im Oberflächenabschnitt der Wannen-Schicht 6, der unterhalb der Gate-Elektrode 11 zwischen dem Emitter-Bereich 7 und der Driftschicht 2 angeordnet ist. Elektronen wandern von der Emitter-Elektrode 13 und dem Emitter-Bereich 7 über den Kanalbereich in die Driftschicht 2. Folglich wandern Löcher über die Kollektor-Elektrode 12 und den Kollektor-Bereich 4 in die Driftschicht 2. Dementsprechend tritt eine Leitfähigkeitsmodulation in der Driftschicht 2 auf, derart, dass ein hoher Strom zwischen dem Emitter und dem Kollektor fließen kann. Auf diese Weise arbeitet der laterale IGBT.
  • Gemäß der ersten Ausführungsform weisen die IGBTs der Hauptzelle und der Messzelle den gleichen Aufbau auf und sind derart in einer Stromspiegelkonfiguration verschaltet, dass ein durch den Emitter des IGBT der Messzelle fließender elektrischer Strom mit einem vorbestimmten Verhältnis, das von einem Verhältnis zwischen Bereichen der IGBTs abhängt (insbesondere einem Verhältnis zwischen den Längen der Emitter) geringer als der durch den Emitter des IGBT der Hauptzelle fließende elektrischen Stroms wird. Folglich kann der durch die Hauptzelle fließende Strom auf der Grundlage des durch die Messzelle fließenden Stroms erfasst werden. Der durch die Messzelle fließende elektrische Strom wird erfasst, indem eine Spannung über dem zwischen die Emitter der Hauptzelle und der Messzelle geschalteten Messwiderstand Rs erfasst wird.
  • In der Annahme, dass der laterale IGBT als Vorrichtung hoher Durchbruchspannung verwendet wird, in der eine hohe Spannung von größer oder gleich 100 V an den Kollektor des IGBT gelegt wird, ändert sich ein Kollektor-Potential während eines Schaltvorgangs zwischen 0 V und 100 V. Durch die Kopplung mit der hohen Spannung wird Rauschen an einem zur Stromerfassung verwendeten Ausgangsanschluss induziert. Folglich ist es schwierig, einen Strom genau zu erfassen. Wenn ein Widerstandswert des Messwiderstands Rs erhöht wird, um die Spannung über dem Messwiderstand Rs zu erhöhen, wird ein zwischen der Körperschicht 9 und der Driftschicht 2 gebildeter p-n-Übergang in Durchlassrichtung vorgespannt. Dies führt dazu, dass ein parasitärer Transistor derart arbeitet, dass ein Ausgang (d. h. die Spannung über dem Widerstand Rs) instabil wird. Ferner kann die Widerstandsschicht 14 als Rauschquelle wirken, da sich das Potential der Widerstandsschicht 14 während des Schaltvorgangs ändert. Dementsprechend ist es schwierig, den Strom genau zu erfassen.
  • Um das obige Problem zu bewältigen, werden die Hauptzelle und die Messzelle gemäß der ersten Ausführungsform durch die Grabenstruktur 1d elektrisch voneinander isoliert. Bei solch einem Ansatz kann auch dann, wenn die hohe Spannung von größer oder gleich 100 V an den Kollektor der Hauptzelle gelegt wird, am Ausgangsanschluss induziertes Rauschen verringert oder verhindert werden. Ferner ist auch dann, wenn das Emitter-Potential der Messzelle aufgrund des über den Messwiderstand Rs fließenden Stroms ansteigt, der parasitäre Transistor bedingt durch die elektrische Isolierung zwischen der Hauptzelle und der Messzelle unwirksam. Aus dem gleichen Grund ist es weniger wahrscheinlich, dass die Widerstandsschicht 14 als Rauschquelle arbeitet. Folglich kann der durch die Hauptzelle fließende Strom genau auch dann genau erfasst werden, wenn der laterale IGBT als Vorrichtung hoher Durchbruchspannung verwendet wird.
  • Es sollte beachtet werden, dass die Rauschbeständigkeit verbessert werden kann, indem der durch die Messzelle fließende Strom erhöht wird. Wenn der Bereich der Messzelle beispielsweise einem Fünftel bis einem Hundertstel des Bereichs der Hauptzelle entspricht, wird der durch die Messzelle fließende Strom groß genug, um eine hohe Rauschbeständigkeit zu gewährleisten.
  • (Zweite Ausführungsform)
  • Nachstehend wird eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 3 und 4 beschrieben. Ein Unterschied zwischen der ersten Ausführungsform und der zweiten Ausführungsform liegt darin, dass eine laterale Freilaufdiode (FWD) anstelle des lateralen IGBT gebildet ist.
  • 3 zeigt eine Querschnittsansicht entlang der Linie III-III in der 4, wobei die 4 eine Draufsicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt. Obgleich 4 keine Querschnittsansicht zeigt, ist 4 für ein besseres Verständnis teilweise schraffiert.
  • Gemäß der zweiten Ausführungsform ist die laterale FWD, wie in 3 gezeigt, unter Verwendung eines SOI-(Silizium-auf-Isolator)-Substrats 21 gebildet. Das SCI-Substrat 21 weist den gleichen (identischen) Aufbau wie das SOI-Substrat 1 der ersten Ausführungsform auf. Insbesondere weist das SOI-Substrat 21 ein Tragesubstrat 21a, eine eingebettete Oxid-(BOX)-Schicht 21b auf dem Tragesubstrat 21a und eine aktive Schicht 21c auf der BOX-Schicht 21b auf. Die aktive Schicht 21c dient als n–-leitende Kathoden-Schicht 22. Jeder Teil der lateralen FWD ist in der Kathoden-Schicht 22 gebildet. Grabenstrukturen 21d, die sich durch die aktive Schicht 21c zur BOX-Schicht 21b erstrecken, sind in der aktive Schicht 21c gebildet, um die aktive Schicht 21c in mehrere Inseln zu unterteilen, die elektrisch voneinander isoliert sind. Die Grabenstruktur 21d weist den gleichen (identischen) Aufbau wie die Grabenstruktur 1d der ersten Ausführungsform auf. Die Hauptzelle und die Messzelle sind in verschiedenen Inseln angeordnet.
  • Ein LOCOS-Oxidschicht 23 ist, wie in 3 gezeigt, auf einer Oberfläche der Kathoden-Schicht 22 gebildet. Die Teile der lateralen FWD sind durch die LOCOS-Oxidschicht 23 elektrisch voneinander isoliert. Eine n+-leitende Kontaktschicht 24 und eine n-leitende Pufferschicht 25 sind im Oberflächenabschnitt der Kathoden-Schicht 22 gebildet und außerhalb der LOCOS-Oxidschicht 23 freigelegt. Die Kontaktschicht 24 und die Pufferschicht 25 weisen eine Längsrichtung parallel zu einer Oberfläche des SOI-Substrats 21 auf. Die Kontaktschicht 24 und die Pufferschicht 25 werden von einer p-leitenden Anoden-Schicht 26 und einer p+-leitenden Kontaktschicht 27 umgeben.
  • Eine Kathoden-Elektrode 28 und eine Anoden-Elektrode 29 sind auf der Oberfläche des SOI-Substrats 21 gebildet. Die Kathoden-Elektrode 28 ist elektrisch mit der Kontaktschicht 24 verbunden. Die Anoden-Elektrode 29 ist elektrisch mit der Kontaktschicht 27 und der Anoden-Schicht 26 verbunden. Ferner ist eine Widerstandsschicht 30 auf der LOCOS-Oxidschicht 23 zwischen der Anode und der Kathode gebildet. Die Widerstandsschicht 30 kann beispielsweise aus dotiertem polykristallinem Silizium aufgebaut sein. Die Widerstandsschicht 30 dient dazu, ein gleichmäßiges Potentialgefälle zwischen der Anode und der Kathode aufrechtzuerhalten. Insbesondere weist die Widerstandsschicht 30, wie in 4 gezeigt, eine Spiralform auf und ist um die Kathoden-Elektrode 28 herum gewunden. Die Widerstandsschicht 30 ist an ihrem einen Ende elektrisch mit der Kathoden-Elektrode 28 und an ihrem anderen Ende elektrisch mit der Anoden-Elektrode 29 verbunden. Das Potential der Widerstandsschicht 30 nimmt mit dem Abstand von der Kathoden-Elektrode 28 aufgrund eines Spannungsabfalls bedingt durch einen internen Widerstand der Widerstandsschicht 30 graduell ab. Folglich kann das Potentialgefälle in der Widerstandsschicht 30 gleichmäßig gehalten werden. Dementsprechend kann das Potentialgefälle in der aktive Schicht 21c, die über die LOCOS-Oxidschicht 23 unter der Widerstandsschicht 30 angeordnet ist, gleichmäßig gehalten werden.
  • Die FWD der Hauptzelle und die FWD der Messzelle sind, wie vorstehend gemäß der zweiten Ausführungsform beschrieben, auf verschiedenen Inseln angeordnet, die durch die Grabenstruktur 21d elektrisch voneinander isoliert sind. Der Messwiderstand Rs kann beispielsweise zwischen die Anoden der Hauptzelle und der Messzelle geschaltet sein, und die Kathoden der Hauptzelle und der Messzelle können miteinander verbunden sein. Bei solch einem Ansatz kann ein durch die Hauptzelle fließender elektrischer Strom erfasst werden, indem ein durch die Messzelle fließender Strom auf der Grundlage einer Spannung über dem Messwiderstand Rs erfasst wird.
  • Auch wenn eine hohe Spannung von größer oder gleich 100 V an die Kathode der Hauptzelle gelegt wird, kann an einem Ausgangsanschluss zur Stromerfassung induziertes Rauschen verringert oder verhindert werden. Ferner ist auch dann, wenn ein Anoden-Potential der Messzelle aufgrund des durch den Messwiderstand Rs fließenden Stroms ansteigt, der parasitäre Transistor aufgrund der elektrischen Isolierung zwischen der Hauptzelle und der Messzelle unwirksam. Aus dem gleichen Grund ist es weniger wahrscheinlich, dass die Widerstandsschicht 30 als Rauschquelle wirkt. Folglich kann der durch die Hauptzelle fließende Strom auch dann, wenn die laterale FWD als Vorrichtung hoher Durchbruchspannung verwendet wird, genau erfasst werden.
  • (Dritte Ausführungsform)
  • Nachstehend wird eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 5 beschrieben. Ein Unterschied zwischen der dritten Ausführungsform und den vorhergehenden Ausführungsformen liegt darin, dass die Halbleitervorrichtung der dritten Ausführungsform sowohl einen lateralen IGBT als auch eine laterale FWD aufweist. Die Strukturen des lateralen IGBT und der lateralen FWD entsprechen denjenigen der ersten und der zweiten Ausführungsform. 5 zeigt ein Beispiel eines Schaltungsaufbaus der Halbleitervorrichtung mit sowohl dem lateralen IGBT als auch der lateralen FWD.
  • Der laterale IGBT weist, wie in 5 gezeigt, eine Hauptzelle 40 und eine Messzelle 41 auf, und die laterale FWD weist, wie in 5 gezeigt, eine Hauptzelle 42 und eine Messzelle 43 auf. Die Messzellen 41, 43 sind mit den Messwiderständen Rs1 bzw. Rs2 verbunden. Insbesondere sind der Kollektor und der Emitter der Hauptzelle 40 des lateralen IGBT elektrisch mit der Kathode bzw. der Anode der Hauptzelle 42 der lateralen FWD verbunden. Der Emitter der Messzelle 41 des lateralen IGBT ist mit dem Messwiderstand Rs1 verbunden, und die Anode der Messzelle 43 der lateralen FWD ist mit dem Messwiderstand Rs2 verbunden. Auf diese Weise werden der laterale IGBT und die laterale FWD parallel geschaltet, um eine Schaltung zum Ein- und Ausschalten der Stromversorgung zu einer mit der Schaltung verbundenen elektrischen Last bereitzustellen. Die in der 5 gezeigte Schaltung kann für jeden Schalter einer Inverterschaltung zur Ansteuerung eines Drehstrommotors verwendet werden.
  • Die in der 5 gezeigte Schaltung ist dazu ausgelegt, die Stärke und die Richtung des entlang eines Stromspfads zum lateralen IGBT oder zur lateralen FWD fließenden Stroms zu erfassen. Ferner erfasst die Schaltung einen Überstromzustand entlang des Strompfads. Die Stärke und die Richtung des Stroms und ferner der Überstromzustand können über Ausgangsspannungen V1, V2 der Messwiderstände Rs1, Rs2 unter Verwendung eines Mikrocomputers (nicht gezeigt) oder dergleichen erfasst werden. Die an das Gate des lateralen IGBT gelegte Spannung wird in Übereinstimmung mit dem Erfassungsergebnis gesteuert. Wenn beispielsweise der Überstromzustand erfasst wird, wird der laterale IGBT gesperrt, so dass die Inverterschaltung und der Drehstrommotor vor einem Fehler geschützt werden können.
  • Nachstehend wird ein Verfahren zur Erfassung der Stärke und der Richtung des entlang des Strompfads zum lateralen IGBT oder zur lateralen FWD fließenden Stroms unter Bezugnahme auf die 6A bis 6C beschrieben. Hierbei wird angenommen, dass die Schaltung für jeden Schalter einer Inverterschaltung verwendet wird. In jedem Schalter fließt ein elektrischer Strom wie folgt.
  • Wenn der laterale IGBT leitend geschaltet wird, fließt der Strom, wie in 6A gezeigt, vom Kollektor zum Emitter des lateralen IGBT. Folglich fließt kein Strom durch die laterale FWD.
  • Anschließend fließt, wie in 6B gezeigt, dann, wenn der laterale IGBT vom leitenden Zustand (EIN-Zustand) gesperrt wird, ein Rückwärtserholungsstrom durch die laterale FWD. Folglich fließt kein Strom durch den lateralen IGBT und fließt der Erholungsstrom von der Anode zur Kathode der lateralen FWD.
  • Anschließend nimmt der Erholungsstrom nach Verstreichen einer bestimmten Zeitspanne einen Wert von null an. Dies führt dazu, dass, wie in 6C gezeigt, kein Strom durch den lateralen IGBT und die laterale FWD fließt. Solch ein Stromfluss in jedem Schalter wird wie folgt erfasst.
  • Wenn der laterale IGBT der Hauptzelle 40 leitend geschaltet wird, wird der laterale IGBT der Messzelle 41, wie in den 5 und 6A leitend geschaltet, so dass ein Strom über den Messwiderstand Rs1 fließen kann. Die am Knotenpunkt zwischen dem lateralen IGBT der Messzelle 41 und dem Messwiderstand Rs1 auftretende Ausgangsspannung V1 wird berechnet, indem eine Durchlassspannung des lateralen IGBT der Messzelle 41 von einer hohen Spannung, die von einer Energiequelle, wie beispielsweise einer Batterie, angelegt wird, abgezogen wird. Folglich weist die Ausgangsspannung V1 einen positiven Wert auf. Demgegenüber nimmt die am Knotenpunkt zwischen dem lateralen IGBT der Messzelle 43 und dem Messwiderstand Rs2 auftretende Ausgangsspannung V2 einen Wert von null an, da kein Strom durch die laterale FWD fließt.
  • Dementsprechend kann die Stärke (Absolutwert) des Stroms auf dem Strompfad auf der Grundlage der Ausgangsspannung V1 erfasst werden. Ferner wird dann, wenn die Ausgangsspannung V1 einen positiven Wert und die Ausgangsspannung V2 einen Wert von null aufweist, erfasst, dass der Strom in einer Vorwärtsrichtung bzw. Durchlassrichtung von einer Seite hoher Spannung zu einer Seite niedriger Spannung fließt.
  • Anschließend wird, wie in den 5 und 6B gezeigt, wenn der laterale IGBT der Hauptzelle 40 vom leitenden Zustand (EIN-Zustand) gesperrt wird, der laterale IGBT der Messzelle 41 zur gleichen Zeit gesperrt bzw. ausgeschaltet, so dass kein Strom durch den Messwiderstand Rs1 fließen kann. Dies führt dazu, dass die Ausgangsspannung V1 einen Wert von null annimmt. Ein Rückwärtserholungsstrom fließt zu dem Zeitpunkt durch die laterale FWDs der Hauptzelle 42 und der Messzelle 43, wenn die lateralen IGBTs der Hauptzelle 40 und der Messzelle 41 gesperrt werden. Folglich wird die Ausgangsspannung V2 berechnet, indem eine Spannung über dem Messwiderstand Rs2 von einer Massespannung abgezogen wird. Folglich weist die Ausgangsspannung V2 einen negativen Wert auf. Dementsprechend kann die Stärke (Absolutwert) des Stroms auf dem Strompfad auf der Grundlage der Ausgangsspannung V2 erfasst werden. Ferner wird dann, wenn die Ausgangsspannung V1 einen Wert von null und die Ausgangsspannung V2 einen negativen Wert aufweist, erfasst, dass der Strom in einer Rückwärtsrichtung von der Seite niedriger Spannung zur Seite hoher Spannung fließt.
  • Anschließend stoppt, wie in den 5 und 6C gezeigt, wenn eine bestimmte Zeitspanne verstrichen ist, nachdem die lateralen IGBTs der Hauptzelle 40 und der Messzelle 41 gesperrt wurden, der Fluss des Erholungsstroms. Dies führt dazu, dass sowohl die Ausgangsspannung V1 als auch die Ausgangsspannung V2 einen Wert von null annehmen. Folglich wird dann, wenn sowohl die Ausgangsspannung V1 als auch die Ausgangsspannung V2 einen Wert von null aufweisen, erfasst, dass kein Strom fließt.
  • 7 zeigt eine Abbildung zur Veranschaulichung von Wellenformen eines Gesamtstroms I im Schalter, der Ausgangsspannung V1, der Ausgangsspannung V2 und einer Gesamtspannung V (= V1 + V2). Eine Polarität der Ausgangsspannung V1, der Ausgangsspannung V2 oder der Gesamtspannung V ändert sich, wie aus der 7 ersichtlich wird, an einem Nulldurchgangspunkt des Gesamtstroms I. Ferner nimmt die Ausgangsspannung V1, die Ausgangsspannung V2 oder die Gesamtspannung V mit einer Zunahme des Gesamtstroms I zu. Ferner nimmt die Ausgangsspannung V1, die Ausgangsspannung V2 oder die Gesamtspannung V mit einer Abnahme des Gesamtstroms I ab. Folglich können die Stärke und die Richtung des Gesamtstroms I genau erfasst werden.
  • Die Ausgangsspannungen V1, V2 können auf eine Durchlassspannung bzw. Einschaltspannung des lateralen IGBT der Hauptzelle 40 oder eine Durchlassspannung Vf der lateralen FWD der Hauptzelle 42 erhöht werden, indem die Widerstandswerte der Messwiderstände Rs1, Rs2 erhöht werden. Hierbei wird angenommen, dass der laterale IGBT eine in der 8 gezeigte Kollektor-Strom-Spannungs-Kennlinie aufweist, ein Spiegelverhältnis zwischen der Hauptzelle 40 und der Messzelle 41 bei 1/70 liegt und ein Widerstandswert des Messwiderstands Rs1 einen Wert von 1000 Ohm (Ω) aufweist. In diesem Fall können die Verhältnisse zwischen einem Kollektor-Strom Ic und sowohl einem elektrischen Strom Imess, der durch die Messzelle 41 fließt, als auch der Ausgangsspannung V1 gemäß der 9 gegeben sein. Eine Steigung einer Kennlinie, welche das Verhältnis zwischen dem Kollektor-Strom Ic und der Ausgangsspannung V1 beschreibt, verbleibt, wie aus der 9 ersichtlich wird, wenigstens bis zu dem Zeitpunkt, an welchem die Ausgangsspannung V1 einen Wert von 1 V erreicht, positiv. Aus den gleichen Gründen kann durch eine geeignete Abstimmung eines Spiegelverhältnisses zwischen der Hauptzelle 42 und der Messzelle 43 und eines Widerstandswerts des Messwiderstands Rs2 eine Steigung einer Kennlinie (nicht gezeigt), die ein Verhältnis zwischen dem durch die laterale FWD fließenden Strom und der Ausgangsspannung V2 beschreibt, wenigstens bis zu dem Zeitpunkt, an welchem die Ausgangsspannung V2 einen Wert von 1 V erreicht, positiv bleiben. Folglich können die Ausgangsspannungen V1, V2 auf wenigstens 0,7 V erhöht werden, was einer Durchlassspannung eines p-n-Übergangs (d. h. einer Durchlassspannung des lateralen IGBT oder einer Durchlassspannung Vf der lateralen FWD) entspricht. Dementsprechend kann der Strom auf der Grundlage der hohen Ausgangsspannungen V1, V2 genau erfasst werden.
  • Gemäß der dritten Ausführungsform kann, wie vorstehend beschrieben, ein Schalter einer Inverterschaltung zur Ansteuerung eines Drehstrommotors mit dem lateralen IGBT der ersten Ausführungsform und der lateralen FWD der zweiten Ausführungsform aufgebaut sein. Folglich können die Stärke und die Richtung des Stroms im Schalter genau erfasst werden.
  • (Vierte Ausführungsform)
  • Nachstehend wird eine Inverterschaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 10 beschrieben. Die Inverterschaltung ist mit der Schaltung der dritten Ausführungsform aufgebaut.
  • 10 zeigt eine Draufsicht einer Halbleitervorrichtung mit der Inverterschaltung. Die Inverterschaltung steuert einen Drehstrommotor (nicht gezeigt) auf der Grundlage einer hohen Spannung (wie beispielsweise 288 Volt) an, die von einer Hauptenergiequelle (nicht gezeigt), wie beispielsweise einer Batterie, geliefert wird. Die Inverterschaltung ist derart in die Halbleitervorrichtung integriert, dass die Halbleitervorrichtung als Ein-Chip-Inverteransteuer-IC konfiguriert sein kann. Insbesondere steuert dann, wenn der Drehstrommotor angetrieben wird, ein externer Mikrocomputer (nicht gezeigt) die Inverterschaltung derart, dass ein Wechselstrom der Reihe nach auf jede Phase des Drehstrommotors gegeben werden kann.
  • Die Inverterschaltung ist in einem SOI-Substrat gebildet und weist eine Inverterausgangsschaltung 50 und eine Steuerschaltung 51 auf. Die Inverterausgangsschaltung 50 weist drei Phasenschenkel auf, die parallel zueinander geschaltet sind. Ein u-Phasen-Schenkel der Inverterausgangsschaltung 50 weist einen oberen Schalter 50a und einen in Reihe mit dem oberen Schalter 50a geschalteten unteren Schalter 50b auf. Ein v-Phasen-Schenkel der Inverterausgangsschaltung 50 weist einen oberen Schalter 50c und einen in Reihe mit dem oberen Schalter 50c geschalteten unteren Schalter 50d auf. Ein w-Phasen-Schenkel der Inverterausgangsschaltung 50 weist einen oberen Schalter 50e und einen in Reihe mit dem oberen Schalter 50e geschalteten unteren Schalter 50f auf. Die Steuerschaltung 51 steuert die sechs Schalter 50a bis 50f.
  • Die oberen Schalter 50a, 50c und 50e und die unteren Schalter 50b, 50d und 50f sind in der Links-Rechts-Richtung der 10 abwechselnd angeordnet. Insbesondere sind bei einem in der 10 gezeigten Beispiel der untere Schalter 50b, der obere Schalter 50a, der obere Schalter 50c, der untere Schalter 50d, der untere Schalter 50f und der obere Schalter 50e in dieser Reihenfolge von links nach rechts in der 10 angeordnet. Die Schalter 50a bis 50f weisen entsprechend Hauptzellen 52a bis 52f, Messzellen 53a bis 53f, Hauptzellen 54a bis 54f und Messzellen 55a bis 55f auf. Die Hauptzellen 52a bis 52f und die Messzellen 53a bis 53f sind laterale IGBTs. Die Hauptzellen 52a bis 52f und die Messzellen 53a bis 53f sind laterale FWDs. Die Hauptzellen 52a bis 52f, die Messzellen 53a bis 53f, die Hauptzellen 54a bis 54f, die Messzellen 55a bis 55f und die Steuerschaltung 51 sind durch die Grabenstrukturen 56 voneinander isoliert. Die Grabenstruktur 56 weist den gleichen (identischen) Aufbau wie die Grabenstrukturen 1d, 21d der ersten und zweiten Ausführungsform auf.
  • Detaillierte Layouts der Schalter 50a bis 50f werden nachstehend diskutiert. Jeder der Schalter 50a bis 50f weist das gleiche Layout auf. Nachstehend wird der obere Schalter 50a als Beispiel aufgezeigt. Bei dem oberen Schalter 50a sind mehrere Hauptzellen 52a, die jeweils eine Ellipsenform aufweisen, in der Oben-Unten-Richtung der 10 Seite an Seite angeordnet, um eine Hauptzellengruppe für einen lateralen IGBT zu bilden. In gleicher Weise sind mehrere Hauptzellen 54a, die jeweils eine Ellipsenform aufweisen, in der Oben-Unten-Richtung der 10 Seite an Seite angeordnet, um eine Hauptzellengruppe für eine laterale FWD zu bilden. Die Hauptzellengruppe für einen lateralen IGBT ist in der Oben-Unten-Richtung der 10 von der Hauptzellengruppe für eine laterale FWD beabstandet angeordnet. Die Messzelle 53a, die Messzelle 55a, die Messwiderstände Rs1, Rs2 und eine Pufferschaltung 56a sind in der Oben-Unten-Richtung der 10 zwischen der Hauptzellengruppe für einen lateralen IGBT und der Hauptzellengruppe für eine laterale FWD angeordnet. Die Pufferschaltung 56a wird verwendet, um die Ausgangsspannungen V1, V2 zu verstärken. Ferner sind die Messzelle 53a, die Messzelle 55a, die Messwiderstände Rs1, Rs2 und die Pufferschaltung 56a in der Links-Rechts-Richtung derart in einer Linie angeordnet, dass die Messwiderstände Rs1, Rs2 zwischen der Messzelle 53a und der Messzelle 55a angeordnet sind.
  • Auf diese Weise ist jeder der Schalter 50a bis 50f der Inverterschaltung der dritten Ausführungsform mit dem lateralen IGBT der ersten Ausführungsform und der lateralen FWD der zweiten Ausführungsform aufgebaut. Bei den Schaltern 50a bis 50f sind die Hauptzellen 52a bis 52f, die Messzellen 53a bis 53f, die Hauptzellen 54a bis 54f, die Messzellen 55a bis 55f, die Messwiderstände Rs1, Rs2 und die Pufferschaltungen 56a bis 56f entsprechend in der Oben-Unten-Richtung angeordnet. Bei solch einem Ansatz kann eine Chipgröße größtmöglich verringert werden. Folglich kann die Länge einer Verdrahtung größtmöglich verringert werden.
  • Ferner sind die Messzellen 53a bis 53f, die Messzellen 55a bis 55f, die Messwiderstände Rs1, Rs2 und die Pufferschaltungen 56a bis 56f entsprechend in der Links-Rechts-Richtung in einer Linie angeordnet. Folglich können die Chipgröße und die Verdrahtungslänge effizient verringert werden. Vorzugsweise sind die Messwiderstände Rs1, Rs2 in der Links-Rechts-Richtung zwischen den Messzellen 53a bis 53f und den Messzellen 55a bis 55f angeordnet.
  • Ferner sind die Messzellen 53a bis 53f, die Messzellen 55a bis 55f, die Messwiderstände Rs1, Rs2 und die Pufferschaltungen 56a bis 56f in der Oben-Unten-Richtung entsprechend zwischen den Hauptzellen 52a bis 52f angeordnet. Bei solch einem Ansatz können die Chipgröße und die Verdrahtungslänge effizient verringert werden.
  • 11 zeigt eine teilweise vergrößerte Ansicht der 10 zur Veranschaulichung eines Verdrahtungslayouts in jedem der Schalter 50a bis 50f. Obgleich die 11 keine Querschnittsansicht zeigt, ist die 11 für ein besseres Verständnis teilweise schraffiert. In jedem der Schalter 50a bis 50f ist die Verdrahtung auf die gleiche Weise ausgelegt. Nachstehend wird der obere Schalter 50a als Beispiel aufgezeigt.
  • Ein Emitter-Draht 57 und ein Kollektor-Draht 58 für die Hauptzellen 52a erstrecken sich, wie in 11 gezeigt, in einer Richtung senkrecht zu einer Richtung, in welcher die Hauptzellen 52a angeordnet sind. In gleicher Weise erstrecken sich ein Anoden-Draht 59 und ein Kathoden-Draht 60 für die Hauptzellen 54a in einer Richtung senkrecht zu einer Richtung, in welcher die Hauptzellen 54a angeordnet sind. Ein gemeinsamer Minusdraht 61 ist auf einer Seite der Hauptzellen 52a angeordnet und erstreckt sich parallel zu der Richtung, in welcher die Hauptzellen 52a angeordnet sind. Der gemeinsame Minusdraht 61 ist mit dem Emitter-Draht 57 und dem Anoden-Draht 59 verbunden. Ein gemeinsamer Plusdraht 62 ist auf der anderen Seite der Hauptzellen 52a angeordnet und erstreckt sich parallel zu der Richtung, in welcher die Hauptzellen 52a angeordnet sind. Der gemeinsame Plusdraht 62 ist mit dem Kollektor-Draht 58 und dem Kathoden-Draht 60 verbunden.
  • Ein erster Draht 64 ist in einem Raum angeordnet, der von dem Emitter-Draht 57, dem Kollektor-Draht 58, dem Anoden-Draht 59, Kathoden-Draht 60, dem gemeinsame Minusdraht 61 und dem gemeinsamer Plusdraht 62 umschlossen wird. Die Messzelle 53a, die Messzelle 55a, die Messwiderstände Rs1, Rs2 und die Pufferschaltung 56a sind über den ersten Draht 64 miteinander verbunden. Ein zweiter Draht 65 ist in dem Raum angeordnet und verbindet den Messwiderstand Rs1 mit dem Emitter-Draht 57. Folglich ist der Messwiderstand Rs1 über den zweiten Draht 65 und den Emitter-Draht 57 mit dem gemeinsame Minusdraht 61 verbunden. Ein dritter Draht 66 ist in dem Raum angeordnet und verbindet den Messwiderstand Rs2 mit dem Anoden-Draht 59. Folglich ist der Messwiderstand Rs2 über den dritten Draht 66 und den Anoden-Draht 59 mit dem gemeinsame Minusdraht 61 verbunden.
  • In jedem der Schalter 50a bis 50f ist die Verdrahtung auf die vorstehend beschriebene Weise ausgelegt. Folglich kann die Verdrahtungslänge größtmöglich verringert werden, so dass ein Fehler aufgrund von Rauschen verringert werden kann. Insbesondere können die Messwiderstände Rs1, Rs2 über den kürzesten Pfad elektrisch mit dem Emitter-Draht 57 von jeder der Hauptzellen 52a bis 52f und dem Anoden-Draht 59 von jeder der Hauptzellen 54a bis 54f verbunden werden. Folglich wird das Rauschen derart verringert, dass der Fehler reduziert werden kann. Ferner können, da die Messzellen 53a bis 53f und die Messzellen 55a bis 55f zwischen den Hauptzellen 52a bis 52f und den Hauptzellen 54a bis 54f angeordnet sind, der Emitter-Draht 57, der Kollektor-Draht 58, der Anoden-Draht 59 und der Kathoden-Draht 60 über den kürzesten Pfad über den gemeinsamen negativen oder positiven Draht 61, 62 verbunden werden.
  • Wenn die Steuerschaltung 51 beispielsweise einen Komparator aufweist, kann der Komparator mit nur einem CMOS (komplementären Metall-Oxid-Halbleiter) aufgebaut sein. Verglichen mit einem Komparator, der mit einem Bipolartransistor aufgebaut ist, weist ein mit einem CMOS aufgebauter Komparator eine hohe Offset-Spannung auf. Folglich kann dann, wenn der Komparator der Steuerschaltung 51 mit nur einem CMOS aufgebaut ist, die Änderung in der Polarität des Stroms genau erfasst werden.
  • (Fünfte Ausführungsform)
  • Nachstehend wird eine fünfte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 12 und 13 beschrieben. Die fünfte Ausführungsform gleicht der ersten Ausführungsform, unterscheidet sich jedoch wie folgt von der ersten Ausführungsform.
  • 12 zeigt eine Draufsicht einer Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung. 13 zeigt eine Querschnittsansicht entlang der Linie XIII-XIII in der 12. Es sollte beachtet werden, dass eine Querschnittsansicht entlang der Linie I-I in der 12 der in der 1 gezeigten Querschnittsansicht entspricht.
  • Gleich der ersten Ausführungsform sind die Hauptzelle und die Messzelle gemäß der fünften Ausführungsform in verschiedenen Inseln angeordnet, die durch die Grabenstrukturen 1d elektrisch voneinander isoliert sind.
  • Ungleich der ersten Ausführungsform ist eine Unter-Messzelle in der Hauptzelleninsel angeordnet. In der Hauptzelleninsel sind mehrere Hauptzellen in einer Richtung senkrecht zur Längsrichtung des Kollektor-Bereichs 4 angeordnet. Die Unter-Messzelle ist mit einem geraden Abschnitt des Emitter-Bereichs 7 der äußersten Hauptzelle gebildet.
  • Insbesondere sind die Wannen-Schicht 6, der Emitter-Bereich 7 und die Kontaktschicht 8, wie in den 12 und 13 gezeigt, an zwei Punkten auf dem geraden Abschnitt des Emitter-Bereichs 7 unterteilt, um so in drei Bereiche aufgeteilt zu werden. Die Körperschicht 9 ist, obgleich dies nicht in den Zeichnungen gezeigt ist, auf die gleiche Weise an zwei Punkten unterteilt. Der mittlere Bereich der drei Bereiche dient als die Unter-Messzelle.
  • Folglich ist die Hauptzelle in der Hauptzelleninsel auf jeder Seite der Unter-Messzelle angeordnet und ist der Emitter der Unter-Messzelle zwischen den Emittern der Hauptzelle angeordnet. Die Körperschicht 9 der Hauptzelle ist von der Körperschicht 9 der Unter-Messzelle getrennt, um eine Übergangsisolierung (Junction-Isolierung) vorzusehen, um einen Kriechstrom hierdurch zu verhindern.
  • Ferner ist in der Hauptzelleninsel eine p+-leitende Isolierschicht 8a zwischen dem Emitter-Bereich 7 der Unter-Messzelle und dem Emitter-Bereich 7 der Hauptzelle gebildet. Die Isolierschicht 8a erstreckt sich von einem Ende der Kontaktschicht 8 in Richtung eines Endes des Emitter-Bereichs 7 in einer Richtung senkrecht zur Längsrichtung der Kontaktschicht 8. Die Isolierschicht 8a verringert oder verhindert einen Betrieb eines parasitären Transistors, die aus dem Emitter-Bereich 7, der Körperschicht 9 und der Driftschicht 2 in sowohl der Hauptzelle als auch der Unter-Messzelle gebildet wird.
  • Gemäß der fünften Ausführungsform ist die Unter-Messzelle, wie vorstehend beschrieben, in der Hauptzelleninsel gebildet. Bei solch einem Ansatz kann der durch die Hauptzelle fließende Strom erfasst werden, indem nicht nur die Messzelle in der Messzelleninsel verwendet wird, sondern ebenso die Unter-Messzelle in der Hauptzelleninsel. Folglich können sowohl die Änderung der Polarität des Stroms als auch der Absolutwert des Stroms genau erfasst werden.
  • Insbesondere werden der Nulldurchgangspunkt des Stroms auf der Grundlage einer Ausgangsspannung der Messzelle in der Messzelleninsel erfasst und der Absolutwert des Stroms durch die Unter-Messzelle in der Hauptzelleninsel erfasst.
  • Es besteht die Möglichkeit, dass der Absolutwert des durch die Hauptzelle fließenden Stroms der Ausgangsspannung der Messzelle nicht genau entspricht. Ein Grund hierfür liegt darin, dass sich die Emitter-Stromdichte in der Messzelle in der Messzelleninsel deutlich von der Emitter-Stromdichte in der Hauptzelle unterscheidet. Folglich ist es schwierig, den Absolutwert des durch die Hauptzelle fließenden Stroms auf der Grundlage der Ausgangsspannung der Messzelle in der Messzelleninsel genau zu erfassen. Es sollte beachtet werden, dass die Änderung in der Polarität des Stroms in der Messzelle auf einfache Weise erfasst werden kann, indem die Ausgangsspannung der Messzelle erhöht wird.
  • Demgegenüber entspricht der Absolutwert des durch die Hauptzelle fließenden Stroms exakt der Ausgangsspannung der Unter-Messzelle in der Hauptzelleninsel. Ein Grund hierfür liegt darin, dass die Unter-Messzelle derart in der Hauptzelle angeordnet ist, dass sich die Emitter-Stromdichte in der Unter-Messzelle der Emitter-Stromdichte in der Hauptzelle annähern kann. Folglich hängt das Spiegelverhältnis derart vom Verhältnis zwischen den Längen der Emitter der Hauptzelle und der Unter-Messzelle ab, dass der Absolutwert des durch die Hauptzelle fließenden Stroms exakt der Ausgangsspannung der Unter-Messzelle entspricht. Folglich kann der Absolutwert des durch die Hauptzelle fließenden Stroms auf der Grundlage der Ausgangsspannung der Unter-Messzelle genau erfasst werden.
  • Auf diese Weise können gemäß der fünften Ausführungsform sowohl die Änderung in der Polarität des Stroms in der Hauptzelle als auch der Absolutwert des Stroms in der Hauptzelle genau erfasst werden. Ferner kann, da der effektive Bereich der Unter-Messzelle in der Hauptzelleninsel deutlich kleiner als der effektive Bereich der Hauptzelle sein kann, das Spiegelverhältnis derart verringert werden, dass der Strom in der Unter-Messzelle verringert werden kann. Folglich kann ein Verlust in der Unter-Messzelle verringert werden. Demgegenüber kann der effektive Bereich der Messzelle in der Messzelleninsel nicht deutlich kleiner als der effektive Bereich der Hauptzelle sein. Ein Verlust in der Messzelle kann jedoch verringert werden, indem der Widerstandswert des Messwiderstands Rs1 erhöht wird, um den Strom in der Messzelle zu begrenzen.
  • (Sechste Ausführungsform)
  • Nachstehend wird ein lateraler IGBT gemäß einer sechsten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 15A, 15B und 16 beschrieben.
  • 15A zeigt eine Querschnittsansicht entlang der Linie XVA-XVA in der 16, und 15B zeigt eine Querschnittsansicht entlang der Linie XVB-XVB in der 16. 16 zeigt eine Draufsicht des lateralen IGBT. Obgleich die 16 keine Querschnittsansicht zeigt, ist die 16 für ein besseres Verständnis teilweise schraffiert.
  • Gemäß der sechsten Ausführungsform ist der laterale IGBT, wie in den 15A und 15B gezeigt, unter Verwendung des SOI-Substrats 1 gebildet. Eine Hauptzelle und eine Messzelle sind im SOI-Substrat 1 gebildet. Die Hauptzelle weist einen lateralen IGBT auf, der ein- und ausgeschaltet wird, um einen elektrischen Strom zu einer elektrischen Last (nicht gezeigt), wie beispielsweise einem Motor, zu liefern. Die Messzelle weist einen lateralen IGBT zur Erfassung eines durch die Hauptzelle fließenden elektrischen Stroms auf. Der laterale IGBT der Messzelle weist den gleichen Aufbau wie der laterale IGBT der Hauptzelle auf.
  • Das SOI-Substrat 1 weist ein Tragesubstrat 1a, eine eingebettete Oxid-(BOX)-Schicht 1b auf dem Tragesubstrat 1a und eine aktive Schicht 1c auf der eingebetteten Oxidschicht 1b auf. Das Tragesubstrat 1a kann beispielsweise ein Siliziumsubstrat sein. Gemäß der sechsten Ausführungsform dient die aktive Schicht 1c als n–-leitende Driftschicht 2. Jeder Teil der lateralen IGBTs der Hauptzelle und der Messzelle ist in einem Oberflächenabschnitt der Driftschicht 2 gebildet.
  • Die Dicke der BOX-Schicht 1b und die Dicke und die Störstellenkonzentration der aktiven Schicht 1c (d. h. der Driftschicht 2) sind nicht auf bestimmte Werte beschränkt und können in Abhängigkeit der beabsichtigten Verwendung der Halbleitervorrichtung variieren. So weist die Dicke der BOX-Schicht 1b, um beispielsweise eine hohe Durchbruchspannung zu erzielen, vorzugsweise einen Wert von größer oder gleich 4 Mikrometer (μm) auf. Um eine Durchbruchspannung von größer oder gleich 600 V zu gewährleisten, wird die Dicke der BOX-Schicht 1b vorzugsweise auf einen Wert von größer oder gleich 5 μm gesetzt. Um die Durchbruchspannung von größer oder gleich 600 V zu gewährleisten, weist die aktive Schicht 1c vorzugsweise die n-leitende Störstellenkonzentration von 1 × 1014 cm–3 bis 1,2 × 1015 cm–3 auf, wenn die Dicke der aktiven Schicht 1c kleiner oder gleich 15 μm ist. Um die Durchbruchspannung von größer oder gleich 600 V zu gewährleisten, weist die aktive Schicht 1c vorzugsweise die n-leitende Störstellenkonzentration von 1 × 1014 cm–3 bis 8 × 1014 cm–3 auf, wenn die Dicke der aktiven Schicht 1c einen Wert von 20 μm aufweist.
  • Die LOCOS-Oxidschicht 3 ist auf einer Oberfläche der Driftschicht 2 gebildet. Die Teile des lateralen IGBT sind durch die LOCOS-Oxid-Schicht 3 elektrisch voneinander isoliert. Ein p+-leitender Kollektor-Bereich 4 ist im Oberflächenabschnitt der Driftschicht 2 gebildet und außerhalb der LOCOS-Oxid-Schicht 3 freigelegt. Der Kollektor-Bereich 4 weist eine Längsrichtung parallel zu einer Oberfläche des SOI-Substrats 1 auf. Der Kollektor-Bereich 4 wird von einer n-leitenden Pufferschicht 5 umgeben. Die Pufferschicht 5 weist eine höhere Störstellenkonzentration als die Driftschicht 2 auf.
  • Eine p-Kanal-Wannen-Schicht 6, ein n+-leitender Emitter-Bereich 7, eine p+-leitende Kontaktschicht 8 und eine p-leitende Körperschicht 9 sind im Oberflächenabschnitt der Driftschicht 2 gebildet. Die Wannen-Schicht 6, der Emitter-Bereich 7, die Kontaktschicht 8 und die Körperschicht 9 erstrecken sich parallel zum Kollektor-Bereich 4 und sind außerhalb der LOCOS-Oxid-Schicht 3 freigelegt.
  • Ein Oberflächenabschnitt der Wannen-Schicht 6 dient als Kanalbereich. Die Wannen-Schicht 6 kann beispielsweise eine Dicke von kleiner oder gleich 2 μm und eine Breite von kleiner oder gleich 6 μm aufweisen. Die Wannen-Schicht 6 erstreckt sich, wie in 16 gezeigt, in der Längsrichtung des Kollektor-Bereichs 4 (und einer Kollektor-Elektrode 12, die nachstehend noch beschrieben wird).
  • Der Emitter-Bereich 7 ist in einem Oberflächenabschnitt der Wannen-Schicht 6 gebildet und innerhalb der Wannen-Schicht 6 abgeschlossen. Der Emitter-Bereich 7 erstreckt sich in der Längsrichtung des Kollektor-Bereichs 4. Gemäß der sechsten Ausführungsform ist, wie in 16 gezeigt, ein Emitter-Bereich 7 auf jeder Seite der Kontaktschicht 8 (und der Körperschicht 9) angeordnet.
  • Die Kontaktschicht 8 setzt die Wannen-Schicht 6 auf ein Emitter-Potential und weist eine höhere Störstellenkonzentration als die Wannen-Schicht 6 auf. Die Kontaktschicht 8 erstreckt sich, wie in 16 gezeigt, in der Längsrichtung des Kollektor-Bereichs 4 (und der Kollektor-Elektrode 12).
  • Die Körperschicht 9 verringert einen Spannungsabfall, der durch einen Hall-Strom verursacht wird, der von einem Kollektor zu einem Emitter fließt. Die Längsrichtung der Körperschicht 9 verläuft parallel zur Längsrichtung des Kollektor-Bereichs 4 (und der Kollektor-Elektrode 12). Die Körperschicht 9 verringert oder verhindert einen Betrieb eines parasitären npn-Transistors, der aus dem Emitter-Bereich 7, der Wannen-Schicht 6 und der Driftschicht 2 gebildet wird. Folglich kann eine Ausschaltzeit verbessert werden.
  • In der Annahme, dass die Wannen-Schicht 6, der Emitter-Bereich 7, die Kontaktschicht 8 und die Körperschicht 9 als ein Satz berücksichtigt werden, sind zwei Sätze hiervon Seite an Seite in einer Breitenrichtung des Kollektor-Bereichs 4 senkrecht zur Längsrichtung angeordnet. Jeder Satz ist, wie in den 15B und 16 gezeigt, an zwei Punkten nahe der Mitte in der Längsrichtung unterteilt und folglich in drei Bereiche aufgeteilt. Der mittlere Bereich der drei Bereiche dient als die Messzelle, und die Hauptzelle ist auf jeder Seite der Messzelle angeordnet. Folglich ist der Emitter der Messzelle zwischen den Emittern der Hauptzelle angeordnet. Die Körperschicht 9 der Hauptzelle ist von der Körperschicht 9 der Messzelle getrennt angeordnet, um eine Übergangsisolierung (Junction-Isolierung) zur Verhinderung eines Kriechstroms hierdurch vorzusehen.
  • Eine p+-leitende Isolierschicht 8a ist zwischen dem Emitter-Bereich 7 der Unter-Messzelle und dem Emitter-Bereich 7 der Hauptzelle gebildet. Die Isolierschicht 8a erstreckt sich von einem Ende der Kontaktschicht 8 in Richtung eines Endes des Emitter-Bereichs 7 in einer Richtung senkrecht zur Längsrichtung der Kontaktschicht 8. Die Isolierschicht 8a verringert oder verhindert einen Betrieb eines parasitären Transistors, der aus dem Emitter-Bereich 7, der Körperschicht 9 und der Driftschicht 2 in sowohl der Hauptzelle als auch der Messzelle gebildet wird.
  • Eine Gate-Elektrode 11 ist über eine Gate-Isolierschicht 10 auf einer Oberfläche der Wannen-Schicht 6 angeordnet. Die Gate-Elektrode 11 kann beispielsweise aus dotiertem polykristallinem Silizium aufgebaut sein. Ein Oberflächenabschnitt der Wannen-Schicht 6 wird zum Kanalbereich, indem eine Spannung an die Gate-Elektrode 11 gelegt wird.
  • Eine Kollektor-Elektrode 12 ist auf dem Kollektor-Bereich 4 angeordnet und elektrisch mit dem Kollektor-Bereich 4 verbunden. Eine Emitter-Elektrode 13 ist auf dem Emitter-Bereich 7 und der Kontaktschicht 8 angeordnet und elektrisch mit dem Emitter-Bereich 7 und der Kontaktschicht 8 verbunden. Gemäß der sechsten Ausführungsform sind, wie vorstehend beschrieben, zwei Sätze, die jeweils die Wannen-Schicht 6, den Emitter-Bereich 7, die Kontaktschicht 8 und die Körperschicht 9 aufweisen, Seite an Seite angeordnet. Die Emitter-Elektrode 13 eines Satzes ist benachbart zur Emitter-Elektrode 13 des anderen Satzes angeordnet und elektrisch mit dieser verbunden.
  • Ein Hauptdraht 15a ist, wie in 16 gezeigt, elektrisch mit der Emitter-Elektrode 13 der Hauptzelle verbunden, und ein Messdraht 15b ist elektrisch mit der Emitter-Elektrode 13 der Messzelle verbunden. Der Hauptdraht 15a und der Messdraht 15b erstrecken sich in einer Richtung weg vom Kollektor. Der Hauptdraht 15a erstreckt sich ebenso in der Längsrichtung des Emitter-Bereichs 7. Ein Kollektor-Draht 16 ist elektrisch mit der Kollektor-Elektrode 12 jeder Zelle verbunden. Der Kollektor-Draht 16 erstreckt sich in der Längsrichtung der Kollektor-Elektrode 12. Der Hauptdraht 15a, der Messdraht 15b und der Kollektor-Draht 16 können beispielsweise aus Aluminium aufgebaut sein und als eine erste Verdrahtungsschicht einer mehrschichtigen Struktur, in der mehrere Verdrahtungsschichten über dielektrische Zwischenschichtfilme gebildet sind, vorgesehen sein.
  • Da sich der Kollektor-Draht 16, der Hauptdraht 15a und der Messdraht 15b nicht überkreuzen, kann der Effekt einer Kopplung von Strom, der durch Potentialänderungen im Kollektor verursacht wird, verringert werden. Folglich kann die Genauigkeit, mit welcher die Messzelle den Strom erfasst, verbessert werden.
  • Nachstehend werden Betriebsabläufe des lateralen IGBT gemäß der sechsten Ausführungsform beschrieben. Wenn eine vorbestimmte Spannung an die Gate-Elektrode 11 gelegt wird, erscheint der Kanalbereich im Oberflächenabschnitt der Wannen-Schicht 6, die unterhalb der Gate-Elektrode 11 zwischen dem Emitter-Bereich 7 und der Driftschicht 2 angeordnet ist. Elektronen wandern von der Emitter-Elektrode 13 und dem Emitter-Bereich 7 über den Kanalbereich in die Driftschicht 2. Folglich wandern Löcher über die Kollektor-Elektrode 12 und den Kollektor-Bereich 4 in die Driftschicht 2. Dementsprechend tritt derart eine Leitfähigkeitsmodulation in der Driftschicht 2 auf, dass ein hoher Strom zwischen dem Emitter und dem Kollektor fließen kann. Auf diese Weise arbeitet der laterale IGBT.
  • Ein Vorteil der sechsten Ausführungsform kann wie folgt zusammengefasst werden. Gemäß der sechsten Ausführungsform ist die Hauptzelle derart auf jeder Seite der Messzelle angeordnet, dass der Emitter der Messzelle zwischen den Emittern der Hauptzelle angeordnet sein kann. Folglich nähern sich die Emitter-Stromdichte in der Hauptzelle und die Emitter-Stromdichte in der Messzelle derart einander an, dass sich ein Spiegelverhältnis einem Verhältnis zwischen den Längen der Emitter der Hauptzelle und der Messzelle annähern kann. Ferner kann dann, wenn sich die Emitter-Stromdichte in der Hauptzelle und die Emitter-Stromdichte in der Messzelle einander annähern, der Strombetrag pro Einheitsbereich während eines Schaltvorgangs, bei dem ein hoher Strom fließt, in der Messzelle kleiner als in der Hauptzelle sein. Folglich wird eine Ungleichmäßigkeit in der Stromverteilung derart verringert, dass die Durchbruchspannung verbessert werden kann.
  • Dementsprechend kann die Messzelle den durch die Hauptzelle fließenden Strom selbst dann mit einer verbesserten Linearität genau erfassen, wenn der laterale IGBT als eine Vorrichtung hoher Durchbruchspannung verwendet wird.
  • (Siebte Ausführungsform)
  • Nachstehend wird ein lateraler IGBT gemäß einer siebten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 17, 18 und 19 beschrieben. Ein Unterschied zwischen der sechsten Ausführungsform und der siebten Ausführungsform kann wie folgt beschrieben werden.
  • 17 zeigt eine Querschnittsansicht entlang der Linie XVII-XVII in der 18, 18 zeigt eine Draufsicht des lateralen IGBT gemäß der siebten Ausführungsform, und 19 zeigt eine vereinfachte vergrößerte Ansicht der 18, die ein Verdrahtungslayout aufzeigt. In der 18 sind für ein besseres Verständnis einzig die Wannen-Schicht 6 und die Messzelle gezeigt.
  • Gleich der sechsten Ausführungsform weist der Kollektor-Bereich 4 die Längsrichtung auf und wird der Kollektor-Bereich 4 von der Pufferschicht 5 umgeben. Ungleich der sechsten Ausführungsform sind der Kollektor-Bereich 4 und die Pufferschicht 5 in der Mitte der Wannen-Schicht 6, des Emitter-Bereichs 7, der Kontaktschicht 8 und der Körperschicht 9 angeordnet.
  • Insbesondere ist die Wannen-Schicht 6, wie in 18 gezeigt, derart kreisförmig um den Kollektor-Bereich 4 herum angeordnet, dass der Kollektor-Bereich 4 einmal von der Wannen-Schicht 6 umgeben werden kann. Der Emitter-Bereich 7 ist im Oberflächenabschnitt der Wannen-Schicht 6 gebildet und erstreckt sich in der Längsrichtung des Kollektor-Bereichs 4. Gemäß der siebten Ausführungsform ist ein Emitter-Bereich 7, wie in 18 gezeigt, auf jeder Seite der Kontaktschicht 8 (und der Körperschicht 9) angeordnet. Der Emitter-Bereich 7 weist eine gerade Form auf und ist mit Ausnahme von Enden (d. h. abgerundeten Enden) des Kollektor-Bereichs 4 in der Längsrichtung parallel zum Kollektor-Bereich 4 angeordnet. Die Kontaktschicht 8 ist derart kreisförmig um den Kollektor-Bereich 4 herum angeordnet, dass der Kollektor-Bereich 4 einmal von der Kontaktschicht 8 umgeben werden kann. In gleicher Weise ist die Körperschicht 9 derart kreisförmig um die Kollektor-Bereich 4 herum angeordnet, dass der Kollektor-Bereich 4 einmal von der Körperschicht 9 umgeben werden kann. Auf diese Weise sind die Wannen-Schicht 6, die Kontaktschicht 8 und die Körperschicht 9 konzentrisch um den Kollektor-Bereich 4 herum angeordnet.
  • In jeder Zelle sind die Wannen-Schicht 6, der Emitter-Bereich 7, die Kontaktschicht 8 und die Körperschicht 9, wie in den 17 und 18 gezeigt, auf jeder Seite des Kollektor-Bereichs 4 angeordnet. Die Zellen sind derart benachbart zueinander angeordnet, dass zwei Sätze der Wannen-Schicht 6, des Emitter-Bereichs 7, der Kontaktschicht 8 und der Körperschicht 9 zwischen den Kollektor-Bereichen 4 von benachbarten Zellen angeordnet werden können.
  • Ferner ist gemäß der siebten Ausführungsform eine Widerstandsschicht 14, die als Feldplatte dient, auf der LOCOS-Oxid-Schicht 3 zwischen dem Kollektor und dem Gate gebildet. Die Widerstandsschicht 14 kann aus dotiertem polykristallinem Silizium aufgebaut sein. Die Widerstandsschicht 14 dient dazu, ein gleichmäßiges Potentialgefälle zwischen dem Kollektor und dem Gate aufrechtzuerhalten. Insbesondere weist die Widerstandsschicht 14, wie in 18 gezeigt, eine Spiralform auf, wobei die Widerstandsschicht 14 um die Kollektor-Elektrode 12 herum gewickelt ist. Die Widerstandsschicht 14 an ihrem einen Ende elektrisch mit der Kollektor-Elektrode 12 und an ihrem anderen Ende elektrisch mit der Gate-Elektrode 11 verbunden. Das Potential der Widerstandsschicht 14 nimmt mit dem Abstand von der Kollektor-Elektrode 12 aufgrund eines Spannungsabfalls bedingt durch einen internen Widerstand der Widerstandsschicht 14 graduell ab. Folglich kann das Potentialgefälle in der Widerstandsschicht 14 gleichmäßig gehalten werden. Dementsprechend kann das Potentialgefälle in der Driftschicht 2, die über die LOCOS-Oxid-Schicht 3 unterhalb der Widerstandsschicht 14 angeordnet ist, gleichmäßig gehalten werden. Folglich kann die Konzentration des elektrischen Feldes, die aus einem ungleichmäßigen Potentialgefälle resultiert, derart verringert werden, dass die Durchbruchspannung verbessert werden kann. Ferner wird eine Stoßionisierung derart verringert, dass eine Zunahme der Ausschaltzeit reduziert werden kann.
  • Bei dem in der 18 gezeigten Beispiel sind mehrere Hauptzellen, die jeweils eine Ellipsenform aufweisen, wenn sie von oben betrachtet werden, in einer Richtung senkrecht zur Längsrichtung des Kollektor-Bereichs 4 Seite an Seite angeordnet. Die Messzelle ist mit einem geraden Abschnitt des Emitter-Bereichs 7 der äußersten Hauptzelle gebildet. Die Hauptzelle und die Messzelle sind in der gleichen Insel angeordnet, die von der Grabenstruktur 1d umgeben wird.
  • Die Hauptzelle ist derart auf jeder Seite der Messzelle angeordnet, dass der Emitter der Messzelle zwischen den Emittern der Hauptzelle angeordnet werden kann. Der Hauptdraht 15a ist, wie in 19 gezeigt, elektrisch mit der Emitter-Elektrode 13 der Hauptzelle verbunden, und der Messdraht 15b ist, wie in 19 gezeigt, elektrisch mit der Emitter-Elektrode 13 verbunden. Der Hauptdraht 15a und der Messdraht 15b erstrecken sich in einer Richtung weg vom Kollektor. Der Hauptdraht 15a erstreckt sich ferner in der Längsrichtung des Emitter-Bereichs 7. Der Kollektor-Draht 16 ist elektrisch mit der Kollektor-Elektrode 12 jeder Zelle verbunden. Der Kollektor-Draht 16 erstreckt sich in der Längsrichtung der Kollektor-Elektrode 12.
  • Folglich überkreuzen sich, wie bei der sechsten Ausführungsform, der Kollektor-Draht 16, der Hauptdraht 15a und der Messdraht 15b nicht gegenseitig, so dass der Effekt einer Stromkopplung bedingt durch Potentialänderungen im Kollektor verringert werden kann. Dementsprechend kann die Genauigkeit, mit welcher die Messzelle den Strom erfasst, verbessert werden. Ferner kann die Verdrahtungslänge zur Verringerung von Rauschen größtmöglich verringert werden.
  • Ferner ist der Messwiderstand Rs, wie in 19 gezeigt, zwischen dem Messdraht 15b und dem benachbart zum Messdraht 15b angeordneten Hauptdraht 15a angeordnet. Der Hauptdraht 15a kann beispielsweise mit einer oberen Schicht des SOI-Substrats 1 gebildet werden. Bei solch einem Ansatz kann der Messwiderstand Rs im kürzesten Abstand direkt mit dem Hauptdraht 15a verbunden werden. Auf diese Weise kann der Strom genau erfasst werden.
  • Der Messwiderstand Rs kann mit verschiedenen Arten von Widerständen gebildet werden. Der Messwiderstand Rs kann beispielsweise ein diffundierter Widerstand sein, die in einer Insel gebildet ist, die elektrisch von der Insel isoliert ist, in welcher die Hauptzelle und die Messzelle gebildet sind. Alternativ kann der Messwiderstand Rs ein aus polykristallinem Silizium aufgebauter Widerstand oder ein Dünnfilmwiderstand sein, der auf einer Zwischenschichtisolierschicht gebildet ist.
  • Obgleich die als Feldplatte dienende Widerstandsschicht 14 die Durchbruchspannung verbessert, kann die Widerstandsschicht 14 dadurch bedingt, dass sich das Potential der Widerstandsschicht 14 aufgrund des Schaltvorgangs ändert, als Rauschquelle wirken. Das Rauschen kann die Genauigkeit verringern, mit welcher der Strom erfasst wird. Da sich der Messdraht 15b jedoch in der Richtung weg vom Kollektor erstreckt, um die Widerstandsschicht 14 nicht zu kreuzen, kann die Verringerung der Genauigkeit selbst dann verhindert werden, wenn die Widerstandsschicht 14 als Rauschquelle wirkt.
  • Ferner ist die Messzelle gemäß der siebten Ausführungsform in der Längsrichtung nahezu in der Mitte des geraden Abschnitts des Emitters der Hauptzelle angeordnet. Bei solch einem Ansatz kann die Menge von Löchern, die in die Messzelle wandert, nahezu von der mittleren Löcherkonzentration in der Hauptzelle abhängen. Folglich nähert sich das Spiegelverhältnis dem Verhältnis zwischen den Längen der Hauptzelle und der Messzelle derart an, dass eine Änderung im Spiegelverhältnis verringert werden kann.
  • Bei dem in der 18 gezeigten Beispiel sind zwei Zellen Seite an Seite angeordnet. Alternativ können drei oder mehr als drei Zellen Seite an Seite angeordnet sein. Auch in solch einem Fall ist die Messzelle mit einem geraden Abschnitt des Emitter-Bereichs 7 der äußersten Messzelle gebildet.
  • (Achte Ausführungsform)
  • Nachstehend wird eine achte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 20 beschrieben. Ein Unterschied der achten Ausführungsform von der sechsten Ausführungsform kann wie folgt beschrieben werden.
  • 20 zeigt eine Draufsicht eines lateralen IGBT gemäß der achten Ausführungsform. Gemäß der achten Ausführungsform ist der Messwiderstand Rs, wie in 20 gezeigt, zwischen dem Messdraht 15b und dem Hauptdraht 15a auf jeder Seite des Messdrahts 15b angeordnet.
  • Bei solch einem Ansatz wird der Widerstand auf jeder Seite der Messzelle derart ausgeglichen, dass die Operationen der Hauptzelle auf jeder Seite der Messzelle ausgeglichen werden können. Folglich kann der Strom von der Messzelle genau erfasst werden.
  • In gleicher Weise kann der in der 19 gezeigte Messwiderstand Rs zwischen dem Messdraht 15b und dem Hauptdraht 15a auf jeder Seite des Messdrahts 15b angeordnet sein.
  • (Neunte Ausführungsform)
  • Nachstehend wird eine Inverterschaltung gemäß einer neunten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 21 beschrieben. Die Inverterschaltung ist mit der Halbleitervorrichtung der siebten Ausführungsform aufgebaut. Alternativ kann die Inverterschaltung mit der Halbleitervorrichtung der sechsten oder der achten Ausführungsform aufgebaut sein.
  • 21 zeigt eine Draufsicht einer Halbleitervorrichtung mit der Inverterschaltung. Die Inverterschaltung steuert einen Drehstrommotor (nicht gezeigt) auf der Grundlage einer hohen Spannung (wie beispielsweise 288 Volt) an, die von einer Hauptenergiequelle (nicht gezeigt), wie beispielsweise einer Batterie, geliefert wird. Die Inverterschaltung ist derart in der Halbleitervorrichtung integriert, dass die Halbleitervorrichtung als Ein-Chip-Inversteransteuer-IC aufgebaut sein kann. Insbesondere steuert dann, wenn der Drehstrommotor angesteuert wird, ein externer Mikrocomputer (nicht gezeigt) die Inverterschaltung derart, dass ein Wechselstrom der Reihe nach auf jede Phase des Drehstrommotors gegeben werden kann.
  • Die Inverterschaltung ist in dem SOI-Substrat 1 gebildet und weist eine Inverterausgangsschaltung 70 und eine Steuerschaltung 71 auf. Die Inverterausgangsschaltung 70 weist drei Phasenschenkel auf, die parallel zueinander geschaltet sind. Ein u-Phasen-Schenkel der Inverterausgangsschaltung 70 weist einen oberen Schalter 70a und einen in Reihe mit dem oberen Schalter 70a geschalteten unteren Schalter 70b auf. Ein v-Phasen-Schenkel der Inverterausgangsschaltung 70 weist einen oberen Schalter 70c und einen in Reihe mit dem oberen Schalter 70c geschalteten unteren Schalter 70d auf. Ein w-Phasen-Schenkel der Inverterausgangsschaltung 70 weist einen oberen Schalter 70e und einen in Reihe mit dem oberen Schalter 70e geschalteten unteren Schalter 70f auf. Die Steuerschaltung 71 steuert die sechs Schalter 70a bis 70f.
  • Die oberen Schalter 70a, 70c und 70e und die unteren Schalter 70b, 70d und 70f sind in der Links-Rechts-Richtung der 21 abwechselnd angeordnet. Insbesondere sind bei dem in der 21 gezeigten Beispiel der untere Schalter 70b, der obere Schalter 70a, der obere Schalter 70c, der untere Schalter 70d, der untere Schalter 70f und der obere Schalter 70e in dieser Reihenfolge von links nach rechts in der 21 angeordnet. Die Schalter 70a bis 70f weisen entsprechend laterale IGBTs 72a bis 72f und 73a bis 73f auf. Die lateralen IGBTs 72a bis 72f, die FWDs 73a bis 73f und die Steuerschaltung 71 werden durch Grabenstrukturen 1d elektrisch voneinander isoliert.
  • Jeder der lateralen IGBTs 72a bis 72f weist Hauptzellen 75a bis 75f und Messzellen 74a bis 74f auf. Die lateralen IGBTs 72a bis 72f weisen den gleichen (d. h. identischen) Aufbau auf. Im lateralen IGBT 72a beispielsweise sind die Hauptzellen 75a, die jeweils eine Ellipsenform aufweisen, in der Oben-Unten-Richtung der 21 angeordnet und ist die Messzelle 74a in der äußersten Hauptzelle 75a angeordnet, die am dichtesten zur Steuerschaltung 71 angeordnet ist. Der Messdraht der Messzelle 74a ist, obgleich dies nicht in der 21 gezeigt ist, derart ausgelegt, dass er den Hauptdraht der Hauptzelle 75a und einen Anoden- und Kathodendraht der lateralen FWD 73a nicht kreuzt.
  • Gemäß der neunten Ausführungsform sind die Messzellen 74a bis 74f, wie vorstehend beschrieben, in den äußersten Hauptzellen 75a bis 75f angeordnet, die am dichtesten zur Steuerschaltung 71 angeordnet sind. Bei solch einem Ansatz können die Messdrähte der Messzellen 74a bis 74f derart ausgelegt werden, dass sie die Hauptdrähte der Hauptzellen 75a bis 75f und Anoden- und Kathodendrähte der lateralen FWDs 73a bis 73f nicht kreuzen. D. h., die Messdrähte der Messzellen 74a bis 74f können derart ausgelegt werden, dass sie Drähte hoher Spannung der lateralen IGBTs 72a bis 72f und der lateralen FWDs 73a bis 73f nicht kreuzen. Folglich wird beispielsweise selbst dann, wenn die Ausgangsspannung (d. h. die Spannung über dem Messwiderstand Rs) der Messzelle gering ist, wie beispielsweise kleiner oder gleich 300 mV, die Ausgangsspannung nicht durch die Drähte hoher Spannung (wie beispielsweise bis zu 300 V) der laterale IGBTs 72a bis 72f und der lateralen FWDs 73a bis 73f beeinflusst. Dementsprechend kann der Strom auf der Grundlage der Ausgangsspannung genau erfasst werden.
  • Ferner kann die Rauschwirkung in den lateralen IGBTs 72a bis 72f verringert werden, da die Wirkung der Rückwärtserholungsströme in den lateralen FWDs 73a bis 73f verringert und die Länge der Verdrahtung zur Steuerschaltung 71 minimiert wird.
  • (Zehnte Ausführungsform)
  • Nachstehend wird eine Inverterschaltung 101 gemäß einer zehnten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 22, 23 und 24A und 24B beschrieben. 22 zeigt einen Schaltplan der Inverterschaltung 101. 23 zeigt eine Draufsicht einer Halbleitervorrichtung 102, in welcher die Inverterschaltung 101 integriert ist. 24A zeigt eine Querschnittsansicht entlang der Linie XXIVA-XXIVA in der 23, und 24B zeigt eine Querschnittsansicht entlang der Linie XXIVB-XXIVB in der 23.
  • Die Inverterschaltung 101 ist dazu ausgelegt, einen Drehstrommotor 103 anzusteuern. Die Inverterschaltung 101 ist derart in der Halbleitervorrichtung 102 integriert, dass die Halbleitervorrichtung 102 als Ein-Chip-Inverteransteuer-IC aufgebaut sein kann.
  • Die Inverterschaltung 101 steuert den Drehstrommotor 103, wie in 22 gezeigt, auf der Grundlage einer hohen Spannung (wie beispielsweise 288 Volt) an, die von einer Hauptenergiequelle 104, wie beispielsweise einer Batterie, bereitgestellt wird. Wenn der Drehstrommotor 103 angesteuert wird, steuert ein Mikrocomputer (MIC) 105 die Inverterschaltung 101 derart, dass ein Wechselstrom der Reihe nach auf jede Phase des Drehstrommotors 103 gegeben werden kann.
  • Die Halbleitervorrichtung 102 weist eine Inverterausgangsschaltung 110, eine Steuerschaltung 106 und einen Teil einer Bootstrap-Schaltung 107 auf. Die Inverterausgangsschaltung 110 weist drei Phasenschenkel auf, die parallel zueinander geschaltet sind. Ein u-Phasen-Schenkel der Inverterausgangsschaltung 110 weist einen oberen Schalter 110a und einen in Reihe mit dem oberen Schalter 110a geschalteten unteren Schalter 110b auf. Ein v-Phasen-Schenkel der Inverterausgangsschaltung 110 weist einen oberen Schalter 110c und einen in Reihe mit dem oberen Schalter 110c geschalteten unteren Schalter 110d auf. Ein w-Phasen-Schenkel der Inverterausgangsschaltung 110 weist einen oberen Schalter 110e und einen in Reihe mit dem oberen Schalter 110e geschalteten unteren Schalter 110f auf. In der 22 sind der Mikrocomputer 105 und der restliche Teil der Bootstrap-Schaltung 107 als externe Komponenten der Halbleitervorrichtung 102 gezeigt. Alternativ können der Mikrocomputer 105 und der restliche Teil der Bootstrap-Schaltung 107 in die Halbleitervorrichtung 102 integriert sein.
  • Die Schalter 110a bis 110f weisen, wie in 22 gezeigt, entsprechend IGBTs 111a bis 111f und FWDs 112a bis 112f auf. Die Steuerschaltung 106 steuert Gate-Spannungen, die an Gates der IGBTs 111a bis 111f gelegt werden, derart, dass Mittelpunktsspannungen zwischen den oberen Schaltern 110a, 110c, 110e und den unteren Schaltern 110b, 110d, 110f der Reihe nach entsprechend an die u-Phase, die v-Phase und die w-Phase des Drehstrommotors 103 gelegt werden können.
  • In der Halbleitervorrichtung 102 sind die oberen Schalter 110a, 110c und 110e und die unteren Schalter 110b, 110d und 110f abwechselnd in einem vorbestimmten Muster angeordnet. Insbesondere sind bei einem in der 23 gezeigten Beispiel der untere Schalter 110b, der obere Schalter 110a, der obere Schalter 110c, der untere Schalter 110d, der untere Schalter 110f und der obere Schalter 110e in dieser Reihenfolge von links nach rechts in der 23 angeordnet. Jeder der oberen Schalter 110a, 110c, 110e, die auf einer Seite hoher Spannung angeordnet sind, und entsprechende Komponenten der Steuerschaltung 106 werden von der Grabenstruktur 131d umgeben. Der IGBT 111a und die FWD 112a des oberen Schalters 110a und ein Gate-Treiber 113a, eine Energieversorgungsschaltung 115a und eine Schutzschaltung 116a der Steuerschaltung 106 werden beispielsweise von der Grabenstruktur 131d umgeben. Folglich können die Wirkungen von hohen Spannungen der oberen Schalter 110a, 110c und 110e auf die unteren Schalter 110b, 110d und 110f, die auf einer Seite niedriger Spannung angeordnet sind, verhindert werden.
  • Gemäß der zehnten Ausführungsform sind die IGBTs 111a bis 111f, die FWDs 112a bis 112f und die Steuerschaltung 106, wie in den 24A und 24B gezeigt, unter Verwendung eines SOI-Substrats 131 gebildet. Das SOI-Substrat 131 weist ein Tragesubstrat 131a, eine eingebettete Oxid-(BOX)-Schicht 131b auf dem Tragesubstrat 131a und eine aktive Schicht 131c auf der BOX-Schicht 131b auf. Das Tragesubstrat 131a und die aktive Schicht 131c können beispielsweise aus Silizium aufgebaut sein. In der aktiven Schicht 131c sind Grabenstrukturen 131d gebildet, um die aktive Schicht 131c in mehrere Bereiche zu unterteilen, die einen IGBT-Bereich und einen FWD-Bereich aufweisen, die elektrisch voneinander isoliert sind. Folglich sind die IGBTs 111a bis 111f, die FWDs 112a bis 112f und die Steuerschaltung 106 der Inverterschaltung 101 in einem einzigen Chip (Einchip) integriert.
  • Die aktive Schicht 131c ist eine n–-leitende Schicht und dient als n–-leitende Driftschicht 132 im IGBT-Bereich. Jeder Teil des IGBT 111a bis 111f ist in einem Oberflächenabschnitt der Driftschicht 132 gebildet. Die aktive Schicht 131c dient als n–-leitende Kathoden-Schicht 150 im FWD-Bereich. Jeder Teil der FWD 112a bis 112f ist in der Kathoden-Schicht 150 gebildet.
  • In dem IGBT-Bereich, der in der 24A gezeigt ist, ist eine LOCOS-Oxid-Schicht 133 auf einer Oberfläche der Driftschicht 132 gebildet. Die Teile der IGBTs 111a bis 111f werden durch die LOCOS-Oxid-Schicht 133 elektrisch voneinander isoliert.
  • Ein p+-leitender Kollektor-Bereich 134 ist im Oberflächenabschnitt der Driftschicht 132 gebildet und außerhalb der LOCOS-Oxid-Schicht 133 freigelegt. Der Kollektor-Bereich 134 wird von einer n-leitenden Pufferschicht 135, die eine höhere Störstellenkonzentration als die Driftschicht 132 aufweist, umgeben. Eine p-Kanal-Wannen-Schicht 136, ein n+-leitender Emitter-Bereich 137, eine p+-leitende Kontaktschicht 138 und eine p-leitende Körperschicht 139 sind im Oberflächenabschnitt der Driftschicht 132 gebildet und außerhalb der LOCOS-Oxid-Schicht 133 freigelegt. Die Wannen-Schicht 136, der Emitter-Bereich 137, die Kontaktschicht 138 und die Körperschicht 139 sind um den Kollektor-Bereich 134 herum angeordnet.
  • Ein Oberflächenabschnitt der Wannen-Schicht 136 dient als Kanalbereich. Die Wannen-Schicht 136 ist derart kreisförmig um den Kollektor-Bereich 134 (und eine Kollektor-Elektrode 142, die nachstehend noch beschrieben wird) herum angeordnet, dass der Kollektor-Bereich 134 einmal von der Wannen-Schicht 136 umgeben werden kann. Der Emitter-Bereich 137 ist in einem Oberflächenabschnitt der Wannen-Schicht 136 gebildet und innerhalb der Wannen-Schicht 136 abgeschlossen. Gemäß der zehnten Ausführungsform ist ein Emitter-Bereich 137 auf jeder Seite der Kontaktschicht 138 angeordnet.
  • Die Kontaktschicht 138 setzt die Wannen-Schicht 136 auf ein Emitter-Potential und weist eine höhere Störstellenkonzentration als die Wannen-Schicht 136 auf. Die Körperschicht 139 verringert einen Spannungsabfall, der durch den Hall-Strom verursacht wird, der von einem Kollektor zu einem Emitter fließt. Folglich verringert oder verhindert die Körperschicht 139 den Betrieb eines parasitären npn-Transistors, der aus dem Emitter-Bereich 137, der Wannen-Schicht 136 und der Driftschicht 132 gebildet wird. Bei solch einem Ansatz kann die Ausschaltzeit verbessert werden.
  • Eine Gate-Elektrode 141 ist über eine Gate-Isolierschicht 140 auf einer Oberfläche der Wannen-Schicht 136 angeordnet. Die Gate-Elektrode 141 kann beispielsweise aus dotiertem polykristallinem Silizium aufgebaut sein. Der Oberflächenabschnitt der Wannen-Schicht 136 wird zum Kanalbereich, wenn eine Spannung an die Gate-Elektrode 141 gelegt wird.
  • Eine Kollektor-Elektrode 142 ist auf dem Kollektor-Bereich 134 angeordnet und elektrisch mit dem Kollektor-Bereich 134 verbunden. Eine Emitter-Elektrode 143 ist auf dem Emitter-Bereich 137 und der Kontaktschicht 138 angeordnet und elektrisch mit dem Emitter-Bereich 137 und der Kontaktschicht 138 verbunden.
  • Ferner ist eine Widerstandsschicht 144 auf der LOCOS-Oxid-Schicht 133 zwischen dem Kollektor und dem Gate gebildet. Die Widerstandsschicht 144 kann beispielsweise aus dotiertem polykristallinem Silizium aufgebaut sein. Die Widerstandsschicht 144 dient dazu, ein gleichmäßiges Potentialgefälle zwischen dem Kollektor und dem Gate aufrechtzuerhalten. Insbesondere ist die Widerstandsschicht 144 um die Kollektor-Elektrode 142 gewickelt, um eine Spiralform zu bilden. Die Widerstandsschicht 144 ist an ihrem einen Ende elektrisch mit der Kollektor-Elektrode 142 und an ihrem anderen Ende elektrisch mit der Gate-Elektrode 141 verbunden. Das Potential der Widerstandsschicht 144 nimmt mit dem Abstand von der Kollektor-Elektrode 142 aufgrund eines Spannungsabfalls bedingt durch einen internen Widerstand der Widerstandsschicht 144 ab. Folglich kann das Potentialgefälle in der Widerstandsschicht 144 gleichmäßig gehalten werden. Dementsprechend kann das Potentialgefälle in der Driftschicht 132, die über die LOCOS-Oxid-Schicht 133 unterhalb der Widerstandsschicht 144 angeordnet ist, gleichmäßig gehalten werden.
  • In dem FWD-Bereich, der in der 24B gezeigt ist, ist die LOCOS-Oxid-Schicht 133 auf einer Oberfläche der Kathoden-Schicht 150 gebildet. Die Teile der FWDs 112a bis 112f sind durch die LOCOS-Oxid-Schicht 133 elektrisch voneinander isoliert. Eine n+-leitende Kontaktschicht 151 und eine n-leitende Pufferschicht 152 sind im Oberflächenabschnitt der Kathoden-Schicht 150 gebildet und außerhalb der LOCOS-Oxid-Schicht 133 freigelegt. Die Kontaktschicht 151 und die Pufferschicht 152 werden von einer p-leitenden Anoden-Schicht 153 und einer p+-leitenden Kontaktschicht 154 umgeben.
  • Eine Kathoden-Elektrode 155 und eine Anoden-Elektrode 156 sind auf einer Oberfläche des SOI-Substrats 131 gebildet. Die Kathoden-Elektrode 155 ist elektrisch mit der Kontaktschicht 151 verbunden. Die Anoden-Elektrode 156 ist elektrisch mit der Kontaktschicht 154 und der Anoden-Schicht 153 verbunden. Ferner ist eine Widerstandsschicht 157 auf der LOCOS-Oxid-Schicht 133 zwischen der Anode und der Kathode gebildet. Die Widerstandsschicht 157 kann beispielsweise aus dotiertem polykristallinem Silizium aufgebaut sein. Die Widerstandsschicht 157 dient dazu, ein gleichmäßiges Potentialgefälle zwischen der Anode und der Kathode zu halten. Insbesondere ist die Widerstandsschicht 157 um die Kathoden-Elektrode 155 herum gewunden, um eine Spiralform aufzuweisen. Die Widerstandsschicht 157 ist an einem Ende elektrisch mit der Kathoden-Elektrode 155 und am anderen Ende elektrisch mit der Anoden-Elektrode 156 verbunden. Das Potential der Widerstandsschicht 157 nimmt mit dem Abstand von der Kathoden-Elektrode 155 aufgrund eines Spannungsabfalls bedingt durch einen internen Widerstand der Widerstandsschicht 157 ab. Folglich kann das Potentialgefälle in der Widerstandsschicht 157 gleichmäßig gehalten werden. Dementsprechend kann das Potentialgefälle in der aktiven Schicht 131c, die über die LOCOS-Oxid-Schicht 133 unterhalb der Widerstandsschicht 157 angeordnet ist, gleichmäßig gehalten werden.
  • Die Steuerschaltung 106 steuert den u-Phasen-Schenkel, den v-Phasen-Schenkel und den w-Phasen-Schenkel der Inverterausgangsschaltung 110 an, um so den Drehstrommotor 103 zu steuern. Der Einfachheit halber ist in der 22 ein Abschnitt der Steuerschaltung 106 entsprechend dem u-Phasen-Schenkel gezeigt. Die Steuerschaltung 106 weist Gate-Treiber 113a bis 113f, Phasenverschieber 114a bis 114c, Energieversorgungsschaltungen 115a bis 115f, Schutzschaltungen 116a bis 116f und logische Schaltungen 117a bis 117c auf.
  • Die Gate-Treiber 113a, 113c und 113e steuern entsprechend die oberen Schalter 110a, 110c und 110e an. Die Gate-Treiber 113b, 113d und 113f steuern entsprechend die unteren Schalter 110b, 110d und 110f an. Die Gate-Treiber 113a bis 113f legen entsprechend die Gate-Spannungen an die Gates der IGBTs 111a bis 111f, so dass die IGBTs 111a bis 111f in Übereinstimmung mit den Gate-Spannungen gesteuert werden können. Die Gate-Spannungen werden vom Mikrocomputer 105 gesteuert.
  • Die IGBTs 111a, 111c und 111e, die von den Gate-Treibern 113a, 113c und 113e angesteuert werden, arbeiten in Bezug auf ein hohes Potential. Demgegenüber arbeiten die IGBTs 111b, 111d und 111f, die von den Gate-Treibern 113b, 113d und 113f angesteuert werden, in Bezug auf ein niedriges Potential. Folglich ist es erforderlich, einen Pegel des Referenzpotentials zu verschieben. Der erste Pegelverschieber 114a ist zwischen dem oberen Schalter 110a und dem unteren Schalter 110b angeordnet. Der zweite Pegelverschieber 114b ist zwischen dem oberen Schalter 110c und dem unteren Schalter 110d angeordnet. Der dritte Pegelverschieber 114c ist zwischen dem oberen Schalter 110e und dem unteren Schalter 110f angeordnet.
  • Die Energieversorgungsschaltungen 115a bis 115f erzeugen Energieversorgungsspannungen, auf deren Grundlage die Gate-Treiber 113a bis 113f arbeiten.
  • Die Schutzschaltungen 116a bis 116f erfassen die Spannung der Hauptenergiequelle 104 und steuern die Gate-Spannungen, die von den Gate-Treibern 113a bis 113f ausgegeben werden, auf der Grundlage der erfassten Spannung der Hauptenergiequelle 104. Wenn die Spannung der Hauptenergiequelle 104 beispielsweise unter einen vorbestimmten Schwellenwert absinkt, werden die Gate-Spannungen derart gesteuert, dass die IGBTs 111a bis 111f gesperrt werden können. Bei solch einem Ansatz können die Inverterschaltung 101 und der Drehstrommotor 103 vor einem Fehler bzw. einer Fehlfunktion geschützt werden.
  • Ferner können die Schutzschaltungen 116a bis 116f einen Überhitzungszustand der Halbleitervorrichtung 102 erfassen. Der Überhitzungszustand kann beispielsweise auf der Grundlage einer Diodendurchlassspannung Vf erfasst werden, die sich in Abhängigkeit einer Temperatur ändert. Wenn der Überhitzungszustand erfasst wird, werden die Gate-Spannungen derart gesteuert, dass die IGBTs 111a bis 111f gesperrt werden können. Bei solch einem Ansatz können die Inverterschaltung 101 und der Drehstrommotor 103 vor einem Fehler geschützt werden.
  • Die logischen Schaltungen 117a bis 117c empfangen Befehle vom Mikrocomputer 105. Die Befehle werden dazu verwendet, die Schalter 110a bis 110f zu steuern. Die logischen Schaltungen 117a bis 117c geben in Übereinstimmung mit den Befehlen Gate-Steuersignal an die Gate-Treiber 113a bis 113f. Die Gate-Treiber 113a bis 113f geben die Gate-Spannungen in Übereinstimmung mit den Gate-Steuersignalen aus.
  • Die Bootstrap-Schaltung 107 erzeugt eine schwebende Energieversorgung aus einer Spannung Vcc, die von einem externen Energieversorgungswandler 108 erzeugt wird. Die Bootstrap-Schaltung 107 weist Dioden 107a bis 107c, Widerstände 107d bis 107f und Kondensatoren 107g bis 107i auf. Die Diode 107a, der Widerstand 107d und der Kondensator 107g bilden eine erste Bootstrap-Schaltung für die u-Phase. Die Diode 107b, der Widerstand 107e und der Kondensator 107h bilden eine zweite Bootstrap-Schaltung für die v-Phase. Die Diode 107c, der Widerstand 107f und der Kondensator 107i bilden eine dritte Bootstrap-Schaltung für die w-Phase. In einem Anfangszustand werden die IGBTs 111b, 111d und 111f leitend geschaltet, so dass die Kondensatoren 107g bis 107i über die Dioden 107a bis 107c und die Widerstände 107d bis 107f geladen werden können. Folglich können die schwebenden Energieversorgungen von den Kondensatoren 107g bis 107i erzeugt werden. Gemäß der zehnten Ausführungsform sind die Dioden 107a bis 107c und die Widerstände 107d bis 107f in der Halbleitervorrichtung 102 integriert.
  • Auf diese Weise werden die IGBTs 111a bis 111f, die FWDs 112a bis 112f, die Steuerschaltung 106 und der Teil der Bootstrap-Schaltung 107 im SOI-Substrat 131 integriert, um die Halbleitervorrichtung 102 als Ein-Chip-Inversteransteuer-IC zu bilden. Folglich kann die Halbleitervorrichtung 102 in ihrer Größe verringert werden. Ferner können die Verdrahtungslängen derart verringert werden, dass parasitäre Komponenten, wie beispielsweise parasitäre Induktivitäten und parasitärer Widerstände, verringert werden können.
  • Die Inverterschaltung 101 weist, obgleich dies nicht in der 22 gezeigt ist, eine Stromerfassungsschaltung auf. Die Stromerfassungsschaltung kann für einen oberen Schaltersatz der Schalter 110a, 110c und 110e und/oder einen unteren Schaltersatz der Schalter 110b, 110d und 110f vorgesehen sein. Gemäß der zehnten Ausführungsform ist die Stromerfassungsschaltung für den Satz unterer Schalter vorgesehen.
  • 25 zeigt einen detaillierten Schaltplan des die Stromerfassungsschaltung aufweisenden unteren Schalters 110b. Es sollte beachtet werden, dass jeder der unteren Schalter 110d und 110f den gleichen Aufbau wie der untere Schalter 110b aufweist.
  • Die Stromerfassungsschaltung ist dazu ausgelegt, die Stärke und die Richtung des durch den unteren Schalter 110b fließenden Stroms zu erfassen. Ferner erfasst die Stromerfassungsschaltung einen Überstromzustand im unteren Schalter 110b. Das Erfassungsergebnis der Stromerfassungsschaltung wird an den Mikrocomputer 105 gesendet, und die von den Gate-Treibern ausgegebenen Gate-Spannungen werden in Übereinstimmung mit dem Erfassungsergebnis gesteuert. Wenn der Überstromzustand erfasst wird, können die IGBTs 111a bis 111f beispielsweise gesperrt werden, um die Inverterschaltung 101 und den Drehstrommotor 103 vor einem Fehler bzw. vor einer Fehlfunktion zu schützen.
  • Insbesondere weist die Stromerfassungsschaltung einen Mess-IGBT 111bs und eine Mess-FWD 112bs auf. Der IGBT 111b und die FWD 112b werden nachstehend als die „Hauptzelle” bezeichnet, und der Mess-IGBT 111bs und die Mess-FWD 112bs werden nachstehend als die „Messzelle” bezeichnet. Ein Bereich der Messzelle entspricht 1/N eines Bereichs der Hauptzelle. Ein durch die Messzelle fließender Strom wird in Abhängigkeit des Bereichsverhältnisses kleiner als ein durch die Hauptzelle fließender Strom.
  • Ein Messwiderstand Rs1 ist, wie in 25 gezeigt, in Reihe mit dem Mess-IGBT 111bs geschaltet, und ein Messwiderstand Rs2 ist, wie in 25 gezeigt, in Reihe mit der Mess-FWD 112bs geschaltet. Eine Spannung V1 an einem Knotenpunkt zwischen dem Messwiderstand Rs1 und dem Mess-IGBT 111bs wird an den Mikrocomputer 105 gegeben. In gleicher Weise wird eine Spannung V2 an einem Knotenpunkt zwischen dem Messwiderstand Rs2 und der Mess-FWD 112bs an den Mikrocomputer 105 gegeben. Folglich erfasst der Mikrocomputer 105 die Stärke und die Richtung des Stroms auf der Grundlage der Spannungen V1 und V2. Die Messwiderstände Rs1, Rs2 können beispielsweise einen hohen Widerstandwert von hunderten bis zu tausenden von Ohm (Ω) aufweisen.
  • Nachstehend wird ein Verfahren zur Erfassung der Stärke und der Richtung des durch den unteren Schalter 110b fließenden Stroms unter Bezugnahme auf die 26A bis 26C beschrieben. Im unteren Schalter 110b fließt ein Strom wie folgt.
  • Wenn der IGBT 111b leitend geschaltet wird, fließt der Strom, wie in 26A gezeigt, vom Kollektor zum Emitter des IGBT 111b. Folglich fließt kein Strom durch die FWD 112b.
  • Anschließend fließt, wie in 26B gezeigt, wenn der IGBT 111b vom leitenden Zustand (EIN-Zustand) gesperrt wird, ein Rückwärtserholungsstrom durch die FWD 112b. Folglich fließt kein Strom durch den IGBT 111b und fließt der Erholungsstrom von der Anode zur Kathode der FWD 112b.
  • Anschließend nimmt der Erholungsstrom nach Verstreichen einer vorbestimmten Zeitspanne einen Wert von null an. Dies führt dazu, dass, wie in 26C gezeigt, kein Strom durch den IGBT 111b und die FWD 112b fließt. Solch ein Stromfluss wird auf die nachstehend beschriebene Weise erfasst.
  • Wenn der IGBT 111b des unteren Schalters 110b leitend geschaltet wird, wird der Mess-IGBT 111bs leitend geschaltet, so dass, wie in 26A gezeigt, ein Strom durch den Messwiderstand Rs1 fließen kann. Die am Knotenpunkt zwischen dem Mess-IGBT 111bs und dem Messwiderstand Rs1 auftretende Spannung V1 nimmt einen Wert an, der erhalten wird, indem eine Durchlassspannung des Mess-IGBT 111bs von der hohen Spannung, die von der Hauptenergiequelle 104 zugeführt wird, abgezogen wird. Folglich weist die Spannung V1 einen positiven Wert auf. Demgegenüber nimmt die am Knotenpunkt zwischen der Mess-FWD 112bs und dem Messwiderstand Rs2 auftretende Spannung V2 einen Wert von null an, da kein Strom durch die FWD 112bs fließt. Dementsprechend kann die Stärke (Absolutwert) des Stroms im unteren Schalter 110b auf der Grundlage der Spannung V1 erfasst werden. Ferner wird dann, wenn die Spannung V1 einen positiven Wert und die Spannung V2 einen Wert von null aufweist, erfasst, dass der Strom in einer Durchlassrichtung von einer Seite hoher Spannung zu einer Seite niedriger Spannung fließt.
  • Anschließend wird, wie in 26B gezeigt, wenn der IGBT 111b des unteren Schalters 110b vom leitenden Zustand (EIN-Zustand) gesperrt wird, der Mess-IGBT 111bs zur gleichen Zeit gesperrt, so dass kein Strom über den Messwiderstand Rs1 fließen kann. Dies führt dazu, dass die Spannung V1 einen Wert von null annimmt. Ein Rückwärtserholungsstrom fließt zu dem Zeitpunkt durch die FWD 112b und die Mess-FWD 112bs, wenn der IGBT 111b und der Mess-IGBT 111bs gesperrt werden. Folglich nimmt die Spannung V2 einen Wert an, der erhalten wird, indem eine Spannung über dem Messwiderstand Rs2 von einer Masse-Spannung abgezogen wird. Folglich weist die Spannung V2 einen negativen Wert auf. Dementsprechend kann die Stärke (Absolutwert) des Stroms im unteren Schalter 110b auf der Grundlage der Spannung V2 erfasst werden. Ferner wird dann, wenn die Spannung V1 einen Wert von null und die Spannung V2 einen negativen Wert aufweist, erfasst, dass der Strom in einer Rückwärtsrichtung bzw. Sperrrichtung von der Seite niedriger Spannung zur Seite hoher Spannung fließt.
  • Anschließend stoppt, wie in 26C gezeigt, wenn eine bestimmte Zeitspanne verstrichen ist, nachdem der IGBT 111b und der Mess-IGBT 111bs gesperrt wurden, der Fluss des Erholungsstroms. Dies führt dazu, dass sowohl die Spannung V1 als auch die Spannung V2 einen Wert von null annehmen. Folglich wird dann, wenn sowohl die Spannung V1 als auch die Spannung V2 einen Wert von null aufweisen, erfasst, dass kein Strom im unteren Schalter 110b fließt.
  • Gemäß der zehnten Ausführungsform ist die Messzelle als Stromerfassungsschaltung, wie vorstehend beschrieben, nur für die unteren Schalter 110b, 110d und 110f vorgesehen. Der Messwiderstand Rs1 ist in Reihe mit der Messzelle des lateralen IGBT geschaltet, und der Messwiderstand Rs2 ist in Reihe mit der Messzelle der lateralen FWD geschaltet. Folglich können der Absolutwert und die Richtung des Stroms in jeder Phase erfasst werden, indem die Spannung V1 über dem Messwiderstand Rs1 und die Spannung V2 über dem Messwiderstand Rs2 erfasst werden.
  • Folglich kann eine sensorlose Sinussteuerung des Stroms in jeder Phase derart erzielt werden, dass der Drehstrommotor 103 mit einem geringen Rauschpegel angesteuert werden kann. Da es nicht erforderlich ist, einen zusätzlichen Stromsensor, wie beispielsweise einen Hall-Effekt-Sensor, vorzusehen, kann die Inverterschaltung 101 in ihrer Größe verringert und in ihrem Aufbau vereinfacht werden. Dementsprechend können die Fertigungskosten der Inverterschaltung 101 verringert werden.
  • Ferner sind gemäß der zehnten Ausführungsform die Teile der Inverterschaltung 101 in einem gemeinsamen Halbleitersubstrat (d. h. SOI-Substrat 131) integriert, um eine Ein-Chip-Halbleitervorrichtung 102 zu bilden. Folglich kann die Größe verringert und die Verdrahtungslänger reduziert werden. Die Verringerung der Verdrahtungslänge kann parasitäre Komponenten, wie beispielsweise parasitäre Kapazitäten und parasitäre Induktivitäten, verringern. Dementsprechend kann der Strom genau erfasst werden.
  • Ferner können gemäß der zehnten Ausführungsform, wenn der Überstromzustand erfasst wird, die IGBTs 111a bis 111f gesperrt werden, um die Inverterschaltung 101 und den Drehstrommotor 103 vor einem Fehler zu schützen. In gleicher Weise werden dann, wenn der Überhitzungszustand erfasst wird, die Gate-Spannungen derart gesteuert, dass die IGBTs 111a bis 111f gesperrt werden können, um die Inverterschaltung 101 und den Drehstrommotor 103 vor einem Fehler zu schützen. Bei solch einem Ansatz können die Inverterschaltung 101 und der Drehstrommotor 103 sicher vor einer Fehlfunktion geschützt werden.
  • (Elfte Ausführungsform)
  • Nachstehend wird eine elfte Ausführungsform der vorliegenden Erfindung beschrieben.
  • Bei der Inverterschaltung 101 der zehnten Ausführungsform ist dann, wenn eine induzierte Spannung, die durch einen Betrieb der Inverterausgangsschaltung 110 erzeugt wird, phasengleich mit einem Motorstrom ist, der in den Drehstrommotor 103 gespeist wird, die auf den Drehstrommotor 103 gegebene Leistung maximal.
  • 27A zeigt eine Abbildung zur Veranschaulichung einer Wellenform der Leistung, wenn die induzierte Spannung phasengleich mit dem Motorstrom ist. 27B zeigt eine Abbildung zur Veranschaulichung einer Wellenform der Leistung, wenn die induzierte Spannung nicht phasengleich (phasenverschoben) mit dem Motorstrom ist. Die Ausgangsleistung ist, wie aus einem Vergleich der 27A und 27B ersichtlich wird, höher, wenn die induzierte Spannung phasengleich mit dem Motorstrom ist, als wenn die induzierte Spannung nicht phasengleich mit dem Motorstrom ist. Gemäß der elften Ausführungsform werden die Phasen der induzierten Spannung und des Motorstroms erfasst, indem die Stromerfassungsschaltung verwendet wird, die für die unteren Schalter 110b, 110d und 110f vorgesehen ist, wobei der Mikrocomputer 105 die IGBTs 111a bis 111f derart steuert, dass die induzierte Spannung und der Motorstrom phasengleich zueinander sein können.
  • Insbesondere können die Phasen der induzierten Spannung und des Motorstroms auf die nachstehend beschriebenen Weisen erfasst werden.
  • Bezüglich der Phase des Motorstroms tritt ein Nulldurchgang auf, wenn sich die Polarität des von der Stromerfassungsschaltung erfassten Stroms ändert. Folglich kann dann, wenn der Nulldurchgang auftritt, bestimmt werden, dass die Phase des Motorstroms 0°, 180° oder 360° ist.
  • Die Phase der induzierten Spannung kann auf der Grundlage der Änderung des Motorstroms erfasst werden. Insbesondere ist eine Gleichung über die induzierte Spannung wie folgt gegeben: ω·φmax·sinθ + L·dI/dt = 0, wobei θ eine Phase der induzierten Spannung beschreibt, ω eine Winkelgeschwindigkeit beschreibt, L eine Induktivität beschreibt, φmax einen Verkettungsmagnetfluss beschreibt und dl/dt eine Änderung des Motorstroms beschreibt. Die Änderung des Motorstroms wird nachstehend näher unter Bezugnahme auf die 28 diskutiert.
  • Die EIN- und AUS-Schaltoperation der IGBTs 111a bis 111f wird mittels Pulsbreitenmodulation (PWM-Verfahren) gesteuert. In diesem Fall ist die Änderung des Motorstroms aufgrund der EIN- und AUS-Schaltoperation der IGBTs 111a bis 111f ungleichmäßig. Insbesondere hängt die Änderung des Motorstroms, wie in 28 gezeigt, von der Phase ab. So ist die Änderung des Motorstroms beispielsweise an einem Peak der Wellenberge und Wellentäler groß, am Nulldurchgangspunkt jedoch nahezu null. Folglich kann die Phase der induzierten Spannung und insbesondere der Nulldurchgangspunkt der induzierten Spannung auf der Grundlage der Änderung des Motorstroms erfasst werden.
  • Auf diese Weise kann die Phase des Motorstroms auf der Grundlage der Polarität des Motorstroms erfasst werden. Ferner kann die Phase der induzierten Spannung auf der Grundlage der Änderung des Motorstroms mittels eines herkömmlichen Verfahrens, so wie es beispielsweise in der JP 4396762 beschrieben wird, erfasst werden.
  • Die Änderung des Motorstroms ist jedoch, wie vorstehend beschrieben, aufgrund des Ein- und Ausschaltens der IGBTs 111a bis 111f nicht gleichmäßig. Folglich besteht die Möglichkeit, dass die Phase der induzierten Spannung nicht genau erfasst wird, wenn der Motorstrom zum Zeitpunkt eines Schaltens der IGBTs 111a bis 111f erfasst wird. Zur Behebung dieses Problem wird der Motorstrom gemäß der elften Ausführungsform in Übereinstimmung mit einem in der 29 gezeigten Ablaufdiagramm erfasst.
  • 29 zeigt ein Dreieckwellensignal, EIN- und AUS-Zustände der IGBTs 111b, 111d und 111f, ein Polaritätserfassungszeitpunktsignal, einen Stromabtastimpuls, ein Gefälleerfassungszeitpunktsignal, einen ersten Abtastimpuls und einen zweiten Abtastimpuls.
  • Das Dreieckwellensignal wird als Referenzschwellenwert der PWM-Steuerung verwendet. Das Polaritätserfassungszeitpunktsignal wird vom Mikrocomputer 105 in Übereinstimmung mit einer Änderung zwischen einem oberen und einem unteren Scheitelwert des Dreieckwellensignals ausgegeben. Der Stromabtastimpuls bestimmt einen Erfassungszeitpunkt des Motorstroms. Gemäß der elften Ausführungsform wird der Motorstrom erfasst, wenn der Stromabtastimpuls einen hohen Pegel annimmt. Das Gefälleerfassungszeitpunktsignal wird vom Mikrocomputer 105 ausgegeben und verwendet, um den ersten und den zweiten Abtastimpuls zu erzeugen. Der erste und der zweite Abtastimpuls bestimmten einen Erfassungszeitpunkt der Änderung des Motorstroms. Der erste Abtastimpuls wird an einer ansteigenden Flanke des Gefälleerfassungszeitpunktsignals ausgegeben, und der zweite Abtastimpuls wird an einer abfallenden Flanke des Gefälleerfassungszeitpunktsignals ausgegeben. Ein erster Wert des Motorstroms wird im Ansprechen auf den ersten Abtastimpuls gehalten, und ein zweiter Wert des Motorstroms wird im Ansprechen auf den zweiten Abtastimpuls gehalten. Anschließend wird der erste Wert mit dem zweiten Wert verglichen, um die Änderung des Motorstroms während einer Zeitspanne ab dem Zeitpunkt, an welchem der erste Abtastimpuls ausgegeben wird, bis zu dem Zeitpunkt, an welchem der zweite Abtastimpuls ausgegeben wird, zu erfassen. Der Stromabtastimpuls, der erste Abtastimpuls und der zweite Abtastimpuls werden von einer externen logischen Schaltung (nicht gezeigt) auf der Grundlage des Polaritätserfassungszeitpunktsignals und des Gefälleerfassungszeitpunktsignals erzeugt, die vom Mikrocomputer 105 ausgegeben werden. Der Zeitpunkt, an welchem der Stromerfassungsimpuls einen hohen Pegel annimmt, entspricht einem ersten Bestimmungszeitpunkt in den Ansprüchen. Der Zeitpunkt, an welchem der erste und der zweite Abtastimpuls einen hohen Pegel annehmen, entspricht einem zweiten Bestimmungszeitpunkt in den Ansprüchen.
  • Die IGBTs 111b, 111d und 111f werden, wie in 29 gezeigt, mit einer Frequenz des Dreieckwellensignals leitend geschaltet und gesperrt (ein- und ausgeschaltet). An einem Schaltzeitpunkt, an welchem die IGBTs 111b, 111d und 111f ein- und ausgeschaltet werden, wird eine Schaltüberspannung (d. h. Rauschen) dem Motorstrom überlagert. Folglich ist es erforderlich, den Motorstrom und die Änderung des Motorstroms an einem vom Schaltzeitpunkt verschiedenen Zeitpunkt zu erfassen.
  • Aus den obigen Gründen werden der Motorstrom und die Änderung des Motorstroms gemäß der elften Ausführungsform innerhalb einer Zeitspanne erfasst, in der alle der IGBTs 111b, 111d und 111f leitend geschaltet sind.
  • Insbesondere nimmt der Stromabtastimpuls an einer abfallenden Flanke des Polaritätserfassungszeitpunktsignals einen hohen Pegel an. Genauer gesagt, der Stromabtastimpuls nimmt am unteren Scheitelwert des Dreieckwellensignals einen hohen Pegel an. Der Motorstrom wird erfasst, wenn der Stromabtastimpuls einen hohen Pegel annimmt.
  • Das Gefälleerfassungszeitpunktsignal nimmt, wie in 29 gezeigt, mit einer vorbestimmten Verzögerung nach einem Einschalten aller Phasen (d. h. der u-Phase, der v-Phase und der w-Phase) einen hohen Pegel an. Das Gefälleerfassungszeitpunktsignal wird für eine vorbestimmte Zeitspanne bei einem hohen Pegel gehalten. Anschließend nimmt das Gefälleerfassungszeitpunktsignal, nachdem die vorbestimmte Zeitspanne verstrichen ist, einen niedrigen Pegel an. Der erste Abtastimpuls nimmt an der ansteigenden Flanke des Gefälleerfassungszeitpunktsignals einen hohen Pegel an. Der Motorstrom wird erfasst, wenn der erste Abtastimpuls einen hohen Pegel annimmt. Demgegenüber nimmt der zweite Abtastimpuls an der abfallenden Flanke des Gefälleerfassungszeitpunktsignals einen hohen Pegel an. Der Motorstrom wird erfasst, wenn der zweite Abtastimpuls einen hohen Pegel annimmt. Die Änderung in der Polarität des Motorstroms, d. h. die Änderung in der Polarität der induzierten Spannung, kann auf der Grundlage einer Differenz zwischen dem Motorstrom, der erfasst wird, wenn der erste Abtastimpuls einen hohen Pegel annimmt, und dem Motorstrom, der erfasst wird, wenn der zweite Abtastimpuls einen hohen Pegel annimmt, berechnet werden. Insbesondere kann die Änderung in der Polarität des Motorstroms auf der Grundlage der Polarität der Differenz zwischen den erfassten Motorströmen berechnet werden.
  • 30 zeigt ein Blockdiagramm einer Phasenerfassungsschaltung 200 zur Erfassung des Motorstroms und der Änderung des Motorstroms. Die Phasenerfassungsschaltung 200 wählt eine der drei Phasen (d. h. der u-Phase, der v-Phase und der w-Phase) auf der Grundlage eines Auswahlsignals vom Mikrocomputer 105 und erfasst den Motorstrom und die Änderung des Motorstroms auf der Grundlage der Spannungen V1, V2, die von der Stromerfassungsschaltung der gewählten Phase empfangen werden.
  • Die Phasenerfassungsschaltung 200 weist, wie in 30 gezeigt, einen Stromdetektor 210, einen Multiplexer (MUX) 220, einen Verstärker 230, einen Strompolaritätsdetektor 240, einen Polaritätsdetektor 250 für eine induzierte Spannung und einen Signalspeicher 260 auf.
  • Der Stromdetektor 210 gibt ein Stromerfassungssignal entsprechend den Spannungen V1, V2 aus. Der Multiplexer 220 wählt eines der Stromerfassungssignale der drei Phasen und gibt das gewählte Stromerfassungssignal aus. Das gewählte Stromerfassungssignal wird vom Verstärker verstärkt und anschließend an sowohl den Strompolaritätsdetektor 240 als auch den Polaritätsdetektor 250 für eine induzierte Spannung gegeben.
  • Der Strompolaritätsdetektor 240 erfasst die Polarität des Motorstroms auf der Grundlage des verstärkten gewählten Stromerfassungssignals. Der Strompolaritätsdetektor 240 erfasst die Polarität des Motorstroms beispielsweise, indem er eine durch das verstärkte gewählte Stromerfassungssignal beschriebene Spannung mit einer Referenzspannung vergleicht. Der Strompolaritätsdetektor 240 erzeugt ein erstes Signal in Anhängigkeit der erfassten Polarität des Motorstroms und gibt das erste Signal an den Signalspeicher 260. Wenn die erfasste Polarität des Motorstroms beispielsweise einen positiven Wert aufweist, kann das erste Signal ein Signal hohen Pegels sein, und wenn die erfasste Polarität des Motorstroms einen negativen Wert aufweist, kann das erste Signal ein Signal niedrigen Pegels sein.
  • Der Polaritätsdetektor 250 für eine induzierte Spannung erfasst die Polarität der induzierten Spannung auf der Grundlage des verstärkten gewählten Stromerfassungssignals. Der Polaritätsdetektor 250 für eine induzierte Spannung kann beispielsweise einen Kondensator und einen Komparator aufweisen. Der Kondensator beginnt, auf der Grundlage des verstärkten gewählten Stromerfassungssignals, geladen zu werden, wenn der erste Abtastimpuls ausgegeben wird. Der Komparator vergleicht eine Spannung des geladenen Kondensators mit einer durch das verstärkte gewählte Stromerfassungssignal beschriebenen Spannung. Der Polaritätsdetektor 250 für eine induzierte Spannung erfasst die Polarität der induzierten Spannung darauf basieren, ob die Spannung des geladenen Kondensators über der Spannung liegt, die durch das verstärkte gewählte Stromerfassungssignal beschrieben wird. Anschließend erzeugt der Polaritätsdetektor 250 für eine induzierte Spannung ein zweites Signal in Anhängigkeit der erfassten Polarität der induzierten Spannung und gibt das zweite Signal an den Signalspeicher 260. Wenn die erfasste Polarität der induzierten Spannung beispielsweise einen positiven Wert aufweist, kann das zweite Signal ein Signal hohen Pegels sein, und wenn die erfasste Polarität der induzierten Spannung einen negativen Wert aufweist, kann das zweite Signal ein Signal niedrigen Pegels sein.
  • Der Signalspeicher 260 hält das vom Strompolaritätsdetektor 240 ausgegebene erste Signal und gibt das erste Signal an den Mikrocomputer 105. In gleicher Weise hält der Signalspeicher 260 das vom Polaritätsdetektor 250 für eine induzierte Spannung ausgegebene zweite Signal und gibt das zweite Signal an den Mikrocomputer 105. Gemäß der elften Ausführungsform weist der Signalspeicher 260 zwei D-Verriegelungsschaltungen bzw. D-Latches auf. Ein D-Latch hält das erste Signal im Ansprechen auf den Stromerfassungsimpuls. Das andere D-Latch hält das zweite Signal im Ansprechen auf den zweiten Abtastimpuls. Folglich gibt der Signalspeicher 260 das erste Signal an dem Mikrocomputer 105, wenn der Stromabtastimpuls einen hohen Pegel annimmt, und das zweite Signal an den Mikrocomputer 105, wenn der zweite Abtastimpuls einen hohen Pegel annimmt. Folglich zeigt das an den Mikrocomputer 105 gegebene erste Signal die Polarität des Motorstroms an der ansteigenden Flanke des Stromabtastimpulses, d. h. am Scheitelwert des Dreieckwellensignals an. Das an den Mikrocomputer 105 gegebene zweite Signal zeigt das Ergebnis eines Vergleichs zwischen der Spannung des während der Periode hohen Pegels des ersten Abtastimpulses geladenen Kondensators und der durch das verstärkte gewählte Stromerfassungssignal beschriebenen Spannung an der ansteigenden Flanke des zweiten Abtastimpulses an.
  • Auf diese Weise werden das erste Signal, welches die Polarität des Motorstroms anzeigt, und das zweite Signal, welches die Polarität der induzierten Spannung anzeigt, an den Mikrocomputer 105 gegeben. Im Mikrocomputer 105 werden die Befehle zur PWM-Steuerung der IGBTs 111a bis 111f auf der Grundlage des ersten Signals und des zweiten Signals derart abgestimmt, dass der Motorstrom und die induzierte Spannung phasengleich zueinander sein können. Bei solch einem Ansatz kann die auf den Drehstrommotor 103 gegebene Leistung maximiert werden.
  • In der Phasenerfassungsschaltung 200 wird eine konstante Spannung (wie beispielsweise 5 V), die als Referenzspannung für die Verstärkerschaltung 230 verwendet wird, aus der Spannung Vcc (wie beispielsweise 15 V) erzeugt, die vom Energieversorgungswandler 108 erzeugt wird. Die Spannung Vcc wird erzeugt, indem die von der Hauptenergiequelle 104 gelieferte hohe Spannung heruntergesetzt wird. Insbesondere weist der Energieversorgungswandler 108 ein Leistungshalbleiterelement (d. h. den in der 32 gezeigten Leistungs-MOSFET 320) als Ausgangstransistor auf und wird das Leistungshalbleiterelement durch die PWM-Steuerung ein- und ausgeschaltet, um die Spannung Vcc zu erzeugen. Wenn die Spannung Vcc aufgrund einer Schaltüberspannung, die durch das Leistungshalbleiterelement des Energieversorgungswandlers 108 verursacht wird, variiert, variiert die Referenzspannung für den Verstärker 230, wie in 31 gezeigt. Die Referenzspannung variiert, wie in 31 gezeigt, im Wesentlichen synchron zu einer Schaltperiode (wie beispielsweise 100 kHz) des Leistungshalbleiterelements des Energieversorgungswandlers 108. Aufgrund der Änderung der Referenzspannung werden die Strompolarität und die Polarität der induzierten Spannung gegebenenfalls ungenau erfasst. Um dieses Problem zu vermeiden, wird das Schalten des Leistungshalbleiterelements des Energieversorgungswandlers 108 gemäß der elften Ausführungsform zu den Zeitpunkten verhindert, an denen die Strompolarität und die Polarität der induzierten Spannung erfasst werden.
  • 32 zeigt eine detaillierte Ansicht des Energieversorgungswandlers 108, und 33 zeigt ein Zeitdiagramm des Energieversorgungswandlers 108.
  • Der Energieversorgungswandler 108 ist ein DC-DC-Wandler und erzeugt die Spannung Vcc aus der hohen Spannung (wie beispielsweise 288 V), die von der Hauptenergiequelle 104 geliefert wird. Insbesondere weist der Energieversorgungswandler 108, wie in 32 gezeigt, eine intelligente Leistungsvorrichtung (IPD) 120, einen Referenzspannungsgenerator 121, eine Glättungsschaltung 122 und einen Überwachungsspannungsgenerator 123 auf.
  • Die IPD 120 führt eine Steuerung zur Erzeugung einer stabilen Spannung Vcc (wie beispielsweise 15 V) aus der hohen Spannung aus. Ein in der IPD 120 enthaltenes Halbleiterleistungselement wird, wie nachstehend noch näher beschrieben wird, ein- und ausgeschaltet, um die Spannung Vcc zu stabilisieren. Gemäß der elften Ausführungsform weist die IPD 120 einen Leistungs-MOSFET 320 als das Halbleiterleistungselement auf. Wenn der Energieversorgungswandler 108 aktiviert wird, wird ein Drain des Leistungs-MOSFET 320 mit der Hauptenergiequelle 104 verbunden und eine Source des Leistungs-MOSFET 320 mit dem Referenzspannungsgenerator 121 verbunden. Die IPD 120 weist einen D-Anschluss, einen S-Anschluss und einen C-Anschluss auf. Der D-Anschluss ist mit dem Drain des Leistungs-MOSFET 320 verbunden und dient als Energieversorgungsanschluss. Der S-Anschluss ist mit der Source des Leistungs-MOSFET 320 verbunden und dient als Ausgangsanschluss. Der C-Anschluss ist derart mit dem Überwachungsspannungsgenerator 123 verbunden, dass eine vom Überwachungsspannungsgenerator 123 erzeugte Überwachungsspannung an die IPD 120 gegeben werden kann. In der IPD 120 wird der Leistungs-MOSFET 320 auf der Grundlage der Überwachungsspannung derart gesteuert, dass die Spannung Vcc stabilisiert werden kann. D. h., der C-Anschluss dient als Steueranschluss zur Steuerung der Spannung Vcc.
  • Der Referenzspannungsgenerator 121 weist einen Kondensator 121a auf. Der Kondensator 121a ist mit einer Energieversorgungsleitung 108a verbunden, die mit dem S-Anschluss verbunden ist. Wenn die IPD 120 aktiviert wird, wird der Kondensator 121a geladen, um eine Referenzspannung zu erzeugen. Die Referenzspannung wird als Referenz für die Überwachungsspannung verwendet. Ferner wird die Referenzspannung als Energieversorgungsspannung für die IPD 120 verwendet.
  • Die Glättungsschaltung 122 ist als LC-Kreis aufgebaut, der eine Spule 122a und einen Kondensator 122b aufweist. Die Spule 122a ist in Reihe mit der Energieversorgungsleitung 108a geschaltet. Der Kondensator 122b ist parallel zur Energieversorgungsleitung 108a geschaltet. Die Glättungsschaltung 122 glättet eine Spannung der Energieversorgungsleitung 108a, um zu verhindern, dass die Spannung der Energieversorgungsleitung 108a aufgrund von Rauschen variiert. Ferner wird der Kondensator 122b geladen, um die Spannung Vcc zu erzeugen. Eine Gleichrichterdiode 125 ist zwischen eine Seite hoher Spannung der Spule 122a und eine Masseleitung (GND) geschaltet.
  • Der Überwachungsspannungsgenerator 123 weist eine Zenerdiode 123a und eine Diode 123b auf. Der Überwachungsspannungsgenerator 123 erzeugt die Überwachungsspannung, die am C-Anschluss der IPD 120 auftritt. Die Überwachungsspannung hängt von der Spannung Vcc ab. Insbesondere wird die Überwachungsspannung berechnet, indem eine Spannung über der Zenerdiode 123a und eine Durchlassspannung Vf der Diode 123b von der Spannung Vcc abgezogen werden. Die Überwachungsspannung beträgt beispielsweise 6,2 V. Die IPD 120 bestimmt auf der Grundlage der Überwachungsspannung, ob die Spannung Vcc eine vorbestimmte Spannung (wie beispielsweise 15 V) ist. Der Leistungs-MOSFET 320 wird auf der Grundlage eines Ergebnisses der Bestimmung ein- und ausgeschaltet. Bei einem in der 32 gezeigten Beispiel ist die Diode 123b in der IPD 120 angeordnet. Alternativ kann die Diode 123b außerhalb der IPD 120 angeordnet sein.
  • Auf diese Weise ist die IPD 120 als DC-DC-Wandler zur Erzeugung einer stabilen Spannung Vcc aus der von der Hauptenergiequelle 104 gelieferten hohen Spannung aufgebaut.
  • Nachstehend wird die IPD 120 näher beschrieben. Die IPD 120 weist eine Aktivierungsschaltung 310, den Leistungs-MOSFET 320 und eine PWM-Chopperschaltung 330 auf.
  • Die Aktivierungsschaltung 310 aktiviert die IPD 120, indem sie eine vorbestimmte Spannung aus der hohen Spannung erzeugt, die von der Hauptenergiequelle 104 an den D-Anschluss gelegt wird. Insbesondere lädt die Aktivierungsschaltung 310 den Kondensator 121a des Referenzspannungsgenerators 121 auf der Grundlage der Stromversorgung von einer enthaltenen Gleichmäßigstromquelle, um so die Referenzspannung zu erzeugen. Es sollte beachtet werden, dass der Kondensator 121a zwischen den C-Anschluss und den S-Anschluss der IPD 120 geschaltet ist. Wenn die Referenzspannung einen vorbestimmten Wert erreicht, wird die Stromversorgung von der Konstantstromquelle gestoppt. Folglich liegt die den vorbestimmten Wert aufweisende Referenzspannung weiterhin am C-Anschluss an, um so als interne Energieversorgungsspannung VCS für jeden Teil der IPD 120 verwendet zu werden.
  • Der Leistungs-MOSFET 320 wird von der PWM-Chopperschaltung 330 ein- und ausgeschaltet. Insbesondere wird eine Gate-Spannung des Leistungs-MOSFET 320 von der PWM-Chopperschaltung 330 gesteuert, um einen Ausgangsstrom des Leistungs-MOSFET 320 zu steuern, der durch den S-Anschluss fließt. Folglich wird die Spannung Vcc auf eine vorbestimmte Spannung (wie beispielsweise 15 V) gesteuert.
  • Die PWM-Chopperschaltung 330 wandelt die Spannung Vcc in eine konstante Spannung, indem sie eine Impulsbreite (d. h. eine relative Einschaltdauer) der PWM-Steuerung für den Leistungs-MOSFET 220 abstimmt. Insbesondere wird die Impulsbreite derart abgestimmt, dass die Überwachungsspannung, die an den C-Anschluss gegeben wird, der mit der PWM-Chopperschaltung 330 verbunden ist, eine vorbestimmte Spannung (wie beispielsweise 6,2 V) annehmen kann. Die Impulsbreite kann beispielsweise mit Hilfe eines bekannten Verfahrens, wie beispielsweise der Erfassung eines Spitzenwerts eines durch die Spule 122a fließenden Stroms, bestimmt werden.
  • Insbesondere weist die PWM-Chopperschaltung 330 einen Oszillator 331, eine Überstromschutzschaltung 332, eine logische Schaltung 333, eine Überhitzungsschutzschaltung 334 und eine Schaltstoppschaltung 335 auf.
  • Der Oszillator 331 gibt ein Impulssignal mit einer vorbestimmten Periode in Anhängigkeit einer Periode der PWM-Steuerung aus. Das vom Oszillator 331 ausgegebene Impulssignal wird als Setzsignal für einen SR-Latch 333a verwendet, der nachstehend noch beschrieben wird. Wenn die PWM-Steuerung ausgeführt wird, wird der Leistungs-MOSFET 320 mit der Periode des vom Oszillator 331 ausgegebenen Impulssignals ein- und ausgeschaltet.
  • Die Überstromschutzschaltung 332 sperrt den Leistungs-MOSFET 320, wenn der Ausgangsstrom des Leistungs-MOSFET 320 einen Überstromschwellenwert überschreitet. Gemäß der elften Ausführungsform stellt die Überstromschutzschaltung 332 den Überstromschwellenwert auf der Grundlage der an den C-Anschluss gegebenen Referenzspannung ein. Die Überstromschutzschaltung 332 bestimmt, dass ein Überstromzustand auftritt, wenn der Ausgangsstrom des Leistungs-MOSFET 320 den Überstromschwellenwert überschreitet.
  • Die logische Schaltung 333 gibt ein Gate-Steuersignal zur Steuerung der an das Gate des Leistungs-MOSFET 320 gelegten Gate-Spannung auf der Grundlage von logischen Pegeln von Ausgangssignalen des Oszillators 331, der Überstromschutzschaltung 332, der Überhitzungsschutzschaltung 334 und der Schaltstoppschaltung 335 aus.
  • Die Überhitzungsschutzschaltung 334 sperrt des Leistungs-MOSFET 320, wenn ein Überhitzungszustand erfasst wird. Ferner ermöglicht es die Überhitzungsschutzschaltung 334 dann, wenn der Überhitzungszustand nicht mehr gegeben ist, dem Leistungs-MOSFET 320, einer PWM-Steuerung unterzogen zu werden. Gemäß der elften Ausführungsform gibt die Überhitzungsschutzschaltung 334 dann, wenn der Überhitzungszustand erfasst wird, ein Signal niedrigen Pegels aus, um den Leistungs-MOSFET 320 zu sperren.
  • Die Schaltstoppschaltung 335 gibt ein Schaltstoppsignal zum Stoppen des Schaltens des Leistungs-MOSFET 320 im Ansprechen auf einen Stoppbefehl des Mikrocomputers 105 aus. Die Strompolaritätserfassung und die Erfassung der Polarität der induzierten Spannung, die von der Phasenerfassungsschaltung 100 ausgeführt werden, können, wie vorstehend beschrieben, ungenaue Ergebnissen hervorbringen, wenn der Leistungs-MOSFET 320 des Energieversorgungswandlers 108 an Zeitpunkten der Strompolaritätserfassung und der Erfassung der Polarität der induzierten Spannung geschaltet wird. Zur Vermeidung dieses Problem gibt der Mikrocomputer 105 dann, wenn der Stromabtastimpuls, der erste Abtastimpuls und der zweite Abtastimpuls ausgegeben werden, den Stoppbefehl an die Schaltstoppschaltung 335, so dass die Schaltstoppschaltung 335 das Schaltstoppsignal ausgeben kann. Insbesondere wird gemäß der elften Ausführungsform dann, wenn das Ausgangssignal der Schaltstoppschaltung 335 einen niedrigen Pegel annimmt, das Schalten des Leistungs-MOSFET 320 gestoppt. Die Schaltstoppschaltung 335 weist einen Pegelverschieber 335a auf. Das Ausgangssignal der Schaltstoppschaltung 335 wird im Pegel auf ein Referenzpotential der Source des Leistungs-MOSFET 320 verschoben und anschließend an die IPD 120 gegeben.
  • In der IPD 120 wird die an den C-Anschluss gegebene Referenzspannung von Widerständen 332a und 332b geteilt und die geteilte Referenzspannung von einem Fehlerverstärker 332c in eine Spannung auf Fehlerverstärkerseite gewandelt, die von der Referenzspannung abhängt. Insbesondere wird die geteilte Referenzspannung an einen invertierenden Eingangsanschluss des Fehlerverstärkers 332c gegeben. Folglich nimmt die Spannung auf Fehlerverstärkerseite mit einer Abnahme der geteilten Referenzspannung zu. Die Spannung auf Fehlerverstärkerseite wird an einen nicht invertierenden Eingangsanschluss eines Komparators 332d gegeben.
  • Eine an einen invertierenden Eingangsanschluss des Komparators 332d gegebene Spannung (nachstehend auch als „Spannung auf Leistungs-MOSFET-Seite” bezeichnet) ändert sich mit einem durch den Leistungs-MOSFET 320 fließenden Strom. Ein von eine Konstantstromquelle 332e erzeugter konstanter Strom fließt derart durch einen Widerstand 332f, dass eine Spannung über dem Widerstand 332f anliegen kann. Die Spannung auf Leistungs-MOSFET-Seite hängt im Wesentlichen von der Spannung über dem Widerstand 332f ab. Ein Leistungs-MOSFET 332g ist derart als Messzelle für den Leistungs-MOSFET 320 aufgebaut, dass ein durch den Leistungs-MOSFET 332g fließender Strom proportional zum durch den Leistungs-MOSFET 320 fließenden Strom sein kann. Ferner fließt der durch den Leistungs-MOSFET 332g fließende Strom durch den Widerstand 332f. Folglich ändert sich die Spannung auf Leistungs-MOSFET-Seite in Übereinstimmung mit dem Ein- und Ausschalten des MOSFET 332g, d. h. dem Ein- und Ausschalten des Leistungs-MOSFET 320.
  • Der Komparator 332d vergleicht die Spannung auf Fehlerverstärkerseite mit der Spannung auf Leistungs-MOSFET-Seite. Wenn die Spannung auf Fehlerverstärkerseite über der Spannung auf Leistungs-MOSFET-Seite liegt, gibt der Komparator 332d ein Signal hohen Pegels aus. Demgegenüber gibt der Komparator 332d dann, wenn die Spannung auf Fehlerverstärkerseite unter der Spannung auf Leistungs-MOSFET-Seite liegt, ein Signal niedrigen Pegels aus. Folglich wird dann, wenn das Ausgangssignal des Komparators 332d einen hohen Pegel annimmt, erfasst, dass der Überstromzustand aufgetreten ist.
  • Es sollte beachtet werden, dass das Ausgangssignal des Komparators 332d als Rücksetzsignal für das SR-Latch 333a verwendet wird. Wenn die Spannung auf Leistungs-MOSFET-Seite die Spannung auf Fehlerverstärkerseite überschreitet, wird das SR-Latch 333a zurückgesetzt, so dass die Spannung Vcc einen vorbestimmten Wert (wie beispielsweise 15 V) aufweisen kann.
  • Anschließend werden die Ausgangssignale des SR-Latch 333a, der Überhitzungsschutzschaltung 334 und der Schaltstoppschaltung 335 an ein NAND-Gatter 333b gegeben.
  • Unter normalen Bedingungen weisen die Ausgangssignale der Überhitzungsschutzschaltung 334 und der Schaltstoppschaltung 335 einen hohen Pegel auf. Folglich hängt ein Ausgangssignal des NAND-Gatters 333b vom Ausgangssignal des SR-Latch 333a ab. Das Ausgangssignal des NAND-Gatters 333b wird von einem Nicht-Gatter 333c als eine Ansteuerschaltung invertiert und anschließend an das Gate des Leistungs-MOSFET 320 gelegt. Folglich wird der Leistungs-MOSFET 320 in Übereinstimmung mit dem Ausgangssignal des SR-Latch 333a ein- und ausgeschaltet.
  • Demgegenüber nimmt das Ausgangssignal des NAND-Gatters 333b dann, wenn wenigstens eines der Ausgangssignale der Überhitzungsschutzschaltung 234 und der Schaltstoppschaltung 335 einen niedrigen Pegel annimmt, unabhängig davon, ob das Ausgangssignal des SR-Latch 333a einen hohen oder einen niedrigen Pegel aufweist, einen hohen Pegel an. Folglich nimmt das Ausgangssignal der Ansteuerschaltung 333c einen niedrigen Pegel an, so dass der Leistungs-MOSFET 320 gesperrt bzw. ausgeschaltet werden kann. Dementsprechend wird der Leistungs-MOSFET 320 unabhängig davon, ob das Ausgangssignal des SR-Latch 333a einen hohen oder niedrigen Pegel aufweist, gesperrt.
  • Nachstehend werden die Operationen des Energieversorgungswandlers 108 unter Bezugnahme auf die 33 beschrieben. Der Energieversorgungswandler 108 arbeitet unter den normalen Bedingungen wie folgt. Zu einer Zeit T1, wenn das Impulssignal des Oszillators 331 einen hohen Pegel annimmt, weist das Ausgangssignal des Komparators 332d einen niedrigen Pegel auf, da die Spannung auf Leistungs-MOSFET-Seite geringer als die Spannung auf Fehlerverstärkerseite ist. Folglich nimmt das Ausgangssignal des NAND-Gatters 333b in Übereinstimmung mit dem Ausgangssignal des SR-Latch 333a einen niedrigen Pegel an, sofern nicht der Überhitzungszustand von der Überhitzungsschutzschaltung 334 erfasst wird. Dies führt dazu, dass das Ausgangssignal der Ansteuerschaltung 333c einen hohen Pegel annimmt, so dass der Leistungs-MOSFET 320 leitend geschaltet werden kann. Folglich nimmt der Ausgangsstrom des Leistungs-MOSFET 200 derart zu, dass die Spannung auf Leistungs-MOSFET-Seite zunehmen kann.
  • Anschließend nimmt das Ausgangssignal des Komparators 332d zu einer Zeit T2, wenn die Spannung auf Leistungs-MOSFET-Seite die Spannung auf Fehlerverstärkerseite erreicht, einen hohen Pegel an. Dies führt dazu, dass das SR-Latch 333a zurückgesetzt wird, so dass das Ausgangssignal des SR-Latch 333a einen niedrigen Pegel annehmen kann. Auf diese Weise verbleibt der Leistungs-MOSFET 320 während der Periode hohen Pegels des Ausgangssignals des SR-Latch 333a ein- bzw. leitend geschaltet.
  • Anschließend verbleibt das Ausgangssignal des NAND-Gatters 333b unabhängig vom Ausgangspegel des SR-Latch 333a während einer Zeitspanne T3, wenn die Schaltstoppschaltung 335 das Schaltstoppsignal im Ansprechen auf den Stoppbefehl vom Mikrocomputer 105 ausgibt, bei einem niedrigen Pegel. Dies führt dazu, dass der Leistungs-MOSFET 320 während der Zeitspanne T3 gesperrt gehalten wird. Auf diese Weise wird der Schaltbetrieb des Leistungs-MOSFET 320 durch das Schaltstoppsignal gestoppt, um zu verhindern, dass der Leistungs-MOSFET 320 geschaltet wird, wenn die Polarität des Stroms und die Polarität der induzierten Spannung erfasst werden.
  • Es sollte beachtet werden, dass das Stoppen des Schaltbetriebs des Leistungs-MOSFET 320 zu einer Verringerung der Spannung Vcc führt. Die Spannung des C-Anschlusses nimmt mit der Abnahme der Spannung Vcc derart ab, dass die Spannung auf Fehlerverstärkerseite zunehmen kann. Dementsprechend wird eine Periode, die erforderlich ist, damit die Spannung auf Leistungs-MOSFET-Seite die Spannung auf Fehlerverstärkerseite nach Verstreichen der Zeitspanne T3 erreicht, erhöht. Folglich wird der Leistungs-MOSFET 320 dann, wenn er nach Verstreichen der Zeitspanne T3 eingeschaltet wird, für eine erhöhte Zeitspanne eingeschaltet gehalten. Dementsprechend wird der Betrag der Verringerung der Spannung Vcc derart aufgehoben, dass die vorbestimmte Spannung zum Mittelwert der Spannung Vcc werden kann. Folglich ruft das Stoppen des Schaltens des Leistungs-MOSFET 320 kein neues Problem hervor.
  • Gemäß der elften Ausführungsform werden die IGBTs 111a bis 111f, wie vorstehend beschrieben, derart PWM-gesteuert, dass der Motorstrom und die induzierte Spannung zueinander phasengleich sein können. Bei solch einem Ansatz kann die auf den Drehstrommotor 103 gegebene Leistung maximiert werden. Ferner wird das Schalten des Leistungs-MOSFET 320 des Energieversorgungswandlers 108 an den Zeitpunkten der Strompolaritätserfassung und der Erfassung der Polarität der induzierten Spannung gestoppt. Bei solch einem Ansatz werden die Strompolaritätserfassung und die Erfassung der Polarität der induzierten Spannung nicht durch die Schaltüberspannung des Leistungs-MOSFET 320 beeinflusst. Folglich können die Strompolaritätserfassung und die Erfassung der Polarität der induzierten Spannung genau ausgeführt werden.
  • (Modifikationen)
  • Die obigen Ausführungsformen können beispielsweise wie folgt auf verschiedene Weise modifiziert werden. Die SOI-Substrate 1, 21 können durch eine andere Art von Substrat, wie beispielsweise ein einfaches Halbleitersubstrat, ersetzt werden. Die Strukturen des lateralen IGBT und der lateralen FWD können variieren. Die Widerstandsschichten 14, 30 können beispielsweise weggelassen werden. Das andere Ende der Widerstandsschicht 14 kann anstelle der Gate-Elektrode 11 mit der Emitter-Elektrode 13 verbunden sein. Die Grabenstrukturen 1d, 21d können durch eine andere Art von Isolierstruktur ersetzt werden.
  • Bei den Ausführungsformen ist der laterale IGBT ein n-Kanal-IGBT. Alternativ kann der laterale IGBT ein p-Kanal-IGBT sein, indem die Leitfähigkeitstypen von Komponenten (wie beispielsweise der Driftschicht 2) des lateralen IGBT umgekehrt werden.
  • Die Halbleitervorrichtung kann eine andere Art von lateralem Halbleiterelement, wie beispielsweise einen lateralen Leistungs-MOSFET, zusätzlich oder anstelle des lateralen IGBT und der lateralen FWD aufweisen.
  • Bei den Ausführungsformen sind die Messzelle und der Messwiderstand für die unteren Schalter vorgesehen. Alternativ können die Messzelle und der Messwiderstand für die oberen Schalter vorgesehen sein. Es sollte beachtet werden, dass dann, wenn die Messzelle und der Messwiderstand für die oberen Schalter vorgesehen sind, eine Referenzmasse erforderlich ist, um den Strom zu erfassen. Folglich sind die Messzelle und der Messwiderstand vorzugsweise für die unteren Schalter vorgesehen.
  • Bei den Ausführungsformen ist der Messwiderstand mit der Seite niedrigen Potentials der Messzelle verbunden. Alternativ kann der Messwiderstand mit der Seite hohen Potentials der Messzelle verbunden sein.
  • Bei den Ausführungsformen sind die IGBTs 111a bis 111f lateralen Typs und werden die IGBTs 111a bis 111f als Leistungselemente verwendet. Alternativ können die IGBTs 111a bis 111f durch eine andere Art von Leistungselement, wie beispielsweise einen lateralen oder vertikalen Leistungs-MOSFET, ersetzt werden.
  • Bei den Ausführungsformen wird die Inverterschaltung 101 als ein Beispiel aufgezeigt. Die vorliegende Erfindung kann jedoch auf eine andere Art von Schaltung angewandt werden.
  • Die elfte Ausführungsform kann mit jeder der anderen Ausführungsformen kombiniert werden.
  • Bei den Ausführungsformen werden die Polarität des Motorstroms (d. h. die Phase des Motorstroms) und die Polarität der induzierten Spannung (d. h. die Phase der induzierten Spannung) auf der Grundlage des Motorstroms und der Änderung des Motorstroms in jeder Phase erfasst. Alternativ können die Polarität des Motorstroms und die Polarität der induzierten Spannung auf der Grundlage eines Strangstroms (Line-to-Line-Stroms) erfasst werden, der einer Differenz zwischen Leitungsströmen zweier Phasen der drei Phasen entspricht.
  • Bei den Ausführungsformen sind der Mikrocomputer 105 und der Energieversorgungswandler 108 nicht integriert mit der Halbleitervorrichtung 102 ausgebildet. Alternativ können der Mikrocomputer 105 und der Energieversorgungswandler 108 wenigstens teilweise integriert mit der Halbleitervorrichtung 102 ausgebildet sein, um eine Ein-Chip-Halbleitervorrichtung 102 zu bilden.
  • Solche Änderungen und Modifikationen sollen als mit im Schutzumfang der vorliegenden Erfindung, so wie er in den beigefügten Ansprüchen dargelegt wird, beinhaltet verstanden werden.
  • Vorstehend wurden eine Sensorschaltung, eine Inverterschaltung und eine diese aufweisende Halbleitervorrichtung offenbart.
  • Eine Halbleitervorrichtung mit einem lateralen Halbleiterelement weist auf: ein Halbleitersubstrat 1, 21, eine erste Elektrode 12, 29 auf dem Substrat 1, 21, eine zweite Elektrode 13, 28 auf dem Substrat 1, 21 und eine Isolierstruktur 1d, 21d, 56, die im Substrat 1, 21 angeordnet ist, um das Substrat 1, 21 in eine erste Insel und eine elektrisch von der ersten Insel isolierte zweite Insel zu teilen. Das laterale Halbleiterelement weist eine in der ersten Insel angeordnete Hauptzelle und eine in der zweiten Insel angeordnete Messzelle auf. Die Hauptzelle bewirkt, dass ein erster Strom derart zwischen der ersten Elektrode 12, 29 und der zweiten Elektrode 13, 28 fließt, dass der erste Strom in einer Querrichtung entlang der Oberfläche des Substrats 1, 21 fließt. Der erste Strom wird erfasst, indem ein durch die Messzelle fließender zweiter Strom erfasst wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5253156 [0002, 0003]
    • JP 8-34709 A [0002]
    • US 2009/0057832 [0006]
    • JP 2009-268054 A [0006]
    • US 2008/0246426 [0006, 0006]
    • JP 4396762 [0006, 0207]

Claims (26)

  1. Halbleitervorrichtung mit einem lateralen Halbleiterelement, wobei die Halbleitervorrichtung aufweist: – ein Halbleitersubstrat (1, 21); – eine erste Elektrode (12, 29) auf einer Oberfläche des Substrats (1, 21); – eine zweite Elektrode (13, 28) auf der Oberfläche des Substrats (1, 21); und – eine Isolierstruktur (1d, 21d, 56), die im Substrat (1, 21) angeordnet ist, um das Substrat (1, 21) in eine erste und eine zweite Insel zu teilen, wobei die erste und die zweite Insel elektrisch voneinander isoliert sind, wobei – das laterale Halbleiterelement eine in der ersten Insel angeordnete Hauptzelle und eine in der zweiten Insel angeordnete Messzelle aufweist, – die Hauptzelle bewirkt, dass ein erster Strom derart zwischen der ersten Elektrode (12, 29) und der zweiten Elektrode (13, 28) fließt, dass der erste Strom in einer Querrichtung entlang der Oberfläche des Substrats (1, 21) fließt, und – der erste Strom erfasst wird, indem ein durch die Messzelle fließender zweiter Strom erfasst wird.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie ferner aufweist: – einen Messwiderstand (Rs, Rs1, Rs2), der derart mit der Messzelle verbunden ist, dass durch den zweiten Strom eine Spannung (V1, V2) über dem Messwiderstand (Rs, Rs1, Rs2) erzeugt wird; – der zweite Strom auf der Grundlage der Spannung (Rs, Rs1, Rs2) erfasst wird; und – die Spannung kleiner oder gleich 0,7 V beträgt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – das laterale Halbleiterelement ein laterales Schaltelement und eine laterale Diode aufweist; – der Messwiderstand einen ersten Widerstand (Rs1) und einen zweiten Widerstand (Rs2) aufweist; – die Hauptzelle und die Messzelle des lateralen Schaltelements durch die Isolierstruktur (1d, 21d, 56) elektrisch voneinander isoliert sind; – die Hauptzelle und die Messzelle der lateralen Diode durch die Isolierstruktur (1d, 21d, 56) elektrisch voneinander isoliert sind; – die erste Elektrode (12) des lateralen Schaltelements mit der zweiten Elektrode (28) der lateralen Diode verbunden ist; – die zweite Elektrode (13) der Hauptzelle des lateralen Schaltelements und die erste Elektrode (29) der Hauptzelle der lateralen Diode über den ersten Widerstand (Rs1) mit der zweiten Elektrode (13) der Messzelle des lateralen Schaltelements verbunden sind; – die zweite Elektrode (13) der Hauptzelle des lateralen Schaltelements und die erste Elektrode (29) der Hauptzelle der lateralen Diode über den zweiten Widerstand (Rs2) mit der ersten Elektrode (29) der Messzelle der lateralen Diode verbunden sind; – das laterale Schaltelement und die laterale Diode parallel geschaltet sind, um einen Strompfad zu bilden; und – eine Änderung in der Polarität eines elektrischen Stroms auf dem Strompfad und eine Änderung im Betrag des elektrischen Stroms auf der Grundlage einer ersten Spannung (V1) über dem ersten Widerstand (Rs1) und einer zweiten Spannung (V2) über dem zweiten Widerstand (Rs2) erfasst werden.
  4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Messzelle (53a bis 53f) des lateralen Schaltelements, die Messzelle (55a bis 55f) der lateralen Diode und der erste Messwiderstand (Rs1) in einer Linie angeordnet sind.
  5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass der erste Messwiderstand (Rs1) und der zweite Messwiderstand (Rs2) zwischen der Messzelle (53a bis 53f) des lateralen Schaltelements und der Messzelle (55a bis 55f) der lateralen Diode angeordnet sind.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass – die Hauptzelle (52a bis 52f) des lateralen Schaltelements von der Hauptzelle (54a bis 54f) der lateralen Diode beabstandet ist; und – die Messzelle (53a bis 53f) des lateralen Schaltelements, die Messzelle (55a bis 55f) der lateralen Diode und der erste Messwiderstand (Rs1) zwischen der Hauptzelle (52a bis 52f) des lateralen Schaltelements und der Hauptzelle (54a bis 54f) der lateralen Diode angeordnet sind.
  7. Halbleitervorrichtung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass sie ferner eine Pufferschaltung (56a bis 56f) aufweist, die dazu ausgelegt ist, die erste Spannung (V1) und die zweite Spannung (V2) zu verstärken, wobei – die Hauptzelle (52a bis 52f) des lateralen Schaltelements von der Hauptzelle (54a bis 54f) der lateralen Diode beabstandet ist, und – die Pufferschaltung (56a bis 56f) zwischen der Hauptzelle (52a bis 52f) des lateralen Schaltelements und der Hauptzelle (54a bis 54f) der lateralen Diode angeordnet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass sie ferner eine Steuerschaltung (51) aufweist, die dazu ausgelegt ist, das laterale Schaltelement ein- und auszuschalten, wobei – die Steuerschaltung (51) einen Komparator aufweist, und – der Komparator mit nur einem CMOS aufgebaut ist.
  9. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass – die Hauptzelle geteilt ist, um eine weitere Messzelle vorzusehen; – die Hauptzelle und die weitere Messzelle in der ersten Insel angeordnet sind; und – die weitere Messzelle in einer vorbestimmten Richtung in der Hauptzelle angeordnet ist.
  10. Halbleitervorrichtung mit einem lateralen IGBT zur Steuerung einer Zufuhr eines elektrischen Stroms zu einer Last, wobei die Halbleitervorrichtung aufweist: – ein Halbleitersubstrat (1) mit einer Driftschicht (2) eines ersten Leitfähigkeitstyps; – einen Kollektor-Bereich (4) eines zweiten Leitfähigkeitstyps, der in einem Oberflächenabschnitt der Driftschicht (2) angeordnet ist und eine Längsrichtung aufweist; – eine Kanalschicht (6) zweiten Leitfähigkeitstyps, die im Oberflächenabschnitt der Driftschicht (2) angeordnet ist und einen gerade Abschnitt aufweist, der sich parallel zum Kollektor-Bereich (4) erstreckt; – einen Emitter-Bereich (7), der in einem Oberflächenabschnitt der Kanalschicht (6) angeordnet und innerhalb des Kollektor-Bereichs (4) abgeschlossen ist, wobei der Emitter-Bereich einen geraden Abschnitt aufweist, der sich in der Längsrichtung erstreckt; – eine Gate-Isolierschicht (10), die auf einem Kanalbereich der Kanalschicht (6) angeordnet ist, wobei der Kanalbereich zwischen dem Emitter-Bereich (7) und der Driftschicht (2) angeordnet ist; – eine Gate-Elektrode (11), die auf der Gate-Isolierschicht (10) angeordnet ist; – eine erste Elektrode (12), die elektrisch mit dem Kollektor-Bereich (4) verbunden ist; und – eine zweite Elektrode (13), die elektrisch mit dem Emitter-Bereich (7) und der Kanalschicht (6) verbunden ist, wobei – der Emitter-Bereich (7) geteilt ist, um eine Hauptzelle und eine Messzelle zu bilden, die jeweils den lateralen IGBT aufweisen, – der laterale IGBT der Hauptzelle dazu ausgelegt ist, die Zufuhr des elektrischen Stroms zur Last zu steuern, – der laterale IGBT der Messzelle in seiner Struktur identisch zum lateralen IGBT der Hauptzelle und als Stromdetektor aufgebaut ist, und – die Hauptzelle derart auf jeder Seite der Messzelle angeordnet ist, dass die Messzelle in der Längsrichtung in der Hauptzelle angeordnet ist.
  11. Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass sie ferner eine Körperschicht (9) zweiten Leitfähigkeitstyps aufweist, die in der Kanalschicht (6) angeordnet ist, wobei die Körperschicht (9) eine höhere Störstellenkonzentration als die Kanalschicht (6) aufweist, wobei – die Körperschicht (9) in die Hauptzelle und die Messzelle geteilt ist, und – die Körperschicht (9) der Hauptzelle von der Körperschicht (9) der Messzelle übergangsisoliert ist.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Messzelle in der Längsrichtung in der Mitte der Hauptzelle angeordnet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass sie ferner eine Kontaktschicht (8) zweiten Leitfähigkeitstyps aufweist, die in der Kanalschicht (6) angeordnet ist, wobei die Kontaktschicht (8) eine höhere Störstellenkonzentration als die Kanalschicht (6) aufweist, wobei die Kontaktschicht (8) eine Isolierstruktur (8a) aufweist, die sich von einem Ende der Kontaktschicht (8) in Richtung eines Endes des Emitter-Bereichs (7) erstreckt.
  14. Halbleitervorrichtung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass – jeder der geraden Abschnitte der Kanalschicht (6) und des Emitter-Bereichs (7) auf jeder Seite des Kollektor-Bereichs (4) angeordnet ist; – die Kanalschicht (6) eine Ellipsenform mit abgerundeten Ecken, die Enden des Kollektor-Bereichs (4) umgeben, aufweist; – die Hauptzelle mehrere Hauptzellen aufweist, die in einer Richtung senkrecht zur Längsrichtung angeordnet sind; und – der Emitter-Bereich (7) der äußersten Hauptzelle in der Längsrichtung geteilt ist, um die Messzelle zu bilden.
  15. Halbleitervorrichtung nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass sie ferner aufweist: – eine Verdrahtungsschicht, die über eine Zwischenschichtisolierschicht auf dem Halbleitersubstrat (1) angeordnet ist, wobei die Verdrahtungsschicht als eine oberste Schicht des Halbleitersubstrats (1) ausgelegt ist und einen Messdraht (15b) aufweist; und – einen Messwiderstand (Rs), der elektrisch mit der zweiten Elektrode (13) verbunden ist, die mit dem Emitter-Bereich (7) der Messzelle verbunden ist, wobei – der Messdraht (15a) direkt elektrisch mit sowohl der zweiten Elektrode (13) als auch dem Messwiderstand (Rs) verbunden ist.
  16. Halbleitervorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass sie ferner einen Kollektor-Draht (16) aufweist, der elektrisch mit der ersten Elektrode (12) verbunden ist, die elektrisch mit dem Kollektor-Bereich (4) verbunden ist, wobei sich der Messdraht (15b) vom Kollektor-Bereich (4) weg erstreckt, um den Kollektor-Draht (16) nicht zu kreuzen.
  17. Halbleitervorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass sie fernern einen Hauptdraht (16) aufweist, der elektrisch mit der zweiten Elektrode (13) verbunden ist, die mit dem Emitter-Bereich (7) der Hauptzelle verbunden ist, wobei der Messwiderstand (Rs) zwischen den Messdraht (15b) und den Hauptdraht (15a) geschaltet ist.
  18. Halbleitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass der Messwiderstand (Rs) zwischen den Messdraht (15b) und den Hauptdraht (15a) auf jeder Seite des Messdrahts (15b) geschaltet ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 10 bis 18, dadurch gekennzeichnet, dass – das Halbleitersubstrat (1) ein SOI-Substrat ist, das ein Tragesubstrat (1a), eine eingebettete Oxidschicht (1b) auf dem Tragesubstrat (1a) und eine aktive Schicht (1c) auf der eingebetteten Oxidschicht (1b) aufweist; und – der laterale IGBT in der aktiven Schicht (1c) gebildet ist.
  20. Stromsensor zur Erfassung eines elektrischen Stroms auf einem mit einer Last verbundenen Strompfad, wobei der Stromsensor aufweist: – ein Leistungselement (111a bis 111f), das im Strompfad angeordnet ist und ein- und ausgeschaltet wird, um den elektrischen Strom zu steuern, wobei der elektrische Strom in einer Vorwärtsrichtung durch das Leistungselement (111a bis 111f) fließt, wenn das Leistungselement (111a bis 111f) eingeschaltet ist; – eine Freilaufdiode (112a bis 112f), die im Strompfad angeordnet und antiparallel zum Leistungselement (111a bis 111f) geschaltet ist, wobei der elektrische Strom in einer Rückwärtsrichtung durch die Freilaufdiode (112a bis 112f) fließt, wenn das Leistungselement (111a bis 111f) aus dem eingeschalten Zustand ausgeschaltet wird; – eine erste Messzelle (111bs, 111ds, 111fs), die derart mit dem Leistungselement (111a bis 111f) verbunden ist, dass der durch die erste Messzelle (111bs, 111ds, 111fs) fließende elektrische Strom proportional zum durch das Leistungselement (111a bis 111f) fließenden elektrischen Strom ist; – einen ersten Messwiderstand (Rs1), der in Reihe mit der ersten Messzelle (111bs, 111ds, 111fs) geschaltet ist; – eine zweite Messzelle (112bs, 112ds, 112fs), die derart mit der Freilaufdiode (112a bis 112f) verbunden ist, dass der durch die zweite Messzelle (112bs, 112ds, 112fs) fließende elektrische Strom proportional zum durch die Freilaufdiode (112a bis 112f) fließenden elektrischen Strom ist; und – einen zweiten Messwiderstand (Rs2), der in Reihe mit der zweiten Messzelle (112bs, 112ds, 112fs) geschaltet ist.
  21. Stromsensor nach Anspruch 20, dadurch gekennzeichnet, dass ein Absolutwert und eine Richtung des elektrischen Stroms auf der Grundlage einer ersten Spannung (V1) über dem ersten Messwiderstand (Rs1) und einer zweiten Spannung (V2) über dem zweiten Messwiderstand (Rs2) erfasst werden.
  22. Stromsensor nach Anspruch 21, dadurch gekennzeichnet, dass – dann, wenn die erste Spannung (V1) positiv und die zweite Spannung (V2) null ist, der Absolutwert auf der Grundlage der ersten Spannung (V1) erfasst wird und die Richtung als die Vorwärtsrichtung erfasst wird; und – dann, wenn die erste Spannung (V1) null und die zweite Spannung (V2) negativ ist, der Absolutwert auf der Grundlage der zweiten Spannung (V2) erfasst wird und die Richtung als die Rückwärtsrichtung erfasst wird.
  23. Inverterschaltung mit: – dem Stromsensor nach einem der Ansprüche 20 bis 22; – mehreren oberen Schaltern (110a, 110c, 110e), die jeweils das Leistungselement und die Freilaufdiode aufweisen; und – mehreren unteren Schaltern (110b, 110d, 110f), die jeweils das Leistungselement und die Freilaufdiode aufweisen, wobei – jeder der mehreren oberen Schalter mit einem entsprechenden der mehreren unteren Schalter verbunden ist, um mehrere Phasenschenkel zum Wandeln des elektrischen Stroms in einem Wechselstrom zu bilden, und – die erste Messzelle (111bs, 111ds, 111fs), der erste Messwiderstand (Rs1), die zweite Messzelle (112bs, 112ds, 112fs) und der zweite Messwiderstand (Rs2) entweder für die mehreren oberen Schalter (110a, 110c, 110e) oder die mehreren unteren Schalter (110b, 110d, 110f) vorgesehen sind.
  24. Inverterschaltung nach Anspruch 23, dadurch gekennzeichnet, dass die erste Messzelle (111bs, 111ds, 111fs), der erste Messwiderstand (Rs1), die zweite Messzelle (112bs, 112ds, 112fs) und der zweite Messwiderstand (Rs2) nur für die mehreren unteren Schalter (110b, 110d, 110f) vorgesehen sind.
  25. Inverterschaltung nach Anspruch 23 oder 24, dadurch gekennzeichnet, dass der Stromsensor, die mehreren oberen Schalter (110a, 110c, 110e) und die mehreren unteren Schalter (110b, 110d, 110f) in einem gemeinsamen Halbleitersubstrat (131) integriert und als Einzelchip realisiert sind.
  26. Inverterschaltung nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass sie ferner aufweist: – einen Energieversorgungswandler (108), der einen Ausgangstransistor (320) aufweist und eine an einen Referenzspannungsgenerator (321) gelegte Spannung steuert, indem er den Ausgangstransistor (320) ein- und ausschaltet, um eine vorbestimmte Spannung (Vcc) zu erzeugen; – eine Steuerschaltung (106), die dazu ausgelegt ist, das Leistungselement unter Verwendung der vorbestimmten Spannung (Vcc) ein- und auszuschalten; – einen Strompolaritätsdetektor (240), der dazu ausgelegt ist, eine Phase des elektrischen Stroms zu erfassen, indem er eine Polarität des elektrischen Stroms zu einem ersten Zeitpunkt erfasst; – einen Spannungspolaritätsdetektor (250), der dazu ausgelegt ist, eine Phase einer induzierten Spannung zu erfassen, indem er eine Änderung in der Polarität des elektrischen Stroms zu einem zweiten Zeitpunkt erfasst, wobei die induzierte Spannung erzeugt wird, wenn das Leistungselement ein- und ausgeschaltet wird; und – eine Schaltstoppschaltung (335), die dazu ausgelegt ist, zu verhindern, dass der Ausgangstransistor (320) zum ersten und zum zweiten Zeitpunkt ein- und ausgeschaltet wird, wobei – die Steuerschaltung (106) das Leistungselement auf der Grundlage der erfassten Phasen des elektrischen Stroms und der induzierten Spannung derart ein- und ausschaltet, dass der elektrische Strom und die induzierte Spannung phasengleich sind.
DE102011076610A 2010-06-04 2011-05-27 Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung Withdrawn DE102011076610A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010-129319 2010-06-04
JP2010129319A JP5682148B2 (ja) 2010-06-04 2010-06-04 電流検出回路およびそれを有するインバータ回路が備えられる半導体装置
JP2011-15345 2011-01-27
JP2011015345A JP5668499B2 (ja) 2011-01-27 2011-01-27 半導体装置
JP2011-27411 2011-02-10
JP2011027411A JP5585481B2 (ja) 2011-02-10 2011-02-10 半導体装置

Publications (1)

Publication Number Publication Date
DE102011076610A1 true DE102011076610A1 (de) 2011-12-08

Family

ID=44974023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011076610A Withdrawn DE102011076610A1 (de) 2010-06-04 2011-05-27 Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung

Country Status (3)

Country Link
US (1) US8854033B2 (de)
CN (2) CN102332468B (de)
DE (1) DE102011076610A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11306351B2 (en) 2005-12-21 2022-04-19 Affymetrix, Inc. Methods for genotyping
US9082773B2 (en) * 2013-01-30 2015-07-14 Infineon Technologies Ag Integrated circuit, semiconductor device and method of manufacturing a semiconductor device
JP5949646B2 (ja) 2013-04-10 2016-07-13 株式会社デンソー 半導体装置
US9105470B2 (en) * 2013-05-07 2015-08-11 Infineon Technologies Austria Ag Semiconductor device
JP6197442B2 (ja) * 2013-07-26 2017-09-20 三菱電機株式会社 半導体素子の駆動回路
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
WO2015107596A1 (ja) * 2014-01-14 2015-07-23 パナソニックＩｐマネジメント株式会社 モータ駆動装置
JP6142813B2 (ja) 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
DE102014208139A1 (de) * 2014-04-30 2015-11-05 Robert Bosch Gmbh Steuervorrichtung für einen Elektromotor, Fahrzeug und Verfahren
CN103996704B (zh) * 2014-05-13 2017-01-11 无锡新洁能股份有限公司 一种具有精确检测功能的igbt及其制造方法
US9698214B1 (en) * 2016-03-31 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure of integrated circuit chip and method of fabricating the same
JP7127279B2 (ja) 2017-12-14 2022-08-30 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
JP6791180B2 (ja) * 2018-03-01 2020-11-25 Tdk株式会社 センサ
WO2019202760A1 (ja) * 2018-04-16 2019-10-24 パナソニックＩｐマネジメント株式会社 半導体装置
CN110138367B (zh) * 2019-05-16 2020-12-08 东南大学 降低功率器件反向恢复电流的栅极驱动电路
CN112260218B (zh) * 2020-12-23 2021-03-02 东南大学 额定电流可调且可监测的过流保护器及制备方法
US11522536B2 (en) * 2021-01-08 2022-12-06 Richtek Technology Corporation Switch capable of decreasing parasitic inductance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253156A (en) 1990-01-31 1993-10-12 Hitachi, Ltd. Semiconductor integrated circuit unit
JPH0834709A (ja) 1992-10-12 1996-02-06 Nobuyoshi Kuboyama 発毛剤とその製造方法および製造装置
US20080246426A1 (en) 2007-04-05 2008-10-09 Denso Corporation Control system for multiphase rotary machines
US20090057832A1 (en) 2007-09-05 2009-03-05 Denso Corporation Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS
JP2009268054A (ja) 2007-09-05 2009-11-12 Denso Corp 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940843B2 (ja) 1992-01-23 1999-08-25 三菱電機株式会社 過電流保護方法及びその装置及び過電流検出装置
JPH0685620A (ja) 1992-09-01 1994-03-25 Nec Ic Microcomput Syst Ltd フリップフロップ回路
EP0625797B1 (de) * 1993-05-19 1999-08-11 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrierte Struktur eines Strom-Fühlwiderstandes für Leistungs-MOSFET-Vorrichtungen, insbesondere für Leistungs-MOSFET-Vorrichtungen mit einer Überstrom-Selbst-Schutzschaltung
JP3123309B2 (ja) 1993-08-18 2001-01-09 富士電機株式会社 センサ素子付き半導体装置
JPH09120995A (ja) 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP0910870B1 (de) 1997-02-19 2008-05-14 Nxp B.V. Leistungshalbleiterbauelemente mit einem temperatursensorschaltkreis
EP0904636B1 (de) 1997-02-19 2003-05-28 Koninklijke Philips Electronics N.V. Leistungsvorrichtung mit kurzschlussdetektor
JP2000134955A (ja) 1998-10-26 2000-05-12 Hitachi Ltd インバータ装置及びインバータ装置用スイッチングモジュール
JP2002026328A (ja) * 2000-07-04 2002-01-25 Toshiba Corp 横型半導体装置
CN100521437C (zh) 2002-04-24 2009-07-29 三洋电机株式会社 装有过流保护电路的混合集成电路装置
JP4140304B2 (ja) 2002-07-26 2008-08-27 株式会社デンソー モータ制御装置
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
JP4775547B2 (ja) 2005-07-22 2011-09-21 株式会社安川電機 インバータ装置
JP2008235856A (ja) * 2007-02-22 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置
JP5487852B2 (ja) 2008-09-30 2014-05-14 サンケン電気株式会社 半導体装置
US8124953B2 (en) * 2009-03-12 2012-02-28 Infineon Technologies Ag Sensor device having a porous structure element
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
CN101666858B (zh) * 2009-09-09 2012-02-08 中国矿业大学 开关磁阻电机双主开关功率变换器主开关故障诊断方法
US20110089931A1 (en) * 2009-10-19 2011-04-21 Nemic-Lambda Ltd. Temperature-compensated shunt current measurement
US20110210956A1 (en) * 2010-02-26 2011-09-01 Dev Alok Girdhar Current sensor for a semiconductor device and system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253156A (en) 1990-01-31 1993-10-12 Hitachi, Ltd. Semiconductor integrated circuit unit
JPH0834709A (ja) 1992-10-12 1996-02-06 Nobuyoshi Kuboyama 発毛剤とその製造方法および製造装置
US20080246426A1 (en) 2007-04-05 2008-10-09 Denso Corporation Control system for multiphase rotary machines
US20090057832A1 (en) 2007-09-05 2009-03-05 Denso Corporation Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS
JP2009268054A (ja) 2007-09-05 2009-11-12 Denso Corp 半導体装置

Also Published As

Publication number Publication date
CN103745979B (zh) 2016-08-17
US20110298446A1 (en) 2011-12-08
CN102332468A (zh) 2012-01-25
CN102332468B (zh) 2014-08-06
CN103745979A (zh) 2014-04-23
US8854033B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
DE102011076610A1 (de) Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung
DE102008045410B4 (de) Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
DE102013022360B3 (de) Halbbrückenschaltung
DE102009055322B4 (de) Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode
DE102009061257B3 (de) Halbleitervorrichtung
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE102009049051B4 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE102007063721B4 (de) Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors
DE102010001215B4 (de) Halbleitervorrichtung
DE102014226161B4 (de) Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE3821065C2 (de)
DE112015004751B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung, leistungsumsetzervorrichtung, dreiphasenmotorsystem, kraftfahrzeug und eisenbahnwagen
DE19817767C2 (de) Halbleiter-Leistungsschaltung
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102008056388A1 (de) Halbleitervorrichtung und die Halbleitervorrichtung aufweisende Inverterschaltung
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE102012111832B4 (de) Integrierte Schaltung mit einem Leistungstransistor und einem Hilfstransistor
DE102008055052A1 (de) Schaltungseinrichtung mit einer Freilaufdiode, Schaltungseinrichtung und Leistungswandler unter Verwendung von Dioden
DE112012004579T5 (de) Halbleitervorrichtung
DE102005042048A1 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE102014111360A1 (de) Halbleiterbauelement, elektronische schaltung undverfahren zum schalten von hohen spannungen
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102012216909A1 (de) Halbleitereinrichtung mit lateralem Element
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee