CN102332468A - 电流传感器、逆变器电路以及具有其的半导体器件 - Google Patents

电流传感器、逆变器电路以及具有其的半导体器件 Download PDF

Info

Publication number
CN102332468A
CN102332468A CN2011101541311A CN201110154131A CN102332468A CN 102332468 A CN102332468 A CN 102332468A CN 2011101541311 A CN2011101541311 A CN 2011101541311A CN 201110154131 A CN201110154131 A CN 201110154131A CN 102332468 A CN102332468 A CN 102332468A
Authority
CN
China
Prior art keywords
sensing cell
voltage
master unit
current
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101541311A
Other languages
English (en)
Other versions
CN102332468B (zh
Inventor
白木聪
户仓规仁
高桥茂树
山本昌弘
山田明
工藤弘康
芦田洋一
中川明夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010129319A external-priority patent/JP5682148B2/ja
Priority claimed from JP2011015345A external-priority patent/JP5668499B2/ja
Priority claimed from JP2011027411A external-priority patent/JP5585481B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN201410009511.XA priority Critical patent/CN103745979B/zh
Publication of CN102332468A publication Critical patent/CN102332468A/zh
Application granted granted Critical
Publication of CN102332468B publication Critical patent/CN102332468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种电流传感器、逆变器电路以及具有其的半导体器件。该具有横向半导体元件的半导体器件，包括半导体衬底(1，21)、位于衬底(1，21)上的第一电极(12，29)、位于衬底(1，21)上的第二电极(13，28)以及位于衬底(1，21)中以将衬底(1，21)划分为第一岛和与该第一岛电绝缘的第二岛的隔离结构(1d，21d，56)。横向半导体元件包括位于第一岛中的主单元以及位于第二岛中的感测单元。主单元使第一电流在第一电极(12，29)和第二电极(13，28)之间流动以使得第一电流沿着衬底(1，21)的表面在横向方向上流动。通过检测流经感测单元的第二电流来检测该第一电流。

Description

电流传感器、逆变器电路以及具有其的半导体器件
技术领域
本发明涉及具有主单元(main cell)和用于检测流经所述主单元的电流的感测单元(sense cell)的半导体器件。
背景技术
与JP-A-8-34709相对应的US 5,253,156公开一种半导体集成电路，包括具有横向绝缘栅双极晶体管(IGBT)的主单元以及用于检测流经该IGBT的发射极的电流的电流检测器(以下将其称为“感测单元”)。感测单元除了发射极的长度之外具有与主单元的横向IGBT相同结构的横向IGBT。IGBT耦合为电流镜配置以使得流经感测单元的IGBT的发射极的电流变得比流经主单元的IGBT的发射极的电流小一取决于发射极的长度之间的比值的预定比值。因而，能够基于流经感测单元的电流来检测流经主单元的电流。
然而，在US 5,253,156中公开的半导体集成电路用于形成图14所示的电路时，会出现以下缺点。
在图14所示的电路中，基于流经感测单元1001的电流来检测流经主单元1000的电流，并且基于电阻器Rs两端的电压来检测流经感测单元1001的电流。在增加电阻器Rs的电阻以增加电压时，感测单元1001的发射极电势增加。因此，电连接到发射极电极的p型主体(body)层的电势增加。结果，p型主体层和n型漂移层之间的PN结被正向偏置，输出(即电阻器Rs两端的电压)变得不稳定。为了稳定该输出电压，优选应该将输出电压限制为高达0.3伏特(V)。进而，在将高电压(例如从220V到600V)施加到集电极时，则输出电压会由于与该高电压的耦合而具有误差。
这样的问题会在除IGBT之外的半导体元件中发生。
另外，图14所示的这样的电路被用来形成逆变器电路。例如，与JP-A-2009-268054相对应的US 2009/0057832公开一种通过使用分流电阻器来检测该逆变器电路中的电流的方法。US 2008/0246426中公开的方法涉及检测该电流的值而非该电流的方向。优选的，不仅检测电流的值，而且还检测电流的方向以便执行电流的无传感器正弦控制，如在与JP 4396762相对应的US 2008/0246426中所公开的。
发明内容
考虑到上面这些，本发明的目的在于提供一种具有逆变器电路以及用于检测电流的值和方向的电流传感器的半导体器件。
根据本发明的第一方面，一种具有横向半导体元件的半导体器件，所述半导体器件包括：半导体衬底、位于衬底的表面上的第一电极、位于衬底的表面上的第二电极以及位于衬底中以将所述衬底划分为第一岛和第二岛的隔离结构。第一岛和第二岛由隔离结构彼此电绝缘。横向半导体元件包括位于第一岛中的主单元以及位于第二岛中的感测单元。主单元使第一电流在第一电极和第二电极之间流动以使得第一电流沿着衬底的表面在横向方向上流动。通过检测流经感测单元的第二电流来检测第一电流。
根据本发明的第二方面，一种具有用于对至负载的电流供应进行控制的横向IGBT的半导体器件，所述半导体器件包括具有第一导电类型的漂移层的半导体衬底、位于漂移层的表面部分中并且具有纵向方向的第二导电类型的集电极区、位于漂移层的表面部分中并且具有与集电极区并行延伸的直部的第二导电类型的沟道层，以及位于沟道层的表面部分中并且端接在集电极区的内部的发射极区。发射极区具有沿纵向方向延伸的直部。半导体器件还包括位于沟道层的沟道区上的栅极绝缘层。沟道区位于发射极区和漂移层之间。半导体器件还包括位于栅极绝缘层上的栅极电极、电连接到集电极区的第一电极，以及电连接到发射极区和沟道层的第二电极。划分发射极区以形成主单元和感测单元，所述主单元和感测单元均具有横向IGBT。配置主单元的横向IGBT以对至负载的电流供应进行控制。感测单元的横向IGBT与主单元的横向IGBT在结构上相同并且配置作为电流检测器。主单元位于感测单元的每一侧上以使得感测单元在纵向方向上位于所述主单元中。
根据本发明的第三方面，一种用于检测连接到负载的电流路径中的电流的电流传感器，所述电流传感器包括位于电流路径中并且导通和截止以控制所述电流的功率元件。在功率元件导通时，所述电流沿正向方向流经功率元件。所述电流传感器还包括位于电流路径中并且与所述功率元件反并联连接的续流二极管。在功率元件由导通变为截止时，所述电流沿反向方向流经续流二极管。所述电流传感器还包括第一感测单元，其连接到功率元件以使得流经第一感测单元的电流与流经功率元件的电流成比例。所述电流传感器还包括与第一感测单元串联连接的第一感测电阻器。所述电流传感器还包括第二感测单元，其连接到续流二极管以使得流经第二感测单元的电流与流经续流二极管的电流成比例。所述电流传感器还包括与所述第二感测单元串联连接的第二感测电阻器。
附图说明
根据以下说明和附图，上述和其它目的、特征和优点将变得更加明显，附图中相同的附图标记指代相同的元件。在附图中：
图1所示为沿着图2的线I-I提取的截面图；
图2所示为根据本发明第一实施例的半导体器件的俯视图；
图3所示为沿着图4中的线III-III提取的截面图；
图4所示为根据本发明第二实施例的半导体器件的俯视图；
图5是说明根据本发明第三实施例的半导体器件的电路配置的视图；
图6A-6C是说明图5所示的电路中的电流流动的视图；
图7是说明图5所示的电路中的电流和电压的图；
图8是说明横向IGBT的集电极电流-电压特性的曲线图；
图9是说明流经感测单元的电流Isense和相对于集电极电流的感测电阻器两端的输出电压的曲线图；
图10所示为根据本发明第四实施例的半导体器件的俯视图；
图11所示为图10的放大图；
图12所示为根据本发明第五实施例的半导体器件的俯视图；
图13所示为沿着图12中的线XIII-XIII提取的截面图；
图14是说明根据现有技术的半导体器件的电路配置的视图；
图15A所示为沿着图16中的线XVA-XVA提取的截面图，并且图15B所示为沿着图16中的线XVB-XVB提取的截面图；
图16所示为根据本发明第六实施例的半导体器件的俯视图；
图17所示为沿着图18中的线XVII-XVII提取的截面图；
图18所示为根据本发明第七实施例的半导体器件的俯视图；
图19所示为图18的放大图；
图20所示为根据本发明第八实施例的半导体器件的俯视图；
图21所示为根据本发明第九实施例的半导体器件的俯视图；
图22所示为根据本发明第十实施例的逆变器电路的电路图；
图23所示为其中集成有逆变器电路的半导体器件的俯视图；
图24A所示为沿着图23中的线XXIVA-XXIVA提取的截面图，并且图24B所示为沿着图23中的线XXIVB-XXIVB提取的截面图；
图25是逆变器电路的底部开关的电路图；
图26A-26C是说明底部开关中的电流流动的视图；
图27A所示为当电机电流和感应电压同相时功率的波形图，图27B所示为当电机电流和感应电压异相时功率的波形图；
图28所示为电机电流、电机电流随着时间的改变、以及感应电压三者的波形图；
图29所示为电流检测时序和电流改变检测时序的时序图；
图30是实现以图29的时序检测电机电流以及该电机电流的改变的相位检测电路的方框图；
图31所示为基准电压的波形图；
图32是电源转换器的电路图；以及
图33是该电源转换器的时序图。
具体实施方式
(第一实施例)
以下参照图1和图2描述根据本发明第一实施例的具有横向绝缘栅双极晶体管(IGBT)的半导体器件。
图1是沿着图2中的线I-I提取的截面图，并且图2是该半导体器件的俯视图。尽管图2不是截面图，但是出于容易理解目的，图2部分以影线绘出。
根据第一实施例，如图1所示，通过使用硅上绝缘体(SOI)衬底1形成横向IGBT。在SOI衬底1中形成主单元和感测单元。主单元具有被导通和截止以向诸如电机的电负载(未示出)供应电流的横向IGBT。感测单元具有用于检测流经主单元的电流的横向IGBT。感测单元的IGBT与主单元的IGBT具有相同的结构。
SOI衬底1包括支撑衬底1a、位于支撑衬底1a上的掩埋氧化物(BOX)层1b、以及位于BOX层1b上的有源层1c。例如，支撑衬底1a可以是硅衬底。根据第一实施例，有源层1c用作n型漂移层1。主单元和感测单元的横向IGBT的每一个部分形成在漂移层2的表面部分中。
BOX层1b的厚度以及有源层1c(即漂移层2)的厚度和杂质浓度并不限于特定值并且可以取决于半导体器件的期望用途而改变。例如，为了实现高击穿电压，优选，BOX层1b的厚度为4微米(μm)或者更多。为了确保600V或者更大的击穿电压，优选的，BOX层1b的厚度为5μm或者更多。为了确保600V或者更大的击穿电压，优选的，如果有源层1c的厚度为15μm或者更多，则有源层1c具有从1×1014cm-3到1.2×1015cm-3的n型杂质浓度。为了确保600V或者更大的击穿电压，优选的是，如果有源层1c的厚度为20μm，则有源层1c具有从1×1014cm-3到8×1014cm-3的n型杂质浓度。
在有源层1c中生成沟槽结构1d以将该有源层1c划分为彼此电绝缘的多个岛(island)。主单元和感测单元位于不同的岛中并且因而彼此电绝缘。例如，可以通过形成延伸经过有源层1c至BOX层1b的沟槽，通过热氧化在该沟槽的内表面上形成氧化物层，并且然后通过使用多晶硅等填充该沟槽来形成沟槽结构1d。
在漂移层2的表面上形成LOCOS(局部硅氧化)氧化物层3。横向IGBT的部分通过LOCOS氧化物层3彼此电绝缘。P+型集电极区4形成在漂移层2的表面部分中并且暴露在LOCOS氧化物层3的外部。集电极区4具有与SOI衬底1的表面平行的纵向方向。集电极区4由n型缓冲层5围绕。缓冲层5具有大于漂移层2的杂质浓度。
P沟道阱层6、n+型发射极区7、p+型接触层8、以及p型主体层9形成在漂移层2的表面部分中并且暴露在LOCOS氧化物层3的外部。阱层6、发射极区7、接触层8、以及主体层9设置在集电极区4周围。
阱层6的表面部分用作沟道区。例如，阱层6可以具有2μm或者更小的厚度以及6μm或者更小的宽度。如图2所示，阱层6具有沿着集电极区4(以及下面描述的集电极电极12)的纵向方向延伸的直部。阱层6圆形地设置在集电极区4周围以使得集电极区4由阱层6围绕。
发射极区7形成在阱层6的表面部分中并且在阱层6的内部端接。发射极区7沿着集电极区4的纵向方向延伸。根据第一实施例，如图2所示，一个发射极区7位于接触层8(以及主体层9)的每一侧上。发射极区7具有笔直的形状并且定位为除了沿纵向方向的集电极区4的端部(即倒圆角部分)之外与集电极区4平行。
接触层8将阱层6固定到发射极电势并且具有比阱层6大的杂质浓度。如图2所示，接触层8具有沿着集电极区4(以及集电极电极12)的纵向方向延伸的直部。接触层8圆形地设置在集电极区4周围以使得集电极区4由接触层8围绕。主体层9降低了由从集电极流到发射极的霍尔电流产生的压降。主体层9具有沿着集电极区4(以及集电极电极12)的纵向方向延伸的直部。主体层9圆形地设置在集电极区4周围以使得集电极区4由主体层9围绕。主体层9降低或者阻止由发射极区7、阱层6和漂移层2构成的寄生npn晶体管的操作。因而，能够改善截止时间。按照这种方式，阱层6、接触层8以及主体层9同心地设置在集电极区4周围。
在每一个单元中，如图2所示，阱层6、发射极区7、接触层8和主体层9设置在集电极区4的每一侧上。这些单元彼此邻近以使得两组阱层6、发射极区7、接触层8和主体层9能够位于相邻单元的集电极区4之间。
栅极电极11经由栅极绝缘层10位于阱层6的表面上。例如，栅极电极11可以由掺杂多晶硅制成。通过向栅极电极11施加电压，阱层6的表面部分变为沟道区。
集电极电极12位于集电极区4上并且电连接到集电极区4。发射极电极13位于发射极区7和接触层8上并且电连接到发射极区7和接触层8。
进而，根据第一实施例，用作场板(field plate)的电阻器层14形成在集电极和栅极之间的LOCOS氧化物层3上。例如，电阻器层14可以由掺杂多晶硅制成。电阻器层14用于在集电极和栅极之间维持一致的电势梯度。具体地说，如图2所示，电阻器层14具有螺旋形状并且缠绕在集电极电极12周围。电阻器层14在一端电连接到集电极电极12并且在另一端电连接到栅极电极11。由于电阻器层14的内部电阻产生的压降，电阻器电极14的电势随着与集电极电极12的距离而逐渐降低。因而，电阻器层4中的电势梯度可以保持一致。因此，位于电阻器层4下方横贯LOCOS氧化物层3的漂移层2中的电势梯度可以维持一致。因而，由非一致电势梯度产生的电场集中(concentration)减小，从而能够提高击穿电压。进而，碰撞电离被减小，从而能够减小截止时间的增加。
如图2所示，多个横向IGBT在集电极区4的与纵向方向垂直的宽度方向上并排设置，每一个横向IGBT从顶部观察具有椭圆形状。在图2的示例中，将最外侧的横向IGBT配置为感测单元，并且将其它横向IGBT配置为主单元。主单元和感测单元位于由沟槽结构1d电绝缘的不同岛中。因而，主单元和感测单元彼此电绝缘。
根据第一实施例的横向IGBT按照以下进行操作。在向栅极电极11施加预定电压时，在位于发射极区7和漂移层2之间的栅极电极11下方的阱层6的表面部分中出现沟道区。电子从发射极电极13和发射极区7经过沟道区流入漂移层2中。因此，空穴经过集电极电极12和集电极区4流入漂移层2中。因而，在漂移层2中产生电导调制以使得大电流能够在发射极和集电极之间流动。按照这种方式，横向IGBT操作。
根据第一实施例，主单元和感测单元的IGBT在结构上相同并且耦合为电流镜配置以使得流经感测单元的IGBT的发射极的电流变得比流经主单元的IGBT的发射极的电流小一取决于IGBT的面积之间的比值的预定比值(具体地说是发射极的长度之间的比值)。因而，能够基于流经感测单元的电流检测流经主单元的电流。通过检测连接在主单元和感测单元的发射极之间的感测电阻器Rs两端的电压来检测流经感测单元的电流。
假设横向IGBT用作将100V或者更大的高压施加到其集电极的高击穿电压器件，在切换操作期间集电极电势在0V和100V之间改变。由于与高压耦合，在用于电流检测的输出端子处感生出噪声。因此，难于精确地检测电流。在增加感测电阻器Rs的电阻以增加感测电阻器Rs两端的电压时，形成在主体层9和漂移层2之间的PN结被正向偏置。结果，寄生晶体管操作，从而使得输出(即电阻器Rs两端的电压)变得不稳定。进而，由于电阻器层14的电势在切换操作期间改变，因此电阻器层14会起到噪声源的作用。因此，难于精确地检测电流。
为了克服上述问题，根据第一实施例，主单元和感测单元通过沟槽结构1d彼此电绝缘。按照这样的方案，即使在将100V或者更大的高压施加到主单元的集电极时，也能够降低或者防止输出端子处感生出的噪声。进而，即使在感测单元的发射极电势由于流经感测电阻器Rs的电流而升高时，寄生晶体管由于主单元和感测单元之间的电绝缘而不起作用。出于相同原因，电阻器层14无法起到噪声源的作用。因此，即使在横向IGBT用作高击穿电压器件时，也能够精确地检测流经主单元的电流。
应注意，通过增加流经感测单元的电流量能够提高噪声电阻。例如，在感测单元的面积为主单元面积的五分之一到百分之一时，流经感测单元的电流量变大到足以确保高噪声电阻。
(第二实施例)
以下参照图3和图4描述根据本发明第二实施例的半导体器件。第一实施例和第二实施例之间的区别在于形成横向续流(freewheeling)二极管(FWD)来代替横向IGBT。
图3是沿着图4中的线III-III提取的截面图，并且图4是根据第二实施例的半导体器件的俯视图。尽管图4不是截面图，但是为了容易理解，图4部分以影线绘出。
根据第二实施例，如图3所示，通过使用硅上绝缘体(SOI)衬底21形成横向FWD。SOI衬底21与第一实施例的SOI衬底1的结构相同。具体地说，SOI衬底21包括支撑衬底21a、位于支撑衬底21a上的掩埋氧化物(BOX)层21b、以及位于BOX层21b上的有源层21c。有源层21c用作n型阴极层22。横向FWD的每一个部分形成在阴极层22中。延伸经过有源层21c至BOX层21b的沟槽结构21d形成在有源层21c中，以将有源层21c划分为彼此电绝缘的多个岛。沟槽结构21d与第一实施例的沟槽结构1d的结构相同。主单元和感测单元位于不同的岛中。
如图3所示，LOCOS氧化物层23形成在阴极层22的表面上。横向FWD的部分通过LOCOS氧化物层23彼此电绝缘。n+型接触层24和n型缓冲层25形成在阴极层22的表面部分中并且暴露在LOCOS氧化物层23的外部。接触层24和缓冲层25具有与SOI衬底21的表面平行的纵向方向。接触层24和缓冲层25由p型阳极层26和p+型接触层27围绕。
阴极电极28和阳极电极29形成在SOI衬底21的表面上。阴极电极28电连接到接触层24。阳极电极29电连接到接触层27和阳极层26。进而，电阻器层30形成在阳极和阴极之间的LOCOS氧化物层23上。例如，电阻器层30可以由掺杂多晶硅制成。电阻器层30用于在阳极和阴极之间维持一致的电势梯度。具体地说，如图4所示，电阻器层30具有螺旋形状并且缠绕在阴极电极28周围。电阻器层30在一端电连接到阴极电极28并且在另一端电连接到阳极电极29。由于由电阻器层30的内部电阻产生的压降，电阻器层30的电势随着与阴极电极28的距离而逐渐降低。因而，能够将电阻器层30中的电势梯度维持一致。因此，能够将位于电阻器层30下方贯穿LOCOS氧化物层23的有源层21c中的电势梯度维持一致。
如上所述，根据第二实施例，主单元的FWD和感测单元的FWD位于由沟槽结构21d彼此电绝缘的不同岛中。例如，感测电阻器Rs可以连接在主单元和感测单元的阳极之间，并且主单元和感测单元的阴极可以连接到一起。按照这样的方案，能够通过基于感测电阻器Rs两端的电压检测流经感测单元的电流来检测流经主单元的电流。
即使在将100V或者更大的高压施加到主单元的阴极时，也能够降低或者防止用于电流检测的输出端子处感生出的噪声。进而，即使在感测单元的阳极电势由于流经感测电阻器Rs的电流而升高时，由于主单元和感测单元之间的电绝缘，寄生晶体管不起作用。出于相同原因，电阻器层30无法起到噪声源的作用。因此，即使在横向FWD用作高击穿电压器件时，也能够精确地检测流经主单元的电流。
(第三实施例)
以下参照图5描述根据本发明第三实施例的半导体器件。第三实施例与前述实施例的区别在于根据第三实施例的半导体器件具有横向IGBT和横向FWD二者。横向IGBT和横向FWD的结构与第一和第二实施例中的相同。图5说明了具有横向IGBT和横向FWD二者的半导体器件的电路配置的示例。
如图5所示，横向IGBT包括主单元40和感测单元41，并且横向FWD包括主单元42和感测单元43。感测单元41，43分别连接到感测电阻器Rs1，Rs2。具体地说，横向IGBT的主单元40的集电极和发射极分别电连接到横向FWD的主单元42的阴极和阳极。横向IGBT的感测单元41的发射极连接到感测电阻器Rs1，并且横向FWD的感测单元43的阳极连接到感测电阻器Rs2。按照这种方式，横向IGBT和横向FWD并联连接以提供用于导通和截止至连接到该电路的电负载的电流供应的电路。例如，图5所示的电路可以用于驱动三相电机的逆变器电路的每一个开关。
图5所示的电路配置为检测流经通往横向IGBT或者横向FWD的电流路径的电流的幅值和方向。进而，该电路检测该电流路径中的过流条件。例如，通过使用微计算机(未示出)等等，根据感测电阻器Rs1，Rs2的输出电压V1，V2能够检测电流的幅值和方向以及过电流条件。根据检测结果控制施加到横向IGBT的栅极的电压。例如，在检测到过电流条件时，横向IGBT截止，从而能够保护逆变器电路和三相电机避免故障。
以下参照图6A-6C描述检测流经通往横向IGBT或者横向FWD的电流路径的电流的幅值和方向的方法。在此，假设该电路用于逆变器电路的每一个开关。在每一个开关中，电流按照下面流动。
在横向IGBT导通时，电流从横向IGBT的集电极流到发射极，如图6A所示。因此，没有电流流经横向FWD。
然后，在横向IGBTA由导通而变为截止时，反向恢复电流流经横向FWD，如图6B所示。因此，没有电流流经横向IGBT，并且恢复电流从横向FWD的阳极流到阴极。
然后，在经过某一时间段之后，恢复电流变为零。结果，没有电流流经横向IGBT和横向FWD，如图6C所示。按照下面检测每一个开关中的这种电流流动。
参照图5和图6A，在主单元40的横向IGBT导通时，感测单元41的横向IGBT导通，以使得电流能够流经感测电阻器Rs1。通过从由诸如电池的电源施加的高压中减去感测单元41的横向IGBT的导通电压来计算在位于感测单元41的横向IGBT和感测电阻器Rs1之间的节点处出现的输出电压V1。因此，输出电压V1具有正值。另一方面，由于没有电流流经横向FWD，因此在位于感测单元43的横向FWD与感测电阻器Rs2之间的节点处出现的输出电压V2变为零。因此，能够基于输出电压V1检测电流路径中电流的幅值(绝对值)。进而，在输出电压V1具有正值时，输出电压V2为零，检测到电流沿正向方向从高压侧流动到低压侧。
接下来，参照图5和图6B，在主单元40的横向IGBT由导通变为截止时，感测单元41的横向IGBT同时截止，以使得没有电流流经感测电阻器Rs1。结果，输出电压V1变为零。在主单元40和感测单元41的横向IGBT截止时，反向恢复电流流经主单元42和感测单元43的横向FWD。因此，通过从地电压减去感测电阻器Rs2两端的电压来计算输出电压V2。因此，输出电压V2具有负值。因此，能够基于输出电压V2来检测电流路径中电流的幅值(绝对值)。进而，在输出电压V1为零，并且输出电压V2具有负值时，检测到电流沿反向方向从低压侧流动到高压侧。
然后，参照图5和图6C，在主单元40和感测单元41的横向IGBT截止之后经过某一时间段时，恢复电流的流动停止。结果，输出电压V1和输出电压V2均变为零。因此，在输出电压V1和输出电压V2都为零时，检测到没有电流流动。
图7所示为开关中的总电流I、输出电压V1、输出电压V2和总电压V(＝V1+V2)的波形图。从图7可以看出，输出电压V1、输出电压V2或者总电压V的极性在总电流I的过零点处改变。进而，输出电压V1、输出电压V2或者总电压V随着总电流I的增加而增加。而且，输出电压V1、输出电压V2或者总电压V随着总电流I的降低而降低。因此，能够精确地检测总电流I的幅值和方向。
通过增加感测电阻器Rs1，Rs2的电阻，输出电压V1，V2可以增加到主单元40的横向IGBT的导通电压或者主单元42的横向FWD的正向电压Vf。在此，假设横向IGBT具有如图8所示的集电极电流-电压特性，主单元40和感测单元41之间的镜比(mirror ratio)为1/70，并且感测电阻器Rs1的电阻为1000欧姆(Ω)。在这种情况下，能够给出如图9所示的集电极电流Ic和流经感测单元41的每一个电流Isense与输出电压V1之间的关系。根据图9可以理解，代表集电极电流Ic和输出电压V1之间关系的曲线的斜率保持为正，至少直到输出电压V1达到1V为止。出于相同原因，通过适当地调节主单元42和感测单元43之间的镜比以及感测电阻器Rs2的电阻，代表流经横向FWD的电流和输出电压V2之间关系的曲线(未示出)的斜率保持为正，至少直到输出电压V2达到1V为止。因此，输出电压V1，V2能够增加到至少0.7V，其为p-n结的正向电压(即横向IGBT的导通电压或者横向FWD的正向电压Vf)。因而，能够基于大输出电压V1，V2精确地检测电流。
如上所述，根据第三实施例，可以利用第一实施例的横向IGBT以及第二实施例的横向FWD形成用于驱动三相电机的逆变器电路的开关。因而，能够精确地检测所述开关中的电流幅值。
(第四实施例)
以下参照图10描述根据本发明第四实施例的逆变器电路。利用第三实施例的电路构造所述逆变器电路。
图10是具有逆变器电路的半导体器件的俯视图。该逆变器电路基于从诸如电池的主电源(未示出)供应的高压(例如288伏特)来驱动三相电机(未示出)。逆变器电路集成在半导体器件中，从而能够将该半导体器件配置为单片逆变器驱动器IC。具体地说，在驱动三相电机时，外部微计算机(未示出)以能够将交流电流轮流供应到三相电机的每一相的方式控制逆变器电路。
该逆变器电路形成在SOI衬底中并且包括逆变器输出电路50、控制电路51。逆变器输出电路50包括彼此并联连接的三个相脚(phase leg)。逆变器输出电路50的u相脚由顶部开关50a和与顶部开关50a串联连接的底部开关50b构成。逆变器输出电路50的v相脚由顶部开关50c以及与顶部开关50c串联连接的底部开关50d构成。逆变器输出电路50的w相脚由顶部开关50e以及与顶部开关50e串联连接的底部开关50f构成。控制电路51控制六个开关50a-50f。
在图10的从左到右方向上交替设置顶部开关50a、50c和50e以及底部开关50b、50d和50f。具体地说，在图10所示的示例中，按照图10中从左到右的顺序设置底部开关50b、顶部开关50a、顶部开关50c、底部开关50d、底部开关50f和顶部开关50e。开关50a-50f分别具有主单元52a-52f、感测单元53a-53f、主单元54a-54f以及感测单元55a-55f。主单元52a-52f以及感测单元53a-53f是横向IGBT。主单元54a-54f以及感测单元55a-55f是横向FWD。主单元52a-52f、感测单元53a-53f、主单元54a-54f、感测单元55a-55f以及控制电路51由沟槽结构56彼此绝缘。沟槽结构56与第一和第二实施例中的沟槽结构1d，21d在结构上相同。
以下描述开关50a-50f的详细布局。按照相同的方式布局每一个开关50a-50f。在下面的讨论中，以顶部开关50a作为示例。在顶部开关50a中，在图10的从顶部到底部的方向上并排设置多个主单元52a以形成横向IGBT主单元组，每一个主单元具有椭圆形状。同样，在图10的从顶部到底部的方向上并排设置多个主单元54a以形成横向FWD主单元组，每一个主单元具有椭圆形状。在图10的从顶部到底部的方向上，横向IGBT主单元组与横向FWD主单元组间隔分开。感测单元53a、感测单元55a、感测电阻器Rs1，Rs2以及缓冲电路56a在图10的从顶部到底部的方向上位于横向IGBT主单元组和横向FWD主单元组之间。缓冲电路56a用于放大输出电压V1，V2。进而，在从左到右的方向上感测单元53a、感测单元55a、感测电阻器Rs1，Rs2以及缓冲电路56a设置成一行，以使得感测电阻器Rs1，Rs2位于感测单元53a和感测单元55a之间。
按照这种方式，第三实施例的逆变器电路的每一个开关50a-50f由第一实施例的横向IGBT以及第二实施例的横向FWD构成。在开关50a-50f中，分别沿从顶部到底部的方向设置主单元52a-52f、感测单元53a-53f、主单元54a-54f、感测单元55a-55f、感测电阻器Rs1，Rs2以及缓冲电路56a-56f。按照这样的方案，能够尽可能大地降低芯片尺寸。因此，能够尽可能大地降低布线长度。
进而，感测单元53a-53f、感测单元55a-55f、感测电阻器Rs1，Rs2以及缓冲电路56a-56f分别在从左到右的方向上设置成一行。因而，能够有效降低芯片尺寸和布线长度。优选的是，感测电阻器Rs1，Rs2可以在从左到右的方向上位于感测单元53a-53f与感测单元55a-55f之间。
进而，感测单元53a-53f、感测单元55a-55f、感测电阻器Rs1，Rs2以及缓冲电路56a-56f在从顶部到底部的方向上分别位于主单元52a-52f以及主单元54a-54f之间。按照这样的方案，能够有效降低芯片尺寸和布线长度。
图11是图10的局部放大图，示出每一个开关50a-50f中的布线布局。尽管图11不是截面图，但是为了容易理解，图11部分以影线绘出。在每一个开关50a-50f中，按照相同的方式对布线进行布局。在下面的讨论中，以顶部开关50a作为示例。
如图11所示，主单元52a的发射极引线57和集电极引线58在与设置主单元52a的方向垂直的方向上延伸。同样，主单元54a的阳极引线59和阴极引线60在与设置主单元54a的方向垂直的方向上延伸。公共负引线61位于主单元52a的一侧并且与设置主单元52a的方向并行延伸。公共负引线61连接到发射极引线57和阳极引线59。公共正引线62位于主单元52a的另一侧并且与设置主单元52a的方向并行延伸。公共正引线62连接到集电极引线58和阴极引线60。
第一引线64位于由发射极引线57、集电极引线58、阳极引线59、阴极引线60、公共负引线61和公共正引线62包围的空间中。感测单元53a、感测单元55a、感测电阻器Rs1，Rs2时以及缓冲电路56a由第一引线64连接到一起。第二引线65位于所述空间中并且将感测电阻器Rs1连接到发射极引线57。因而，感测电阻器Rs1经过第二引线65和发射极引线57连接到公共负引线61。第三引线66位于所述空间中并且将所述感测电阻器Rs2连接到阳极引线59。因而，感测电阻器Rs2经过第三引线66和阳极引线59连接到公共负引线61。
在每一个开关50a-50f中，按照上述方式对布线进行布局。因而，能够尽可能大地降低布线长度，从而能够降低由于噪声导致的故障。具体地说，感测电阻器Rs1，Rs2能够通过最短路径电连接到每一个主单元52a-52f的发射极引线57以及每一个主单元54a-54f的阳极引线59。因而，降低了噪声，从而能够降低故障。进而，由于感测单元53a-53f和感测单元55a-55f位于主单元52a-52f和主单元54a-54f之间，因此发射极引线57、集电极引线58、阳极引线59、和阴极引线60能够通过最短的路径经由公共负和正引线61，62连接。
例如，在控制电路51具有比较器时，该比较器可以仅利用互补金属氧化物半导体(CMOS)形成。与利用双极晶体管形成的比较器相比较，利用CMOS形成的比较器具有大的偏移电压。因此，在控制电路51的比较器仅利用CMOS形成时，能够精确地检测电流的极性改变。
(第五实施例)
以下参照图12和图13描述本发明的第五实施例。第五实施例与第一实施例类似。第五实施例与第一实施例的区别如下。
图12是根据本发明第五实施例的半导体器件的俯视图。图13是沿着图12中的线XIII-XIII提取的截面图。应注意，沿着图12中的线I-I提取的截面图与图1所示的截面图相同。
与第一实施例类似，根据第一实施例，主单元和感测单元位于由沟槽结构1d彼此电绝缘的不同岛中。
与第一实施例不同，子感测单元位于主单元岛中。在主单元岛中，沿与集电极区4的纵向方向垂直的方向设置多个主单元。利用最外侧主单元的发射极区7的直部形成子感测单元。
具体地说，如图12和图13所示，阱层6、发射极区7和接触层8在发射极区7的直部上的两个点处被划分并且因而被分离为三个区。尽管图中未示出，但是按照相同的方式在两个点处分离主体层9。三个区中的中心区用作子感测单元。
因而，在主单元岛中，主单元位于子感测单元的每一侧上，并且子感测单元的发射极位于主单元的发射极之间。主单元的主体层9与子感测单元的主体层9分离以提供用于防止其间的漏电流的结隔离。
进而，在主单元岛中，p+型隔离层8a形成在子感测的发射极区7和主单元的发射极区7之间。隔离层8a沿与接触层8的纵向方向垂直的方向从接触层8的端部朝向发射极区7的端部延伸。隔离层8a降低或者阻止由每一个主单元和子感测单元中的发射极区7、主体层9以及漂移层2构成的寄生晶体管的操作。
如上所述，根据第五实施例，子感测单元形成在主单元岛中。按照这样的方案，能够通过不仅使用感测单元岛中的感测单元而且还使用主单元岛中的子感测单元来检测流经主单元的电流。因而，能够精确地检测所述电流的极性改变以及所述电流的绝对值。
具体地说，基于感测单元岛中的感测单元的输出电压检测所述电流的过零点，并且通过所述主单元岛中的子感测单元检测所述电流的绝对值。
存在流经主单元的电流的绝对值没有精确地对应于感测单元的输出电压的可能性。其原因在于，感测单元岛中的感测单元的发射极电流密度与主单元中的发射极电流密度非常不同。因此，难以基于感测单元岛中的感测单元的输出电压来精确地检测流经主单元的电流的绝对值。应注意，通过增加感测单元的输出电压能够容易地检测主单元中电流的极性改变。
相比而言，流经主单元的电流的绝对值精确地对应于主单元岛中的子感测单元的输出电压。其原因在于，子感测单元位于主单元中以使得子感测单元中的发射极电流密度能够接近主单元中的发射极电流密度。因而镜比几乎取决于主单元和子感测单元的发射极的长度之间的比值，从而使得流经主单元的电流的绝对值能够精确地对应于子感测单元的输出电压。因此，能够基于子感测单元的输出电压精确地检测流经主单元的电流的绝对值。
按照这种方式，根据第五实施例，能够精确地检测主单元中电流的极性改变以及电流的绝对值。进而，由于主单元岛中子感测单元的有效面积能够远小于主单元的有效面积，因此能够降低镜比，从而能够降低子感测单元中的电流。因而，能够降低子感测单元中的损失。相比而言，感测单元岛中的感测单元的有效面积不会比主单元的有效面积小很多。然而，通过增加感测电阻器Rs1的电阻以限制感测单元中的电流，能够降低感测单元中的损失。
(第六实施例)
以下参照图15A、15B和16描述根据本发明第六实施例的横向IGBT。
图15A是沿着图16中的线XVA-XVA提取的截面图，并且图15B是沿着图16中的线XVB-XVB提取的截面图。尽管图16不是截面图，但为了容易理解，图16部分以影线绘出。
根据第六实施例，如图15A和15B所示，通过使用SOI衬底1形成横向IGBT。主单元和感测单元形成在SOI衬底1中。主单元具有被导通和截止以向诸如电机的电负载(未示出)供应电流的横向IGBT。感测单元具有用于检测流经主单元的电流的横向IGBT。感测单元的横向IGBT具有与主单元的横向IGBT相同的结构。
SOI衬底1包括支撑衬底1a、位于支撑衬底1a上的掩埋氧化物(BOX)层1b以及位于掩埋氧化物层1b上的有源层1c。例如，支撑衬底1a可以是硅衬底。根据第六实施例，有源层1c用作n-型漂移层2。主单元和感测单元的横向IGBT的每一个部分形成在漂移层2的表面部分中。
BOX层1b的厚度以及有源层1c(即漂移层2)的厚度和杂质浓度并不限于特定值并且能够取决于半导体器件的期望用途而改变。例如，为了实现高击穿电压，优选的是，BOX层1b的厚度为4μm或者更多。为了确保600V或者更大的击穿电压，优选的是，BOX层1b的厚度为5μm或者更多。为了确保600V或者更大的击穿电压，优选的是，如果有源层1c的厚度为15μm或者更小，则有源层1c具有从1×1014cm-3到1.2×1015cm-3的n型杂质浓度。为了确保600V或者更大的击穿电压，优选的是，如果有源层1c的厚度为20μm，则有源层1c具有从1×1014cm-3到8×1014cm-3的n型杂质浓度。
在漂移层2的表面上形成LOCOS氧化物层3。横向IGBT的部分由LOCOS氧化物层3彼此电绝缘。P+型集电极区4形成在漂移层2的表面部分中并且暴露在LOCOS氧化物层3的外部。集电极区4具有与SOI衬底1的表面平行的纵向方向。集电极区4由n型缓冲层5围绕。缓冲层5具有大于漂移层2的杂质浓度。
P沟道阱层6、n+型发射极区7、p+型接触层8以及p型主体层9形成在漂移层2的表面部分中。阱层6、发射极区7、接触层8以及主体层9与集电极区4并行延伸并且暴露在LOCOS氧化物层3的外部。
阱层6的表面部分用作沟道区。例如，阱层6可以具有2μm或者更小的厚度以及6μm或者更小的宽度。如图16所示，阱层6沿着集电极区4(以及下面描述的集电极电极12)的纵向方向延伸。
发射极区7形成在阱层6的表面部分中并且在阱层6的内部端接。发射极区7沿着集电极区4的纵向方向延伸。根据第六实施例，如图16所示，一个发射极区7位于接触层8(以及主体层9)的每一侧上。
接触层8将阱层6固定到发射极电势并且具有比阱层6大的杂质浓度。如图16所示，接触层8在集电极区4(以及集电极电极12)的纵向方向上延伸。
主体层9降低了由从集电极流到发射极的霍尔电流产生的压降。主体层9的纵向方向与集电极区4(以及集电极电极12)的纵向方向平行。主体层9降低或者阻止由发射极区7、阱层6和漂移层2构成的寄生npn晶体管的操作。因而，能够改善截止时间。
假设将阱层6、发射极区7、接触层8和主体层9认作一组，则在集电极区4与纵向方向垂直的宽度方向上并排设置这样的两组。如图15B和图16所示，在纵向方向上接近中心的两个点划分每一组并且因而将其分离为三个区。三个区中的中心区用作感测区，并且主单元位于感测单元的每一侧上。因而，感测单元的发射极位于主单元的发射极之间。主单元的主体层9与感测单元的主体层9分离以提供用于防止其间的漏电流的结隔离。
p+型隔离层8a形成在子感测的发射极区7和主单元的发射极区7之间。隔离层8a沿与接触层8的纵向方向垂直的方向从接触层8的端部朝向发射极区7的端部延伸。隔离层8a降低或者阻止由每一个主单元和感测单元中的发射极区7、主体层9以及漂移层2构成的寄生晶体管的操作。
栅极电极11经过栅极绝缘层10位于阱层6的表面上。例如，栅极电极11可以由掺杂多晶硅制成。通过向栅极电极11施加电压，阱层6的表面部分变为沟道区。
集电极电极12位于集电极区4上并且电连接到集电极区4。发射极电极13位于发射极区7和接触层8上并且电连接到发射极区7和接触层8。如上所述，根据第六实施例，并排设置两组，每一组具有阱层6、发射极区7、接触层8和主体层9。一组的发射极电极13邻近另一组的发射极电极13并且电连接到该发射极电极13。
如图16所示，主引线15a电连接到主单元的发射极电极13，并且感测引线15b电连接到感测单元的发射极电极13。主引线15a和感测引线15b沿远离集电极的方向延伸。主引线15a还沿发射极区7的纵向方向延伸。集电极引线16电连接到每一个单元的集电极电极12。集电极引线16沿集电极电极12的纵向方向延伸。例如，主引线15a、感测引线15b以及集电极引线16能够由铝制成并且提供作为多层结构的第一引线层，在该多层结构中经过层间介电膜形成多个布线层。
由于集电极引线16、主引线15a和感测引线15b不彼此相交，因此能够降低由集电极中的电势变化造成的耦合电流的效应。因而，能够提高感测单元检测电流的精度。
接下来，描述根据第六实施例的横向IGBT的操作。在向栅极电极11施加预定电压时，在阱层6的表面部分中出现沟道区，其位于发射极区7和漂移层2之间的栅极电极11下方。电子从发射极电极13和发射极区7经过沟道区流入漂移层2。因此，空穴经过集电极电极12和集电极区4流入漂移层2中。因而，在漂移层2中发生电导调制以使得大电流能够在发射极和集电极之间流动。按照这种方式，横向IGBT操作。
将第六实施例的优点总结如下。根据第六实施例，主单元位于感测单元的每一侧上，以使得感测单元的发射极能够位于主单元的发射极之间。因而，主单元中的发射极电流密度和感测单元中的发射极电流密度彼此接近，从而使得镜比能够接近主单元和感测单元的发射极的长度之间的比值。进而，在主单元中的发射极电流密度和感测单元中的发射极电流密度彼此接近时，在其中有大电流流动的切换操作期间，感测单元中每单位面积的电流量比主单元中的要小。因而，降低了电流分布的非一致性，从而能够提高击穿电压。
因此，即使在横向IGBT用作高击穿电压器件时，感测单元也能够以改善的线性度精确地检测流经主单元的电流。
(第七实施例)
以下参照图17、18和19描述根据本发明第七实施例的横向IGBT。第六实施例和第七实施例之间的区别如下。
图17是沿着图18中的线XVII-XVII提取的截面图，图18是根据第七实施例的横向IGBT的俯视图，并且图19是图18的简化放大图，说明布线布局。在图18中，为了容易理解，仅示出了阱层6和感测单元。
与第六实施例类似，集电极区4具有纵向方向并且由缓冲层5围绕。与第六实施例不同，集电极区4和缓冲层5位于阱层6、发射极区7、接触层8和主体层9的中心。
具体地说，如图18所示，阱层6圆形地设置在集电极区4周围以使得集电极区4能够由阱层6围绕。发射极区7形成在阱层6的表面部分中并且沿集电极区4的纵向方向延伸。根据第七实施例，如图18所示，一个发射极区7位于接触层8(和主体层9)的每一侧上。发射极区7具有笔直的形状并且除了集电极区4的端部(即倒圆角部分)之外在纵向方向上与集电极区4平行。接触层8圆形地设置在集电极区4周围以使得集电极区4能够由接触层8围绕。同样，主体层9圆形地设置在集电极区4周围以使得集电极区4能够由主体层9围绕。按照这种方式，阱层6、接触层8和主体层9同心地设置在集电极区4周围。
在每一个单元中，如图17和图18所示，阱层6、发射极区7、接触层8和主体层9设置在集电极区4的每一侧上。这些单元彼此邻近以使得两组阱层6、发射极区7、接触层8和主体层9能够位于相邻单元的集电极区4之间。
进而，根据第七实施例，用作场板的电阻器层14形成在集电极和栅极之间的LOCOS氧化物层3上。例如，电阻器层14可以由掺杂多晶硅制成。电阻器层14用于在集电极和栅极之间维持一致的电势梯度。具体地说，如图18所示，电阻器层14具有螺旋形状并且缠绕在集电极电极12周围。电阻器层14在一端电连接到集电极电极12并且在另一端电连接到栅极电极11。由于电阻器层14的内部电阻产生的压降，电阻器电极14的电势随着与集电极电极12的距离而逐渐降低。因而，电阻器层14中的电势梯度可以保持一致。因此，位于电阻器层14下方横贯LOCOS氧化物层3的漂移层2中的电势梯度可以维持一致。因而，由非一致电势梯度产生的电场集中降低，从而能够提高击穿电压。进而，碰撞电离被降低，从而能够降低截止时间的增加。
在图18所示的示例中，多个主单元在集电极区4与纵向方向垂直的方向上并排设置，每一个主单元从顶部观察具有椭圆形状。感测单元由最外侧主单元的发射极区7的直部形成。主单元和感测单元位于通过沟槽结构1d包围的相同岛中。
主单元位于感测单元的每一侧上以使得感测单元的发射极能够位于主单元的发射极之间。如图19所示，主引线15a电连接到主单元的发射极电极13，并且感测引线15b电连接到感测单元的发射极电极13。主引线15a和感测引线15b沿远离集电极的方向延伸。主引线15a还沿发射极区7的纵向方向延伸。集电极引线16电连接到每一个单元的集电极电极12。集电极引线16沿集电极电极12的纵向方向延伸。
因而，与第六实施例类似，集电极引线16、主引线15a以及感测引线15b不彼此相交，从而能够降低由集电极中的电势变化导致的耦合电流的效应。因而，能够提高感测单元检测电流的精度。进而，能够尽可能大地降低布线长度以降低噪声。
进而，如图19所示，感测电阻器Rs位于感测引线15b和与感测引线15b相邻的主引线15a之间。例如，主引线15a可以由SOI衬底1的顶层形成。按照这样的方案，感测电阻器Rs能够以最短距离直接连接到主引线15a。因而，能够精确地检测电流。
感测电阻器Rs可以由各种类型的电阻器形成。例如，感测电阻器Rs可以是形成在与其中形成有主单元和感测单元的岛电隔离的岛中的扩散电阻器。可选地，感测电阻器Rs可以是形成在层间绝缘层上的多晶硅或者薄膜电阻器。
尽管用作场板的电阻器层14提高了击穿电压，但是由于电阻器层14的电势在切换操作期间改变的事实，电阻器层14会起到噪声源的作用。噪声会降低检测电流的精度。然而，由于感测引线15b沿不与电阻器层14相交的远离集电极的方向延伸，即使电阻器层14起到噪声源的作用，也能够防止精度降低。
进而，根据第七实施例，感测单元在纵向方向上几乎位于主单元的发射极的直部的中心。按照这样的方案，流入感测单元的空穴的量能够几乎取决于主单元中的平均空穴浓度。因而，镜比接近主单元和感测单元的长度之间的比值，从而能够降低镜比的变化。
在图18所示的示例中，并排设置两个单元。可选地，能够并排设置三个或者更多单元。即使在这样的情况下，感测单元由最外侧主单元的发射极区7的直部形成。
(第八实施例)
以下参照图20描述本发明的第八实施例。第八实施例与第六实施例的区别如下。
图20是根据第八实施例的横向IGBT的俯视图。如图20所示，根据第八实施例，感测电阻器Rs位于感测引线15b和位于感测引线15b每一侧上的主引线15a之间。
按照这样的方案，平衡了感测单元的每一侧上的电阻，从而能够平衡感测单元的每一侧上主单元的操作。因而通过感测单元能够精确地检测所述电流。
同样，图19所示的感测电阻器Rs可以位于感测引线15b和位于感测引线15b的每一侧上的主引线15a之间。
(第九实施例)
以下参照图21描述根据本发明第九实施例的逆变器电路。该逆变器电路由第七实施例的半导体器件构成。可选地，逆变器电路可由第六或者第八实施例的半导体器件构成。
图21是具有逆变器电路的半导体器件的俯视图。逆变器电路基于从诸如电池的主电源(未示出)供应的高压(例如288伏特)驱动三相电机(未示出)。逆变器电路集成在半导体器件中以使得能够将该半导体器件配置为单片逆变器驱动器IC。具体地说，在驱动三相电机时，外部微计算机(未示出)以轮流向三相电机的每一相供应交流电流的方式控制逆变器电路。
逆变器电路形成在SOI衬底1中并且包括逆变器输出电路70、控制电路71。逆变器输出电路70包括彼此并联连接的三个相脚。逆变器输出电路70的u相脚由顶部开关70a和与顶部开关70a串联连接的底部开关70b构成。逆变器输出电路70的v相脚由顶部开关70c以及与顶部开关70c串联连接的底部开关70d构成。逆变器输出电路70的w相脚由顶部开关70e以及与顶部开关70e串联连接的底部开关70f构成。控制电路71控制六个开关70a-70f。
在图21的从左到右方向上交替设置顶部开关70a，70c和70e以及底部开关70b，70d和70f。具体地说，在图21所示的示例中，按照图21中从左到右的顺序设置底部开关70b、顶部开关70a、顶部开关70c、底部开关70d、底部开关70f和顶部开关70e。开关70a-70f分别具有横向IGBT 72a-72f以及FWD 73a-73f。横向IGBT 72a-72f、FWD 73a-73f以及控制电路71由沟槽结构1d彼此隔离。
每一个横向IGBT 72a-72f具有主单元75a-75f以及感测单元74a-74f。横向IGBT 72a-72f在结构上相同。例如，在横向IGBT 72a中，在图21的从顶部到底部的方向上设置主单元75a，每一个主单元具有椭圆形状，并且感测单元74a位于最接近控制电路71的最外侧主单元75a中。尽管图21中未示出，但是感测单元74a的感测引线布局为不与主单元75a的主引线以及横向FWD 73a的阳极和阴极引线相交。
如上所述，根据第九实施例，感测单元74a-74f位于最接近控制电路71的最外侧主单元75a-75f中。按照这样的方案，感测单元74a-74f的感测引线可以布局为不与主单元75a-75f的主引线以及横向FWD73a-73f的阳极和阴极引线相交。即，感测单元74a-74f的感测引线能够布局为不与横向IGBT72a-72f以及横向FWD 73a-73f的高压引线相交。因此，即使在感测单元的输出电压(即感测电阻器Rs两端的电压)小时，例如为300mV或者更小，输出电压也不受横向IGBT 72a-72f和横向FWD 73a-73f的高压引线(例如高达300V)影响。因而，能够基于输出电压精确地检测电流。
进而，由于降低了横向FWD 73a-73f中反向恢复电流的效应，并且最小化了到控制电路71的布线长度，因此能够降低横向IGBT 72a-72f中的噪声效应。
(第十实施例)
以下参照图22、23、24A和24B描述根据本发明第十实施例的逆变器电路101。图22是逆变器电路101的电路图。图23是其中集成有逆变器电路101的半导体器件102的俯视图。图24A是沿着图23中的线XXIVA-XXIVA提取的截面图，并且图24B是沿着图23中的线XXIVB-XXIVB提取的截面图。
逆变器电路101配置为驱动三相电机103。逆变器电路101集成在半导体器件102中以使得能够将半导体器件102配置为单片逆变器驱动器IC。
如图22所示，逆变器电路101基于从诸如电池的主电源104供应的高压(例如288伏特)驱动三相电机103。在驱动三相电机103时，微计算机(MIC)105以能够轮流向三相电机103的每一相供应交流电流的方式控制逆变器电路101。
半导体器件102具有逆变器输出电路110、控制电路106以及一部分自举电路107。逆变器输出电路110包括彼此并联连接的三个相脚。逆变器输出电路110的u相脚由顶部开关110a和与顶部开关110a串联连接的底部开关110b构成。逆变器输出电路110的v相脚由顶部开关110c以及与顶部开关110c串联连接的底部开关110d构成。逆变器输出电路110的w相脚由顶部开关110e以及与顶部开关110e串联连接的底部开关110f构成。在图22中，微计算机105和自举电路107的剩余部分所示为半导体器件102的外部部件。可选地，微计算机105和自举电路107的剩余部分可以集成在半导体器件102中。
如图22所示，开关110a-110f分别具有IGBT 111a-111f以及FWD112a-112f。控制电路106控制施加到IGBT 111a-111f的栅极的栅极电压以使得顶部开关110a，110c，110e和底部开关110b，110d，110f之间的中点电压能够分别顺次施加到三相电机103的u相、v相和w相。
在半导体器件102中，按照预定模式交替设置顶部开关110a，110c和110c和底部开关110b，110d和110f。具体地说，在图23所示的示例中，按照图23中从左到右的顺序设置底部开关110b、顶部开关110a、顶部开关110c、底部开关110d、底部开关110f和顶部开关110e。位于高压侧上的每一个顶部开关110a，110c和110e，以及控制电路106的相应部件由沟槽结构131d围绕。例如，顶部开关110a的IGBT 111a和FWD 112a以及控制电路106的栅极驱动器113a、电源电路115a和保护电路116a由沟槽结构131d围绕。因而，能够防止在位于低压侧上的底部开关110b，110d和110f上的顶部开关110a，110c和110e的高压效应。
根据第十实施例，如图24A和24B所示，通过使用SOI衬底131形成IGBT 111a-111f、FWD 112a-112f以及控制电路106。SOI衬底131包括支撑衬底131a、位于支撑衬底131a上的掩埋氧化物(BOX)层131b以及位于BOX层131b上的有源层131c。例如，支撑衬底131a和有源层131c可以由硅制成。沟槽结构131d形成在有源层131c中以将有源层131c划分为彼此电隔离的多个区，包括IGBT区和FWD区。因而，IGBT 111a-111f、FWD112a-112f以及逆变器电路101的控制电路106集成在单片上。
有源层131c是n-型层并且用作IGBT区中的n-型漂移层132。IGBT111a-111f的每一部分形成在漂移层132的表面部分中。有源层131c用作FWD区中的n-型阴极层150。FWD 112a-112f的每一部分形成在阴极层150中。
在图24A所示的IGBT区中，LOCOS氧化物层133形成在漂移层132的表面上。IGBT 111a-111f的部分由LOCOS层133彼此电绝缘。
p+型集电极区134形成在漂移层132的表面部分中并且暴露在LOCOS氧化物层133的外部。集电极区134由杂质浓度大于漂移层132的n型缓冲层135围绕。p-沟道阱层136、n+型发射极区137、p+型接触层138和p型主体层139形成在漂移层132的表面部分中并且暴露在LOCOS氧化物层133的外部。阱层136、发射极区137、接触层138以及主体层139设置在集电极区134周围。
阱层136的表面部分用作沟道区。阱层136圆形地设置在集电极区134(以及下面描述的集电极电极142)周围以使得集电极区134能够由阱层136围绕。发射极区137形成在阱层136的表面部分中并且端接在阱层136内部。根据第十实施例，一个发射极区137位于接触层138的每一侧上。
接触层138将阱层136固定到发射极电势并且具有比阱层136大的杂质浓度。主体层139降低由从集电极流到发射极的霍尔电流导致的压降。因而，主体层139降低或者阻止由发射极区137、阱层136和漂移层132构成的寄生npn晶体管的操作。按照这样的方式，能够改善截止时间。
栅极电极141经过栅极绝缘层140位于阱层136的表面上。例如栅极电极141可以由掺杂多晶硅制成。通过向栅极电极141施加电压，阱层136的表面部分变为沟道区。
集电极电极142位于集电极区134中并且电连接到集电极区134。发射极电极143位于发射极区137和接触层138上并且电连接到发射极区137和接触层138。
进而，电阻器层144形成在集电极和栅极之间的LOCOS氧化物层133上。例如，电阻器层144可以由掺杂多晶硅形成。电阻器层144用于在集电极和栅极之间维持一致的电势梯度。具体地说，电阻器层144缠绕在集电极电极12周围以形成螺旋形状。电阻器层144在一端电连接到集电极电极142并且在另一端电连接到栅极电极141。由于电阻器层144的内部电阻产生的压降，电阻器电极144的电势随着与集电极电极142的距离而逐渐降低。因此，电阻器层144中的电势梯度能够维持一致。因而，位于电阻器层144下方横贯LOCOS氧化物层133的漂移层132中的电势梯度可以维持一致。
在图24B所示的FWD区中，LOCOS氧化物层133形成在阴极层150的表面上。FWD112a-112f的部分由LOCOS氧化物层133彼此电绝缘。n+型接触层151和n型缓冲层152形成在阴极层150的表面部分中并且暴露在LOCOS氧化物层133的外部。接触层151和缓冲层152由p型阳极层153和p+型接触层154围绕。
阴极电极155和阳极电极156形成在SOI衬底131的表面上。阴极电极155电连接到接触层151。阳极电极156电连接到接触层154和阳极层153。进而，电阻器层157在阳极和阴极之间形成在LOCOS氧化物层133上。例如，电阻器层157可以由掺杂多晶硅制成。电阻器层157用于在阳极和阴极之间维持一致的电势梯度。具体地说，电阻器层157缠绕在阴极电极155周围以形成螺旋形状。电阻器层157在一端电连接到阴极电极155并且在另一端电连接到阳极电极156。由于电阻器层157的内部电阻产生的压降，电阻器电极157的电势随着与阴极电极155的距离而逐渐降低。因而，电阻器层157中的电势梯度可以保持一致。因此，位于电阻器层157下方横贯LOCOS氧化物层133的有源层131c中的电势梯度可以维持一致。
控制电路106驱动逆变器输出电路110的u相脚、v相脚和w相脚，从而控制三相电机103。出于简化目的，在图22中，示出了控制电路106中与u相脚相对应的部分。控制电路106包括栅极驱动器113a-113f、电平移位器114a-114c、电源电路115a-115f、保护电路116a-116f以及逻辑电路117a-117c。
栅极驱动器113a，113c和113e分别驱动顶部开关110a，110c和110e。栅极驱动器113b，113d和113f分别驱动底部开关110b，110d和110f。栅极驱动器113a-113f向IGBT 111a-111f的栅极分别输出栅极电压，从而能够根据栅极电压来驱动IGBT 111a-111f。通过微计算机105控制栅极电压。
由栅极驱动器113a，113c和113e驱动的IGBT 111a，111c和111e相对于高电势操作。相比而言，由栅极驱动器113b，113d和113f驱动的IGBT111b，111d和111f相对于低电势操作。因此，需要对基准电势的电平进行移位。第一电平移位器114a位于顶部开关110a和底部开关110b之间。第二电平移位器114b位于顶部开关110c和底部开关110d之间。第三电平移位器114c位于顶部开关110e和底部开关110f之间。
电源电路115a-115f生成栅极驱动器113a-113f基于其进行操作的电源电压。
保护电路116a-116f检测主电源104的电压并且基于主电源104的检测电压控制从栅极驱动器113a-113f输出的栅极电压。例如，在主电源104的电压降低至低于预定阈值时，控制栅极电压，以使得能够截止IGBT111a-111f。按照这样的方案，能够保护逆变器电路101和三相电机103避免故障。
进而，保护电路116a-116f能够检测半导体器件102的过热条件。例如，可以基于取决于温度而改变的二极管正向电压Vf来检测过热条件。在检测到过热条件时，控制栅极电压以使得能够截止IGBT 111a-111f。按照这样的方案，能够保护逆变器电路101和三相电机103避免故障。
逻辑电路117a-117c从微计算机105接收命令。所述命令用于驱动开关110a-110f。逻辑电路117a-117c根据命令向栅极驱动器113a-113f输出栅极控制信号。栅极驱动器113a-113f根据栅极控制信号输出栅极电压。
自举电路107根据由外部电源转换器108生成的电压Vcc生成浮置电源。自举电路107包括二极管107a-107c、电阻器107d-107f以及电容器107g-107i。二极管107a、电阻器107d和电容器107g形成用于u相的第一自举电路。二极管107b、电阻器107e和电容器107h形成用于v相的第二自举电路。二极管107c、电阻器107f和电容器107i形成用于w相的第三自举电路。在初始状态下，IGBT 111b，111d和111f导通以使得电容器107g-107i能够经过二极管107a-107c和电阻器107d-107f充电。因而，能够通过电容器107g-107i生成浮置电源。根据第十实施例，二极管107a-107c和电阻器107d-107f集成在半导体器件102中。
按照这种方式，IGBT 111a-111f、FWD 112a-112f、控制电路106和一部分自举电路107集成在SOI衬底131上以形成作为单片逆变器驱动器IC的半导体器件102。因而，能够降低半导体器件102的尺寸。进而，能够降低布线长度，从而能够降低诸如寄生电感和寄生电阻的寄生分量。
尽管图22中未示出，但是逆变器电路101具有电流检测电路。可以向开关110a，110c和110e的顶部开关组和开关110b，110d和110f的底部开关组中的至少一个提供电流检测电路。根据第十实施例，向底部开关组提供电流检测电路。
图25说明了具有电流检测电路的底部开关110b的详细电路图。应注意，每一个底部开关110d和110f具有与底部开关110b相同的配置。
电流检测电路配置为检测流经底部开关110b的电流的幅值和方向。进而，电流检测电路检测底部开关110b中的过流条件。将电流检测电路的检测结果发送到微计算机105，并且根据检测结果控制从栅极驱动器113a-113f输出的栅极电压。例如，在检测到过流条件时，IGBT 111a-111f能够截止以保护逆变器电路101和三相电机103避免故障。
具体地说，电流检测电路包括感测IGBT 111bs和感测FWD 112bs。以下将IGBT 111b和FWD 112b称为“主单元”，将感测IGBT 111bs和感测FWD 112bs称为“感测单元”。感测单元的面积是主单元面积的1/N。取决于该面积比值，流经感测单元的电流变得比流经主单元的电流小。
如图25所示，感测电阻器Rs1与感测IGBT 111bs串联连接，并且感测电阻器Rs2与感测FWD 112bs串联连接。将感测电阻器Rs1和感测IGBT111bs之间的结点处的电压V1输入到微计算机105。同样，将感测电阻器Rs2和感测FWD 112bs之间的结点处的电压V2输入到微计算机105。因而，微计算机105基于电压V1和V2检测电流的幅值和方向。例如，感测电阻器Rs1，Rs2具有从几百到几千欧姆(Ω/□)的高电阻。
以下参照图26A-26C描述检测流经底部开关110b的电流的幅值和方向的方法。在底部开关110b中，电流按照下面方式流动。
在IGBT 111b导通时，电流从IGBT 111b的集电极流到发射极，如图26A所示。因此，没有电流流经FWD 112b。
然后，在IGBT 111b由导通变为截止，反向恢复电流流经FWD 112b，如图26B所示。因此，没有电流流经IGBT 111b，并且恢复电流从FWD 112b的阳极流到阴极。
然后，在结果某一时间段之后，恢复电流变为零。结果，没有电流流经IGBT 111b和FWD 112b，如图26C所示。按照下面的方式检测这样的电流流动。
如图26A所示，在底部开关110b的IGBT 111b导通时，感测IGBT 111bs导通以使得电流能够流经感测电阻器Rs1。在感测IGBT 111bs和感测电阻器Rs1之间的结点处的电压V1变为通过从由主电源104供应的高压减去感测IGBT 111bs的导通电压而获得的值。因此，电压V1具有正值。另一方面，由于没有电流流经FWD 112b，感测FWD 112bs和感测电阻器Rs2之间的结点处的电压V2变为零。因此，能够基于电压V1检测底部开关110b中电流的幅值(绝对值)。进而，在电压V1具有正值，并且电压V2为零时，检测到电流沿正向方向从高压侧流动到低压侧。
然后，如图26B所示，在底部开关110b的IGBT 111b由导通变为截止时，感测IGBT 111bs同时截止以使得没有电流流经感测电阻器Rs1。结果，电压V1变为零。在IGBT 111b和感测IGBT 111bs截止时，反向恢复电流流经FWD 112b和感测FWD 112bs。因此，电压V2变为通过从地电压减去感测电阻器Rs2两端的电压而获得的值。因此，电压V2具有负值。因此，能够基于电压V2检测底部开关110b中电流的幅值(绝对值)。进而，在电压V1为零，并且电压V2具有负值时，检测到电流沿反向方向从低压侧流动到高压侧。
然后，如图26C所示，在IGBT 111b和感测IGBT 111bs截止之后经过某一时间段时，恢复电流的流动停止。结果，电压V1和电压V2都变为零。因此，在电压V1和电压V2均为零时，检测到在底部开关110b中没有电流流动。
如上所述，根据第十实施例，仅向底部开关110b，110d和110f提供作为电流检测电路的感测单元。感测电阻器Rs1与横向IGBT的感测单元串联连接，并且感测电阻器Rs2与横向FWD的感测单元串联连接。因此，通过感测电阻器Rs1两端的电压V1和感测电阻器Rs2两端的电压V2能够检测每一相中电流的绝对值和方向。
因而，能够实现每一相中电流的无传感器正弦控制，从而能够以低噪声水平驱动三相电机103。由于不需要使用诸如霍尔效应传感器的附加的电流传感器，因此能够降低逆变器电路101的尺寸并且简化结构。因此，能够降低逆变器电路101的制造成本。
进而，根据第十实施例，逆变器电路101的部分集成在公共半导体衬底(即SOI衬底131)上以形成单片半导体器件102。因而能够降低尺寸，并且能够降低布线长度。布线长度的降低能够降低诸如寄生电容和寄生电感的寄生分量。因此，能够精确地检测电流。
进而，根据第十实施例，在检测到过流条件时，可以截止IGBT 111a-111f以保护逆变器电路101和三相电机103避免故障。同样，在检测到过热条件时，控制栅极电压以使得IGBT 111a-111f截止以保护逆变器电路101和三相电机103避免故障。按照这样的方案，确定能够保护逆变器电路1和三相电机103避免故障。
(第十一实施例)
以下描述本发明的第十一实施例。
在根据第十实施例的逆变器电路101中，在由逆变器输出电路110的操作产生的感应电压与供应到三相电机103的电机电流同相时，供应到三相电机103的功率被最大化。
图27A所示为在感应电压与电机电流同相时功率的波形图。图27B所示为在感应电压与电机电流异相时功率的波形图。对图27A和27B进行比较可以看出，感应电压与电机电流同相时的输出功率大于感应电压与电机电流异相时的输出功率。根据第十一实施例，通过使用提供给底部开关110b，110d和110f的电流检测电路来检测感应电压和电机电流的相位，并且微计算机105控制IGBT 111a-111f以使得感应电压和电机电流能够彼此同相。
具体地说，可以按照以下方式检测感应电压和电机电流的相位。
关于电机电流的相位，在由电流检测电路检测电流的极性改变时发生零相交。因此，在发生零相交时，能够确定电机电流的相位为0°、180°或者360°。
可以基于电机电流的改变检测感应电压的相位。具体地说，下面给出关于感应电压的等式：ω·Φmax·sinθ+L·dI/dt＝0，其中θ为感应电压的相位，ω为角速度，L为电感，Φmax为互连磁通量，并且dI/dt是电机电流的改变。以下参照图28详细讨论电机电流的改变。
通过脉冲宽度调制(PWM)技术控制IGBT 111a-111f的导通和截止操作。在这种情况下，由于IGBT 111a-111f的导通和截止操作，电机电流的改变不一致。具体地说，如图28所示，电机电流的改变取决于相位而变化。例如，电机电流的改变在电机电流的波峰和波谷大，但是在过零点处几乎为零。因而，能够基于电机电流的改变检测感应电压的相位，特别是感应电压的过零点。
按照这种方式，能够基于电机电流的极性检测电机电流的相位。进而，能够通过例如在JP 4396762中公开的已知技术，基于电机电流的改变来检测感应电压的相位。
然而，如上所述，由于IGBT 111a-111f的导通和截止操作，电机电流的改变不一致。因此，如果以IGBT 111a-111f的切换时刻检测电机电流，则存在不精确地检测感应电压的相位的可能性。为了防止这一问题，根据第十一实施例，根据图29所示的时序图检测电机电流。
图29示出了三角波信号、IGBT 111b，111d和111f的导通/截止条件、极性检测时序信号、电流采样脉冲、梯度检测时序信号、第一采样脉冲和第二采样脉冲。
使用三角波信号作为PWM控制的基准阈值。根据三角波信号的波峰和波谷之间的改变从微计算机105输出极性检测时序信号。电流采样脉冲确定电机电流的检测时刻。根据第十一实施例，在电流采样脉冲变为高电平时检测电机电流。梯度检测时序信号从微计算机105输出并且用于生成第一和第二采样脉冲。第一和第二采样脉冲确定电机电流的改变的检测时刻。第一采样脉冲在梯度检测时序信号的上升沿输出，并且第二采样脉冲在梯度检测时序信号的下降沿输出。响应于第一采样脉冲而保持电机电流的第一值，并且响应于第二采样脉冲而保持电机电流的第二值。然后将第一值与第二值进行比较以检测在从输出第一采样脉冲到输出第二采样脉冲的时段期间电机电流的改变。电流采样脉冲、第一采样脉冲和第二采样脉冲由外部逻辑电路(未示出)基于从微计算机105输出的极性检测时序信号和梯度检测时序信号生成。电流采样脉冲变为高电平的时刻对应于权利要求中的第一确定时刻。第一和第二采样脉冲变为高电平的时刻对应于权利要求中的第二确定时刻。
如图29所示，IGBT 111b，111d和111f以三角波信号的频率导通和截止。在IGBT 111b，111d和111f导通和截止的切换时刻，切换浪涌(即噪声)叠加到电机电流上。因此，需要在切换时刻以外的时刻检测电机电流以及电机电流的改变。
出于上述原因，根据第十一实施例，在全部IGBT 111b，111d和111f都导通的时段内检测电机电流和电机电流的改变。
具体地说，电流采样脉冲在极性检测时序信号的下降沿变为高电平。换句话说，电流采样脉冲在三角波信号的波谷处变为高电平。在电流采样脉冲变为高电平时检测电机电流。
从图29可以看出，梯度检测时序信号在全部相(即u相、v相、w相)导通之后以预定延迟变为高电平。梯度检测时序信号在预定时段内保持为高。然后，在经过该预定时段之后，梯度检测时序信号变为低电平。第一采样脉冲在梯度检测时序信号的上升沿变为高电平。在第一采样脉冲变为高电平时检测电机电流。相比而言，第二采样脉冲在梯度检测时序信号的下降沿变为高电平。在第二采样脉冲变为高电平时检测电机电流。能够基于在第一采样脉冲变为高电平时检测的电机电流与在第二采样脉冲变为高电平时检测的电机电流之间的差值来计算电机电流的极性改变，即感应电压的极性改变。具体地说，能够基于所检测的电机电流之间的差值的极性来计算电机电流的极性改变。
图30是用于检测电机电流和电机电流的改变的相检测电路200的方框图。相检测电路200基于来自微计算机105的选择信号选择三相(即，u相，v相和w相)中的一相并且基于从所选择的相的电流检测电路接收的电压V1，V2检测电机电流和电机电流的改变。
如图30所示，相检测电路200包括电流检测器210、复用器(MUX)220、放大器230、电流极性检测器240、感应电压极性检测器250和锁存器260。
电流检测器220输出与电压V1，V2相对应的电流检测信号。复用器220选择三相的电流检测信号之一并且输出所选择的电流检测信号。所选择的电流检测信号通过放大器放大并且然后输入到电流极性检测器240和感应电压极性检测器250中的每一个。
电流极性检测器240基于放大的所选择的电流检测信号检测电机电流的极性。例如，电流极性检测器240通过将由放大的所选择的电流检测信号指示的电压与基准电压进行比较来检测电机电流的极性。电流极性检测器240生成取决于电机电流的所检测的极性的第一信号并且将该第一信号输出到锁存器260。例如，在电机电流的所检测的极性为正时，第一信号可以是高电平信号，并且在电机电流的所检测的极性为负时，第一信号可以是低电平信号。
感应电压极性检测器250基于放大的所选择的电流检测信号检测感应电压的极性。例如，感测电压极性检测器250可包括电容器和比较器。在输出第一采样脉冲时，电容器基于放大的所选择的电流检测信号开始充电。比较器将充电的电容器的电压与由放大的所选择的电流检测信号指示的电压进行比较。感应电压极性检测器250基于充电的电容器的电压是否大于由放大的所选择的电流检测信号指示的电压来检测感应电压的极性。然后，感应电压极性检测器250生成取决于感应电压的所检测的极性的第二信号并且将该第二信号输出到锁存器260。例如，在感应电压的所检测的极性为正时，第二信号可以是高电平信号，并且在感应电压的所检测的极性为负时，第二信号可以是低电平信号。
锁存器260保持从电流极性检测器240输出的第一信号并且向微计算机105输出该第一信号。同样，锁存器260保持从感应电压极性检测器250输出的第二信号并且向微计算机105输出该第二信号。根据第十一实施例，锁存器260包括两个D-锁存电路。一个D-锁存电路响应于电流采样脉冲而保持第一信号。另一D-锁存电路响应于第二采样脉冲而保持第二信号。因而，在电流采样脉冲变为高电平时，锁存器260向微计算机105输出第一信号，并且在第二采样脉冲变为高电平时，向微计算机105输出第二信号。因此，输入到微计算机105的第一信号指示电机电流在电流采样脉冲的上升沿的极性，即在三角波信号的波峰处的极性。输入到微计算机105的第二信号指示在第一采样脉冲的高电平时段期间电容器所充电的电压与在第二采样脉冲的上升沿由放大的所选择的电流检测信号指示的电压之间的比较结果。
按照这种方式，将指示电机电流的极性的第一信号以及指示感应电压的极性的第二信号输入到微计算机105。在微计算机105中，基于该第一信号和第二信号来调节用于PWM控制IGBT 11a-111f的命令，以使得电机电流和感应电压能够彼此同相。按照这样的方案，能够最大化供应到三相电机103的功率。
在相检测电路200中，根据由电源转换器8生成的电压Vcc(例如15V)生成用作放大器电路230的基准电压的恒定电压(例如5V)。通过逐步降低从主电源104供应的高压来生成电压Vcc。具体地说，电源转换器108具有作为输出晶体管的功率半导体元件(即图32所示的功率MOSFET320)，并且通过PWM控制来导通和截止该功率半导体元件以生成电压Vcc。如果电压Vcc由于由电源转换器108的功率半导体元件产生的切换浪涌而变化，则放大器230的基准电压如图31所示变化。从图31可以看出，基准电压与电源转换器108的功率半导体元件的切换周期(例如100kHz)同步地较大变化。由于基准电压的变化，会不精确地检测电流极性和感应电压极性。为了防止该问题，根据第十一实施例，在检测电流极性和感应电压极性的时刻防止电源转换器108的功率半导体元件的切换。
图32是电源转换器108的详细视图，并且图33是电源转换器108的时序图。
电源转换器108是DC-DC转换器并且根据从主电源104供应的高压(例如288V)生成电压Vcc。具体地说，如图32所示，电源转换器108包括智能功率器件(IPD)120、基准电压生成器121、平滑电路122和监视电压生成器123。
IPD 120执行用于根据高压生成稳定电压Vcc(例如15V)的控制。如下面详细描述的，结合在IPD 120中的半导体功率元件被导通和截止以稳定电压Vcc。根据第十一实施例，IPD 120具有作为半导体功率元件的功率MOSFET 320。在激活电源转换器108时，功率MOSFET 320的漏极连接到主电源104，并且功率MOSFET 320的源极连接到基准电压生成器121。IPD120具有D-端子、S-端子和C-端子。D-端子连接到功率MOSFET 320的漏极并且用作电源端子。S-端子连接到功率MOSFET 320的源极并且用作输出端子。C-端子连接到监视电压生成器123以使得能够将由监视电压生成器123生成的监视电压输入到IPD 120。在IPD 120中，基于监视电压控制功率MOSFET 230，从而能够稳定电压Vcc。即，C-端子用作用于控制电压Vcc的控制端子。
基准电压生成器121包括电容器121a。电容器121a连接到电源线路108a，该电源线路108a连接到S-端子。在激活IPD 120时，电容器121a被充电以生成基准电压。基准电压用作监视电压的基准。进而，基准电压用作IPD 120的电源电压。
平滑电路122配置为包括电感器122a和电容器122b的LC电路。电感器122a与电源线路108a串联连接。电容器122b与电源线路108a并联连接。平滑电路122平滑电源线路108a的电压以防止电源线路108a的电压由于噪声而变化。进而，电容器122b被充电以生成电压Vcc。整流器二极管125连接在电感器122a的高压侧和地(GND)线之间。
监视电压生成器123包括齐纳二极管123a和二极管123b。监视电压生成器123生成在IPD 120的C-端子处的监视电压。监视电压取决于电压Vcc。具体地说，通过从电压Vcc减去齐纳二极管123a两端的电压以及二极管123b的正向电压Vf来计算监视电压。例如，监视电压可以是6.2V。IPD 120基于监视电压来确定电压Vcc是否是预定电压(例如15V)。功率MOSFET320基于该确定结果导通和截止。在图32所示的示例中，二极管123b位于IPD 120中。可选地，二极管123b可以位于IPD 120外部。
按照这种方式，IPD 120配置为用于根据从主电源104供应的高压生成稳定电压Vcc的DC-DC转换器。
接下来，详细描述IPD 120。IPD 120包括激活电路310、功率MOSFET320和PWM斩波器电路330。
激活电路310通过根据从主电源104向D-端子施加的高压生成预定电压来激活IPD 120。具体地说，激活电路310基于来自结合的恒流源的电流供应，对基准电压生成器121的电容器121a充电，从而生成基准电压。应注意，电容器121a连接在IPD 120的C-端子和S-端子之间。在基准电压达到预定值时，来自恒流源的电流供应停止。因而，具有预定值的基准电压保持施加到C-端子并且对于IPD 120的每一部分用作内部电源电压VCS。
功率MOSFET 320通过PWM斩波器电路330来导通和截止。具体地说，通过PWM斩波器电路330控制功率MOSFET 320的栅极电压以控制流经S-端子的功率MOSFET 320的输出电流。因而，将电压Vcc控制到预定电压(例如15V)。
PWM斩波器电路330通过调节功率MOSFET 220的PWM控制的脉冲宽度(即占空比)，将电压Vcc转换为恒压。具体地说，调节脉冲宽度以使得输入到被连接至PWM斩波器电路330的C-端子的监视电压能够变为预定电压(例如6.2V)。例如，可以通过诸如检测流经电感器122a的电流的波峰的已知技术来确定脉冲宽度。
具体地说，PWM斩波器电路330包括振荡器331、过流保护电路332、逻辑电路333、过热保护电路334和切换停止电路335。
振荡器331输出具有取决于PWM控制的周期的预定周期的脉冲信号。从振荡器331输出的脉冲信号用作SR锁存器333a的设定信号，将在下面描述。在执行PWM控制时，功率MOSFET 320以从振荡器331输出的脉冲信号的周期导通和截止。
在功率MOSFETA 320的输出电流超出过流阈值时，过流保护电路332使功率MOSFETA 320截止。根据第十一实施例，过流保护电路332基于输入到C-端子的基准电压来设定过流阈值。在功率MOSFETA 320的输出电流超出过流阈值时，过流保护电路332确定出现过流条件。
逻辑电路333基于振荡器331、过流保护电路332、过热保护电路334和切换停止电路335的输出的逻辑电平来输出用于控制施加到功率MOSFET 320的栅极的栅极电压的栅极控制信号。
在检测到过热条件时，过热保护电路334使功率MOSFET 320截止。进而，在过热条件消除时，过热保护电路334允许对功率MOSFET 320进行PWM控制。根据第十一实施例，在检测到过热条件时，过热保护电路334输出低电平信号以使功率MOSFET 320截止。
切换停止电路335响应于来自微计算机105的命令而输出用于停止功率MOSFET 320的切换的切换停止信号。如先前提到的，如果电源转换器108的功率MOSFET 320以电流极性检测和感应电压极性检测的时刻切换，则由相检测电路100执行的电流极性检测和感应电压极性检测会产生不精确的结果。为了防止该问题，在输出电流采样脉冲、第一采样脉冲和第二采样脉冲时，微计算机105向切换停止电路335输出停止命令以使得切换停止电路335能够输出切换停止信号。具体地说，根据第十一实施例，在切换停止电路335的输出信号变为低电平时，停止功率MOSFET 320的切换。切换停止电路335包括电平移位器335a。将切换停止电路335的输出信号电平移位到功率MOSFET 320的源极的基准电势并且然后输入到IPD120。
在IPD 120中，由电阻器332a和332b划分输入到C-端子的基准电压，并且通过误差放大器332c将所划分的基准电压转换为取决于基准电压的误差放大器侧电压。具体地说，将划分的基准电压输入到误差放大器332c的反相输入端子。因此，误差放大器侧电压随着所划分的基准电压的降低而增加。将误差放大器侧电压输入到比较器332d的同相输入端子。
输入到比较器332d的反相输入端的电压(以下将其称为“功率MOSFET侧电压”)随着流经功率MOSFET 320的电流而改变。由恒流源332e生成的恒定电流流经电阻器332f以使得会在电阻器332f两端产生电压。功率MOSFET侧电压基本上取决于电阻器332f两端的电压。功率MOSFET 332g配置为用于功率MOSFET 320的感测单元以使得流经功率MOSFET 332g的电流能够与流经功率MOSFET 320的电流成比例。进而，流经功率MOSFET 322g的电流流经电阻器332f。因此，功率MOSFET侧电压根据MOSFET 322g的导通和截止操作，即功率MOSFET 320的导通和截止操作，改变。
比较器332d将误差放大器侧电压与功率MOSFET侧电压进行比较。如果误差放大器侧电压大于功率MOSFET侧电压，则比较器332d输出高电平信号。相比而言，如果误差放大器侧电压小于功率MOSFET侧电压，则比较器332d输出低电平信号。因此，在比较器332d的输出信号变为高电平时，检测到出现过流条件。
应注意，比较器332d的输出信号用作SR锁存器333a的复位信号。在功率MOSFET侧电压变得大于误差放大器侧电压时，SR锁存器333a复位以使得电压Vcc能够具有预定值(例如15V)。
然后，将SR锁存器333a、过热保护电路334和切换停止电路335的输出信号输入到与非门333b。
在正常条件下，过热保护电路334和切换停止电路335的输出信号为高。因此，与非门333b的输出信号取决于SR锁存器333a的输出信号。与非门333b的输出信号通过作为驱动器电路的非门333c反相并且然后施加到功率MOSFET 320的栅极。因而，功率MOSFET 320根据SR锁存器333a的输出信号导通和截止。
相比而言，如果过热保护电路234和切换停止电路335的输出信号中的至少一个变为低电平，则与非门333b的输出信号变为高电平，而与SR锁存器33a的输出信号为高或者低无关。因此，驱动器电路333c的输出信号变为低电平以使得功率MOSFET 320能够截止。因而，功率MOSFET 320截止而与SR锁存器333a的输出信号为高或者低无关。
以下参照图33详细讨论电源转换器108的操作。电源转换器108在正常条件下操作如下。在振荡器331的脉冲信号变为高的时间T1，由于功率MOSFET侧电压小于误差放大器侧电压，比较器332d的输出信号为低。因此，与非门333b的输出信号根据SR锁存器333a的输出信号变为低，除非过热保护电路334检测到过热条件。结果，驱动器电路333c的输出信号变为高以使得功率MOSFET 320能够导通。因而，功率MOSFET 200的输出电流增加以使得功率MOSFET侧电压能够增加。
然后，在功率MOSFET侧电压达到误差放大器侧电压的时间T2，比较器332d的输出信号变为高。结果，SR锁存器332a复位以使得SR锁存器333a的输出信号能够变为低。按照这种方式，功率MOSFET 320在SR锁存器333a的输出信号的高时段期间保持导通。
然后，在切换停止电路335响应于来自微计算机105的停止命令而输出切换停止信号的时间段T3期间，与非门333b的输出信号保持低，而与SR锁存器333a的输出电平无关。结果，功率MOSFET 320在时间段T3期间保持截止。按照这种方式，通过切换停止信号停止功率MOSFET 320的操作以防止功率MOSFET 320在检测电流极性和感应电压极性时切换。
应注意，功率MOSFET 320的切换操作的停止导致电压Vcc的降低。C-端子的电压随着电压Vcc的降低而降低以使得误差放大器侧电压能够增加。因此，在经过时段T3之后，功率MOSFET侧电压达到误差放大器侧电压所需的时段增加。因此，在经过时段T3之后功率MOSFET 320导通时，功率MOSFET 320在增加的时间段内保持导通。因而，取消电压Vcc的降低量以使得预定电压能够变为电压Vcc的平均值。因此，功率MOSFET 320的切换停止未造成新的问题。
如上所述，根据第十一实施例，对IGBT 111a-111f进行PWM控制以使得电机电流和感应电压能够彼此同相。按照这样的方案，能够最大化供应到三相电机103的功率。进而，以电流极性检测和感应电压极性检测的时刻停止电源转换器108的功率MOSFET 320的切换。按照这样的方案，电流极性检测和感应电压极性检测不受功率MOSFET 320的切换浪涌影响。因而，能够精确地执行电流极性检测和感应电压极性检测。
(变型)
可以例如按照下面的各种方式修改上述实施例。SOI衬底1，21可以由诸如简单半导体衬底的另一类型衬底代替。横向IGBT和横向FWD的结构可以改变。例如，可以省去电阻器层14，30。电阻器层14的另一端可以连接到发射极电极13而不是栅极电极11。沟槽结构1d，21d可以由另一类型的隔离结构代替。
在所述实施例中，横向IGBT是n沟道型。可选地，通过使横向IGBT的部件(例如漂移层2)的电导类型反转，横向IGBT可以是p沟道型。
除了或者代替横向IGBT和横向FWD，半导体器件可以具有诸如横向功率MOSFET的另一类型的半导体元件。
在所述实施例中，向底部开关提供了感测单元和感测电阻器。可选地，可以向顶部开关提供感测单元和感测电阻器。应注意，在向顶部开关提供感测单元和感测电阻器时，需要基准地来检测电流。因此，优选的是，应该向底部开关提供感测单元和感测电阻器。
在所述实施例中，感测电阻器连接到感测单元的低侧。可选地，感测电阻器可以连接到感测单元的高侧。
在所述实施例中，IGBT 111a-111f是横向类型并且用作功率元件。可选地，IGBT 111a-111f可以由诸如横向或者垂直功率MOSFET的另一类型功率元件代替。
在所述实施例中，以逆变器电路101作为示例。本发明可以应用于另一类型电路。
第十一实施例可以与任何其它实施例组合。
在所述实施例中，基于每一相中电机电流和电机电流的改变来检测电机电流的极性(即电机电流的相位)和感应电压的极性(即感应电压的相位)。可选地，可以基于作为三相中两相的线路电流之间的差值的线路-到-线路电流来检测电机电流的极性和感应电压的极性。
在所述实施例中，微计算机105和电源转换器108没有与半导体器件102集成。可选地，微计算机105和电源转换器108可以至少部分地与半导体器件102集成以形成单片半导体器件102。
这样的改变和变型应理解为落入如所附权利要求限定的本发明的范围内。

Claims (26)

1.一种具有横向半导体元件的半导体器件，所述半导体器件包括：
半导体衬底(1，21)；
位于所述衬底(1，21)的表面上的第一电极(12，29)；
位于所述衬底(1，21)的所述表面上的第二电极(13，28)；以及
位于所述衬底(1，21)中的隔离结构(1d，21d，56)，用以将所述衬底(1，21)划分为第一岛和第二岛，所述第一岛和第二岛彼此电绝缘，其中，
所述横向半导体元件包括位于所述第一岛中的主单元和位于所述第二岛中的感测单元，
所述主单元使第一电流在所述第一电极(12，29)和所述第二电极(13，28)之间流动以使得所述第一电流沿着所述衬底(1，21)的所述表面在横向方向上流动，并且
通过检测流经所述感测单元的第二电流来检测所述第一电流。
2.根据权利要求1所述的半导体器件，还包括：
感测电阻器(Rs，Rs1，Rs2)，所述感测电阻器连接到所述感测单元，以便由所述第二电流在所述感测电阻器(Rs，Rs1，Rs2)两端产生电压(V1，V2)，
基于所述电压(Rs，Rs1，Rs2)检测所述第二电流，并且
所述电压为0.7伏特或者更小。
3.根据权利要求1所述的半导体器件，其中：
所述横向半导体元件包括横向开关元件和横向二极管，
所述感测电阻器包括第一电阻器(Rs1)和第二电阻器(Rs2)，
所述横向开关元件的所述主单元和所述感测单元由所述隔离结构(1d，21d，56)彼此电隔离，
所述横向二极管的所述主单元和所述感测单元由所述隔离结构(1d，21d，56)彼此电隔离，
所述横向开关元件的所述第一电极(12)连接到所述横向二极管的所述第二电极(28)，
所述横向开关元件的所述主单元的所述第二电极(13)和所述横向二极管的所述主单元的所述第一电极(29)经由所述第一电阻器(Rs1)连接到所述横向开关元件的所述感测单元的所述第二电极(13)，
所述横向开关元件的所述主单元的所述第二电极(13)和所述横向二极管的所述主单元的所述第一电极(29)经由所述第二电阻器(Rs2)连接到所述横向二极管的所述感测单元的所述第一电极(29)，
所述横向开关元件和所述横向二极管并联连接以形成电流路径，并且
基于所述第一电阻器(Rs1)两端的第一电压(V1)和所述第二电阻器(Rs2)两端的第二电压(V2)来检测所述电流路径中的电流的极性的改变以及所述电流的量的改变。
4.根据权利要求3所述的半导体器件，其中：
将所述横向开关元件的感测单元(53a-53f)、所述横向二极管的感测单元(55a-55f)、以及所述第一感测电阻器(Rs1)设置成一行。
5.根据权利要求4所述的半导体器件，其中：
所述第一感测电阻器(Rs1)和所述第二感测电阻器(Rs2)位于所述横向开关元件的感测单元(53a-53f)和所述横向二极管的感测单元(55a-55f)之间。
6.根据权利要求4所述的半导体器件，其中：
所述横向开关元件的主单元(52a-52f)与所述横向二极管的主单元(54a-54f)间隔分开，并且
所述横向开关元件的感测单元(53a-53f)、所述横向二极管的感测单元(55a-55f)以及所述第一感测电阻器(Rs1)位于所述横向开关元件的主单元(52a-52f)和所述横向二极管的主单元(54a-54f)之间。
7.根据权利要求4所述的半导体器件，还包括：
缓冲电路(56a-56f)，配置为放大所述第一电压(V1)和所述第二电压(V2)，其中，
所述横向开关元件的主单元(52a-52f)与所述横向二极管的主单元(54a-54f)间隔分开，并且
所述缓冲电路(56a-56f)位于所述横向开关元件的主单元(52a-52f)和所述横向二极管的主单元(54a-54f)之间。
8.根据权利要求3所述的半导体器件，还包括：
控制电路(51)，配置为使所述横向开关元件导通和截止，其中，
所述控制电路(51)包括比较器，并且
仅利用CMOS来构造所述比较器。
9.根据权利要求1所述的半导体器件，其中：
划分所述主单元以提供另一感测单元，
所述主单元和所述另一感测单元位于所述第一岛中，并且
所述另一感测单元在预定方向上位于所述主单元中。
10.一种具有用于对至负载的电流供应进行控制的横向IGBT的半导体器件，所述半导体器件包括：
半导体衬底(1)，具有第一导电类型的漂移层(2)；
第二导电类型的集电极区(4)，位于所述漂移层(2)的表面部分中并且具有纵向方向；
第二导电类型的沟道层(6)，位于所述漂移层(2)的所述表面部分中并且具有与所述集电极区(4)并行延伸的直部；
发射极区(7)，位于所述沟道层(6)的表面部分中并且端接在所述集电极区(4)的内部，所述发射极区具有沿所述纵向方向延伸的直部；
栅极绝缘层(10)，位于所述沟道层(6)的沟道区上，所述沟道区位于所述发射极区(7)和所述漂移层(2)之间；
栅极电极(11)，位于所述栅极绝缘层(10)上；
第一电极(12)，电连接到所述集电极区(4)；以及
第二电极(13)，电连接到所述发射极区(7)和所述沟道层(6)，其中，
划分所述发射极区(7)以形成主单元和感测单元，所述主单元和感测单元均具有所述横向IGBT，
所述主单元的所述横向IGBT配置为对至所述负载的所述电流供应进行控制，
所述感测单元的所述横向IGBT与所述主单元的所述横向IGBT在结构上相同并且配置作为电流检测器，并且
所述主单元位于所述感测单元的每一侧上，以使得所述感测单元在所述纵向方向上位于所述主单元中。
11.根据权利要求10所述的半导体器件，还包括：
位于所述沟道层(6)中的第二导电类型的主体层(9)，所述主体层(9)的杂质浓度高于所述沟道层(6)的杂质浓度，其中，
将所述主体层(9)划分为所述主单元和所述感测单元，并且
所述主单元的主体层(9)与所述感测单元的主体层(9)结隔离。
12.根据权利要求10所述的半导体器件，其中：
所述感测单元在所述纵向方向上位于所述主单元的中心。
13.根据权利要求10所述的半导体器件，还包括：
位于所述沟道层(6)中的第二导电类型的接触层(8)，所述接触层(8)的杂质浓度高于所述沟道层(6)的杂质浓度，其中，
所述接触层(8)具有从所述接触层(8)的端部朝向所述发射极区(7)的端部延伸的隔离层(8a)。
14.根据权利要求10所述的半导体器件，其中：
所述沟道层(6)和所述发射极区(7)的直部中的每一个位于所述集电极区(4)的每一侧上，
所述沟道层(6)呈具有围绕所述集电极区(4)的端部的倒圆角的椭圆形状，
所述主单元包括在与所述纵向方向垂直的方向上设置的多个主单元，并且
划分所述纵向方向上的最外侧主单元的所述发射极区(7)以形成所述感测单元。
15.根据权利要求10所述的半导体器件，还包括：
经由层间绝缘层位于所述半导体衬底(1)上的布线层，所述布线层配置为所述半导体衬底(1)的顶层并且包括感测引线(15b)；以及
电连接到所述第二电极(13)的感测电阻器(Rs)，所述第二电极(13)连接到所述感测单元的所述发射极区(7)，其中，
所述感测引线(15a)直接电连接到所述第二电极(13)和所述感测电阻器(Rs)中的每一个。
16.根据权利要求15所述的半导体器件，还包括：
电连接到所述第一电极(12)的集电极引线(16)，所述第一电极(12)电连接到所述集电极区(4)，其中，
所述感测引线(15b)远离所述集电极区(4)延伸而不与所述集电极引线(16)相交。
17.根据权利要求15所述的半导体器件，还包括：
电连接到所述第二电极(13)的主引线(16)，所述第二电极(13)连接到所述主单元的所述发射极区(7)，其中，
所述感测电阻器(Rs)连接在所述感测引线(15b)和所述主引线(15a)之间。
18.根据权利要求17所述的半导体器件，其中：
所述感测电阻器(Rs)连接在所述感测引线(15b)和位于所述感测引线(15b)的每一侧上的所述主引线(15a)之间。
19.根据权利要求10所述的半导体器件，其中：
所述半导体衬底(1)是包括支撑衬底(1a)、位于所述支撑衬底(1a)上的掩埋氧化物层(1b)、以及位于所述掩埋氧化物层(1b)上的有源层(1c)的SOI衬底，并且
所述横向IGBT形成在所述有源层(1c)中。
20.一种用于检测连接到负载的电流路径中的电流的电流传感器，所述电流传感器包括：
位于所述电流路径中并且导通和截止以控制所述电流的功率元件(111a-111f)，在所述功率元件(111a-111f)导通时，所述电流沿正向方向流经所述功率元件(111a-111f)；
位于所述电流路径中并且与所述功率元件(111a-111f)反并联连接的续流二极管(112a-112f)，在所述功率元件(111a-111f)由导通变为截止时，所述电流沿反向方向流经所述续流二极管(112a-112f)；
第一感测单元(111bs，111ds，111fs)，连接到所述功率元件(111a-111f)以使得流经所述第一感测单元(111bs，111ds，111fs)的电流与流经所述功率元件(111a-111f)的电流成比例；
与所述第一感测单元(111bs，111ds，111fs)串联连接的第一感测电阻器(Rs1)；
第二感测单元(112bs，112ds，112fs)，连接到所述续流二极管(112a-112f)以使得流经所述第二感测单元(112bs，112ds，112fs)的电流与流经所述续流二极管(112a-112f)的电流成比例；以及
与所述第二感测单元(112bs，112ds，112fs)串联连接的第二感测电阻器(Rs2)。
21.根据权利要求20所述的电流传感器，其中：
基于所述第一感测电阻器(Rs1)两端的第一电压(V1)和所述第二感测电阻器(Rs2)两端的第二电压(V2)来检测所述电流的绝对值和方向。
22.根据权利要求21所述的电流传感器，其中：
在所述第一电压(V1)为正并且所述第二电压(V2)为零时，基于所述第一电压(V1)来检测所述绝对值，并且将所述方向检测为所述正向方向，并且
在所述第一电压(V1)为零并且所述第二电压(V2)为负时，基于所述第二电压(V2)来检测所述绝对值，并且将所述方向检测为所述反向方向。
23.一种逆变器电路，包括：
权利要求20限定的电流传感器；
多个顶部开关(110a，110c，110e)，每一个顶部开关具有所述功率元件和所述续流二极管；以及
多个底部开关(110b，110d，110f)，每一个底部开关具有所述功率元件和所述续流二极管；其中，
所述多个顶部开关中的每一个顶部开关连接到所述多个底部开关中的相应一个底部开关以形成用于将所述电流转换为交流电流的多个相脚，并且
向所述多个顶部开关(110a，110c，110e)或者向所述多个底部开关(110b，110d，110f)提供所述第一感测单元(111bs，111ds，111fs)、所述第一感测电阻器(Rs1)、所述第二感测单元(112bs，112ds，112fs)、以及所述第二感测电阻器(Rs2)。
24.根据权利要求23所述的逆变器电路，其中：
仅向所述多个底部开关(110b，110d，110f)提供所述第一感测单元(111bs，111ds，111fs)、所述第一感测电阻器(Rs1)、所述第二感测单元(112bs，112ds，112fs)、以及所述第二感测电阻器(Rs2)。
25.根据权利要求23所述的逆变器电路，其中：
所述电流传感器、所述多个顶部开关(110a，110c，110e)和所述多个底部开关(110b，110d，110f)集成在公共的半导体衬底(131)中并且实现为单个芯片。
26.根据权利要求23所述的逆变器电路，还包括：
电源转换器(108)，包括输出晶体管(320)并且通过使所述输出晶体管(320)导通和截止控制充电到基准电压生成器(321)的电压以生成预定电压(Vcc)；
控制电路(106)，配置为通过使用所述预定电压(Vcc)使所述功率元件导通和截止；
电流极性检测器(240)，配置为通过在第一时刻检测所述电流的极性来检测所述电流的相位；
电压极性检测器(250)，配置为通过在第二时刻检测所述电流的所述极性的改变来检测感应电压的相位，在所述功率元件导通和截止时产生所述感应电压；以及
切换停止电路(335)，配置为防止所述输出晶体管(320)在所述第一时刻和所述第二时刻导通和截止，其中，
所述控制电路(106)基于所检测的所述电流和所述感应电压的相位使所述功率元件导通和截止，以使得所述电流和所述感应电压同相。
CN201110154131.1A 2010-06-04 2011-06-03 电流传感器、逆变器电路以及具有其的半导体器件 Active CN102332468B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410009511.XA CN103745979B (zh) 2010-06-04 2011-06-03 电流传感器、逆变器电路以及具有其的半导体器件

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010129319A JP5682148B2 (ja) 2010-06-04 2010-06-04 電流検出回路およびそれを有するインバータ回路が備えられる半導体装置
JP129319/2010 2010-06-04
JP015345/2011 2011-01-27
JP2011015345A JP5668499B2 (ja) 2011-01-27 2011-01-27 半導体装置
JP2011027411A JP5585481B2 (ja) 2011-02-10 2011-02-10 半導体装置
JP027411/2011 2011-02-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410009511.XA Division CN103745979B (zh) 2010-06-04 2011-06-03 电流传感器、逆变器电路以及具有其的半导体器件

Publications (2)

Publication Number Publication Date
CN102332468A true CN102332468A (zh) 2012-01-25
CN102332468B CN102332468B (zh) 2014-08-06

Family

ID=44974023

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110154131.1A Active CN102332468B (zh) 2010-06-04 2011-06-03 电流传感器、逆变器电路以及具有其的半导体器件
CN201410009511.XA Active CN103745979B (zh) 2010-06-04 2011-06-03 电流传感器、逆变器电路以及具有其的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410009511.XA Active CN103745979B (zh) 2010-06-04 2011-06-03 电流传感器、逆变器电路以及具有其的半导体器件

Country Status (3)

Country Link
US (1) US8854033B2 (zh)
CN (2) CN102332468B (zh)
DE (1) DE102011076610A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972234A (zh) * 2013-01-30 2014-08-06 英飞凌科技股份有限公司 集成电路、半导体器件和制造半导体器件的方法
CN103996704A (zh) * 2014-05-13 2014-08-20 无锡新洁能股份有限公司 一种具有精确检测功能的igbt及其制造方法
CN104143973A (zh) * 2013-05-07 2014-11-12 英飞凌科技奥地利有限公司 半导体器件
CN105917573A (zh) * 2014-01-14 2016-08-31 松下知识产权经营株式会社 电动机驱动装置
CN106233615A (zh) * 2014-04-30 2016-12-14 罗伯特·博世有限公司 用于电动机的控制装置，机动车和方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11306351B2 (en) 2005-12-21 2022-04-19 Affymetrix, Inc. Methods for genotyping
JP5949646B2 (ja) 2013-04-10 2016-07-13 株式会社デンソー 半導体装置
JP6197442B2 (ja) * 2013-07-26 2017-09-20 三菱電機株式会社 半導体素子の駆動回路
JP6244177B2 (ja) 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
JP6142813B2 (ja) 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
US9698214B1 (en) * 2016-03-31 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure of integrated circuit chip and method of fabricating the same
JP7127279B2 (ja) 2017-12-14 2022-08-30 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
JP6791180B2 (ja) * 2018-03-01 2020-11-25 Tdk株式会社 センサ
JP7129408B2 (ja) * 2018-04-16 2022-09-01 ヌヴォトンテクノロジージャパン株式会社 半導体装置
CN110138367B (zh) * 2019-05-16 2020-12-08 东南大学 降低功率器件反向恢复电流的栅极驱动电路
CN112260218B (zh) * 2020-12-23 2021-03-02 东南大学 额定电流可调且可监测的过流保护器及制备方法
US11522536B2 (en) * 2021-01-08 2022-12-06 Richtek Technology Corporation Switch capable of decreasing parasitic inductance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005559A1 (en) * 2000-07-04 2002-01-17 Fumito Suzuki Lateral semiconductor device
CN101901805A (zh) * 2009-05-29 2010-12-01 电力集成公司 具有内含式sense FET的功率集成电路器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834709B2 (ja) 1990-01-31 1996-03-29 株式会社日立製作所 半導体集積回路及びそれを使つた電動機制御装置
JP2940843B2 (ja) 1992-01-23 1999-08-25 三菱電機株式会社 過電流保護方法及びその装置及び過電流検出装置
JPH0685620A (ja) 1992-09-01 1994-03-25 Nec Ic Microcomput Syst Ltd フリップフロップ回路
JP3306812B2 (ja) 1992-10-12 2002-07-24 ビッグ ビーンズ ホールデイング リミテッド 発毛剤とその製造方法および製造装置
EP0625797B1 (en) * 1993-05-19 1999-08-11 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices
JP3123309B2 (ja) 1993-08-18 2001-01-09 富士電機株式会社 センサ素子付き半導体装置
JPH09120995A (ja) 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO1998037630A1 (en) 1997-02-19 1998-08-27 Koninklijke Philips Electronics N.V. Power device with a short-circuit detector
WO1998037581A2 (en) 1997-02-19 1998-08-27 Koninklijke Philips Electronics N.V. Power semiconductor devices with a temperature sensor circuit
JP2000134955A (ja) 1998-10-26 2000-05-12 Hitachi Ltd インバータ装置及びインバータ装置用スイッチングモジュール
US7136269B2 (en) 2002-04-24 2006-11-14 Sanyo Electric Co., Ltd. Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated
JP4140304B2 (ja) 2002-07-26 2008-08-27 株式会社デンソー モータ制御装置
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
JP4775547B2 (ja) 2005-07-22 2011-09-21 株式会社安川電機 インバータ装置
JP2008235856A (ja) * 2007-02-22 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置
US8106622B2 (en) 2007-04-05 2012-01-31 Denso Corporation Control system for multiphase rotary machines
JP4924578B2 (ja) 2007-09-05 2012-04-25 株式会社デンソー 半導体装置
DE102008045410B4 (de) 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP5487852B2 (ja) 2008-09-30 2014-05-14 サンケン電気株式会社 半導体装置
US8124953B2 (en) * 2009-03-12 2012-02-28 Infineon Technologies Ag Sensor device having a porous structure element
CN101666858B (zh) * 2009-09-09 2012-02-08 中国矿业大学 开关磁阻电机双主开关功率变换器主开关故障诊断方法
US20110089931A1 (en) * 2009-10-19 2011-04-21 Nemic-Lambda Ltd. Temperature-compensated shunt current measurement
US20110210956A1 (en) * 2010-02-26 2011-09-01 Dev Alok Girdhar Current sensor for a semiconductor device and system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005559A1 (en) * 2000-07-04 2002-01-17 Fumito Suzuki Lateral semiconductor device
CN101901805A (zh) * 2009-05-29 2010-12-01 电力集成公司 具有内含式sense FET的功率集成电路器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972234A (zh) * 2013-01-30 2014-08-06 英飞凌科技股份有限公司 集成电路、半导体器件和制造半导体器件的方法
CN103972234B (zh) * 2013-01-30 2017-10-20 英飞凌科技股份有限公司 集成电路、半导体器件和制造半导体器件的方法
CN104143973A (zh) * 2013-05-07 2014-11-12 英飞凌科技奥地利有限公司 半导体器件
CN104143973B (zh) * 2013-05-07 2018-08-21 英飞凌科技奥地利有限公司 半导体器件
CN105917573A (zh) * 2014-01-14 2016-08-31 松下知识产权经营株式会社 电动机驱动装置
CN106233615A (zh) * 2014-04-30 2016-12-14 罗伯特·博世有限公司 用于电动机的控制装置，机动车和方法
CN103996704A (zh) * 2014-05-13 2014-08-20 无锡新洁能股份有限公司 一种具有精确检测功能的igbt及其制造方法
CN103996704B (zh) * 2014-05-13 2017-01-11 无锡新洁能股份有限公司 一种具有精确检测功能的igbt及其制造方法

Also Published As

Publication number Publication date
CN102332468B (zh) 2014-08-06
US8854033B2 (en) 2014-10-07
CN103745979B (zh) 2016-08-17
US20110298446A1 (en) 2011-12-08
CN103745979A (zh) 2014-04-23
DE102011076610A1 (de) 2011-12-08

Similar Documents

Publication Publication Date Title
CN102332468B (zh) 电流传感器、逆变器电路以及具有其的半导体器件
US10063138B1 (en) Bridgeless power factor correction circuits
TWI488287B (zh) 三維高壓閘極驅動器積體電路及其製備方法
CN100446419C (zh) 半导体器件
CN103141026B (zh) 半导体装置、电力转换器及电力转换器的控制方法
CN103797572B (zh) 高耐压半导体装置
KR20170006268A (ko) 전력 변환 장치 및 구동 장치
CN101414816A (zh) 具有内置二极管igbt的半导体器件和具有内置二极管dmos的半导体器件
CN103875069B (zh) 高耐压半导体装置
JP2010118548A (ja) 半導体装置
JP5682148B2 (ja) 電流検出回路およびそれを有するインバータ回路が備えられる半導体装置
CN102349156B (zh) 高电压半导体器件和驱动电路
CN107835003B (zh) 半导体器件和功率控制器件
JP2009206284A (ja) 半導体装置
KR20050082418A (ko) 반도체장치
CN106663658B (zh) 半导体集成电路
US20230155015A1 (en) Semiconductor device and power conversion device
CN104221148B (zh) 半导体装置以及使用该半导体装置的功率转换装置
JP2014056877A (ja) 半導体装置およびそれを用いた半導体集積回路装置
JP2012156370A (ja) 半導体装置
Lale et al. Monolithic Complementary Multi-terminal RC-IGBT Chips for Compact Multi-phase Power Converter
JP2004128369A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant