CN103141026B - 半导体装置、电力转换器及电力转换器的控制方法 - Google Patents

半导体装置、电力转换器及电力转换器的控制方法 Download PDF

Info

Publication number
CN103141026B
CN103141026B CN201280000915.1A CN201280000915A CN103141026B CN 103141026 B CN103141026 B CN 103141026B CN 201280000915 A CN201280000915 A CN 201280000915A CN 103141026 B CN103141026 B CN 103141026B
Authority
CN
China
Prior art keywords
insulator
field effect
metal
effect transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280000915.1A
Other languages
English (en)
Other versions
CN103141026A (zh
Inventor
林将志
小川正则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103141026A publication Critical patent/CN103141026A/zh
Application granted granted Critical
Publication of CN103141026B publication Critical patent/CN103141026B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Abstract

本发明提供一种半导体装置、电力转换器及电力转换器的控制方法。本申请公开的半导体装置具备半导体元件(200)和控制半导体元件的动作的控制部，其中该半导体元件(200)具备第1金属-绝缘体-半导体场效应晶体管(200a)、和与第1金属-绝缘体-半导体场效应晶体管并联连接的第2金属-绝缘体-半导体场效应晶体管(200b)，控制部构成为：在正向模式下，按照电流在正向上流过第1及第2金属-绝缘体-半导体场效应晶体管的方式控制半导体元件；在反向模式下，按照电流在反向上流过第1金属-绝缘体-半导体场效应晶体管、且不使电流流过第2金属-绝缘体-半导体场效应晶体管的方式控制半导体元件。

Description

半导体装置、电力转换器及电力转换器的控制方法
技术领域
本申请涉及半导体装置。特别是涉及在高耐压、大电流用途中被使用的、碳化硅半导体装置(功率半导体器件)。此外，涉及具备了碳化硅半导体装置的电力转换器及其控制方法。
背景技术
近几年，逐渐要求用于驱动电动机等以交流工作的负载的电力转换器(逆变器，inverter)的高效率化、小型化、低价格化。为了满足这种要求，作为电力转换器的开关元件，开发了以碳化硅为材料的场效应晶体管。
碳化硅(silicon carbide：SiC)是与硅(Si)相比带隙(band gap)大的高硬度的半导体材料，被应用于功率元件、耐环境元件、高温动作元件、高频元件等各种半导体装置。其中，向半导体元件或整流元件等功率元件的应用备受瞩目。利用了SiC的功率元件与Si功率元件相比，具有可大幅降低电力损耗等优点。此外，SiC功率元件可有效利用这种特性，与Si功率元件相比能够实现更小型的半导体装置。
作为利用了SiC的功率元件之中的代表性的半导体元件，可列举金属-绝缘体-半导体场效应晶体管(Metal-Insulator-SemiconductorField-Effect Transistor：MISFET)。以下，有时将SiC的MISFET简单称为“SiC-FET”。金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor：MOSFET)是MISFET的一种。
图17表示将SiC-MISFET用作开关元件的现有技术中的3相电力变换电路的一例。如图17所示，3相电力变换电路1600具备与3相对应的铁芯(1eg)L1至L3。铁芯L1至L3的每一个包括串联连接的上臂(arm)及下臂。上臂及下臂分别由开关元件1100和与开关元件1100反向并联连接的外带续流二极管1200构成。上臂和下臂通常是交替地反复接通、断开，由此改变流过负载1500的电流的方向。在图17中示出从开关元件1100流向负载1500的电流If。此时，若上臂及下臂的开关元件1100同时处于接通状态，则电源2100短路，从而流过大电流会破坏3相电力变换电路1600。为了防止这种情形，设置从上臂切换到下臂、或者从下臂切换到上臂时使两个臂的开关元件1100都断开的期间、即空载时间(deadtime)。通常，由于电力变换电路的负载包括感应负载，因此即便是在该空载时间的期间内，若在负载中流过刚刚流过的电流，则会在负载两端产生电压，产生感应电流Ir。为了使该感应电流Ir流过，将续流二极管1200和开关元件1100反向并联连接。
作为续流二极管1200，一般使用外带二极管。或者，在开关元件1100为MISFET的情况下，可将存在于构成MISFET的半导体元件的内部的pn结用作续流二极管。这种pn结作为二极管发挥作用，因此被称作“体二极管(body diode)”。
将体二极管用作续流二极管时，认为若回流电流流过SiC的pn结，则因体二极管的双极性动作会促进SiC-FET的结晶劣化(例如，专利文献1、非专利文献1、2)。若促进了SiC-FET的结晶劣化，则体二极管的导通(ON)电压有可能会上升。此外，若将体二极管用作续流二极管，则因pn结二极管的双极性动作，二极管从导通状态过渡到截止状态时，流过pn结的少量载流子的反向恢复引起的反向恢复电流。反向恢复电流产生恢复(recovery)损耗，而且也会导致开关动作速度的降低。
为了解决将体二极管用作续流二极管而引起的这种问题，提出了反向并联连接作为外带电子部件的续流二极管元件、和SiC-FET，从而使回流电流流过续流二极管元件(例如，专利文献2)。作为SiC-FET的续流二极管元件，优选使用几乎不会产生反向恢复电流(恢复损耗)的SiC-SBD，但是由于价格比较昂贵，且会增加部件数量，因此会增加电路成本。
面对这种课题，提出了使回流电流经过MISFET的沟道而流过的SiC-MISFET。(例如，专利文献3)
在先技术文献
专利文献
专利文献1：日本特开2008-17237号公报
专利文献2：日本特开2002-299625号公报
专利文献3：国际公开2010/125819号
非专利文献
非专利文献1：荒井和雄、吉田貞史共编、SiC素子の基礎と応用(オ一ム社、2003、P.206)
非专利文献2：Materials Science Forum Vols.389-393(2002)pp.1259-1264
发明内容
发明想要解决的课题
但是，本申请的发明人仔细研究了专利文献3公开的SiC-MISFET的特性之后发现，即便续流二极管的启动电压Vf0较低，但是有时也无法充分降低恢复损耗。
本申请的并非限定性的例示的实施方式提供一种抑制了恢复损耗的半导体装置、电力转换器及其控制方法。
用于解决课题的手段
为了解决上述课题，本申请的一个方式的半导体装置具备半导体元件和控制所述半导体元件的动作的控制部，其中，该半导体元件具备第1金属-绝缘体-半导体场效应晶体管、和与所述第1金属-绝缘体-半导体场效应晶体管并联连接的第2金属-绝缘体-半导体场效应晶体管，所述第1及第2金属-绝缘体-半导体场效应晶体管分别具备源电极、漏电极、栅电极、和起到沟道作用的碳化硅半导体层，将电流从所述漏电极经由所述碳化硅半导体层流向所述源电极的方向定义为正向，将电流从所述源电极经由所述碳化硅半导体层流向所述漏电极的方向定义为反向，所述控制部构成为：在正向模式下，按照电流在正向上流过所述第1及第2金属-绝缘体-半导体场效应晶体管的方式控制所述半导体元件；在反向模式下，按照电流在反向上流过所述第1金属-绝缘体-半导体场效应晶体管、且流过所述第2金属-绝缘体-半导体场效应晶体管的反向电流小于流过所述第1金属-绝缘体-半导体场效应晶体管的反向电流的方式控制所述半导体元件。
发明效果
根据本发明的一个方式的半导体装置，在正向电流和反向电流都经由沟道流过的、即利用一体化了开关元件和续流二极管的SiC-MISFET的电力转换器中，能够降低MISFET的沟道二极管的反向恢复电流引起的恢复损耗。
附图说明
图1(a)是示意性表示内置了续流二极管的SiC-MISFET的单元(unitcell)的构造的剖视图，图1(b)表示图1(a)所示的SiC-MISFET的电路符号。
图2(a)及图2(b)是表示组装了图1(a)所示的SiC-MISFET的现有技术中的电力转换器的构成的电路图。
图3(a)及图3(b)是示意性表示图1(a)所示的SiC-MISFET的构成的俯视图。
图4是表示图1(a)所示的SiC-MISFET的I-V特性的图。
图5(a)及图5(b)是用于评价以短路状态将图1(a)所示的SiC-MISFET及二极管C-MISFET100的栅极和源极用作二极管时的恢复特性的电路图，图5(c)是表示这些恢复特性的图。
图6A(a)及图6A(b)是表示本发明的电力转换器的实施方式的电路图。
图6B(a)及图6B(b)是表示本发明的电力转换器的其他实施方式的电路图。
图6C(a)及图6C(b)是表示本发明的电力转换器的其他实施方式的电路图。
图7是表示图1(a)所示的SiC-MISFET的阈值电压、与续流二极管的启动电压的绝对值之间的关系的图。
图8(a)及图8(b)是表示用于评价图6A所示的电力转换器的特性的电路的图，图8(c)是表示图1(a)所示的SiC-MISFET200b单体的反向I-V特性的图。
图9(a)及图9(b)是分别表示在图8(a)及图8(b)所示的条件下栅极被偏置的半导体元件的恢复特性的图表。
图10(a)表示如图8(b)所示那样栅电极被偏置的半导体元件恢复损耗值的Vgs依赖性，图10(b)表示改变了SiC-MISFET的Vgs时的二极管的启动电压和恢复损耗比。
图11A(a)是取出了图6A所示的电力转换器的1相份的电路图，(b)是表示栅极电压控制电路的构成的框图。
图11B是表示图11A所示的电路中的低电平为0V时的动作波形的图。
图11C是表示图11A所示的电路中的低电平为0V时的动作波形的图。
图11D是表示图11A所示的电路中的低电平为0V时的其他动作波形的图。
图11E是表示图11A所示的电路中的低电平为0V时的其他动作波形的图。
图11F是表示图11A所示的电路中的低电平为-5V时的动作波形的图。
图11G是表示图11A所示的电路中的低电平为-5V时的动作波形的图。
图11H是表示图11A所示的电路中的低电平为-5V时的其他动作波形的图。
图11I是表示图11A所示的电路中的低电平为-5V时的其他动作波形的图。
图12是表示可用于图6A所示的电路中的半导体元件的其他例的示意性剖视图。
图13是表示可用于图6A所示的电路中的半导体元件的其他例的示意性剖视图。
图14是表示本发明的半导体元件的其他实施方式的俯视图。
图15是表示本发明的半导体元件的其他实施方式的俯视图。
图16(a)至图16(c)是表示本发明的半导体元件的其他实施方式的俯视图。
图17是表示现有技术中的电力转换器的构成的电路图。
具体实施方式
本发明基于本申请发明人新发现的见解。以下，首先说明该见解，之后说明本发明的实施方式。另外，以下参照图1～图5来说明本申请发明人发现的见解，但这是为了便于说明，本发明并不限于此。
图1(a)表示专利文献3公开的SiC-MISFET100的构成。SiC-MISFET100由碳化硅构成，在由碳化硅构成的n+基板10上具有层叠了n-漂移层20的构造。在n-漂移层20的上部形成了p体区域30，在p体区域30的上部形成了p体接触区域32和n+源极区域40。在p体接触区域32及n+源极区域40之上形成了源电极45。
在n-漂移层20、p体区域30及n+源极区域40的表面形成了沟道层50。在此，沟道层50是外延层。并且，在沟道层50之上形成了栅极绝缘膜60及栅电极65。在沟道层50之中的与p体区域30的上表面相接的部分形成了沟道区域。在n+基板10的背面形成了漏电极70。
在SiC-MISFET100中内置了体二极管。即，通过p体区域30和n-漂移层20之间的pn结形成了体二极管。
由于SiC是宽带隙半导体，因此体二极管在室温下的启动电压Vf0在3V附近(约2.7V)，是比较高的，因此损耗大。专利文献3公开了通过最佳化p体区域30及沟道层50的构造，从而起到在绝对值比体二极管低的启动电压Vf0下经由沟道层50反向流过电流的二极管(以下表示为沟道二极管)的作用。在图1(a)中示出了经由沟道二极管而流动的电流路径90、及经由体二极管而流动的电流路径92。
将内置了沟道二极管的SiC-MISFET标记为SiC-DioMOS，在图1(b)示出其电路符号。图1(b)记载的二极管记号意味着经由SiC-MISFET100的沟道区域流过电流的二极管。G表示栅电极，S表示源电极，D表示漏电极。以下，在附图中使用该电路符号。
图2(a)及图2(b)表示包括内置了沟道二极管的SiC-DioMOS的典型的电力转换器1000及1000’的构成。
电力转换器1000及1000’是用于驱动电动机等负载150的电路，具备由SiC-DioMOS构成的多个SiC-MISFET100。在电力转换器1000中，通过构成逆变器电路的SiC-MISFET100，在晶体管动作导通模式下流过导通电流(If)，在晶体管动作截止模式下流过回流电流(Ir)。相对于直流电源160并联设置3个铁芯，1个铁芯由串联连接的上臂和下臂构成。此外，各臂分别由SiC-MISFET100构成。典型的是，为了保护直流电源160而并联连接电容元件110。各SiC-MISFET100的栅极电位是由栅极电压控制电路(控制部)180控制的。在图2(b)所示的电力转换器1000’中，电力转换器1000的直流电源160被置换为交流电源170，通过由感应性元件130及整流用二极管元件120构成的整流电路将交流电压变换为直流电压。
图3(a)及图3(b)示意性表示SiC-MISFET100的芯片的俯视图。在图3(a)中，在SiC基板10的主面上形成了保护环(FLR)区域12及有源区域13。图3(b)表示SiC-MISFET100的芯片最表面的构成。在SiC基板10的主面上形成了保护绝缘膜(钝化膜)16，源电极焊点15以及比源电极焊点15小的栅电极焊点14从保护绝缘膜16的开口露出。
图4表示图1所示的SiC-MISFET100的I-V特性图表的一例。如图4所示，通过最佳化p体区域及沟道层的构造，从而能够实现具有绝对值比体二极管(Vf0＝约2.7V)低的启动电压Vf0的反向二极管特性。以下，详细叙述启动电压Vf0。另外，在本申请说明书中，正向电流定义为相对于SiC-MISFET的源极而漏极电位被偏置为正时在漏极源极间流过的电流，反向电流定义为相对于源极而漏极电位被偏置为负时在漏极源极间流过的电流。
关于以上的由SiC-DioMOS构成的SiC-MISFET100，本申请发明人仔细研究了续流二极管(沟道二极管)的恢复特性。
图5(a)是在使SiC-MISFET100的栅极和源极短路的状态下，为了评价SiC-MISFET100的沟道二极管的恢复特性而使用的试验电路的电路图。图5(b)是为了进行比较，为了评价与市场上销售的SiC-SBD(CREE社制的C3D20060)及SiC-MISFET相同芯片尺寸的SiC-pn二极管(PND)的恢复特性而使用的试验电路的电路图。
试验电路是指在图5(a)及图5(b)的虚线所示的位置上测量成为检查对象(DUT：Device Under Test)的二极管的电流特性。试验电路具备与DUT并联连接的线圈、和与DUT串联连接的开关元件。在图5(a)所示的电路中，若向开关元件的栅极施加双脉冲电压，则在因第1脉冲电压而开关元件处于接通的期间内，电流流过由线圈和开关元件构成的路径，不会流过DUT。接着，若断开开关元件，则由于想要使原来流过线圈的电流继续流动，因此在线圈的两端产生因自身感应而引起的反电动势，电流流过由线圈和DUT的二极管构成的闭合电路。即，流过DUT的正向电流。若在第2脉冲电压下再次使开关元件接通，则线圈的电流通过开关元件而流动。电流的测量使用了由Rogowsky线圈构成的电流传感器。
图5(c)表示由图5(a)及图5(b)的电路测量到的各二极管的恢复特性。在图5(a)及图5(b)中，将直流电源的电源电压Vcc设为300V，将感应性负载的电感L设为100μH，将放电电阻R设为470kΩ。
图5(c)所示，SiC-MISFET100的沟道二极管的反向恢复电流比SiC-SBD的反向恢复电流(约2A左右)大，是与SiC-PND相同程度的大小。因此，SiC-MISFET100的沟道二极管的恢复损耗比SiC-SBD大。即，明确了在沟道二极管的I-V特性中，即使将沟道二极管的启动电压Vf0设得低于体二极管的启动电压Vf0，有时也并不会直接涉及到恢复损耗降低。
本申请发明人认真研究了该课题的结果是，推定为在现有的电力转换器中有时不能充分降低恢复损耗的理由在于，即使降低续流二极管的启动电压，SiC-DioMOS的源极漏极间的电容也不会变小。
以下说明的本发明的实施方式基于以上的见解，降低了沟道二极管的反向恢复电流引起的恢复损耗。
本发明的一个方式的概要如下。
本发明的一个方式的半导体装置具备半导体元件和控制所述半导体元件的动作的控制部，其中，该半导体元件具备第1金属-绝缘体-半导体场效应晶体管、和与所述第1金属-绝缘体-半导体场效应晶体管并联连接的第2金属-绝缘体-半导体场效应晶体管，所述第1及第2金属-绝缘体-半导体场效应晶体管分别具备源电极、漏电极、栅电极、和起到沟道作用的碳化硅半导体层，将电流从所述漏电极经由所述碳化硅半导体层流向所述源电极的方向定义为正向，将电流从所述源电极经由所述碳化硅半导体层流向所述漏电极的方向定义为反向，所述控制部构成为：在正向模式下，按照电流在正向上流过所述第1及第2金属-绝缘体-半导体场效应晶体管的方式控制所述半导体元件；在反向模式下，按照电流在反向上流过所述第1金属-绝缘体-半导体场效应晶体管、且流过所述第2金属-绝缘体-半导体场效应晶体管的反向电流小于流过所述第1金属-绝缘体-半导体场效应晶体管的反向电流的方式控制所述半导体元件。
所述第1金属-绝缘体-半导体场效应晶体管和第2金属-绝缘体-半导体场效应晶体管的晶体管特性相等。
将以所述源电极为基准的所述栅电极的电位定义为Vgs，所述控制部构成为：在所述反向模式下，所述第2金属-绝缘体-半导体场效应晶体管的Vgs小于所述第1金属-绝缘体-半导体场效应晶体管的Vgs。
所述控制部构成为：所述第1金属-绝缘体-半导体场效应晶体管的Vgs与所述第2金属-绝缘体-半导体场效应晶体管的Vgs之差在2V以上。
所述控制部构成为：所述第1金属-绝缘体-半导体场效应晶体管的Vgs及所述第2金属-绝缘体-半导体场效应晶体管的Vgs都为负值。
所述控制部构成为：所述第1金属-绝缘体-半导体场效应晶体管的Vgs与所述第2金属-绝缘体-半导体场效应晶体管的Vgs之差在5V以上。
所述控制部构成为：在反向模式下，将所述第1金属-绝缘体-半导体场效应晶体管的Vgs设定为0V、且将所述第2金属-绝缘体-半导体场效应晶体管的Vgs设定为小于0V。
所述第1及第2金属-绝缘体-半导体场效应晶体管配置在互不相同的基板上。
所述第1及第2金属-绝缘体-半导体场效应晶体管配置在同一基板上。
所述半导体装置还具备包围所述第1及第2金属-绝缘体-半导体场效应晶体管的终端结构。
所述半导体元件还具备与所述第2金属-绝缘体-半导体场效应晶体管串联连接的二极管，相对于所述第2金属-绝缘体-半导体场效应晶体管及所述二极管的直接连接，而所述第1金属-绝缘体-半导体场效应晶体管被并联连接。
本发明的一个方式的半导体装置具备半导体元件和控制所述半导体元件的动作的控制部，其中，该半导体元件具备由碳化硅半导体构成的金属-绝缘体-半导体场效应晶体管、和与所述金属-绝缘体-半导体场效应晶体管并联连接且由硅构成的绝缘栅双极晶体管，所述金属-绝缘体-半导体场效应晶体管具有源电极、漏电极、栅电极、和起到沟道作用的碳化硅半导体层，所述绝缘栅双极晶体管具有栅电极、集电极和发射极，在所述金属-绝缘体-半导体场效应晶体管中，将电流从所述漏电极经由所述碳化硅半导体层流向所述源电极的方向定义为正向，将电流从所述源电极经由所述碳化硅半导体层流向所述漏电极的方向定义为反向，在所述绝缘栅双极晶体管中，将电流从所述集电极流向所述发射极的方向定义为正向，将电流从所述发射极流向所述集电极的方向定义为反向，所述控制部构成为：在正向模式下，按照电流在正向上流过所述金属-绝缘体-半导体场效应晶体管及绝缘栅双极晶体管的方式控制所述半导体元件；在反向模式下，按照电流在反向上流过所述金属-绝缘体-半导体场效应晶体管的方式控制所述半导体元件。
本发明的一个方式的电力转换器是具备了多个铁芯的电力转换器，各所述铁芯包括分别由上述的任一项记载的半导体装置构成的上臂及下臂。
在所述反向模式下流过电流的所述第1及第2金属-绝缘体-半导体场效应晶体管的数量少于在所述正向模式下流过电流的所述第1及第2金属-绝缘体-半导体场效应晶体管的数量。
本发明的一个方式的半导体元件的控制方法中，其中所述半导体元件具备第1金属-绝缘体-半导体场效应晶体管、和与所述第1金属-绝缘体-半导体场效应晶体管并联连接的第2金属-绝缘体-半导体场效应晶体管，所述第1及第2金属-绝缘体-半导体场效应晶体管分别具备源电极、漏电极、栅电极、和起到沟道作用的碳化硅半导体层，将电流从所述漏电极经由所述碳化硅半导体层流向所述源电极的方向定义为正向，将电流从所述源电极经由所述碳化硅半导体层流向所述漏电极的方向定义为反向，在正向模式下，按照电流在正向上流过所述第1及第2金属-绝缘体-半导体场效应晶体管的方式控制所述半导体元件，在反向模式下，按照电流在反向上流过所述第1金属-绝缘体-半导体场效应晶体管、且流过所述第2金属-绝缘体-半导体场效应晶体管的反向电流小于流过所述第1金属-绝缘体-半导体场效应晶体管的反向电流的方式控制所述半导体元件。
本发明的一个方式的电力转换器的控制方法在上述的电力转换器的控制方法中，在按照使所述上臂的所述半导体元件及所述下臂的所述半导体元件隔着同时呈截止状态的空载时间而交替地成为导通状态的方式驱动所述上臂的所述半导体元件及所述下臂的所述半导体元件的情况下，在所述空载时间的至少一部分期间内，将所述上臂的所述半导体元件或者所述下臂的所述半导体元件的第2金属-绝缘体-半导体场效应晶体管的栅极电压设定为负电压。
(第1实施方式)
以下，说明本发明的半导体装置、电力转换器及其控制方法的第1实施方式。在以下的附图中，为了简化说明，对实质上具有同一功能的构成要素有时会用同一参考符号进行表示。
图6A(a)表示本实施方式的电力转换器2000的构成。电力转换器2000与图2所示的电路相同，是用于驱动电动机等感应性负载150的电路，将直流电源160变换为交流电源之后提供给负载150。电力转换器2000典型的是具备由多个半导体元件100构成的逆变器电路、和栅极电压控制电路180。通常，电力转换器2000不包括直流电源160，但是在图6A(a)中为了表示电路的构成，因此直流电源160也一起被表示。也可以具备为了保护直流电源160而与直流电源160并联连接的电容元件110。此外，如图6A(b)所示，也可以代替直流电源160而将交流电源170用作向负载150提供电力的电源。此时，优选通过由感应性元件130及整流用二极管元件120构成的整流电路，将交流电压变换为直流电压。
如图6A(a)所示，电力转换器2000为了向负载150施加多相交流电压，而具备与直流电源160并联连接的多个铁芯210。在本实施方式中，为了向负载150施加3相交流电压，而具备3个铁芯210。具体而言，通过上臂200u1及下臂200d1、上臂200u2及下臂200d2、以及上臂200u3及下臂200d3分别构成铁芯210。在各铁芯210中，串联连接上臂及下臂，并从上臂及下臂的连接处向负载150以规定相位提供交流电力。
在本实施方式的电力转换器2000中，各铁芯的上臂及下臂分别由并联连接了SiC-MISFET200a及200b的半导体元件200构成。另外，在本说明书中，“半导体元件”只要是包括在电路图上被并联连接的2个SiC-MISFET的元件即可。例如，半导体元件200可以是单一的电子部件，也可以是多个电子部件的组合。也就是说，串联连接2个将SiC-MISFET200a及200b并联连接的半导体元件200来构成各铁芯。在此，SiC-MISFET200a及200b的并联连接是指，分别电连接SiC-MISFET200a及200b的漏电极(端子)彼此、以及源电极(端子)彼此，但是栅电极(端子)分别单独地与栅极电压控制电路180连接。即，可向SiC-MISFET200a及200b的栅电极(端子)施加单独的栅极电压Vgs。栅极电压控制电路180通过控制向SiC-MISFET200a及200b的栅电极施加的电压及时刻，从而控制半导体元件200的动作。
例如，在SiC-MISFET200a及200b中，通过向源电极与漏电极之间赋予漏电极的电位高于源电极的电位的规定电位差Vds，向栅电极赋予阈值Vth以上的栅极电压Vgs，从而使SiC-MISFET200a及200b处于导通状态。由此，如图6A(a)所示，电流If1及If2从SiC-MISFET200a及200b流向负载150。
SiC-MISFET200a及200b是内置沟道二极管的SiC-DioMOS。即，若使SiC-MISFET200a及200b处于反向偏置状态、即：使源电极的电位高于漏电极的电位，则通过使电流Ir1及Ir2在反向上流过沟道层50，从而起到续流二极管的作用。将电流Ir1及Ir2开始流过的源极-漏极间的电位差Vds设为反向电流的启动电压Vf0。Vf0通常是负值。如图1(a)所示，沟道层50是分别由碳化硅构成的外延层。SiC-MISFET200a及200b通常具备并联连接了多个图1(a)所示的单元的构造。在此所说的并联是指，分别连接了单元的源电极、漏电极及栅电极。
在本实施方式中，分别构成各铁芯的上臂及下臂的2个SiC-MISFET(例如SiC-MISFET200a及200b)的晶体管特性相等。在此，晶体管特性至少包括阈值Vth及反向电流的启动电压Vf0。也就是说，2个SiC-MISFET的阈值Vth互相相等。2个SiC-MISFET的反向电流的启动电压Vf0也互相相等。阈值Vth相等是指，相同的值、或者2个Vth之差在±10％左右的范围内。反向电流的启动电压Vf0也是同样的。
本实施方式中所使用的SiC-MISFET中的反向电流的启动电压Vf0可基于阈值Vth来调整。图7是表示SiC-MISFET200a及200b中的阈值电压Vth与反向电流的启动电压Vf0的绝对值(|Vf0|)之间的相关的一例的图。在图7中，横轴表示阈值电压Vth，纵轴表示反向电流的启动电压Vf0的绝对值(|Vf0|)。在为了获得该图而实施的仿真中，p体区域30的浓度是1×1019cm-3，栅极绝缘膜60的厚度被固定为70nm。其他参数的范围如下。
·沟道层50的厚度：20～70nm
·沟道层50的浓度：1×1017～4×1018cm-3
根据图7可知，例如，通过减小沟道层50的厚度、且提高沟道层50的杂质浓度，从而能够在使|Vf0|恒定的情况下增大Vth。更具体而言，在本实施方式所采用的SiC-MISFET中，不改变开始起到沟道二极管的作用的电压(Vf0)，就可以调整使晶体管处于导通状态的栅极电压(Vth)。或者，相反，在本实施方式所采用的SiC-MISFET中，不改变使晶体管处于导通状态的栅极电压(Vth)，就可以调整开始起到沟道二极管的作用的电压(Vf0)。因此，通过适当设定沟道层50的杂质浓度和厚度，从而能够分别独立地控制Vth和|Vf0|。
例如，利用图7来说明控制为Vth＝5V、|Vf0|＝1V时的沟道层50的厚度和杂质浓度的设定方法。
首先，读取与通过Vth＝5V和|Vf0|＝1V之间的交点的相关直线对应的沟道层的厚度。在图7中可读取约40nm。因此，将沟道层的厚度设定为40nm。接着，在上述的沟道层的厚度下设定成为Vth＝5V的杂质浓度即可。在此，取存在数据的2点的浓度、即7×1017cm-3和1×1018cm-3的中间，设定为约8.5×1017cm-3即可。
由此，在SiC-MISFET200a及200b中，通过调整沟道层50的厚度和杂质浓度，从而能够将沟道二极管的启动电压的绝对值设定为小于体二极管的启动电压的绝对值。因此，SiC-MISFET200a及200b是电流Ir1及Ir2在反向上流过由碳化硅构成的沟道层50由此起到续流二极管的作用的SiC-DioMOS。SiC-MISFET200a及200b的更具体的构造和控制方法例如在专利文献3中已经公开。
在本实施方式中，分别独立地封装(packaging)了SiC-MISFET200a及200b。图3(a)及图3(b)是构成为封装体的SiC-MISFET200a及200b的俯视图。在SiC基板10的主面上形成了保护环(FLR)区域12及有源区域13。在有源区域13中形成有多个图1(a)所示的单元。图3(b)示出SiC-MISFET100的芯片最表面的构成。在SiC基板10的主面上形成了保护绝缘膜16，源电极焊点15及比源电极焊点15还小的栅电极焊点14从保护绝缘膜16的开口露出。在此，作为终端结构采用了保护环，但是也可以是台式结构或JTE(Junction Terminal End)等。
由于单独封装了SiC-MISFET200a及200b，因此SiC-MISFET200a及200b具备彼此独立的栅电极(端子)。SiC-MISFET200a及200b可以是同一规格的元件，也可以使用根据负载150的构成而额定电流等规格不同的元件。分别从独立的栅极电压控制电路180独立地向构成各铁芯的上臂及下臂的SiC-MISFET200a及200b赋予Vgs。
本实施方式的电力转换器2000由互相并联连接了各铁芯的各臂的2个SiC-MISFET构成，在正向模式时使两个SiC-MISFET工作。此外，在反向模式时，通过使一个SiC-MISFET起到续流二极管的作用，抑制另一个SiC-MISFET的起到续流二极管的动作，从而减小反向动作时的寄生电容，降低恢复损耗。为此，电力转换器2000的栅极电压控制电路180在正向模式下，按照正向电流流过SiC-MISFET200a及200b的方式控制半导体元件200。此外，在反向模式下，按照反向电流流过SiC-MISFET200a、且抑制流过SiC-MISFET200b的反向电流的方式控制半导体元件200。具体而言，在反向模式下，通过将SiC-MISFET200b的Vgs设定为小于0V，从而不使SiC-MISFET200b起到续流二极管的作用。
以下，详细说明电力转换器2000的动作。首先，利用图5(a)所示的试验电路评价了半导体元件200的二极管动作时的恢复特性。图8(a)及图8(b)是表示图5(a)所示的试验电路中被虚线包围的DUT部分中的半导体元件200的栅极端子的连接的图。在此，该试验中的半导体元件200并联连接了在同一条件下制造出的分别独立封装的SiC-MISFET200a及200b来进行使用。图8(a)示出在SiC-MISFET200a及200b这两者中使栅极-源极间短路时、即将Vgs设定为0V时的栅极端子的连接。图8(b)示出为了将SiC-MISFET200a的Vgs设定为0V、将SiC-MISFET200b的Vgs设定为负值而在栅极端子上连接了直流电压源的电路构成。在此，按照以2V为单位从-2V施加到-10V的方式施加Vgs。其他恢复特性的试验电路及条件与在图5中说明过的评价相同。
图8(c)示出用于评价的SiC-MISFET200b的反向的I-V特性。已知通过将Vgs设为负值，从而反向的二极管的启动电压Vf0的绝对值变大。例如，以反向电流Ids＝-20A的漏极源极电压Vds定义的启动电压Vf0在Vgs＝0V时约为-1.8V，在Vgs＝-10V时约为-2.9V，绝对值大于1V以上。
在Vgs为负的情况下，本实施方式中所使用的SiC-MISFET处于截止状态。因此，在本实施方式中使用的SiC-MISFET即使是在相同的截止状态下，通过改变Vgs，从而也能够调整反向的二极管的启动电压Vf0。
此外，在本实施方式所使用的SiC-MISFET中，在Vds恒定的情况下，通过改变Vgs，从而能够调整流过反向的二极管的电流(Ids)。例如，在Vgs为-2V的情况下，Vgs为-2V时流过反向的二极管的电流(-16A)成为Vgs为0V时的电流(-24A)的约65％。
图9(a)表示将图5(a)所示的试验电路的DUT设为图8(a)的半导体元件200，评价了将SiC-MISFET200a及200b这两者的Vgs设定为0V时的恢复特性的结果。图9(b)表示将图5(a)所示的试验电路的DUT设为图8(b)的半导体元件200，评价了将SiC-MISFET200a的Vgs设定为0V、将SiC-MISFET200b的Vgs设定为-10V时的恢复特性的结果。另外，电流的测量评价了将利用分别由Rogowsky线圈构成的电流传感器测量流过SiC-MISFET200a、200b的电流值而得到的电流相加之后的整体电流。
在图9(a)中，将SiC-MISFET200a、200b及总计(＝200a+200b)的反向电流Ids分别设为Idiode1、Idiode2、Idiode。SiC-MISFET200a及200b具有大致相同的二极管特性，因此在恢复动作(开关用MISFET接通)前，Idiode1、Idiode2都流过约-10A左右的电流。此外，在恢复动作之后，-4A左右的反向电流立刻流过SiC-MISFET200a及200b，之后电流成为0。因此，作为Idiode，在恢复动作之后立刻流过-8A左右的反向电流。
图9(b)示出将SiC-MISFET200a的Vgs设为0V、将SiC-MISFET200b的Vgs设为-10V时的恢复特性图表。图表中的图例中的各个反向电流Ids与图9(a)相同。在SiC-MISFET200b中，通过向栅极赋予负电压(Vgs＝-10V)，从而在恢复动作(开关用MISFET接通)前几乎没有电流流过(Idiode2≈0A)，大部分电流流过SiC-MISFET200a(Idiode1＝约-20A)。在此，在反向电流Ir为负的区域内，将电流与电压之积积分后的结果为恢复损耗。根据图9(b)可知，在恢复动作前，由于电流几乎不流过SiC-MISFET200b，因此在恢复动作之后也不怎么会有负的反向电流流过。因此，刚刚恢复动作后的Idiode的绝对值也会变小。
图10(a)示出如图8(b)所示那样栅电极被偏置的半导体元件200的恢复损耗值的Vgs依赖性。图10(a)的横轴表示SiC-MISFET200b的栅极电压Vgs，纵轴是恢复损耗，表示将SiC-MISFET200b的栅极电压Vgs为0时的恢复损耗设为1之时的相对值。在图10(a)中，Vgs为0V时的结果表示如图8(a)所示那样栅电极被偏置的半导体元件200的恢复损耗值。
根据图10(a)可知，在将SiC-MISFET200b的栅极电压Vgs设定为负的情况下，伴随着其绝对值增大，虽然SiC-MISFET200a的恢复损耗值多少会有所增加，但是SiC-MISFET200b的恢复损耗会降低，因此作为半导体元件200整体的恢复损耗来说，最大约降低10％左右。
图10(b)表示改变了SiC-MISFET200b的Vgs时的二极管的启动电压和恢复损耗比。横轴是以反向电流Ids流动-1A时的Vds定义的二极管的启动电压Vf1，纵轴是SiC-MISFET200b的恢复损耗，表示将Vgs为0时的值设为1的相对值。根据图10(b)可知，若只看SiC-MISFET200b，则与Vgs为0的情况相比，将Vgs设为-2V时获得约28％的恢复损耗降低效果，将Vgs设为-4V以上时获得约33％以上的恢复损耗降低效果。由此可知，在半导体元件200中流过反向电流的反向模式下，优选将SiC-MISFET200b的Vgs设定为小于0V，更优选设定在-2V以下。此外，可知更优选将Vgs设定在-5V以下。由此，根据本实施方式的电力转换器2000，在半导体元件200中流过反向电流的反向模式下，通过将SiC-MISFET200b的Vgs设定为负，从而能够降低恢复损耗。
另外，如上述测量所示，恢复损耗的降低效果是针对图8(a)及图8(b)所示的半导体元件而由控制部控制反向模式的电流所得到的。因此，并不限于本实施方式中说明的这种电力转换器，只要是至少具备半导体元件和进行上述控制的控制部的半导体装置，就能够得到恢复损耗的降低效果。
以下，说明本发明的实施方式所涉及的电力转换器的控制方法中的、半导体元件200的动作时刻的一例。
图11A(a)示出本实施方式的电力转换器2000的1铁芯份的构成。在图11A(a)中，直流电源160向电动机等感应性负载150a供给电力。串联连接了由上臂(高侧(H))的SiC-MISFET200a及200b的并联连接构成的半导体元件200H、和由下臂(低侧(L))的SiC-MISFET200c及200d的并联连接构成的半导体元件200L。栅极电压控制电路180驱动上臂的SiC-MISFET200a及200b的各栅极、以及下臂的SiC-MISFET200c及200d的各栅极。具体而言，栅极电压控制电路180输出上臂侧的SiC-MISFET200a及200b的栅极驱动电压VgsH1及VgsH2、和下臂侧的SiC-MISFET200c及200d的栅极驱动电压VgsL1及VgsL2。
在图11A(a)中，箭头所示的流过各个SiC-MISFET的电流IdsH1、IdsH2、IdsL1、IdsL2在沿着箭头的方向流动时具有正值，沿着与箭头的方向相反的方向流动时具有负值。此外，在图11A中，将向各个SiC-MISFET施加的电位差也标记为VdsH1、VdsH2、VdsL1、VdsL2。
利用交流电流来驱动感应性负载150a。因此，如图11A所示，在感应性负载150a中存在从感应性负载150a向铁芯210侧流过电流IL(R)的情况、和从铁芯210向感应性负载150a侧流过电流IL(F)的情况。
图11A(b)是表示栅极电压控制电路180的构成的一例的框图。栅极电压控制电路180具备逻辑电路180b和多个驱动器180a。逻辑电路180b例如根据从外部的PWM产生电路输入的PWM信号，向各驱动器180a输出栅极信号。各驱动器180a与构成逆变器电路的各SiC-MISFET的栅极端子连接。各驱动器180a根据从逻辑电路180b输入的栅极信号，向所连接的各SiC-MISFET分别施加栅极驱动电压VgsH1、VgsH2、VgsL1、VgsL2。本实施方式所涉及的栅极电压控制电路向各SiC-MISFET施加例如图11B至图11I所示的动作波形的栅极驱动电压VgsH1、VgsH2、VgsL1、VgsL2。
驱动器是绝缘型驱动电路，典型的是具备脉冲变压器(pulsetransformer)或光电耦合器(photocoupler)等。此外，栅极电压控制电路180可以附加其他电路，也可以在内部包括PWM产生电路。
图11B是图11A所示的电路的动作波形的一例，是表示从感应性负载150a向铁芯210侧流过电流IL(R)时的各部的电压、电流的时序图。在图11B中，将上臂的栅极驱动电压VgsH1及VgsH2、和下臂的栅极驱动电压VgsL1及VgsL2交替地切换成高电平、低电平。即，上臂为高电平时下臂为低电平，下臂为高电平时上臂为低电平。在此，高电平是SiC-MISFET的阈值电压Vth以上的电压，低电平是小于SiC-MISFET的阈值电压Vth的电压。在该例中，低电平为0V。此外，为了防止上臂的SiC-MISFET和下臂的SiC-MISFET同时导通而短路破坏的情况，在VgsH1及VgsH2无效而VgsL1及VgsL2有效为止的期间内设置空载时间。在此，空载时间是指，上臂及下臂的两个SiC-MISFET的栅极驱动电压两方都被设定为低电平的期间。
图11B的时序图中的初始状态下，上臂及下臂的Vgs都是低电平。首先，下臂的栅极驱动电压VgsL1及VgsL2过渡到高电平，在沟道中流过正向电流(下臂的SiC-MISFET200c及200d处于正向模式)。之后，下臂的栅极驱动电压VgsL1及VgsL2变为无效，在空载时间的期间内上臂的SiC-MISFET200a及200b起到沟道二极管的作用，并在反向上流过电流(上臂的SiC-MISFET200a及200b处于反向模式)。此时，IdsH1及IdsH2表示负值。
在上臂的SiC-MISFET200a及200b的沟道二极管中流过反向电流的状态下，即使上臂的栅极驱动电压VgsH1及VgsH2过渡到高电平，在SiC-MISFET200a及200b中也会一直在反向上继续流过电流。
将上臂的VgsH1及VgsH2设为低电平时，仅对VgsH2施加负电压(例如，VgsH2≥-2V)，对VgsH1不施加电压(VgsH1＝0V)。由此，在上臂的SiC-MISFET200a中在反向上继续流过电流(IdsH1＜0A)，但是在SiC-MISFET200b中启动电压Vf0的绝对值会增大(在图8(c)中，I-V特性偏向负的方向)，从而在本实施方式中阻断了反向的二极管电流(IdsH2≈0A)。此时，通过阻断SiC-MISFET200b中的反向电流(IdsH2≈0A)，从而SiC-MISFET200a的反向电流会增大。此外，此时，在上臂中，流过反向电流的SiC-MISFET的数量是1个。
之后，在将下臂的VgsL1及VgsL2设为高电平时，由于二极管的恢复动作，会在上臂的SiC-MISFET200a及200b中产生恢复损耗。但是，在本动作中，与恢复动作前未施加电压的(VgsH1＝0V)SiC-MISFET200a的恢复损耗相比，在恢复动作前施加了负的栅极驱动电压的(VgsH2≥-2V)SiC-MISFET200b的恢复损耗被降低。之后，SiC-MISFET200c及200d导通，在SiC-MISFET200c及200d的沟道中流过电流。最后，下臂的VgsL1及VgsL2都变为无效，返回初始状态。
图11C是图11A所示的电路的动作波形的一例，是表示从铁芯210向感应性负载150a侧流过电流IL(F)时的各部的电压、电流的时序图。在图11C的时序图中的初始状态下，上臂及下臂的Vgs都是低电平。首先，上臂的栅极驱动电压VgsH1及VgsH2过渡到高电平(上臂的SiC-MISFET200a及200b处于正向模式)，在沟道中流过正向电流。此时，在上臂中，流过电流的SiC-MISFET的数量是1个。
之后，上臂的栅极驱动电压VgsH1及VgsH2变为无效，在空载时间的期间内下臂的SiC-MISFET200c及200d起到沟道二极管的作用，在反向上流过电流(下臂的SiC-MISFET200c及200d处于反向模式)。此时，IdsL1及IdsL2表示负值。
在下臂的SiC-MISFET200c及200d的沟道二极管中流过反向电流的状态下，即使下臂的栅极驱动电压VgsL1及VgsL2过渡到高电平，在SiC-MISFET200c及200d中也会一直在反向上继续流过电流。
在将下臂的VgsL1及VgsL2设为低电平时，仅对VgsL2施加负电压(例如，VgsL2≥-2V)，对VgsL1不施加电压(VgsL1＝0V)。由此，在下臂的SiC-MISFET200c中在反向上继续流过电流(IdsL1＜0A)，但是在SiC-MISFET200d中启动电压Vf0的绝对值增大，从而在本实施方式中阻断反向的二极管电流(IdsH2≈0A)。此时，由于阻断SiC-MISFET200d中的反向电流(IdsL2≈0A)，因此SiC-MISFET200c的反向电流增大。
之后，在将上臂的VgsH1及VgsH2设为高电平时，由于二极管的恢复动作，会在下臂的SiC-MISFET200c及200d中产生恢复损耗。但是，在该动作中，与恢复动作前未施加电压的(VgsL1＝0V)SiC-MISFET200c的恢复损耗相比，在恢复动作前施加了负的栅极驱动电压的(VgsL2≥-2V)SiC-MISFET200d的恢复损耗被降低。之后，SiC-MISFET200a及200b导通，在SiC-MISFET200a及200b的沟道中流过电流。最后，上臂的VgsH1及VgsH2都变无效，返回初始状态。
图11D是图11A所示的电路的动作波形的又一例，表示从感应性负载150a向铁芯210侧流过电流IL(R)时的各部的电压、电流的时序图。在图11D中，在将上臂的VgsH1及VgsH2从高电平变为低电平时，在使施加到SiC-MISFET200b的栅极驱动电压VgsH2从正电压急剧变化到负电压时，认为存在因VgsH2的电位变化而引起噪声增大的可能性。因此，在使上臂的VgsH2无效时，有一次通过保持了零电位(VgsH2＝0V)的状态设为负电压(例如，VgsH2≥-2V)，从而较之进行在图11B的时序图所示的动作的情况，也可进一步降低栅极电位切换(开关动作)时的噪声。该时刻下的上臂的VgsH1的状态(VgsH1＝0V)、除此之外的期间的各部的电压、电流的控制方法与图11B的情况相同。此外，SiC-MISFET200b中的恢复损耗的降低效果也与图11B的情况下的动作相同。
图11E是表示又1个例中的从铁芯210向感应性负载150a侧流过电流IL(F)时的各部的电压、电流的时序图。在图11E中，在将下臂的VgsL1及VgsL2从高电平变为低电平时，在将施加到SiC-MISFET200d的栅极驱动电压VgsL2从正电压急剧变化为负电压时，认为存在因VgsL2的电位变化而引起的噪声增大的可能性。因此，在下臂的VgsL2为无效时，有一次通过保持了零电位(VgsH2＝0V)的状态设为负电压(例如，VgsH2≥-2V)，从而较之进行在图11C的时序图所示的动作的情况，也可进一步降低栅极电位切换(开关动作)时的噪声。此时的下臂的VgsL1的状态(VgsL1＝0V)、除此之外的期间的各部的电压、电流的控制方法与图11C的情况相同。此外，SiC-MISFET200d中的恢复损耗的降低效果也与图11C的情况下的动作相同。
在上述本实施方式的例子中，虽然将用于使SiC-MISFET200a、200b、200c、200d截止的栅极电压Vgs设定成了0V、即将上臂及下臂的栅极电压的低电平设定成了0V，但是也可以设定其他值。如图8(c)所示，通过将栅极电压Vgs的低电平设定为小于0V的值，从而能够将在上臂及下臂中开始流过反向电流的电压Vf0设为更小的值(负值)。此时，在2个SiC-MISFET的栅极电压Vgs都为截止状态时都设定为负。因此，根据由本实施方式的电力转换器2000驱动的感应性负载150的特性，可改变栅极电压Vgs的低电平，调整在上臂及下臂中开始流过反向电流的电压Vf0。
图11F至图11I示出了将上臂及下臂中的栅极电压Vgs的低电平设定为-5V时的图11A示出的电路的动作波形。图11F及图11G对应于图11B及图11C，在空载时间的整个期间内，将上臂及下臂之中的、阻断反向的二极管电流的SiC-MISFET200b及200d的栅极电压VgsH2及VgsL2例如设定成了-10V。此外，图11H及图11I对应于图11D及图11E，在空载时间的一部分期间内，将上臂及下臂之中的、阻断反向的二极管电流的SiC-MISFET200b及200d的栅极电压VgsH2及VgsL2例如设定成了-10V。由此，即使在将SiC-MISFET的低电平设定成了-5V的情况下，通过施加比所设定的低电平的Vgs还小的栅极电压(绝对值更大)，从而能够抑制反向的二极管电流，且能够如上所那样降低上臂及下臂中的恢复损耗。
参照图11A、11B、11C说明了1铁芯份的半导体元件200的动作时刻，电力转换器2000整体的动作时刻也是同样的。电力转换器2000的栅极电压控制电路180例如包括PWM控制电路，在错开相位的同时在上述的时刻驱动各铁芯。
由此，根据本实施方式，在以交替地使上臂的半导体元件200及下臂的半导体元件200处于导通状态的方式进行驱动的情况下，在上臂的半导体元件200及下臂的半导体元件200同时处于截止状态的空载时间的至少一部分期间内，将上臂的半导体元件200或下臂的半导体元件200的SiC-MISFET200b的栅极驱动电压Vgs设定为负电压。由此，能够降低半导体元件200的恢复损耗。
另外，在本实施方式中，在上臂及下臂的2个SiC-MISFET中，按照在规定时刻在其中一个SiC-MISFET中不流过反向的二极管电流的方式设定了栅极电压Vgs。在本实施方式中，为了便于说明，利用并联连接的2个SiC-MISFET进行了说明，但是在并联连接了3个以上的多个SiC-MISFET的情况下，也能够得到同样的效果。即，在多个SiC-MISFET之中的至少2个SiC-MISFET中进行以上说明过的驱动，从而能够得到降低恢复损耗的效果。此时，在反向模式下流过电流的SiC-MISFET的数量少于在正向模式下流过电流的SiC-MISFET的数量。
此外，在上述说明中，说明了以2个SiC-MISFET之中的一个SiC-MISFET中不流过反向电流的方式(Ids≈0A)设定栅极电压Vgs的最佳例，但是只要在2个SiC-MISFET中设定成一个SiC-MISFET的反向电流的绝对值小于另一个即可，这样也能够得到降低恢复损耗的效果。具体而言，在2个SiC-MISFET中，在截止状态下，通过将一个SiC-MISFET的Vgs设定得小于另一个(绝对值更大)，从而能够使流过一个SiC-MISFET的反向的二极管电流小于流过另一个SiC-MISFET的反向的二极管电流。由此，如参照图10(b)说明过的那样，能够得到降低恢复损耗的效果。在2个SiC-MISFET的Vgs之差在-2V以上时可得到显著的该效果，并且若在-5V以上则可充分地抑制恢复损耗。
另外，在本实施方式中，电力转换器2000作为SiC-MISFET200a、200b而具备了图1(a)所示的纵型SiC-MISFET，但是本实施方式的电力转换器2000也可以在SiC-MISFET200a、200b中具备横型SiC-MISFET或沟槽型SiC-MISFET。
此外，在本实施方式中，说明了各臂的半导体元件200具备2个SiC-MISFET的例子，但是SiC-MISFET的数量并不限于此。只要在空载时间的至少一部分期间内，在多个SiC-MISFET之中的一部分SiC-MISFET中阻断反向电流、且使其他SiC-MISFET起到二极管作用即可。此外，如上所述，虽然将SiC-MISFET的二极管动作时的栅极电压Vgs设成了0V，但是并不限于此，栅极电压Vgs可根据用途来适当设定。
图12示意性表示横型SiC-MISFET100’的1个单元份的构造。横型SiC-MISFET100’在p体区域30内具备以规定间隔设置的源极区域40、漏极区域75、以及在其间位于p体区域30上的沟道层50。源极区域40及漏极区域75分别与源电极45及漏电极70连接。此外，隔着栅极绝缘膜60，栅电极65位于沟道层50上。源电极45与在p体区域30中形成的p体接触区域32也电连接。在横型SiC-MISFET100’中，也如上述那样，通过调整沟道层50的厚度和杂质浓度，从而能够将沟道二极管的启动电压的绝对值设定为小于体二极管的启动电压的绝对值，能够实现从源极区域40经由沟道层50流向漏极区域75的电流路径的续流二极管。
图13示意性示出沟槽型SiC-MISFET100”的1个单元份的构造。沟槽型SiC-MISFET100”具备设置于漂移层20的p体区域30以及位于p体区域30上的源极区域40。形成贯通p体区域30而到达漂移层20的沟槽55，在沟槽55的内侧面设置了沟道层50。隔着栅极绝缘膜60，栅电极65位于沟道层50上。在沟槽型SiC-MISFET100”中也如上所述那样，通过调整沟道层50的厚度和杂质浓度，从而能够将沟道二极管的启动电压的绝对值设定成小于体二极管的启动电压的绝对值，能够实现从源极区域40经由沟道层50流向漏电极70的电流路径的续流二极管。
此外，在本实施方式中，在反向模式下，施加了负的栅极电压的SiC-MISFET200b不再起到续流二极管的作用。因此，SiC-MISFET200b可以不是SiC-DioMOS，只要至少具备晶体管特性即可。例如，图6B(a)、(b)示出代替SiC-MISFET200b而使用了绝缘栅双极晶体管300的电力转换器3000、3000’的电路构成。在使用绝缘栅双极晶体管300的情况下，即使将栅极电压不偏置为负，反向电流也不会流过绝缘栅双极晶体管300。因此，即使以与SiC-MISFET200a相同的驱动电压及相同的时刻驱动绝缘栅双极晶体管300，也能够降低电力转换器3000中的恢复损耗。
并且，如图6C(a)、(b)所示，也可以在图6A(a)、(b)所示的电力转换器2000、2000’的各臂中插入二极管。图6C(a)、(b)所示的电力转换器4000、4000’还具备在各铁芯的各臂中直接与SiC-MISFET200b连接的二极管230。
二极管230具有正的启动电压，从而在反向模式下，由于二极管230的整流作用，在SiC-MISFET200b中没有电流流过，不能起到续流二极管的作用。由此，可降低电力转换器4000、4000’中的恢复损耗。
(第2实施方式)
以下，说明本发明的半导体元件的第2实施方式。
如在第1实施方式中所说明的那样，如图3所示，SiC-MISFET200a及200b分别可以作为具有由通常的栅极、源极、漏极的3个端子构成的封装方式(例如TO220等)的SiC-MISFET。此时，在不同的基板上分开封装了SiC-MISFET200a及200b的有源区域13。
另一方面，本实施方式的SiC-MISFET200a及200b的特征在于形成在共同的基板上。图14示意性表示本实施方式的半导体元件201的平面构造。半导体元件202具备在同一个碳化硅基板10上构成的SiC-MISFET200a及200b。SiC-MISFET200a及200b分别包括多个图1(a)所示的单元构造。例如，SiC-MISFET200a形成在有源区域13a内，SiC-MISFET200b形成在有源区域13b内。
半导体元件202具备栅电极焊点14a和保护环12a。栅极焊点与有源区域13a中的SiC-MISFET单元的栅电极连接，从而与栅极布线(未图示)连接。保护环12a在有源区域13a和栅电极焊点14a的周围被设置成终端结构。
同样地，配置有与栅极布线连接的栅电极焊点14b、以及在有源区域13b和栅电极焊点14b的周围作为终端结构的保护环12b。
源电极焊点15a与有源区域13a、有源区域13b的所有源电极电连接。即，有源区域13a的源电极、和有源区域13b的源电极通过源电极焊点15而被并联连接。此外，在基板背面的整个面上形成了未图示的漏电极，即并联连接了有源区域13a和有源区域13b的漏电极。通过设置成这种构成，与在外部并联连接被独立封装的SiC-MISFET的情况相比，能够缩短并联连接源电极、漏电极的布线的距离，能够降低寄生电感，因此能够降低开关动作中的噪声。
并联连接了SiC-MISFET200a及200b的源极区域及漏极区域，但是由于分开形成了栅电极焊点，因此能够分开控制有源区域13a和有源区域13b的栅极电压。因此，与第1实施方式相同，在SiC-MISFET200a起到沟道二极管的作用时，通过将SiC-MISFET200b的栅极电压设为负，从而能够降低恢复损耗。此外，通过利用本实施方式的半导体元件，从而能够降低电力转换器的损耗。
(第3实施方式)
图15示意性表示本实施方式的半导体元件202的平面构造。虽然半导体元件202具备在同一个碳化硅基板10上构成的SiC-MISFET200a及200b，但是与第2实施方式的不同点在于，具有包围有源区域13a、有源区域13b这两者的共同的保护环区域12。
如图15所示，例如，SiC-MISFET200a形成在有源区域13a内，SiC-MISFET200b形成在有源区域13b内。
在半导体元件202中，栅电极焊点14a形成在碳化硅基板10上。栅电极焊点14a与有源区域13a内的SiC-MISFET200a的栅电极连接，从而与栅极布线(未图示)连接。同样地，栅电极焊点14b形成在碳化硅基板10上。栅电极焊点14b与有源区域13b内的SiC-MISFET200b的栅电极连接，从而与栅极布线(未图示)连接。半导体元件202在碳化硅基板10上具备作为包围有源区域13a、有源区域13b、及栅电极焊点14a、14b的全部的终端结构的保护环12。源电极焊点15a与有源区域13a的多个单元的全部源电极电连接。同样地，源电极焊点15b与有源区域13b的多个单元的全部源电极电连接。并且，源电极焊点15b与源电极焊点15a电连接。
根据半导体元件202，与在外部并联连接被独立封装的SiC-MISFET的情况相比，能够缩短并联连接源电极、漏电极的布线的距离。由此，可降低寄生电感，且能够降低开关动作中的噪声。此外，由于具备共同包围有源区域13a和有源区域13b的保护环区域12，因此能够缩小芯片面积，能够降低制造成本。
此外，并联连接了源极区域及漏极区域，但是由于分开形成了栅电极焊点，因此能够分开控制有源区域13a和有源区域13b的栅极电压。因此，与第1实施方式相同，在SiC-MISFET200a起到沟道二极管的作用时，通过将SiC-MISFET200b的栅极电压设为负，从而能够降低恢复损耗。此外，通过利用本实施方式的半导体元件，从而能够降低电力转换器的损耗。
除此之外，半导体元件的封装可进行各种改变。图16(a)所示的半导体元件203具备位于同一基板上的4个有源区域13a、13b、13c、13d。通过改变在这种4个有源区域13内形成的SiC-MISFET的源电极、漏电极及栅电极的连接，从而能够变更可分开控制的有源区域的面积比率。
图16(b)示出具有面积比率为1∶1的2个有源区域的半导体元件的俯视图。将在有源区域13a及有源区域13b内形成的SiC-MISFET的源电极连接到共同的源电极焊点15ab，并且将栅电极连接到共同的栅电极焊点14ab。同样地，将在有源区域13c和有源区域13d内形成的SiC-MISFET的B的源电极连接到共同的源电极焊点15cd，并且将栅电极连接到共同的栅电极焊点14cd。由此，半导体元件203具备具有1∶1的驱动电流比的2个独立的SiC-MISFET200a、200b。
图16(c)示出具有面积比率为3∶1的2个有源区域的半导体元件的俯视图。将在有源区域13a、13c、13d内形成的SiC-MISFET的源电极连接到共同的源电极焊点15abc，并且将栅电极连接到共同的栅电极焊点14abc。另一方面，将在有源区域13d内形成的SiC-MISFET的B的源电极连接到源电极焊点15d，并且将栅电极连接到栅电极焊点14d。由此，半导体元件203具备具有3∶1的驱动电流比的2个独立的SiC-MISFET200a、200b。
产业上的可利用性
根据本申请的一个方式，能够提供无需增加部件数量就能够降低SiC半导体装置的开关动作损耗的半导体装置及半导体元件的控制方法。特别是，可适当地提供需要大电流用途地控制多个SiC半导体元件的电力转换器。
符号说明
10    基板(碳化硅基板)
12、12a、12b    保护环(FLR)区域
13、13a、13b、13c、13d    有源区域
14、14a、14b、14ab、14cd、14abc、14d    栅电极焊点
15、15a、15b、15ab、15cd、15abc、15d    源电极焊点
16    保护绝缘膜(钝化膜)
20    第1碳化硅半导体层(漂移层)
30    体区域(阱区域)
32    体接触区域
40    源极区域
45    源电极
50    沟道层
55    沟槽
60    栅极绝缘膜
65    栅电极
70    漏电极
100、200、201、202、203    半导体元件
110    电容元件
120    整流用二极管元件
130    感应性元件
150    负载
160    直流电源
170    交流电源
180    栅极电压控制电路
1000、1000’、2000、2000’、3000、3000’、4000、4000’    电力转换器

Claims (15)

1.一种半导体装置，具备半导体元件和控制所述半导体元件的动作的控制部，其中，该半导体元件具备第1金属-绝缘体-半导体场效应晶体管、和与所述第1金属-绝缘体-半导体场效应晶体管并联连接的第2金属-绝缘体-半导体场效应晶体管，
所述第1及第2金属-绝缘体-半导体场效应晶体管分别具备：
源电极；
漏电极；
栅电极；和
起到沟道作用的碳化硅半导体层，
将电流从所述漏电极经由所述碳化硅半导体层流向所述源电极的方向定义为正向，将电流从所述源电极经由所述碳化硅半导体层流向所述漏电极的方向定义为反向，
所述控制部，
在正向模式下，按照电流在正向上流过所述第1及第2金属-绝缘体-半导体场效应晶体管的方式控制所述半导体元件；
在反向模式下，按照电流在反向上流过所述第1及第2金属-绝缘体-半导体场效应晶体管的方式控制所述半导体元件，
其特征在于：
所述控制部构成为按照流过所述第2金属-绝缘体-半导体场效应晶体管的反向电流小于流过所述第1金属-绝缘体-半导体场效应晶体管的反向电流的方式控制所述半导体元件。
2.根据权利要求1所述的半导体装置，其中，
所述第1金属-绝缘体-半导体场效应晶体管和第2金属-绝缘体-半导体场效应晶体管的晶体管特性相等。
3.根据权利要求1所述的半导体装置，其中，
将以所述源电极为基准的所述栅电极的电位定义为Vgs，
所述控制部构成为：在所述反向模式下，所述第2金属-绝缘体-半导体场效应晶体管的Vgs小于所述第1金属-绝缘体-半导体场效应晶体管的Vgs。
4.根据权利要求3所述的半导体装置，其中，
所述控制部构成为：所述第1金属-绝缘体-半导体场效应晶体管的Vgs与所述第2金属-绝缘体-半导体场效应晶体管的Vgs之差在2V以上。
5.根据权利要求4所述的半导体装置，其中，
所述控制部构成为：所述第1金属-绝缘体-半导体场效应晶体管的Vgs及所述第2金属-绝缘体-半导体场效应晶体管的Vgs都为负值。
6.根据权利要求5所述的半导体装置，其中，
所述控制部构成为：所述第1金属-绝缘体-半导体场效应晶体管的Vgs与所述第2金属-绝缘体-半导体场效应晶体管的Vgs之差在5V以上。
7.根据权利要求3所述的半导体装置，其中，
所述控制部构成为：在反向模式下，将所述第1金属-绝缘体-半导体场效应晶体管的Vgs设定为0V、且将所述第2金属-绝缘体-半导体场效应晶体管的Vgs设定为小于0V。
8.根据权利要求1至7任一项所述的半导体装置，其中，
所述第1及第2金属-绝缘体-半导体场效应晶体管配置在互不相同的基板上。
9.根据权利要求1至7任一项所述的半导体装置，其中，
所述第1及第2金属-绝缘体-半导体场效应晶体管配置在同一基板上。
10.根据权利要求1至7任一项所述的半导体装置，其中，
所述半导体装置还具备包围所述第1及第2金属-绝缘体-半导体场效应晶体管的终端结构。
11.根据权利要求1至7任一项所述的半导体装置，其中，
所述半导体元件还具备与所述第2金属-绝缘体-半导体场效应晶体管串联连接的二极管，
相对于所述第2金属-绝缘体-半导体场效应晶体管及所述二极管的直接连接，而所述第1金属-绝缘体-半导体场效应晶体管被并联连接。
12.一种电力转换器，具备多个铁芯，其中，各所述铁芯包括分别由权利要求1至11任一项所述的半导体装置构成的上臂及下臂。
13.根据权利要求12所述的电力转换器，其中，
在所述反向模式下流过电流的所述第1及第2金属-绝缘体-半导体场效应晶体管的数量少于在所述正向模式下流过电流的所述第1及第2金属-绝缘体-半导体场效应晶体管的数量。
14.一种半导体元件的控制方法，其中所述半导体元件具备第1金属-绝缘体-半导体场效应晶体管、和与所述第1金属-绝缘体-半导体场效应晶体管并联连接的第2金属-绝缘体-半导体场效应晶体管，
所述第1及第2金属-绝缘体-半导体场效应晶体管分别具备源电极、漏电极、栅电极、和起到沟道作用的碳化硅半导体层，
将电流从所述漏电极经由所述碳化硅半导体层流向所述源电极的方向定义为正向，将电流从所述源电极经由所述碳化硅半导体层流向所述漏电极的方向定义为反向，
在正向模式下，按照电流在正向上流过所述第1及第2金属-绝缘体-半导体场效应晶体管的方式控制所述半导体元件，
在反向模式下，按照电流在反向上流过所述第1及第2金属-绝缘体-半导体场效应晶体管的方式控制所述半导体元件，
其特征在于：
按照流过所述第2金属-绝缘体-半导体场效应晶体管的反向电流小于流过所述第1金属-绝缘体-半导体场效应晶体管的反向电流的方式控制所述半导体元件。
15.一种电力转换器的控制方法，是由权利要求12规定的电力转换器的控制方法，其中，
在按照使所述上臂的所述半导体元件及所述下臂的所述半导体元件隔着同时呈截止状态的空载时间而交替地成为导通状态的方式驱动所述上臂的所述半导体元件及所述下臂的所述半导体元件的情况下，在所述空载时间的至少一部分期间内，将所述上臂的所述半导体元件或者所述下臂的所述半导体元件的第2金属-绝缘体-半导体场效应晶体管的栅极电压设定为负电压。
CN201280000915.1A 2011-10-03 2012-04-16 半导体装置、电力转换器及电力转换器的控制方法 Expired - Fee Related CN103141026B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-219103 2011-10-03
JP2011219103 2011-10-03
PCT/JP2012/002628 WO2013051170A1 (ja) 2011-10-03 2012-04-16 半導体装置、電力変換器および電力変換器の制御方法

Publications (2)

Publication Number Publication Date
CN103141026A CN103141026A (zh) 2013-06-05
CN103141026B true CN103141026B (zh) 2014-04-02

Family

ID=48043356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280000915.1A Expired - Fee Related CN103141026B (zh) 2011-10-03 2012-04-16 半导体装置、电力转换器及电力转换器的控制方法

Country Status (4)

Country Link
US (1) US8582334B2 (zh)
EP (1) EP2765706B1 (zh)
CN (1) CN103141026B (zh)
WO (1) WO2013051170A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855913A (zh) * 2012-11-30 2014-06-11 通用电气公司 能量变换系统及其控制方法
WO2016159950A1 (en) 2015-03-30 2016-10-06 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
WO2016159948A1 (en) 2015-03-30 2016-10-06 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
JP6058228B1 (ja) 2015-04-22 2017-01-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6409891B2 (ja) * 2016-03-28 2018-10-24 株式会社デンソー 電力変換装置
WO2017169660A1 (ja) * 2016-03-28 2017-10-05 株式会社デンソー 電力変換装置
JP6542174B2 (ja) * 2016-09-21 2019-07-10 株式会社東芝 半導体装置及び半導体装置の制御方法
JP6678810B2 (ja) 2017-02-24 2020-04-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN106936298B (zh) * 2017-03-15 2020-01-10 华为技术有限公司 一种半导体器件、控制方法以及变流器
WO2018225690A1 (ja) * 2017-06-08 2018-12-13 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6753837B2 (ja) * 2017-12-18 2020-09-09 株式会社東芝 インバータ装置、及びインバータ装置の放熱特性検出方法
US11355627B2 (en) 2017-12-19 2022-06-07 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
JP2020068435A (ja) * 2018-10-23 2020-04-30 トヨタ自動車株式会社 スイッチング回路
JP6752336B2 (ja) * 2019-07-18 2020-09-09 三菱電機株式会社 半導体装置
US20220254906A1 (en) * 2019-09-06 2022-08-11 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
CN219040456U (zh) * 2020-02-20 2023-05-16 日立能源瑞士股份公司 功率半导体模块
CN114664926A (zh) * 2022-03-30 2022-06-24 电子科技大学 一种功率半导体器件结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020405A (ja) * 2004-06-30 2006-01-19 National Institute Of Advanced Industrial & Technology 半導体スイッチ回路
JP2008017237A (ja) * 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
WO2010125819A1 (ja) * 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197400B2 (ja) 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置
JP5011681B2 (ja) 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
JP4772542B2 (ja) * 2006-03-15 2011-09-14 株式会社東芝 電力変換装置
JP2007305836A (ja) 2006-05-12 2007-11-22 Mitsubishi Electric Corp 電力変換回路
US8283973B2 (en) * 2009-08-19 2012-10-09 Panasonic Corporation Semiconductor element, semiconductor device, and electric power converter
JP2013013224A (ja) * 2011-06-29 2013-01-17 Sumitomo Electric Ind Ltd 双方向スイッチ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020405A (ja) * 2004-06-30 2006-01-19 National Institute Of Advanced Industrial & Technology 半導体スイッチ回路
JP2008017237A (ja) * 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
WO2010125819A1 (ja) * 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器

Also Published As

Publication number Publication date
EP2765706B1 (en) 2019-11-06
US20130107600A1 (en) 2013-05-02
EP2765706A4 (en) 2015-02-18
EP2765706A1 (en) 2014-08-13
WO2013051170A1 (ja) 2013-04-11
CN103141026A (zh) 2013-06-05
US8582334B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN103141026B (zh) 半导体装置、电力转换器及电力转换器的控制方法
US9100019B2 (en) Semiconductor driver circuit and power conversion device
JP5767811B2 (ja) Ｉｉｉ族窒化物双方向スイッチ
CN103545308B (zh) 具有至少两个开关的集成电路
JP4719746B2 (ja) カスコード整流器
CN103546049A (zh) 具有整流电路的电路配置结构
CN101999204A (zh) 双向开关电路及包括该双向开关电路的功率转换装置
CN103503138A (zh) 具有第一半导体器件并具有多个第二半导体器件的半导体器件装置
US7838901B2 (en) Single-chip common-drain JFET device and its applications
CN103516338A (zh) 半导体器件和使用该半导体器件的系统
JP2001245479A (ja) 電力半導体モジュール
JP2011029386A (ja) 半導体装置および電子機器
US20150207407A1 (en) Semiconductor Device, Semiconductor Module, and Electronic Circuit
CN102349156B (zh) 高电压半导体器件和驱动电路
US10020302B2 (en) Half-bridge circuit, H-bridge circuit and electronic system
JP6869140B2 (ja) 半導体装置及びそれを用いたオルタネータ
CN104969342B (zh) 半导体装置
Moench et al. A three-phase GaN-on-Si inverter IC for low-voltage motor drives
CN106663658A (zh) 半导体集成电路
JP5159987B1 (ja) 半導体装置、電力変換器および電力変換器の制御方法
CN106057801A (zh) 具有第一半导体器件并具有多个第二半导体器件的半导体器件装置
CN108074985B (zh) 一种逆阻型vdmos器件
CN108091696B (zh) 一种逆阻型vdmos器件
CN100476675C (zh) 芯片上电源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140402