KR20170006268A - 전력 변환 장치 및 구동 장치 - Google Patents

전력 변환 장치 및 구동 장치 Download PDF

Info

Publication number
KR20170006268A
KR20170006268A KR1020160084101A KR20160084101A KR20170006268A KR 20170006268 A KR20170006268 A KR 20170006268A KR 1020160084101 A KR1020160084101 A KR 1020160084101A KR 20160084101 A KR20160084101 A KR 20160084101A KR 20170006268 A KR20170006268 A KR 20170006268A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
low
emitter
gate electrode
Prior art date
Application number
KR1020160084101A
Other languages
English (en)
Inventor
다이스께 곤도
고지 다떼노
창 리우
나오 나가따
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20170006268A publication Critical patent/KR20170006268A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • F03D9/002—
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F03—MACHINES OR ENGINES FOR LIQUIDS; WIND, SPRING, OR WEIGHT MOTORS; PRODUCING MECHANICAL POWER OR A REACTIVE PROPULSIVE THRUST, NOT OTHERWISE PROVIDED FOR
    • F03D—WIND MOTORS
    • F03D9/00—Adaptations of wind motors for special use; Combinations of wind motors with apparatus driven thereby; Wind motors specially adapted for installation in particular locations
    • F03D9/20—Wind motors characterised by the driven apparatus
    • F03D9/25—Wind motors characterised by the driven apparatus the apparatus being an electrical generator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/605—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/61—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
    • H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/70—Wind energy
    • Y02E10/72—Wind turbines with rotation axis in wind direction
    • Y02E10/725—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/70—Wind energy
    • Y02E10/76—Power conversion electric or electronic aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은, 전력 변환 장치 및 구동 장치에 있어서, 실장 부품수를 삭감하는 것을 과제로 한다. 하이 사이드 트랜지스터 TH 및 로우 사이드 트랜지스터 TL의 각각은, EGE(이미터-게이트-이미터)형 구조를 구비한다. 하이 사이드 드라이버 HDV는, 하이 사이드 트랜지스터 TH의 이미터를 기준으로 하여 게이트에 정전압 VP1을 인가하는 풀업 트랜지스터 UTh와, 게이트를 이미터에 결합하는 풀 다운 트랜지스터 DTh를 구비한다. 로우 사이드 드라이버 LDV는, 로우 사이드 트랜지스터 TL의 이미터를 기준으로 하여 게이트에 정전압 VP2를 인가하는 풀업 트랜지스터 UTl과, 게이트를 이미터에 결합하는 풀 다운 트랜지스터 DTl을 구비한다.

Description

전력 변환 장치 및 구동 장치{POWER CONVERSION DEVICE AND DRIVING DEVICE}
본 발명은, 전력 변환 장치 및 구동 장치에 관한 것으로, 예를 들어 하프 브리지 회로 등을 포함한 고전력용 전력 변환 장치, 및 하프 브리지 회로의 구동 장치에 관한 것이다.
온 저항이 낮은 트랜지스터로서, 트렌치 게이트 IGBT가 사용되고, 그 일 형태로서, IE(Injection Enhancement) 효과를 이용한 IE형 트렌치 게이트 IGBT가 알려져 있다. IE 효과란, IGBT가 온 상태일 때 이미터 전극측으로부터 정공이 배출되기 어렵게 함으로써, 드리프트 영역에 축적되는 전하의 농도를 높여, 저온 저항화를 도모하는 것이다.
IE형 트렌치 게이트 IGBT에서는, 예를 들어 특허문헌 1 및 특허문헌 2에 도시된 바와 같이, 셀 형성 영역에서, 이미터 전극에 접속된 액티브 셀 영역과, 플로팅 영역을 포함하는 인액티브 셀 영역이 교대로 배치된다. 특허문헌 1에서는, 액티브 셀 영역에서, 순서대로 배치되는 2개의 트렌치 게이트가 모두 게이트 전극에 결합되는 GG형(게이트-게이트형)의 구성이 개시된다. 특허문헌 2에서는, 액티브 셀 영역에서, 순서대로 배치되는 3개의 트렌치 게이트가, 순서대로 이미터 전극, 게이트 전극, 이미터 전극에 결합되는 EGE형(이미터-게이트-이미터형)의 구성이 개시된다.
일본 특허공개 제2012-256839호 공보 일본 특허공개 제2013-140885호 공보
파워 일렉트로닉스 분야에서는, 하이 사이드 트랜지스터 및 로우 사이드 트랜지스터로 구성되는 하프 브리지 회로를 포함한 전력 변환 장치가 널리 사용된다. 하프 브리지 회로는, DC/AC 컨버터(즉 인버터)나, DC/DC 컨버터 등에서 널리 사용된다. 예를 들어, 3상분의 하프 브리지 회로를 사용해서 인버터를 구성함으로써, 3상의 교류 전력을 생성할 수 있다.
여기서, 예를 들어 풍력 발전 시스템 등과 같은 고전력의 분야에서 인버터를 사용하는 경우, 전력의 손실을 저감하기 위해서, 특히 인버터에 있어서의 각 트랜지스터의 저온 저항화가 요구된다. 이와 같은 저온 저항의 트랜지스터로서, 예를 들어 특허문헌 1 및 특허문헌 2에 개시된 바와 같은 IE형 트렌치 게이트 IGBT를 사용하는 것이 유익하게 된다.
한편, 하프 브리지 회로에서는, 오점호가 발생하는 것이 알려져 있다. 오점호란, 예를 들어 하이 사이드 트랜지스터가 오프인 상태에서 로우 사이드 트랜지스터를 턴 온했을 때, 하이 사이드 트랜지스터가 순간적으로 온하는 현상이다. 오점호가 발생하면, 관통 전류에 의해 스위칭 손실이 증대되어, 전력 변환 효율의 저하 등이 발생한다. 또한, 오점호는, 고전력의 분야에서 보다 발생하기 쉬워진다. 따라서, 특히 고전력의 분야에서 사용되는 전력 변환 장치 내에는, 통상적으로 이와 같은 오점호를 방지하기 위한 부품을 실장할 필요가 발생한다.
후술하는 실시 형태는, 이와 같은 점을 감안하여 이루어진 것으로, 그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
일 실시 형태에 의한 전력 변환 장치는, IGBT로 구성되는 하이 사이드 트랜지스터 및 로우 사이드 트랜지스터와, 이들을 각각 구동하는 하이 사이드 드라이버 및 로우 사이드 드라이버를 갖는다. 하이 사이드 트랜지스터 및 로우 사이드 트랜지스터의 각각은, EGE형 구조를 구비한다. 하이 사이드 드라이버는, 하이 사이드 트랜지스터의 이미터를 기준으로 하여 게이트에 정전압으로 되는 제1 전압을 인가하는 제1 풀업 트랜지스터와, 하이 사이드 트랜지스터의 게이트를 이미터에 결합하는 제1 풀 다운 트랜지스터를 구비한다. 로우 사이드 드라이버는, 로우 사이드 트랜지스터의 이미터를 기준으로 하여 게이트에 정전압으로 되는 제2 전압을 인가하는 제2 풀업 트랜지스터와, 로우 사이드 트랜지스터의 게이트를 이미터에 결합하는 제2 풀 다운 트랜지스터를 구비한다.
상기 일 실시 형태에 의하면, 전력 변환 장치 및 구동 장치에 있어서, 실장 부품수의 삭감이 가능해진다.
도 1은, 본 발명의 실시 형태 1에 의한 전력 변환 장치에 있어서, 그것을 적용한 풍력 발전 시스템의 개략 구성예를 나타내는 블록도이다.
도 2는, 도 1에 있어서의 하이 사이드 아암 및 로우 사이드 아암의 상세한 구성예를 나타내는 회로도이다.
도 3은, 도 1의 전력 변환 장치에 있어서, 드라이버부(구동 장치)의 주요부의 개략 구성예를 나타내는 회로도이다.
도 4는, 도 2에 있어서, 하이 사이드 트랜지스터 또는 로우 사이드 트랜지스터를 구성하는 반도체 칩의 구조예를 나타내는 평면도이다.
도 5는, 도 4에 있어서의 셀 형성 영역 및 게이트 배선 인출 영역의 주요부의 구조예를 나타내는 평면도이다.
도 6은, 도 5에 있어서의 하이브리드 셀 영역의 상세한 구조예를 나타내는 평면도이다.
도 7은, 도 6에 있어서의 A-A' 간의 구조예를 나타내는 단면도이다.
도 8의 (a)는, 도 7의 구조에 존재하는 기생 용량을 나타내는 설명도이며, (b)는, (a)의 등가 회로도이다.
도 9는, 본 발명의 실시 형태 2에 의한 전력 변환 장치에 있어서, 드라이버부(구동 장치)의 주요부의 개략 구성예를 나타내는 회로도이다.
도 10의 (a)는, 도 9의 드라이버부에 있어서의 기판 레이아웃의 개략 구성예를 나타내는 평면도이며, (b)는, (a)의 비교예가 되는 기판 레이아웃의 개략 구성예를 나타내는 평면도이다.
도 11의 (a) 및 (b)는, 하프 브리지 회로에 있어서의 오점호의 메커니즘의 일례를 나타내는 설명도이다.
도 12는, 본 발명의 비교예로서 검토한 하이 사이드 트랜지스터 또는 로우 사이드 트랜지스터에 있어서의 액티브 영역의 구조예를 나타내는 단면도이다.
도 13의 (a)는, 도 12의 구조에 존재하는 기생 용량을 나타내는 설명도이며, (b)는, (a)의 등가 회로도이다.
도 14는, 본 발명의 비교예로서 검토한 전력 변환 장치에 있어서, 드라이버부의 주요부의 개략 구성예를 나타내는 회로도이다.
이하의 실시 형태에 있어서는 편의상 그 필요가 있을 때에는, 복수의 섹션 또는 실시 형태로 나누어 설명하지만, 특별히 명시한 경우를 제외하고, 그들은 서로 무관계한 것이 아니라, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다. 또한, 이하의 실시 형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)으로 언급하는 경우, 특별히 명시한 경우 및 원리적으로 명백하게 특정한 수로 한정되는 경우 등을 제외하고, 그 특정한 수로 한정되는 것이 아니라, 특정한 수 이상이어도 이하여도 된다.
또한, 이하의 실시 형태에 있어서, 그 구성 요소(요소 스텝 등도 포함함)는, 특별히 명시한 경우 및 원리적으로 명백하게 필수적이라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아님은 물론이다. 마찬가지로, 이하의 실시 형태에 있어서, 구성 요소 등의 형상, 위치 관계 등으로 언급할 때에는, 특별히 명시한 경우 및 원리적으로 명백하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 마찬가지이다.
이하, 본 발명의 실시 형태를 도면에 기초하여 상세히 설명한다. 또한, 실시 형태를 설명하기 위한 전체 도면에 있어서, 동일한 부재에는 원칙으로서 동일한 부호를 부여하고, 그 반복되는 설명은 생략한다.
(실시 형태 1)
《전력 변환 장치의 전체 구성》
도 1은, 본 발명의 실시 형태 1에 의한 전력 변환 장치에 있어서, 그것을 적용한 풍력 발전 시스템의 개략 구성예를 나타내는 블록도이다. 도 1에 도시한 풍력 발전 시스템은, 산업용 시스템이며, 풍력 터빈 WTB와, 발전기 ACG와, 컨버터부(정류 회로부) CVU와, 승압 회로부 BSTU와, 인버터부 IVU와, 3개의 드라이버부(구동 장치) DVUu, DVUv, DVUw와, 인버터 제어부 CTLU와, 부하 LD를 구비한다. 이 중에서, 전력 변환 장치 PCE는, 예를 들어 컨버터부 CVU, 승압 회로부 BSTU, 인버터부 IVU, 드라이버부 DVUu, DVUv, DVUw 및 인버터 제어부 CTLU에 의해 구성된다.
발전기 ACG는, 풍력 터빈 WTB의 회전에 의해 얻어진 전력으로부터, 예를 들어 600V 등의 전압값을 갖는 3상(R상, S상, T상)의 교류 전압을 생성한다. 컨버터부 CVU는, 당해 3상의 교류 전압에 따른 6개의 다이오드 Dr1, Dr2, Ds1, Ds2, Dt1, Dt2를 구비하고, 3상의 교류 전압을 전파 정류함으로써 직류 전압으로 변환한다. 승압 회로부 BSTU는, 인덕터 L1, 스위치 SW1, 다이오드 D1 및 콘덴서 C1을 구비한다.
승압 회로부 BSTU는, 컨버터부 CVU에서 변환된 직류 전압을 스위치 SW1의 스위칭에 의해 승압함으로써, 예를 들어 1000V 등의 직류 전압(전원 전압 VCC)을 생성하고, 당해 전원 전압 VCC를 콘덴서 C1에서 유지한다. 구체적으로는, 승압 회로부 BSTU는, 스위치 SW1이 온 시에 인덕터 L1에 전력을 축적하는 동작과, 당해 축적한 전력을 스위치 SW1이 오프 시에 다이오드 D1을 개재해서 콘덴서 C1에 축적하는 동작을 교대로 반복한다. 스위치 SW1의 온·오프는, 제어부(도시생략)에 의해 제어된다.
인버터부 IVU는, 3상(U상, V상, W상)에 각각 대응하는 하이 사이드 아암 HAu, HAv, HAw와, U상, V상, W상에 각각 대응하는 로우 사이드 아암 LAu, LAv, LAw를 구비한다. 하이 사이드 아암 HAu, HAv, HAw는, 각각, U상 출력 단자 UO, V상 출력 단자 VO, W상 출력 단자 WO와, 전원 전압 VCC의 사이에 설치된다. 로우 사이드 아암 LAu, LAv, LAw는, 각각, U상 출력 단자 UO, V상 출력 단자 VO, W상 출력 단자 WO와, 접지 전원 전압 VSS의 사이에 설치된다.
하이 사이드 아암 HAu, HAv, HAw의 각각은, IGBT 등으로 구성되는 하이 사이드 트랜지스터 TH와, 그 이미터·콜렉터 간에 역병렬로 접속되고, 예를 들어 FRD(Fast Recovery Diode) 등으로 구성되는 환류 다이오드 DDh를 구비한다. 하이 사이드 트랜지스터 TH는, 대응하는 상의 출력 단자에 이미터가 결합되고, 전원 전압 VCC에 콜렉터가 결합된다. 마찬가지로, 로우 사이드 아암 LAu, LAv, LAw의 각각도, IGBT 등으로 구성되는 로우 사이드 트랜지스터 TL과, 그 이미터·콜렉터 간에 역병렬로 접속되고, 예를 들어 FRD 등으로 구성되는 환류 다이오드 DDl을 구비한다. 로우 사이드 트랜지스터 TL은, 대응하는 상의 출력 단자에 콜렉터가 결합되고, 접지 전원 전압 VSS에 이미터가 결합된다.
인버터부 IVU는, 각 상의 하이 사이드 트랜지스터 TH 및 로우 사이드 트랜지스터 TL의 스위칭에 의해, 콘덴서 C1에서 유지되는 직류 전압을 소정의 전압 및 주파수를 갖는 3상의 교류 전압으로 변환한다. 당해 교류 전압은, 부하 LD에 공급된다. 부하 LD는, 예를 들어 인덕터 등을 포함한 변압기 등이다. 드라이버부(구동 장치) DVUu, DVUv, DVUw는, 인버터 제어부 CTLU로부터의 지시에 기초하여, 각각, U상, V상, W상의 하이 사이드 트랜지스터 TH 및 로우 사이드 트랜지스터 TL의 스위칭을 제어한다. 인버터 제어부 CTLU는, 예를 들어 마이크로컨트롤러 등으로 구성된다.
도 2는, 도 1에 있어서의 하이 사이드 아암 및 로우 사이드 아암의 상세한 구성예를 나타내는 회로도이다. 여기에서는, 로우 사이드 아암를 예로 들어 설명하지만 하이 사이드 아암에 관해서도 마찬가지이다. 도 1에 도시한 각 상의 로우 사이드 아암 LA는, 상세하게는, 복수(여기서는 3개)의 로우 사이드 트랜지스터(IGBT) TL1, TL2, TL3과, 이들에 각각 역병렬로 접속되는 복수(여기서는 3개)의 환류 다이오드 DDl1, DDl2, DDl3을 구비한다.
로우 사이드 트랜지스터 TL1, TL2, TL3은, 각각, 3개의 반도체 칩 CHP1, CHP2, CHP3으로 구성된다. 또한, 환류 다이오드 DDl1, DDl2, DDl3도, 예를 들어 각각 개별의 반도체 칩으로 구성된다. 반도체 칩 CHP1, CHP2, CHP3의 각각은, 이미터 전극, 콜렉터 전극 및 게이트 전극을 구비한다. 반도체 칩 CHP1, CHP2, CHP3의 이미터 전극은, 이미터 단자 PNe에 공통으로 결합되고, 콜렉터 전극은 콜렉터 단자 PNc에 공통으로 결합되고, 게이트 전극은 각각 게이트 저항 Rg1, Rg2, Rg3을 개재해서 게이트 단자 PNg에 공통으로 결합된다.
예를 들어, 도 1에 도시한 바와 같은 고전력 용도의 시스템에서는, 각 아암의 트랜지스터는, 예를 들어 수 100A 이상이나, 경우에 따라서는 1000A 이상과 같은 대전류를 흘릴 필요가 있다. 이와 같은 경우, 통상적으로 1개의 반도체 칩(IGBT)에서는 필요한 전류를 확보하는 것이 곤란해지게 되어, 도 2에 도시한 바와 같이 복수의 반도체 칩(IGBT)을 병렬 접속함으로써 필요한 전류를 확보할 필요가 있다. 또한, 도 2에 있어서의 각 반도체 칩 CHP1, CHP2, CHP3 및 각 환류 다이오드 DDl1, DDl2, DDl3은, 다양한 형태로 실장된다. 예를 들어, 1개의 반도체 칩 및 환류 다이오드가 1개의 패키지 부품으로서 구성된 것을, 3개 조합시켜서 사용하거나, 혹은 미리 당해 3개의 조합이 1개의 모듈 부품으로서 구성된 것을 사용하거나 하는 등을 예로 들 수 있다.
《전력 변환 장치의 문제점》
도 11의 (a) 및 도 11의 (b)는, 하프 브리지 회로에 있어서의 오점호의 메커니즘의 일례를 나타내는 설명도이다. 도 11의 (a)에는, 예를 들어 도 1의 인버터부 IVU를 구성하는 3상분의 하프 브리지 회로 중의 1상분의 구성예가 도시된다. 도 11의 (a)에 있어서, 하이 사이드 트랜지스터 TH'의 이미터·콜렉터 간에 접속되는 인덕터 L은, 도 1의 부하 LD를 상정한 것이다. 또한, 실제상, 하이 사이드 트랜지스터 TH'(및 로우 사이드 트랜지스터 TL')의 게이트·콜렉터 간에는, 귀환 용량 Cres라 불리는 기생 용량이 존재하고, 게이트·이미터 간에는, 입력 용량 Cies라 불리는 기생 용량이 존재한다.
도 11의 (a)에서는, 우선, 하이 사이드 트랜지스터 TH' 및 로우 사이드 트랜지스터 TL'이 모두 오프의 상태이며, 인덕터 L을 기전력으로 하는 전류가 하이 사이드 트랜지스터 TH'의 환류 다이오드 DDh를 개재해서 환류하고 있는 경우를 상정한다. 이 경우, 하이 사이드 트랜지스터 TH'의 이미터(로우 사이드 트랜지스터 TL'의 콜렉터)의 전압 Vx는, 거의 전원 전압 VCC의 레벨로 된다. 이어서, 이 상태로부터, 로우 사이드 드라이버 LDV가, 로우 사이드 트랜지스터 TL'의 게이트·이미터 간 전압 VgeL에 소정의 온 전압(예를 들어 +15V)을 인가한 경우를 상정한다.
이에 의해, 환류 다이오드 DDh가 역회복하고, 도 11의 (b)에 도시한 바와 같이, 전압 Vx가 전원 전압 VCC 부근의 레벨로부터 0V 부근(상세하게는, 로우 사이드 트랜지스터 TL'의 온 전압 VCE(sat))의 레벨로 하강한다. 이 전압 Vx에 있어서의 전압 변화율(dV/dt)에 수반하여, 도 11의 (a)에 도시한 바와 같이, 하이 사이드 트랜지스터 TH'의 귀환 용량 Cres 및 입력 용량 Cies에 식 (1)의 변위 전류 Idisp가 흐른다.
(식 1)
Figure pat00001
이 변위 전류 Idisp에 의해, 도 11의 (b)에 도시한 바와 같이, 하이 사이드 트랜지스터 TH'의 게이트·이미터 간 전압 VgeH가 순간적으로 상승한다. 이 게이트·이미터 간 전압 VgeH는, 식 (2)로 표현되고, 식 (1)을 대입하면 식 (3)으로 표현된다.
(식 2)
Figure pat00002
(식 3)
Figure pat00003
그리고, 당해 게이트·이미터 간 전압 VgeH가, 하이 사이드 트랜지스터 TH'의 임계값 전압을 초과하면, 도 11의 (b)에 도시한 바와 같이, 순간적인 관통 전류가 흐른다. 이와 같은 현상은, 오점호라고 불린다. 이러한 오점호가 발생하면, 스위칭 손실이 증대되어, 전력 변환 효율(예를 들어 도 1의 예에서는 발전 효율)이 저하된다. 또한, 여기에서는, 로우 사이드 트랜지스터가 턴 온할 때 하이 사이드 트랜지스터에서 발생할 수 있는 오점호에 대해 설명하였지만, 마찬가지로 하여, 하이 사이드 트랜지스터가 턴 온할 때에도 로우 사이드 트랜지스터에서 오점호가 발생할 수 있다.
여기서, IGBT에는, 일반적으로, 복수의 내압 사양(즉 이미터·콜렉터 간 전압 VCE의 최댓값 사양)이 존재한다. 대표적으로는, 600V 내압, 1200V 내압, 및 그것을 초과한 내압(예를 들어, 1400V 내압, 1700V 내압, …)을 들 수 있다. 예를 들어, 도 1에 도시한 바와 같은 고전력 용도의 시스템에서는, 높은 전원 전압 VCC(예를 들어 1000V 등)에 수반하여, 적어도 1200V 이상의 내압이 필요해지고, 서지 등을 고려하면 1700V 이상의 내압이 필요해진다. 통상적으로 고내압 사양의 IGBT가 될수록, 귀환 용량 Cres는 증대된다. 또한, 도 2에 도시한 바와 같이, 복수의 IGBT를 병렬 접속한 경우, 귀환 용량 Cres는 수 배로 증대된다. 그렇게 하면, 식 (3)으로부터 알 수 있는 바와 같이, 오점호가 보다 발생하기 쉬워진다.
따라서, 이와 같은 오점호를 방지하기 위해서, 통상적으로 IGBT의 오프 시에, 게이트·이미터 간에 부전압(예를 들어 -15V 등)을 인가하는 방식이 이용된다. 도 14는, 본 발명의 비교예로서 검토한 전력 변환 장치에 있어서, 드라이버부의 주요부의 개략 구성예를 나타내는 회로도이다.
도 14에 도시한 드라이버부 DVU'는, 예를 들어 도 1에 도시한 드라이버부 DVUu, DVUv, DVUw의 각각에 대응하는 것이다. 당해 드라이버부 DVU'는, 예를 들어 배선 기판 위에 각종 부품을 실장함으로써 구성된다. 당해 드라이버부 DVU'는, 전원 전압 VDD용 외부 단자(VDD)와, 접지 전원 전압 GND용 외부 단자(GND)와, 하이 사이드용 게이트 구동 단자 HG 및 이미터 구동 단자 HE와, 로우 사이드용 게이트 구동 단자 LG 및 이미터 구동 단자 LE를 구비한다.
외부 단자(VDD)에는, 예를 들어 15V 등의 전원 전압 VDD가 공급된다. 게이트 구동 단자 HG 및 이미터 구동 단자 HE는, 각각, 하이 사이드 트랜지스터 TH'의 게이트 단자 PNg 및 이미터 단자 PNe에 결합된다. 게이트 구동 단자 LG 및 이미터 구동 단자 LE는, 각각, 로우 사이드 트랜지스터 TL'의 게이트 단자 PNg 및 이미터 단자 PNe에 결합된다.
또한, 당해 드라이버부 DVU'는, DC/AC 변환 회로 DCAC와, 트랜스 TR'와, 정전압 생성 회로 PVGh, PVGl과, 부전압 생성 회로 NVGh, NVGl과, 하이 사이드 드라이버 HDV 및 로우 사이드 드라이버 LDV와, 각종 게이트 저항 Rhc, Rhd, Rlc, Rld를 구비한다. DC/AC 변환 회로 DCAC는, 외부 단자(VDD)로부터 공급된 예를 들어 15V 등의 전원 전압 VDD로부터 교류 전압을 생성한다.
트랜스 TR'는, 하이 사이드용 1차 코일 L1h 및 2차 코일 L21h, L22h와, 로우 사이드용 1차 코일 L1l 및 2차 코일 L21l, L22l을 구비한다. 하이 사이드용 2차 코일 L21h, L22h는, 일단부가 중점 노드 N1m에 공통으로 결합되고, 당해 중점 노드 N1m은, 이미터 구동 단자 HE에 결합된다. 하이 사이드에 있어서, 1차 코일 L1h에는, DC/AC 변환 회로 DCAC에서 생성된 교류 전압이 인가된다. 이에 따라서, 2차 코일 L21h는, 1차 코일 L1h와 2차 코일 L21h의 권취수 비에 따른 교류 전압을 생성하고, 2차 코일 L22h도, 1차 코일 L1h와 2차 코일 L22h의 권취수 비에 따른 교류 전압을 생성한다.
정전압 생성 회로 PVGh는, 하이 사이드 드라이버 HDV용에 정전압을 생성하는 회로이며, 일부에 전술한 트랜스 TR'의 2차 코일 L21h를 포함하고, 이에 추가하여, 다이오드 Dp 및 콘덴서 Cp로 구성되는 반파 정류 회로를 구비한다. 당해 반파 정류 회로는, 2차 코일 L21h로 생성된 교류 전압의 정전압측을 다이오드 Dp에 의해 반파 정류하고, 노드 N1m(콘덴서 Cp의 일단부)을 기준으로 하여 노드 N1p(콘덴서 Cp의 타단부)에 예를 들어 +15V 등의 정전압 VP1을 생성한다.
부전압 생성 회로 NVGh는, 하이 사이드 드라이버 HDV용에 부전압을 생성하는 회로이며, 일부에 전술한 트랜스 TR'의 2차 코일 L22h를 포함하고, 이에 추가하여, 다이오드 Dn 및 콘덴서 Cn으로 구성되는 반파 정류 회로를 구비한다. 당해 반파 정류 회로는, 2차 코일 L22h로 생성된 교류 전압의 부전압측을 다이오드 Dn에 의해 반파 정류하고, 노드 N1m(콘덴서 Cn의 일단부)을 기준으로 하여 노드 N1n(콘덴서 Cn의 타단부)에 예를 들어 -15V 등의 부전압 VN1을 생성한다.
하이 사이드의 경우와 마찬가지로, 로우 사이드용 2차 코일 L21l, L22l은, 일단부가 중점 노드 N2m에 공통으로 결합되고, 당해 중점 노드 N2m은, 이미터 구동 단자 LE에 결합된다. 로우 사이드에 있어서, 1차 코일 L1l에는, DC/AC 변환 회로 DCAC에서 생성된 교류 전압이 인가된다. 이것에 따라서, 2차 코일 L21l은, 1차 코일 L1l과 2차 코일 L21l의 권취수 비에 따른 교류 전압을 생성하고, 2차 코일 L22l도, 1차 코일 L1l과 2차 코일 L22l의 권취수 비에 따른 교류 전압을 생성한다.
정전압 생성 회로 PVGl은, 로우 사이드 드라이버 LDV용에 정전압을 생성하는 회로이며, 일부에 전술한 트랜스 TR'의 2차 코일 L21l을 포함하고, 이에 추가하여, 정전압 생성 회로 PVGh의 경우와 마찬가지의 반파 정류 회로를 구비한다. 당해 반파 정류 회로는, 노드 N2m을 기준으로 하여 노드 N2p에 예를 들어 +15V 등의 정전압 VP2를 생성한다. 부전압 생성 회로 NVGl은, 로우 사이드 드라이버 LDV용에 부전압을 생성하는 회로이며, 일부에 전술한 트랜스 TR'의 2차 코일 L22l을 포함하고, 이에 추가하여, 부전압 생성 회로 NVGh의 경우와 마찬가지의 반파 정류 회로를 구비한다. 당해 반파 정류 회로는, 노드 N2m을 기준으로 하여 노드 N2n에 예를 들어 -15V 등의 부전압 VN2를 생성한다.
하이 사이드 드라이버 HDV는, 풀업 트랜지스터 UTh 및 풀 다운 트랜지스터 DTh를 구비하고, 게이트 구동 단자 HG 및 이미터 구동 단자 HE를 개재해서 하이 사이드 트랜지스터 TH'를 구동한다. 이 예에서는, 하이 사이드 드라이버 HDV는, 풀업 트랜지스터 UTh 및 풀 다운 트랜지스터 DTh에 이미터 팔로워의 바이폴라 트랜지스터를 사용한 토템폴 회로로 되어 있다. 이와 같은 회로를 사용하면, 게이트 구동 단자 HG에 충분한 전류를 공급할 수 있어, 하이 사이드 트랜지스터 TH'의 게이트 용량을 급속하게 충방전할 수 있다.
풀업 트랜지스터 UTh는, 하이 사이드 트랜지스터 TH'를 온으로 구동할 때, 이미터 구동 단자 HE(노드 N1m)를 기준으로 하여 게이트 구동 단자 HG에, 저항 Rhc를 개재해서 전술한 정전압 VP1을 인가한다. 저항 Rhc는, 하이 사이드 트랜지스터 TH'의 턴 온 시간을 조정하기 위해 설치된다. 풀 다운 트랜지스터 DTh는, 하이 사이드 트랜지스터 TH'를 오프로 구동할 때, 이미터 구동 단자 HE(노드 N1m)를 기준으로 하여 게이트 구동 단자 HG에, 저항 Rhd를 개재해서 전술한 부전압 VN1을 인가한다. 저항 Rhd는, 하이 사이드 트랜지스터 TH'의 턴 오프 시간을 조정하기 위해 설치된다.
하이 사이드 드라이버 HDV의 경우와 마찬가지로, 로우 사이드 드라이버 LDV는, 풀업 트랜지스터 UTl 및 풀 다운 트랜지스터 DTl을 구비한 토템폴 회로로 되어 있으며, 게이트 구동 단자 LG 및 이미터 구동 단자 LE를 개재해서 로우 사이드 트랜지스터 TL'를 구동한다. 풀업 트랜지스터 UTl은, 로우 사이드 트랜지스터 TL'를 온으로 구동할 때, 이미터 구동 단자 LE(노드 N2m)를 기준으로 하여 게이트 구동 단자 LG에, 저항 Rlc를 개재해서 전술한 정전압 VP2를 인가한다. 풀 다운 트랜지스터 DTl은, 로우 사이드 트랜지스터 TL'를 오프로 구동할 때, 이미터 구동 단자 LE를 기준으로 하여 게이트 구동 단자 LG에, 저항 Rld를 개재해서 전술한 부전압 VN2를 인가한다.
이와 같이, 도 14의 드라이버부 DVU'에서는, 부전압 생성 회로 NVGh, NVGl을 설치함으로써, 도 11의 (a) 및 도 11의 (b)에서 설명한 오점호를 방지하고 있다. 그러나, 이 경우, 부전압 생성 회로 NVGh, NVGl의 실장에 수반하여, 드라이버부 DVU'(배선 기판)(도 1의 예에서는, 3개의 배선 기판)에 있어서의 실장 부품수가 증대된다. 실장 부품수가 증대되면, 부품 비용의 증대나 실장 비용의 증대와 같은 비용의 증대가 발생할 수 있다. 또한, 배선 기판의 사이즈도 증대되어, 이에 수반되는 비용의 증대도 발생할 수 있다.
또한, 예를 들어 HVIC(High Voltage IC)를 사용하는 경우 등과 같은 저∼중전력 용도에서는, 이와 같은 부전압 생성 회로를 설치하지 않고도, 오점호를 방지할 수 있는 경우가 있다. 단, 예를 들어 1200V 이상(바람직하게는 1400V 이상)의 내압이 필요하게 되고, 또한 100A 이상(바람직하게는 수 100A 이상)의 전류를 흘리는 고전력 용도에서는, 통상적으로 부전압 생성 회로가 필요하게 된다. 이때, 당해 부전압 생성 회로는, 절연 상태에서 충분한 전력 공급을 행하기 위해서, 도 14에 도시한 바와 같이, 배선 기판 위의 트랜스 등을 사용해서 구성되는 것이 바람직하다.
《드라이버부(구동 장치)의 구성》
도 3은, 도 1의 전력 변환 장치에 있어서, 드라이버부(구동 장치)의 주요부의 개략 구성예를 나타내는 회로도이다. 도 3에 도시한 드라이버부(구동 장치) DVU는, 도 1에 도시한 드라이버부 DVUu, DVUv, DVUw의 각각에 해당하고, 도 14의 드라이버부 DVU'와 비교하여, 도 14의 부전압 생성 회로 NVGh, NVGl을 구비하지 않는 구성으로 되어 있다.
구체적으로는, 트랜스 TR은, 도 14의 경우와 달리, 1차 코일 L1h에 대응해서 1개의 2차 코일 L21h를 구비하고, 1차 코일 L1l에 대응해서 1개의 2차 코일 L21l을 구비한다. 1차 코일 L1h, L1l에는, 도 14의 경우와 마찬가지로, DC/AC 변환 회로(교류 전압 생성 회로) DCAC로부터의 교류 전압이 인가된다.
하이 사이드용 정전압 생성 회로 PVGh는, 트랜스 TR의 2차 코일 L21h를 구비하고, 이에 추가하여, 다이오드 Dp 및 콘덴서 Cp로 구성되는 정류 회로(예를 들어 반파 정류 회로) RCT1을 구비한다. 정류 회로 RCT1은, 도 14에서 설명한 바와 같이, 노드 N1m을 기준으로 하여 노드 N1p에 정전압 VP1을 생성한다.
노드 N1p는, 도 14의 경우와 마찬가지로, 배선 기판 위의 배선 LN2를 개재해서 하이 사이드 드라이버 HDV의 풀업 트랜지스터(여기서는 npn형 바이폴라 트랜지스터) UTh의 일단부(콜렉터)에 결합된다. 한편, 노드 N1m은, 배선 기판 위의 배선 LN1을 개재해서 이미터 구동 단자 HE에 결합되고, 이에 추가하여, 도 14의 경우와 달리, 하이 사이드 드라이버 HDV의 풀 다운 트랜지스터(여기서는 pnp형 바이폴라 트랜지스터) DTh의 일단부(콜렉터)에도 결합된다.
마찬가지로, 로우 사이드용 정전압 생성 회로 PVGl은, 트랜스 TR의 2차 코일 L21l을 구비하고, 이에 추가하여, 다이오드 Dp 및 콘덴서 Cp로 구성되는 정류 회로(예를 들어 반파 정류 회로) RCT2를 구비한다. 정류 회로 RCT2는, 도 14에서 설명한 바와 같이, 노드 N2m을 기준으로 하여 노드 N2p에 정전압 VP2를 생성한다.
노드 N2p는, 도 14의 경우와 마찬가지로, 배선 기판 위의 배선 LN4를 개재해서 로우 사이드 드라이버 LDV의 풀업 트랜지스터(여기서는 npn형 바이폴라 트랜지스터) UTl의 일단부(콜렉터)에 결합된다. 한편, 노드 N2m은, 배선 기판 위의 배선 LN3을 개재해서 이미터 구동 단자 LE에 결합되고, 이에 추가하여, 도 14의 경우와 달리, 로우 사이드 드라이버 LDV의 풀 다운 트랜지스터(여기서는 pnp형 바이폴라 트랜지스터) DTl의 일단부(콜렉터)에도 결합된다.
이에 의해, 하이 사이드 드라이버 HDV의 풀 다운 트랜지스터 DTh는, 하이 사이드 트랜지스터 TH를 오프로 구동할 때, 게이트 구동 단자 HG를 이미터 구동 단자 HE에 결합한다. 바꿔 말하자면, 하이 사이드 드라이버 HDV는, 하이 사이드 트랜지스터 TH를 오프로 구동할 때, 하이 사이드 트랜지스터 TH에, 대략 0V의 게이트·이미터 간 전압 VgeH를 인가한다. 마찬가지로, 로우 사이드 드라이버 LDV의 풀 다운 트랜지스터 DTl은, 로우 사이드 트랜지스터 TL을 오프로 구동할 때, 게이트 구동 단자 LG를 이미터 구동 단자 LE에 결합한다. 바꿔 말하자면, 로우 사이드 드라이버 LDV는, 로우 사이드 트랜지스터 TL을 오프로 구동할 때, 로우 사이드 트랜지스터 TL에, 대략 0V의 게이트·이미터 간 전압 VgeL을 인가한다.
이와 같이, 드라이버부(구동 장치) DVU가 부전압 생성 회로를 구비하지 않음으로써, 드라이버부 DVU(배선 기판)(도 1의 예에서는, 3개의 배선 기판)에 있어서의 실장 부품수의 삭감이 가능해진다. 구체적으로는, 트랜스 TR에 있어서의 권취수의 삭감이나, 다이오드 부품 및 콘덴서 부품(도 14의 다이오드 Dn 및 콘덴서 Cn)의 삭감이 가능해진다. 그 결과, 부품 비용이나 실장 비용과 같은 각종 비용을 저감할 수 있고, 또한 배선 기판의 사이즈를 작게 하는 것도 가능해진다.
또한, 여기에서는, 2개의 1차 코일 L1h, L1l이 설치되지만, 하이 사이드 드라이버 HDV 및 로우 사이드 드라이버 LDV에서 필요하게 되는 총 전력을 1개의 1차 코일로 공급할 수 있는 경우에는, 1차 코일 L1h, L1l을 1개로 통합하는 것도 가능하다. 또한, 하이 사이드 드라이버 HDV 및 로우 사이드 드라이버 LDV는, 여기에서는, 이미터 팔로워의 바이폴라 트랜지스터를 사용하였지만, 반드시 이것으로 한정되지 않고, 예를 들어 MOS 트랜지스터 등을 사용해서 구성하는 것도 가능하다. 또한, 여기에서는, 정류 회로 RCT1, RCT2로서, 반파 정류 회로를 사용하였지만, 부전압 생성 회로의 삭감에 의해 얻어지는 면적을 이용하여, 보다 전압의 안정화를 도모할 수 있는 전파 정류 회로를 사용하는 것도 가능하다.
여기서, 도 3에 도시한 바와 같이, 부전압 생성 회로를 사용하지 않고 도 11의 (a) 및 도 11의 (b)에 도시된 바와 같은 오점호를 방지하기 위해서, 예를 들어 하이 사이드 트랜지스터 TH 및 로우 사이드 트랜지스터 TL로서, 고전력 용도에 대응하고, 또한 작은 귀환 용량 Cres를 갖는 IGBT를 사용한다. 귀환 용량 Cres가 작은 IGBT를 사용함으로써 식 (3)으로부터 알 수 있는 바와 같이, 순간적으로 상승하는 게이트·이미터 간 전압 Vge를 저감할 수 있어, 그 결과, 오점호를 방지할 수 있다.
《하이 사이드/로우 사이드 트랜지스터의 구조》
도 4는, 도 2에 있어서, 하이 사이드 트랜지스터 또는 로우 사이드 트랜지스터를 구성하는 반도체 칩의 구조예를 나타내는 평면도이다. 도 4에 도시한 반도체 칩 CHP는, 셀 형성 영역 AR1과, 게이트 배선 인출 영역 AR2를 갖는다. 게이트 배선 인출 영역 AR2는, 반도체 칩 CHP의 외주부에 설치되고, 그 내측에 셀 형성 영역 AR1이 설치된다.
셀 형성 영역 AR1에는, 이미터 전극 EE가 설치되어 있다. 이미터 전극 EE의 중앙부는, 본딩 와이어 등을 접속하기 위한 이미터 패드 EP로 되어 있다. 상세하게는, 이미터 전극 EE 위에 형성된 절연막에 개구부가 설치되고, 당해 개구부로부터 노출된 부분이 이미터 패드 EP가 된다. 이미터 전극 EE는, 예를 들어 알루미늄을 주요한 구성 요소로 하는 금속막을 포함한다.
게이트 배선 인출 영역 AR2에는, 게이트 전극 GE 및 게이트 전극 GE에 접속되는 게이트 배선 GL이 설치된다. 게이트 전극 GE의 중앙부는, 이미터 패드 EP의 경우와 마찬가지로, 본딩 와이어 등을 접속하기 위한 게이트 패드 GP로 되어 있다. 게이트 배선 GL 및 게이트 전극 GE는, 예를 들어 알루미늄을 주요한 구성 요소로 하는 금속막을 포함한다.
도 5는, 도 4에 있어서의 셀 형성 영역 및 게이트 배선 인출 영역의 주요부의 구조예를 나타내는 평면도이다. 도 5에서는, 도 4에 있어서의 셀 형성 영역 AR1과 게이트 배선 인출 영역 AR2의 경계 부분을 예로서, Z축에 있어서, 도 4의 이미터 전극 EE의 하층에 배치되는 부분의 구조예가 도시된다. 우선, 셀 형성 영역 AR1에서는, 복수의 단위 셀 영역 LC가 X축 방향으로 나란히 배치된다. 각 단위 셀 영역 LC는, 액티브 셀 영역으로 되는 하이브리드 셀 영역 LCh와, 그 양측에 배치되는 2개의 인액티브 셀 영역 LCi를 갖는다. 하이브리드 셀 영역 LCh, 및 2개의 인액티브 셀 영역 LCi의 각각은, Y축 방향으로 연장된다.
X축 방향에서 인접하는 2개의 단위 셀 영역 LC는, 1개의 인액티브 셀 영역 LCi를 공유한다. 즉, 당해 2개의 단위 셀 영역 LC의 한쪽은, 당해 1개의 인액티브 셀 영역 LCi의 절반의 영역을 갖고, 다른 쪽은, 나머지의 절반 영역을 갖는다. 하이브리드 셀 영역 LCh는, X축에 있어서 중앙에 배치되는 트렌치 게이트 전극 TG1과, X축에 있어서 트렌치 게이트 전극 TG1의 양옆에 간격을 두고 각각 배치되는 2개의 트렌치 게이트 전극 TG2, TG3을 갖는다. 트렌치 게이트 전극 TG1, TG2, TG3의 각각은, Y축 방향으로 연장된다. 또한, X축에 있어서, 트렌치 게이트 전극 TG1과, 트렌치 게이트 전극 TG2, TG3의 각각과의 사이에는, p형 바디 영역 PB가 배치된다.
한편, X축에 있어서, 트렌치 게이트 전극 TG2와 트렌치 게이트 전극 TG3 사이의 영역은, 인액티브 셀 영역 LCi로 된다. 인액티브 셀 영역 LCi는, p형 플로팅 영역 PF를 갖는다. 또한, 인액티브 셀 영역 LCi는, 트렌치 게이트 전극 TG2, TG3과 동일층에 형성되는 이미터 접속부 TGx를 갖는다. 트렌치 게이트 전극 TG2, TG3은, 이미터 접속부 TGx를 개재해서 접속되고, 이미터 접속부 TGx는, 콘택트층 CT1을 개재해서 Z축 방향의 상층에 배치되는 이미터 전극 EE와 전기적으로 접속된다. 그 결과, 트렌치 게이트 전극 TG2, TG3은, 이미터 전극 EE와 전기적으로 접속된다.
또한, 트렌치 게이트 전극 TG2, TG3은, 셀 형성 영역 AR1과 게이트 배선 인출 영역 AR2의 경계부에 있어서, 단부 트렌치 게이트 전극 TGp를 개재해서 접속된다. 그 결과, 트렌치 게이트 전극 TG2, TG3과, 이미터 접속부 TGx와, 단부 트렌치 게이트 전극 TGp에 의해 구획된 p형 플로팅 영역 PF는, 플로팅 노드로 된다.
게이트 배선 인출 영역 AR2에는, 셀 형성 영역 AR1을 둘러싸듯이, 예를 들어 p형 영역 PFp가 설치된다. p형 영역 PFp는, 콘택트층 CT2를 개재하여, 상층의 이미터 전극 EE와 전기적으로 접속된다. 또한, 당해 콘택트층 CT2는, p형 바디 영역 PB와 이미터 전극 EE를 전기적으로 접속한다. 또한, 게이트 배선 인출 영역 AR2에는, 게이트 배선 GL과, 게이트 배선 GL의 하층에 배치되고, 셀 형성 영역 AR1 내의 트렌치 게이트 전극 TG1과 동일층에 형성되는 트렌치 게이트 전극 TGz가 배치된다.
트렌치 게이트 전극 TG1은, 이 게이트 배선 GL을 향해서 연장되고, 트렌치 게이트 전극 TGz와 접속된다. 트렌치 게이트 전극 TGz는, 접속 전극 GTG를 개재하여, 게이트 배선 GL과 전기적으로 접속된다. 그 결과, 트렌치 게이트 전극 TG1은, 게이트 배선 GL을 개재해서 게이트 전극 GE와 전기적으로 접속된다.
도 6은, 도 5에 있어서의 하이브리드 셀 영역의 상세한 구조예를 나타내는 평면도이다. 도 6에는, 도 5에 있어서의 영역 AR3의 구조예가 도시된다. 전술한 바와 같이, 하이브리드 셀 영역(액티브 셀 영역) LCh는, 게이트 전극 GE와 전기적으로 접속되는 트렌치 게이트 전극 TG1과, 그 양옆에 간격을 두고 배치되고, 이미터 전극 EE와 전기적으로 접속되는 트렌치 게이트 전극 TG2, TG3을 갖는다. 이와 같이, 액티브 셀 영역에서, X축 방향에서 순서대로 배치되는 3개의 트렌치 게이트 전극 TG2, TG1, TG3이, 각각, 이미터 전극, 게이트 전극, 이미터 전극으로 되는 구조를, 본 명세서에서는, EGE 구조라 칭한다.
트렌치 게이트 전극 TG1, TG2, TG3은, 상세하게는, 각각, 홈부로 되는 3개의 트렌치에 각각 매립되는 형태로 배치된다. 각 트렌치의 내벽에는, 각각 게이트 절연막 GI가 형성되고, 각 트렌치 게이트 전극 TG1, TG2, TG3은, 당해 각 게이트 절연막 GI에 접촉하는 형태로 매립된다.
또한, 트렌치 게이트 전극 TG1과, 트렌치 게이트 전극 TG2, TG3의 각각과의 사이에는, p형 바디 영역 PB가 배치된다. p형 바디 영역 PB는, Y축 방향을 따라 연속해서 형성된다. 한편, 트렌치 게이트 전극 TG2를 사이에 두고 p형 바디 영역 PB와 대향하는 측에는, 플로팅 노드로 되는 p형 플로팅 영역 PF가 배치된다. 마찬가지로, 트렌치 게이트 전극 TG3을 사이에 두고 p형 바디 영역 PB와 대향하는 측에는, 플로팅 노드로 되는 p형 플로팅 영역 PF가 배치된다. p형 바디 영역 PB 및 p형 플로팅 영역 PF는, 모두 p형의 도전형으로 되는 반도체 영역이다.
p형 바디 영역 PB에는, 복수의 n+형 이미터 영역 NE와, p+형 바디 콘택트 영역 PBC가 형성된다. 복수의 n+형 이미터 영역 NE는, Y축 방향을 따라서, 서로 간격을 두고 배치된다. n+형 이미터 영역 NE는, p형과는 다른 n형의 도전형이 되는 반도체 영역이며, n+형은 n형보다도 불순물 농도가 높아져 있다. 또한, p+형은 p형의 도전형이지만, p형보다도 불순물 농도가 높아져 있다. X축에 있어서, n+형 이미터 영역 NE는, 트렌치 게이트 전극 TG1의 양옆에 배치된다. p+형 바디 콘택트 영역 PBC는, 트렌치 게이트 전극 TG1의 사이에서 n+형 이미터 영역 NE를 사이에 두도록 배치된다.
도 7은, 도 6에 있어서의 A-A' 간의 구조예를 나타내는 단면도이다. 도 7에 도시한 하이브리드 셀 영역(액티브 셀 영역) LCh에서는, 도 6에서 설명한 바와 같이, 반도체 기판의 주면측에 있어서, 순서대로 배치되는 3개의 트렌치 게이트 전극 TG2, TG1, TG3이 형성되고, 트렌치 게이트 전극 TG1과 트렌치 게이트 전극 TG2, TG3의 각각과의 사이에 p형 바디 영역 PB가 형성된다.
각 트렌치 게이트 전극 TG2, TG1, TG3은, 각 트렌치의 내벽에 형성되는 게이트 절연막 GI에 접촉하는 형태로 매립된다. 트렌치 게이트 전극 TG1, TG2, TG3은, 예를 들어 폴리실리콘 등으로 형성된다. p형 바디 영역 PB에 있어서, 트렌치 게이트 전극 TG1의 양옆에는, n+형 이미터 영역 NE가 형성되고, 트렌치 게이트 전극 TG1의 사이에서 n+형 이미터 영역 NE를 사이에 두도록 p+형 바디 콘택트 영역 PBC가 형성된다.
또한, 이들 영역의 상층에는, 층간 절연막 IL을 개재해서 이미터 전극 EE가 형성되고, 또한 그 상층에 절연막 FPF가 형성된다. p+형 바디 콘택트 영역 PBC는, 층간 절연막 IL에 형성된 콘택트층 CT를 개재해서 이미터 전극 EE와 전기적으로 접속된다. 여기에서는, p+형 바디 콘택트 영역 PBC는, n+형 이미터 영역 NE보다도 하층에 형성되고, 당해 콘택트층 CT는, n+형 이미터 영역 NE 및 p형 바디 영역 PB와도 접촉한다. 이에 의해, n+형 이미터 영역 NE 및 p형 바디 영역 PB는, 콘택트층 CT를 개재해서 이미터 전극 EE와 전기적으로 접속된다.
트렌치 게이트 전극 TG1과 트렌치 게이트 전극 TG2, TG3의 각각과의 사이의 영역에서, p형 바디 영역 PB의 하층에는, IE 효과를 높이기 위한 n형 홀 배리어 영역 NHB가 형성된다. p+형 바디 콘택트 영역 PBC의 하층에는, 그것보다도 불순물 농도가 낮게, n형 홀 배리어 영역 NHB에 접촉하도록 배치되는 p+형 래치업 방지 영역 PLP가 형성된다.
n형 홀 배리어 영역 NHB의 하층에는, n-형 드리프트 영역 ND가 형성된다. n-형은 n형의 도전형이지만, n형보다도 불순물 농도가 낮아져 있다. n-형 드리프트 영역 ND의 하층에는, 전계의 확대를 막기 위한 n형 필드 스톱 영역 NS가 형성되고, 더 그 하층에는, p+형 콜렉터 영역 CL이 형성된다. p+형 콜렉터 영역 CL의 하층에는, 당해 p+형 콜렉터 영역 CL과 전기적으로 접속되는 콜렉터 전극 CE가 형성된다. 또한, 트렌치 게이트 전극 TG2를 사이에 두고 n형 홀 배리어 영역 NHB와 대향하는 측과, 트렌치 게이트 전극 TG3을 사이에 두고 n형 홀 배리어 영역 NHB와 대향하는 측에는, 각각, 플로팅 노드로 되는 p형 플로팅 영역 PF가 형성된다.
트렌치 게이트 전극 TG1에 소정의 게이트 전압을 인가하면, p형 바디 영역 PB에 채널이 형성되고, n+형 이미터 영역 NE로부터의 전자가 n형 홀 배리어 영역 NHB를 개재해서 n-형 드리프트 영역 ND에 주입된다. 이에 따라서, p+형 콜렉터 영역 CL로부터 n-형 드리프트 영역 ND에 정공이 주입된다. 당해 정공은, n형 홀 배리어 영역 NHB나 p형 플로팅 영역 PF가 장벽으로 되어 n-형 드리프트 영역 ND에 축적된다. 이에 의해, 높은 IE 효과에 의해 n-형 드리프트 영역 ND의 저온 저항화가 도모된다. 그 결과, 예를 들어 도 1에 도시한 바와 같은 고전력 용도에 있어서도, 충분한 내압과 낮은 도통 손실을 양립할 수 있다.
《하이 사이드/로우 사이드 트랜지스터의 기생 용량》
도 8의 (a)는, 도 7의 구조에 존재하는 기생 용량을 나타내는 설명도이며, 도 8의 (b)는, 도 8의 (a)의 등가 회로도이다. 도 7 등에 도시한 EGE 구조의 IGBT에는, 도 8의 (b)에 도시한 바와 같은 각종 기생 용량 Cgd, Cge, Cfpc, Cefp, Ced가 존재한다. 기생 용량 Cgd는, 게이트(게이트 전극 GE)·콜렉터(콜렉터 전극 CE) 간에 존재하고, 도 8의 (a)에 도시한 바와 같이, 주로, 트렌치 게이트 전극 TG1과, n형 홀 배리어 영역 NHB 사이의 게이트 절연막 GI의 용량에 해당한다.
기생 용량 Cge는, 게이트·이미터(이미터 전극 EE) 간에 존재하고, 도 8의 (a)에서는 생략되었지만, 트렌치 게이트 전극 TG1과 n+형 이미터 영역 NE의 사이나, 트렌치 게이트 전극 TG1과 트렌치 게이트 전극 TG2, TG3의 각각과의 사이에 적절히 존재한다. 기생 용량 Ced는, 이미터·콜렉터 간에 존재하고, 도 8의 (a)에 도시한 바와 같이, 주로, 트렌치 게이트 전극 TG2, TG3의 각각과, n형 홀 배리어 영역 NHB 사이의 게이트 절연막 GI의 용량에 해당한다.
기생 용량 Cfpc는, 도 8의 (a)에 도시한 바와 같이, 주로, n-형 드리프트 영역 ND와 p형 플로팅 영역 PF 사이의 접합 용량에 해당한다. 기생 용량 Cefp는, 도 8의 (a)에 도시한 바와 같이, 주로, p형 플로팅 영역 PF와 트렌치 게이트 전극 TG2, TG3의 각각과의 사이의 게이트 절연막 GI의 용량에 해당한다. 그 결과, 콜렉터는, 기생 용량 Cfpc와 기생 용량 Cefp를 개재해서 이미터에 결합된다.
《하이 사이드/로우 사이드 트랜지스터의 구조(비교예)》
도 12는, 본 발명의 비교예로서 검토한 하이 사이드 트랜지스터 또는 로우 사이드 트랜지스터에 있어서의 액티브 영역의 구조예를 나타내는 단면도이다. 도 12에 도시한 액티브 영역에서는, 도 7의 경우와 달리, 반도체 기판의 주면측에 있어서, 순서대로 배치되는 2개의 트렌치 게이트 전극 TG1a, TG1b가 형성되고, 트렌치 게이트 전극 TG1a와 트렌치 게이트 전극 TG1b의 사이에 p형 바디 영역 PB가 형성된다.
p형 바디 영역 PB에서는, 트렌치 게이트 전극 TG1a, TG1b의 각각에 인접해서 n+형 이미터 영역 NE가 형성되고, 당해 2개의 n+형 이미터 영역 NE의 사이에 p+형 바디 콘택트 영역 PBC가 형성된다. 또한, 트렌치 게이트 전극 TG1a, TG1b의 각각을 사이에 두고 n형 홀 배리어 영역 NHB와 대향하는 측에는, p형 플로팅 영역 PF가 형성된다. 여기서, 트렌치 게이트 전극 TG1a, TG1b의 각각은, 도시하지 않은 개소에서 모두 게이트 전극 GE에 전기적으로 접속된다. 본 명세서에서는, 이와 같이 순서대로 배치되는 2개의 트렌치 게이트 전극 TG1a, TG1b가 모두 게이트 전극 GE에 접속되는 구조를, 도 7의 EGE 구조와 대비해서 GG 구조라 칭한다.
《하이 사이드/로우 사이드 트랜지스터의 기생 용량(비교예와의 대비)》
도 13의 (a)는 도 12의 구조에 존재하는 기생 용량을 나타내는 설명도이며, 도 13의 (b)는 도 13의 (a)의 등가 회로도이다. 도 13의 (a) 및 도 13의 (b)에 도시한 바와 같이, GG 구조에서는, 도 8의 (a) 및 도 8의 (b)에 도시한 EGE 구조에 있어서의 기생 용량 Cfpc, Cefp와 마찬가지로, p형 플로팅 영역 PF에 수반하는 기생 용량 Cfpc, Cgfp가 존재한다.
단, EGE 구조에서는, 당해 기생 용량 Cfpc, Cefp가 이미터·콜렉터 간에 존재하는 데 비하여, GG 구조에서는, 당해 기생 용량 Cfpc, Cgfp가 게이트·콜렉터 간에 존재하는 점이 크게 상이하다. 즉, GG 구조에서는, 게이트가 p형 플로팅 영역 PF(바꿔 말하자면 인액티브 셀 영역 LCi)에 근접해서 배치되는 데 비하여, EGE 구조에서는, 게이트가 이미터를 사이에 두고 끼워져 있기 때문에, 이미터가 p형 플로팅 영역 PF에 근접해서 배치된다.
이에 의해, EGE 구조에서는, GG 구조와 비교하여, 게이트·콜렉터 간의 귀환 용량 Cres를 크게 저감할 수 있다. 구체적으로는, 본 발명자들의 검증에 의하면, EGE 구조에 있어서의 (Cres/Cies)(즉 식 (3))의 값은, GG 구조의 값 20% 정도로 된다. 그 결과, 도 3과 같이, 부전압 생성 회로를 구비하지 않는 드라이버부 DVU를 사용한 경우이더라도 오점호를 방지할 수 있다. 또한, EGE 구조를 사용하면, GG 구조와 비교해서 귀환 용량 Cres가 작기 때문에, 스위칭 속도를 빠르게 할 수 있어, 스위칭 손실을 저감하는 것도 가능하다.
이상, 본 실시 형태 1의 전력 변환 장치 및 구동 장치를 사용함으로써, 대표적으로는 실장 부품수의 저감이 가능해진다.
(실시 형태 2)
《드라이버부(구동 장치)의 구성(응용예)》
도 9는, 본 발명의 실시 형태 2에 의한 전력 변환 장치에 있어서, 드라이버부(구동 장치)의 주요부의 개략 구성예를 나타내는 회로도이다. 도 9에 도시한 드라이버부(구동 장치) DVU2는, 도 1에 도시한 드라이버부 DVUu, DVUv, DVUw의 각각에 해당한다. 당해 드라이버부 DVU2는, 도 3에 도시한 드라이버부 DVU에 대하여, PWM(Pulse Width Modulation) 신호 PWMh, PWMl용의 각 외부 단자와, DC/DC 변환 회로 DCDC와, 커플러 제어 회로 CPLCT와, 포토커플러 CPLh, CPLl이 추가된 구성으로 되어 있다. 외부 단자(PWMh, PWMl)에는, 도 1에 도시한 인버터 제어부 CTLU에 의해 생성된 PWM 신호 PWMh, PWMl이 입력된다.
DC/DC 변환 회로 DCDC는, 외부 단자(VDD)로부터 공급되는 15V 등의 전원 전압 VDD를, 예를 들어 5V 등의 전원 전압 VDD2로 변환한다. 커플러 제어 회로 CPLCT는, 전원 전압 VDD2에 의해 동작하고, 외부 단자(PWMh)로부터 입력된 PWM 신호 PWMh로 하이 사이드용 포토커플러 CPLh를 제어하고, 외부 단자(PWMl)로부터 입력된 PWM 신호 PWMl로 로우 사이드용 포토커플러 CPLl을 제어한다. 그 결과, 포토커플러 CPLh, CPLl에는, 각각, 정전압 VP1, VP2보다도 낮은 전압 레벨(예를 들어 5V 레벨)을 갖는 PWM 신호 PWMh, PWMl이 입력된다.
포토커플러 CPLh는, PWM 신호 PWMh의 전압 레벨을 정전압 VP1에 따른 전압 레벨로 변환하고, 당해 변환 후의 PWM 신호로 하이 사이드 드라이버 HDV를 제어한다. 구체적으로는, 입력된 PWM 신호 PWMh의 논리 레벨에 따라서 포토다이오드 PD의 발광 유무가 제어되고, 당해 발광 유무에 따라서 포토 트랜지스터 PTR의 온·오프가 제어되고, 당해 온·오프에 따라서 도시하지 않은 회로를 개재해서 정전압 VP1의 전압 레벨을 갖는 PWM 신호가 생성된다. 그리고, 당해 PWM 신호에 의해, 하이 사이드 드라이버 HDV의 풀업 트랜지스터 UTh 및 풀 다운 트랜지스터 DTh의 온·오프가 제어된다.
마찬가지로, 포토커플러 CPLl은, PWM 신호 PWMl의 전압 레벨을 정전압 VP2에 따른 전압 레벨로 변환하고, 당해 변환 후의 PWM 신호로 로우 사이드 드라이버 LDV를 제어한다. 구체적으로는, 포토커플러 CPLl로부터 출력되는 정전압 VP2의 전압 레벨을 갖는 PWM 신호에 의해, 로우 사이드 드라이버 LDV의 풀업 트랜지스터 UTl 및 풀 다운 트랜지스터 DTl의 온·오프가 제어된다. 이와 같은 PWM 신호를 사용한 제어에 의해, 도 1의 인버터부 IVU로부터는, PWM 신호의 주기나 듀티에 기초하여, 소정의 주파수 및 전압을 갖는 교류 전압이 생성된다.
이와 같은 구성에 있어서, 도 9에서는, 도 3의 경우와 달리, 정전압 VP1, VP2의 값이 15V보다도 큰 값(예를 들어 20V 등)으로 설정되어 있다. 이에 의해, 도 3의 경우(즉 정전압 VP1, VP2의 값이 15V인 경우)와 비교하여, 하이 사이드 트랜지스터 TH 및 로우 사이드 트랜지스터 TL의 온 저항을 저감할 수 있어, 도통 손실을 저감하는 것 등이 가능해진다.
여기서, IGBT에서는, 일반적으로, 게이트·이미터 간 전압의 최댓값은,± 20V로 되고, 실용상으로는 도 14에 도시한 것 같이, ±15V의 게이트·이미터 간 전압이 많이 사용된다. 또한, 포토커플러 CPLh, CPLl의 최대 출력 전압은, 30V 정도인 경우가 많다. 이러한 중, 도 9의 구성은, 실시 형태 1에서 설명한 바와 같이 부전압 생성 회로를 구비하지 않기 때문에, 도 14의 경우와 달리, 포토커플러 CPLh, CPLl의 최대 출력 전압에 15V 정도의 마진이 얻어진다. 그 결과, 정전압 VP1, VP2의 값을 크게 하는 것이 가능해진다.
《드라이버부(구동 장치)의 기판 레이아웃》
도 10의 (a)는, 도 9의 드라이버부에 있어서의 기판 레이아웃의 개략 구성예를 나타내는 평면도이며, 도 10의 (b)는, 도 10의 (a)의 비교예로 되는 기판 레이아웃의 개략 구성예를 나타내는 평면도이다. 도 10의 (a)에 도시한 바와 같이, 드라이버부(구동 장치) DVU2를 구성하는 배선 기판은, 절연 영역 ISO를 사이에 두고 서로 절연된 3개의 배선 영역 ARE1, ARE2, ARE3을 구비한다. 각 배선 영역 ARE1, ARE2, ARE3은, 대표적으로는, 유리 에폭시 등의 절연체 위로 구리 등의 도전막을 형성한 구조로 되어 있다.
배선 영역 ARE3에는, 외부 커넥터부 IOB3과, DC/AC 변환 회로 DCAC와, 커플러 제어 회로 CPLCT와, DC/DC 변환 회로 DCDC가 실장된다. 외부 커넥터부 IOB3에는, 4개의 외부 단자(VDD, GND, PWMh, PWMl)가 포함된다. 배선 영역 ARE1에는, 외부 커넥터부 IOB1과, 정전압 생성 회로 PVGh와, 하이 사이드 드라이버 HDV와, 저항 Rhc, Rhd가 실장된다. 외부 커넥터부 IOB1에는, 하이 사이드용 게이트 구동 단자 HG 및 이미터 구동 단자 HE가 포함된다.
배선 영역 ARE2에는, 외부 커넥터부 IOB2와, 정전압 생성 회로 PVGl과, 로우 사이드 드라이버 LDV와, 저항 Rlc, Rld가 실장된다. 외부 커넥터부 IOB2에는, 로우 사이드용 게이트 구동 단자 LG 및 이미터 구동 단자 LE가 포함된다. 포토커플러 CPLh는, 배선 영역 ARE1과 배선 영역 ARE3의 사이에 실장되고, 포토커플러 CPLl은, 배선 영역 ARE2와 배선 영역 ARE3의 사이에 실장된다. 트랜스 TR은, 배선 영역 ARE3과, 배선 영역 ARE1 및 배선 영역 ARE2의 사이에 실장된다.
배선 영역 ARE3에 실장되는 각종 회로는, 접지 전원 전압 GND(0V)을 기준으로 하여 동작한다. 한편, 배선 영역 ARE1에 실장되는 각종 회로는, 이미터 구동 단자 HE의 전압 레벨을 기준으로 하여 동작한다. 단, 이미터 구동 단자 HE의 전압 레벨은, 접지 전원 전압 GND와 달리, 0V 부근으로부터 전원 전압 VCC (예를 들어 1000V) 부근의 사이에서 추이한다. 이로 인해, 도 10의 (a)에서는 절연 영역 ISO가 설치되고, 트랜스 TR 및 포토커플러 CPLh를 사용하여, 전원 공급 및 신호 전송이 행해진다.
또한, 배선 영역 ARE2는, 접지 전원 전압 VSS(0V)를 기준으로 하여 동작하기 위해서, 경우에 따라서는, 배선 영역 ARE3과 통합하는 것도 가능하다. 단, 접지 전원 전압 VSS에는, 접지 전원 전압 GND와 달리 큰 노이즈가 발생할 수 있는 것이나, 배선 영역 ARE3으로부터 배선 영역 ARE2를 향한 전원 공급 및 신호 전송에, 배선 영역 ARE1의 경우와 마찬가지의 방식을 이용하는 관점에서, 여기에서는, 배선 영역 ARE2와 배선 영역 ARE3을 절연 영역 ISO에서 분리하고 있다.
한편, 도 10의 (b)에는, 도 14의 구성예에 대하여 도 9의 포토커플러 등을 추가한 경우의 기판 레이아웃이 도시된다. 도 10의 (b)에서는, 하이 사이드용 배선 영역 ARE1' 및 로우 사이드용 배선 영역 ARE2'에 각각 마이너스 전원 생성 회로 NVGh, NVGl이 실장되고 또한 트랜스 TR'의 사이즈가 도 10의 (a)의 경우와 비교해서 커져 있다. 그 결과, 실장 부품수가 증대되고, 이에 수반하여, 비용의 증대나 배선 기판의 사이즈 증대 등이 발생할 수 있다. 따라서, 도 10의 (a)의 구성예를 사용하는 것이 유익하게 된다.
이상, 본 실시 형태 2의 전력 변환 장치 및 구동 장치를 사용함으로써 실시 형태 1의 경우와 마찬가지로, 대표적으로는, 실장 부품수의 삭감이 가능해진다. 또한, 하이 사이드/로우 사이드 트랜지스터의 구동 전압을 용이하게 올릴 수 있어, 손실의 저감 등이 도모된다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태로 한정되는 것은 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다. 예를 들어, 전술한 실시 형태는, 본 발명을 이해하기 쉽게 설명하기 위해 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것으로 한정되는 것은 아니다. 또한, 어떤 실시 형태의 구성의 일부를 다른 실시 형태의 구성으로 치환하는 것이 가능하며, 또한 어떤 실시 형태의 구성에 다른 실시 형태의 구성을 추가하는 것도 가능하다. 또한, 각 실시 형태의 구성 일부에 대하여, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
ACG: 발전기
AR: 영역
ARE: 배선 영역
BSTU: 승압 회로부
C: 콘덴서
CHP: 반도체 칩
CL: p+형 콜렉터 영역
CPL: 포토커플러
CPLCT: 커플러 제어 회로
CT: 콘택트층
CTLU: 인버터 제어부
CVU: 컨버터부
D: 다이오드
DCAC: DC/AC 변환 회로
DCDC: DC/DC 변환 회로
DD: 환류 다이오드
DT: 풀 다운 트랜지스터
DVU: 드라이버부(구동 장치)
EE: 이미터 전극
EP: 이미터 패드
FPF: 절연막
GE: 게이트 전극
GI: 게이트 절연막
GL: 게이트 배선
GP: 게이트 패드
GTG: 접속 전극
HA: 하이 사이드 아암
HDV: 하이 사이드 드라이버
HE, LE: 이미터 구동 단자
HG, LG: 게이트 구동 단자
IL: 층간 절연막
IOB: 외부 커넥터부
ISO: 절연 영역
IVU: 인버터부
L: 인덕터(코일)
LA: 로우 사이드 아암
LC: 단위 셀 영역
LCh: 하이브리드 셀 영역(액티브 셀 영역)
LCi: 인액티브 셀 영역
LD: 부하
LDV: 로우 사이드 드라이버
LN: 배선
N: 노드
ND: n-형 드리프트 영역
NE: n+형 이미터 영역
NHB: n형 홀 배리어 영역
NS: n형 필드 스톱 영역
NVG: 부전압 생성 회로
PB: p형 바디 영역
PBC: p+형 바디 콘택트 영역
PCE: 전력 변환 장치
PD: 포토다이오드
PF: p형 플로팅 영역
PFp: p형 영역
PLP: p+형 래치업 방지 영역
PN: 단자
PTR: 포토 트랜지스터
PVG: 정전압 생성 회로
R: 저항
RCT: 정류 회로
SW: 스위치
TG: 트렌치 게이트 전극
TH: 하이 사이드 트랜지스터
TL: 로우 사이드 트랜지스터
TR: 트랜스
UO, VO, WO: 출력 단자
UT: 풀업 트랜지스터
VCC, VDD, VDD2: 전원 전압
VN: 부전압
VP: 정전압
VSS, GND: 접지 전원 전압
WTB: 풍력 터빈

Claims (17)

  1. IGBT로 구성되는 하이 사이드 트랜지스터와,
    IGBT로 구성되고, 콜렉터가 상기 하이 사이드 트랜지스터의 이미터에 결합되는 로우 사이드 트랜지스터와,
    상기 하이 사이드 트랜지스터를 구동하는 하이 사이드 드라이버와,
    상기 로우 사이드 트랜지스터를 구동하는 로우 사이드 드라이버
    를 갖는 전력 변환 장치로서,
    상기 하이 사이드 트랜지스터 및 상기 로우 사이드 트랜지스터의 각각은,
    액티브 셀 영역 내에 배치되고, 게이트와 전기적으로 접속되는 제1 트렌치 게이트 전극과,
    상기 액티브 셀 영역 내에서, 각각, 상기 제1 트렌치 게이트 전극의 양옆에 간격을 두고 배치되고, 이미터와 전기적으로 접속되는 제2 트렌치 게이트 전극 및 제3 트렌치 게이트 전극
    을 구비하고,
    상기 하이 사이드 드라이버는,
    상기 하이 사이드 트랜지스터의 이미터를 기준으로 하여 게이트에 정전압으로 되는 제1 전압을 인가하는 제1 풀업 트랜지스터와,
    상기 하이 사이드 트랜지스터의 게이트를 이미터에 결합하는 제1 풀 다운 트랜지스터
    를 구비하고,
    상기 로우 사이드 드라이버는,
    상기 로우 사이드 트랜지스터의 이미터를 기준으로 하여 게이트에 정전압으로 되는 제2 전압을 인가하는 제2 풀업 트랜지스터와,
    상기 로우 사이드 트랜지스터의 게이트를 이미터에 결합하는 제2 풀 다운 트랜지스터
    를 구비하는, 전력 변환 장치.
  2. 제1항에 있어서,
    1차 코일과, 제1의 2차 코일 및 제2의 2차 코일을 포함하는 트랜스와,
    교류 전압을 생성하고, 당해 교류 전압을 상기 1차 코일에 인가하는 교류 전압 생성 회로와,
    상기 제1의 2차 코일로 생성되는 교류 전압을 정류하고, 제1 기준 노드를 기준으로 하여 제1 노드에 상기 제1 전압을 생성하는 제1 정류 회로와,
    상기 제2의 2차 코일로 생성되는 교류 전압을 정류하고, 제2 기준 노드를 기준으로 하여 제2 노드에 상기 제2 전압을 생성하는 제2 정류 회로
    를 더 갖고,
    상기 제1 기준 노드는, 상기 하이 사이드 트랜지스터의 이미터와, 상기 제1 풀 다운 트랜지스터의 일단부에 결합되고,
    상기 제1 노드는, 상기 제1 풀업 트랜지스터의 일단부에 결합되고,
    상기 제2 기준 노드는, 상기 로우 사이드 트랜지스터의 이미터와, 상기 제2 풀 다운 트랜지스터의 일단부에 결합되고,
    상기 제2 노드는, 상기 제2 풀업 트랜지스터의 일단부에 결합되는, 전력 변환 장치.
  3. 제2항에 있어서,
    상기 제1 전압 및 상기 제2 전압보다도 낮은 전압 레벨을 갖는 제1 PWM 신호가 입력되고, 상기 제1 PWM 신호의 전압 레벨을 상기 제1 전압에 따른 전압 레벨로 변환하고, 당해 변환 후의 PWM 신호로 상기 하이 사이드 드라이버를 제어하는 제1 포토커플러와,
    상기 제1 전압 및 상기 제2 전압보다도 낮은 전압 레벨을 갖는 제2 PWM 신호가 입력되고, 상기 제2 PWM 신호의 전압 레벨을, 상기 제2 전압에 따른 전압 레벨로 변환하고, 당해 변환 후의 PWM 신호로 상기 로우 사이드 드라이버를 제어하는 제2 포토커플러
    를 더 갖는, 전력 변환 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 전압 및 상기 제2 전압의 각각은 15V보다도 큰, 전력 변환 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 하이 사이드 트랜지스터 및 상기 로우 사이드 트랜지스터의 각각은 1200V 이상의 내압을 구비하는, 전력 변환 장치.
  6. 제2항에 있어서,
    상기 하이 사이드 드라이버, 상기 로우 사이드 드라이버, 상기 트랜스, 상기 교류 전압 생성 회로, 상기 제1 정류 회로 및 상기 제2 정류 회로는, 각각, 배선 기판 위에 실장되는, 전력 변환 장치.
  7. 제1항에 있어서,
    상기 하이 사이드 트랜지스터 및 상기 로우 사이드 트랜지스터의 각각은,
    상기 제1 트렌치 게이트 전극과 상기 제2 트렌치 게이트 전극의 사이에 배치되고, 채널이 형성되는 제1 반도체 영역과,
    상기 제1 트렌치 게이트 전극과 상기 제3 트렌치 게이트 전극의 사이에 배치되고, 채널이 형성되는 제2 반도체 영역과,
    상기 제2 트렌치 게이트 전극을 사이에 두고 상기 제1 반도체 영역과 대향하는 측에 배치되고, 플로팅 노드로 되는 제3 반도체 영역과,
    상기 제3 트렌치 게이트 전극을 사이에 두고 상기 제2 반도체 영역과 대향하는 측에 배치되고, 플로팅 노드로 되는 제4 반도체 영역
    을 더 갖는, 전력 변환 장치.
  8. 제1항 또는 제7항에 있어서,
    상기 하이 사이드 트랜지스터 및 상기 로우 사이드 트랜지스터의 각각은, 이미터 전극, 게이트 전극 및 콜렉터 전극을 갖는 복수의 반도체 칩으로 구성되고,
    상기 복수의 반도체 칩의 상기 이미터 전극은 공통으로 결합되고,
    상기 복수의 반도체 칩의 상기 콜렉터 전극은 공통으로 결합되는, 전력 변환 장치.
  9. 외부로부터 입력되는 교류 전압을 직류 전압으로 변환하는 컨버터부와,
    상기 컨버터부에서 변환되는 상기 직류 전압을 유지하는 콘덴서와,
    상기 콘덴서에서 유지되는 상기 직류 전압을 소정의 전압 및 주파수를 갖는 3상의 교류 전압으로 변환하는 인버터부와,
    상기 인버터부를 제어하는 드라이버부
    를 갖는 전력 변환 장치로서,
    상기 인버터부는, 상기 3상의 각 상마다, IGBT로 구성되는 하이 사이드 트랜지스터와, IGBT로 구성되고, 콜렉터가 상기 하이 사이드 트랜지스터의 이미터에 결합되는 로우 사이드 트랜지스터를 구비하고,
    상기 드라이버부는, 상기 3상의 각 상마다, 상기 하이 사이드 트랜지스터를 구동하는 하이 사이드 드라이버와, 상기 로우 사이드 트랜지스터를 구동하는 로우 사이드 드라이버를 구비하고,
    상기 하이 사이드 트랜지스터 및 상기 로우 사이드 트랜지스터의 각각은,
    액티브 셀 영역 내에 배치되고, 게이트와 전기적으로 접속되는 제1 트렌치 게이트 전극과,
    상기 액티브 셀 영역 내에서, 각각, 상기 제1 트렌치 게이트 전극의 양옆에 간격을 두고 배치되고, 이미터와 전기적으로 접속되는 제2 트렌치 게이트 전극 및 제3 트렌치 게이트 전극
    을 구비하고,
    상기 하이 사이드 드라이버는,
    상기 하이 사이드 트랜지스터의 이미터를 기준으로 하여 게이트에 정전압으로 되는 제1 전압을 인가하는 제1 풀업 트랜지스터와,
    상기 하이 사이드 트랜지스터의 게이트를 이미터에 결합하는 제1 풀 다운 트랜지스터
    를 구비하고,
    상기 로우 사이드 드라이버는,
    상기 로우 사이드 트랜지스터의 이미터를 기준으로 하여 게이트에 정전압으로 되는 제2 전압을 인가하는 제2 풀업 트랜지스터와,
    상기 로우 사이드 트랜지스터의 게이트를 이미터에 결합하는 제2 풀 다운 트랜지스터
    를 구비하는, 전력 변환 장치.
  10. 제9항에 있어서,
    상기 드라이버부는, 상기 3상의 각 상마다,
    1차 코일과, 제1의 2차 코일 및 제2의 2차 코일을 포함하는 트랜스와,
    교류 전압을 생성하고, 당해 교류 전압을 상기 1차 코일에 인가하는 교류 전압 생성 회로와,
    상기 제1의 2차 코일로 생성되는 교류 전압을 정류하고, 제1 기준 노드를 기준으로 하여 제1 노드에 상기 제1 전압을 생성하는 제1 정류 회로와,
    상기 제2의 2차 코일로 생성되는 교류 전압을 정류하고, 제2 기준 노드를 기준으로 하여 제2 노드에 상기 제2 전압을 생성하는 제2 정류 회로
    를 갖고,
    상기 제1 기준 노드는, 상기 하이 사이드 트랜지스터의 이미터와, 상기 제1 풀 다운 트랜지스터의 일단부에 결합되고,
    상기 제1 노드는, 상기 제1 풀업 트랜지스터의 일단부에 결합되고,
    상기 제2 기준 노드는, 상기 로우 사이드 트랜지스터의 이미터와, 상기 제2 풀 다운 트랜지스터의 일단부에 결합되고,
    상기 제2 노드는, 상기 제2 풀업 트랜지스터의 일단부에 결합되는, 전력 변환 장치.
  11. 제10항에 있어서,
    상기 하이 사이드 드라이버, 상기 로우 사이드 드라이버, 상기 트랜스, 상기 교류 전압 생성 회로, 상기 제1 정류 회로 및 상기 제2 정류 회로는, 각각, 배선 기판 위에 실장되는, 전력 변환 장치.
  12. 제9항에 있어서,
    상기 하이 사이드 트랜지스터 및 상기 로우 사이드 트랜지스터의 각각은,
    상기 제1 트렌치 게이트 전극과 상기 제2 트렌치 게이트 전극의 사이에 배치되고, 채널이 형성되는 제1 반도체 영역과,
    상기 제1 트렌치 게이트 전극과 상기 제3 트렌치 게이트 전극의 사이에 배치되고, 채널이 형성되는 제2 반도체 영역과,
    상기 제2 트렌치 게이트 전극을 사이에 두고 상기 제1 반도체 영역과 대향하는 측에 배치되고, 플로팅 노드로 되는 제3 반도체 영역과,
    상기 제3 트렌치 게이트 전극을 사이에 두고 상기 제2 반도체 영역과 대향하는 측에 배치되고, 플로팅 노드로 되는 제4 반도체 영역
    을 더 갖는, 전력 변환 장치.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 컨버터부에는, 풍력 발전기로부터의 교류 전압이 입력되는, 전력 변환 장치.
  14. 배선 기판으로 구성되는 구동 장치로서,
    상기 배선 기판은,
    하프 브리지 회로의 하이 사이드 트랜지스터를 구동하기 위한 제1 구동 단자 및 제2 구동 단자와,
    상기 하프 브리지 회로의 로우 사이드 트랜지스터를 구동하기 위한 제3 구동 단자 및 제4 구동 단자와,
    상기 제2 구동 단자를 기준으로 하여 상기 제1 구동 단자에 정전압으로 되는 제1 전압을 인가하는 제1 풀업 트랜지스터와, 상기 제1 구동 단자를 상기 제2 구동 단자에 결합하는 제1 풀 다운 트랜지스터를 구비하는 하이 사이드 드라이버와,
    상기 제4 구동 단자를 기준으로 하여 상기 제3 구동 단자에 정전압으로 되는 제2 전압을 인가하는 제2 풀업 트랜지스터와, 상기 제3 구동 단자를 상기 제4 구동 단자에 결합하는 제2 풀 다운 트랜지스터를 구비하는 로우 사이드 드라이버와,
    1차 코일과, 제1의 2차 코일 및 제2의 2차 코일을 포함하는 트랜스와,
    교류 전압을 생성하고, 당해 교류 전압을 상기 1차 코일에 인가하는 교류 전압 생성 회로와,
    상기 제1의 2차 코일로 생성되는 전압을 정류하고, 제1 기준 노드를 기준으로 하여 제1 노드에 상기 제1 전압을 생성하는 제1 정류 회로와,
    상기 제2의 2차 코일로 생성되는 전압을 정류하고, 제2 기준 노드를 기준으로 하여 제2 노드에 상기 제2 전압을 생성하는 제2 정류 회로와,
    상기 제1 기준 노드를, 상기 제2 구동 단자와, 상기 제1 풀 다운 트랜지스터의 일단부에 결합하는 제1 배선과,
    상기 제1 노드를, 상기 제1 풀업 트랜지스터의 일단부에 결합하는 제2 배선과,
    상기 제2 기준 노드를, 상기 제4 구동 단자와, 상기 제2 풀 다운 트랜지스터의 일단부에 결합하는 제3 배선과,
    상기 제2 노드를, 상기 제2 풀업 트랜지스터의 일단부에 결합하는 제4 배선
    을 갖는, 구동 장치.
  15. 제14항에 있어서,
    상기 배선 기판은,
    상기 제1 전압 및 상기 제2 전압보다도 낮은 전압 레벨을 갖는 제1 PWM 신호가 입력되고, 상기 제1 PWM 신호의 전압 레벨을 상기 제1 전압에 따른 전압 레벨로 변환하고, 당해 변환 후의 PWM 신호로 상기 하이 사이드 드라이버를 제어하는 제1 포토커플러와,
    상기 제1 전압 및 상기 제2 전압보다도 낮은 전압 레벨을 갖는 제2 PWM 신호가 입력되고, 상기 제2 PWM 신호의 전압 레벨을, 상기 제2 전압에 따른 전압 레벨로 변환하고, 당해 변환 후의 PWM 신호로 상기 로우 사이드 드라이버를 제어하는 제2 포토커플러
    를 더 갖는, 구동 장치.
  16. 제15항에 있어서,
    상기 배선 기판은, 서로 절연된 제1 배선 영역, 제2 배선 영역 및 제3 배선 영역을 갖고,
    상기 제1 구동 단자 및 상기 제2 구동 단자와, 상기 하이 사이드 드라이버와, 상기 제1 정류 회로는, 상기 제1 배선 영역에 설치되고,
    상기 제3 구동 단자 및 상기 제4 구동 단자와, 상기 로우 사이드 드라이버와, 상기 제2 정류 회로는, 상기 제2 배선 영역에 설치되고,
    상기 교류 전압 생성 회로는, 상기 제3 배선 영역에 설치되고,
    상기 트랜스는, 상기 제3 배선 영역과 상기 제1 배선 영역 및 상기 제2 배선 영역의 사이에 설치되고,
    상기 제1 포토커플러는, 상기 제3 배선 영역과 상기 제1 배선 영역의 사이에 설치되고,
    상기 제2 포토커플러는, 상기 제3 배선 영역과 상기 제2 배선 영역의 사이에 설치되는, 구동 장치.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 하이 사이드 트랜지스터 및 상기 로우 사이드 트랜지스터의 각각은,
    액티브 셀 영역 내에 배치되고, 게이트와 전기적으로 접속되는 제1 트렌치 게이트 전극과,
    상기 액티브 셀 영역 내에서, 각각, 상기 제1 트렌치 게이트 전극의 양옆에 간격을 두고 배치되고, 이미터와 전기적으로 접속되는 제2 트렌치 게이트 전극 및 제3 트렌치 게이트 전극
    을 갖는 IGBT인, 구동 장치.
KR1020160084101A 2015-07-07 2016-07-04 전력 변환 장치 및 구동 장치 KR20170006268A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015136132A JP2017022798A (ja) 2015-07-07 2015-07-07 電力変換装置および駆動装置
JPJP-P-2015-136132 2015-07-07

Publications (1)

Publication Number Publication Date
KR20170006268A true KR20170006268A (ko) 2017-01-17

Family

ID=56551146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160084101A KR20170006268A (ko) 2015-07-07 2016-07-04 전력 변환 장치 및 구동 장치

Country Status (6)

Country Link
US (2) US9966870B2 (ko)
EP (1) EP3139480A3 (ko)
JP (1) JP2017022798A (ko)
KR (1) KR20170006268A (ko)
CN (1) CN106341051A (ko)
TW (1) TW201711364A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3057211B1 (en) * 2013-10-09 2018-08-29 Hitachi Automotive Systems, Ltd. Driver substrate and power conversion device
DE102015201431A1 (de) * 2015-01-28 2016-07-28 Wobben Properties Gmbh Verfahren zum Betreiben eines Windparks
JP6448434B2 (ja) * 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN105099422A (zh) * 2015-08-19 2015-11-25 深圳市华星光电技术有限公司 光耦隔离开关电路
JP6681238B2 (ja) 2016-03-28 2020-04-15 ローム株式会社 半導体装置および半導体装置の製造方法
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
JP2018107494A (ja) * 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置及びインバータシステム
DE112017007206T5 (de) * 2017-03-08 2019-11-21 Mitsubishi Electric Corporation Hauptumwandlungsschaltung, Leistungsumwandlungsvorrichtung und sich bewegender Körper
DE102017122695A1 (de) 2017-09-29 2019-04-04 Wobben Properties Gmbh Verfahren zum Versorgen von Windenergieanlagenkomponenten mit Energie sowie Energieversorgungseinrichtung und Windenergieanlage damit
EP3477862A1 (en) * 2017-10-31 2019-05-01 Nexperia B.V. A semiconductor device and method of operation
JP6988518B2 (ja) * 2018-01-26 2022-01-05 株式会社デンソー 整流装置及び回転電機
JP7095388B2 (ja) * 2018-05-11 2022-07-05 富士電機株式会社 トーテムポール回路用駆動装置
JP7070149B2 (ja) * 2018-06-26 2022-05-18 株式会社デンソー スイッチング回路
US11811353B2 (en) * 2018-08-08 2023-11-07 Mitsubishi Electric Corporation Load driving device, refrigeration cycle applicable apparatus, and air conditioner
JP6666527B1 (ja) 2019-03-06 2020-03-13 東芝三菱電機産業システム株式会社 制御装置
JP7076398B2 (ja) * 2019-04-12 2022-05-27 三菱電機株式会社 半導体装置
JP7352437B2 (ja) * 2019-10-25 2023-09-28 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256839A (ja) 2011-05-16 2012-12-27 Renesas Electronics Corp Ｉｅ型トレンチゲートｉｇｂｔ
JP2013140885A (ja) 2012-01-05 2013-07-18 Renesas Electronics Corp Ｉｅ型トレンチゲートｉｇｂｔ

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3919624B2 (ja) * 2002-07-24 2007-05-30 三菱電機株式会社 パワーデバイス駆動回路
US7061195B2 (en) 2002-07-25 2006-06-13 International Rectifier Corporation Global closed loop control system with dv/dt control and EMI/switching loss reduction
JP2004147423A (ja) * 2002-10-24 2004-05-20 Mitsubishi Heavy Ind Ltd 電力変換装置及びその制御方法
JP2005065029A (ja) * 2003-08-18 2005-03-10 Mitsubishi Electric Corp 半導体装置
JP4449640B2 (ja) * 2004-08-10 2010-04-14 株式会社日立製作所 インバータ装置
US9118206B2 (en) * 2006-11-16 2015-08-25 Cummins Power Generation Ip, Inc. Management of an electric power generation and storage system
JP5029900B2 (ja) * 2007-11-20 2012-09-19 アイシン・エィ・ダブリュ株式会社 モータの制御装置
JP2010045925A (ja) * 2008-08-13 2010-02-25 Sinfonia Technology Co Ltd インバータおよびインバータ装置
JP4844653B2 (ja) * 2009-07-20 2011-12-28 株式会社デンソー パワースイッチング素子の駆動装置
JP4831246B2 (ja) * 2009-09-08 2011-12-07 株式会社デンソー 電力変換装置
JP4835743B2 (ja) * 2009-10-07 2011-12-14 株式会社デンソー 電力変換回路の制御装置
JP5093268B2 (ja) * 2010-03-11 2012-12-12 株式会社デンソー 電力変換システムの放電制御装置
JP5389730B2 (ja) * 2010-05-14 2014-01-15 株式会社デンソー 電力変換システムの放電装置
JP5510292B2 (ja) * 2010-11-30 2014-06-04 富士電機株式会社 ゲート駆動用電源装置およびインバータ制御回路
JP5282782B2 (ja) * 2010-12-14 2013-09-04 株式会社デンソー スイッチング素子の駆動回路
JP5344264B2 (ja) * 2011-08-09 2013-11-20 株式会社デンソー 電力変換装置
JP2013090350A (ja) * 2011-10-13 2013-05-13 Nissan Motor Co Ltd 電力変換装置
US9595602B2 (en) * 2012-09-07 2017-03-14 Hitachi, Ltd. Switching device for power conversion and power conversion device
JP2014073055A (ja) * 2012-10-01 2014-04-21 Denso Corp 電子回路
JP2014192975A (ja) * 2013-03-26 2014-10-06 Aisin Aw Co Ltd インバータ装置
JP5776721B2 (ja) * 2013-04-15 2015-09-09 株式会社デンソー 駆動対象スイッチング素子の駆動回路
JP5910595B2 (ja) * 2013-09-24 2016-04-27 株式会社デンソー 絶縁電源装置
JP6263014B2 (ja) * 2013-12-12 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP6420175B2 (ja) * 2014-05-22 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6172061B2 (ja) * 2014-06-12 2017-08-02 株式会社デンソー 電力変換回路用の電源装置
JP6448434B2 (ja) * 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9742185B2 (en) * 2015-04-28 2017-08-22 General Electric Company DC circuit breaker and method of use
JP6495751B2 (ja) * 2015-06-10 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6606364B2 (ja) * 2015-07-02 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6633859B2 (ja) * 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256839A (ja) 2011-05-16 2012-12-27 Renesas Electronics Corp Ｉｅ型トレンチゲートｉｇｂｔ
JP2013140885A (ja) 2012-01-05 2013-07-18 Renesas Electronics Corp Ｉｅ型トレンチゲートｉｇｂｔ

Also Published As

Publication number Publication date
CN106341051A (zh) 2017-01-18
EP3139480A3 (en) 2017-06-07
EP3139480A2 (en) 2017-03-08
TW201711364A (zh) 2017-03-16
US20180248492A1 (en) 2018-08-30
US9966870B2 (en) 2018-05-08
JP2017022798A (ja) 2017-01-26
US20170012551A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
KR20170006268A (ko) 전력 변환 장치 및 구동 장치
CN106911250B (zh) 电力转换系统、功率模块及半导体器件
US6829152B2 (en) Load drive circuit using flywheel diode
JP6591220B2 (ja) 半導体装置および電力制御装置
US8264057B2 (en) Semiconductor device driving bridge-connected power transistor
US8351231B2 (en) Power conversion device
WO2015099030A1 (ja) パワー回路およびパワーモジュール
CN107155372A (zh) 半桥功率半导体模块及其制造方法
US20180183432A1 (en) Semiconductor apparatus and inverter system
JP2018520625A (ja) 電力コンバータの物理的トポロジー
JP2018032871A (ja) 集積回路のためのモノリシックセルおよび特にモノリシック転流セル
JP5293831B2 (ja) 高耐圧半導体装置および駆動回路
US10475909B2 (en) Electric assembly including a bipolar switching device and a wide bandgap transistor
JP2019017112A (ja) パワー回路
US10474178B2 (en) Power module and air conditioner
JP7002431B2 (ja) 半導体装置
US10439606B2 (en) Semiconductor module
JP5505499B2 (ja) 半導体装置および駆動回路
JP3896940B2 (ja) 半導体装置
CN106663658B (zh) 半导体集成电路
JP4622048B2 (ja) 半導体装置
JP2017118807A (ja) 電力変換システム、パワーモジュールおよび半導体装置
US10715134B2 (en) Power module, reverse-conducting IGBT, and drive circuit
Tam et al. New 1200V Integrated Circuit Changes The Way 3-Phase Motor Drive Inverters Are Designed
JP2018041825A (ja) 高耐圧集積回路装置および半導体装置