JP2014192975A - インバータ装置 - Google Patents

Abstract

【課題】上下アームにノーマリオフ型のスイッチング素子を使用しつつ、電源電圧低下又は喪失時に下アームのスイッチング素子をオンさせることができるインバータ装置の提供。
【解決手段】車両走行用モータを駆動するためのインバータ装置であって、上アームを形成するノーマリオフ型のスイッチング素子と、下アームを形成するノーマリオフ型のスイッチング素子と、第１バッテリから生成される第１電源と、上アームのスイッチング素子を駆動する第１駆動回路と、第１電源に基づいて動作し、下アームのスイッチング素子を駆動する第２駆動回路と、第１バッテリよりも低電圧の第２バッテリに基づいて動作する制御装置と、第１駆動回路及び第２駆動回路と制御装置との間を通信可能な態様で電気的に絶縁する絶縁素子と、絶縁素子と第２駆動回路との間に設けられ、第１電源に基づいて動作する第１反転回路であって、絶縁素子からの出力を反転して第２駆動回路に与える第１反転回路とを含む。
【選択図】図１

Description

本開示は、インバータ装置に関する。

従来から、スイッチング素子がハイサイドアームとローサイドアームとを備えているブリッジ回路を形成している形式のインバータにおいて、障害発生時に過電圧が発生するのを防止することを狙いとして、ローサイドアームのスイッチング素子の少なくとも１つが、制御電圧が加わっていないときに導通状態にあるように実現されているインバータが知られている（例えば、特許文献１参照）。

特表２００５‐５２５７７７号公報

しかしながら、特許文献１に記載の構成では、制御電圧が加わっていないときに導通状態になるスイッチング素子、即ちノーマリオン素子を用いるが、この種のノーマリオン素子は一般的に入手困難である。或いは、通常のノーマリオフ素子を用いても、並列にノーマリオン型のリレーが必要となる。従って、かかる構成は、コストやサイズの観点から優位性に欠けるという問題点がある。また、ハイサイドアームでは、ノーマリオフ素子を用いるので、上下段で均一なスイッチング特性を得ることが困難であり、性能均一化の観点からも問題点がある。

そこで、本開示は、上下アームにノーマリオフ型のスイッチング素子を使用しつつ、電源電圧低下又は喪失時に下アームのスイッチング素子をオンさせることができるインバータ装置の提供を目的とする。

本開示の一局面によれば、車両走行用モータを駆動するためのインバータ装置であって、
第１バッテリの正極側と負極側との間に接続され、上アームを形成するノーマリオフ型のスイッチング素子と、
前記第１バッテリの正極側と負極側との間に接続され、下アームを形成するノーマリオフ型のスイッチング素子と、
前記第１バッテリから生成される第１電源と、
前記上アームのスイッチング素子を駆動する第１駆動回路と、
前記第１電源に基づいて動作し、前記下アームのスイッチング素子を駆動する第２駆動回路と、
前記第１バッテリよりも低電圧の第２バッテリに基づいて動作する制御装置と、
前記第１駆動回路及び前記第２駆動回路と前記制御装置との間を通信可能な態様で電気的に絶縁する絶縁素子と、
前記絶縁素子と前記第２駆動回路との間に設けられ、前記第１電源に基づいて動作する第１反転回路であって、前記絶縁素子からの出力を反転して前記第２駆動回路に与える第１反転回路とを含む、インバータ装置が提供される。

本開示によれば、上下アームにノーマリオフ型のスイッチング素子を使用しつつ、電源電圧低下又は喪失時に下アームのスイッチング素子をオンさせることができるインバータ装置が得られる。

インバータ装置１の一実施例を示す図である。 低圧バッテリの電圧の状態（＋Ｂの状態）と、ＣＰＵ１１からの出力と、スイッチング素子７２のオン／オフ状態との関係を表す表図である。 短絡防止機構を備えたインバータ装置１の一例を示す図である。 図２に示す構成の動作を示すタイミングチャートである。

以下、添付図面を参照しながら各実施例について詳細に説明する。

図１は、インバータ装置１の一実施例を示す図である。尚、図１には、インバータ装置１により駆動される走行用モータ８０が図示されている。図中の記号Ｐは、高圧バッテリの正極側を表し、記号Ｎは、高圧バッテリの負極側を表す。

走行用モータ８０は、高圧バッテリ（図中のＰ、Ｎ参照）を電源として動作する３相モータであり、車両を駆動するための動力を発生する。車両としては、ハイブリッド自動車や電気自動車がある。ハイブリッド自動車は、車両を走行させるための動力源として、走行用モータ８０及び内燃機関を備える車両である。電気自動車は、車両の動力源として走行用モータ８０のみを備える車両である。高圧バッテリは、ニッケル水素電池やリチウムイオン電池といった任意の二次電池であってよい。高圧バッテリは、二次電池の代わりに、電気二重層キャパシタ（コンデンサ）であってもよい。また、高圧バッテリは、複数の単電池を組み合わせた電池スタックから形成されてもよい。この場合、単電池の数は、要求出力等に基づいて、適宜決定されてよい。

インバータ装置１は、インバータ７０を駆動制御することで、走行用モータ８０を駆動制御する。インバータ装置１は、モータ制御回路１０と、インバータ７０とを含む。インバータ装置１は、低電圧の領域Ｘ１と、高電圧の領域Ｘ２とを含む。低電圧の領域Ｘ１には、モータ制御回路１０の一部が含まれ、高電圧の領域Ｘ２には、モータ制御回路１０の残りの一部とインバータ７０とが含まれる。

モータ制御回路１０は、ＣＰＵ１１と、バッファ１２と、第１反転バッファ（第１反転回路）１４と、フォットカップラ２０と、第２反転バッファ（第２反転回路）１６と、下段駆動電源３１と、低圧側回路用電源３２（図３参照、図１には図示せず）と、絶縁電源３３と、ゲート駆動回路４０Ｈ，４０Ｌとを含む。モータ制御回路１０の詳細は、図２を参照して後述する。

インバータ７０は、高圧バッテリの正極側Ｐと負極側Ｎとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相のスイッチング素子７２から形成される。尚、インバータ７０は、高圧バッテリの正極側Ｐと負極側Ｎとの間に、ＤＣ／ＤＣコンバータや平滑化コンデンサ等を介して接続されてよい。スイッチング素子７２は、図１に示すように、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。ＩＧＢＴには、図１に示すように、フリーホイールダイオード（ＦＷＤ：Free Wheeling Diode）が並列に設けられてよい。スイッチング素子７２は、常態でオフとなるノーマリオフタイプであってよい。尚、ＩＧＢＴに代えて、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field‐Effect Transistor)のような他のスイッチング素子が使用されてもよい。Ｕ，Ｖ，Ｗ相の各相において、上下の２つのスイッチング素子７２間の中点は、走行用モータ８０の各相のコイルの一端に接続される。走行用モータ８０の各相のコイルの他端同士は接続される。尚、走行用モータ８０の各相のコイルは、スター結線以外にも、デルタ結線であってもよい。

モータ制御回路１０のＣＰＵ１１は、インバータ７０の制御に必要な目標値を演算する。例えば、ＣＰＵ１１は、外部から供給される走行用モータ８０のトルク指令（目標トルク）に基づいて、三相の電圧指令値Ｖｕ，Ｖｖ，Ｖｗを算出する。尚、この三相の電圧指令値Ｖｕ，Ｖｖ，Ｖｗは、互いに等振幅を有しかつ位相が電気角１２０°ずつずれた信号であってよい。また、トルク指令値は、車速やアクセル操作量などを用いて予め定められたマップなどに従って生成されてよい。ＣＰＵ１１は、算出した三相の電圧指令値Ｖｕ，Ｖｖ，Ｖｗと所定周期のキャリア信号（例えば、三角波状の搬送波）とを電圧比較した結果に基づいて、インバータ７０の上下アームの各スイッチング素子７２のオン／オフを指令する制御信号（具体的には、パルス幅が変調するＰＷＭ信号）を生成する。

バッファ１２は、モータ制御回路１０の低電圧の領域Ｘ１に設けられる。バッファ１２は、上アーム（上段）の各相（Ｕ，Ｖ，Ｗ相）に対応する３つの駆動用通信ライン上にそれぞれ設けられる。バッファ１２は、ＣＰＵ１１からの制御信号を反転させることなく後段へと送る。例えば、バッファ１２は、ＣＰＵ１１からの制御信号がＬｏレベルのときはＬｏレベルを出力し、ＣＰＵ１１からの制御信号がＨｉレベルのときはＨｉレベルを出力する。

第２反転バッファ１６は、モータ制御回路１０の低電圧の領域Ｘ１に設けられる。第２反転バッファ１６は、下アーム（下段）の各相（Ｕ，Ｖ，Ｗ相）に対応する３つの駆動用通信ライン上にそれぞれ設けられる。第２反転バッファ１６は、ＣＰＵ１１からの制御信号を反転させて後段へと送る。例えば、第２反転バッファ１６は、ＣＰＵ１１からの制御信号がＬｏレベルのときはＨｉレベルを出力し、ＣＰＵ１１からの制御信号がＨｉレベルのときはＬｏレベルを出力する。

第１反転バッファ１４は、モータ制御回路１０の高電圧の領域Ｘ２に設けられる。第１反転バッファ１４は、下アームの各相に対応する３つの駆動用通信ライン上にそれぞれ設けられる。第１反転バッファ１４は、フォットカップラ２０の後段に設けられる。第１反転バッファ１４は、フォットカップラ２０からの出力信号を反転させて後段へと送る。例えば、第１反転バッファ１４は、フォットカップラ２０からの出力信号がＬｏレベルのときはＨｉレベルを出力し、フォットカップラ２０からの出力信号がＨｉレベルのときはＬｏレベルを出力する。

フォットカップラ２０は、モータ制御回路１０を低電圧の領域Ｘ１と高電圧の領域Ｘ２とに分離する。即ち、フォットカップラ２０は、モータ制御回路１０の低電圧の領域Ｘ１を高圧から保護しつつ、低電圧の領域Ｘ１と高電圧の領域Ｘ２との間の通信（信号伝達）を可能とする。フォットカップラ２０は、上アームの各相に対応する３つの駆動用通信ライン上にそれぞれ設けられると共に、下アームの各相に対応する３つの駆動用通信ライン上にそれぞれ設けられる。

上アームのフォットカップラ２０は、バッファ１２からの出力に応じて動作する。具体的には、上アームのフォットカップラ２０は、バッファ１２からの出力信号がＬｏレベルのときはオフ（Ｌｏレベルを後段に出力）し、バッファ１２からの出力信号がＨｉレベルのときはオン（Ｈｉレベルを後段に出力）する。

下アームのフォットカップラ２０は、第２反転バッファ１６からの出力に応じて動作する。具体的には、下アームのフォットカップラ２０は、第２反転バッファ１６からの出力信号がＬｏレベルのときはオフ（Ｌｏレベルを後段に出力）し、第２反転バッファ１６からの出力信号がＨｉレベルのときはオン（Ｈｉレベルを後段に出力）する。

下段駆動電源３１は、高圧バッテリ（図中のＰ、Ｎ参照）から生成される電源である。下段駆動電源３１は、高圧バッテリの電圧を所定電圧（例えば１５Ｖ）まで降圧して電源を生成する。下段駆動電源３１は、主に、モータ制御回路１０における下アームの高電圧の領域Ｘ２に属する各種負荷（例えば、第１反転バッファ１４、フォットカップラ２０の出力側、ゲート駆動回路４０Ｌ等）に対して設けられる。下段駆動電源３１は、下アームの各相に対してそれぞれ設けられてもよい。

低圧側回路用電源３２（図３参照）は、低圧バッテリ（図中の＋Ｂ参照）から生成される電源である。低圧バッテリは、通常的に車両に設けられるバッテリ（例えば、１２Ｖのバッテリ）であってよい。低圧側回路用電源３２は、低圧バッテリの電圧（例えば１２Ｖ）を所定電圧（例えば５Ｖ）まで降圧して低圧の電源電圧Ｖｃｃを生成する。低圧側回路用電源３２は、主に、モータ制御回路１０における低電圧の領域Ｘ１に属する各種負荷（例えば、ＣＰＵ１１、バッファ１２、第２反転バッファ１６等）に対して設けられる。

絶縁電源３３は、低圧バッテリ（図中の＋Ｂ参照）から生成される電源である。絶縁電源３３は、トランスを用いて低電圧の領域Ｘ１から絶縁された態様で、高電圧の領域Ｘ２に電力を供給する。絶縁電源３３は、所定電圧（例えば±１２Ｖ）の両電源であってよい。絶縁電源３３は、主に、モータ制御回路１０における上アームの高電圧の領域Ｘ２に属する各種負荷（例えば、フォットカップラ２０の出力側、ゲート駆動回路４０Ｈ等）に対して設けられる。絶縁電源３３は、上アームの各相に対してそれぞれ設けられてもよい。

ゲート駆動回路４０Ｈは、上アームの３つのスイッチング素子７２のそれぞれに対して設けられる。各ゲート駆動回路４０Ｈは、上アームの各相に対応する３つの駆動用通信ラインを介して入力される各信号に応じて、対応する上アームのスイッチング素子７２のゲートを駆動するゲート信号を出力する。ゲート駆動回路４０Ｈは、基本的には（絶縁電源３３の電圧低下がないときは）、入力される制御信号がＬｏレベルのときは、対応するスイッチング素子７２をオフし、入力される制御信号がＨｉレベルのときは、対応するスイッチング素子７２をオンする。

ゲート駆動回路４０Ｌは、下アームの３つのスイッチング素子７２のそれぞれに対して設けられる。各ゲート駆動回路４０Ｌは、下アームの各相に対応する３つの駆動用通信ラインを介して入力される各信号に応じて、対応する下アームのスイッチング素子７２のゲートを駆動するゲート信号を出力する。ゲート駆動回路４０Ｌは、基本的には（下段駆動電源３１の電圧低下がないときは）、入力される制御信号がＬｏレベルのときは、対応するスイッチング素子７２をオフし、入力される制御信号がＨｉレベルのときは、対応するスイッチング素子７２をオンする。

図２は、低圧バッテリの電圧の状態（＋Ｂの状態）と、ＣＰＵ１１からの出力と、スイッチング素子７２のオン／オフ状態との関係を表す表図である。図２において、（Ａ）は、上アームについて示し、（Ｂ）は、下アームについて示す。

低圧バッテリの電圧の正常時は、図２に示すように、ＣＰＵ１１からの制御信号がＨｉレベルであるときは、ゲート駆動回路４０Ｈ，４０Ｌへの入力もＨｉレベルとなり、スイッチング素子７２がオンする。また、低圧バッテリの電圧の正常時は、図２に示すように、ＣＰＵ１１からの制御信号がＬｏレベルであるときは、ゲート駆動回路４０Ｈ，４０Ｌへの入力もＬｏレベルとなり、スイッチング素子７２がオフする。尚、下アームについては、ＣＰＵ１１からの制御信号は、第２反転バッファ１６にてＨｉとＬｏが反転されるが、第１反転バッファ１４にてＨｉとＬｏが更に反転されるため、結果として、反転されることなくゲート駆動回路４０Ｌに入力される。

ここで、低圧バッテリの電圧の低下又は喪失時（例えば＋Ｂ断線時又は低下時）の動作について説明する。低圧バッテリの電圧の低下又は喪失が生じると、電源電圧Ｖｃｃが低下し、ＣＰＵ１１が動作不能となる。この結果、ＣＰＵ１１からの制御信号が途絶える。即ち、ＣＰＵ１１からの出力は、Ｌｏレベル（不定）となる。

このとき、下アームについては、電源電圧Ｖｃｃの低下に伴って第２反転バッファ１６が作動しなくなり、各フォットカップラ２０に入力される駆動用通信ライン上の信号レベルは、「Ｌｏ」となる。従って、各フォットカップラ２０の出力は、Ｌｏレベルとなる。このとき、高電圧の領域Ｘ２内の下アームの各種負荷（例えば、第１反転バッファ１４、フォットカップラ２０の出力側、ゲート駆動回路４０Ｌ等）は、下段駆動電源３１に基づいて動作可能である。従って、第１反転バッファ１４の出力は、フォットカップラ２０の出力がＬｏレベルであることに対応してＨｉレベルとなる。ゲート駆動回路４０Ｈは、第１反転バッファ１４からのＨｉレベルの入力に応じて、対応するスイッチング素子７２をオンする（図２（Ｂ）参照）。

このようにして本実施例によれば、低圧バッテリの電圧の低下又は喪失時に、下アームのスイッチング素子７２をオンさせることができる。これにより、低圧バッテリの電圧の低下又は喪失時に、過電圧が発生するのを防止することが可能となる。即ち、低圧バッテリの電圧の低下等に起因してＣＰＵ１１からの制御信号が途絶えると、走行用モータ８０を意図する態様で制御できなくなる。このとき、例えば走行用モータ８０が高速回転中（即ち車両走行中）であると逆起電力が発生するが、この逆起電力の発生時に、下アームのスイッチング素子７２がオフしていると、電流は上アームのフリーホイールダイオードを通って平滑コンデンサ側に流れ、この結果、過電圧が発生する。これに対して、逆起電力の発生時に、下アームのスイッチング素子７２がオンしていると、電流は下アームのスイッチング素子７２を通ってグランド側に流れるため、かかる過電圧を防止することができる。

尚、上アームについては、絶縁電源３３に基づいて動作している。従って、低圧バッテリの電圧の低下又は喪失が生じると、絶縁電源３３が低下し、ゲート駆動回路４０Ｈからのゲート信号がＬｏレベルとなるので、上アームのスイッチング素子７２はオフとなる。このようにして、本実施例によれば、低圧バッテリの電圧の低下又は喪失が生じると、上アームのスイッチング素子７２はオフとなり、下アームのスイッチング素子７２のみがオンとなる下段３相短絡モードに遷移させることができる。

尚、＋Ｂに異常はなく、電源電圧Ｖｃｃのみが低下又は喪失した場合も同様に、下アームについては、第２反転バッファ１６が作動せず、各フォットカップラ２０に入力される駆動用通信ライン上の信号レベルは、「Ｌｏ」となる。従って、各フォットカップラ２０の出力は、Ｌｏレベルとなる。このとき、下アームの各種負荷（例えば、第１反転バッファ１４、フォットカップラ２０の出力側、ゲート駆動回路４０Ｌ等）は、下段駆動電源３１に基づいて動作可能である。従って、第１反転バッファ１４の出力は、Ｈｉレベルとなり、ゲート駆動回路４０Ｈは、これに応じて、対応するスイッチング素子７２をオンする。他方、上アームについては、Ｖｃｃ電源のみの低下又は喪失が生じると、各フォットカップラ２０の出力は、Ｌｏレベルとなる。上アームのゲート駆動回路４０Ｈ等は、絶縁電源３３に基づいて動作可能な状態であるため、ゲート駆動回路４０Ｈは、各フォットカップラ２０の出力がＬｏレベルであることに応じて、対応するスイッチング素子７２をオフする。このようにして、電源電圧Ｖｃｃのみが低下又は喪失した場合も、下段３相短絡モードに遷移させることができる。

次に、低圧バッテリの電圧の低下又は喪失時の上下アームの短絡を防止しつつ、下段３相短絡モードに遷移させることができる構成について説明する。

図３は、短絡防止機構を備えたインバータ装置１の一例を示す図である。図３では、Ｕ相のみについて図示するが、他の相（Ｖ，Ｗ相）についても同様であってよい。

図３に示す例では、下段駆動電源３１は、電源コントローラ３５による制御下で、高圧バッテリからトランスを介して電源電圧ＵＬ＋を生成する。電源電圧ＵＬ＋は、例えば１５Ｖである。低圧側回路用電源３２は、電源コントローラ３６による制御下で、低圧バッテリから電源電圧Ｖｃｃを生成する。電源電圧Ｖｃｃは、例えば５Ｖである。また、絶縁電源３３は、電源コントローラ３７による制御下で、低圧バッテリからトランスを介して電源電圧ＵＨ＋、ＵＨ−（両電源）を生成する。電源電圧ＵＨ＋は、例えば１５Ｖである。

ゲート駆動回路４０Ｈ，４０Ｌは、ハードウェア構成としては同一である。即ち、ゲート駆動回路４０Ｈ，４０Ｌは、同一のＩＣ（Integrated Circuit）から形成される。ゲート駆動回路４０Ｈ，４０Ｌは、それぞれ、ＵＶＬＯ（Under Voltage Lock Out）機能４２と、ＡＮＤ回路４４と、ゲート信号生成用トランジスタ４６とを含む。

ゲート駆動回路４０ＨのＵＶＬＯ機能４２は、電源電圧ＵＨ＋が所定閾値Ｖｔｈ未満となった場合にＬｏレベルを出力する。同様に、ゲート駆動回路４０ＬのＵＶＬＯ機能４２は、電源電圧ＵＬ＋が所定閾値Ｖｔｈ未満となった場合にＬｏレベルを出力する。

ゲート駆動回路４０ＨのＡＮＤ回路４４は、フォットカップラ２０からの出力と、ＵＶＬＯ機能４２からの出力との論理和を取る。同様に、ゲート駆動回路４０ＬのＡＮＤ回路４４は、第１反転バッファ１４からの出力と、ＵＶＬＯ機能４２からの出力との論理和を取る。

ゲート信号生成用トランジスタ４６は、ＡＮＤ回路４４からの出力がＨｉレベルであるときは上側のトランジスタがオンし、スイッチング素子７２をオンさせる。また、ゲート信号生成用トランジスタ４６は、ＡＮＤ回路４４からの出力がＬｏレベルであるときは下側のトランジスタがオンし、スイッチング素子７２をオフさせる。

図４は、図３に示す構成の動作を示すタイミングチャートである。図３には、上から順に、低圧バッテリの電圧＋Bの時系列、電源電圧ＵＨ＋の時系列、電源電圧ＵＬ＋の時系列、電源電圧Ｖｃｃの時系列、ゲート駆動回路４０Ｈの出力（上段ドライブＩＣ出力）の時系列、及び、ゲート駆動回路４０Ｌの出力（下段ドライブＩＣ出力）の時系列が示されている。尚、ゲート駆動回路４０Ｈの出力（ゲート駆動回路４０Ｌの出力についても同様）は、ハッチング部分は、ＨｉとＬｏを交互に出力している状態（ＰＷＭ制御状態）を表す。

図３に示す構成では、図４に示すように、時刻ｔ１にて低圧バッテリの電圧が低下又は喪失すると、＋Ｂが低下し始める。その後、時刻ｔ２にて、＋Ｂが７Ｖを下回ると、電源電圧ＵＨ＋が低下し始める。その後、時刻ｔ３にて、電源電圧ＵＨ＋が所定閾値Ｖｔｈ（本例では８Ｖ）を下回ると、ＵＶＬＯ機能４２の作用により、ＵＶＬＯ機能４２からＡＮＤ回路４４にＬｏレベルが入力される。これにより、ゲート駆動回路４０Ｈの出力がＬｏレベルとなり、上アームのスイッチング素子７２がオフ状態となる。また、時刻ｔ４にて、＋Ｂが５Ｖを下回ると、電源電圧Ｖｃｃが低下し始める。その後、時刻ｔ５にて、電源電圧Ｖｃｃが２Ｖを下回ると、第２反転バッファ１６が作動しなくなり、下アームの各フォットカップラ２０に入力される駆動用通信ライン上の信号レベルは、「Ｌｏ」となる。これにより、ゲート駆動回路４０ＬのＡＮＤ回路４４は、第１反転バッファ１４から入力されるＨｉレベルと、ＵＶＬＯ機能４２から入力されるＨｉレベル（電源電圧ＵＬ＋は低下しないため）との論理和に基づいて、Ｈｉレベルを出力する。これにより、時刻ｔ５にて、ゲート駆動回路４０Ｌの出力がＨｉレベルとなり、下アームのスイッチング素子７２がオン状態となる。

ところで、低圧バッテリの電圧の低下又は喪失時は、上述の如く、上アームのスイッチング素子７２はオフとなり、下アームのスイッチング素子７２がオンとなるが、この際に、上下アームの短絡を防止することが有用である。この点、図４に示す例では、下アームのスイッチング素子７２がオン状態となる時刻ｔ５は、上アームのスイッチング素子７２がオフ状態となる時刻ｔ３よりも遅い。即ち、これらの間には、時間差ΔＴがある。これにより、低圧バッテリの電圧の低下又は喪失時の上下アームの短絡を防止することができる。

より具体的には、仮に、電源電圧ＵＨ＋が所定閾値Ｖｔｈ（本例では８Ｖ）を下回る前に電源電圧Ｖｃｃが２Ｖを下回る場合には、電源電圧Ｖｃｃが２Ｖを下回るときに、バッファ１２が作動しなくなる。バッファ１２が作動しなくなると、上アームの各フォットカップラ２０に入力される駆動用通信ライン上の信号レベルは、「Ｌｏ」となり、ゲート駆動回路４０ＨのＡＮＤ回路４４の出力がＬｏレベルとなる。従って、仮に、電源電圧ＵＨ＋が所定閾値Ｖｔｈを下回る前に電源電圧Ｖｃｃが２Ｖを下回る場合には、電源電圧Ｖｃｃが２Ｖを下回る時刻ｔ５に同期して、上アームのスイッチング素子７２がオフ状態に遷移する。他方、下アームについては、電源電圧Ｖｃｃが２Ｖを下回る時刻ｔ５に同期して、スイッチング素子７２がオン状態に遷移する。従って、タイミングの僅かなずれによっては、上アームのスイッチング素子７２と下アームのスイッチング素子７２とが同時にオン状態となり、短絡が生じる場合がありうる。

この点、本実施例では、下アームにおける各フォットカップラ２０の後段には第１反転バッファ１４が存在するため、上アームのスイッチング素子７２がオフとなるタイミングに対して下アームのスイッチング素子７２がオンとなるタイミングに遅れがある。即ち、第１反転バッファ１４での遅れ分だけ、下アームのスイッチング素子７２のオンタイミングが遅れる。このため、低圧バッテリの電圧の低下又は喪失時における下段３相短絡モードへの移行時の上下アームの短絡の可能性は低減される。

加えて、図３及び図４に示す例によれば、ＵＶＬＯ機能４２における所定閾値Ｖｔｈを適切に設定することにより、電源電圧Ｖｃｃが２Ｖを下回る前に、ＵＶＬＯ機能４２により上アームのスイッチング素子７２をオフ状態に確実に遷移させることができる。即ち、時刻ｔ３が時刻ｔ５よりも前になるように、ＵＶＬＯ機能４２における所定閾値Ｖｔｈを設定することにより、電源電圧Ｖｃｃが２Ｖを下回る前に、ＵＶＬＯ機能４２により上アームのスイッチング素子７２をオフ状態に確実に遷移させることができる。従って、図３及び図４に示す例によれば、低圧バッテリの電圧の低下又は喪失時に、上下アームの短絡を防止しつつ、下段３相短絡モードに遷移させることができる。

尚、ここでは、電源電圧Ｖｃｃが２Ｖを下回ると電源電圧Ｖｃｃに基づいて動作する各種負荷が動作不能になることとしているが、「２Ｖ」はあくまで一例である。例えば、電源電圧Ｖｃｃが３Ｖを下回ると電源電圧Ｖｃｃに基づいて動作する各種負荷が動作不能になる場合には、電源電圧Ｖｃｃが３Ｖを下回る前にＵＶＬＯ機能４２（所定閾値Ｖｔｈ）により上アームのスイッチング素子７２をオフ状態に遷移させればよい。

尚、図３に示す例において、電源電圧Ｖｃｃのみが低下／喪失する場合（＋Ｂの断線や低下はなし）は、電源電圧Ｖｃｃが２Ｖを下回るタイミングに同期して、上アームのスイッチング素子７２がオフ状態に遷移し、下アームのスイッチング素子７２がオン状態に遷移する。従って、電源電圧Ｖｃｃのみが低下する場合も、下段３相短絡モードへ移行することができる。

また、図３に示す例において、電源電圧ＵＨ＋のみが低下／喪失する場合、Ｕ，Ｖ，Ｗ相のうちの、電源電圧ＵＨ＋の低下／喪失があった相（以下、故障相という）において、ＵＶＬＯ機能４２が動作し、上アームのスイッチング素子７２がオフとなる。尚、故障相は複数の相の場合もありうる。このとき、上アームにおける故障相以外の相、及び、下アームの各相は、ＣＰＵ１１による制御下で、正常動作可能である。また、このとき、上アームにおける故障相以外の相、及び、下アームの各相は、ＣＰＵ１１による制御下で、下段３相短絡モードへ移行することも可能である。

また、図３に示す例において、電源電圧ＵＬ＋のみが低下／喪失する場合、Ｕ，Ｖ，Ｗ相のうちの、電源電圧ＵＬ＋の低下／喪失があった相（以下、故障相という）において、ＵＶＬＯ機能４２が動作し、下アームのスイッチング素子７２がオフとなる。尚、故障相は複数の相の場合もありうる。このとき、下アームにおける故障相以外の相、及び、上アームの各相は、ＣＰＵ１１による制御下で、正常動作可能である。また、このとき、下アームにおける故障相以外の相、及び、上アームの各相は、ＣＰＵ１１による制御下で、上段３相短絡モードへ移行することも可能である。

以上、各実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。また、前述した実施例の構成要素を全部又は複数を組み合わせることも可能である。

例えば、上述した実施例では、第１反転バッファ１４をフォットカップラ２０の後段に設けたことに対応して、第２反転バッファ１６をフォットカップラ２０の前段に設けている。従って、低圧バッテリの電圧が正常時は、第１反転バッファ１４による反転動作は、第２反転バッファ１６による反転動作により事前に打ち消されることになるので、ＣＰＵ１１における制御信号の生成のための論理を変更する必要がない。このように、第１反転バッファ１４をフォットカップラ２０の後段に設けたことに対応して、第２反転バッファ１６をフォットカップラ２０の前段に設けることで、ＣＰＵ１１における制御信号の生成ロジックを変更することなく、上述の効果を得ることができる。しかしながら、下アームの制御信号についてのみ、ＣＰＵ１１内において論理を逆に生成する（ＨｉとＬｏを反転させる）ことで、第２反転バッファ１６を省略することも可能である。

また、上述した実施例では、フォットカップラ２０を用いて、低電圧の領域Ｘ１と高電圧の領域Ｘ２との間を絶縁しつつ通信可能としているが、フォットカップラ２０以外の絶縁素子等を用いて同様の機能を実現してもよい。例えば、トランス等の磁気結合素子、容量結合素子、高耐圧素子等を用いて同様の機能を実現してもよい。

また、上述した実施例では、モータ制御回路１０における上アームの高電圧の領域Ｘ２に属する各種負荷（例えば、フォットカップラ２０、ゲート駆動回路４０Ｈ等）は、低圧バッテリから生成される絶縁電源３３に基づいて動作している。しかしながら、モータ制御回路１０における上アームの高電圧の領域Ｘ２に属する各種負荷は、下アームと同様、高圧バッテリから生成される絶縁電源に基づいて動作してもよい。この場合、低圧バッテリの電圧の低下又は喪失時は、それに伴う電源電圧Ｖｃｃの低下に起因して、上アームのスイッチング素子７２がオフ状態に遷移される。

また、上述した実施例では、上アームのスイッチング素子７２及び下アームのスイッチング素子７２が共にノーマリオフタイプであり、上下アームで異なる特性を持たせる必要がないため、ゲート駆動回路４０Ｈ，４０Ｌを同一のＩＣにより形成することができる。これにより、上下アームの性能均一化を維持しつつ、コスト低減を図ることができる。但し、ゲート駆動回路４０Ｈ，４０Ｌは、互いに異なるハードウェア構成を有してもよい。

１ インバータ装置
１０ モータ制御回路
１１ ＣＰＵ
１２ バッファ
１４ 第１反転バッファ
１６ 第２反転バッファ
２０ フォットカップラ
３１ 下段駆動電源
３２ 低圧側回路用電源
３３ 絶縁電源
３５，３６，３７ 電源コントローラ
４０Ｈ，４０Ｌ ゲート駆動回路
４２ ＵＶＬＯ機能
４４ ＡＮＤ回路
４６ ゲート信号生成用トランジスタ
７０ インバータ
７２ スイッチング素子
８０ 走行用モータ

Claims (5)

1. 車両走行用モータを駆動するためのインバータ装置であって、
   第１バッテリの正極側と負極側との間に接続され、上アームを形成するノーマリオフ型のスイッチング素子と、
   前記第１バッテリの正極側と負極側との間に接続され、下アームを形成するノーマリオフ型のスイッチング素子と、
   前記第１バッテリから生成される第１電源と、
   前記上アームのスイッチング素子を駆動する第１駆動回路と、
   前記第１電源に基づいて動作し、前記下アームのスイッチング素子を駆動する第２駆動回路と、
   前記第１バッテリよりも低電圧の第２バッテリに基づいて動作する制御装置と、
   前記第１駆動回路及び前記第２駆動回路と前記制御装置との間を通信可能な態様で電気的に絶縁する絶縁素子と、
   前記絶縁素子と前記第２駆動回路との間に設けられ、前記第１電源に基づいて動作する第１反転回路であって、前記絶縁素子からの出力を反転して前記第２駆動回路に与える第１反転回路とを含む、インバータ装置。
2. 前記第２バッテリから生成される第２電源と、
   前記制御装置と前記第２駆動回路に係る前記絶縁素子との間に設けられ、前記第２電源に基づいて動作する第２反転回路であって、前記制御装置からの出力を反転して前記第２駆動回路に係る前記絶縁素子に与える第２反転回路を含む、請求項１に記載のインバータ装置。
3. 前記第２バッテリから生成される第３電源を含み、
   前記第１駆動回路は、前記第３電源に基づいて動作し、
   前記制御装置は、前記第２電源に基づいて動作する、請求項２に記載のインバータ装置。
4. 前記第１駆動回路は、前記第３電源からの電圧が所定閾値未満となった場合にＬｏレベルを出力するＵＶＬＯ（Under Voltage Lock Out）機能を備え、
   前記所定閾値は、前記制御装置の動作電圧よりも高い、請求項３に記載のインバータ装置。
5. 前記第１駆動回路及び前記第２駆動回路は、それぞれ、同一のＩＣ（Integrated Circuit）から形成される、請求項１〜４のうちのいずれか1項に記載のインバータ装置。

Images