JP2018520625A - 電力コンバータの物理的トポロジー - Google Patents

電力コンバータの物理的トポロジー Download PDF

Info

Publication number
JP2018520625A
JP2018520625A JP2017566727A JP2017566727A JP2018520625A JP 2018520625 A JP2018520625 A JP 2018520625A JP 2017566727 A JP2017566727 A JP 2017566727A JP 2017566727 A JP2017566727 A JP 2017566727A JP 2018520625 A JP2018520625 A JP 2018520625A
Authority
JP
Japan
Prior art keywords
power electronic
electronic switch
emitter
voltage
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2017566727A
Other languages
English (en)
Inventor
ジャン−マルク・シル
モハメッド・アマール
マーライニン・エル・ヤコウビ
パスカル・フルーリー
Original Assignee
ティーエム４・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーエム４・インコーポレーテッド filed Critical ティーエム４・インコーポレーテッド
Publication of JP2018520625A publication Critical patent/JP2018520625A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/342—Active non-dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

上部の電力電子スイッチおよび下部の電力電子スイッチを受けるための物理的トポロジーは、上部の電力電子スイッチのコレクタのための接続領域を有してプラス電圧電源タブに接続された上部のコレクタパターンと、下部の電力電子スイッチのエミッタのための接続領域を有してマイナス電圧電源タブに接続された下部のエミッタパターンと、上部の電力電子スイッチのエミッタのための接続領域および下部の電力電子スイッチのコレクタのための接続領域を有して負荷タブに接続された中間パターンとを備える。上部の電力電子スイッチのエミッタ電圧のパターン、下部の電力電子スイッチのエミッタ電圧のパターン、下部の電力電子スイッチのコレクタ電圧のパターン、およびマイナス電圧電源タブのパターンにおいて、サンプリングポイントが設けられている。このトポロジーは寄生インダクタンスを定義する。サンプリング電圧はゲート駆動回路の基準に供給され得る。

Description

本開示はパワーエレクトロニクスの分野に関する。より具体的には、本開示は電力コンバータを構築するための物理的トポロジーに関するものである。
整流セルは、DC-DCコンバータとDC-ACコンバータの両方を含む、電圧源の変換を必要とする電子システムにおいて一般に使用され、多くの場合インバータと称される。たとえば電気自動車および/または電気的ハイブリッド自動車の用途で使用されるものなどの電力コンバータ回路に許容されるスペースが制限されていること、また、半導体が高コストであることからして、これらの整流セルの集積化に対する需要が増加する。
電力コンバータ回路に半導体が占めるスペースを低減する既知のやり方は、冷却面のサイズを縮小できるように半導体の効率を向上することである。
従来の電力コンバータ回路に存在する電力電子スイッチの損失は、主として伝導損失およびスイッチング損失の2つが原因となって引き起こされる。スイッチング損失を低減するやり方の1つには、一般に電力電子スイッチのターンオンおよびターンオフを加速することによるものがある。しかしながら、電力電子スイッチが高速でオフになると、電力電子スイッチの高周波ループの漂遊インダクタンスにおいて過電圧が生じる。したがって、多くの場合、電力電子スイッチを過電圧から保護するために、電力電子スイッチのターンオフを低速にしなければならない。このことにより、従来の電力コンバータ回路の総合効率に深刻な影響があり得る。
図1は、従来の電力コンバータ回路に使用されるものなど、従来の整流セルの理想化された回路図である。整流セル10は、電圧源12からの(またはキャパシタからの)DC電圧Vbusを、抵抗型負荷、モータなどであり得る負荷14に対して適切な電圧Voutを通常生成する電流源Iout(またはインダクタンス)に変換する。整流セル10は、還流ダイオード16と、たとえば絶縁ゲートバイポーラトランジスタ(IGBT)といった制御された電力電子スイッチ18とを備える。キャパシタ20(Cin)は電圧源12の電圧Vbusの変動を制限するために使用され、インダクタンス32は出力電流Ioutの変動を制限するために使用される。ゲート駆動回路(図1には示されていないが後の図に示される)は、電力電子スイッチ18のオン/オフを制御する。図1は、整流セル10、負荷14、および電圧源12の構成を示し、この図面において、エネルギーは電圧源12から負荷14へ、すなわち左から右へ流れる。整流セル10は、エネルギーが反対方向に流れる反対の構成においても使用され得る。
電力電子スイッチ18がオンになったとき、そのコレクタ22からエミッタ24へと電流が流れることができ、そのとき、電力電子スイッチ18は閉回路として近似され得る。電力電子スイッチ18は、オフになったときには電流が流れ得ず、開回路として近似され得る。
ゲート駆動回路は、電力電子スイッチ18のゲート26とエミッタ24の間に可変制御電圧を印加する。バイポーラトランジスタなどのいくつかのタイプの電力電子スイッチについては、ゲート駆動回路は電圧源の代わりに電流源として働き得る。一般に、ゲート26とエミッタ24の間に印加される電圧が「Hレベル」であるとき、電力電子スイッチ18はコレクタ22からエミッタ24へ電流を流し得る。ゲート26とエミッタ24の間に印加される電圧が「Lレベル」であるとき、電力電子スイッチ18は電流がそこを流れるのを阻止する。より詳細には、ゲート駆動回路によって、ゲート26とエミッタ24の間の電圧差Vgeが制御される。Vgeが電力電子スイッチ18の閾値Vge(th)よりも高いときスイッチ18がオンになり、コレクタ22とエミッタ24の間の電圧Vceはほぼ0になる。VgeがVge(th)よりも低いとき電力電子スイッチ18がオフになり、Vceは最終的にVbusに到達する。
電力電子スイッチ18がオンになったとき、電流Ioutは、電圧源12から(一時的にキャパシタ20から)負荷14、コレクタ22、およびエミッタ24を通って流れる。電力電子スイッチ18がオフになったとき、電流Ioutは、負荷14から循環して還流ダイオード16に流れる。したがって、電力電子スイッチ18と還流ダイオード16がタンデムで動作することが観測され得る。電力電子スイッチ18が高周波数でオン/オフすると、出力インダクタンスLout 32の電流Ioutがかなり一定のままであり得る。
たとえばバイポーラトランジスタといった他のタイプの電力電子スイッチの場合には、「ゲート」という用語は「ベース」で置換されてよく、電圧によって制御されるゲートとは対照的に、ベースは電流によって制御されることが観測されるはずである。これらの区別によって整流セル10の全体の動作原理が変わることはない。
図2は、図1の従来の整流セルの、寄生(漂遊)インダクタンスを示す別の回路図である。図1の理想化モデルとは対照的に、実際の整流セルの部品間の接続は寄生インダクタンスを定義する。寄生インダクタンスは整流セル10の内部の様々な位置に分布しているが、図2に示された適切なモデルは、全体の寄生インダクタンスを表す2つの別個のインダクタンスを示しており、電力電子スイッチ18のエミッタインダクタンス30と、還流ダイオード16、電力電子スイッチ18およびキャパシタ20によって形成された高周波ループ36の辺りの(エミッタインダクタンス30以外の)すべての他の寄生インダクタンスを表すインダクタンス34とを含む。高周波ループ36は、電力電子スイッチ18のスイッチングに際して電流が著しく変化する経路である。出力インダクタンスLout 32は、その電流が転流期間を通してかなり一定のままであるため、高周波ループの一部分ではないことに留意されたい。
図3は、2つの整流セルから形成されたIGBT脚部の回路図である。より具体的には、図1〜図2の上記の説明で紹介された、IGBTを電力電子スイッチとして使用する2つの整流セル10が、単一のループに接続されており、電圧源12およびキャパシタ54を用いて給電されるIGBT脚部50を形成する。第1の電力電子スイッチ(下部のIGBT Q1)は第1の還流ダイオード(上部の還流ダイオードD2)とタンデムで動作し、第2の電力電子スイッチ(上部のIGBT Q2)は別の還流ダイオード(下部の還流ダイオードD1)とタンデムで動作する。下部のIGBT Q1と上部のIGBT Q2の各々が、実際には並列接続された複数のIGBTを含んでよく、これらが組み合わされてさらなる電力を供給する。同様に、上部の還流ダイオードD2と下部の還流ダイオードD1の各々が、複数の並列接続されたダイオードを含み得る。説明を簡単にするために、図3にはIGBTやダイオードの並列化は示されていない。本開示の状況では、「上部の」、「下部の」という用語は、回路における電子デバイスの物理位置を指すものではなく、図3に例示されたような概略図における電子デバイスの位置を指すのみである。たとえば、本開示を限定することなく、デバイスは、マイナス電圧源よりもプラス電圧源に(電気的言葉遣いで)近づけて接続されているとき、「上部」に配置されていると見なされる。デバイスは、プラス電圧源への接続インピーダンスよりも低いインピーダンスでマイナス電圧源に接続されているとき、「下部」に配置されていると見なされ得る。
各IGBTが独自のゲート駆動回路52を有する。電圧源12は、寄生インダクタンスLcを介してIGBT脚部50に接続された入力容量54(Cin)に対して並列に電圧Vbusを供給する。電力コンバータのワイヤ、接続、デカップリングキャパシタおよび回路基板のパターンで本質的に与えられたインダクタンスが、図3に表されている。バッテリー(図示せず)から3相モータ(図示せず)に給電するために使用される3相電力コンバータは、図3に示されるようなIGBT脚部50を3つ備えることになる。そのような電力コンバータは当業者に周知と考えられるので、本明細書でさらに詳細に説明することはない。
下部のIGBT Q1がオフになったとき、過電圧期間中に、下部のIGBT Q1から上部の還流ダイオードD2へ電流が流れる。実際、高周波ループ51には、IGBT脚部50および入力容量54、それらの電流の抵抗変化、図3に示された寄生インダクタンスの極性によって示されるような高周波ループ51における付加的電圧の発現によって形成される様々な寄生インダクタンス(Lc、L+Vbus、Lc-top、Le-top、Lc-bot、Le-botおよびL-Vbus)が存在する。電源の電圧Vbusに加えられるこれらの電圧は、しばしば、下部のIGBT Q1の最大のコレクタ-エミッタ間電圧Vceの定格を上回る電圧をもたらす。上部のIGBT Q2には同じ問題が生じやすい。
従来の解決策は、ゲート-エミッタ間電圧の傾斜を低速化することによって電力電子スイッチの過電圧を制限することを目的とするものである。しかしながら、過電圧の制限が過ぎると電流のスイチッング時間がより長くなり得ることを意味し、整流セルの性能が低下する。
図3から見られるように、IGBT脚部50は、高周波ループ51の寄生(漂遊)インダクタンスのいくつかの両端に接続された抵抗分割器を有する。IGBT脚部50は、抵抗分割器を使用してIGBT Q1、Q2の過電圧を最適化する補償回路を使用する。図3のIGBT脚部50の下側部分について論じると、下部のIGBT Q1は、寄生コレクタインダクタンスLc-bot、寄生エミッタインダクタンスLe-botを含む。下部のIGBT Q1のゲート26は、抵抗R1を介して、そのゲート駆動回路52に接続されている。ゲート駆動回路52の基準56は、2つの抵抗R2およびR3を含んでいる抵抗分割器回路と、下部のIGBT Q1のエミッタの電圧が基準56よりも高いとき抵抗R2を短絡することがターンオンに影響するのを回避し得るように任意選択で付加され得るダイオードD3とを有する補償回路に接続されている。存在する場合、ダイオードD3は、IGBT Q1がオンになっている間、IGBT Q1における電流の方向によってエミッタ24の電圧が基準56よりも高くなるため、導通する。対照的に、IGBT Q1がオフになっている間、エミッタ24における電圧降下によりダイオードD3の両端にマイナス電圧がかかるので、ダイオードD3は導通しない。抵抗R2およびR3は、寄生インダクタンスLe-botとL-Vbusの両方の両端に接続された状態で示されているが、代わりに、寄生インダクタンスLe-botが十分なものであって接続が可能であれば、この寄生インダクタンスのみの両端に接続されてもよいことに留意されたい。
図3の回路では、抵抗R2およびR3の値は、下部のIGBT Q1の両端に可能な許容できる過電圧レベルに従って選択される。R2とR3の比は、過電圧を低減するために増加される。これら2つの抵抗R2とR3の並列接続の値が、ゲート駆動回路の抵抗R1に対して直列に設定される。ゲート駆動回路抵抗R1の値は、従来のやり方で、適切な整流挙動に従って調節される。
補償回路の抵抗の値は、IGBT Q1、Q2におけるエミッタインダクタンスの存在によって引き起こされる過電圧を低減するように設定される。効率のために、di/dtの速度を維持する一方で、過電圧がIGBTの最大定格に到達するように調整することが望まれる。したがって、エミッタ寄生インダクタンスわたる電圧が2つに分割され、ゲート電圧の低下を制限するために、論理的抵抗(logical resistor)にわたる電圧のみがゲート駆動回路に印加される。
エミッタインダクタンスLe-botが十分に大きく、優れた過電圧サンプリングをもたらすため、この技術は下部のIGBT Q1に対して非常によく機能する。対照的に、上部のIGBT Q2については、大抵の場合、エミッタインダクタンスLe-topの値は、エミッタインダクタンスLe-topにわたる電圧を、上部のIGBT Q2を保護するためにゲート抵抗R4を増加することなく適切にクランプするには小さ過ぎる。実際には、上部のIGBT Q2のエミッタインダクタンスLe-topは、ほとんどの場合、上部のIGBT Q2にわたる過電圧を安全なレベルに下げるために使用するには小さ過ぎる。
図4は、IGBTモジュールの一般的なトポロジーの概略図である。図5は、図4のトポロジーを有して回路カードおよびケースを含んでいる実際のIGBTモジュールの上面図である。図4と図5を同時に参照して、従来のIGBTモジュール100は、図3の上部のIGBT Q2を定義する並列接続されたIGBT 102の第1の組およびそれらの関連するダイオード104と、下部のIGBT Q1を定義する並列接続されたIGBT 106の第2の組およびそれらの関連するダイオード108と、+Vbusタブ110と、-Vbusタブ112および負荷タブ114とを含む。IGBTモジュール100の要素は、銅張り(DBC)基板101に取り付けられている。IGBTモジュールのパッケージングにおける制約のために、上部のIGBTおよび下部のIGBTならびにダイオードは、大抵の場合、図4および図5に示されるように互いに近接近してパッケージ化されている。
図4および図5の例では、4つのIGBT 102が並列に配置されて上部のIGBT Q2を形成しており、さらに4つのIGBT 106が並列に配置されて図3の下部のIGBT Q1を形成している。同様に、上部の還流ダイオードD2および下部の還流ダイオードD1は、それぞれ並列接続された4つのダイオードの組104、108として実現されている。図4および図5のIGBTおよびダイオードは、DBC基板101のパターンに接続されている。タブ110、112および114は、ケース103に取り付けられたDBC基板101に取り付けられている。図4および図5において、様々なIGBTのコレクタ22は、c-topパターン116およびc-botパターン122を含んでいるDBCパターンに直接取り付けられているので見えない。エミッタ24は、ワイヤ120によってe-topパターン117およびe-botパターン118に接続されており、ゲート26はワイヤ121によってg-topパターンおよびg-botパターンに接続されている。同様に、様々なダイオードのカソードは、c-topパターン116およびc-botパターン122に直接取り付けられていて見えない。様々なダイオードのアノードは、ワイヤ120によってe-topパターン117およびe-botパターン118に接続されている。
IGBTモジュール100において、DBCパターン、ワイヤボンド120、121および外部接続を介した相互接続により、図3の前述の説明で紹介された寄生インダクタンスが生じる。
下部のIGBT Q1(IGBT 106)のエミッタ26と-Vbusタブ112の外部接続の間の接続を形成するe-botパターン118に包含されるジグザグの模様により、これらの要素の間にかなり大きい寄生インダクタンスが生じる。したがって、下部のIGBT Q1のエミッタインダクタンスLe-botにわたる電圧のレベルが、Q1のエミッタ24においてマイナス電圧を生成するために、図3の補償回路を使用して下部のIGBT Q1のゲート駆動回路26に注入され得、ゲート電圧のマイナスの傾斜を適切に低速化する。
対照的に、上部のIGBT Q2(IGBT 102)のエミッタを、下部のIGBT Q1(IGBT 106)のc-botパターン122に相互接続するワイヤボンド120はかなり短い。したがって、上部のIGBT Q2のエミッタと下部のIGBT Q1のコレクタの間のインダクタンスはかなり小さく、約数ナノヘンリー(nH)である。したがって、ゲート電圧のマイナスの傾斜を低速化するために上部のIGBT Q2のエミッタ24においてマイナス電圧を生成するように図3の補償回路を使用してQ2のゲート駆動回路26に注入され得るQ2のエミッタインダクタンスLe-topにわたる電圧のレベルが小さ過ぎて、上部のIGBT Q2の過電圧を適切に制限することができない可能性がある。
上部のエミッタインダクタンスLe-topの値が比較的小さいため、上記で説明された解決策は、さらなる改良なしで上部のIGBT Q2に適用されたとき、その効果に悪影響があり得る。
したがって、電力電子スイッチにおける寄生インダクタンスのより優れた定義を与えるトポロジーの必要性がある。
WO 2013/082705 A1 WO 2014/043795 WO 2014/161080 A1 WO 2015/070344 A1 WO 2015/061901 A1 WO 2015/070347 A1 WO 2015/139132 A1
本開示によれば、それぞれがコレクタ、ゲートおよびエミッタを含んでいる上部の電力電子スイッチおよび下部の電力電子スイッチを受けるための物理的トポロジーが提供される。このトポロジーは、上部のコレクタパターン、下部のエミッタパターンおよび中間のパターンを備える。上部のコレクタパターンはプラス電圧電源タブに接続されている。プラス電圧電源タブは、上部の電力電子スイッチのコレクタのための接続領域を含む。下部のエミッタパターンはマイナス電圧電源タブに接続されている。マイナス電圧電源タブは、下部の電力電子スイッチのエミッタのための接続領域を含む。中間パターンは負荷タブに接続されている。中間パターンは、上部の電力電子スイッチのエミッタのための接続領域と下部の電力電子スイッチのコレクタのための接続領域の両方を含む。パターン上に電圧サンプリングポイントが設けられている。電圧サンプリングポイントには、上部の電力電子スイッチのエミッタのための接続領域の内部の中間パターン上に配置された、上部の電力電子スイッチのエミッタ電圧のサンプリングポイントと、負荷タブへの中間パターンの接続領域の内部に配置された、下部の電力電子スイッチのコレクタ電圧のサンプリングポイントと、下部の電力電子スイッチのエミッタのための接続領域の内部の下部のエミッタパターン上に配置された、下部の電力電子スイッチのエミッタ電圧のサンプリングポイントと、マイナス電圧電源タブへの下部のエミッタパターンの接続領域の内部に配置された、マイナス電圧電源タブのサンプリングポイントとが含まれる。
本開示は、前述のトポロジーならびに上部の電力電子スイッチおよび下部の電力電子スイッチを備える電力コンバータも紹介する。この電力コンバータは、上部の電力電子スイッチのエミッタ電圧のサンプリングポイントおよび下部の電力電子スイッチのコレクタ電圧のサンプリングポイントに対して電気的に接続された基準を有する上部のゲート駆動回路、ならびに、下部の電力電子スイッチのエミッタ電圧のサンプリングポイントおよびマイナス電圧電源タブのサンプリングポイントに対して電気的に接続された基準を有する下部のゲート駆動回路も含む。
前述の特徴および他の特徴は、例としてのみ与えられた例示の実施形態の以下の非限定的な説明を、添付図面を参照しながら読み取ることによってさらに明らかになるであろう。
本開示の実施形態を、添付図面を参照しながら、例としのみ説明する。
従来の電力コンバータ回路に使用されるものなど、従来の整流セルの理想化された回路図である。 図1の従来の整流セルの寄生(漂遊)インダクタンスを示す別の回路図である。 2つの整流セルで形成されたIGBT脚部の回路図である。 IGBTモジュールの一般的なトポロジーの概略図である。 図4のトポロジーを有して回路カードおよびケースを含んでいる実際のIGBTモジュールの上面図である。 一実施形態による、回路カードおよびケースを含んでいるIGBTモジュールの上面図である。 図6のIGBTモジュールの斜視図である。 図6のIGBTモジュールの、ケースなしで回路カードおよびコネクタを示す斜視図である。 図6のIGBTモジュールとともに使用するように適合されたIGBT脚部の回路図である。
様々な図面における類似の数字は類似の特徴を表す。
本開示の様々な態様は、一般に、スイッチングのとき電力コンバータに存在する過電圧の問題のうち1つまたは複数に対処するものである。
整流セルの特にIGBTのターンオフにおける過電圧を制限するように動作可能な回路は、国際特許のWO 2013/082705 A1、WO 2014/043795、WO 2014/161080 A1、WO 2015/070344 A1、WO 2015/061901 A1、WO 2015/070347 A1およびWO 2015/139132 A1に説明されており、これらの開示のすべてがJean-Marc Cyrらの著作であって参照により本明細書に組み込まれている。
本技術は、電力モジュールの電力電子スイッチのターンオフにおける過電圧およびスイッチング損失の制御を提供するものである。本明細書で示された回路および方法は、一般に、電力電子スイッチのターンオフにおける過電圧を制限する他の解決策と互換性がある。
電力モジュールでは、電力電子スイッチのターンオフにおけるdi/dtにより、電力モジュールの高周波ループの漂遊インダクタンスの両端に電圧が生じる。この電圧は、電力電子スイッチの両端に印加され、さらに電力モジュールに電力を供給するバス電圧に印加される。電力電子スイッチの両端に存在する過電圧のサンプルを電力電子スイッチのゲート駆動回路に注入することに基づく解決策が提案されている。この解決策は、直列接続された1対の電力電子スイッチの場合には「下部の」電力電子スイッチにおける過電圧を効率的に制御する。しかしながら、「上部の」電力電子スイッチのエミッタと「下部の」電力電子スイッチのコレクタの間に存在する寄生インダクタンスは、上部の電力電子スイッチに存在する過電圧の十分なサンプルをもたらすには足りない可能性がある。改善には、寄生インダクタンス電圧の定義の変更と、寄生インダクタンスにわたる電圧のサンプリングポイントとを提供する、電力電子スイッチを取り付けるための新規の物理的トポロジーの定義が含まれる。
本明細書および添付の特許請求の範囲では、「寄生インダクタンス」という表現は、実際の整流セルの様々な部品間の接続によって生成されたインダクタンスを指すように使用されていることに留意されたい。本開示から理解されるように、寄生インダクタンスのうちのいくつかの両端に生成された電圧がサンプリングされて、整流セルの動作を改善するために使用される。それにもかかわらず、本明細書では、これらのインダクタンスは、明瞭さのために寄生インダクタンスと称される。
本明細書で開示される技術は、主として絶縁ゲートバイポーラトランジスタ(IGBT)の使用に関連して説明されることになる。以下の説明におけるIGBTの言及は解説のためであり、本開示を限定するように意図されたものではない。同じ技術が、金属酸化膜半導体電界効果トランジスタ(MOSFET)、バイポーラトランジスタおよび類似の制御される電力電子スイッチを使用して構築された電力モジュールに対して同様に適用され得る。
これらの技術は、IGBTモジュールのゲート駆動回路に接続するための電圧サンプルを提供するものである。上部のエミッタインダクタンスと下部のエミッタインダクタンスにわたる電圧がそれぞれのゲート駆動回路に注入され、両IGBTのエミッタにおけるマイナス電圧を生成して、Vgeのマイナス傾斜を低速化する。結果として、di/dt制限の遅延なしで、ゲート電圧に対する直接作用が得られる。
本開示は、たとえばIGBTモジュールの電力電子スイッチにおける寄生インダクタンスを定義する改善された物理的トポロジーを紹介するものである。図6は、一実施形態による、回路カードおよびケースを含んでいるIGBTモジュールの上面図である。図7は図6のIGBTモジュールの斜視図である。図8は、図6のIGBTモジュールの、ケースなしで回路カードおよびコネクタを示す斜視図である。
図6〜図8を同時に参照して、たとえば銅張り(DBC)基板といったカードの形態で実装された物理的トポロジー200が、ケース202に取り付けられ得る。トポロジー200は、複数の並列接続された上部のIGBT 204を任意選択で含んでいる上部の電力電子スイッチと、複数の並列接続された下部のIGBT 206を任意選択で含んでいる下部の電力電子スイッチとを受けるように適合されている。上記で明示されたように、各IGBTはコレクタ、ゲートおよびエミッタを含む。トポロジー200は、プラス電圧電源タブ210に接続された上部のコレクタパターン208を備える。上部のコレクタパターン208は、上部のIGBT 204のコレクタのための接続領域をもたらす。トポロジー200は、マイナス電圧電源タブ214に接続された下部のエミッタパターン212も備える。下部のエミッタパターン212は、下部のIGBT 206のエミッタのための接続領域をもたらす。トポロジー200には、多相の実施形態の場合の相タブであり得る負荷タブ218に対して接続された中間パターン216も含まれる。中間パターン216は、上部のIGBT 204のエミッタのための接続領域および下部のIGBT 206のコレクタのための接続領域を有する。上部のIGBT 204のコレクタは上部のコレクタパターン208に対して直接接触しており、下部のIGBT 206のコレクタは中間パターン216に対して直接接触している。上部のIBGT 204のエミッタがワイヤ220で中間パターン216に接続されており、下部のIGBT 206のエミッタがワイヤ221で下部のエミッタパターン212に接続されている。上部のコレクタパターン208において、上部のIGBT 204に対して上部の還流ダイオード222が並列に取り付けられており、中間パターン216において、下部のIGBT 206に対して下部の還流ダイオード224が並列に取り付けられている。パターンは、たとえば銅張り(DBC)を使用して導電材料で作製されている。
トポロジー200は4つの電圧サンプリングポイントを含む。電圧サンプリングポイントには、上部のIGBT 204のエミッタのための接続領域の内部の中間パターン216上に配置された、上部のIGBTのエミッタ電圧のサンプリングポイント226と、負荷タブ218への中間パターン216の接続領域の内部に配置された、下部のIGBTのコレクタ電圧のサンプリングポイント228と、IGBT 206のエミッタのための接続領域の内部の下部のエミッタパターン212上に配置された、下部のIGBTのエミッタ電圧のサンプリングポイント230と、マイナス電圧電源タブ214への下部のエミッタパターン212の接続領域の内部に配置された、マイナス電圧電源タブのサンプリングポイント232とが含まれる。
サンプリングポイント226、228、230および232は、それぞれ、個別の回路カード(図示せず)上に配置されているゲート駆動回路(後の図)に接続するために、トポロジー200を支持しているカードの面から延在するピン234、236、238および240に対して接続されている。ピン234および238は、たとえば溶接によって、それぞれサンプリングポイント226および230に直接接続されていることに留意されたい。他方では、ピン236および240は、それぞれ中間パターン216および下部のエミッタパターン212の端に溶接され、中間パターン216の一部分および下部のエミッタパターン212の一部分を介してサンプリングポイント228および232に接続されている。下部のIGBT 206とタブ218および214の間に流れる強い電流を絶縁するために溝242および244が設けられており、それにより、ピン236および242の電圧が、それぞれタブ218および214の電圧を効果的に反映する。
トポロジー200の内部で、上部のコレクタパターン208によって形成された上部のコレクタインダクタンス(Lc-top)が、プラス電圧電源タブ210のための接続領域と、様々な上部のIGBT 204が上部のコレクタパターン上に取り付けられているポイントとの間に全体的に画定される。下部のエミッタパターン212によって形成された下部のエミッタインダクタンス(Le-bot)が、実質的に下部のIGBTのエミッタ電圧のサンプリングポイント230における下部のIGBT 206のエミッタの接続領域と、マイナス電圧電源タブ214のための接続領域との間に全体的に画定される。中間パターン216によって形成された上部のエミッタインダクタンス(Le-top)が、実質的に上部のIGBTのエミッタ電圧のサンプリングポイント226における上部のIGBT 204のエミッタのための接続領域と、負荷タブ218のための接続領域との間に全体的に画定される。やはり中間パターン216によって形成された下部のコレクタインダクタンス(Lc-bot)が、負荷タブ218のための接続領域と、様々な下部のIGBT 206が中間パターン216上に取り付けられているポイントとの間に全体的に画定される。限定することなく、上部のエミッタインダクタンス(Le-top)と下部のエミッタインダクタンス(Le-bot)は、どちらも上部のコレクタインダクタンス(Lc-top)よりも大きくてよい。
開示されたトポロジーは、早期のレイアウトと比較して、上部のエミッタインダクタンス値が増加するばかりでなくコレクタインダクタンス値も減少する。開示されたトポロジーを使用して構築されたIGBT脚部の高周波ループにおける全体のインダクタンスは、いくつかの実施形態では、たとえば図4および図5のレイアウトといった早期のレイアウトでもたらされる全体のインダクタンスと類似したままであり得、その結果、もたらされるスイッチング損失およびスイッチング速度には著しい悪影響がない。しかしながら、上部のエミッタインダクタンスが増加するため、上部のエミッタインダクタンスの両端でサンプリングされた電圧を上部の電力電子スイッチのゲート駆動回路に印加するのが、はるかに容易になる。
図6、図7および図8に示されるように、上部のIGBT 204のエミッタおよび下部のIGBT 206のエミッタは、ワイヤ220によって、それぞれ中間パターン216および下部のエミッタパターン212に対して、かなり広い接続領域にわたって接続されている。並列接続されたIGBT 204とIGBT 206の各々の電流を実質的に等しくするために、中間パターン216は、上部のIGBTのエミッタ電圧のサンプリングポイント226から負荷タブ218の方へ通じる溝246を含み、下部のエミッタパターン212は、下部のIGBTのエミッタ電圧のサンプリングポイント230からマイナス電圧電源タブ214の方へ通じる溝248を含む。IGBT 204のエミッタからの電流は、サンプリングポイント226の方へ駆動されてからタブ218へさらに流れ、IGBT 206のエミッタからの電流は、サンプリングポイント230の方へ駆動されてからタブ214へさらに流れる。
図6、図7および図8には、ワイヤ223によって上部のIGBT 204のゲートに接続するように構成された上部のゲートパターン250、およびワイヤ225によってIGBT 206のゲートに接続するように構成された下部のゲートパターン252も示されている。トポロジー200を支持するカードの面から延在するピン254および256は、それぞれ上部のゲート駆動回路の出力および下部のゲート駆動回路の出力(次の図に示されている)に対する接続をもたらす。
トポロジー200は電力コンバータの一部分として使用され得る。図9は、図6のIGBTモジュールとともに使用するように構成されたIGBT脚部の回路図である。IGBT脚部300は概略的に示されている。IGBT脚部300の要素のうちのいくつかは、図6、図7、図8の物理的トポロジー200上に取り付けられており、IGBT脚部300の他のいくつかの要素は、たとえばトポロジー200を密封するケース202の上に取り付けられ得る個別の回路カード(図示せず)上に取り付けられている。IGBT脚部300は、上部のIGBT 204、上部の還流ダイオード222、下部のIGBT 206および下部の還流ダイオード224を含み、これらの各々が、トポロジー200上に取り付けられており、単一のデバイスまたは複数の並列接続されたデバイスを含み得る。上記で明示されたように、インダクタンスLc-top、Le-top、Lc-botおよびLe-botは、トポロジー200のパターン208、212および216によって定義される。インダクタンスL+Vbus、L-VbusおよびLphaseは、それぞれプラス電圧電源タブ210、マイナス電圧電源タブ214および負荷タブ218(多相の実施形態の場合、相タブとも称される)によって定義される。
トポロジー200を支持するカードの面から延在するピン234、236、238および240は、図9に示されたポイントにおいてIGBT脚部300に接続されている。ピン234と236の間には上部のエミッタインダクタンスLe-topにわたる電圧が存在し、ピン238と240の間には下部のエミッタインダクタンスLe-botにわたる電圧が存在する。
上部のゲート駆動回路302は、プラス電圧電源+Vccおよびマイナス電圧電源-Vddによって給電され、基準304を有する。上部のゲート駆動回路302の入力303に供給される制御信号により、出力305が、基準304よりも高い+Vccまたは基準304未満の-Vddのいずれかに到達し、ゲート抵抗R4を介して上部のIGBT 204のゲート26に印加される信号を形成する。上部のゲート駆動回路302の基準304は、抵抗および任意選択のターンオンダイオードを含んでいる補償回路を介して、上部のIGBT 204のエミッタインダクタンスに対して直列に、ゲート-エミッタ両端に接続されている。基準304は、上部のIGBTのエミッタ電圧のサンプリングポイント226に対して、ピン234を介して直接的に、または任意選択で、ピン234を介し、抵抗RD4と直列のターンオンダイオードD4を介して、電気的に接続される。存在する場合には、ターンオンダイオードD4は、上部のIGBT 204のエミッタ電圧が基準304の電圧よりも高いとき短絡状態になるように極性を与えられている。基準304は、抵抗R8およびピン236を介して、下部のIGBTのコレクタ電圧のサンプリングポイント228にも電気的に接続されている。任意選択で、抵抗R7が、抵抗RD4とターンオンダイオードD4の直列結合に対して並列に配置される。ターンオンダイオードD4がない場合(同様な意味合いで抵抗RD4の値が無限大である場合)、補償回路は、上部のIGBT 204のターンオン中とターンオフ中で同様に動作する。ターンオンダイオードD4があって抵抗RD4が短絡によって置換される場合、ターンオンにおける補償はない。ターンオンダイオードD4がある状態で抵抗RD4の適正値を選択すると、上部のIGBT 204のターンオンをそのターンオフから独立して微調整することができ、補償回路は、R7と並列のRD4の間に抵抗分割器を形成し、この並列の組合せはR8に対して直列である。抵抗R7が無限大の値を有し得ることに留意されたい。抵抗R7は、必要に応じて回路を微調整するために使用される。
下部のゲート駆動回路308は、プラス電圧電源+Vccおよびマイナス電圧電源-Vddによっても給電され、基準310を有する。下部のゲート駆動回路308の入力309に供給される制御信号により、出力311が、基準310よりも高い+Vccまたは基準310未満の-Vddのいずれかに到達し、ゲート抵抗R1を介して下部のIGBT 206のゲート26に印加される信号を形成する。下部のゲート駆動回路308の基準310は、抵抗および任意選択のターンオンダイオードを含んでいる補償回路を介して、下部のIGBT 206のエミッタインダクタンスの両端に接続されている。下部のゲート駆動回路308は、抵抗および任意選択のターンオンダイオードを含んでいる補償回路を介して下部のIGBT 206に接続されている。基準310は、下部のIGBTのエミッタ電圧のサンプリングポイント230に対して、ピン238を介して直接的に、または任意選択で、ピン238を介し、抵抗RD3と直列のターンオンダイオードD3を介して、電気的に接続される。存在する場合には、ターンオンダイオードD3は、下部のIGBT 206のエミッタ電圧が基準310の電圧よりも高いとき短絡状態になるように極性を与えられている。基準310は、抵抗R10およびピン240を介して、マイナス電圧電源タブのサンプリングポイント232にも電気的に接続されている。抵抗RD3とターンオンダイオードD3の直列接続に対して並列に、任意選択の抵抗R9が配置されている。ターンオンダイオードD3がない場合(同様な意味合いで抵抗RD3の値が無限大である場合)、補償回路は、下部のIGBT 206のターンオン中とターンオフ中で同様に動作する。ターンオンダイオードD3があって抵抗RD3が短絡によって置換される場合、ターンオンにおける補償はない。ターンオンダイオードD3がある状態で抵抗RD3の適正値を選択すると、下部のIGBT 206のターンオンをそのターンオフから独立して微調整することができ、補償回路は、R9と並列のRD3の間に抵抗分割器を形成し、この並列の組合せはR10に対して直列である。抵抗R9が無限大の値を有し得ることに留意されたい。
たとえば上部のIGBT 204と、その上部のゲート駆動回路302と、任意選択のターンオンダイオードD4ならびに抵抗R7およびR8を含む補償回路とから形成された整流セルを検討する。上部のIGBT 204が既にオンになっているとき、上部のゲート駆動回路302の出力305は基準304よりも高い+Vccであり、上部のIGBT 204は基本的に短絡され、ピン234に存在するそのエミッタ電圧は基本的に+Vbus電圧に等しい。この電圧は基準304における電圧に等しく、ターンオンダイオードD4は短絡状態である。入力303がゲート駆動回路302に対してターンオフ指令を与えるとき、補償回路なしでは、出力305が-Vddまで急速に低下して上部のIGBT 204が急速に開回路になるはずである。上部のIGBT 204を流れる電流が急速に減少すると、図9に示される極性を有する過大な電圧がLe-topの両端に生じ、過電圧の原因となる。補償回路および本トポロジーを用いると、ピン234におけるエミッタ電圧が基準304の電圧未満に低下して、ターンオンダイオードD4が開回路になる。Le-topにわたる、ピン234と236の間の電圧が、抵抗R7とR8の間で分割され、基準304に印加される過電圧のサンプルをもたらす。Le-topにわたる過電圧のこのサンプルが-Vddの値に対して直列に加えられ、上部のIGBT 204のゲート26とエミッタ24の間の電圧Vgeの低下を効果的に低速化して、そのdi/dtを低速化し、上部のIGBT 204のコレクタ22とエミッタ24の間の過電圧を低下させる。
上部のIGBT 204はオンになると電流が流れ始めるため、Le-topにわたる電圧は逆極性を有し、ピン234におけるエミッタ電圧が基準304の電圧を上回って増加し、存在する場合にはターンオンダイオードD4が再び短絡状態になる。上部のゲート駆動回路302の出力305が+Vccに到達する傾向がある間に、ゲート26に印加される電圧のこの上昇は、ピン234に存在するエミッタ電圧を基準304に印加することによって低速化される。これは、ゲート26とエミッタ24の間の電圧Vgeの上昇を低速化し、結果的に、上部のIGBT 204を流れる電流のdi/dtの上昇を低速化する。結果として、これは下部の還流ダイオード224における回復電流を減少させる。
下部のIGBT 206と、下部のIGBT 206のゲート駆動回路308、およびターンオンダイオードD3(存在する場合)を含む補償回路と、抵抗R9およびR10とから形成された整流セルは、同様に動作する。
前述のことは、電気自動車のモータなどの接続された負荷に対して交流を供給するために、たとえば半導体の全脚部と、対の電力電子スイッチと、還流ダイオードとを使用する電力モジュールといった、DC-DC電力コンバータ、AC-DC電力コンバータおよびDC-AC電力コンバータ、ならびに本明細書で開示されたような3つの物理レイアウトおよび3対の電力電子スイッチを使用して構築された3相電力コンバータに対して適用可能な解決策を説明するものである。
当業者なら、電力コンバータに関する物理的トポロジーの説明は解説でしかなく、限定するように意図されたものではないことを理解するであろう。他の実施形態は、それ自体が、当業者なら本開示の利益を得ることをたやすく示唆するであろう。その上、電力コンバータに関する物理的トポロジーは、既存の要求および電力電子スイッチに生じる過電圧の問題に対して役に立つ解決策を提供するためにカスタマイズされてよい。
非限定的な例として、当業者なら、パターン216および212のサンプリングポイント226および230の位置が、特定の用途に必須の寄生インダクタンスの値に依拠して変化され得ることを理解するであろう。
明瞭さのために、電力コンバータに関する物理的トポロジーの実装形態の通常の特徴のすべてが示されて説明されているとは限らない。電力コンバータに関する物理的トポロジーのあらゆるそのような実際の実装形態の開発において、用途、システム、および営業に関連する制約に対する対応など、開発者の特定の目標を達成するために、多くの実装時固有の判断が必要になり得ること、また、これらの特定の目標は、実装形態ごと、開発者ごとに異なるはずであることが、もちろん理解されよう。その上、開発努力は複雑かつ時間を要するものであるが、それにもかかわらず、本開示の利益を得るパワーエレクトロニクスの分野の当業者にとって、巧みに実行する型通りの仕事になるはずであることが理解されよう。
電力コンバータに関する物理的トポロジーは、添付図面に示され上記で説明された構成および部品の詳細に対するその適用に限定されないことを理解されたい。提案されたトポロジーは、他の実施形態が可能であり、様々なやり方で実行され得るものである。本明細書で使用された言葉遣いまたは用語は、限定するためではなく説明のためのものであることも理解されたい。
電力コンバータに関する物理的トポロジーは、その例示の実施形態によって上記で説明されている。特許請求の範囲は、例で説明された実施形態によって制限されるべきではなく、全体として説明と矛盾しない最も広い解釈を与えられるべきである。
10 整流セル
12 電圧源
14 負荷
16 還流ダイオード
18 電力電子スイッチ
20 キャパシタ
22 コレクタ
24 エミッタ
26 ゲート
30 エミッタインダクタンス
32 インダクタンス
34 インダクタンス
36 高周波ループ
50 IGBT脚部
51 高周波ループ
52 ゲート駆動回路
54 キャパシタ
56 基準
100 IGBTモジュール
101 銅張り(DBC)基板
102 IGBT
103 ケース
104 4つのダイオードの組
106 IGBTS
108 4つのダイオードの組
110 タブ
112 タブ
114 タブ
116 c-topパターン
117 e-topパターン
118 e-botパターン
120 ワイヤ
121 ワイヤ
122 c-botパターン
200 トポロジー
202 ケース
204 上部のIGBT
206 下部のIGBT
208 上部のコレクタパターン
210 プラス電圧電源タブ
212 下部のエミッタパターン
214 マイナス電圧電源タブ
216 中間パターン
218 負荷タブ
220 ワイヤ
221 ワイヤ
222 上部の還流ダイオード
223 ワイヤ
224 下部の還流ダイオード
225 ワイヤ
226 上部のIGBTのエミッタ電圧のサンプリングポイント
228 下部のIGBTのコレクタ電圧のサンプリングポイント
230 下部のIGBTのエミッタ電圧のサンプリングポイント
232 マイナス電圧電源タブのサンプリングポイント
234 ピン
236 ピン
238 ピン
240 ピン
242 溝
244 溝
246 溝
248 溝
250 上部のゲートパターン
252 下部のゲートパターン
254 ピン
256 ピン
300 IGBT脚部
302 上部のゲート駆動回路
303 入力
304 基準
305 出力
308 下部のゲート駆動回路
309 入力
310 基準
311 出力

Claims (16)

  1. それぞれがコレクタ、ゲートおよびエミッタを含んでいる上部の電力電子スイッチおよび下部の電力電子スイッチを受けるための物理的トポロジーであって、
    前記上部の電力電子スイッチの前記コレクタのための接続領域を有してプラス電圧電源タブに接続された上部のコレクタパターンと、
    前記下部の電力電子スイッチの前記エミッタのための接続領域を有してマイナス電圧電源タブに接続された下部のエミッタパターンと、
    前記上部の電力電子スイッチの前記エミッタのための接続領域および前記下部の電力電子スイッチの前記コレクタのための接続領域を有して負荷タブに接続された中間パターンと、
    前記上部の電力電子スイッチの前記エミッタのための前記接続領域の内部の前記中間パターン上に配置された、上部の電力電子スイッチのエミッタ電圧のサンプリングポイントと、
    前記負荷タブへの前記中間パターンの接続領域の内部に配置された、下部の電力電子スイッチのコレクタ電圧のサンプリングポイントと、
    前記下部の電力電子スイッチの前記エミッタのための前記接続領域の内部の前記下部のエミッタパターン上に配置された、下部の電力電子スイッチのエミッタ電圧のサンプリングポイントと、
    前記マイナス電圧電源タブへの前記下部のエミッタパターンの接続領域の内部に配置された、マイナス電圧電源タブのサンプリングポイントと
    を備えるトポロジー。
  2. 前記上部のコレクタパターンが上部のコレクタインダクタンスを形成し、
    前記下部のエミッタパターンが下部のエミッタインダクタンスを形成し、
    前記中間パターンが、前記上部の電力電子スイッチの前記エミッタのための前記接続領域と前記下部の電力電子スイッチの前記コレクタの間に上部のエミッタインダクタンスを形成し、
    前記中間パターンが、前記負荷タブと前記下部の電力電子スイッチの前記コレクタのための前記接続領域の間に下部のコレクタインダクタンスを形成する請求項1に記載のトポロジー。
  3. 前記上部のエミッタインダクタンスが、前記上部のコレクタインダクタンスよりも大きく、前記下部のコレクタインダクタンスよりも大きく、
    前記下部のエミッタインダクタンスが、前記上部のコレクタインダクタンスよりも大きく、前記下部のコレクタインダクタンスよりも大きい請求項2に記載のトポロジー。
  4. 前記上部の電力電子スイッチの前記コレクタのための前記接続領域および前記下部の電力電子スイッチの前記コレクタのための前記接続領域が、前記電力電子スイッチの前記コレクタと直接接触するように構成されており、
    前記上部の電力電子スイッチの前記エミッタのための前記接続領域および前記下部の電力電子スイッチの前記エミッタのための前記接続領域が、前記電力電子スイッチの前記エミッタとワイヤによって接続されるように構成されている請求項1から3のいずれか一項に記載のトポロジー。
  5. 前記上部のコレクタパターンが、前記上部の電力電子スイッチに対して並列にダイオードを取り付けるように構成されており、
    前記中間パターンが、前記下部の電力電子スイッチに対して並列にダイオードを取り付けるように構成されている請求項1から4のいずれか一項に記載のトポロジー。
  6. 前記上部のコレクタパターンが、複数の並列接続された上部の電力電子スイッチを取り付けるように構成されており、
    前記中間パターンが、複数の並列接続された下部の電力電子スイッチを取り付けるように構成されている請求項1から5のいずれか一項に記載のトポロジー。
  7. 前記中間パターンが、前記並列接続された上部の電力電子スイッチの各々における電流を実質的に等しくするために、前記上部の電力電子スイッチのエミッタ電圧のサンプリングポイントから前記負荷タブの方へ通じる溝を含み、
    前記下部のエミッタパターンが、前記並列接続された下部の電力電子スイッチの各々における電流を実質的に等しくするために、前記下部の電力電子スイッチのエミッタ電圧のサンプリングポイントから前記マイナス電圧電源タブの方へ通じる溝を含む請求項6に記載のトポロジー。
  8. 前記上部のコレクタパターン、前記下部のエミッタパターンおよび前記中間パターンが、銅張り(DBC)基板上にある請求項1から7のいずれか一項に記載のトポロジー。
  9. 前記上部の電力電子スイッチのエミッタ電圧のサンプリングポイント、前記下部の電力電子スイッチのコレクタ電圧のサンプリングポイント、前記下部の電力電子スイッチのエミッタ電圧のサンプリングポイントおよび前記マイナス電圧電源タブのサンプリングポイントの各々が、個別の回路カードに接続するように構成されて前記DBC基板の面から延在するそれぞれのゲート駆動回路接続に対して電気的に接続される請求項8に記載のトポロジー。
  10. 1つまたは複数のワイヤによって前記上部の電力電子スイッチの前記ゲートに接続するように構成された上部のゲートパターンと、
    1つまたは複数のワイヤによって前記下部の電力電子スイッチの前記ゲートに接続するように構成された下部のゲートパターンと
    を備える請求項1から8のいずれか一項に記載のトポロジー。
  11. 前記上部のゲートパターンおよび前記下部のゲートパターンからそれぞれ延在してそれぞれの上部のゲート駆動回路出力および下部のゲート駆動回路出力に接続するように構成された1対のゲート駆動回路接続を備える請求項10に記載のトポロジー。
  12. 前記負荷タブが相タブである請求項1から11のいずれか一項に記載のトポロジー。
  13. 前記上部の電力電子スイッチおよび前記下部の電力電子スイッチが絶縁ゲートバイポーラトランジスタ(IGBT)を含む請求項1から12のいずれか一項に記載のトポロジー。
  14. 請求項1から13のいずれか一項に記載の前記トポロジーならびに前記上部の電力電子スイッチおよび前記下部の電力電子スイッチと、
    前記上部の電力電子スイッチのエミッタ電圧のサンプリングポイントおよび前記下部の電力電子スイッチのコレクタ電圧のサンプリングポイントに対して電気的に接続された基準を有する上部のゲート駆動回路と、
    前記下部の電力電子スイッチのエミッタ電圧のサンプリングポイントおよび前記マイナス電圧電源タブのサンプリングポイントに対して電気的に接続された基準を有する下部のゲート駆動回路と
    を備える電力コンバータ。
  15. 前記上部のゲート駆動回路の前記基準が、第1の抵抗と並列の第1のターンオンダイオードを介して前記上部の電力電子スイッチのエミッタ電圧のサンプリングポイントに接続されており、
    前記第1のターンオンダイオードは、前記上部の電力電子スイッチのエミッタの電圧が前記上部のゲート駆動回路の前記基準の電圧よりも高いとき前記第1の抵抗を短絡するように極性を与えられており、
    前記上部のゲート駆動回路の前記基準が、第2の抵抗を介して前記下部の電力電子スイッチのコレクタ電圧のサンプリングポイントに接続されており、
    前記下部のゲート駆動回路の前記基準が、第3の抵抗と並列の第2のターンオンダイオードを介して前記下部の電力電子スイッチのエミッタ電圧のサンプリングポイントに接続されており、前記第2のターンオンダイオードは、前記下部の電力電子スイッチのエミッタの電圧が前記下部のゲート駆動回路の前記基準の電圧よりも高いとき前記第3の抵抗を短絡するように極性を与えられており、
    前記下部のゲート駆動回路の前記基準が、第4の抵抗を介して前記マイナス電圧電源タブのサンプリングポイントに接続されている請求項14に記載の電力コンバータ。
  16. 請求項14または15に記載の電力コンバータを3つ含む3相電力コンバータ。
JP2017566727A 2015-06-23 2016-06-16 電力コンバータの物理的トポロジー Abandoned JP2018520625A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562183437P 2015-06-23 2015-06-23
US62/183,437 2015-06-23
PCT/CA2016/050702 WO2016205929A1 (en) 2015-06-23 2016-06-16 Physical topology for a power converter

Publications (1)

Publication Number Publication Date
JP2018520625A true JP2018520625A (ja) 2018-07-26

Family

ID=57584333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017566727A Abandoned JP2018520625A (ja) 2015-06-23 2016-06-16 電力コンバータの物理的トポロジー

Country Status (8)

Country Link
US (1) US10277112B2 (ja)
EP (1) EP3314656B1 (ja)
JP (1) JP2018520625A (ja)
KR (1) KR20180019610A (ja)
CN (1) CN107851661B (ja)
CA (1) CA2989672C (ja)
HK (1) HK1252919A1 (ja)
WO (1) WO2016205929A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020095351A1 (ja) * 2018-11-05 2020-05-14 三菱電機株式会社 ゲート駆動回路および電力変換装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108141129B (zh) * 2015-09-14 2020-07-14 Tm4股份有限公司 配置为限制开关过电压的电力转换器
EP3545552A1 (en) * 2016-11-25 2019-10-02 ABB Schweiz AG Power semiconductor module
JP7163054B2 (ja) * 2017-04-20 2022-10-31 ローム株式会社 半導体装置
WO2018194090A1 (ja) * 2017-04-20 2018-10-25 ローム株式会社 半導体装置
US10418307B2 (en) * 2017-12-22 2019-09-17 Deere & Company Electronic assembly with a direct bonded copper substrate
CN107946293A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种功率模块封装结构
KR102596436B1 (ko) 2018-02-20 2023-11-01 삼성전자주식회사 사용자 발화를 처리하는 시스템 및 그 시스템의 제어 방법
WO2019230430A1 (ja) * 2018-05-28 2019-12-05 三菱電機株式会社 電力変換装置
CN108447846A (zh) * 2018-06-06 2018-08-24 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
CN108447847A (zh) * 2018-06-06 2018-08-24 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2278250A1 (en) 1997-01-24 1998-07-30 Fische, Llc High efficiency power converter
JP3454186B2 (ja) * 1999-05-14 2003-10-06 株式会社日立製作所 電力変換装置
JP4432953B2 (ja) 2006-09-27 2010-03-17 株式会社日立製作所 半導体電力変換装置
IN2014DN03024A (ja) * 2011-12-07 2015-05-08 Tm4 Inc
CN104756390B (zh) * 2012-09-24 2018-03-16 Tm4股份有限公司 用于受控电源开关模块的拓扑
CA2907472C (en) 2013-04-04 2017-05-02 Tm4 Inc. Commutation cell and compensation circuit therefor
CN103296905B (zh) * 2013-05-24 2015-07-29 西安理工大学 三相电压型功率因数校正变换器的自适应控制方法
EP3063858A4 (en) 2013-11-01 2017-05-31 TM4 Inc. Power converter configured for limiting switching overvoltage
CA2930188A1 (en) * 2013-11-14 2015-05-21 Tm4 Inc. Compensation circuit, commutation cell and power converter controlling turn-on and turn-off of a power electronic switch
KR20160086345A (ko) 2013-11-14 2016-07-19 티엠4 인코포레이티드 동적으로 제어되는 전압 이득을 가진 커뮤테이션 셀, 전력 변환기 및 보상 회로
CA2943292A1 (en) 2014-03-20 2015-09-24 Tm4 Inc. Gate driver controlling a collector to emitter voltage variation of an electronic switch and circuits including the gate driver
US9595954B2 (en) * 2014-11-10 2017-03-14 Nxp Usa, Inc. Method and circuit for recharging a bootstrap capacitor using a transfer capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020095351A1 (ja) * 2018-11-05 2020-05-14 三菱電機株式会社 ゲート駆動回路および電力変換装置
JPWO2020095351A1 (ja) * 2018-11-05 2021-05-13 三菱電機株式会社 ゲート駆動回路および電力変換装置
JP7034330B2 (ja) 2018-11-05 2022-03-11 三菱電機株式会社 ゲート駆動回路および電力変換装置

Also Published As

Publication number Publication date
CN107851661B (zh) 2021-09-07
US10277112B2 (en) 2019-04-30
US20180183321A1 (en) 2018-06-28
CA2989672A1 (en) 2016-12-29
KR20180019610A (ko) 2018-02-26
WO2016205929A1 (en) 2016-12-29
HK1252919A1 (zh) 2019-06-06
EP3314656A1 (en) 2018-05-02
CA2989672C (en) 2022-11-29
EP3314656A4 (en) 2019-02-20
CN107851661A (zh) 2018-03-27
EP3314656B1 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
JP2018520625A (ja) 電力コンバータの物理的トポロジー
CN105308864B (zh) 整流单元及其补偿电路
US8916882B2 (en) Switching circuit and semiconductor module
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
US8120391B2 (en) Circuit arrangement including a voltage supply circuit and semiconductor switching element
US9882465B2 (en) Commutation cell, power converter and compensation circuit having dynamically controlled voltage gains
IL95438A (en) Switching circuit
JP6556712B2 (ja) スイッチング過電圧を制限するように構成された電力変換器
JP6729693B2 (ja) 駆動装置
KR20160135224A (ko) 전자 스위치의 콜렉터-에미터 전압 변동을 제어하는 게이트 드라이버 및 게이트 드라이버를 포함하는 회로
JP5619673B2 (ja) スイッチング回路及び半導体モジュール
JP5832845B2 (ja) 半導体モジュール及び電力変換モジュール
US10468971B2 (en) Power converter configured for limiting switching overvoltage
JP2017162884A (ja) 半導体装置
JP2017143610A (ja) 半導体素子の駆動装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190528

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20200629