JP6556712B2 - スイッチング過電圧を制限するように構成された電力変換器 - Google Patents

スイッチング過電圧を制限するように構成された電力変換器 Download PDF

Info

Publication number
JP6556712B2
JP6556712B2 JP2016527400A JP2016527400A JP6556712B2 JP 6556712 B2 JP6556712 B2 JP 6556712B2 JP 2016527400 A JP2016527400 A JP 2016527400A JP 2016527400 A JP2016527400 A JP 2016527400A JP 6556712 B2 JP6556712 B2 JP 6556712B2
Authority
JP
Japan
Prior art keywords
voltage
gate driver
power
power converter
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016527400A
Other languages
English (en)
Other versions
JP2016535572A (ja
Inventor
ジャン−マルク・シール
Original Assignee
ティーエム４・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーエム４・インコーポレーテッド filed Critical ティーエム４・インコーポレーテッド
Publication of JP2016535572A publication Critical patent/JP2016535572A/ja
Application granted granted Critical
Publication of JP6556712B2 publication Critical patent/JP6556712B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本開示は、電力用電子機器の分野に関する。より詳細には、本開示はスイッチング過電圧を制限するように構成された電力変換器に関する。
コミュテーションセル(Commutation cell)は、DC-DC変換器およびDC-AC変換器の両方(よくインバータと称される)を含む電圧源の変換を必要とする電子システムにおいて一般に使用される。例えば、電動および/または電動ハイブリッド自動車応用において使用される電力変換回路などの、電力変換回路のために許されるスペースが制限されていることについて、さらに半導体の高コストを考えると、これらのコミュテーションセルの一体化の需要が増えている。
電力変換回路内の半導体が占めるスペースを削減するための既知の方法は、冷却表面のサイズを減少できるように、半導体の効率性を上げることである。
従来の電力変換回路に存在する電力電子スイッチ(power electronic switch)における損失は、主に2つの要因、すなわち導電損失およびスイッチング損失によって引き起こされる。スイッチング損失を減らす一つの方法は、一般に、電力電子スイッチのオン/オフを速めることである。しかしながら、電力電子スイッチを高速にオフすることは、電力電子スイッチの高周波ループの浮遊インダクタンスにおける過電圧を生成する。したがって、過電圧から電力電子スイッチを保護するために、電力電子スイッチのオフを減速することが要求されることが多い。このことは、従来の電力変換回路の全体的な効率に深刻な影響を与えることがある。
図1は、従来の電力変換回路において使用されるような、従来のコミュテーションセルの理想化された回路図である。コミュテーションセル10は、電圧源12から(またはキャパシタから)のDC電圧Vbusを、抵抗性負荷、電気モータなどであり得る負荷14に適した電圧Voutを通常生成する電流源Ioutに(または、インダクタンスに)変換する。コミュテーションセル10は、フリーホイールダイオード16および制御された電力電子スイッチ18、例えば、絶縁ゲートバイポーラトランジスタ(IGBT)を備える。キャパシタ20(Cin)は、電圧源12の電圧Vbusの変動を制限するために使用され、インダクタンス32は、出力電流Ioutの変動を制限するために使用される。ゲートドライバ(図1には図示されないが、後の図面で図示される)は、電力電子スイッチ18のオン/オフを制御する。図1は、コミュテーションセル10、負荷14、電圧源12の構成を示し、エネルギーが、電圧源12から負荷14に、すなわち図面上では左から右に流れている。コミュテーションセル10は、エネルギーが反対方向に流れるような逆構成において使用されることもできる。
電力電子スイッチ18は、オンにされると、該電力電子スイッチのコレクタ22からエミッタ24に電流を通過させ、その際電力電子スイッチ18は閉回路として近似され得る。電力電子スイッチ18は、オフにされると、電流を通過させず開回路となる。
ゲートドライバは、電力電子スイッチ18のゲート26とエミッタ24の間に可変制御電圧を印加する。バイポーラトランジスタなどのいくつかのタイプの電力電子スイッチにとって、ゲートドライバは、電圧源ではなく電流源として作動する。一般に、ゲート26とエミッタ24の間に印加された電圧が「高」のとき、電力電子スイッチ18はコレクタ22からエミッタ24に電流を通過させる。ゲート26とエミッタ24の間に印加された電圧が「低」のとき、電力電子スイッチ18はそこを通過する電流の通過をブロックする。より詳細には、ゲート26とエミッタ24の間の電圧差(Vgeと表記する)は、ゲートドライバによって制御される。Vgeが、電力電子スイッチ18のしきい値Vge(th)より高いとき、スイッチ18はオンになり、コレクタ22とエミッタ24の間の電圧Vceは、ほぼゼロになる。VgeがVge(th)より低いとき、電力電子スイッチ18はオフになり、Vceは最終的にVbusに到達する。
電力電子スイッチ18がオンされると、電流Ioutが電圧源12から(および一時的にはキャパシタ20から)負荷14を通って、かつコレクタ22とエミッタ24を通って流れる。電力電子スイッチ18がオフされると、電流Ioutは、負荷14から流れ、フリーホイールダイオード16を通過する。したがって、電力電子スイッチ18とフリーホイールダイオード16は協力して動作することが認められ得る。高周波数で電力電子スイッチ18をオンオフすることによって、出力インダクタンスLout32における電流Ioutをほぼ一定に保つことができる。
例えば、バイポーラトランジスタなどの他のタイプの電力電子スイッチの場合、「ゲート」という文言が「ベース」に置き換えられてよく、ベースは電圧によって制御されるゲートとは対照的に、電流によって制御されることが認められるだろう。これらの差異が、コミュテーションセル10の全体的な動作原理を変えることはない。
図2は、図1の従来のコミュテーションセルの別の回路図であり、寄生(浮遊)インダクタンスを示している。図1の理想化されたモデルとは対照的に、実際のコミュテーションセルの構成要素間の接続は、寄生インダクタンスを明らかにする。寄生インダクタンスがコミュテーションセル10内の様々な場所に分布しているが、図2に提示される適切なモデルは全体の寄生インダクタンスを表す2つの異なるインダクタンスを示し、その2つの異なるインダクタンスは、電力電子スイッチ18のエミッタインダクタンス30と、フリーホイールダイオード16、電力電子スイッチ18、およびキャパシタ20によって形成される高周波ループ36の周りの全ての他の寄生インダクタンス(エミッタインダクタンス30を除く)を表すインダクタンス34とを含む。高周波ループ36は、電力電子スイッチ18のスイッチング時に電流が顕著に変化する経路である。出力インダクタンスLout32は、その電流がコミュテーション期間を通してほぼ一定に保たれるので、高周波ループの一部ではないことに留意するべきである。
図3は、さらにゲートドライバ40を示す従来のコミュテーションセルの回路図である。コミュテーションセル10のいくつかの要素は、説明を簡潔にするために図3に図示されていない。図3は、ゲートドラバ40をさらに示し、ゲートドライバ40は、正の供給電圧42および負の供給電圧44を有し、ゲートドライバ40の出力46は、ゲート抵抗Rgを介して電力電子スイッチ18のゲート26に接続される。ゲートドライバ40の正の供給電圧42は、+VCCと示される値、例えば、接地基準(後の図面に示す)から+15ボルトであり、一方、負の供給電圧44は、-Vddと示される値、例えば、接地基準から-5ボルトである。この分野では周知されているように、ゲートドライバ40の入力50は、コミュテーションセル10のコントローラ(図示せず)に接続される。ゲートドライバ40の出力46における電圧は、ゲート26での電圧を制御するために、+VCCに上昇したり-Vddに降下したりする。ゲート26のエミッタへの入力抵抗は、特にIGBTの場合、非常に高いことがある。しかしながら、ゲート26とエミッタ24の間に存在する寄生ミラーキャパシタンスCge(後の図面に示す)によって、ゲートドライバ40が+VCCと-Vddの間で変化するとき、出力46からいくらかの電流が流れる。ゲート抵抗の値Rgは、ゲート26での電圧が所望のスイッチングレートに適切なレートで変化するように、寄生キャパシタンスCgeの関数および電力電子スイッチ18の所望のスイッチングレートの関数として選択される。
図3では、電力電子スイッチ18を通り、かつエミッタ寄生インダクタンス30を通って流れる電流Iigbtは、電力電子スイッチ18が閉じられていると、基本的にIoutに等しく、電力電子スイッチ18がオフになると、素早く(実質的に)ゼロに減少する。
電力電子スイッチ18がオンまたはオフになるとき、そこを流れる電流Iigbtは、速いレートで増加または減少する。Iigbtのこれらの変化は、di/dtと表され、周知の式(1)に従って、インダクタンス30および34の両端に電圧を生成する。
Figure 0006556712
ここで、VLはインダクタンスの両端に誘導される電圧であり、Lはインダクタンス値である。
電圧VLsが寄生インダクタンス34の両端に生成され、電圧VLeがエミッタ寄生インダクタンス30の両端に生成される。図2および3について、Iigbt電流が非常に素早く減少し、したがってdi/dtが負の値をとるとき、エミッタインダクタンス30を含む、高周波ループインダクタンス34の両端に示される極性は、電力電子スイッチ18がオフのときに取得される電圧を反映する。電力電子スイッチ18がオンのとき、エミッタインダクタンス30を含む、高周波ループインダクタンス34の両端の電圧は逆方向である。
これらの電圧VLsおよびVLeは、電圧源12からのVbusと直列である。電力電子スイッチ18がオフになると、フリーホイールダイオード16がオンになるまで、コレクタ22からエミッタ24までの電圧が増加する。そのとき、Vbusに加えられるVLsおよびVLeが、電力電子スイッチ18のコレクタ22およびエミッタ24の間に印加される重大な過電圧をもたらす。電力電子スイッチはあるレベルの電圧での動作のために等級に分かれているが、極端な過電圧はどの電力電子スイッチの寿命も縮め、それによって電力電子スイッチの時期尚早な障害またはデバイスの故障さえ引き起こし得る。
図4は、2つの従来のコミュテーションセルから形成された従来のIGBTレッグ(leg)の回路図である。図4の例ではIGBTが電力電子スイッチ18として使用されるが、図1〜3の上記にて説明した2つのコミュテーションセル10が、IGBTレッグ70を形成するために単一ループで接続されている。図4に示されるように、両方のゲートドライバ40は、+15Vおよび-5Vの電源(図示せず)に接続された正と負の供給電圧を有する。従来のIGBTレッグ70では、負の電圧(例えば、-5V)を2つのIGBTのうちの1つのゲートドライバ40に印加することによって、もう一方のIGBTがオンされている間に、そのIGBTのオフを減速する。
第1の電力電子スイッチ(図下部のIGBT Q1)は、第1のフリーホイールダイオード(図上部のフリーホイールダイオードD2)と協力して動作し、第2の電力電子スイッチ(図上部のIGBT Q2)は、もう一つのフリーホイールダイオード(図下部のフリーホイールダイオードD1)と協力して動作する。各IGBTは、自身のゲートドライバ40を有する。電圧源(図示せず)は、寄生インダクタンスLcを介して、IGBTレッグ70に接続される入力キャパシタンス20(Cin)に並列に電圧Vbusを供給する。電力変換器の配線、接続、分離キャパシタ、および回路板トレースにおいて本質的に提供されるインダクタンスが、図4に示されている。バッテリ(図示せず)から3相電気モータ(図示せず)に電力供給するために使用される3相電力変換器は、図4に示されるような3つのIGBTレッグ70を含むであろう。そのような電力変換器が周知であることが確信されるので、ここではさらに詳細に説明しない。
図4からわかるように、各ゲートドライバのリファレンス(reference)は、IGBT Q1およびQ2の論理ピンとして一般に知られる、IGBT Q1およびQ2のエミッタに接続される。簡潔さの目的で、図4の説明では図下部のIGBT Q1を含む下部分に焦点を当てる。
図2および3の上記説明において述べた電力電子スイッチ18に影響を与える過電圧が、IGBT Q1およびQ2にも印加される。
図下部のIGBT Q1がオフにされると、過電圧期間の間に図下部のIGBT Q1から図上部のフリーホイールダイオードD2に電流が通過する。適切に選択されたIGBTは、IGBTレッグ70に存在する様々な寄生インダクタンス(Lc、L+Vbus、Lc-high、Le-high、Lc-low、Le-low、およびL-Vbus)にわたる電流の変化(di/dt)によって生成される過電圧をサポートすることができる。実際、インダクタンスはその中の電流の変化に抵抗するので、図4に図示される寄生インダクタンスの極性によって示されるように、追加の電圧がIGBTレッグ70に生じる。これらの電圧は、電源の電圧Vbusに加えられ、図下部のIGBT Q1の定格の、コレクタからエミッタへの電圧Vceの最大を超える電圧をもたらすことがよくある。図上部のIGBT Q2も、同じ問題にさらされる。
図5は、図4のIGBTがオフの時の電流と電圧の波形を示す図である。オフの時の、コレクタからエミッタへの電圧Vce、ゲートからエミッタへの電圧Vge、およびIGBT Q1のコレクタからエミッタまで流れる電流Iが示される。オフの時に電源Vbusの電圧を超えるVceの大きな過電圧(ピーク)が存在することがわかる。
ゲート-エミッタ間の電圧の傾斜を鈍くすることによって、電力電子スイッチにおける過電圧を制限する傾向のある解決策が存在する。しかしながら、過電圧の過剰な制限は、電流についてのより長いスイッチング時間が想定され得、コミュテーションセルの性能が低下する。
また、電力電子スイッチ18がオンになると、電流がコレクタ22とエミッタ24の間で流れ始める。同時に、フリーホイールダイオード16を通って流れる電流が、電力電子スイッチ18を通って全電流Ioutが流れるまで減少する。いくらかの電流が、分岐点に位置する全ての電荷が取り除かれるまで、フリーホイールダイオード16の逆方向に流れるように、回復電流と呼ばれる追加の電流が電力電子スイッチ18に流れる。次いで、電力電子スイッチ18のコレクタ22とエミッタ24の間の電圧が実質的にゼロまで減少する間、電圧がその上で高まると、フリーホイールダイオード16がオフになる。フリーホイールダイオード16がブロックすると、逆流する電流によって、突然の電圧上昇が引き起こされ、その電圧上昇は、次々に、フリーホイールダイオード16の寄生キャパシタンス(明確には図示せず)と、高周波ループ36のインダクタンス30および34との間の振動(oscillation)を引き起こす。
したがって、過剰に突然の電圧降下が、反対側の電力電子スイッチ(図示せず)のゲートにおける電流を注入し、電力電子スイッチ18がまだ導通している間に反対側の電力電子スイッチを導通させることを引き起こすため、電力電子スイッチ18をオンにするときのdi/dtを制御することは興味深い。di/dtは重大かつ望まれない電磁干渉(EMI)も生成する。
したがって、電力変換器におけるスイッチング時に発生する過電圧を減少できる回路が必要とされる。
本開示によれば、スイッチング過電圧を制限するために構成された電力変換器を提供する。電力変換器は、コミュテーションセルのペアを備える。各コミュテーションセルは、電力電子スイッチと、電力電子スイッチのゲートに接続されたゲートドライバとを備える。第1の電力電子スイッチのゲートドライバのリファレンスは、電力変換器のグランドに接続される。第2の電力電子スイッチのゲートドライバのリファレンスは、第1のコミュテーションセルの電力電子スイッチのコレクタに接続される。電力電子スイッチのゲートドライバは、単一の電圧電源を有する。
前述の特徴および他の特徴は、例えば、添付の図面の単なる参照例として与えられ、本明細書中に説明される実施形態についての以降の非限定的な説明を読むとより明らかになるであろう。
開示する実施形態は、添付の図面を単に参照する目的で説明されるであろう。
従来の電力変換回路において使用されるような従来のコミュテーションセルの理想化された回路図である。 寄生(浮遊)インダクタンスを示す、図1の従来のコミュテーションセルの別の回路図である。 ゲートドライバをさらに示す、従来のコミュテーションセルの回路図である。 2つの従来のコミュテーションセルから形成される従来のIGBTレッグの回路図である。 図4のIGBTがオフのときの電流と電圧の波形を示す図である。 一実施形態による、寄生(浮遊)エミッタインダクタンスの両端に接続された抵抗分割器を有するIGBTレッグの回路図である。 500ボルトのバス電圧で、図6のIGBTがオフのときの電流と電圧の波形を示す図である。 抵抗分割器が短絡状態において300ボルトの最大バス電圧に調節されている、図6のIGBTがオフのときの電流と電圧の波形を示す図である。 ミラーキャパシタンスを含むIGBTキャパシタンスの概略図である。
同様の番号は、複数の図面における同様の特徴を表す。
本開示の様々な態様は、一般に、スイッチング時に電力変換器に存在する過電圧についての1つまたは複数の課題に対処する。
特にIGBTがオフのときの、コミュテーションセルにおける過電圧を制限するように動作可能な回路は、参照により本明細書に開示内容が組み込まれる、Jean-Marc Cyrら著作の、国際公開番号WO2013/082705A1、国際出願番号PCT/CA2013/000805、米国仮特許出願番号61/808,254、61/898,502、および61/904,038、および、http://www.advbe.com/docs/DeciElec2013-Jean Marc Cyr-TM4.pdfにおいて入手可能な「Reducing switching losses and increasing IGBT drive efficiency with Reflex(TM) gate driver technology」に説明されている。
本願の技術は、コミュテーションセルの電力電子スイッチをオフにするときの過電圧およびスイッチング損失の制御を提供する。本願明細書に提示される回路および方法は、一般に、電力電子スイッチをオフにするときの過電圧を制限するための他の解決策と両立できる。
コミュテーションセルにおける、電力電子スイッチをオフにするときのdi/dtは、コミュテーションセルの高周波ループの浮遊インダクタンスにわたる電圧を生成する。この電圧は、電力をコミュテーションセルに提供するバス電圧に加えて、電力電子スイッチの両端に印加される。電力電子スイッチのゲートドライバに電力電子スイッチの両端に存在する過電圧のサンプルを注入することに基づく解決策が提案されている。電力電子スイッチのペアが直列に接続されるとき、「図上部の」電力電子スイッチのエミッタと「図下部の」電力電子スイッチのコレクタに存在する寄生インダクタンスは、図上部の電力電子スイッチに存在する過電圧の十分なサンプルを提供するのに十分でないことがある。図上部の電力電子スイッチを駆動するための、単一の正の電圧電源を有するゲートドライバの使用を改善する。オンの間、ゲートドライバによって、図上部の電力電子スイッチのゲートにゼロボルトが最初に印加されると、該電力電子スイッチをオフにするために必要な電圧スイングが低減される。
本願明細書に開示される技術は、絶縁ゲートバイポーラトランジスタ(IGBT)の使用に関して主に説明される。以降の説明におけるIGBTの言及は、説明目的であり、本開示を限定することを意味しない。同じ技術が、金属酸化膜半導体電界効果トランジスタ(MOSFET)、バイポーラトランジスタや同様の電力電子スイッチを使用して構成されたコミュテーションセルに等しく適用されてよい。
一般に述べられるように、図4のエミッタ(論理ピン)から(図下部のIGBT Q1に関する)グランドバスおよび(図上部のIGBT Q2に関する)図下部のIGBTのコレクタに、ゲートドライバのリファレンスを変更することによって、オフの間、Vceのこの過電圧を低減することができる。利用可能な寄生インダクタンスが、図上部と図下部のIGBTに関して同様に分布しないので、オンの間、図上部のIGBTのゲートに印加される電圧を変更するような変形形態がさらに提案される。
言い換えると、IGBTのパワータブ(power tab)にゲートドライバのリファレンスを接続し、論理ピンに接続する代わりに、パワータブが電源に接続されるパワータブである技術が開発されている。以降で説明されるように、エミッタインダクタンスの両端の電圧が、IGBTのエミッタにおいて負電圧を生成するためにゲートドライバに注入され、Vgeの負の傾斜を鈍くする。結果は、何ら遅延やdi/dt制限のないゲート電圧における直接作用である。
商用のIGBTモジュールにおけるエミッタの論理接続と電源接続との間の最適なエミッタインダクタンスは存在しないので、本開示では、抵抗分割器を使用したゲート駆動回路に注入される過電圧のサンプルを最適にするように開発された技術を取り入れる。図6は、一実施形態による、寄生(浮遊)エミッタインダクタンスの両端に接続された抵抗分割器を有するIGBTレッグの回路図である。一般に、図6は、直列に接続されたコミュテーションセルのペアを有する電力変換器を示し、各コミュテーションセルは、電力電子スイッチおよびゲートドライバを備える。電力変換器は、例えば、IGBT上の過電圧を低減する構成における、ゲートドライバ60および62に接続された補償回路を含むIGBTレッグ90である。図6では、抵抗分割器を使用してIGBT上の過電圧を最適化する補償回路を紹介する。
図6のIGBTレッグ90の下の部分について議論すると、図下部のIGBT Q1は、寄生コレクタインダクタンスLc-low、および寄生エミッタインダクタンスLe-lowを含む。図下部のIGBT Q1のゲート26は、抵抗R1を介してそのゲートドライバ60に接続される。ゲートドライバ60のリファレンス52は、2つの抵抗R2、R3、およびダイオードD3を含む抵抗分割器回路を有する補償回路に接続され、ダイオードD3は、図下部のIGBT Q1のエミッタにおける電圧がリファレンス52より高いとき、スイッチをオンにすることが抵抗R2を短絡することによって影響しないようにする。IGBT Q1における電流の方向がリファレンス52における電圧よりもエミッタ24における電圧を高くするので、ダイオードD3は、IGBT Q1をオンにする間、導通している。対照的に、エミッタ22における電圧の降下がダイオードD3の両端に負の電圧を印加するので、ダイオードD3はIGBT Q1をオフにする間、導通していない。抵抗R2およびR3が、寄生インダクタンスLe-lowおよびL-Vbusの両方にわたって接続されていることが示されている一方、抵抗R2およびR3が、この寄生インダクタンスが、十分であり、利用可能な接続であれば、別法として寄生インダクタンスLe-lowの両端に単に接続されることに留意する。
図6の回路において、抵抗R2およびR3の値は、図下部のIGBT Q1の両端に許される許容範囲の過電圧レベルに従って選択される。図7は、約500ボルトのバス電圧で図6のIGBTのオフ時の電流と電圧の波形を示す図である。図8は、図6のIGBTのオフ時の電流と電圧の波形を示す図であり、抵抗分割器は短絡回路状態において300ボルトの最大バス電圧に調節される。R2/R3の割合は、過電圧を低減するために増加される。ゲートドライバ抵抗R1と直列し、互いに並列なこれら2つの抵抗R2およびR3の値が設定される。ゲートドライバ抵抗R1の値は、適切なコミュテーションの振る舞いに従って、従来の方法で調節される。
補償回路の抵抗の値を正確に設定することによって、エミッタインダクタンスの影響を低減することができ、最大過電圧を得て、その結果効率を向上することができる。
言い換えると、通常のプラクティスでは、抵抗R1をゲートドライバのグランド接続に使用し、ダイオードにおける電流を制限する。該ダイオードは、上方のIGBTがオフになるとき、負の電圧から下方のIGBTのゲートドライバを保護する。この通常のプラクティスは、並列に接続されるR2とR3に直列するR1を含む、2つの抵抗に抵抗を分割することによって、かつdi/dtについてのエミッタインダクタンスの影響を制限するためにそれらの抵抗の割合を適合することによって修正される。同等の抵抗値は同じままであってよいが、電圧分割器は、所望のレベルで過電圧を制限するために、エミッタインダクタンスの所望の重みを与える。
過電圧が、効率化の理由で、di/dtの速さを維持したまま、最大IGBTレーティングに到達することができるほど十分に最適化され得る。このことは、パワータブに接続された抵抗R3に比べて、IGBTエミッタに接続された抵抗R2の値を小さくすることによってなされる。したがって、エミッタインダクタンスの両端の電圧は2つに分割され、かつ論理的抵抗の両端の電圧のみがゲート電圧降下を制限するためにゲート駆動回路に印加される。
図7および8は両方とも異なるバス電圧に対して、図6の回路に対するオフの間の電流Iと電圧VgeおよびVceとを示す。オフの間、Vceの過電圧は大きく低下することが観測され得る(プラトー92を参照)。このプラトー92は、電圧Vgeの降下率が寄生インダクタンスLe-lowの両端の電圧のサンプルの注入によって低下する間に発生する。
プラトー92の期間は、IGBTのオフの間コミュテーションセルの損失に影響を与える。より長いプラトー92はより高い損失をもたらす。過電圧と過電圧の期間を同時に制限することが望まれるので、過電圧プラトー92の方形の波形が適当である。過電圧の本来の振る舞い(自然フィードバック(natural feedback))がこの形を与える。
エミッタインダクタンスLe-lowは、良い過電圧サンプリングを提供するために十分に大きいので、この技術は、図下部のIGBT Q1のために非常によく作用する。対照的に、図上部のIGBT Q2のための、エミッタインダクタンスLe-highは、図上部のIGBT Q2を保護するためにゲート抵抗R4を増加することなく、そこにわたる電圧を適切に固定するには小さすぎる値を有することが多い。実際には、図上部のIGBT Q2のエミッタインダクタンスLe-highは、図上部のIGBT Q2の両端の過電圧を安全レベルまで下げるために使用されるには低すぎることが非常に多い。
実際、IGBTモジュールのパッケージングについての制限のため、上方および下方の半導体は、一般に互いの近くにパッケージングされ、上方のIGBT Q2のエミッタインダクタンスLe-highはかなり小さく、数nHのオーダである。一方、下方のIGBT Q1の論理エミッタ以外の接続点だけは、-Vbusのパワータブであるので、下方のIGBT Q1のインダクタンスLe-lowは、上方のエミッタインダクタンスLe-highの5倍大きい程度であってよい。-Vbusタブの接続は、それの長さおよびカーブのため高い導電性である。
上方のエミッタインダクタンスLe-highの比較的小さい値は、図上部のIGBT Q2に変更を加えることなく、印加時に、上述の解決策の効果に影響を与え得る。
図9は、ミラーキャパシタンスを含むIGBTキャパシタンスの概略図である。ミラー電流200は、ミラーキャパシタンスCCGに流れ、そこにわたって電圧変化dv/dtを引き起こす。ミラー電流200は、ゲート抵抗R4を通って流れる部分202と、ゲートを通ってエミッタ寄生キャパシタンスCGEに流れる部分204とに分かれる。ゲートドライバは、ゲート抵抗R4とともに電流202が弱まるとき、オフ状態ではゲートをエミッタ電圧Vgeに保とうとする。この結果、ゲート抵抗R4は、ミラー電流の存在においてさえしきい値電圧Vge(th)を下回るエミッタ電圧Vgeにゲートを保つための低い値を有する。
図4に戻ると、一般的なIGBTレッグが示され、両ゲートドライバ40が+15Vと-5Vの電源に接続された正と負の供給電圧を有している。エミッタ寄生インダクタンスLe-highとLe-lowの各々にわたって誘導される電圧は、それらのゲート-エミッタ間の電圧Vgeの合計によって駆動され、IGBTがそれらの線形領域で動作するとき、図4の一般的なケースでは-5Vである負の供給電圧である。図5は、約+7V(線形領域では)のゲート-エミッタ間の電圧Vgeを示す。結果的に、エミッタ寄生インダクタンスLe-highとLe-lowにわたって誘導されるトータル電圧は、平均+12Vに到達する。対照的に、図7は、両方のIGBTのための異なるゲート-エミッタ間の電圧Vgeを示し、ゲート-エミッタ間の電圧は、それでも(線形領域では)約+7Vに到達し、上方のIGBT Q2に対して約0Vに、下方のIGBT Q1に対して約-5Vに落ちている。結果的に、エミッタ寄生インダクタンスLe-highの両端に誘導されるトータル電圧は、平均+7Vに到達し、一方、エミッタ寄生インダクタンスLe-lowの両端に誘導されるトータル電圧は、平均+12Vに到達する。
以前に議論されたように、図上部のIGBT Q2のエミッタインダクタンスLe-highは、図下部のIGBT Q1のエミッタインダクタンスLe-lowに比べより小さい値を有する。図6の実施形態では、図上部のIGBT Q2のゲート64に接続されるゲートドライバ62は、(図4のケースのような)-5Vの負の供給電圧と+15Vの正の供給電圧を有する従来のデュアル供給ゲートドライバを使用する代わりに、単一の供給ゲートドライバであり、該ゲートドライバ62は、+15Vの単一の正の供給電圧によって給電され、該ゲートドライバの負の供給電圧は0Vに設定され、例えば、接地基準(ground reference)54に接続される。ゲートドライバ62の負の供給を変更することによって、図上部のIGBT Q2のオフ時にエミッタインダクタンスLe-highに誘導される電圧は、+7Vに維持されることができ、従来のゲートドライバの-5Vに合計されないので、線形領域では、図上部のIGBT Q2のゲート-エミッタ間の電圧Vgeを首尾よく保ったままである。結果として、ゲートドライバ62の負の電源は-5Vに代わり0Vであり、過電圧のサンプルは12Vに比べて7Vにできる。同じ過電圧にとって(同じdi/dtにとって)、図上部のIGBT Q2の寄生エミッタインダクタンスLe-highは、ゲートドライバ62の負の電源に印加される-5Vが必要とされていたであろう寄生エミッタインダクタンスの約60％(すなわち、7/12)だけになり得る。要約すれば、図上部のIGBT Q2のより小さい寄生インダクタンスLe-highは、図6の構成を使用すると、図上部のIGBT Q2の両端の電圧を適切に固定するのに十分である。
図下部のIGBT Q1のゲートドライバ60は、-5Vの負の供給電圧と+15Vの正の供給電圧を使用して給電されたデュアル供給ゲートドライバであり、やはりLe-lowを適切に使用し得る。しかしながら、ゲートドライバ60は、任意に単一の電源を使用してよく、この後者の解決策は、即時に効果的でより経済的である。
概説するならば、従来の電力変換器のケースでは、図下部のIGBT Q1がオンになることにより引き起こされるコレクタ-エミッタ間の電圧の変化(dVce/dt)により生成されるミラーカレント200のために、図上部のIGBT Q2のゲートドライバの負の供給電圧が必要だった。本願の技術では、図上部のIGBT Q2のエミッタ電圧がエミッタインダクタンスLe-highの両端に誘導された電圧によって押し上げられ、負の電源として振る舞うため、負の電源は必要ない。エミッタインダクタンスLe-highの両端の極性は、電流変化(di/dt)が逆方向なので、図6の図示とは逆である。
上述の解決策は、DC-DC電力変換器、AC-DC電力変換器、およびDC-AC電力変換器に適用でき、例えば、コミュテーションセルは電気車両のモータなどの接続負荷に交流電流を供給するために、半導体のフルレッグ、電力電子スイッチおよびフリーホイールダイオードの対向するペアを使用する。
当業者は、電力変換器の記述が、単に説明のためであり、どんな限定も意図していないことがわかるであろう。他の実施形態は、それらが当業者にとって本開示の利点を有することを容易に示唆するであろう。さらに、電力変換器は、電力変換器のスイッチング時に発生する過電圧の既存のニーズおよび課題に有益な解決策を提供するためにカスタマイズされてよい。
明確性の観点から、電力変換器の実装における慣例的な機能の全てが、示されたり説明されたりしているわけではない。電力変換器のそのような実際の実装の開発において、例えば、アプリケーション関連制約、システム関連制約、およびビジネス関連制約などのディベロッパ固有の目標を達成するために、多数の実装時固有の決まりが作られる必要があるかもしれず、これらの固有の目標が、実装によって、およびディベロッパによって変更されることは当然認められる。さらに、開発努力は、複雑で時間を消費するかもしれないが、それにもかかわらず、本開示の利点を有する電子工学の分野の当業者に対するエンジニアリングの慣例的な仕事であり得るだろう。
電力変換器は、添付の図面および上記詳細に説明された構造の詳細および一部分にその応用を限定されないことは理解されるべきである。スイッチング過電圧を制限するための、かつ回復電流を制限するための提案されたコミュテーションセルおよび補償回路は、他の実施形態でもよく、また様々な方法で実施され得る。本明細書に使用された表現および専門用語は、説明目的であり、限定のためではないことも理解される。故に、スイッチング過電圧を制限するための、かつ回復電流を制限するためのコミュテーションセルおよび補償回路が、説明のための実施形態によって上述の通り説明されたが、発明の要旨の意図、範囲、本質から逸脱せずに変更され得る。
60、62 ゲートドライバ
Lc-low 寄生コレクタインダクタンス
Le-low 寄生エミッタインダクタンス

Claims (8)

  1. スイッチング過電圧を制限するために構成された電力変換器であって、前記電力変換器が、
    第1のコミュテーションセルと第2のコミュテーションセルのペアであって、各コミュテーションセルが、電力電子スイッチと、前記電力電子スイッチのゲートに接続されたゲートドライバと、それぞれが直列に接続されるとともに前記電力電子スイッチの寄生エミッタインダクタンスの両端に接続される第1の抵抗および第2の抵抗とを有する、第1のコミュテーションセルと第2のコミュテーションセルのペアと、
    前記電力変換器のグランドに接続された第1のコミュテーションセルの前記ゲートドライバのリファレンスであって、前記第1のコミュテーションセルの前記ゲートドライバの前記リファレンスが前記第1のコミュテーションセルの前記第1の抵抗と前記第2の抵抗の間の接続点にさらに接続される、第1のコミュテーションセルの前記ゲートドライバのリファレンスと、
    前記第1のコミュテーションセルの前記電力電子スイッチのコレクタに接続された第2のコミュテーションセルの前記ゲートドライバのリファレンスであって、前記第2のコミュテーションセルの前記ゲートドライバの前記リファレンスが前記第2のコミュテーションセルの前記第1の抵抗と前記第2の抵抗の間の接続点にさらに接続される、第2のコミュテーションセルの前記ゲートドライバのリファレンスと、
    を具備し、
    前記第2のコミュテーションセルの前記ゲートドライバが、正の電圧電源入力および負の電圧電源入力を有し、前記負の電圧電源入力が、前記電力変換器の前記グランドに接続されることを特徴とする電力変換器。
  2. 前記第1のコミュテーションセルの前記ゲートドライバの前記負の電圧電源入力が前記電力変換器の前記グランドに接続されることを特徴とする請求項1に記載の電力変換器。
  3. 前記電力電子スイッチが絶縁ゲートバイポーラトランジスタ(IGBT)を含むことを特徴とする請求項1に記載の電力変換器。
  4. 前記電力変換器がDC-AC電力変換器であることを特徴とする請求項1に記載の電力変換器。
  5. 前記電力電子スイッチがそれぞれコレクタとエミッタを含むことを特徴とする請求項1に記載の電力変換器。
  6. 各コミュテーションセルが、直列に接続された、かつ前記電力電子スイッチの寄生エミッタインダクタンスの両端に接続された第1の抵抗および第2の抵抗を含み、前記ゲートドライバの前記リファレンスが前記第1の抵抗と前記第2の抵抗の間の接続点に接続されることを特徴とする請求項1に記載の電力変換器。
  7. 各コミュテーションセルが、前記電力電子スイッチのエミッタと前記ゲートドライバの前記リファレンスとの間に、前記第1の抵抗および前記第2の抵抗の一つに並列に接続されたダイオードを含み、前記電力電子スイッチの前記エミッタにおける電圧が前記ゲートドライバの前記リファレンスの電圧より大きいとき、前記ダイオードが導通することを特徴とする請求項6に記載の電力変換器。
  8. 高周波ループが前記コミュテーションセルのペアによって画定され、
    寄生インダクタンスが前記高周波ループの要素の相互接続によって画定され、
    前記高周波ループの前記寄生インダクタンスにおいて誘導される電圧がサンプリングされるとともに、前記ゲートドライバの前記リファレンスに供給され、前記電力電子スイッチのゲート-エミッタ間の電圧の変動を遅くする
    ことを特徴とする請求項1に記載の電力変換器。
JP2016527400A 2013-11-01 2014-10-28 スイッチング過電圧を制限するように構成された電力変換器 Expired - Fee Related JP6556712B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361898502P 2013-11-01 2013-11-01
US61/898,502 2013-11-01
PCT/CA2014/051039 WO2015061901A1 (en) 2013-11-01 2014-10-28 Power converter configured for limiting switching overvoltage

Publications (2)

Publication Number Publication Date
JP2016535572A JP2016535572A (ja) 2016-11-10
JP6556712B2 true JP6556712B2 (ja) 2019-08-07

Family

ID=53003049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016527400A Expired - Fee Related JP6556712B2 (ja) 2013-11-01 2014-10-28 スイッチング過電圧を制限するように構成された電力変換器

Country Status (7)

Country Link
US (1) US9774244B2 (ja)
EP (1) EP3063858A4 (ja)
JP (1) JP6556712B2 (ja)
KR (1) KR20160079807A (ja)
CN (1) CN105765850B (ja)
CA (1) CA2928925A1 (ja)
WO (1) WO2015061901A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608543B2 (en) * 2011-12-07 2017-03-28 Tm4 Inc. Turn-off overvoltage limiting for IGBT
KR20160086345A (ko) 2013-11-14 2016-07-19 티엠4 인코포레이티드 동적으로 제어되는 전압 이득을 가진 커뮤테이션 셀, 전력 변환기 및 보상 회로
CA2930188A1 (en) 2013-11-14 2015-05-21 Tm4 Inc. Compensation circuit, commutation cell and power converter controlling turn-on and turn-off of a power electronic switch
DE102014209690B4 (de) * 2014-05-21 2020-02-20 Robert Bosch Gmbh Kommutierungszelle
US10277112B2 (en) 2015-06-23 2019-04-30 Tm4, Inc. Physical topology for a power converter
EP3350910B1 (en) * 2015-09-14 2021-04-14 DANA TM4 Inc. Power converter configured for limiting switching overvoltage
US9994110B2 (en) * 2016-08-30 2018-06-12 Ford Global Technologies, Llc Dual gate solid state devices to reduce switching loss
JP6915351B2 (ja) * 2017-04-05 2021-08-04 富士電機株式会社 スイッチング素子駆動装置
US11088680B2 (en) * 2019-07-19 2021-08-10 University Of Florida Research Foundation, Incorporated Method and apparatus for eliminating crosstalk effects in high switching-speed power modules

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI105509B (fi) * 1998-08-12 2000-08-31 Abb Industry Oy Ohjainpiiri
EP1143604B1 (en) * 1999-06-29 2007-09-26 Mitsubishi Denki Kabushiki Kaisha Power conversion device
SE519790C2 (sv) * 2001-08-09 2003-04-08 Abb Ab Elektrisk anordning och förfarande för begränsande av toppspänningen över en likriktarkomponent
DE10231198A1 (de) * 2002-07-10 2004-01-29 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren und Schaltungsanordnung zum Begrenzen einer Überspannung
US6873191B2 (en) * 2002-12-31 2005-03-29 Intersil Americas Inc. Mechanism for providing over-voltage protection during power up of DC-DC converter
US6940262B2 (en) * 2002-12-31 2005-09-06 Intersil Americas Inc. PWM-based DC-DC converter with assured dead time control exhibiting no shoot-through current and independent of type of FET used
JP2005303969A (ja) * 2004-03-17 2005-10-27 Nec Electronics Corp 過電流検出回路
JP4682007B2 (ja) * 2004-11-10 2011-05-11 三菱電機株式会社 電力用半導体装置
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
JP4874665B2 (ja) * 2006-02-14 2012-02-15 株式会社東芝 ゲート駆動回路
JP4739059B2 (ja) * 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
JP4432953B2 (ja) 2006-09-27 2010-03-17 株式会社日立製作所 半導体電力変換装置
JP4793225B2 (ja) * 2006-11-07 2011-10-12 株式会社デンソー インバータ装置
JP5407940B2 (ja) * 2010-03-04 2014-02-05 株式会社デンソー スイッチング素子の駆動回路
US9793889B2 (en) * 2011-03-15 2017-10-17 Infineon Technologies Ag Semiconductor device including a circuit to compensate for parasitic inductance
US9608543B2 (en) * 2011-12-07 2017-03-28 Tm4 Inc. Turn-off overvoltage limiting for IGBT
EP2615737B1 (en) * 2012-01-13 2021-05-05 ABB Schweiz AG Active gate drive circuit
CN104756390B (zh) 2012-09-24 2018-03-16 Tm4股份有限公司 用于受控电源开关模块的拓扑
KR20150140304A (ko) 2013-04-04 2015-12-15 티엠4 인코포레이티드 정류 셀 및 그 보상 회로

Also Published As

Publication number Publication date
KR20160079807A (ko) 2016-07-06
US9774244B2 (en) 2017-09-26
CN105765850A (zh) 2016-07-13
EP3063858A4 (en) 2017-05-31
JP2016535572A (ja) 2016-11-10
CA2928925A1 (en) 2015-05-07
WO2015061901A1 (en) 2015-05-07
CN105765850B (zh) 2019-11-05
US20160285357A1 (en) 2016-09-29
EP3063858A1 (en) 2016-09-07

Similar Documents

Publication Publication Date Title
JP6556712B2 (ja) スイッチング過電圧を制限するように構成された電力変換器
US9882465B2 (en) Commutation cell, power converter and compensation circuit having dynamically controlled voltage gains
JP6611191B2 (ja) 整流セルおよびそのための補償回路
EP3314656B1 (en) Physical topology for a power converter
US20180191339A1 (en) Gate Driver Controlling a Collector to Emitter Voltage Variation of an electronic Switch and Circuits Including the Gate Driver
CA2930188A1 (en) Compensation circuit, commutation cell and power converter controlling turn-on and turn-off of a power electronic switch
JP5619673B2 (ja) スイッチング回路及び半導体モジュール
US10468971B2 (en) Power converter configured for limiting switching overvoltage
JP5563050B2 (ja) ゲート駆動回路、およびパワー半導体モジュール
Babu et al. Study on gate characteristics and drive circuit for 300A/1200V insulated gate bipolar transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171017

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190710

R150 Certificate of patent or registration of utility model

Ref document number: 6556712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees