JP6611191B2 - 整流セルおよびそのための補償回路 - Google Patents

整流セルおよびそのための補償回路 Download PDF

Info

Publication number
JP6611191B2
JP6611191B2 JP2016505663A JP2016505663A JP6611191B2 JP 6611191 B2 JP6611191 B2 JP 6611191B2 JP 2016505663 A JP2016505663 A JP 2016505663A JP 2016505663 A JP2016505663 A JP 2016505663A JP 6611191 B2 JP6611191 B2 JP 6611191B2
Authority
JP
Japan
Prior art keywords
power electronic
voltage
electronic switch
inductance
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016505663A
Other languages
English (en)
Other versions
JP2016519921A (ja
Inventor
ジャン−マルク・シル
マーライニン・エル・ヤコウビ
パスカル・フルリー
モハメッド・アマール
Original Assignee
ティーエム４・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーエム４・インコーポレーテッド filed Critical ティーエム４・インコーポレーテッド
Publication of JP2016519921A publication Critical patent/JP2016519921A/ja
Application granted granted Critical
Publication of JP6611191B2 publication Critical patent/JP6611191B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Description

本開示はパワーエレクトロニクスの分野に関するものである。より具体的には、本開示は、パワー電子スイッチのターンオンおよびターンオフにおけるスイッチング過電圧を制限し、かつパワー電子スイッチのターンオンにおける整流セルの還流ダイオードの回復電流を制御するように構成された整流セルに関するものである。本開示は、整流セル用の補償回路および同補償回路を伴う整流セルを含む電力コンバータにさらに関するものである。
整流セルは、DC/DCコンバータとDC/ACコンバータの両方を含む、電圧源の変換を必要とする電子システムにおいて一般に使用され、インバータと称されることが多い。たとえば電気自動車および/または電気ハイブリッド自動車の用途において使用されるものなどの電力コンバータ回路に許される空間には制限があり、また半導体が高コストであることから、これらの整流セルを統合する要求が高まっている。
電力コンバータ回路において半導体が占める空間を低減する既知のやり方には、冷却面のサイズを縮小することができるように同回路の効率を向上することがある。
従来の電力コンバータ回路のパワー電子スイッチにおける損失は、主として導電損失およびスイッチング損失の2つの原因によってもたらされる。スイッチング損失を低減するやり方の1つには、一般に、パワー電子スイッチのターンオンおよびターンオフを高速化するものがある。しかしながら、パワー電子スイッチの高速のターンオフにより、同スイッチの高周波ループの漂遊インダクタンスにおいて過電圧が生じる。したがって、過電圧に対してパワー電子スイッチを保護するために、ターンオフの低速化が必要とされることが多い。これは、従来型の電力コンバータ回路の総合効率に深刻な影響を与える可能性がある。
図1は、従来型の電力コンバータ回路で使用されるものなど、従来型整流セルの理想化された回路図である。電圧源12(またはキャパシタ)からのDC電圧Vbusが整流セル10によって電流源Iout(またはインダクタンス)に変換され、これが、通常は、抵抗型負荷、電動機などの負荷14のための適切な電圧Voutを生成する。整流セル10は、還流ダイオード16と、たとえば絶縁ゲート型バイポーラトランジスタ(IGBT)といった制御されるパワー電子スイッチ18とを備える。キャパシタ20(Cin)は電圧源12の電圧Vbusの変動を制限するために使用され、インダクタンス32は出力電流Ioutの変動を制限するために使用される。ゲート駆動回路(図1には示されていないが後の図で示される)が、パワー電子スイッチ18のターンオンおよびターンオフを制御する。図1に示された整流セル10、負荷14、および電圧源12の構成では、エネルギーが電圧源12から負荷14へ流れ、すなわち図面の左から右へ流れる。整流セル10は、エネルギーが反対方向に流れる逆構成にも使用され得る。
パワー電子スイッチ18がオンになると、電流が、コレクタ22からエミッタ24へ流れることができる。このパワー電子スイッチ18は閉回路として近似され得る。パワー電子スイッチ18がオフになると、電流を流さず、開回路になる。
ゲート駆動回路は、パワー電子スイッチ18のゲート26とエミッタ24の間に可変制御電圧を印加する。バイポーラトランジスタなどのいくつかのタイプのパワー電子スイッチについては、ゲート駆動回路が電圧源ではなく電流源として働き得る。一般に、パワー電子スイッチ18は、ゲート26とエミッタ24の間に「高レベル」の電圧が印加されると、コレクタ22からエミッタ24へ電流を流すことができる。パワー電子スイッチ18は、ゲート26とエミッタ24の間に「低レベル」の電圧が印加されると電流を阻止する。より詳細には、ゲート26とエミッタ24の間の電圧差Vgeがゲート駆動回路によって制御される。Vgeがパワー電子スイッチ18の閾値Vge(th)よりも高ければスイッチ18がオンになり、コレクタ22とエミッタ24の間の電圧Vceがほぼゼロになる。VgeがVge(th)よりも低ければパワー電子スイッチ18がオフになって、Vceは最終的にVbusに達する。
パワー電子スイッチ18がオンになると、電圧源12から(一時的にキャパシタ20から)、負荷14ならびにコレクタ22およびエミッタ24を通って電流Ioutが流れる。パワー電子スイッチ18がオフになると、電流Ioutが負荷14から還流ダイオード16に循環する。したがってパワー電子スイッチ18と還流ダイオード16がタンデムで動作することが認められ得る。パワー電子スイッチ18を高周波数でオンオフさせると、出力インダクタンスLout 32の電流Ioutを十分に一定のままに保つことができる。
たとえばバイポーラトランジスタといった他のパワー電子スイッチのタイプでは、「ゲート」という用語は「ベース」で置換され得、ベースは、電圧によって制御されるゲートとは対照的に電流によって制御されることを認められたい。これらの区別は、整流セル10の全体の動作原理を変更するものではない。
図2は、図1の従来型整流セルの別の回路図であり、寄生インダクタンスを示すものである。図1の理想化モデルとは対照的に、実際の整流セルの素子間の接続は寄生(漂遊)インダクタンスを定義する。寄生インダクタンスは整流セル10の内部の様々な位置に分散しているが、図2に示された適切なモデルでは、全体の寄生インダクタンスが、パワー電子スイッチ18のエミッタインダクタンス30と、還流ダイオード16、パワー電子スイッチ18およびキャパシタ20によって形成された、高周波ループ36のまわりの(エミッタインダクタンス30以外の)他のすべての寄生インダクタンスを表すインダクタンス34とを含む2つの別個のインダクタンスで表されている。高周波ループ36は、パワー電子スイッチ18のスイッチングに際して電流が著しく変化する経路である。出力インダクタンスLout 32は、その電流が整流期間を通じてかなり一定のままであるので、高周波ループの一部分ではないことに留意されたい。
図3は、従来型整流セルのゲート駆動回路40をさらに示す回路図である。説明を簡単にするために、図3には、整流セル10のいくつかの要素が示されていない。図3には、プラスの電源電圧42およびマイナスの電源電圧44と、ゲート抵抗Rgを介してパワー電子スイッチ18のゲート26に接続された出力46を有するゲート駆動回路40とがさらに示されている。ゲート駆動回路40のプラスの電源電圧42は、たとえばグランド基準(後の図で示される)から+15ボルトの値を有する+Vccで表され、マイナスの電源電圧44は、たとえばグランド基準から-5ボルトの値を有する-Vddで表されている。当技術分野で周知のように、ゲート駆動回路40の入力50は整流セル10のコントローラ(図示せず)に接続されている。ゲート駆動回路40の出力46の電圧は、ゲート26の電圧を制御するために、+Vccまで上昇したり-Vddまで低下したりする。ゲート26からのエミッタへの入力抵抗は、特にIGBTの場合は非常に高レベルであり得る。しかしながら、ゲート駆動回路40が+Vccと-Vddを交番するとき、ゲート26とエミッタ24の間に存在する寄生キャパシタンスCge(後の図で示される)によって、出力46からいくらかの電流が流れる。ゲート抵抗の値Rgは、ゲート26の電圧が所望のスイッチングレートのための適切なレートで変化するように、寄生キャパシタンスCgeと、パワー電子スイッチ18の所望のスイッチングレートとの関数として選択される。
図3において、パワー電子スイッチ18およびエミッタの寄生インダクタンス30を流れる電流Iigbtは、基本的に、パワー電子スイッチ18が閉じているときはIoutに等しく、パワー電子スイッチ18がオフになると(実質的に)ゼロまで急速に低下する。
パワー電子スイッチ18がオン/オフすると、それを通る電流Iigbtが高速で増/減する。Iigbtのこれらの変化はdi/dtで表され、周知の式(1)に従って、インダクタンス30および34にわたる電圧を生成し、
Figure 0006611191
この式で、VLはインダクタンスにわたって誘導される電圧であり、Lはインダクタンスの値である。
寄生インダクタンス34にわたって電圧VLsが生成され、エミッタ寄生インダクタンス30にわたって電圧VLeが生成される。図2および図3において、エミッタインダクタンス30を含む高周波ループのインダクタンス34にわたって示された極性は、パワー電子スイッチ18がオフになって電流Iigbtが非常に急速に減少し、したがってdi/dtがマイナスになったとき取得される電圧を反映するものである。パワー電子スイッチ18がオンになると、エミッタインダクタンス30を含む高周波ループのインダクタンス34にわたる電圧は反対方向になる。
これらの電圧VLsおよびVLeは、電圧源12からのVbusに対して直列である。パワー電子スイッチ18がオフになると、コレクタ22からエミッタ24への電圧は、還流ダイオード16がオンになるまで増加する。そのとき、VbusにVLsおよびVLeを加えたものによって、パワー電子スイッチ18のコレクタ22とエミッタ24の間に重大な過電圧が印加される。パワー電子スイッチは、ある程度のレベルの電圧で動作するように定格設定されているが、極端な過電圧ではいかなるパワー電子スイッチの寿命も低下し、それによって早期故障またはデバイスの破壊にすら至ることがある。
図4は、2つの従来型整流セルから形成された従来型IGBTレグ(leg)の回路図である。図1〜図3の上記の説明で紹介された2つの整流セル10では、図4の例のIGBTがパワー電子スイッチ18として使用されており、単一ループに接続されてIGBTレグ70を形成する。第1のパワー電子スイッチ(下部のIGBT Q1)は第1の還流ダイオード(上部の還流ダイオードD2)とタンデム動作し、第2のパワー電子スイッチ(上部のIGBT Q2)は別の還流ダイオード(下部の還流ダイオードD1)とタンデム動作する。各IGBTがそれ自体のゲート駆動回路40を有する。電圧源(図示せず)が、寄生インダクタンスLcを介してIGBTレグ70に接続された入力容量20(Cin)と並列に、電圧Vbusを供給する。電力コンバータのワイヤ、接続、デカップリングキャパシタおよび回路基板パターンに元来与えられているインダクタンスが、図4に表されている。バッテリー(図示せず)から三相電動機(これも図示せず)を給電するのに使用される三相電力コンバータは、図4に示されるような3つのIGBTレグ70を備えることになる。そのような電力コンバータは周知と考えられるので、本明細書ではさらに詳細に説明することはない。
図4に見られるように、各ゲート駆動回路の基準は、IGBT Q1およびQ2の論理ピンとして一般に知られている、IGBT Q1およびQ2のエミッタに接続される。図4の説明は、簡潔性のために、下部IGBT Q1を含むその下側部分に注目する。
図2および図3の上記の説明で論じられたパワー電子スイッチ18に対する過電圧の影響は、IGBT Q1およびQ2にも当てはまる。下部IGBT Q1がオフになると、過電圧の期間中に、下部IGBT Q1から上部還流ダイオードD2へ電流が流れる。適切に選択されたIGBTは、IGBTレグ70に存在する様々な寄生インダクタンス(Lc、L+Vbus、Lc-high、Le-high、Lc-low、Le-lowおよびL-Vbus)にわたる電流変動(di/dt)によって生成される過電圧に対応することができる。実際、インダクタンスは電流の変化に抵抗するので、IGBTレグ70には、図4に示された寄生インダクタンスの極性によって示されるような付加的な電圧が発現する。電源の電圧Vbusに付加されるこれらの電圧は、しばしば下部IGBT Q1の最大のコレクタ-エミッタ間電圧Vceの定格を超過する電圧をもたらす。上部のIGBT Q2には同じ問題が起こりやすい。
図5は、図4のIGBTのターンオフにおける電流および電圧の波形を示す図である。ターンオフにおける、コレクタ-エミッタ間電圧Vce、ゲート-エミッタ間電圧Vge、およびコレクタからIGBT Q1のエミッタへ流れる電流Iが示されている。ターンオフのとき、電源Vbusの電圧を上回るVceの大きな過電圧(ピーク)があることが観察され得る。
諸解決策には、ゲート-エミッタ間電圧の傾斜を鈍化させることによってパワー電子スイッチの過電圧を制限する傾向がある。しかしながら、過電圧を過度に制限すると、電流のより長いスイッチング時間を意味することになり、整流セルの性能が低下する。
また、パワー電子スイッチ18がオンになると、コレクタ22とエミッタ24の間に電流が流れ始める。全体の電流Ioutがパワー電子スイッチ18を通って流れるまで、還流ダイオード16を通って同時に流れる電流は減少する。還流ダイオード16の接合部に堆積された電荷がすべて取り出されるまで、いくらかの電流が還流ダイオード16の反対方向へ循環するように、回復電流と称される付加的電流がパワー電子スイッチ18の中で循環する。次いで、還流ダイオード16がオフになって還流ダイオード16上の電圧の確立が可能になり、一方、パワー電子スイッチ18のコレクタ22とエミッタ24の間の電圧が実質的にゼロに低下する。還流ダイオード16が阻止するとき、逆方向の電流によって電圧が急激に上昇し、その結果として、還流ダイオード16の寄生キャパシタンス(明示されていない)と高周波ループ36のインダクタンス30および34との間に振動が生じる。
したがって、パワー電子スイッチ18をオンにするときには、著しく急激な電圧降下により、反対側のパワー電子スイッチ(図示せず)のゲートに電流が注入され、パワー電子スイッチ18が依然として導通状態であるにもかかわらず反対側のパワー電子スイッチが導通するので、di/dtを制御することが重要である。di/dtは、望ましくない重大な電磁干渉(EMI)も生じさせる。
したがって、整流セルのスイッチングの際に生じる過電圧を低減し、かつパワー電子スイッチのターンオンにおける不適当なスイッチング遅れなしでdi/dtを制御することができる方法および回路の必要性がある。
WO 2013/082705 A1号 PCT/CA2013/000805号 米国特許仮出願第61/808,254号 米国特許仮出願第61/904,038号
http://www.advbe.com/docs/DeciElec2013-Jean、Marc Cyr-TM4.pdf、「Reducing switching losses and increasing IGBT drive efficiency with ReflexTM gate driver technology」
本開示によれば、スイッチング過電圧を制限し、かつ回復電流を制限するように構成された整流セルが提供される。整流セルは、寄生エミッタインダクタンスを有するパワー電子スイッチを備え、寄生エミッタインダクタンスによって、パワー電子スイッチがオン/オフするとき電圧が生成される。整流セルは、寄生エミッタインダクタンスに接続された補償回路も備える。補償回路は、寄生エミッタインダクタンスによって生成される電圧を制御するために、パワー電子スイッチのターンオンおよびターンオフにおいて寄生エミッタインダクタンスによって生成される電圧のサンプルを利用する。
本開示によれば、スイッチング過電圧を制限し、かつ回復電流を制限するように構成された整流セルを2つ備える電力コンバータも提供される。2つの整流セルは、ループを形成し、第1の整流セルの第1のパワー電子スイッチのコレクタおよび第2の整流セルの第2のパワー電子スイッチのエミッタの接合部において接続される。
本開示は、整流セルのパワー電子スイッチのスイッチング過電圧を制限するための補償回路にさらに関するものであり、整流セルは、寄生インダクタンスを有する高周波ループを含み、寄生インダクタンスによって、パワー電子スイッチがオフになるとき電圧が生成され、高周波ループの寄生インダクタンスは、パワー電子スイッチの寄生エミッタインダクタンスを含む。補償回路は、パワー電子スイッチのターンオンおよびターンオフにおいて寄生エミッタインダクタンス上に生成される電圧の利得をもたらすように構成された分圧器を備える。補償回路は、高周波ループの寄生インダクタンス上に生成される電圧を低減するために、上記利得に従ってパワー電子スイッチのゲート駆動回路にフィードバック電圧を供給するための、分圧器からの接続も備える。
例としてのみ与えられた以下の限定的でない例示的実施形態の説明を、添付図面を参照しながら読み取れば、前述の特徴および他の特徴が、より明らかになるであろう。
本開示の実施形態を、添付図面の参照しながら例としてのみ説明する。
従来型の電力コンバータ回路で使用されるものなどの従来型整流セルの理想化された回路図である。 図1の従来型整流セルの寄生インダクタンスを示す別の回路図である。 従来型整流セルのゲート駆動回路をさらに示す回路図である。 2つの従来型整流セルで形成された従来型IGBTレグの回路図である。 図4のIGBTのターンオフにおける電流および電圧の波形を示す図である。 一実施形態により、漂遊エミッタインダクタンスにわたって接続されている抵抗分圧器を有するIGBTレグの回路図である。 500ボルトのバス電圧の状況で、図6のIGBTのターンオフにおける電流および電圧の波形を示す図である。 抵抗分圧器が、短絡回路における300ボルトの最大バス電圧用に調節されている図6のIGBTのターンオフにおける電流および電圧の波形を示す図である。 皮相エミッタインダクタンスを増加するために変圧器を使用する別の実施形態によるIGBTレグの回路図である。 変圧器および抵抗性のデバイスを使用するさらなる実施形態による図9の回路図の変形形態である。 上部エミッタインダクタンスを調節するためのコネクタを有するIGBTレグ用の第1の変形形態による配置図である。 上部エミッタインダクタンスを調節するためのコネクタを有するIGBTレグ用の第2の変形形態による配置図である。 ミラーキャパシタンスを含むIGBTキャパシタンスの概略図である。 一般的なIGBTの等価回路の図である。 IGBTを流れる電流およびIGBTのコレクタ-エミッタ間電圧の波形を示すグラフである。 例示的実施形態による、パワー電子スイッチのターンオフにおける過電圧と、還流ダイオードがオフになるときのパワー電子スイッチのターンオンにおける回復電流とを制限するための回路を有する整流セルの図である。 パワー電子スイッチのターンオフにおける図16の整流セルの小信号制御ループのモデルである。 パワー電子スイッチのターンオンにおける図16の整流セルの小信号制御ループのモデルである。 図16のターンオフ過電圧およびターンオン回復電流を制限するための回路を組み込んだIGBTレグの部分的回路図である。 ターンオフ過電圧およびターンオン回復電流を制限するための回路を伴わない還流ダイオードの、di/dtが非常に大きい回復電流を示すグラフである。 図19の還流ダイオードの回復電流を示すグラフである。 ターンオフ過電圧およびターンオン回復電流を制限するための回路の有無における出力電流の比較をバス電圧の関数として示すグラフである。 ターンオフ過電圧およびターンオン回復電流を制限するための回路を使用して、出力電流をスイッチング周波数の関数として示すグラフである。
様々な図面において、類似の数字は類似の機能を表す。
本開示の様々な態様は、整流セルのスイッチングにおける過電圧および回復電流の問題の1つまたは複数に全般的に対処するものである。
整流セルの、特にIGBTのターンオフにおける過電圧を制限するように動作可能な回路は、国際特許出願公開のWO 2013/082705 A1号、国際特許出願のPCT/CA2013/000805号、米国特許仮出願第61/808,254号および米国特許仮出願第61/904,038号、ならびにhttp://www.advbe.com/docs/DeciElec2013-Jeanにおいて入手可能なMarc Cyr-TM4.pdf、「Reducing switching losses and increasing IGBT drive efficiency with ReflexTM gate driver technology」に説明されており、それらはすべてJean-Marc Cyrらによる著作であり、これらの開示は参照によって本明細書に組み込まれる。
本技術は、整流セルのパワー電子スイッチの、ターンオンおよびターンオフにおける過電圧およびスイッチング損失の制御、ならびにターンオンにおける回復電流の低減をもたらすものである。本明細書で示される回路および方法は、パワー電子スイッチのターンオフにおける過電圧を制限するための解決策に全般的に適合するものである。
整流セルでは、パワー電子スイッチのターンオフにおけるdi/dtによって、整流セルの高周波ループの漂遊インダクタンスにわたる電圧が生じる。整流セルに電力を供給するバス電圧にこの電圧を加えたものが、パワー電子スイッチにわたって印加される。本開示は、パワー電子スイッチにわたって存在する過電圧のサンプルをパワー電子スイッチのゲート駆動回路に注入することに基づく解決策を導入するものである。この注入によって、ゲート電圧の変化の速度が落ちる。これによってパワー電子スイッチの過電圧が低減する。この効果は、過電圧が所定値よりも高い期間中にのみ生じるように限定することができる。di/dtを正確に制御することにより、パワー電子スイッチの過電圧が制御される一方で、パワー電子スイッチとタンデム動作する反対側の還流ダイオードがオフになる。この技術により、パワー電子スイッチを急速にオンにする一方で過電圧による被害を防止することができる。
本明細書で開示される技術は、主として絶縁ゲート型バイポーラトランジスタ(IGBT)の使用に関連して説明する。以下の説明では、IGBTの言及は説明のためのものであり、本開示を制限することを意味するわけではない。同一の技術が、金属酸化膜半導体電界効果トランジスタ(MOSFET)、バイポーラトランジスタおよび類似のパワー電子スイッチを使用して構成された整流セルに同様に適用され得る。
一般に、図4のエミッタ(論理ピン)から(下部IGBT Q1用の)グランドバスおよび下部IGBTの(上部IGBT Q2向けの)コレクタへのゲート駆動回路の基準を変化させることにより、IGBTのターンオフ期間中のVceのこの過電圧を低減することができる。
言い換えれば、ゲート駆動回路の基準を、論理ピンではなく、それ自体が電源に接続されているIGBTの電源タブに接続するための技術が開発されている。Vgeのマイナス傾斜の速度を落とすために、IGBTのエミッタにおいてマイナス電圧を生成するように、エミッタインダクタンスにわたる電圧がゲート駆動回路に注入され、これは以下で論じる。結果として、いかなる遅延およびdi/dtの制限もなく、ゲート電圧に対する直接作用がある。
商用IGBTモジュールには、エミッタの論理接続と電力接続の間に最適なエミッタインダクタンスがないので、本開示は、ゲート駆動回路に注入する過電圧のサンプルを、抵抗分圧器を使用して最適化するように開発された技術を導入する。図6は、一実施形態による、漂遊エミッタインダクタンスにわたって接続されている抵抗分圧器を有するIGBTレグの回路図である。一般に、図6が示すIGBTレグ90は、IGBTの過電圧を低減する構成のゲート駆動回路40に接続された補償回路を含む。図6は、抵抗分圧器を使用してIGBTの過電圧を最適化する補償回路を導入するものである。
図6のIGBTレグ90の下側部分について論じると、下部IGBT Q1は寄生コレクタインダクタンスLc-low、寄生エミッタインダクタンスLe-lowを含む。下部IGBT Q1のゲートは、抵抗R1を介して、そのゲート駆動回路40に接続されている。ゲート駆動回路40の基準52は、2つの抵抗R2およびR3を含む抵抗分圧器回路と、下部IGBT Q1のエミッタ電圧が基準52よりも高くなったとき抵抗R2を短絡することによる影響がターンオンに及ばないことを可能にするダイオードD3とを有する補償回路に接続されている。
図6の回路では、抵抗R2およびR3の値は、下部IGBT Q1にわたって許容できる過電圧レベルに応じて選択される。図7は、バス電圧が500ボルトの状況で、図6のIGBTのターンオフにおける電流および電圧の波形を示す図である。図8は、抵抗分圧器が、短絡回路における300ボルトの最大バス電圧用に調節されている、図6のIGBTのターンオフにおける電流および電圧の波形を示す図である。過電圧を低減するためにR2とR3の比が増加される。これら2つの抵抗R2とR3の並列の値は、ゲート駆動回路抵抗R1に対して直列に設定される。ゲート駆動回路抵抗R1の値は、適切な整流挙動に一致して従来のやり方で調節される。
補償回路の抵抗の値を正確に設定することにより、エミッタインダクタンスの影響を弱め、許される最大限の過電圧を得ることができ、したがって効率を改善することができる。
言い換えれば、ダイオードの電流を制限するために、ゲート駆動回路のグランド接続において、上側IGBTがオフになるとき下側IGBTのゲート駆動回路をマイナス電圧から保護する抵抗R1を使用する通常のやり方が、この抵抗を、並列接続されたR2とR3に対してR1を直列接続したものを含む2つの抵抗に分割し、di/dtに対するエミッタインダクタンスの影響を制限するようにそれらの比を適合させることによって改良されている。等価抵抗値は同一のままであるが、分圧器が、過電圧を所望のレベルに制限するためのエミッタインダクタンスの所望の重みを与える。
過電圧は、最大限のIGBT定格に達するように、できる限り最適化され得る。これは、IGBTエミッタに接続された抵抗R2の値を、電源タブに接続された抵抗R3に対して減少させることによって行われる。エミッタインダクタンスにわたる電圧が2つに分割されて、論理抵抗にわたる電圧のみが、ゲート電圧低下を制限するためにゲート駆動回路に印加されることになる。
図7および図8は、どちらも、異なるバス電圧に対して、図6の回路のターンオフ期間中の電流Iならびに電圧VgeおよびVceを示すものである。回路のターンオフ期間中のVceの過電圧が大幅に低減されていることが観察され得る(プラトー24を参照されたい)。このプラトー24は、寄生インダクタンスLe-lowにわたる電圧のサンプルを挿入することによって電圧Vgeの低下レートが低減されている間に生じるものである。
プラトー92の持続期間は、IGBTのターンオフ期間中の整流セルの損失に影響を与える。プラトー92の持続期間がより長ければ、損失がより大きくなる。過電圧を制限し、同時にその長さも制限するという要求のために、過電圧のプラトー92の形状は矩形波が適切である。過電圧の固有の挙動(自然のフィードバック)は、この形状を与えるものである。
エミッタインダクタンスLe-lowが、優れた過電圧サンプリングをもたらすうえで十分に大きいので、この技術は下部IGBT Q1に対して非常によく機能する。それと対照的に、上部IGBT Q2については、エミッタインダクタンスLe-highの値が、上部IGBT Q2を適切に保護するためのゲート抵抗R3を増加することなくゲート抵抗R3にわたる電圧をクランプするには、あまりにも小さいことがしばしばである。実際には、上部IGBT Q2のエミッタインダクタンスLe-highは、上部IGBT Q2にわたる過電圧を安全なレベルまで下げるために用いるには小さすぎることがしばしばである。
実際、IGBTモジュールのパッケージの制約のために、上側半導体と下側半導体は互いに近接近してパッケージ化されるため、上側IGBT Q2のインダクタンスLe-highは、数nHの程度とかなり小さいものである。他方では、下側IGBT Q1の、論理エミッタを除く唯一の接続ポイントは-Vbusの電源タブであるため、下側IGBT Q1のインダクタンスLe-lowは、上側エミッタインダクタンスLe-highの5倍もの値であり得る。-Vbusタブの接続は、その長さおよび湾曲のために誘導性が高い。
言い換えれば、IGBTモジュールは、最も誘導性の高い高周波ループの部分である、+Vbusタブおよび-Vbusタブを含んでいる2つの電力接続を有する。-Vbusタブは、下部IGBT Q1のエミッタの経路にあるので、前述のやり方で、IGBT Q1にわたる過電圧のサンプルを下部IGBT Q1のゲート駆動回路に注入するのに使用され得る。しかしながら、+Vbusタブは、上部IGBT Q2のコレクタに接続されているので、このインダクタンスは、ゲート駆動回路におけるフィードバックとして直接使用することができない。
上部IGBT Q2のゲート駆動回路におけるフィードバックの供給源としてインダクタンスLe-highを使用するために、高周波ループの全体のインダクタンスを過度に増加させることなく、その皮相インダクタンスをなんとかして増加する必要性がある。インダクタンスLe-highを増加する2つの可能な技術を以下で説明する。
上部IGBT Q2のターンオフを最適化するために上部IGBT Q2にわたる過電圧のサンプルを注入するのにコレクタ寄生インダクタンスを使用する第1の技術は、エミッタからコレクタを絶縁するために変圧器を使用するものが設計されている。この技術が示されている図9は、皮相エミッタインダクタンスを増加するために変圧器を使用する別の実施形態によるIGBTレグの回路図である。上部IGBT Q2の過電圧を低減するために変圧器が使用されている。上部IGBT Q2の寄生インダクタンスLc-highにわたって変圧器の1次巻線T1aが接続されている。変圧器の2次巻線T1bは抵抗R5と直列に接続されており、抵抗R5は、上部IGBT Q2のゲート駆動回路のグランド基準にさらに接続されている。1次巻線T1aおよび2次巻線T1bは、上部IGBT Q2のターンオフにおいてQ2を流れる電流Iigbtが減少しているとき、寄生インダクタンスLc-highと1次巻線T1aの両方にわたって図9に示されるような極性を有する電圧が生成されるように接続されている。この変圧器により、図9に示されるような別の極性を有する電圧が、2次巻線T1bにわたって生成される。
したがって、上部IGBT Q2の電流が減少するとき変圧器にわたって出現するマイナス電圧が、上部IGBT Q2のゲート電圧の傾斜の速度を落とすためにそのエミッタに印加される。したがって、上部IGBT Q2の過電圧は、変圧器の巻数比を適切に選択することによって制御することができる。
図9の回路の動作原理は、図6の回路のものにかなり類似していることが観察され得る。上部IGBT Q2のエミッタの寄生インダクタンスLe-highは、上部IGBT Q2のターンオフにおけるVceのマイナス傾斜の速度を適切に落とすのには十分でなく、図6の技術を用いて、上部IGBT Q2のコレクタの寄生インダクタンスLc-highのサンプルが、変圧器を通って寄生インダクタンスLe-highと直列に配置される。
図10は、変圧器および抵抗性のデバイスを使用するさらなる実施形態による図9の回路図の変形形態である。この変形形態では、上部IGBT Q2上の過電圧が、抵抗分圧器に加えて変圧器を使用することによって低減される。抵抗分圧器は、下部IGBT Q1の過電圧を制御するために使用される抵抗R2およびR3と同様のやり方で接続されている抵抗R5およびR6を含む。言い方を変えれば、図10は、図6と図9の特徴を組み合わせて、上部IGBT Q2上のVgeのマイナス傾斜の形状の微調整を可能にするものである。
次に、図11および図12において上部IGBT Q2のエミッタインダクタンスを増加するためのさらなる技術が説明され、これらは、第1および第2の変形形態によって上部エミッタインダクタンスを調節するためのコネクタを有するIGBTレグの配置図である。これらのレイアウトは、図6に示されたような3つのIGBTレグを構築するために使用され得、負荷に三相交流電流を供給する電力コンバータすなわちインバータを形成する。以下で説明されるように、コネクタの構成によって寄生インダクタンスLe-highが可調になる。
上部IGBT Q2の寄生インダクタンスが増加すると、IGBTレグの総体の高周波ループのインダクタンスに影響があり得る。しかしながら、この寄生インダクタンスによる、過電圧制御への影響は、はるかにより深刻である。図11は、上部エミッタインダクタンスを調節するためのコネクタを有するIGBTレグ90用の第1の変形形態による配置図である。図11では、3つの上部IGBT Q2が区域102に取り付けられ、3つの下部IGBT Q1が区域112に取り付けられる。それぞれの上部IGBT Q2が、図11ではC-Highとして識別される、パターン104に取り付けられたコレクタを有する。上部IGBT Q2のエミッタはワイヤボンド110を介してエミッタパッド106に接続される。同様に、それぞれの下部IGBT Q1が、図11ではC-Lowとして識別される、パターン114に取り付けられたコレクタを有する。下部IGBT Q1のエミッタは、ワイヤボンド120によって、E-Lowと称されるパターン118に接続される。パターン114には、コレクタパッド116も接続されている。
+Vbusタブ122がパターン104に接続されており、-Vbusタブ124がパターン118に接続されている。電力コンバータに負荷を接続するための相タブ126がパターン114に接続されている。図11では、説明を簡単にするために、区域102および112に取り付けられたIGBTのゲートは示されていない。
パッド106と116を相互に接続するU字形のコネクタ128は、パッド106および116に接続するような構成、サイズ、および配置の6つの突起130を有するものである。U字形のコネクタ128は、上部IGBT Q2のエミッタと下部IGBT Q1のコレクタを相互に接続するので、寄生インダクタンスLe-highを少なくとも部分的に定義する。U字形コネクタ128が比較的大きく、直角を含んでいるので、インダクタンスLe-highは比較的大きく、上記で論じたように上部IGBT Q2の過電圧を制限するのに使用され得る。コネクタ128のサイズおよび形状は、必要とされる所望の寄生インダクタンスによって決定されてよい。
次に図12に移って、これは、上部エミッタインダクタンスを調節するためのコネクタを有するIGBTレグ用の第2の変形形態による配置図であり、この図のレイアウトと図11のレイアウトの間の主な差異は、パッド106の位置にある。図12では、パッド106は、より大きなコネクタ132のための空間を付加するために、パッド116から、より遠く離れて配置されている。図12のレイアウトは、より大きなコネクタ132によって、より大きな寄生インダクタンスLe-highを与えられる。
パワー電子スイッチのターンオンにおけるスイッチング損失を低減することが望まれている。あるIGBTのターンオンにおける過電圧が、反対側のIGBTのオフになるときの過電圧ほど大きくないとしても、ある限度を過ぎると、オンになるときのIGBTのコレクタとゲートの間の寄生キャパシタンスCCG (ミラーキャパシタンスと称される)によってそのゲートに十分な電流が注入されてオンになり交差伝導が生じる。
図13は、ミラーキャパシタンスを含むIGBTキャパシタンスの概略図である。ミラー電流200がミラーキャパシタンスCCG内を循環して、CCGにわたる電圧変動dv/dtをもたらす。ミラー電流200は、ゲート抵抗RGoffを流れる部分202と、ゲート-エミッタ間の寄生キャパシタンスCGEを流れる部分204に分割される。ゲート駆動回路は、オフ状態のゲート-エミッタ間電圧Vgeを維持しようとして、ゲート抵抗RGoffを用いて電流202を引き込む。この目的を達成するために、ゲート抵抗RGoffは、ミラー電流が存在してもゲート-エミッタ間電圧Vgeを閾値電圧Vget(h)未満に保持するように、小さい値を有する。
前述の図10は、上部IGBT Q2を流れる電流Iigbtを示すものである。別の相では、上部IGBT Q2がオフになり、下部IGBT Q1には類似の電流が流れる。これらの電流は、それぞれのIGBTのターンオフにおいてマイナスのdi/dtを有する。それぞれのIGBTのターンオフに際して2つのエミッタインダクタンスLe-highおよびLe-lowにわたって生成される電圧の極性、および上部IGBT Q2のターンオフにおける変圧器の1次巻線T1aにわたる電圧の極性は、それらのターンオフの過程を通じてIGBTをオンに保つ傾向がある。これらの電圧は、オフになっている両IGBTのゲート-エミッタ間電圧Vgeの変化の速度を落とすばかりでなく、反対側のIGBTをオンにする傾向もある。このことは、還流ダイオードにおいて電流が循環し始めてから起こるので、影響は限定的である。導通状態になった還流ダイオードと並列に取り付けられたIGBTにわたる電圧はゼロである。1つのIGBTがオンになると、そのエミッタインダクタンスにわたる電圧もゲート信号と逆になり、そのため、正味の効果はIGBTをオフに保つ傾向がある。本技術は、1つのIGBTを、反対側のIGBTのターンオンの過程を通じてオフに保つために、オフになっているIGBTのエミッタにマイナス電圧を印加することにより、そのVceのdv/dtの無影響性を高めるものである。この技術によって、交差伝導のリスクが最小化される。
本技術は、かなり小さい値のターンオフゲート抵抗の使用を可能にするものである。これによって、IGBTレグの効率が改善される。大きなゲート抵抗値を使用するのでなく、エミッタインダクタンスにわたる電圧をサンプリングすることによってdi/dtが制御される。そこで、IGBTのターンオンは、小さなターンオフ抵抗を循環するミラー電流が、もはやその閾値電圧Vget(h)を満たすIGBTのゲート-エミッタ間電圧Vgeを生成しなくなるポイントまで、さらに加速され得る。
さらに、1つのIGBTがオンになっている間、反対側のIGBTのエミッタの電圧は高レベルである。反対側のIGBTのゲート-エミッタ間電圧VgeがVget(h)を超過するには、そのゲートに大きな電圧が印加されなければならないはずである。
図14は、一般的なIGBTの等価回路図である。IGBT 220は、金属酸化膜半導体電界効果トランジスタ(MOSFET)の簡単で低電力の容量性ゲート-ソース特性と、バイポーラトランジスタの大電流かつ低飽和電圧の能力とを、単一デバイスにおいて組み合わせるものである。IGBT 220は、図1および図2のパワー電子スイッチ18として使用することができ、また、IGBTレグ70および90の上部IGBT Q1および下部IGBT Q2として使用することができる。IGBT 220は、ゲート226、コレクタ222およびエミッタ224を有する。より詳細には、IGBT 220の等価回路は、1つのMOSFET 230と、サイリスタ構成236に接続された2つのバイポーラトランジスタ232、234とで製作され、このサイリスタの等価回路はIGBT 220の出力段と同一であって、互いを分極する1つのPNPトランジスタ232および1つのNPNトランジスタ234を含む2つのバイポーラトランジスタである。IGBT 220の入力は、電圧制御され、低電力消費のゲート駆動回路を有し、高速スイッチングをもたらす等価MOSFET 230から製作される。IGBT 220の出力は、サイリスタ構成236に接続された2つのバイポーラトランジスタ232、234を用いて製作され、強力な出力をもたらす。
バイポーラトランジスタ232、234は高電力レベルに対応することができるが、反応時間がMOSFET 230のものと整合しない。
IGBT 220に十分なゲート-エミッタ間電圧Vgeが与えられると、最初にMOSFET 230がオンになる。これによって、PNPトランジスタ232のベース-エミッタ接合を通って電流が循環し、PNPトランジスタ232をオンにする。これによって、次にNPNトランジスタ234がオンになり、続いて、IGBT 220が、コレクタ222およびエミッタ224を通る高レベルの電流を送出できるようになる。
MOSFET 230は、軽負荷の下で、ドリフト領域抵抗240によってIGBT 220の全体の電流を得ることができ、これは、IGBT 220が、コレクタ222およびエミッタ224を通って流れる電流の適切に制御された変化di/dtを用いて急速にオンになり得ることを意味する。より大きい負荷の下でIGBT 220の最大定格の電流を搬送するためには、バイポーラトランジスタ232、234がオンになる必要がある。IGBT 220の完全なターンオンの速度は、温度と、コレクタ222およびエミッタ224を流れる電流の振幅とに依拠する。
MOSFET 230は、IGBT 220のターンオフにおいても最初に切り換わる。MOSFET 230が完全にオフのときさえ、2つのバイポーラトランジスタ232、234は、それらのベース-エミッタ接合にある少数キャリアが除去されるまでは導電性のままである。IGBT 220の本体領域抵抗242が、最初にNPNトランジスタ234をオフにすることによってサイリスタ236がオフになることを可能にする。一旦NPNトランジスタ234がオフになると、PNPトランジスタ232のベース-エミッタ接合の少数キャリアが除去され、IGBT 220のターンオフ過程が効率よく終結する。
IGBT 220の出力段は、バイポーラトランジスタ232および234で形成されており、MOSFET 230によって形成されたその入力段よりも遅いので、ゲート226に与える制御信号を、ある限界以上に高速化しても、IGBT 220のスイッチング時間に対して有意な影響力を及ぼさなくなる。たとえば、ターンオンにおいて、MOSFET 230によって扱うことができる大電流負荷においては、全電流負荷に対応することができるのは、一旦サイリスタ236(すなわち2つのバイポーラトランジスタ232、234)がオンになった後のみである。同様に、ターンオフにおいて、ゲート226に与える制御信号を加速しても、サイリスタ236は、少数キャリアが除去されるまで導電性のままである。
IGBT 220の様々な素子の本質的な非線形性により、その制御が複雑になり、最大効率の動作が困難になる。整流過程を通じて、可能な限り損失を低減するために、IGBT 220の急速なオン/オフスイッチングが望まれる一方で、IGBT 220の過度のコレクタ-エミッタ間過電圧を回避するとともに、IGBT 220とタンデム動作するダイオード16、D1またはD2などの還流ダイオードの過度の回復電流を回避することも望まれる。
現在のゲート駆動回路技術の状況では、ミラーキャパシタンスがもはや制約要因ではないという事実によってターンオン速度の限界が再定義される。IGBTは、サイリスタと同様にラッチアップしてオン状態を保つ。バイポーラトランジスタ232および234のコレクタ-ベース接合にわたる非常に高いdv/dtの状況で、本体領域抵抗242の大電流によってNPNトランジスタ234が分極化する。これが生じると、ラッチアップ現象が起こって、両方のトランジスタ232と234が互いを分極化する。この影響は現行のIGBT技術では最小化されているが、di/dtを安全な範囲内に制限することが推奨され、これを越えるとIGBTの適切な機能が保証され得ない。
図15は、IGBTを流れる電流およびIGBTのコレクタ-エミッタ間電圧の波形を示すグラフである。一旦、t1においてIGBTの電流が出力電流に達すると、反対側の還流ダイオードにおいて電流が逆方向に循環し始める。還流ダイオードは、t2において、そのP-N接合に蓄積された電荷が除去されたときオフになる。これは回復電流の第1の部分である。第2の部分は、t2からt3の、IGBTにわたる電圧の低下(マイナスのdv/dt)である。
IGBT電圧とバス電圧の間の差は、第1の部分の間にLstray*di/dtにわたって誘導された電圧である。Lstray *di/dtのt1からt2までの積分は、除去する必要のある電荷を表す。di/dtが大きければ、電荷を除去するための時間が短くなり、その一方でピーク電流が大きくなるはずである。定義により、ターンオンの期間中の損失Eonは式(2)のようになる。
Figure 0006611191
高周波ループの漂遊インダクタンスの中で循環する電流は、瞬時に止まることができない。この電流は、止まるのでなく、IGBTのエミッタ-コレクタ間の寄生キャパシタンスへと逸れて、最大の回復電流によるdv/dtを生成する。換言すると、di/dtが大きければ大きなピーク回復電流が生じ、その結果としてIGBTのコレクタ-エミッタ接合のdv/dtが大きくなる。
IGBTのターンオンにおける損失をできるだけ小さくするために、スイッチング時間をできる限り短縮する一方で、ダイオードがオフになるときのdi/dtを制限することが望まれる。
本技術は、IGBTのターンオフにおけるdi/dtを前述のように制御するものである。以下の節では、この技術が、どのようにIGBTのターンオンへと移され得るかを示す。本技術は、di/dtを、IGBTの製造業者によって推奨された限度未満に低減するものである。前述のように、この限度は、還流ダイオードが、対応するIGBTのターンオンに際してオフになるとき適用されるべきである。
図16は、例示的実施形態による、パワー電子スイッチのターンオフにおける過電圧と、還流ダイオードがオフになるときのパワー電子スイッチのターンオンにおける回復電流とを制限するための回路を有する整流セルの図である。整流セル300は、上記で説明された整流セル10と比較すると、エミッタインダクタンス30と並列に補償回路310を追加することによって改良されている。図16にはグランド基準302も示されており、上文で導入されたゲート駆動回路40のプラスの電源電圧42およびマイナスの電源電圧44は、グランド基準302に対して定義される。
補償回路310は、3つの抵抗および1つのターンオンダイオードを備える。抵抗Re1およびRe2が形成する利得調整器は、パワー電子スイッチ18がオフになるときのパワー電子スイッチ18のゲートとエミッタの間の電圧Vgeを制御するように働き、それによって、コレクタ22とエミッタ24の間の電圧Vceのオーバーシュートを制限する。第3の抵抗ReONと、ターンオンにおいてのみ電流の循環を許すターンオンダイオードDonとは、以下に示す理由のために、パワー電子スイッチ18がオフになるとき利得調整器に影響を及ぼすことはない。
パワー電子スイッチ18をオフにするとき、ゲート駆動回路40の出力46が-Vddに設定され、ゲートで電圧も急速に-Vddに到達する。このときパワー電子スイッチ18がオフになっているのでIGBTの電流が急速に減少し、その導関数di/dtはマイナスの値になる。これは、図16に示されるような極性を有する電圧VLsおよびVLeを生成し、VLsとVLeの和が、エミッタインダクタンス30を含む高周波ループインダクタンス34の総計の過電圧を形成する。エミッタ24の電圧は、グランド基準302よりも低くなる。ターンオンダイオードDonが逆に分極されて開回路を形成し、したがって、補償回路310は、パワー電子スイッチ18のターンオフにおいて、あたかも抵抗ReONが存在しないかのように働く。
ターンオフの状況を継続して、抵抗Re1にわたる電圧は、利得G=Re1/(Re1+Re2)のVLe倍に等しいものになる。ゲート駆動回路が同一のグランド基準302を有するので、ゲート26とエミッタ24の間の電圧Vgeは、抵抗Re1にわたる電圧と等しくなり、マイナスの電源電圧-Vdd 44からの寄与が付加される。言い方を変えれば、VLeからのフィードバックが、前述のように利得Gを伴ってゲート26とエミッタ24の間に印加される。
利得調整器は、図16に示されるような抵抗を使用するものに限定されるわけではなく、電圧VLeに基づいて電圧利得をもたらす何らかの他のやり方も企図される。
上記のことは、パワー電子スイッチのターンオフにおける図16の整流セルの小信号制御ループのモデルである図17を考慮すれば最もよく理解されるであろう。モデル350は、パワー電子スイッチ18およびバス電圧の特性によって定義される過電圧設定値352を定義するものである。過電圧設定値352は、ターンオフに際してパワー電子スイッチ18を損なわないように選択されている。エミッタインダクタンス30の値Le対Lstrayの値から計算される係数は、高周波ループ36の総体の寄生インダクタンスを表し、エミッタインダクタンス30に関する所望の最大電圧のための設定値354をもたらすものである。設定値354とVLeの実際の値358の間の差356(ゼロボルトに近い)に、調整器の利得G=Re1/(Re1+Re2)(図示の実施形態において)を掛けて、抵抗Re1にわたり、かつパワー電子スイッチ18のゲート26およびエミッタ24にわたる小信号電圧360をもたらす。この電圧は、電圧358をもたらす電流も変化するので、時間とともに変化する。この電圧変化はdVge/dtとして表現される。パワー電子スイッチ18のトランスコンダクタンス364が値Gfs=di/dVgeを有すると想定すると、電流366の変化
Figure 0006611191
が得られる。VLeの実際の値358は、エミッタインダクタンス30の値Leと電流366の変化(di/dt)の積に等しい。
値Re1およびRe2を、インダクタンス30および34の測定された値、既知の値、または予期された値の関数として選択することにより、利得Gを適切に選択すると、VLeの実際の値358を設定値354の範囲内に制限するとともに全体の過電圧を設定値352の範囲内に制限することが可能になる。
図16に戻って、パワー電子スイッチ18のターンオンにおいて、パワー電子スイッチ18を流れる電流が急速に増加して、電流変化di/dtはプラスの値になる。還流ダイオード16を逆方向に流れる回復電流を低減するために、還流ダイオード16がオフになるとき、di/dtを制限することが望まれる。還流ダイオード16が阻止するとき、還流ダイオード16の回復電流が逆方向のdi/dtとともに増加することは周知である。さらに、還流ダイオード16の製造業者によって提供されたΔi/Δtの最大定格を超過するべきではない。しかしながら、パワー電子スイッチ18のターンオンにおいて、回復電流はそれほど強くはない。したがって、補償回路310は、ターンオフのスイッチング時間と比較して、ターンオンではより高速でスイッチングさせるように調整される。
電圧VLsおよびVLeの極性は、図16に示された極性に対して反転される。このとき、エミッタ24の電圧はグランド基準302よりも高くなる。このとき順方向に分極化されているターンオンダイオードDonが(基本的に)短絡状態になり、ReONがRe1と並列に配置される。これによって利得調整器の利得Gが低下し、このときは式(3)で計算される。
Figure 0006611191
Re1とReONを並列に配置した等価抵抗は抵抗値Re1よりも小さいので、ReON、Re1およびRe2のあらゆる値について、式3の利得が図17の調整器の利得を下回ることが観測され得る。Re1が短絡されると(ReONをゼロオームに設定するのと等価である)、ターンオンにおいて、パワー電子スイッチ18のゲート26にVLeのいかなる部分も印加されないことも観測され得、この場合、補償回路310によるパワー電子スイッチ18へのVLeのフィードバックは供給されない。ゲート抵抗Rgはdi/dtに対する唯一の制限になり、そこで、より大きい値を有する。
パワー電子スイッチ18をオンにするステップは、ゲート駆動回路40の出力46をプラスの電源電圧42の+Vccに設定するステップを含み、この電圧は、ゲート駆動回路40の出力46からの電流が、Rgを介して、ゲート26とエミッタ24の間に存在する寄生キャパシタンスCgeを充電すると直ちにゲート26にも印加される。加えて、エミッタの寄生インダクタンス30にわたる電圧に式3の利得Gを掛けたものが、共通グランド接続によってゲート駆動回路40に印加される。式3の利得Gは、パワー電子スイッチ18のターンオフにおいて適用可能な利得よりも低いので、補償回路310によってターンオンのとき供給されるフィードバックは、ターンオフのときのものほど重大ではない。
図18は、パワー電子スイッチのターンオンにおける図16の整流セルの小信号制御ループのモデルである。このとき、回復電流を制御することが望ましいので、小信号モデル370は、設定値372として、還流ダイオード16を流れる回復電流に関するΔi/Δtの最大定格を用いる。これは、エミッタインダクタンス30にわたる最大の可能な電圧の電圧設定値374に形を変える。設定値374とVLeの実際の値378(図17の値358に対して反対の極性を有する)の間の小信号差376(ゼロボルトに近い)に、式(3)で定義される調整器の利得Gを掛けることにより、並列抵抗Re1およびReONにわたり、かつパワー電子スイッチ18のゲート26およびエミッタ24にわたる360をもたらす。この電圧は、電圧378をもたらす電流も変化するので、時間とともに変化する。この電圧変化はdVge/dtとして表現される。パワー電子スイッチ18のトランスコンダクタンス384が値Gfs=di/dVgeを有すると想定すると、電流の変化366 (di/dt)が得られる。VLeの実際の値378は、エミッタインダクタンス30の値Leと電流の変化386(di/dt)の積に等しい。
補償回路310の内部にターンオンダイオードD on を配置すると、パワー電子スイッチ18のターンオンの期間中、抵抗ReONの単独での活性化が保証される。したがって、Vgeと、パワー電子スイッチ18のターンオン速度との制御は、パワー電子スイッチ18のターンオフ速度の制御とは異なったものになる。
図19は、図16のターンオフ過電圧およびターンオン回復電流を制限するための回路を組み込んだIGBTレグの部分的回路図である。図19は、上部IGBT Q2がオンになるとき、別々の寄生インダクタンスにわたって誘導される電圧の極性を示すものである。下部IGBT Q1は開回路である。図15には、電流が、ターンオン過程の第1の部分の間に増加し、反対側の還流ダイオードD1から上部IGBT Q2へ逸れることが示されている。寄生インダクタンスにわたって誘導される電圧の極性は、高周波ループのdi/dtと同一方向である。上部IGBT Q2のエミッタに印加される電圧は、T1Bにわたる電圧、Lc-lowおよびLe-highの合計から、抵抗R6にわたる電圧を引いたものであり、T1Bにわたる電圧はLc-highにわたる電圧のミラーである。これらすべての電圧によって、di/dtに比例したプラス電圧が上部IGBT Q2のエミッタに印加され、di/dtを制限するために上部IGBT Q2のゲート-エミッタ間電圧Vgeの上昇を制限する。
図19の回路には、図16の前述の説明で導入された要素も組み込まれており、上部IGBT Q2のターンオンに際して、上部IGBT Q2のエミッタ電圧がそのゲート駆動回路40の基準の電圧よりも高くなったときダイオードD4が導通し、抵抗R7を通って電流が流れ得、R7がR5と並列に配置される。本技術は、このようにして、IGBTのターンオフとターンオンの両方を制御するように使用され得るものである。
図20は、ターンオフ過電圧およびターンオン回復電流を制限するための回路を伴わない、還流ダイオードのdi/dtが非常に高い回復電流を示すグラフである。このグラフでは、還流ダイオードD2を流れる電流400のdi/dtは、製造業者の推奨値5.5kA/μsecを超過して6kA/μsecを上回るものになる。高周波ループの漂遊インダクタンスにわたる電圧410はdi/dtのミラーであり、すなわち、電流が増加する期間中、IGBTにわたる電圧がバス電圧Vbusを下回る。本技術なしでは、di/dtは、還流ダイオードが自発的にオフになるまで増加し続ける。還流ダイオードにわたる電圧420のdv/dtは非常に高レベルであって、電磁干渉(EMI)をもたらす顕著な振動422がある。
図21は、図19の還流ダイオードの回復電流を示すグラフである。図20のグラフと比較すると、回復電流が、本技術を用いて制御されている。この場合、ダイオードがオフになるとき、還流ダイオードD2をわたる電流450のdi/dtは、製造業者推奨の5kA/μsec内に維持される。事実上、di/dtは、過渡期の初めは、実際により大きいが(傾斜がより急峻であるが)、デバイスを保護するために、折よく目標値まで低下される。高周波ループの漂遊インダクタンスにわたる電圧460は、それほど急速には低下しない。その回復電流は、図20と比較して下回るものである。電圧上昇470がより小さく、振動472が低減される。
前述の技術の有/無の状況で、実験室において同一条件の下で、実験的な測定値が取得された。図22は、ターンオフ過電圧およびターンオン回復電流を制限するための回路の有無における出力電流の比較をバス電圧の関数として示すグラフである。図22は、Infineon(商標)の55℃の冷却液を有するHP2 IGBTモジュールを用いて供給され得る出力電流と、すべてのダイの最も熱い130℃の接合を用いて供給され得る出力電流との比較を示すものである。たとえば車両の用途向けに開発されたものなどの多くの駆動回路(drives)は、いかなる短絡状態にも耐えるべきである。通常、試験は、IGBTの飽和状態が終了するまで遂行される。この実験では、2000アンペアの最大ピーク出力電流が考慮に入れられ、結果が図22に示されている。2000アンペアまでのすべての電流に対して、過電圧は、650Vdcの範囲内に維持された。ゲート駆動回路は、これらの要件に応じて調節した。本技術を伴わないゲート駆動回路については、オン抵抗およびオフ抵抗の値を調節した。
図22は、実効値(RMS)の出力電流をバス電圧の関数として示すものである。どちらの場合も、動作周波数は20kHzであり、変調なしであった。所望の出力電流を供給する能力は、動作電圧による影響を受ける。300Vdcから450Vdcの範囲の電圧において測定値を取得した。本技術を伴わないゲート駆動回路を用いた結果(数字800)では、450Vdcにおける出力電流は、300Vdcのものと比較するとわずか半分になる。他方では、本技術を伴うゲート駆動回路を用いた結果(数字802)では、450Vdcにおける出力電流は、300Vdcのものの2/3を上回る。本技術は、同一の所与の半導体構成に対して出力電流の増加を支援するばかりでなく、動作電圧に対する感受性も低いものである。図22において、本技術を用いると、バス電圧の増加に対する出力電流損失の傾斜がより小さくなる。したがって、この結果は、本技術によって、整流セルのスイッチング損失に対する依存性が低下することを示す。
図23は、ターンオフ過電圧およびターンオン回復電流を制限するための回路を使用して、出力電流をスイッチング周波数の関数として示すグラフである。図23のグラフは、図22の結果をもたらすために用いられたのと同じ実験条件を繰り返してもたらされたものである。300Vdcのバス電圧が維持され、結果は周波数の関数としてもたらされる。これらの実験的な測定値に対して対数目盛を用いると、Infineon(商標)のHP2 IGBTモジュールは40kHzで動作することができ、200アンペアを上回る電流を供給することができるはずであると予期される。
上記で説明された解決策は、電気自動車の電動機などの接続された負荷に交流電流を供給するために、たとえば半導体の全部のレグと、パワー電子スイッチの向き合った対と、還流ダイオードとを使用する整流セルといった、DC/DCコンバータおよびDC/ACコンバータに適用可能である。
当業者なら、スイッチング過電圧を制限し、かつ回復電流を制限するための整流セルおよび補償回路の説明は例示でしかなく、多少なりとも限定するように意図されたものではないことを理解するであろう。他の実施形態は、それら自体が、本開示の利益を当業者に容易に連想させるであろう。さらに、開示された整流セルおよび補償回路は、整流セルのスイッチングに際して生じる過電圧および回復電流の既存の要求および問題に対する有益な解決策を提供するようにカスタマイズされてよい。
明瞭さのために、整流セルおよび補償回路の実施態様の型通りの特徴のすべてが示されて説明されているわけではない。もちろん、整流セルおよび補償回路の何らかのそのような実際の実施態様の開発において、用途関連の制約、システム関連の制約、および営業関連の制約の遵守など、開発者の特定の目標を達成するために、多数の実装時固有の判断が必要とされることがあり、しかも、これら特定の目標は、実施態様ごとに、また開発者ごとに、一様ではないはずであることが理解されよう。その上、開発努力は、複雑で時間のかかるものであるが、それにもかかわらず、本開示の利益を有するパワーエレクトロニクスの当業者にとってエンジニアリングの型通りの仕事であることも理解されよう。
スイッチング過電圧を制限し、かつ回復電流を制限するための整流セルおよび補償回路は、その用途において、添付図面において示され、上記で説明された構成および部分の詳細に限定されるものではないことを理解されたい。スイッチング過電圧を制限し、かつ回復電流を制限するための提案された整流セルおよび補償回路は、他の実施形態および様々なやり方で実施され得る。本明細書で用いられた語法または用語法は、説明のためのものであって限定ではないことも理解されたい。したがって、スイッチング過電圧を制限し、かつ回復電流を制限するための整流セルおよび補償回路は、その例示的実施形態として上記で説明されてきたが、本発明の趣旨、範囲および本質から逸脱することなく修正され得るものである。
10 整流セル
12 電圧源
14 負荷
16 還流ダイオード
18 パワー電子スイッチ
20 キャパシタ
22 コレクタ
24 エミッタ
26 ゲート
30 エミッタインダクタンス
32 出力インダクタンス
34 寄生インダクタンス
36 高周波ループ
40 ゲート駆動回路
42 プラスの電源電圧
44 マイナスの電源電圧
46 ゲート駆動回路の出力
50 ゲート駆動回路の入力
52 ゲート駆動回路の基準
70 IGBTレグ
90 IGBTレグ
102 区域
104 パターン
106 パッド
112 区域
114 パターン
116 パッド
118 パターン
120 ワイヤボンド
122 +Vbusタブ
124 -Vbusタブ
126 相タブ
128 U字形のコネクタ
130 レグ
132 コネクタ
200 ミラー電流
202 電流
204 電流
220 IGBT
222 コレクタ
224 エミッタ
226 ゲート
230 MOSFET
232 バイポーラトランジスタ
234 バイポーラトランジスタ
236 サイリスタ構成
240 ドリフト領域抵抗
242 本体領域抵抗
300 整流セル
302 グランド基準
310 補償回路
350 過電圧設定値を定義するモデル
352 過電圧設定値
354 所望の最大電圧のための設定値
356 設定値とVLeの実際の値の間の差
358 電圧
360 小信号電圧
364 トランスコンダクタンス
366 電流の変化
370 小信号モデル
372 設定値
374 設定値
376 設定値とVLeの実際の値の間の小信号差
378 VLeの実際の値
384 トランスコンダクタンス
386 電流の変化
400 電流
410 電圧
420 電圧
422 振動
450 電流
460 電圧
470 電圧上昇
472 振動
800 本技術を伴わないゲート駆動回路を用いた結果
802 本技術を伴うゲート駆動回路を用いた結果

Claims (13)

  1. スイッチング過電圧を制限し、かつ回復電流を制限するように構成された整流セルであって、
    寄生エミッタインダクタンスを有するパワー電子スイッチであって、オンおよびオフするとき前記寄生エミッタインダクタンスによって電圧が生成されるパワー電子スイッチと、
    前記寄生エミッタインダクタンスに接続された補償回路であって、前記寄生エミッタインダクタンスによって生成される前記電圧を制御するために、前記パワー電子スイッチのターンオンおよびターンオフにおいて前記寄生エミッタインダクタンスによって生成される前記電圧のサンプルを、別々の利得を用いて利用するように構成されている補償回路とを備え、
    前記補償回路が、前記パワー電子スイッチがオフになるときの第１の利得値と、前記パワー電子スイッチがオンになるときの、前記第１の利得値よりも低くゼロを上回る第２の利得値とを有する
    整流セル。
  2. 前記補償回路が、前記第１の利得値を部分的に定義する第１の抵抗を有する抵抗性の利得調整器と、前記パワー電子スイッチをオンにするとき、第２の抵抗を前記第１の抵抗と並列に配置するように構成されたターンオンダイオードとを備え、前記第１の抵抗と前記第２の抵抗が、並列接続で、前記第２の利得値を部分的に定義する請求項１に記載の整流セル。
  3. 前記パワー電子スイッチが、絶縁ゲート型バイポーラトランジスタ、金属酸化膜半導体電界効果トランジスタおよびバイポーラトランジスタから選択される請求項１または２に記載の整流セル。
  4. 前記パワー電子スイッチとタンデム動作する還流ダイオードを備える請求項１から３のいずれか一項に記載の整流セル。
  5. 前記補償回路および前記パワー電子スイッチのゲートに接続されたゲート駆動回路であって、前記パワー電子スイッチに印加されるゲート−エミッタ間電圧を制御するゲート駆動回路を備える請求項１から４のいずれか一項に記載の整流セル。
  6. 前記ゲート駆動回路が基準を含み、前記寄生エミッタインダクタンスによって生成された前記電圧の前記サンプルが、前記ゲート駆動回路の前記基準と前記パワー電子スイッチの前記ゲートの間に加えられる請求項５に記載の整流セル。
  7. 請求項１から６のいずれか一項で定義された整流セルを２つ、単一ループに接続して形成したレグを有する電力コンバータであって、
    ２つの前記整流セルの一方のパワー電子スイッチのコレクタと、２つの前記整流セルの他方のパワー電子スイッチのエミッタとが接合部において接続されている電力コンバータ。
  8. 前記他方のパワー電子スイッチの寄生コレクタインダクタンスと前記他方のパワー電子スイッチのコレクタとの間に一端を接続され、前記他方のパワー電子スイッチの寄生コレクタインダクタンスに対して並列に接続された１次巻線と、
    前記他方のパワー電子スイッチの前記寄生エミッタインダクタンスと前記他方の整流セルの補償回路との間に、前記寄生エミッタインダクタンスおよび前記補償回路と直列になるように接続された２次巻線と
    を有する変圧器を備える請求項７に記載の電力コンバータ。
  9. 前記一方のパワー電子スイッチの前記コレクタを前記他方のパワー電子スイッチの前記エミッタの前記接合部を形成するコネクタであって、前記他方のパワー電子スイッチの過電圧を制限するための前記他方のパワー電子スイッチの寄生エミッタインダクタンスをもたらすコネクタを備える請求項７または８に記載の電力コンバータ。
  10. 前記一方のパワー電子スイッチの前記コレクタを取り付けるための第１のパッドと、前記他方のパワー電子スイッチの前記エミッタに接続するための第２のパッドとを有する回路基板を備える電力コンバータであって、前記コネクタが、前記第１のパッドに接続された第１の突起と、前記第２のパッドに接続された第２の突起と、前記第１および第２の突起を橋渡しする中央の部分とを有する全体的にＵ字形の断面を有する請求項９に記載の電力コンバータ。
  11. ３つのレグを備えることによって三相電力コンバータである請求項７から１０のいずれか一項に記載の電力コンバータ。
  12. 整流セルのパワー電子スイッチのスイッチング過電圧を制限するための補償回路であって、前記整流セルが、寄生インダクタンスを有する高周波ループを含み、前記寄生インダクタンスによって、前記パワー電子スイッチがオフになるとき電圧が生成され、前記高周波ループの寄生インダクタンスが、前記パワー電子スイッチの寄生エミッタインダクタンスを含み、
    前記補償回路が、
    前記パワー電子スイッチのターンオンにおいて前記寄生エミッタインダクタンス上に生成される電圧の利得の第１の値およびターンオフにおいて前記寄生エミッタインダクタンス上に生成される電圧の前記利得の第２の値をもたらすように構成された分圧器であって、前記利得の第１の値が前記利得の第２の値よりも高く、前記利得の第１の値と前記利得の第２の値がどちらもゼロを上回る、分圧器と、
    前記高周波ループの前記寄生インダクタンス上で生成される前記電圧を低減するために、前記利得に従って前記パワー電子スイッチのゲート駆動回路へフィードバック電圧を供給するための、前記分圧器からの接続とを備える補償回路。
  13. 前記分圧器を、前記寄生エミッタインダクタンス上に生成された前記電圧の前記利得の第１および前記利得の第２の値をもたらすように再構成するように適合されたターンオンダイオードであって、
    前記分圧器の前記利得の第２の値を用いて前記パワー電子スイッチのゲート駆動回路に供給されるフィードバック電圧が、前記整流セルの還流ダイオードの回復電流を低減するターンオンダイオードを備える請求項１２に記載の補償回路。
JP2016505663A 2013-04-04 2014-04-04 整流セルおよびそのための補償回路 Expired - Fee Related JP6611191B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361808254P 2013-04-04 2013-04-04
US61/808,254 2013-04-04
US201361904038P 2013-11-14 2013-11-14
US61/904,038 2013-11-14
PCT/CA2014/000325 WO2014161080A1 (en) 2013-04-04 2014-04-04 Commutation cell and compensation circuit therefor

Publications (2)

Publication Number Publication Date
JP2016519921A JP2016519921A (ja) 2016-07-07
JP6611191B2 true JP6611191B2 (ja) 2019-11-27

Family

ID=51657356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016505663A Expired - Fee Related JP6611191B2 (ja) 2013-04-04 2014-04-04 整流セルおよびそのための補償回路

Country Status (8)

Country Link
US (1) US10587257B2 (ja)
EP (1) EP2982038B1 (ja)
JP (1) JP6611191B2 (ja)
KR (1) KR20150140304A (ja)
CN (1) CN105308864B (ja)
CA (1) CA2907472C (ja)
ES (1) ES2745999T3 (ja)
WO (1) WO2014161080A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608543B2 (en) * 2011-12-07 2017-03-28 Tm4 Inc. Turn-off overvoltage limiting for IGBT
US9774244B2 (en) 2013-11-01 2017-09-26 Tm4 Inc. Power converter configured for limiting switching overvoltage
WO2015070347A1 (en) 2013-11-14 2015-05-21 Tm4 Inc. Commutation cell, power converter and compensation circuit having dynamically controlled voltage gains
US9768693B2 (en) * 2013-11-14 2017-09-19 Tm4 Inc. Compensation circuit, commutation cell and power converter controlling turn-on and turn-off of a power electronic switch
DE102014209690B4 (de) * 2014-05-21 2020-02-20 Robert Bosch Gmbh Kommutierungszelle
EP3314656B1 (en) 2015-06-23 2021-08-04 DANA TM4 Inc. Physical topology for a power converter
CN108141129B (zh) * 2015-09-14 2020-07-14 Tm4股份有限公司 配置为限制开关过电压的电力转换器
US9839146B2 (en) 2015-10-20 2017-12-05 Cree, Inc. High voltage power module
CN106027011B (zh) * 2016-05-23 2019-04-09 南京航空航天大学 基于寄生电感电流检测方法及其应用
US10116303B2 (en) 2016-07-01 2018-10-30 Toyota Motor Engineering & Manufacturing North America, Inc. Parallel devices having balanced switching current and power
US10250115B2 (en) * 2016-11-02 2019-04-02 Ford Global Technologies, Llc Inverter switching devices with common source inductance layout to avoid shoot-through
DE112016007486T5 (de) * 2016-11-29 2019-08-08 Mitsubishi Electric Corporation Gate-Ansteuerschaltung
JP6819540B2 (ja) * 2017-10-23 2021-01-27 三菱電機株式会社 半導体装置
USD908632S1 (en) 2018-09-17 2021-01-26 Cree Fayetteville, Inc. Power module
US11088680B2 (en) * 2019-07-19 2021-08-10 University Of Florida Research Foundation, Incorporated Method and apparatus for eliminating crosstalk effects in high switching-speed power modules
JP7300370B2 (ja) * 2019-11-05 2023-06-29 株式会社日立製作所 半導体装置の駆動装置および駆動方法、並びに電力変換装置
JP7276211B2 (ja) * 2020-03-16 2023-05-18 株式会社豊田自動織機 ドライバ回路及び電力変換装置
JP2023029109A (ja) * 2021-08-20 2023-03-03 株式会社豊田自動織機 電力変換装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI105509B (fi) * 1998-08-12 2000-08-31 Abb Industry Oy Ohjainpiiri
CN1291543C (zh) * 2001-08-13 2006-12-20 应达公司 容错电源变换电路
JP2008235997A (ja) * 2007-03-16 2008-10-02 Mitsubishi Electric Corp スイッチング回路
KR101014152B1 (ko) * 2008-10-15 2011-02-14 기아자동차주식회사 차량 인버터 회로 및 그를 이용한 차량
WO2011032149A2 (en) * 2009-09-14 2011-03-17 Board Of Regents, The University Of Texas System Bipolar solid state marx generator
KR20130011812A (ko) * 2011-07-22 2013-01-30 엘에스산전 주식회사 Ｉｇｂｔ 구동 방법
GB2493562B (en) * 2011-08-12 2018-10-17 E2V Tech Uk Limited Drive circuit and method for a gated semiconductor switching device
US9608543B2 (en) 2011-12-07 2017-03-28 Tm4 Inc. Turn-off overvoltage limiting for IGBT
CN104756390B (zh) 2012-09-24 2018-03-16 Tm4股份有限公司 用于受控电源开关模块的拓扑

Also Published As

Publication number Publication date
US20160043711A1 (en) 2016-02-11
EP2982038A4 (en) 2016-11-23
JP2016519921A (ja) 2016-07-07
CA2907472A1 (en) 2014-10-09
EP2982038B1 (en) 2019-06-19
CA2907472C (en) 2017-05-02
KR20150140304A (ko) 2015-12-15
US10587257B2 (en) 2020-03-10
CN105308864A (zh) 2016-02-03
CN105308864B (zh) 2020-10-16
ES2745999T3 (es) 2020-03-04
EP2982038A1 (en) 2016-02-10
WO2014161080A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
JP6611191B2 (ja) 整流セルおよびそのための補償回路
Shu et al. Active current source IGBT gate drive with closed-loop di/dt and dv/dt control
Grbovic An IGBT gate driver for feed-forward control of turn-on losses and reverse recovery current
US9882465B2 (en) Commutation cell, power converter and compensation circuit having dynamically controlled voltage gains
JP6556712B2 (ja) スイッチング過電圧を制限するように構成された電力変換器
EP2789092B1 (en) Turn-off overvoltage limiting for igbt
JP2018520625A (ja) 電力コンバータの物理的トポロジー
CN108736703B (zh) 最小化宽带隙半导体器件中的振铃
JP2017511115A (ja) 電子スイッチのコレクタ−エミッタ間電圧の変動を制御するゲートドライバおよび同ゲートドライバを含む回路
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
JP5254386B2 (ja) ゲート駆動回路、およびパワー半導体モジュール
Zhang et al. A crosstalk suppression technique for SiC MOSFETs in the bridge-leg configuration
JP4110052B2 (ja) インバータ回路
Tan et al. Investigation of optimal IGBT switching behaviours under advanced gate control
US11031929B1 (en) Actively tracking switching speed control of a power transistor
JP6004988B2 (ja) 電力用半導体素子のゲート制御装置
JP5563050B2 (ja) ゲート駆動回路、およびパワー半導体モジュール
CN108141129B (zh) 配置为限制开关过电压的电力转换器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190304

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191024

R150 Certificate of patent or registration of utility model

Ref document number: 6611191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees