JP2005065029A

JP2005065029A - 半導体装置

Info

Publication number: JP2005065029A
Application number: JP2003294473A
Authority: JP
Inventors: Takahiro Inoue; 貴公井上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-08-18
Filing date: 2003-08-18
Publication date: 2005-03-10
Also published as: KR100680892B1; US7049862B2; KR20050020597A; US20050041444A1; CN1592109A; CN1301593C

Abstract

【課題】パワーデバイスとその駆動回路とを備え、パワーデバイスのスイッチング時における駆動回路の誤動作を精度良く防止できる半導体装置を提供する。
【解決手段】本発明による半導体装置は、パワーデバイスと、それを駆動させる駆動回路（３６）とを備える。駆動回路（３６）は、コンデンサ（５６）と、コンデンサ（５６）の電圧と第１の基準電圧とを比較して、その比較結果に基づく第１の信号を出力する第１の比較回路（５８）と、第１の信号に応じて、パワーデバイスに駆動信号を出力する駆動制御回路（６０）と、コンデンサ（５６）の電圧を検知して、コンデンサ（５６）の電圧が増加傾向にあり、かつ、所定の範囲内にあるとき、コンデンサ（５６）に電流を供給して、コンデンサ（５６）を充電させるコンデンサ充電回路（６２，６４，６６，６８）とを備える。
【選択図】図４

Description

本発明は半導体装置に関し、より詳細には、パワーデバイスとそれを駆動させる駆動回路とを備えた半導体装置に関する。

汎用インバータや無停電電源装置（ＵＰＳ）等のパワーエレクトロニクス応用装置には、パワーデバイスが使用されている。このパワーデバイスとして主流になりつつあるのは、絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄｇａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ：以下、「ＩＧＢＴ」という。）である。さらに最近、ＩＧＢＴと、その駆動回路及び保護回路が１つのモジュール内に集積されたインテリジェントパワーモジュール（ＩｎｔｅｌｌｉｇｅｎｔＰｏｗｅｒＭｏｄｕｌｅ：以下、「ＩＰＭ」という。）が実用化されている。ＩＰＭにおける駆動回路は、ＩＧＢＴのオンオフ制御を迅速かつ安全に行うことが要求される。

以下に、一般的なＩＰＭにおけるＩＧＢＴの駆動回路について説明する。駆動回路は、ＩＧＢＴのゲート電圧を制御することにより、ＩＧＢＴをオン又はオフする。このゲート電圧の制御は、ＩＰＭ外部にある制御回路から駆動回路に入力される制御信号に応じて行われる。制御回路から駆動回路への信号の伝達は、通常、フォトカプラによって行われるので、駆動回路は、その入力側で、フォトカプラに接続される。以下に、この駆動回路の入力側の構成について、具体的に説明する。駆動回路は、コンデンサ、コンパレータ、及び駆動制御回路を備える。コンデンサは、その一端が、コンパレータの一方の入力端（第１の入力端）に接続され、他端が接地される。コンパレータの出力端は、駆動制御回路の入力端子に接続される。駆動制御回路の出力端子は、ＩＧＢＴのゲート端子に接続される。

コンデンサは、外部ノイズを除去するためのもので、フォトカプラに接続される。コンデンサは、コンパレータの第１の入力端に接続される端子が、同時に、フォトカプラにおけるフォトトランジスタのコレクタ端子に接続される。フォトトランジスタは、そのエミッタ端子が接地され、そのコレクタ端子が、抵抗を介して電源に接続される。ここで、フォトカプラの一次側に、制御回路から制御信号が入力されると、その制御信号は、フォトカプラの二次側（フォトトランジスタ）に伝えられ、フォトトランジスタが、オン又はオフする。フォトトランジスタがオフすると、電源から抵抗を介してコンデンサに電流が流れる。つまり、コンデンサが充電される。一方、フォトトランジスタがオンすると、電源から抵抗を介してフォトトランジスタに電流が流れる。また、コンデンサが充電されている場合は、コンデンサから電流が流れ、コンデンサが放電される。以上のように、制御回路からの制御信号に応じて、コンデンサが充放電され、コンパレータの第１の入力端に印加される電圧が変化する。

コンパレータは、第１の入力端に入力される電圧の値と他方の入力端（第２の入力端）に入力される電圧（固定された基準電圧）の値とを比較して、その比較結果に基づき、駆動制御回路に電圧信号を出力する。具体的には、コンパレータは、第１の入力端に入力される電圧が基準電圧より大きいとき、高レベル（Ｈ）の信号を出力し、第１の入力端に入力される電圧が基準電圧以下のとき、低レベル（Ｌ）の信号を出力する。駆動制御回路は、コンパレータの出力電圧に応じた電圧信号をＩＧＢＴに出力する。ＩＧＢＴは、駆動制御回路の出力信号に応じて、オン又はオフする。通常、ＩＧＢＴは、コンパレータの出力信号が高レベルのときにオフし、コンパレータの出力信号が低レベルのときにオンする。

上述の回路において、フォトトランジスタのコレクタ端子に接続される抵抗の値は、フォトカプラに流れる電流をその電流容量内に収めるために、比較的大きく設定される。ここで、コンデンサの充電時間は、その抵抗値（Ｒ）とコンデンサの容量値（Ｃ）との積（時定数ＣＲ）で表わされるので、抵抗値が大きい（インピーダンスが高い）と、コンデンサの充電時間は長くなる。コンデンサが充電されるときとは、すなわち、ＩＧＢＴがターンオフするときである。コンデンサの充電時間が長いとき、コンパレータの第１の入力端に接続される信号ライン（電圧入力信号ライン）は、その電圧の上昇速度が小さくなる。つまり、電圧入力信号ラインの電圧は、ＩＧＢＴをオフさせるしきい値を超える前、及び超えた後、しばらくはそのしきい値付近に留まる。このとき、ＩＧＢＴのターンオフによる大きなｄＶ／ｄｔ（ＩＧＢＴのコレクタ−エミッタ間の電圧変化率。いわゆるスパイク電圧）が発生すると、配線間の電磁誘導等により、電圧入力信号ラインの電圧が変動する場合がある。そして、変動した場合、それはしきい値付近での変動であるので、駆動回路及びＩＧＢＴの深刻な誤動作を引き起こす。

上述のｄＶ／ｄｔによる誤動作を防止するために、従来の駆動回路には、パワーデバイスのゲートを駆動させるドライブ回路、パワーデバイスを保護する保護回路、外部からの入力信号と保護回路からの信号によりパワーデバイスをオン・オフさせる信号をドライブ回路に出力する制御回路、及び外部の制御電源の電圧より低い電圧を発生して、保護回路と制御回路に供給するレギュレータ回路を備えるものがある（例えば、特許文献１参照。）。この駆動回路によれば、パワーデバイスのスイッチング時のｄＶ／ｄｔによって制御電源電圧が変動しても、その変動がレギュレータ回路に吸収され、制御回路や保護回路の誤動作を防止できる。

また、抵抗、フォトカプラと駆動回路との間に、ゲートとソースを接続したデプレッション型ＭＯＳと、ＰチャネルＭＯＳとからなるプルアップ回路と、同じくゲートとソースを接続したデプレッション型ＭＯＳとＮチャネルＭＯＳとからなるプルダウン回路と、ツェナダイオードとコンデンサとを設けたものがある（例えば、特許文献２参照。）。この構成において、フォトカプラがオフ状態のとき、フォトカプラに接続されたコンデンサの電圧が高レベルとなり（プルアップ）、駆動回路にプルアップ回路を介して大きな電流が流れる。一方、フォトカプラがオン状態のとき、コンデンサの電圧が低レベルとなり（プルダウン）、電流はプルダウン回路を流れる。従って、この構成によれば、フォトカプラがオフ状態のとき、駆動回路に大きな電流が流れることによりノイズによる誤動作を防止でき、フォトカプラがオン状態のとき、フォトトランジスタへバイパスする電流を微小電流として消費電流の削減が図られる。

さらに、パワーデバイスのゲート端子に、異なる電流源を有する２つの駆動手段を接続して、その間で切り替えを行うことにより、パワーデバイスの駆動速度を変化させるものがある（例えば、特許文献３参照。）。この構成によれば、電圧サージに関係しない第１の期間においてはパワーデバイスを高速で駆動してスイッチング損失を低減し、かつ、電圧サージに関係する第２の期間においてはパワーデバイスを低速で駆動して電圧サージを抑制することができる。

なお、特許文献３などに開示される駆動回路は、パワーデバイスのスイッチング時におけるスイッチング損失の低減及びサージ電圧の抑制を目的とするものであって、上述のｄＶ／ｄｔによる誤動作については何ら言及していない。

特開平５−２７６０００号公報特開２００２−３０００１９号公報特開平１０−２３７４３号公報

特許文献１及び特許文献２などに開示される駆動回路は、パワーデバイスのスイッチング時のｄＶ／ｄｔによる誤動作を防止するように構成される。しかし、より精度良く、すなわち、必要なときに正確に誤動作を防止できる駆動回路が求められている。

本発明の目的は、パワーデバイスとそのパワーデバイスの駆動回路とを備え、パワーデバイスのスイッチング時における駆動回路の誤動作を精度良く防止できる半導体装置を提供することである。

本発明による半導体装置は、パワーデバイスと、そのパワーデバイスを駆動させる駆動回路とを備える。前記の駆動回路は、外部制御信号に応じて充放電されるコンデンサと、前記のコンデンサの電圧と第１の基準電圧とを比較して、その比較結果に基づく第１の信号を出力する第１の比較回路と、前記の第１の信号に応じて、前記のパワーデバイスに駆動信号を出力する駆動制御回路と、前記のコンデンサの電圧を検知して、前記のコンデンサの電圧が増加傾向にあり、かつ、所定の範囲内にあるとき、前記のコンデンサに電流を供給して、前記のコンデンサを充電させるコンデンサ充電回路とを備える。

本発明による半導体装置によれば、パワーデバイスと、そのパワーデバイスを駆動させる駆動回路とを備え、駆動回路が、外部制御信号に応じて充放電されるコンデンサと、コンデンサの電圧と第１の基準電圧とを比較して、その比較結果に基づく第１の信号を出力する第１の比較回路と、第１の信号に応じて、パワーデバイスに駆動信号を出力する駆動制御回路と、コンデンサの電圧を検知して、コンデンサの電圧が増加傾向にあり、かつ、所定の範囲内にあるとき、コンデンサに電流を供給して、コンデンサを充電させるコンデンサ充電回路とを備えるので、駆動回路の誤動作を精度良く防止できる。

以下に、添付の図面を参照して、本発明の実施の形態について説明する。
実施の形態１．
図１は、本実施の形態による半導体装置（パワーモジュール）の構成を示すブロック図である。図１に示されるように、半導体装置２は、インタフェース回路４、駆動回路６、及び出力パワーデバイス回路８を備える。この半導体装置２は、入力側でマイクロコンピュータ１０に接続され、出力側で負荷１２に接続される。このとき、インタフェース回路４は、マイクロコンピュータ１０と信号のやりとりを行い、マイクロコンピュータ１０からの指示を駆動回路６に出力する。駆動回路６は、マイクロコンピュータ１０の指示により、出力パワーデバイス回路８を駆動させる。出力パワーデバイス回路８は、駆動回路６からの駆動信号によって動作し、負荷１２に信号を出力する。

以下に、半導体装置２の構成及び動作について詳細に説明する。この半導体装置は、種々のパワーエレクトロニクス応用装置に使用できるが、以下では、例として、インバータ装置に使用した場合について説明する。図２は、図１の半導体装置を（三相）インバータ装置に用いたときの、インバータ装置の構成を示すブロック図である。図２に示されるように、インバータ装置２０は、インバータ主回路２２、電源２４、絶縁回路（フォトカプラ）２６、及びマイクロコンピュータ２８を備える。インバータ主回路２２は、コンバータ部３０、及びインバータ部３２を有する。図１の半導体装置２は、このインバータ部３２に用いられる。インバータ部３２は、６個のパワーデバイス３４と、各々のパワーデバイス３４を駆動させる６個の駆動回路３６とを備える。６個のパワーデバイス３４は、図１の半導体装置２における出力パワーデバイス回路８に相当し、６個の駆動回路３６は、図１の半導体装置２における駆動回路６に相当する。コンバータ部２４は、ダイオードブリッジ３８から成る整流回路である。

電源２４は、インバータ部３２に接続され、インバータ部３２に専用に用いられる。絶縁回路２６は、インバータ部３２の駆動回路３６とマイクロコンピュータ２８との間に接続され、主に、マイクロコンピュータ２８からの信号を駆動回路３６に伝える。インバータ装置２０は、その入力側で交流電源４２に接続され、その出力側で負荷（モータ）４４に接続される。インバータ装置２０は、交流電源４２からの交流電圧を、整流回路３０で整流し、整流した直流電圧をインバータ部３２で再び３相の交流電圧に変換して、モータ４４に電力を供給する。モータ４４は、図１における負荷１２に相当する。

図３は、図２のインバータ部３２における１つのパワーデバイス３４とその駆動回路３６とを抜粋した図である。図３に示されるように、駆動回路３６は、フォトカプラ２６に接続される。駆動回路３６は、フォトカプラ２６を介して、制御回路（マイクロコンピュータ）４０から制御信号を受け取る。フォトカプラ２６のフォトトランジスタ５０は、そのエミッタ端子が接地され、そのコレクタ端子が、抵抗５２を介して電源２４に接続される。フォトトランジスタ５０は、制御回路４０からの制御信号に応じてオン又はオフする。ここで、フォトトランジスタ５０がオンするとき、電源２４から抵抗５２を介してフォトトランジスタ５０に電流が流れる。一方、フォトトランジスタ５０がオフするとき、電源２４から抵抗５２を介して駆動回路３６に電流が流れる。すなわち、制御回路４０からの制御信号に応じて、駆動回路３６に入力される信号が変化する。駆動回路３６の出力信号は、その入力信号に応じて変化する。駆動回路３６の出力信号は、パワーデバイス３４に伝えられる。

以下に、駆動回路３６について詳細に説明する。図４は、駆動回路３６の回路図である。図４（ａ）は、本実施の形態による半導体装置の駆動回路を示し、図４（ｂ）は、比較のための、従来の半導体装置の駆動回路を示す。ここで、図４（ｂ）の駆動回路の構成は、図４（ａ）の駆動回路の構成に含まれる。よって、図４（ｂ）の駆動回路については、図４（ａ）の駆動回路と同じ構成要素に同じ符号を付し、説明を省略する。以下では、図４（ａ）を参照して、本実施の形態による半導体装置の駆動回路について説明する。なお、駆動回路３６が駆動させるパワーデバイス３４は、電圧駆動型素子（例えば、ＩＧＢＴ）である。図４（ａ）に示されるように、駆動回路３６は、コンデンサ５６、第１の比較部５８、駆動制御部６０、第２の比較部６２、ＡＮＤ回路６４、電流源６６、及びスイッチ６８を備える。図４（ａ）の駆動回路は、図４（ｂ）の駆動回路に、第２の比較部、ＡＮＤ回路、電流源及びスイッチが追加された構成をしている。

コンデンサ５６は、フォトトランジスタ５０に並列に接続される。つまり、コンデンサ５６は、その一端が接地され、他端が、フォトトランジスタ５０のコレクタ端子に接続される。その結果、コンデンサの一端は、抵抗５２を介して電源２４に接続される。

第１の比較部５８は、オペアンプから成るコンパレータ７０、抵抗７２，７４，７６、及びトランジスタ７８を備える。コンパレータ７０の第１の入力端は、コンデンサ５６に接続され、コンパレータ７０の第２の入力端は、電源電圧を分圧する分圧抵抗７２，７４に接続される。抵抗７２及び抵抗７４は、互いに直列に接続される。抵抗７２の一端は、電源２４に接続され、抵抗７４の一端は接地される。また、コンパレータ７０の第２の入力端と、コンパレータ７０の出力端との間に、抵抗７６及びトランジスタ７８が接続される。抵抗７６は、その一端がコンパレータ７０の第２の入力端に接続され、他端がトランジスタ７８のコレクタ端子に接続される。トランジスタ７８のエミッタ端子は接地され、トランジスタ７８のゲート端子は、コンパレータ７０の出力端に接続される。コンパレータ７０の出力端は、駆動制御部６０の入力端子に接続される。

駆動制御部６０は、その出力端子が、パワーデバイス３４の制御端子に接続される。駆動制御部６０は、コンパレータ７０から入力される信号に応じて、パワーデバイス３４の制御端子に電圧信号を出力する。駆動制御部６０は、コンパレータ７０の出力信号を反転させる回路を備え、コンパレータ７０の出力信号が高レベルのとき、パワーデバイス３４をオフする信号（低レベル信号）を出力し、コンパレータ７０の出力信号が低レベルのとき、パワーデバイス３４をオンする信号（高レベル信号）を出力する。

第２の比較部６２は、オペアンプから成るコンパレータ８０、抵抗８２，８４，８６、及びトランジスタ８８を備える。コンパレータ８０の第１の入力端は、コンデンサ５６に接続され、コンパレータ８０の第２の入力端は、電源電圧を分圧する分圧抵抗８２，８４に接続される。抵抗８２及び抵抗８４は、互いに直列に接続される。抵抗８２の一端は、電源２４に接続され、抵抗８４の一端は接地される。また、コンパレータ８０の第２の入力端と、コンパレータ８０の出力端との間に、抵抗８６及びトランジスタ８８が接続される。抵抗８６は、その一端がコンパレータ８０の第２の入力端に接続され、他端がトランジスタ８８のコレクタ端子に接続される。トランジスタ８８のエミッタ端子は接地され、ゲート端子はコンパレータ８０の出力端に接続される。

ＡＮＤ回路６４は、その第１の入力端及び第２の入力端が、それぞれ、コンパレータ７０の出力端、及びコンパレータ８０の出力端に接続される。ＡＮＤ回路６４の出力端は、スイッチ６８に接続される。ＡＮＤ回路６４は、第２の入力端に入力された実際の信号のレベルを反転させ、その反転させたレベルを、入力信号のレベルとする。

スイッチ６８は、双方向アナログスイッチである。ＡＮＤ回路６４の出力端は、スイッチ６８の制御端子に接続される。スイッチ６８は、制御端子に入力される信号に応じて、オン又はオフする。スイッチ６８がオンするときは、電流源６６からスイッチ６８を通って電流Ｉｉｎが流れる。

ここで、駆動制御部６０の構成及び動作をより詳細に説明する。図５は、駆動制御部６０の構成の一例を示す回路図である。図５に示されるように、駆動制御部６０は、インバータ９０、オペアンプ９２、及び２つのスイッチ９４，９６を備える。コンパレータ７０の出力端は、インバータ９０の入力端に接続される。インバータ９０の出力端は、オペアンプ９２の入力端に接続される。インバータ９０は、コンパレータ７０の出力信号を反転し、その反転した信号をオペアンプ９２に出力する。オペアンプ９２は、インバータ９０の出力信号を増幅し、その増幅した信号をスイッチ９４，９６に出力する。このとき、オペアンプ９２は、増幅した信号を反転して得られる反転信号と、反転しないそのままの非反転信号とを出力する。オペアンプ９２が出力する非反転信号は、第１のスイッチ９４に伝えられ、反転信号は、第２のスイッチ９６に伝えられる。第１のスイッチ９４、及び第２のスイッチ９６は、それぞれ、オペアンプ９２から高レベルの信号が伝えられるとオンする。第１のスイッチ９４がオンすると、パワーデバイス３４の制御端子が電源に接続され、その制御端子に高レベル信号が入力される。一方、第２のスイッチ９６がオンすると、パワーデバイス３４の制御端子が接地され、その制御端子に低レベル信号が入力される。この駆動制御部６０において、コンパレータ７０の出力信号が高レベルのとき、インバータ９０の出力信号は、低レベル信号となる。また、第１のスイッチ９４及び第２のスイッチ９６に伝えられる信号は、それぞれ、低レベル信号及び高レベル信号となる。結果として、第２のスイッチ９６のみがオンし、駆動制御回路６０からパワーデバイス３４に出力される信号は、低レベル信号となる。その結果、パワーデバイス３４はオフする。一方、コンパレータ７０の出力信号が低レベルのとき、インバータ９０の出力信号は高レベルである。また、第１のスイッチ９４及び第２のスイッチ９６に伝えられる信号は、それぞれ、高レベル信号及び低レベル信号である。結果として、第１のスイッチ９４のみがオンし、駆動制御回路６０からパワーデバイス３４に出力される信号は、高レベル信号となる。その結果、パワーデバイス３４はオンする。

次に、第１の比較部５８におけるコンパレータ７０、及び第２の比較部６２におけるコンパレータ８０の基準電圧について説明する。第１の比較部５８におけるコンパレータ７０は、その第１の入力端にコンデンサの電圧Ｖｉｎ１が入力され、その第２の入力端に定電圧（基準電圧）が入力される。コンパレータ７０は、電圧Ｖｉｎ１と基準電圧とを比較し、その比較結果に基づいて、電圧Ｖｉｎ２を出力する。具体的に、コンパレータ７０は、電圧Ｖｉｎ１が基準電圧を超えるとき、高レベルの電圧を出力し、電圧Ｖｉｎ１が基準電圧以下の時、低レベルの電圧を出力する。ここで、トランジスタ７８は、コンパレータ７０の出力電圧が高レベルのときオンし、低レベルのときオフする。トランジスタ７８がオンするとき、電源２４から抵抗７２及び抵抗７６を通って電流が流れる。一方、トランジスタ７８がオフするとき、抵抗７６には電流が流れず、抵抗７２，７４にのみ電流が流れる。よって、コンパレータ７０の第２の入力端に入力される基準電圧は、Ｖｉｎ２が高レベルのときと、低レベルのときとで、その値（Ｅｒｅｆ１）が異なる。ここで、電源電圧の値をＶｄとし、抵抗７２、抵抗７４及び抵抗７６の値を、それぞれ、ｒ１，ｒ２，ｒ３とすると、Ｖｉｎ２が高レベルのときの基準電圧の値Ｅｒｅｆ１_Ｈは、以下の式（１）で表わされる。

また、Ｖｉｎ２が低レベルのときの基準電圧の値Ｅｒｅｆ１_Ｌは、以下の式（２）で表わされる。

一方、第２の比較部６２におけるコンパレータ８０は、その第１の入力端にコンデンサの電圧Ｖｉｎ１が入力され、その第２の入力端に定電圧（基準電圧）が入力される。コンパレータ８０は、電圧Ｖｉｎ１と基準電圧とを比較し、その比較結果に基づいて、ＡＮＤ回路６４に電圧Ｖｉｎ３を出力する。具体的に、コンパレータ８０は、電圧Ｖｉｎ１が基準電圧を超えるとき、高レベルの電圧を出力し、電圧Ｖｉｎ１が基準電圧以下の時、低レベルの電圧を出力する。ここで、トランジスタ８８は、コンパレータ８０の出力電圧が高レベルのときオンし、低レベルのときオフする。トランジスタ８８がオンするとき、電源２４から抵抗８２及び抵抗８６を通って電流が流れる。一方、トランジスタ８８がオフするとき、抵抗８６には電流が流れず、抵抗８２，８４にのみ電流が流れる。よって、コンパレータ８０の第２の入力端に入力される基準電圧は、コンパレータ８０の出力電圧が高レベルのときと、低レベルのときとで、その値（Ｅｒｅｆ２）が異なる。ここで、電源電圧の値をＶｄとし、抵抗８２、抵抗８４及び抵抗８６の値を、それぞれ、ｒ４，ｒ５，ｒ６とすると、コンパレータ８０の出力電圧が高レベルのときの基準電圧の値Ｅｒｅｆ２_Ｈは、式（３）で表わされ、低レベルのときの基準電圧の値Ｅｒｅｆ２_Ｌは、式（４）で表わされる。

以下に、この駆動回路３６の動作を説明する。図６は、この駆動回路３６の動作を説明するための波形図である。図６において、（ａ）は、制御回路からフォトカプラ２６に入力される信号の波形、（ｂ）は、コンデンサ５６の電圧Ｖｉｎ１の波形、（ｃ）は、コンパレータ７０の出力電圧Ｖｉｎ２の波形、（ｄ）は、コンパレータ８０の出力電圧Ｖｉｎ３の波形、（ｅ）は、スイッチ６８を通って流れる電流Ｉｉｎの波形である。以下では、駆動回路３６の動作を、パワーデバイス３４がターンオン（オフからオン）するときと、ターンオフ（オンからオフ）するときとに分けて説明する。なお、パワーデバイス３４は、Ｖｉｎ２が高レベルのときオフし、Ｖｉｎ２が低レベルのときオンする。最初、パワーデバイス３４はオフ状態であり、Ｖｉｎ１，Ｖｉｎ２，Ｖｉｎ３は、ともに高レベル（電圧値Ｖｄ（Ｖ））である。

Ａ．パワーデバイスがターンオンするとき
制御回路からフォトカプラ２６にオン指令信号（高レベルの信号）が入力されると、フォトカプラ２６の二次側のトランジスタ５０がオンする。トランジスタ５０がオンすると、電源２４から抵抗５２を介してフォトトランジスタ５０に電流（Ｉａ）が流れる。ここで、電源電圧の値をＶｄとし、抵抗５２の値をＲとすると、電流Ｉａの値は、Ｖｄ／Ｒである。また、フォトトランジスタ５０に電流が流れることにより、コンデンサ５６からフォトトランジスタ５０に電流が流れ、コンデンサ５６が放電される（パワーデバイス３４がオフ状態のとき、コンデンサ５６は充電されている。）。その結果、コンデンサ５６の電圧Ｖｉｎ１が低下する（図６（ｂ）参照。）。

コンパレータ７０は、電圧Ｖｉｎ１と基準電圧とを比較する。最初、パワーデバイス３４はオフしており、電圧Ｖｉｎ２が高レベルなので、基準電圧の値は、Ｅｒｅｆ1_Ｈである（式（１）参照。）。コンパレータ７０は、上述したように、電圧Ｖｉｎ１が低下し、その値がＥｒｅｆ1_Ｈ（図６（ｂ）において、点Ａで示される。）以下になると、低レベルの電圧Ｖｉｎ２（０Ｖ）を出力する（図６（ｃ）参照。）。電圧Ｖｉｎ２は、駆動制御部６０及びＡＮＤ回路６４に出力される。なお、Ｅｒｅｆ1_Ｈは、電圧Ｖｉｎ２を低レベルにし、パワーデバイス３４をオンさせるしきい値として、「オンしきい値」と呼ばれる。

駆動制御部６０は、コンパレータ７０から低レベルの電圧信号（Ｖｉｎ２）が入力されると、パワーデバイス３４に高レベル信号を出力する。パワーデバイス３４は、この高レベル信号によって、ターンオンを開始する。

一方、コンパレータ８０は、電圧Ｖｉｎ１と基準電圧とを比較する。このときの基準電圧の値は、Ｅｒｅｆ２_Ｈである（式（３）参照。）。コンパレータ８０は、電圧Ｖｉｎ１の値が、Ｅｒｅｆ２_Ｈ（図６（ｂ）において、点Ｂで示される。）以下になると、低レベルの電圧Ｖｉｎ３（０Ｖ）を出力する（図６（ｄ）参照。）。電圧Ｖｉｎ３は、ＡＮＤ回路６４に出力される。

ＡＮＤ回路６４は、コンパレータ７０の出力電圧（Ｖｉｎ２）と、コンパレータ８０の出力電圧（Ｖｉｎ３）を入力信号とする。ＡＮＤ回路６４は、コンパレータ７０による入力信号のレベルを、コンパレータ７０の出力電圧のレベルと同じレベルとして扱い、コンパレータ８０による入力信号のレベルを、コンパレータ８０の出力電圧のレベルを反転させたレベルとして扱う。ＡＮＤ回路６４は、上記処理後、２つの入力信号が共に高レベルであるとき、高レベル信号を出力する。

ここで、Ｅｒｅｆ１_ＨとＥｒｅｆ２_Ｈについては、以下の式（５）の関係が成り立つ。

式（５）を参照すると、Ｖｉｎ１の値（Ｖｉｎ１_０）は、まず、Ｅｒｅｆ1_Ｈに到達する。Ｖｉｎ１_０がＥｒｅｆ１_Ｈ以下になると、Ｖｉｎ２は低レベルになる。Ｅｒｅｆ２_Ｈ＜Ｖｉｎ１_０≦Ｅｒｅｆ１_Ｈのとき、Ｖｉｎ２は低レベルであり、Ｖｉｎ３は高レベルである。この場合、ＡＮＤ回路６４は、コンパレータ８０による入力信号のレベルを、コンパレータ８０の出力電圧のレベルを反転させたレベルとして扱うので、２つの入力信号を共に低レベルとみなし、低レベル信号を出力する。ＡＮＤ回路６４は、スイッチ６８の制御端子に、低レベル信号を出力する。スイッチ６８は、低レベル信号が入力されるとオフし、電流Ｉｉｎを遮断する（電流値Ｉｉｎ_０＝０）。その後、Ｖｉｎ１の値がＥｒｅｆ２_Ｈ以下になると、Ｖｉｎ３が低レベルとなる。ＡＮＤ回路６４は、それを高レベルの入力信号とみなすが、そのときには、コンパレータ７０による入力信号が低レベルとなっているので、ＡＮＤ回路６４の出力信号は、低レベルのままである。Ｖｉｎ１は、最終的に、０Ｖまで低下する。一方、コンパレータ８０の基準電圧は、コンパレータ８０の出力信号が低レベルになることにより、Ｅｒｅｆ２_Ｌに設定される。

Ｂ．パワーデバイスがターンオフするとき
次に、制御回路からフォトカプラ２６にオフ指令信号（低レベルの信号）が入力されると、フォトカプラ２６の二次側のフォトトランジスタ５０がオフする。フォトトランジスタ５０がオフすると、電源２４から抵抗５２を介してコンデンサ５６に電流（Ｉｂ）が流れる。ここで、電流Ｉｂの値は、Ｖｄ／Ｒである。電源２４からコンデンサ５６に電流が流れると、コンデンサ５６が充電され、コンデンサの電圧Ｖｉｎ１が上昇する（図６（ｂ）参照。）。

コンパレータ７０は、電圧Ｖｉｎ１と基準電圧とを比較する。ここで、基準電圧の値は、Ｅｒｅｆ1_Ｌである（式（２）参照。）。コンパレータ７０は、電圧Ｖｉｎ１の値が、Ｅｒｅｆ1_Ｌ（図６（ｂ）において、点Ｃで示される。）を超えると、高レベルの電圧Ｖｉｎ２を出力する（図６（ｃ）参照。）。なお、Ｅｒｅｆ1_Ｌは、電圧Ｖｉｎ２を高レベルにし、パワーデバイス３４をオフさせるしきい値として、「オフしきい値」と呼ばれる。

駆動制御部６０は、コンパレータ７０から高レベルの電圧信号（Ｖｉｎ２）が入力されると、パワーデバイス３４に低レベル信号を出力する。パワーデバイス３４は、この低レベル信号によって、ターンオフを開始する。

一方、コンパレータ８０は、電圧Ｖｉｎ１と、基準電圧とを比較する。この場合の基準電圧の値は、Ｅｒｅｆ２_Ｌである（式（４）参照。）。コンパレータ８０は、電圧Ｖｉｎ１の値が、Ｅｒｅｆ２_Ｌ（図６（ｂ）において、点Ｄで示される。）を超えると、高レベルの電圧Ｖｉｎ３を出力する（図６（ｄ）参照。）。

ここで、ＡＮＤ回路６４は、コンパレータ７０の出力電圧と、コンパレータ８０の出力電圧を入力信号とする。いま、コンパレータの基準電圧について、以下の式（６）の関係が成り立つ。

式（６）を参照すると、Ｖｉｎ１の値（Ｖｉｎ１_０）は、まず、Ｅｒｅｆ1_Ｌに到達する。Ｅｒｅｆ1_Ｌ＜Ｖｉｎ１_０≦Ｅｒｅｆ２_Ｌのとき、Ｖｉｎ２は高レベルであり、かつ、Ｖｉｎ３は低レベルである。この場合、ＡＮＤ回路６４は、コンパレータ８０による入力信号のレベルを、コンパレータ８０の出力電圧のレベルを反転させたレベルとして扱うので、２つの入力信号を共に高レベルとみなし、高レベル信号を出力する。ＡＮＤ回路６４は、スイッチ６８の制御端子に、高レベル信号を出力する。このとき、スイッチ６８はオンし、スイッチ６８を電流Ｉｉｎ（電流値Ｉｉｎ_０（Ａ））が流れる。この電流Ｉｉｎは、電圧入力信号ライン（コンパレータ７０の第１の入力端に接続される信号ライン）に戻り、さらに、コンデンサ５６に流れ込む（図６（ｅ）参照。）。これにより、コンデンサ５６が充電され、Ｖｉｎ１の値が上昇する（図６（ｂ）参照。）。

次に、Ｖｉｎ１の値が、Ｅｒｅｆ２_Ｌを超えると（Ｅｒｅｆ２_Ｌ＜Ｖｉｎ１_０）、Ｖｉｎ３は、高レベルとなる。上述したように、ＡＮＤ回路６４は、これを低レベルとして扱う。ＡＮＤ回路６４は、２つの入力信号のうち一方が低レベルなので、スイッチ６８の制御端子に低レベル信号を出力する。これにより、スイッチ６８はオフし、電流源６６からの電流を遮断する（図６（ｅ）参照。）。最終的に、Ｖｉｎ１の値はＶｄ（Ｖ）になる。

その後、制御回路からフォトカプラ２６に再びオン指令信号又はオフ指令信号が入力されたとき、駆動回路３６は、それぞれ、上述の動作と同じ動作を行う。

駆動回路３６は、制御回路からオフ指令信号が入力されると、Ｅｒｅｆ1_Ｌ＜Ｖｉｎ１_０≦Ｅｒｅｆ２_Ｌの関係が成り立つ間、電圧入力信号ラインに電流Ｉｉｎを流す。これにより、コンデンサ５６が充電され、電圧Ｖｉｎ１が上昇する。図６（ｂ）は、この場合のＶｉｎ１の変化を示す。これを、従来の駆動回路（図４（ｂ）参照。）におけるＶｉｎ１の変化（一点鎖線で示される。）と比較すると、図４（ａ）に示される駆動回路３６では、Ｖｉｎ１の値が、オフしきい値を超えた後、短時間でＶｄまで上昇することがわかる。

本実施の形態による半導体装置の駆動回路においては、電圧入力信号ラインの電圧Ｖｉｎ１がオフしきい値を超えるとすぐに、電圧入力信号ラインに電流Ｉｉｎが流れてそのインピーダンスが低減するので、コンデンサの充電時間が短くなる。これにより、電圧Ｖｉｎ１は、オフしきい値を超えた後すぐに、（パワーデバイスのｄＶ／ｄｔによる影響を受けない程度に）十分に上昇する。よって、パワーデバイスのターンオフによる大きなｄＶ／ｄｔ（いわゆるスパイク電圧）が発生しても、電圧入力信号ラインの電圧が、しきい値付近で変動することがないので、駆動回路の誤動作を防止することができる。また、その結果、パワーデバイスの誤動作を防止できる。

また、本実施の形態による半導体装置の駆動回路によれば、電圧入力信号ラインの電圧を常にモニタし、その電圧が増加傾向にあり、かつ、所定の範囲内にあると検知したときに電圧の調整を行うので、精度よく誤動作を防止するができる。また、電圧入力信号ラインの電圧が所定の範囲内にあるときのみ電流Ｉｉｎを流すので、無駄に電流を流すことなく、電力消費を低減できる。

さらに、本実施の形態による半導体装置の駆動回路によれば、パワーデバイスのスイッチング動作によって誤動作しない駆動回路を比較的安価に実現できる。

なお、Ｅｒｅｆ２_Ｌは、オフしきい値より大きく、かつ、Ｖｉｎ１の高レベル電圧値より小さければ、２Ｖｄ／３以外の任意の値であってよい。

また、本実施の形態による半導体装置の駆動回路においては、電圧Ｖｉｎ１について、Ｅｒｅｆ1_Ｌ＜Ｖｉｎ１_０≦Ｅｒｅｆ２_Ｌであることを検知するために、ＡＮＤ回路を用いたが、他の論理回路を用いてもよい。

なお、本実施の形態による半導体装置は、図１に示されるように、インタフェース回路、駆動回路及び出力パワーデバイス回路を備えるが、その他に、検出回路や保護回路等の他の回路を備えていてもよい。図７は、そのような検出回路及び保護回路を備える半導体装置のブロック図である。図７において、図１の半導体装置と同一の構成要素には、同一の符号を付し、説明を省略する。図７に示されるように、半導体装置１０２は、インタフェース回路４、駆動回路６、検出回路１０４、保護回路１０６及び出力パワーデバイス回路８を備える。半導体装置１０２は、入力側でマイクロコンピュータ１０に接続され、出力側で負荷１２に接続される。検出回路１０４は、負荷１２と出力パワーデバイス回路８の駆動状態（出力電流や温度等）を検出し、その検出結果を保護回路１０６及びインタフェース回路４に出力する。保護回路１０６は、検出回路１０４からの検出結果を用いて、負荷１２及び出力パワーデバイス回路８の駆動状態を判断し、必要であれば、駆動回路６、出力パワーデバイス回路８、及びインタフェース回路４に、出力パワーデバイス回路８の動作停止を指示する信号を出力する。

実施の形態２．
図８は、実施の形態２による半導体装置の駆動回路を示す。図８において、図４（ａ）の回路と同一の構成要素には、同一の符号を付し、説明を省略する。本実施の形態による半導体装置の駆動回路が、実施の形態１による半導体装置の駆動回路と異なる点は、Ｖｉｎ２及びＶｉｎ３を入力とするＡＮＤ回路が除去され、その代わりに、Ｖｉｎ３を入力とするタイマーが設けられた点である。図８に示されるように、本実施の形態による半導体装置の駆動回路は、第２の比較部６２及びスイッチ６８に接続されたタイマー１１０を備える。また、第２の比較部６２は、抵抗１１２，１１４，１１６を備える。

実施の形態１で説明したように、第２の比較部６２において、抵抗１１２、抵抗１１４及び抵抗１１６の値を、それぞれ、ｒ７，ｒ８，ｒ９とすると、コンパレータ８０の出力電圧が高レベルのときの基準電圧の値Ｅｒｅｆ３_Ｈ、及びコンパレータ８０の出力電圧が低レベルのときの基準電圧の値Ｅｒｅｆ３_Ｌは、それぞれ、以下の式（７）及び式（８）で表わされる。

タイマー１１０は、一定の期間だけスイッチ６８に高レベル信号を出力し、それ以外の場合には、スイッチ６８に低レベル信号を出力する。具体的に、タイマー１１０は、第２の比較部６２におけるコンパレータ８０の出力信号が低レベルから高レベルになった時、つまり、Ｖｉｎ１の値がＥｒｅｆ３_Ｌを超えた時、その瞬間から一定の期間だけ、スイッチ６８に対して高レベル信号を出力する。スイッチ６８に高レベル信号が入力されたとき、スイッチ６８はオンし、スイッチ６８を電流Ｉｉｎ（電流値Ｉｉｎ_０（Ａ））が流れる。この電流Ｉｉｎは、電圧入力信号ラインに戻り、さらに、コンデンサ５６に流れ込む。これにより、コンデンサ５６が充電され、Ｖｉｎ１の値が上昇する。タイマー１１０は、一定の期間が経過すると、スイッチ６８に低レベル信号を出力し、スイッチ６８をオフする。以上により、コンデンサ５６には、Ｖｉｎ１がＥｒｅｆ３_Ｌを超えてから一定の期間だけ電流Ｉｉｎが流れる。

ここで、式（８）を参照すればわかるように、Ｅｒｅｆ３_Ｌは、抵抗値ｒ７，ｒ８を選択することにより任意に設定できる。例えば、Ｅｒｅｆ３_Ｌを、オフしきい値に等しい値に設定すると、電圧入力信号ラインの電圧Ｖｉｎ１がオフしきい値を超えたとき、電圧入力信号ラインに電流Ｉｉｎが流れ始める。つまり、抵抗値ｒ７，ｒ８を選択することにより、電圧入力信号ラインに電流Ｉｉｎが流れ始めるときのＶｉｎ１の条件を任意に設定することができる。Ｅｒｅｆ３_Ｌは、オフしきい値以上、Ｖｉｎ１の高レベル電圧値（Ｖｄ）未満であればよいが、好ましくは、オフしきい値付近の値である。なお、Ｅｒｅｆ３_Ｈも、抵抗値ｒ７，ｒ８，ｒ９を選択することにより、任意に設定できる。

本実施の形態による半導体装置の駆動回路においては、電圧入力信号ラインの電圧Ｖｉｎ１がＥｒｅｆ３_Ｌを超えるとすぐに、電圧入力信号ラインに電流Ｉｉｎが流れてそのインピーダンスが低減する。これにより、コンデンサの充電速度が変化し、Ｅｒｅｆ３_Ｌを超えた後の電圧Ｖｉｎ１の上昇速度は、Ｅｒｅｆ３_Ｌに達する以前のそれと比較して、大きくなる。ここで、Ｅｒｅｆ３_Ｌをオフしきい値付近に設定すると、Ｖｉｎ１は、Ｅｒｅｆ３_Ｌを超えるとすぐに、（パワーデバイスのｄＶ／ｄｔによる影響を受けない程度に）十分に上昇する。この場合、パワーデバイスのターンオフによる大きなｄＶ／ｄｔが発生しても、電圧入力信号ラインの電圧が、しきい値付近で変動することがないので、駆動回路の誤動作を防止できる。また、その結果、パワーデバイスの誤動作を防止できる。

また、本実施の形態による半導体装置の駆動回路によれば、電圧入力信号ラインの電圧を常にモニタし、その電圧がＥｒｅｆ３_Ｌを超えたことを検知して、電圧入力信号ラインに電流Ｉｉｎを流すので、精度よく誤動作の防止を行うことができる。

また、本実施の形態による半導体装置の駆動回路によれば、パワーデバイスのスイッチング動作によって誤動作しない駆動回路を比較的安価に実現できる。

さらに、本実施の形態による半導体装置の駆動回路によれば、コンデンサを充電させる期間を、Ｖｉｎ１がＥｒｅｆ３_Ｌを超えてから一定期間に制限するので、フォトカプラに流れる過負荷電流を抑制できる。従って、フォトカプラの寿命を延ばすことができ、その結果、この半導体装置を用いたパワーエレクトロニクス応用装置の寿命を延ばすことができる。

なお、電流Ｉｉｎを流す時間（タイマー１１０が、高レベル信号を出力する期間）は、Ｖｉｎ１がＥｒｅｆ３_Ｌを超えてからＶｄ（高レベルの電圧値）に達するまでの時間内であり、コンデンサの充電速度に応じて、任意に最適化できる。例えば、Ｅｒｅｆ３_Ｌがオフしきい値に等しい場合、電流Ｉｉｎを流す時間は、数十ｎｓ乃至１００ｎｓ（ナノ秒）であってよい。

なお、本実施の形態による半導体装置の駆動回路においては、第２の比較部の出力信号をタイマーに入力したが、Ｅｒｅｆ３_Ｌをオフしきい値に等しい値に設定する場合は、第１の比較部の出力信号をタイマーに入力することも可能である。その場合は、第２の比較部を除去でき、駆動回路をより簡単に構成できる。

実施の形態３．
図９は、実施の形態３による半導体装置の駆動回路を示す。図９の駆動回路において、図８の駆動回路と同一の構成要素には、同一の符号を付し、説明を省略する。本実施の形態による半導体装置の駆動回路が、実施の形態２による半導体装置の駆動回路と異なる点は、パワーデバイス３４のゲート電圧と基準電圧とを比較する第３の比較部１２２と、第２の比較部６２の出力信号及び第３の比較部１２２の出力信号を入力とするＡＮＤ回路１２４を備える点である。

第３の比較部１２２は、オペアンプから成るコンパレータ１３０、抵抗１３２、及び抵抗１３４を備える。コンパレータ１３０の第１の入力端は、パワーデバイス３４のゲート端子に接続され、コンパレータ１３０の第２の入力端は、電源電圧を分圧する抵抗１３２，１３４に接続される。抵抗１３２及び抵抗１３４は、互いに直列に接続される。抵抗１３２の一端は、電源２４に接続され、抵抗１３４の一端は接地される。抵抗１３２，１３４は、電源電圧を分圧し、その分圧された電圧をコンパレータ１３０の第２の入力端に供給する。

ＡＮＤ回路１２４は、その第１の入力端及び第２の入力端が、それぞれ、第２の比較部６２におけるコンパレータ８０の出力端、及びコンパレータ１３０の出力端に接続される。ＡＮＤ回路１２４の出力端は、タイマー１１０に接続される。

以下に、駆動回路３６の動作を説明する。第３の比較部１２２において、コンパレータ１３０は、その第１の入力端にパワーデバイス３４のゲート電圧が入力され、その第２の入力端に基準電圧が入力される。コンパレータ１３０は、ゲート電圧と基準電圧とを比較し、その比較結果に基づいて、電圧信号を出力する。具体的に、コンパレータ１３０は、ゲート電圧が基準電圧（パワーデバイス３４がターンオンを開始するしきい値電圧）より小さくなると、高レベルの電圧を出力する。ＡＮＤ回路１２４は、第２の比較部６２におけるコンパレータ８０の出力電圧と、コンパレータ１３０の出力電圧とを入力信号とする。ここで、ＡＮＤ回路１２４は、２つの入力信号が共に高レベルであるとき、すなわち、電圧入力信号ラインの電圧の値がＥｒｅｆ３_Ｌを超え、かつ、パワーデバイス３４のゲート電圧が、パワーデバイスのターンオンを開始させる値より小さくなったとき高レベル信号を出力する。なお、コンパレータ１３０の第２の入力端に入力される基準電圧は、パワーデバイス３４がターンオンを開始する電圧としたが、それより小さい電圧、すなわち、パワーデバイス３４が十分にオフ状態となるときの電圧としてもよい。

タイマー１１０の動作は、実施の形態２で説明した通りである。つまり、タイマー１１０は、ＡＮＤ回路１２４の出力信号が高レベルになった瞬間から一定の期間だけ、スイッチ６８に高レベル信号を出力し、それ以外の場合には、スイッチ６８に低レベル信号を出力する。スイッチ６８に高レベル信号及び低レベル信号が入力されたときの駆動回路３６の動作は、実施の形態１で説明した通りである。

駆動回路３６では、コンパレータ７０とパワーデバイス３４との間に駆動制御部６０が設けられるため、第１の比較部５８におけるコンパレータ７０の出力電圧Ｖｉｎ２と、パワーデバイス３４のゲート端子に実際に印加される電圧との間に、差が生じる場合がある。例えば、駆動制御部６０は、ｄＶ／ｄｔを抑制するためのゲート抵抗１４０を含む。本実施の形態による半導体装置においては、電圧入力信号ラインの電圧Ｖｉｎが基準電圧を超えたことに加えて、パワーデバイス３４のゲート電圧が基準電圧より小さくなったときにタイマー１１０が稼動するので、実際のパワーデバイスのスイッチング時に合わせて、精度良くコンデンサ５６に電流を流すことができる。

また、本実施の形態による半導体装置の駆動回路によれば、コンデンサを充電させる期間を一定期間に制限するので、フォトカプラに流れる過負荷電流を抑制できる。従って、フォトカプラの寿命を延ばすことができ、その結果、この半導体装置を用いたパワーエレクトロニクス応用装置の寿命を延ばすことができる。

本実施の形態による半導体装置の駆動回路においては、電圧入力信号ラインの電圧Ｖｉｎ１がＥｒｅｆ３_Ｌを超え、かつ、パワーデバイスがターンオフを始めるとすぐに、電圧入力信号ラインに電流Ｉｉｎが流れて、電圧入力信号ラインのインピーダンスが低減する。これにより、電圧Ｖｉｎ１がＥｒｅｆ３_Ｌを超え、かつ、パワーデバイスがターンオフを始めた後の電圧Ｖｉｎ１の上昇速度は、それ以前の電圧Ｖｉｎ１の上昇速度と比較して、大きくなる。ここで、Ｅｒｅｆ３_Ｌをオフしきい値付近に設定すると、電圧Ｖｉｎ１は、電圧Ｖｉｎ１がＥｒｅｆ３_Ｌを超え、かつ、パワーデバイスがターンオフを始めた後すぐに、（パワーデバイスのｄＶ／ｄｔによる影響を受けない程度に）十分に上昇する。よって、パワーデバイスのターンオフによる大きなｄＶ／ｄｔが発生しても、電圧入力信号ラインの電圧が、しきい値付近で変動することがないので、駆動回路の誤動作を防止できる。また、その結果、パワーデバイスの誤動作を防止できる。

実施の形態４．
図１０は、実施の形態４の半導体装置における、１つのパワーデバイス、その駆動回路及びその検出回路を示す回路図である。本実施の形態４による半導体装置は、駆動回路６及びパワーデバイス出力回路８に加えて、検出回路１０４を備える（図７参照。）。検出回路１０４は、パワーデバイス出力回路８における各々のパワーデバイスに対応する検出回路１４２から成る。本実施の形態による半導体装置おいて、検出回路１４２は、図１０に示されるように、パワーデバイス３４の出力電流（パワーデバイス３４がＩＧＢＴの場合は、コレクタ電流）を検出する電流センサである。この検出回路１４２は、例えば、パワーデバイス３４に内蔵されるものであってよい。図１０において、図９の駆動回路と同一の構成要素には、同一の符号を付し、説明を省略する。本実施の形態による駆動回路が、実施の形態３による半導体装置と異なる点は、第３の比較部１２２が、パワーデバイス３４のゲート電圧ではなく、パワーデバイス３４の出力電流を用いて比較を行う点である。

電流センサ１４２は、パワーデバイス３４の出力電流を検出して、その出力電流に応じた電圧信号を出力する。電流センサ１４２の出力信号は、第３の比較部１２２のコンパレータ１３０に入力される。コンパレータ１３０は、その電流センサ１４２が出力する電圧と、基準電圧とを比較し、その比較結果に基づいて、電圧信号を出力する。具体的に、コンパレータ１３０は、出力電流によって生じる電圧が基準電圧より小さくなったとき、高レベルの電圧を出力する。この基準電圧は、パワーデバイス３４がターンオフ動作を始めたと判断できる微量な出力電流が流れたときに、電流センサ１４２が出力する電圧に等しい。ＡＮＤ回路１２４やスイッチ６８の動作は、実施の形態３で説明した通りである。

本実施の形態による半導体装置においては、電圧入力信号ラインの電圧Ｖｉｎが基準電圧を超えたことに加えて、パワーデバイス３４の出力電流を検知して、その出力電流が所定の電流より小さくなったときにタイマー１１０が稼動するので、実際のパワーデバイスのスイッチング時に合わせて、精度良くコンデンサ５６に電流を流すことができる。

本実施の形態による半導体装置の駆動回路においては、電圧入力信号ラインの電圧がオフしきい値を超え、かつ、パワーデバイスがターンオフを始めるとすぐに、電圧入力信号ラインに電流Ｉｉｎが流れてインピーダンスが低減する。これにより、電圧Ｖｉｎ１がＥｒｅｆ３_Ｌを超え、かつ、パワーデバイスがターンオフを始めた後の電圧Ｖｉｎ１の上昇速度は、それ以前の電圧Ｖｉｎ１の上昇速度と比較して、大きくなる。ここで、Ｅｒｅｆ３_Ｌをオフしきい値付近に設定すると、電圧Ｖｉｎ１は、電圧Ｖｉｎ１がオフしきい値を超え、かつ、パワーデバイスがターンオフを始めた後すぐに、（パワーデバイスのｄＶ／ｄｔによる影響を受けない程度に）十分に上昇する。よって、パワーデバイスのターンオフによる大きなｄＶ／ｄｔが発生しても、電圧入力信号ラインの電圧が、しきい値付近で変動することがないので、駆動回路の誤動作を防止できる。また、その結果、パワーデバイスの誤動作を防止できる。

実施の形態５．
図１１は、実施の形態５の半導体装置における、１つのパワーデバイス、その駆動回路及びその検出回路を示す回路図である。本実施の形態による半導体装置において、検出回路１４２は、図１１に示されるように、パワーデバイス３４の出力電圧（パワーデバイス３４がＩＧＢＴの場合は、コレクタ電圧）を分圧する分圧抵抗１４４，１４６である。図１１において、図１０の駆動回路と同一の構成要素には、同一の符号を付し、説明を省略する。本実施の形態による半導体装置の駆動回路が、実施の形態４による半導体装置の駆動回路と異なる点は、第３の比較部１２２が、パワーデバイス３４の出力電流ではなく、パワーデバイス３４の出力電圧を用いて比較を行う点である。

図１１に示されるように、第３の比較部１２２は、分圧抵抗１４４，１４６により分圧されたコレクタ電圧と、基準電圧とを比較し、その比較結果に基づいて、電圧信号を出力する。具体的に、コンパレータ１３０は、パワーデバイス３４の出力電圧が基準電圧より大きくなったとき、高レベルの電圧を出力する。その際の基準電圧は、パワーデバイス３４がターンオフ動作を始めたと判断できる出力電圧に等しい。

本実施の形態による半導体装置においては、電圧入力信号ラインの電圧Ｖｉｎが基準電圧を超えたことに加えて、パワーデバイス３４の出力電圧を検知して、その出力電圧が所定の電圧より大きくなったときにタイマー１１０が稼動するので、実際のパワーデバイスのスイッチング時に合わせて、精度良くコンデンサ５６に電流を流すことができる。

本実施の形態による半導体装置の駆動回路においては、電圧入力信号ラインの電圧Ｖｉｎ１がオフしきい値を超え、かつ、パワーデバイスがターンオフを始めるとすぐに、電圧入力信号ラインに電流Ｉｉｎが流れてそのインピーダンスが低減する。これにより、電圧Ｖｉｎ１がＥｒｅｆ３_Ｌを超え、かつ、パワーデバイスがターンオフを始めた後の電圧Ｖｉｎ１の上昇速度は、それ以前の電圧Ｖｉｎ１の上昇速度と比較して、大きくなる。ここで、Ｅｒｅｆ３_Ｌをオフしきい値付近に設定すると、電圧Ｖｉｎ１は、オフしきい値を超え、かつ、パワーデバイスがターンオフを始めた後すぐに、（パワーデバイスのｄＶ／ｄｔによる影響を受けない程度に）十分に上昇する。よって、パワーデバイスのターンオフによる大きなｄＶ／ｄｔが発生しても、電圧入力信号ラインの電圧が、しきい値付近で変動することがないので、駆動回路の誤動作を防止できる。また、その結果、パワーデバイスの誤動作を防止できる。

なお、実施の形態１から実施の形態５の半導体装置において、パワーデバイスとして、金属酸化膜半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）を用いてもよい。その場合には、コンパレータの特性（入力信号が基準電圧より小さいとき、出力信号が高レベルになる、又は入力信号が基準電圧より大きいとき、出力信号が高レベルになる）を選択することにより、Ｐ型及びＮ型のどちらのＭＯＳＦＥＴも使用できる。

さらに、駆動制御部の出力電圧を電流に変換する回路（抵抗等）を追加することにより、パワーデバイスとして、バイポーラトランジスタを用いることもできる。その場合に、バイポーラトランジスタの入力電流や出力電流を電圧に変換する変換回路を導入すれば、実施の形態３や実施の形態４で説明した効果と同様の効果が得られる。

実施の形態１による半導体装置の構成を示すブロック図。図１の半導体装置を三相インバータ装置に用いたときの、インバータ装置の構成を示すブロック図。図２のインバータ部における１つのパワートランジスタとその駆動回路とを抜粋した図。駆動回路の回路図であり、（ａ）は、実施の形態１による半導体装置の駆動回路を示し、（ｂ）は、従来の半導体装置の駆動回路を示す。駆動制御部の構成を示す回路図。図４（ａ）の駆動回路の動作を説明するための波形図。検出回路及び保護回路を備える半導体装置のブロック図。実施の形態２による半導体装置の駆動回路を示す回路図。実施の形態３による半導体装置の駆動回路を示す回路図。実施の形態４による半導体装置の駆動回路を示す回路図。実施の形態５による半導体装置の駆動回路を示す回路図。

符号の説明

２６フォトカプラ、３６駆動回路、５６コンデンサ、５８第１の比較部、６０駆動制御部、６２第２の比較部、６４ＡＮＤ回路、６６電流源、６８アナログスイッチ、７０，８０コンパレータ

Claims

パワーデバイスと、そのパワーデバイスを駆動させる駆動回路とを備えた半導体装置であって、
前記駆動回路が、
外部制御信号に応じて充放電されるコンデンサと、
前記コンデンサの電圧と第１の基準電圧とを比較して、その比較結果に基づく第１の信号を出力する第１の比較回路と、
前記第１の信号に応じて、前記パワーデバイスに駆動信号を出力する駆動制御回路と、
前記コンデンサの電圧を検知して、前記コンデンサの電圧が増加傾向にあり、かつ、所定の範囲内にあるとき、前記コンデンサに電流を供給して、前記コンデンサを充電させるコンデンサ充電回路と
を備える装置。
前記コンデンサ充電回路が、
前記コンデンサの電圧と第２の基準電圧とを比較して、その比較結果に基づく第２の信号を出力する第２の比較回路と、
前記第１の信号及び前記第２の信号を用いて、前記コンデンサの電圧が増加傾向にあること、及び前記コンデンサの電圧が前記第１の基準電圧より大きく、かつ、前記第２の基準電圧以下であることを検知したとき、第３の信号を出力する検知回路と、
前記検知回路から前記第３の信号が入力されると、前記コンデンサに電流を供給する電流供給回路と
を備える請求項１に記載の半導体装置。
パワーデバイスと、そのパワーデバイスを駆動させる駆動回路とを備えた半導体装置であって、
前記駆動回路が、
外部制御信号に応じて充放電されるコンデンサと、
前記コンデンサの電圧と第１の基準電圧とを比較して、その比較結果に基づく第１の信号を出力する第１の比較回路と、
前記第１の信号に応じて、前記パワーデバイスに駆動信号を出力する駆動制御回路と、
前記コンデンサの電圧と第２の基準電圧とを比較して、その比較結果に基づく第２の信号を出力する第２の比較回路と、
前記第２の信号を用いて、前記コンデンサの電圧が前記第２の基準電圧より大きいことを検知すると、検知したときから一定の期間だけ第３の信号を出力するタイマーと、
前記タイマーから前記第３の信号が入力されると、前記コンデンサに電流を供給する電流供給回路と
を備える装置。
パワーデバイスと、そのパワーデバイスを駆動させる駆動回路とを備えた半導体装置であって、
前記駆動回路が、
外部制御信号に応じて充放電されるコンデンサと、
前記コンデンサの電圧と第１の基準電圧とを比較して、その比較結果に基づく第１の信号を出力する第１の比較回路と、
前記第１の信号に応じて、前記パワーデバイスに駆動信号を出力する駆動制御回路と、
前記コンデンサの電圧と第２の基準電圧とを比較して、その比較結果に基づく第２の信号を出力する第２の比較回路と、
前記第２の信号を用いて、前記コンデンサの電圧が前記第２の基準電圧より大きいことを検知し、かつ、前記駆動信号を用いて、前記パワーデバイスがターンオフを開始したことを検知したとき、第３の信号を出力する検知出力回路と、
前記第３の信号を用いて、前記コンデンサの電圧が前記第２の基準電圧より大きく、かつ、前記パワーデバイスがターンオフを開始したことを検知すると、検知したときから一定の期間だけ第４の信号を出力するタイマーと、
前記タイマーから前記第４の信号が入力されると、前記コンデンサに電流を供給する電流供給回路と
を備える装置。
前記検知出力回路が、
前記駆動信号が電圧信号でないとき、前記駆動信号を第５の電圧信号に変換する変換回路を備え、
電圧信号である前記駆動信号又は前記第５の電圧信号と、第３の基準電圧とを比較して、その比較結果に基づく第６の信号を出力する第３の比較回路と、
前記第２の信号を用いて、前記コンデンサの電圧が前記第２の基準電圧より大きいことを検知し、かつ、前記第６の信号を用いて、前記パワーデバイスがターンオフを開始したことを検知したとき、前記第３の信号を出力する検知回路と
を備える請求項４に記載の半導体装置。
パワーデバイスと、
前記パワーデバイスを駆動させる駆動回路と、
前記パワーデバイスの駆動状態を検出して、その駆動状態に応じた第１の電圧信号を出力する検出回路と
を備えた半導体装置であって、
前記駆動回路が、
外部制御信号に応じて充放電されるコンデンサと、
前記コンデンサの電圧と第１の基準電圧とを比較して、その比較結果に基づく第２の信号を出力する第１の比較回路と、
前記第２の信号に応じて、前記パワーデバイスに駆動信号を出力する駆動制御回路と、
前記コンデンサの電圧と第２の基準電圧とを比較して、その比較結果に基づく第３の信号を出力する第２の比較回路と、
前記第１の信号を用いて、前記パワーデバイスがターンオフを開始したことを検知し、かつ、前記第３の信号を用いて、前記コンデンサの電圧が前記第２の基準電圧より大きいことを検知したとき、第４の信号を出力する検知出力回路と、
前記第４の信号を用いて、前記コンデンサの電圧が前記第２の基準電圧より大きく、かつ、前記パワーデバイスがターンオフを開始したことを検知すると、検知したときから一定の期間だけ第５の信号を出力するタイマーと、
前記タイマーから前記第５の信号が入力されると、前記コンデンサに電流を供給する電流供給回路と
を備える装置。
前記検知出力回路が、
前記第１の信号と第３の基準電圧とを比較して、その比較結果に基づく第６の信号を出力する第３の比較回路と、
前記第６の信号を用いて、前記パワーデバイスがターンオフを開始したことを検知し、かつ、前記第３の信号を用いて、前記コンデンサの電圧が前記第２の基準電圧より大きいことを検知したとき、前記第４の信号を出力する検知回路と
を備える請求項６に記載の半導体装置。
前記電流供給回路が、電流源とスイッチとを備え、
前記スイッチは、前記第３の信号、前記第４の信号、又は前記第５の信号が入力されるとスイッチオンして、前記電流源からの電流を通す請求項２から請求項７のいずれかに記載の半導体装置。