KR100680892B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100680892B1
KR100680892B1 KR1020040058631A KR20040058631A KR100680892B1 KR 100680892 B1 KR100680892 B1 KR 100680892B1 KR 1020040058631 A KR1020040058631 A KR 1020040058631A KR 20040058631 A KR20040058631 A KR 20040058631A KR 100680892 B1 KR100680892 B1 KR 100680892B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
signal
capacitor
power device
Prior art date
Application number
KR1020040058631A
Other languages
English (en)
Other versions
KR20050020597A (ko
Inventor
이노우에타카히로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20050020597A publication Critical patent/KR20050020597A/ko
Application granted granted Critical
Publication of KR100680892B1 publication Critical patent/KR100680892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

파워디바이스와 그 구동회로를 구비하고, 파워디바이스의 스위칭시에서의 구동회로의 오동작을 정밀도 좋게 방지할 수 있는 반도체장치를 제공한다. 본 발명에 의한 반도체장치는, 파워디바이스와, 그것을 구동시키는 구동회로(36)를 구비한다. 구동회로(36)는, 콘덴서(56)와, 콘덴서(56)의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로(58)와, 제1 신호에 따라, 파워디바이스에 구동신호를 출력하는 구동제어회로(60)와, 콘덴서(56)의 전압을 검지하여, 콘덴서(56)의 전압이 증가경향에 있고, 또한, 소정의 범위 내에 있을 때, 콘덴서(56)에 전류를 공급하여, 콘덴서(56)를 충전시키는 콘덴서 충전회로(62, 64, 66, 68)를 구비한다.
반도체, 인버터, 트랜지스터, 구동회로, IGBT, 포토커플러, 비교기

Description

반도체장치{SEMICONDUCTOR DEVICE}
도 1은 실시예 1에 의한 반도체장치의 구성을 나타내는 블록도.
도 2는 도 1의 반도체장치를 3상 인버터장치에 사용하였을 때의, 인버터장치의 구성을 나타내는 블록도.
도 3은 도 2의 인버터부에서의 하나의 파워트랜지스터와 그 구동회로를 발췌한 도면.
도 4는 구동회로의 회로도로, 4a는, 실시예 1에 의한 반도체장치의 구동회로를 나타내고, 4b는, 종래의 반도체장치의 구동회로를 나타낸다.
도 5는 구동제어부의 구성을 나타내는 회로도.
도 6은 도 4a의 구동회로의 동작을 설명하기 위한 파형도.
도 7은 검출회로 및 보호회로를 구비하는 반도체장치의 블록도.
도 8은 실시예 2에 의한 반도체장치의 구동회로를 나타내는 회로도.
도 9는 실시예 3에 의한 반도체장치의 구동회로를 나타내는 회로도.
도 10은 실시예 4에 의한 반도체장치의 구동회로를 나타내는 회로도.
도 11은 실시예 5에 의한 반도체장치의 구동회로를 나타내는 회로도.
*도면의 주요부분에 대한 부호의 설명*
26 : 포토커플러 36 : 구동회로
56 : 콘덴서 58 : 제1 비교부
60 : 구동제어부 62 : 제2 비교부
64 : AND회로 66 : 전류원
68 : 아날로그 스위치 70, 80 : 비교기
본 발명은 반도체장치에 관한 것으로, 보다 상세하게는, 파워디바이스와 그것을 구동시키는 구동회로를 구비한 반도체장치에 관한 것이다.
범용 인버터나 무정전 전원장치(UPS) 등의 파워일렉트로닉스 응용장치에는, 파워디바이스가 사용되고 있다. 이 파워디바이스로서 주류가 되고 있는 것은, 절연게이트형 바이폴라 트랜지스터(insulated gate Bipolar Transistor : 이하, 「IGBT」라 한다.)이다. 더욱이 최근, IGBT와, 그 구동회로 및 보호회로가 하나의 모듈 내에 집적된 인텔리전트 파워모듈(Intelligent Power Module : 이하, 「IPM」이라 한다.)이 실용화되어 있다. IPM에서의 구동회로는, IGBT의 온오프제어를 신속 또한 안전하게 행하는 것이 요구된다.
이하에, 일반적인 IPM에서의 IGBT의 구동회로에 대하여 설명한다. 구동회로는, IGBT의 게이트전압을 제어함으로써, IGBT를 온 또는 오프한다. 이 게이트전압 의 제어는, IPM 외부에 있는 제어회로로부터 구동회로에 입력되는 제어신호에 따라 행해진다. 제어회로로부터 구동회로로의 신호의 전달은, 통상, 포토커플러에 의해 행해지므로, 구동회로는, 그 입력측에서, 포토커플러에 접속된다. 이하에, 이 구동회로의 입력측의 구성에 대하여, 구체적으로 설명한다. 구동회로는, 콘덴서, 비교기, 및 구동제어회로를 구비한다. 콘덴서는, 그 일단이, 비교기의 한쪽의 입력단(제1 입력단)에 접속되고, 타단이 접지된다. 비교기의 출력단은, 구동제어회로의 입력단자에 접속된다. 구동제어회로의 출력단자는, IGBT의 게이트단자에 접속된다.
콘덴서는, 외부 노이즈를 제거하기 위한 것으로, 포토커플러에 접속된다. 콘덴서는, 비교기의 제1 입력단에 접속되는 단자가, 동시에, 포토커플러에서의 포토트랜지스터의 컬렉터 단자에 접속된다. 포토트랜지스터는, 그 에미터 단자가 접지되고, 그 컬렉터 단자가, 저항을 통해 전원에 접속된다. 여기서, 포토커플러의 1차측에, 제어회로로부터 제어신호가 입력되면, 그 제어신호는, 포토커플러의 2차측(포토트랜지스터)에 전해지고, 포토트랜지스터가, 온 또는 오프한다. 포토트랜지스터가 오프하면, 전원으로부터 저항을 통해 콘덴서에 전류가 흐른다. 요컨대, 콘덴서가 충전된다. 한편, 포토트랜지스터가 온하면, 전원으로부터 저항을 통해 포토트랜지스터에 전류가 흐른다. 또한, 콘덴서가 충전되어 있는 경우는, 콘덴서로부터 전류가 흐르고, 콘덴서가 방전된다. 이상과 같이, 제어회로로부터의 제어신호에 따라, 콘덴서가 충방전되고, 비교기의 제1 입력단에 인가되는 전압이 변화된다.
비교기는, 제1 입력단에 입력되는 전압의 값과 다른쪽의 입력단(제2 입력단)에 입력되는 전압(고정된 기준전압)의 값을 비교하여, 그 비교결과에 근거하여, 구 동제어회로에 전압신호를 출력한다. 구체적으로는, 비교기는, 제1 입력단에 입력되는 전압이 기준전압보다 클 때, 고레벨(H)의 신호를 출력하고, 제1 입력단에 입력되는 전압이 기준전압 이하일 때, 저레벨(L)의 신호를 출력한다. 구동제어회로는, 비교기의 출력전압에 따른 전압신호를 IGBT에 출력한다. IGBT는, 구동제어회로의 출력신호에 따라, 온 또는 오프한다. 통상, IGBT는, 비교기의 출력신호가 고레벨일 때에 오프하고, 비교기의 출력신호가 저레벨일 때에 온한다.
전술한 회로에서, 포토트랜지스터의 컬렉터 단자에 접속되는 저항의 값은, 포토커플러에 흐르는 전류를 그 전류용량 내에 제한하기 위해, 비교적 크게 설정된다. 여기서, 콘덴서의 충전시간은, 그 저항값(R)과 콘덴서의 용량값(C)과의 곱(시정수 CR)으로 나타나므로, 저항값이 크면(임피던스가 높음), 콘덴서의 충전시간은 길어진다. 콘덴서가 충전될 때란, 즉, IGBT가 턴오프할 때이다. 콘덴서의 충전시간이 길어질 때, 비교기의 제1 입력단에 접속되는 신호라인(전압입력 신호라인)은, 그 전압의 상승속도가 작아진다. 요컨대, 전압입력 신호라인의 전압은, IGBT를 오프시키는 임계치를 초과하기 전, 및 초과한 후, 잠시 그 임계치 부근에 머무른다. 이때, IGBT의 턴오프에 의한 큰 dV/dt(IGBT의 컬렉터 에미터 사이의 전압변화율. 소위 스파이크 전압)가 발생하면, 배선 사이의 전자유도 등에 의해, 전압입력 신호라인의 전압이 변동하는 경우가 있다. 그리고, 변동한 경우, 그것은 임계치 부근에서의 변동이므로, 구동회로 및 IGBT가 심각한 오동작을 일으킨다.
전술한 dV/dt에 의한 오동작을 방지하기 위해, 종래의 구동회로에는, 파워디바이스의 게이트를 구동시키는 드라이브회로, 파워디바이스를 보호하는 보호회로, 외부로부터의 입력신호와 보호회로에서의 신호에 의해 파워디바이스를 온·오프시키는 신호를 드라이브회로에 출력하는 제어회로, 및 외부의 제어전원의 전압보다 낮은 전압을 발생하여, 보호회로와 제어회로에 공급하는 레귤레이터회로를 구비하는 것이 있다(예를 들면, 특허문헌 1 참조.). 이 구동회로에 의하면, 파워디바이스의 스위칭시의 dV/dt에 의해 제어전원전압이 변동해도, 그 변동이 레귤레이터 회로에 흡수되고, 제어회로나 보호회로의 오동작을 방지할 수 있다.
또한, 저항, 포토커플러와 구동회로와의 사이에, 게이트와 소스를 접속한 디플리션형 MOS와, P채널 MOS로 이루어지는 풀업회로와, 동일하게 게이트와 소스를 접속한 디플리션형 MOS와 N채널 MOS로 이루어지는 풀다운회로와, 제너다이오드와 콘덴서를 설치한 것이 있다(예를 들면, 특허문헌 2 참조.). 이 구성에서, 포토커플러가 오프상태일 때, 포토커플러에 접속된 콘덴서의 전압이 고레벨이 되고(풀업), 구동회로에 풀업회로를 통해 큰 전류가 흐른다. 한편, 포토커플러가 온상태일 때, 콘덴서의 전압이 저레벨로 되고(풀다운), 전류는 풀다운회로를 흐른다. 따라서, 이 구성에 의하면, 포토커플러가 오프상태일 때, 구동회로에 큰 전류가 흐르는 것에 의해 노이즈에 의한 오동작을 방지할 수 있고, 포토커플러가 온상태일 때, 포토트랜지스터로 바이패스하는 전류를 미소전류로서 소비전류의 삭감이 도모된다.
또한, 파워디바이스의 게이트단자에, 다른 전류원을 갖는 2개의 구동수단을 접속하여, 그 사이에 전환을 행함으로써, 파워디바이스의 구동속도를 변화시키는 것이 있다(예를 들면, 특허문헌 3 참조.). 이 구성에 의하면, 전압서지에 관계하지 않은 제1 기간에서는 파워디바이스를 고속으로 구동하여 스위칭손실을 감소하고, 또한, 전압서지에 관계하는 제2 기간에서는 파워디바이스를 저속으로 구동하여 전압서지를 억제할 수 있다.
이때, 특허문헌 3 등에 개시되는 구동회로는, 파워디바이스의 스위칭시에서의 스위칭손실의 저감 및 서지전압의 억제를 목적으로 하는 것으로서, 전술한 dV/dt에 의한 오동작에 대해서는 조금도 언급하고 있지 않다.
[특허문헌 1]
일본특허공개평 5-276000호 공보(제 3 페이지, 도 1)
[특허문헌 2]
일본특허공개 2002-300019호 공보(제 3 페이지, 도 1)
[특허문헌 3]
일본특허공개평 10-23743호 공보(제 5-제 7 페이지, 도 1)
특허문헌 1 및 특허문헌 2 등에 개시되는 구동회로는, 파워디바이스의 스위칭시의 dV/dt에 의한 오동작을 방지하도록 구성된다. 그러나, 보다 정밀도 좋고, 즉, 필요할 때에 정확히 오동작을 방지할 수 있는 구동회로가 요구되고 있다.
본 발명의 목적은, 파워디바이스와 그 파워디바이스의 구동회로를 구비하고, 파워디바이스의 스위칭시에서의 구동회로의 오동작을 정밀도 좋게 방지할 수 있는 반도체장치를 제공하는 것이다.
본 발명에 의한 반도체장치는 파워디바이스와, 그 파워디바이스를 구동시키는 구동회로를 구비한다. 상기한 구동회로는, 외부제어신호에 따라 충방전되는 콘덴서와, 상기한 콘덴서의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로와, 상기한 제1 신호에 따라, 상기한 파워디바이스에 구동신호를 출력하는 구동제어회로와, 상기한 콘덴서의 전압을 검지하여, 상기 콘덴서의 전압이 소정의 범위내에서 증가할 때, 상기 콘덴서에 전류를 공급하여, 상기 콘덴서를 충전시키는 콘덴서 충전회로를 구비한다.
바람직하게는, 상기한 콘덴서를 충전시키는 콘덴서의 전압과 제2 기준전압을 비교하여, 그 비교결과에 근거하는 제2 신호를 출력하는 제2 비교회로와, 상기 제1 신호 및 상기 제2 신호를 사용하여, 상기 콘덴서의 전압이 증가할 때 및 상기 콘덴서의 전압이 상기 제1 기준전압보다 크고, 또한, 상기 제2 회로로부터 상기 제3 신호가 입력되면, 상기 콘덴서에 전류를 공급하는 전류공급회로를 구비한다.
본 발명에 의한 제2 반도체장치는, 파워디바이스와, 그 파워디바이스를 구동시키는 구동회로를 구비한다. 상기 구동회로는, 외부제어신호에 따라 충방전되는 콘덴서와, 상기 콘덴서의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로와, 상기 제1 신호에 따라, 상기 파워디바이스 비교하여, 그 비교결과에 근거하는 제2 신호를 출력하는 제2 비교회로와, 상기 제2 신호를 사용하여, 상기 콘덴서의 전압이 상기 제2 기준전압보다 큰 것을 검지하는 것, 검지했을 때부터 소정의 기간 동안 제3 신호를 출력하는 타이머와, 상기 타이머로부터 상기 제3 신호가 입력되면, 상기 콘덴서에 전류를 공급하는 전류공급회로를 구비한다.
본 발명에 의한 제3 반도체장치는, 파워디바이스와, 그 파워디바이스를 구동시키는 구동회로를 구비한다. 상기 구동회로는 외부제어신호에 따라 충방전되는 콘덴서와, 상기 콘덴서의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로와, 상기 제1 신호에 따라, 상기 파워디바이스에 구동신호를 출력하는 구동제어회로와, 상기 콘덴서의 전압과 제2 기준전압을 비교하여, 그 비교결과에 근거하는 제2 신호를 출력하는 제2 비교회로와, 상기 콘덴서의 전압, 및 상기 파워디바이스의 구동상태를 검지하여, 상기 콘덴서의 전압이 상기 제2 기준전압보다 크고, 또한, 상기 파워디바이스가 턴오프를 개시했을 때, 제3 신호를 출력하는 검지출력회로와, 상기 제3 신호를 사용하여, 상기 콘덴서의 전압이 상기 제2 기준전압보다 크고, 또한, 상기 파워디바이스가 턴오프를 시작한 것을 검지하면, 검지했을 때부터 소정의 기간 동안 제4 신호를 출력하는 타이머와, 상기 타이머로부터 상기 제4 신호가 입력되면, 상기 콘덴서에 전류를 공급하는 전류공급회로를 구비한다.
바람직하게는, 제3 반도체장치에 있어서, 상기 검지출력회로는, 상기 구동신호가 전압신호가 아닐 때, 상기 구동신호를 제5 전압신호로 변환하는 변환회로를 구비하고, 또한, 전압신호인 상기 구동신호 또는 상기 제5 전압신호와, 제3 기준전 압을 비교하여, 그 비교결과에 근거하는 제6 신호를 출력하는 제3 비교회로와, 상기 제2 신호를 사용하여, 상기 콘덴서의 전압이 상기 제2 기준전압보다 큰 것을 검지하고, 또한, 상기 제6 신호를 사용하여, 상기 파워디바이스가 턴오프를 개시한 것을 검지했을 때, 상기 제3 신호를 출력하는 검지회로를 구비한다.
바람직하게는, 제3 반도체장치에 있어서, 상기 검지출력회로는, 상기 파워디바이스의 구동상태를 검출하여, 그 구동상태에 따른 제5 전압신호를 출력하는 제1 검지회로와, 상기 제5 신호와 제3 기준전압을 비교하여, 그 비교결과에 근거하는 제6 신호를 출력하는 제3 비교회로와, 상기 제2 신호를 사용하여, 상기 콘덴서의 전압이 상기 제2 기준전압보다 큰 것을 검지하고, 또한 상기 제6 신호를 사용하여, 상기 파워디바이스가 턴오프를 개시한 것을 검지했을 때, 상기 제3 신호를 출력하는 제2 검지회로를 구비한다.
바람직하게는, 제1, 제2 및 제3 반도체장치에 있어서, 상기 전류공급회로는, 전류원과 스위치를 구비하고, 상기 스위치는, 상기 제3 신호, 또는 상기 제4 신호가 입력되면 스위치온하여, 상기 전류원으로부터의 전류를 통한다.
본 발명에 의한 반도체장치에 의하면, 파워디바이스와, 그 파워디바이스를 구동시키는 구동회로를 구비하고, 구동회로가, 외부제어신호에 따라 충방전되는 콘덴서와, 콘덴서의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로와, 제1 신호에 따라, 파워디바이스에 구동신호를 출력하는 구동제어회로와, 콘덴서의 전압을 검지하여, 콘덴서의 전압이 증가경향에 있고, 또한, 소정의 범위 내에 있을 때, 콘덴서에 전류를 공급하고, 콘덴서를 충전 시키는 콘덴서 충전회로를 구비하므로, 구동회로의 오동작을 정밀도 좋게 방지할 수 있다.
[발명의 실시예]
이하에, 첨부한 도면을 참조하여, 본 발명의 실시예에 대하여 설명한다.
(실시예 1)
도 1은, 본 실시예에 의한 반도체장치(파워모듈)의 구성을 나타내는 블록도이다. 도 1에 나타나는 바와 같이, 반도체장치(2)는, 인터페이스회로(4), 구동회로(6) 및 출력파워 디바이스회로(8)를 구비한다. 이 반도체장치(2)는, 입력측에서 마이크로 컴퓨터(10)에 접속되고, 출력측에서 부하(12)에 접속된다. 이때, 인터페이스회로(4)는, 마이크로 컴퓨터(10)와 신호의 주고 받기를 행하고, 마이크로 컴퓨터(10)로부터의 지시를 구동회로(6)에 출력한다. 구동회로(6)는, 마이크로 컴퓨터(10)의 지시에 의해 동작하고, 부하(12)에 신호를 출력한다.
이하에, 반도체장치(2)의 구성 및 동작에 대하여 상세히 설명한다. 이 반도체장치는, 여러가지의 파워일렉트로닉스 응용장치에 사용할 수 있지만, 이하에서는, 예로서, 인버터장치에 사용한 경우에 대하여 설명한다. 도 2는, 도 1의 반도체장치(3상)를 인버터장치에 사용하였을 때의, 인버터장치의 구성을 나타내는 블록도이다. 도 2에 나타내는 바와 같이, 인버터장치(20)는, 인버터 주회로(22), 전원(24), 절연회로(포토커플러)(26) 및 마이크로 컴퓨터(28)를 구비한다. 인버터 주회로(22)는, 컨버터부(30) 및 인버터부(32)를 갖는다. 도 1의 반도체장치(2)는, 이 인버터부(32)에 사용된다. 인버터부(32)는, 6개의 파워디바이스(34)와, 각각의 파워디바이스(34)를 구동시키는 6개의 구동회로(36)를 구비한다. 6개의 파워디바이스(34)는, 도 1의 반도체장치(2)에서의 출력파워 디바이스회로(8)에 상당하고, 6개의 구동회로(36)는, 도 1의 반도체장치(2)에서의 구동회로(6)에 해당한다. 컨버터부(24)는, 다이오드 브리지(38)로 이루어지는 정류회로이다.
전원(24)은, 인버터부(32)에 접속되고, 인버터부(32)에 전용으로 사용된다. 절연회로(26)는, 인버터부(32)의 구동회로(36)와 마이크로 컴퓨터(28)와의 사이에 접속되고, 주로, 마이크로 컴퓨터(28)로부터의 신호를 구동회로(36)에 전한다. 인버터장치(20)는, 그 입력측에서 교류전원(42)에 접속되고, 그 출력측에서 부하(모터)(44)에 접속된다. 인버터장치(20)는 교류전원(42)으로부터의 교류전압을 정류회로(30)에서 정류하고, 정류한 직류전압을 인버터부(32)에서 다시 3상 교류전압으로 변환하여, 모터(44)에 전력을 공급한다. 모터(44)는, 도 1에서의 부하(12)에 해당한다.
도 3은, 도 2의 인버터부(32)에서의 하나의 파워디바이스(34)와 그 구동회로(36)를 발췌한 도면이다. 도 3에 나타나는 바와 같이, 구동회로(36)는, 포토커플러(26)에 접속된다. 구동회로(36)는, 포토커플러(26)를 통해, 제어회로(마이크로 컴퓨터)(40)로부터 제어신호를 수취한다. 포토커플러(26)의 포토트랜지스터(50)는, 그 에미터 단자가 접지되고, 그 컬렉터 단자가 저항(52)을 통해 전원(24)에 접속된다. 포토트랜지스터(50)는, 제어회로(40)로부터의 제어신호에 따라 온 또는 오프한다. 여기서, 포토트랜지스터(50)가 온할 때, 전원(24)으로부터 저항(52)을 통해 포 토트랜지스터(50)에 전류가 흐른다. 한편, 포토트랜지스터(50)가 오프할 때, 전원(24)으로부터 저항(52)을 통해 구동회로(36)에 전류가 흐른다. 즉, 제어회로(40)로부터의 제어신호에 따라, 구동회로(36)에 입력되는 신호가 변화된다. 구동회로(36)의 출력신호는, 그 입력신호에 따라 변화된다. 구동회로(36)의 출력신호는, 파워디바이스(34)에 전해진다.
이하에, 구동회로(36)에 대하여 상세히 설명한다. 도 4는, 구동회로(36)의 회로도이다. 도 4a는, 본 실시예에 의한 반도체장치의 구동회로를 나타내고, 도 4b는, 비교를 위한, 종래의 반도체장치의 구동회로를 나타낸다. 여기서, 도 4b의 구동회로의 구성은, 도 4a의 구동회로의 구성에 포함된다. 따라서, 도 4b의 구동회로에 대해서는, 도 4a의 구동회로와 동일한 구성요소에 동일한 부호를 부착하고, 설명을 생략한다. 이하에서는, 도 4a를 참조하여, 본 실시예에 의한 반도체장치의 구동회로에 대하여 설명한다. 이때, 구동회로(36)가 구동시키는 파워디바이스(34)는, 전압구동형 소자(예를 들면 IGRT)이다. 도 4a에 나타나는 바와 같이, 구동회로(36)는, 콘덴서(56), 제1 비교부(58), 구동제어부(60), 제2 비교부(62), AND 회로(64), 전류원(66) 및 스위치(68)를 구비한다. 도 4a의 구동회로는, 도 4b의 구동회로에, 제2 비교부, AND 회로, 전류원 및 스위치가 추가된 구성을 하고 있다.
콘덴서(56)는, 포토트랜지스터(50)에 병렬로 접속된다. 요컨대, 콘덴서(56)는, 그 일단이 접지되고, 타단이, 포토트랜지스터(50)의 컬렉터 단자에 접속된다. 그 결과, 콘덴서의 일단은, 저항(52)을 통해 전원(24)에 접속된다.
제1 비교부(58)는, OP 앰프로 이루어지는 비교기(70), 저항(72, 74, 76) 및 트랜지스터(78)를 구비한다. 비교기(70)의 제1 입력단은, 콘덴서(56)에 접속되고, 비교기(70)의 제2 입력단은, 전원전압을 분압하는 분압저항(72, 74)에 접속된다. 저항 72 및 저항 74는, 서로 직렬로 접속된다. 저항 72의 일단은, 전원(24)에 접속되고, 저항 74의 일단은 접지된다. 또한, 비교기(70)의 제2 입력단과, 비교기(70)의 출력단과의 사이에, 저항 76 및 트랜지스터(78)가 접속된다. 저항 76은, 그 일단이 비교기(70)의 제2 입력단에 접속되고, 타단이 트랜지스터(78)의 컬렉터 단자에 접속된다. 트랜지스터(78)의 에미터 단자는 접지되고, 트랜지스터(78)의 게이트단자는, 비교기(70)의 출력단에 접속된다. 비교기(70)의 출력단은, 구동제어부(60)의 입력단자에 접속된다.
구동제어부(60)는, 그 출력단자가, 파워디바이스(34)의 제어단자에 접속된다. 구동제어부(60)는, 비교기(70)로부터 입력되는 신호에 따라, 파워디바이스(34)의 제어단자에 전압신호를 출력한다. 구동제어부(60)는, 비교기(70)의 출력신호를 반전시키는 회로를 구비하여, 비교기(70)의 출력신호가 고레벨일 때, 파워디바이스(34)를 오프하는 신호(저레벨신호)를 출력하고, 비교기(70)의 출력신호가 저레벨일 때, 파워디바이스(34)를 온하는 신호(고레벨신호)를 출력한다.
제2 비교부(62)는, OP 앰프로 이루어지는 비교기(80), 저항(82, 84, 86) 및 트랜지스터(88)를 구비한다. 비교기(80)의 제1 입력단은, 콘덴서(56)에 접속되고, 비교기(80)의 제2 입력단은, 전원전압을 분압하는 분압저항(82, 84)에 접속된다. 저항 82 및 저항 84는, 서로 직렬로 접속된다. 저항 82의 일단은, 전원(24)에 접속되고, 저항 84의 일단은 접지된다. 또한, 비교기(80)의 제2 입력단과, 비교기(80) 의 출력단과의 사이에, 저항 86 및 트랜지스터(88)가 접속된다. 저항 86은, 그 일단이 비교기(80)의 제2 입력단에 접속되고, 타단이 트랜지스터(88)의 컬렉터 단자에 접속된다. 트랜지스터(88)의 에미터 단자는 접지되고, 게이트단자는 비교기(80)의 출력단에 접속된다.
AND 회로(64)는, 그 제1 입력단 및 제2 입력단이 각각, 비교기(70)의 출력단 및 비교기(80)의 출력단에 접속된다. AND 회로(64)의 출력단은, 스위치(68)에 접속된다. AND 회로(64)는, 제2 입력단에 입력된 실제의 신호의 레벨을 반전시켜, 그 반전시킨 레벨을, 입력신호의 레벨로 한다.
스위치(68)는, 양방향 아날로그 스위치이다. AND 회로(64)의 출력단은, 스위치(68)의 제어단자에 접속된다. 스위치(68)는, 제어단자에 입력되는 신호에 따라, 온 또는 오프한다. 스위치(68)가 온할 때는, 전류원(66)으로부터 스위치(68)를 통해 전류 Iin이 흐른다.
여기서, 구동제어부(60)의 구성 및 동작을 보다 상세히 설명한다. 도 5는, 구동제어부(60)의 구성의 일례를 나타내는 회로도이다. 도 5에 나타나는 바와 같이, 구동제어부(60)는, 인버터(90), OP 앰프(92) 및 2개의 스위치(94, 96)를 구비한다. 비교기(70)의 출력단은, 인버터(90)의 입력단에 접속된다. 인버터(90)의 출력단은, OP 앰프(92)의 입력단에 접속된다. 인버터(90)는, 비교기(70)의 출력신호를 반전하여, 그 반전한 신호를 OP 앰프(92)에 출력한다. OP 앰프(92)는, 인버터(90)의 출력신호를 증폭하고, 그 증폭한 신호를 스위치(94, 96)에 출력한다. 이때, OP 앰프(92)는, 증폭한 신호를 반전하여 얻을 수 있는 반전신호와, 반전하지 않은 그 대로의 비반전신호를 출력한다. OP 앰프(92)가 출력하는 비반전신호는, 제1 스위치(94)에 전해지고, 반전신호는, 제2 스위치(96)에 전해진다. 제1 스위치(94) 및 제2 스위치(96)는, 각각, OP 앰프(92)로부터 고레벨의 신호가 전해지면 온한다. 제1 스위치(94)가 온하면, 파워디바이스(34)의 제어단자가 전원에 접속되고, 그 제어단자에 고레벨신호가 입력된다. 한편, 제2 스위치(96)가 온하면, 파워디바이스(34)의 제어단자가 접지되며, 그 제어단자에 저레벨신호가 입력된다. 이 구동제어부(60)에서, 비교기(70)의 출력신호가 고레벨일 때, 인버터(90)의 출력신호는, 저레벨신호가 된다. 또한, 제1 스위치(94) 및 제2 스위치(96)에 전해지는 신호는, 각각, 저레벨신호 및 고레벨신호가 된다. 결과로서, 제2 스위치(96)만이 온하여, 구동제어회로(60)에서 파워디바이스(34)에 출력되는 신호는, 저레벨신호가 된다. 그 결과, 파워디바이스(34)는 오프하는 한편, 비교기(70)의 출력신호가 저레벨일 때, 인버터(90)의 출력신호는 고레벨이다. 또한, 제1 스위치(94) 및 제2 스위치(96)에 전해지는 신호는, 각각, 고레벨신호 및 저레벨신호이다. 결과로서, 제1 스위치(94)만이 온하고, 구동제어회로(60)로부터 파워디바이스(34)에 출력되는 신호는, 고레벨신호가 된다. 그 결과, 파워디바이스(34)는 온한다.
다음에, 제1 비교부(58)에서의 비교기(70) 및 제2 비교부(62)에서의 비교기(80)의 기준전압에 대하여 설명한다. 제1 비교부(58)에서의 비교기(70)는, 그 제1 입력단에 콘덴서의 전압 Vin1이 입력되고, 그 제2 입력단에 정전압(기준전압)이 입력된다. 비교기(70)는, 전압 Vin1과 기준전압을 비교하고, 그 비교결과에 근거하여, 전압 Vin2를 출력한다. 구체적으로, 비교기(70)는, 전압 Vin1이 기준전압을 초 과할 때, 고레벨의 전압을 출력하여, 전압 Vin1이 기준전압 이하일 때, 저레벨의 전압을 출력한다. 여기서, 트랜지스터(78)는, 비교기(70)의 출력전압이 고레벨일 때 온하고, 저레벨일 때 오프한다. 트랜지스터(78)가 온할 때, 전원(24)으로부터 저항 72 및 저항 76을 통해 전류가 흐른다. 한편, 트랜지스터(78)가 오프할 때, 저항 76에는 전류가 흐르지 않고, 저항 72, 74에만 전류가 흐른다. 따라서, 비교기(70)의 제2 입력단에 입력되는 기준전압은 Vin2가 고레벨일 때와, 저레벨일 때와, 그 값(Eref1)이 다르다. 여기서, 전원전압의 값을 Vd로 하여, 저항 72, 저항 74 및 저항 76의 값을, 각각, r1 , r2, r3으로 하면, Vin2가 고레벨일 때의 기준전압의 값 Ere f1H는, 이하의 식 (1)로 표시된다.
Figure 112004033369170-pat00001
또한, Vin2가 저레벨일 때의 기준전압의 값 Eref1L은, 이하의 식(2)로 표시된다.
Figure 112004033369170-pat00002
한편, 제2 비교부(62)에서의 비교기(80)는, 그 제1 입력단에 콘덴서의 전압 Vin1이 입력되고, 그 제2 입력단에 정전압(기준전압)이 입력된다. 비교기(80)는, 전압 Vin1과 기준전압을 비교하고, 그 비교결과에 근거하여, AND 회로(64)에 전압 Vin3을 출력한다. 구체적으로, 비교기(80)는, 전압 Vin1이 기준전압을 초과할 때, 고레벨의 전압을 출력하고, 전압 Vin1이 기준전압 이하일 때, 저레벨의 전압을 출력한다. 여기서, 트랜지스터(88)는, 비교기(80)의 출력전압이 고레벨일 때 온하고, 저레벨일 때오프한다. 트랜지스터(88)가 온할 때, 전원(24)으로부터 저항 82 및 저항 86을 통해 전류가 흐른다. 한편, 트랜지스터(88)가 오프할 때, 저항 86에는 전류가 흐르지 않고, 저항 82, 84에만 전류가 흐른다. 따라서, 비교기(80)의 제2 입력단에 입력되는 기준전압은, 비교기(80)의 출력전압이 고레벨일 때와, 저레벨일 때로, 그 값(Eref2)이 다르다. 여기서, 전원전압의 값을 Vd로 하고, 저항 82, 저항84 및 저항 86의 값을, 각각, r4, r5, r6으로 하면, 비교기(80)의 출력전압이 고레벨일 때의 기준전압의 값 Eref2H는, 식 (3)으로 표시되고, 저레벨일 때의 기준전압의 값 Eref2L은, 식 (4)로 표시된다.
Figure 112004033369170-pat00003
Figure 112004033369170-pat00004
이하에, 이 구동회로(36)의 동작을 설명한다. 도 6은, 이 구동회로(36)의 동작을 설명하기 위한 파형도이다. 도 6에서, 6a는, 제어회로로부터 포토커플러(26)에 입력되는 신호의 파형, 6b는, 콘덴서(56)의 전압 Vin1의 파형, 6c는, 비교기 (70)의 출력전압 Vin2의 파형, 6d는, 비교기(80)의 출력전압 Vin3의 파형, 6e는, 스위치(68)를 통해 흐르는 전류 Iin의 파형이다. 이하에서는, 구동회로(36)의 동작을, 파워디바이스(34)가 턴온(오프로부터 온)할 때와, 턴오프(온으로부터 오프) 할 때로 나누어 설명한다. 이때, 파워디바이스(34)는, Vin2가 고레벨일 때 오프하고, Vin2가 저레벨일 때 온한다. 최초, 파워디바이스(34)는 오프상태이고, Vin1, Vin2, Vin3은, 모두 고레벨(전압값 Vd(V))이다.
A. 파워디바이스가 턴온할 때
제어회로로부터 포토커플러(26)에 온지령신호(고레벨의 신호)가 입력되면, 포토커플러(26)의 2차측의 트랜지스터(50)가 온한다. 트랜지스터(50)가 온하면, 전원(24)으로부터 저항(52)을 통해 포토트랜지스터(50)에 전류(Ia)가 흐른다. 여기서, 전원전압의 값을 Vd로 하고, 저항(52)의 값을 R로 하면, 전류 Ia의 값은, Vd/R 이다. 또한, 포토트랜지스터(50)에 전류가 흐르는 것에 의해, 콘덴서(56)로부터 포토트랜지스터(50)에 전류가 흐르게 되고, 콘덴서(56)가 방전된다(파워디바이스(34)가 오프상태일 때, 콘덴서(56)는 충전되어 있다.). 그 결과, 콘덴서(56)의 전압 Vin1이 저하한다(도 6b 참조.).
비교기(70)는, 전압 Vin1과 기준전압을 비교한다. 최초, 파워디바이스(34)는 오프되어 있고, 전압 Vin2가 고레벨이므로, 기준전압의 값은, Eref1H이다(식 (1) 참조.). 비교기(70)는, 전술한 바와 같이, 전압 Vin1이 저하하여, 그 값이 Eref1H(도 6b에 있어서, 점 A에서 표시된다.)이하가 되면, 저레벨의 전압 Vin2(0V)를 출력한다(도 6c 참조.). 전압 Vin2는, 구동제어부(60) 및 AND 회로(64)에 출력된다. 이 때, Eref1H는, 전압 Vin2를 저레벨로 하고, 파워디바이스(34)를 온시키는 임계치로서, 「온임계치」라 부른다.
구동제어부(60)는, 비교기(70)로부터 저레벨의 전압신호(Vin2)가 입력되면, 파워디바이스(34)에 고레벨신호를 출력한다. 파워디바이스(34)는, 이 고레벨신호에 의해, 턴온을 시작한다.
한편, 비교기(80)는, 전압 Vin1과 기준전압을 비교한다. 이때의 기준전압의 값은, Eref2H이다(식 (3) 참조.). 비교기(80)는, 전압 Vin1의 값이, Eref2H(도 6b에서, 점 B로 표시된다.) 이하가 되면, 저레벨의 전압 Vin3(0V)을 출력한다(도 6d 참조.). 전압 Vin3은, AND 회로(64)에 출력된다.
AND 회로(64)는, 비교기(70)의 출력전압(Vin2)과, 비교기(80)의 출력전압(Vin3)을 입력신호로 한다. AND 회로(64)는, 비교기(70)에 의한 입력신호의 레벨을, 비교기(70)의 출력전압의 레벨과 같은 레벨로서 취급하고, 비교기(80)에 의한 입력신호의 레벨을, 비교기(80)의 출력전압의 레벨을 반전시킨 레벨로서 취급한다. AND 회로(64)는, 상기 처리 후, 2개의 입력신호가 모두 고레벨일 때, 고레벨신호를 출력한다.
여기서, Eref1H와 Eref2H에 대해서는, 이하의 식 (5)의 관계가 성립한다.
Figure 112004033369170-pat00005
식 (5)를 참조하면, Vin1의 값(Vin1O)은, 우선, Eref1H에 도달한다. Vin1O가 Eref1H 이하가 되면, Vin2는 저레벨이 된다. Eref2H<Vin1O≤Eref1H일 때, Vin2는 저레벨이고, Vin3은 고레벨이다. 이 경우, AND 회로(64)는, 비교기(80)에 의한 입력신호의 레벨을, 비교기(80)의 출력전압의 레벨을 반전시킨 레벨로서 취급하므로, 2개의 입력신호를 모두 저레벨이라 간주하고, 저레벨신호를 출력한다. AND 회로(64)는, 스위치(68)의 제어단자에, 저레벨신호를 출력한다. 스위치(68)는, 저레벨신호가 입력되면 오프하고, 전류 Iin을 차단한다(전류치 IinO=0). 그 후, Vin1의 값이 Eref2H 이하가 되면, Vin3이 저레벨이 된다. AND 회로(64)는, 그것을 고레벨의 입력신호라 간주하지만, 그 때에는, 비교기(70)에 의한 입력신호기 저레벨로 되어 있기 때문에, AND 회로(64)의 출력신호는, 저레벨 그대로 있다. Vin1은, 최종적으로, 0V까지 저하한다. 한편, 비교기(80)의 기준전압은, 비교기(80)의 출력신호가 저레벨이 되는 것에 의해, Eref2L로 설정된다.
B. 파워디바이스가 턴오프할 때
다음에, 제어회로로부터 포토커플러(26)에 오프지령신호(저레벨의 신호)가 입력되면, 포토커플러(26)의 2차측의 포토트랜지스터(50)가 오프한다. 포토트랜지스터(50)가 오프하면, 전원(24)으로부터 저항(52)을 통해 콘덴서(56)에 전류(Ib)가 흐른다. 여기서, 전류 Ib의 값은, Vd/R이다. 전원(24)으로부터 콘덴서(56)에 전류가 흐르면, 콘덴서(56)가 충전되고, 콘덴서의 전압 Vin1이 상승한다(도 6b 참조.).
비교기(70)는, 전압 Vin1과 기준전압을 비교한다. 여기서, 기준전압의 값은, Eref1L인 (식 (2) 참조.). 비교기(70)는, 전압 Vin1의 값이 EreflL(도 6b에서, 점 C 로 표시된다.)를 초과하면, 고레벨의 전압 Vin2를 출력한다(도 6c 참조.). 이때, Eref1L은, 전압 Vin2를 고레벨로 하고, 파워디바이스(34)를 오프시키는 임계치로서, 「오프 임계치」라 부른다.
구동제어부(60)는, 비교기(70)로부터 고레벨의 전압신호(Vin2)가 입력되면, 파워디바이스(34)에 저레벨신호를 출력한다. 파워디바이스(34)는, 이 저레벨신호에 의해, 턴오프를 시작한다.
한편, 비교기(80)는, 전압 Vin1과, 기준전압을 비교한다. 이 경우의 기준전압의 값은, Eref2L인 (식 (4) 참조.). 비교기(80)는, 전압 Vin1의 값이, Eref2L(도 6b에서, 점 D로 표시된다.)을 초과하면, 고레벨의 전압 Vin3을 출력한다(도 6d 참조.).
여기서, AND 회로(64)는, 비교기(70)의 출력전압과, 비교기(80)의 출력전압을 입력신호로 한다. 지금, 비교기의 기준전압에 대하여, 이하의 식 (6)의 관계가 성립한다.
Figure 112004033369170-pat00006
식 (6)을 참조하면, Vin1의 값(Vin1O)은, 우선, Eref1L에 도달한다. Ere1fL<Vin1O≤Eref2L일 때, Vin2는 고레벨이고, 또한, Vin3은 저레벨이다. 이 경우, AND 회로(64)는, 비교기(80)에 의한 입력신호의 레벨을, 비교기(80)의 출력전압의 레벨을 반전시킨 레벨로서 취급하므로, 2개의 입력신호를 모두 고레벨이라 간주하고, 고레벨신호를 출력한다. AND 회로(64)는, 스위치(68)의 제어단자에, 고레벨신호를 출력한다. 이때, 스위치(68)는 온하고, 스위치(68)에 전류 Iin(전류치 IinO(A))이 흐른다. 이 전류 Iin은, 전압입력 신호라인(비교기(70)의 제1 입력단에 접속되는 신호라인)에 되돌아가, 다시, 콘덴서(56)에 유입한다(도 6e 참조.). 이에 따라, 콘덴서(56)가 충전되고, Vin1의 값이 상승한다(도 6b 참조.).
다음에, Vin1의 값이, Eref2L을 초과하면(Eref2L<Vin1O), Vin3은, 고레벨로 된다. 전술한 바와 같이, AND 회로(64)는, 이것을 저레벨로서 취급한다. AND 회로(64)는, 2개의 입력신호 중 한쪽이 저레벨이므로, 스위치(68)의 제어단자에 저레벨신호를 출력한다. 이에 따라, 스위치(68)는 오프하여, 전류원(66)으로부터의 전류를 차단한다(도 6e 참조.). 최종적으로, Vin1의 값은 Vd(V)가 된다.
그 후, 제어회로로부터 포토커플러(26)에 다시 온지령신호 또는 오프지령신호가 입력되었을 때, 구동회로(36)는, 각각, 전술한 동작과 동일한 동작을 행한다.
구동회로(36)는, 제어회로로부터 오프지령신호가 입력되면, Eref1L<Vin1O≤Eref2L의 관계가 성립하는 동안, 전압입력 신호라인에 전류 Iin을 흐르게 한다. 이에 따라, 콘덴서(56)가 충전되고, 전압 Vin1이 상승한다. 도 6b는, 이 경우의 Vin1의 변화를 나타낸다. 이것을, 종래의 구동회로(도 4b 참조.)에서의 Vin1의 변화(일점쇄선으로 표시된다.)와 비교하면, 도 4a에 표시되는 구동회로(36)에서는, Vin1의 값이, 오프 임계치를 초과한 후, 단시간에 Vd까지 상승하는 것을 안다.
본 실시예에 의한 반도체장치의 구동회로에서는, 전압입력 신호라인의 전압 Vin1이 오프 임계치를 초과하자마자, 전압입력 신호라인에 전류 Iin이 흐르게 되어 그 임피던스가 감소하므로, 콘덴서의 충전시간이 짧아진다. 이에 따라, 전압 Vin1은, 오프 임계치를 초과한 후 바로, (파워디바이스의 dV/dt에 의한 영향을 받지 않을 정도로)충분히 상승한다. 따라서, 파워디바이스의 턴오프에 의한 큰 dV/dt(소위 스파이크 전압)가 발생해도, 전압입력 신호라인의 전압이, 임계치 부근에서 변동하는 일이 없으므로, 구동회로의 오동작을 방지할 수 있다. 또한, 그 결과, 파워디바이스의 오동작을 방지할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 전압입력 신호라인의 전압을 항상 모니터하고, 그 전압이 증가하고 또한, 소정의 범위 내에 있다고 검지하였을 때에 전압의 조정을 행하므로, 정밀도 좋게 오동작을 방지할 수 있다. 또한, 전압입력신호라인의 전압이 소정의 범위 내에 있을 때만 전류 Iin을 흐르게 하므로, 무효하게 전류를 흐르게 하지 않고, 전력소비를 감소할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 파워디바이스의 스위칭 동작에 의해 오동작하지 않은 구동회로를 비교적 저가로 실현할 수 있다.
이때, Eref2L은, 오프 임계치보다 크고, 또한， Vin1의 고레벨전압값보다 작으면, 2Vd/3 이외의 임의의 값이라도 된다.
또한, 본 실시예에 의한 반도체장치의 구동회로에서는, 전압 Vin1에 대하여, Eref1L<Vin1O≤Eref2L인 것을 검지하기 위해, AND 회로를 사용하였지만, 다른 논리회로를 사용해도 된다.
이때, 본 실시예에 의한 반도체장치는, 도 1에 나타낸 바와 같이, 인터페이스회로, 구동회로 및 출력파워 디바이스회로를 구비하지만, 그 외에, 검출회로나 보호회로 등의 다른 회로를 구비하고 있어도 된다. 도 7은, 그와 같은 검출회로 및 보호회로를 구비하는 반도체장치의 블록도이다. 도 7에서, 도 1의 반도체장치와 동일한 구성요소에는, 동일한 부호를 부착하고, 설명을 생략한다. 도 7에 나타낸 바와 같이, 반도체장치(102)는, 인터페이스회로(4), 구동회로(6), 검출회로(104), 보호회로(106) 및 출력파워 디바이스회로(8)를 구비한다. 반도체장치(102)는, 입력측에서 마이크로 컴퓨터(10)에 접속되고, 출력측에서 부하(12)에 접속된다. 검출회로(104)는, 부하(12)와 출력파워 디바이스회로(8)의 구동상태(출력전류나 온도 등)를 검출하고, 그 검출결과를 보호회로(106) 및 인터페이스회로(4)에 출력한다. 보호회로(106)는, 검출회로(104)로부터의 검출결과를 사용하여, 부하(12) 및 출력파워 디바이스회로(8)의 구동상태를 판단하고, 필요하면, 구동회로(6), 출력파워 디바이스회로(8) 및 인터페이스회로(4)에, 출력파워 디바이스회로(8)의 동작정지를 지시하는 신호를 출력한다.
(실시예 2)
도 8은, 실시예 2에 의한 반도체장치의 구동회로를 나타낸다. 도 8에서, 도 4a의 회로와 동일한 구성요소에는, 동일한 부호를 부착하고, 설명을 생략한다. 본 실시예에 의한 반도체장치의 구동회로가, 실시예 1에 의한 반도체장치의 구동회로 와 다른 점은, Vin2 및 Vin3을 입력으로 하는 AND 회로가 제거되고, 그 대신에, Vin3을 입력으로 하는 타이머가 설치된 점이다. 도 8에 나타낸 바와 같이, 본 실시예에 의한 반도체장치의 구동회로는, 제2 비교부(62) 및 스위치(68)에 접속된 타이머(110)를 구비한다. 또한, 제2 비교부(62)는, 저항(112, 114, 116)을 구비한다.
실시예 1에서 설명한 바와 같이, 제2 비교부(62)에서, 저항 112, 저항 114 및 저항 116의 값을, 각각, r7, r8, r9로 하면, 비교기(80)의 출력전압이 고레벨일 때의 기준전압의 값 Eref3H 및 비교기(80)의 출력전압이 저레벨일 때의 기준전압의 값 Eref3L은, 각각, 이하의 식 (7) 및 식 (8)로 표시된다.
Figure 112004033369170-pat00007
Figure 112004033369170-pat00008
타이머(110)는, 일정한 기간만 스위치(68)에 고레벨신호를 출력하고, 그 이외의 경우에는, 스위치(68)에 저레벨신호를 출력한다. 구체적으로, 타이머(110)는, 제2 비교부(62)에서의 비교기(80)의 출력신호가 저레벨로부터 고레벨이 되었을 때, 요컨대, Vin1의 값이 Eref3L을 초과했을 때, 그 순간으로부터 일정한 기간만큼, 스위치(68)에 대하여 고레벨신호를 출력한다. 스위치(68)에 고레벨신호가 입력되었을 때, 스위치(68)는 온하여, 스위치(68)를 전류 Iin(전류치 IinO(A))이 흐른다. 이 전류 Iin은, 전압입력 신호라인에 되돌아가, 다시, 콘덴서(56)에 유입한다. 이에 따라, 콘덴서(56)가 충전되고, Vin1의 값이 상승한다. 타이머(110)는, 일정한 기간이 경과하면, 스위치(68)에 저레벨신호를 출력하고, 스위치(68)를 오프한다. 이상에 의해, 콘덴서(56)에는, Vin1이 Eref3L을 초과하고나서 일정한 기간만큼 전류 Iin이 흐른다.
여기서, 식 (8)을 참조하면 알 수 있는 바와 같이, Eref3L은, 저항값 r7, r8을 선택함으로써 임의로 설정할 수 있다. 예를 들면, Eref3L을, 오프 임계치와 동일한 값으로 설정하면, 전압입력 신호라인의 전압 Vin1이 오프 임계치를 초과했을 때, 전압입력 신호라인에 전류 Iin이 흐르기 시작한다. 요컨대, 저항값 r7, r8을 선택함으로써, 전압입력 신호라인에 전류 Iin이 흐르기 시작할 때의 Vin1의 조건을 임의로 설정할 수 있다. Eref3L은, 오프 임계치 이상, Vin1의 고레벨전압값(Vd) 미만이면 되지만, 바람직하게는, 오프 임계치 부근의 값이다. 이때, Eref3H도, 저항값 r7, r8, r9를 선택함으로써, 임의로 설정할 수 있다.
본 실시예에 의한 반도체장치의 구동회로에서는, 전압입력 신호라인의 전압 Vin1이 Eref3L을 초과하자마자, 전압입력 신호라인에 전류 Iin이 흐르게 되어 그 임피던스가 감소한다. 이에 따라, 콘덴서의 충전속도가 변화되고, Eref3L을 초과한 후의 전압 Vin1의 상승 속도는, Eref3L에 도달하기 이전의 그것과 비교하여, 커진다. 여기서, Eref3L을 오프 임계치 부근에 설정하면, Vin1은, Eref3L을 초과하면 바로,(파워디바이스의 dV/dt에 의한 영향을 받지 않을 정도로)충분히 상승한다. 이 경우, 파워디바이스의 턴오프에 의한 큰 dV/dt가 발생해도, 전압입력 신호라인의 전압이, 임계치 부근에서 변동하지 않으므로, 구동회로의 오동작을 방지할 수 있다. 또한, 그 결과, 파워디바이스의 오동작을 방지할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 전압입력 신호라인의 전압을 항상 모니터하고, 그 전압이 Eref3L을 초과한 것을 검지하여, 전압입력 신호라인에 전류 Iin을 흐르므로, 정밀도 좋게 오동작의 방지를 행할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 파워디바이스의 스위칭동작에 의해 오동작하지 않은 구동회로를 비교적 저가로 실현할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 콘덴서를 충전시키는 기간을, Vin1이 Eref3L을 초과하고나서 일정기간으로 제한하므로, 포토커플러에 흐르는 과부하전류를 억제할 수 있다. 따라서, 포토커플러의 수명을 연장시킬 수 있고, 그 결과, 이 반도체장치를 사용한 파워일렉트로닉스 응용장치의 수명을 연장시킬 수 있다.
이때, 전류 Iin을 흐르는 시간(타이머(110)가, 고레벨신호를 출력하는 기간)은, Vin1이 Eref3L을 초과하고나서 Vd(고레벨의 전압값)에 도달하기까지의 시간 내이고, 콘덴서의 충전속도에 따라, 임의로 최적화할 수 있다. 예를 들면, Eref3L이 오프임계치와 같은 경우, 전류 Iin을 흐르게 하는 시간은, 수십 ns 내지 100ns(nano초)이라도 된다.
이때, 본 실시예에 의한 반도체장치의 구동회로에서는, 제2 비교부의 출력신호를 타이머에 입력하였지만, Eref3L을 오프 임계치와 같은 값으로 설정하는 경우는, 제1 비교부의 출력신호를 타이머에 입력하는 것도 가능하다. 그 경우는, 제2 비교부를 제거할 수 있고, 구동회로를 보다 간단히 구성할 수 있다.
(실시예 3)
도 9는, 실시예 3에 의한 반도체장치의 구동회로를 나타낸다. 도 9의 구동회로에서, 도 8의 구동회로와 동일한 구성요소에는, 동일한 부호를 부착하고, 설명을 생략한다. 본 실시예에 의한 반도체장치의 구동회로가, 실시예 2에 의한 반도체장치의 구동회로와 다른 점은, 파워디바이스(34)의 게이트전압과 기준전압을 비교하는 제3 비교부(122)와, 제2 비교부(62)의 출력신호 및 제3 비교부(122)의 출력신호를 입력으로 하는 AND 회로(124)를 구비하는 점이다.
제3 비교부(122)는, OP 앰프로 이루어지는 비교기(130), 저항 132 및 저항 134를 구비한다. 비교기(130)의 제1 입력단은, 파워디바이스(34)의 게이트단자에 접속되고, 비교기(130)의 제2 입력단은, 전원전압을 분압하는 저항 132, 134에 접속된다. 저항 132 및 저항 134는, 서로 직렬로 접속된다. 저항 132의 일단은, 전원(24)에 접속되고, 저항 134의 일단은 접지된다. 저항 132, 134는, 전원전압을 분압하고, 그 분압된 전압을 비교기(130)의 제2 입력단에 공급한다.
AND 회로(124)는, 그 제1 입력단 및 제2 입력단이, 각각, 제2 비교부(62)에서의 비교기(80)의 출력단, 및 비교기(130)의 출력단에 접속된다. AND 회로(124)의 출력단은, 타이머(110)에 접속된다.
이하에, 구동회로(36)의 동작을 설명한다. 제3 비교부(122)에서, 비교기(130)는, 그 제1 입력단에 파워디바이스(34)의 게이트전압이 입력되고, 그 제2 입력단에 기준전압이 입력된다. 비교기(130)는, 게이트전압과 기준전압을 비교하고, 그 비교결과에 근거하여, 전압신호를 출력한다. 구체적으로, 비교기(130)는, 게이트전압이 기준전압(파워디바이스(34)가 턴온을 시작하는 임계치전압)보다 작아지면, 고레벨의 전압을 출력한다. AND 회로(124)는, 제2 비교부(62)에서의 비교기(80)의 출력전압과, 비교기(130)의 출력전압을 입력신호로 한다. 여기서, AND 회로(124)는, 2개의 입력신호가 모두 고레벨일 때, 즉, 전압입력 신호라인의 전압의 값이 Eref3L을 초과하고, 또한, 파워디바이스(34)의 게이트전압이, 파워디바이스의 턴온을 시작시키는 값보다 작아졌을 때 고레벨신호를 출력한다. 이때, 비교기(130)의 제2 입력단에 입력되는 기준전압은, 파워디바이스(34)가 턴온을 시작하는 전압으로 했지만, 그것보다 작은 전압, 즉, 파워디바이스(34)가 충분히 오프상태가 될 때의 전압으로 해도 된다.
타이머(110)의 동작은, 실시예 2에서 설명한 대로이다. 요컨대, 타이머(110)는, AND 회로(124)의 출력신호가 고레벨로 된 순간으로부터 일정한 기간만큼, 스위치(68)에 고레벨신호 및 저레벨신호가 입력되었을 때의 구동회로(36)의 동작은, 실시예 1에서 설명한 대로이다.
구동회로(36)에서는, 비교기(70)와 파워디바이스(34)와의 사이에 구동제어부(60)가 설치되기 때문에, 제1 비교부(58)에서의 비교기(70)의 출력전압 Vin2와, 파 워디바이스(34)의 게이트단자에 실제로 인가되는 전압과의 사이에, 차가 생기는 경우가 있다. 예를 들면, 구동제어부(60)는, dV/dt를 억제하기 위한 게이트저항(140)을 포함한다. 본 실시예에 의한 반도체장치에 있어서는, 전압입력 신호라인의 전압 Vin이 기준전압을 초과한 것에 더하여, 파워디바이스(34)의 게이트전압이 기준전압보다 작아졌을 때에 타이머(110)가 가동하므로, 실제의 파워디바이스의 스위칭시에 맞추어, 정밀도 좋게 콘덴서(56)에 전류를 흐르게 할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 콘덴서를 충전시키는 기간을 일정기간으로 제한하므로, 포토커플러에 흐르는 과부하전류를 억제할 수 있다. 따라서, 포토커플러의 수명을 연장시킬 수 있고, 그 결과, 이 반도체장치를 사용한 파워일렉트로닉스 응용장치의 수명을 연장시킬 수 있다.
본 실시예에 의한 반도체장치의 구동회로에서는, 전압입력 신호라인의 전압 Vin1이 Eref3L을 초과하고, 또한, 파워디바이스가 턴오프를 시작하자마자, 전압입력 신호라인에 전류 Iin이 흐르게 되어, 전압입력 신호라인의 임피던스가 저감한다. 이에 따라, 전압 Vin1이 Eref3L을 초과하고, 또한, 파워디바이스가 턴오프를 시작한 후의 전압 Vin1의 상승속도는, 그것 이전의 전압 Vin1의 상승속도와 비교하여, 커진다. 여기서, Eref3L을 오프 임계치 부근에 설정하면, 전압 Vin1은, 전압 Vin1이 Eref3L을 초과하고, 또한, 파워디바이스가 턴오프를 시작한 후에 바로,(파워디바이스의 dV/Dt에 의한 영향을 받지 않을 정도로)충분히 상승한다. 따라서, 파워디바이스의 턴오프에 의한 큰 dV/dt가 발생에도, 전압입력 신호라인의 전압이, 임계치 부근에서 변동하지 않으므로, 구동회로의 오동작을 방지할 수 있다. 또한, 그 결과, 파워디바이스의 오동작을 방지할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 파워디바이스의 스위칭동작에 의해 오동작하지 않는 구동회로를 비교적 저가로 실현할 수 있다.
(실시예 4)
도 10은, 실시예 4의 반도체장치에서의, 1개의 파워디바이스, 그 구동회로 및 그 검출회로를 나타내는 회로도이다. 본 실시예 4에 의한 반도체장치는, 구동회로(6) 및 파워디바이스 출력회로(8)에 더하여, 검출회로(104)를 구비한다(도 7 참조). 검출회로(104)는, 파워디바이스 출력회로(8)에서의 각각의 파워디바이스에 대응하는 검출회로(142)로 이루어진다. 본 실시예에 의한 반도체장치에 있어서, 검출회로(142)는 도 10에 나타낸 바와 같이, 파워디바이스(34)의 출력전류(파워디바이스(34)가 IGBT인 경우는, 컬렉터전류)를 검출하는 전류센서이다. 이 검출회로(142)는, 예를 들면, 파워디바이스(34)에 내장되어도 된다. 도 10에서, 도 9의 구동회로와 동일한 구성요소에는, 동일한 부호를 부착하고, 설명을 생략한다. 본 실시예에 의한 구동회로가, 실시예 3에 의한 반도체장치와 다른 점은, 제3 비교부(122)가 파워디바이스(34)의 게이트전압이 아닌, 파워디바이스(34)의 출력신호를 사용하여 비교를 행하는 점이다.
전압센서(142)는, 파워디바이스(34)의 출력전류를 검출하여, 그 출력전류에 따른 전압신호를 출력한다. 전류센서(142)의 출력신호는, 제3 비교부(122)의 비교기(130)에 입력된다. 비교기(130)는, 그 전류센서(142)가 출력하는 전압과, 기준전 압을 비교하고, 그 비교결과에 근거하여, 전압신호를 출력한다. 구체적으로, 비교기(130)는, 출력전류에 의해 생기는 전압이 기준전압보다 작아졌을 때, 고레벨의 전압을 출력한다. 이 기준전압은, 파워디바이스(34)가 턴오프 동작을 시작했다고 판단할 수 있는 미량의 출력전류가 흐르게 되었을 때에, 전류센서(142)가 출력하는 전압과 같다. AND 회로(124)나 스위치(68)의 동작은, 실시예 3에서 설명한 대로이다.
본 실시예에 의한 반도체장치에서는, 전압입력 신호라인의 전압 Vin이 기준전압을 초과한 것에 더하여, 파워디바이스(34)의 출력전류를 검지하여, 그 출력전류가 소정의 전류보다 작아졌을 때에 타이머(110)가 가동하므로, 실제의 파워디바이스의 스위칭시에 맞추어, 정밀도 좋게 콘덴서(56)에 전류를 흐르게 할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 콘덴서를 충전시키는 기간을 일정 기간으로 제한하므로, 포토커플러에 흐르는 과부하전류를 억제할 수 있다. 따라서, 포토커플러의 수명을 연장할 수 있고, 그 결과, 이 반도체장치를 사용한 파워 일렉트로닉스 응용장치의 수명을 연장할 수 있다.
본 실시예에 의한 반도체장치의 구동회로에서는, 전압입력 신호라인의 전압이 오프 임계치를 초과하고, 또한, 파워디바이스가 턴오프를 시작하자마자, 전압입력 신호라인에 전류 Iin이 흐르게 되어 임피던스가 감소한다. 이에 따라, 전압 Vin1이 Eref3L을 초과하고, 또한, 파워디바이스가 턴오프를 시작한 후의 전압 Vin1의 상승 속도는, 그 이전의 전압 Vin1의 상승 속도와 비교하여, 커진다. 여기서, Eref3L을 오프 임계치 부근에 설정하면, 전압 Vin1은, 전압 Vin1이 오프 임계치를 초과하고, 또한, 파워디바이스가 턴오프를 시작한 후 바로, (파워디바이스의 dV/dt에 의한 영향을 받지 않을 정도로)충분히 상승한다. 따라서, 파워디바이스의 턴오프에 의한 큰 dV/dt가 발생해도, 전압입력 신호라인의 전압이, 임계치 부근에서 변동하지 않으므로, 구동회로의 오동작을 방지할 수 있다. 또한, 그 결과, 파워디바이스의 오동작을 방지할 수 있다.
(실시예 5)
도 11은, 실시예 5의 반도체장치에서의, 하나의 파워디바이스, 그 구동회로 및 그 검출회로를 나타내는 회로도이다. 본 실시예에 의한 반도체장치에서, 검출회로(142)는, 도 11에 나타낸 바와 같이, 파워디바이스(34)의 출력전압(파워디바이스(34)가 IGBT인 경우는, 컬렉터전압)을 분압하는 분압저항(144, 146)이다. 도 11에서, 도 10의 구동회로와 동일한 구성요소에는, 동일한 부호를 부착하고, 설명을 생략한다. 본 실시예에 의한 반도체장치의 구동회로가, 실시예 4에 의한 반도체장치의 구동회로와 다른 점은, 제3 비교부(122)가, 파워디바이스(34)의 출력전류는 아니며, 파워디바이스(34)의 출력전압을 사용하여 비교를 행하는 점이다.
도 11에 나타낸 바와 같이, 제3 비교부(122)는, 분압저항(144, 146)에 의해 분압된 컬렉터전압과, 기준전압을 비교하고, 그 비교결과에 따라, 전압신호를 출력한다. 구체적으로, 비교기(130)는, 파워디바이스(34)의 출력전압이 기준전압보다 커졌을 때, 고레벨의 전압을 출력한다. 그 때의 기준전압은, 파워디바이스(34)가 턴오프동작을 시작했다고 판단할 수 있는 출력전압과 같다.
본 실시예에 의한 반도체장치에서는, 전압입력 신호라인의 전압 Vin이 기준전압을 초과한 것에 더하여, 파워디바이스(34)의 출력전압을 검지하고, 그 출력전압이 소정의 전압보다 커졌을 때에 타이머(110)가 가동되므로, 실제의 파워디바이스의 스위칭시에 맞추어, 정밀도 좋게 콘덴서(56)에 전류를 흐르게 할 수 있다.
또한, 본 실시예에 의한 반도체장치의 구동회로에 의하면, 콘덴서를 충전시키는 기간을 일정기간으로 제한하므로, 포토커플러에 흐르는 과부하전류를 억제할 수 있다. 따라서, 포토커플러의 수명을 연장시킬 수 있고, 그 결과, 이 반도체장치를 사용한 파워일렉트로닉스 응용장치의 수명을 연장시킬 수 있다.
본 실시예에 의한 반도체장치의 구동회로에서는, 전압입력 신호라인의 전압 Vin1이 오프 임계치를 초과하고, 또한, 파워디바이스가 턴오프를 시작하자마자, 전압입력 신호라인에 전류 Iin이 흐르게 되어 그 임피던스가 감소한다. 이에 따라, 전압 Vin1이 Eref3L을 초과하고, 또한, 파워디바이스가 턴오프를 시작한 후의 전압 Vin1의 상승 속도는, 그 이전의 전압 Vin1의 상승 속도와 비교하여, 커진다. 여기서, Eref3L을 오프 임계치 부근에 설정하면, 전압 Vin1은, 오프 임계치를 초과하고, 또한, 파워디바이스가 턴오프를 시작한 후 바로, (파워디바이스의 dV/dt에 의한 영향을 받지 않을 정도로)충분히 상승한다. 따라서, 파워디바이스의 턴오프에 의한 큰 dV/dt가 발생해도, 전압입력 신호라인의 전압이, 임계치 부근에서 변동하지 않으므로, 구동회로의 오동작을 방지할 수 있다. 또한, 그 결과, 파워디바이스의 오동작을 방지할 수 있다.
이때, 실시예 1 내지 실시예 5의 반도체장치에 있어서, 파워디바이스로서, 금속산화막 반도체 전계효과형 트랜지스터(MOSFET)를 사용해도 된다. 그 경우에는, 비교기의 특성(입력신호가 기준전압보다 작을 때, 출력신호가 고레벨이 되는, 또는 입력신호가 기준전압보다 클 때, 출력신호가 고레벨이 되는)을 선택함으로써, P형 및 N형의 어느 하나의 MOSFET도 사용할 수 있다.
또한, 구동제어부의 출력전압을 전류로 변환하는 회로(저항 등)를 추가함으로써, 파워디바이스로서, 바이폴라 트랜지스터를 사용하는 것도 할 수 있다. 그 경우에, 바이폴라 트랜지스터의 입력전류나 출력전류를 전압으로 변환하는 변환회로를 도입하면, 실시예 3이나 실시예 4에서 설명한 효과와 동일한 효과를 얻을 수 있다.
본 발명에 의한 반도체장치에 의하면, 파워디바이스와, 그 파워디바이스를 구동시키는 구동회로를 구비하고, 구동회로가, 외부제어신호에 따라 충방전되는 콘덴서와, 콘덴서의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로와, 제1 신호에 따라, 파워디바이스에 구동신호를 출력하는 구동제어회로와, 콘덴서의 전압을 검지하여, 상기 콘덴서의 전압이 소정의 범위내에서 증가할 때, 콘덴서에 전류를 공급하고, 콘덴서를 충전시키는 콘덴서 충전회로를 구비하므로, 구동회로의 오동작을 정밀도 좋게 방지할 수 있다.

Claims (3)

  1. 파워 디바이스와, 그 파워 디바이스를 구동시키는 구동회로를 구비한 반도체장치에 있어서,
    상기 구동회로가,
    외부제어신호에 따라 충방전되는 콘덴서와,
    상기 콘덴서의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로와,
    상기 제1 신호에 따라, 상기 파워 디바이스에 구동신호를 출력하는 구동제어회로와,
    상기 콘덴서의 전압을 검지하여, 상기 콘덴서의 전압이 소정의 범위내에서 증가할 때, 상기 콘덴서에 전류를 공급하여, 상기 콘덴서를 충전시키는 콘덴서 충전회로를 구비한 것을 특징으로 하는 반도체장치.
  2. 파워 디바이스와, 그 파워 디바이스를 구동시키는 구동회로를 구비한 반도체장치에 있어서,
    상기 구동회로가,
    외부제어신호에 따라 충방전되는 콘덴서와,
    상기 콘덴서의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로와,
    상기 제1 신호에 따라, 상기 파워 디바이스에 구동신호를 출력하는 구동제어회로와,
    상기 콘덴서의 전압과 제2 기준전압을 비교하여, 그 비교결과에 근거하는 제2 신호를 출력하는 제2 비교회로와,
    상기 제2 신호를 사용하여, 상기 콘덴서의 전압이 상기 제2 기준전압보다 큰 것을 검지하면, 검지하였을 때로부터 소정의 기간 동안 제3 신호를 출력하는 타이머와,
    상기 타이머로부터 상기 제3 신호가 입력되면, 상기 콘덴서에 전류를 공급하는 전류공급회로를 구비한 것을 특징으로 하는 반도체장치.
  3. 파워 디바이스와, 그 파워 디바이스를 구동시키는 구동회로를 구비한 반도체장치에 있어서,
    상기 구동회로가,
    외부제어신호에 따라 충방전되는 콘덴서와,
    상기 콘덴서의 전압과 제1 기준전압을 비교하여, 그 비교결과에 근거하는 제1 신호를 출력하는 제1 비교회로와,
    상기 제1 신호에 따라, 상기 파워 디바이스에 구동신호를 출력하는 구동제어회로와,
    상기 콘덴서의 전압과 제2 기준전압을 비교하여, 그 비교결과에 근거하는 제2 신호를 출력하는 제2 비교회로와,
    상기 콘덴서의 전압, 및 상기 파워 디바이스의 구동상태를 검지하여, 상기 콘덴서의 전압이 상기 제2 기준전압보다 크고, 상기 파워 디바이스가 턴오프를 시작하였을 때, 제3 신호를 출력하는 검지 출력회로와,
    상기 제3 신호를 사용하여, 상기 콘덴서의 전압이 상기 제2 기준전압보다 크고, 상기 파워 디바이스가 턴오프를 시작한 것을 검지하면, 검지했을 때로부터 소정의 기간 동안 제4 신호를 출력하는 타이머와,
    상기 타이머로부터 상기 제4 신호가 입력되면, 상기 콘덴서에 전류를 공급하는 전류공급회로를 구비한 것을 특징으로 하는 반도체장치.
KR1020040058631A 2003-08-18 2004-07-27 반도체장치 KR100680892B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003294473A JP2005065029A (ja) 2003-08-18 2003-08-18 半導体装置
JPJP-P-2003-00294473 2003-08-18

Publications (2)

Publication Number Publication Date
KR20050020597A KR20050020597A (ko) 2005-03-04
KR100680892B1 true KR100680892B1 (ko) 2007-02-09

Family

ID=34191035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058631A KR100680892B1 (ko) 2003-08-18 2004-07-27 반도체장치

Country Status (4)

Country Link
US (1) US7049862B2 (ko)
JP (1) JP2005065029A (ko)
KR (1) KR100680892B1 (ko)
CN (1) CN1301593C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239704A1 (en) * 2003-05-28 2004-12-02 Soar Steve E. Amplifier switching circuit with current hysteresis
JP5050391B2 (ja) * 2006-04-12 2012-10-17 富士電機株式会社 電力変換装置
US8837178B2 (en) * 2009-07-09 2014-09-16 Enphase Energy, Inc. Method and apparatus for single-path control and monitoring of an H-bridge
JP5397309B2 (ja) * 2010-04-28 2014-01-22 ミツミ電機株式会社 パワーオンリセット回路
JP2012010523A (ja) * 2010-06-25 2012-01-12 On Semiconductor Trading Ltd スイッチング制御回路、電源回路
JP5800192B2 (ja) * 2011-10-11 2015-10-28 富士電機株式会社 フォトカプラの出力信号受信回路
WO2013097211A1 (zh) * 2011-12-31 2013-07-04 大洋电机新动力科技有限公司 一种带自动补偿的窄脉冲过滤电路及其应用的电机控制器
CN104682938B (zh) * 2015-03-30 2018-02-13 威海远晨光电有限公司 光控接触器
JP2017022798A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 電力変換装置および駆動装置
CN108429444A (zh) * 2018-04-02 2018-08-21 精进电动科技股份有限公司 一种电机控制器放电控制电路
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
JP7148469B2 (ja) * 2019-09-12 2022-10-05 株式会社東芝 半導体回路及び半導体システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209805B1 (en) * 1985-07-22 1993-04-07 Hitachi, Ltd. Semiconductor device having bipolar transistor and insulated gate field effect transistor
JPH05276000A (ja) 1992-03-25 1993-10-22 Mitsubishi Electric Corp パワーデバイスの駆動回路
DE10064123B4 (de) * 2000-12-21 2004-11-18 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung eines Halbleiterschaltelements
JP2002258955A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 半導体装置
JP4218221B2 (ja) 2001-04-02 2009-02-04 富士電機デバイステクノロジー株式会社 電力変換器の駆動回路
TW507974U (en) * 2001-04-04 2002-10-21 Star Comp Co Ltd I Power supply having dual AC powers connected in parallel
JP2004215458A (ja) * 2003-01-08 2004-07-29 Mitsubishi Electric Corp 半導体スイッチング素子の駆動回路

Also Published As

Publication number Publication date
CN1592109A (zh) 2005-03-09
JP2005065029A (ja) 2005-03-10
US7049862B2 (en) 2006-05-23
US20050041444A1 (en) 2005-02-24
KR20050020597A (ko) 2005-03-04
CN1301593C (zh) 2007-02-21

Similar Documents

Publication Publication Date Title
US10236677B2 (en) Semiconductor device
US8729929B2 (en) Gate driving circuit
US11095283B2 (en) Drive control apparatus for driving a switching element including a sense element
US9520879B2 (en) Adaptive blanking timer for short circuit detection
KR101863014B1 (ko) 자기 소호형 반도체 소자의 단락 보호 회로
US8432139B2 (en) DC-DC converter
JP6979981B2 (ja) スイッチング電源装置
US9722594B2 (en) Drive device
KR100680892B1 (ko) 반도체장치
CN112640279B (zh) 过电流保护电路及开关电路
US8503146B1 (en) Gate driver with short-circuit protection
EP3035531B1 (en) Semiconductor device and current limiting method
US7265958B2 (en) Overcurrent protection circuit and semiconductor apparatus
US9692406B2 (en) Power device drive circuit
US20130229840A1 (en) Semiconductor device
JP2020205553A (ja) 半導体装置
US8270135B2 (en) Transistor half-bridge control
US11496125B2 (en) Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation
US11056969B2 (en) Boost converter short circuit protection
US11929666B2 (en) Gate drive circuit and power conversion device
JP6070003B2 (ja) 半導体駆動装置
JP2004112987A (ja) 電力変換装置
KR102693541B1 (ko) 전력 스위치용 단락보호회로
JP2006217699A (ja) 異常検出装置
US20230112315A1 (en) Drive device for voltage-controlled semiconductor element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 12