JP5050391B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP5050391B2 JP5050391B2 JP2006109753A JP2006109753A JP5050391B2 JP 5050391 B2 JP5050391 B2 JP 5050391B2 JP 2006109753 A JP2006109753 A JP 2006109753A JP 2006109753 A JP2006109753 A JP 2006109753A JP 5050391 B2 JP5050391 B2 JP 5050391B2
- Authority
- JP
- Japan
- Prior art keywords
- power conversion
- circuit
- photocoupler
- main circuit
- conversion main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
この発明は、電力変換主回路と、入力されるオン・オフ制御信号に基づいて前記電力変換主回路を形成する自己消弧形半導体素子をオン・オフさせる駆動信号を生成する駆動回路と、前記電力変換主回路から所望の出力を得るために前記オン・オフ制御信号を生成する制御動作を行う制御回路とから構成される電力変換装置に関する。
図２は、この種の電力変換装置としての無停電電源装置を３台並列接続の構成にして、並列冗長運転を行う無停電電源システムの回路構成図である。
この図において、無停電電源装置１００，２００，３００はＰＷＭコンバータ１１０，２１０，３１０と、それぞれのＰＷＭコンバータの出力直流電圧を平滑するコンデンサ１１０ａ，２１０ａ，３１０ａと、ＰＷＭインバータ１２０，２２０，３２０と、それぞれのＰＷＭインバータの出力交流電圧が確立して負荷６へ給電する際には閉路している電磁接触器１２０ａ，２２０ａ，３２０ａと、ＡＣスイッチ１４０，２４０，３４０と、それぞれのＡＣスイッチが動作して負荷６へバイパス給電中には閉路している電磁接触器１４０ａ，２４０ａ，３４０ａとから構成されている。
図３は、図２に示したＰＷＭコンバータおよびＰＷＭインバータの一例としてのＰＷＭインバータ１２０の詳細回路構成図であり、この図では電力変換主回路として、図示のＩＧＢＴ１２１，ダイオード１２２，ＩＧＢＴ１２８，ダイオード１２９からなる１アーム分を示している。
すなわち、前記電力変換主回路から所望の交流出力電圧を得るための制御動作を行う制御回路１２３よりのオン・オフ制御信号が入力される駆動回路１２４は、前記電力変換主回路の電位にあるＩＧＢＴ１２１を制御回路１２３と絶縁して駆動するための絶縁部１２５と、絶縁されたオン・オフ制御信号を所望の振幅に増幅した駆動信号にする増幅部１２６と、この駆動信号をＩＧＢＴ１２１に送出する際のゲート抵抗１２７とから形成されている。同様に、駆動回路１３０は前記電力変換主回路の電位にあるＩＧＢＴ１２８を制御回路１２３と絶縁して駆動するための絶縁部１３１と、増幅部１３２と、ゲート抵抗１３３とから形成されている。
特開２００４−５６９１７号公報。
実開平５−４８５８４号公報。
図２に示した無停電電源システム１は負荷６の需要に応じて、容易かつ安価に増設が可能なように考慮され、さらに、無停電電源装置１００，２００，３００それぞれを１台毎に順次保守が行えるようにした構成になっている。
すなわち、出力盤２の通常は閉路している回路遮断器３，４，５の何れかを開路することにより、この開路に対応した無停電電源装置の保守点検を安全かつ容易に行うことができ、また、出力盤２に新たに回路遮断器を増設し、前記無停電電源装置と同様構成の無停電電源装置を増設することにより、負荷６の需要を容易に増大させることができる。
このために、無停電電源装置１００，２００，３００それぞれにおいても高信頼性が第１であり、従って、その制御回路や駆動回路にも動作信頼性の向上が要請されている。
この発明の目的は、上記要請に答える電力変換装置を提供するため、電力変換装置における電力変換主回路を駆動する絶縁回路含む駆動回路の動作信頼性を向上することにある。
この第１の発明は、電力変換主回路と、入力されるオン・オフ制御信号に基づいて前記電力変換主回路を形成する自己消弧形半導体素子をオン・オフさせる駆動信号を生成する駆動回路と、前記電力変換主回路から所望の出力を得るために前記オン・オフ制御信号を生成する制御動作を行う制御回路とから構成される電力変換装置において、
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルのうち、何れか一方が論理ハイレベルの状態を継続し、他方が論理ハイレベルと論理ローレベルとを交互に繰り返している状態のときには、この動作状態を外部に通知しつつ、前記駆動信号の生成を継続することを特徴とする。
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルのうち、何れか一方が論理ハイレベルの状態を継続し、他方が論理ハイレベルと論理ローレベルとを交互に繰り返している状態のときには、この動作状態を外部に通知しつつ、前記駆動信号の生成を継続することを特徴とする。
第２の発明は、電力変換主回路と、入力されるオン・オフ制御信号に基づいて前記電力変換主回路を形成する自己消弧形半導体素子をオン・オフさせる駆動信号を生成する駆動回路と、前記電力変換主回路から所望の出力を得るために前記オン・オフ制御信号を生成する制御動作を行う制御回路とから構成される電力変換装置において、
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルのうち、何れか一方が論理ローレベルの状態を継続し、他方が論理ハイレベルと論理ローレベルとを交互に繰り返している状態のときには、この動作状態を外部に通知するとともに前記駆動信号の生成を中止することを特徴とする。
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルのうち、何れか一方が論理ローレベルの状態を継続し、他方が論理ハイレベルと論理ローレベルとを交互に繰り返している状態のときには、この動作状態を外部に通知するとともに前記駆動信号の生成を中止することを特徴とする。
第３の発明は、電力変換主回路と、入力されるオン・オフ制御信号に基づいて前記電力変換主回路を形成する自己消弧形半導体素子をオン・オフさせる駆動信号を生成する駆動回路と、前記電力変換主回路から所望の出力を得るために前記オン・オフ制御信号を生成する制御動作を行う制御回路とから構成される電力変換装置において、
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルうち、双方が論理ハイレベルの状態、あるいは論理ローレベルの状態を継続している状態のときには、この動作状態を外部に通知するとともに前記駆動信号の生成を中止することを特徴とする。
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルうち、双方が論理ハイレベルの状態、あるいは論理ローレベルの状態を継続している状態のときには、この動作状態を外部に通知するとともに前記駆動信号の生成を中止することを特徴とする。
第４の発明は前記第１の発明の電力変換装置において、
前記駆動回路は、前記双方のホトカプラの出力値としての論理レベルそれぞれが論理ハイレベルの状態、あるいは論理ローレベルの状態を継続しているときには、この動作状態を外部に通知するとともに前記駆動信号の生成を中止することを特徴とする。
前記駆動回路は、前記双方のホトカプラの出力値としての論理レベルそれぞれが論理ハイレベルの状態、あるいは論理ローレベルの状態を継続しているときには、この動作状態を外部に通知するとともに前記駆動信号の生成を中止することを特徴とする。
この発明によれば、入力されるオン・オフ制御信号に基づいて前記電力変換主回路を形成する自己消弧形半導体素子をオン・オフさせる駆動信号を生成する駆動回路において、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するようにすることにより、駆動回路における絶縁部が２重化された分、駆動回路の動作信頼性を向上させることができる。
図１は、この発明の実施例を示す電力変換装置における駆動回路の部分回路構成図であり、図３に示した駆動回路１２４の絶縁部１２５に相当する詳細回路構成図である。
すなわち図１において、１２５ａ（１２５ｄ）は電源Ｖ５Ａからホトカプラ１２５ｂ（１２５ｅ）の発光素子に流す電流値を設定する抵抗、１２５ｃ（１２５ｆ）はホトカプラ１２５ｂ（１２５ｅ）の出力を電源Ｖ５Ｂにプルアップする抵抗、１２５ｇは論理積（ＡＮＤ）素子、１２５ｈは排他的論理和（ＥＸＯＲ）素子であり、ここで、電源Ｖ５Ａと電源Ｖ５Ｂとは互いに絶縁され、その出力電圧は一般に５ボルト程度に設定される。
図１に示した駆動回路１２４の絶縁部１２５の動作を、図３に示したＰＷＭインバータ１２０の回路構成図を参照しつつ、以下に説明する。
一般に、制御回路１２３からのオン・オフ制御信号は、その動作信頼性を向上させる目的から、オン制御信号は論理ローレベル、オフ制御信号は論理ハイレベルに設定される。
これは、制御回路１２３から駆動回路１２４（１３０）への伝送線路でのノイズ混入による誤動作を抑制するために行われる。
これは、制御回路１２３から駆動回路１２４（１３０）への伝送線路でのノイズ混入による誤動作を抑制するために行われる。
従って、制御回路１２３からオン信号が発せられると、ホトカプラ１２５ｂ，ホトカプラ１２５ｅそれぞれの出力は論理ハイレベルとなり、その結果、ＡＮＤ素子１２５ｇの出力は論理ハイレベル、ＥＸＯＲ素子１２５ｈの出力は論理ローレベルとなり、また、制御回路１２３からオフ信号が発せられると、ホトカプラ１２５ｂ，ホトカプラ１２５ｅそれぞれの出力は論理ローレベルとなり、その結果、ＡＮＤ素子１２５ｇの出力は論理ローレベル、ＥＸＯＲ素子１２５ｈの出力は論理ローレベルとなる。
すなわち、ＰＷＭインバータ１２０が運転中に、制御回路１２３からのオン・オフ制御信号に基づいて、ホトカプラ１２５ｂ，ホトカプラ１２５ｅそれぞれが正常に動作をしているときには、ＡＮＤ素子１２５ｇの出力は論理ハイレベルと論理ローレベルとを交互に繰り返し、このとき、ＥＸＯＲ素子１２５ｈの出力は論理ローレベルの状態のままである。
次に、ホトカプラ１２５ｂ，１２５ｅの出力値としての論理レベルのうち、何れか一方のホトカプラが論理ハイレベルの状態を継続し、他方のホトカプラが前記オン・オフ信号に基づいて論理ハイレベルと論理ローレベルとを交互に繰り返しているときには、ＡＮＤ素子１２５ｇの出力は論理ハイレベルと論理ローレベルとを交互に繰り返し、このとき、ＥＸＯＲ素子１２５ｈの出力は論理ローレベルと論理ハイレベルとを交互に繰り返す。
すなわち、ＰＷＭインバータ１２０が運転中に、ホトカプラ１２５ｂ，１２５ｅのうち、何れか一方のホトカプラに上述の如き不具合が発生している状態にあることから、ＥＸＯＲ素子１２５ｈの出力が論理ハイレベルになる期間が存在するので、このことを異常信号として外部へ伝達して、保守点検を速やかに行うことを促すとともに、正常なホトカプラにより、駆動回路としての動作を継続することができる。
また、ホトカプラ１２５ｂ，１２５ｅの出力値としての論理レベルのうち、何れか一方のホトカプラが論理ローレベルの状態を継続し、他方ホトカプラが論理ハイレベルと論理ローレベルとを交互に繰り返しているときには、ＡＮＤ素子１２５ｇの出力は論理ローレベルの状態を継続し、ＥＸＯＲ素子１２５ｈの出力は論理ローレベルと論理ハイレベルとを交互に繰り返す。
すなわち、ＰＷＭインバータ１２０が運転中に、ホトカプラ１２５ｂ，１２５ｅのうち、何れか一方のホトカプラに上述の如き不具合が発生している状態にあることから、ＥＸＯＲ素子１２５ｈの出力が論理ハイレベルになる期間が存在するので、このことを異常信号として外部へ伝達するとともに、駆動回路としての動作を停止させることができる。
さらに、ＰＷＭインバータ１２０が運転中に、ホトカプラ１２５ｂ，１２５ｅの出力値としての論理レベルそれぞれが論理ハイレベルの状態あるいは論理ローレベルの状態を継続しているときには、ＡＮＤ素子１２５ｇの出力も論理ハイレベルまたは論理ローレベルの状態を継続し、ＥＸＯＲ素子１２５ｈの出力は論理ローレベルの状態を継続していることから、この動作状態を外部に通知するとともに、駆動回路としての動作を停止させることができる。
なお、上述の実施例の説明は、図１に示した回路構成による図３に示したＰＷＭインバータについてであるが、図２に示したＰＷＭコンバータの駆動回路やＡＣスイッチの駆動回路などについても、図１に示した回路構成を実施することができる。
１…無停電電源システム、２…出力盤、３〜５…回路遮断器、６…負荷、１００…無停電電源装置、１１０…ＰＷＭコンバータ、１１０ａ…直流コンデンサ、１２０…ＰＷＭインバータ、１２０ａ…電磁接触器、１４０…ＡＣスイッチ、１４０ａ…電磁接触器、２００…無停電電源装置、２１０…ＰＷＭコンバータ、２１０ａ…直流コンデンサ、２２０…ＰＷＭインバータ、２２０ａ…電磁接触器、２４０…ＡＣスイッチ、２４０ａ…電磁接触器、３００…無停電電源装置、３１０…ＰＷＭコンバータ、３１０ａ…直流コンデンサ、３２０…ＰＷＭインバータ、３２０ａ…電磁接触器、３４０…ＡＣスイッチ、３４０ａ…電磁接触器、１２１…ＩＧＢＴ、１２２…ダイオード、１２３…制御回路、１２４…駆動回路、１２５…絶縁部、１２５ａ…抵抗、１２５ｂ…ホトカプラ、１２５ｃ…抵抗、１２５ｄ…抵抗、１２５ｅ…ホトカプラ、１２５ｇ…論理積素子、１２５ｈ…排他的論理和素子、１２６…増幅部、１２７…ゲート抵抗、１２８…ＩＧＢＴ、１２９…ダイオード、１３０…駆動回路、１３１…絶縁部、１３２…増幅部、１３３…ゲート抵抗。
Claims (3)
- 電力変換主回路と、入力されるオン・オフ制御信号に基づいて前記電力変換主回路を形成する自己消弧形半導体素子をオン・オフさせる駆動信号を生成する駆動回路と、前記電力変換主回路から所望の出力を得るために前記オン・オフ制御信号を生成する制御動作を行う制御回路とから構成される電力変換装置において、
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルのうち、何れか一方が論理ハイレベルの状態を継続し、他方が論理ハイレベルと論理ローレベルとを交互に繰り返している状態のときには、この動作状態を外部に通知しつつ、前記駆動信号の生成を継続することを特徴とする電力変換装置。 - 電力変換主回路と、入力されるオン・オフ制御信号に基づいて前記電力変換主回路を形成する自己消弧形半導体素子をオン・オフさせる駆動信号を生成する駆動回路と、前記電力変換主回路から所望の出力を得るために前記オン・オフ制御信号を生成する制御動作を行う制御回路とから構成される電力変換装置において、
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルのうち、何れか一方が論理ローレベルの状態を継続し、他方が論理ハイレベルと論理ローレベルとを交互に繰り返している状態のときには、この動作状態を外部に通知するとともに前記駆動信号の生成を中止することを特徴とする電力変換装置。 - 電力変換主回路と、入力されるオン・オフ制御信号に基づいて前記電力変換主回路を形成する自己消弧形半導体素子をオン・オフさせる駆動信号を生成する駆動回路と、前記電力変換主回路から所望の出力を得るために前記オン・オフ制御信号を生成する制御動作を行う制御回路とから構成される電力変換装置において、
前記駆動回路は、前記電力変換主回路の電位にある前記半導体素子を制御回路と絶縁して駆動するための絶縁部を並列に動作をする２組のホトカプラ回路で形成し、双方の前記ホトカプラの出力値に基づいて、それぞれのホトカプラの動作状態を監視しつつ、前記駆動信号を生成するものであって、
前記ホトカプラの動作状態が、それぞれのホトカプラの出力値としての論理レベルうち、双方が論理ハイレベルの状態、あるいは論理ローレベルの状態を継続している状態のときには、この動作状態を外部に通知するとともに前記駆動信号の生成を中止することを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006109753A JP5050391B2 (ja) | 2006-04-12 | 2006-04-12 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006109753A JP5050391B2 (ja) | 2006-04-12 | 2006-04-12 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007288825A JP2007288825A (ja) | 2007-11-01 |
| JP5050391B2 true JP5050391B2 (ja) | 2012-10-17 |
Family
ID=38760106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006109753A Expired - Fee Related JP5050391B2 (ja) | 2006-04-12 | 2006-04-12 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5050391B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105322804A (zh) * | 2014-06-16 | 2016-02-10 | 株洲南车时代电气股份有限公司 | 一种动态信号控制的安全电源输出电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6517043B2 (ja) * | 2015-02-25 | 2019-05-22 | ルネサスエレクトロニクス株式会社 | 光結合装置、光結合装置の製造方法および電力変換システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61167369A (ja) * | 1985-01-18 | 1986-07-29 | Hitachi Ltd | サイリスタ変換器のゲ−ト信号発生装置 |
| JPS62104474A (ja) * | 1985-10-31 | 1987-05-14 | Fuji Electric Co Ltd | 冗長形サイリスタバルブ故障診断方式 |
| JP3941243B2 (ja) * | 1998-07-09 | 2007-07-04 | トヨタ自動車株式会社 | 車両用電動ブレーキ装置 |
| JP2000114388A (ja) * | 1998-10-05 | 2000-04-21 | Ricoh Co Ltd | 半導体集積回路 |
| JP2005065029A (ja) * | 2003-08-18 | 2005-03-10 | Mitsubishi Electric Corp | 半導体装置 |
-
2006
- 2006-04-12 JP JP2006109753A patent/JP5050391B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105322804A (zh) * | 2014-06-16 | 2016-02-10 | 株洲南车时代电气股份有限公司 | 一种动态信号控制的安全电源输出电路 |
| CN105322804B (zh) * | 2014-06-16 | 2018-04-13 | 株洲南车时代电气股份有限公司 | 一种动态信号控制的安全电源输出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007288825A (ja) | 2007-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6075024B2 (ja) | マルチレベルインバータ | |
| JP5732134B2 (ja) | 無停電電源システム | |
| US20080129120A1 (en) | Device for controlling single-phase power conditioner for renewable energy system | |
| WO2015198447A1 (ja) | 無停電電源装置 | |
| KR102342101B1 (ko) | 무정전 전원 시스템 | |
| EP2398141A3 (en) | DC-AC converter with protection circuit | |
| JP2011501436A5 (ja) | ||
| WO2011105588A1 (ja) | 電力変換装置、系統連系装置及び系統連系システム | |
| JP5631490B2 (ja) | 無停電電源システム | |
| KR20160100346A (ko) | 다중-레벨 회생 드라이브를 위한 버스 커패시터 뱅크 구성 | |
| JP5050391B2 (ja) | 電力変換装置 | |
| JP2019161892A (ja) | パワーコンディショナ | |
| US9093945B2 (en) | Fail-safe interface | |
| JP2008236994A (ja) | 半導体電力変換装置の故障検出装置 | |
| JP5748919B2 (ja) | 駅舎電源装置 | |
| JP2011239594A (ja) | 電力変換装置 | |
| JP5122104B2 (ja) | 電圧形自励式変換器のゲート回路方式 | |
| JP2016517247A (ja) | スイッチング増幅器及びその制御方法 | |
| JP4575876B2 (ja) | インバータ装置及びインバータシステム | |
| JP6591057B2 (ja) | 系統連系用電力変換システム | |
| JP5136102B2 (ja) | 無停電電源装置 | |
| JP2015043642A (ja) | パワーコンディショナ | |
| JP4317442B2 (ja) | ソーラー・エネルギー・バッテリ・アレイ・コントロール・デバイス及びそのコントロール方法 | |
| JP2018061374A (ja) | 電力変換装置 | |
| Chatzakis et al. | A novel N+ k fault-tolerant hot-swap DC/AC inverter design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090313 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |